KR101163337B1 - 태양전지의 반도체층 형성방법 - Google Patents

태양전지의 반도체층 형성방법 Download PDF

Info

Publication number
KR101163337B1
KR101163337B1 KR1020100124845A KR20100124845A KR101163337B1 KR 101163337 B1 KR101163337 B1 KR 101163337B1 KR 1020100124845 A KR1020100124845 A KR 1020100124845A KR 20100124845 A KR20100124845 A KR 20100124845A KR 101163337 B1 KR101163337 B1 KR 101163337B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
substrate
heat treatment
solar cell
forming
Prior art date
Application number
KR1020100124845A
Other languages
English (en)
Other versions
KR20120063738A (ko
Inventor
이준성
양수미
송석현
정상윤
안수범
이경원
주상민
Original Assignee
현대중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대중공업 주식회사 filed Critical 현대중공업 주식회사
Priority to KR1020100124845A priority Critical patent/KR101163337B1/ko
Priority to PCT/KR2011/007234 priority patent/WO2012077896A1/ko
Publication of KR20120063738A publication Critical patent/KR20120063738A/ko
Application granted granted Critical
Publication of KR101163337B1 publication Critical patent/KR101163337B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864Annealing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868Passivation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 확산 공정 후 후속의 열처리 공정을 적용함으로써 기판 표면에 집중되어 있는 도핑 원자를 추가 확산시켜 반도체층 내의 도핑 농도를 균일화하여 운송자의 재결합률을 최소화할 수 있는 태양전지의 반도체층 형성방법에 관한 것으로서, 본 발명에 따른 태양전지의 반도체층 형성방법은 제 1 도전형의 결정질 실리콘 기판을 준비하는 단계와, 확산 공정을 통해 상기 기판의 표면 내부에 일정 깊이의 제 2 도전형의 반도체층을 형성하는 단계와, 상기 확산 공정에 의해 형성된 기판 표면의 확산 부산물층을 제거하는 단계 및 상기 기판을 열처리하여 상기 반도체층을 추가적으로 활성화하는 단계를 포함하여 이루어지며, 상기 확산 공정에 의해 형성된 반도체층의 도핑 농도는 100~200Ω/□이고, 상기 열처리 후의 반도체층의 면저항은 60~120Ω/□인 것을 특징으로 한다.

Description

태양전지의 반도체층 형성방법{Method for formation semi-conducting layer of solar cell}
본 발명은 태양전지의 반도체층 형성방법에 관한 것으로서, 보다 상세하게는 확산 공정 후 후속의 열처리 공정을 적용함으로써 기판 표면에 집중되어 있는 도핑 원자를 추가 확산시켜 반도체층 내의 도핑 농도를 균일화하고 전기적 활성도를 높임으로써 운송자의 재결합률을 최소화할 수 있는 태양전지의 반도체층 형성방법에 관한 것이다.
태양전지는 태양광을 직접 전기로 광전변환시키는 태양광 발전의 핵심소자로서, 기본적으로 p-n 접합으로 이루어진 다이오드(diode)라 할 수 있다. 태양광이 태양전지에 의해 전기로 변환되는 과정을 살펴보면, 태양전지의 실리콘 기판 내부에 태양광이 입사되면 전자-정공 쌍이 생성되고, 전기장에 의해 전자는 n층으로, 정공은 p층으로 이동하게 되어 p-n 접합부 사이에 광기전력이 발생되며, 이 때 태양전지의 양단에 부하나 시스템을 연결하면 전류가 흐르게 되어 전력을 생산할 수 있게 된다.
태양전지의 구조를 살펴보면, 도 1에 도시한 바와 같이 p형 결정질 실리콘 기판(101) 둘레를 따라 일정 깊이로 n형 반도체층(102)이 구비되며, 기판 전면과 후면에 각각 전면전극(104)과 후면전극(105)이 구비된다. 또한, 기판(101) 전면 상에는 반사방지막(103)이 구비된다.
상기 n형 반도체층은 통상, n형 불순물 이온을 포함하는 가스(예를 들어, POCl3)를 공급하여 인(P) 이온이 기판 내부로 확산(diffusion)되도록 하여 형성한다. 이 때, 인(P)의 확산 공정이 고온 하에서 진행됨에 따라, 실리콘 기판 상에 인(P)과 실리콘(Si) 등이 반응한 PSG(phosphor-silicate glass)막이 형성된다. 상기 PSG막은 불산 등을 이용한 습식식각을 통해 제거된다.
한편, 상기 확산 공정 및 PSG막의 제거를 통해 n형 반도체층의 형성이 완료되는데, n형 반도체층의 표면 즉, 실리콘 기판의 표면에 상대적으로 도핑 원자가 집중되고 이와 같이 과잉된 도핑 농도로 인해 광생성된 (carrier)의 재결합률이 높아지게 되어 궁극적으로 태양전지의 광전변환효율을 저하시키는 요인으로 작용한다.
실리콘 기판 표면의 도핑 원자가 집중된 부위를 통상, dead layer라 칭하는데, dead layer에 의한 운송자의 재결합률 저하를 방지하기 위한 방법의 일환으로 실리콘 기판 표면의 일정 두께를 식각(etch-back), 제거하는 방법이 제시된 바 있다. 그러나, 이 경우 식각 공정의 정밀한 제어가 요구되는 단점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 확산 공정 후 후속의 열처리 공정을 적용함으로써 기판 표면에 집중되어 있는 도핑 원자를 추가 확산시켜 반도체층 내의 도핑 농도를 균일화하여 운송자의 재결합률을 최소화할 수 있는 태양전지의 반도체층 형성방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 태양전지의 반도체층 형성방법은 제 1 도전형의 결정질 실리콘 기판을 준비하는 단계와, 확산 공정을 통해 상기 기판의 표면 내부에 일정 깊이의 제 2 도전형의 반도체층을 형성하는 단계와, 상기 확산 공정에 의해 형성된 기판 표면의 확산 부산물층을 제거하는 단계 및 상기 기판을 열처리하여 상기 반도체층을 추가적으로 활성화하는 단계를 포함하여 이루어지며, 상기 확산 공정에 의해 형성된 반도체층의 도핑 농도는 100~200Ω/□이고, 상기 열처리 후의 반도체층의 면저항은 60~120Ω/□인 것을 특징으로 한다.
상기 기판의 열처리에 의해 기판 표면에 실리콘 산화막이 형성되어 표면보호층의 역할을 한다. 또한, 상기 기판의 열처리 후 반도체층의 깊이는 열처리 전의 반도체층의 깊이보다 크다.
상기 확산 공정은, 챔버 내에 상기 기판을 구비시키고 상기 챔버 내에 제 2 도전형 불순물 이온을 포함하는 가스를 공급하여 기판 표면 내부로 제 2 도전형 불순물 이온이 확산되도록 하여 제 2 도전형의 반도체층을 형성할 수 있다. 이와 함께, 상기 열처리 후의 반도체층의 면저항은 열처리 온도에 의해 제어될 수 있다.
본 발명에 따른 태양전지의 반도체층 형성방법은 다음과 같은 효과가 있다.
확산 공정을 통한 반도체층의 형성 후 추가적인 열처리를 통해 기판 표면에 집중되어 있는 도핑 원자들을 반도체층 전체로 균일하게 확산시킬 수 있게 된다. 이를 통해, 운송자의 재결합률을 저하시키고 태양전지의 전기적 특성을 향상시킬 수 있게 된다.
도 1은 일반적인 태양전지의 구성도.
도 2는 본 발명의 일 실시예에 따른 태양전지의 반도체층 형성방법을 설명하기 위한 순서도.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 태양전지의 반도체층 형성방법을 설명하기 위한 공정 단면도.
이하, 도면을 참조하여 본 발명의 일 실시예에 따른 태양전지의 반도체층 형성방법을 상세히 설명하기로 한다.
먼저, 도 2 및 도 3a에 도시한 바와 같이 제 1 도전형의 결정질 실리콘 기판(301)을 준비하고(S201), 상기 제 1 도전형의 실리콘 기판(301)의 상부면에 요철(302)이 형성되도록 텍스쳐링(texturing) 공정을 진행한다(S202). 상기 텍스쳐링 공정은 기판(301) 표면에서의 빛 반사를 줄이기 위한 것이며, 습식식각 또는 반응성 이온 식각(reactive ion etching) 등의 건식식각방법을 이용하여 진행할 수 있다. 여기서, 상기 제 1 도전형은 p형 또는 n형일 수 있으며, 후술하는 제 2 도전형은 제 1 도전형의 반대이며, 이하의 설명에서는 제 1 도전형은 p형인 것을 기준으로 한다.
텍스쳐링 공정이 완료된 상태에서, 확산공정을 실시하여 반도체층을 형성한다(S203). 구체적으로, 챔버 내에 상기 실리콘 기판(301)을 구비시키고 상기 챔버 내에 제 2 도전형 불순물 이온 즉, n형 불순물 이온을 포함하는 가스(예를 들어, POCl3)를 공급하여 인(P) 이온이 확산(diffusion)되도록 한다. 이를 통해, 도 3b에 도시한 바와 같이 상기 기판(301) 둘레를 따라 일정 깊이로 제 2 도전형의 반도체층(303)이 형성된다.
한편, 상기 n형 불순물 이온의 확산 공정은 상술한 바와 같은 기상의 가스를 이용하는 방법 이외에, n형 불순물 이온이 포함된 용액 예를 들어, 인산(H3PO4) 용액 내에 상기 실리콘 기판(301)을 침적시키고 후속의 열처리를 통해 인(P) 이온이 기판(301) 내부에 확산되도록 하여 n형 반도체층(303)을 형성하는 방법을 이용할 수도 있다. 또한, 상기 제 2 도전형 불순물 이온이 p형일 경우, 상기 반도체층(303)을 형성하는 불순물 이온은 붕소(B)일 수 있다.
상기 확산공정으로 인해, 기판(301) 표면 내부에 반도체층(303)이 형성됨과 함께 기판(301) 표면에는 확산 부산물층인 PSG(phosphor-silicate glass)막이 형성된다(도 3b 참조). 상기 PSG막은 n형 불순물 이온(인(P) 이온)과 실리콘 기판(301)(301)의 실리콘(Si) 등이 반응하여 형성된 것이다. 이 때, 제 2 도전형 불순물 이온으로 p형인 붕소(B)가 사용되는 경우에는 상기 PSG막 대신 붕소(B)와 실리콘(Si) 등이 반응하여 생성된 BSG(boro-silicate glass)막이 형성될 수 있다. 상기 확산 공정에 의해 형성된 확산부산물층(304) 즉, PSG막 또는 BSG막은 불산(HF) 등의 식각용액을 통해 제거된다.
한편, 상기 확산 공정을 통해 형성된 n형 반도체층의 도핑 농도는 100~200Ω/□의 면저항을 갖도록 제어하는 것이 바람직하며, 상기 n형 반도체층(303)의 도핑 농도는 확산 공정시 온도, 불순물 이온의 도핑량 등을 통해 제어할 수 있다.
상기 확산 부산물층(304)이 제거된 상태에서, 반도체층(303) 활성화 공정을 진행한다(S204). 상기 n형 반도체층(303)은 고온의 확산 공정을 통해 형성됨에 따라, 이미 활성화된 상태이다. 그러나, 종래 기술의 설명에서 언급한 바와 같이 n형 반도체층(303)의 상층부 즉, 기판(301) 표면에 도핑 원자가 집중된 형태를 이룸으로 인해 운송자의 재결합률이 높은 문제점이 있다. 이를 해결하기 위해, 본 발명에서는 n형 반도체층(303)을 추가적으로 활성화시키는 공정 즉, 반도체층(303) 활성화 공정을 제시한다.
구체적으로, 상기 n형 반도체층(303)이 형성된 기판(301)을 대상으로 열처리 공정을 진행하여 n형 반도체층(303) 내의 도핑 원자가 추가적으로 확산되는 것을 유도한다. 이 때, 상기 반도체층(303) 활성화 공정 후의 n형 반도체층(303)의 면저항은 60~120Ω/□이 되도록 제어되어야 하며, 면저항의 제어는 반도체층(303) 활성화 공정의 열처리 온도, 시간 및 활성화 공정시 주입되는 가스 및 그 유량에 의해 가능하다.
상기 반도체층(303) 활성화 공정을 통해, 도핑 원자 특히, 기판(301) 표면의 집중되어 있는 도핑 원자들이 추가적으로 확산됨에 따라 반도체층(303)의 깊이가 커짐(도 3c 참조)과 함께 도핑 농도가 균일하게 되고 이에 따라, 반도체층(303)의 면저항이 떨어지게 된다. 반도체층(303)의 깊이가 커짐에 따라, 션트(shunt)가 감소하게 되고 운송자의 재결합률이 저하된다. 또한, 반도체층(303)이 깊어짐에 따라, 후속의 전면전극의 소성시 전면전극이 반도체층(303)을 완전히 투과하여 기판(301) 내부의 p형 반도체층(303)과 접합될 가능성이 현저히 낮아지게 된다.
도 4a 및 도 4b를 참고하면, 도 4a는 확산 공정에 의해 형성된 n형 반도체층(303)의 깊이에 따른 도핑 농도를 나타낸 것이고 도 4b는 반도체층(303) 활성화 공정 후의 n형 반도체층(303)의 깊이에 따른 도핑 농도는 나타낸 것인데, 반도체층(303) 활성화 공정 후 비활성 원자(inactive atoms)의 농도가 현저히 감소됨을 알 수 있다.
한편, 상기 반도체층 활성화 공정에서 산소(O2)를 주입하게 되면 기판(301) 표면에 자연산화막(native oxide) 즉, 실리콘 산화막(305)이 형성되는데, 상기 실리콘 산화막(305)은 패시베이션층(passivation layer)의 역할을 하게 된다. 상기 실리콘 산화막(305)은 반도체층 활성화 공정 중 또는 반도체층 활성화 공정 진행 후에 형성할 수 있다. 이와 같은 상태에서, 상기 실리콘 산화막(305) 상에 반사방지막을 형성하고, 이어 전면전극 및 후면전극의 형성 공정을 진행하여 태양전지를 완성할 수 있다.
301 : p형 결정질 실리콘 기판 302 : 요철
303 : n형 반도체층 304 : 확산 부산물층
305 : 실리콘 산화막

Claims (5)

  1. 제 1 도전형의 결정질 실리콘 기판을 준비하는 단계;
    확산 공정을 통해 상기 기판의 표면 내부에 일정 깊이의 제 2 도전형의 반도체층을 형성하는 단계;
    상기 확산 공정에 의해 형성된 기판 표면의 확산 부산물층을 제거하는 단계; 및
    상기 기판을 열처리하여 상기 반도체층을 추가적으로 활성화하는 단계를 포함하여 이루어지며,
    상기 확산 공정에 의해 형성된 반도체층의 면저항은 100~200Ω/□이고, 상기 열처리 후의 반도체층의 면저항은 60~120Ω/□인 것을 특징으로 하는 태양전지의 반도체층 형성방법.
  2. 제 1 항에 있어서, 상기 기판의 열처리에 의해 기판 표면에 실리콘 산화막이 형성되어 패시베이션층의 역할을 하는 것을 특징으로 하는 태양전지의 반도체층 형성방법.
  3. 제 1 항에 있어서, 상기 기판의 열처리 후 반도체층의 깊이는 열처리 전의 반도체층의 깊이보다 큰 것을 특징으로 하는 태양전지의 반도체층 형성방법.
  4. 제 1 항에 있어서, 상기 확산 공정은, 챔버 내에 상기 기판을 구비시키고 상기 챔버 내에 제 2 도전형 불순물 이온을 포함하는 가스를 공급하여 기판 표면 내부로 제 2 도전형 불순물 이온이 확산되도록 하여 제 2 도전형의 반도체층을 형성하는 것을 특징으로 하는 태양전지의 반도체층 형성방법.
  5. 제 1 항에 있어서, 상기 열처리 후의 반도체층의 면저항은 열처리 온도, 시간 및 주입되는 가스와 가스 유량에 의해 제어되는 것을 특징으로 하는 태양전지의 반도체층 형성방법.
KR1020100124845A 2010-12-08 2010-12-08 태양전지의 반도체층 형성방법 KR101163337B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100124845A KR101163337B1 (ko) 2010-12-08 2010-12-08 태양전지의 반도체층 형성방법
PCT/KR2011/007234 WO2012077896A1 (ko) 2010-12-08 2011-09-30 태양전지의 에미터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100124845A KR101163337B1 (ko) 2010-12-08 2010-12-08 태양전지의 반도체층 형성방법

Publications (2)

Publication Number Publication Date
KR20120063738A KR20120063738A (ko) 2012-06-18
KR101163337B1 true KR101163337B1 (ko) 2012-07-05

Family

ID=46684093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100124845A KR101163337B1 (ko) 2010-12-08 2010-12-08 태양전지의 반도체층 형성방법

Country Status (1)

Country Link
KR (1) KR101163337B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6677678B2 (ja) * 2017-06-23 2020-04-08 信越化学工業株式会社 高効率太陽電池の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101045A (ja) 2001-09-25 2003-04-04 Daido Steel Co Ltd ホウ素添加シリコン半導体デバイスの製造方法
JP2007019259A (ja) 2005-07-07 2007-01-25 Sharp Corp 太陽電池およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101045A (ja) 2001-09-25 2003-04-04 Daido Steel Co Ltd ホウ素添加シリコン半導体デバイスの製造方法
JP2007019259A (ja) 2005-07-07 2007-01-25 Sharp Corp 太陽電池およびその製造方法

Also Published As

Publication number Publication date
KR20120063738A (ko) 2012-06-18

Similar Documents

Publication Publication Date Title
KR101383395B1 (ko) 후면전극형 태양전지의 제조방법
CN102725867A (zh) 背面接触太阳能电池的制造方法
KR101360658B1 (ko) 태양전지의 선택적 에미터 형성방법
KR101138554B1 (ko) 태양전지 및 그 제조방법
KR101125450B1 (ko) 후면전극형 태양전지의 제조방법
KR101089992B1 (ko) 태양전지의 선택적 에미터 형성방법
KR101163337B1 (ko) 태양전지의 반도체층 형성방법
KR20110078549A (ko) 태양전지의 선택적 에미터 형성방법
KR101146782B1 (ko) 태양전지 제조 방법
KR101115104B1 (ko) 태양전지 및 그 제조방법
KR20130048975A (ko) 태양전지의 제조방법
KR101161096B1 (ko) 태양전지의 선택적 에미터 형성방법
KR20110078638A (ko) 수소 플라즈마를 이용한 태양전지의 표면처리 방법
KR101155192B1 (ko) 태양전지의 제조방법
KR101137068B1 (ko) 후면전극형 태양전지의 제조방법
KR101192569B1 (ko) 태양전지의 제조방법
KR101612132B1 (ko) 후면전극형 태양전지의 제조방법
KR101069961B1 (ko) 태양전지 제조방법
KR20130048939A (ko) 태양전지의 선택적 에미터 형성방법
KR101218411B1 (ko) 태양전지 및 그 제조 방법
KR101627028B1 (ko) 양면형 태양전지의 제조방법
KR101127303B1 (ko) 태양전지의 제조방법
KR20120026683A (ko) 태양전지의 제조방법
KR20120026736A (ko) 태양전지 제조 시의 선택적 에미터 형성 방법
KR20110032407A (ko) 태양전지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee