WO2021100170A1 - Ｄｃ／ｄｃコンバータ - Google Patents

Abstract

ＤＣ／ＤＣコンバータ（１００）は、それぞれインダクタ（Ｌｋ）、スイッチング素子（Ｑｋ）および逆流防止素子（Ｄｋ）を有して並列接続されるＮ台のコンバータ（ＤＣｋ）を備え、各コンバータ（ＤＣｋ）は、互いに位相が異なるように、かつ、スイッチング周波数Ｆの合計が第１非選択周波数帯域（Ｂ１）の範囲外となるように制御される。インダクタ（Ｌｋ）は、スイッチング周波数Ｆが高いほど小さいインダクタンスで構成される。スイッチング素子（Ｑｋ）は、第１非選択周波数帯域（Ｂ１）の上限周波数、下限周波数の１／Ｎを上限、下限とした第２非選択周波数帯域（Ｂ２）より高いスイッチング周波数Ｆにより制御され、該スイッチング周波数Ｆが第２非選択周波数帯域（Ｂ２）より低く設定される場合よりも合計損失（ＰＳＵＭ）が小さくなるように、ゲート総電荷量（Ｑｇ）が小さく構成される。

Description

ＤＣ／ＤＣコンバータ

　本願は、ＤＣ／ＤＣコンバータに関するものである。

　高調波電流によるノイズ低減を目的として、以下に示す従来のＤＣ／ＤＣコンバータが提案されている。
　従来のＤＣ／ＤＣコンバータとしての電源装置は、交流電源を全波整流した先から分岐した複数の電流経路と、この各電流経路に設けられた複数のインダクタと、複数のインダクタのそれぞれの出力電流を共通の容量素子に供給して直流電圧を生成する直流電圧生成部と、この複数のインダクタに流れる電流を制御するスイッチング部とを有する。スイッチング部は、複数のインダクタ毎に異なる位相を用いてスイッチングによる制御を行う。このような構成により、電流経路が複数に分岐されて各電流経路の電流値が小さくなり、各スイッチングトランジスタの電流を小さくできる。さらに、スイッチングの位相をずらしているため、複数のインダクタに流れる電流統合値のリプル成分を小さくでき、ノイズとなる高調波電流が低減できる（例えば特許文献１参照）。

特開２００７－１９５２８２号公報

　従来のＤＣ／ＤＣコンバータは、それぞれインダクタおよびスイッチングトランジスタを備えて電流経路を構成する複数のコンバータを並列接続し、コンバータ毎に異なる位相を用いてスイッチング制御を行う、インターリーブ型ＤＣ／ＤＣコンバータである。この場合、コンバータの台数に応じてスイッチング周波数の合計が増加し、放送帯域、例えばＡＭ（振幅変調）ラジオ等へのノイズ干渉が懸念され、特に、車載用途のＤＣ／ＤＣコンバータでは、車載の無線装置（ＡＭラジオ）へのノイズ干渉の回避が求められる。
　しかしながら、ＤＣ／ＤＣコンバータの回路損失、発熱の観点から、スイッチング周波数の合計を放送帯域よりも低く設定するため、周辺部品、特にインダクタが大型化するという問題点があった。

　本願は、上記のような課題を解決するための技術を開示するものであり、高調波電流によるノイズの低減が可能なＤＣ－ＤＣコンバータであって、特定の周波数帯域を回避しつつ、回路損失および発熱を抑制し、かつ小型化を促進できるＤＣ－ＤＣコンバータを提供することを目的とする。

　本願に開示されるＤＣ／ＤＣコンバータは、それぞれインダクタ、スイッチング素子および逆流防止素子を有して並列接続されるＮ台のコンバータと、前記各コンバータの前記スイッチング素子を設定されたスイッチング周波数でスイッチング制御して、前記Ｎ台のコンバータを制御する制御部とを備える。前記制御部は、前記各コンバータを、互いに位相が異なるように、かつ、前記スイッチング周波数の合計が予め設定された第１非選択周波数帯域の範囲外となるように制御する。前記各コンバータにおいて、前記インダクタは、前記スイッチング周波数が高いほど小さいインダクタンスで構成され、前記インダクタの損失と前記スイッチング素子の損失との合計損失は、前記スイッチング周波数に応じて変化するものである。そして、前記Ｎ台のコンバータ内の少なくとも１つのコンバータにおいて、前記スイッチング素子は、前記第１非選択周波数帯域の上限周波数、下限周波数のそれぞれ１／Ｎの周波数を上限、下限とした第２非選択周波数帯域より高く設定された前記スイッチング周波数により制御され、該スイッチング周波数が前記第２非選択周波数帯域より低く設定される場合よりも前記合計損失が小さくなるように、ゲート総電荷量が小さく構成されるものである。

　本願に開示されるＤＣ／ＤＣコンバータによれば、高調波電流によるノイズの低減が可能となる。また、前記第１非選択周波数帯域を回避しつつ、回路損失および発熱を抑制し、かつ小型化を促進できる。

実施の形態１によるＤＣ／ＤＣコンバータの概略構成を示す図である。 実施の形態１によるＤＣ／ＤＣコンバータの動作を説明する各部の波形図である。 実施の形態１による合計周波数の範囲を示す図である。 実施の形態１による、スイッチング周波数に応じた回路損失の特性を比較例と共に示す図である。 実施の形態１によるスイッチング周波数の領域を説明する図である。 実施の形態１の別例によるスイッチング周波数の領域を説明する図である。 実施の形態１の別例によるスイッチング周波数の領域を説明する図である。 実施の形態１の別例による回路損失の特性を示す図である。 実施の形態２によるＤＣ／ＤＣコンバータの概略構成を示す図である。 実施の形態３によるＤＣ／ＤＣコンバータの概略構成を示す図である。 実施の形態４によるＤＣ／ＤＣコンバータの動作を説明する各部の波形図である。 実施の形態４の別例によるスイッチング周波数の変動領域を説明する図である。 実施の形態４の別例によるスイッチング周波数の変動領域を説明する図である。 実施の形態４の別例によるスイッチング周波数の変動領域を説明する図である。 実施の形態５によるＤＣ／ＤＣコンバータのスイッチング周波数を説明する図である。

実施の形態１．
　図１は、実施の形態１によるＤＣ／ＤＣコンバータの概略構成を示す図である。
　図１に示すように、ＤＣ／ＤＣコンバータ１００は、入力側および出力側のそれぞれが並列接続されたＮ台のコンバータＤＣｋ（ｋ＝１～Ｎ）を備える。各コンバータＤＣｋは、インダクタＬｋ、スイッチング素子Ｑｋおよび逆流防止素子としてのダイオードＤｋを備えた昇圧チョッパ回路により構成される。
　なお、Ｎは複数で、本例では３である。即ち、それぞれインダクタＬ１、Ｌ２、Ｌ３とスイッチング素子Ｑ１、Ｑ２、Ｑ３とダイオードＤ１、Ｄ２、Ｄ３とを備えた３台のコンバータＤＣ１、ＤＣ２、ＤＣ３が並列接続される。

　また、ＤＣ／ＤＣコンバータ１００は、入力電圧Ｖｉｎを発生する入力電圧発生源（以下、電源１１）と、各スイッチング素子Ｑｋを互いに異なる位相でスイッチング制御することにより各コンバータＤＣｋを制御する制御部としての制御器１２とを備える。そして、入力電圧Ｖｉｎを昇圧し、出力コンデンサＣｏを介して負荷１０１に出力電圧Ｖｏである直流電力を供給する。
　なお、出力コンデンサＣｏは、出力電圧Ｖｏを短時間に大きく変動させないためのフィルタとして設けられる。この出力コンデンサＣｏは、各コンバータＤＣｋの出力側にそれぞれ接続しても良い。

　このように、ＤＣ／ＤＣコンバータ１００は、複数のコンバータＤＣｋを並列接続し、コンバータＤＣｋ毎に異なる位相を用いてスイッチング制御を行う、インターリーブ型ＤＣ／ＤＣコンバータである。
　各スイッチング素子Ｑｋは、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）あるいはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）等の自己消弧型のスイッチング素子が用いられる。

　制御器１２は、例えばＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）あるいはＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）等の演算処理回路で構成され、各スイッチング素子ＱｋをＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）制御する制御信号、この場合、ゲート信号Ｇｋ（Ｇ１、Ｇ２、Ｇ３）を生成して出力する。

　図２は、ＤＣ／ＤＣコンバータ１００の動作を説明する各部の波形図である。
　図２には、各スイッチング素子Ｑ１、Ｑ２、Ｑ３のゲート信号Ｇ１、Ｇ２、Ｇ３と、各インダクタＬ１、Ｌ２、Ｌ３に流れるインダクタ電流ＩＬ１、ＩＬ２、ＩＬ３と、電源１１から入力される入力電流ＩＡとが示される。入力電流ＩＡは、インダクタ電流ＩＬ１、ＩＬ２、ＩＬ３の総和と等しい。

　この場合、各コンバータＤＣｋのスイッチング素子Ｑｋは、等しいスイッチング周波数Ｆで制御され、ゲート信号Ｇｋは、等しい周期Ｔ（＝１／Ｆ）で、（２π／Ｎ）ずつ位相をずらせたＰＷＭ信号となる。即ち、ゲート信号Ｇ１、Ｇ２、Ｇ３は、Ｔ／３ずつ位相が異なる。
　各インダクタ電流ＩＬｋ（ＩＬ１、ＩＬ２、ＩＬ３）は、スイッチング素子Ｑｋがオン状態で増大しオフ状態で減少する三角状の電流波形となり、各インダクタ電流ＩＬｋの平均電流ＩＬａｖおよび振幅ΔＩＬｋ（ΔＩＬ１、ΔＩＬ２、ΔＩＬ３）は、それぞれ概等しい。

　インダクタ電流ＩＬ１、ＩＬ２、ＩＬ３の総和である入力電流ＩＡは、各スイッチング周波数Ｆの合計である合計周波数ＦＡで変動する三角状の電流波形となる。この場合、各スイッチング素子Ｑｋが等しいスイッチング周波数Ｆで、（２π／３）ずつ位相をずらして制御されるため、合計周波数ＦＡはスイッチング周波数Ｆの概３倍であり、周期ＴＡ（＝１／ＦＡ）は、スイッチング周期Ｔの概（１／３）倍となる。

　入力電流ＩＡの平均電流ＩＡａｖは、各インダクタ電流ＩＬｋの平均電流ＩＬａｖの概３倍となり、入力電流ＩＡの振幅ΔＩＡは、各インダクタ電流ＩＬｋの振幅ΔＩＬｋの概（１／３）倍となる。
　このように、インダクタ電流ＩＬ１、ＩＬ２、ＩＬ３の総和である入力電流ＩＡの振幅ΔＩＡが低減され、これにより、ＤＣ／ＤＣコンバータ１００のスイッチングに伴う高調波電流の振幅を低減でき、高調波電流によるノイズを低減することが可能になる。また、入力電流ＩＡは、平均電流ＩＡａｖが各インダクタＬｋの平均電流ＩＬａｖに分散され、特に出力電力が大きい場合において、ＤＣ／ＤＣコンバータ１００の変換効率を向上できる。

　このように構成され制御されるＤＣ／ＤＣコンバータ１００を、例えば、車載用途に用いる場合、上述したように、車載の無線装置（ＡＭラジオ）へのノイズ干渉の回避が求められる。ＡＭラジオは、放送周波数帯域がおよそ５２６．５ｋＨｚから１６０６．５ｋＨｚであり、ＤＣ／ＤＣコンバータで一般的に使用されるスイッチング周波数の帯域に近い。

　図３は、ＤＣ／ＤＣコンバータ１００の合計周波数ＦＡの範囲を示す図である。
　ＤＣ／ＤＣコンバータ１００では、合計周波数ＦＡが、第１非選択周波数帯域としてのＡＭラジオの放送周波数帯域（以下、ＡＭ帯域Ｂ１と称す）の範囲外となるように、各スイッチング素子Ｑｋのスイッチング周波数Ｆを設定する。即ち、合計周波数ＦＡは、上限周波数ＦＨ、下限周波数ＦＬとするＡＭ帯域Ｂ１の範囲外で、ＡＭ帯域Ｂ１よりも低周波数帯域Ａ１、あるいはＡＭ帯域Ｂ１よりも高周波数帯域Ｃ１の中で用いられる。
　なお、この実施の形態では、合計周波数ＦＡを高周波数帯域Ｃ１内とし、各スイッチング素子Ｑｋは等しいスイッチング周波数Ｆで制御されるものとする。

　図４は、スイッチング周波数に応じた回路損失の特性を比較例と共に示す図である。ここでは、電源１１に車載用バッテリを用いる場合を示す。
　各コンバータＤＣｋの回路損失は、各インダクタＬｋの損失ＰＬと、スイッチング素子Ｑｋの損失ＰＱとの合計損失ＰＳＵＭで示される。
　この実施の形態では、通常用いるスイッチング素子よりもゲート総電荷量Ｑｇが小さい、例えば２５ｎＣ程度以下のゲート総電荷量Ｑｇを有するスイッチング素子Ｑｋを用いる。これに対し比較例では、従来から広く用いられる、例えばゲート総電荷量Ｑｇが５０ｎＣ程度以上のスイッチング素子を用いた場合を示し、スイッチング素子の損失ＰＱ－Ａと、損失ＰＱ－ＡおよびインダクタＬｋの損失ＰＬの合計損失ＰＳＵＭ－Ａとを図示した。

　各コンバータＤＣｋにおいて、スイッチング素子Ｑｋのスイッチング周波数Ｆは、ＡＭ帯域Ｂ１の上限周波数ＦＨ、下限周波数ＦＬのそれぞれ１／Ｎ（この場合、１／３）を上限ＦＨ／３（約５３５．５ｋＨｚ）、下限ＦＬ／３（約１７５．５ｋＨｚ）とした第２非選択周波数帯域としての非選択帯域Ｂ２よりも高い周波数帯域Ｃ２内で設定される。

　各コンバータＤＣｋ内のインダクタＬｋは、下限値未満とならない程度の小さいインダクタンスで構成され、スイッチング周波数Ｆが高いほど小さいインダクタンスとなる。
　なお、インダクタＬｋのインダクタンスは、簡単のため、インダクタンスＬｋと記載する。
　インダクタンスＬｋの下限値ｉｎｆＬｋは、インダクタＬｋの両端に印加される電圧ＶＬｋ、インダクタ電流ＩＬｋの平均値（平均電流）ＩＬａｖおよび制限値ＩＬｌｉｍで決定される最大リップル幅ΔＩＬｍａｘ、スイッチング周波数Ｆおよびデューティ比Ｄで決定され、以下の式（１）で表される。
　ｉｎｆＬｋ＝（ＶＬｋ／ΔＩＬｍａｘ）・Ｄ・（１／Ｆ）　・・・（１）

　なお、インダクタＬｋの両端に印加される電圧ＶＬｋは、入力電圧Ｖｉｎに等しい。また、インダクタ電流ＩＬｋの制限値ＩＬｌｉｍは、例えば、高調波電流成分によるノイズレベルを規格値に収める為に定めた仕様値、あるいはインダクタＬｋの飽和電流値等である。この場合、制限値ＩＬｌｉｍは、各インダクタＬｋで等しいものとするが、各インダクタＬｋ毎に異なるものであっても良い。

　図４では、インダクタンスＬｋを下限値ｉｎｆＬｋに設定した場合の特性が示される。
　図４に示すように、スイッチング素子Ｑｋでは、スイッチング周波数Ｆが高くなるとスイッチング損失が増加するため損失ＰＱが増加する。この場合、ゲート総電荷量Ｑｇが小さいため、比較例における損失ＰＱ－Ａに比べて、損失ＰＱが小さく、スイッチング周波数Ｆの増加に伴って損失ＰＱが増大する傾きを格段と低減できる。
　インダクタＬｋでは、抵抗成分による銅損、コア内に生じる鉄損および表皮効果などの組み合わせによる損失ＰＬが発生する。上述したように、スイッチング周波数Ｆが高いほど小さいインダクタンスＬｋで構成されているため、低い周波数領域では、銅損が支配的であり、スイッチング周波数Ｆが高くなると銅損が減少して損失ＰＬも減少する。周波数が高くなってくると、鉄損が増加し、さらに表皮効果による損失が加わることもあり、損失ＰＬは、減少から増加に転じる。

　合計損失ＰＳＵＭ（＝ＰＱ＋ＰＬ）は、スイッチング周波数Ｆが周波数帯域Ａ２より高くなると、周波数帯域Ａ２内での最小値Ｐαよりも小さくなり、非選択帯域Ｂ２よりも高い周波数帯域Ｃ２内で、Ｐαより小さくなる区間Ｆｗを有する。
　この実施の形態では、スイッチング周波数Ｆは、非選択帯域Ｂ２よりも高い周波数帯域Ｃ２内で設定され、特に、合計損失ＰＳＵＭ（＝ＰＱ＋ＰＬ）が、非選択帯域Ｂ２よりも低い周波数帯域Ａ２内での最小値Ｐαより小さくなる区間Ｆｗに設定される。非選択帯域Ｂ２よりも高い周波数帯域Ｃ２で、合計損失ＰＳＵＭ＝Ｐαとなるスイッチング周波数をＦαとすると、区間Ｆｗは、（ＦＨ／３）～Ｆαとなる。

　例えば、スイッチング周波数Ｆを区間Ｆｗ内のＸとすると、インダクタＬｋの損失ＰＬ（＝Ｐ１）と、スイッチング素子Ｑｋの損失ＰＱ（＝Ｐ２）との合計損失ＰＳＵＭ（＝Ｐ３）はＰαより小さい。即ち、スイッチング周波数Ｆが、非選択帯域Ｂ２よりも低く設定される場合よりも、合計損失ＰＳＵＭが小さい。

　比較例では、スイッチング素子の損失ＰＱ－Ａが大きく、しかもスイッチング周波数Ｆの増加に伴う損失ＰＱ－Ａの上昇率も大きく、合計損失ＰＳＵＭ－Ａも同様に大きくなる。このため、比較例では、周波数帯域Ａ２内での合計損失ＰＳＵＭ－Ａの最小値よりも小さくなる区間を、周波数帯域Ｃ２内に設けることができず、即ち、区間Ｆｗに相当する区間が存在しない。

　以上のように、この実施の形態では、ゲート総電荷量Ｑｇが小さいスイッチング素子ＱｋをコンバータＤＣｋに用いることにより、合計損失ＰＳＵＭ（＝ＰＱ＋ＰＬ）を、非選択帯域Ｂ２よりも低い周波数帯域Ａ２内での最小値Ｐαより小さくなる区間Ｆｗを周波数帯域Ｃ２内に設け、該区間Ｆｗ内のスイッチング周波数Ｆを用いる。

　図５は、スイッチング周波数Ｆの領域を説明する図である。
　図５に示すように、区間Ｆｗは、ＡＭ帯域Ｂ１に包含されＡＭ帯域Ｂ１の中央部を含む区間となる。このような特性を利用して、スイッチング周波数ＦをＡＭ帯域Ｂ１内の中央部に予め設定しても良く、スイッチング周波数Ｆを区間Ｆｗ内に容易に設定することが可能になる。

　区間ＦｗとＡＭ帯域Ｂ１との関係はコンバータＤＣｋの台数Ｎに応じて変化し、Ｎ＝２、Ｎ＝４の場合を、それぞれ図６、図７に示す。いずれの場合も、区間ＦｗはＡＭ帯域Ｂ１の中央部を含む区間となるため、スイッチング周波数ＦをＡＭ帯域Ｂ１内の中央部に予め設定することが可能になる。

　なお、ゲート総電荷量Ｑｇは上述した値に限らず、合計損失ＰＳＵＭが周波数帯域Ａ２内での最小値Ｐαより小さくなる区間Ｆｗが周波数帯域Ｃ２内で形成可能で、スイッチング周波数Ｆを区間Ｆｗ内に設定できれば良い。
　即ち、各コンバータＤＣｋは、インダクタＬｋが、スイッチング周波数が高いほど小さいインダクタンスで構成され、かつ、周波数帯域Ｃ２内で設定されたスイッチング周波数Ｆを用いて制御され、スイッチング周波数Ｆが仮に周波数帯域Ａ２内で設定される場合よりも合計損失ＰＳＵＭが小さくなるように、スイッチング素子Ｑｋのゲート総電荷量Ｑｇが小さく構成される。

　このように、各コンバータＤＣｋでは、非選択帯域Ｂ２より高い周波数帯域Ｃ２内のスイッチング周波数Ｆを用いて合計損失ＰＳＵＭが小さくでき、インダクタＬｋの小型化と合計損失ＰＳＵＭの低減との双方が得られる。このため、ＤＣ／ＤＣコンバータ１００は、回路損失および発熱が抑制され、かつ小型化が促進できる。
　また、ＡＭ帯域Ｂ１の上限周波数ＦＨ、下限周波数ＦＬのそれぞれ１／Ｎの周波数を上限、下限とした非選択帯域Ｂ２より高い周波数帯域Ｃ２内のスイッチング周波数Ｆを用いて各コンバータＤＣｋを制御するため、ＤＣ／ＤＣコンバータ１００では、合計周波数ＦＡが、容易で確実にＡＭ帯域Ｂ１を回避できる。

　また、電源１１に車載用バッテリを用いる場合では、Ｔｙｐｉｃａｌ値は１２Ｖ程度であるが、瞬時変動も含めると６Ｖから１９Ｖ程度までの変動を考慮する必要がある。このように入力電圧Ｖｉｎの変動幅が広い場合、入力電圧Ｖｉｎが低くなるに従って、入力電流ＩＡの平均電流ＩＡａｖが大きくなり、各インダクタ電流ＩＬｋの平均電流ＩＬａｖも大きくなる。この場合、スイッチング周波数Ｆが高くインダクタンスＬｋが小さくなると、より銅損が減少するため、合計損失ＰＳＵＭの低減化効果が高まる。
　また、各コンバータＤＣｋは、昇圧コンバータである昇圧チョッパ回路で構成したため、各インダクタ電流ＩＬｋの平均電流ＩＬａｖが大きくなり、スイッチング周波数Ｆが高くインダクタンスＬｋが小さくなると、より銅損が減少して合計損失ＰＳＵＭの低減化効果が高まる。

　また、インダクタンスＬｋが、上記下限値ｉｎｆＬｋに基づいて決定されるため、スイッチング周波数Ｆが高いほど小さいインダクタンスＬｋを、容易で確実に決定できる。

　なお、スイッチング素子Ｑｋは、Ｓｉ半導体以外に、ＧａＮあるいはＳｉＣ等のワイドバンドギャップ半導体を用いて構成しても良い。ワイドバンドギャップ半導体を用いたスイッチング素子Ｑｋは、ゲート総電荷量Ｑｇが小さくスイッチング素子Ｑｋの損失ＰＱが小さいため、スイッチング周波数Ｆの高い領域で効果的に合計損失ＰＳＵＭの低減化が図れる。

　また、上記実施の形態では、Ｎ台のコンバータＤＣｋを同様に構成して等しいスイッチング周波数Ｆで制御したが、これに限るものでは無い。即ち、少なくとも１台のコンバータＤＣｋについて、ゲート総電荷量Ｑｇが小さいスイッチング素子Ｑｋを用い、周波数帯域Ｃ２内であって、合計損失ＰＳＵＭが周波数帯域Ａ２内での最小値Ｐαより小さくなるようなスイッチング周波数Ｆで制御する。これにより、コンバータＤＣｋの合計損失ＰＳＵＭを抑制し、かつインダクタＬｋを小型化できるため、ＤＣ／ＤＣコンバータ１００の回路損失および発熱の抑制および小型化に貢献できる。
　この場合、ＤＣ／ＤＣコンバータ１００の合計周波数ＦＡは、ＡＭ帯域Ｂ１の範囲外であれば低周波数帯域Ａ１内であっても良い。

　また、上記実施の形態は、ＡＭ帯域Ｂ１を回避するように合計周波数ＦＡを決定したが、ＡＭ帯域Ｂ１以外の周波数帯域を第１非選択周波数帯域として回避させる場合にも、同様に適用できる。

　また、上記実施の形態では、インダクタンスＬｋを、スイッチング周波数Ｆに応じて、例えば下限値ｉｎｆＬｋに設定したが、既知のインダクタンスを有する既成のインダクタ製品を用いても良い。
　インダクタ製品は多種多様であるが、例えば１μＨ、１．５μＨ、２．２μＨ、３．３μＨ、４．７μＨ、６．８μＨ、１０μＨ、１５μＨ、２２μＨ、・・・、といった数値のインダクタンスを有する。これらのインダクタ製品の中から、下限値ｉｎｆＬｋ未満とならない程度の小さいインダクタンスでインダクタＬｋを構成することができる。

　既成のインダクタ製品を用いたコンバータＤＣｋにおける、スイッチング周波数に応じた回路損失の特性を図８に示す。各コンバータＤＣｋの回路損失は、インダクタＬｋの損失ＰＬａとスイッチング素子Ｑｋの損失ＰＱとの合計損失ＰＳＵＭａで示される。なお、図４で示した場合と同様のスイッチング素子Ｑｋを用いる。

　この場合、スイッチング周波数の増加に応じてインダクタンスは階段状に小さくなるため、インダクタＬｋの損失ＰＬａおよび合計損失ＰＳＵＭａも段階的に変化するが、図４で示す場合と同様の傾向で変化する。即ち、スイッチング周波数Ｆが周波数帯域Ａ２より高くなると、合計損失ＰＳＵＭａは、周波数帯域Ａ２内での最小値Ｐαよりも小さくなり、非選択帯域Ｂ２よりも高い周波数帯域Ｃ２内で、Ｐαより小さくなる区間Ｆｗを有する。そして、制御に用いるスイッチング周波数Ｆを区間Ｆｗ内で設定する。非選択帯域Ｂ２よりも高い周波数帯域Ｃ２で、合計損失ＰＳＵＭａ＝Ｐαとなるスイッチング周波数をＦαとすると、区間Ｆｗは、（ＦＨ／３）～Ｆαとなる。

　例えば、スイッチング周波数Ｆを区間Ｆｗ内のＸａとすると、インダクタＬｋの損失ＰＬａ（＝Ｐ１ａ）と、スイッチング素子Ｑｋの損失ＰＱ（＝Ｐ２ａ）との合計損失ＰＳＵＭａ（＝Ｐ３ａ）はＰαより小さい。即ち、スイッチング周波数Ｆが、非選択帯域Ｂ２よりも低く設定される場合よりも、合計損失ＰＳＵＭａが小さい。

　この場合も、各コンバータＤＣｋの合計損失ＰＳＵＭａを抑制し、かつインダクタＬｋを小型化できるため、上記実施の形態と同様に、ＤＣ／ＤＣコンバータ１００の回路損失および発熱を抑制し、かつ小型化を促進できる。また、各コンバータＤＣｋを既成のインダクタ製品を用いて容易に構成することができる。

　なお、複数の既成のインダクタ製品を直並列に組み合わせて所望のインダクタンスを有するインダクタＬｋを構成しても良い。

実施の形態２．
　図９は、実施の形態２によるＤＣ／ＤＣコンバータの概略構成を示す図である。
　図９に示すように、ＤＣ／ＤＣコンバータ１００Ａは、入力側および出力側のそれぞれが並列接続されたＮ台のコンバータＤＣａｋ（ｋ＝１～Ｎ）を備える。各コンバータＤＣａｋは、インダクタＬｋ、スイッチング素子Ｑｋおよび逆流防止素子としてのスイッチング素子Ｓｋを備えた昇圧チョッパ回路により構成される。なお、Ｎは複数で、本例では３であり、３台のコンバータＤＣａ１、ＤＣａ２、ＤＣａ３が並列接続される。
　この実施の形態２では、各コンバータＤＣａｋ内の逆流防止素子にスイッチング素子Ｓｋを用い、制御部としての制御器１２Ａは、各スイッチング素子Ｑｋと各スイッチング素子Ｓｋとをスイッチング制御する。その他の構成は、上記実施の形態１と同様である。

　各スイッチング素子Ｓｋは、スイッチング素子Ｑｋと同様に、ＭＯＳＦＥＴあるいはＩＧＢＴ等の自己消弧型のスイッチング素子が用いられる。
　制御器１２Ａは、ゲート信号Ｇｋを生成して各スイッチング素子Ｑｋを互いに異なる位相でスイッチング制御すると共に、ゲート信号Ｇｋとオンオフが反転したＰＷＭ信号であるゲート信号Ｇａｋ（Ｇａ１、Ｇａ２、Ｇａ３）を生成して各スイッチング素子Ｓｋをスイッチング制御する。なお、スイッチング素子Ｑｋとスイッチング素子Ｓｋとが同時オンしないように、ゲート信号Ｇｋ、Ｇａｋにはデッドタイムが設けられる。

　この実施の形態においても、各コンバータＤＣａｋは、上記実施の形態１と同様のインダクタＬｋおよびスイッチング素子Ｑｋを用いて、同様のスイッチング周波数Ｆにて制御される。
　即ち、インダクタＬｋのインダクタンスは、スイッチング周波数Ｆに応じて、下限値ｉｎｆＬｋに基づいて小さく設定され、ゲート総電荷量Ｑｇが小さいスイッチング素子Ｑｋが用いられる。そして、スイッチング周波数Ｆは、非選択帯域Ｂ２よりも高い周波数帯域Ｃ２内で設定され、特に、合計損失ＰＳＵＭ（＝ＰＱ＋ＰＬ）が、非選択帯域Ｂ２よりも低い周波数帯域Ａ２内での最小値Ｐαより小さくなる区間Ｆｗに設定される。

　このため、上記実施の形態１と同様に、各コンバータＤＣａｋでは、非選択帯域Ｂ２より高い周波数帯域Ｃ２内のスイッチング周波数Ｆを用いて合計損失ＰＳＵＭが小さくでき、インダクタＬｋの小型化と合計損失ＰＳＵＭの低減との双方が得られる。これにより、ＤＣ／ＤＣコンバータ１００Ａでは、合計周波数ＦＡが、容易で確実にＡＭ帯域Ｂ１を回避しつつ、回路損失および発熱が抑制され、かつ小型化が促進できる。

　なお、この実施の形態では、スイッチング素子Ｓｋもスイッチング素子Ｑｋと同じスイッチング周波数Ｆにて制御され、スイッチング周波数Ｆに応じてスイッチング素子Ｓｋの損失が変動する。このため、スイッチング素子Ｓｋについてもゲート総電荷量Ｑｇを小さい素子で構成し、スイッチング周波数Ｆを決定する根拠に用いる合計損失ＰＳＵＭは、スイッチング素子Ｓｋの損失を合算して用いるのが望ましい。

実施の形態３．
　図１０は、実施の形態３によるＤＣ／ＤＣコンバータの概略構成を示す図である。
　図１０に示すように、ＤＣ／ＤＣコンバータ１００Ｂは、入力側および出力側のそれぞれが並列接続されたＮ台のコンバータＤＣｂｋ（ｋ＝１～Ｎ）を備える。各コンバータＤＣｂｋは、インダクタＬｋ、スイッチング素子Ｑｋおよび逆流防止素子としてのダイオードＤｋを備えた降圧チョッパ回路により構成される。なお、Ｎは複数で、本例では３であり、３台のコンバータＤＣｂ１、ＤＣｂ２、ＤＣｂ３が並列接続される。
　制御部としての制御器１２Ｂは、各スイッチング素子Ｑｋを互いに異なる位相でスイッチング制御することにより各コンバータＤＣｂｋを制御して、入力電圧Ｖｉｎを降圧し、出力コンデンサＣｏを介して負荷１０１に出力電圧Ｖｏである直流電力を供給する。
　その他の構成は、上記実施の形態１と同様である。

　この実施の形態では、各コンバータＤＣｂｋは、降圧コンバータである降圧チョッパ回路で構成され、各インダクタＬｋに流れるインダクタ電流ＩＬｋは、各コンバータＤＣｂｋの出力電流であり、インダクタ電流ＩＬ１、ＩＬ２、ＩＬ３の総和が出力電流ＩＡとしてＤＣ／ＤＣコンバータ１００Ｂから出力される。

　各コンバータＤＣｂｋ内のインダクタＬｋは、下限値未満とならない程度の小さいインダクタンスで構成され、スイッチング周波数Ｆが高いほど小さいインダクタンスとなる。
　この場合も、インダクタンスＬｋの下限値ｉｎｆＬｋは、上記実施の形態１で示した式（１）にて表される。但し、インダクタＬｋの両端に印加される電圧ＶＬｋは、入力電圧Ｖｉｎと出力電圧Ｖｏの差分電圧（Ｖｉｎ－Ｖｏ）である。

　この実施の形態においても、各コンバータＤＣｂｋは、上記実施の形態１と同様のインダクタＬｋおよびスイッチング素子Ｑｋを用いて、同様のスイッチング周波数Ｆにて制御される。
　即ち、インダクタＬｋのインダクタンスは、スイッチング周波数Ｆに応じて、下限値ｉｎｆＬｋに基づいて小さく設定され、ゲート総電荷量Ｑｇが小さいスイッチング素子Ｑｋが用いられる。そして、スイッチング周波数Ｆは、非選択帯域Ｂ２よりも高い周波数帯域Ｃ２内で設定され、特に、合計損失ＰＳＵＭ（＝ＰＱ＋ＰＬ）が、非選択帯域Ｂ２よりも低い周波数帯域Ａ２内での最小値Ｐαより小さくなる区間Ｆｗに設定される。

　このため、上記実施の形態１と同様に、各コンバータＤＣａｋでは、非選択帯域Ｂ２より高い周波数帯域Ｃ２内のスイッチング周波数Ｆを用いて合計損失ＰＳＵＭが小さくでき、インダクタＬｋの小型化と合計損失ＰＳＵＭの低減との双方が得られる。これにより、ＤＣ／ＤＣコンバータ１００Ｂでは、合計周波数ＦＡが、容易で確実にＡＭ帯域Ｂ１を回避しつつ、回路損失および発熱が抑制され、かつ小型化が促進できる。

　なお、この実施の形態においても、上記実施の形態２を適用して、逆流防止素子としてスイッチング素子Ｓｋを用いても良い。

　また、各コンバータは、上記実施の形態１、２で示したものに限らず、昇降圧コンバータ、Ｃｕｋコンバータ、ＺｅｔａコンバータあるいはＳｅｐｉｃコンバータ等でも良い。

実施の形態４．
　上記実施の形態１では、設定されたスイッチング周波数Ｆに固定して各コンバータＤＣｋを制御したが、この実施の形態４では、スイッチング周波数Ｆを時間変動させて用いる。
　図１１は、実施の形態４によるＤＣ／ＤＣコンバータの動作を説明する動作の波形図である。ここでは、コンバータＤＣｋの並列数が２であるＤＣ／ＤＣコンバータ１００を用いた例を示す。

　図１１に示すように、スイッチング素子Ｑｋ（Ｑ１、Ｑ２）は、時刻ｔ１において、スイッチング周波数ＦがＦａからＦｂに切り替わり、即ち、スイッチング周期ＴがＴａ（＝１／Ｆａ）からＴｂ（＝１／Ｆｂ）に切り替わる。２つのスイッチング素子Ｑｋは、πずつ位相をずらして制御されるため、スイッチング周期ＴがＴａの区間では（Ｔａ／２）のずれを有し、スイッチング周期ＴがＴｂの区間では（Ｔｂ／２）のずれを有して、スイッチングされる。
　インダクタ電流ＩＬ１、ＩＬ２の総和である入力電流ＩＡは、各スイッチング周波数Ｆの合計である合計周波数ＦＡで変動する三角状の電流波形となる。即ち、入力電流ＩＡは、スイッチング周期ＴがＴａの区間では、Ｔａの概１／２倍の周期ＴＡａで変動し、スイッチング周期ＴがＴｂの区間では、Ｔｂの概１／２倍の周期ＴＡｂで変動する。

　なお、この場合、時刻ｔ１においてスイッチング周波数Ｆが変化する際の状態を説明したが、３種類以上のスイッチング周波数Ｆを、予め設定された時間間隔で変化させても良い。

　また、複数のスイッチング周波数Ｆ内の最も低いスイッチング周波数に応じて演算されるインダクタンスの下限値ｉｎｆＬｋを満たすように、即ち、下限値ｉｎｆＬｋ未満とならない程度に小さいインダクタンスＬｋが用いられる。さらに、合計損失ＰＳＵＭ（＝ＰＱ＋ＰＬ）が、周波数帯域Ａ２内での最小値Ｐαより小さくなる区間Ｆｗ内で、複数のスイッチング周波数Ｆを選択し、時間変動させる。

　この実施の形態においても、上記実施の形態１と同様に、インダクタＬｋのインダクタンスは、スイッチング周波数Ｆに応じて、下限値ｉｎｆＬｋに基づいて小さく設定され、ゲート総電荷量Ｑｇが小さいスイッチング素子Ｑｋが用いられる。そして、スイッチング周波数Ｆは、非選択帯域Ｂ２よりも高い周波数帯域Ｃ２内で設定され、特に、合計損失ＰＳＵＭ（＝ＰＱ＋ＰＬ）が、非選択帯域Ｂ２よりも低い周波数帯域Ａ２内での最小値Ｐαより小さくなる区間Ｆｗに設定される。

　このため、上記実施の形態１と同様に、各コンバータＤＣｋでは、非選択帯域Ｂ２より高い周波数帯域Ｃ２内のスイッチング周波数Ｆを用いて合計損失ＰＳＵＭが小さくでき、インダクタＬｋの小型化と合計損失ＰＳＵＭの低減との双方が得られる。これにより、ＤＣ／ＤＣコンバータ１００では、合計周波数ＦＡが、容易で確実にＡＭ帯域Ｂ１を回避しつつ、回路損失および発熱が抑制され、かつ小型化が促進できる。

　また、複数のスイッチング周波数Ｆを時間変動させて用いるため、インダクタ電流ＩＬｋの総和である電流ＩＡの振幅ΔＩＡをより低減し、スイッチング周波数Ｆに起因するノイズ成分を分散し、これにより、ＤＣ／ＤＣコンバータ１００のスイッチングに伴う高調波電流によるノイズをより低減できる。

　なお、複数のスイッチング周波数Ｆを時間変動させる領域は、合計損失ＰＳＵＭ内が最小値Ｐαより小さくなる区間Ｆｗ内が望ましいが、平均的に区間Ｆｗ内であれば、インダクタＬｋの小型化および合計損失ＰＳＵＭの低減の効果が得られるものである。図１２に基づいて、以下に説明する。
　図１２に示すように、区間Ｆｗは、ＡＭ帯域Ｂ１に包含されＡＭ帯域Ｂ１の中央部を含む区間であるため、スイッチング周波数Ｆを、非選択帯域Ｂ２より高い周波数帯域Ｃ２内で、ＡＭ帯域Ｂ１内となる区間ＦＦｗで変動させる。なお、スイッチング周波数Ｆの平均値Ｆａｖが区間Ｆｗ内となるようにスイッチング周波数Ｆを変動させる。
　区間ＦＦｗは（ＦＨ／２）～ＦＨで予め設定されているため、スイッチング周波数Ｆを容易に設定することが可能になる。

　区間ＦＦｗとＡＭ帯域Ｂ１との関係はコンバータＤＣｋの台数Ｎに応じて変化し、Ｎ＝３、Ｎ＝４の場合を、それぞれ図１３、図１４に示す。いずれの場合も、区間ＦｗはＡＭ帯域Ｂ１の中央部を含む区間となり、スイッチング周波数Ｆを、非選択帯域Ｂ２より高い周波数帯域Ｃ２内で、ＡＭ帯域Ｂ１内となる区間ＦＦｗで変動させる。特に、Ｎ＝４の場合は、区間ＦＦｗがＡＭ帯域Ｂ１と一致する。また、スイッチング周波数Ｆの平均値Ｆａｖは、区間Ｆｗ内となる。
　いずれの場合も、スイッチング周波数Ｆを容易に設定することが可能になる。

実施の形態５．
　実施の形態４では、複数のコンバータＤＣｋで同様にスイッチング周波数Ｆを時間変動させて用いるが、この実施の形態５では、少なくとも１つのコンバータＤＣｋで異なるスイッチング周波数Ｆを用いる。
　図１５は、この実施の形態５によるＤＣ／ＤＣコンバータのスイッチング周波数を説明する図である。この場合、コンバータＤＣｋの並列数が４であるＤＣ／ＤＣコンバータ１００を用いる。

　図１５に示すように、４つのコンバータＤＣｋのゲート信号Ｇｋ（Ｇ１、Ｇ２、Ｇ３、Ｇ４）は、期間Ａ、期間Ｂ、期間Ｃ、期間Ｄ、期間Ｅ、期間Ｆでスイッチング周波数Ｆが切り替わる。
　この場合も、上記実施の形態４で示したように、合計損失ＰＳＵＭ（＝ＰＱ＋ＰＬ）が、周波数帯域Ａ２内より小さくなる区間Ｆｗ内で、複数のスイッチング周波数Ｆが選択される。また、切替前後のスイッチング周波数Ｆの差分周波数である周波数間隔は制限され、例えば、１００ｋＨｚ以下の周波数間隔で切り替えられる。

　この場合、５種のスイッチング周波数Ｆａ、Ｆｂ、Ｆｃ、Ｆｄ、Ｆｅ、Ｆｆ（Ｆａ＜Ｆｂ＜Ｆｃ＜Ｆｄ＜Ｆｅ＜Ｆｆ）が用いられ、図１５に示すように切り替えられる。期間Ａ～期間Ｆで、順にＦａ、Ｆｂ、Ｆｃ、Ｆｄ、Ｆｅ、Ｆｆと切り替えられるゲート信号Ｇ３を基準とすると、ゲート信号Ｇ１の期間Ｅ、ゲート信号Ｇ２の期間Ｄ、およびゲート信号Ｇ４の期間Ｂ～期間Ｅにおいて、スイッチング周波数Ｆが異なる。

　この実施の形態においても、複数のスイッチング周波数Ｆを時間変動させて用いるため、インダクタ電流ＩＬｋの総和である電流ＩＡの振幅ΔＩＡをより低減し、スイッチング周波数Ｆに起因するノイズ成分をより分散できる。また、少なくとも１つのコンバータＤＣｋで異なるスイッチング周波数Ｆを用いるため、さらにノイズ成分を広範囲に分散でき、スイッチングに伴う高調波電流によるノイズをさらに低減できる。

　なお、図１５に示す切り替えパターンは一例に過ぎず、複数のコンバータＤＣｋが等しいスイッチング周波数Ｆで時間変動するのが回避できれば良く、発生するノイズレベルの状況に応じて、適宜最適なスイッチング周波数Ｆを設定すればよい。

　上記実施の形態１～５では、車載用途のＤＣ／ＤＣコンバータについて説明したが、それに限るものでは無い。ＤＣ／ＤＣコンバータで使用されるスイッチング周波数Ｆに近い周波数帯域で用いられ、かつノイズ干渉を避ける必要がある機器、例えば家庭用のオーディオプレーヤあるいは医療機器等が、ＤＣ／ＤＣコンバータの周辺に設置される場合に適用でき、同様の効果が得られる。その場合、上記機器の周波数帯域を第１非選択周波数帯域とする。

　本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

　１２，１２Ａ，１２Ｂ　制御器、１００，１００Ａ，１００Ｂ　ＤＣ／ＤＣコンバータ、Ｂ１　ＡＭ帯域、Ｂ２　非選択帯域、Ｄｋ　ダイオード、ＤＣｋ，ＤＣａｋ，ＤＣｂｋ　コンバータ、Ｆ　スイッチング周波数、ＩＬｋ　インダクタ電流、Ｌｋ　インダクタ、ＰＬ，ＰＬａ　インダクタの損失、ＰＱ　スイッチング素子の損失、ＰＳＵＭ，ＰＳＵＭａ　合計損失、Ｑｋ　スイッチング素子、Ｑｇ　ゲート総電荷量、Ｓｋ　スイッチング素子。

Claims (9)

1. 　それぞれインダクタ、スイッチング素子および逆流防止素子を有して並列接続されるＮ台のコンバータと、前記各コンバータの前記スイッチング素子を設定されたスイッチング周波数でスイッチング制御して、前記Ｎ台のコンバータを制御する制御部とを備え、
   　前記制御部は、前記各コンバータを、互いに位相が異なるように、かつ、前記スイッチング周波数の合計が予め設定された第１非選択周波数帯域の範囲外となるように制御し、
   　前記各コンバータにおいて、前記インダクタは、前記スイッチング周波数が高いほど小さいインダクタンスで構成され、前記インダクタの損失と前記スイッチング素子の損失との合計損失は、前記スイッチング周波数に応じて変化するものであり、
   　前記Ｎ台のコンバータ内の少なくとも１つのコンバータにおいて、
   　　　前記スイッチング素子は、前記第１非選択周波数帯域の上限周波数、下限周波数のそれぞれ１／Ｎの周波数を上限、下限とした第２非選択周波数帯域より高く設定された前記スイッチング周波数により制御され、該スイッチング周波数が前記第２非選択周波数帯域より低く設定される場合よりも前記合計損失が小さくなるように、ゲート総電荷量が小さく構成される、
   ＤＣ／ＤＣコンバータ。
2. 　前記各コンバータの前記インダクタは、前記インダクタの印加電圧、インダクタ電流の平均値および制限値で決定される最大リップル幅、前記スイッチング周波数およびデューティ比で決定されるインダクタンス値を下限値として前記インダクタンスが決定される、
   請求項１に記載のＤＣ／ＤＣコンバータ。
3. 　前記Ｎ台のコンバータの前記各スイッチング素子は、前記第１非選択周波数帯域の上限周波数、下限周波数のそれぞれ１／Ｎの周波数を上限、下限とした第２非選択周波数帯域より高く設定された前記スイッチング周波数により制御され、該スイッチング周波数が前記第２非選択周波数帯域より低く設定される場合よりも前記合計損失が小さくなるように、ゲート総電荷量が小さく構成される、
   請求項１または請求項２に記載のＤＣ／ＤＣコンバータ。
4. 　前記制御部は、前記各スイッチング周波数を時間変動させて、前記各コンバータを制御する、
   請求項３に記載のＤＣ／ＤＣコンバータ。
5. 　前記各コンバータは、前記スイッチング周波数が前記第１非選択周波数帯域内である、
   請求項３または請求項４に記載のＤＣ／ＤＣコンバータ。
6. 　前記制御部は、前記各スイッチング周波数を同等にして、かつ２π／Ｎずつ位相が異なるように前記各コンバータを制御する、
   請求項３から請求項５のいずれか１項に記載のＤＣ／ＤＣコンバータ。
7. 　前記制御部は、前記各スイッチング周波数の少なくとも１つに、他とは異なる周波数を用いる、
   請求項４に記載のＤＣ／ＤＣコンバータ。
8. 　前記Ｎ台のコンバータは、それぞれ入力直流電圧を昇圧して出力する昇圧コンバータである、
   請求項１から請求項７のいずれか１項に記載のＤＣ／ＤＣコンバータ。
9. 　前記第１非選択周波数帯域は、ラジオの振幅変調放送の帯域である、
   請求項１から請求項８のいずれか１項に記載のＤＣ／ＤＣコンバータ。

Images