WO2021091249A1 - 반도체 공정 진단 센서 장치 - Google Patents

반도체 공정 진단 센서 장치 Download PDF

Info

Publication number
WO2021091249A1
WO2021091249A1 PCT/KR2020/015383 KR2020015383W WO2021091249A1 WO 2021091249 A1 WO2021091249 A1 WO 2021091249A1 KR 2020015383 W KR2020015383 W KR 2020015383W WO 2021091249 A1 WO2021091249 A1 WO 2021091249A1
Authority
WO
WIPO (PCT)
Prior art keywords
sensor device
semiconductor process
lower case
process diagnostic
electronic component
Prior art date
Application number
PCT/KR2020/015383
Other languages
English (en)
French (fr)
Inventor
배정운
전호승
송정섭
Original Assignee
주식회사 이큐셀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이큐셀 filed Critical 주식회사 이큐셀
Priority to US17/255,441 priority Critical patent/US20210375699A1/en
Publication of WO2021091249A1 publication Critical patent/WO2021091249A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/007—Environmental aspects, e.g. temperature variations, radiation, stray fields

Definitions

  • the present invention relates to a semiconductor process diagnostic sensor device, and more particularly to a semiconductor process diagnostic sensor capable of more precisely sensing temperature or plasma.
  • semiconductor manufacturing goes through a number of processes such as optics, deposition and growth, and etching processes.
  • Semiconductor manufacturing processes require careful monitoring of process conditions and equipment operating conditions in each process. For example, precise monitoring is essential for optimal semiconductor yield while controlling the temperature, gas injection state, pressure state, plasma density, exposure distance, etc. of the chamber or wafer.
  • the process conditions in the chamber are indirectly measured in semiconductor manufacturing, but research has been developed to directly measure the internal conditions of the chamber or the state of the wafers loaded in the chamber in order to improve the semiconductor yield.
  • One of them is a wafer temperature sensing technology, and SOW (Sensor On Wafer) was developed.
  • SOW Silicon On Wafer
  • a temperature sensor or plasma sensor is mounted on a test wafer, and the temperature or plasma in a semiconductor manufacturing process is directly sensed in a chamber using the temperature sensor or plasma sensor.
  • SOW Silicon On Wafer
  • An object of the present invention is to provide a semiconductor process diagnostic sensor device capable of precisely sensing the internal temperature of a chamber in which the semiconductor process diagnostic sensor device is loaded or the temperature of the semiconductor process diagnostic sensor device loaded in the chamber.
  • an object of the present invention is to provide a semiconductor process diagnostic sensor device capable of preventing a sensor device warping phenomenon caused by an increase in temperature.
  • an object of the present invention is to provide a semiconductor process diagnostic sensor device capable of easily forming edge seating grooves and edge insertion grooves at positions relatively close to edges of lower and upper cases.
  • an object of the present invention is to provide a semiconductor process diagnostic sensor device capable of accurately sensing the density and uniformity of plasma by a plasma sensor and preventing malfunction of electronic components.
  • the present invention includes a lower case having a seating groove formed on one surface thereof, a circuit board mounting an electronic component and disposed in the seating groove, and an insertion groove into which the electronic component is inserted, and the lower case
  • a semiconductor process diagnostic sensor device including an upper case bonded to and a metal layer disposed on at least one of one surface of the lower case and the upper case is provided.
  • the metal layer may include a first metal layer disposed between the lower case and the circuit board, and a second metal layer disposed between the circuit board and the upper case.
  • the semiconductor process diagnostic sensor device of the present invention includes a thermally conductive material, and may further include an adhesive layer disposed inside the seating groove and the insertion groove.
  • the electronic component may include at least one of a sensor, an integrated circuit (IC) chip, and a battery.
  • the coefficient of thermal expansion of the adhesive layer may be smaller than the lower case and the upper case, or may be the same as the lower case and the upper case.
  • the adhesive layer may be disposed to surround the electronic component.
  • the lower part of the electronic component may be located inside the seating groove, and the upper part of the electronic component may be located inside the insertion groove.
  • the seating groove may be formed in a shape corresponding to the circuit board, and the insertion groove may be formed in a shape corresponding to the electronic component.
  • the circuit board may include an antenna substrate having a concentric circle shape, and a plurality of sensor substrates extending outward from an outer circle of the antenna substrate and arranged in a radial manner.
  • a charging antenna may be provided in a coil shape on an inner circle of the antenna substrate
  • a communication antenna may be provided in a coil shape on an outer circle of the antenna substrate
  • a plurality of sensors may be provided on the sensor substrate.
  • the metal layer may be disposed in a region other than the region where the antenna substrate is disposed.
  • the circuit board may further include a control board disposed in a region in which the sensor board extends from the antenna board.
  • control board may include at least one of a control IC (Integrated Circuit) chip, a communication IC chip, a charger IC chip, and a memory.
  • control IC Integrated Circuit
  • the seating grooves are formed at regular intervals corresponding to the plurality of sensor substrates, and may be formed to be shifted from the crystal direction of the lower case or the upper case at a set angle.
  • the set angle may have a constant value regardless of the number of sensor substrates, and is preferably 11.25.
  • the present invention includes a main mounting groove and a lower case in which an edge mounting groove extending outwardly extending from the main mounting groove is formed, a circuit board on which an electronic component is mounted and disposed in the main mounting groove and the edge mounting groove, and the main
  • the main insertion groove and the edge insertion groove are formed respectively facing the seating groove and the edge seating groove, and the upper case is bonded to the lower case so that electronic components are inserted into the main groove and the edge insertion groove, and between the lower case and the upper case. It provides a semiconductor process diagnostic sensor device including the disposed adhesive layer.
  • the gap between the edges of the edge mounting groove and the lower case may be less than or equal to the first set length, and the gap between the edge insertion groove and the edges of the upper case may be less than or equal to the second set length.
  • the present invention includes a lower case in which a seating groove is formed on one surface, a circuit board on which a plasma sensor and electronic components are mounted and seated in the seating groove, and an insertion groove into which the plasma sensor and electronic components are inserted is formed on one surface.
  • a semiconductor process diagnostic sensor device including an upper case bonded to the case and a conductive pattern disposed on the bonding surface of the lower case and the upper case to form an equipotential surface between the lower case and the upper case.
  • the conductive pattern may be disposed around at least one of the plasma sensor and the electronic component, and may be a silver dot.
  • the present invention by providing a metal layer inside the sensor device to effectively dissipate heat, it is possible to effectively reduce the temperature deviation by location of each sensor, through which the temperature inside the chamber or the temperature of the semiconductor process diagnostic sensor device loaded into the chamber. There is an advantage of being able to precisely sense each location.
  • the metal layer surrounds the electronic component, it is possible to protect the electronic component by shielding electromagnetic interference (EMI).
  • EMI electromagnetic interference
  • an adhesive layer having a relatively high thermal conductivity is disposed to surround the sensor, so that the temperature inside the chamber in which the semiconductor process diagnostic sensor device is loaded or the temperature of the semiconductor process diagnostic sensor device loaded in the chamber is precisely sensed. There is an effect that can be done.
  • the present invention by disposing an adhesive layer such that pores are not included in the seating groove and the insertion groove of the sensor device in which the sensor is accommodated, the sensor device warpage phenomenon caused by the expansion of the pores due to the increase in temperature is prevented. There is an effect that can be done.
  • the seating groove and the insertion groove are formed to be deviated from the crystal direction of the lower case or the upper case at a certain angle, there is an effect of not only significantly reducing the damage rate of the product, but also improving the product quality. .
  • the edge mounting groove and the edge insertion groove relatively close to the edges of the lower and upper case, and by providing a sensor in the edge mounting groove and the edge insertion groove, the edge region of the semiconductor process diagnosis sensor device There is an advantage of being able to sense temperature or pressure relatively accurately.
  • the plasma sensor by arranging a conductive pattern on the bonding surfaces of the upper and lower cases constituting the plasma sensor device to form an equipotential surface between the upper and lower cases, the plasma sensor can accurately sense the density and uniformity of the plasma. And prevents malfunction of electronic components.
  • FIG. 1 is a perspective view of a semiconductor process diagnostic sensor device according to a first embodiment of the present invention.
  • FIG. 2 is a perspective view of a circuit board provided in the semiconductor process diagnostic sensor device according to the first embodiment of the present invention.
  • FIG 3 is a plan view of a lower case of the semiconductor process diagnostic sensor device according to the first embodiment of the present invention.
  • FIG. 4 is a plan view of an upper case of the semiconductor process diagnostic sensor device according to the first embodiment of the present invention.
  • FIG. 5 is a diagram illustrating a circuit board mounted on the lower case of FIG. 3.
  • FIG. 6 is a cross-sectional view of a semiconductor process diagnostic sensor device according to a first embodiment of the present invention, taken along VI-VI of FIG. 5.
  • FIGS. 7A to 7J are flowcharts of a method of manufacturing a semiconductor process diagnostic sensor device according to the first embodiment of the present invention.
  • FIG. 8 is a plan view of a lower case of a semiconductor process diagnostic sensor device according to a second embodiment of the present invention.
  • FIG. 9 is a plan view of an upper case of a semiconductor process diagnostic sensor device according to a second embodiment of the present invention.
  • FIG. 10 is a diagram illustrating a circuit board mounted on the lower case of FIG. 8.
  • FIG. 11 is a plan view of a lower case of a semiconductor process diagnostic sensor device according to a third exemplary embodiment of the present invention.
  • FIG. 12 is a plan view of an upper case of a semiconductor process diagnostic sensor device according to a third embodiment of the present invention.
  • FIG. 13 is a diagram illustrating a circuit board mounted on the lower case of FIG. 11.
  • FIG. 14 is a perspective view of a circuit board provided in a semiconductor process diagnostic sensor device according to a fourth embodiment of the present invention.
  • FIG. 15 is a plan view of a lower case of a semiconductor process diagnostic sensor device according to a fourth exemplary embodiment of the present invention.
  • 16 is a plan view of an upper case of a semiconductor process diagnostic sensor device according to a fourth exemplary embodiment of the present invention.
  • FIG. 17 is a diagram illustrating a circuit board mounted on the lower case of FIG. 15.
  • FIG. 18 is a cross-sectional view of a semiconductor process diagnostic sensor device according to a fourth embodiment of the present invention, taken along lines VII-VII of FIG. 17.
  • expressions such as “or” and “at least one” may represent one of words listed together, or a combination of two or more.
  • “A or B” and “at least one of A and B” may include only one of A or B, and may include both A and B.
  • FIG. 1 is a perspective view of a semiconductor process diagnostic sensor device according to a first embodiment of the present invention
  • FIG. 2 is a perspective view of a circuit board provided in a semiconductor process diagnostic sensor device according to a first embodiment of the present invention.
  • the semiconductor process diagnosis sensor device may include a lower case 100, a circuit board 200, and an upper case 300.
  • the lower case 100 and the upper case 300 may be formed in a disk shape, and may be made of the same material.
  • the lower case 100 and the upper case 300 are materials having excellent electrical properties and may include silicon (Si) and gallium arsenide (GaAs).
  • the circuit board 200 mounts the electronic component 240 and is disposed between the lower case 100 and the upper case 300.
  • the circuit board 200 may include an antenna board 210, a sensor board 220, and a control board 250.
  • the electronic component 240 is a component of an electronic circuit and may include at least one of a sensor 241, an integrated circuit (IC) chip 243, and a battery (not shown).
  • the circuit board 200 is a printed circuit board (PCB), and wiring is printed so that the sensor 241, the IC chip 243, and a battery (not shown) are electrically connected.
  • PCB printed circuit board
  • the antenna substrate 210 may be provided in the center of the circuit board 200 in a concentric circle shape.
  • the charging antenna 231 may be provided on the inner circle 212 of the antenna substrate 210, and the communication antenna 232 may be provided on the outer circle 211.
  • the charging antenna 231 and the communication antenna 232 may be formed in a printed form on the antenna substrate 210.
  • the sensor substrate 220 is provided in plural, extends outward from the outer circle 211 of the antenna substrate 210 and may be radially arranged. In addition, a plurality of sensors 241 may be provided on the sensor substrate 220.
  • the plurality of sensors 241 are embedded in a predetermined sensing position of the semiconductor process diagnostic sensor device to perform sensing for semiconductor process monitoring at the corresponding position.
  • the sensor 241 may be disposed from one end (a point connected to the antenna substrate 210) of the sensor substrate 220 to the other end at predetermined intervals.
  • a first sensor substrate having a sensor 241 at one end, the center and the other end Second sensor substrates provided with sensors 241 at the center and the other end excluding one end may be alternately arranged. In this way, an even number of sensor substrates 220 may be provided in order to alternately arrange the first and second sensor substrates.
  • the sensor 241 may be additionally provided at the center of the circuit board 200 to sense the temperature at the center of the semiconductor process diagnosis sensor device.
  • the senor 241 may include a temperature sensor and a pressure sensor, and may sense various semiconductor process environments.
  • the sensor 241 may sense the internal state (temperature, pressure, gas, etc.) of the chamber in which the semiconductor process diagnostic sensor device is loaded, or the self-state (temperature, etc.) of the semiconductor process diagnostic sensor device loaded into the chamber. .
  • control board 250 When the control board 250 is disposed in the center of the semiconductor process diagnosis sensor device in which the antenna board 210 is disposed, communication disturbance or charging may be disturbed, so that the sensor board 220 is more than the center of the semiconductor process diagnosis sensor device. It is preferable to be disposed in a region extending from the substrate 210.
  • control board 250 may include a plurality of integrated circuit (IC) chips 243.
  • the plurality of IC chips 243 may be a control IC chip, a communication IC chip, a charging IC chip, and a memory.
  • the communication IC chip wirelessly transmits sensing information sensed by the sensor 241 as a configuration for wireless communication with the outside, and wirelessly receives control information for controlling the operation of the sensor 241.
  • control information may include a process in which the semiconductor process diagnosis sensor device is to be used and conditions required for the process.
  • control information may define a process for which the semiconductor process diagnosis sensor device is used, and may include set values for a sensing temperature, a sensing time, and a sensing method in the defined process.
  • the control IC chip may control the operation of the sensor 241 using control information. That is, the control IC chip may control the sensor 241 to operate based on a set value included in the control information.
  • the communication IC chip is connected to the communication antenna 232 to perform wireless communication with the outside.
  • the communication antenna 232 may be formed in a coil shape of a spiral loop and may be formed in a ring shape at the center of the circuit board 200, but is not limited thereto.
  • the sensor substrate 220 may include a battery terminal 245a on which a battery (not shown) is mounted.
  • the battery (not shown) supplies power for driving components included in the semiconductor process diagnostic sensor device, including the sensor 241 and the IC chip 243.
  • the charging IC chip performs wireless charging for a battery (not shown), and is connected to the charging antenna 231 for wireless charging.
  • the charging antenna 231 is formed in a coil shape of a spiral loop, and may be formed in a circular shape at the center of the circuit board 200, but is not limited thereto.
  • the memory may store control information for controlling the operation of the sensor 241 and may store sensing information sensed by the sensor 241.
  • the memory may store log data recording a process in which the semiconductor process diagnosis sensor device is used.
  • the log data may include information on which process and under which conditions the semiconductor process diagnosis sensor device was used.
  • FIG. 3 is a plan view of a lower case of the semiconductor process diagnosis sensor device according to the first embodiment of the present invention
  • FIG. 4 is a plan view of an upper case of the semiconductor process diagnosis sensor device according to the first embodiment of the present invention
  • FIG. 5 3 is a diagram illustrating a circuit board mounted on the lower case of FIG. 3.
  • the metal layers 150 and 350 are shown to be disposed on one surface of the lower case 100 and the upper case 300, respectively, but are not limited thereto, and the lower case 100 and the upper case It is sufficient if it is disposed on at least one of one surface of the case 300.
  • a seating groove 110 on which the circuit board 200 is mounted is formed in a shape corresponding to the circuit board 200.
  • the seating groove 110 has a shape corresponding to the lower surface of the concentric antenna substrate 210, the shape corresponding to the lower surface of the radial sensor substrate 220, and the lower portion of the control substrate 250 Each may be formed in a shape corresponding to the surface.
  • a first metal layer 150 is disposed on one surface of the lower case 100 in which the seating groove 110 is formed.
  • the first metal layer 150 may be made of a metal material having relatively excellent thermal conductivity, such as titanium (Ti) and copper (Cu), but is not limited thereto.
  • the first metal layer 150 may be disposed in a stacked structure of titanium (Ti), copper (Cu), and titanium (Ti).
  • the thickness of titanium (Ti) is 500 ⁇
  • copper (Cu) The thickness of may be formed to 10000 ⁇ 20000 ⁇ .
  • the first metal layer 150 may be disposed in a region other than the region where the antenna substrate 210 is disposed. That is, the first metal layer 150 may not be disposed in the area where the antenna substrate 210 is mounted, but may be disposed only in the remaining area including the area where the sensor substrate 220 and the control substrate 250 are mounted.
  • an insertion groove 310 into which the electronic component 240 is inserted is formed in a shape corresponding to the electronic component 240.
  • the insertion groove 310 may be formed in a shape corresponding to the upper surface of the electronic component 240 at a position where the electronic component 240 is mounted on the circuit board 200.
  • a second metal layer 350 is disposed on one surface of the upper case 300 in which the insertion groove 310 is formed.
  • the second metal layer 350 may be made of a metal material having relatively excellent thermal conductivity, such as titanium (Ti) and copper (Cu), but is not limited thereto.
  • the second metal layer 350 may be disposed in a stacked structure of titanium (Ti), copper (Cu), and titanium (Ti).
  • the thickness of titanium (Ti) is 500 ⁇
  • copper (Cu) The thickness of may be formed to 10000 ⁇ 20000 ⁇ .
  • the second metal layer 350 may be disposed in a region other than the region where the antenna substrate 210 is disposed. That is, the second metal layer 350 may be formed in a symmetrical shape with the first metal layer 150 when the lower case 100 and the upper case 300 are bonded together.
  • the first and second metal layers 150 and 350 are disposed on one surface to which the upper and lower cases 100 and 300 are bonded, respectively.
  • EMI electromagnetic interference
  • the semiconductor process diagnostic sensor device since the first and second metal layers 150 and 350 are not disposed in the area where the antenna substrate 210 is disposed, Communication disturbance or charging disturbance caused by the first and second metal layers 150 and 350 may be prevented.
  • the above-described mounting groove 110 and the insertion groove 310 are preferably formed by a wet etching technique, but are not limited thereto.
  • the first and second metal layers 150 and 350 may be deposited on one surface of the lower case 100 and the upper case 300 by various deposition techniques.
  • FIG. 6 is a cross-sectional view of a semiconductor process diagnostic sensor device according to a first embodiment of the present invention, taken along VI-VI of FIG. 5.
  • the semiconductor process diagnostic sensor device includes a lower case 100, a circuit board 200, an upper case 300, metal layers 150 and 350, and a first adhesive layer. It can be configured to include 121.
  • the metal layers 150 and 350 may be disposed on at least one of the lower case 100 and the upper case 300.
  • a case where the metal layers 150 and 350 are disposed on one surface of the lower case 100 and the upper case 300 will be described as an example.
  • the metal layers 150 and 350 include a first metal layer 150 disposed between the lower case 100 and the circuit board 200, and the circuit board 200 and the upper case 300.
  • a second metal layer 350 disposed therebetween may be included.
  • the lower case 100 has a seating groove 110 formed on one surface thereof, and a first metal layer 150 is disposed on one surface of the lower case 100 in which the seating groove 110 is formed.
  • the circuit board 200 mounts an electronic component 240, for example, a sensor 241 and an IC chip 243, and is disposed on the first metal layer 150 in the mounting groove 110.
  • the electronic component 240 is soldered to the wiring of the circuit board 200, and the circuit board 200 is an upper portion of the first metal layer 150 in the mounting groove 110 of the lower case 100 by using an adhesive. Can be attached to.
  • an insertion groove 310 into which the electronic component 240 is inserted is formed on one surface, and a second metal layer 350 is disposed on one surface of the upper case 300 in which the insertion groove 310 is formed.
  • the upper case 300 is bonded to the lower case 100 so that the upper part of the electronic component 240 is inserted into the insertion groove 310. Accordingly, the second metal layer 350 in the insertion groove 310 surrounds the upper portion of the electronic component 240, and the remaining substrates 220 and 250 excluding the antenna substrate 210 are first and second metal layers ( 150, 350).
  • the first and second metal layers 150 and 350 are disposed on one surface to which the upper and lower cases 100 and 300 are bonded, respectively.
  • the semiconductor process diagnostic sensor device since the first and second metal layers 150 and 350 are not disposed in the area where the antenna substrate 210 is disposed, Communication disturbance or charging disturbance caused by the first and second metal layers 150 and 350 may be prevented.
  • a gap may occur between the lower case 100 and the circuit board 200, and a first adhesive layer 121 to be described later may be disposed in this gap. I can.
  • a gap may occur between the lower case 100 and the upper case 300 due to the arrangement shape of the second metal layer 350, and a first adhesive layer 121 to be described later may be disposed in the gap region. .
  • the first adhesive layer 121 is disposed between the lower case 100 and the upper case 300, in particular, in the seating groove 110 and the insertion groove 310.
  • the first adhesive layer 121 may be formed of a Si-based material having a hardness of shore A40 or less and an elongation of 30% or more.
  • the first adhesive layer 121 is completely filled in the seating groove 110 and the insertion groove 310 and is disposed to surround the electronic component 240, and thus the lower case In a state in which the 100 and the upper case 300 are bonded, it is characterized in that pores are not included in the seating groove 110 and the insertion groove 310.
  • the semiconductor process diagnostic sensor device according to the first embodiment of the present invention, by disposing the first adhesive layer 121 so that pores are not included in the seating groove 110 and the insertion groove 310, It is possible to prevent the sensor device warpage phenomenon caused by pore expansion.
  • the first adhesive layer 121 is characterized in that the coefficient of thermal expansion is smaller than that of the lower case 100 and the upper case 300 or the same as the lower case 100 and the upper case 300.
  • the semiconductor process diagnostic sensor device according to the first embodiment of the present invention, by disposing the first adhesive layer 121 having a relatively small coefficient of thermal expansion between the seating groove 110 and the insertion groove 310, It is possible to prevent the sensor device from being warped due to the expansion of the first adhesive layer 121.
  • the semiconductor process diagnostic sensor device may further include a second adhesive layer 122 disposed in a region where the electronic component 240 is mounted, that is, a soldering region.
  • the soldering area includes an empty space between the circuit board 200 and the electronic component 240
  • the second adhesive layer 122 is formed by filling the empty space with an adhesive through an underfill process.
  • the second adhesive layer 122 may be formed of a contact epoxy material having a hardness of shore D50 or more and an elongation of 5% or less.
  • the semiconductor process diagnostic sensor device is characterized in that the thermal conductivity of the first adhesive layer 121 is higher than that of the second adhesive layer 122.
  • the thermal conductivity of the first adhesive layer 121 may be 0.8W/m*K or more.
  • the first adhesive layer 121 may include a separate thermally conductive material, and the thermally conductive material is preferably a non-conductive material to prevent a short of the electronic component 240. .
  • the first adhesive layer 121 is disposed in a form completely filled in the seating groove 110 and the insertion groove 310 to surround the sensor 241, and the first adhesive layer 121 having a relatively high thermal conductivity is provided as such.
  • the second adhesive layer 122 is not a configuration that accurately senses the temperature of the sensor 241, but a configuration that performs a role of firmly fixing the electronic component 240 including the sensor 241 to the circuit board 200. Even if the thermal conductivity is relatively low, it is okay.
  • the lower part of the electronic component 240 is located inside the seating groove 110 of the lower case 100, and the electronic component ( The upper part of the 240 may be located inside the insertion groove 310 of the upper case 300.
  • the size of the insertion groove 310 of the upper case 300 is larger than that of the electronic component 240, and the depth of the insertion groove 310 is also the lower case 100 and the upper case 300 During bonding, the electronic component 240 may be formed so as not to contact the second metal layer 350 in the insertion groove 310.
  • FIGS. 7A to 7J are flowcharts of a method of manufacturing a semiconductor process diagnostic sensor device according to the first embodiment of the present invention.
  • an antenna substrate 210 having a concentric circle shape, a plurality of sensor substrates 220 extending outward from an outer circle of the antenna substrate 210 and arranged in a radial manner, and a sensor substrate 220
  • a circuit board 200 including a control board 250 is generated in a region extending from the antenna board 210.
  • an electronic component 240 including at least one of a sensor 241, an integrated circuit (IC) chip 234, and a battery (not shown) is mounted on the circuit board 200. That is, the electronic component 240 is soldered to the wiring of the circuit board 200.
  • a coil-shaped charging antenna 231 is formed on the inner circle 212 of the antenna substrate 210, and a coil-shaped communication antenna 232 is formed on the outer circle 211 of the antenna substrate 210, and , A plurality of sensors 241 are mounted on the plurality of sensor boards 220, and a plurality of integrated circuit (IC) chips 243 are mounted on the control board 250.
  • IC integrated circuit
  • a seating groove 110 is formed in the lower case 100 in a shape corresponding to the circuit board 200.
  • the mounting groove 110 may be formed by a wet etching technique.
  • a first metal layer 150 is formed on one surface of the lower case 100 in which the seating groove 110 is formed.
  • the first metal layer 150 may be deposited on one surface of the lower case 100 by various deposition techniques.
  • the first metal layer 150 may be made of a metal material having relatively excellent thermal conductivity, such as titanium (Ti) and copper (Cu), but is not limited thereto.
  • the first metal layer 150 may be disposed in a stacked structure of titanium (Ti), copper (Cu), and titanium (Ti).
  • the thickness of titanium (Ti) is 500 ⁇
  • copper (Cu) The thickness of may be formed to 10000 ⁇ 20000 ⁇ .
  • the first metal layer 150 may be disposed in a region other than the region where the antenna substrate 210 is disposed.
  • the circuit board 200 is mounted on the first metal layer 150 in the mounting groove 110 formed on one surface of the lower case 100.
  • the circuit board 200 may be attached to the upper portion of the first metal layer 150 in the mounting groove 110 by an adhesive.
  • the second adhesive layer 122 is formed by curing.
  • the soldering region includes an empty space between the circuit board 200 and the electronic component 240, and the second adhesive 122a is filled in the empty space by an underfill process and cured. Accordingly, the electronic component 240 can be firmly fixed to the circuit board 200, and peeling of the electronic component 240 caused by the bending phenomenon of the sensor device can be prevented.
  • a first adhesive 121a containing a thermally conductive material is applied to the seating groove 110 in which the circuit board 200 is seated and cured.
  • the thermally conductive material is preferably a non-conductive material in order to prevent short of the electronic component.
  • a gap may occur between the lower case 100 and the circuit board 200 due to the arrangement of the first metal layer 150, and the first adhesive 121a may be formed in the gap area. By flowing and hardening, the spaced area can be filled.
  • an insertion groove 310 is formed on one surface of the upper case 300 in a shape corresponding to the electronic component 240.
  • the insertion groove 310 may be formed by a wet etching technique.
  • a second metal layer 350 is formed on one surface of the upper case 300 in which the insertion groove 310 is formed.
  • the second metal layer 350 may be deposited on one surface of the lower case 300 by various deposition techniques.
  • the second metal layer 350 may be made of a metal material having relatively excellent thermal conductivity, such as titanium (Ti) and copper (Cu), but is not limited thereto.
  • the second metal layer 350 may be disposed in a stacked structure of titanium (Ti), copper (Cu), and titanium (Ti).
  • the thickness of titanium (Ti) is 500 ⁇
  • copper (Cu) The thickness of may be formed to 10000 ⁇ 20000 ⁇ .
  • the second metal layer 350 may be disposed in a region other than the region where the antenna substrate 210 is disposed. That is, the second metal layer 350 may be formed in a symmetrical shape with the first metal layer 150 when the lower case 100 and the upper case 300 are bonded together.
  • first metal layer 150 and the second metal layer 350 may be formed on one surface of the lower case 100 or the upper case 300.
  • the first adhesive 121a is applied to the insertion groove 310 formed in the upper case 300, and the insertion groove 310 before the first adhesive 121a is cured.
  • the lower case 100 and the upper case 300 are bonded to each other so that the electronic component 240 is inserted therein.
  • the insertion groove 310 of the upper case 300 faces upward, and the seating groove 110 of the lower case 100 faces downward so that the lower case 100 And the upper case 300 is bonded. This is to prevent this because when bonding is performed with the insertion groove 310 of the upper case 300 facing downward, the first adhesive 121a, which has not yet been cured, flows down by gravity during the bonding process. .
  • a gap may occur between the lower case 100 and the upper case 300, and the first adhesive 121a flows into the gap and is cured, so that the gap You can fill the area.
  • the first adhesive 121a applied to the insertion groove 310 due to the electronic component 240 is spread to the bonding surface of the lower case 100 and the upper case 300, and the agent spreads to the bonding surface. 1
  • the adhesive 121a is cured, the lower case 100 and the upper case 300 are bonded to each other, and the first adhesive layer 121 is formed to surround the electronic component 240.
  • the first adhesive layer 121 is completely filled in the seating groove 110 and the insertion groove 310 and disposed to surround the electronic component 240 to surround the sensor 241, and the first adhesive layer 121
  • the thermally conductive material it is possible to precisely sense the temperature inside the chamber in which the semiconductor process diagnostic sensor device is loaded or the temperature of the semiconductor process diagnostic sensor device loaded in the chamber.
  • the first adhesive 121a is completely filled in the seating groove 110 and the insertion groove 310 and is applied and cured in a form that surrounds the electronic component, so that the lower case 100 and the upper case 300 are bonded to each other, It is characterized in that pores are not included in the groove 110 and the insertion groove 310.
  • the sensor device is warped due to the expansion of the pores due to the increase in temperature. (Warpage) phenomenon can be prevented.
  • the first adhesive 121a is characterized in that the coefficient of thermal expansion is smaller than the lower case 100 and the upper case 300 or the same as the lower case 100 and the upper case 300.
  • the first adhesive layer 121 As described above, in the method of manufacturing the semiconductor process diagnostic sensor device according to the first embodiment of the present invention, by forming the first adhesive layer 121 using the first adhesive 121a having a relatively small coefficient of thermal expansion, the first adhesive layer according to the temperature rise (121) It is possible to prevent the sensor device warpage phenomenon caused by expansion.
  • first and second metal layers 150 and 350 are disposed on one surface where the upper and lower cases 100 and 300 are bonded, respectively.
  • EMI electromagnetic interference
  • the first and second metal layers 150 and 350 are not disposed in a region where the antenna substrate 210 is disposed, so that a metal material is used. Communication disturbance or charging disturbance generated by the formed first and second metal layers 150 and 350 may be prevented.
  • FIG. 8 is a plan view of a lower case of a semiconductor process diagnostic sensor device according to a second embodiment of the present invention
  • FIG. 9 is a plan view of an upper case of the semiconductor process diagnostic sensor device according to a second embodiment of the present invention
  • FIG. 10 Is a diagram illustrating a circuit board mounted on the lower case of FIG. 8.
  • the lower case 100 and the upper case 300 may be formed by growing molten silicon (Si) in a specific crystal direction, and in this case, the lower case 100 and the upper case 300 may be formed in this specific crystal direction. Because of this, it has a structure that is vulnerable to breakage.
  • Si molten silicon
  • the semiconductor process diagnostic sensor device according to the second embodiment of the present invention is manufactured. There is a high possibility that the product will be damaged during the process.
  • the semiconductor process diagnostic sensor device includes a seating groove 110 and an insertion groove 310 with a plurality of sensors. It is formed at regular intervals corresponding to the substrate 220, but is formed to be shifted from the crystal direction Dc of the lower case 100 or the upper case 300 and the set angle As.
  • the set angle As may have a constant value regardless of the number of sensor substrates 220, and in particular, it is preferably 11.25.
  • the distance Ad between the plurality of sensor substrates 220 may be calculated by Equation 1 below.
  • m is the number of sensor substrates 220 and is an even number.
  • each of the sensor substrates 220 may be disposed at 22.5 intervals.
  • the seating groove 110 and the insertion groove 310 in which each sensor substrate 220 is disposed may be formed to deviate from the crystal direction Dc of the lower case 100 or the upper case 300 by 11.25.
  • the semiconductor process diagnostic sensor device not only significantly lowers the damage rate of the product, but also improves product quality.
  • FIG. 11 is a plan view of a lower case of a semiconductor process diagnostic sensor device according to a third embodiment of the present invention
  • FIG. 12 is a plan view of an upper case of the semiconductor process diagnostic sensor device according to a third embodiment of the present invention
  • FIG. 13 Is a diagram illustrating a circuit board mounted on the lower case of FIG. 11.
  • a seating groove 110 in which the circuit board 200 is seated is formed in a shape corresponding to the circuit board 200.
  • the seating groove 110 may be divided into a main seating groove 110a and an edge seating groove 110b.
  • the main seating groove 110a has a shape corresponding to the lower surface of the concentric circular antenna substrate 210, a shape corresponding to the lower surface of the radial sensor substrate 220, and Each may be formed in a shape corresponding to the lower surface.
  • the edge seating groove 110b may be formed to extend outwardly from the main seating groove 110a. That is, the edge mounting groove 110b refers to a groove extending from each end of the main mounting groove 110a having a shape corresponding to the lower surface of the radial sensor substrate 220.
  • an insertion groove 310 into which the electronic component 240 is inserted is formed in a shape corresponding to the electronic component 240.
  • the insertion groove 310 may be divided into a main insertion groove 310a and an edge insertion groove 310b.
  • the main insertion groove 310a faces the main mounting groove 110a of the lower case 100 and is formed at a position corresponding to the electronic component 240 mounted on the circuit board 200.
  • the edge insertion groove 310b faces the edge mounting groove 110b of the lower case 100 and is formed at a position corresponding to the electronic component 240 mounted on the circuit board 200.
  • the distance between the edge mounting groove 110b and the edge E of the lower case 100 is less than or equal to the first set length L1
  • the interval between the edges E of 300 may be less than or equal to the second set length L2.
  • the first set length L1 and the second set length L2 may be the same length as 1 to 3.5 mm, but are not limited thereto.
  • edge mounting groove (110b) and the edge insertion groove (310b) are formed relatively close to the edge (E) of the lower case 100 and the upper case 300, and the edge mounting groove (110b) and the edge insertion groove ( 310b)
  • the sensor 241 therein, there is an advantage that it is possible to relatively accurately sense the temperature or pressure of the edge region of the semiconductor process diagnostic sensor device.
  • edge mounting groove 110b and the edge insertion groove 310b are relatively close to the edges E of the lower case 100 and the upper case 300, it is difficult to form them by an etching process.
  • the semiconductor process diagnostic sensor device forms the main mounting groove (110a) and the edge mounting groove (110b) by different processes, and the main insertion groove (310a) and the edge insertion groove (310b) ) Is formed by different processes.
  • the main mounting groove (110a) and the main insertion groove (310a) is formed by an etching process, such as a wet etching (Wet etching) process, and the edge mounting groove (110b) and the edge insertion groove (310b) by a laser drilling process.
  • etching process such as a wet etching (Wet etching) process
  • edge mounting groove (110b) and the edge insertion groove (310b) by a laser drilling process.
  • the laser drilling process may use a microwave pulse laser or an ultraviolet (UV) laser, but is not limited thereto.
  • edge mounting groove (110b) and the edge insertion groove (310b) may be formed after the main mounting groove (110a) and the main insertion groove (310a) is formed.
  • FIG. 14 is a perspective view of a circuit board provided in a semiconductor process diagnostic sensor device according to a fourth embodiment of the present invention
  • FIG. 15 is a plan view of a lower case of a semiconductor process diagnostic sensor device according to a fourth embodiment of the present invention
  • 16 is a plan view of an upper case of a semiconductor process diagnostic sensor device according to a fourth exemplary embodiment of the present invention
  • FIG. 17 is a diagram illustrating a circuit board mounted on the lower case of FIG. 15.
  • the semiconductor process diagnostic sensor device is characterized in that the sensor 241 is a plasma sensor 241.
  • the plasma sensor 241 is provided in plural, and is embedded in a predetermined sensing position of the semiconductor process diagnostic sensor device to perform sensing for semiconductor process monitoring at the corresponding position.
  • the plasma sensor 241 may sense the density and uniformity of plasma in a semiconductor process environment.
  • plasma refers to a gas state in which negative and positive charges are separated at an ultra-high temperature.
  • plasma refers to a gas state in which negative and positive charges are separated at an ultra-high temperature.
  • charges of opposite polarities are applied to the surfaces and inner surfaces of the lower case 100 and the upper case 300. Is charged. Accordingly, when the plasma sensor 241 senses plasma, the accuracy of the plasma sensor 241 decreases, and the IC chip 243 malfunctions.
  • the plasma sensor device for diagnosing a semiconductor process according to the fourth embodiment of the present invention includes a conductive pattern 400 on the bonding surfaces of the lower case 100 and the upper case 300. , To form an equipotential surface between the lower case 100 and the upper case 300.
  • the conductive pattern 400 may be disposed on one surface of the lower case 100 in which the seating groove 110 is not formed.
  • the conductive pattern 400 is preferably disposed around the electronic component 240.
  • the conductive pattern 400 may be made of silver dots formed through silver paste, but is not limited thereto and may be made of various conductive materials formed by various forming methods.
  • the conductive pattern 400 is a configuration disposed on the bonding surface of the lower case 100 and the upper case 300 to form an equipotential surface between the lower case 100 and the upper case 300, as shown in FIG. Otherwise, it may be disposed on one surface of the upper case 300 in which the insertion groove 310 is not formed.
  • the conductive pattern 400 is disposed on the bonding surfaces of the upper and lower cases 100 and 300 so that the upper and lower cases 100 and 300 are By forming an equipotential surface therebetween, the plasma sensor 241 can accurately sense the density and uniformity of the plasma, and malfunction of the IC chip 243 can be prevented.
  • FIG. 18 is a cross-sectional view of a semiconductor process diagnostic sensor device according to a fourth embodiment of the present invention, taken along lines VII-VII of FIG. 17.
  • a plasma sensor device for diagnosing a semiconductor process includes a lower case 100, a circuit board 200, an upper case 300, a conductive pattern 400, and an adhesive layer 121. ⁇ 123).
  • the lower case 100 has a seating groove 110 formed on one surface thereof.
  • the circuit board 200 mounts the electronic component 240, for example, the plasma sensor 241 and the IC chip 243, and is seated in the mounting groove 110 of the lower case 100.
  • the plasma sensor 241 and the IC chip 243 are soldered to the wiring provided on the circuit board 200, and the circuit board 200 is a mounting groove 110 of the lower case 100 using an adhesive. Can be attached to.
  • the upper case 300 has an insertion groove 310 into which the plasma sensor 241 and the IC chip 243 are inserted.
  • the conductive pattern 400 is disposed on one of the lower case 100 and the upper case 300.
  • the conductive pattern 400 is preferably disposed around the plasma sensor 241 and the IC chip 243.
  • the first adhesive layer 123 is disposed in the seating groove 110 in which the plasma sensor 241 is seated, and the second adhesive layer 121 is disposed in the seating groove 110 in which the IC chip 243 is seated.
  • the first adhesive layer 123 is made of heat dissipating silicon and serves to protect the plasma sensor 241 from high temperature heat.
  • first adhesive layer 123 is disposed to surround the plasma sensor 241
  • second adhesive layer 121 is disposed to surround the IC chip 243.
  • the upper case 300 is bonded to the lower case 100 so that the upper portions of the plasma sensor 241 and the IC chip 243 are inserted into the insertion groove 310.
  • the conductive pattern 400 is disposed on the bonding surface. Accordingly, an equipotential surface is formed between the lower case 100 and the upper case 300, so that the plasma sensor 241 can accurately sense the density and uniformity of the plasma, and a malfunction of the IC chip 243 can be prevented. .
  • the semiconductor process diagnostic sensor device can be used in various fields in semiconductor manufacturing, such as a field of directly measuring a process condition in a chamber or a state of a wafer loaded in a chamber.

Abstract

본 발명은, 일면에 안착홈이 형성되는 하부 케이스와, 전자 부품을 실장하며 안착홈에 배치되는 회로 기판과, 일면에 전자 부품이 삽입되는 삽입홈이 형성되며 하부 케이스와 합착되는 상부 케이스와, 하부 케이스 및 상부 케이스의 일면 중 적어도 하나에 배치되는 금속층을 포함하는 반도체 공정 진단 센서 장치를 제공한다.

Description

반도체 공정 진단 센서 장치
본 발명은 반도체 공정 진단 센서 장치에 관한 것으로, 특히 보다 정밀하게 온도 또는 플라즈마를 센싱할 수 있는 반도체 공정 진단 센서에 관한 것이다.
반도체 제조에는 일반적으로 광학, 증착과 성장 및 식각 공정 등 다수의 공정을 거친다.
반도체 제조 공정에는 각 공정에서 공정 조건과 장비의 작동 상태를 주의 깊게 모니터링해야 한다. 예를 들면, 챔버나 웨이퍼의 온도, 가스 주입 상태, 압력 상태 또는 플라스마 밀도나 노출 거리 등을 제어하면서 최적의 반도체 수율을 위해 정밀한 모니터링이 필수적이다.
온도, 플라즈마, 압력, 유량 및 가스 등과 관련된 공정 조건에 오차가 발생하거나 장비가 오동작 하는 경우에는 불량이 다수 발생하여 전체 수율에 치명적이다.
한편, 종래 기술에서는 반도체 제조에서 챔버 내의 공정 조건을 간접적으로 측정하였으나 반도체 수율 향상을 위해 챔버의 내부 조건이나 그 챔버에 로딩된 웨이퍼의 상태 등을 직접 측정하기 위한 연구가 개발되고 있다. 그 중 하나가 웨이퍼의 온도 센싱 기술로서 SOW(Sensor On Wafer)가 개발 되었다.
SOW(Sensor On Wafer)는 테스트용 웨이퍼 상에 온도 센서 또는 플라즈마 센서를 장착하고, 이 온도 센서 또는 플라즈마 센서를 이용하여 반도체 제조 공정에서의 온도 또는 플라즈마를 챔버 내에서 직접 센싱하는 기술이다. 이와 같은 SOW(Sensor On Wafer)에 있어서, 온도 또는 플라즈마를 보다 정밀하게 센싱할 수 있는 기술이 필요한 실정이다.
본 발명은, 반도체 공정 진단 센서 장치가 로딩된 챔버 내부 온도나 챔버에 로딩된 반도체 공정 진단 센서 장치의 자체 온도를 정밀하게 센싱할 수 있는 반도체 공정 진단 센서 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은, 온도 상승으로 인해 발생하는 센서 장치 휨 현상을 방지할 수 있는 반도체 공정 진단 센서 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은, 제품의 파손율을 현저히 저하시킬 뿐만 아니라, 제품 품질을 향상시킬 수 있는 반도체 공정 진단 센서 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은, 하부 및 상부 케이스의 엣지와 비교적 가까운 위치에 용이하게 엣지 안착홈 및 엣지 삽입홈을 형성할 수 있는 반도체 공정 진단 센서 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은, 플라즈마 센서가 플라즈마의 밀도 및 균일도를 정확히 센싱할 수 있도록 하고, 전자 부품의 오동작을 방지할 수 있는 반도체 공정 진단 센서 장치를 제공하는 것을 목적으로 한다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명은 전술한 목적을 달성하기 위하여, 일면에 안착홈이 형성되는 하부 케이스와, 전자 부품을 실장하며 안착홈에 배치되는 회로 기판과, 일면에 전자 부품이 삽입되는 삽입홈이 형성되며 하부 케이스와 합착되는 상부 케이스와, 하부 케이스 및 상부 케이스의 일면 중 적어도 하나에 배치되는 금속층을 포함하는 반도체 공정 진단 센서 장치를 제공한다.
여기서, 금속층은, 하부 케이스 및 회로 기판 사이에 배치되는 제1 금속층과, 회로 기판 및 상부 케이스 사이에 배치되는 제2 금속층을 포함할 수 있다.
또한, 본 발명의 반도체 공정 진단 센서 장치는, 열전도성 물질을 포함하며, 상기 안착홈 및 삽입홈 내부에 배치되는 접착층을 더 포함할 수 있다.
또한, 전자 부품은 센서, IC(Integrated Circuit) 칩 및 배터리 중 적어도 하나를 포함할 수 있다.
또한, 접착층의 열팽창계수는 하부 케이스 및 상부 케이스 보다 작거나 하부 케이스 및 상부 케이스와 동일할 수 있다.
또한, 접착층은 전자 부품을 감싸는 형태로 배치될 수 있다.
또한, 전자 부품의 하부는 안착홈 내부에 위치하고, 전자 부품의 상부는 삽입홈 내부에 위치할 수 있다.
또한, 안착홈은 회로 기판과 대응하는 형상으로 형성되고, 삽입홈은 전자 부품과 대응하는 형상으로 형성될 수 있다.
또한, 회로 기판은, 동심원 형태를 갖는 안테나 기판과, 안테나 기판의 외측원에서 외측으로 연장되며 방사형으로 배열되는 복수의 센서 기판을 포함할 수 있다.
또한, 안테나 기판의 내측원에는 충전 안테나가 코일 형태로 구비되고, 안테나 기판의 외측원에는 통신 안테나가 코일 형태로 구비되고, 센서 기판에는 복수의 센서가 구비될 수 있다.
또한, 금속층은 안테나 기판이 배치되는 영역을 제외한 나머지 영역에 배치될 수 있다.
또한, 회로 기판은 센서 기판이 안테나 기판에서 연장되는 영역에 배치되는 제어 기판을 더 포함할 수 있다.
또한, 제어 기판에는 제어 IC(Integrated Circuit)칩, 통신 IC칩, 충전 IC칩 및 메모리 중 적어도 하나를 구비할 수 있다.
또한, 안착홈은, 복수의 센서 기판에 대응하여 일정 간격으로 형성되되, 하부 케이스 또는 상부 케이스의 결정 방향과 설정 각도로 어긋나게 형성될 수 있다.
또한, 설정 각도는, 센서 기판의 개수와 상관없이 일정한 값을 가질 수 있으며, 11.25인 것이 바람직하다.
또한, 본 발명은, 메인 안착홈 및 메인 안착홈에서 외측 방향으로 연장되는 엣지 안착홈이 각각 형성되는 하부 케이스와, 전자 부품을 실장하며 메인 안착홈 및 엣지 안착홈에 배치되는 회로 기판과, 메인 안착홈 및 엣지 안착홈과 각각 대향하는 메인 삽입홈 및 엣지 삽입홈이 각각 형성되며, 메인홈 및 엣지 삽입홈에 전자 부품이 삽입되도록 하부 케이스와 합착되는 상부 케이스와, 하부 케이스 및 상부 케이스 사이에 배치되는 접착층을 포함하는 반도체 공정 진단 센서 장치를 제공한다.
여기서, 엣지 안착홈 및 하부 케이스의 엣지 간 간격은 제1 설정 길이 이하이고, 엣지 삽입홈 및 상부 케이스의 엣지 간 간격은 제2 설정 길이 이하일 수 있다.
또한, 본 발명은, 일면에 안착홈이 형성되는 하부 케이스와, 플라즈마 센서 및 전자 부품이 실장되며 안착홈에 안착되는 회로 기판과, 일면에 플라즈마 센서 및 전자 부품이 삽입되는 삽입홈이 형성되며 하부 케이스와 합착되는 상부 케이스와, 하부 케이스 및 상부 케이스 간 등전위면을 형성하기 위해 하부 케이스 및 상부 케이스의 합착면에 배치되는 도전성 패턴을 포함하는 반도체 공정 진단 센서 장치를 제공한다.
여기서, 도전성 패턴은, 플라즈마 센서 및 전자 부품 중 적어도 하나의 주변에 배치될 수 있으며, 은 도트일 수 있다.
본 발명에 따르면, 센서 장치 내부에 금속층을 구비하여 열을 효과적으로 분산시킴으로써, 각 센서의 위치 별 온도 편차를 효과적으로 줄일 수 있고, 이를 통해 챔버 내부 온도나 챔버에 로딩된 반도체 공정 진단 센서 장치의 자체 온도를 위치 별로 정밀하게 센싱할 수 있는 이점이 있다.
또한, 본 발명에 따르면, 금속층이 전자 부품을 둘러싸기 때문에 EMI(Electromagnetic Interference)를 차폐하여 전자 부품을 보호할 수 있다.
또한, 본 발명에 따르면, 금속층을 안테나 기판이 배치되는 영역에 배치하지 않음으로써, 금속 재질로 이루어진 금속층에 의해 발생되는 통신 교란 또는 충전 방해를 방지할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 열전도도가 비교적 높은 접착층이 센서를 감싸는 형태로 배치됨으로써, 반도체 공정 진단 센서 장치가 로딩된 챔버 내부 온도나 챔버에 로딩된 반도체 공정 진단 센서 장치의 자체 온도를 정밀하게 센싱할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 센서가 수용되는 센서 장치의 안착홈 및 삽입홈 내부에 기공이 포함되지 않도록 접착층을 배치함으로써, 온도 상승에 따른 기공 팽창으로 인해 발생하는 센서 장치 휨(Warpage) 현상을 방지할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 센서가 수용되는 센서 장치의 안착홈 및 삽입홈 내부에 열팽창계수가 비교적 작은 접착층을 배치함으로써, 온도 상승에 따른 제1 접착층 팽창으로 인해 발생하는 센서 장치 휨 현상을 방지할 수 있다.
또한, 본 발명에 따르면, 안착홈 및 삽입홈을 하부 케이스 또는 상부 케이스의 결정 방향과 일정 각도로 어긋나게 형성함으로써, 제품의 파손율을 현저히 저하시킬 뿐만 아니라, 제품 품질을 향상시킬 수 있는 효과가 있다.
또한, 본 발명에 따르면, 하부 및 상부 케이스의 엣지와 비교적 가까운 위치에 용이하게 엣지 안착홈 및 엣지 삽입홈을 형성할 수 있는 이점이 있다.
또한, 본 발명에 따르면, 엣지 안착홈 및 엣지 삽입홈을 하부 및 상부 케이스의 엣지에 비교적 가깝게 형성하고, 엣지 안착홈 및 엣지 삽입홈 내부에 센서를 구비함으로써, 반도체 공정 진단 센서 장치의 엣지 영역의 온도 또는 압력을 비교적 정확히 센싱할 수 있는 이점이 있다.
또한, 본 발명에 따르면, 플라즈마 센서 장치를 구성하는 상부 및 하부 케이스의 합착면에 도전성 패턴을 배치하여, 상부 및 하부 케이스 간 등전위면을 형성함으로써, 플라즈마 센서가 플라즈마의 밀도 및 균일도를 정확히 센싱할 수 있도록 하고, 전자 부품의 오동작을 방지할 수 있는 효과가 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치의 사시도이다.
도 2는 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치에 구비된 회로 기판의 사시도이다.
도 3은 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치의 하부 케이스의 평면도이다.
도 4는 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치의 상부 케이스의 평면도이다.
도 5는 도 3의 하부 케이스에 안착된 회로 기판을 도시한 도면이다.
도 6은 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치의 단면도로서, 도 5의 Ⅵ-Ⅵ을 따라 절단한 단면도이다.
도 7a 내지 도 7j는 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치 제조 방법의 순서도이다.
도 8은 본 발명의 제2 실시예에 따른 반도체 공정 진단 센서 장치의 하부 케이스의 평면도이다.
도 9는 본 발명의 제2 실시예에 따른 반도체 공정 진단 센서 장치의 상부 케이스의 평면도이다.
도 10은 도 8의 하부 케이스에 안착된 회로 기판을 도시한 도면이다.
도 11은 본 발명의 제3 실시예에 따른 반도체 공정 진단 센서 장치의 하부 케이스의 평면도이다.
도 12는 본 발명의 제3 실시예에 따른 반도체 공정 진단 센서 장치의 상부 케이스의 평면도이다.
도 13은 도 11의 하부 케이스에 안착된 회로 기판을 도시한 도면이다.
도 14는 본 발명의 제4 실시예에 따른 반도체 공정 진단 센서 장치에 구비된 회로 기판의 사시도이다.
도 15는 본 발명의 제4 실시예에 따른 반도체 공정 진단 센서 장치의 하부 케이스의 평면도이다.
도 16은 본 발명의 제4 실시예에 따른 반도체 공정 진단 센서 장치의 상부 케이스의 평면도이다.
도 17은 도 15의 하부 케이스에 안착된 회로 기판을 도시한 도면이다.
도 18은 본 발명의 제4 실시예에 따른 반도체 공정 진단 센서 장치의 단면도로서, 도 17의 Ⅶ-Ⅶ을 따라 절단한 단면도이다.
이하, 본 발명에 따른 바람직한 실시 형태를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 발명의 예시적인 실시형태를 설명하고자 하는 것이며, 본 발명이 실시될 수 있는 유일한 실시형태를 나타내고자 하는 것이 아니다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략할 수 있고, 명세서 전체를 통하여 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 부호를 사용할 수 있다.
본 발명의 일 실시 예에서, “또는”, “적어도 하나” 등의 표현은 함께 나열된 단어들 중 하나를 나타내거나, 또는 둘 이상의 조합을 나타낼 수 있다. 예를 들어, “A 또는 B”, “A 및 B 중 적어도 하나”는 A 또는 B 중 하나만을 포함할 수 있고, A와 B를 모두 포함할 수도 있다.
도 1은 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치의 사시도이고, 도 2는 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치에 구비된 회로 기판의 사시도이다.
도 1 및 도 2를 참조하면, 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치는 하부 케이스(100), 회로 기판(200) 및 상부 케이스(300)을 포함하여 구성될 수 있다.
하부 케이스(100) 및 상부 케이스(300)는 원판형으로 형성될 수 있으며, 동일한 재질로 이루어질 수 있다. 특히, 하부 케이스(100) 및 상부 케이스(300)는 전기적 특성이 우수한 재질로서 실리콘(Si) 및 갈륨 아세나이드(GaAs) 등을 포함할 수 있다.
회로 기판(200)은, 전자 부품(240)을 실장하며, 하부 케이스(100) 및 상부 케이스(300) 사이에 배치된다. 또한, 회로 기판(200)은, 안테나 기판(210), 센서 기판(220) 및 제어 기판(250)을 포함하여 구성될 수 있다. 여기서, 전자 부품(240)은 전자 회로의 구성품으로서, 센서(241), IC(Integrated Circuit)칩(243) 및 배터리(미도시) 중 적어도 하나를 포함할 수 있다.
또한, 도면에는 도시하지 않았지만, 회로 기판(200)은, PCB(Printed Circuit Board)로서, 센서(241), IC칩(243) 및 배터리(미도시)가 전기적으로 연결되도록 배선이 인쇄되어 있다.
안테나 기판(210)은 회로 기판(200) 중앙에 동심원 형태로 구비될 수 있다. 이와 같은, 안테나 기판(210)의 내측원(212)에는 충전 안테나(231)가 구비되고, 외측원(211)에는 통신 안테나(232)가 구비될 수 있다. 또한, 충전 안테나(231) 및 통신 안테나(232)는 안테나 기판(210)에 인쇄된 형태로 형성될 수 있다.
센서 기판(220)은, 복수 개로 구비되어, 안테나 기판(210)의 외측원(211)에서 외측으로 연장되며 방사형으로 배열될 수 있다. 그리고, 센서 기판(220)에는 복수의 센서(241)가 구비될 수 있다.
여기서, 복수의 센서(241)는 반도체 공정 진단 센서 장치의 정해진 센싱 위치에 내장되어 해당 위치에서 반도체 공정 모니터링을 위한 센싱을 수행한다. 구체적으로, 센서(241)는 센서 기판(220)의 일단(안테나 기판(210)과 연결되는 지점)에서 타단까지 일정 간격으로 배치될 수 있다.
이와 달리, 도 2에 도시한 바와 같이, 센서 기판(220)을 일단부, 타단부 및 중앙부로 구분하였을 때, 일단부, 중앙부 및 타단부에 센서(241)가 구비된 제1 센서 기판과, 일단부를 제외한 중앙부 및 타단부에 센서(241)가 구비된 제2 센서 기판이 교대로 배열될 수 있다. 이와 같이 제1 센서 기판 및 제2 센서 기판이 교대로 배열되기 위해 센서 기판(220)은 짝수 개로 구비될 수 있다.
또한, 센서(241)는 반도체 공정 진단 센서 장치 중심에서의 온도를 센싱하기 위해 회로 기판(200) 중심에 추가로 구비될 수 있다.
또한, 센서(241)는 온도 센서 및 압력 센서 등을 포함할 수 있으며 다양한 반도체 공정 환경을 센싱할 수 있다. 예를 들어, 센서(241)는 반도체 공정 진단 센서 장치가 로딩된 챔버 내부 상태(온도, 압력 및 기체 등)나 챔버에 로딩된 반도체 공정 진단 센서 장치의 자체 상태(온도 등)를 센싱할 수 있다.
제어 기판(250)은, 안테나 기판(210)이 배치된 반도체 공정 진단 센서 장치 중앙에 배치될 경우 통신 교란 또는 충전 방해를 일으킬 수 있기 때문에, 반도체 공정 진단 센서 장치 중앙 보다는 센서 기판(220)이 안테나 기판(210)에서 연장되는 영역에 배치되는 것이 바람직하다.
이와 같은, 제어 기판(250)에는 복수의 IC(Integrated Circuit)칩(243)을 구비할 수 있다. 여기서, 복수의 IC칩(243)은 제어 IC칩, 통신 IC칩, 충전 IC칩 및 메모리일 수 있다.
통신 IC칩은 외부와의 무선 통신을 위한 구성으로 센서(241)에 의해 센싱된 센싱 정보를 무선으로 송신하고, 센서(241)의 동작을 제어하기 위한 제어 정보를 무선으로 수신한다.
여기서, 제어 정보는 반도체 공정 진단 센서 장치가 사용될 공정과 그 공정에 요구되는 조건을 포함할 수 있다. 예를 들어, 제어 정보는 반도체 공정 진단 센서 장치가 어느 공정에 사용되는지를 정의하고, 그 정의된 공정에서의 센싱 온도, 센싱 시간 및 센싱 방식 등에 대한 설정 값을 포함할 수 있다.
제어 IC칩은 제어 정보를 이용하여 센서(241)의 동작을 제어할 수 있다. 즉, 제어 IC칩은 제어 정보에 포함된 설정 값에 기반하여 센서(241)가 동작하도록 제어할 수 있다.
통신 IC칩은 외부와 무선 통신을 수행하기 위해 통신 안테나(232)에 연결된다. 여기서, 통신 안테나(232)는 나선 루프의 코일 형태로 이루어지며 회로 기판(200)의 중앙에 고리 형상으로 형성될 수 있으나 이에 한정되는 것은 아니다.
센서 기판(220)은 배터리(미도시)가 장착되는 배터리 단자(245a)를 구비할 수 있다. 여기서, 배터리(미도시)는, 센서(241) 및 IC칩(243)을 포함하여 반도체 공정 진단 센서 장치에 구비되는 구성 요소들의 구동을 위한 전원을 공급한다.
충전 IC칩은 배터리(미도시)에 대한 무선 충전을 수행하며, 무선 충전을 위해 충전 안테나(231)와 연결된다. 여기서, 충전 안테나(231)는 나선 루프의 코일 형태로 이루어지며, 회로 기판(200)의 중앙에 원형으로 형성될 수 있으나 이에 한정되는 것은 아니다.
메모리는 센서(241)의 동작을 제어하기 위한 제어 정보를 저장하고, 센서(241)에 의해 센싱된 센싱 정보를 저장할 수 있다. 또한, 메모리는 반도체 공정 진단 센서 장치가 사용된 공정을 기록한 로그 데이터를 저장할 수 있다.
여기서, 로그 데이터는 반도체 공정 진단 센서 장치가 어떤 공정에서 어떤 조건으로 사용되었는지에 대한 정보를 포함할 수 있다
도 3은 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치의 하부 케이스의 평면도이고, 도 4는 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치의 상부 케이스의 평면도이고, 도 5는 도 3의 하부 케이스에 안착된 회로 기판을 도시한 도면이다.
도 3 및 도 4를 참조하면, 금속층(150, 350)이 하부 케이스(100) 및 상부 케이스(300)의 일면에 각각 배치되는 것으로 도시하였지만, 이에 한정되는 것은 아니며, 하부 케이스(100) 및 상부 케이스(300)의 일면 중 적어도 하나에 배치되면 족하다.
도 3 및 도 5를 참조하면, 하부 케이스(100)는, 일면에 회로 기판(200)이 안착되는 안착홈(110)이 회로 기판(200)과 대응하는 형상으로 형성된다. 구체적으로, 안착홈(110)은, 동심원 형태의 안테나 기판(210)의 하부면과 대응하는 형상과, 방사형의 센서 기판(220)의 하부면과 대응하는 형상과, 제어 기판(250)의 하부면과 대응하는 형상으로 각각 형성될 수 있다.
또한, 안착홈(110)이 형성된 하부 케이스(100) 일면에는 제1 금속층(150)이 배치된다. 여기서, 제1 금속층(150)은 티나늄(Ti) 및 구리(Cu) 등의 열전도성이 비교적 우수한 금속 재질로 이루어질 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 제1 금속층(150)은 티나늄(Ti), 구리(Cu) 및 티타늄(Ti)의 적층 구조로 배치될 수 있으며, 이 경우 티타늄(Ti)의 두께는 500Å, 구리(Cu)의 두께는 10000~20000Å로 형성될 수 있다.
이와 같은, 제1 금속층(150)은 안테나 기판(210)이 배치되는 영역을 제외한 나머지 영역에 배치될 수 있다. 즉, 제1 금속층(150)은 안테나 기판(210)이 안착되는 영역에는 배치되지 않고, 센서 기판(220) 및 제어 기판(250)이 안착되는 영역을 포함한 나머지 영역에만 배치될 수 있다.
도 4 및 도 5를 참조하면, 상부 케이스(300)는, 전자 부품(240)이 삽입되는 삽입홈(310)이 전자 부품(240)과 대응하는 형상으로 형성된다. 구체적으로, 삽입홈(310)은 회로 기판(200)에 전자 부품(240)이 실장된 위치에 전자 부품(240) 상부면과 대응하는 형상으로 형성될 수 있다.
또한, 삽입홈(310)이 형성된 상부 케이스(300) 일면에는 제2 금속층(350)이 배치된다. 여기서, 제2 금속층(350)은 티나늄(Ti) 및 구리(Cu) 등의 열전도성이 비교적 우수한 금속 재질로 이루어질 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 제2 금속층(350)은 티나늄(Ti), 구리(Cu) 및 티타늄(Ti)의 적층 구조로 배치될 수 있으며, 이 경우 티타늄(Ti)의 두께는 500Å, 구리(Cu)의 두께는 10000~20000Å로 형성될 수 있다.
제2 금속층(350)은 안테나 기판(210)이 배치되는 영역을 제외한 나머지 영역에 배치될 수 있다. 즉, 제2 금속층(350)은 하부 케이스(100) 및 상부 케이스(300) 합착 시 제1 금속층(150)과 대칭적인 형상으로 형성될 수 있다.
이와 같이, 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치는, 상부 및 하부 케이스(100, 300)가 합착되는 일면에 각각 제1 및 제2 금속층(150, 350)을 배치하여, 열을 효과적으로 분산시킴으로써, 각 센서(241)의 위치 별 온도 편차를 효과적으로 줄일 수 있고, 이를 통해 챔버 내부 온도나 챔버에 로딩된 반도체 공정 진단 센서 장치의 자체 온도를 위치 별로 정밀하게 센싱할 수 있는 이점이 있다.
또한, 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치는, 제1 및 제2 금속층(150, 350)이 전자 부품(240)을 둘러싸기 때문에 EMI(Electromagnetic Interference)를 차폐하여 전자 부품(240)을 보호할 수 있다.
또한, 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치는, 제1 및 제2 금속층(150, 350)을 안테나 기판(210)이 배치되는 영역에 배치하지 않음으로써, 금속 재질로 이루어진 제1 및 제2 금속층(150, 350)에 의해 발생되는 통신 교란 또는 충전 방해를 방지할 수 있다.
전술한 안착홈(110) 및 삽입홈(310)은 웻 에칭(Wet etching) 기법으로 형성되는 것이 바람직하지만, 이에 한정되는 것은 아니다. 또한, 제1 및 제2 금속층(150, 350)은 다양한 증착 기법으로 하부 케이스(100) 및 상부 케이스(300) 일면에 증착될 수 있다.
도 6은 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치의 단면도로서, 도 5의 Ⅵ-Ⅵ을 따라 절단한 단면도이다.
도 6을 참조하면, 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치는, 하부 케이스(100), 회로 기판(200), 상부 케이스(300), 금속층(150, 350) 및 제1 접착층(121)을 포함하여 구성될 수 있다.
금속층(150, 350)은 하부 케이스(100) 및 상부 케이스(300)의 일면 중 적어도 하나에 배치될 수 있다. 이하에서는 금속층(150, 350)이 하부 케이스(100) 및 상부 케이스(300)의 일면에 각각 배치되는 경우를 일예로 설명하겠다.
도 6에 도시한 바와 같이, 금속층(150, 350)은, 하부 케이스(100) 및 회로 기판 사이(200)에 배치되는 제1 금속층(150)과, 회로 기판(200) 및 상부 케이스(300) 사이에 배치되는 제2 금속층(350)을 포함할 수 있다.
하부 케이스(100)는 일면에 안착홈(110)이 형성되며, 안착홈(110)이 형성된 하부 케이스(100) 일면에 제1 금속층(150)이 배치된다.
회로 기판(200)은, 전자 부품(240) 예컨대, 센서(241) 및 IC칩(243)을 실장하며, 안착홈(110) 내 제1 금속층(150) 상부에 배치된다. 여기서, 전자 부품(240)은 회로 기판(200)의 배선에 솔더링(Soldering)되고, 회로 기판(200)은 접착제에 의해 하부 케이스(100)의 안착홈(110) 내 제1 금속층(150) 상부에 부착될 수 있다.
상부 케이스(300)는, 일면에 전자 부품(240)이 삽입되는 삽입홈(310)이 형성되며, 삽입홈(310)이 형성된 상부 케이스(300) 일면에 제2 금속층(350)이 배치된다.
여기서, 상부 케이스(300)는 전자 부품(240)의 상부가 삽입홈(310)에 삽입되도록 하부 케이스(100)와 합착된다. 이에 따라, 삽입홈(310) 내 제2 금속층(350)은 전자 부품(240)의 상부를 감싸게 되고, 안테나 기판(210)을 제외한 나머지 기판들(220, 250)은 제1 및 제2 금속층(150, 350)에 의해 둘러 싸이게 된다.
이와 같이, 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치는, 상부 및 하부 케이스(100, 300)가 합착되는 일면에 각각 제1 및 제2 금속층(150, 350)을 배치하여, 열을 효과적으로 분산시킴으로써, 각 센서(241)의 위치 별 온도 편차를 효과적으로 줄일 수 있고, 이를 통해 챔버 내부 온도나 챔버에 로딩된 반도체 공정 진단 센서 장치의 자체 온도를 위치 별로 정밀하게 센싱할 수 있는 이점이 있다.
또한, 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치는, 제1 및 제2 금속층(150, 350)을 안테나 기판(210)이 배치되는 영역에 배치하지 않음으로써, 금속 재질로 이루어진 제1 및 제2 금속층(150, 350)에 의해 발생되는 통신 교란 또는 충전 방해를 방지할 수 있다.
한편, 전술한 제1 금속층(150)의 배치 형태로 인해 하부 케이스(100) 및 회로 기판(200) 간 유격이 발생될 수 있으며, 이 유격된 영역에는 후술할 제1 접착층(121)이 배치될 수 있다. 마찬가지로, 제2 금속층(350)의 배치 형태로 인해 하부 케이스(100) 및 상부 케이스(300) 간 유격이 발생될 수 있으며, 이 유격된 영역에는 후술할 제1 접착층(121)이 배치될 수 있다.
제1 접착층(121)은, 하부 케이스(100) 및 상부 케이스(300) 사이 특히, 안착홈(110) 및 삽입홈(310) 내부에 배치된다. 여기서, 제1 접착층(121)은 경도가 shore A40 이하이고, 연신률이 30% 이상인 Si 계열 물질로 이루어질 수 있다.
하부 케이스(100) 및 상부 케이스(300)가 합착되면, 제1 접착층(121)은 안착홈(110) 및 삽입홈(310)에 완전히 채워져 전자 부품(240)을 감싸는 형태로 배치됨으로써, 하부 케이스(100)와 상부 케이스(300)가 합착된 상태에서, 안착홈(110) 및 삽입홈(310) 내부에 기공이 포함되지 않도록 하는 것을 특징으로 한다.
이와 같이, 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치는 안착홈(110) 및 삽입홈(310) 내부에 기공이 포함되지 않도록 제1 접착층(121)을 배치함으로써, 온도 상승에 따른 기공 팽창으로 인해 발생하는 센서 장치 휨(Warpage) 현상을 방지할 수 있다.
또한, 제1 접착층(121)은 열팽창계수가 하부 케이스(100) 및 상부 케이스(300) 보다 작거나 하부 케이스(100) 및 상부 케이스(300)와 동일한 것을 특징으로 한다.
이와 같이, 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치는 열팽창계수가 비교적 작은 제1 접착층(121)을 안착홈(110) 및 삽입홈(310) 사이에 배치함으로써, 온도 상승에 따른 제1 접착층(121) 팽창으로 인해 발생하는 센서 장치 휨(Warpage) 현상을 방지할 수 있다.
본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치는, 전자 부품(240)이 실장된 영역 즉, 솔더링 영역에 배치되는 제2 접착층(122)을 더 포함하여 구성될 수 있다. 여기서, 솔더링 영역은 회로 기판(200)과 전자 부품(240) 사이의 빈 공간을 포함하게 되는데, 제2 접착층(122)은 이 빈 공간에 접착제를 언더필(Underfill) 공정으로 채워 넣어 형성된 것으로, 회로 기판(200)에 전자 부품(240)을 견고하게 고정하는 역할을 수행함으로써, 센서 장치 휨 현상으로 인해 발생되는 전자 부품(240)의 박리를 방지할 수 있다.
제2 접착층(122)은 경도 shore D50 이상이고, 연신률이 5% 이하인 접촉 에폭시 물질로 이루어질 수 있다.
본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치는 제1 접착층(121)의 열전도도가 제2 접착층(122) 보다 더 높은 것을 특징으로 한다. 예를 들어, 제1 접착층(121)의 열전도도는 0.8W/m*K 이상일 수 있다. 이를 위해, 제1 접착층(121)은 별도의 열전도성 물질을 포함할 수 있다, 그리고, 이 열전도성 물질은 전자 부품(240)의 쇼트(Short)를 방지하기 위해 도전성이 없는 물질인 것이 바람직하다.
구체적으로, 제1 접착층(121)은 안착홈(110) 및 삽입홈(310)에 완전히 채워진 형태로 배치되어 센서(241)를 감싸게 되는데, 열전도도가 비교적 높은 제1 접착층(121)을 이와 같은 형태로 배치함으로써, 반도체 공정 진단 센서 장치가 로딩된 챔버 내부 온도나 챔버에 로딩된 반도체 공정 진단 센서 장치의 자체 온도를 정밀하게 센싱할 수 있게 된다. 반면, 제2 접착층(122)은 센서(241)의 온도 센싱을 정밀하게 하는 구성이 아니라 센서(241)를 포함한 전자 부품(240)을 회로 기판(200)에 견고히 고정시키는 역할을 수행하는 구성으로 열전도도가 비교적 낮더라도 무방하다.
도 6을 참조하면, 하부 케이스(100)와 상부 케이스(200)가 합착되고 나면, 전자 부품(240)의 하부는 하부 케이스(100)의 안착홈(110) 내부에 위치하게 되고, 전자 부품(240)의 상부는 상부 케이스(300)의 삽입홈(310) 내부에 위치할 수 있다.
한편, 도면과 달리, 상부 케이스(300)의 삽입홈(310)의 크기를 전자 부품(240) 보다 더 크게 형성하고, 삽입홈(310)의 깊이도 하부 케이스(100)와 상부 케이스(300) 합착 시 전자 부품(240)이 삽입홈(310) 내 제2 금속층(350)과 맞닿지 않도록 형성할 수도 있다.
도 7a 내지 도 7j는 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치 제조 방법의 순서도이다.
이하, 도 1 내지 도 7j를 참조하여, 본 발명의 제1 실시예에 다른 반도체 공정 진단 센서 장치 제조 방법을 설명하되, 전술한 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치와 동일한 내용에 대해서는 생략하겠다.
먼저, 도 2를 참조하면, 동심원 형태를 갖는 안테나 기판(210)과, 안테나 기판(210)의 외측원에서 외측으로 연장되며 방사형으로 배열되는 복수의 센서 기판(220)과, 센서 기판(220)이 안테나 기판(210)에서 연장되는 영역에 제어 기판(250)을 포함하는 회로 기판(200)을 생성한다.
다음, 회로 기판(200) 상부에 센서(241), IC(Integrated Circuit) 칩(234) 및 배터리(미도시) 중 적어도 하나를 포함하는 전자 부품(240)을 실장한다. 즉, 전자 부품(240)을 회로 기판(200)의 배선에 솔더링(Soldering)한다.
구체적으로, 안테나 기판(210)의 내측원(212)에 코일 형태의 충전 안테나(231)를 형성하고, 안테나 기판(210)의 외측원(211)에 코일 형태의 통신 안테나(232)를 형성하고, 복수의 센서 기판(220)에 복수의 센서(241)를 실장하고, 제어 기판(250)에 복수의 IC(Integrated Circuit)칩(243)을 실장한다.
다음, 도 7a에 도시한 바와 같이, 하부 케이스(100)에 회로 기판(200)과 대응하는 형상으로 안착홈(110)을 형성한다. 여기서, 안착홈(110)은 웻 에칭(Wet etching) 기법으로 형성될 수 있다.
다음, 도 7b에 도시한 바와 같이, 안착홈(110)이 형성된 하부 케이스(100) 일면에 제1 금속층(150)을 형성한다. 여기서, 제1 금속층(150)은 다양한 증착 기법으로 하부 케이스(100) 일면에 증착될 수 있다.
또한, 제1 금속층(150)은 티나늄(Ti) 및 구리(Cu) 등의 열전도성이 비교적 우수한 금속 재질로 이루어질 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 제1 금속층(150)은 티나늄(Ti), 구리(Cu) 및 티타늄(Ti)의 적층 구조로 배치될 수 있으며, 이 경우 티타늄(Ti)의 두께는 500Å, 구리(Cu)의 두께는 10000~20000Å로 형성될 수 있다.
이와 같은, 제1 금속층(150)은 안테나 기판(210)이 배치되는 영역을 제외한 나머지 영역에 배치될 수 있다.
다음, 도 7c에 도시한 바와 같이, 하부 케이스(100) 일면에 형성된 안착홈(110) 내 제1 금속층(150) 상부에 회로 기판(200)을 안착한다. 여기서, 회로 기판(200)은 접착제에 의해 안착홈(110) 내 제1 금속층(150) 상부에 부착될 수 있다.
다음, 도 7d에 도시한 바와 같이, 안착홈(110)에 제1 접착제(121a)를 도포하기 전 전자 부품(240)이 실장된 영역 즉, 솔더링 영역에 제2 접착제(122a)를 언더필하고 이를 경화하여 제2 접착층(122)을 형성한다.
여기서, 솔더링 영역은 회로 기판(200)과 전자 부품(240) 사이의 빈 공간을 포함하게 되는데, 제2 접착제(122a)를 이 빈 공간에 언더필(Underfill) 공정으로 채워 넣고 경화한다. 이에 따라, 회로 기판(200)에 전자 부품(240)을 견고하게 고정할 수 있고, 센서 장치 휨 현상으로 인해 발생되는 전자 부품(240)의 박리를 방지할 수 있다.
다음, 도 7e에 도시한 바와 같이, 회로 기판(200)이 안착된 안착홈(110)에 열전도성 물질을 포함하는 제1 접착제(121a)를 도포하고 이를 경화한다. 여기서, 열전도성 물질은 전자 부품의 쇼트(Short)를 방지하기 위해 도전성이 없는 물질인 것이 바람직하다.
한편, 도 7c를 참조하면, 제1 금속층(150)의 배치 형태로 인해 하부 케이스(100) 및 회로 기판(200) 간 유격이 발생될 수 있으며, 이 유격된 영역에 제1 접착제(121a)가 흘러 들어가 경화됨으로써, 유격된 영역을 채울 수 있다.
다음, 도 7f에 도시한 바와 같이, 상부 케이스(300) 일면에 전자 부품(240)과 대응하는 형상으로 삽입홈(310)을 형성한다. 여기서, 삽입홈(310)은 웻 에칭(Wet etching) 기법으로 형성될 수 있다.
다음, 도 7g에 도시한 바와 같이, 삽입홈(310)이 형성된 상부 케이스(300) 일면에 제2 금속층(350)을 형성한다. 여기서, 제2 금속층(350)은 다양한 증착 기법으로 하부 케이스(300) 일면에 증착될 수 있다.
또한, 제2 금속층(350)은 티나늄(Ti) 및 구리(Cu) 등의 열전도성이 비교적 우수한 금속 재질로 이루어질 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 제2 금속층(350)은 티나늄(Ti), 구리(Cu) 및 티타늄(Ti)의 적층 구조로 배치될 수 있으며, 이 경우 티타늄(Ti)의 두께는 500Å, 구리(Cu)의 두께는 10000~20000Å로 형성될 수 있다.
이와 같은, 제2 금속층(350)은 안테나 기판(210)이 배치되는 영역을 제외한 나머지 영역에 배치될 수 있다. 즉, 제2 금속층(350)은 하부 케이스(100) 및 상부 케이스(300) 합착 시 제1 금속층(150)과 대칭적인 형상으로 형성될 수 있다.
이와 달리, 제1 금속층(150) 및 제2 금속층(350) 중 어느 하나만 하부 케이스(100) 또는 상부 케이스(300) 일면에 형성될 수도 있다.
한편, 전술한 회로 기판(200)에 전자 부품(240)을 실장하는 단계, 하부 케이스(100)에 안착홈(110) 및 제1 금속층(150)을 형성하는 단계 및 상부 케이스(300)에 삽입홈(310) 및 제2 금속층(350)을 형성하는 단계는 그 순서에 상관없이 개별적으로 형성될 수 있다.
다음, 도 7h 내지 도 7j에 도시한 바와 같이 상부 케이스(300)에 형성된 삽입홈(310)에 제1 접착제(121a)를 도포하고, 제1 접착제(121a)가 경화되기 전 삽입홈(310)에 전자 부품(240)이 삽입되도록 하부 케이스(100) 및 상부 케이스(300)를 합착한다.
여기서, 도 7i에 도시한 바와 같이, 상부 케이스(300)의 삽입홈(310)은 위를 향하도록 하고, 하부 케이스(100)의 안착홈(110)은 아래를 향하도록 하여 하부 케이스(100) 및 상부 케이스(300)를 합착한다. 이는, 상부 케이스(300)의 삽입홈(310)을 아래로 향하도록 하여 합착하게 되면, 합착 과정에서 아직 경화되지 않은 제1 접착제(121a)가 중력에 의해 아래로 흘러 내리기 때문에 이를 방지하기 위함이다.
한편, 제2 금속층(350)의 배치 형태로 인해 하부 케이스(100) 및 상부 케이스(300) 간 유격이 발생될 수 있으며, 이 유격된 영역에 제1 접착제(121a)가 흘러 들어가 경화됨으로써, 유격된 영역을 채울 수 있다.
전술한 합착 과정에서 전자 부품(240)으로 인해 삽입홈(310)에 도포된 제1 접착제(121a)가 하부 케이스(100) 및 상부 케이스(300)의 합착면으로 퍼지게 되고, 합착면으로 퍼진 제1 접착제(121a)를 경화하면 하부 케이스(100) 및 상부 케이스(300)는 합착되고, 제1 접착층(121)이 전자 부품(240)을 감싸는 형태로 형성된다.
이와 같이, 제1 접착층(121)이 안착홈(110) 및 삽입홈(310)에 완전히 채워져 전자 부품(240)을 감싸는 형태로 배치되어 센서(241)를 감싸게 되고, 제1 접착층(121)이 열전도성 물질을 포함함에 따라, 반도체 공정 진단 센서 장치가 로딩된 챔버 내부 온도나 챔버에 로딩된 반도체 공정 진단 센서 장치의 자체 온도를 정밀하게 센싱할 수 있게 된다.
제1 접착제(121a)는 안착홈(110) 및 삽입홈(310)에 완전히 채워져 전자 부품을 감싸는 형태로 도포 및 경화됨으로써, 하부 케이스(100)와 상부 케이스(300)가 합착된 상태에서, 안착홈(110) 및 삽입홈(310) 내부에 기공이 포함되지 않도록 하는 것을 특징으로 한다.
이와 같이, 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치 제조 방법은 내부에 기공이 포함되지 않도록 제1 접착층(121)을 형성함으로써, 온도 상승에 따른 기공 팽창으로 인해 발생하는 센서 장치 휨(Warpage) 현상을 방지할 수 있다.
또한, 제1 접착제(121a)는 열팽창계수가 하부 케이스(100) 및 상부 케이스(300) 보다 작거나 하부 케이스(100) 및 상부 케이스(300)와 동일한 것을 특징으로 한다.
이와 같이, 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치 제조 방법은 열팽창계수가 비교적 작은 제1 접착제(121a)를 이용해 제1 접착층(121)을 형성함으로써, 온도 상승에 따른 제1 접착층(121) 팽창으로 인해 발생하는 센서 장치 휨(Warpage) 현상을 방지할 수 있다.
또한, 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치 제조 방법은, 상부 및 하부 케이스(100, 300)가 합착되는 일면에 각각 제1 및 제2 금속층(150, 350)을 배치하여, 열을 효과적으로 분산시킴으로써, 각 센서(241)의 위치 별 온도 편차를 효과적으로 줄일 수 있고, 이를 통해 챔버 내부 온도나 챔버에 로딩된 반도체 공정 진단 센서 장치의 자체 온도를 위치 별로 정밀하게 센싱할 수 있는 이점이 있다.
또한, 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치 제조 방법은, 제1 및 제2 금속층(150, 350)이 전자 부품(240)을 둘러싸기 때문에 EMI(Electromagnetic Interference)를 차폐하여 전자 부품(240)을 보호할 수 있다.
또한, 본 발명의 제1 실시예에 따른 반도체 공정 진단 센서 장치 제조 방법은, 제1 및 제2 금속층(150, 350)을 안테나 기판(210)이 배치되는 영역에 배치하지 않음으로써, 금속 재질로 이루어진 제1 및 제2 금속층(150, 350)에 의해 발생되는 통신 교란 또는 충전 방해를 방지할 수 있다.
도 8은 본 발명의 제2 실시예에 따른 반도체 공정 진단 센서 장치의 하부 케이스의 평면도이고, 도 9는 본 발명의 제2 실시예에 따른 반도체 공정 진단 센서 장치의 상부 케이스의 평면도이고, 도 10은 도 8의 하부 케이스에 안착된 회로 기판을 도시한 도면이다.
한편, 하부 케이스(100) 및 상부 케이스(300)는 용융 실리콘(Si)을 특정 결정 방향으로 성장시켜 형성될 수 있으며, 이 경우 하부 케이스(100) 및 상부 케이스(300)는 이 특정 결정 방향으로 인해 깨짐에 대해 취약한 구조를 갖게 된다.
특히, 하부 케이스(100) 및 상부 케이스(300)의 결정 방향을 따라 안착홈(110) 및 삽입홈(310)을 형성하게 되면, 본 발명의 제2 실시예에 따른 반도체 공정 진단 센서 장치를 제조하는 과정에서 제품이 파손될 가능성이 높다.
이와 같은 문제를 해결하기 위해, 도 8 내지 도 10에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 반도체 공정 진단 센서 장치는, 안착홈(110) 및 삽입홈(310)을 복수의 센서 기판(220)에 대응하여 일정 간격으로 형성하되, 하부 케이스(100) 또는 상부 케이스(300)의 결정 방향(Dc)과 설정 각도(As)로 어긋나게 형성한다. 여기서, 설정 각도(As)는, 센서 기판(220)의 개수와 상관없이 일정한 값을 가질 수 있으며, 특히, 11.25인 것이 바람직하다.
복수의 센서 기판(220) 간 간격(Ad)은 하기 수학식1에 의해 산출될 수 있다.
[수학식1]
Figure PCTKR2020015383-appb-I000001
여기서, m은 센서 기판(220)의 개수로서 짝수이다.
예를 들어, 도면과 같이, 센서 기판(220)이 16개로 이루어진 경우, 각 센서 기판(220)은 22.5 간격으로 배치될 수 있다. 그리고, 각 센서 기판(220)이 배치되는 안착홈(110) 및 삽입홈(310)은 하부 케이스(100) 또는 상부 케이스(300)의 결정 방향(Dc)과 11.25로 어긋나게 형성할 수 있다.
이를 통해, 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치는 제품의 파손율을 현저히 저하시킬 뿐만 아니라, 제품 품질을 향상시킬 수 있게 된다.
도 11은 본 발명의 제3 실시예에 따른 반도체 공정 진단 센서 장치의 하부 케이스의 평면도이고, 도 12는 본 발명의 제3 실시예에 따른 반도체 공정 진단 센서 장치의 상부 케이스의 평면도이고, 도 13은 도 11의 하부 케이스에 안착된 회로 기판을 도시한 도면이다.
도 11 및 도 13을 참조하면, 하부 케이스(100)는, 회로 기판(200)이 안착되는 안착홈(110)이 회로 기판(200)과 대응하는 형상으로 형성된다. 여기서, 안착홈(110)은 메인 안착홈(110a) 및 엣지 안착홈(110b)으로 구분될 수 있다.
구체적으로, 메인 안착홈(110a)은, 동심원 형태의 안테나 기판(210)의 하부면과 대응하는 형상과, 방사형의 센서 기판(220)의 하부면과 대응하는 형상과, 제어 기판(250)의 하부면과 대응하는 형상으로 각각 형성될 수 있다. 그리고, 엣지 안착홈(110b)은 메인 안착홈(110a)에서 외측 방향으로 연장되어 형성될 수 있다. 즉, 엣지 안착홈(110b)은, 방사형의 센서 기판(220)의 하부면과 대응하는 형상을 갖는 메인 안착홈(110a)의 각 끝단에서 연장되는 홈을 지칭한다.
도 12 및 도 13을 참조하면, 상부 케이스(300)는, 전자 부품(240)이 삽입되는 삽입홈(310)이 전자 부품(240)과 대응하는 형상으로 형성된다. 여기서, 삽입홈(310)은 메인 삽입홈(310a)과 엣지 삽입홈(310b)으로 구분될 수 있다.
구체적으로, 메인 삽입홈(310a)은 하부 케이스(100)의 메인 안착홈(110a)과 대향하며 회로 기판(200) 상에 실장된 전자 부품(240)에 대응하는 위치에 형성된다. 그리고, 엣지 삽입홈(310b)은 하부 케이스(100)의 엣지 안착홈(110b)과 대향하며 회로 기판(200) 상에 실장된 전자 부품(240)에 대응하는 위치에 형성된다.
여기서, 도 11 및 도 12를 참조하면, 엣지 안착홈(110b)과 하부 케이스(100)의 엣지(E) 간 간격은 제1 설정 길이(L1) 이하이고, 엣지 삽입홈(310b)과 상부 케이스(300)의 엣지(E) 간 간격은 제2 설정 길이(L2) 이하일 수 있다. 예를 들어, 제1 설정 길이(L1) 및 제2 설정 길이(L2)는 1~3.5mm로 동일한 길이일 수 있으나 이에 한정되는 것은 아니다.
이와 같이, 엣지 안착홈(110b) 및 엣지 삽입홈(310b)을 하부 케이스(100) 및 상부 케이스(300)의 엣지(E)에 비교적 가깝게 형성하고, 엣지 안착홈(110b) 및 엣지 삽입홈(310b) 내부에 센서(241)를 구비함으로써, 반도체 공정 진단 센서 장치의 엣지 영역의 온도 또는 압력을 비교적 정확히 센싱할 수 있는 이점이 있다.
한편, 엣지 안착홈(110b) 및 엣지 삽입홈(310b)은 하부 케이스(100) 및 상부 케이스(300)의 엣지(E)에 비교적 가깝기 때문에 에칭 공정으로 형성하는데 어려움이 있다.
이에 따라, 본 발명의 실시예에 따른 반도체 공정 진단 센서 장치는, 메인 안착홈(110a)과 엣지 안착홈(110b)을 서로 다른 공정으로 형성하고, 메인 삽입홈(310a)과 엣지 삽입홈(310b)을 서로 다른 공정으로 형성한다.
구체적으로, 메인 안착홈(110a) 및 메인 삽입홈(310a)은 에칭 공정 예컨대, 웻 에칭(Wet etching) 공정으로 형성하고, 엣지 안착홈(110b) 및 엣지 삽입홈(310b)은 레이저 드릴링 공정으로 형성할 수 있다. 여기서, 레이저 드릴링 공정은 극초단파 펄스 레이저 또는 UV(Ultraviolet) 레이저를 이용할 수 있지만, 이에 한정되는 것은 아니다.
또한, 엣지 안착홈(110b) 및 엣지 삽입홈(310b)은 메인 안착홈(110a) 및 메인 삽입홈(310a)이 형성된 이후 형성될 수 있다.
도 14는 본 발명의 제4 실시예에 따른 반도체 공정 진단 센서 장치에 구비된 회로 기판의 사시도이고, 도 15는 본 발명의 제4 실시예에 따른 반도체 공정 진단 센서 장치의 하부 케이스의 평면도이고, 도 16은 본 발명의 제4 실시예에 따른 반도체 공정 진단 센서 장치의 상부 케이스의 평면도이고, 도 17은 도 15의 하부 케이스에 안착된 회로 기판을 도시한 도면이다.
도 14 내지 도 17을 참조하면, 제4 실시예에 따른 반도체 공정 진단 센서 장치는 센서(241)가 플라즈마 센서(241)인 것을 특징으로 한다. 여기서, 플라즈마 센서(241)는, 복수 개로 구비되며, 반도체 공정 진단 센서 장치의 정해진 센싱 위치에 내장되어 해당 위치에서 반도체 공정 모니터링을 위한 센싱을 수행한다.
이와 같은 플라즈마 센서(241)는 반도체 공정 환경에서의 플라즈마의 밀도 및 균일도를 센싱할 수 있다.
한편, 플라즈마란 초고온에서 음전하 및 양전하가 분리된 기체 상태를 의미하는데, 플라즈마 센서 장치가 플라즈마 센싱 시 플라즈마에 노출되면 하부 케이스(100) 및 상부 케이스(300) 표면 및 내부면에는 서로 반대 극성의 전하가 대전된다. 이로 인해 플라즈마 센서(241)가 플라즈마 센싱 시 정확성이 떨어지며 IC칩(243)이 오동작하는 문제점이 발생한다.
이와 같은 문제점을 해결하기 위해, 본 발명의 제4 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치는, 하부 케이스(100) 및 상부 케이스(300)의 합착면에 도전성 패턴(400)을 구비하여, 하부 케이스(100) 및 상부 케이스(300) 간 등전위면을 형성한다.
구체적으로, 도 17를 참조하면, 도전성 패턴(400)은 안착홈(110)이 형성되지 않은 하부 케이스(100) 일면에 배치될 수 있다. 여기서, 전술한 문제점은 주로 전자 부품(240) 예컨대, 플라즈마 센서(241) 및 IC칩(243)에서 발생되기 때문에, 도전성 패턴(400)은 전자 부품(240) 주변에 배치되는 것이 바람직하다.
또한, 도전성 패턴(400)은, 은 페이스트(Ag Paste)를 통해 형성된 은 도트(Ag Dot)로 이루어질 수 있으나, 이에 한정되는 것은 아니며 다양한 형성 방법으로 형성된 다양한 도전성 재료로 이루어질 수 있다.
한편, 도전성 패턴(400)은 하부 케이스(100) 및 상부 케이스(300) 간 등전위면을 형성하기 위해 하부 케이스(100) 및 상부 케이스(300)의 합착면에 배치되는 구성이기 때문에, 도 17과 달리 삽입홈(310)이 형성되지 않은 상부 케이스(300) 일면에 배치될 수도 있다.
이와 같이, 본 발명의 제4 실시예에 따른 반도체 공정 진단 센서 장치는, 상부 및 하부 케이스(100, 300)의 합착면에 도전성 패턴(400)을 배치하여, 상부 및 하부 케이스(100, 300) 간 등전위면을 형성함으로써, 플라즈마 센서(241)가 플라즈마의 밀도 및 균일도를 정확히 센싱할 수 있도록 하고, IC칩(243)의 오동작을 방지할 수 있다.
도 18은 본 발명의 제4 실시예에 따른 반도체 공정 진단 센서 장치의 단면도로서, 도 17의 Ⅶ-Ⅶ을 따라 절단한 단면도이다.
도 18을 참조하면, 본 발명의 실시예에 따른 반도체 공정 진단을 위한 플라즈마 센서 장치는, 하부 케이스(100), 회로 기판(200), 상부 케이스(300), 도전성 패턴(400) 및 접착층(121~123)을 포함하여 구성될 수 있다.
하부 케이스(100)는 일면에 안착홈(110)이 형성된다. 그리고, 회로 기판(200)은, 전자 부품(240) 예컨대, 플라즈마 센서(241) 및 IC칩(243)을 실장하며, 하부 케이스(100)의 안착홈(110)에 안착된다. 여기서, 플라즈마 센서(241) 및 IC칩(243)은 회로 기판(200)에 구비된 배선에 솔더링(Soldering)되고, 회로 기판(200)은 접착제에 의해 하부 케이스(100)의 안착홈(110)에 부착될 수 있다.
상부 케이스(300)는, 일면에 플라즈마 센서(241), IC칩(243)이 삽입되는 삽입홈(310)이 형성된다.
도전성 패턴(400)은 하부 케이스(100) 및 상부 케이스(300)의 일면 중 어느 하나에 배치된다. 특히, 도전성 패턴(400)은 플라즈마 센서(241) 및 IC칩(243) 주변에 배치되는 것이 바람직하다.
제1 접착층(123)은 플라즈마 센서(241)가 안착된 안착홈(110) 내부에 배치되고, 제2 접착층(121)은 IC칩(243)이 안착된 안착홈(110) 내부에 배치된다. 특히, 제1 접착층(123)은 방열 실리콘으로 이루어져 플라즈마 센서(241)를 고온의 열로부터 보호하는 역할을 수행한다.
또한, 제1 접착층(123)은 플라즈마 센서(241)를 감싸는 형태로 배치되며, 제2 접착층(121)은 IC칩(243)을 감싸는 형태로 배치된다.
상부 케이스(300)는 플라즈마 센서(241) 및 IC칩(243)의 상부가 삽입홈(310)에 삽입되도록 하부 케이스(100)와 합착된다.
이와 같이, 하부 케이스(100) 및 상부 케이스(300)가 합착되면 그 합착면에 도전성 패턴(400)이 배치된다. 이에 따라, 하부 케이스(100) 및 상부 케이스(300) 간 등전위면이 형성되어 플라즈마 센서(241)가 플라즈마의 밀도 및 균일도를 정확히 센싱할 수 있고, IC칩(243)의 오동작을 방지할 수 있다.
지금까지 본 발명의 바람직한 실시 예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다.
본 명세서와 도면에 개시된 본 발명의 실시 예들은 본 발명의 기술 내용을 쉽게 설명하고 본 발명의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 따라서 본 발명의 범위는 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 따른 반도체 공정 진단 센서 장치는 반도체 제조에서 챔버 내의 공정 조건이나 챔버에 로딩된 웨이퍼의 상태를 직접 측정하는 분야 등 다양한 분야에 이용될 수 있다.

Claims (20)

  1. 일면에 안착홈이 형성되는 하부 케이스;
    전자 부품을 실장하며 상기 안착홈에 배치되는 회로 기판;
    일면에 상기 전자 부품이 삽입되는 삽입홈이 형성되며 상기 하부 케이스와 합착되는 상부 케이스; 및
    상기 하부 케이스 및 상부 케이스의 일면 중 적어도 하나에 배치되는 금속층
    을 포함하는 반도체 공정 진단 센서 장치.
  2. 제 1 항에 있어서,
    상기 금속층은
    상기 하부 케이스 및 회로 기판 사이에 배치되는 제1 금속층; 및
    상기 회로 기판 및 상부 케이스 사이에 배치되는 제2 금속층을 포함하는
    반도체 공정 진단 센서 장치.
  3. 제 1 항에 있어서,
    열전도성 물질을 포함하며, 상기 안착홈 및 삽입홈 내부에 배치되는 접착층
    을 더 포함하는 반도체 공정 진단 센서 장치.
  4. 제 1 항에 있어서,
    상기 전자 부품은
    센서, IC(Integrated Circuit) 칩 및 배터리 중 적어도 하나를 포함하는
    반도체 공정 진단 센서 장치.
  5. 제 1 항에 있어서,
    상기 접착층의 열팽창계수는 상기 하부 케이스 및 상부 케이스 보다 작거나 상기 하부 케이스 및 상부 케이스와 동일한
    반도체 공정 진단 센서 장치.
  6. 제 1 항에 있어서,
    상기 접착층은
    상기 전자 부품을 감싸는 형태로 배치되는
    반도체 공정 진단 센서 장치.
  7. 제 1 항에 있어서,
    상기 전자 부품의 하부는 상기 안착홈 내부에 위치하고,
    상기 전자 부품의 상부는 상기 삽입홈 내부에 위치하는
    반도체 공정 진단 센서 장치.
  8. 제 1 항에 있어서,
    상기 안착홈은
    상기 회로 기판과 대응하는 형상으로 형성되고,
    상기 삽입홈은
    상기 전자 부품과 대응하는 형상으로 형성되는
    반도체 공정 진단 센서 장치.
  9. 제 1 항에 있어서,
    상기 회로 기판은
    동심원 형태를 갖는 안테나 기판; 및
    상기 안테나 기판의 외측원에서 외측으로 연장되며 방사형으로 배열되는 복수의 센서 기판을 포함하는
    반도체 공정 진단 센서 장치.
  10. 제 9 항에 있어서,
    상기 안테나 기판의 내측원에는 충전 안테나가 코일 형태로 구비되고,
    상기 안테나 기판의 외측원에는 통신 안테나가 코일 형태로 구비되고,
    상기 센서 기판에는 복수의 센서가 구비되는
    반도체 공정 진단 센서 장치.
  11. 제 9 항에 있어서,
    상기 금속층은
    상기 안테나 기판이 배치되는 영역을 제외한 나머지 영역에 배치되는
    반도체 공정 진단 센서 장치.
  12. 제 1 항에 있어서,
    상기 안착홈은
    상기 복수의 센서 기판에 대응하여 일정 간격으로 형성되되, 상기 하부 케이스 또는 상부 케이스의 결정 방향과 설정 각도로 어긋나게 형성되는
    반도체 공정 진단 센서 장치.
  13. 제 12 항에 있어서,
    상기 복수의 센서 기판 간 간격(Ad)은
    하기 수학식1에 의해 산출되는
    [수학식1]
    Figure PCTKR2020015383-appb-I000002
    (여기서, m은 상기 센서 기판의 개수로서 짝수)
    반도체 공정 진단 센서 장치.
  14. 제 12 항에 있어서,
    상기 설정 각도는
    상기 센서 기판의 개수와 상관없이 일정한 값을 갖는
    반도체 공정 진단 센서 장치.
  15. 제 12 항에 있어서,
    상기 설정 각도는 11.25인
    반도체 공정 진단 센서 장치.
  16. 메인 안착홈 및 상기 메인 안착홈에서 외측 방향으로 연장되는 엣지 안착홈이 각각 형성되는 하부 케이스;
    전자 부품을 실장하며 상기 메인 안착홈 및 엣지 안착홈에 배치되는 회로 기판;
    상기 메인 안착홈 및 엣지 안착홈과 각각 대향하는 메인 삽입홈 및 엣지 삽입홈이 각각 형성되며, 상기 메인 삽입홈 및 엣지 삽입홈에 상기 전자 부품이 삽입되도록 상기 하부 케이스와 합착되는 상부 케이스; 및
    상기 하부 케이스 및 상부 케이스 사이에 배치되는 접착층
    을 포함하는 반도체 공정 진단 센서 장치.
  17. 제 16 항에 있어서,
    상기 엣지 안착홈 및 상기 하부 케이스의 엣지 간 간격은 제1 설정 길이 이하이고,
    상기 엣지 삽입홈 및 상기 상부 케이스의 엣지 간 간격은 제2 설정 길이 이하인
    반도체 공정 진단 센서 장치.
  18. 일면에 안착홈이 형성되는 하부 케이스;
    전자 부품이 실장되며 상기 안착홈에 안착되는 회로 기판;
    일면에 상기 전자 부품이 삽입되는 삽입홈이 형성되며 상기 하부 케이스와 합착되는 상부 케이스; 및
    상기 하부 케이스 및 상부 케이스 간 등전위면을 형성하기 위해 상기 하부 케이스 및 상부 케이스의 합착면에 배치되는 도전성 패턴
    을 포함하는 반도체 공정 진단 센서 장치.
  19. 제 18 항에 있어서,
    상기 도전성 패턴은
    상기 전자 부품 주변에 배치되는
    반도체 공정 진단 센서 장치.
  20. 제 18 항에 있어서,
    상기 도전성 패턴은 은 도트인
    반도체 공정 진단 센서 장치.
PCT/KR2020/015383 2019-11-05 2020-11-05 반도체 공정 진단 센서 장치 WO2021091249A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/255,441 US20210375699A1 (en) 2019-11-05 2020-11-05 Sensor mounted wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0140003 2019-11-05
KR1020190140003A KR102276278B1 (ko) 2019-11-05 2019-11-05 반도체 공정 진단을 위한 플라즈마 센서 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
WO2021091249A1 true WO2021091249A1 (ko) 2021-05-14

Family

ID=75848915

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/015383 WO2021091249A1 (ko) 2019-11-05 2020-11-05 반도체 공정 진단 센서 장치

Country Status (3)

Country Link
US (1) US20210375699A1 (ko)
KR (1) KR102276278B1 (ko)
WO (1) WO2021091249A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113766754B (zh) * 2021-06-08 2022-12-09 何欣 一种电池传感器制作方法
KR20230052195A (ko) 2021-10-12 2023-04-19 주식회사 위트코퍼레이션 대면적 측정이 가능한 모니터링 기기
KR102543728B1 (ko) 2022-07-20 2023-06-14 주식회사 위트코퍼레이션 에지 영역의 특성 측정이 가능한 모니터링 기기 및 이를 제조하는 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160129300A (ko) * 2015-04-30 2016-11-09 에스케이하이닉스 주식회사 유도결합형 플라즈마 발생장치용 안테나 및 그의 제어방법과 그를 포함하는 유도결합 플라즈마 발생장치
KR20170072252A (ko) * 2014-10-24 2017-06-26 와틀로 일렉트릭 매뉴팩츄어링 컴파니 신속 응답 센서 하우징
KR20190011617A (ko) * 2017-07-25 2019-02-07 (주)제이디 센서 장착 웨이퍼 및 그의 보관 장치
KR101991644B1 (ko) * 2016-04-27 2019-09-30 오므론 가부시키가이샤 전자 장치 및 그 제조 방법
KR102039985B1 (ko) * 2017-12-05 2019-11-04 주식회사 에스엔텍비엠 Rf 노이즈 방지가 가능한 웨이퍼 센서

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135852B2 (en) * 2002-12-03 2006-11-14 Sensarray Corporation Integrated process condition sensing wafer and data analysis system
JP5407019B2 (ja) 2007-08-31 2014-02-05 ラピスセミコンダクタ株式会社 プラズマモニタリング方法
KR20100040150A (ko) * 2008-10-09 2010-04-19 삼성전기주식회사 전자 부품 모듈
US20120255357A1 (en) * 2011-04-08 2012-10-11 Dongmin Chen Sensor package having integrated accelerometer and magnetometer
JP2013105784A (ja) * 2011-11-10 2013-05-30 Seiko Instruments Inc 光センサ装置およびその製造方法
KR102004797B1 (ko) * 2014-10-31 2019-10-01 삼성전기주식회사 센서 패키지 및 그 제조 방법
KR101984868B1 (ko) * 2017-06-20 2019-06-11 (주)이노페이스 고온 공정 진단용 웨이퍼
EP3486623B1 (en) * 2017-11-17 2019-10-30 Melexis Technologies NV Low-drift infrared detector
KR102079659B1 (ko) * 2018-04-05 2020-02-20 해성디에스 주식회사 광 센서 소자 및 이를 포함하는 광 센서 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170072252A (ko) * 2014-10-24 2017-06-26 와틀로 일렉트릭 매뉴팩츄어링 컴파니 신속 응답 센서 하우징
KR20160129300A (ko) * 2015-04-30 2016-11-09 에스케이하이닉스 주식회사 유도결합형 플라즈마 발생장치용 안테나 및 그의 제어방법과 그를 포함하는 유도결합 플라즈마 발생장치
KR101991644B1 (ko) * 2016-04-27 2019-09-30 오므론 가부시키가이샤 전자 장치 및 그 제조 방법
KR20190011617A (ko) * 2017-07-25 2019-02-07 (주)제이디 센서 장착 웨이퍼 및 그의 보관 장치
KR102039985B1 (ko) * 2017-12-05 2019-11-04 주식회사 에스엔텍비엠 Rf 노이즈 방지가 가능한 웨이퍼 센서

Also Published As

Publication number Publication date
KR102276278B1 (ko) 2021-07-12
KR20210054189A (ko) 2021-05-13
US20210375699A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
WO2021091249A1 (ko) 반도체 공정 진단 센서 장치
WO2020166986A1 (en) Display module having glass substrate on which side wirings are formed and manufacturing method of the same
WO2013005897A1 (ko) 박막 전지 패키징 방법 및 박막 전지 패키지 제조 장치
WO2020185016A1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
WO2011034259A1 (ko) 광소자 기판, 광소자 디바이스 및 그 제조 방법
WO2017196100A2 (ko) 기판 커넥터
WO2012169717A1 (en) Light emitting diode package
WO2012011701A2 (en) Radiant heat circuit board and method for manufacturing the same
EP3847699A1 (en) Display module having glass substrate on which side wirings are formed and manufacturing method of the same
WO2018169250A1 (ko) 금속판, 증착용 마스크 및 이의 제조방법
WO2013176519A1 (en) Semiconductor package substrate, package system using the same and method for manufacturing thereof
WO2015012613A1 (ko) 연성인쇄회로기판의 구조체
WO2019045277A1 (ko) 픽셀용 발광소자 및 엘이디 디스플레이 장치
WO2018030664A1 (en) Printed circuit board assembly
WO2013176520A1 (en) Semiconductor package substrate, package system using the same and method for manufacturing thereof
WO2020180149A1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
WO2018139822A1 (ko) 반도체 도너 기판과, 반도체 도너 기판의 제조 방법과, 유기 발광 장치의 제조 방법 및 도너 기판 모듈
WO2015012608A1 (ko) 연성인쇄회로기판의 구조체
WO2015012612A1 (ko) 연성인쇄회로기판의 구조체
WO2021049859A1 (ko) 인쇄회로기판
WO2024075864A1 (ko) 인쇄회로기판 및 그의 솔더링 방법
WO2022149902A1 (ko) 무선전력 수신모듈
WO2020017922A1 (ko) 발광소자 패키지 및 광원 모듈
WO2023214784A1 (ko) 전기 장치 검사용 프로브 헤드 및 그의 제조 방법
WO2020204493A1 (ko) 인터포저 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20885309

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20885309

Country of ref document: EP

Kind code of ref document: A1