WO2021054629A1 - 전류 구동 디지털 아날로그 변환기 - Google Patents

전류 구동 디지털 아날로그 변환기 Download PDF

Info

Publication number
WO2021054629A1
WO2021054629A1 PCT/KR2020/011229 KR2020011229W WO2021054629A1 WO 2021054629 A1 WO2021054629 A1 WO 2021054629A1 KR 2020011229 W KR2020011229 W KR 2020011229W WO 2021054629 A1 WO2021054629 A1 WO 2021054629A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
mirror
switching circuit
selection signal
output
Prior art date
Application number
PCT/KR2020/011229
Other languages
English (en)
French (fr)
Inventor
박준영
Original Assignee
관악아날로그 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 관악아날로그 주식회사 filed Critical 관악아날로그 주식회사
Publication of WO2021054629A1 publication Critical patent/WO2021054629A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple

Definitions

  • the present technology relates to a current-driven digital-to-analog converter, and to a current-driven digital-to-analog converter with reduced flicker noise.
  • a conventional current-driven digital-to-analog converter mirrors and outputs a current at a current ratio corresponding to a digital value.
  • the current ratio is up to 256, 256 transistors for current mirrors are provided and these are individually switched.
  • This technology provides a current-driven DAC with reduced noise.
  • This technology provides a current-driven DAC that can reduce the circuit area by reducing the number of transistors even when the current ratio is high.
  • a current-driven digital-to-analog converter includes: a first current mirror for mirroring a current according to a first reference current; A first switching circuit for outputting a second reference current and a third reference current from the first current mirror according to the first selection signal; A second current mirror mirroring the current according to the second reference current; A third current mirror mirroring the current according to the third reference current; A second switching circuit for outputting a first output current from the second current mirror according to a second selection signal; And a third switching circuit for outputting a second output current from the third current mirror according to the second selection signal, wherein the sum of the first output current and the second output current is provided as an output current.
  • the current-driven DAC according to the present technology can increase the current ratio by using a relatively small number of transistors.
  • the current-driven DAC according to the present technology can reduce errors due to device mismatch by dynamically changing devices.
  • FIG. 1 is a circuit diagram showing a current-driven DAC according to an embodiment of the present invention.
  • FIG. 2 is a circuit diagram showing a current-driven DAC according to another embodiment of the present invention.
  • FIG. 3 is a circuit diagram showing the first switching circuit of FIG. 2.
  • Fig. 4 is a circuit diagram showing a fifth switching circuit of Fig. 2;
  • FIG. 5 is a circuit diagram showing a sixth switching circuit of FIG. 3.
  • FIG. 6 is a waveform diagram showing a dynamic device matching operation according to an embodiment of the present invention.
  • FIG. 1 is a circuit diagram showing a current-driven DAC 1000 according to an embodiment of the present invention.
  • the current driving DAC 1000 includes a control circuit 1, a reference current source 2, a first current mirror 10, a second current mirror 20, a third current mirror 30, and a first switching.
  • a circuit 100, a second switching circuit 200, and a third switching circuit 300 are included.
  • the second current mirror 20 and the second switching circuit 200 generate a first output current I O1 by mirroring the second reference current I R2 according to the second selection signal S2.
  • the third current mirror 30 and the third switching circuit 300 generate a second output current I O2 by mirroring the third reference current I R3 according to the second selection signal S2.
  • the control circuit 1 controls the first to third switching circuits 100 to 300 according to the first selection signal S and the second selection signal S2.
  • control circuit 1 The operation of the control circuit 1 is specifically started with reference to the timing diagram of FIG. 6.
  • the first current mirror 10 may mirror the first reference current I R1 up to N times (N is a natural number of 2 or more).
  • the first current mirror 10 is configured using a PMOS transistor, and a current mirror circuit using the same is well known, and thus a detailed description thereof will be omitted.
  • the first switching circuit 100 When the value of the first selection signal S has a value corresponding to n (n is an integer, 0 ⁇ n ⁇ N), the first switching circuit 100 is mirrored to determine the value corresponding to n among the output currents.
  • the reference current I R2 is output and the one corresponding to (Nn) is outputted as the third reference current I R3 .
  • the second reference current I R2 is expressed as in Equation 1
  • the third reference current I R3 is expressed as in Equation 2.
  • the second current mirror 20 may mirror the second reference current I R2 up to a maximum M times (M is a natural number greater than or equal to 2).
  • the second current mirror 20 further includes a dummy transistor 21.
  • the second current mirror 20 is constructed using an NMOS transistor, and a current mirror circuit using the same is well known, and thus a detailed description thereof will be omitted.
  • the second switching circuit 200 includes a current mirrored by the dummy transistor 21 and is 2
  • the reference current I R2 is mirrored by (m+1) times to provide the first output current I O1 .
  • Equation 3 Since the second reference current I R2 is the same as in Equation 1, the first output current I O1 is expressed as in Equation 3.
  • the third current mirror 30 may mirror the third reference current I R3 up to M+1 times.
  • the third current mirror 30 is constructed using an NMOS transistor, and a current mirror circuit using the same is well known, so a detailed description thereof will be omitted.
  • the third switching circuit 300 mirrors the third reference current I R3 by m times and provides the second output current I O2. do.
  • Equation 4 Since the third reference current I R3 is the same as in Equation 2, the second output current I O2 is expressed as in Equation 4.
  • the output current Io output from the current driving DAC 1000 is the sum of the first output current I O1 and the second output current I O2 , and is expressed as in Equation 5.
  • the current-driven DAC can convert digital signals from 0 to 128 into analog signals.
  • Equation 5 since the maximum values of m and n are M and N, respectively, about N x (M+1) transistors are required to construct a current mirror as in the related art.
  • the number of transistors included in the first to third current mirrors is about (N+2M), the number of transistors can be significantly reduced compared to the conventional technology.
  • FIG. 2 is a circuit diagram showing a current-driven DAC 2000 according to another embodiment of the present invention.
  • Fig. 2 is substantially the same as the embodiment of Fig. 1 except that a differential output signal is provided.
  • the current driving DAC 2000 of FIG. 2 includes a control circuit 1-1, a reference current source 2, a first current mirror 10-1, a second current mirror 20, and a third current mirror 30, And a first switching circuit 100-1, a second switching circuit 200 and a third switching circuit 300.
  • a first current mirror (10-1) as the first reference current (I R1) replication by a fourth reference current (I I R4 R1) and shown in Figure 1 except that it further includes a transistor that provides a same.
  • the configurations and functions of the second current mirror 20, the second switching circuit 200, the third current mirror 30, and the third switching circuit 300 are substantially the same as those shown in FIG. 1.
  • the sum of the first output current (I O1) and the second output current (I O1) in the embodiment of Figure 2 corresponds to a first differential output current (I ON).
  • the current driving DAC 2000 of FIG. 2 includes a fourth current mirror 40, a fifth current mirror 50, a sixth current mirror 60, a fourth switching circuit 400, a fifth switching circuit 500, and It further includes a sixth switching circuit 600.
  • the fourth current mirror 40 performs substantially the same function as the first current mirror 10 except that it is implemented using an NMOS transistor instead of a PMOS transistor.
  • the fifth current mirror 50 performs substantially the same function as the second current mirror 20 except that it is implemented using a PMOS transistor instead of an NMOS transistor.
  • the fifth current mirror 50 further includes a dummy transistor 51 that provides an additional current.
  • the sixth current mirror 60 performs substantially the same function as the third current mirror 30 except that it is implemented using a PMOS transistor instead of an NMOS transistor.
  • the fourth switching circuit 400 is configured from the fourth reference current I R4 to the fifth reference current I R5 and the sixth reference current I according to the first selection signal S. R6 ) is output.
  • the fourth reference current I R4 has the same magnitude as the first reference current I R1.
  • the fifth reference current I R5 has the same size as the second reference current I R2
  • the sixth reference current I R6 has the same size as the third reference current I R3 .
  • the fifth switching circuit 500 outputs a third output current I O3 from the fifth reference current I R5 according to the second selection signal S2. At this time, the third output current I O3 has the same size as the first output current I O1.
  • the sixth switching circuit 600 outputs the fourth output current I O4 from the sixth reference current I R6 according to the second selection signal S2. At this time, the fourth output current I O4 has the same size as the second output current I O2.
  • the sum of the third output current (I O3 ) and the fourth output current (I O4 ) corresponds to the second differential output current (I OP ), whose magnitude is the same as the first differential output current (I ON ) and the output direction is opposite. Becomes.
  • the control circuit 1-1 controls the first to sixth switching circuits 100-1 to 600 according to the first selection signal S and the second selection signal S2.
  • FIG. 3 is a circuit diagram showing the first current mirror 10-1 and the first switching circuit 100-1 of FIG. 2.
  • the first current mirror 10-1 includes N+2 PMOS transistors whose sources are commonly connected to the first power source VDD, and the N+2 PMOS transistors have a common gate connection.
  • a transistor connected to the reference current source in the first current mirror 10-1 is referred to as a reference transistor, and the rest are referred to as mirror transistors.
  • the drain of the reference transistor is connected to the eleventh node N11.
  • One of the remaining N+1 mirror transistors is connected to the fourteenth node N14.
  • the drains of n mirror transistors selected according to the first selection signal S are connected to the twelfth node N12, and are not selected according to the first selection signal S.
  • the drain of the mirror transistor is connected to the thirteenth node N13.
  • a first reference current I R1 is provided through the eleventh node N11, a second reference current I R2 is provided through the twelfth node N12, and a third reference current I R2 is provided through the thirteenth node N13.
  • a reference current I R2 is provided, and a fourth reference current I R4 is provided through the fourteenth node N14.
  • the first switching circuit 100-1 applies a dynamic element matching (DEM) technology.
  • DEM dynamic element matching
  • a problem due to mismatch between elements can be solved by sequentially changing a connection relationship between a plurality of transistors included in the first current mirror 10-1 at regular intervals.
  • the leftmost transistor corresponds to the reference transistor, but the position of the reference transistor may be gradually shifted to the right at regular intervals.
  • the positions of the remaining N+1 mirror transistors may also be sequentially shifted based on the initial position corresponding to the shift of the reference transistor.
  • the first switching circuit 100-1 includes a plurality of first reference switches 1SW controlled by a first reference signal R1 and a plurality of first switching circuits controlled by a first selection signal S.
  • 1 selection switch (SSW) a plurality of first non-selection switch (BSW) controlled by the first non-selection switch (SB) inverting the first selection signal (S) bit by bit, to the output selection signal (O)
  • OSW output selection switches
  • the first reference signal R1 is an N+2 bit signal, and among a plurality of PMOS transistors included in the first current mirror 10-1, a PMOS transistor at a position corresponding to a bit value of "1" is The plurality of first reference switches 1SW are controlled so that they become reference transistors and are connected to the eleventh node N11.
  • the output selection signal O is an N+2 bit signal.
  • a PMOS transistor at a position corresponding to a bit value of "1" is controlled. It is connected to the 14 node (N14).
  • the first selection signal S is an N+2 bit signal, among a plurality of PMOS transistors included in the first current mirror 10-1.
  • the PMOS transistor at the position where the bit value corresponds to "1" is connected to the twelfth node N12.
  • the first non-selection signal SB is an N+2 bit signal, among a plurality of PMOS transistors included in the first current mirror 10-1.
  • the PMOS transistor at the position where the bit value corresponds to "1" is connected to the thirteenth node N13.
  • 6 is a timing diagram showing the operation of the control circuit 1-1.
  • the control circuit 1-1 sequentially shifts the first reference signal R1, the first selection signal S, the first non-selection signal SB, and the output selection signal O according to the clock signal DEMCLK. To control the dynamic element matching behavior.
  • the first reference signal R1 is an 18-bit signal in which bit 0 is 1 and the rest is 0, and the output selection signal O is an 18-bit signal in which bit 17 is 1 and the rest are 0,
  • the first selection signal (S) is an 18-bit signal in which bits 1 to 7 are 1 and the rest are 0, and the first non-selection signal (SB) is an 18-bit signal in which bits 8 to 16 are 1 and the rest are It is an 18-bit signal that is 0.
  • the control circuit 1-1 rotates the first reference signal R1, the output selection signal O, the first selection signal S, and the first non-selection signal SB to the left in T1, T2, and T3, respectively. It is shifted bit by bit.
  • the first current mirror 10 of FIG. 1 is similar to the first current mirror 10-1 of FIG. 2 except that the number of PMOS transistors is N+1 and does not provide the fourth reference current I R4. Since they are substantially the same, detailed descriptions are omitted.
  • the fourth current mirror 40 of FIG. 2 is the same as the first current mirror 10 of FIG. 1 in that it includes an NMOS transistor rather than a PMOS transistor, a detailed description thereof will be omitted.
  • the operation of the first switching circuit 100 of FIG. 1 and the fourth switching circuit 400 of FIG. 2 is also substantially the same as the operation of the first switching circuit 100-1 of FIG. 2, a detailed description thereof will be omitted. .
  • FIG. 4 is a circuit diagram showing the fifth current mirror 50 and the fifth switching circuit 500 of FIG. 2.
  • the fifth current mirror 50 includes M+2 PMOS transistors whose sources are commonly connected to the first power source VDD, and the M+2 PMOS transistors have a common gate connection.
  • a transistor to which the fifth reference current I R5 is provided by the fifth current mirror 50 is referred to as a reference transistor, and the rest is referred to as a mirror transistor.
  • One of the M+1 mirror transistors may be referred to as a dummy transistor or a dummy mirror transistor.
  • the dummy transistor may be selected by the dummy selection signal D.
  • a corresponding number (m) of mirror transistors is selected according to the second selection signal S2.
  • the drain of the reference transistor is connected to the 51st node N51.
  • m PMOS transistors selected according to the second selection signal S2 and drains of one PMOS transistor selected by the dummy selection signal D are connected to the 52nd node N52.
  • the fifth reference current I R5 is provided through the 51st node N21, and the third output current I O3 is provided through the 52nd node N52.
  • the fifth switching circuit 500 is also applied with a dynamic element matching technique.
  • the fifth switching circuit 500 includes a plurality of second reference switches 2SW controlled by a second reference signal R2, and a plurality of second selections controlled by a second selection signal S2. And a plurality of dummy select switches DSW controlled by the switch SSW2 and the dummy select signal D.
  • the second reference signal R2 is an M+2 bit signal, and among the plurality of PMOS transistors included in the fifth current mirror 50, the PMOS transistor at the position corresponding to the bit value "1" is the reference transistor.
  • the plurality of second reference switches 2SW are controlled to be connected to the 21st node N21.
  • the dummy selection signal D is an M+2 bit signal, and among the plurality of PMOS transistors included in the fifth current mirror 50, the PMOS transistor at the position corresponding to the bit value "1" is the 22nd node ( N22).
  • the second selection signal S2 is a signal of M+2 bits, among a plurality of PMOS transistors included in the fifth current mirror 50.
  • the PMOS transistor at the position corresponding to the bit value "1" is connected to the 22nd node N22.
  • 6 is a timing diagram showing the operation of the control circuit 1-1.
  • the control circuit 1-1 sequentially shifts the second reference signal R2, the second selection signal S2, and the dummy selection signal D according to the clock signal DEMCLK to control the dynamic element matching operation.
  • the second reference signal R2 is a 9-bit signal in which bit 0 is 1 and the rest is 0, and the dummy selection signal D is a 9-bit signal in which bit 8 is 1 and the rest is 0,
  • the second selection signal S2 is a 9-bit signal in which bits 1 to 2 are 1 and the rest are 0.
  • the control circuit 1-1 shifts the second reference signal R2, the dummy select signal D, and the second select signal S2 to the left by 1 bit in T1, T2, and T3.
  • the second current mirror 10 of FIGS. 1 and 2 is the same as the fifth current mirror 50 of FIG. 2 in that it includes an NMOS transistor rather than a PMOS transistor, and thus a detailed description thereof will be omitted.
  • FIG. 5 is a circuit diagram showing the sixth current mirror 60 and the sixth switching circuit 600 of FIG. 2.
  • the sixth current mirror 60 includes M+2 PMOS transistors whose sources are commonly connected to the first power source VDD, and the M+2 PMOS transistors have a common gate connection.
  • the sixth current mirror 60 it is sufficient to have only M+1 PMOS transistors, but by including M+2 PMOS transistors in consideration of the dummy transistors used in the fifth current mirror 50, the fifth switching circuit 500 and the The second selection signal S2 may be shared to control the sixth switching circuit 600.
  • a transistor to which the sixth reference current I R6 is provided by the sixth current mirror 60 is referred to as a reference transistor, and the rest is referred to as a mirror transistor.
  • the drain of the reference transistor is connected to the 61st node N61.
  • Drains of m transistors selected according to the second selection signal S2 among the total M+2 PMOS transistors are connected to the 62nd node N62.
  • the sixth reference current I R6 is provided through the 61 th node N61, and the fourth output current I O4 is provided through the 62 th node N62.
  • the sixth switching circuit 600 is also applied with a dynamic element matching technique.
  • the sixth switching circuit 600 includes a plurality of third reference switches 3SW controlled by a second reference signal R2, and a plurality of third selections controlled by a second selection signal S2. It includes a switch SSW3.
  • the second reference signal R2 is a signal of M+2 bits and is a PMOS transistor at a position corresponding to the bit value "1" among the plurality of PMOS transistors included in the sixth current mirror 60.
  • a plurality of third reference switches 3SW are controlled to become a reference transistor and are connected to the 61st node N61.
  • the second selection signal S2 is an M+2 bit signal among a plurality of PMOS transistors included in the sixth current mirror 60.
  • the PMOS transistor at the position corresponding to the bit value "1" is connected to the 62nd node N62.
  • control circuit 1-1 related to the sixth switching circuit 600 is the same as described above.
  • the third current mirror 30 of FIGS. 1 and 2 is the same as the sixth current mirror 60 of FIG. 2 in that it includes an NMOS transistor rather than a PMOS transistor, and thus a detailed description thereof will be omitted.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 일 실시예에 의한 전류 구동 디지털 아날로그 변환기는 제 1 기준 전류에 따라 전류를 미러링하는 제 1 전류 미러; 제 1 선택 신호에 따라 제 1 전류 미러로부터 제 2 기준 전류와 제 3 기준 전류를 출력하는 제 1 스위칭 회로; 제 2 기준 전류에 따라 전류를 미러링하는 제 2 전류 미러; 제 3 기준 전류에 따라 전류를 미러링하는 제 3 전류 미러; 제 2 선택 신호에 따라 상기 제 2 전류 미러로부터 제 1 출력 전류를 출력하는 제 2 스위칭 회로; 및 제 2 선택 신호에 따라 제 3 전류 미러로부터 제 2 출력 전류를 출력하는 제 3 스위칭 회로를 포함하되, 제 1 출력 전류와 상기 제 2 출력 전류의 합을 출력 전류로 제공한다.

Description

전류 구동 디지털 아날로그 변환기
본 기술은 전류 구동 디지털 아날로그 변환기에 관한 것으로서 플리커 노이즈가 저감된 전류 구동 디지털 아날로그 변환기에 관한 것이다.
종래의 전류 구동 디지털 아날로그 변환기(DAC: Digital-to-Analog Converter)는 디지털 값에 대응하는 전류비로 전류를 미러링하여 출력한다.
예를 들어 미국 특허 7847717호의 도 2에 이러한 종래의 회로가 개시되어 있다.
종래의 전류 구동 DAC에서는 기준 전류원의 노이즈가 전류비만큼 증폭되어 출력 전류에 부가되는 문제가 있다.
또한 종래의 전류 구동 DAC에서는 최대 전류비가 커짐에 따라 트랜지스터 개수가 증가하는 문제가 있다.
예를 들어 전류비가 최대 256인 경우 전류 미러용 트랜지스터를 256개 구비하고 이들을 개별적으로 스위칭한다.
만일 전류비를 낮게 설정하면 선택되지 않은 트랜지스터들은 사용되지 않으므로 활용도에 따라 회로의 면적이 과다하게 증가하는 문제가 있다.
본 기술은 노이즈가 저감된 전류 구동 DAC를 제공한다.
본 기술은 전류비가 높은 경우에도 트랜지스터의 개수를 줄여 회로 면적을 줄일 수 있는 전류 구동 DAC를 제공한다.
본 발명의 일 실시예에 의한 전류 구동 디지털 아날로그 변환기는 제 1 기준 전류에 따라 전류를 미러링하는 제 1 전류 미러; 제 1 선택 신호에 따라 제 1 전류 미러로부터 제 2 기준 전류와 제 3 기준 전류를 출력하는 제 1 스위칭 회로; 제 2 기준 전류에 따라 전류를 미러링하는 제 2 전류 미러; 제 3 기준 전류에 따라 전류를 미러링하는 제 3 전류 미러; 제 2 선택 신호에 따라 상기 제 2 전류 미러로부터 제 1 출력 전류를 출력하는 제 2 스위칭 회로; 및 제 2 선택 신호에 따라 제 3 전류 미러로부터 제 2 출력 전류를 출력하는 제 3 스위칭 회로를 포함하되, 제 1 출력 전류와 상기 제 2 출력 전류의 합을 출력 전류로 제공한다.
본 기술에 의한 전류 구동 DAC는 상대적으로 적은 수의 트랜지스터를 이용하여 전류비를 높일수 있다.
본 기술에 의한 전류 구동 DAC는 동적으로 소자를 변경함으로써 소자의 미스매치로 인한 에러를 줄일 수 있다.
도 1은 본 발명의 일 실시예에 의한 전류 구동 DAC를 나타내는 회로도.
도 2는 본 발명의 다른 실시예에 의한 전류 구동 DAC를 나타내는 회로도.
도 3은 도 2의 제 1 스위칭 회로를 나타내는 회로도.
도 4는 도 2의 제 5 스위칭 회로를 나타내는 회로도.
도 5는 도 3의 제 6 스위칭 회로를 나타내는 회로도.
도 6은 본 발명의 일 실시예에 의한 동적 소자 매칭 동작을 나타내는 파형도.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 개시한다.
도 1은 본 발명의 일 실시예에 의한 전류 구동 DAC(1000)를 나타내는 회로도이다.
본 실시예에서 전류 구동 DAC(1000)는 제어 회로(1), 기준 전류원(2), 제 1 전류 미러(10), 제 2 전류 미러(20), 제 3 전류 미러(30), 제 1 스위칭 회로(100), 제 2 스위칭 회로(200) 및 제 3 스위칭 회로(300)를 포함한다.
제 1 전류 미러(10)와 제 1 스위칭 회로(100)는 제 1 선택 신호(S)에 따라 기준 전류원(2)에서 제공하는 제 1 기준 전류(I R1 = Iref)를 복제하여 제 2 기준 전류(I R2)와 제 3 기준 전류(I R3)를 생성한다.
제 2 전류 미러(20)와 제 2 스위칭 회로(200)는 제 2 선택 신호(S2)에 따라 제 2 기준 전류(I R2)를 미러링하여 제 1 출력 전류(I O1)를 생성한다.
제 3 전류 미러(30)와 제 3 스위칭 회로(300)는 제 2 선택 신호(S2)에 따라 제 3 기준 전류(I R3)를 미러링하여 제 2 출력 전류(I O2)를 생성한다.
제어 회로(1)는 제 1 선택 신호(S), 제 2 선택 신호(S2)에 따라 제 1 내지 제 3 스위칭 회로(100 - 300)를 제어한다.
제어 회로(1)의 동작은 도 6의 타이밍도를 참조하여 구체적으로 개시한다.
도 1의 실시예에서 제 1 전류 미러(10)는 제 1 기준 전류(I R1)를 최대 N(N은 2 이상의 자연수)배까지 미러링 할 수 있다.
제 1 전류 미러(10)는 PMOS 트랜지스터를 이용하여 구성되는데 이를 이용한 전류 미러 회로는 잘 알려진 것이므로 구체적인 설명을 생략한다.
제 1 선택 신호(S)의 값이 n(n은 정수, 0 ≤ n ≤ N)에 대응하는 값을 가지는 경우 제 1 스위칭 회로(100)는 미러링되어 출력되는 전류 중 n에 대응하는 것을 제 2 기준 전류(I R2)로 출력하고 (N-n)에 대응하는 것을 제 3 기준 전류(I R3)로 출력한다.
이에 따라 제 2 기준 전류(I R2)는 수학식 1과 같이 표현되고, 제 3 기준 전류(I R3)는 수학식 2와 같이 표현된다.
Figure PCTKR2020011229-appb-img-000001
Figure PCTKR2020011229-appb-img-000002
본 실시예에서 제 2 전류 미러(20)는 제 2 기준 전류(I R2)를 최대 M(M은 2 이상의 자연수)배까지 미러링 할 수 있다.
제 2 전류 미러(20)는 더미 트랜지스터(21)를 더 포함한다.
제 2 전류 미러(20)는 NMOS 트랜지스터를 이용하여 구성되는데 이를 이용한 전류 미러 회로는 잘 알려진 것이므로 구체적인 설명을 생략한다.
제 2 선택 신호(S2)의 값이 m(m은 정수, 0 ≤ m ≤ M)에 대응하는 값을 가지는 경우 제 2 스위칭 회로(200)는 더미 트랜지스터(21)에서 미러링되는 전류를 포함하여 제 2 기준 전류(I R2)를 (m+1)배만큼 미러링하여 제 1 출력 전류(I O1)로 제공한다.
제 2 기준 전류(I R2)는 수학식 1과 같으므로 제 1 출력 전류(I O1)는 수학식 3과 같이 표현된다.
Figure PCTKR2020011229-appb-img-000003
본 실시예에서 제 3 전류 미러(30)는 제 3 기준 전류(I R3)를 최대 M+1배까지 미러링 할 수 있다.
제 3 전류 미러(30)는 NMOS 트랜지스터를 이용하여 구성되는데 이를 이용한 전류 미러 회로는 잘 알려진 것이므로 구체적인 설명을 생략한다.
제 2 선택 신호(S2)의 값이 m에 대응하는 값을 가지는 경우 제 3 스위칭 회로(300)는 제 3 기준 전류(I R3)를 m배만큼 미러링하여 제 2 출력 전류(I O2)로 제공한다.
제 3 기준 전류(I R3)는 수학식 2와 같으므로 제 2 출력 전류(I O2)는 수학식 4과 같이 표현된다.
Figure PCTKR2020011229-appb-img-000004
전류 구동 DAC(1000)에서 출력되는 출력 전류(Io)는 제 1 출력 전류(I O1)와 제 2 출력 전류(I O2)의 합으로서 수학식 5와 같이 표현된다.
Figure PCTKR2020011229-appb-img-000005
이에 따라 예를 들어 N = 16, M = 7이라고 하면 본 실시예에 의한 전류 구동 DAC는 0 ~ 128까지의 디지털 신호를 아날로그 신호로 변환할 수 있다.
수학식 5에서 m, n의 최대값은 각각 M, N이므로 종래와 같이 전류 미러를 구성하기 위해서는 약 N x (M+1)개의 트랜지스터를 필요로 한다.
본 실시예에서는 제 1 내지 제 3 전류 미러에 포함된 트랜지스터의 개수는 약 (N+2M)개이므로 종래의 기술에 비하여 트랜지스터의 개수를 현저하게 줄일 수 있다.
도 2는 본 발명의 다른 실시예에 의한 전류 구동 DAC(2000)를 나타내는 회로도이다.
도 2의 실시예는 차동 출력 신호를 제공하는 점을 제외하고 실질적으로는 도 1의 실시예와 동일하다.
도 2의 전류 구동 DAC(2000)는 제어 회로(1-1), 기준 전류원(2), 제 1 전류 미러(10-1), 제 2 전류 미러(20), 제 3 전류 미러(30), 제 1 스위칭 회로(100-1), 제 2 스위칭 회로(200) 및 제 3 스위칭 회로(300)를 포함한다.
제 1 전류 미러(10-1)는 제 1 기준 전류(I R1)를 복제하여 제 4 기준 전류(I R4 = I R1)를 제공하는 트랜지스터를 더 포함하는 점을 제외하고 도 1에 도시된 것과 동일하다.
마찬가지로 제 1 스위칭 회로(100-1)는 제 1 기준 전류(I R1 = Iref)를 복제한 제 4 기준 전류(I R4)를 더 출력하는 점을 제외하고 도 1에 도시된 것과 실질적으로 동일하다.
제 2 전류 미러(20), 제 2 스위칭 회로(200), 제 3 전류 미러(30), 제 3 스위칭 회로(300)의 구성 및 기능은 도 1에 도시된 것과 실질적으로 동일하다.
다만 도 2의 실시예에서 제 1 출력 전류(I O1)와 제 2 출력 전류(I O1)의 합은 제 1 차동 출력 전류(I ON)에 대응한다.
도 2의 전류 구동 DAC(2000)는 제 4 전류 미러(40), 제 5 전류 미러(50), 제 6 전류 미러(60), 제 4 스위칭 회로(400), 제 5 스위칭 회로(500) 및 제 6 스위칭 회로(600)를 더 포함한다.
제 4 전류 미러(40)는 PMOS 트랜지스터가 아닌 NMOS 트랜지스터를 이용하여 구현된 점을 제외하고 제 1 전류 미러(10)와 실질적으로 동일한 기능을 수행한다.
또한 제 5 전류 미러(50)는 NMOS 트랜지스터가 아닌 PMOS 트랜지스터를 이용하여 구현된 점을 제외하고 제 2 전류 미러(20)와 실질적으로 동일한 기능을 수행한다.
제 5 전류 미러(50)는 제 2 전류 미러(20)와 마찬가지로 추가 전류를 제공하는 더미 트랜지스터(51)를 더 포함한다.
또한 제 6 전류 미러(60)는 NMOS 트랜지스터가 아닌 PMOS 트랜지스터를 이용하여 구현된 점을 제외하고 제 3 전류 미러(30)와 실질적으로 동일한 기능을 수행한다.
제 4 스위칭 회로(400)는 제 1 스위칭 회로(100)와 마찬가지로 제 1 선택 신호(S)에 따라 제 4 기준 전류(I R4)로부터 제 5 기준 전류(I R5)와 제 6 기준 전류(I R6)를 출력한다.
전술한 바와 같이 제 4 기준 전류(I R4)는 제 1 기준 전류(I R1)와 크기가 동일하다.
또한 제 5 기준 전류(I R5)는 제 2 기준 전류(I R2)와 크기가 동일하고 제 6 기준 전류(I R6)는 제 3 기준 전류(I R3)와 크기가 동일하다.
제 5 스위칭 회로(500)는 제 2 스위칭 회로(200)와 마찬가지로 제 2 선택 신호(S2)에 따라 제 5 기준 전류(I R5)로부터 제 3 출력 전류(I O3)를 출력한다. 이때 제 3 출력 전류(I O3)는 제 1 출력 전류(I O1)와 크기가 동일하다.
제 6 스위칭 회로(600)는 제 3 스위칭 회로(300)와 마찬가지로 제 2 선택 신호(S2)에 따라 제 6 기준 전류(I R6)로부터 제 4 출력 전류(I O4)를 출력한다. 이때 제 4 출력 전류(I O4)는 제 2 출력 전류(I O2)와 크기가 동일하다.
제 3 출력 전류(I O3)와 제 4 출력 전류(I O4)의 합은 제 2 차동 출력 전류(I OP)에 대응하는데 크기는 제 1 차동 출력 전류(I ON)와 동일하며 출력 방향은 반대가 된다.
제어 회로(1-1)는 제 1 선택 신호(S), 제 2 선택 신호(S2)에 따라 제 1 내지 제 6 스위칭 회로(100-1 ~ 600)를 제어한다.
도 3은 도 2의 제 1 전류 미러(10-1)와 제 1 스위칭 회로(100-1)를 나타낸 회로도이다.
본 실시예에서 제 1 전류 미러(10-1)는 소스가 제 1 전원(VDD)에 공통 연결된 N+2개의 PMOS 트랜지스터를 포함하는데 N+2개의 PMOS 트랜지스터는 게이트가 공통 연결된다.
이하에서는 제 1 전류 미러(10-1)에서 기준 전류원과 연결되는 트랜지스터를 기준 트랜지스터, 나머지를 미러 트랜지스터로 지칭한다.
기준 트랜지스터의 드레인은 제 11 노드(N11)에 연결된다.
나머지 N+1개의 미러 트랜지스터 중 1개의 미러 트랜지스터는 제 14 노드(N14)에 연결된다.
나머지 N개의 미러 트랜지스터 중 제 1 선택 신호(S)에 따라 선택되는 n개의 미러 트랜지스터의 드레인은 제 12 노드(N12)에 연결되고, 제 1 선택 신호(S)에 따라 선택되지 않은 (N-n)개의 미러 트랜지스터의 드레인은 제 13 노드(N13)에 연결된다.
제 11 노드(N11)를 통해 제 1 기준 전류(I R1)가 제공되고, 제 12 노드(N12)를 통해 제 2 기준 전류(I R2)가 제공되고, 제 13 노드(N13)를 통해 제 3 기준 전류(I R2)가 제공되고, 제 14 노드(N14)를 통해 제 4 기준 전류(I R4)가 제공된다.
본 실시예에서 제 1 스위칭 회로(100-1)는 동적 소자 매칭(DEM: Dynamic Element Matching) 기술을 적용한다.
본 실시예에서는 일정한 주기마다 제 1 전류 미러(10-1)에 포함된 다수의 트랜지스터의 연결 관계를 순차적으로 변경하여 소자들 사이의 미스매치로 인한 문제를 해결할 수 있다.
예를 들어 초기에는 맨 좌측의 트랜지스터가 기준 트랜지스터에 대응하지만 일정한 주기마다 기준 트랜지스터의 위치가 점차 우측으로 쉬프트될 수 있다.
나머지 N+1 개의 미러 트랜지스터의 위치 역시 기준 트랜지스터의 쉬프트에 대응하여 초기의 위치를 기준으로 순차적으로 쉬프트될 수 있다.
동적 소자 매칭을 위해 제 1 스위칭 회로(100-1)는 제 1 기준 신호(R1)에 의해 제어되는 다수의 제 1 기준 스위치(1SW), 제 1 선택 신호(S)에 의해 제어되는 다수의 제 1 선택 스위치(SSW), 제 1 선택 신호(S)를 비트 단위로 반전한 제 1 비선택 스위치(SB)에 의해 제어되는 다수의 제 1 비선택 스위치(BSW), 출력 선택 신호(O)에 의해 제어되는 다수의 출력 선택 스위치(OSW)를 포함한다.
본 실시예에서 제 1 기준 신호(R1)는 N+2 비트의 신호로서 제 1 전류 미러(10-1)에 포함된 다수의 PMOS 트랜지스터 중 비트값이 "1"에 대응하는 위치의 PMOS 트랜지스터가 기준 트랜지스터가 되어 제 11 노드(N11)에 연결되도록 다수의 제 1 기준 스위치(1SW)를 제어한다.
본 실시예에서 출력 선택 신호(O)는 N+2 비트의 신호로서 제 1 전류 미러(10-1)에 포함된 다수의 PMOS 트랜지스터 중 비트값이 "1"에 대응하는 위치의 PMOS 트랜지스터가 제 14 노드(N14)에 연결된다.
본 실시예에서 제 1 선택 신호(S)는 N+2 비트의 신호로서 제 1 전류 미러(10-1)에 포함된 다수의 PMOS 트랜지스터 중 비트값이 "1"에 대응하는 위치의 PMOS 트랜지스터가 제 12 노드(N12)에 연결된다.
본 실시예에서 제 1 비선택 신호(SB)는 N+2 비트의 신호로서 제 1 전류 미러(10-1)에 포함된 다수의 PMOS 트랜지스터 중 비트값이 "1"에 대응하는 위치의 PMOS 트랜지스터가 제 13 노드(N13)에 연결된다.
도 6은 제어 회로(1-1)의 동작을 나타내는 타이밍도이다.
도 6의 파형도는 N = 16, M = 7, n = 8, m = 2 인 경우를 기준으로 작성된 것이다.
제어 회로(1-1)는 클록 신호(DEMCLK)에 따라 제 1 기준 신호(R1), 제 1 선택 신호(S), 제 1 비선택 신호(SB), 출력 선택 신호(O)를 순차적으로 쉬프트하여 동적 원소 매칭 동작을 제어한다.
예를 들어 T0에서 제 1 기준 신호(R1)는 0번 비트가 1이고 나머지는 0인 18비트 신호이고, 출력 선택 신호(O)는 17번 비트가 1이고 나머지는 0인 18비트 신호이고, 제 1 선택 신호(S)는 1번에서 7번까지의 비트가 1이고 나머지는 0인 18비트 신호이고, 제 1 비선택 신호(SB)는 8번에서 16번까지의 비트가 1이고 나머지는 0인 18비트 신호이다.
제어 회로(1-1)는 T1, T2, T3에서 제 1 기준 신호(R1), 출력 선택 신호(O), 제 1 선택 신호(S), 제 1 비선택 신호(SB)를 각각 왼쪽으로 1비트씩 쉬프트한다.
도 1의 제 1 전류 미러(10)는 PMOS 트랜지스터의 개수가 N+1개로서 제 4 기준 전류(I R4)를 제공하지 않는 점을 제외하고 도 2의 제 1 전류 미러(10-1)와 실질적으로 동일하므로 구체적인 설명을 생략한다.
또한 도 2의 제 4 전류 미러(40)는 PMOS 트랜지스터가 아닌 NMOS 트랜지스터를 포함하는 점에서 도 1의 제 1 전류 미러(10)와 동일하므로 구체적인 설명을 생략한다.
이에 따라 도 1의 제 1 스위칭 회로(100)와 도 2의 제 4 스위칭 회로(400)의 동작 역시 도 2의 제 1 스위칭 회로(100-1)의 동작과 실질적으로 동일하므로 구체적인 설명을 생략한다.
도 4는 도 2의 제 5 전류 미러(50)와 제 5 스위칭 회로(500)를 나타낸 회로도이다.
본 실시예에서 제 5 전류 미러(50)는 소스가 제 1 전원(VDD)에 공통 연결된 M+2개의 PMOS 트랜지스터를 포함하는데 M+2개의 PMOS 트랜지스터는 게이트가 공통 연결된다.
이하에서는 제 5 전류 미러(50)에서 제 5 기준 전류(I R5)가 제공되는 트랜지스터를 기준 트랜지스터, 나머지를 미러 트랜지스터로 지칭한다.
M+1개의 미러 트랜지스터 중 하나는 더미 트랜지스터 또는 더미 미러 트랜지스터로 지칭할 수 있다.
더미 트랜지스터는 더미 선택 신호(D)에 의해서 선택이 될 수 있다.
나머지 M개의 미러 트랜지스터 중 제 2 선택 신호(S2)에 따라 대응하는 개수(m)의 미러 트랜지스터가 선택된다.
기준 트랜지스터의 드레인은 제 51 노드(N51)에 연결된다.
M+2개의 PMOS 트랜지스터 중 제 2 선택 신호(S2)에 따라 선택되는 m개의 PMOS 트랜지스터와 더미 선택 신호(D)에 의해 선택된 1 개의 PMOS 트랜지스터의 드레인은 제 52 노드(N52)에 연결된다.
제 51 노드(N21)를 통해 제 5 기준 전류(I R5)가 제공되고, 제 52 노드(N52)를 통해 제 3 출력 전류(I O3)가 제공된다.
본 실시예에서 제 5 스위칭 회로(500) 역시 동적 소자 매칭 기술이 적용된다.
동적 소자 매칭을 위해 제 5 스위칭 회로(500)는 제 2 기준 신호(R2)에 의해 제어되는 다수의 제 2 기준 스위치(2SW), 제 2 선택 신호(S2)에 의해 제어되는 다수의 제 2 선택 스위치(SSW2), 더미 선택 신호(D)에 의해 제어되는 다수의 더미 선택 스위치(DSW)를 포함한다.
본 실시예에서 제 2 기준 신호(R2)는 M+2 비트의 신호로서 제 5 전류 미러(50)에 포함된 다수의 PMOS 트랜지스터 중 비트값 "1"에 대응하는 위치의 PMOS 트랜지스터가 기준 트랜지스터가 되어 제 21 노드(N21)에 연결되도록 다수의 제 2 기준 스위치(2SW)를 제어한다.
본 실시예에서 더미 선택 신호(D)는 M+2 비트의 신호로서 제 5 전류 미러(50)에 포함된 다수의 PMOS 트랜지스터 중 비트값 "1"에 대응하는 위치의 PMOS 트랜지스터가 제 22 노드(N22)에 연결된다.
본 실시예에서 제 2 선택 신호(S2)는 M+2 비트의 신호로서 제 5 전류 미러(50)에 포함된 다수의 PMOS 트랜지스터 중 비트값 "1"에 대응하는 위치의 PMOS 트랜지스터가 제 22 노드(N22)에 연결된다.
도 6은 제어 회로(1-1)의 동작을 나타내는 타이밍도이다.
제어 회로(1-1)는 클록 신호(DEMCLK)에 따라 제 2 기준 신호(R2), 제 2 선택 신호(S2), 더미 선택 신호(D)를 순차적으로 쉬프트하여 동적 원소 매칭 동작을 제어한다.
예를 들어 T0에서 제 2 기준 신호(R2)는 0번 비트가 1이고 나머지는 0인 9비트 신호이고, 더미 선택 신호(D)는 8번 비트가 1이고 나머지는 0인 9비트 신호이고, 제 2 선택 신호(S2)는 1번에서 2번까지의 비트가 1이고 나머지는 0인 9비트 신호이다.
제어 회로(1-1)는 T1, T2, T3에서 제 2 기준 신호(R2), 더미 선택 신호(D), 제 2 선택 신호(S2)를 각각 왼쪽으로 1비트씩 쉬프트한다.
도 1, 2의 제 2 전류 미러(10)는 PMOS 트랜지스터가 아닌 NMOS 트랜지스터를 포함하는 점에서 도 2의 제 5 전류 미러(50)와 동일하므로 구체적인 설명을 생략한다.
이에 따라 도 1, 도 2의 제 2 스위칭 회로(200)의 동작과 실질적으로 동일하므로 구체적인 설명을 생략한다.
도 5는 도 2의 제 6 전류 미러(60)와 제 6 스위칭 회로(600)를 나타낸 회로도이다.
본 실시예에서 제 6 전류 미러(60)는 소스가 제 1 전원(VDD)에 공통 연결된 M+2개의 PMOS 트랜지스터를 포함하는데 M+2개의 PMOS 트랜지스터는 게이트가 공통 연결된다.
제 6 전류 미러(60)에서는 M+1개의 PMOS 트랜지스터만 있어도 충분하나 제 5 전류 미러(50)에서 사용되는 더미 트랜지스터를 고려하여 M+2 개의 PMOS 트랜지스터를 포함함으로써 제 5 스위칭 회로(500)와 제 6 스위칭 회로(600)를 제어하는데 제 2 선택 신호(S2)를 공유할 수 있다.
이하에서는 제 6 전류 미러(60)에서 제 6 기준 전류(I R6)가 제공되는 트랜지스터를 기준 트랜지스터, 나머지를 미러 트랜지스터로 지칭한다.
기준 트랜지스터의 드레인은 제 61 노드(N61)에 연결된다.
총 M+2개의 PMOS 트랜지스터 중 제 2 선택 신호(S2)에 따라 선택되는 m개의 트랜지스터의 드레인은 제 62 노드(N62)에 연결된다.
제 61 노드(N61)를 통해 제 6 기준 전류(I R6)가 제공되고, 제 62 노드(N62)를 통해 제 4 출력 전류(I O4)가 제공된다.
본 실시예에서 제 6 스위칭 회로(600) 역시 동적 소자 매칭 기술이 적용된다.
동적 소자 매칭을 위해 제 6 스위칭 회로(600)는 제 2 기준 신호(R2)에 의해 제어되는 다수의 제 3 기준 스위치(3SW), 제 2 선택 신호(S2)에 의해 제어되는 다수의 제 3 선택 스위치(SSW3)를 포함한다.
전술한 바와 같이 본 실시예에서 제 2 기준 신호(R2)는 M+2 비트의 신호로서 제 6 전류 미러(60)에 포함된 다수의 PMOS 트랜지스터 중 비트값 "1"에 대응하는 위치의 PMOS 트랜지스터가 기준 트랜지스터가 되어 제 61 노드(N61)에 연결되도록 다수의 제 3 기준 스위치(3SW)를 제어한다.
전술한 바와 같이 본 실시예에서 제 2 선택 신호(S2)는 M+2 비트의 신호로서 제 6 전류 미러(60)에 포함된 다수의 PMOS 트랜지스터 중 비트값 "1"에 대응하는 위치의 PMOS 트랜지스터가 제 62 노드(N62)에 연결된다.
제 6 스위칭 회로(600)와 관련된 제어 회로(1-1)의 동작은 전술한 바와 동일하다.
도 1, 2의 제 3 전류 미러(30)는 PMOS 트랜지스터가 아닌 NMOS 트랜지스터를 포함하는 점에서 도 2의 제 6 전류 미러(60)와 동일하므로 구체적인 설명을 생략한다.
이에 따라 도 1, 도 2의 제 3 스위칭 회로(300)의 동작은 도 2의 제 6 스위칭 회로(600)의 동작과 실질적으로 동일하므로 구체적인 설명을 생략한다.
본 발명의 권리범위는 이상의 개시로 한정되는 것은 아니다. 본 발명의 권리범위는 청구범위에 문언적으로 기재된 범위와 그 균등범위를 기준으로 해석되어야 한다.

Claims (13)

  1. 제 1 기준 전류에 따라 전류를 미러링하는 제 1 전류 미러;
    제 1 선택 신호에 따라 상기 제 1 전류 미러로부터 제 2 기준 전류와 제 3 기준 전류를 출력하는 제 1 스위칭 회로;
    상기 제 2 기준 전류에 따라 전류를 미러링하는 제 2 전류 미러;
    상기 제 3 기준 전류에 따라 전류를 미러링하는 제 3 전류 미러;
    제 2 선택 신호에 따라 상기 제 2 전류 미러로부터 제 1 출력 전류를 출력하는 제 2 스위칭 회로; 및
    상기 제 2 선택 신호에 따라 상기 제 3 전류 미러로부터 제 2 출력 전류를 출력하는 제 3 스위칭 회로;
    를 포함하되, 상기 제 1 출력 전류와 상기 제 2 출력 전류의 합을 출력 전류로 제공하는 전류 구동 디지털 아날로그 변환기.
  2. 청구항 1에 있어서, 제 1 기준 전류를 제공하는 기준 전류원을 더 포함하는 전류 구동 디지털 아날로그 변환기.
  3. 청구항 1에 있어서, 상기 제 1 전류 미러는 상기 제 1 기준 전류를 최대 N(N은 자연수)배 미러링하는 전류 구동 디지털 아날로그 변환기.
  4. 청구항 3에 있어서, 상기 제 1 선택 신호의 값이 n(n은 0≤n≤N인 정수)에 대응하는 경우 상기 제 1 스위칭 회로는 상기 제 2 기준 전류가 상기 제 1 기준 전류의 n배가 되도록 제어하고 상기 제 3 기준 전류가 상기 제 2 기준 전류의 (N-n)배가 되도록 제어하는 전류 구동 디지털 아날로그 변환기.
  5. 청구항 3에 있어서, 상기 제 2 전류 미러는 상기 제 2 기준 전류를 (M+1)(M은 자연수)배 미러링하고, 상기 제 3 전류 미러는 상기 제 3 기준 전류를 M 배 미러링하는 전류 구동 디지털 아날로그 변환기.
  6. 청구항 5에 있어서, 상기 제 2 선택 신호의 값이 m(m은 0≤m≤M인 정수)에 대응하는 경우 상기 제 2 스위칭 회로는 상기 제 1 출력 전류가 상기 제 2 기준 전류의 (m+1)배가 되도록 제어하고 상기 제 3 스위칭 회로는 상기 제 2 출력 전류가 상기 제 3 기준 전류의 m배가 되도록 제어하는 전류 구동 디지털 아날로그 변환기.
  7. 청구항 6에 있어서, 상기 출력 전류는 상기 제 1 기준 전류의 (N x m + n)배에 대응하는 전류 구동 디지털 아날로그 변환기.
  8. 청구항 1에 있어서, 상기 제 1 선택 신호와 상기 제 2 선택 신호에 따라 상기 제 1 스위칭 회로, 상기 제 2 스위칭 회로 및 상기 제 3 스위칭 회로를 제어하는 제어 회로를 더 포함하는 전류 구동 디지털 아날로그 변환기.
  9. 청구항 1에 있어서, 상기 제 1 전류 미러는 상기 제 1 기준 전류가 제공되는 기준 트랜지스터와 상기 제 1 기준 전류를 미러링하는 다수의 미러 트랜지스터를 포함하고, 상기 제 1 스위칭 회로는 상기 제 1 선택 신호에 따라 상기 다수의 미러 트랜지스터의 출력을 선택하여 상기 제 2 기준 전류로 제공하는 다수의 제 1 선택 스위치와 상기 제 1 선택 신호에 따라 선택되지 않은 상기 다수의 미러 트랜지스터의 출력을 선택하여 상기 제 3 기준 전류로 제공하는 다수의 제 1 비선택 스위치 포함하는 전류 구동 디지털 아날로그 변환기.
  10. 청구항 1에 있어서, 상기 제 2 전류 미러는 상기 제 2 기준 전류가 제공되는 기준 트랜지스터와 상기 제 2 기준 전류를 미러링하는 다수의 미러 트랜지스터를 포함하고, 상기 제 2 스위칭 회로는 상기 제 2 선택 신호에 따라 상기 다수의 미러 트랜지스터의 출력을 선택하여 상기 제 1 출력 전류로 제공하는 다수의 제 2 선택 스위치를 포함하는 전류 구동 디지털 아날로그 변환기.
  11. 청구항 10에 있어서, 상기 제 2 스위칭 회로는 상기 다수의 미러 트랜지스터 중 상기 제 2 선택 신호에 따라 선택되지 않은 하나의 미러 트랜지스터의 출력을 선택하여 상기 제 1 출력 전류에 더하여 제공하는 더미 선택 스위치를 포함하는 전류 구동 디지털 아날로그 변환기.
  12. 청구항 1에 있어서, 상기 제 3 전류 미러는 상기 제 3 기준 전류가 제공되는 기준 트랜지스터와 상기 제 3 기준 전류를 미러링하는 다수의 미러 트랜지스터를 포함하고, 상기 제 3 스위칭 회로는 상기 제 2 선택 신호에 따라 상기 다수의 미러 트랜지스터의 출력을 선택하여 상기 제 2 출력 전류로 제공하는 다수의 제 3 선택 스위치를 포함하는 전류 구동 디지털 아날로그 변환기.
  13. 청구항 1에 있어서,
    제 1 기준 전류와 동일한 크기의 제 4 기준 전류에 따라 전류를 미러링하는 제 4 전류 미러;
    상기 제 1 선택 신호에 따라 상기 제 4 전류 미러로부터 제 5 기준 전류와 제 6 기준 전류를 출력하는 제 4 스위칭 회로;
    상기 제 5 기준 전류에 따라 전류를 미러링하는 제 5 전류 미러;
    상기 제 6 기준 전류에 따라 전류를 미러링하는 제 6 전류 미러;
    상기 제 2 선택 신호에 따라 상기 제 5 전류 미러로부터 제 3 출력 전류를 출력하는 제 5 스위칭 회로; 및
    상기 제 2 선택 신호에 따라 상기 제 6 전류 미러로부터 제 4 출력 전류를 출력하는 제 6 스위칭 회로;
    를 더 포함하되,
    상기 제 1 출력 전류와 상기 제 2 출력 전류의 합을 제 1 차동 출력 전류로 제공하고, 상기 제 3 출력 전류와 상기 제 4 출력 전류의 합을 제 2 차동 출력 전류로 제공하는 전류 구동 디지털 아날로그 변환기.
PCT/KR2020/011229 2019-09-17 2020-08-24 전류 구동 디지털 아날로그 변환기 WO2021054629A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190114092A KR102164755B1 (ko) 2019-09-17 2019-09-17 전류 구동 디지털 아날로그 변환기
KR10-2019-0114092 2019-09-17

Publications (1)

Publication Number Publication Date
WO2021054629A1 true WO2021054629A1 (ko) 2021-03-25

Family

ID=72847035

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/011229 WO2021054629A1 (ko) 2019-09-17 2020-08-24 전류 구동 디지털 아날로그 변환기

Country Status (2)

Country Link
KR (1) KR102164755B1 (ko)
WO (1) WO2021054629A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4351000A1 (en) * 2022-09-28 2024-04-10 Infineon Technologies Austria AG Power supply and setpoint voltage generation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100131729A (ko) * 2009-06-08 2010-12-16 (주) 지안 비스위칭 방식을 이용하는 램프 신호 발생기 및 이를 포함하는 이미지 센서
KR101085911B1 (ko) * 2004-07-30 2011-11-23 매그나칩 반도체 유한회사 유기전계 발광장치
KR20120115567A (ko) * 2004-09-10 2012-10-18 트라이던트 마이크로시스템즈, 인크. 매트릭스형 ｌｃｄ 패널을 구동하는 장치 및 액정 디스플레이
KR101346385B1 (ko) * 2004-12-13 2014-01-02 모사이드 테크놀로지스, 인코포레이티드 누설 보상된 디지털/아날로그 컨버터
KR20180068175A (ko) * 2016-12-13 2018-06-21 엘지디스플레이 주식회사 외부 보상용 드라이버 집적회로와 그를 포함한 표시장치, 및 표시장치의 데이터 보정방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847717B2 (en) 2009-04-01 2010-12-07 Texas Instruments Incorporated Low noise current steering DAC
US8943251B2 (en) 2012-05-14 2015-01-27 Infineon Technologies Austria Ag System and method for processing device with differentiated execution mode
KR20170000542A (ko) 2015-06-24 2017-01-03 삼성전자주식회사 플리커 노이즈를 저감하는 전류 dac 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101085911B1 (ko) * 2004-07-30 2011-11-23 매그나칩 반도체 유한회사 유기전계 발광장치
KR20120115567A (ko) * 2004-09-10 2012-10-18 트라이던트 마이크로시스템즈, 인크. 매트릭스형 ｌｃｄ 패널을 구동하는 장치 및 액정 디스플레이
KR101346385B1 (ko) * 2004-12-13 2014-01-02 모사이드 테크놀로지스, 인코포레이티드 누설 보상된 디지털/아날로그 컨버터
KR20100131729A (ko) * 2009-06-08 2010-12-16 (주) 지안 비스위칭 방식을 이용하는 램프 신호 발생기 및 이를 포함하는 이미지 센서
KR20180068175A (ko) * 2016-12-13 2018-06-21 엘지디스플레이 주식회사 외부 보상용 드라이버 집적회로와 그를 포함한 표시장치, 및 표시장치의 데이터 보정방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4351000A1 (en) * 2022-09-28 2024-04-10 Infineon Technologies Austria AG Power supply and setpoint voltage generation

Also Published As

Publication number Publication date
KR102164755B1 (ko) 2020-10-14

Similar Documents

Publication Publication Date Title
WO2010027222A4 (ko) 디더링 스위치를 구비하는 증폭기 및 상기 증폭기를 사용하는 디스플레이 구동회로
WO2013100686A1 (ko) 유기발광다이오드 표시장치의 문턱전압 센싱 회로
WO2014088265A1 (ko) 다채널 초전도양자간섭장치를 조절하기 위한 디지털 신호 전송 장치
WO2012015224A2 (en) Variable resister having resistance varying geometrically ratio and control method thereof
WO2020004743A1 (ko) 화소 및 이를 포함하는 표시장치
WO2013039361A1 (en) Illumination apparatus including semiconductor light emitting diodes
WO2017015984A1 (zh) 驱动电路
WO2021054629A1 (ko) 전류 구동 디지털 아날로그 변환기
WO2010005192A2 (ko) 감마전압생성기 및 상기 감마전압생성기를 구비하는 ｄａｃ
WO2019132216A1 (en) Electroluminescent display device and method for driving the same
WO2018097405A1 (ko) 디지털 아날로그 변환부로 제어되는 전압제어 전류원을 이용한 주소형 화재감지장치 및 이를 포함하는 화재탐지 시스템
WO2020105860A1 (ko) 주사 구동부
WO2016106843A1 (zh) 显示面板及其驱动电路
WO2015102274A1 (ko) 채널 길이 변화에 따른 전류의 온도 의존성을 근거로 한 온도 감지 장치 및 온도 감지 방법
WO2016192199A1 (zh) 一种扫描驱动电路
WO2019083267A2 (ko) 센서의 신호를 읽어 출력하는 반도체 장치
WO2021167129A1 (ko) 아날로그 디지털 컨버터
WO2020235731A1 (ko) 디스플레이 장치의 출력 드라이버
WO2018221780A1 (ko) 동시 스위칭 잡음을 제거하는 송신기 및 이에 있어서 데이터 전송 방법
WO2021172712A1 (ko) 전류 모드 로직 회로
WO2024106980A1 (ko) 디스플레이를 위한 구동 집적 회로
WO2021145480A1 (ko) 아날로그 디지털 컨버터
WO2015170845A1 (ko) 저전압 차동 신호 전송기
WO2018199526A1 (ko) 아날로그 디지털 변환 장치
WO2024071892A1 (ko) 디스플레이 구동장치 및 이를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20865115

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20865115

Country of ref document: EP

Kind code of ref document: A1