WO2018199526A1 - 아날로그 디지털 변환 장치 - Google Patents

아날로그 디지털 변환 장치 Download PDF

Info

Publication number
WO2018199526A1
WO2018199526A1 PCT/KR2018/004387 KR2018004387W WO2018199526A1 WO 2018199526 A1 WO2018199526 A1 WO 2018199526A1 KR 2018004387 W KR2018004387 W KR 2018004387W WO 2018199526 A1 WO2018199526 A1 WO 2018199526A1
Authority
WO
WIPO (PCT)
Prior art keywords
analog
digital
converter
output
digital converter
Prior art date
Application number
PCT/KR2018/004387
Other languages
English (en)
French (fr)
Inventor
김수환
이주열
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Publication of WO2018199526A1 publication Critical patent/WO2018199526A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/46—Analogue/digital converters using delta-sigma modulation as an intermediate step using a combination of at least one delta-sigma modulator in series with at least one analogue/digital converter of a different type

Definitions

  • the present invention relates to an analog-to-digital converter, and more particularly, to an analog-to-digital converter that performs analog-to-digital conversion operations of different modes according to modes.
  • ADC analog to digital converter
  • SD sigma delta
  • the sigma delta type analog-to-digital converter includes a sigma delta modulator (SDM) 10 and a decimator 20 that performs oversampling and noise shaping, and obtains a relatively high resolution digital signal.
  • SDM sigma delta modulator
  • the sigma delta modulator 10 receives an analog input signal A and outputs a digital modulated signal DM.
  • the frequency component corresponding to the noise is shaped outside the signal band.
  • the decimator 20 outputs the digital signal D by removing noise components outside the signal band from the digital modulated signal DM through filtering.
  • FIG. 2 is a block diagram illustrating the sigma delta modulator of FIG. 1.
  • the sigma delta modulator 10 includes an operation unit 11, a loop filter 12, an analog to digital converter 13, and a digital to analog converter (DAC).
  • the calculating part 11 subtracts the output of the digital-to-analog converter 14 from the analog signal A, and outputs it.
  • the loop filter 12 filters and outputs the output of the calculator 11.
  • the analog-to-digital converter 13 converts the output of the loop filter 12 into a digital signal and outputs a digital modulated signal DM.
  • the digital-to-analog converter 14 converts the digital modulated signal DM output from the analog-to-digital converter 13 into an analog signal and outputs the analog signal.
  • the sigma delta analog-to-digital converter of such a structure is advantageous in that high-resolution digital conversion is possible, but it has a disadvantage of relatively high power consumption.
  • the present invention provides a general-purpose analog-to-digital converter capable of selectively changing the operation method.
  • Digital to analog converter is analog to digital converter; A digital analog converter for converting the output of the analog to digital converter; A first calculating unit calculating an input signal and an output of the digital analog converter; A loop filter for filtering the output of the first calculator; A switching circuit for providing an input signal to the input of the analog to digital converter in a first mode and for providing the output of the loop filter to the input of an analog to digital converter in a second mode; And a digital filter for filtering the output of the analog to digital converter.
  • the analog-to-digital converter according to the present invention provides a general-purpose analog-to-digital converter that can selectively change the operation method.
  • the analog-to-digital converter according to the present invention can operate as a delta sigma-type analog-to-digital converter when a high resolution signal is required, and operate as a low-resolution analog-to-digital converter when an operation that does not require a high resolution signal can reduce power consumption. .
  • 1 is a block diagram showing an analog-to-digital converter of the conventional sigma delta modulation method.
  • FIG. 2 is a block diagram illustrating the structure of a delta sigma modulator.
  • FIG. 3 is a block diagram of an analog-to-digital converter according to an embodiment of the present invention.
  • FIG. 4 is a circuit diagram of a temperature sensor providing a temperature signal.
  • FIG. 5 is a detailed block diagram of an analog-digital converter receiving the temperature signal of FIG. 4.
  • FIG. 5 is a detailed block diagram of an analog-digital converter receiving the temperature signal of FIG. 4.
  • FIG. 6 is a block diagram illustrating an analog to digital converter for performing noise shaping.
  • FIG. 7 is a graph showing the characteristics of the analog-to-digital converter of FIG.
  • FIG. 8 is a graph showing the characteristics of the sigma delta modulator of FIG.
  • FIG. 3 is a block diagram illustrating an analog-to-digital converter according to an embodiment of the present invention.
  • Analog-to-digital converter includes a sigma delta modulator 100 and a digital filter 200.
  • the sigma delta modulator 100 includes an analog-digital converter 110, a loop filter 120, a first calculator 130, a switching circuit 140, a second calculator 150, a digital-to-analog converter 160, a code converter. 170, the controller 180 may be included.
  • the sigma delta modulator 100 performs an analog-to-digital conversion operation according to the first mode or the second mode.
  • the first mode is an operation suitable for obtaining a relatively low resolution digital signal, which has relatively low energy consumption.
  • the input signal A or the temperature signal T is converted to digital by the analog-to-digital converter 110 without the loop filter 120.
  • the temperature signal T may be referred to as a second input signal as an example of a signal sufficient even when converted into a relatively low resolution digital signal.
  • the temperature signal T and the input signal A are input to the switching circuit 140 through separate input ports, but the temperature signal T is a port to which the input signal A is input. It can also be entered through.
  • the second mode is an operation suitable for obtaining a relatively high resolution digital signal, which is relatively energy consuming.
  • the input signal A is converted into a digital signal using the entire configuration of the sigma delta modulator 100 including the loop filter 120.
  • the sigma delta modulator 100 converts the input signal A or the temperature signal T from the analog-to-digital converter 110 to digital according to the control of the controller 180 in the first mode. DM) can be output.
  • the controller 180 controls the switching circuit 140 to directly input the input signal A or the temperature signal T to the analog-digital converter 110.
  • controller 180 deactivates the loop filter 120, the code converter 170, the digital analog converter 160, and the like except for the analog-digital converter 110, the switching circuit 140, and the second calculator 150. can do.
  • the digital filter 200 may output the digital signal D by filtering or bypassing the digital modulated signal DM under the control of the controller 180.
  • the sigma delta modulator 110 provides the input signal A to the first calculator 130 under the control of the controller 160 in the second mode.
  • the first calculator 130 provides the loop filter 120 with a difference between the input signal A and the output signal of the digital-to-analog converter 160.
  • the loop filter 120 filters and outputs the output of the first calculator 130.
  • the switching circuit 140 provides the output of the loop filter 120 to the second calculator 150.
  • the switching circuit 140 may further provide the input signal A to the second calculator 150.
  • the second calculator 150 calculates and outputs signals input to the second calculator 150.
  • the second calculator 150 may be omitted and the signal provided by the loop filter 120 may be switched to the switching circuit 140. It may be input directly to the analog-to-digital converter 110 via the).
  • the analog-to-digital converter 110 converts the input analog signal X into digital and outputs a digital modulated signal DM.
  • the digital modulated signal DM is provided to the digital filter 200 as a noise shaped oversampling signal.
  • the digital filter 200 outputs a digital signal D from which noise components are removed through a decimation operation.
  • the digital modulated signal DM may be directly provided to the digital analog converter 160 or input to the digital analog converter 160 via the code converter 170.
  • the code converter 170 may encode and output the digital modulated signal DM.
  • the analog-to-digital converter 110 outputs a multi-bit signal in the form of a binary code.
  • the digital-to-analog converter 160 converts a multi-bit digital value in the form of a thermometer code into an analog value.
  • the digital-to-analog converter 160 receives a 15-bit thermometer code.
  • thermometer code The number of 1s in the thermometer code is equal to the decimal value of the 4-bit binary code.
  • the digital-to-analog converter 160 includes 15 units, and each unit receives a corresponding bit in a 15-bit thermometer code.
  • Each unit outputs an analog voltage according to the value of the corresponding bit, and the digital analog converter 160 sums the output voltages of all units to output the final analog voltage.
  • the code converter 170 may convert a digital signal in binary code form into a thermometer code.
  • the code conversion unit 170 includes a first code conversion unit 171 and a second code conversion unit 172 connected in series.
  • the first code converter 171 converts the digital modulated signal DM in the form of a binary code output from the analog-to-digital converter 110 into a thermometer code form.
  • the second code converter 172 may use the thermometer code input from the first code converter 171 to reduce mismatches between the plurality of digital analog converter units existing in the digital analog converter 160. Change the position of 1 and 0 arbitrarily and print it out.
  • thermometer code output according to the input time point may vary.
  • the controller 180 controls each component of the sigma delta modulator 100 to perform an operation corresponding thereto.
  • the controller 180 may control the operation of the digital filter 200 according to the mode.
  • the digital filter 200 performs the function of the decimation filter in the second mode.
  • the digital filter 200 outputs the digital modulated signal DM as a digital signal D as it is or according to the type of the analog to digital converter 110 in the first mode or filters the digital modulated signal DM to filter the digital signal D. You can output
  • the digital filter 200 may output a digital signal D by performing an operation of the decimation filter.
  • the digital filter 200 may bypass the input digital modulation signal DM and output the digital signal D as a digital signal.
  • FIG. 4 is a circuit diagram illustrating an example of a temperature sensor that outputs a temperature signal.
  • the temperature sensor has a first width of 1: K (K is a real number) and a gate connected to a first PMOS transistor P1 and a third PMOS transistor.
  • K is a real number
  • the second PMOS transistor P2 and the fourth PMOS transistor P4 include a first PNP transistor Q0 and a second PNP transistor Q1 having a common ground.
  • a power supply voltage VDD is applied to the sources of the first PMOS transistor P1 and the third PMOS transistor P3.
  • the drain of the first PMOS transistor P1 is connected to the source of the second PMOS transistor P2, and the drain of the third PMOS transistor P3 is connected to the source of the fourth PMOS transistor P4.
  • the emitter of the first PNP transistor Q0 is connected to the drain of the second PMOS transistor P2 and the emitter of the second PNP transistor Q1 is connected to the drain of the fourth PMOS transistor P4 and the first PNP transistor Q0 ) And the collector of the second PNP transistor Q1 are commonly grounded.
  • the sizes of the first PNP transistor Q0 and the second PNP transistor Q1 are designed to be the same, so that the ratio of the current flowing through each collector is 1: K.
  • the temperature signal T is the first temperature signal VBE0 output from the emitter of the first PNP transistor Q0 and the second temperature signal VBE1 output from the emitter of the second PNP transistor Q1. ).
  • the first temperature signal VBE0 and the second temperature signal VBE1 have a differential signal form that vibrates about a common voltage as the temperature changes.
  • FIG. 5 is a block diagram illustrating an analog to digital converter 110 for converting the temperature signal of FIG. 4 into digital.
  • the analog-to-digital converter 110 includes a SAR ADC 111, a SAR controller 112, a first switching unit 113, a second switching unit 114, and an offset unit 115.
  • the offset unit 115 is a virtual circuit element that reflects an offset voltage VOS inherent in the circuit.
  • the controller 180 of FIG. 3 outputs a path control signal CHOP during the temperature sensing operation in the first mode.
  • the path control signal CHOP is outputted by alternately “0" and "1" when performing temperature sensing.
  • the first switching unit 113 and the second switching unit 114 output the input signal without changing the path of the input signal.
  • the digital modulated signal DM1 output from the SAR controller 112 may be expressed by Equation 1 below.
  • the function f represents the function of the analog-to-digital converter 110.
  • the first switching unit 113 and the second switching unit 114 change the input signal and output the same.
  • the digital modulated signal DM0 output from the SAR controller 112 may be expressed as shown in Equation 2 below.
  • the digital filter 200 outputs a digital signal corresponding to a temperature signal through an average value of the signals obtained from Equations 1 and 2 under the control of the controller 180.
  • the digital signal from which the influence of the offset (VOS) is removed may be output.
  • the SAR ADC 111 and the SAR controller 112 of FIG. 5 may be implemented through a conventionally known circuit technology as an analog digital converter receiving a differential signal.
  • the analog to digital converter 110 may be implemented as an analog to digital converter for performing a noise shaping function.
  • FIG. 6 is a block diagram of an analog to digital converter 110 that performs a noise shaping function.
  • the analog-to-digital converter 110 includes a quantization unit 1101, a third operation unit 1102, a delay unit 1103, a fourth operation unit 1104, and an amplifier unit 1105.
  • the third operation unit 1102 outputs a quantization error from the input / output signal of the quantization unit 1101.
  • the delay unit 1103 stores the quantization error generated in the process of converting the previous analog signal.
  • the fourth calculator 1104 adds and outputs a quantization error with respect to the analog signal currently input and the previous signal output from the delay unit 1103.
  • the noise shaping operation is performed by the operation of the fourth calculator 1104.
  • the amplifier 1105 may amplify the output of the fourth calculator 1104. At this time, the amplification ratio can be variously adjusted according to the embodiment.
  • the quantization unit 1101 quantizes the output of the amplifier 1105 and outputs the digital modulation signal DM.
  • the digital modulated signal DM output from the analog-to-digital converter 110 of FIG. 6 includes noise components that are shaped outside the signal band.
  • the digital filter 200 operating in the first mode may perform a decimation function.
  • PSD 7 is a power spectral density (PSD) graph of the analog-to-digital converter 110.
  • the analog-to-digital converter 110 performs a noise shaping function.
  • the noise increases by 20 dB for every 10 times increase in frequency.
  • the analog to digital converter 110 performs primary noise shaping.
  • the loop filter 120 performs the second order noise shaping
  • the digital converter 110 performs the first order noise shaping so that the sigma delta modulator 100 performs the third order analog shaping.
  • the effective number of bits is 10.75 bits in the first mode, and the number of effective bits is 20.5 bits in the second mode as illustrated in the experiment of FIG. 8.
  • the analog-to-digital conversion apparatus when a relatively low resolution digital signal is required, can be operated in a first mode, and when a relatively high resolution digital signal is required, an embodiment of the present invention Can operate the analog-to-digital converter in the second mode.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 기술에 의한 아날로그 디지털 변환 장치는 아날로그 디지털 변환기; 아날로그 디지털 변환기의 출력을 아날로그 신호로 변환하는 디지털 아날로그 변환기; 입력 신호와 디지털 아날로그 변환기의 출력을 연산하는 제 1 연산부; 제 1 연산부의 출력을 필터링하는 루프 필터; 제 1 모드에서 입력 신호를 아날로그 디지털 변환기의 입력으로 제공하고 제 2 모드에서 루프 필터의 출력을 아날로그 디지털 변환기의 입력으로 제공하는 스위칭 회로; 및 아날로그 디지털 변환기의 출력을 필터링하는 디지털 필터를 포함한다.

Description

아날로그 디지털 변환 장치
본 발명은 아날로그 디지털 변환 장치에 관한 것으로서 보다 구체적으로는 모드에 따라 서로 다른 방식의 아날로그 디지털 변환 동작을 수행하는 아날로그 디지털 변환 장치에 관한 것이다.
도 1은 시그마 델타(SD: Sigma Delta) 변조 방식의 아날로그 디지털 변환 장치(ADC: Analog to Digital Converter)를 나타내는 블록도이다.
시그마 델타 방식의 아날로그 디지털 변환 장치는 오버 샘플링과 노이즈 셰이핑을 수행하는 시그마 델타 변조기(SDM: Sigma Delta Modulator, 10)와 데시메이터(20)를 포함하며 상대적으로 높은 해상도의 디지털 신호를 얻을 수 있다.
시그마 델타 변조기(10)는 아날로그 입력 신호(A)를 입력받아 디지털 변조 신호(DM)를 출력한다.
이때 노이즈에 해당하는 주파수 성분은 신호 밴드 외부로 셰이핑된다.
데시메이터(20)는 디지털 변조 신호(DM)에서 신호 밴드 외부의 노이즈 성분을 필터링을 통해 제거하여 디지털 신호(D)를 출력한다.
도 2는 도 1의 시그마 델타 변조기를 나타내는 블록도이다.
시그마 델타 변조기(10)는 연산부(11), 루프필터(12), 아날로그 디지털 변환기(13), 디지털 아날로그 변환기(14, DAC: Digital to Analog Converter)를 포함한다.
연산부(11)는 아날로그 신호(A)에서 디지털 아날로그 변환기(14)의 출력을 뺄셈하여 출력한다.
루프필터(12)는 연산부(11)의 출력을 필터링하여 출력한다.
아날로그 디지털 변환기(13)는 루프필터(12)의 출력을 디지털 신호로 변환하여 디지털 변조 신호(DM)를 출력한다.
디지털 아날로그 변환기(14)는 아날로그 디지털 변환기(13)에서 출력된 디지털 변조 신호(DM)를 아날로그 신호로 변환하여 출력한다.
이러한 구조의 시그마 델타 아날로그 디지털 변환 장치는 고해상도의 디지털 변환이 가능한 점에서 유리하나 상대적으로 전력 소비가 많은 단점이 있다.
이에 따라 고해상도의 디지털 변환이 불필요한 경우에는 시그마 델타 방식 대신에 다른 방식을 사용하는 아날로그 디지털 변환 장치를 사용하는 것이 바람직하다.
종래에는 필요한 성능에 따라 서로 다른 방식의 아날로그 디지털 변환 장치를 별도로 사용해야 하므로 시스템의 면적이 증가하고 비용이 증가하는 문제가 있다.
본 발명은 동작 방식을 선택적으로 변경할 수 있는 범용의 아날로그 디지털 변환 장치를 제공한다.
본 발명의 일 실시예에 의한 디지털 아날로그 변환 장치는 아날로그 디지털 변환기; 아날로그 디지털 변환기의 출력을 아날로그 신호로 변환하는 디지털 아날로그 변환기; 입력 신호와 디지털 아날로그 변환기의 출력을 연산하는 제 1 연산부; 제 1 연산부의 출력을 필터링하는 루프 필터; 제 1 모드에서 입력 신호를 아날로그 디지털 변환기의 입력으로 제공하고 제 2 모드에서 루프 필터의 출력을 아날로그 디지털 변환기의 입력으로 제공하는 스위칭 회로; 및 아날로그 디지털 변환기의 출력을 필터링하는 디지털 필터를 포함한다.
본 발명에 의한 아날로그 디지털 변환 장치는 동작 방식을 선택적으로 변경할 수 있는 범용의 아날로그 디지털 변환 장치를 제공한다.
이에 따라 동작 방식에 따라 별도의 칩을 장착할 필요가 없어 시스템의 면적을 줄이고 시스템 제작 비용을 줄일 수 있다.
본 발명에 의한 아날로그 디지털 변환 장치는 고해상도의 신호가 필요한 경우 델타 시그마 방식의 아날로그 디지털 변환 장치로서 동작하고 고해상도의 신호가 필요하지 않은 동작에서는 저해상도의 아날로그 디지털 변환 장치로서 동작하여 소비 전력을 줄일 수 있다.
도 1은 종래의 시그마 델타 변조 방식의 아날로그 디지털 변환 장치를 나타내는 블록도.
도 2는 델타 시그마 변조기의 구조를 나타내는 블록도.
도 3은 본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치의 블록도.
도 4는 온도 신호를 제공하는 온도 센서의 회로도.
도 5는 도 4의 온도 신호를 입력 받는 아날로그 디지털 변환기의 상세 블록도.
도 6은 노이즈 셰이핑을 수행하는 아날로그 디지털 변환기를 나타낸 블록도.
도 7은 도 6의 아날로그 디지털 변환기의 특성을 나타낸 그래프.
도 8은 도 3의 시그마 델타 변조기의 특성을 나타낸 그래프.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 개시한다.
도 3은 본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치를 나타낸 블록도이다.
본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치는 시그마 델타 변조기(100)와 디지털 필터(200)를 포함한다.
시그마 델타 변조기(100)는 아날로그 디지털 변환기(110), 루프 필터(120), 제 1 연산부(130), 스위칭 회로(140), 제 2 연산부(150), 디지털 아날로그 변환기(160), 코드 변환부(170), 제어부(180)를 포함할 수 있다.
본 실시예에서 시그마 델타 변조기(100)는 제 1 모드 또는 제 2 모드에 따라 아날로그 디지털 변환 동작을 수행한다.
제 1 모드는 상대적으로 저해상도의 디지털 신호를 얻는데 적합한 동작으로서 에너지 소모량이 상대적으로 적다.
제 1 모드에서는 루프 필터(120)의 동작 없이 아날로그 디지털 변환기(110)에 의해 입력 신호(A) 또는 온도 신호(T)를 디지털로 변환한다.
온도 신호(T)는 상대적으로 저해상도의 디지털 신호로 변환하여도 충분한 신호의 일예로서 제 2 입력 신호로 지칭할 수 있다.
도시된 실시예에서는 온도 신호(T)와 입력 신호(A)가 별개의 입력 포트를 통해 스위칭 회로(140)에 입력되는 경우를 가정하였으나 온도 신호(T)는 입력 신호(A)가 입력되는 포트를 통해 입력될 수도 있다.
제 2 모드는 상대적으로 고해상도의 디지털 신호를 얻는데 적합한 동작으로서 에너지 소모량이 상대적으로 많다.
제 2 모드에서는 루프 필터(120)를 포함하는 시그마 델타 변조기(100)의 전체 구성을 이용하여 입력 신호(A)를 디지털 신호로 변환한다.
본 실시예에서 시그마 델타 변조기(100)는 제 1 모드에서 제어부(180)의 제어에 따라 입력 신호(A) 또는 온도 신호(T)를 아날로그 디지털 변환기(110)에서 디지털로 변환하여 디지털 변조 신호(DM)를 출력할 수 있다.
이때 제어부(180)는 입력 신호(A) 또는 온도 신호(T)가 직접 아날로그 디지털 변환기(110)에 입력되도록 스위칭 회로(140)를 제어한다.
또한 제어부(180)는 아날로그 디지털 변환부(110), 스위칭 회로(140), 제 2 연산부(150)를 제외한 루프 필터(120), 코드 변환부(170), 디지털 아날로그 변환기(160) 등을 비활성화할 수 있다.
이때 디지털 필터(200)는 제어부(180)의 제어에 따라 디지털 변조 신호(DM)를 필터링하거나 바이패스하여 디지털 신호(D)를 출력할 수 있다.
본 실시예에서 시그마 델타 변조기(110)는 제 2 모드에서 제어부(160)의 제어에 따라 입력 신호(A)를 제 1 연산부(130)에 제공한다.
제 1 연산부(130)는 입력 신호(A)와 디지털 아날로그 변환기(160)의 출력 신호의 차이를 루프 필터(120)에 제공한다.
루프 필터(120)는 제 1 연산부(130)의 출력을 필터링하여 출력한다.
스위칭 회로(140)는 루프 필터(120)의 출력을 제 2 연산부(150)에 제공한다.
스위칭 회로(140)는 입력 신호(A)를 추가로 제 2 연산부(150)에 제공할 수 있다.
제 2 연산부(150)는 제 2 연산부(150)에 입력된 신호들을 연산하여 출력한다.
입력 신호(A)가 스위칭 회로(140)를 통해 제 2 연산부(150)에 추가로 제공되지 않는 경우 제 2 연산부(150)는 생략될 수 있으며 루프 필터(120)에서 제공된 신호는 스위칭 회로(140)를 경유하여 직접 아날로그 디지털 변환기(110)에 입력될 수 있다.
아날로그 디지털 변환기(110)는 입력된 아날로그 신호(X)를 디지털로 변환하여 디지털 변조 신호(DM)를 출력한다.
제 2 모드에서 디지털 변조 신호(DM)는 노이즈 셰이핑된 오버 샘플링 신호로서 디지털 필터(200)에 제공된다.
디지털 필터(200)는 데시메이션 동작을 통해 노이즈 성분을 제거한 디지털 신호(D)를 출력한다.
디지털 변조 신호(DM)는 직접 디지털 아날로그 변환기(160)에 제공되거나 코드 변환부(170)를 경유하여 디지털 아날로그 변환기(160)에 입력될 수 있다.
코드 변환부(170)는 디지털 변조 신호(DM)를 인코딩하여 출력할 수 있다.
본 실시예에서 아날로그 디지털 변환기(110)는 이진 코드 형태의 멀티 비트 신호를 출력한다.
본 실시예에서 디지털 아날로그 변환기(160)는 써모미터(thermometer) 코드 형태의 멀티 비트의 디지털 값을 아날로그 값으로 변환한다.
예를 들어 아날로그 디지털 변환기(110)에서 4비트의 이진 코드가 출력되는 경우 디지털 아날로그 변환기(160)는 15비트의 써모미터 코드를 입력받는다.
써모미터 코드에서 1의 개수는 4비트 이진 코드를 십진수로 변환한 값과 동일하다.
본 실시예에서 디지털 아날로그 변환기(160)는 15개의 유닛을 포함하여 각각의 유닛은 15비트의 써모미터 코드에서 대응하는 비트를 입력받는다.
각각의 유닛은 대응하는 비트의 값에 따라 아날로그 전압을 출력하고 디지털 아날로그 변환기(160)는 전체 유닛의 출력 전압을 합하여 최종 아날로그 전압을 출력한다.
본 실시예에서 코드 변환부(170)는 이진 코드 형태의 디지털 신호를 써모미터 코드로 변환할 수 있다.
본 실시예에서 코드 변환부(170)는 직렬 연결된 제 1 코드 변환부(171)와 제 2 코드 변환부(172)를 포함한다.
본 실시예에서 제 1 코드 변환부(171)는 아날로그 디지털 변환기(110)에서 출력되는 이진 코드 형태의 디지털 변조 신호(DM)를 써모미터 코드 형태로 변환한다.
본 실시예에서 제 2 코드 변환부(172)는 디지털 아날로그 변환기(160)에 존재하는 다수의 디지털 아날로그 변환 유닛 사이의 미스매치를 줄이기 위하여 제 1 코드 변환부(171)에서 입력된 써모미터 코드에서 1과 0의 위치를 임의로 변경하여 출력한다.
이에 따라 동일한 이진 코드가 코드 변환부(170)에 입력되더라도 입력 시점에 따라 출력되는 써모미터 코드의 형태는 달라질 수 있다.
이와 같이 제어부(180)는 제 1 모드 또는 제 2 모드의 동작이 선택되는 경우 이에 대응하는 동작을 수행할 수 있도록 시그마 델타 변조기(100)의 각 구성을 제어한다.
제어부(180)는 모드에 따라 디지털 필터(200)의 동작을 제어할 수 있다.
디지털 필터(200)는 제 2 모드에서 데시메이션 필터의 기능을 수행한다.
디지털 필터(200)는 제 1 모드에서 아날로그 디지털 변환기(110)의 종류에 따라 디지털 변조 신호(DM)를 그대로 디지털 신호(D)로 출력하거나 디지털 변조 신호(DM)를 필터링하여 디지털 신호(D)를 출력할 수 있다.
아날로그 디지털 변환기(110)가 노이즈 셰이핑을 수행하는 SAR(Successive Approximation Register) 형태의 아날로그 디지털 변환기인 경우 디지털 필터(200)는 데시메이션 필터의 동작을 수행하여 디지털 신호(D)를 출력할 수 있다.
아날로그 디지털 변환기(110)가 일반적인 SAR 형태의 아날로그 디지털 변환기인 경우 디지털 필터(200)는 입력된 디지털 변조 신호(DM)를 바이패스하여 디지털 신호(D)로 출력할 수 있다.
도 4는 온도 신호를 출력하는 온도 센서의 일 예를 나타낸 회로도이다.
본 실시예에서 온도 센서는 채널 폭의 비가 1:K(K는 실수)이고 게이트가 공통 연결된 제 1 PMOS 트랜지스터(P1)와 제 3 PMOS 트랜지스터, 채널 폭의 비가 1:K 이고 게이트가 공통 연결된 제 2 PMOS 트랜지스터(P2)와 제 4 PMOS 트랜지스터(P4), 베이스가 공통 접지된 제 1 PNP 트랜지스터(Q0)와 제 2 PNP 트랜지스터(Q1)를 포함한다.
제 1 PMOS 트랜지스터(P1)와 제 3 PMOS 트랜지스터(P3)의 소스에는 전원 전압(VDD)이 인가된다.
제 1 PMOS 트랜지스터(P1)의 드레인은 제 2 PMOS 트랜지스터(P2)의 소스와 연결되고, 제 3 PMOS 트랜지스터(P3)의 드레인은 제 4 PMOS 트랜지스터(P4)의 소스와 연결된다.
제 1 PNP 트랜지스터(Q0)의 에미터는 제 2 PMOS 트랜지스터(P2)의 드레인에 연결되고 제 2 PNP 트랜지스터(Q1)의 에미터는 제 4 PMOS 트랜지스터(P4)의 드레인에 연결되며 제 1 PNP 트랜지스터(Q0)의 콜렉터와 제 2 PNP 트랜지스터(Q1)의 콜렉터는 공통 접지된다.
본 실시예에서 제 1 PNP 트랜지스터(Q0)와 제 2 PNP 트랜지스터(Q1)의 크기는 동일하게 설계되어 각각의 콜렉터에 흐르는 전류의 비는 1:K가 된다.
이에 따라 제 1 PNP 트랜지스터(Q0)의 베이스-에미터 전압(VBE0)과 제 2 PNP 트랜지스터(Q1)의 베이스-에미터 전압(VBE1)에는 차이가 발생한다.
본 실시예에서 온도 신호(T)는 제 1 PNP 트랜지스터(Q0)의 에미터에서 출력되는 제 1 온도 신호(VBE0)와 제 2 PNP 트랜지스터(Q1)의 에미터에서 출력되는 제 2 온도 신호(VBE1)를 포함한다.
제 1 온도 신호(VBE0)와 제 2 온도 신호(VBE1)는 온도 변화에 따라 공통 전압을 중심으로 진동하는 차동 신호 형태를 가진다.
도 5는 도 4의 온도 신호를 디지털로 변환하는 아날로그 디지털 변환기(110)를 나타내는 블록도이다.
본 실시예에서 아날로그 디지털 변환기(110)는 SAR ADC(111), SAR 제어부(112), 제 1 스위칭부(113), 제 2 스위칭부(114), 옵셋부(115)를 포함한다.
옵셋부(115)는 회로에 내재하는 옵셋 전압(VOS)을 반영하는 가상의 회로 요소이다.
본 실시예에서 도 3의 제어부(180)는 제 1 모드에서 온도 센싱 동작 시 경로 제어 신호(CHOP)를 출력한다.
경로 제어 신호(CHOP)는 온도 센싱 수행 시 "0"과 "1"이 번갈아 가며 출력된다.
경로 제어 신호(CHOP)가 "1"로 출력되는 경우 제 1 스위칭부(113)와 제 2 스위칭부(114)는 입력 신호의 경로를 바꾸지 않고 그대로 출력한다.
이때 SAR 제어부(112)에서 출력되는 디지털 변조 신호(DM1)는 수학식 1과 같이 표현될 수 있다. 이때 함수 f 는 아날로그 디지털 변환기(110)의 기능을 나타낸다.
Figure PCTKR2018004387-appb-M000001
경로 제어 신호(CHOP)가 "0"으로 출력되는 경우 제 1 스위칭부(113)와 제 2 스위칭부(114)는 입력 신호를 바꾸어 출력한다.
이에 따라 SAR 제어부(112)에서 출력되는 디지털 변조 신호(DM0)는 수학식 2와 같이 표현될 수 있다.
Figure PCTKR2018004387-appb-M000002
디지털 필터(200)는 제어부(180)의 제어에 따라 수학식 1과 수학식 2에서 얻은 신호의 평균 값을 통해 온도 신호에 대응하는 디지털 신호를 출력한다.
이에 따라 옵셋(VOS)의 영향이 제거된 디지털 신호가 출력될 수 있다.
도 5의 SAR ADC(111), SAR 제어부(112)는 차동 신호를 입력받는 아날로그 디 지털 변환기로서 종래에 알려진 회로 기술을 통해 구현될 수 있다.
이에 따라 SAR ADC(111), SAR 제어부(112)의 상세 회로에 대해서는 개시를 생략한다.
도 3에서 아날로그 디지털 변환기(110)는 노이즈 셰이핑 기능을 수행하는 아날로그 디지털 변환기로 구현될 수 있다.
도 6은 노이즈 셰이핑 기능을 수행하는 아날로그 디지털 변환기(110)의 블록도이다.
아날로그 디지털 변환기(110)는 양자화부(1101), 제 3 연산부(1102), 지연부(1103), 제 4 연산부(1104), 증폭부(1105)를 포함한다.
제 3 연산부(1102)는 양자화부(1101)의 입출력 신호로부터 양자화 에러를 출력한다.
지연부(1103)는 이전의 아날로그 신호를 변환하는 과정에서 발생한 양자화 에러를 저장한다.
제 4 연산부(1104)는 현재 입력된 아날로그 신호와 지연부(1103)에서 출력되는 이전 신호에 대한 양자화 에러를 더하여 출력한다. 이러한 제 4 연산부(1104)의 동작에 의해 노이즈 셰이핑 동작이 수행된다.
증폭부(1105)는 제 4 연산부(1104)의 출력을 증폭할 수 있다. 이때 증폭비는 실시예에 따라 다양하게 조절될 수 있다.
양자화부(1101)는 증폭부(1105)의 출력을 양자화하여 디지털 변조 신호(DM)로 출력한다.
도 6의 아날로그 디지털 변환기(110)에서 출력되는 디지털 변조 신호(DM)는 신호 밴드 외곽으로 셰이핑된 노이즈 성분을 포함한다.
이에 따라 제 1 모드에서 동작하는 디지털 필터(200)는 데시메이션 기능을 수행할 수 있다.
도 7은 아날로그 디지털 변환기(110)의 PSD(Power Spectral Density) 그래프이다.
이는 제 1 모드에서 동작하는 시그마 델타 변조기(100)의 PSD 그래프로 볼 수 있다.
도 7의 그래프에서 아날로그 디지털 변환기(110)는 노이즈 셰이핑 기능을 수행한다.
1KHz 이상의 노이즈 영역에서 노이즈는 주파수가 10배 증가할 때마다 PSD는 20dB씩 증가한다.
즉 아날로그 디지털 변환기(110)는 1차 노이즈 셰이핑을 수행한다.
도 8은 제 2 모드에서 동작하는 시그마 델타 변조기(100)의 PSD 그래프이다.
100Hz 이상의 노이즈 영역에서 노이즈는 주파수가 10배 증가할 때마다 PSD는 60dB씩 증가한다.
이 경우 루프 필터(120)가 2차 노이즈 셰이핑을 수행하고 디지털 변환기(110)가 1차 노이즈 셰이핑을 수행하여 시그마 델타 변조기(100)는 전체적으로 3차 아날로그 셰이핑을 수행한다.
도 7의 실험과 같이 제 1 모드에서 유효 비트수(ENOB: Effective Number of Bits)가 10.75비트이고 도 8의 실험과 같이 제 2 모드에서 유효 비트수는 20.5비트이다.
이와 같이 상대적으로 저해상도의 디지털 신호가 필요한 경우에는 본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치를 제 1 모드로 동작시킬 수 있고, 상대적으로 고해상도의 디지털 신호가 필요한 경우에는 본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치를 제 2 모드로 동작시킬 수 있다.
이상에서는 도면을 참조하여 본 발명의 실시예를 개시하였다. 본 발명의 권리범위는 이상의 개시에 의해 한정되는 것이 아니라 특허청구범위에 문언적으로 기재된 범위와 그 균등범위에 의해 정해진다.

Claims (11)

  1. 아날로그 디지털 변환기;
    상기 아날로그 디지털 변환기의 출력을 아날로그 신호로 변환하는 디지털 아날로그 변환기;
    입력 신호와 상기 디지털 아날로그 변환기의 출력을 연산하는 제 1 연산부;
    상기 제 1 연산부의 출력을 필터링하는 루프 필터;
    상기 입력 신호 또는 상기 루프 필터의 출력 중 어느 하나를 선택하여 상기 아날로그 디지털 변환기의 입력으로 제공하되 제 1 모드에서 상기 입력 신호를 선택하고 제 2 모드에서 상기 루프 필터의 출력을 선택하는 스위칭 회로; 및
    상기 아날로그 디지털 변환기의 출력을 필터링하는 디지털 필터
    를 포함하되,
    상기 제 1 모드에서 상기 디지털 아날로그 변환기, 상기 루프 필터 또는 상기 제 1 연산부 중 적어도 하나는 전력을 소비하지 않도록 제어되는 아날로그 디지털 변환 장치.
  2. 청구항 1에 있어서, 상기 스위칭 회로는 상기 제 1 모드에서 상기 입력 신호 또는 제 2 입력 신호를 상기 아날로그 디지털 변환기의 입력으로 제공하는 아날로그 디지털 변환 장치.
  3. 청구항 1에 있어서, 상기 아날로그 디지털 변환 장치는 제 2 연산부를 더 포함하고, 상기 스위칭 회로는 상기 제 2 모드에서 상기 루프 필터의 출력 및 상기 입력 신호를 출력하고, 상기 제 2 연산부는 상기 제 2 모드에서 상기 스위칭 회로를 경유하여 출력된 상기 입력 신호 및 상기 루프 필터의 출력을 연산하여 그 출력을 상기 아날로그 디지털 변환기의 입력으로 제공하는 아날로그 디지털 변환 장치.
  4. 청구항 1에 있어서, 상기 아날로그 디지털 변환 장치는 상기 아날로그 디지털 변환기의 출력된 디지털 값을 변환하여 상기 디지털 아날로그 변환기의 입력으로 제공하는 코드 변환부를 더 포함하는 아날로그 디지털 변환 장치.
  5. 청구항 4에 있어서, 상기 코드 변환부는 이진 코드 형태의 디지털 값을 써모미터 코드 형태의 디지털 값으로 변환하는 제 1 코드 변환부를 포함하는 아날로그 디지털 변환 장치.
  6. 청구항 5에 있어서, 상기 코드 변환부는 상기 제 1 코드 변환부에서 출력된 써모미터 코드 형태의 디지털 값에서 0과 1의 위치를 임의로 변경하여 상기 디지털 아날로그 변환기의 입력으로 제공하는 제 2 코드 변환부를 더 포함하는 아날로그 디지털 변환 장치.
  7. 청구항 1에 있어서, 상기 아날로그 디지털 변환기는 노이즈 셰이핑을 수행하고 상기 디지털 필터는 상기 제 1 모드에서 데시메이션 필터링을 수행하는 아날로그 디지털 변환 장치.
  8. 청구항 1에 있어서, 상기 아날로그 디지털 변환기는 노이즈 셰이핑을 수행하지 않고 상기 디지털 필터는 상기 제 1 모드에서 입력된 신호와 동일한 신호를 출력하는 아날로그 디지털 변환 장치.
  9. 청구항 1에 있어서, 상기 루프 필터는 노이즈 셰이핑을 수행하고 상기 디지털 필터는 상기 제 2 모드에서 데시메이션 필터링을 수행하는 아날로그 디지털 변환 장치.
  10. 청구항 1에 있어서, 상기 제 1 모드 및 상기 제 2 모드에서 상기 스위칭 회로, 상기 루프 필터, 및 상기 디지털 아날로그 변환기를 제어하는 제어부를 더 포함하는 아날로그 디지털 변환 장치.
  11. 청구항 2에 있어서, 상기 제 1 모드에서 온도 신호가 상기 입력 신호 또는 상기 제 2 입력 신호로 제공되는 아날로그 디지털 변환 장치.
PCT/KR2018/004387 2017-04-25 2018-04-16 아날로그 디지털 변환 장치 WO2018199526A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170052900A KR101887808B1 (ko) 2017-04-25 2017-04-25 아날로그 디지털 변환 장치
KR10-2017-0052900 2017-04-25

Publications (1)

Publication Number Publication Date
WO2018199526A1 true WO2018199526A1 (ko) 2018-11-01

Family

ID=63229532

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/004387 WO2018199526A1 (ko) 2017-04-25 2018-04-16 아날로그 디지털 변환 장치

Country Status (2)

Country Link
KR (1) KR101887808B1 (ko)
WO (1) WO2018199526A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113346926A (zh) * 2020-03-02 2021-09-03 诺基亚技术有限公司 无线电信号的传输和/或接收

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030067404A1 (en) * 2001-10-01 2003-04-10 Nokia Corporation Adaptive sigma-delta data converter for mobile terminals
US20070052570A1 (en) * 2005-09-08 2007-03-08 Swerlein Ronald L Precision low noise delta-sigma adc with ac feed forward and merged coarse and fine results
KR20090121952A (ko) * 2008-05-23 2009-11-26 삼성전자주식회사 시그마-델타 아날로그-디지털 변환기와 이를 포함하는이미지 촬상 장치
KR20110090884A (ko) * 2008-10-23 2011-08-10 마이크로칩 테크놀로지 인코포레이티드 멀티 비트 시그마―델타 아날로그―디지털 변환기들에서의 디더링 방법 및 장치
KR101214976B1 (ko) * 2011-11-01 2012-12-24 포항공과대학교 산학협력단 델타-시그마 변조방식을 이용한 노이즈 세이핑 시간-디지털 변환기

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040004994A1 (en) 2002-07-03 2004-01-08 Dolly Wu Temperature sensing read-out system for an integrated circuit
US6970118B2 (en) 2002-08-14 2005-11-29 National Instruments Corporation High-speed high-resolution ADC for precision measurements
US9525428B2 (en) 2014-12-17 2016-12-20 Analog Devices, Inc. Randomly sampling reference ADC for calibration
US9419642B1 (en) 2015-06-11 2016-08-16 Analog Devices, Inc. Ultra low power dual quantizer architecture for oversampling delta-sigma modulator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030067404A1 (en) * 2001-10-01 2003-04-10 Nokia Corporation Adaptive sigma-delta data converter for mobile terminals
US20070052570A1 (en) * 2005-09-08 2007-03-08 Swerlein Ronald L Precision low noise delta-sigma adc with ac feed forward and merged coarse and fine results
KR20090121952A (ko) * 2008-05-23 2009-11-26 삼성전자주식회사 시그마-델타 아날로그-디지털 변환기와 이를 포함하는이미지 촬상 장치
KR20110090884A (ko) * 2008-10-23 2011-08-10 마이크로칩 테크놀로지 인코포레이티드 멀티 비트 시그마―델타 아날로그―디지털 변환기들에서의 디더링 방법 및 장치
KR101214976B1 (ko) * 2011-11-01 2012-12-24 포항공과대학교 산학협력단 델타-시그마 변조방식을 이용한 노이즈 세이핑 시간-디지털 변환기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113346926A (zh) * 2020-03-02 2021-09-03 诺基亚技术有限公司 无线电信号的传输和/或接收
US11527831B2 (en) 2020-03-02 2022-12-13 Nokia Technologies Oy Transmission and/or reception of radio signals

Also Published As

Publication number Publication date
KR101887808B1 (ko) 2018-08-10

Similar Documents

Publication Publication Date Title
CA2651951C (en) A/d converter and a/d converting method
WO2012015224A2 (en) Variable resister having resistance varying geometrically ratio and control method thereof
US7746253B2 (en) Semiconductor integrated circuit
KR100799955B1 (ko) 스위치드 커패시터 회로 및 파이프라인 ａ／ｄ 변환 회로
WO2003001675A3 (en) Nmulti-level quantizer with dithering and multi-threshold generation for a multi-bt sigma-delta modulator
WO2013089446A1 (en) Amplifier and filter having variable gain and cutoff frequency controlled logarithmically according to digital code
US5594445A (en) Pipelined analog to digital converters and interstage amplifiers for such converters
US7450045B2 (en) Delta-Sigma analog-to-digital converter and method thereof
WO2020098467A1 (zh) 余量转移环路、逐次逼近型模数转换器和增益校准方法
WO2011031003A2 (ko) 스위치드 커패시터 회로
KR101191391B1 (ko) 아날로그 회로에서 ｄＢ-선형 이득 제어가 가능한 이득 조절 장치 및 그에 따른 증폭기
KR20020059389A (ko) 마이크로폰과 ａ/ｄ 변환기 회로의 결합체
US4672361A (en) Linear interpolative analog-to-digital converter
Jiang et al. A 14-bit delta-sigma ADC with 8/spl times/OSR and 4-MHz conversion bandwidth in a 0.18-/spl mu/m CMOS process
US7138932B1 (en) Signal converting apparatus for integrating analog-to-digital converter and digital-to-analog converter and integration unit
WO2018199526A1 (ko) 아날로그 디지털 변환 장치
WO2013058529A1 (en) Method and apparatus for outputting an audio signal
WO2019083267A2 (ko) 센서의 신호를 읽어 출력하는 반도체 장치
Colonna et al. A 0.22-mm/sup 2/7.25-mW per-channel audio stereo-DAC with 97-dB DR and 39-dB SNR/sub out
WO2018216907A1 (ko) 아날로그 디지털 변환 장치
WO2012177059A2 (en) Analog/digital modulation apparatus and method for controlling the same
TW202044776A (zh) 增量式類比數位轉換器
AU5665999A (en) Floating-point analog-to-digital converter
WO2018199525A1 (ko) 아날로그 디지털 변환 장치 및 이를 포함하는 시스템
WO2021054629A1 (ko) 전류 구동 디지털 아날로그 변환기

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18790617

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18790617

Country of ref document: EP

Kind code of ref document: A1