WO2021033439A1 - 半導体レーザ駆動装置、電子機器、および、半導体レーザ駆動装置の製造方法 - Google Patents

半導体レーザ駆動装置、電子機器、および、半導体レーザ駆動装置の製造方法 Download PDF

Info

Publication number
WO2021033439A1
WO2021033439A1 PCT/JP2020/025989 JP2020025989W WO2021033439A1 WO 2021033439 A1 WO2021033439 A1 WO 2021033439A1 JP 2020025989 W JP2020025989 W JP 2020025989W WO 2021033439 A1 WO2021033439 A1 WO 2021033439A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor laser
substrate
laser
light emitting
driving device
Prior art date
Application number
PCT/JP2020/025989
Other languages
English (en)
French (fr)
Inventor
基 木村
浩永 安川
加治　伸暁
小林　高志
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to EP20855692.8A priority Critical patent/EP4019895A4/en
Priority to US17/631,977 priority patent/US20220285909A1/en
Priority to CN202080057145.9A priority patent/CN114223102A/zh
Publication of WO2021033439A1 publication Critical patent/WO2021033439A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/481—Constructional features, e.g. arrangements of optical elements
    • G01S7/4814—Constructional features, e.g. arrangements of optical elements of transmitters alone
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0239—Combinations of electrical or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06226—Modulation at ultra-high frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18305—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] with emission through the substrate, i.e. bottom emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0208—Semi-insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02218—Material of the housings; Filling of the housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02257—Out-coupling of light using windows, e.g. specially adapted for back-reflecting light to a detector inside the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0428—Electrical excitation ; Circuits therefor for applying pulses to the laser

Definitions

  • This technology relates to a semiconductor laser drive device. More specifically, the present invention relates to a semiconductor laser driving device including a substrate with a built-in laser driver and a semiconductor laser, an electronic device, and a method for manufacturing the semiconductor laser driving device.
  • a distance measuring method called ToF Time of Flight
  • the light emitting unit irradiates an object with sine wave or square wave irradiation light
  • the light receiving unit receives the reflected light from the object
  • the distance measuring calculation unit determines the phase difference between the irradiation light and the reflected light.
  • This is a method for measuring distance.
  • an optical module in which a light emitting element and an electronic semiconductor chip for driving the light emitting element are housed in a case and integrated is known.
  • an optical module including a laser diode array mounted aligned on an electrode pattern of a substrate and a driver IC electrically connected to the laser diode array has been proposed (see, for example, Patent Document 1). ..
  • the laser diode array and the driver IC are integrated as an optical module.
  • the laser diode array and the driver IC are electrically connected by a plurality of wires, the wiring inductance between them becomes large, and the drive waveform of the semiconductor laser may be distorted. This is especially problematic for ToFs driven at hundreds of megahertz.
  • This technology was created in view of this situation, and aims to reduce the wiring inductance between the semiconductor laser and the laser driver in the semiconductor laser drive device.
  • the first side surface thereof is a substrate incorporating a laser driver and one surface of the substrate having at least one light emitting point.
  • a semiconductor laser mounted so that the electrode of the light emitting point and the pattern of the substrate are connected via bumps, and the laser driver and the semiconductor laser are electrically connected by a wiring inductance of 0.5 nanohenry or less.
  • It is an electronic device including a semiconductor laser drive device including connection wiring and the semiconductor laser drive device. This has the effect of electrically connecting the laser driver and the semiconductor laser with a wiring inductance of 0.5 nano-henry or less.
  • the semiconductor laser can be assumed to be a back-emission type vertical resonator surface emitting laser that emits light through the substrate material of the semiconductor laser.
  • the substrate material of the semiconductor laser may be either an n-type semiconductor, a p-type semiconductor, or a semi-insulating semiconductor that is not doped with impurities.
  • the semiconductor laser is provided with a metal layer connected to the substrate material on the light emitting point side of the substrate material, and the metal layer and the pattern of the substrate are connected via bumps. It may be implemented as such. This has the effect of connecting the metal layer connected to the substrate material and the pattern of the substrate via bumps.
  • the bump connecting the substrate and the semiconductor laser may be formed of either gold, copper, or solder.
  • the semiconductor laser may have a plurality of light emitting points in which either the anode electrode or the cathode electrode is common.
  • the substrate may have a capacity for connecting between the power supply line and the ground line. This has the effect of using the electric charge stored in the capacitance as the drive current of the semiconductor laser.
  • the laser driver has a plurality of outputs that can be driven independently, and is connected to the electrode of the light emitting point via a plurality of electrically separated patterns on the substrate.
  • a specific light emitting point may be selectively driven. This has the effect of selectively driving a specific light emitting point.
  • connection wiring has a length of 0.5 mm or less. Further, the connection wiring is more preferably 0.3 mm or less.
  • connection wiring may be via a connection via provided on the board. This has the effect of shortening the wiring length.
  • a part of the semiconductor laser may be arranged so as to be overlapped on the laser driver.
  • the semiconductor laser may be arranged so that a portion of 50% or less of the area thereof is overlapped on the laser driver.
  • the second aspect of the present technology includes at least one procedure of forming a laser driver on the upper surface of a support plate and a procedure of forming a connection wiring of the laser driver to form a substrate incorporating the laser driver.
  • a semiconductor laser having a light emitting point is mounted on one surface of the substrate so that the electrode of the light emitting point and the pattern of the substrate are connected via bumps, the laser driver and the laser driver are connected via the connecting wiring.
  • It includes a procedure for forming a connection wiring for electrically connecting the semiconductor laser with a wiring inductance of 0.5 nanohenry or less, and a procedure for forming a sealing portion for sealing the connection terminal portion of the semiconductor laser with respect to the substrate.
  • This is a method for manufacturing a semiconductor laser drive device. This brings about the effect of manufacturing a semiconductor laser drive device that electrically connects the laser driver and the semiconductor laser with a wiring inductance of 0.5 nanohenry or less.
  • FIG. 1 is a first diagram showing an example of a step of processing a copper land and a copper wiring layer (RDL) in the manufacturing process of the laser driver 200 according to the embodiment of the present technology.
  • FIG. 2 is a second diagram showing an example of a step of processing a copper land and a copper wiring layer (RDL) in the manufacturing process of the laser driver 200 according to the embodiment of the present technology.
  • FIG. 3 is a third diagram showing an example of a manufacturing process of the substrate 100 according to the embodiment of the present technology.
  • FIG. 4 is a fourth diagram showing an example of a manufacturing process of the substrate 100 according to the embodiment of the present technology.
  • It is a 5th figure which shows an example of the manufacturing process of the substrate 100 in embodiment of this technique.
  • FIG. 1 is a diagram showing an example of a top view of the semiconductor laser drive device 10 according to the embodiment of the present technology.
  • This semiconductor laser drive device 10 is intended to measure the distance by ToF. Although ToF is not as good as a structured light, it has high depth accuracy and can operate without problems even in a dark environment. In addition, in terms of simplicity of device configuration and cost, it is considered that there are many merits compared to other methods such as structured lights and stereo cameras.
  • the semiconductor laser 300, the photodiode 400, and the passive component 500 are electrically connected and mounted on the surface of the substrate 100 in which the laser driver 200 is built.
  • the substrate 100 As the substrate 100, a printed wiring board is assumed.
  • the semiconductor laser 300 is a semiconductor device that emits laser light by passing an electric current through the PN junction of a compound semiconductor.
  • a compound semiconductor for example, aluminum gallium arsenide (AlGaAs), indium gallium arsenide phosphorus (InGaAsP), aluminum gallium indium phosphorus (AlGaInP), gallium nitride (GaN) and the like are assumed.
  • the laser driver 200 is a driver integrated circuit (IC: Integrated Circuit) for driving the semiconductor laser 300.
  • the laser driver 200 is built in the substrate 100 in a face-up state.
  • IC Integrated Circuit
  • the photodiode 400 is a diode for detecting light.
  • the photodiode 400 is used for APC control (Automatic Power Control) for monitoring the light intensity of the semiconductor laser 300 and maintaining the output of the semiconductor laser 300 constant.
  • APC control Automatic Power Control
  • the passive component 500 is a circuit component other than an active element such as a capacitor and a resistor.
  • the passive component 500 includes a decoupling capacitor for driving the semiconductor laser 300.
  • FIG. 2 is a diagram showing an example of a cross-sectional view of the semiconductor laser driving device 10 according to the first embodiment of the present technology.
  • the substrate 100 has a built-in laser driver 200, and a semiconductor laser 300 or the like is mounted on the surface thereof.
  • the connection between the semiconductor laser 300 and the laser driver 200 on the substrate 100 is made via the connection via 101.
  • This connection via 101 it is possible to shorten the wiring length.
  • the connection via 101 is an example of the connection wiring described in the claims.
  • the semiconductor laser 300 assumes a back-emission type vertical cavity surface emitting laser (VCSEL: Vertical Cavity Surface Emitting Laser).
  • This backside emission type VCSEL has a semi-insulating substrate 310 that does not dope impurities as a substrate material, a p + layer 320 that serves as a common anode is provided on the semi-insulating substrate 310 (lower in the drawing), and further above (lower in the drawing). ) Is the emission point.
  • the light emitting points are formed as trapezoidal mesas 340, each containing a light emitting element 341. The emitted light 309 from the light emitting element 341 is emitted via the semi-insulating substrate 310.
  • the cathode of the light emitting element 341 is connected to the signal line pattern 106 on the substrate 100 via the bump 349, and is connected to the driver element 201 of the laser driver 200 built in the substrate 100 via the connection via 101.
  • the other end of the driver element 201 is connected to the ground (GND) 108.
  • a metal layer 330 connected to the p + layer 320 is provided on the surface of the semi-insulating substrate 310 on the light emitting point side, and is connected to the power pattern 107 of the substrate 100 via bumps 348.
  • the bumps 348 and 349 can be formed of either gold (Au), copper (Cu), or solder.
  • the semiconductor laser 300 is bump-connected to the substrate 100 containing the laser driver 200, thereby eliminating the need for bonding wires.
  • the heat generated at the light emitting point can be efficiently released to the component-embedded substrate.
  • the substrate 100 is provided with a thermal via for heat dissipation.
  • Each component mounted on the substrate 100 is a heat source, and by using a thermal via, the heat generated in each component can be dissipated from the back surface of the substrate 100.
  • FIG. 3 is a diagram showing an example of a bottom view of the semiconductor laser 300 according to the first embodiment of the present technology.
  • a metal layer 330 connected to the p + layer 320 is provided on the surface of the semi-insulating substrate 310 on the light emitting point side. As shown in the figure, the metal layer 330 does not exist in the portion of the mesa 340 which is the light emitting point. The metal layer 330 is connected to the power pattern 107 of the substrate 100 via the bump 348 at the left end in the figure.
  • FIG. 4 is a diagram showing an equivalent circuit of the semiconductor laser drive device 10 according to the first embodiment of the present technology.
  • the electrode of the anode 342 of the light emitting element 341 serves as a common anode in the p + layer 320.
  • the p + layer 320 is connected to the power pattern 107 of the substrate 100 from the metal layer 330 via bumps 348.
  • the electrode of the cathode 343 of the light emitting element 341 is connected to the pattern 106 on the substrate 100 via the bump 349, and is connected to the LDOUT terminal 207 of the laser driver 200 built in the substrate 100 via the connection via 101. ..
  • the drain of the driver element 201 is connected to the LDOUT terminal 207.
  • the LD_GND terminal 208 is connected to the source of the driver element 201 and is grounded to ground (GND).
  • FIG. 5 is a diagram showing a definition of an overlap amount between the laser driver 200 and the semiconductor laser 300 in the embodiment of the present technology.
  • the two are arranged so as to overlap each other when viewed from the upper surface.
  • half of the region of the semiconductor laser 300 is overlapped with the laser driver 200 when viewed from the upper surface.
  • the amount of overlap in this case is defined as 50%.
  • the overlap amount is larger than 0% in order to provide the area for the connection via 101 described above.
  • the overlap amount is preferably 50% or less. Therefore, by setting the overlap amount to be larger than 0% and 50% or less, it is possible to reduce the wiring inductance and obtain good heat dissipation characteristics.
  • the inductance IDC [ ⁇ H] of a straight lead wire having a circular cross section having a length L [mm] and a radius R [mm] is expressed by the following equation in free space.
  • ln represents the natural logarithm.
  • IDC 0.0002L ⁇ (ln (2L / R) -0.75)
  • the inductance IDC [ ⁇ H] of the strip line (board wiring pattern) having a length L [mm], a width W [mm], and a thickness H [mm] is expressed by the following equation in free space.
  • IDC 0.0002L ⁇ (ln (2L / (W + H))) +0.2235 ((W + H) / L) +0.5)
  • FIGS. 6 and 7 are trial calculations of the wiring inductance [nH] between the laser driver built inside the printed wiring board and the semiconductor laser electrically connected to the upper part of the printed wiring board.
  • FIG. 6 is a diagram showing a numerical example of the wiring inductance with respect to the wiring length L and the wiring width W when the wiring pattern is formed by the additive method.
  • the additive method is a method of forming a pattern by depositing copper only on a necessary portion of the insulating resin surface.
  • FIG. 7 is a diagram showing a numerical example of the wiring inductance with respect to the wiring length L and the wiring width W when the wiring pattern is formed by the subtractive method.
  • Subtractive is a method of forming a pattern by etching an unnecessary part of a copper-clad laminate.
  • the wiring inductance is preferably 0.5 nH or less, and more preferably 0.3 nH or less, assuming that it is driven at several hundreds of megahertz. Therefore, in consideration of the above estimation results, the wiring length between the semiconductor laser 300 and the laser driver 200 is preferably 0.5 mm or less, and more preferably 0.3 mm or less. Conceivable.
  • [Production method] 8 and 9 are diagrams showing an example of a step of processing a copper land and a copper wiring layer (RDL) in the manufacturing process of the laser driver 200 according to the embodiment of the present technology.
  • RDL copper wiring layer
  • an I / O pad 210 made of, for example, aluminum is formed on the semiconductor wafer. Then, a protective insulating layer 220 such as SiN is formed on the surface, and the region of the I / O pad 210 is opened.
  • a surface protective film 230 made of polyimide (PI: Polyimide) or polybenzoxazole (PBO: Polybenzoxazole) is formed, and the region of the I / O pad 210 is opened.
  • titanium tungsten (TiW) of about several tens to 100 nm and copper (Cu) of about 100 to 1,000 nm are continuously sputtered to form an adhesion layer and a seed layer 240.
  • refractory metals such as chromium (Cr), nickel (Ni), titanium (Ti), titanium copper (TiCu), and platinum (Pt) and their alloys are applied to the adhesion layer. You may. Further, in addition to copper (Cu), nickel (Ni), silver (Ag), gold (Au), or an alloy thereof may be applied to the seed layer.
  • the photoresist 250 is patterned in order to form a copper land and a copper wiring layer for electrical bonding. Specifically, it is formed by each step of surface cleaning, resist coating, drying, exposure, and development.
  • a copper land and a copper wiring layer (RDL) 260 for electrical bonding are formed on the adhesion layer and the seed layer 240 by a plating method.
  • the plating method for example, an electrolytic copper plating method, an electrolytic nickel plating method, or the like can be used.
  • the diameter of the copper land is about 50 to 100 micrometers
  • the thickness of the copper wiring layer is about 3 to 10 micrometers
  • the minimum width of the copper wiring layer is about 10 micrometers.
  • the photoresist 250 is removed, the copper land of the semiconductor chip and the copper wiring layer (RDL) 260 are masked, and dry etching is performed.
  • dry etching for example, ion milling that irradiates an argon ion beam can be used.
  • the adhesion layer and the seed layer 240 in the unnecessary region can be selectively removed, and the copper land and the copper wiring layer are separated from each other.
  • 10 to 14 are diagrams showing an example of a manufacturing process of the substrate 100 according to the embodiment of the present technology.
  • a peelable copper foil 130 having a two-layer structure of an ultrathin copper foil 132 and a carrier copper foil 131 is roll-laminated or laminated on a support plate 110 via an adhesive resin layer 120. Thermocompression bonding is performed on one side by pressing.
  • a substrate made of an inorganic material, a metal material, a resin material, or the like can be used as the support plate 110.
  • silicon (Si) glass, ceramics, copper, copper-based alloys, aluminum, aluminum alloys, stainless steel, polyimide resins, and epoxy resins can be used.
  • a carrier copper foil 131 having a thickness of 18 to 35 micrometers is vacuum-adhered to an ultrathin copper foil 132 having a thickness of 2 to 5 micrometers.
  • the peelable copper foil 130 for example, 3FD-P3 / 35 (manufactured by Furukawa Circuit Foil Co., Ltd.), MT-18S5DH (manufactured by Mitsui Mining & Smelting Co., Ltd.) and the like can be used.
  • the resin material of the adhesive resin layer 120 includes epoxy resin, polyimide resin, PPE resin, phenol resin, PTFE resin, silicon resin, polybutadiene resin, polyester resin, melamine resin, urea resin, and PPS containing a reinforcing material for glass fibers.
  • Organic resins such as resins and PPO resins can be used.
  • the reinforcing material in addition to glass fiber, aramid non-woven fabric, aramid fiber, polyester fiber and the like can also be used.
  • a plating base conductive layer (not shown) having a thickness of 0.5 to 3 micrometers is applied to the surface of the ultrathin copper foil 132 of the peelable copper foil 130 by electroless copper plating.
  • a conductive layer under the electrolytic copper plating that forms a wiring pattern is formed next.
  • this electroless copper plating treatment is omitted, the electrode for electrolytic copper plating is directly brought into contact with the peelable copper foil 130, and the electrolytic copper plating treatment is directly applied on the peelable copper foil 130.
  • a wiring pattern may be formed.
  • a photosensitive resist is attached to the surface of the support plate by roll laminating to form a resist pattern (solder resist 140) for a wiring pattern.
  • a photosensitive resist for example, a dry film plating resist can be used.
  • a wiring pattern 150 having a thickness of about 15 micrometers is formed by electrolytic copper plating.
  • the plating resist is peeled off.
  • the surface of the wiring pattern is roughened to improve the adhesiveness between the interlayer insulating resin and the wiring pattern.
  • the roughening treatment can be performed by a blackening treatment by a redox treatment or a soft etching treatment of a hydrogen peroxide system.
  • the interlayer insulating resin 161 is thermocompression bonded on the wiring pattern by roll laminating or laminating press.
  • an epoxy resin having a thickness of 45 micrometers is roll-laminated.
  • glass epoxy resin copper foils of arbitrary thickness are laminated and thermocompression bonded with a laminated press.
  • the resin material of the interlayer insulating resin 161 include organic resins such as epoxy resin, polyimide resin, PPE resin, phenol resin, PTFE resin, silicon resin, polybutadiene resin, polyester resin, melamine resin, urea resin, PPS resin, and PPO resin. Can be used.
  • these resins alone can be used, or a combination of resins obtained by mixing a plurality of resins or preparing a compound can also be used. Further, an interlayer insulating resin in which an inorganic filler is contained in these materials or a reinforcing material of glass fiber is mixed can also be used.
  • via holes for interlayer electrical connection are formed by a laser method or a photoetching method.
  • the interlayer insulating resin 161 is a thermosetting resin
  • via holes are formed by a laser method.
  • the laser light an ultraviolet laser such as a harmonic YAG laser or an excimer laser, or an infrared laser such as a carbon dioxide gas laser can be used.
  • a via hole is formed by laser light, a thin resin film may remain on the bottom of the via hole, so a desmear treatment is performed.
  • the resin is swollen with a strong alkali, and the resin is decomposed and removed using an oxidizing agent such as chromic acid or an aqueous solution of permanganate. It can also be removed by plasma treatment or sandblasting with an abrasive.
  • an oxidizing agent such as chromic acid or an aqueous solution of permanganate. It can also be removed by plasma treatment or sandblasting with an abrasive.
  • the interlayer insulating resin 161 is a photosensitive resin
  • via holes 170 are formed by a photoetching method. That is, the via hole 170 is formed by developing after exposing with ultraviolet rays through a mask.
  • a photosensitive resist is attached by roll laminating to the surface of the interlayer insulating resin 161 whose surface is electroless plated.
  • a dry film photosensitive plated resist film can be used as the photosensitive resist in this case.
  • a plating resist pattern in which the via hole 170 portion and the wiring pattern portion are opened is formed.
  • the opening portion of the plating resist pattern is subjected to electrolytic copper plating treatment with a thickness of 15 micrometers.
  • the plating resist is peeled off, and the electroless plating remaining on the interlayer insulating resin is removed by flash etching of a perwater sulfuric acid system or the like, so that the via holes are filled with copper plating as shown in h in FIG. Form a wiring pattern with 170. Then, the same roughening step of the wiring pattern and the forming step of the interlayer insulating resin 162 are repeated.
  • DAF Die Attach Film
  • the interlayer insulating resin 163 is thermocompression bonded by roll laminating or a laminated press.
  • the same via hole processing, desmear treatment, roughening treatment, electroless plating treatment, and electrolytic plating treatment as before are performed.
  • the processing of the shallow via hole 171 on the copper land of the laser driver 200, the processing of the deep via hole 172 one layer below, the desmear treatment, and the roughening treatment are performed at the same time.
  • the shallow via hole 171 is a filled via filled with copper plating.
  • the size and depth of vias are on the order of 20 to 30 micrometers, respectively.
  • the size of the land is about 60 to 80 micrometers in diameter.
  • the deep via hole 172 is a so-called conformal via in which copper plating is applied only to the outside of the via.
  • the size and depth of the vias are on the order of 80 to 150 micrometers, respectively.
  • the size of the land is about 150 to 200 micrometers in diameter. It is desirable that the deep via hole 172 is arranged via an insulating resin of about 100 micrometers from the outer shape of the laser driver 200.
  • the same interlayer insulating resin as before is thermocompression bonded by roll laminating or laminating press. At this time, the inside of the conformal via is filled with the interlayer insulating resin. Next, the same via hole processing, desmear treatment, roughening treatment, electroless plating treatment, and electrolytic plating treatment as before are performed.
  • the support plate 110 is separated by peeling from the interface between the carrier copper foil 131 of the peelable copper foil 130 and the ultrathin copper foil 132.
  • solder resist 180 having a pattern having an opening in the land portion of the wiring pattern is printed on the exposed wiring pattern.
  • the solder resist 180 can also be formed by a roll coater using a film type.
  • electroless Ni plating of 3 micrometers or more is formed in the land portion of the opening of the solder resist 180, and electroless Au plating of 0.03 micrometers or more is formed on the electroless Ni plating.
  • Electroless Au plating may be formed over 1 micrometer. Furthermore, it is also possible to precoat solder on it.
  • electrolytic Ni plating may be formed at 3 micrometers or more in the opening of the solder resist 180, and electrolytic Au plating may be formed at 0.5 micrometers or more on the electrolytic Ni plating.
  • an organic rust preventive film may be formed in the opening of the solder resist 180 in addition to the metal plating.
  • cream solder may be printed and applied to the land for external connection as a connection terminal, and a solder ball BGA (Ball Grid Array) may be mounted.
  • a connection terminal a copper core ball, a copper pillar bump, a land grid array (LGA: Land Grid Array), or the like may be used.
  • the semiconductor laser 300, the photodiode 400 and the passive component 500 are mounted on the surface of the substrate 100 manufactured in this manner, and the side wall 600 and the diffuser plate 700 are attached.
  • the outer shape is processed with a dicer or the like to separate the pieces into individual pieces after performing the process in the form of a collective substrate.
  • a copper-clad laminate (CCL: Copper Clad Laminate) can be used instead of these.
  • a method of forming a cavity in the substrate and mounting the component may be used.
  • the wiring inductance can be reduced by making the electrical connection between the semiconductor laser 300 and the laser driver 200 via the connection via 101. .. Specifically, by setting the wiring length between the two to 0.5 mm or less, the wiring inductance thereof can be set to 0.5 nanohenry or less. Further, by reducing the amount of overlap between the semiconductor laser 300 and the laser driver 200 to 50% or less, a certain number of thermal vias can be arranged directly under the semiconductor laser 300, and good heat dissipation characteristics can be obtained. be able to.
  • the bonding wire is not required by bump-connecting the back surface emitting type VCSEL to the substrate containing the laser driver, the inductance component caused by the bonding wire is suppressed. Enables high-speed modulation. Further, by eliminating the need for the bonding wire, it is possible to reduce the size of the component-embedded substrate.
  • the light emitting point of the VCSEL since the light emitting point of the VCSEL is mounted in the immediate vicinity of the component built-in substrate, the heat generated at the light emitting point can be easily dissipated, the temperature rise of the light emitting point can be alleviated, and further. Enables high output.
  • FIG. 15 is a diagram showing an example of a cross-sectional view of the semiconductor laser driving device 10 in the modified example of the first embodiment of the present technology.
  • the structure in which the p + layer 320 is provided on the semi-insulating substrate 310 has been described, but the entire substrate may be formed of a p-type semiconductor.
  • this p-type semiconductor include gallium arsenide (gallium arsenide: GaAs).
  • gallium arsenide gallium arsenide: GaAs.
  • an example of using a p-type substrate 311 formed of a p-type semiconductor is shown. In this case, it is not necessary to separately provide the p + layer 320.
  • Second Embodiment> In the first embodiment described above, an example in which the anodes of the light emitting points are common has been described, but in the second embodiment, the cathodes of the light emitting points are common. An example will be described. Since the overall configuration of the semiconductor laser drive device 10 is the same as that of the first embodiment described above, detailed description thereof will be omitted.
  • FIG. 16 is a diagram showing an example of a cross-sectional view of the semiconductor laser driving device 10 according to the second embodiment of the present technology.
  • the semiconductor laser 300 uses a semi-insulating substrate 310 as a substrate material, provides an n + layer 321 as a common cathode on the semi-insulating substrate 310 (lower in the drawing), and further on the n + layer 321 (in the drawing). Is the one in which each light emitting point is formed below).
  • the anode of the light emitting element 341 is connected to the pattern 107 of the power supply on the substrate 100 via the bump 349.
  • a metal layer 330 connected to the n + layer 321 is provided on the surface of the semi-insulating substrate 310 on the light emitting point side, and is connected to the pattern 106 of the substrate 100 via bumps 348.
  • This pattern 106 is connected to the driver element 201 of the laser driver 200 built in the substrate 100 via the connection via 101.
  • the other end of the driver element 201 is connected to the ground (GND) 108.
  • FIG. 17 is a diagram showing an equivalent circuit of the semiconductor laser drive device 10 according to the second embodiment of the present technology.
  • the electrode of the cathode 343 of the light emitting element 341 serves as a common cathode in the n + layer 321.
  • the n + layer 321 is connected from the metal layer 330 to the pattern 106 of the substrate 100 via the bump 348, and is connected to the LDOUT terminal 207 of the laser driver 200 built in the substrate 100 via the connection via 101.
  • the electrode of the anode 342 of the light emitting element 341 is connected to the pattern 107 of the power supply on the substrate 100 via the bump 349.
  • the drain of the driver element 201 is connected to the LDOUT terminal 207.
  • the LD_GND terminal 208 is connected to the source of the driver element 201 and is grounded to ground (GND).
  • the same effect as that of the first embodiment described above can be obtained even in the configuration in which the cathode of each light emitting point is common.
  • FIG. 18 is a diagram showing an example of a cross-sectional view of the semiconductor laser driving device 10 in the modified example of the second embodiment of the present technology.
  • the structure in which the n + layer 321 is provided on the semi-insulating substrate 310 has been described, but the entire substrate may be formed of an n-type semiconductor.
  • the n-type substrate 312 is shown. In this case, it is not necessary to separately provide n + layer 321.
  • connection between the semiconductor laser 300 and the laser driver 200 has been standardized, but in the third embodiment, a plurality of connections that can operate separately are assumed. Since the overall configuration of the semiconductor laser drive device 10 is the same as that of the first embodiment described above, detailed description thereof will be omitted.
  • FIG. 19 is a diagram showing an example of a cross-sectional view of the semiconductor laser driving device 10 according to the third embodiment of the present technology.
  • the semiconductor laser 300 has a common anode at each light emitting point, as in the first embodiment described above.
  • each light emitting point is connected to the pattern 106 on the substrate 100 via the bump 349, and the pattern is divided into a plurality of electrically separated patterns.
  • the laser driver 200 has a plurality of outputs that can be driven independently, and each output is connected to an electrically separated pattern 106. As a result, different laser driver outputs can be connected depending on the light emitting point.
  • the output driven by the laser driver can be selected, and only a specific light emitting point can be selectively emitted.
  • FIG. 20 is a diagram showing an example of a cross-sectional view of the semiconductor laser driving device 10 according to the fourth embodiment of the present technology.
  • a capacitance 109 is mounted on the substrate 100 as a decoupling capacitor, and is connected between the power supply pattern 107 and the ground (GND) 108.
  • FIG. 21 is a diagram showing an equivalent circuit of the semiconductor laser drive device 10 according to the fourth embodiment of the present technology.
  • the capacity 109 is provided as a decoupling capacitor, the electric charge stored in the capacity 109 can be used as the drive current of the semiconductor laser 300.
  • the electric charge stored in the capacity 109 mounted closest to the semiconductor laser 300 becomes the driving current of the semiconductor laser 300. Therefore, even higher speed modulation can be realized.
  • an MLA Micro Lens Array
  • a DOE diffractive Optical Element
  • FIG. 22 is a diagram showing a system configuration example of the electronic device 800, which is an application example of the embodiment of the present technology.
  • the electronic device 800 is a mobile terminal equipped with the semiconductor laser drive device 10 according to the above-described embodiment.
  • the electronic device 800 includes an imaging unit 810, a semiconductor laser driving device 820, a shutter button 830, a power button 840, a control unit 850, a storage unit 860, a wireless communication unit 870, a display unit 880, and a battery. It is equipped with 890.
  • the image pickup unit 810 is an image sensor that captures a subject.
  • the semiconductor laser driving device 820 is the semiconductor laser driving device 10 according to the above-described embodiment.
  • the shutter button 830 is a button for instructing the imaging timing in the imaging unit 810 from the outside of the electronic device 800.
  • the power button 840 is a button for instructing the on / off of the power of the electronic device 800 from the outside of the electronic device 800.
  • the control unit 850 is a processing unit that controls the entire electronic device 800.
  • the storage unit 860 is a memory that stores data and programs necessary for the operation of the electronic device 800.
  • the wireless communication unit 870 performs wireless communication with the outside of the electronic device 800.
  • the display unit 880 is a display for displaying an image or the like.
  • the battery 890 is a power supply source that supplies power to each part of the electronic device 800.
  • a specific phase (for example, rise timing) of the light emission control signal that controls the image pickup unit 810 and the semiconductor laser drive device 820 is set to 0 degrees, and the amount of received light from 0 degrees to 180 degrees is detected as Q1 and 180 degrees to 360 degrees. The amount of light received up to is detected as Q2. Further, the imaging unit 810 detects the light receiving amount from 90 degrees to 270 degrees as Q3, and detects the light receiving amount from 270 degrees to 90 degrees as Q4.
  • the unit of the distance d is, for example, meters (m).
  • c is the speed of light, the unit of which is, for example, meters per second (m / s).
  • arctan is the inverse function of the tangent function.
  • the value of "(Q3-Q4) / (Q1-Q2)" indicates the phase difference between the irradiation light and the reflected light.
  • ⁇ indicates the pi.
  • f is the frequency of the irradiation light, and the unit thereof is, for example, megahertz (MHz).
  • FIG. 23 is a diagram showing an external configuration example of the electronic device 800, which is an application example of the embodiment of the present technology.
  • This electronic device 800 is housed in a housing 801, has a power button 840 on the side surface, and has a display unit 880 and a shutter button 830 on the front surface. Further, an optical region of the imaging unit 810 and the semiconductor laser driving device 820 is provided on the back surface.
  • the normal captured image 881 can be displayed on the display unit 880, but also the depth image 882 according to the distance measurement result using ToF can be displayed.
  • a mobile terminal such as a smartphone is illustrated as the electronic device 800, but the electronic device 800 is not limited to this, and may be, for example, a digital camera, a game machine, a wearable device, or the like. Good.
  • the present technology can have the following configurations.
  • a board with a built-in laser driver and A semiconductor laser having at least one light emitting point and mounted so that an electrode of the light emitting point and a pattern of the substrate are connected via bumps on one surface of the substrate.
  • a semiconductor laser driving device including a connection wiring for electrically connecting the laser driver and the semiconductor laser with a wiring inductance of 0.5 nano-henry or less.
  • the semiconductor laser driving device wherein the substrate material of the semiconductor laser is any of an n-type semiconductor, a p-type semiconductor, or a semi-insulating semiconductor that is not doped with impurities.
  • the semiconductor laser is provided with a metal layer connected to the substrate material on the light emitting point side of the substrate material, and is mounted so that the metal layer and the pattern of the substrate are connected via bumps.
  • the semiconductor laser driving device according to any one of (1) to (3) above.
  • (5) The semiconductor laser driving device according to any one of (1) to (4) above, wherein the bump connecting the substrate and the semiconductor laser is formed of either gold, copper, or solder. ..
  • the semiconductor laser driving device according to any one of (1) to (5) above, wherein the semiconductor laser has a plurality of light emitting points having a common anode electrode.
  • the semiconductor laser driving device according to any one of (1) to (5) above, wherein the semiconductor laser has a plurality of light emitting points having a common cathode electrode.
  • the semiconductor laser drive device according to any one of (1) to (7) above, wherein the substrate has a capacity for connecting between a power supply line and a ground line.
  • the laser driver has a plurality of outputs that can be driven independently, and is connected to an electrode of the light emitting point via a plurality of electrically separated patterns on the substrate to select a specific light emitting point.
  • the semiconductor laser driving device according to any one of (1) to (8) above.
  • (10) The semiconductor laser drive device according to any one of (1) to (9) above, wherein the connection wiring has a length of 0.5 mm or less.
  • (11) The semiconductor laser drive device according to any one of (1) to (10) above, wherein the connection wiring is via a connection via provided on the substrate.
  • (12) The semiconductor laser driving device according to any one of (1) to (11), wherein a part of the semiconductor laser is arranged above the laser driver.
  • An electronic device including a sealing portion for sealing a connection terminal portion of the semiconductor laser with respect to the substrate.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Semiconductor Lasers (AREA)

Abstract

半導体レーザ駆動装置において、半導体レーザとレーザドライバとの間の配線インダクタンスを低減する。　半導体レーザ駆動装置は、基板と、レーザドライバと、半導体レーザとを備える。基板は、レーザドライバを内蔵する。半導体レーザは、少なくとも１つの発光点を有する。半導体レーザは、基板の一方の面において、発光点の電極と基板のパターンとがバンプを介して接続されるように実装される。接続配線は、レーザドライバと半導体レーザとを０．５ナノヘンリー以下の配線インダクタンスにより電気接続する。封止部は、基板に対する半導体レーザの接続端子部を封止する。

Description

半導体レーザ駆動装置、電子機器、および、半導体レーザ駆動装置の製造方法
　本技術は、半導体レーザ駆動装置に関する。詳しくは、レーザドライバ内蔵基板と半導体レーザとを備える半導体レーザ駆動装置、電子機器、および、半導体レーザ駆動装置の製造方法に関する。
　従来、測距機能を持つ電子装置において、ＴｏＦ（Time of Flight）と呼ばれる測距方式がよく用いられている。このＴｏＦは、発光部がサイン波や矩形波の照射光を物体に照射し、その物体からの反射光を受光部が受光して、測距演算部が照射光と反射光との位相差から距離を測定する方式である。そのような測距機能を実現するため、発光素子と、その発光素子を駆動する電子半導体チップとをケース内に収容して一体化した光モジュールが知られている。例えば、基板の電極パターン上に整列して実装されたレーザーダイオードアレイと、レーザーダイオードアレイに電気的に接続されたドライバＩＣとを備える光モジュールが提案されている（例えば、特許文献１参照。）。
特開２００９－１７０６７５号公報
　上述の従来技術では、レーザーダイオードアレイとドライバＩＣとを光モジュールとして一体化して構成している。しかしながら、この従来技術では、レーザーダイオードアレイとドライバＩＣとを複数のワイヤによって電気的に接続しており、その間の配線インダクタンスが大きくなり、半導体レーザの駆動波形が歪んでしまうおそれがある。これは、数百メガヘルツで駆動させるＴｏＦでは特に問題となる。
　本技術はこのような状況に鑑みて生み出されたものであり、半導体レーザ駆動装置において、半導体レーザとレーザドライバとの間の配線インダクタンスを低減することを目的とする。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、レーザドライバを内蔵する基板と、少なくとも１つの発光点を有して上記基板の一方の面において上記発光点の電極と上記基板のパターンとがバンプを介して接続されるように実装された半導体レーザと、上記レーザドライバと上記半導体レーザとを０．５ナノヘンリー以下の配線インダクタンスにより電気接続する接続配線とを具備する半導体レーザ駆動装置およびその半導体レーザ駆動装置を備える電子機器である。これにより、レーザドライバと半導体レーザとを０．５ナノヘンリー以下の配線インダクタンスにより電気接続するという作用をもたらす。
　また、この第１の側面において、上記半導体レーザは、上記半導体レーザの基板材料を介して光を出射する裏面出射型の垂直共振器面発光レーザを想定することができる。ここで、半導体レーザの基板材料は、ｎ型半導体、ｐ型半導体、または、不純物をドープしない半絶縁性半導体の何れかであってもよい。
　また、この第１の側面において、上記半導体レーザは、その基板材料の発光点側に上記基板材料と接続された金属層を備えて、上記金属層と上記基板のパターンとがバンプを介して接続されるように実装されてもよい。これにより、基板材料に接続された金属層と基板のパターンとをバンプを介して接続するという作用をもたらす。
　また、この第１の側面において、上記基板と上記半導体レーザとの間を接続するバンプは、金、銅、または、半田の何れかにより形成されてもよい。
　また、この第１の側面において、上記半導体レーザは、アノード電極またはカソード電極の何れか一方が共通する複数の発光点を有してもよい。
　また、この第１の側面において、上記基板は、電源線とグランド線との間を接続する容量を備えてもよい。これにより、容量に蓄えられた電荷を半導体レーザの駆動電流とするという作用をもたらす。
　また、この第１の側面において、上記レーザドライバは、独立に駆動可能な複数の出力を備え、上記基板上の電気的に分離した複数のパターンを介して上記発光点の電極と接続されて、特定の発光点を選択的に駆動するようにしてもよい。これにより、特定の発光点を選択的に駆動するという作用をもたらす。
　また、この第１の側面において、上記接続配線は、０．５ミリメートル以下の長さを備えることが望ましい。また、上記接続配線は、０．３ミリメートル以下であることがより好ましい。
　また、この第１の側面において、上記接続配線は、上記基板に設けられる接続ビアを介してもよい。これにより、配線長を短くするという作用をもたらす。
　また、この第１の側面において、上記半導体レーザは、その一部が上記レーザドライバの上方に重ねて配置されるようにしてもよい。この場合において、上記半導体レーザは、その面積の５０％以下の部分が上記レーザドライバの上方に重ねて配置されるようにしてもよい。
　また、本技術の第２の側面は、支持板の上面にレーザドライバを形成する手順と、上記レーザドライバの接続配線を形成して上記レーザドライバを内蔵する基板を形成する手順と、少なくとも１つの発光点を有する半導体レーザを上記基板の一方の面において上記発光点の電極と上記基板のパターンとがバンプを介して接続されるように実装した際に、上記接続配線を介して上記レーザドライバと上記半導体レーザとを０．５ナノヘンリー以下の配線インダクタンスにより電気接続する接続配線を形成する手順と、上記基板に対する上記半導体レーザの接続端子部を封止する封止部を形成する手順とを具備する半導体レーザ駆動装置の製造方法である。これにより、レーザドライバと半導体レーザとを０．５ナノヘンリー以下の配線インダクタンスにより電気接続する半導体レーザ駆動装置を製造するという作用をもたらす。
本技術の実施の形態における半導体レーザ駆動装置１０の上面図の一例を示す図である。 本技術の第１の実施の形態における半導体レーザ駆動装置１０の断面図の一例を示す図である。 本技術の第１の実施の形態における半導体レーザ３００の下面図の一例を示す図である。 本技術の第１の実施の形態における半導体レーザ駆動装置１０の等価回路を示す図である。 本技術の実施の形態におけるレーザドライバ２００と半導体レーザ３００とのオーバラップ量の定義を示す図である。 アディティブ法により配線パターンを形成した場合の、配線長Ｌおよび配線幅Ｗに対する配線インダクタンスの数値例を示す図である。 サブトラクティブ法により配線パターンを形成した場合の、配線長Ｌおよび配線幅Ｗに対する配線インダクタンスの数値例を示す図である。 本技術の実施の形態のレーザドライバ２００の製造過程において銅ランドおよび銅配線層（ＲＤＬ）を加工する工程の一例を示す第１の図である。 本技術の実施の形態のレーザドライバ２００の製造過程において銅ランドおよび銅配線層（ＲＤＬ）を加工する工程の一例を示す第２の図である。 本技術の実施の形態における基板１００の製造工程の一例を示す第１の図である。 本技術の実施の形態における基板１００の製造工程の一例を示す第２の図である。 本技術の実施の形態における基板１００の製造工程の一例を示す第３の図である。 本技術の実施の形態における基板１００の製造工程の一例を示す第４の図である。 本技術の実施の形態における基板１００の製造工程の一例を示す第５の図である。 本技術の第１の実施の形態の変形例における半導体レーザ駆動装置１０の断面図の一例を示す図である。 本技術の第２の実施の形態における半導体レーザ駆動装置１０の断面図の一例を示す図である。 本技術の第２の実施の形態における半導体レーザ駆動装置１０の等価回路を示す図である。 本技術の第２の実施の形態の変形例における半導体レーザ駆動装置１０の断面図の一例を示す図である。 本技術の第３の実施の形態における半導体レーザ駆動装置１０の断面図の一例を示す図である。 本技術の第４の実施の形態における半導体レーザ駆動装置１０の断面図の一例を示す図である。 本技術の第４の実施の形態における半導体レーザ駆動装置１０の等価回路を示す図である。 本技術の実施の形態の適用例である電子機器８００のシステム構成例を示す図である。 本技術の実施の形態の適用例である電子機器８００の外観構成例を示す図である。
　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．第１の実施の形態（発光点のアノードを共通にした例）
　２．第２の実施の形態（発光点のカソードを共通にした例）
　３．第３の実施の形態（レーザドライバとの接続を複数設けた例）
　４．第４の実施の形態（電源とグランドの間に容量を設けた例）
　５．変形例
　６．適用例
　＜１．第１の実施の形態＞
　［半導体レーザ駆動装置］
　図１は、本技術の実施の形態における半導体レーザ駆動装置１０の上面図の一例を示す図である。
　この半導体レーザ駆動装置１０は、ＴｏＦによる距離の測定を想定したものである。ＴｏＦは、ストラクチャードライトほどではないものの奥行き精度が高く、また、暗い環境下でも問題なく動作可能という特徴を有する。他にも、装置構成の単純さや、コストなどにおいて、ストラクチャードライトやステレオカメラなどの他の方式と比べてメリットが多いと考えられる。
　この半導体レーザ駆動装置１０では、レーザドライバ２００を内蔵する基板１００の表面に、半導体レーザ３００、フォトダイオード４００および受動部品５００がワイヤボンディングにより電気接続されて実装される。基板１００としては、プリント配線板が想定される。
　半導体レーザ３００は、化合物半導体のＰＮ接合に電流を流すことにより、レーザ光を放射する半導体デバイスである。ここで、利用される化合物半導体としては、例えば、アルミニウムガリウム砒素（ＡｌＧａＡｓ）、インジウムガリウム砒素リン（ＩｎＧａＡｓＰ）、アルミニウムガリウムインジウムリン（ＡｌＧａＩｎＰ）、ガリウムナイトライド（ＧａＮ）などが想定される。
　レーザドライバ２００は、半導体レーザ３００を駆動するためのドライバ集積回路（ＩＣ：Integrated Circuit）である。このレーザドライバ２００は、フェイスアップ状態で基板１００に内蔵される。半導体レーザ３００との間の電気接続については、配線インダクタンスを低減させる必要があるため、出来る限り短い配線長とすることが望ましい。この具体的数値については後述する。
　フォトダイオード４００は、光を検出するためのダイオードである。このフォトダイオード４００は、半導体レーザ３００の光強度を監視して、半導体レーザ３００の出力を一定に維持するためのＡＰＣ制御（Automatic Power Control）に用いられる。
　受動部品５００は、コンデンサおよび抵抗などの能動素子以外の回路部品である。この受動部品５００には、半導体レーザ３００を駆動するためのデカップリングコンデンサが含まれる。
　図２は、本技術の第１の実施の形態における半導体レーザ駆動装置１０の断面図の一例を示す図である。
　上述のように、基板１００はレーザドライバ２００を内蔵し、その表面には半導体レーザ３００などが実装される。基板１００における半導体レーザ３００とレーザドライバ２００との間の接続は、接続ビア１０１を介して行われる。この接続ビア１０１を用いることにより、配線長を短くすることが可能となる。なお、接続ビア１０１は、特許請求の範囲に記載の接続配線の一例である。
　半導体レーザ３００は、裏面出射型の垂直共振器面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）を想定する。この裏面出射型ＶＣＳＥＬは、基板材料として不純物をドープしない半絶縁性基板３１０を有し、その上（図面においては下方）に共通アノードとなるｐ＋層３２０を設け、さらにその上（図面においては下方）に発光点を形成したものである。発光点は、各々が発光素子３４１を含む台形形状のメサ３４０として形成される。発光素子３４１からの出射光３０９は、半絶縁性基板３１０を介して出射される。
　発光素子３４１のカソードは、バンプ３４９を介して基板１００上の信号線のパターン１０６に接続され、接続ビア１０１を介して基板１００に内蔵されたレーザドライバ２００のドライバ素子２０１に接続される。ドライバ素子２０１の他端はグランド（ＧＮＤ）１０８に接続される。半絶縁性基板３１０の発光点側表面には、ｐ＋層３２０に接続された金属層３３０が設けられて、バンプ３４８を介して基板１００の電源のパターン１０７に接続される。
　ここで、バンプ３４８および３４９は、金（Ａｕ）、銅（Ｃｕ）、または、半田の何れかにより形成され得る。
　半導体レーザ３００のｐ＋層３２０に接続された金属層３３０をボンディングワイヤによって接続した場合には、ボンディングワイヤに起因するインダクタンス成分により高速変調が妨げられるおそれがあった。この実施の形態では、レーザドライバ２００を内蔵した基板１００に対して、半導体レーザ３００をバンプ接続することにより、ボンディングワイヤを不要とする。
　また、この実施の形態では、半導体レーザ３００の発光点が基板１００のすぐ上部にくることから、発光点で発生した熱を部品内蔵基板に効率良く逃がすことができる。
　また、基板１００は、放熱のためのサーマルビアを備える。基板１００に実装された各部品は発熱源であり、サーマルビアを用いることにより、各部品において発生した熱を基板１００の裏面から放熱することが可能となる。
　図３は、本技術の第１の実施の形態における半導体レーザ３００の下面図の一例を示す図である。
　上述のように、半絶縁性基板３１０の発光点側表面には、ｐ＋層３２０に接続された金属層３３０が設けられる。図示するように、発光点であるメサ３４０の部分においては、金属層３３０は、存在しない。この金属層３３０は、同図の左端において、バンプ３４８を介して基板１００の電源のパターン１０７に接続される。
　図４は、本技術の第１の実施の形態における半導体レーザ駆動装置１０の等価回路を示す図である。
　発光素子３４１のアノード３４２の電極は、ｐ＋層３２０において共通アノードとなる。このｐ＋層３２０は、金属層３３０からバンプ３４８を介して、基板１００の電源のパターン１０７に接続される。
　一方、発光素子３４１のカソード３４３の電極は、バンプ３４９を介して基板１００上のパターン１０６に接続され、接続ビア１０１を介して基板１００に内蔵されたレーザドライバ２００のＬＤＯＵＴ端子２０７に接続される。ＬＤＯＵＴ端子２０７にはドライバ素子２０１のドレインが接続される。ドライバ素子２０１のソースにはＬＤ＿ＧＮＤ端子２０８が接続され、グランド（ＧＮＤ）に接地される。
　図５は、本技術の実施の形態におけるレーザドライバ２００と半導体レーザ３００とのオーバラップ量の定義を示す図である。
　上述のように、半導体レーザ３００とレーザドライバ２００との間の接続は接続ビア１０１を介して行われることを想定しているため、上面から見ると両者は重なって配置されることになる。その一方で、半導体レーザ３００の下面にはサーマルビア１０２を設けることが望ましく、そのための領域を確保する必要もある。そこで、レーザドライバ２００と半導体レーザ３００の位置関係を明らかにするために、両者のオーバラップ量を以下のように定義する。
　同図におけるａに示す配置では、上面から見て両者に重なる領域が存在しない。この場合のオーバラップ量を０％と定義する。一方、同図におけるｃに示す配置では、上面から見て半導体レーザ３００の全てがレーザドライバ２００と重なっている。この場合のオーバラップ量を１００％と定義する。
　そして、同図におけるｂに示す配置では、上面から見て半導体レーザ３００の半分の領域がレーザドライバ２００と重なっている。この場合のオーバラップ量を５０％と定義する。
　この実施の形態では、上述の接続ビア１０１のための領域を設けるために、オーバラップ量は０％よりも大きいことが望ましい。一方、半導体レーザ３００の直下においてある程度の数のサーマルビア１０２を配置することを考慮すると、オーバラップ量は５０％以下であることが望ましい。したがって、オーバラップ量を０％より大きく、５０％以下とすることにより、配線インダクタンスを小さくするとともに、良好な放熱特性を得ることが可能となる。
　［配線インダクタンス］
　上述のように、半導体レーザ３００とレーザドライバ２００との間の接続においては、配線インダクタンスが問題となる。全ての導体には誘導成分があり、ＴｏＦシステムのような高周波領域では、極めて短いリード線のインダクタンスでも悪影響をおよぼすおそれがある。すなわち、高周波動作した際に、配線インダクタンスの影響によりレーザドライバ２００から半導体レーザ３００を駆動するための駆動波形が歪んでしまい、動作が不安定になるおそれがある。
　ここで、配線インダクタンスを計算するための理論式について検討する。例えば、長さＬ［ｍｍ］、半径Ｒ［ｍｍ］の円形断面を持つ直線リード線のインダクタンスＩＤＣ［μＨ］は、自由空間において次式により表される。ただし、ｌｎは自然対数を表す。
　　ＩＤＣ＝０．０００２Ｌ・（ｌｎ（２Ｌ／Ｒ）－０．７５）
　また、例えば、長さＬ［ｍｍ］、幅Ｗ［ｍｍ］、厚さＨ［ｍｍ］のストリップ・ライン（基板配線パターン）のインダクタンスＩＤＣ［μＨ］は、自由空間において次式により表される。
　　ＩＤＣ＝０．０００２Ｌ・（ｌｎ（２Ｌ／（Ｗ＋Ｈ））
　　　　　　　　　　　　　　　＋０．２２３５（（Ｗ＋Ｈ）／Ｌ）＋０．５）
　プリント配線板の内部に内蔵されたレーザドライバとプリント配線板の上部に電気接続された半導体レーザとの配線インダクタンス［ｎＨ］を試算したものが、図６および図７である。
　図６は、アディティブ法により配線パターンを形成した場合の、配線長Ｌおよび配線幅Ｗに対する配線インダクタンスの数値例を示す図である。アディティブ法とは、絶縁樹脂面の必要な部分にだけ銅を析出させて、パターン形成する方法である。
　図７は、サブトラクティブ法により配線パターンを形成した場合の、配線長Ｌおよび配線幅Ｗに対する配線インダクタンスの数値例を示す図である。サブトラクティブとは、銅張積層板の不要な部分をエッチングして、パターンを形成する方法である。
　ＴｏＦシステムのような半導体レーザ駆動装置の場合、数百メガヘルツで駆動させることを想定すると、配線インダクタンスとしては０．５ｎＨ以下であることが望ましく、さらに０．３ｎＨ以下であることがより好ましい。したがって、上述の試算結果を考慮すると、半導体レーザ３００とレーザドライバ２００との間の配線長としては、０．５ミリメートル以下にすることが望ましく、さらに０．３ミリメートル以下であることがより好ましいと考えられる。
　［製造方法］
　図８および図９は、本技術の実施の形態のレーザドライバ２００の製造過程において銅ランドおよび銅配線層（ＲＤＬ：Redistribution Layer）を加工する工程の一例を示す図である。
　まず、図８におけるａに示すように、半導体ウェハにおいて、例えばアルミニウムなどによるＩ／Ｏパッド２１０が形成される。そして、表面にＳｉＮなどの保護絶縁層２２０が成膜され、Ｉ／Ｏパッド２１０の領域が開孔される。
　次に、図８におけるｂに示すように、ポリイミド（ＰＩ：Polyimide）またはポリベンゾオキサゾール（ＰＢＯ：Polybenzoxazole）による表面保護膜２３０が成膜され、Ｉ／Ｏパッド２１０の領域が開孔される。
　次に、図８におけるｃに示すように、数十乃至百ｎｍ程度のチタンタングステン（ＴｉＷ）、百乃至千ｎｍ程度の銅（Ｃｕ）を連続スパッタして密着層およびシード層２４０を形成する。ここで、密着層は、チタンタングステン（ＴｉＷ）の他にクロム（Ｃｒ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、チタン銅（ＴｉＣｕ）、プラチナ（Ｐｔ）等の高融点金属やその合金を適用してもよい。また、シード層には、銅（Ｃｕ）の他にニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、または、その合金を適用してもよい。
　次に、図９におけるｄに示すように、電気接合用の銅ランドと銅配線層を形成するために、フォトレジスト２５０をパターニングする。具体的には、表面洗浄、レジスト塗布、乾燥、露光、現像の各工程によって形成する。
　次に、図９におけるｅに示すように、密着層およびシード層２４０の上にめっき法により、電気接合用の銅ランドおよび銅配線層（ＲＤＬ）２６０を形成する。ここで、めっき法としては、例えば、電解銅めっき法や電解ニッケルめっき法などを用いることができる。また、銅ランドの直径は５０乃至１００マイクロメートル程度、銅配線層の厚さは３乃至１０マイクロメートル程度、銅配線層の最小幅は１０マイクロメートル程度が望ましい。
　次に、図９におけるｆに示すように、フォトレジスト２５０を除去し、半導体チップの銅ランドおよび銅配線層（ＲＤＬ）２６０をマスクして、ドライエッチングを行う。ここで、ドライエッチングは、例えば、アルゴンイオンビームを照射するイオンミリングを用いることができる。このドライエッチングにより、不要領域の密着層およびシード層２４０を選択的に除去することができ、銅ランドおよび銅配線層が各々分離される。なお、この不要領域の除去は、王水、硝酸第二セリウムアンモニウムや水酸化カリウムの水溶液等のウエットエッチングでも可能だが、銅ランドおよび銅配線層を構成する金属層のサイドエッチや厚み減少を考慮するとドライエッチングの方が望ましい。
　図１０乃至図１４は、本技術の実施の形態における基板１００の製造工程の一例を示す図である。
　まず、図１０におけるａに示すように、支持板１１０に接着性樹脂層１２０を介して、極薄銅箔１３２とキャリア銅箔１３１の２層構造から成るピーラブル銅箔１３０を、ロールラミネートまたは積層プレスにより片面に熱圧着させる。
　支持板１１０は、無機材料や金属材料、樹脂材料等からなる基板を使用することができる。例えば、シリコン（Ｓｉ）、ガラス、セラミック、銅、銅系合金、アルミニウム、アルミ合金、ステンレス、ポリイミド樹脂、エポキシ樹脂を使用することができる。
　ピーラブル銅箔１３０は、厚さ２乃至５マイクロメートルの極薄銅箔１３２に、厚さ１８乃至３５マイクロメートルのキャリア銅箔１３１を真空密着したものを用いる。ピーラブル銅箔１３０としては、例えば、３ＦＤ－Ｐ３／３５（古河サーキットフォイル株式会社製）、ＭＴ－１８Ｓ５ＤＨ（三井金属鉱業株式会社製）等を用いることができる。
　接着性樹脂層１２０の樹脂材料としては、ガラス繊維の補強材入りの、エポキシ樹脂、ポリイミド樹脂、ＰＰＥ樹脂、フェノール樹脂、ＰＴＦＥ樹脂、珪素樹脂、ポリブタジエン樹脂、ポリエステル樹脂、メラミン樹脂、ユリア樹脂、ＰＰＳ樹脂、ＰＰＯ樹脂などの有機樹脂を使用することができる。また、補強材としては、ガラス繊維以外に、アラミド不織布やアラミド繊維、ポリエステル繊維などを用いることもできる。
　次に、図８におけるｂに示すように、無電解銅めっき処理により、ピーラブル銅箔１３０の極薄銅箔１３２の表面に厚さ０．５乃至３マイクロメートルの（図示しない）めっき下地導電層を形成する。なお、この無電解銅めっき処理は、次に配線パターンを形成する電解銅めっきの下地の導電層を形成するものである。ただし、この無電解銅めっき処理を省略して、ピーラブル銅箔１３０に直接的に電解銅めっき用の電極を接触させて、ピーラブル銅箔１３０の上に直接的に電解銅めっき処理を施して、配線パターンを形成してもよい。
　次に、図１０におけるｃに示すように、支持板の表面に感光性レジストをロールラミネートで貼り付けて、配線パターン用のレジストパターン（ソルダーレジスト１４０）を形成する。この感光性レジストとしては、例えば、ドライフィルムのめっきレジストを用いることができる。
　次に、図１０におけるｄに示すように、電解銅めっき処理により、厚さ１５マイクロメートル程度の配線パターン１５０を形成する。
　次に、図１１におけるｅに示すように、めっきレジストを剥離させる。そして、層間絶縁性樹脂を形成するための前処理として、配線パターン表面を粗化処理して、層間絶縁性樹脂と配線パターンの接着性を向上させる。なお、粗化処理は、酸化還元処理による黒化処理または過水硫酸系のソフトエッチング処理によって行うことができる。
　次に、図１１におけるｆに示すように、配線パターン上に層間絶縁性樹脂１６１を、ロールラミネートまたは積層プレスで熱圧着させる。例えば、厚さ４５マイクロメートルのエポキシ樹脂をロールラミネートする。 ガラスエポキシ樹脂を使う場合は、任意の厚さの銅箔を重ね合わせて、積層プレスで熱圧着させる。層間絶縁性樹脂１６１の樹脂材料としては、エポキシ樹脂、ポリイミド樹脂、ＰＰＥ樹脂、フェノール樹脂、ＰＴＦＥ樹脂、珪素樹脂、ポリブタジエン樹脂、ポリエステル樹脂、メラミン樹脂、ユリア樹脂、ＰＰＳ樹脂、ＰＰＯ樹脂などの有機樹脂を使用することができる。また、これらの樹脂単独でも、複数樹脂を混合あるいは化合物を作成するなどした樹脂の組み合わせも使用することができる。さらに、これらの材料に無機フィラーを含有させたり、ガラス繊維の補強材を混入させたりした層間絶縁性樹脂も使用することができる。
　次に、図１１におけるｇに示すように、層間電気接続用のビアホールをレーザ法またはフォトエッチング法により形成する。層間絶縁性樹脂１６１が熱硬化性樹脂の場合は、レーザ法によりビアホールを形成する。レーザ光としては、高調波ＹＡＧレーザやエキシマレーザなどの紫外線レーザ、炭酸ガスレーザなどの赤外線レーザを用いることができる。なお、レーザ光にてビアホールを形成した場合は、ビアホール底に薄い樹脂膜が残る場合があるため、デスミア処理を行う。このデスミア処理は、強アルカリにより樹脂を膨潤させ、クロム酸、過マンガン酸塩水溶液等の酸化剤を使用して樹脂を分解除去する。また、プラズマ処理や研磨材によるサンドブラスト処理にて除去することもできる。層間絶縁性樹脂１６１が感光性樹脂の場合は、フォトエッチング法によりビアホール１７０を形成する。つまり、マスクを通して、紫外線を用いて露光した後に現像することにより、ビアホール１７０を形成する。
　次に、粗化処理の後、ビアホール１７０の壁面および層間絶縁性樹脂１６１の表面に、無電解めっき処理を行う。次に、表面に無電解めっき処理した層間絶縁性樹脂１６１の面に感光性レジストをロールラミネートで貼り付ける。この場合の感光性レジストとしては、例えば、ドライフィルムの感光性めっきレジストフィルムを用いることができる。この感光性めっきレジストフィルムを露光した後に現像することにより、ビアホール１７０の部分および配線パターンの部分を開口しためっきレジストのパターンを形成する。 次に、めっきレジストパターンの開口部分に、厚さ１５マイクロメートルの電解銅めっき処理を施す。 次に、めっきレジストを剥離し、層間絶縁性樹脂上に残っている無電解めっきを過水硫酸系のフラッシュエッチングなどで除去することにより、図１１におけるｈに示すような銅めっきで充填したビアホール１７０と配線パターンを形成する。そして、同様の配線パターンの粗化工程と層間絶縁性樹脂１６２の形成工程を繰り返し行う。
　次に、図１２におけるｉに示すように、厚み約３０乃至５０マイクロメートルに薄化した銅ランドおよび銅配線層を加工済みのダイアタッチフィルム（Die Attach Film：ＤＡＦ）２９０が付いたレーザドライバ２００をフェイスアップ状態で実装する。
　次に、図１２におけるｊに示すように、層間絶縁性樹脂１６３を、ロールラミネートまたは積層プレスで熱圧着させる。
　次に、図１２におけるｋおよび図１３におけるｌに示すように、これまでと同様のビアホール加工、デスミア処理、粗化処理、無電解めっき処理、電解めっき処理を行う。なお、レーザドライバ２００の銅ランドへの浅いビアホール１７１の加工と、１階層下の深いビアホール１７２の加工、デスミア処理および粗化処理とは同時に行う。
　ここで、浅いビアホール１７１は、銅めっきで充填したフィルドビアである。ビアのサイズおよび深さは、それぞれ２０乃至３０マイクロメートル程度である。また、ランドのサイズは、直径６０乃至８０マイクロメートル程度である。
　一方、深いビアホール１７２は、銅めっきをビア外側のみに施したいわゆるコンフォーマルビアである。ビアのサイズおよび深さは、それぞれ８０乃至１５０マイクロメートル程度である。また、ランドのサイズは、直径１５０乃至２００マイクロメートル程度である。なお、深いビアホール１７２は、レーザドライバ２００の外形より１００マイクロメートル程度の絶縁性樹脂を介して配置することが望ましい。
　次に、図１３におけるｍに示すように、これまでと同様の層間絶縁性樹脂を、ロールラミネートまたは積層プレスにより熱圧着させる。この際、コンフォーマルビアの内側が層間絶縁性樹脂で充填される。次に、これまでと同様のビアホール加工、デスミア処理、粗化処理、無電解めっき処理、および、電解めっき処理を行う。
　次に、図１３におけるｎに示すように、支持板１１０を、ピーラブル銅箔１３０のキャリア銅箔１３１と極薄銅箔１３２の界面より剥離させることによって、分離する。
　次に、図１４におけるｏに示すように、硫酸－過酸化水素系ソフトエッチングを用いて極薄銅箔１３２とめっき下地導電層を除去することにより、配線パターンが露出した部品内蔵基板を得ることができる。
　次に、図１４におけるｐに示すように、露出させた配線パターン上に、配線パターンのランド部分において開口部を有するパターンのソルダーレジスト１８０を印刷する。なお、ソルダーレジスト１８０は、フィルムタイプを用いて、ロールコーターによって形成することも可能である。次に、ソルダーレジスト１８０の開口部のランド部分に、無電解Ｎｉめっきを３マイクロメートル以上形成し、その上に無電解Ａｕめっきを０．０３マイクロメートル以上形成する。無電解Ａｕめっきは１マイクロメートル以上形成してもよい。さらに、その上に半田をプリコートすることも可能である。または、ソルダーレジスト１８０の開口部に、電解Ｎｉめっきを３マイクロメートル以上形成し、その上に電解Ａｕめっきを０．５マイクロメートル以上形成してもよい。さらに、ソルダーレジスト１８０の開口部に、金属めっき以外に、有機防錆皮膜を形成してもよい。
　また、外部接続用のランドに、接続端子として、クリーム半田を印刷塗布して、半田ボールのＢＧＡ（Ball Grid Array）を搭載してもよい。また、この接続端子としては、銅コアボール、銅ピラーバンプ、または、ランドグリッドアレイ（ＬＧＡ：Land Grid Array）などを用いてもよい。
　このようにして製造された基板１００の表面に、上述のように、半導体レーザ３００、フォトダイオード４００および受動部品５００を実装し、側壁６００および拡散板７００を取り付ける。一般的には、集合基板状で行った後に外形をダイサーなどで加工して個片に分離する。
　なお、上述の工程ではピーラブル銅箔１３０と支持板１１０を用いた例について説明したが、これらに代えて銅張積層板（ＣＣＬ：Copper Clad Laminate）を用いることも可能である。また、部品を基板へ内蔵する製造方法は、基板にキャビティ形成して搭載する方法を用いてもよい。
　このように、本技術の第１の実施の形態によれば、半導体レーザ３００とレーザドライバ２００との間の電気接続を、接続ビア１０１を介して行うことにより、配線インダクタンスを低減することができる。具体的には、両者間の配線長を０．５ミリメートル以下とすることにより、その配線インダクタンスを０．５ナノヘンリー以下にすることができる。また、半導体レーザ３００とレーザドライバ２００との間のオーバラップ量を５０％以下にすることにより、半導体レーザ３００の直下においてある程度の数のサーマルビアを配置することができ、良好な放熱特性を得ることができる。
　特に、この実施の形態では、レーザドライバを内蔵した基板に対して、裏面出射型のＶＣＳＥＬをバンプ接続することにより、ボンディングワイヤを不要とするため、ボンディングワイヤに起因するインダクタンス成分を抑制して、高速変調を可能にする。また、ボンディングワイヤを不要とすることにより、部品内蔵基板の小型化が可能となる。
　また、この実施の形態では、ＶＣＳＥＬの発光点が部品内蔵基板のすぐ近くに実装されることから、発光点で発生した熱の放熱が容易となり、発光点の温度上昇を緩和して、より一層の高出力化を可能とする。
　［変形例］
　図１５は、本技術の第１の実施の形態の変形例における半導体レーザ駆動装置１０の断面図の一例を示す図である。
　上述の第１の実施の形態では、半絶縁性基板３１０にｐ＋層３２０を設ける構造について説明したが、基板全体をｐ型半導体により形成してもよい。このｐ型半導体としては、例えば、ヒ化ガリウム（ガリウム砒素：ＧａＡｓ）が挙げられる。この変形例では、ｐ型半導体により形成されたｐ型基板３１１を利用する例を示す。この場合、別途ｐ＋層３２０を設ける必要はない。
　＜２．第２の実施の形態＞
　上述の第１の実施の形態では、各発光点のアノードが共通となっている場合の例について説明したが、この第２の実施の形態では各発光点のカソードが共通となっている場合の例について説明する。なお、半導体レーザ駆動装置１０としての全体構成については、上述の第１の実施の形態と同様であるため、詳細な説明は省略する。
　図１６は、本技術の第２の実施の形態における半導体レーザ駆動装置１０の断面図の一例を示す図である。
　この第２の実施の形態では、半導体レーザ３００は、基板材料として半絶縁性基板３１０を用い、その上（図面においては下方）に共通カソードとなるｎ＋層３２１を設け、さらにその上（図面においては下方）に各発光点を形成したものである。
　発光素子３４１のアノードは、バンプ３４９を介して基板１００上の電源のパターン１０７に接続される。半絶縁性基板３１０の発光点側表面には、ｎ＋層３２１に接続された金属層３３０が設けられて、バンプ３４８を介して基板１００のパターン１０６に接続される。このパターン１０６は、接続ビア１０１を介して基板１００に内蔵されたレーザドライバ２００のドライバ素子２０１に接続される。ドライバ素子２０１の他端はグランド（ＧＮＤ）１０８に接続される。
　図１７は、本技術の第２の実施の形態における半導体レーザ駆動装置１０の等価回路を示す図である。
　発光素子３４１のカソード３４３の電極は、ｎ＋層３２１において共通カソードとなる。このｎ＋層３２１は、金属層３３０からバンプ３４８を介して、基板１００のパターン１０６に接続され、接続ビア１０１を介して基板１００に内蔵されたレーザドライバ２００のＬＤＯＵＴ端子２０７に接続される。
　一方、発光素子３４１のアノード３４２の電極は、バンプ３４９を介して基板１００上の電源のパターン１０７に接続される。ＬＤＯＵＴ端子２０７にはドライバ素子２０１のドレインが接続される。ドライバ素子２０１のソースにはＬＤ＿ＧＮＤ端子２０８が接続され、グランド（ＧＮＤ）に接地される。
　このように、本技術の第２の実施の形態によれば、各発光点のカソードが共通となっている構成においても、上述の第１の実施の形態と同様の効果が得られる。
　［変形例］
　図１８は、本技術の第２の実施の形態の変形例における半導体レーザ駆動装置１０の断面図の一例を示す図である。
　上述の第２の実施の形態では、半絶縁性基板３１０にｎ＋層３２１を設ける構造について説明したが、基板全体をｎ型半導体により形成してもよい。この変形例では、ｎ型基板３１２を利用する例を示す。この場合、別途ｎ＋層３２１を設ける必要はない。
　＜３．第３の実施の形態＞
　上述の第１の実施の形態では、半導体レーザ３００とレーザドライバ２００との間の接続を共通化していたが、この第３の実施の形態では、別々に動作可能な複数の接続を想定する。なお、半導体レーザ駆動装置１０としての全体構成については、上述の第１の実施の形態と同様であるため、詳細な説明は省略する。
　図１９は、本技術の第３の実施の形態における半導体レーザ駆動装置１０の断面図の一例を示す図である。
　この第３の実施の形態では、半導体レーザ３００は、上述の第１の実施の形態と同様に、各発光点のアノードが共通となっている。
　各発光点のカソードは、バンプ３４９を介して基板１００上のパターン１０６と接続されるが、そのパターンは電気的に分離した複数のパターンに分かれている。レーザドライバ２００は、独立に駆動可能な複数の出力を備えており、それぞれの出力が電気的に分離されたパターン１０６に接続される。その結果、発光点によって、異なるレーザドライバ出力に接続可能となる。
　このように、本技術の第３の実施の形態によれば、レーザドライバが駆動する出力を選択することができ、特定の発光点のみを選択的に発光させることが可能となる。
　＜４．第４の実施の形態＞
　上述の第１の実施の形態では、電源とグランドの間が長くなると、その間にインダクタンスが生じて、高速変調を制限するおそれがある。この第４の実施の形態では、電源とグランドの間にデカップリングコンデンサを設けて駆動させることにより、高速変調を可能とする。
　図２０は、本技術の第４の実施の形態における半導体レーザ駆動装置１０の断面図の一例を示す図である。
　この第３の実施の形態では、基板１００上に容量１０９がデカップリングコンデンサとして搭載されており、電源のパターン１０７とグランド（ＧＮＤ）１０８との間に接続される。
　図２１は、本技術の第４の実施の形態における半導体レーザ駆動装置１０の等価回路を示す図である。
　容量１０９がデカップリングコンデンサとして設けられたことにより、この容量１０９に蓄えられた電荷を半導体レーザ３００の駆動電流とすることができる。
　このように、本技術の第４の実施の形態によれば、レーザを高速変調する際に、半導体レーザ３００の直近に実装された容量１０９に蓄えられた電荷が半導体レーザ３００の駆動電流となることから、より一層の高速変調を実現することができる。
　＜５．変形例＞
　上述の実施の形態において、裏面出射型ＶＣＳＥＬの出射面に、ＭＬＡ（Micro Lens Array）やＤＯＥ（Diffractive Optical Element）などを形成するようにしてもよい。これにより、半導体レーザ駆動装置１０としてのサイズを大きくすることなく、光学的な機能を付加することも可能となる。
　＜６．適用例＞
　［電子機器］
　図２２は、本技術の実施の形態の適用例である電子機器８００のシステム構成例を示す図である。
　この電子機器８００は、上述の実施の形態による半導体レーザ駆動装置１０を搭載した携帯端末である。この電子機器８００は、撮像部８１０と、半導体レーザ駆動装置８２０と、シャッタボタン８３０と、電源ボタン８４０と、制御部８５０と、記憶部８６０と、無線通信部８７０と、表示部８８０と、バッテリ８９０とを備える。
　撮像部８１０は、被写体を撮像するイメージセンサである。半導体レーザ駆動装置８２０は、上述の実施の形態による半導体レーザ駆動装置１０である。
　シャッタボタン８３０は、撮像部８１０における撮像タイミングを電子機器８００の外部から指示するためのボタンである。電源ボタン８４０は、電子機器８００の電源のオンオフを電子機器８００の外部から指示するためのボタンである。
　制御部８５０は、電子機器８００の全体の制御を司る処理部である。記憶部８６０は、電子機器８００の動作に必要なデータやプログラムを記憶するメモリである。無線通信部８７０は、電子機器８００の外部との無線通信を行うものである。表示部８８０は、画像等を表示するディスプレイである。バッテリ８９０は、電子機器８００の各部に電源を供給する電源供給源である。
　撮像部８１０、半導体レーザ駆動装置８２０を制御する発光制御信号の特定の位相（例えば、立上りタイミング）を０度として、０度から１８０度までの受光量をＱ１として検出し、１８０度から３６０度までの受光量をＱ２として検出する。また、撮像部８１０は、９０度から２７０度までの受光量をＱ３として検出し、２７０度から９０度までの受光量をＱ４として検出する。制御部８５０は、これらの受光量Ｑ１乃至Ｑ４から、次式により物体との距離ｄを演算し、表示部８８０に表示する。
　　ｄ＝（ｃ／４πｆ）×ａｒｃｔａｎ｛（Ｑ３－Ｑ４）／（Ｑ１－Ｑ２）｝
　上式において距離ｄの単位は、例えば、メートル（ｍ）である。ｃは光速であり、その単位は、例えば、メートル毎秒（ｍ／ｓ）である。ａｒｃｔａｎは、正接関数の逆関数である。「（Ｑ３－Ｑ４）／（Ｑ１－Ｑ２）」の値は、照射光と反射光との位相差を示す。πは、円周率を示す。また、ｆは照射光の周波数であり、その単位は、例えば、メガヘルツ（ＭＨｚ）である。
　図２３は、本技術の実施の形態の適用例である電子機器８００の外観構成例を示す図である。
　この電子機器８００は、筐体８０１に収められ、側面に電源ボタン８４０を備え、表面に表示部８８０およびシャッタボタン８３０を備える。また、裏面には撮像部８１０および半導体レーザ駆動装置８２０の光学領域が設けられる。
　これにより、表示部８８０には、通常の撮像画像８８１を表示するだけでなく、ＴｏＦを利用した測距結果に応じた奥行画像８８２を表示することができる。
　なお、この適用例では、電子機器８００として、スマートフォンのような携帯端末について例示したが、電子機器８００はこれに限定されるものではなく、例えばデジタルカメラやゲーム機やウェアラブル機器などであってもよい。
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
　なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
　なお、本技術は以下のような構成もとることができる。
（１）レーザドライバを内蔵する基板と、
　少なくとも１つの発光点を有して前記基板の一方の面において前記発光点の電極と前記基板のパターンとがバンプを介して接続されるように実装された半導体レーザと、
　前記レーザドライバと前記半導体レーザとを０．５ナノヘンリー以下の配線インダクタンスにより電気接続する接続配線と
を具備する半導体レーザ駆動装置。
（２）前記半導体レーザは、前記半導体レーザの基板材料を介して光を出射する裏面出射型の垂直共振器面発光レーザである
前記（１）に記載の半導体レーザ駆動装置。
（３）前記半導体レーザの基板材料は、ｎ型半導体、ｐ型半導体、または、不純物をドープしない半絶縁性半導体の何れかである
前記（２）に記載の半導体レーザ駆動装置。
（４）前記半導体レーザは、その基板材料の発光点側に前記基板材料と接続された金属層を備えて、前記金属層と前記基板のパターンとがバンプを介して接続されるように実装される
前記（１）から（３）のいずれかに記載の半導体レーザ駆動装置。
（５）前記基板と前記半導体レーザとの間を接続するバンプは、金、銅、または、半田の何れかにより形成される
前記（１）から（４）のいずれかに記載の半導体レーザ駆動装置。
（６）前記半導体レーザは、アノード電極が共通する複数の発光点を有する
前記（１）から（５）のいずれかに記載の半導体レーザ駆動装置。
（７）前記半導体レーザは、カソード電極が共通する複数の発光点を有する
前記（１）から（５）のいずれかに記載の半導体レーザ駆動装置。
（８）前記基板は、電源線とグランド線との間を接続する容量を備える
前記（１）から（７）のいずれかに記載の半導体レーザ駆動装置。
（９）前記レーザドライバは、独立に駆動可能な複数の出力を備え、前記基板上の電気的に分離した複数のパターンを介して前記発光点の電極と接続されて、特定の発光点を選択的に駆動する
前記（１）から（８）のいずれかに記載の半導体レーザ駆動装置。
（１０）前記接続配線は、０．５ミリメートル以下の長さを備える
前記（１）から（９）のいずれかに記載の半導体レーザ駆動装置。
（１１）前記接続配線は、前記基板に設けられる接続ビアを介する
前記（１）から（１０）のいずれかに記載の半導体レーザ駆動装置。
（１２）前記半導体レーザは、その一部が前記レーザドライバの上方に重ねて配置される
前記（１）から（１１）のいずれかに記載の半導体レーザ駆動装置。
（１３）前記半導体レーザは、その面積の５０％以下の部分が前記レーザドライバの上方に重ねて配置される
前記（１２）に記載の半導体レーザ駆動装置。
（１４）レーザドライバを内蔵する基板と、
　少なくとも１つの発光点を有して前記基板の一方の面において前記発光点の電極と前記基板のパターンとがバンプを介して接続されるように実装された半導体レーザと、
　前記レーザドライバと前記半導体レーザとを０．５ナノヘンリー以下の配線インダクタンスにより電気接続する接続配線と、
　前記基板に対する前記半導体レーザの接続端子部を封止する封止部と
を具備する電子機器。
（１５）支持板の上面にレーザドライバを形成する手順と、
　前記レーザドライバの接続配線を形成して前記レーザドライバを内蔵する基板を形成する手順と、
　少なくとも１つの発光点を有する半導体レーザを前記基板の一方の面において前記発光点の電極と前記基板のパターンとがバンプを介して接続されるように実装した際に、前記接続配線を介して前記レーザドライバと前記半導体レーザとを０．５ナノヘンリー以下の配線インダクタンスにより電気接続する接続配線を形成する手順と、
　前記基板に対する前記半導体レーザの接続端子部を封止する封止部を形成する手順と
を具備する半導体レーザ駆動装置の製造方法。
　１０　半導体レーザ駆動装置
　１００　基板
　１０１　接続ビア
　１０９　容量
　１１０　支持板
　１２０　接着性樹脂層
　１３０　ピーラブル銅箔
　１３１　キャリア銅箔
　１３２　極薄銅箔
　１４０　ソルダーレジスト
　１５０　配線パターン
　１６１～１６３　層間絶縁性樹脂
　１７０～１７２　ビアホール
　１８０　ソルダーレジスト
　２００　レーザドライバ
　２１０　Ｉ／Ｏパッド
　２２０　保護絶縁層
　２３０　表面保護膜
　２４０　密着層およびシード層
　２５０　フォトレジスト
　２６０　銅ランドおよび銅配線層（ＲＤＬ）
　２９０　ダイアタッチフィルム（ＤＡＦ）
　３００　半導体レーザ
　３１０　半絶縁性基板
　３１１　ｐ型基板
　３１２　ｎ型基板
　３２０　ｐ＋層
　３２１　ｎ＋層
　３３０　金属層
　３４０　メサ
　３４１　発光素子
　３４２　アノード
　３４３　カソード
　３４８、３４９　バンプ
　４００　フォトダイオード
　５００　受動部品
　８００　電子機器
　８０１　筐体
　８１０　撮像部
　８２０　半導体レーザ駆動装置
　８３０　シャッタボタン
　８４０　電源ボタン
　８５０　制御部
　８６０　記憶部
　８７０　無線通信部
　８８０　表示部
　８９０　バッテリ

Claims (20)

  1. 　レーザドライバを内蔵する基板と、
    　少なくとも１つの発光点を有して前記基板の一方の面において前記発光点の電極と前記基板のパターンとがバンプを介して接続されるように実装された半導体レーザと、
    　前記レーザドライバと前記半導体レーザとを０．５ナノヘンリー以下の配線インダクタンスにより電気接続する接続配線と
    を具備する半導体レーザ駆動装置。
  2. 　前記半導体レーザは、前記半導体レーザの基板材料を介して光を出射する裏面出射型の垂直共振器面発光レーザである
    請求項１記載の半導体レーザ駆動装置。
  3. 　前記半導体レーザの基板材料は、ｎ型半導体、ｐ型半導体、または、不純物をドープしない半絶縁性半導体の何れかである
    請求項２記載の半導体レーザ駆動装置。
  4. 　前記半導体レーザは、その基板材料の発光点側に前記基板材料と接続された金属層を備えて、前記金属層と前記基板のパターンとがバンプを介して接続されるように実装される
    請求項１記載の半導体レーザ駆動装置。
  5. 　前記基板と前記半導体レーザとの間を接続するバンプは、金、銅、または、半田の何れかにより形成される
    請求項１記載の半導体レーザ駆動装置。
  6. 　前記半導体レーザは、アノード電極が共通する複数の発光点を有する
    請求項１記載の半導体レーザ駆動装置。
  7. 　前記半導体レーザは、カソード電極が共通する複数の発光点を有する
    請求項１記載の半導体レーザ駆動装置。
  8. 　前記基板は、電源線とグランド線との間を接続する容量を備える
    請求項１記載の半導体レーザ駆動装置。
  9. 　前記レーザドライバは、独立に駆動可能な複数の出力を備え、前記基板上の電気的に分離した複数のパターンを介して前記発光点の電極と接続されて、特定の発光点を選択的に駆動する
    請求項１記載の半導体レーザ駆動装置。
  10. 　前記接続配線は、０．５ミリメートル以下の長さを備える
    請求項１記載の半導体レーザ駆動装置。
  11. 　前記接続配線は、前記基板に設けられる接続ビアを介する
    請求項１記載の半導体レーザ駆動装置。
  12. 　前記半導体レーザは、その一部が前記レーザドライバの上方に重ねて配置される
    請求項１記載の半導体レーザ駆動装置。
  13. 　前記半導体レーザは、その面積の５０％以下の部分が前記レーザドライバの上方に重ねて配置される
    請求項１２記載の半導体レーザ駆動装置。
  14. 　レーザドライバを内蔵する基板と、
    　少なくとも１つの発光点を有して前記基板の一方の面において前記発光点の電極と前記基板のパターンとがバンプを介して接続されるように実装された半導体レーザと、
    　前記レーザドライバと前記半導体レーザとを０．５ナノヘンリー以下の配線インダクタンスにより電気接続する接続配線と、
    　前記基板に対する前記半導体レーザの接続端子部を封止する封止部と
    を具備する電子機器。
  15. 　支持板の上面にレーザドライバを形成する手順と、
    　前記レーザドライバの接続配線を形成して前記レーザドライバを内蔵する基板を形成する手順と、
    　少なくとも１つの発光点を有する半導体レーザを前記基板の一方の面において前記発光点の電極と前記基板のパターンとがバンプを介して接続されるように実装した際に、前記接続配線を介して前記レーザドライバと前記半導体レーザとを０．５ナノヘンリー以下の配線インダクタンスにより電気接続する接続配線を形成する手順と、
    　前記基板に対する前記半導体レーザの接続端子部を封止する封止部を形成する手順と
    を具備する半導体レーザ駆動装置の製造方法。
  16. 　レーザドライバを内蔵する基板と、
    　複数の発光素子を有し、前記基板と対向する面において前記レーザドライバと複数のバンプを介して電気的に接続されるように実装された半導体レーザと
    を具備する半導体レーザ駆動装置。
  17. 　前記レーザドライバは、独立に駆動可能な複数の出力を備え、前記基板上の電気的に分離した複数のパターンを介して前記半導体レーザと接続されている請求項１６記載の半導体レーザ駆動装置。
  18. 　前記半導体レーザは、前記半導体レーザの基板材料を介して光を出射する裏面出射型の垂直共振器面発光レーザである
    請求項１６記載の半導体レーザ駆動装置。
  19. 　前記半導体レーザは、アノード電極が共通する複数の発光素子を有する
    請求項１６記載の半導体レーザ駆動装置。
  20. 　前記半導体レーザは、カソード電極が共通する複数の発光素子を有する
    請求項１６記載の半導体レーザ駆動装置。
PCT/JP2020/025989 2019-08-20 2020-07-02 半導体レーザ駆動装置、電子機器、および、半導体レーザ駆動装置の製造方法 WO2021033439A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP20855692.8A EP4019895A4 (en) 2019-08-20 2020-07-02 SEMICONDUCTOR LASER CONTROL DEVICE, ELECTRONIC APPARATUS, AND METHOD OF MAKING A SEMICONDUCTOR LASER CONTROL DEVICE
US17/631,977 US20220285909A1 (en) 2019-08-20 2020-07-02 Semiconductor laser driving apparatus, electronic equipment, and manufacturing method of semiconductor laser driving apparatus
CN202080057145.9A CN114223102A (zh) 2019-08-20 2020-07-02 半导体激光器驱动装置、电子设备及半导体激光器驱动装置的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-150229 2019-08-20
JP2019150229 2019-08-20

Publications (1)

Publication Number Publication Date
WO2021033439A1 true WO2021033439A1 (ja) 2021-02-25

Family

ID=74660892

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/025989 WO2021033439A1 (ja) 2019-08-20 2020-07-02 半導体レーザ駆動装置、電子機器、および、半導体レーザ駆動装置の製造方法

Country Status (4)

Country Link
US (1) US20220285909A1 (ja)
EP (1) EP4019895A4 (ja)
CN (1) CN114223102A (ja)
WO (1) WO2021033439A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115117735A (zh) * 2021-03-17 2022-09-27 上海禾赛科技有限公司 激光器、光源模组及激光雷达

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116626652A (zh) * 2019-10-17 2023-08-22 深圳市速腾聚创科技有限公司 激光发射电路和激光雷达
WO2024087176A1 (zh) * 2022-10-28 2024-05-02 华为技术有限公司 集成装置、制作方法、集成电路、探测装置及终端

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353564A (ja) * 2001-05-25 2002-12-06 Seiko Epson Corp 面発光レ−ザ、面発光レ−ザの製造方法、及び受光素子、受光素子の製造方法、並びに光伝送モジュ−ル
JP2007287801A (ja) * 2006-04-13 2007-11-01 Sony Corp 電気・光混載三次元半導体モジュール及びハイブリット回路装置並びに携帯型電話機
JP2009170675A (ja) 2008-01-16 2009-07-30 Furukawa Electric Co Ltd:The 光モジュール
JP2014093463A (ja) * 2012-11-06 2014-05-19 Fuji Xerox Co Ltd 面発光型半導体レーザアレイ装置、光源および光源モジュール
JP2014514781A (ja) * 2011-05-09 2014-06-19 マイクロソフト コーポレーション 低インダクタンスの光源モジュール
JP2016027630A (ja) * 2014-06-26 2016-02-18 株式会社村田製作所 垂直共振器型面発光レーザの製造方法
WO2018100082A1 (en) * 2016-11-30 2018-06-07 Sony Semiconductor Solutions Corporation Apparatus and method
US20180278011A1 (en) * 2017-03-23 2018-09-27 Infineon Technologies Ag Laser diode module

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232062A (ja) * 2001-02-02 2002-08-16 Ricoh Co Ltd 光電子集積素子
DE102016125430A1 (de) * 2016-12-22 2018-06-28 Osram Opto Semiconductors Gmbh Oberflächenmontierbarer Halbleiterlaser, Anordnung mit einem solchen Halbleiterlaser und Betriebsverfahren hierfür

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353564A (ja) * 2001-05-25 2002-12-06 Seiko Epson Corp 面発光レ−ザ、面発光レ−ザの製造方法、及び受光素子、受光素子の製造方法、並びに光伝送モジュ−ル
JP2007287801A (ja) * 2006-04-13 2007-11-01 Sony Corp 電気・光混載三次元半導体モジュール及びハイブリット回路装置並びに携帯型電話機
JP2009170675A (ja) 2008-01-16 2009-07-30 Furukawa Electric Co Ltd:The 光モジュール
JP2014514781A (ja) * 2011-05-09 2014-06-19 マイクロソフト コーポレーション 低インダクタンスの光源モジュール
JP2014093463A (ja) * 2012-11-06 2014-05-19 Fuji Xerox Co Ltd 面発光型半導体レーザアレイ装置、光源および光源モジュール
JP2016027630A (ja) * 2014-06-26 2016-02-18 株式会社村田製作所 垂直共振器型面発光レーザの製造方法
WO2018100082A1 (en) * 2016-11-30 2018-06-07 Sony Semiconductor Solutions Corporation Apparatus and method
US20180278011A1 (en) * 2017-03-23 2018-09-27 Infineon Technologies Ag Laser diode module

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4019895A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115117735A (zh) * 2021-03-17 2022-09-27 上海禾赛科技有限公司 激光器、光源模组及激光雷达

Also Published As

Publication number Publication date
CN114223102A (zh) 2022-03-22
EP4019895A4 (en) 2022-10-19
US20220285909A1 (en) 2022-09-08
EP4019895A1 (en) 2022-06-29

Similar Documents

Publication Publication Date Title
US20240154385A1 (en) Semiconductor laser drive device and method of manufacturing the same
WO2021033439A1 (ja) 半導体レーザ駆動装置、電子機器、および、半導体レーザ駆動装置の製造方法
WO2021039199A1 (ja) 半導体レーザ駆動装置、電子機器、および、半導体レーザ駆動装置の製造方法
WO2021059708A1 (en) Semiconductor laser drive device, electronic equipment, and method for manufacturing semiconductor laser drive device
WO2021065163A1 (ja) 半導体レーザ駆動装置、電子機器、および、半導体レーザ駆動装置の製造方法
WO2021053961A1 (ja) 半導体レーザ駆動装置、電子機器、および、半導体レーザ駆動装置の製造方法
WO2021053962A1 (ja) 半導体レーザ駆動装置、電子機器、および、半導体レーザ駆動装置の製造方法
WO2021019913A1 (ja) 半導体レーザ駆動装置、電子機器、および、半導体レーザ駆動装置の製造方法
JP7356287B2 (ja) 半導体レーザ駆動装置、および、電子機器
JP2021032603A (ja) 測距装置、電子機器、および、測距装置の製造方法
WO2021044816A1 (ja) 半導体レーザ駆動装置、電子機器、および、半導体レーザ駆動装置の製造方法
CN112005455B (zh) 半导体激光驱动装置及其制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20855692

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020855692

Country of ref document: EP

Effective date: 20220321

NENP Non-entry into the national phase

Ref country code: JP