WO2021033412A1

WO2021033412A1 - Ｄｃ／ｄｃ変換装置

Info

Publication number: WO2021033412A1
Application number: PCT/JP2020/024286
Authority: WO
Inventors: 直章藤居
Original assignee: パナソニックＩｐマネジメント株式会社
Priority date: 2019-08-21
Filing date: 2020-06-22
Publication date: 2021-02-25
Also published as: CN114270685A; EP4007144A1; EP4007144A4; US20220286049A1; JP2021035118A; JP7270139B2

Abstract

第１フライングキャパシタ回路３１及び第２フライングキャパシタ回路３２は、高圧側直流部と並列に直列接続される。リアクトルＬ１は、低圧側直流部の正側端子と、第１フライングキャパシタ回路３１の中点間に接続される。第２フライングキャパシタ回路３２の中点は、低圧側直流部の負側端子に接続される。第１フライングキャパシタ回路３１と第２フライングキャパシタ回路３２との間の接続点は、高圧側直流部の中間電位点に接続される。

Description

ＤＣ／ＤＣ変換装置

　本開示は、直流電力を別の電圧の直流電力に変換するＤＣ／ＤＣ変換装置に関する。

　太陽電池、蓄電池、燃料電池などに接続されるパワーコンディショナでは、ＤＣ／ＤＣコンバータとインバータが使用される。ＤＣ／ＤＣコンバータとインバータは、高効率な電力変換と小型設計が望まれる。それを実現するためのＤＣ／ＤＣコンバータとして、リアクトルの後段に、フライングキャパシタ回路（直列接続された４つのスイッチング素子と、第２スイッチング素子と第３スイッチング素子に並列接続されたフライングキャパシタで構成される）を接続し、リアクトルとフライングキャパシタ回路の接続点の電圧を３レベル化したマルチレベル電力変換装置が提案されている（例えば、特許文献１参照）。

　マルチレベル電力変換装置は、各スイッチング素子に印加される電圧を小さくでき、それによりスイッチング損失を少なくでき、高効率な電力変換を実現する。上記フライングキャパシタ回路を利用したマルチレベル電力変換装置では３レベル化することにより、フライングキャパシタ回路を構成する各スイッチング素子に印加される電圧を、直流バス電圧の１／２倍まで小さくすることができる。

　それにより、インバータのフルブリッジ部で使用している比較的高い耐圧（例えば、６００Ｖ）のスイッチング素子を使用せずに、比較的低い耐圧（例えば、３００Ｖ）のスイッチング素子で構成することが可能となる。耐圧の低いスイッチング素子は耐圧の高いスイッチング素子に対して安価であり、かつ電力変換中の導通損失、スイッチング損失などが少なく、さらなる高効率化に寄与する。

特開２０１３－１９２３８３号公報

　しかしながら動作電圧が比較的高圧（例えば、４５０Ｖなど）のアプリケーションにおいて３００Ｖ耐圧のスイッチング素子を使用する場合、６００Ｖ耐圧のスイッチング素子を使用する場合と比較して損失が改善するものの、複数のスイッチング素子を導通するため、トータルでの損失改善効果は限定的なものとなる。

　本開示はこうした状況に鑑みなされたものであり、その目的は、より低耐圧のスイッチング素子の使用を可能とすることにより、さらなる高効率化を実現したＤＣ／ＤＣ変換装置を提供することにある。

　上記課題を解決するために、本開示のある態様のＤＣ／ＤＣ変換装置は、高圧側直流部と並列に直列接続された第１フライングキャパシタ回路及び第２フライングキャパシタ回路と、低圧側直流部の正側端子と、前記第１フライングキャパシタ回路の中点間に接続されたリアクトルと、を備える。前記第２フライングキャパシタ回路の中点は、前記低圧側直流部の負側端子に接続され、前記第１フライングキャパシタ回路と前記第２フライングキャパシタ回路との間の接続点は、前記高圧側直流部の中間電位点に接続される。

　本開示によれば、より低耐圧のスイッチング素子の使用を可能とすることにより、さらなる高効率化を実現したＤＣ／ＤＣ変換装置を提供できる。

実施の形態に係るＤＣ／ＤＣ変換装置の構成を説明するための図である。実施の形態に係るＤＣ／ＤＣ変換装置の第１スイッチング素子－第８スイッチング素子のスイッチングパターンをまとめた図である。図３（ａ）－（ｄ）は、昇圧動作時の各スイッチングパターンの電流経路を示す回路図である。図４（ａ）－（ｄ）は、降圧動作時の各スイッチングパターンの電流経路を示す回路図である。昇圧比が２倍より大きい場合の第１スイッチング素子－第８スイッチング素子のスイッチングパターンの一例を示すタイミングチャートである。昇圧比が２倍より小さい場合の第１スイッチング素子－第８スイッチング素子のスイッチングパターンの一例を示すタイミングチャートである。図７（ａ）－（ｃ）は、フライングキャパシタ回路の構成例を示す図である。Ｎ（Ｎは自然数）段のフライングキャパシタ回路を示す図である。変形例１に係るＤＣ／ＤＣ変換装置の構成を説明するための図である。変形例２に係るＤＣ／ＤＣ変換装置の構成を説明するための図である。変形例３に係るＤＣ／ＤＣ変換装置の構成を説明するための図である。

　図１は、実施の形態に係るＤＣ／ＤＣ変換装置３の構成を説明するための図である。実施の形態に係るＤＣ／ＤＣ変換装置３は、双方向の昇降圧ＤＣ／ＤＣコンバータである。ＤＣ／ＤＣ変換装置３は、第２直流電源２から供給される直流電力を昇圧して第１直流電源１に供給することができる。またＤＣ／ＤＣ変換装置３は、第１直流電源１から供給される直流電力を降圧して第２直流電源２に供給することができる。本明細書では、第２直流電源２が第１直流電源１より低圧な電源であることを前提とする。

　第２直流電源２は例えば、蓄電池、電気二重層コンデンサなどが該当する。第１直流電源１は例えば、双方向ＤＣ／ＡＣインバータが接続された直流バスなどが該当する。当該双方向ＤＣ／ＡＣインバータの交流側は、蓄電システムの用途では商用電力系統と交流負荷に接続される。電気自動車の用途ではモータ（回生機能あり）に接続される。蓄電システムの用途では当該直流バスに、太陽電池用のＤＣ／ＤＣコンバータや、他の蓄電池用のＤＣ／ＤＣコンバータがさらに接続されていてもよい。

　ＤＣ／ＤＣ変換装置３は、ＤＣ／ＤＣ変換部３０及び制御部４０を備える。ＤＣ／ＤＣ変換部３０は、入力コンデンサＣ５、リアクトルＬ１、第１フライングキャパシタ回路３１、第２フライングキャパシタ回路３２、第１分割コンデンサＣ３及び第２分割コンデンサＣ４を含む。

　第２直流電源２と並列に入力コンデンサＣ５が接続される。第１直流電源１の正側バスと負側バスの間に、第１分割コンデンサＣ３及び第２分割コンデンサＣ４が直列に接続される。第１分割コンデンサＣ３及び第２分割コンデンサＣ４は、第１直流電源１の電圧Ｅを１／２に分圧する作用、ＤＣ／ＤＣ変換部３０内で発生するサージ電圧を抑制するためのスナバコンデンサとしての作用を有する。本明細書では、入力コンデンサＣ５より前段の構成を低圧直流部と呼び、第１分割コンデンサＣ３及び第２分割コンデンサＣ４より後段の構成を高圧直流部と呼ぶ。

　第１フライングキャパシタ回路３１及び第２フライングキャパシタ回路３２は、高圧側直流部と並列に直列接続される。リアクトルＬ１は、低圧側直流部の正側端子と、第１フライングキャパシタ回路３１の中点間に直列に接続される。低圧側直流部の負側端子と、第２フライングキャパシタ回路３２の中点が接続される。第１フライングキャパシタ回路３１と第２フライングキャパシタ回路３２との間の接続点は、高圧側直流部の中間電位点Ｍ（第１分割コンデンサＣ３と第２分割コンデンサＣ４の分圧点）に接続される。

　なお、第１分割コンデンサＣ３及び第２分割コンデンサＣ４は省略可能であり、その場合、第１フライングキャパシタ回路３１と第２フライングキャパシタ回路３２との間の接続点は、必ずしも高圧側直流部の中間電位点Ｍに接続される必要はない。

　第１フライングキャパシタ回路３１は、第１スイッチング素子Ｓ１、第２スイッチング素子Ｓ２、第３スイッチング素子Ｓ３、第４スイッチング素子Ｓ４及び第１フライングキャパシタＣ１を含む。第１スイッチング素子Ｓ１、第２スイッチング素子Ｓ２、第３スイッチング素子Ｓ３及び第４スイッチング素子Ｓ４は直列接続され、高圧直流部の正側バスと中間電位点Ｍの間に接続される。第１フライングキャパシタＣ１は、第１スイッチング素子Ｓ１と第２スイッチング素子Ｓ２との接続点と、第３スイッチング素子Ｓ３と第４スイッチング素子Ｓ４との接続点との間に接続され、第１スイッチング素子Ｓ１－第４スイッチング素子Ｓ４により充放電される。

　第１フライングキャパシタ回路３１の中点には、第１スイッチング素子Ｓ１の上側端子に印加される第１直流電源１の電圧Ｅ［Ｖ］と、第４スイッチング素子Ｓ４の下側端子に印加される１／２Ｅ［Ｖ］の間の範囲の電位が生成される。第１フライングキャパシタＣ１は１／４Ｅ［Ｖ］の電圧になるように初期充電（プリチャージ）され、１／４Ｅ［Ｖ］の電圧を中心として充放電が繰り返される。従って、第１フライングキャパシタ回路３１の中点には、概ね、Ｅ［Ｖ］、３／４Ｅ［Ｖ］、１／２Ｅ［Ｖ］の３レベルの電位が生成される。

　第２フライングキャパシタ回路３２は、第５スイッチング素子Ｓ５、第６スイッチング素子Ｓ６、第７スイッチング素子Ｓ７、第８スイッチング素子Ｓ８及び第２フライングキャパシタＣ２を含む。第５スイッチング素子Ｓ５、第６スイッチング素子Ｓ６、第７スイッチング素子Ｓ７及び第８スイッチング素子Ｓ８は直列接続され、高圧直流部の中間電位点Ｍと負側バスの間に接続される。第２フライングキャパシタＣ２は、第５スイッチング素子Ｓ５と第６スイッチング素子Ｓ６との接続点と、第７スイッチング素子Ｓ７と第８スイッチング素子Ｓ８との接続点との間に接続され、第５スイッチング素子Ｓ５－第８スイッチング素子Ｓ８により充放電される。

　第２フライングキャパシタ回路３２の中点には、第５スイッチング素子Ｓ５の上側端子に印加される１／２Ｅ［Ｖ］と、第８スイッチング素子Ｓ８の下側端子に印加される０［Ｖ］の間の範囲の電位が生成される。第２フライングキャパシタＣ２は１／４Ｅ［Ｖ］の電圧になるように初期充電（プリチャージ）され、１／４Ｅ［Ｖ］の電圧を中心として充放電が繰り返される。従って、第２フライングキャパシタ回路３２の中点には、概ね、１／２Ｅ［Ｖ］、１／４Ｅ［Ｖ］、０［Ｖ］の３レベルの電位が生成される。

　第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８にはそれぞれ、第１ダイオードＤ１－第８ダイオードＤ８が逆並列に形成／接続される。

　第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８には、第１直流電源１及び第２直流電源２の電圧より低い耐圧のスイッチング素子が使用されることが好ましい。以下、本実施の形態では第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８に、１５０Ｖ耐圧のＮチャネルＭＯＳＦＥＴを使用する例を想定する。ＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)では、ソースからドレイン方向に寄生ダイオードが形成される。

　なお、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８にＩＧＢＴ（Insulated Gate Bipolar Transistor）やバイポーラトランジスタを使用してもよい。その場合、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８に寄生ダイオードは形成されず、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８にそれぞれ外付けダイオードが逆並列に接続される。なお、一般的なシリコン（Ｓｉ）半導体に限らず、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）、ダイヤモンド（Ｃ）等を使用したワイドバンドギャップ半導体を用いてもよい。

　図１には示していないが、低圧直流部の両端電圧を検出する第１電圧センサ、リアクトルＬ１に流れる電流を検出する電流センサ、及び高圧直流部の両端電圧を検出する第２電圧センサが設けられ、それぞれの計測値が制御部４０に出力される。

　制御部４０は、第１フライングキャパシタ回路３１及び第２フライングキャパシタ回路３２を制御して、低圧側直流部から高圧側直流部へ昇圧動作で直流電力を伝送することができる。また高圧側直流部から低圧側直流部へ降圧動作で直流電力を伝送することができる。より具体的には制御部４０は、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８のゲート端子に駆動信号（ＰＷＭ（Pulse Width Modulation）信号）を供給することにより、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８をオン／オフ制御して、昇圧動作または降圧動作で、双方向に電力を伝送することができる。

　制御部４０の構成は、ハードウェア資源とソフトウェア資源の協働、又はハードウェア資源のみにより実現できる。ハードウェア資源としてアナログ素子、マイクロコンピュータ、ＤＳＰ、ＲＯＭ、ＲＡＭ、ＦＰＧＡ、ＡＳＩＣ、その他のＬＳＩを利用できる。ソフトウェア資源としてファームウェア等のプログラムを利用できる。

　図２は、実施の形態に係るＤＣ／ＤＣ変換装置３の第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８のスイッチングパターンをまとめた図である。図２に示すスイッチングパターンでは、第１スイッチング素子Ｓ１及び第８スイッチング素子Ｓ８の組と、第４スイッチング素子Ｓ４及び第５スイッチング素子Ｓ５の組とが相補関係となる。また第２スイッチング素子Ｓ２及び第７スイッチング素子Ｓ７の組と、第３スイッチング素子Ｓ３及び第６スイッチング素子Ｓ６の組とが相補関係となる。

　制御部４０は、４つのモードを使用して昇圧動作または降圧動作を実行する。
　モードａでは制御部４０は、第２スイッチング素子Ｓ２、第４スイッチング素子Ｓ４、第５スイッチング素子Ｓ５及び第７スイッチング素子Ｓ７をオン状態、並びに第１スイッチング素子Ｓ１、第３スイッチング素子Ｓ３、第６スイッチング素子Ｓ６及び第８スイッチング素子Ｓ８をオフ状態に制御する。モードａでは、第１フライングキャパシタ回路３１の中点と第２フライングキャパシタ回路３２の中点間の電圧（即ち、低圧側の入出力電圧Ｖ_Ｌ）は１／２Ｅとなる。

　モードｂでは制御部４０は、第１スイッチング素子Ｓ１、第３スイッチング素子Ｓ３、第６スイッチング素子Ｓ６及び第８スイッチング素子Ｓ８をオン状態　並びに第２スイッチング素子Ｓ２、第４スイッチング素子Ｓ４、第５スイッチング素子Ｓ５及び第７スイッチング素子Ｓ７をオフ状態に制御する。モードｂでは、第１フライングキャパシタ回路３１と第２フライングキャパシタ回路３２の低圧側の入出力電圧Ｖ_Ｌは１／２Ｅとなる。

　モードｃでは制御部４０は、第１スイッチング素子Ｓ１、第２スイッチング素子Ｓ２、第７スイッチング素子Ｓ７及び第８スイッチング素子Ｓ８をオン状態　並びに第３スイッチング素子Ｓ３、第４スイッチング素子Ｓ４、第５スイッチング素子Ｓ５及び第６スイッチング素子Ｓ６をオフ状態に制御する。モードｃでは、第１フライングキャパシタ回路３１と第２フライングキャパシタ回路３２の低圧側の入出力電圧Ｖ_ＬはＥとなる。

　モードｄでは制御部４０は、第３スイッチング素子Ｓ３、第４スイッチング素子Ｓ４、第５スイッチング素子Ｓ５及び第６スイッチング素子Ｓ６をオン状態　並びに第１スイッチング素子Ｓ１、第２スイッチング素子Ｓ２、第７スイッチング素子Ｓ７及び第８スイッチング素子Ｓ８をオフ状態に制御する。モードｄでは、第１フライングキャパシタ回路３１と第２フライングキャパシタ回路３２の低圧側の入出力電圧Ｖ_Ｌは０となる。

　図３（ａ）－（ｄ）は、昇圧動作時の各スイッチングパターンの電流経路を示す回路図である。図４（ａ）－（ｄ）は、降圧動作時の各スイッチングパターンの電流経路を示す回路図である。なお、図面の簡略化のためＭＯＳＦＥＴを単純なスイッチ記号で描いている。

　図３（ａ）は昇圧動作時のモードａの電流経路を示し、図３（ｂ）は昇圧動作時のモードｂの電流経路を示し、図３（ｃ）は昇圧動作時のモードｃの電流経路を示し、図３（ｄ）は昇圧動作時のモードｄの電流経路を示している。同様に、図４（ａ）は降圧動作時のモードａの電流経路を示し、図４（ｂ）は降圧動作時のモードｂの電流経路を示し、図４（ｃ）は降圧動作時のモードｃの電流経路を示し、図４（ｄ）は降圧動作時のモードｄの電流経路を示している。

　昇圧動作時と降圧動作時とで電流の向きが反対になる。モードａにおいて、図３（ａ）に示すように昇圧動作時は第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２が充電動作となるが、図４（ａ）に示すように降圧動作時は第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２が放電動作となる。モードｂにおいて、図３（ｂ）に示すように昇圧動作時は第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２が放電動作となるが、図４（ｂ）に示すように降圧動作時は第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２が充電動作となる。

　制御部４０は低圧直流部から高圧直流部へ昇圧動作で電力を伝送する場合、正方向の電流指令値を設定し、リアクトルＬ１に流れる電流の計測値が、当該正方向の電流指令値を維持するように第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８のデューティ比（オン時間）を制御する。反対に、制御部４０は高圧直流部から低圧直流部へ降圧動作で電力を伝送する場合、負方向の電流指令値を設定し、リアクトルＬ１に流れる電流の計測値が、当該負方向の電流指令値を維持するように第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８のデューティ比（オン時間）を制御する。

　また制御部４０は、低圧側直流部の電圧と高圧側直流部の電圧との比率（以下、昇圧比で定義する）が設定値より小さい場合、モードａ、モードｂ及びモードｃを使用して電力を伝送する。また制御部４０は、当該昇圧比が当該設定値より大きい場合、モードａ、モードｂ及びモードｄを使用して電力を伝送する。また制御部４０は、当該昇圧比が当該設定値と一致する場合、モードａ及びモードｂを使用して電力を伝送する。

　低圧側直流部の電圧と高圧側直流部の電圧は、それぞれ電圧センサにより計測される。上記設定値は、第１フライングキャパシタＣ１の電圧と第２フライングキャパシタＣ２の電圧の合計電圧１／２Ｅと、第１直流電源１の電圧Ｅとの比率に応じて設定される。本実施の形態では上記設定値は２に設定される。なお、低圧側直流部の電圧と高圧側直流部の電圧との比率を降圧比で定義する場合、上記設定値は１／２に設定される。

　制御部４０は、電流指令値とリアクトルＬ１に流れる電流の計測値とが一致し、かつ第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２の電圧がそれぞれ１／４Ｅになるようにデューティ比を生成する。具体的には制御部４０は、リアクトルＬ１に流れる電流が電流指令値に対して小さいほどデューティ比を上昇させ、大きいほどデューティ比を低下させる。

　図５は、昇圧比が２倍より大きい場合の第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８のスイッチングパターンの一例を示すタイミングチャートである。図６は、昇圧比が２倍より小さい場合の第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８のスイッチングパターンの一例を示すタイミングチャートである。図５及び図６に示す制御例は、ダブルキャリア駆動方式を使用した制御例を示している。ダブルキャリア駆動方式では、１８０°位相がずれた２つのキャリア信号（図５及び図６では三角波）を使用する。デューティ比ｄｕｔｙは２つのキャリア信号と比較される閾値となる。昇圧比が２倍より大きい場合、デューティ比ｄｕｔｙは０．５～１．０の範囲の値をとり、昇圧比が２倍より小さい場合、デューティ比ｄｕｔｙは０．０～０．５の範囲の値をとる。

　太線のキャリア信号とデューティ比ｄｕｔｙの比較結果により、第１スイッチング素子Ｓ１及び第８スイッチング素子Ｓ８に供給する第１ゲート信号と、第４スイッチング素子Ｓ４及び第５スイッチング素子Ｓ５に供給する第４ゲート信号を生成する。具体的には太線のキャリア信号がデューティ比ｄｕｔｙより高い領域では、第１ゲート信号がオン及び第４ゲート信号がオフになる。太線のキャリア信号がデューティ比ｄｕｔｙより低い領域では、第１ゲート信号がオフ及び第４ゲート信号がオンになる。第１ゲート信号と第４ゲート信号は相補関係にある。なお、第１ゲート信号と第４ゲート信号のオン／オフが切り替わる際に、第１ゲート信号と第４ゲート信号が同時にオフになるデッドタイム期間が設定されている。

　細線のキャリア信号とデューティ比ｄｕｔｙの比較結果により、第２スイッチング素子Ｓ２及び第７スイッチング素子Ｓ７に供給する第２ゲート信号と、第３スイッチング素子Ｓ３及び第６スイッチング素子Ｓ６に供給する第３ゲート信号を生成する。具体的には細線のキャリア信号がデューティ比ｄｕｔｙより高い領域では、第２ゲート信号がオン及び第３ゲート信号がオフになる。細線のキャリア信号がデューティ比ｄｕｔｙより低い領域では、第２ゲート信号がオフ及び第３ゲート信号がオンになる。第２ゲート信号と第３ゲート信号は相補関係にある。なお、第２ゲート信号と第３ゲート信号のオン／オフが切り替わる際に、第２ゲート信号と第３ゲート信号が同時にオフになるデッドタイム期間が設定されている。

　昇圧比が２倍より大きい場合、制御部４０はモードａとモードｂを交互に切り替え、両者を切り替える間にモードｄを挿入する。即ち制御部４０は、モードａ→モードｄ→モードｂ→モードｄ→モードａ→モードｄ→モードｂ→モードｄ・・・の順にモードを切り替える。デューティ比ｄｕｔｙが変化しない間は、モードａとモードｂの期間が等しくなり、第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２の電圧がそれぞれ１／４Ｅに保たれる。昇圧比が２倍より大きい場合、デューティ比ｄｕｔｙが上昇するほど、モードａ及びモードｂの期間に対するモードｄの期間が長くなり、伝達されるエネルギー量が増大する。

　昇圧比が２倍より小さい場合、制御部４０はモードａとモードｂを交互に切り替え、両者を切り替える間にモードｃを挿入する。即ち制御部４０は、モードａ→モードｃ→モードｂ→モードｃ→モードａ→モードｃ→モードｂ→モードｃ・・・の順にモードを切り替える。デューティ比ｄｕｔｙが変化しない間は、モードａとモードｂの期間が等しくなり、第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２の電圧がそれぞれ１／４Ｅに保たれる。昇圧比が２倍より小さい場合、デューティ比ｄｕｔｙが上昇するほど、モードａ及びモードｂの期間に対するモードｃの期間が短くなり、伝達されるエネルギー量が増大する。

　昇圧比が理想的に２倍を維持し、第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２の電圧がそれぞれ理想的に１／４Ｅを維持すれば、デューティ比ｄｕｔｙは０．５を維持する。

　制御部４０は、第１フライングキャパシタＣ１の電圧と第２フライングキャパシタＣ２の電圧の合計電圧が１／２Ｅを下回ると、モードａ及びモードｂの内、充電する方のモードの時間を増やして当該合計電圧を１／２Ｅに近づける。反対に制御部４０は、第１フライングキャパシタＣ１の電圧と第２フライングキャパシタＣ２の電圧の合計電圧が１／２Ｅを上回ると、モードａ及びモードｂの内、放電する方のモードの時間を増やして当該合計電圧を１／２Ｅに近づける。

　なお制御部４０は、第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２を使用せずに、モードｃとモードｄを交互に切り替えることにより、ＤＣ／ＤＣ変換部３０に、通常の昇圧チョッパの動作をさせることも可能である。この場合、昇圧比による動作モードの切り替えは発生しない。

　以上説明したように本実施の形態によれば、リアクトルＬ１の後段のスイッチ部を、高圧側直流部と並列に直列接続された第１フライングキャパシタ回路３１及び第２フライングキャパシタ回路３２で構成する。これにより、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８に低耐圧のスイッチング素子（例えば、１５０Ｖ耐圧のＭＯＳＦＥＴ）の使用が可能となる。低耐圧のスイッチング素子を使用することにより、スイッチング素子の導通損失を低減することができ、ＤＣ／ＤＣ変換装置３を高効率化することができる。また低耐圧のスイッチング素子を使用することにより発熱が低減され、放熱部品を小型化することができる。また低耐圧のスイッチング素子を使用することにより、低スイッチングロスで高周波化できるため、受動部品も小型化することができる。

　また昇圧比に応じてモードを切り替えることで、リアクトルＬ１に蓄えるエネルギー量を変えることができる。具体的には昇圧比が２倍よりも小さい場合は、モードａ、モードｂ及びモードｃで動作し、昇圧比が２倍よりも大きい場合は、モードａ、モードｂ及びモードｄで動作する。これにより、第２直流電源２と第１直流電源１の広範囲な電圧レンジに対応するＤＣ／ＤＣ変換装置３が構築可能となる。また、第１フライングキャパシタＣ１及び第２フライングキャパシタＣ２の電圧がそれぞれ１／４Ｅになるように制御することで、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８の耐圧超過を防止することができる。

　以上、本開示を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本開示の範囲にあることは当業者に理解されるところである。

　上記実施の形態では、フライングキャパシタ回路の構成例として、直列接続された４つのスイッチング素子と、１つのフライングキャパシタを使用する１段のフライングキャパシタ回路を例に挙げた。この点、さらに段数を増やしたフライングキャパシタ回路を使用することもできる。

　図７（ａ）－（ｃ）は、フライングキャパシタ回路の構成例を示す図である。図７（ａ）は１段のフライングキャパシタ回路を示す。図７（ａ）に示すフライングキャパシタ回路は、上記実施の形態で説明した回路構成と同様である。

　図７（ｂ）は２段のフライングキャパシタ回路を示す。２段のフライングキャパシタ回路では、直列接続された６つのスイッチング素子Ｓ１２、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ４２と、２つのフライングキャパシタＣ１１、Ｃ１２を備える。１番内側のフライングキャパシタＣ１１は、２つのスイッチング素子Ｓ２、Ｓ３に対して並列に接続され、１／６Ｅの電圧を維持するように制御される。本明細書ではＥは、高圧側直流部の電圧を示す。内側から２番目のフライングキャパシタＣ１２は、４つのスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４に対して並列に接続され、１／６Ｅの電圧を維持するように制御される。

　図７（ｃ）は３段のフライングキャパシタ回路を示す。３段のフライングキャパシタ回路では、直列接続された６つのスイッチング素子Ｓ１３、Ｓ１２、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ４２、Ｓ４３と、３つのフライングキャパシタＣ１１、Ｃ１２、Ｃ１３を備える。１番内側のフライングキャパシタＣ１１は、２つのスイッチング素子Ｓ２、Ｓ３に対して並列に接続され、１／８Ｅの電圧を維持するように制御される。内側から２番目のフライングキャパシタＣ１２は、４つのスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４に対して並列に接続され、２／８Ｅの電圧を維持するように制御される。内側から３番目のフライングキャパシタＣ１３は、６つのスイッチング素子Ｓ１２、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ４２に対して並列に接続され、３／８Ｅの電圧を維持するように制御される。

　図８は、Ｎ（Ｎは自然数）段のフライングキャパシタ回路を示す。Ｎ段のフライングキャパシタ回路では、直列接続された（２Ｎ＋２）個のスイッチング素子Ｓ１ｎ、・・・、Ｓ１３、Ｓ１２、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ４２、Ｓ４３、・・・、Ｓ４ｎと、Ｎ個のフライングキャパシタＣ１１、Ｃ１２、Ｃ１３、・・・、Ｃ１ｎを備える。１番内側のフライングキャパシタＣ１１は、２つのスイッチング素子Ｓ２、Ｓ３に対して並列に接続され、１／（２Ｎ＋２）Ｅの電圧を維持するように制御される。内側から２番目のフライングキャパシタＣ１２は、４つのスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４に対して並列に接続され、２／（２Ｎ＋２）Ｅの電圧を維持するように制御される。内側から３番目のフライングキャパシタＣ１３は、６つのスイッチング素子Ｓ１２、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ４２に対して並列に接続され、３／（２Ｎ＋２）Ｅの電圧を維持するように制御される。最も外側のフライングキャパシタＣ１ｎは、２Ｎ個のＳ１（ｎ－１）、・・・、Ｓ１３、Ｓ１２、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ４２、Ｓ４３、・・・、Ｓ４（ｎ－１）に対して並列に接続され、Ｎ／（２Ｎ＋２）Ｅの電圧を維持するように制御される。

　図１に示した第１フライングキャパシタ回路３１及び第２フライングキャパシタ回路３２では、図７（ａ）に示した１段のフライングキャパシタ回路を使用している。１段のフライングキャパシタ回路を使用すると、第１フライングキャパシタ回路３１の中点と第２フライングキャパシタ回路３２の中点との間に３レベル（Ｅ、１／２Ｅ、０）の電圧を発生させることが可能となる。図７（ｂ）に示した２段のフライングキャパシタ回路を使用すると、第１フライングキャパシタ回路３１の中点と第２フライングキャパシタ回路３２の中点との間に５レベル（Ｅ、２／３Ｅ、１／２Ｅ、１／３Ｅ、０）の電圧を発生させることが可能となる。図７（ｃ）に示した３段のフライングキャパシタ回路を使用すると、第１フライングキャパシタ回路３１の中点と第２フライングキャパシタ回路３２の中点との間に７レベル（Ｅ、３／４Ｅ、５／８Ｅ、１／２Ｅ、３／８Ｅ、１／４Ｅ、０）の電圧を発生させることが可能となる。図８に示したＮ段のフライングキャパシタ回路を使用すると、第１フライングキャパシタ回路３１の中点と第２フライングキャパシタ回路３２の中点との間に（２Ｎ＋１）レベルの電圧を発生させることが可能となる。

　フライングキャパシタ回路の段数を増やすほど、安価で耐圧が低いスイッチング素子を使用することができる一方、使用するスイッチング素子の数が増大する。従って設計者は、トータルのコストとトータルの変換効率を考慮して、フライングキャパシタ回路の最適な段数を決定すればよい。また、高圧側直流部の電圧が１０００Ｖを超えるアプリケーションや、１００００Ｖを超えるアプリケーションでは、各スイッチング素子の耐圧を下げるために、フライングキャパシタ回路の段数を増やすことが有効である。

　図９は、変形例１に係るＤＣ／ＤＣ変換装置３の構成を説明するための図である。変形例１に係るＤＣ／ＤＣ変換装置３は、単方向の降圧ＤＣ／ＤＣコンバータであり、低圧側直流部から高圧側直流部へは電力を伝送することができない。変形例１に係るＤＣ／ＤＣ変換装置３では、第３スイッチング素子Ｓ３、第４スイッチング素子Ｓ４、第５スイッチング素子Ｓ５及び第６スイッチング素子Ｓ６の代わりに、４つのダイオード素子（第３ダイオードＤ３、第４ダイオードＤ４、第５ダイオードＤ５及び第６ダイオードＤ６）が使用される。これにより、スイッチング素子とドライバの数を減らすことができ、コストを削減することができる。変形例１に係るＤＣ／ＤＣ変換装置３は例えば、第１直流電源１から基準電圧（例えば、ＤＣ１２Ｖ、ＤＣ２４Ｖ、ＤＣ４８Ｖ）を生成する降圧回路として使用可能である。

　図１０は、変形例２に係るＤＣ／ＤＣ変換装置３の構成を説明するための図である。変形例２に係るＤＣ／ＤＣ変換装置３は、単方向の昇圧ＤＣ／ＤＣコンバータであり、高圧側直流部から低圧側直流部へは電力を伝送することができない。変形例２に係るＤＣ／ＤＣ変換装置３では、第１スイッチング素子Ｓ１、第２スイッチング素子Ｓ２、第７スイッチング素子Ｓ７及び第８スイッチング素子Ｓ８の代わりに、４つのダイオード素子（第１ダイオードＤ１、第２ダイオードＤ２、第７ダイオードＤ７及び第８ダイオードＤ８）が使用される。これにより、スイッチング素子とドライバの数を減らすことができ、コストを削減することができる。変形例２に係るＤＣ／ＤＣ変換装置３は例えば、太陽電池用の昇圧回路として使用可能である。

　図１１は、変形例３に係るＤＣ／ＤＣ変換装置３の構成を説明するための図である。図１に示したＤＣ／ＤＣ変換装置３では、リアクトルＬ１を、低圧側直流部の正側端子と第１フライングキャパシタ回路３１の中点間に接続したが、図１１に示すように、低圧側直流部の負側端子と第２フライングキャパシタ回路３２の中点間に接続してもよい。この場合も、図１に示したＤＣ／ＤＣ変換装置３と同様の効果を得られる。

　なお、実施の形態は、以下の項目によって特定されてもよい。

［項目１］
　高圧側直流部と並列に直列接続された第１フライングキャパシタ回路（３１）及び第２フライングキャパシタ回路（３２）と、
　低圧側直流部の正側端子と、前記第１フライングキャパシタ回路（３１）の中点間に接続されたリアクトル（Ｌ１）と、を備え、
　前記第２フライングキャパシタ回路（３２）の中点は、前記低圧側直流部の負側端子に接続され、
　前記第１フライングキャパシタ回路（３１）と前記第２フライングキャパシタ回路（３２）との間の接続点は、前記高圧側直流部の中間電位点に接続されることを特徴とするＤＣ／ＤＣ変換装置（３）。
　これによれば、リアクトル（Ｌ１）に流れる電流を制御するスイッチング素子に、低耐圧のスイッチング素子を使用することが可能となり、小型化・高効率化を図ることができる。
［項目２］
　高圧側直流部と並列に直列接続された第１フライングキャパシタ回路（３１）及び第２フライングキャパシタ回路（３２）と、
　低圧側直流部の負側端子と、前記第２フライングキャパシタ回路（３２）の中点間に接続されたリアクトル（Ｌ１）と、を備え、
　前記第１フライングキャパシタ回路（３１）の中点は、前記低圧側直流部の正側端子に接続され、
　前記第１フライングキャパシタ回路（３１）と前記第２フライングキャパシタ回路（３２）との間の接続点は、前記高圧側直流部の中間電位点に接続されることを特徴とするＤＣ／ＤＣ変換装置（３）。
　これによれば、リアクトル（Ｌ１）に流れる電流を制御するスイッチング素子に、低耐圧のスイッチング素子を使用することが可能となり、小型化・高効率化を図ることができる。
［項目３］
　前記第１フライングキャパシタ回路（３１）及び前記第２フライングキャパシタ回路（３２）を制御して、前記低圧側直流部から前記高圧側直流部へ昇圧動作で電力伝送、及び前記高圧側直流部から前記低圧側直流部へ降圧動作で電力伝送の少なくとも一方を実行可能な制御部（４０）をさらに備えることを特徴とする項目１または２に記載のＤＣ／ＤＣ変換装置（３）。
　これによれば、双方向に電力を伝送することができる。
［項目４］
　前記第１フライングキャパシタ回路（３１）は、
　直列接続された第１スイッチング素子（Ｓ１）、第２スイッチング素子（Ｓ２）、第３スイッチング素子（Ｓ３）及び第４スイッチング素子（Ｓ４）と、
　前記第１スイッチング素子（Ｓ１）と第２スイッチング素子（Ｓ２）との接続点と、第３スイッチング素子（Ｓ３）と第４スイッチング素子（Ｓ４）との接続点との間に接続された第１フライングキャパシタ（Ｃ１）と、を含み、
　前記第２フライングキャパシタ回路（３２）は、
　直列接続された第５スイッチング素子（Ｓ５）、第６スイッチング素子（Ｓ６）、第７スイッチング素子（Ｓ７）及び第８スイッチング素子（Ｓ８）と、
　前記第５スイッチング素子（Ｓ５）と第６スイッチング素子（Ｓ６）との接続点と、第７スイッチング素子（Ｓ７）と第８スイッチング素子（Ｓ８）との接続点との間に接続された第２フライングキャパシタ（Ｃ２）と、を含むことを特徴とする項目３に記載のＤＣ／ＤＣ変換装置（３）。
　高圧直流部と並列に、８個のスイッチング素子（Ｓ１－Ｓ８）を直列接続することにより、従来より低耐圧のスイッチング素子を使用することが可能となる。
［項目５］
　前記制御部（４０）は、
　前記第２スイッチング素子（Ｓ２）、前記第４スイッチング素子（Ｓ４）、前記第５スイッチング素子（Ｓ５）及び前記第７スイッチング素子（Ｓ７）をオン状態、並びに前記第１スイッチング素子（Ｓ１）、前記第３スイッチング素子（Ｓ３）、前記第６スイッチング素子（Ｓ６）及び前記第８スイッチング素子（Ｓ８）をオフ状態に制御する第１モード、
　前記第１スイッチング素子（Ｓ１）、前記第３スイッチング素子（Ｓ３）、前記第６スイッチング素子（Ｓ６）及び前記第８スイッチング素子（Ｓ８）をオン状態　並びに前記第２スイッチング素子（Ｓ２）、前記第４スイッチング素子（Ｓ４）、前記第５スイッチング素子（Ｓ５）及び前記第７スイッチング素子（Ｓ７）をオフ状態に制御する第２モード、
　前記第１スイッチング素子（Ｓ１）、前記第２スイッチング素子（Ｓ２）、前記第７スイッチング素子（Ｓ７）及び前記第８スイッチング素子（Ｓ８）をオン状態　並びに前記第３スイッチング素子（Ｓ３）、前記第４スイッチング素子（Ｓ４）、前記第５スイッチング素子（Ｓ５）及び前記第６スイッチング素子（Ｓ６）をオフ状態に制御する第３モード、
　前記第３スイッチング素子（Ｓ３）、前記第４スイッチング素子（Ｓ４）、前記第５スイッチング素子（Ｓ５）及び前記第６スイッチング素子（Ｓ６）をオン状態　並びに前記第１スイッチング素子（Ｓ１）、前記第２スイッチング素子（Ｓ２）、前記第７スイッチング素子（Ｓ７）及び前記第８スイッチング素子（Ｓ８）をオフ状態に制御する第４モード、
　の４つのモードを使用して前記昇圧動作または前記降圧動作を実行することを特徴とする項目４に記載のＤＣ／ＤＣ変換装置（３）。
　４つのモードを組み合わせて使用することにより、種々の制御が可能となる。
［項目６］
　前記制御部（４０）は、
　前記低圧側直流部の電圧と前記高圧側直流部の電圧との比率が設定値より小さい場合、前記第１モード、前記第２モード及び前記第３モードを使用し、前記比率が前記設定値より大きい場合、前記第１モード、前記第２モード及び前記第４モードを使用することを特徴とする項目５に記載のＤＣ／ＤＣ変換装置（３）。
　当該比率に応じてモードを切り替えることにより、リアクトル（Ｌ１）に蓄積するエネルギー量を変えることができる。
［項目７］
　前記制御部（４０）は、前記第１フライングキャパシタ（Ｃ１）の電圧と前記第２フライングキャパシタ（Ｃ２）の電圧を、前記高圧側直流部の電圧の１／４倍の電圧になるように制御することを特徴とする項目４から６のいずれか１項に記載のＤＣ／ＤＣ変換装置（３）。
　これによれば、第１スイッチング素子（Ｓ１）－第８スイッチング素子（Ｓ８）の耐圧超過を防止することができる。
［項目８］
　前記第１フライングキャパシタ回路（３１）及び前記第２フライングキャパシタ回路（３２）はそれぞれ、Ｎ（Ｎは自然数）個のフライングキャパシタ（Ｃ１、・・・、Ｃ１Ｎ）を含み、
　前記制御部（４０）は、
　最も内側に接続される１番目のフライングキャパシタの電圧（Ｃ１）は、前記高圧側直流部の電圧の（１／（２Ｎ＋２））倍の電圧になるように制御し、
　最も外側に接続されるＮ番目のフライングキャパシタの電圧（Ｃ１Ｎ）は、前記高圧側直流部の電圧の（Ｎ／（２Ｎ＋２））倍の電圧になるように制御し、
　前記第１フライングキャパシタ回路（３１）の中点と前記第２フライングキャパシタ回路（３２）の中点との間に、（２Ｎ＋１）通りの電圧を発生させることを特徴とする項目３から７のいずれか１項に記載のＤＣ／ＤＣ変換装置（３）。
　これによれば、フライングキャパシタ回路（３１、３２）の段数を増やすことにより、さらに低耐圧のスイッチング素子を使用することが可能となる。
［項目９］
　前記第１フライングキャパシタ回路（３１）に含まれる複数のスイッチング素子（Ｓ１－Ｓ４）及び前記第２フライングキャパシタ回路（３２）に含まれる複数スイッチング素子（Ｓ５－Ｓ８）には、前記高圧側直流部の電圧及び前記低圧側直流部の電圧より低い耐圧のスイッチング素子が使用されることを特徴とする項目１から８のいずれか１項に記載のＤＣ／ＤＣ変換装置（３）。
　これによれば、低耐圧のスイッチング素子を使用することが可能となり、小型化・高効率化を図ることができる。
［項目１０］
　前記第１フライングキャパシタ回路（３１）は、
　直列接続された第１ダイオード（Ｄ１）、第２ダイオード（Ｄ２）、第３スイッチング素子（Ｓ３）及び第４スイッチング素子（Ｓ４）と、
　前記第１ダイオード（Ｄ１）と第２ダイオード（Ｄ２）との接続点と、第３スイッチング素子（Ｓ３）と第４スイッチング素子（Ｓ４）との接続点との間に接続された第１フライングキャパシタ（Ｃ１）と、を含み、
　前記第２フライングキャパシタ回路（３２）は、
　直列接続された第５スイッチング素子（Ｓ５）、第６スイッチング素子（Ｓ６）、第７ダイオード（Ｄ７）及び第８ダイオード（Ｄ８）と、
　前記第５スイッチング素子（Ｓ５）と第６スイッチング素子（Ｓ６）との接続点と、第７ダイオード（Ｄ７）と第８ダイオード（Ｄ８）との接続点との間に接続された第２フライングキャパシタ（Ｃ２）と、を含み、
　前記制御部（４０）は、前記第３スイッチング素子（Ｓ３）、前記第４スイッチング素子（Ｓ４）、前記第５スイッチング素子（Ｓ５）及び前記第６スイッチング素子（Ｓ６）を制御して、前記低圧側直流部から前記高圧側直流部へ昇圧動作で直流電力を出力させることを特徴とする項目３に記載のＤＣ／ＤＣ変換装置（３）。
　単方向の昇圧コンバータとすることにより、コストを低減することができる。
［項目１１］
　前記第１フライングキャパシタ回路（３１）は、
　直列接続された第１スイッチング素子（Ｓ１）、第２スイッチング素子（Ｓ２）、第３ダイオード（Ｄ３）及び第４ダイオード（Ｄ４）と、
　前記第１スイッチング素子（Ｓ１）と第２スイッチング素子（Ｓ２）との接続点と、第３ダイオード（Ｄ３）と第４ダイオード（Ｄ４）との接続点との間に接続された第１フライングキャパシタ（Ｃ１）と、を含み、
　前記第２フライングキャパシタ回路（３２）は、
　直列接続された第５ダイオード（Ｄ５）、第６ダイオード（Ｄ６）、第７スイッチング素子（Ｓ７）及び第８スイッチング素子（Ｓ８）と、
　前記第５ダイオード（Ｄ５）と第６ダイオード（Ｄ６）との接続点と、第７スイッチング素子（Ｓ７）と第８スイッチング素子（Ｓ８）との接続点との間に接続された第２フライングキャパシタ（Ｃ２）と、を含み、
　前記制御部（４０）は、前記第１スイッチング素子（Ｓ１）、前記第２スイッチング素子（Ｓ２）、前記第７スイッチング素子（Ｓ７）及び前記第８スイッチング素子（Ｓ８）を制御して、前記高圧側直流部から前記低圧側直流部へ降圧動作で直流電力を出力させることを特徴とする項目３に記載のＤＣ／ＤＣ変換装置（３）。
　単方向の降圧コンバータとすることにより、コストを低減することができる。

　本開示は、フライングキャパシタを用いたマルチレベルコンバータに利用可能である。

　１　第１直流電源、　２　第２直流電源、　３　ＤＣ／ＤＣ変換装置、　３０　ＤＣ／ＤＣ変換部、　３１，３２　フライングキャパシタ回路、　４０　制御部、　Ｓ１－Ｓ８　スイッチング素子、　Ｄ１－Ｄ８　ダイオード、　Ｃ１，Ｃ２　フライングキャパシタ、　Ｃ３，Ｃ４　分割コンデンサ、　Ｃ５　入力コンデンサ、　Ｌ１　リアクトル。

Claims

　高圧側直流部と並列に直列接続された第１フライングキャパシタ回路及び第２フライングキャパシタ回路と、
　低圧側直流部の正側端子と、前記第１フライングキャパシタ回路の中点間に接続されたリアクトルと、を備え、
　前記第２フライングキャパシタ回路の中点は、前記低圧側直流部の負側端子に接続され、
　前記第１フライングキャパシタ回路と前記第２フライングキャパシタ回路との間の接続点は、前記高圧側直流部の中間電位点に接続されることを特徴とするＤＣ／ＤＣ変換装置。
　高圧側直流部と並列に直列接続された第１フライングキャパシタ回路及び第２フライングキャパシタ回路と、
　低圧側直流部の負側端子と、前記第２フライングキャパシタ回路の中点間に接続されたリアクトルと、を備え、
　前記第１フライングキャパシタ回路の中点は、前記低圧側直流部の正側端子に接続され、
　前記第１フライングキャパシタ回路と前記第２フライングキャパシタ回路との間の接続点は、前記高圧側直流部の中間電位点に接続されることを特徴とするＤＣ／ＤＣ変換装置。
　前記第１フライングキャパシタ回路及び前記第２フライングキャパシタ回路を制御して、前記低圧側直流部から前記高圧側直流部へ昇圧動作で電力伝送、及び前記高圧側直流部から前記低圧側直流部へ降圧動作で電力伝送の少なくとも一方を実行可能な制御部をさらに備えることを特徴とする請求項１または２に記載のＤＣ／ＤＣ変換装置。
　前記第１フライングキャパシタ回路は、
　直列接続された第１スイッチング素子、第２スイッチング素子、第３スイッチング素子及び第４スイッチング素子と、
　前記第１スイッチング素子と第２スイッチング素子との接続点と、第３スイッチング素子と第４スイッチング素子との接続点との間に接続された第１フライングキャパシタと、を含み、
　前記第２フライングキャパシタ回路は、
　直列接続された第５スイッチング素子、第６スイッチング素子、第７スイッチング素子及び第８スイッチング素子と、
　前記第５スイッチング素子と第６スイッチング素子との接続点と、第７スイッチング素子と第８スイッチング素子との接続点との間に接続された第２フライングキャパシタと、を含むことを特徴とする請求項３に記載のＤＣ／ＤＣ変換装置。
　前記制御部は、
　前記第２スイッチング素子、前記第４スイッチング素子、前記第５スイッチング素子及び前記第７スイッチング素子をオン状態、並びに前記第１スイッチング素子、前記第３スイッチング素子、前記第６スイッチング素子及び前記第８スイッチング素子をオフ状態に制御する第１モード、
　前記第１スイッチング素子、前記第３スイッチング素子、前記第６スイッチング素子及び前記第８スイッチング素子をオン状態　並びに前記第２スイッチング素子、前記第４スイッチング素子、前記第５スイッチング素子及び前記第７スイッチング素子をオフ状態に制御する第２モード、
　前記第１スイッチング素子、前記第２スイッチング素子、前記第７スイッチング素子及び前記第８スイッチング素子をオン状態　並びに前記第３スイッチング素子、前記第４スイッチング素子、前記第５スイッチング素子及び前記第６スイッチング素子をオフ状態に制御する第３モード、
　前記第３スイッチング素子、前記第４スイッチング素子、前記第５スイッチング素子及び前記第６スイッチング素子をオン状態　並びに前記第１スイッチング素子、前記第２スイッチング素子、前記第７スイッチング素子及び前記第８スイッチング素子をオフ状態に制御する第４モード、
　の４つのモードを使用して前記昇圧動作または前記降圧動作を実行することを特徴とする請求項４に記載のＤＣ／ＤＣ変換装置。
　前記制御部は、
　前記低圧側直流部の電圧と前記高圧側直流部の電圧との比率が設定値より小さい場合、前記第１モード、前記第２モード及び前記第３モードを使用し、前記比率が前記設定値より大きい場合、前記第１モード、前記第２モード及び前記第４モードを使用することを特徴とする請求項５に記載のＤＣ／ＤＣ変換装置。
　前記制御部は、前記第１フライングキャパシタの電圧と前記第２フライングキャパシタの電圧を、前記高圧側直流部の電圧の１／４倍の電圧になるように制御することを特徴とする請求項４から６のいずれか１項に記載のＤＣ／ＤＣ変換装置。
　前記第１フライングキャパシタ回路及び前記第２フライングキャパシタ回路はそれぞれ、Ｎ（Ｎは自然数）個のフライングキャパシタを含み、
　前記制御部は、
　最も内側に接続される１番目のフライングキャパシタの電圧は、前記高圧側直流部の電圧の（１／（２Ｎ＋２））倍の電圧になるように制御し、
　最も外側に接続されるＮ番目のフライングキャパシタの電圧は、前記高圧側直流部の電圧の（Ｎ／（２Ｎ＋２））倍の電圧になるように制御し、
　前記第１フライングキャパシタ回路の中点と前記第２フライングキャパシタ回路の中点との間に、（２Ｎ＋１）通りの電圧を発生させることを特徴とする請求項３から７のいずれか１項に記載のＤＣ／ＤＣ変換装置。
　前記第１フライングキャパシタ回路に含まれる複数のスイッチング素子及び前記第２フライングキャパシタ回路に含まれる複数スイッチング素子には、前記高圧側直流部の電圧及び前記低圧側直流部の電圧より低い耐圧のスイッチング素子が使用されることを特徴とする請求項１から８のいずれか１項に記載のＤＣ／ＤＣ変換装置。
　前記第１フライングキャパシタ回路は、
　直列接続された第１ダイオード、第２ダイオード、第３スイッチング素子及び第４スイッチング素子と、
　前記第１ダイオードと第２ダイオードとの接続点と、第３スイッチング素子と第４スイッチング素子との接続点との間に接続された第１フライングキャパシタと、を含み、
　前記第２フライングキャパシタ回路は、
　直列接続された第５スイッチング素子、第６スイッチング素子、第７ダイオード及び第８ダイオードと、
　前記第５スイッチング素子と第６スイッチング素子との接続点と、第７ダイオードと第８ダイオードとの接続点との間に接続された第２フライングキャパシタと、を含み、
　前記制御部は、前記第３スイッチング素子、前記第４スイッチング素子、前記第５スイッチング素子及び前記第６スイッチング素子を制御して、前記低圧側直流部から前記高圧側直流部へ昇圧動作で直流電力を出力させることを特徴とする請求項３に記載のＤＣ／ＤＣ変換装置。
　前記第１フライングキャパシタ回路は、
　直列接続された第１スイッチング素子、第２スイッチング素子、第３ダイオード及び第４ダイオードと、
　前記第１スイッチング素子と第２スイッチング素子との接続点と、第３ダイオードと第４ダイオードとの接続点との間に接続された第１フライングキャパシタと、を含み、
　前記第２フライングキャパシタ回路は、
　直列接続された第５ダイオード、第６ダイオード、第７スイッチング素子及び第８スイッチング素子と、
　前記第５ダイオードと第６ダイオードとの接続点と、第７スイッチング素子と第８スイッチング素子との接続点との間に接続された第２フライングキャパシタと、を含み、
　前記制御部は、前記第１スイッチング素子、前記第２スイッチング素子、前記第７スイッチング素子及び前記第８スイッチング素子を制御して、前記高圧側直流部から前記低圧側直流部へ降圧動作で直流電力を出力させることを特徴とする請求項３に記載のＤＣ／ＤＣ変換装置。