WO2021246242A1

WO2021246242A1 - Ｄｃ／ｄｃ変換装置

Info

Publication number: WO2021246242A1
Application number: PCT/JP2021/019811
Authority: WO
Inventors: 渉堀尾
Original assignee: パナソニックＩｐマネジメント株式会社
Priority date: 2020-06-03
Filing date: 2021-05-25
Publication date: 2021-12-09
Also published as: JP7182135B2; JP2021191184A

Abstract

高圧側コンデンサＣ３は、高圧側直流電源１に並列接続される。フライングキャパシタ部３０は、直列接続された複数のスイッチング素子Ｓ１－Ｓ８と、少なくとも一つのフライングキャパシタＣ５ａ、Ｃ５ｂを含み、直列接続された複数のスイッチング素子Ｓ１－Ｓ８の両端に高圧側直流電源１が接続され、一部の複数のスイッチング素子Ｓ３－Ｓ６の両端に低圧側直流電源２が接続される。リアクトルＬ１は、低圧側直流電源２の両端と、一部の複数のスイッチング素子Ｓ３－Ｓ６の両端間の経路に挿入される。制御部４０は、ＤＣ／ＤＣ変換装置３の起動時において、低圧側スイッチ回路をターンオンさせた後、フライングキャパシタＣ５ａ、Ｃ５ｂの電圧をもとに、フライングキャパシタ部３０のスイッチング動作を開始するタイミングを決定する。

Description

ＤＣ／ＤＣ変換装置

　本開示は、直流電力を別の電圧の直流電力に変換するＤＣ／ＤＣ変換装置に関する。

　蓄電池、太陽電池、燃料電池などに接続されるパワーコンディショナでは、ＤＣ／ＤＣコンバータとインバータが使用される。ＤＣ／ＤＣコンバータとインバータは、高効率な電力変換と小型設計が望まれる。それを実現するためのＤＣ／ＤＣコンバータとして、リアクトルの後段に、フライングキャパシタ回路（直列接続された４つのスイッチング素子と、第２スイッチング素子と第３スイッチング素子に並列接続されたフライングキャパシタで構成される）を接続し、リアクトルとフライングキャパシタ回路の接続点の電圧を３レベル化したマルチレベル電力変換装置が提案されている（例えば、特許文献１参照）。

　マルチレベル電力変換装置は、各スイッチング素子に印加される電圧を小さくでき、それによりスイッチング損失を少なくでき、高効率な電力変換を実現する。上記フライングキャパシタ回路を利用したマルチレベル電力変換装置では３レベル化することにより、フライングキャパシタ回路を構成する各スイッチング素子に印加される電圧を、直流バス電圧の１／２倍まで小さくすることができる。

　それにより、インバータのフルブリッジ部で使用している比較的高い耐圧（例えば、６００Ｖ）のスイッチング素子を使用せずに、比較的低い耐圧（例えば、３００Ｖ）のスイッチング素子で構成することが可能となる。耐圧の低いスイッチング素子は耐圧の高いスイッチング素子に対して安価であり、かつ電力変換中の導通損失、スイッチング損失などが少なく、さらなる高効率化に寄与する。

特開２０１９－９２２４２号公報

　上述したようなマルチレベル電力変換装置において、フライングキャパシタのプリチャージが不十分な状態でコンバータの動作を開始させると、過電流が発生することがあった。

　本開示はこうした状況に鑑みなされたものであり、その目的は、安全に起動することができる、フライングキャパシタを用いたＤＣ／ＤＣ変換装置を提供することにある。

　上記課題を解決するために、本開示のある態様のＤＣ／ＤＣ変換装置は、高圧側直流電源に並列接続される高圧側コンデンサと、直列接続された複数のスイッチング素子と、少なくとも一つのフライングキャパシタを含み、前記直列接続された複数のスイッチング素子の両端に前記高圧側直流電源が接続され、前記直列接続された複数のスイッチング素子を構成する一部の複数のスイッチング素子の両端に低圧側直流電源が接続される、フライングキャパシタ部と、前記低圧側直流電源の両端と、前記一部の複数のスイッチング素子の両端間の経路に挿入される少なくとも一つのリアクトルと、前記低圧側直流電源と前記リアクトルとの間に設けられる低圧側スイッチ回路と、前記フライングキャパシタの各電圧を計測する電圧センサと、前記直列接続された複数のスイッチング素子と、前記低圧側スイッチ回路を制御する制御部と、を備える。前記制御部は、本ＤＣ／ＤＣ変換装置の起動時において、前記低圧側スイッチ回路をターンオンさせた後、前記フライングキャパシタの電圧をもとに、前記フライングキャパシタ部のスイッチング動作を開始するタイミングを決定する。

　本開示によれば、フライングキャパシタを用いたＤＣ／ＤＣ変換装置を安全に起動することができる。

実施の形態１に係るＤＣ／ＤＣ変換装置の構成を説明するための図である。図１に示したＤＣ／ＤＣ変換装置の第１スイッチング素子－第８スイッチング素子のスイッチングパターンをまとめた図である。図３（ａ）－（ｄ）は、昇圧動作時の各スイッチングパターンの電流経路を示す回路図である。図４（ａ）－（ｄ）は、降圧動作時の各スイッチングパターンの電流経路を示す回路図である。昇圧比が２倍以上の場合の第１スイッチング素子－第８スイッチング素子のスイッチングパターンの一例を示すタイミングチャートである。昇圧比が２倍未満の場合の第１スイッチング素子－第８スイッチング素子のスイッチングパターンの一例を示すタイミングチャートである。比較例に係る、ＤＣ／ＤＣ変換装置の起動時における高圧側コンデンサの電圧、フライングキャパシタの電圧、及びリアクトル電流の波形例を示す図である。実施例に係る、ＤＣ／ＤＣ変換装置の起動時における高圧側コンデンサの電圧、フライングキャパシタの電圧、及びリアクトル電流の波形例を示す図である。実施の形態２に係るＤＣ／ＤＣ変換装置の構成を説明するための図である。Ｎ（Ｎは自然数）段のフライングキャパシタ回路を示す図である。図１に示したＤＣ／ＤＣ変換装置の低圧側リレーと並列に、突入電流防止回路を接続した構成を示す図である。実施の形態１の変形例に係るＤＣ／ＤＣ変換装置の構成を説明するための図である。

　図１は、実施の形態１に係るＤＣ／ＤＣ変換装置３の構成を説明するための図である。実施の形態１に係るＤＣ／ＤＣ変換装置３は、双方向の昇降圧ＤＣ／ＤＣコンバータである。ＤＣ／ＤＣ変換装置３は、低圧側直流電源２から供給される直流電力を昇圧して高圧側直流電源１に供給することができる。またＤＣ／ＤＣ変換装置３は、高圧側直流電源１から供給される直流電力を降圧して低圧側直流電源２に供給することができる。

　低圧側直流電源２は例えば、蓄電池、電気二重層コンデンサなどが該当する。高圧側直流電源１は例えば、双方向ＤＣ／ＡＣインバータが接続された直流バスなどが該当する。当該双方向ＤＣ／ＡＣインバータの交流側は、蓄電システムの用途では商用電力系統と交流負荷に接続される。電気自動車の用途ではモータ（回生機能あり）に接続される。蓄電システムの用途では当該直流バスに、太陽電池用のＤＣ／ＤＣコンバータや、他の蓄電池用のＤＣ／ＤＣコンバータがさらに接続されていてもよい。

　ＤＣ／ＤＣ変換装置３は、第１低圧側コンデンサＣ１、低圧側リレーＲＹ２、第２低圧側コンデンサＣ２、リアクトルＬ１、フライングキャパシタ部３０、第１分割コンデンサＣ４ａ、第２分割コンデンサＣ４ｂ、高圧側コンデンサＣ３、高圧側リレーＲＹ１、第１電圧センサ４１、第２電圧センサ４２、第３電圧センサ４３、及び制御部４０を含む。

　第１低圧側コンデンサＣ１及び第２低圧側コンデンサＣ２が、低圧側直流電源２と並列に接続される。第１低圧側コンデンサＣ１及び第２低圧側コンデンサＣ２は、低圧側直流電源２の電圧を安定化させる平滑コンデンサとして作用とする。第１低圧側コンデンサＣ１の正側端子と第２低圧側コンデンサＣ２の正側端子間を接続する経路に低圧側リレーＲＹ２が挿入される。

　高圧側コンデンサＣ３が高圧側直流電源１と並列に接続される。高圧側コンデンサＣ３は、高圧側直流電源１の電圧を安定化させる平滑コンデンサとして作用とする。高圧側コンデンサＣ３と高圧側直流電源１との間に高圧側リレーＲＹ１が設けられる。図１に示す例では、正側の直流バスの、高圧側コンデンサＣ３の正側端子が接続されるノードと高圧側直流電源１の正側端子が接続されるノードとの間の部分に、高圧側リレーＲＹ１が挿入される。

　高圧側直流電源１の両端のそれぞれに接続された正側の直流バスと負側の直流バスの間に、第１分割コンデンサＣ４ａ及び第２分割コンデンサＣ４ｂが直列に接続される。第１分割コンデンサＣ４ａ及び第２分割コンデンサＣ４ｂは、高圧側直流電源１の電圧Ｅを１／２に分圧する作用、フライングキャパシタ部３０内で発生するサージ電圧を抑制するためのスナバコンデンサとしての作用を有する。

　正側の直流バスと負側の直流バスの間に、フライングキャパシタ部３０が接続される。図１に示す回路構成では、フライングキャパシタ部３０は、上側の第１フライングキャパシタ回路と下側の第２フライングキャパシタ回路が直列に接続されて構成される。リアクトルＬ１は、低圧側直流電源２の正側端子と、第１フライングキャパシタ回路の中点間に接続される。低圧側直流電源２の負側端子と、第２フライングキャパシタ回路の中点が接続される。第１フライングキャパシタ回路と第２フライングキャパシタ回路との間の接続点は、高圧側直流電源１の中間電位点Ｍ（第１分割コンデンサＣ４ａと第２分割コンデンサＣ４ｂの分圧点）に接続される。

　上述した低圧側リレーＲＹ２は、低圧側直流電源２及び第１低圧側コンデンサＣ１と、第２低圧側コンデンサＣ２及びリアクトルＬ１との間に設けられ、両者を電気的に遮断することができる。

　上側の第１フライングキャパシタ回路は、第１スイッチング素子Ｓ１、第２スイッチング素子Ｓ２、第３スイッチング素子Ｓ３、第４スイッチング素子Ｓ４及び第１フライングキャパシタＣ５ａを含む。下側の第２フライングキャパシタ回路は、第５スイッチング素子Ｓ５、第６スイッチング素子Ｓ６、第７スイッチング素子Ｓ７、第８スイッチング素子Ｓ８及び第２フライングキャパシタＣ５ｂを含む。第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８は、正側の直流バスと負側の直流バスの間に直列に接続される。

　第１フライングキャパシタＣ５ａは、第１スイッチング素子Ｓ１と第２スイッチング素子Ｓ２との接続点と、第３スイッチング素子Ｓ３と第４スイッチング素子Ｓ４との接続点との間に接続され、第１スイッチング素子Ｓ１－第４スイッチング素子Ｓ４により充放電される。第２フライングキャパシタＣ５ｂは、第５スイッチング素子Ｓ５と第６スイッチング素子Ｓ６との接続点と、第７スイッチング素子Ｓ７と第８スイッチング素子Ｓ８との接続点との間に接続され、第５スイッチング素子Ｓ５－第８スイッチング素子Ｓ８により充放電される。

　第１フライングキャパシタ回路の中点には、第１スイッチング素子Ｓ１の上側端子に印加される高圧側直流電源１の電圧Ｅ［Ｖ］と、第４スイッチング素子Ｓ４の下側端子に印加される１／２Ｅ［Ｖ］の間の範囲の電位が生成される。第１フライングキャパシタＣ５ａは１／４Ｅ［Ｖ］の電圧になるように初期充電（プリチャージ）され、１／４Ｅ［Ｖ］の電圧を中心として充放電が繰り返される。従って、第１フライングキャパシタ回路の中点には、概ね、Ｅ［Ｖ］、３／４Ｅ［Ｖ］、１／２Ｅ［Ｖ］の３レベルの電位が生成される。

　第２フライングキャパシタ回路の中点には、第５スイッチング素子Ｓ５の上側端子に印加される１／２Ｅ［Ｖ］と、第８スイッチング素子Ｓ８の下側端子に印加される０［Ｖ］の間の範囲の電位が生成される。第２フライングキャパシタＣ５ｂは１／４Ｅ［Ｖ］の電圧になるように初期充電（プリチャージ）され、１／４Ｅ［Ｖ］の電圧を中心として充放電が繰り返される。従って、第２フライングキャパシタ回路の中点には、概ね、１／２Ｅ［Ｖ］、１／４Ｅ［Ｖ］、０［Ｖ］の３レベルの電位が生成される。

　第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８にはそれぞれ、第１ダイオードＤ１－第８ダイオードＤ８が逆並列に形成／接続される。第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８には、高圧側直流電源１の電圧より低い耐圧のスイッチング素子が使用される。以下、本実施の形態では第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８に、１５０Ｖ耐圧のＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)を使用する例を想定する。ＮチャネルＭＯＳＦＥＴでは、ソースからドレイン方向に寄生ダイオードが形成される。

　なお、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８にＩＧＢＴ（Insulated Gate Bipolar Transistor）やバイポーラトランジスタを使用してもよい。その場合、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８に寄生ダイオードは形成されず、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８にそれぞれ外付けダイオードが逆並列に接続される。なお、一般的なシリコン（Ｓｉ）半導体に限らず、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）、ダイヤモンド（Ｃ）等を使用したワイドバンドギャップ半導体を用いてもよい。

　第１電圧センサ４１は、第１フライングキャパシタＣ５ａの両端電圧を計測して、計測した電圧値を制御部４０に出力する。第２電圧センサ４２は、第２フライングキャパシタＣ５ｂの両端電圧を計測して、計測した電圧値を制御部４０に出力する。第３電圧センサ４３は、高圧側コンデンサＣ３の両端電圧を計測して、計測した電圧値を制御部４０に出力する。なお、図１には示していないが、第２低圧側コンデンサＣ２の両端電圧を計測する電圧センサ、及びリアクトルＬ１に流れる電流を計測する電流センサが設けられ、それぞれの計測値が制御部４０に出力される。

　制御部４０は、第１フライングキャパシタ回路及び第２フライングキャパシタ回路を制御して、低圧側直流電源２から高圧側直流電源１へ昇圧動作で直流電力を伝送することができる。また高圧側直流電源１から低圧側直流電源２へ降圧動作で直流電力を伝送することができる。より具体的には制御部４０は、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８のゲート端子に駆動信号（ＰＷＭ（Pulse Width Modulation）信号）を供給することにより、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８をオン／オフ制御して、昇圧動作または降圧動作で、双方向に電力を伝送することができる。

　制御部４０の構成は、ハードウェア資源とソフトウェア資源の協働、又はハードウェア資源のみにより実現できる。ハードウェア資源としてアナログ素子、マイクロコンピュータ、ＤＳＰ、ＲＯＭ、ＲＡＭ、ＦＰＧＡ、ＡＳＩＣ、その他のＬＳＩを利用できる。ソフトウェア資源としてファームウェア等のプログラムを利用できる。

　図２は、図１に示したＤＣ／ＤＣ変換装置３の第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８のスイッチングパターンをまとめた図である。図２に示すスイッチングパターンでは、第１スイッチング素子Ｓ１及び第８スイッチング素子Ｓ８の組と、第４スイッチング素子Ｓ４及び第５スイッチング素子Ｓ５の組とが相補関係となる。また第２スイッチング素子Ｓ２及び第７スイッチング素子Ｓ７の組と、第３スイッチング素子Ｓ３及び第６スイッチング素子Ｓ６の組とが相補関係となる。

　制御部４０は、４つのモードを使用して昇圧動作または降圧動作を実行する。
　モードａでは制御部４０は、第２スイッチング素子Ｓ２、第４スイッチング素子Ｓ４、第５スイッチング素子Ｓ５及び第７スイッチング素子Ｓ７をオン状態、並びに第１スイッチング素子Ｓ１、第３スイッチング素子Ｓ３、第６スイッチング素子Ｓ６及び第８スイッチング素子Ｓ８をオフ状態に制御する。モードａでは、第１フライングキャパシタ回路の中点と第２フライングキャパシタ回路の中点間の電圧（即ち、フライングキャパシタ部３０の低圧側の入出力電圧Ｖ_Ｌ）は１／２Ｅとなる。

　モードｂでは制御部４０は、第１スイッチング素子Ｓ１、第３スイッチング素子Ｓ３、第６スイッチング素子Ｓ６及び第８スイッチング素子Ｓ８をオン状態、並びに第２スイッチング素子Ｓ２、第４スイッチング素子Ｓ４、第５スイッチング素子Ｓ５及び第７スイッチング素子Ｓ７をオフ状態に制御する。モードｂでは、フライングキャパシタ部３０の低圧側の入出力電圧Ｖ_Ｌは１／２Ｅとなる。

　モードｃでは制御部４０は、第１スイッチング素子Ｓ１、第２スイッチング素子Ｓ２、第７スイッチング素子Ｓ７及び第８スイッチング素子Ｓ８をオン状態、並びに第３スイッチング素子Ｓ３、第４スイッチング素子Ｓ４、第５スイッチング素子Ｓ５及び第６スイッチング素子Ｓ６をオフ状態に制御する。モードｃでは、フライングキャパシタ部３０の低圧側の入出力電圧Ｖ_ＬはＥとなる。

　モードｄでは制御部４０は、第３スイッチング素子Ｓ３、第４スイッチング素子Ｓ４、第５スイッチング素子Ｓ５及び第６スイッチング素子Ｓ６をオン状態、並びに第１スイッチング素子Ｓ１、第２スイッチング素子Ｓ２、第７スイッチング素子Ｓ７及び第８スイッチング素子Ｓ８をオフ状態に制御する。モードｄでは、フライングキャパシタ部３０の低圧側の入出力電圧Ｖ_Ｌは０となる。

　図３（ａ）－（ｄ）は、昇圧動作時の各スイッチングパターンの電流経路を示す回路図である。図４（ａ）－（ｄ）は、降圧動作時の各スイッチングパターンの電流経路を示す回路図である。なお、図面の簡略化のためＭＯＳＦＥＴを単純なスイッチ記号で描いている。

　図３（ａ）は昇圧動作時のモードａの電流経路を示し、図３（ｂ）は昇圧動作時のモードｂの電流経路を示し、図３（ｃ）は昇圧動作時のモードｃの電流経路を示し、図３（ｄ）は昇圧動作時のモードｄの電流経路を示している。同様に、図４（ａ）は降圧動作時のモードａの電流経路を示し、図４（ｂ）は降圧動作時のモードｂの電流経路を示し、図４（ｃ）は降圧動作時のモードｃの電流経路を示し、図４（ｄ）は降圧動作時のモードｄの電流経路を示している。

　昇圧動作時と降圧動作時とで電流の向きが反対になる。モードａにおいて、図３（ａ）に示すように昇圧動作時は第１フライングキャパシタＣ５ａ及び第２フライングキャパシタＣ５ｂが充電動作となるが、図４（ａ）に示すように降圧動作時は第１フライングキャパシタＣ５ａ及び第２フライングキャパシタＣ５ｂが放電動作となる。モードｂにおいて、図３（ｂ）に示すように昇圧動作時は第１フライングキャパシタＣ５ａ及び第２フライングキャパシタＣ５ｂが放電動作となるが、図４（ｂ）に示すように降圧動作時は第１フライングキャパシタＣ５ａ及び第２フライングキャパシタＣ５ｂが充電動作となる。

　制御部４０は低圧側直流電源２から高圧側直流電源１へ昇圧動作で電力を伝送する場合、正方向の電流指令値を設定し、リアクトルＬ１に流れる電流の計測値が、当該正方向の電流指令値を維持するように第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８のデューティ比（オン時間）を制御する。反対に、制御部４０は高圧側直流電源１から低圧側直流電源２へ降圧動作で電力を伝送する場合、負方向の電流指令値を設定し、リアクトルＬ１に流れる電流の計測値が、当該負方向の電流指令値を維持するように第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８のデューティ比（オン時間）を制御する。

　また制御部４０は、低圧側直流電源２の電圧と高圧側直流電源１の電圧との比率が設定値より小さい場合、モードａ、モードｂ及びモードｃを使用して電力を伝送する。また制御部４０は、当該比率が当該設定値より大きい場合、モードａ、モードｂ及びモードｄを使用して電力を伝送する。また制御部４０は、当該比率が当該設定値と一致する場合、モードａ及びモードｂを使用して電力を伝送する。

　上記設定値は、第１フライングキャパシタＣ５ａの電圧と第２フライングキャパシタＣ５ｂの電圧の合計電圧１／２Ｅと、高圧側直流電源１の電圧Ｅとの比率に応じて設定される。本実施の形態では上記設定値は２に設定される。

　制御部４０は、電流指令値と、リアクトルＬ１に流れる電流の計測値とが一致し、かつ第１フライングキャパシタＣ５ａ及び第２フライングキャパシタＣ５ｂの電圧がそれぞれ１／４Ｅになるようにデューティ比を生成する。具体的には制御部４０は、リアクトルＬ１に流れる電流の計測値が電流指令値に対して小さいほどデューティ比を上昇させ、大きいほどデューティ比を低下させる。

　図５は、昇圧比が２倍以上の場合の第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８のスイッチングパターンの一例を示すタイミングチャートである。図６は、昇圧比が２倍未満の場合の第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８のスイッチングパターンの一例を示すタイミングチャートである。図５及び図６に示す制御例は、ダブルキャリア駆動方式を使用した制御例を示している。ダブルキャリア駆動方式では、１８０°位相がずれた２つのキャリア信号（図５及び図６では三角波）を使用する。デューティ比ｄｕｔｙは２つのキャリア信号と比較される閾値となる。昇圧比が２倍以上の場合、デューティ比ｄｕｔｙは０．５～１．０の範囲の値をとり、昇圧比が２倍未満の場合、デューティ比ｄｕｔｙは０．０～０．５の範囲の値をとる。

　太線のキャリア信号とデューティ比ｄｕｔｙの比較結果により、第１スイッチング素子Ｓ１及び第８スイッチング素子Ｓ８に供給する第１ゲート信号と、第４スイッチング素子Ｓ４及び第５スイッチング素子Ｓ５に供給する第４ゲート信号を生成する。具体的には太線のキャリア信号がデューティ比ｄｕｔｙより高い領域では、第１ゲート信号がオン及び第４ゲート信号がオフになる。太線のキャリア信号がデューティ比ｄｕｔｙより低い領域では、第１ゲート信号がオフ及び第４ゲート信号がオンになる。第１ゲート信号と第４ゲート信号は相補関係にある。なお、第１ゲート信号と第４ゲート信号のオン／オフが切り替わる際に、第１ゲート信号と第４ゲート信号が同時にオフになるデッドタイム期間が設定されている。

　細線のキャリア信号とデューティ比ｄｕｔｙの比較結果により、第２スイッチング素子Ｓ２及び第７スイッチング素子Ｓ７に供給する第２ゲート信号と、第３スイッチング素子Ｓ３及び第６スイッチング素子Ｓ６に供給する第３ゲート信号を生成する。具体的には細線のキャリア信号がデューティ比ｄｕｔｙより高い領域では、第２ゲート信号がオン及び第３ゲート信号がオフになる。細線のキャリア信号がデューティ比ｄｕｔｙより低い領域では、第２ゲート信号がオフ及び第３ゲート信号がオンになる。第２ゲート信号と第３ゲート信号は相補関係にある。なお、第２ゲート信号と第３ゲート信号のオン／オフが切り替わる際に、第２ゲート信号と第３ゲート信号が同時にオフになるデッドタイム期間が設定されている。

　昇圧比が２倍以上の場合、制御部４０はモードａとモードｂを交互に切り替え、両者を切り替える間にモードｄを挿入する。即ち制御部４０は、モードａ→モードｄ→モードｂ→モードｄ→モードａ→モードｄ→モードｂ→モードｄ・・・の順にモードを切り替える。デューティ比ｄｕｔｙが変化しない間は、モードａとモードｂの期間が等しくなり、第１フライングキャパシタＣ５ａ及び第２フライングキャパシタＣ５ｂの電圧がそれぞれ１／４Ｅに保たれる。昇圧比が２倍以上の場合、デューティ比ｄｕｔｙが上昇するほど、モードａ及びモードｂの期間に対するモードｄの期間が長くなり、伝達されるエネルギー量が増大する。

　昇圧比が２倍未満の場合、制御部４０はモードａとモードｂを交互に切り替え、両者を切り替える間にモードｃを挿入する。即ち制御部４０は、モードａ→モードｃ→モードｂ→モードｃ→モードａ→モードｃ→モードｂ→モードｃ・・・の順にモードを切り替える。デューティ比ｄｕｔｙが変化しない間は、モードａとモードｂの期間が等しくなり、第１フライングキャパシタＣ５ａ及び第２フライングキャパシタＣ５ｂの電圧がそれぞれ１／４Ｅに保たれる。昇圧比が２倍未満の場合、デューティ比ｄｕｔｙが上昇するほど、モードａ及びモードｂの期間に対するモードｃの期間が短くなり、伝達されるエネルギー量が増大する。

　昇圧比が理想的に２倍を維持し、第１フライングキャパシタＣ５ａ及び第２フライングキャパシタＣ５ｂの電圧がそれぞれ理想的に１／４Ｅを維持すれば、デューティ比ｄｕｔｙは０．５を維持する。

　制御部４０は、第１フライングキャパシタＣ５ａの電圧と第２フライングキャパシタＣ５ｂの電圧の合計電圧が１／２Ｅを下回ると、モードａ及びモードｂの内、充電する方のモードの時間を増やして当該合計電圧を１／２Ｅに近づける。反対に制御部４０は、第１フライングキャパシタＣ５ａの電圧と第２フライングキャパシタＣ５ｂの電圧の合計電圧が１／２Ｅを上回ると、モードａ及びモードｂの内、放電する方のモードの時間を増やして当該合計電圧を１／２Ｅに近づける。

　なお制御部４０は、第１フライングキャパシタＣ５ａ及び第２フライングキャパシタＣ５ｂを使用せずに、モードｃとモードｄを交互に切り替えることにより、ＤＣ／ＤＣ変換装置３に通常の昇圧チョッパの動作をさせることも可能である。この場合、昇圧比による動作モードの切り替えは発生しない。

　図１に示した回路構成において、高圧側コンデンサＣ３、第１分割コンデンサＣ４ａ及び第２分割コンデンサＣ４ｂには、相対的に低容量のコンデンサが使用される。これらのコンデンサは厳密に電圧を維持する必要がなく、高圧側コンデンサＣ３は平滑化作用があれば足り、第１分割コンデンサＣ４ａ及び第２分割コンデンサＣ４ｂは分圧作用があれば足りる。

　これに対して、第１フライングキャパシタＣ５ａ及び第２フライングキャパシタＣ５ｂには、相対的に大容量のコンデンサが使用される。第１フライングキャパシタＣ５ａ及び第２フライングキャパシタＣ５ｂのそれぞれの充電状態では、１／４Ｅの電圧を、できるだけ高精度に維持する必要がある。

　なお、高圧側コンデンサＣ３、第１分割コンデンサＣ４ａ、第２分割コンデンサＣ４ｂ、第１フライングキャパシタＣ５ａ及び第２フライングキャパシタＣ５ｂに、同じ容量のフィルムコンデンサを使用してもよい。その場合、第１フライングキャパシタＣ５ａ及び第２フライングキャパシタＣ５ｂのそれぞれは、複数のフィルムコンデンサが並列接続されて、容量が増加される。

　以下、図１に示したＤＣ／ＤＣ変換装置３の起動時の動作について説明する。以下、低圧側直流電源２の電圧が１００Ｖ、高圧側直流電源１の電圧が３００Ｖの例で説明する。

　まず、比較例に係る起動時の動作について説明する。ＤＣ／ＤＣ変換装置３の起動前の初期状態では、制御部４０は、低圧側リレーＲＹ２、高圧側リレーＲＹ１、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８をオフ状態に制御している。この状態では、高圧側コンデンサＣ３、第１分割コンデンサＣ４ａ、第２分割コンデンサＣ４ｂ、第１フライングキャパシタＣ５ａ及び第２フライングキャパシタＣ５ｂの電圧は全て０Ｖである。

　次に、ＤＣ／ＤＣ変換装置３を起動するために、制御部４０は低圧側リレーＲＹ２をターンオンさせる。低圧側リレーＲＹ２がオンされると、高圧側コンデンサＣ３、第１分割コンデンサＣ４ａ及び第２分割コンデンサＣ４ｂは、第１ダイオードＤ１、第２ダイオードＤ２、第７ダイオードＤ７、第８ダイオードＤ８を通じて即座に充電される。高圧側コンデンサＣ３の電圧は１００Ｖになり、第１分割コンデンサＣ４ａ及び第２分割コンデンサＣ４ｂの電圧はそれぞれ５０Ｖになる。

　第１フライングキャパシタＣ５ａは、第２ダイオードＤ２及び第３ダイオードＤ３を通じて充電される。第２スイッチング素子Ｓ２及び第３スイッチング素子Ｓ３には抵抗成分（本実施の形態では１００ｋΩ程度）がある。上述したように、第１フライングキャパシタＣ５ａの容量は、高圧側コンデンサＣ３、第１分割コンデンサＣ４ａ及び第２分割コンデンサＣ４ｂの容量より大きく設定されている。

　したがって、第１フライングキャパシタＣ５ａの充電時における時定数τ（＝Ｒ×Ｃ）は大きな値になり、第１フライングキャパシタＣ５ａの充電は、高圧側コンデンサＣ３、第１分割コンデンサＣ４ａ及び第２分割コンデンサＣ４ｂの充電より遅延する。同様に第２フライングキャパシタＣ５ｂの充電も、高圧側コンデンサＣ３、第１分割コンデンサＣ４ａ及び第２分割コンデンサＣ４ｂの充電より遅延する。第１フライングキャパシタＣ５ａ及び第２フライングキャパシタＣ５ｂの充電が完了した状態では、第１フライングキャパシタＣ５ａ及び第２フライングキャパシタＣ５ｂの電圧はそれぞれ２５Ｖになる。

　制御部４０は、低圧側リレーＲＹ２をターンオンさせてから所定時間経過後に、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８を制御して昇圧を開始する。例えば、所定時間は、時定数τの５倍程度の時間に設定される。本比較例では１秒程度に設定される。制御部４０は、低圧側直流電源２の電圧（本実施の形態では１００Ｖ）を、高圧側直流電源１の電圧（本実施の形態では３００Ｖ）まで昇圧する。

　制御部４０は、直流バスの高圧側リレーＲＹ１より内側の電圧が、高圧側直流電源１の電圧に到達すると昇圧を終了する。この状態では、高圧側コンデンサＣ３の電圧は３００Ｖ、第１分割コンデンサＣ４ａ及び第２分割コンデンサＣ４ｂのそれぞれの電圧は１５０Ｖ、第１フライングキャパシタＣ５ａ及び第２フライングキャパシタＣ５ｂのそれぞれの電圧は７５Ｖになる。

　制御部４０は、昇圧の終了後、高圧側リレーＲＹ１をターンオンさせる。制御部４０は、低圧側直流電源２の電圧と直流バスの電圧の平衡状態が維持するように、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８を制御する。その後、制御部４０は、低圧側直流電源２の充電制御または放電制御を開始する。

　以上に説明した起動時のシーケンスにおいて、低圧側リレーＲＹ２のターンオン後、昇圧を開始する際、第１フライングキャパシタＣ５ａ及び第２フライングキャパシタＣ５ｂの少なくとも一方の電圧が、１／４Ｅの電圧に到達していないと過電流が発生する場合がある。

　まず、第１分割コンデンサＣ４ａの電圧が１／２Ｅ、第１フライングキャパシタＣ５ａの電圧が１／４Ｅ、第１スイッチング素子Ｓ１の電圧が１／８Ｅ、第２スイッチング素子Ｓ２の電圧が１／８Ｅ、第３スイッチング素子Ｓ３の電圧が１／８Ｅ、及び第４スイッチング素子Ｓ４の電圧が１／８Ｅの状態を考える。この状態では、第１スイッチング素子Ｓ１－第４スイッチング素子Ｓ４の電圧が均等であり、第１スイッチング素子Ｓ１－第４スイッチング素子Ｓ４のそれぞれのゲート端子に、同じデューティ幅の信号を入力した場合、第１スイッチング素子Ｓ１－第４スイッチング素子Ｓ４に流れる電流は均等になる。

　次に、第１分割コンデンサＣ４ａの電圧が１／２Ｅ、第１フライングキャパシタＣ５ａの電圧が１／８Ｅ、第１スイッチング素子Ｓ１の電圧が３／１６Ｅ、第２スイッチング素子Ｓ２の電圧が１／１６Ｅ、第３スイッチング素子Ｓ３の電圧が１／１６Ｅ、及び第４スイッチング素子Ｓ４の電圧が３／１６Ｅの状態を考える。この状態では、第１スイッチング素子Ｓ１－第４スイッチング素子Ｓ４の電圧が不均等であり、第１スイッチング素子Ｓ１－第４スイッチング素子Ｓ４のそれぞれのゲート端子に、同じデューティ幅の信号を入力した場合でも、第１スイッチング素子Ｓ１－第４スイッチング素子Ｓ４に流れる電流が不均等になる。

　後者の例は、制御部４０が、低圧側リレーＲＹ２のターンオン後、第１フライングキャパシタＣ５ａ及び第２フライングキャパシタＣ５ｂのそれぞれの電圧が１／４Ｅに到達する前に、昇圧を開始した状況の一つに対応する。後者の例では、想定外の電流制御となり、想定外の過電流が発生することがある。さらに、第１スイッチング素子Ｓ１及び第４スイッチング素子Ｓ４の少なくとも一方で、耐圧超過が発生する可能性もある。

　図７は、比較例に係る、ＤＣ／ＤＣ変換装置３の起動時における高圧側コンデンサＣ３の電圧Ｖｃ３、フライングキャパシタＣ５の電圧Ｖｃ５、及びリアクトル電流Ｉ_Ｌの波形例を示す図である。図７に示す例では、昇圧開始時にフライングキャパシタＣ５の電圧Ｖｃ５が２５Ｖに到達しておらず、昇圧開始時にリアクトル電流Ｉ_Ｌに大きなスパイクが発生している。

　次に、実施例に係るＤＣ／ＤＣ変換装置３の起動時の動作について説明する。実施例では、制御部４０は、低圧側リレーＲＹ２をターンオンさせた後、第１フライングキャパシタＣ５ａの電圧の計測値が目標値（１／４Ｅ）に到達し、かつ第２フライングキャパシタＣ５ｂの電圧の計測値が目標値（１／４Ｅ）に到達した後、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８を制御して昇圧を開始する。なお、当該目標値として１／４Ｅにマージンを加えた値が使用されてもよい。その他の制御は、比較例と同様である。

　図８は、実施例に係る、ＤＣ／ＤＣ変換装置３の起動時における高圧側コンデンサＣ３の電圧Ｖｃ３、フライングキャパシタＣ５の電圧Ｖｃ５、及びリアクトル電流Ｉ_Ｌの波形例を示す図である。図８に示す例では、昇圧開始時にフライングキャパシタＣ５の電圧Ｖｃ５が２５Ｖに到達しており、昇圧開始時におけるリアクトル電流Ｉ_Ｌの過渡的な変動が、図７と比較して抑制されている。

　実施の形態１では、フライングキャパシタ部３０として、３レベル出力のフライングキャパシタ回路を直列に２つ接続した構成を説明した。この点、フライングキャパシタ部３０は、直列接続された複数のスイッチング素子と、少なくとも一つのフライングキャパシタを含み、当該複数のスイッチング素子の両端に高圧側直流電源１が接続され、当該複数のスイッチング素子を構成する一部の複数のスイッチング素子の両端に低圧側直流電源２が接続される構成であれば、実施の形態１の構成に限定されない。

　図９は、実施の形態２に係るＤＣ／ＤＣ変換装置３の構成を説明するための図である。実施の形態２では、上側の第１フライングキャパシタ回路は、第１スイッチング素子Ｓ１、第２スイッチング素子Ｓ２、第３スイッチング素子Ｓ３、第４スイッチング素子Ｓ４、第５スイッチング素子Ｓ５、第６スイッチング素子Ｓ６、第７スイッチング素子Ｓ７、第８スイッチング素子Ｓ８、第１フライングキャパシタＣ５ａ、第３フライングキャパシタＣ６ａ、及び第５フライングキャパシタＣ７ａを含む。

　第１フライングキャパシタＣ５ａは、第１スイッチング素子Ｓ１と第２スイッチング素子Ｓ２との接続点と、第７スイッチング素子Ｓ７と第８スイッチング素子Ｓ８との接続点との間に接続される。第３フライングキャパシタＣ６ａは、第２スイッチング素子Ｓ２と第３スイッチング素子Ｓ３との接続点と、第６スイッチング素子Ｓ６と第７スイッチング素子Ｓ７との接続点との間に接続される。第５フライングキャパシタＣ７ａは、第３スイッチング素子Ｓ３と第４スイッチング素子Ｓ４との接続点と、第５スイッチング素子Ｓ５と第６スイッチング素子Ｓ６との接続点との間に接続される。第１フライングキャパシタＣ５ａ、第３フライングキャパシタＣ６ａ、及び第５フライングキャパシタＣ７ａは、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８により充放電される。

　外側の第１フライングキャパシタＣ５ａは３／８Ｅの電圧を維持するように制御され、中央の第３フライングキャパシタＣ６ａは２／８Ｅの電圧を維持するように制御され、内側の第５フライングキャパシタＣ７ａは１／８Ｅの電圧を維持するように制御される。

　下側の第２フライングキャパシタ回路は、第９スイッチング素子Ｓ９、第１０スイッチング素子Ｓ１０、第１１スイッチング素子Ｓ１１、第１２スイッチング素子Ｓ１２、第１３スイッチング素子Ｓ１３、第１４スイッチング素子Ｓ１４、第１５スイッチング素子Ｓ１５、第１６スイッチング素子Ｓ１６、第２フライングキャパシタＣ５ｂ、第４フライングキャパシタＣ６ｂ、及び第６フライングキャパシタＣ７ｂを含む。

　第２フライングキャパシタＣ５ｂは、第９スイッチング素子Ｓ９と第１０スイッチング素子Ｓ１０との接続点と、第１５スイッチング素子Ｓ１５と第１６スイッチング素子Ｓ１６との接続点との間に接続される。第４フライングキャパシタＣ６ｂは、第１０スイッチング素子Ｓ１０と第１１スイッチング素子Ｓ１１との接続点と、第１４スイッチング素子Ｓ１４と第１５スイッチング素子Ｓ１５との接続点との間に接続される。第６フライングキャパシタＣ７ｂは、第１１スイッチング素子Ｓ１１と第１２スイッチング素子Ｓ１２との接続点と、第１３スイッチング素子Ｓ１３と第１４スイッチング素子Ｓ１４との接続点との間に接続される。第２フライングキャパシタＣ５ｂ、第４フライングキャパシタＣ６ｂ、及び第６フライングキャパシタＣ７ｂは、第９スイッチング素子Ｓ９－第１６スイッチング素子Ｓ１６により充放電される。

　外側の第２フライングキャパシタＣ５ｂは３／８Ｅの電圧を維持するように制御され、中央の第４フライングキャパシタＣ６ｂは２／８Ｅの電圧を維持するように制御され、内側の第６フライングキャパシタＣ７ｂは１／８Ｅの電圧を維持するように制御される。

　図９では図面を簡略化するために、フライングキャパシタの電圧センサを省略して描いている。実際には、第１フライングキャパシタＣ５ａ、第２フライングキャパシタＣ５ｂ、第３フライングキャパシタＣ６ａ、第４フライングキャパシタＣ６ｂ、第５フライングキャパシタＣ７ａ、及び第６フライングキャパシタＣ７ｂのそれぞれの電圧を計測する電圧センサが設けられる。各電圧センサは、計測した電圧値を制御部４０に出力する。

　図９に示すように３段のフライングキャパシタ回路を使用すると、第１フライングキャパシタ回路の中点と第２フライングキャパシタ回路の中点との間に７レベル（Ｅ、３／４Ｅ、５／８Ｅ、１／２Ｅ、３／８Ｅ、１／４Ｅ、０）の電圧を発生させることが可能となる。

　実施の形態２では、制御部４０は、低圧側リレーＲＹ２をターンオンさせた後、第１フライングキャパシタＣ５ａの電圧の計測値が目標値（３／８Ｅ）に、第２フライングキャパシタＣ５ｂの電圧の計測値が目標値（３／８Ｅ）に、第３フライングキャパシタＣ６ａの電圧の計測値が目標値（２／８Ｅ）に、第４フライングキャパシタＣ６ｂの電圧の計測値が目標値（２／８Ｅ）に、第５フライングキャパシタＣ７ａの電圧の計測値が目標値（１／８Ｅ）に、及び第６フライングキャパシタＣ７ｂの電圧の計測値が目標値（１／８Ｅ）に全て到達した後、第１スイッチング素子Ｓ１－第１６スイッチング素子Ｓ１６を制御して昇圧を開始する。その他の制御は、実施の形態１と同様である。

　図１０は、Ｎ（Ｎは自然数）段のフライングキャパシタ回路を示す。Ｎ段のフライングキャパシタ回路では、直列接続された（２Ｎ＋２）個のスイッチング素子Ｓ１ｎ、・・・、Ｓ１３、Ｓ１２、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ４２、Ｓ４３、・・・、Ｓ４ｎと、Ｎ個のフライングキャパシタＣ１１、Ｃ１２、Ｃ１３、・・・、Ｃ１ｎを備える。１番内側のフライングキャパシタＣ１１は、２つのスイッチング素子Ｓ２、Ｓ３に対して並列に接続され、１／（２Ｎ＋２）Ｅの電圧を維持するように制御される。内側から２番目のフライングキャパシタＣ１２は、４つのスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４に対して並列に接続され、２／（２Ｎ＋２）Ｅの電圧を維持するように制御される。内側から３番目のフライングキャパシタＣ１３は、６つのスイッチング素子Ｓ１２、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ４２に対して並列に接続され、３／（２Ｎ＋２）Ｅの電圧を維持するように制御される。最も外側のフライングキャパシタＣ１ｎは、２Ｎ個のＳ１（ｎ－１）、・・・、Ｓ１３、Ｓ１２、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ４２、Ｓ４３、・・・、Ｓ４（ｎ－１）に対して並列に接続され、Ｎ／（２Ｎ＋２）Ｅの電圧を維持するように制御される。

　図１０に示すようにＮ段のフライングキャパシタ回路を使用すると、第１フライングキャパシタ回路の中点と第２フライングキャパシタ回路の中点との間に（２Ｎ＋１）レベルの電圧を発生させることが可能となる。

　フライングキャパシタ回路の段数を増やすほど、安価で耐圧が低いスイッチング素子を使用することができる一方、使用するスイッチング素子の数が増大する。従って設計者は、トータルのコストとトータルの変換効率を考慮して、フライングキャパシタ回路の最適な段数を決定すればよい。また、高圧側直流電源１の電圧が１０００Ｖを超えるアプリケーションや、１００００Ｖを超えるアプリケーションでは、各スイッチング素子の耐圧を下げるために、フライングキャパシタ回路の段数を増やすことが有効である。

　図１１は、図１に示したＤＣ／ＤＣ変換装置３の低圧側リレーＲＹ２と並列に、突入電流防止回路を接続した構成を示す図である。突入電流防止回路は、制限抵抗Ｒｉ、ダイオードＤｉ、スイッチング素子Ｓ２０が直列に接続されて構成される。図１１に示す例ではスイッチング素子Ｓ２０はＮチャンネルＭＯＳＦＥＴで構成されている。ダイオードＤｉは、アノード端子が制限抵抗Ｒｉに接続され、カソード端子がスイッチング素子Ｓ２０のドレイン端子に接続される。スイッチング素子Ｓ２０のソース端子は、低圧側リレーＲＹ２とリアクトルＬ１との接続点に接続される。なお、ＮチャンネルＭＯＳＦＥＴの代わりにリレーが用いられてもよい。

　制御部４０は、ＤＣ／ＤＣ変換装置３を起動させる際、低圧側リレーＲＹ２をターンオンさせる前に、スイッチング素子Ｓ２０をターンオンさせる。この状態では、制限抵抗Ｒｉにより制限された電流で第２低圧側コンデンサＣ２、高圧側コンデンサＣ３、第１分割コンデンサＣ４ａ、第２分割コンデンサＣ４ｂ、第１フライングキャパシタＣ５ａ、及び第２フライングキャパシタＣ５ｂがそれぞれ充電される。

　制御部４０は、スイッチング素子Ｓ２０をターンオンさせた後、第１の設定時間が経過すると、低圧側リレーＲＹ２をターンオンさせる。制御部４０は、低圧側リレーＲＹ２をターンオンさせた後、第２の設定時間が経過すると、スイッチング素子Ｓ２０をターンオフさせる。これにより、ＤＣ／ＤＣ変換装置３の起動時の突入電流を防止することができる。

　以上の説明では、ＤＣ／ＤＣ変換装置３の起動時において、制御部４０が、低圧側リレーＲＹ２をターンオンさせた後、各フライングキャパシタＣ５ａ、Ｃ５ｂの電圧の計測値が各目標値に到達した後、フライングキャパシタ部３０のスイッチング動作（即ち、昇圧動作）を開始させる例を説明した。この点、制御部４０は、低圧側リレーＲＹ２をターンオンさせた後、時定数から導かれる本来必要な待機時間より長い待機時間が経過した後、フライングキャパシタ部３０のスイッチング動作を開始させてもよい。

　第１フライングキャパシタＣ５ａの充電時の時定数τは、第２スイッチング素子Ｓ２及び第３スイッチング素子Ｓ３の抵抗成分と、第１フライングキャパシタＣ５ａの容量との積で規定される。第２フライングキャパシタＣ５ｂの充電時の時定数τは、第６スイッチング素子Ｓ６及び第７スイッチング素子Ｓ７の抵抗成分と、第２フライングキャパシタＣ５ｂの容量との積で規定される。

　低圧側リレーＲＹ２をターンオンさせた後の、時定数から導かれる本来必要な待機時間は、当該時定数の５倍程度の時間である。当該時定数から導かれる本来必要な待機時間より長い待機時間は、当該時定数から導かれる本来必要な待機時間の１．５倍以上の時間（例えば、実施の形態では２秒）に設定されてもよい。これにより、各フライングキャパシタＣ５ａ、Ｃ５ｂの電圧の計測値が各目標値に到達する前に、昇圧が開始されることを抑制することができ、過電流の発生を抑制することができる。

　（ａ）各フライングキャパシタＣ５ａ、Ｃ５ｂの電圧の計測値が各目標値に到達する条件と、（ｂ）時定数から導かれる本来必要な待機時間より長い待機時間が経過する条件を、ＡＮＤ条件で使用してもよい。この場合、制御部４０は、低圧側リレーＲＹ２をターンオンさせた後、条件（ａ）と条件（ｂ）の両方を満たした後、フライングキャパシタ部３０のスイッチング動作を開始させる。

　制御部４０は、低圧側リレーＲＹ２をターンオンさせた後、各フライングキャパシタＣ５ａ、Ｃ５ｂの電圧の計測値が、設定時間を経過しても各目標値に到達しない場合、ＤＣ／ＤＣ変換装置３に異常が発生していると判定してもよい。当該設定時間には、上記時定数から導かれる本来必要な待機時間を使用することができる。当該異常としては、低圧側リレーＲＹ２の異常（例えば、溶着）、第１スイッチング素子Ｓ１－第８スイッチング素子Ｓ８の少なくとも一つのオープン故障などが考えられる。

　以上説明したように本実施の形態では、低圧側リレーＲＹ２をターンオンさせた後、各フライングキャパシタＣ５ａ、Ｃ５ｂの電圧をもとに、フライングキャパシタ部３０のスイッチング動作を開始するタイミングを決定する。これにより、ＤＣ／ＤＣ変換装置３を安全に起動することができる。

　以上、本開示を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本開示の範囲にあることは当業者に理解されるところである。

　図１２は、実施の形態１の変形例に係るＤＣ／ＤＣ変換装置３の構成を説明するための図である。図１に示したＤＣ／ＤＣ変換装置３では、リアクトルＬ１を、低圧側直流電源２の正側端子と第１フライングキャパシタ回路の中点間に接続した。この点、図１２に示す変形例では、低圧側直流電源２の正側端子と第１フライングキャパシタ回路の中点間に第１リアクトルＬ１を接続し、低圧側直流電源２の負側端子と第２フライングキャパシタ回路の中点間に第２リアクトルＬ２を接続している。第１リアクトルＬ１と第２リアクトルＬ２を、コアを共通にした磁気結合リアクトルで構成されてもよい。この場合、通電時に、第１リアクトルＬ１と第２リアクトルＬ２の磁束を相互に強め合うことができる。

　なお、リアクトルＬ１は、低圧側直流電源２の負側端子と第２フライングキャパシタ回路の中点間に接続してもよい。このように、リアクトルＬ１は、低圧側直流電源２の正側端子と第１フライングキャパシタ回路の中点間を接続する経路と、低圧側直流電源２の負側端子と第２フライングキャパシタ回路の中点間を接続する経路の少なくとも一方に挿入されていればよい。

　上述した高圧側リレーＲＹ１は、高圧側コンデンサＣ３と高圧側直流電源１との間に設けられるスイッチ回路の一例である。例えば、スイッチ回路として、ソース端子が高圧側コンデンサＣ３、ドレイン端子が高圧側直流電源１に接続されたＮチャンネルＭＯＳＦＥＴを使用してもよい。この場合、高圧側コンデンサＣ３の電圧が高圧側直流電源１の電圧Ｅより高くならないように、高圧側コンデンサＣ３の電圧をクランプすることができる。また、スイッチ回路として、２つのＮチャンネルＭＯＳＦＥＴが逆向きに直列接続された双方向スイッチを使用してもよい。この場合、リレーを使用する場合と同様に、オフ状態において、いずれの方向からの電流も遮断することができる。

　上述した低圧側リレーＲＹ２も、低圧側直流電源２とリアクトルＬ１との間に設けられるスイッチ回路の一例である。当該スイッチ回路として、高圧側リレーＲＹ１と同様に、ＮチャンネルＭＯＳＦＥＴや双方向スイッチを使用してもよい。

　また、図１１の低圧側のスイッチ回路のように、高圧側のスイッチ回路にも、突入電流防止回路を並列に接続してもよい。

　なお、実施の形態は、以下の項目によって特定されてもよい。

［項目１］
　高圧側直流電源（１）に並列接続される高圧側コンデンサ（３）と、
　直列接続された複数のスイッチング素子（Ｓ１－Ｓ８）と、少なくとも一つのフライングキャパシタ（Ｃ５ａ、Ｃ５ｂ）を含み、前記直列接続された複数のスイッチング素子（Ｓ１－Ｓ８）の両端に前記高圧側直流電源（１）が接続され、前記直列接続された複数のスイッチング素子（Ｓ１－Ｓ８）を構成する一部の複数のスイッチング素子（Ｓ３－Ｓ６）の両端に低圧側直流電源（２）が接続される、フライングキャパシタ部（３０）と、
　前記低圧側直流電源（２）の両端と、前記一部の複数のスイッチング素子（Ｓ３－Ｓ６）の両端間の経路に挿入される少なくとも一つのリアクトル（Ｌ１）と、
　前記低圧側直流電源（２）と前記リアクトル（Ｌ１）との間に設けられる低圧側スイッチ回路（ＲＹ２）と、
　前記フライングキャパシタ（Ｃ５ａ、Ｃ５ｂ）の各電圧を計測する電圧センサ（４１、４２）と、
　前記直列接続された複数のスイッチング素子（Ｓ１－Ｓ８）と、前記低圧側スイッチ回路（ＲＹ２）を制御する制御部（４０）と、を備え、
　前記制御部（４０）は、本ＤＣ／ＤＣ変換装置（３）の起動時において、前記低圧側スイッチ回路（ＲＹ２）をターンオンさせた後、前記フライングキャパシタ（Ｃ５ａ、Ｃ５ｂ）の電圧をもとに、前記フライングキャパシタ部（３０）のスイッチング動作を開始するタイミングを決定する、
　ＤＣ／ＤＣ変換装置（３）。
　これによれば、ＤＣ／ＤＣ変換装置（３）を安全に起動させることができる。
［項目２］
　前記制御部（４０）は、前記低圧側スイッチ回路（ＲＹ２）をターンオンさせた後、前記フライングキャパシタ（Ｃ５ａ、Ｃ５ｂ）の各電圧の計測値が各目標値に到達した後、前記フライングキャパシタ部（３０）のスイッチング動作を開始させる、
　項目１に記載のＤＣ／ＤＣ変換装置（３）。
　これによれば、フライングキャパシタ部（３０）のスイッチング動作の開始時に、フライングキャパシタ（Ｃ５ａ、Ｃ５ｂ）の電圧不足により、過電流が発生することを抑制することができる。
［項目３］
　前記高圧側コンデンサ（３）と前記高圧側直流電源（１）との間に設けられる高圧側スイッチ回路（ＲＹ１）をさらに備え、
　前記制御部（４０）は、前記フライングキャパシタ部（３０）のスイッチング動作を開始させた後、前記高圧側コンデンサ（３）の電圧が前記高圧側直流電源（１）の電圧に対応する電圧まで上昇した後、前記高圧側スイッチ回路（ＲＹ１）をターンオンさせる、
　項目２に記載のＤＣ／ＤＣ変換装置（３）。
　これによれば、高圧側スイッチ回路（ＲＹ１）のターンオン時に過電流が発生することを抑制することができる。
［項目４］
　前記フライングキャパシタ部（３０）は、
　直列接続された第１スイッチング素子（Ｓ１）、第２スイッチング素子（Ｓ２）、第３スイッチング素子（Ｓ３）、第４スイッチング素子（Ｓ４）と、第５スイッチング素子（Ｓ５）、第６スイッチング素子（Ｓ６）、第７スイッチング素子（Ｓ７）及び第８スイッチング素子（Ｓ８）と、
　前記第１スイッチング素子（Ｓ１）と第２スイッチング素子（Ｓ２）との接続点と、第３スイッチング素子（Ｓ３）と第４スイッチング素子（Ｓ４）との接続点との間に接続された第１フライングキャパシタ（Ｃ５ａ）と、
　前記第５スイッチング素子（Ｓ５）と第６スイッチング素子（Ｓ６）との接続点と、第７スイッチング素子（Ｓ７）と第８スイッチング素子（Ｓ８）との接続点との間に接続された第２フライングキャパシタ（Ｃ５ｂ）と、を含み、
　前記低圧側直流電源（２）の正側端子が、前記第２スイッチング素子（Ｓ２）と前記第３スイッチング素子（Ｓ３）との間の接続点に電気的に接続され、
　前記低圧側直流電源（２）の負側端子が、前記第６スイッチング素子（Ｓ６）と前記第７スイッチング素子（Ｓ７）との間の接続点に電気的に接続され、
　前記第１スイッチング素子（Ｓ１）－前記第８スイッチング素子（Ｓ８）にはそれぞれ、ダイオード（Ｄ１－Ｄ８）が逆並列に形成または接続されており、
　前記制御部（４０）は、前記ＤＣ／ＤＣ変換装置（３）の起動時において、
　前記第１スイッチング素子（Ｓ１）－前記第８スイッチング素子（Ｓ８）と、前記高圧側スイッチ回路（ＲＹ１）がオフ状態で前記低圧側スイッチ回路（ＲＹ２）をターンオンさせ、
　前記第１フライングキャパシタ（Ｃ５ａ）の電圧と前記第２フライングキャパシタ（Ｃ５ｂ）の電圧の計測値がそれぞれ、前記低圧側直流電源（２）の電圧の１／４に対応する電圧に到達した後、前記第１スイッチング素子（Ｓ１）－前記第８スイッチング素子（Ｓ８）のスイッチング制御を開始させる、
　項目３に記載のＤＣ／ＤＣ変換装置（３）。
　これによれば、３レベルのマルチレベルＤＣ／ＤＣ変換装置（３）を安全に起動させることができる。
［項目５］
　前記制御部（４０）は、
　前記第２スイッチング素子（Ｓ２）、前記第４スイッチング素子（Ｓ４）、前記第５スイッチング素子（Ｓ５）及び前記第７スイッチング素子（Ｓ７）をオン状態、並びに前記第１スイッチング素子（Ｓ１）、前記第３スイッチング素子（Ｓ３）、前記第６スイッチング素子（Ｓ６）及び前記第８スイッチング素子（Ｓ８）をオフ状態に制御する第１モード、
　前記第１スイッチング素子（Ｓ１）、前記第３スイッチング素子（Ｓ３）、前記第６スイッチング素子（Ｓ６）及び前記第８スイッチング素子（Ｓ８）をオン状態　並びに前記第２スイッチング素子（Ｓ２）、前記第４スイッチング素子（Ｓ４）、前記第５スイッチング素子（Ｓ５）及び前記第７スイッチング素子（Ｓ７）をオフ状態に制御する第２モード、
　前記第１スイッチング素子（Ｓ１）、前記第２スイッチング素子（Ｓ２）、前記第７スイッチング素子（Ｓ７）及び前記第８スイッチング素子（Ｓ８）をオン状態　並びに前記第３スイッチング素子（Ｓ３）、前記第４スイッチング素子（Ｓ４）、前記第５スイッチング素子（Ｓ５）及び前記第６スイッチング素子（Ｓ６）をオフ状態に制御する第３モード、
　前記第３スイッチング素子（Ｓ３）、前記第４スイッチング素子（Ｓ４）、前記第５スイッチング素子（Ｓ５）及び前記第６スイッチング素子（Ｓ６）をオン状態　並びに前記第１スイッチング素子（Ｓ１）、前記第２スイッチング素子（Ｓ２）、前記第７スイッチング素子（Ｓ７）及び前記第８スイッチング素子（Ｓ８）をオフ状態に制御する第４モード、の４つのモードの内、
　前記第１モードと、前記第２モードと、前記第３モード又は前記第４モードとの３つのモードを使用して、前記低圧側直流電源（２）の電圧を昇圧させる、
　項目４に記載のＤＣ／ＤＣ変換装置（３）。
　これによれば、３つのモードを組み合わせて、高効率な昇圧動作が可能となる。
［項目６］
　前記制御部（４０）は、前記低圧側スイッチ回路（ＲＹ２）をターンオンさせた後、前記フライングキャパシタ（Ｃ５ａ、Ｃ５ｂ）の各電圧の計測値が、設定時間を経過しても各目標値に到達しない場合、異常が発生していると判定する、
　項目１から５のいずれか１項に記載のＤＣ／ＤＣ変換装置（３）。
　これによれば、ＤＣ／ＤＣ変換装置（３）の起動時に故障検出を行うことができる。

　本開示は、フライングキャパシタを用いた電力変換装置に利用可能である。

　１　高圧側直流電源、　２　低圧側直流電源、　３　ＤＣ／ＤＣ変換装置、　３０　フライングキャパシタ部、　４０　制御部、　４１－４３　電圧センサ、　Ｓ１－Ｓ１６，Ｓ２０　スイッチング素子、　Ｄ１－Ｄ１６，Ｄｉ　ダイオード、　Ｃ１　第１低圧側コンデンサ、　Ｃ２　第２低圧側コンデンサ、　Ｃ３　高圧側コンデンサ、　Ｃ４ａ　第１分割コンデンサ、　Ｃ４ｂ　第２分割コンデンサ、　Ｃ５ａ　第１フライングキャパシタ、　Ｃ５ｂ　第２フライングキャパシタ、　Ｃ６ａ　第３フライングキャパシタ、　Ｃ６ｂ　第４フライングキャパシタ、　Ｃ７ａ　第５フライングキャパシタ、　Ｃ７ｂ　第６フライングキャパシタ、　Ｌ１　リアクトル、　Ｒｉ　制限抵抗、　ＲＹ１　高圧側リレー、　ＲＹ２　低圧側リレー。

Claims

　高圧側直流電源に並列接続される高圧側コンデンサと、
　直列接続された複数のスイッチング素子と、少なくとも一つのフライングキャパシタを含み、前記直列接続された複数のスイッチング素子の両端に前記高圧側直流電源が接続され、前記直列接続された複数のスイッチング素子を構成する一部の複数のスイッチング素子の両端に低圧側直流電源が接続される、フライングキャパシタ部と、
　前記低圧側直流電源の両端と、前記一部の複数のスイッチング素子の両端間の経路に挿入される少なくとも一つのリアクトルと、
　前記低圧側直流電源と前記リアクトルとの間に設けられる低圧側スイッチ回路と、
　前記フライングキャパシタの各電圧を計測する電圧センサと、
　前記直列接続された複数のスイッチング素子と、前記低圧側スイッチ回路を制御する制御部と、を備え、
　前記制御部は、本ＤＣ／ＤＣ変換装置の起動時において、前記低圧側スイッチ回路をターンオンさせた後、前記フライングキャパシタの電圧をもとに、前記フライングキャパシタ部のスイッチング動作を開始するタイミングを決定する、
　ＤＣ／ＤＣ変換装置。
　前記制御部は、前記低圧側スイッチ回路をターンオンさせた後、前記フライングキャパシタの各電圧の計測値が各目標値に到達した後、前記フライングキャパシタ部のスイッチング動作を開始させる、
　請求項１に記載のＤＣ／ＤＣ変換装置。
　前記高圧側コンデンサと前記高圧側直流電源との間に設けられる高圧側スイッチ回路をさらに備え、
　前記制御部は、前記フライングキャパシタ部のスイッチング動作を開始させた後、前記高圧側コンデンサの電圧が前記高圧側直流電源の電圧に対応する電圧まで上昇した後、前記高圧側スイッチ回路をターンオンさせる、
　請求項２に記載のＤＣ／ＤＣ変換装置。
　前記フライングキャパシタ部は、
　直列接続された第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子と、第５スイッチング素子、第６スイッチング素子、第７スイッチング素子及び第８スイッチング素子と、
　前記第１スイッチング素子と第２スイッチング素子との接続点と、第３スイッチング素子と第４スイッチング素子との接続点との間に接続された第１フライングキャパシタと、
　前記第５スイッチング素子と第６スイッチング素子との接続点と、第７スイッチング素子と第８スイッチング素子との接続点との間に接続された第２フライングキャパシタと、を含み、
　前記低圧側直流電源の正側端子が、前記第２スイッチング素子と前記第３スイッチング素子との間の接続点に電気的に接続され、
　前記低圧側直流電源の負側端子が、前記第６スイッチング素子と前記第７スイッチング素子との間の接続点に電気的に接続され、
　前記第１スイッチング素子－前記第８スイッチング素子にはそれぞれ、ダイオードが逆並列に形成または接続されており、
　前記制御部は、前記ＤＣ／ＤＣ変換装置の起動時において、
　前記第１スイッチング素子－前記第８スイッチング素子と、前記高圧側スイッチ回路がオフ状態で前記低圧側スイッチ回路をターンオンさせ、
　前記第１フライングキャパシタの電圧と前記第２フライングキャパシタの電圧の計測値がそれぞれ、前記低圧側直流電源の電圧の１／４に対応する電圧に到達した後、前記第１スイッチング素子－前記第８スイッチング素子のスイッチング制御を開始させる、
　請求項３に記載のＤＣ／ＤＣ変換装置。
　前記制御部は、
　前記第２スイッチング素子、前記第４スイッチング素子、前記第５スイッチング素子及び前記第７スイッチング素子をオン状態、並びに前記第１スイッチング素子、前記第３スイッチング素子、前記第６スイッチング素子及び前記第８スイッチング素子をオフ状態に制御する第１モード、
　前記第１スイッチング素子、前記第３スイッチング素子、前記第６スイッチング素子及び前記第８スイッチング素子をオン状態　並びに前記第２スイッチング素子、前記第４スイッチング素子、前記第５スイッチング素子及び前記第７スイッチング素子をオフ状態に制御する第２モード、
　前記第１スイッチング素子、前記第２スイッチング素子、前記第７スイッチング素子及び前記第８スイッチング素子をオン状態　並びに前記第３スイッチング素子、前記第４スイッチング素子、前記第５スイッチング素子及び前記第６スイッチング素子をオフ状態に制御する第３モード、
　前記第３スイッチング素子、前記第４スイッチング素子、前記第５スイッチング素子及び前記第６スイッチング素子をオン状態　並びに前記第１スイッチング素子、前記第２スイッチング素子、前記第７スイッチング素子及び前記第８スイッチング素子をオフ状態に制御する第４モード、の４つのモードの内、
　前記第１モードと、前記第２モードと、前記第３モード又は前記第４モードとの３つのモードを使用して、前記低圧側直流電源の電圧を昇圧させる、
　請求項４に記載のＤＣ／ＤＣ変換装置。
　前記制御部は、前記低圧側スイッチ回路をターンオンさせた後、前記フライングキャパシタの各電圧の計測値が、設定時間を経過しても各目標値に到達しない場合、異常が発生していると判定する、
　請求項１から５のいずれか１項に記載のＤＣ／ＤＣ変換装置。