WO2021009882A1 - 電力変換装置、モータ駆動装置、送風機、圧縮機及び空気調和機 - Google Patents

電力変換装置、モータ駆動装置、送風機、圧縮機及び空気調和機 Download PDF

Info

Publication number
WO2021009882A1
WO2021009882A1 PCT/JP2019/028158 JP2019028158W WO2021009882A1 WO 2021009882 A1 WO2021009882 A1 WO 2021009882A1 JP 2019028158 W JP2019028158 W JP 2019028158W WO 2021009882 A1 WO2021009882 A1 WO 2021009882A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
power conversion
converter
conversion device
unit
Prior art date
Application number
PCT/JP2019/028158
Other languages
English (en)
French (fr)
Inventor
憲嗣 岩崎
貴昭 ▲高▼原
有澤　浩一
卓也 下麥
智 一木
啓介 植村
元哉 鈴木
厚司 土谷
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2021532625A priority Critical patent/JP7138796B2/ja
Priority to PCT/JP2019/028158 priority patent/WO2021009882A1/ja
Publication of WO2021009882A1 publication Critical patent/WO2021009882A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/23—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only arranged for operation in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Definitions

  • the present invention relates to a power converter that converts an AC voltage output from an AC power source into a DC voltage, a motor drive device including the power converter, a blower and a compressor equipped with the motor drive device, and the blower or the blower.
  • the present invention relates to an air conditioner equipped with the compressor.
  • one converter circuit is provided with two backflow prevention diodes, two switching elements, and two current detectors, and the negative terminal of the converter circuit is AC via a bypass circuit outside the converter circuit.
  • An interleaved power converter connected to a power source is disclosed.
  • Patent Document 1 has a configuration in which the entire power supply current flows into an AC power supply via a bypass circuit. Therefore, it is not necessary to provide a large-capacity terminal in the converter circuit, and it is said that the power conversion device including the converter circuit can be miniaturized.
  • Patent Document 1 has a configuration in which each switching element has a current detector, and the same number of current detectors as the switching element is required. Therefore, if the number of switching elements is increased in order to increase the number of interleaved phases, the number of current detectors is also increased accordingly. For this reason, there arises a problem that the size of the device becomes large. Further, as the number of parts increases, the cost increases and the reliability of the device also decreases.
  • the present invention has been made in view of the above, and an object of the present invention is to obtain a power conversion device capable of detecting a current flowing through a converter circuit while suppressing the number of current detectors.
  • the power conversion device has a plurality of unit converters having one reactor and at least one switching element, and has an AC voltage output from an AC power supply. Is provided with a converter circuit that converts the voltage into a DC voltage. Further, the power conversion device includes one or a plurality of current detectors for detecting the current flowing through the converter circuit. At least one of the one or more current detectors is a first current flowing through the first reactor of the first unit converter of the two unit converters and a second of the second unit converters. The combined current with the second current flowing in the reactor of the above is detected.
  • the power conversion device According to the power conversion device according to the present invention, there is an effect that the current flowing through the converter circuit can be detected while suppressing the number of current detectors.
  • the figure which shows the structure of the power conversion apparatus which concerns on Embodiment 1. A time chart showing an example of waveforms of a main part when the power conversion device according to the first embodiment operates.
  • a block diagram showing a configuration example of a control device according to the first embodiment. A block diagram showing a configuration example of the reference duty calculation unit shown in FIG.
  • a block diagram showing a configuration example of the correction duty calculation unit shown in FIG. A block diagram showing a configuration example of the gate signal calculation unit shown in FIG.
  • a block diagram showing a configuration example of the reference duty calculation unit shown in FIG. A block diagram showing a configuration example of the correction duty calculation unit shown in FIG.
  • Block diagram showing a configuration example of the control device according to the third embodiment A block diagram showing a configuration example of the gate signal calculation unit shown in FIG.
  • FIG. 1 is a diagram showing a configuration of a power conversion device 120 according to the first embodiment.
  • the power conversion device 120 according to the first embodiment includes a converter circuit 10, a smoothing capacitor 6, voltage detectors 71 and 72, a current detector 73, and a control device 200.
  • the converter circuit 10 converts the AC voltage output from the AC power supply 1 into a DC voltage.
  • the smoothing capacitor 6 smoothes and holds the DC voltage converted by the converter circuit 10.
  • the current detector 73 detects the current flowing through the converter circuit 10.
  • the voltage detector 71 detects the output voltage of the AC power supply 1.
  • the voltage detector 72 detects the voltage of the smoothing capacitor 6.
  • the converter circuit 10 includes unit converters 100a and 100b and a rectifier circuit 20.
  • the rectifier circuit 20 has four diodes D21, D22, D23, and D24 that are bridge-connected.
  • the rectifier circuit 20 rectifies the AC voltage output from the AC power supply 1 and applies the rectified voltage to the unit converters 100a and 100b.
  • the unit converter 100a includes a reactor 4a, a backflow blocking diode 5a, and a switching element 3a.
  • the unit converter 100b includes a reactor 4b, a backflow blocking diode 5b, and a switching element 3b.
  • the converter circuit 10 is configured by connecting the unit converter 100a and the unit converter 100b in parallel to each other.
  • the reactor 4a may be referred to as a "first reactor” and the reactor 4b may be referred to as a "second reactor".
  • the converter circuit 10 has a connection point 12 to which one end of the reactor 4a of the unit converter 100a and one end of the reactor 4b of the unit converter 100b, that is, the terminals on the AC power supply 1 side in each of the reactors 4a and 4b are connected. .. Further, the converter circuit 10 has a connection point 14 in which the cathode of the backflow blocking diode 5a of the unit converter 100a and the cathode of the backflow blocking diode 5b of the unit converter 100b, that is, the cathodes of the backflow blocking diodes 5a and 5b are connected to each other. Have.
  • the current detector 73 is arranged between the rectifier circuit 20 and the connection point 12.
  • the location of the current detector 73 shown in FIG. 1 is an example, and the present invention is not limited to this. Variations regarding the arrangement location of the current detector 73 will be described later.
  • the other end of the reactor 4a is connected to the anode of the backflow blocking diode 5a.
  • the cathode of the backflow blocking diode 5a is connected to the positive electrode side terminal of the smoothing capacitor 6.
  • the connection point between the reactor 4a and the backflow blocking diode 5a is connected to one end of the switching element 3a.
  • the unit converter 100b is also configured in the same manner as the unit converter 100a. Further, in the unit converters 100a and 100b, the other ends of the switching elements 3a and 3b are also connected to each other.
  • switching elements 3a and 3b are the illustrated metal oxide semiconductor field effect transistor (Metal Oxide Semiconductor Field Effect Transistor: MOSFET). Insulated gate bipolar transistors (Insulated Gate Bipolar Transistors: IGBTs) may be used instead of the MOSFETs.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • IGBTs Insulated Gate Bipolar Transistors
  • Each of the switching elements 3a and 3b is provided with a diode connected in antiparallel between the drain and the source.
  • the anti-parallel connection means that the drain of the MOSFET and the cathode of the diode are connected, and the source of the MOSFET and the anode of the diode are connected.
  • a parasitic diode that the MOSFET itself has inside may be used. Parasitic diodes are also called body diodes.
  • At least one of the switching elements 3a and 3b is not limited to the MOSFET formed of silicon, and may be a MOSFET formed of a wide bandgap semiconductor such as silicon carbide, gallium nitride, gallium oxide or diamond.
  • wide bandgap semiconductors have higher withstand voltage and heat resistance than silicon semiconductors. Therefore, by using a wide bandgap semiconductor for at least one of the switching elements 3a and 3b, the withstand voltage resistance and the allowable current density of the switching element are increased, and the semiconductor module incorporating the switching element can be miniaturized.
  • the current flowing through the reactor 4a flows through the current detector 73.
  • the current flowing through the reactor 4b flows through the current detector 73.
  • the current detector 73 receives a combined current of the current flowing through the reactor 4a and the current flowing through the reactor 4b.
  • the current flowing through the reactor 4a may be referred to as a "first current”
  • the current flowing through the reactor 4b may be referred to as a "second current”.
  • the control device 200 includes a processor 200a and a memory 200b.
  • the control device 200 receives the detected value of the combined current iac detected by the current detector 73.
  • the control device 200 receives the detected value of the AC voltage vac detected by the voltage detector 71.
  • the control device 200 receives the detection value of the capacitor voltage Vdc, which is the voltage of the smoothing capacitor 6 detected by the voltage detector 72.
  • the control device 200 obtains a gate signal Gate_3a for controlling the switching element 3a and a gate signal Gate_3b for controlling the switching element 3b based on the detected values of the combined current iac, the AC voltage vac, and the capacitor voltage Vdc. Generate.
  • the unit converters 100a and 100b have a gate drive circuit (not shown).
  • the gate drive circuit of the unit converter 100a generates a drive pulse using the gate signal Gate_3a output from the control device 200, and applies the generated drive pulse to the gate of the switching element 3a to drive the switching element 3a.
  • the gate drive circuit of the unit converter 100b generates a drive pulse using the gate signal Gate_3b output from the control device 200, and applies the generated drive pulse to the gate of the switching element 3b to drive the switching element 3b.
  • control device 200 The internal configuration of the control device 200 and the detailed operation of the control device 200 will be described later.
  • the detected value of the AC voltage vac detected by the voltage detector 71 is used for improving the distortion of the current flowing through the converter circuit 10. Therefore, the control regarding the basic operation of the converter circuit 10 is established even if the voltage detector 71 is not provided.
  • the processor 200a is an arithmetic unit such as an arithmetic unit, a microprocessor, a microcomputer, a CPU (Central Processing Unit), or a DSP (Digital Signal Processor).
  • the memory 200b is a non-volatile or volatile semiconductor memory such as a RAM (Random Access Memory), a ROM (Read Only Memory), a flash memory, an EPROM (Erasable Project ROM), or an EEPROM (registered trademark) (Electrically EPROM).
  • the memory 200b stores a program that executes the functions of the control device 200 described above and the functions of the control device 200 described later.
  • the processor 200a sends and receives necessary information via an interface including an analog-to-digital converter (not shown) and a digital-to-analog converter, and the processor 200a executes a program stored in the memory 200b to perform a required process.
  • the calculation result by the processor 200a is stored in the memory 200b.
  • the control device 200 controls the switching elements 3a and 3b to be switched with a predetermined duty so that the voltage output from the converter circuit 10 becomes a desired voltage.
  • the unit converters 100a and 100b operate in order according to a predetermined period. This cycle is called the "interleaved cycle". Further, the combination of one reactor and one switching element is counted as one phase.
  • the number of booster circuits defined in the first embodiment matches the number of phases defined here.
  • FIG. 1 is an example of two phases, and is a two-phase interleaved configuration.
  • the second embodiment described later exemplifies the configuration of the four-phase interleaving system
  • the fourth embodiment described later exemplifies the configuration of the three-phase interleaving system.
  • a configuration of a two-phase interleaving system in which one reactor and two switching elements are combined will be illustrated.
  • the present invention is not limited to these examples.
  • N is an integer of 1 or more
  • the number of phases of the power converter according to the present invention may be 2N or 2N + 1.
  • FIG. 2 is a time chart showing a waveform example of a main part when the power conversion device 120 according to the first embodiment operates.
  • FIG. 2A shows the waveforms of the first current i_4a flowing through the reactor 4a and the second current i_4b flowing through the reactor 4b.
  • FIG. 2B shows the waveform of the combined current iac flowing through the current detector 73. The waveform shown in FIG. 2B is a waveform obtained by adding the first current i_4a and the second current i_4b shown in FIG. 2A.
  • FIG. 2C shows the waveform of the carrier signal Car_3a used for generating the gate signal Gate_3a to the switching element 3a.
  • FIG. 2D shows the waveform of the carrier signal Car_3b used to generate the gate signal Gate_3b to the switching element 3b.
  • the period from time t1 to t3 is a carrier cycle.
  • the carrier cycle is equal to the switching cycle Ts, which is a repeating cycle when switching control of the switching elements 3a and 3b.
  • the switching cycle Ts is equal to the reciprocal of the switching frequency fsw that controls the switching elements 3a and 3b.
  • the carrier signal Car_3a is a reverse sawtooth wave that rises sharply at time t1 and falls with a slope at times t1 to t3.
  • the carrier signal Car_3b is a reverse sawtooth wave that rises sharply at time t2 and falls with a slope at times t2 to t4.
  • the time t2 is a time obtained by dividing the period of the times t1 to t3, which is the switching cycle Ts of the carrier signal Car_3a, into two. That is, the time t2 is a time set so that the period of the time t1 to t2 and the period of the time t2 to t3 are equal to each other.
  • time t1 is the gate of the switching element 3a. It is a mountain of carrier signal Car_3a used for signal calculation. Further, the time t2 is a peak of the carrier signal Car_3b used for the gate signal calculation of the switching element 3b.
  • the ripple component of the combined current iac flowing through the current detector 73 has a frequency component twice the switching frequency fsw. Further, both the detected value iac (t1) of the combined current iac at the time t1 and the detected value iac (t2) of the combined current iac at the time t2 are maximum values.
  • the detected value iac (t1) is larger than the detected value iac (t2). That is, there is a deviation between the detected value iac (t1) and the detected value iac (t2). This deviation is the difference in the inductance value of each reactor between each unit converter, the impedance difference between each unit converter due to wiring, etc., and the difference in time lag between the detection timing of each detector in the control device 200 and the reflection timing of the detected value. Due to such factors.
  • FIG. 3 is a block diagram showing a configuration example of the control device 200 according to the first embodiment.
  • the control device 200 shown in FIG. 3 has a component that controls to reduce the deviation between the combined currents iac as shown in FIG.
  • the control device 200 includes an input phase calculation unit 210, a low-pass filter (LPF) 220, a reference duty calculation unit 230, a correction duty calculation unit 240, and a gate signal calculation unit 250. ..
  • LPF low-pass filter
  • the input phase calculation unit 210 calculates the phase of the AC voltage vac based on the detected value of the AC voltage vac, and generates a sinusoidal signal sin ( ⁇ t) synchronized with the phase of the AC voltage vac.
  • the low-pass filter 220 removes a noise frequency component or a switching frequency component from the detected value of the combined current iac.
  • the reference duty calculation unit 230 performs constant output voltage control and high power factor control of the input current.
  • the output voltage referred to here is the voltage output by the converter circuit 10, and the input current is the current flowing in and out of the converter circuit 10.
  • the reference duty calculation unit 230 calculates the reference duty Dreff based on the detected value of the capacitor voltage Vdc and the output of the low-pass filter 220. It should be noted that constant output voltage control and high power factor control of input current are known, and detailed description thereof will be omitted here.
  • the correction duty calculation unit 240 controls to suppress the current imbalance between the single-phase converters.
  • the current non-equilibrium referred to here refers to a state in which a deviation occurs between the combined currents iac at time t1 and time t2, which are two consecutive detection times.
  • the correction duty calculation unit 240 calculates the correction duty Dbal based on the detected value of the combined current iac.
  • the gate signal calculation unit 250 calculates the gate signal Gate_3a and the gate signal Gate_3b based on the reference duty Dref which is the output of the reference duty calculation unit 230 and the correction duty Dbal which is the output of the correction duty calculation unit 240. ..
  • FIG. 4 is a block diagram showing a configuration example of the reference duty calculation unit 230 shown in FIG.
  • the reference duty calculation unit 230 includes a differential device 231, a proportional integral (PI) controller 232, a multiplier 233, a differential device 234, and a PI controller 235.
  • PI proportional integral
  • the diffifier 231 calculates the deviation ⁇ Vdc between the predetermined command value Vdc * of the capacitor voltage and the detected value of the capacitor voltage Vdc.
  • the amplitude command value ⁇ 2Iac * of the combined current iac is generated by PI controlling the deviation ⁇ Vdc.
  • the multiplier 233 the amplitude command value ⁇ 2Iac * is multiplied by the absolute value
  • the diffifier 234 the deviation ⁇ iac between the combined current command value iac *, which is the output of the multiplier 233, and the output of the combined current iac passed through the low-pass filter 220 is calculated.
  • the reference duty Dref is generated by controlling the deviation ⁇ iac by PI.
  • FIG. 5 is a block diagram showing a configuration example of the correction duty calculation unit 240 shown in FIG. As shown in FIG. 5, the correction duty calculation unit 240 has a difference device 241,242 and a PI controller 243.
  • the differencer 241 calculates the deviation ⁇ iac between the detected value iac (t1) of the combined current iac at time t1 and the detected value iac (t2) of the combined current iac at time t2.
  • the times t1 and t2 when the carrier signal is a reverse sawtooth wave are as shown in FIG.
  • the carrier signal does not have to be a reverse sawtooth wave, and may be a triangular wave or a sawtooth wave.
  • the differencer 242 calculates the deviation ⁇ iac between the deviation ⁇ iac, which is the output of the differencer 241 and the theoretical value ⁇ iac * of the amount of change in the current at time t1 and time t2.
  • the theoretical value ⁇ iac * of the amount of change in the current is a difference value between iac (t1) and iac (t2) that can occur depending on the phase of the alternating current, and in the control device 200, , Preset.
  • the correction duty Dbal is generated by controlling the deviation ⁇ iac by PI.
  • FIG. 6 is a block diagram showing a configuration example of the gate signal calculation unit 250 shown in FIG. As shown in FIG. 6, the gate signal calculation unit 250 includes a difference device 251, an adder 252, and a comparator 253, 254.
  • the difference value obtained by subtracting the correction duty Dbal from the reference duty Dref is calculated.
  • the adder 252 the added value of the reference duty Dref and the correction duty Dbal is calculated.
  • the comparator 253 the difference value and the amplitude value of the carrier signal Car_3a are compared, and the comparison result is output.
  • the comparator 254 the added value and the amplitude value of the carrier signal Car_3b are compared, and the comparison result is output. As shown in the figure, the output of the comparator 253 becomes the gate signal Gate_3a to the switching element 3a, and the output of the comparator 254 becomes the gate signal Gate_3b to the switching element 3b.
  • the value of the correction duty Dbal which is the output of the correction duty calculation unit 240 shown in FIG. 5, becomes positive.
  • the output of the diffifier 251 input to the + terminal of the comparator 253 of FIG. 6 is smaller than that when the value of the correction duty Dbal is zero.
  • the output of the adder 252 input to the + terminal of the comparator 254 of FIG. 6 is larger than that when the value of the correction duty Dbal is zero.
  • the time for which the gate signal Gate_3b is output is longer than the time for which the gate signal Gate_3a is output.
  • the detection value iac (t1) becomes smaller
  • the detected value iac (t2) becomes larger
  • the deviation ⁇ iac becomes smaller.
  • the current flowing through each reactor can be equalized, and the temperature rise of each reactor can be equalized.
  • the eddy current loss and the hysteresis loss which are iron losses caused by the change in the current flowing through the reactor, can be reduced. As a result, the efficiency of the device equipped with the power conversion device can be improved.
  • the low-pass filter 220 for removing the noise frequency component or the switching frequency component from the output of the current detector 73 is provided, but the low-pass filter 220 is omitted in an environment where the influence of these frequency components is small. You may.
  • the input phase calculation unit 210 may generate a sine wave signal whose phase is synchronized with the AC power supply 1 based on the output voltage of the rectifier circuit 20. In this case, since the positive half wave and the negative half wave cannot be distinguished, the sine wave signal is
  • the reference duty calculation unit 230 may control each of the combined current iac and the combined current command value iac * between the two unit converters by multiplying them by 1/2 as the input current of the converter circuit of one phase. ..
  • the combined current iac is detected at the time when each carrier signal rises, but the detection timing is arbitrary. As an example of the detection timing, the combined current iac may be detected at the timing when the current flows through the rectifier circuit 20. Alternatively, the combined current iac may be detected at the timing when the current flows through the switching elements 3a and 3b.
  • one current detector 73 flows into the first reactor of the first unit converter of the two unit converters 100a and 100b.
  • the combined current of the first current and the second current flowing through the second reactor of the second unit converter is detected.
  • the current flowing through the converter circuit 10 can be detected while suppressing the number of current detectors.
  • the cost can be reduced.
  • the power conversion device 120 when the power conversion device 120 according to the first embodiment detects the combined current, the detection result of the first combined current detected at one of the two consecutive detection times and the other time are used.
  • the correction duty is calculated based on the detection result of the detected second combined current. Then, control is performed to correct the current non-equilibrium between the unit converters by the calculated correction duty. This makes it possible to correct the deviation between the current flowing in the first reactor and the current flowing in the second reactor even when one current detector is used. Therefore, it is possible to reduce the cost by suppressing the number of current detectors. In addition, it is possible to reduce the cost of sorting, such as searching for a reactor within the range of inductance variation according to the product specifications.
  • the current flowing in each of the two reactors 4a and 4b is equalized by the control for correcting the current imbalance between the unit converters 100a and 100b. It is possible to make the temperature rise of each reactor uniform. As a result, the temperature range that the reactor itself must deal with can be narrowed as compared with the conventional one, and the cost of the reactor itself can be reduced. Further, since the current flowing through each reactor can be equalized, the iron loss generated in the reactor can be reduced. As a result, the efficiency of the device equipped with the power conversion device can be improved.
  • FIG. 7 is a diagram showing a configuration of a power conversion device 120-1 according to a first modification of the first embodiment.
  • the current detector 73 is connected to the output terminal on the high potential side of the rectifier circuit 20, but as shown in FIG. 7, the current detector 73 is connected to the output terminal on the low potential side of the rectifier circuit 20. You may.
  • the control device 200 described above can be used.
  • FIG. 8 is a diagram showing the configuration of the power conversion device 120-2 according to the second modification of the first embodiment.
  • the current detector 73 is connected to the terminal on the output side of the rectifier circuit 20, but as shown in FIG. 8, the current detector 73 may be connected to the terminal on the input side of the rectifier circuit 20. ..
  • the control device 200A is used.
  • FIG. 9 is a block diagram showing a configuration example of the control device 200A in the second modification of the first embodiment.
  • the polarity of the current detected by the current detector 73 may be positive electrode or negative electrode. Therefore, the absolute value calculator 260 is provided in front of the low-pass filter 220. The absolute value calculator 260 calculates the absolute value of the combined current iac so that the detected value of the input combined current iac becomes positive, that is, a positive value, and the calculation result is calculated by the low pass filter 220 and the correction duty calculation. Output to unit 240A.
  • FIG. 10 is a block diagram showing a configuration example of the reference duty calculation unit 230A shown in FIG.
  • the difference device 234 in the reference duty calculation unit 230A in the second modification, is replaced with the difference device 234A in the configuration of the reference duty calculation unit 230 shown in FIG.
  • Other configurations are the same or equivalent to the configuration shown in FIG. 4, and the same or equivalent components are designated by the same reference numerals.
  • the absolute value of the combined current iac is calculated by the absolute value calculator 260. Therefore, the signals input to the diffifier 234A are the absolute value
  • FIG. 11 is a block diagram showing a configuration example of the correction duty calculation unit 240A shown in FIG.
  • the difference device 241 is replaced with the difference device 241A
  • the difference device 242 is replaced by the difference device 242A. It has been replaced.
  • Other configurations are the same as or equivalent to the configuration shown in FIG. 5, and the same or equivalent components are designated by the same reference numerals.
  • the absolute value of the combined current iac is calculated by the absolute value calculator 260. Therefore, the signals input to the diffifier 241A are the absolute value
  • FIG. 12 is a diagram showing a configuration of the power conversion device 120A according to the second embodiment.
  • the power conversion device 120 according to the first embodiment shown in FIG. 1 has a two-phase interleaving system configuration, whereas the power conversion device 120A according to the second embodiment shown in FIG. 12 has a four-phase interleaving system configuration.
  • the converter circuit 10 is replaced by the converter circuit 10A, and the control device 200 is replaced by the control device 200A.
  • a current detector 74 is added between the rectifier circuit 20 and the converter circuit 10A.
  • the unit converter 100c includes a reactor 4c, a backflow blocking diode 5c, and a switching element 3c.
  • the unit converter 100d includes a reactor 4d, a backflow blocking diode 5d, and a switching element 3d.
  • the connection of each reactor, each switching element, and each backflow prevention diode in the unit converters 100c and 100d is the same as that of the unit converters 100a and 100b, and the description thereof is omitted here.
  • the converter circuit 10A has a connection point 12a to which one end of the reactor 4a of the unit converter 100a and one end of the reactor 4b of the unit converter 100b are connected.
  • the converter circuit 10A has a connection point 12b to which one end of the reactor 4c of the unit converter 100c and one end of the reactor 4d of the unit converter 100d are connected.
  • the converter circuit 10A has a connection point 14a to which the cathode of the backflow blocking diode 5a of the unit converter 100a and the cathode of the backflow blocking diode 5b of the unit converter 100b are connected.
  • the converter circuit 10A has a connection point 14b to which the cathode of the backflow blocking diode 5c of the unit converter 100c and the cathode of the backflow blocking diode 5d of the unit converter 100d are connected. Further, the converter circuit 10A has a connection point 14c to which the connection point 14a and the connection point 14b are connected.
  • the combined current iac2 is input to the control device 200A.
  • the combined current iac1 is a current flowing through the current detector 73
  • the combined current iac2 is a current flowing through the current detector 74.
  • the control device 200A has a gate signal Gate_3c for controlling the switching element 3c and a switching element 3d in addition to the gate signals Gate_3a and Gate_3b based on the detected values of the combined currents iac1 and iac2, the AC voltage vac and the capacitor voltage Vdc.
  • a gate signal Gate_3d and a gate signal for controlling the above are generated.
  • the unit converters 100c and 100d have a gate drive circuit (not shown).
  • the gate drive circuit of the unit converter 100c generates a drive pulse using the gate signal Gate_3c output from the control device 200A, and applies the generated drive pulse to the gate of the switching element 3c to drive the switching element 3c.
  • the gate drive circuit of the unit converter 100d generates a drive pulse using the gate signal Gate_3d output from the control device 200A, and applies the generated drive pulse to the gate of the switching element 3d to drive the switching element 3d.
  • the internal configuration of the control device 200A can be realized by using two sets of those shown in the first embodiment.
  • the control device 200A can suppress the current non-equilibrium between the unit converter 100a and the unit converter 100b and the current non-equilibrium between the unit converter 100c and the unit converter 100d.
  • a common sine wave is used by sharing the input phase calculation unit 210 or the like.
  • Each unit converter may be controlled using a wave signal.
  • the carrier phase between the unit converters is, for example, 180 degrees between the unit converter 100a and the unit converter 100b, and 180 degrees between the unit converter 100c and the unit converter 100d.
  • the phase relationship between the unit converter 100a and the unit converter 100c or the unit converter 100d and the phase relationship between the unit converter 100b and the unit converter 100c or the unit converter 100d may be arbitrarily set.
  • the phase relationship between the unit converter 100a and the unit converter 100c and the phase relationship between the unit converter 100b and the unit converter 100d may be matched.
  • the carrier phase may be shifted by 90 degrees between the unit converter 100a and the unit converter 100c, and the carrier phase may be shifted by 90 degrees between the unit converter 100b and the unit converter 100d. In this case, the carrier phases of each unit converter are shifted by 90 degrees.
  • control for suppressing the current imbalance between the unit converters has been described in the second embodiment, the control for correcting the current imbalance between the current detectors may be performed.
  • the correction duty may be generated based on the deviation.
  • a 2N phase converter circuit can be configured by a group of N units of unit converters by forming one set of two unit converters.
  • the number of current detectors can be N or more and 2N-1 or less. If the number of current detectors is 2N-1 or less, at least one current detector is the first current flowing through the first reactor of the first unit converter of the two unit converters and the second unit. The combined current with the second current flowing through the second reactor of the converter can be detected. This has the effect of reducing the number of current detectors.
  • FIG. 13 is a diagram showing a configuration of the power conversion device 120B according to the third embodiment.
  • the converter circuit 10 is replaced with the converter circuit 10B in the configuration of the power conversion device 120 according to the first embodiment shown in FIG. 1, and the control device 200 It has been replaced by the control device 200B.
  • one current detector 73 is arranged between the AC power supply 1 and the connection point 12.
  • the rectifier circuit 20 of the full bridge connection is replaced with the rectifier circuit 22 of the half bridge connection.
  • the unit converter 100a is replaced with the unit converter 100a'
  • the unit converter 100b is replaced with the unit converter 100b'.
  • the backflow blocking diode 5a is replaced with the switching element 3a'
  • the backflow blocking diode 5b is replaced with the switching element 3b'.
  • the connection of each reactor and each switching element in the unit converters 100a'and 100b' is the same as that of the unit converters 100a and 100b, and the description thereof is omitted here.
  • the detected values of the combined current iac and the AC voltage vac are input to the control device 200B.
  • the control device 200B receives a gate signal Gate_3a for controlling the switching element 3a and a gate signal Gate_3b for controlling the switching element 3b based on the detected values of the combined current iac, the AC voltage vac, and the capacitor voltage Vdc. Generate. Further, the control device 200B controls the gate signal Gate_3a'for controlling the switching element 3a'and the switching element 3b' based on the detected values of the combined current iac, the AC voltage vac and the capacitor voltage Vdc. Generates a gate signal Gate_3b'.
  • the unit converter 100a' has a first and second gate drive circuits (not shown), and the unit converter 100b'has a third and fourth gate drive circuits (not shown).
  • the first gate drive circuit generates a drive pulse using the gate signal Gate_3a output from the control device 200B, and applies the generated drive pulse to the gate of the switching element 3a to drive the switching element 3a.
  • the second gate drive circuit generates a drive pulse using the gate signal Gate_3a'output from the control device 200B, and applies the generated drive pulse to the gate of the switching element 3a'to drive the switching element 3a'. ..
  • the third gate drive circuit generates a drive pulse using the gate signal Gate_3b output from the control device 200B, and applies the generated drive pulse to the gate of the switching element 3b to drive the switching element 3b.
  • the fourth gate drive circuit generates a drive pulse using the gate signal Gate_3b'output from the control device 200B, and applies the generated drive pulse to the gate of the switching element 3b'to drive the switching element 3b'. ..
  • FIG. 14 is a block diagram showing a configuration example of the control device 200B according to the third embodiment.
  • the gate signal calculation unit 250 is replaced with the gate signal calculation unit 250B in the configuration of the control device 200A shown in FIG. Further, the AC voltage vac detected by the voltage detector 71 is input to the gate signal calculation unit 250B in addition to the input phase calculation unit 210A. The AC voltage vac is input to the gate signal calculation unit 250B by switching between a switching pattern that controls the switching elements 3a and 3a'according to the polarity of the AC power supply 1 and a switching pattern that controls the switching elements 3b and 3b'. Because. Other configurations are the same as or equivalent to the configuration shown in FIG. 9, and the same or equivalent components are designated by the same reference numerals, and redundant description will be omitted.
  • FIG. 15 is a block diagram showing a configuration example of the gate signal calculation unit 250B shown in FIG.
  • the polarity inversion device 255, 256, the dead time imparting device 257, and the signal selector 261,262 , 263, 264 and the comparator 265 have been added.
  • Other configurations are the same as or equivalent to the configuration shown in FIG. 6, and the same or equivalent components are designated by the same reference numerals.
  • the processing up to the comparators 253 and 254 is the same as in FIG.
  • Each signal selector has an S terminal, an A terminal, a B terminal, and a Y terminal.
  • the output of the comparator 253 is input to the A terminal of the signal selector 261 and the inverting output of the comparator 253 is input to the B terminal of the signal selector 261 via the polarity inverter 255.
  • the output of the comparator 253 is input to the B terminal of the signal selector 262, and the inverted output of the comparator 253 is input to the A terminal of the signal selector 262 via the polarity reversing device 255.
  • the output of the comparator 254 is input to the A terminal of the signal selector 263, and the inverted output of the comparator 254 is input to the B terminal of the signal selector 263 via the polarity inverter 256.
  • the output of the comparator 254 is input to the B terminal of the signal selector 264, and the inverted output of the comparator 254 is input to the A terminal of the signal selector 264 via the polarity reversing device 256.
  • the output of the comparator 265 is input to the S terminal of each signal selector. As shown in the table at the lower right of FIG. 15, if the signal input to the S terminal is logic "1", the signal input to the A terminal is selected and output from the Y terminal. If the signal input to the S terminal is logic "0", the signal input to the B terminal is selected and output from the Y terminal. As a result, each gate signal that is switched according to the switching pattern according to the polarity of the AC power supply 1 is applied to the corresponding switching element.
  • a signal that has passed through the dead time giver 257 is input to the A terminal and the B terminal.
  • the relationship between the switching element 3a and the switching element 3a'and the relationship between the switching element 3b and the switching element 3b' are the relations of the upper and lower arms in the bridge circuit. Therefore, a dead time imparting device 257 is provided so that these switching elements are not turned on at the same time. In the dead time giver 257, the dead time Td is given.
  • the power converter 120B according to the third embodiment is configured as described above, and one current detector 73 is the first unit converter of the two unit converters 100a'and 100b'. The combined current of the first current flowing through the reactor and the second current flowing through the second reactor of the second unit converter can be detected. Further, the power conversion device 120B according to the third embodiment has a control device 200B.
  • the control device 200B has the same function as the control device 200 in the first embodiment. Therefore, as in the first embodiment, control for correcting the current imbalance between the unit converters can be performed. As a result, the same effect as that of the first embodiment can be obtained.
  • FIG. 16 is a diagram showing a configuration of the power conversion device 120C according to the fourth embodiment.
  • the power conversion device 120A according to the second embodiment shown in FIG. 12 has a four-phase interleaving system configuration, whereas the power conversion device 120C according to the fourth embodiment shown in FIG. 16 has a three-phase interleaving system configuration. Is. Specifically, in FIG. 16, in the configuration of FIG. 12, the converter circuit 10A is replaced with the converter circuit 10C.
  • the unit converter 100d is omitted in the configuration of the converter circuit 10A shown in FIG. Therefore, only the unit converter 100c is connected to the current detector 74. Further, the cathode of the backflow blocking diode 5c is connected to the connection point 14a. Further, in FIG. 16, the components corresponding to the control device 200A and the voltage detectors 71 and 72 of FIG. 12 are not shown. Other configurations are the same as or equivalent to the configuration shown in FIG. 12, and the same or equivalent components are designated by the same reference numerals, and redundant description will be omitted.
  • the current detector 74 is connected only to the unit converter 100c, but the current detector 73 is connected to the two unit converters 100a and 100b. Therefore, the current detector 73 has a first current flowing through the first reactor of the first unit converter of the two unit converters 100a and 100b and a second current flowing through the second reactor of the second unit converter. The combined current with the current can be detected. Therefore, the same effect as that of the first embodiment and the second embodiment can be obtained.
  • FIG. 16 describes the case where the number of interleaved phases is 3, but the present invention is not limited to this.
  • N is a natural number and the number of interleaved phases is 2N + 1
  • N is a natural number and the number of interleaved phases is 2N + 1
  • the number of current detectors in this case is N + 1. If the unit converter group is at least one, the effect of reducing the number of current detectors can be obtained. Therefore, a configuration having one unit converter group having two unit converters and a unit converter having 2N-1 is also included in the gist of the present invention.
  • FIG. 17 is a diagram showing a configuration example of the motor drive device 150 according to the fifth embodiment.
  • an inverter 7a and a motor 7b are added to the configuration of the power conversion device 120 shown in FIG.
  • a motor 7b is connected to the output side of the inverter 7a.
  • the motor 7b is an example of a load device.
  • the inverter 7a drives the motor 7b by converting the DC power stored in the smoothing capacitor 6 into AC power and supplying the converted AC power to the motor 7b.
  • the motor drive device 150 shown in FIG. 17 can be applied to products such as blowers, compressors and air conditioners.
  • the power conversion device 120 according to the first embodiment is applied to configure the motor drive device 150, but the present invention is not limited to this.
  • any of the power conversion devices 120-1 and 120-2 according to the first embodiment may be applied.
  • any of the power conversion device 120A according to the second embodiment, the power conversion device 120B according to the third embodiment, or the power conversion device 120C according to the fourth embodiment may be applied.
  • FIG. 18 is a diagram showing an example in which the motor drive device 150 shown in FIG. 17 is applied to an air conditioner.
  • a motor 7b is connected to the output side of the motor drive device 150, and the motor 7b is connected to the compression element 504.
  • the compressor 505 includes a motor 7b and a compression element 504.
  • the refrigeration cycle unit 506 is configured to include a four-way valve 506a, an indoor heat exchanger 506b, an expansion valve 506c, and an outdoor heat exchanger 506d.
  • the flow path of the refrigerant circulating inside the air conditioner is from the compression element 504 via the four-way valve 506a, the indoor heat exchanger 506b, the expansion valve 506c, the outdoor heat exchanger 506d, and again via the four-way valve 506a. , It is configured to return to the compression element 504.
  • the motor drive device 150 receives electric power from the AC power supply 1 and rotates the motor 7b.
  • the compression element 504 executes a compression operation of the refrigerant by rotating the motor 7b, and the refrigerant can be circulated inside the refrigeration cycle unit 506.
  • the power conversion device according to the first to fourth embodiments is provided.
  • products such as blowers, compressors, and air conditioners to which the motor drive device according to the fifth embodiment is applied, the effects described in the first to fourth embodiments can be obtained.
  • the configuration shown in the above-described embodiment shows an example of the content of the present invention, can be combined with another known technique, and is configured without departing from the gist of the present invention. It is also possible to omit or change a part of.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)
  • Inverter Devices (AREA)

Abstract

電流検出器の数を抑制しつつ、コンバータ回路に流れる電流を検出することができる電力変換装置を得ることを目的とする。 電力変換装置（１２０）は、リアクタ（４ａ）及びスイッチング素子（３ａ）を有する単位コンバータ（１００ａ）と、リアクタ（４ｂ）及びスイッチング素子（３ｂ）を有する単位コンバータ（１００ｂ）とを有し、交流電源（１）から出力される交流電圧を直流電圧に変換するコンバータ回路（１０）と、コンバータ回路（１０）に流れる電流を検出する電流検出器（７３）を備える。電流検出器（７３）は、単位コンバータ（１００ａ）のリアクタ（４ａ）に流れる第１電流と、単位コンバータ（１００ｂ）のリアクタ（４ｂ）に流れる第２電流との合成電流を検出する。

Description

電力変換装置、モータ駆動装置、送風機、圧縮機及び空気調和機
　本発明は、交流電源から出力される交流電圧を直流電圧に変換する電力変換装置、当該電力変換装置を備えたモータ駆動装置、当該モータ駆動装置を備えた送風機及び圧縮機、並びに、当該送風機又は当該圧縮機を備えた空気調和機に関する。
　下記特許文献１には、１つのコンバータ回路に２つの逆流阻止ダイオード、２つのスイッチング素子、及び２つの電流検出器を備え、コンバータ回路の外部に、コンバータ回路の負極端子がバイパス回路を介して交流電源に接続されるインターリーブ方式の電力変換装置が開示されている。
特開２０１３－２４７７８８号公報
　上記特許文献１の技術は、電源電流の全電流がバイパス回路を介して交流電源に流れ込む構成である。このため、コンバータ回路には大容量の端子を設ける必要がなく、コンバータ回路を含む電力変換装置の小型化が可能になるとされている。
　しかしながら、特許文献１では、スイッチング素子のそれぞれに電流検出器を有する構成であり、スイッチング素子と同数の電流検出器が必要となる。従って、インターリーブの相数を増やすためにスイッチング素子の数を増加させると、これに伴って電流検出器の数も増加する。このため、装置が大型化するという課題が生じる。また、部品点数の増加に伴ってコストが増加し、装置の信頼性も低下するという課題も生じる。
　本発明は、上記に鑑みてなされたものであって、電流検出器の数を抑制しつつ、コンバータ回路に流れる電流を検出することができる電力変換装置を得ることを目的とする。
　上述した課題を解決し、目的を達成するため、本発明に係る電力変換装置は、１つのリアクタと、少なくとも１つのスイッチング素子とを有する単位コンバータを複数有し、交流電源から出力される交流電圧を直流電圧に変換するコンバータ回路を備える。また、電力変換装置は、コンバータ回路に流れる電流を検出する１又は複数の電流検出器を備える。１又は複数の電流検出器のうちの少なくとも１つの電流検出器は、２つの単位コンバータのうちの第１の単位コンバータの第１のリアクタに流れる第１電流と、第２の単位コンバータの第２のリアクタに流れる第２電流との合成電流を検出する。
　本発明に係る電力変換装置によれば、電流検出器の数を抑制しつつ、コンバータ回路に流れる電流を検出することができるという効果を奏する。
実施の形態１に係る電力変換装置の構成を示す図 実施の形態１に係る電力変換装置が動作したときの要部の波形例を示すタイムチャート 実施の形態１における制御装置の構成例を示すブロック図 図３に示す基準デューティ演算部の構成例を示すブロック図 図３に示す補正デューティ演算部の構成例を示すブロック図 図３に示すゲート信号演算部の構成例を示すブロック図 実施の形態１の第１の変形例に係る電力変換装置の構成を示す図 実施の形態１の第２の変形例に係る電力変換装置の構成を示す図 実施の形態１の第２の変形例における制御装置の構成例を示すブロック図 図９に示す基準デューティ演算部の構成例を示すブロック図 図９に示す補正デューティ演算部の構成例を示すブロック図 実施の形態２に係る電力変換装置の構成を示す図 実施の形態３に係る電力変換装置の構成を示す図 実施の形態３における制御装置の構成例を示すブロック図 図１４に示すゲート信号演算部の構成例を示すブロック図 実施の形態４に係る電力変換装置の構成を示す図 実施の形態５に係るモータ駆動装置の構成例を示す図 図１７に示すモータ駆動装置を空気調和機に適用した例を示す図
　以下に添付図面を参照し、本発明の実施の形態に係る電力変換装置、モータ駆動装置、送風機、圧縮機及び空気調和機について説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。また、以下では、電気的な接続を単に「接続」と称して説明する。
実施の形態１．
　図１は、実施の形態１に係る電力変換装置１２０の構成を示す図である。実施の形態１に係る電力変換装置１２０は、コンバータ回路１０と、平滑コンデンサ６と、電圧検出器７１，７２と、電流検出器７３と、制御装置２００とを備える。
　コンバータ回路１０は、交流電源１から出力される交流電圧を直流電圧に変換する。平滑コンデンサ６は、コンバータ回路１０によって変換された直流電圧を平滑して保持する。電流検出器７３は、コンバータ回路１０に流れる電流を検出する。電圧検出器７１は、交流電源１の出力電圧を検出する。電圧検出器７２は、平滑コンデンサ６の電圧を検出する。
　コンバータ回路１０は、単位コンバータ１００ａ，１００ｂと、整流回路２０とを有する。整流回路２０は、ブリッジ接続される４つのダイオードＤ２１，Ｄ２２，Ｄ２３，Ｄ２４を有する。整流回路２０は、交流電源１から出力される交流電圧を整流し、整流後の電圧を単位コンバータ１００ａ，１００ｂに印加する。
　単位コンバータ１００ａは、リアクタ４ａと、逆流阻止ダイオード５ａと、スイッチング素子３ａとを有する。単位コンバータ１００ｂは、リアクタ４ｂと、逆流阻止ダイオード５ｂと、スイッチング素子３ｂとを有する。コンバータ回路１０は、単位コンバータ１００ａと、単位コンバータ１００ｂとが互いに並列に接続されて構成される。なお、以下において、リアクタ４ａを「第１のリアクタ」と記載し、リアクタ４ｂを「第２のリアクタ」と記載する場合がある。
　また、コンバータ回路１０は、単位コンバータ１００ａのリアクタ４ａの一端と、単位コンバータ１００ｂのリアクタ４ｂの一端、即ちリアクタ４ａ，４ｂのそれぞれにおける交流電源１側の端子同士が接続される接続点１２を有する。また、コンバータ回路１０は、単位コンバータ１００ａの逆流阻止ダイオード５ａのカソードと、単位コンバータ１００ｂの逆流阻止ダイオード５ｂのカソード、即ち逆流阻止ダイオード５ａ，５ｂのそれぞれにおけるカソード同士が接続される接続点１４を有する。
　電流検出器７３は、整流回路２０と接続点１２との間に配置される。なお、図１に示す電流検出器７３の配置場所は一例であり、これに限定されない。電流検出器７３の配置場所に関するバリエーションについては、後述する。
　単位コンバータ１００ａにおいて、リアクタ４ａの他端は、逆流阻止ダイオード５ａのアノードに接続される。逆流阻止ダイオード５ａのカソードは、平滑コンデンサ６の正極側端子に接続される。リアクタ４ａと逆流阻止ダイオード５ａとの接続点は、スイッチング素子３ａの一端に接続される。単位コンバータ１００ｂも、単位コンバータ１００ａと同様に構成される。また、単位コンバータ１００ａ，１００ｂにおいて、スイッチング素子３ａ，３ｂの他端同士も接続される。
　スイッチング素子３ａ，３ｂの一例は、図示の金属酸化物半導体電界効果トランジスタ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）である。ＭＯＳＦＥＴに代えて、絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）を用いてもよい。
　スイッチング素子３ａ，３ｂのそれぞれは、ドレインとソースとの間に逆並列に接続されるダイオードを備えている。逆並列の接続とは、ＭＯＳＦＥＴのドレインとダイオードのカソードとが接続され、ＭＯＳＦＥＴのソースとダイオードのアノードとが接続されることを意味する。なお、ダイオードは、ＭＯＳＦＥＴ自身が内部に有する寄生ダイオードを用いてもよい。寄生ダイオードは、ボディダイオードとも呼ばれる。
　また、スイッチング素子３ａ，３ｂのうちの少なくとも１つは、シリコンにより形成されたＭＯＳＦＥＴに限定されず、炭化珪素、窒化ガリウム、酸化ガリウム又はダイヤモンドといったワイドバンドギャップ半導体により形成されたＭＯＳＦＥＴでもよい。
　一般的にワイドバンドギャップ半導体は、シリコン半導体に比べて耐電圧及び耐熱性が高い。そのため、スイッチング素子３ａ，３ｂのうちの少なくとも１つにワイドバンドギャップ半導体を用いることにより、スイッチング素子の耐電圧性及び許容電流密度が高くなり、スイッチング素子を組み込んだ半導体モジュールを小型化できる。
　単位コンバータ１００ａが動作するとき、電流検出器７３には、リアクタ４ａに流れる電流が流れる。また、単位コンバータ１００ｂが動作するとき、電流検出器７３には、リアクタ４ｂに流れる電流が流れる。単位コンバータ１００ａ，１００ｂの双方が動作するとき、電流検出器７３にはリアクタ４ａに流れる電流と、リアクタ４ｂに流れる電流との合成電流が流れる。なお、以下において、リアクタ４ａに流れる電流を「第１電流」と記載し、リアクタ４ｂに流れる電流を「第２電流」と記載する場合がある。
　制御装置２００は、プロセッサ２００ａと、メモリ２００ｂとを備える。制御装置２００は、電流検出器７３によって検出された合成電流ｉａｃの検出値を受信する。制御装置２００は、電圧検出器７１によって検出された交流電圧ｖａｃの検出値を受信する。制御装置２００は、電圧検出器７２によって検出された平滑コンデンサ６の電圧であるコンデンサ電圧Ｖｄｃの検出値を受信する。
　制御装置２００は、合成電流ｉａｃ、交流電圧ｖａｃ及びコンデンサ電圧Ｖｄｃの各検出値に基づいて、スイッチング素子３ａを制御するためのゲート信号Ｇａｔｅ_３ａと、スイッチング素子３ｂを制御するためのゲート信号Ｇａｔｅ_３ｂとを生成する。単位コンバータ１００ａ，１００ｂは、図示を省略したゲート駆動回路を有する。単位コンバータ１００ａのゲート駆動回路は、制御装置２００から出力されるゲート信号Ｇａｔｅ_３ａを用いて駆動パルスを生成し、生成した駆動パルスをスイッチング素子３ａのゲートに印加してスイッチング素子３ａを駆動する。単位コンバータ１００ｂのゲート駆動回路は、制御装置２００から出力されるゲート信号Ｇａｔｅ_３ｂを用いて駆動パルスを生成し、生成した駆動パルスをスイッチング素子３ｂのゲートに印加してスイッチング素子３ｂを駆動する。
　制御装置２００の内部の構成、及び制御装置２００の詳細な動作については後述する。なお、制御装置２００に入力される検出値のうち、電圧検出器７１によって検出される交流電圧ｖａｃの検出値は、コンバータ回路１０に流れる電流のひずみの改善のために用いられる。このため、コンバータ回路１０の基本的な動作に関する制御は、電圧検出器７１を有していなくても成立する。
　制御装置２００において、プロセッサ２００ａは、演算装置、マイクロプロセッサ、マイクロコンピュータ、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、又はＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）といった演算手段である。メモリ２００ｂは、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、フラッシュメモリ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ　Ｐｒｏｇｒａｍｍａｂｌｅ　ＲＯＭ）、ＥＥＰＲＯＭ（登録商標）（Ｅｌｅｃｔｒｉｃａｌｌｙ　ＥＰＲＯＭ）といった不揮発性又は揮発性の半導体メモリである。
　メモリ２００ｂには、上述した制御装置２００の機能、及び後述する制御装置２００の機能を実行するプログラムが格納されている。プロセッサ２００ａは、図示しないアナログディジタル変換器及びディジタルアナログ変換器を含むインタフェースを介して必要な情報を授受し、メモリ２００ｂに格納されたプログラムをプロセッサ２００ａが実行することにより、所要の処理を行う。プロセッサ２００ａによる演算結果は、メモリ２００ｂに記憶される。
　スイッチング素子３ａ，３ｂの何れかが制御されてスイッチング動作すると、交流電源１から供給される電力が対応するリアクタに蓄積される。制御装置２００は、コンバータ回路１０から出力される電圧が所望の電圧となるように、予め決められたデューティでスイッチング素子３ａ，３ｂをスイッチング動作させる制御を行う。
　コンバータ回路１０において、単位コンバータ１００ａ，１００ｂは、予め決められた周期に従って順番に動作する。この周期は「インターリーブ周期」と呼ばれる。また、１つのリアクタと、１つのスイッチング素子との組み合わせを１相と数える。実施の形態１で定義した昇圧回路の数は、ここで定義した相数と一致する。
　図１は２相の例であり、２相インターリーブ方式の構成である。後述の実施の形態２では４相インターリーブ方式の構成を例示し、後述の実施の形態４では３相インターリーブ方式の構成を例示する。また、後述の実施の形態３では、１つのリアクタと、２つのスイッチング素子とを組み合わせた２相インターリーブ方式の構成を例示する。なお、本発明は、これらの例のみに限定されるものではない。Ｎを１以上の整数とするとき、本発明に係る電力変換装置の相数は、２Ｎもしくは２Ｎ＋１であればよい。
　図２は、実施の形態１に係る電力変換装置１２０が動作したときの要部の波形例を示すタイムチャートである。図２（ａ）には、リアクタ４ａに流れる第１電流ｉ_４ａ、及びリアクタ４ｂに流れる第２電流ｉ_４ｂの波形が示されている。図２（ｂ）には、電流検出器７３に流れる合成電流ｉａｃの波形が示されている。図２（ｂ）に示す波形は、図２（ａ）に示す第１電流ｉ_４ａと第２電流ｉ_４ｂとが加算された波形となっている。図２（ｃ）には、スイッチング素子３ａへのゲート信号Ｇａｔｅ_３ａの生成に用いるキャリア信号Ｃａｒ_３ａの波形が示されている。図２（ｄ）には、スイッチング素子３ｂへのゲート信号Ｇａｔｅ_３ｂの生成に用いるキャリア信号Ｃａｒ_３ｂの波形が示されている。
　図２（ｃ）において、時刻ｔ１～ｔ３の期間は、キャリア周期である。キャリア周期は、スイッチング素子３ａ，３ｂをスイッチング制御する際の繰り返し周期であるスイッチング周期Ｔｓに等しい。なお、スイッチング周期Ｔｓは、スイッチング素子３ａ，３ｂを制御するスイッチング周波数ｆｓｗの逆数に等しい。キャリア信号Ｃａｒ_３ａは、時刻ｔ１で急峻に立ち上がり、時刻ｔ１～ｔ３である傾きを持って立ち下がる逆のこぎり波である。キャリア信号Ｃａｒ_３ｂは、時刻ｔ２で急峻に立ち上がり、時刻ｔ２～ｔ４である傾きを持って立ち下がる逆のこぎり波である。
　ここで、時刻ｔ１と時刻ｔ２との関係について説明する。時刻ｔ２は、キャリア信号Ｃａｒ_３ａのスイッチング周期Ｔｓである時刻ｔ１～ｔ３の期間を２分割した時刻である。即ち、時刻ｔ２は、時刻ｔ１～ｔ２の期間と、時刻ｔ２～ｔ３の期間とが等しくなるように設定された時刻である。
　単位コンバータ１００ａと単位コンバータ１００ｂとの間で、図２（ｃ）、（ｄ）に示すような、位相が１８０度異なる逆のこぎり波をキャリア信号として用いた場合、時刻ｔ１はスイッチング素子３ａのゲート信号演算に用いるキャリア信号Ｃａｒ_３ａの山となる。また、時刻ｔ２はスイッチング素子３ｂのゲート信号演算に用いるキャリア信号Ｃａｒ_３ｂの山となる。これにより、図２（ｂ）に示されるように、電流検出器７３に流れる合成電流ｉａｃのリプル成分は、スイッチング周波数ｆｓｗの２倍の周波数成分を有する。また、時刻ｔ１における合成電流ｉａｃの検出値ｉａｃ（ｔ１）と、時刻ｔ２における合成電流ｉａｃの検出値ｉａｃ（ｔ２）とは、共に極大値となる。
　時刻ｔ２を時刻ｔ１と時刻ｔ３との間の中間時刻に設定しても、検出値ｉａｃ（ｔ１）は、検出値ｉａｃ（ｔ２）よりも大きい。即ち、検出値ｉａｃ（ｔ１）と検出値ｉａｃ（ｔ２）との間には、偏差が生じている。この偏差は、各単位コンバータ間の各リアクタのインダクタンス値の差、配線などによる各単位コンバータ間のインピーダンス差、制御装置２００における各検出器の検出タイミングと、検出値の反映タイミングとによるタイムラグの差などに起因する。
　図３は、実施の形態１における制御装置２００の構成例を示すブロック図である。図３に示す制御装置２００は、図２に示すような合成電流ｉａｃ間の偏差を低減する制御を行う構成要素を有している。具体的に、制御装置２００は、入力位相演算部２１０と、ローパスフィルタ（Ｌｏｗ　Ｐａｓｓ　Ｆｉｌｔｅｒ：ＬＰＦ）２２０と、基準デューティ演算部２３０と、補正デューティ演算部２４０と、ゲート信号演算部２５０とを有する。
　入力位相演算部２１０は、交流電圧ｖａｃの検出値に基づいて、交流電圧ｖａｃの位相を演算し、交流電圧ｖａｃの位相に同期した正弦波信号ｓｉｎ（ωｔ）を生成する。ローパスフィルタ２２０は、合成電流ｉａｃの検出値からノイズ周波数成分もしくはスイッチング周波数成分を除去する。基準デューティ演算部２３０は、出力電圧一定制御及び入力電流の高力率制御を行う。ここで言う、出力電圧はコンバータ回路１０が出力する電圧であり、入力電流はコンバータ回路１０に流出入する電流である。具体的に、基準デューティ演算部２３０は、コンデンサ電圧Ｖｄｃの検出値及びローパスフィルタ２２０の出力に基づいて、基準デューティＤｒｅｆを演算する。なお、出力電圧一定制御及び入力電流の高力率制御は公知であり、ここでの詳細な説明は割愛する。
　補正デューティ演算部２４０は、各単相コンバータ間の電流非平衡を抑制する制御を行う。ここで言う電流非平衡とは、図２に示すように、連続する２つの検出時刻である時刻ｔ１と時刻ｔ２において、合成電流ｉａｃ間に偏差が生じている状態を指している。具体的に、補正デューティ演算部２４０は、合成電流ｉａｃの検出値に基づいて補正デューティＤｂａｌを演算する。ゲート信号演算部２５０は、基準デューティ演算部２３０の出力である基準デューティＤｒｅｆと、補正デューティ演算部２４０の出力である補正デューティＤｂａｌとに基づいて、ゲート信号Ｇａｔｅ_３ａと、ゲート信号Ｇａｔｅ_３ｂとを演算する。
　図４は、図３に示す基準デューティ演算部２３０の構成例を示すブロック図である。基準デューティ演算部２３０は、図４に示すように、差分器２３１と、比例積分（Ｐｒｏｐｏｒｔｉｏｎａｌ　Ｉｎｔｅｇｒａｌ：ＰＩ）制御器２３２と、乗算器２３３と、差分器２３４と、ＰＩ制御器２３５とを有する。
　差分器２３１では、予め定めたコンデンサ電圧の指令値Ｖｄｃ＊と、コンデンサ電圧Ｖｄｃの検出値との偏差ΔＶｄｃが演算される。ＰＩ制御器２３２では、偏差ΔＶｄｃをＰＩ制御することによって、合成電流ｉａｃの振幅指令値√２Ｉａｃ＊が生成される。乗算器２３３では、入力位相演算部２１０が出力する正弦波信号の絶対値｜ｓｉｎ（ωｔ）｜に振幅指令値√２Ｉａｃ＊が乗算される。差分器２３４では、乗算器２３３の出力である合成電流指令値ｉａｃ＊と、ローパスフィルタ２２０を通過させた合成電流ｉａｃの出力との偏差Δｉａｃが演算される。ＰＩ制御器２３５では、偏差ΔｉａｃをＰＩ制御することによって、基準デューティＤｒｅｆが生成される。
　図５は、図３に示す補正デューティ演算部２４０の構成例を示すブロック図である。補正デューティ演算部２４０は、図５に示すように、差分器２４１，２４２と、ＰＩ制御器２４３とを有する。
　差分器２４１では、時刻ｔ１における合成電流ｉａｃの検出値ｉａｃ（ｔ１）と、時刻ｔ２における合成電流ｉａｃの検出値ｉａｃ（ｔ２）との偏差Δｉａｃが演算される。キャリア信号が逆のこぎり波である場合の時刻ｔ１，ｔ２については図２に示した通りである。なお、キャリア信号は、逆のこぎり波である必要はなく、三角波、又はのこぎり波であってもよい。
　差分器２４２では、差分器２４１の出力である偏差Δｉａｃと、時刻ｔ１と時刻ｔ２とにおける電流変化量の理論値Δｉａｃ＊との偏差ΔΔｉａｃが演算される。ここで、電流変化量の理論値Δｉａｃ＊は、図２に示したように、交流電流の位相に応じて生じ得るｉａｃ（ｔ１）とｉａｃ（ｔ２）との差分値であり、制御装置２００において、予め設定されている。ＰＩ制御器２４３では、偏差ΔΔｉａｃをＰＩ制御することによって、補正デューティＤｂａｌが生成される。
　図６は、図３に示すゲート信号演算部２５０の構成例を示すブロック図である。ゲート信号演算部２５０は、図６に示すように、差分器２５１と、加算器２５２と、比較器２５３，２５４とを有する。
　差分器２５１では、基準デューティＤｒｅｆから補正デューティＤｂａｌが引かれた差分値が演算される。加算器２５２では、基準デューティＤｒｅｆと補正デューティＤｂａｌとの加算値が演算される。比較器２５３では、差分値とキャリア信号Ｃａｒ_３ａの振幅値とが比較され、その比較結果が出力される。比較器２５４では、加算値とキャリア信号Ｃａｒ_３ｂの振幅値とが比較され、その比較結果が出力される。図示のように、比較器２５３の出力が、スイッチング素子３ａへのゲート信号Ｇａｔｅ_３ａとなり、比較器２５４の出力が、スイッチング素子３ｂへのゲート信号Ｇａｔｅ_３ｂとなる。
　図２の例のように、ｉａｃ（ｔ１）＞ｉａｃ（ｔ２）である場合、図５に示す補正デューティ演算部２４０の出力である補正デューティＤｂａｌの値は正となる。この場合、図６の比較器２５３の＋端子に入力される差分器２５１の出力は補正デューティＤｂａｌの値がゼロであるときよりも小さくなる。一方、図６の比較器２５４の＋端子に入力される加算器２５２の出力は補正デューティＤｂａｌの値がゼロであるときよりも大きくなる。これにより、ゲート信号Ｇａｔｅ_３ｂが出力される時間は、ゲート信号Ｇａｔｅ_３ａが出力される時間よりも長くなる。その結果、検出値ｉａｃ（ｔ１）が小さくなり、検出値ｉａｃ（ｔ２）が大きくなって、偏差Δｉａｃが小さくなる方向の制御が働く。これにより、各リアクタに流れる電流を均等化することができ、各リアクタの温度上昇の均一化を図ることができる。また、各リアクタに流れる電流を均等化できるので、リアクタに流れる電流の変化により生じる鉄損である渦電流損及びヒステリシス損を小さくできる。これにより、電力変換装置を搭載した機器の効率を改善することができる。
　なお、交流電源１の周波数がコンバータ回路１０のスイッチング周波数ｆｓｗよりも十分に小さい場合、交流電流の位相に応じて設定される電流変化量の理論値Δｉａｃ＊をゼロとして扱うことができる。
　また、実施の形態１では、電流検出器７３の出力からノイズ周波数成分もしくはスイッチング周波数成分を除去するローパスフィルタ２２０を設けたが、これらの周波数成分の影響が小さい環境下では、ローパスフィルタ２２０を省略してもよい。
　また、入力位相演算部２１０は、整流回路２０の出力電圧に基づいて、交流電源１と位相が同期した正弦波信号を生成してもよい。この場合、正半波と負半波は区別できないため、正弦波信号は｜ｓｉｎ（ωｔ）｜となる。
　また、基準デューティ演算部２３０では、２つの単位コンバータ間の合成電流ｉａｃ及び合成電流指令値ｉａｃ＊のそれぞれに１／２を乗じて、１つの相のコンバータ回路の入力電流として制御してもよい。
　また、図２の例では、各キャリア信号が立ち上がる時刻で合成電流ｉａｃを検出しているが、検出のタイミングは任意である。検出のタイミングの例として、整流回路２０に電流が流れるタイミングで合成電流ｉａｃを検出してもよい。或いは、スイッチング素子３ａ，３ｂに電流が流れるタイミングで合成電流ｉａｃを検出してもよい。
　以上説明したように、実施の形態１に係る電力変換装置１２０によれば、１つの電流検出器７３は、２つの単位コンバータ１００ａ，１００ｂのうちの第１の単位コンバータの第１のリアクタに流れる第１電流と、第２の単位コンバータの第２のリアクタに流れる第２電流との合成電流を検出する。これにより、電流検出器の数を抑制しつつ、コンバータ回路１０に流れる電流を検出することができる。また、電流検出器の数を抑制できるので、コストの削減が可能となる。
　また、実施の形態１に係る電力変換装置１２０は、合成電流を検出する際に、連続する２つの検出時刻の一方の時刻で検出される第１の合成電流の検出結果と、他方の時刻で検出される第２の合成電流の検出結果とに基づいて補正デューティを演算する。そして、演算した補正デューティによって単位コンバータ間の電流非平衡を補正する制御を行う。これにより、１つの電流検出器を用いた場合でも、第１のリアクタに流れる電流と、第２のリアクタに流れる電流との間の偏差の補正が可能となる。このため、電流検出器の数を抑制することでコスト削減が可能になる。また、製品の仕様に応じて、インダクタンスのばらつきの範囲に抑えたリアクタを探すといった選別に係るコストを低減することができる。
　また、実施の形態１に係る電力変換装置１２０によれば、単位コンバータ１００ａ，１００ｂ間の電流非平衡を補正する制御によって、２つのリアクタ４ａ，４ｂ間の各リアクタに流れる電流を均等化することができ、各リアクタの温度上昇の均一化を図ることができる。これにより、リアクタ自体が対応しなければならない温度範囲を従来のものよりも狭くすることができ、リアクタ自体のコスト低減を図ることができる。また、各リアクタに流れる電流を均等化できるので、リアクタに生じる鉄損を小さくできる。これにより、電力変換装置を搭載した機器の効率を改善することができる。
　次に、実施の形態１に係る電力変換装置１２０の変形例について説明する。図７は、実施の形態１の第１の変形例に係る電力変換装置１２０－１の構成を示す図である。図１では、電流検出器７３を整流回路２０における高電位側の出力端子に接続しているが、図７に示すように、電流検出器７３を整流回路２０における低電位側の出力端子に接続してもよい。なお、第１の変形例の場合、上述した制御装置２００を用いることができる。
　図８は、実施の形態１の第２の変形例に係る電力変換装置１２０－２の構成を示す図である。図１では、電流検出器７３を整流回路２０の出力側の端子に接続しているが、図８に示すように、電流検出器７３を整流回路２０の入力側の端子に接続してもよい。なお、図８に示す第２の変形例の場合、制御装置２００Ａを用いる。図９は、実施の形態１の第２の変形例における制御装置２００Ａの構成例を示すブロック図である。
　図９において、第２の変形例における制御装置２００Ａでは、図３に示す制御装置２００の構成において、入力位相演算部２１０が入力位相演算部２１０Ａに置き替えられ、基準デューティ演算部２３０が基準デューティ演算部２３０Ａに置き替えられ、補正デューティ演算部２４０が補正デューティ演算部２４０Ａに置き替えられている。また、ローパスフィルタ２２０の前段に絶対値演算器２６０が設けられている。その他の構成については、図３の構成と同一又は同等であり、同一又は同等の構成部には同一の符号を付して、重複する説明は省略する。
　図８に示す第２の変形例の場合、電流検出器７３が検出する電流の極性は正極性の場合と、負極性の場合とがある。このため、ローパスフィルタ２２０の前段に絶対値演算器２６０が設けられている。絶対値演算器２６０は、入力される合成電流ｉａｃの検出値が正極性、即ち正値となるように、合成電流ｉａｃの絶対値を演算し、その演算結果をローパスフィルタ２２０と、補正デューティ演算部２４０Ａとに出力する。
　図１０は、図９に示す基準デューティ演算部２３０Ａの構成例を示すブロック図である。図１０において、第２の変形例における基準デューティ演算部２３０Ａでは、図４に示す基準デューティ演算部２３０の構成において、差分器２３４が差分器２３４Ａに置き替えられている。その他の構成については、図４の構成と同一又は同等であり、同一又は同等の構成部には同一の符号を付している。
　上述のように、制御装置２００Ａでは、絶対値演算器２６０によって合成電流ｉａｃの絶対値が演算される。従って、差分器２３４Ａに入力される信号は合成電流指令値ｉａｃ＊の絶対値｜ｉａｃ＊｜と、ローパスフィルタ２２０を通過させた合成電流ｉａｃの絶対値｜ｉａｃ｜とになる。これにより、差分器２３４Ａでは、絶対値｜ｉａｃ＊｜と、絶対値｜ｉａｃ｜との絶対値偏差｜Δｉａｃ｜が演算され、その演算結果がＰＩ制御器２３５に入力される。
　図１１は、図９に示す補正デューティ演算部２４０Ａの構成例を示すブロック図である。図１１において、第２の変形例における補正デューティ演算部２４０Ａでは、図５に示す補正デューティ演算部２４０の構成において、差分器２４１が差分器２４１Ａに置き替えられ、差分器２４２が差分器２４２Ａに置き替えられている。その他の構成については、図５の構成と同一又は同等であり、同一又は同等の構成部には同一の符号を付している。
　上述のように、制御装置２００Ａでは、絶対値演算器２６０によって合成電流ｉａｃの絶対値が演算される。従って、差分器２４１Ａに入力される信号は、時刻ｔ１における合成電流ｉａｃの検出値ｉａｃ（ｔ１）の絶対値｜ｉａｃ（ｔ１）｜と、時刻ｔ２における合成電流ｉａｃの検出値ｉａｃ（ｔ２）の絶対値｜ｉａｃ（ｔ２）｜とになる。また、差分器２４２Ａに入力される信号は、差分器２４１Ａが出力する偏差Δｉａｃの絶対値｜Δｉａｃ｜と、電流変化量の理論値Δｉａｃ＊の絶対値｜Δｉａｃ＊｜とになる。これにより、差分器２４２Ａでは、絶対値｜Δｉａｃ｜と、絶対値｜Δｉａｃ＊｜との絶対値偏差｜ΔΔｉａｃ｜が演算され、その演算結果がＰＩ制御器２４３に入力される。
　以上のように、電流検出器７３の位置を変更した場合においても、制御装置２００の基本的な構成を変更する必要はなく、上述した効果を得ることができる。
実施の形態２．
　図１２は、実施の形態２に係る電力変換装置１２０Ａの構成を示す図である。図１に示す実施の形態１に係る電力変換装置１２０は、２相インターリーブ方式の構成であるのに対し、図１２に示す実施の形態２に係る電力変換装置１２０Ａは、４相インターリーブ方式の構成である。具体的に図１２では、図１の構成において、コンバータ回路１０がコンバータ回路１０Ａに置き替えられ、制御装置２００が制御装置２００Ａに置き替えられている。また、整流回路２０とコンバータ回路１０Ａとの間に電流検出器７４が追加されている。
　コンバータ回路１０Ａでは、図１に示すコンバータ回路１０の構成において、２つの単位コンバータ１００ｃ，１００ｄが追加されている。単位コンバータ１００ｃは、リアクタ４ｃと、逆流阻止ダイオード５ｃと、スイッチング素子３ｃとを有する。単位コンバータ１００ｄは、リアクタ４ｄと、逆流阻止ダイオード５ｄと、スイッチング素子３ｄとを有する。単位コンバータ１００ｃ，１００ｄにおける、各リアクタ、各スイッチング素子及び各逆流阻止ダイオードの接続は、単位コンバータ１００ａ，１００ｂと同様であり、ここでの説明は省略する。
　コンバータ回路１０Ａは、単位コンバータ１００ａのリアクタ４ａの一端と、単位コンバータ１００ｂのリアクタ４ｂの一端とが接続される接続点１２ａを有する。コンバータ回路１０Ａは、単位コンバータ１００ｃのリアクタ４ｃの一端と、単位コンバータ１００ｄのリアクタ４ｄの一端とが接続される接続点１２ｂを有する。また、コンバータ回路１０Ａは、単位コンバータ１００ａの逆流阻止ダイオード５ａのカソードと、単位コンバータ１００ｂの逆流阻止ダイオード５ｂのカソードとが接続される接続点１４ａを有する。コンバータ回路１０Ａは、単位コンバータ１００ｃの逆流阻止ダイオード５ｃのカソードと、単位コンバータ１００ｄの逆流阻止ダイオード５ｄのカソードとが接続される接続点１４ｂを有する。更に、コンバータ回路１０Ａは、接続点１４ａと接続点１４ｂとが接続される接続点１４ｃを有する。
　制御装置２００Ａには、合成電流ｉａｃ１及び交流電圧ｖａｃの各検出値に加え、合成電流ｉａｃ２が入力される。合成電流ｉａｃ１は、電流検出器７３に流れる電流であり、合成電流ｉａｃ２は、電流検出器７４に流れる電流である。
　制御装置２００Ａは、合成電流ｉａｃ１，ｉａｃ２、交流電圧ｖａｃ及びコンデンサ電圧Ｖｄｃの各検出値に基づいて、ゲート信号Ｇａｔｅ_３ａ，Ｇａｔｅ_３ｂに加え、スイッチング素子３ｃを制御するためのゲート信号Ｇａｔｅ_３ｃと、スイッチング素子３ｄを制御するためのゲート信号Ｇａｔｅ_３ｄとを生成する。単位コンバータ１００ｃ，１００ｄは、図示を省略したゲート駆動回路を有する。単位コンバータ１００ｃのゲート駆動回路は、制御装置２００Ａから出力されるゲート信号Ｇａｔｅ_３ｃを用いて駆動パルスを生成し、生成した駆動パルスをスイッチング素子３ｃのゲートに印加してスイッチング素子３ｃを駆動する。単位コンバータ１００ｄのゲート駆動回路は、制御装置２００Ａから出力されるゲート信号Ｇａｔｅ_３ｄを用いて駆動パルスを生成し、生成した駆動パルスをスイッチング素子３ｄのゲートに印加してスイッチング素子３ｄを駆動する。
　なお、その他の構成については、図１の構成と同一又は同等であり、同一又は同等の構成部には同一の符号を付して、重複する説明は省略する。
　実施の形態２において、制御装置２００Ａの内部の構成は、実施の形態１で示したものを２組用いることで実現できる。制御装置２００Ａにより、単位コンバータ１００ａと単位コンバータ１００ｂとの間の電流非平衡、及び単位コンバータ１００ｃと単位コンバータ１００ｄとの間の電流非平衡を抑制することができる。
　単位コンバータ１００ａ，１００ｂの組と、単位コンバータ１００ｃ，１００ｄの組とによる２組の電流非平衡を抑制する制御を実施する際には、入力位相演算部２１０を共用するなどして、共通の正弦波信号を用いて各単位コンバータを制御しても構わない。
　各単位コンバータ間のキャリア位相は、例えば単位コンバータ１００ａと単位コンバータ１００ｂとの間で１８０度、且つ、単位コンバータ１００ｃと単位コンバータ１００ｄとの間で１８０度ずれた状態とする。このとき、単位コンバータ１００ａと単位コンバータ１００ｃ又は単位コンバータ１００ｄとの間の位相関係、及び単位コンバータ１００ｂと単位コンバータ１００ｃ又は単位コンバータ１００ｄとの間の位相関係は任意に設定してよい。例えば、単位コンバータ１００ａと単位コンバータ１００ｃとの間の位相関係、及び単位コンバータ１００ｂと単位コンバータ１００ｄとの間の位相関係を一致させてもよい。或いは、単位コンバータ１００ａと単位コンバータ１００ｃとの間でキャリア位相を９０度、且つ単位コンバータ１００ｂと単位コンバータ１００ｄとの間でキャリア位相を９０度ずらしてもよい。この場合、各単位コンバータのキャリア位相は、それぞれが９０度ずれた状態となる。
　なお、実施の形態２では、単位コンバータ間の電流非平衡を抑制する制御について説明したが、電流検出器間の電流非平衡を補正する制御を実施してもよい。電流検出器間において、検出値の偏差が検出された場合、当該偏差に基づいて、補正デューティを生成すればよい。
　また、図１２では、インターリーブの相数が４である場合について説明したが、これに限定されない。Ｎを自然数とするとき、インターリーブの相数が２Ｎの場合には、２つの単位コンバータを１組とすることで、Ｎ組の単位コンバータ群により、２Ｎ相のコンバータ回路を構成することができる。２Ｎ相のコンバータ回路の場合、電流検出器の数は、Ｎ以上、且つ２Ｎ－１以下とすることができる。電流検出器の数が２Ｎ－１以下であれば、少なくとも１つの電流検出器は、２つの単位コンバータのうちの第１の単位コンバータの第１のリアクタに流れる第１電流と、第２の単位コンバータの第２のリアクタに流れる第２電流との合成電流を検出することができる。これにより、電流検出器の数を削減する効果が得られる。
実施の形態３．
　図１３は、実施の形態３に係る電力変換装置１２０Ｂの構成を示す図である。図１３に示す実施の形態３に係る電力変換装置１２０Ｂは、図１に示す実施の形態１に係る電力変換装置１２０の構成において、コンバータ回路１０がコンバータ回路１０Ｂに置き替えられ、制御装置２００が制御装置２００Ｂに置き替えられている。また、１つの電流検出器７３が、交流電源１と接続点１２との間に配置されている。
　コンバータ回路１０Ｂでは、図１に示すコンバータ回路１０の構成において、フルブリッジ接続の整流回路２０がハーフブリッジ接続の整流回路２２に置き替えられている。また、単位コンバータ１００ａが単位コンバータ１００ａ’に置き替えられ、単位コンバータ１００ｂが単位コンバータ１００ｂ’に置き替えられている。
　単位コンバータ１００ａ’では、逆流阻止ダイオード５ａがスイッチング素子３ａ’に置き替えられ、単位コンバータ１００ｂ’では、逆流阻止ダイオード５ｂがスイッチング素子３ｂ’に置き替えられている。単位コンバータ１００ａ’，１００ｂ’における、各リアクタ及び各スイッチング素子の接続は、単位コンバータ１００ａ，１００ｂと同様であり、ここでの説明は省略する。
　制御装置２００Ｂには、制御装置２００と同様に、合成電流ｉａｃ及び交流電圧ｖａｃの各検出値が入力される。制御装置２００Ｂは、合成電流ｉａｃ、交流電圧ｖａｃ及びコンデンサ電圧Ｖｄｃの各検出値に基づいて、スイッチング素子３ａを制御するためのゲート信号Ｇａｔｅ_３ａと、スイッチング素子３ｂを制御するためのゲート信号Ｇａｔｅ_３ｂとを生成する。また、制御装置２００Ｂは、合成電流ｉａｃ、交流電圧ｖａｃ及びコンデンサ電圧Ｖｄｃの各検出値に基づいて、スイッチング素子３ａ’を制御するためのゲート信号Ｇａｔｅ_３ａ’と、スイッチング素子３ｂ’を制御するためのゲート信号Ｇａｔｅ_３ｂ’とを生成する。
　単位コンバータ１００ａ’は、図示を省略した第１及び第２のゲート駆動回路を有し、単位コンバータ１００ｂ’は、図示を省略した第３及び第４のゲート駆動回路を有する。第１のゲート駆動回路は、制御装置２００Ｂから出力されるゲート信号Ｇａｔｅ_３ａを用いて駆動パルスを生成し、生成した駆動パルスをスイッチング素子３ａのゲートに印加してスイッチング素子３ａを駆動する。第２のゲート駆動回路は、制御装置２００Ｂから出力されるゲート信号Ｇａｔｅ_３ａ’を用いて駆動パルスを生成し、生成した駆動パルスをスイッチング素子３ａ’のゲートに印加してスイッチング素子３ａ’を駆動する。第３のゲート駆動回路は、制御装置２００Ｂから出力されるゲート信号Ｇａｔｅ_３ｂを用いて駆動パルスを生成し、生成した駆動パルスをスイッチング素子３ｂのゲートに印加してスイッチング素子３ｂを駆動する。第４のゲート駆動回路は、制御装置２００Ｂから出力されるゲート信号Ｇａｔｅ_３ｂ’を用いて駆動パルスを生成し、生成した駆動パルスをスイッチング素子３ｂ’のゲートに印加してスイッチング素子３ｂ’を駆動する。
　なお、その他の構成については、図１の構成と同一又は同等であり、同一又は同等の構成部には同一の符号を付して、重複する説明は省略する。
　図１３に示す実施の形態３に係る電力変換装置１２０Ｂの場合、図１４に示す制御装置２００Ｂを用いる。図１４は、実施の形態３における制御装置２００Ｂの構成例を示すブロック図である。
　図１４において、実施の形態３における制御装置２００Ｂでは、図９に示す制御装置２００Ａの構成において、ゲート信号演算部２５０がゲート信号演算部２５０Ｂに置き替えられている。また、電圧検出器７１によって検出された交流電圧ｖａｃは、入力位相演算部２１０Ａに加え、ゲート信号演算部２５０Ｂにも入力される。ゲート信号演算部２５０Ｂに交流電圧ｖａｃを入力するのは、交流電源１の極性に応じてスイッチング素子３ａ，３ａ’を制御するスイッチングパターンと、スイッチング素子３ｂ，３ｂ’を制御するスイッチングパターンとを切り替えるためである。その他の構成については、図９の構成と同一又は同等であり、同一又は同等の構成部には同一の符号を付して、重複する説明は省略する。
　図１５は、図１４に示すゲート信号演算部２５０Ｂの構成例を示すブロック図である。図１５において、実施の形態３におけるゲート信号演算部２５０Ｂでは、図６に示すゲート信号演算部２５０の構成において、極性反転器２５５，２５６と、デッドタイム付与器２５７と、信号選択器２６１，２６２，２６３，２６４と、比較器２６５とが追加されている。その他の構成については、図６の構成と同一又は同等であり、同一又は同等の構成部には同一の符号を付している。
　図１５において、比較器２５３，２５４までの処理は、図６と同じである。一方、前述の通り、図１３の回路では、交流電源１の極性に応じてスイッチング素子３ａ，３ａ’を制御するスイッチングパターンと、スイッチング素子３ｂ，３ｂ’を制御するスイッチングパターンとを切り替える必要がある。この機能を実現するのが、極性反転器２５５，２５６、信号選択器２６１，２６２，２６３，２６４及び比較器２６５である。各信号選択器は、Ｓ端子、Ａ端子、Ｂ端子及びＹ端子を有している。
　信号選択器２６１のＡ端子には比較器２５３の出力が入力され、信号選択器２６１のＢ端子には、極性反転器２５５を介した比較器２５３の反転出力が入力される。これとは逆に、信号選択器２６２のＢ端子には比較器２５３の出力が入力され、信号選択器２６２のＡ端子には、極性反転器２５５を介した比較器２５３の反転出力が入力される。また、信号選択器２６３のＡ端子には比較器２５４の出力が入力され、信号選択器２６３のＢ端子には、極性反転器２５６を介した比較器２５４の反転出力が入力される。これとは逆に、信号選択器２６４のＢ端子には比較器２５４の出力が入力され、信号選択器２６４のＡ端子には、極性反転器２５６を介した比較器２５４の反転出力が入力される。更に、各信号選択器のＳ端子には、比較器２６５の出力が入力される。図１５の右下の表に示されるように、Ｓ端子に入力される信号が論理“１”であれば、Ａ端子に入力される信号が選択されてＹ端子から出力される。また、Ｓ端子に入力される信号が論理“０”であれば、Ｂ端子に入力される信号が選択されてＹ端子から出力される。これにより、交流電源１の極性に応じたスイッチングパターンに従って切り替えられる各ゲート信号が、対応するスイッチング素子に付与される。
　また、各信号選択器において、Ａ端子及びＢ端子には、デッドタイム付与器２５７を通過した信号が入力される。図１３のコンバータ回路１０Ｂにおいて、スイッチング素子３ａとスイッチング素子３ａ’との関係、及びスイッチング素子３ｂとスイッチング素子３ｂ’との関係は、ブリッジ回路で言う上下アームの関係になる。このため、これらのスイッチング素子同士が同時にオンとならないように、デッドタイム付与器２５７が設けられている。デッドタイム付与器２５７では、デッドタイムＴｄが付与される。
　実施の形態３に係る電力変換装置１２０Ｂは、上記のように構成されており、１つの電流検出器７３は、２つの単位コンバータ１００ａ’，１００ｂ’のうちの第１の単位コンバータの第１のリアクタに流れる第１電流と、第２の単位コンバータの第２のリアクタに流れる第２電流との合成電流を検出することができる。また、実施の形態３に係る電力変換装置１２０Ｂは、制御装置２００Ｂを有している。制御装置２００Ｂは、実施の形態１における制御装置２００と同等の機能を有している。このため、実施の形態１と同様に、単位コンバータ間の電流非平衡を補正する制御を実施することができる。これにより、実施の形態１と同様な効果を得ることができる。
実施の形態４．
　図１６は、実施の形態４に係る電力変換装置１２０Ｃの構成を示す図である。図１２に示す実施の形態２に係る電力変換装置１２０Ａは、４相インターリーブ方式の構成であるのに対し、図１６に示す実施の形態４に係る電力変換装置１２０Ｃは、３相インターリーブ方式の構成である。具体的に図１６では、図１２の構成において、コンバータ回路１０Ａがコンバータ回路１０Ｃに置き替えられている。
　コンバータ回路１０Ｃでは、図１２に示すコンバータ回路１０Ａの構成において、単位コンバータ１００ｄが省かれている。このため、電流検出器７４には、単位コンバータ１００ｃのみが接続されている。また、逆流阻止ダイオード５ｃのカソードは、接続点１４ａに接続されている。また、図１６では、図１２の制御装置２００Ａ及び電圧検出器７１，７２に対応する構成部の図示を省略している。その他の構成については、図１２の構成と同一又は同等であり、同一又は同等の構成部には同一の符号を付して、重複する説明は省略する。
　上述のように、電流検出器７４は単位コンバータ１００ｃのみに接続されているが、電流検出器７３は２つの単位コンバータ１００ａ，１００ｂに接続されている。このため、電流検出器７３は、２つの単位コンバータ１００ａ，１００ｂのうちの第１の単位コンバータの第１のリアクタに流れる第１電流と、第２の単位コンバータの第２のリアクタに流れる第２電流との合成電流を検出することができる。このため、実施の形態１及び実施の形態２と同等の効果が得られる。
　なお、図１６では、インターリーブの相数が３である場合について説明したが、これに限定されない。Ｎを自然数とするとき、インターリーブの相数が２Ｎ＋１の場合には、２つの単位コンバータを１組とすることで、Ｎ組の単位コンバータ群と、１つの単位コンバータとにより、２Ｎ＋１相のコンバータ回路を構成することができる。この場合の電流検出器の数は、Ｎ＋１である。なお、少なくとも１つの単位コンバータ群を有していれば、電流検出器の数を削減する効果が得られる。このため、２つの単位コンバータを有する単位コンバータ群を１つと、２Ｎ－１の単位コンバータを有する構成も、本発明の要旨に含まれる。この場合の電流検出器の数は、（２Ｎ－１）＋１＝２Ｎである。
実施の形態５．
　実施の形態５では、実施の形態１で説明した電力変換装置１２０のモータ駆動装置への適用例について説明する。図１７は、実施の形態５に係るモータ駆動装置１５０の構成例を示す図である。図１７に示す実施の形態５に係るモータ駆動装置１５０では、図１に示す電力変換装置１２０の構成に、インバータ７ａ及びモータ７ｂが追加されている。
　インバータ７ａの出力側には、モータ７ｂが接続されている。モータ７ｂは、負荷機器の一例である。インバータ７ａは、平滑コンデンサ６に蓄積された直流電力を交流電力に変換し、変換した交流電力をモータ７ｂに供給することでモータ７ｂを駆動する。
　図１７に示すモータ駆動装置１５０は、送風機、圧縮機及び空気調和機といった製品に適用することが可能である。なお、図１７では、実施の形態１に係る電力変換装置１２０を適用してモータ駆動装置１５０を構成したが、これに限定されない。電力変換装置１２０に代えて、実施の形態１に係る電力変換装置１２０－１，１２０－２の何れかを適用してもよい。或いは、実施の形態２に係る電力変換装置１２０Ａ、実施の形態３に係る電力変換装置１２０Ｂ、又は実施の形態４に係る電力変換装置１２０Ｃの何れかを適用してもよい。
　図１８は、図１７に示すモータ駆動装置１５０を空気調和機に適用した例を示す図である。モータ駆動装置１５０の出力側にはモータ７ｂが接続されており、モータ７ｂは、圧縮要素５０４に連結されている。圧縮機５０５は、モータ７ｂと圧縮要素５０４とを備える。冷凍サイクル部５０６は、四方弁５０６ａ、室内熱交換器５０６ｂ、膨張弁５０６ｃ及び室外熱交換器５０６ｄを含む態様で構成されている。
　空気調和機の内部を循環する冷媒の流路は、圧縮要素５０４から、四方弁５０６ａ、室内熱交換器５０６ｂ、膨張弁５０６ｃ、室外熱交換器５０６ｄを経由し、再び四方弁５０６ａを経由して、圧縮要素５０４へ戻る態様で構成されている。モータ駆動装置１５０は、交流電源１より電力の供給を受け、モータ７ｂを回転させる。圧縮要素５０４は、モータ７ｂが回転することによって、冷媒の圧縮動作を実行し、冷媒を冷凍サイクル部５０６の内部で循環させることができる。
　実施の形態５に係るモータ駆動装置１５０によれば、実施の形態１から実施の形態４に係る電力変換装置を備えて構成される。これにより、実施の形態５に係るモータ駆動装置を適用した送風機、圧縮機及び空気調和機といった製品において、実施の形態１から実施の形態４で説明した効果を得ることができる。
　また、以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
　１　交流電源、３ａ，３ａ’，３ｂ，３ｂ’，３ｃ，３ｄ　スイッチング素子、４ａ，４ｂ，４ｃ，４ｄ　リアクタ、５ａ，５ｂ，５ｃ，５ｄ　逆流阻止ダイオード、６　平滑コンデンサ、７ａ　インバータ、７ｂ　モータ、１０，１０Ａ，１０Ｂ，１０Ｃ　コンバータ回路、１２，１２ａ，１２ｂ，１４，１４ａ，１４ｂ，１４ｃ　接続点、２０，２２　整流回路、７１，７２　電圧検出器、７３，７４　電流検出器、１００ａ，１００ａ’，１００ｂ，１００ｂ’，１００ｃ，１００ｄ　単位コンバータ、１２０，１２０－１，１２０－２，１２０Ａ，１２０Ｂ，１２０Ｃ　電力変換装置、１５０　モータ駆動装置、２００，２００Ａ，２００Ｂ　制御装置、２００ａ　プロセッサ、２００ｂ　メモリ、２１０，２１０Ａ　入力位相演算部、２２０　ローパスフィルタ（ＬＰＦ）、２３０，２３０Ａ　基準デューティ演算部、２３１，２３４，２３４Ａ，２４１，２４１Ａ，２４２，２４２Ａ，２５１　差分器、２３２，２３５，２４３　ＰＩ制御器、２３３　乗算器、２４０，２４０Ａ　補正デューティ演算部、２５０，２５０Ｂ　ゲート信号演算部、２５２　加算器、２５３，２５４，２６５　比較器、２５５，２５６　極性反転器、２５７　デッドタイム付与器、２６１，２６２，２６３，２６４　信号選択器、２６０　絶対値演算器、５０４　圧縮要素、５０５　圧縮機、５０６　冷凍サイクル部、５０６ａ　四方弁、５０６ｂ　室内熱交換器、５０６ｃ　膨張弁、５０６ｄ　室外熱交換器。

Claims (18)

  1. 　１つのリアクタと、少なくとも１つのスイッチング素子とを有する単位コンバータを複数有し、交流電源から出力される交流電圧を直流電圧に変換するコンバータ回路と、
    　前記コンバータ回路に流れる電流を検出する１又は複数の電流検出器と、
    　を備え、
    　１又は複数の前記電流検出器のうちの少なくとも１つの前記電流検出器は、２つの前記単位コンバータのうちの第１の単位コンバータの第１のリアクタに流れる第１電流と、第２の単位コンバータの第２のリアクタに流れる第２電流との合成電流を検出する
    　電力変換装置。
  2. 　Ｎは自然数であり、前記単位コンバータの数が２Ｎであるとき、前記電流検出器の数は、Ｎ以上、且つ２Ｎ－１以下である
    　請求項１に記載の電力変換装置。
  3. 　Ｎは自然数であり、前記単位コンバータの数が２Ｎ＋１であるとき、前記電流検出器の数は、Ｎ＋１以上、且つ２Ｎ以下である
    　請求項１に記載の電力変換装置。
  4. 　前記コンバータ回路は、前記第１電流が流れる第１のリアクタ及び前記第２電流が流れる第２のリアクタにおける前記交流電源側の端子同士が接続される接続点を有する
    　請求項１から３の何れか１項に記載の電力変換装置。
  5. 　前記電流検出器は、前記接続点よりも前記交流電源側に設けられる
    　請求項４に記載の電力変換装置。
  6. 　前記コンバータ回路は、前記交流電源から出力される交流電圧を整流する整流回路を備え、
    　前記電流検出器は、前記整流回路に電流が流れるタイミングで前記合成電流を検出する
    　請求項４に記載の電力変換装置。
  7. 　前記電流検出器は、前記交流電源と前記整流回路との間に設けられる
    　請求項６に記載の電力変換装置。
  8. 　前記電流検出器は、前記整流回路と前記接続点との間に設けられる
    　請求項６に記載の電力変換装置。
  9. 　前記合成電流の検出値に基づいて、複数の前記スイッチング素子を制御する制御装置を備え、
    　前記制御装置は、前記合成電流を検出する際に、連続する２つの検出時刻の一方の時刻で検出される第１の合成電流の検出結果と、他方の時刻で検出される第２の合成電流の検出結果とに基づいて補正デューティを演算し、演算した前記補正デューティによって前記単位コンバータ間の電流非平衡を補正する
    　請求項１から８の何れか１項に記載の電力変換装置。
  10. 　前記制御装置は、前記合成電流を検出する電流検出器に接続される２つの前記単位コンバータに対しては、電流非平衡を補正する制御を行い、
    　前記合成電流を検出しない電流検出器に接続される１つの前記単位コンバータに対しては、電流非平衡を補正する制御を行わない
    　請求項９に記載の電力変換装置。
  11. 　前記電流検出器が２以上設けられている場合、前記制御装置は、前記電流検出器間の電流非平衡を補正する制御を行う
    　請求項１０に記載の電力変換装置。
  12. 　前記電流検出器は、前記スイッチング素子に電流が流れるタイミングで前記合成電流を検出する
    　請求項１から１１の何れか１項に記載の電力変換装置。
  13. 　複数の前記スイッチング素子のうちの少なくとも１つがワイドバンドギャップ半導体により形成されている
    　請求項１から１２の何れか１項に記載の電力変換装置。
  14. 　前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム、酸化ガリウム又はダイヤモンドである
    　請求項１３に記載の電力変換装置。
  15. 　請求項１から１４の何れか１項に記載の電力変換装置と、
    　前記電力変換装置から出力される直流電力を交流電力に変換するインバータと、を備える
    　モータ駆動装置。
  16. 　請求項１５に記載のモータ駆動装置を備える
    　送風機。
  17. 　請求項１５に記載のモータ駆動装置を備える
    　圧縮機。
  18. 　請求項１６に記載の送風機及び請求項１７に記載の圧縮機の少なくとも一方を備える
    　空気調和機。
PCT/JP2019/028158 2019-07-17 2019-07-17 電力変換装置、モータ駆動装置、送風機、圧縮機及び空気調和機 WO2021009882A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021532625A JP7138796B2 (ja) 2019-07-17 2019-07-17 電力変換装置、モータ駆動装置、送風機、圧縮機及び空気調和機
PCT/JP2019/028158 WO2021009882A1 (ja) 2019-07-17 2019-07-17 電力変換装置、モータ駆動装置、送風機、圧縮機及び空気調和機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/028158 WO2021009882A1 (ja) 2019-07-17 2019-07-17 電力変換装置、モータ駆動装置、送風機、圧縮機及び空気調和機

Publications (1)

Publication Number Publication Date
WO2021009882A1 true WO2021009882A1 (ja) 2021-01-21

Family

ID=74209733

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/028158 WO2021009882A1 (ja) 2019-07-17 2019-07-17 電力変換装置、モータ駆動装置、送風機、圧縮機及び空気調和機

Country Status (2)

Country Link
JP (1) JP7138796B2 (ja)
WO (1) WO2021009882A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009232655A (ja) * 2008-03-25 2009-10-08 Toyota Motor Corp 電圧変換装置、電圧変換装置の制御装置および電圧変換装置の制御方法
JP2013135516A (ja) * 2011-12-26 2013-07-08 Mitsubishi Heavy Ind Ltd 電力変換装置及び空気調和機
WO2013157303A1 (ja) * 2012-04-20 2013-10-24 三菱電機株式会社 電力変換装置、その電力変換装置を備えたモータ駆動制御装置、そのモータ駆動制御装置を備えた送風機および圧縮機、ならびに、その送風機あるいは圧縮機を備えた空気調和機
JP2017085789A (ja) * 2015-10-28 2017-05-18 三菱重工業株式会社 コンバータ、モータ駆動装置、異常検出方法及びプログラム
WO2017145303A1 (ja) * 2016-02-24 2017-08-31 三菱電機株式会社 コンバータ装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009232655A (ja) * 2008-03-25 2009-10-08 Toyota Motor Corp 電圧変換装置、電圧変換装置の制御装置および電圧変換装置の制御方法
JP2013135516A (ja) * 2011-12-26 2013-07-08 Mitsubishi Heavy Ind Ltd 電力変換装置及び空気調和機
WO2013157303A1 (ja) * 2012-04-20 2013-10-24 三菱電機株式会社 電力変換装置、その電力変換装置を備えたモータ駆動制御装置、そのモータ駆動制御装置を備えた送風機および圧縮機、ならびに、その送風機あるいは圧縮機を備えた空気調和機
JP2017085789A (ja) * 2015-10-28 2017-05-18 三菱重工業株式会社 コンバータ、モータ駆動装置、異常検出方法及びプログラム
WO2017145303A1 (ja) * 2016-02-24 2017-08-31 三菱電機株式会社 コンバータ装置

Also Published As

Publication number Publication date
JP7138796B2 (ja) 2022-09-16
JPWO2021009882A1 (ja) 2021-01-21

Similar Documents

Publication Publication Date Title
JP6357976B2 (ja) 直流電源装置
Ooi et al. Five-level multiple-pole PWM AC–AC converters with reduced components count
CN107567680B (zh) 具有有源转换器的变速驱动器
WO2013035383A1 (ja) 電力変換装置
WO2016047651A1 (ja) 電力変換装置
JP2010527229A (ja) マトリックスコンバータのパルス幅変調制御
JP6647416B2 (ja) 電力変換装置、モータ駆動制御装置、送風機、圧縮機及び空気調和機
Klumpner et al. A new cost-effective multi-drive solution based on a two-stage direct power electronic conversion topology
JP5043585B2 (ja) 電力変換装置
Barwar et al. A multilevel PFC rectifier with sensor-less voltage balancing capability
WO2021009882A1 (ja) 電力変換装置、モータ駆動装置、送風機、圧縮機及び空気調和機
JP7118288B2 (ja) 電力変換装置、モータ駆動装置、送風機、圧縮機及び空気調和機
JP7275398B2 (ja) 電力変換装置、モータ駆動装置、送風機、圧縮機及び空気調和機
JP7267450B2 (ja) 電力変換装置、モータ駆動装置、送風機、圧縮機及び空気調和機
Popov et al. Current source matrix converter
JP2012010507A (ja) 直流電源装置
Shah et al. Generalized current control scheme for unity power factor two-level and three-level bi-directional front-end power converters: An approach for multi-level front-end converters
JP7162754B2 (ja) 電力変換装置、モータ駆動装置、送風機、圧縮機及び空気調和機
Deshmukh et al. Unity Power Factor Three Phase Induction Motor Drive Using Combined Extinction Angle and PWM Controlled Technique
JP6172231B2 (ja) 電力変換装置
JP7278497B2 (ja) 電力変換装置および空気調和機
JP7471991B2 (ja) 電力変換装置
CN111819781B (zh) 整流电路装置
JP6695028B2 (ja) 整流回路装置
Klumpner et al. A direct power electronic conversion topology for multi-drive applications

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19937400

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021532625

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19937400

Country of ref document: EP

Kind code of ref document: A1