WO2020261842A1 - 異方性導電膜及び表示装置 - Google Patents

異方性導電膜及び表示装置 Download PDF

Info

Publication number
WO2020261842A1
WO2020261842A1 PCT/JP2020/020790 JP2020020790W WO2020261842A1 WO 2020261842 A1 WO2020261842 A1 WO 2020261842A1 JP 2020020790 W JP2020020790 W JP 2020020790W WO 2020261842 A1 WO2020261842 A1 WO 2020261842A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
conductive film
anisotropic conductive
conductive particles
display device
Prior art date
Application number
PCT/JP2020/020790
Other languages
English (en)
French (fr)
Inventor
圭介 浅田
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Publication of WO2020261842A1 publication Critical patent/WO2020261842A1/ja
Priority to US17/549,930 priority Critical patent/US20220102326A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F13/00—Illuminated signs; Luminous advertising
    • G09F13/20—Illuminated signs; Luminous advertising with luminescent surfaces or parts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • one of the problems of the present invention is to provide an anisotropic conductive film that can be aligned with a circuit board and whose manufacturing cost is suppressed.
  • Another object of the present invention is to provide a display device using the anisotropic conductive film.
  • the unit region 110A has a specific pattern and the conductive particles 12 are arranged discretely.
  • the arrangement of the conductive particles 12 in the unit region 110A can correspond to the arrangement pattern of the electrodes of the pixels of the circuit board to which the anisotropic conductive film 20A is bonded.
  • the conductive particles 12 in the unit region 110A correspond to the arrangement pattern of the electrodes. To place.
  • the conductive particles 12 are discretely arranged at three locations on the diagonal line of the unit region 110A.
  • the number of the conductive particles 12 arranged in the unit region 110A is not limited to three.
  • the number of arrangements of the conductive particles 12 may be two or four or more.
  • FIG. 8 is a plan view of the anisotropic conductive film 20D according to the embodiment of the present invention.
  • the anisotropic conductive film 20D contains at least the resin 11 and the conductive particles 12 dispersed in the resin 11. Further, the anisotropic conductive film 20D includes a first region 100F and a second region 200.
  • the TFT 800 has a base layer 810, a gate electrode layer 820, a gate insulating layer 830, a semiconductor layer 840, a source electrode layer 850S, a drain electrode layer 850D, a protective layer 860, and a source wiring on the substrate 700. It includes a layer 870S, a drain wiring layer 870D, a flattening layer 880, and an electrode 712.
  • a flattening layer 880 is provided on the source wiring layer 870S and the drain wiring layer 870D. Further, an electrode 712 for electrically connecting to the element is provided on the flattening layer 880. The electrode 712 is electrically connected to the source wiring layer 870S through an opening provided in the flattening layer 880.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Illuminated Signs And Luminous Advertising (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

異方性導電膜は、樹脂に導電粒子が分散された異方性導電膜であって、導電粒子が離散して第１パターンに配列された第１領域と、導電粒子が凝集して第１形状を有する第２領域と、を含む。また、表示装置は、第１パターンに配列された複数の電極パッドが設けられた基板と、樹脂に導電粒子が分散された異方性導電膜と、複数の発光素子と、を含み、異方性導電膜は、導電粒子が第１パターンに配列された第１領域と、導電粒子が凝集して第１形状を有する第２領域と、を含み、複数の発光素子は、第１領域において、導電粒子を介して複数の電極パッドと電気的に接続する。

Description

異方性導電膜及び表示装置
　本発明は、異方性導電膜及びそれを用いた表示装置に関する。
　スマートフォン等の中小型ディスプレイにおいては、液晶やＯＬＥＤ（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）を用いたディスプレイが既に製品化されている。なかでも、自発光型素子であるＯＬＥＤを用いたＯＬＥＤディスプレイは、液晶ディスプレイと比べて、高コントラストでバックライトが不要という利点を有する。しかしながら、ＯＬＥＤは有機化合物で構成されるため、有機化合物の劣化によってＯＬＥＤディスプレイの高信頼性を確保することが難しい。
　一方、次世代ディスプレイとして、マトリクス状に配列された画素内に微小なマイクロＬＥＤを配置した、いわゆるマイクロＬＥＤディスプレイの開発が進められている。マイクロＬＥＤは、ＯＬＥＤと同様の自発光型素子であるが、ＯＬＥＤと異なり、ガリウム（Ｇａ）、インジウム（Ｉｎ）などを含む無機化合物で構成される。そのため、ＯＬＥＤディスプレイと比較すると、マイクロＬＥＤディスプレイは高信頼性を確保しやすい。さらに、マイクロＬＥＤは、発光効率が高く、高輝度である。したがって、マイクロＬＥＤディスプレイは、高信頼性、高輝度、高コントラストの次世代ディスプレイとして期待されている。
　マイクロＬＥＤは、一般的なＬＥＤと同様にサファイア等の基板の上に形成され、基板をダイシングすることによって個々のマイクロＬＥＤに分離される。マイクロＬＥＤディスプレイにおいては、回路基板（バックプレーン、ＴＦＴ基板ともいう）の画素内にダイシングされたマイクロＬＥＤを配置する必要がある。回路基板にマイクロＬＥＤを配置する方法の一つとして、転写用基板を用いて、素子基板から複数のマイクロＬＥＤをピックアップした後、転写用基板を回路基板と貼り合わせ、複数のマイクロＬＥＤを回路基板に転写する方法が知られている（例えば、特許文献１又は特許文献２参照）。一方、回路基板上に設けられた電極とマイクロＬＥＤとの電気的な接続においては、異方性導電膜（ＡＣＦ）を用いた接続方法が試みられている（例えば、特許文献３参照）。
米国特許出願公開第２０１６／０２４０５１６号明細書 米国特許出願公開第２０１７／００４７３０６号明細書 米国特許出願公開第２０１８／０１４５２３６号明細書
　異方性導電膜を介して回路基板上の電極にマイクロＬＥＤのような微小な素子を配置する場合、隣接する電極間でのショートを防止するため、異方性導電膜に含まれる導電粒子はできる限り分散させたパターンを作成する必要がある。また、回路基板の電極配置パターンと対応するように導電粒子を分散させることができても、回路基板と異方性導電膜との位置合わせが問題となる。
　本発明は、上記問題に鑑み、製造コストが抑制された、回路基板との位置合わせが可能な異方性導電膜を提供することを課題の一つとする。また、その異方性導電膜を用いた表示装置を提供することを課題の一つとする。
　本発明の一実施形態に係る異方性導電膜は、樹脂に導電粒子が分散された異方性導電膜であって、導電粒子が第１パターンに配列された第１領域と、導電粒子が凝集して第１形状を有する第２領域と、を含む。
　本発明の一実施形態に係る表示装置は、第１パターンに配列された複数の電極パッドが設けられた基板と、樹脂に導電粒子が分散された異方性導電膜と、複数の発光素子と、を含み、異方性導電膜は、導電粒子が第１パターンに配列された第１領域と、導電粒子が凝集して第１形状を有する第２領域と、を含み、複数の発光素子は、第１領域において、導電粒子を介して複数の電極パッドと電気的に接続する。
本発明の一実施形態に係る異方性導電膜の平面図である。 本発明の一実施形態に係る異方性導電膜の第２領域の特定の形状の例である。 本発明の一実施形態に係る異方性導電膜の平面図である。 本発明の一実施形態に係る異方性導電膜の平面図である。 本発明の一実施形態に係る異方性導電膜の平面図である。 本発明の一実施形態に係る異方性導電膜の平面図である。 本発明の一実施形態に係る異方性導電膜の平面図である。 本発明の一実施形態に係る異方性導電膜の平面図である。 本発明の一実施形態に係る表示装置の回路基板のレイアウト構成を示すブロック図である。 本発明の一実施形態に係る表示装置の回路基板に設けられるトランジスタの概略断面図である。 本発明の一実施形態に係る表示装置の平面図である。 本発明の一実施形態に係る表示装置の画素部の概略断面図である。
　以下に、本発明の各実施形態について、図面を参照しつつ説明する。なお、各実施形態はあくまで一例にすぎず、当業者が、発明の主旨を保ちつつ適宜変更することによって容易に想到し得るものについても、当然に本発明の範囲に含有される。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合がある。しかし、図示された形状はあくまで一例であって、本発明の解釈を限定するものではない。
　本発明の各実施形態において、説明の便宜上、「上」又は「下」という語句を用いて説明するが、説明における上下関係が逆になる場合があってもよい。また、以下の説明で、例えば基板上の素子という表現は、上記のように基板と素子との上下関係を説明しているに過ぎず、基板と素子との間に他の部材が配置されていてもよい。また、「上」又は「下」は、複数の部材が積層された構造における積層順を意味するものであり、必ずしも複数の部材が重畳することを意味しない。
　本明細書において、「αはＡ、Ｂ又はＣを含む」、「αはＡ，Ｂ及びＣのいずれかを含む」、「αはＡ，Ｂ及びＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αがＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
　本明細書において、素子とは、例えば、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）、レーザーダイオード（ＬＤ）、ミニＬＥＤ、又はマイクロＬＥＤなどであるが、これに限られない。
＜第１実施形態＞
　図１を用いて、本発明の一実施形態に係る異方性導電膜について説明する。
［構造］
　図１は、本発明の一実施形態に係る異方性導電膜１０Ａの平面図である。図１に示すように、異方性導電膜１０Ａは、少なくとも、樹脂１１及び樹脂１１の中に分散される導電粒子１２を含む。また、異方性導電膜１０Ａは、第１領域１００Ａ及び第２領域２００を含む。
　異方性導電膜１０の膜厚は５μｍ以上１００μｍ以下であり、より好ましくは１０μｍ以上５０μｍ以下であり、特に好ましくは１５μｍ以上３０μｍ以下である。
　第１領域１００Ａは、回路基板上に設けられた電極と電気的に接続するための領域である。そのため、第１領域１００Ａに含まれる導電粒子１２は、回路基板上の電極パターンに対応するパターンとなるように分散される。例えば、図１に示すように、導電粒子１２は、Ｘ方向及びＸ方向に垂直なＹ方向に、ほぼ等間隔となるようにマトリクス状に離散させることができる。なお、導電粒子１２の離散とは、導電粒子１２が１個ずつ離れている場合に限られない。第１領域１００Ａの各点に配置される導電粒子１２は１個でもよく、複数個であってもよい。例えば、各点において、１個以上１０個以下の導電粒子１２を配置させて第１領域１００Ａを形成してもよい。
　第２領域２００は、回路基板との位置合わせをするための領域である。すなわち、第２領域２００にはアライメントマーカーが設けられる。第２領域２００は、第１領域１００Ａの外側に位置する。具体的には、第２領域２００は、異方性導電膜１０Ａの四隅のうちの１つに位置するが、これに限られない。第２領域２００は、異方性導電膜１０Ａの外周部に設けることができる。
　第２領域２００の導電粒子１２は、第１領域１００Ａの各点よりも多くの導電粒子１２が凝集し、特定の形状を形成する。例えば、図１に示すように、導電粒子１２を凝集して円形のアライメントマーカーを形成することができる。また、第２領域２００の大きさは、１μｍ以上２０００μｍ以下であり、好ましくは５０μｍ以上１０００μｍ以下であり、特に好ましくは１００μｍ以上５００μｍ以下である。
　図２（Ａ）～図２（Ｇ）は、第２領域２００の特定の形状の例である。第２領域２００の特定の形状は、円形（図２（Ａ））だけでなく、楕円形（図２（Ｂ））、若しくは三角形（図２（Ｃ））、四角形（図２（Ｄ））又は六角形（図２（Ｅ））のような多角形であってもよい。また、第２領域２００の特定の形状は、十字形（図２（Ｆ））であってもよい。さらに、第２領域２００の特定の形状は、複数の形状を組み合わせたものであってもよく、例えば、２つの直線を組み合わせた形状（図２（Ｇ））とすることもできる。上述したように、第２領域２００の特定の形状は、回路基板と異方性導電膜１０Ａとの位置合わせにおいて、アライメントマーカーとしての機能を有する。
［材料］
　樹脂１１は、熱硬化性樹脂又は光硬化性樹脂を含むことができる。熱硬化性樹脂又は光硬化性樹脂として、例えば、エポキシ樹脂又はアクリル樹脂を用いることができる。
　エポキシ樹脂としては、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ノボラック型エポキシ樹脂、又はこれらの変性エポキシ樹脂などを用いることができる。また、これらの樹脂は、１種単独で用いてもよく、２種以上を混合して用いてもよい。なお、異方性導電膜１０Ａにおけるエポキシ樹脂の含有量は特に限定されず、目的に応じて適宜選択することができる。
　アクリル樹脂としては、例えば、メチルアクリレート、エチルアクリレート、イソプロピルアクリレート、イソブチルアクリレート、リン酸基含有アクリレート、エチレングリコールジアクリレート、ジエチレングリコールジアクリレート、トリメチロールプロパントリアクリレート、ジメチロールトリシクロデカンジアクリレート、テトラメチレングリコールテトラアクリレート、２－ヒドロキシ－１，３－ジアクリロキシプロパン、２，２－ビス［４－（アクリロキシメトキシ）フェニル］プロパン、２，２－ビス［４－（アクリロキシエトキシ）フェニル］プロパン、ジシクロペンテニルアクリレート、トリシクロデカニルアクリレート、トリス（アクリロキシエチル）イソシアヌレート、ウレタンアクリレート、エポキシアクリレート、又はこれらのアクリレートをメタクリレートにしたものを用いることができる。また、などが挙げられる。なお、前記アクリレートをメタクリレートにしたものを用いることもできる。これらの樹脂は、１種単独で用いてもよく、２種以上を混合して用いてもよい。なお、異方性導電膜１０Ａにおけるエポキシ樹脂の含有量は特に限定されず、目的に応じて適宜選択することができる。
　樹脂１１は、また、カチオン系硬化剤、ラジカル系硬化剤、又はシランカップリング剤を含むことができる。
　カチオン系硬化剤としては、例えば、スルホニウム塩、又はオニウム塩などを用いることができ、特に、芳香族スルホニウム塩が好ましい。また、カチオン系硬化剤は、上述したエポキシ樹脂と併用することが好ましい。なお、異方性導電膜１０Ａにおけるカチオン系硬化剤の含有量は特に限定されず、目的に応じて適宜選択することができる。
　シランカップリング剤としては、例えば、エポキシ系シランカップリング剤、アクリル系シランカップリング剤、チオール系シランカップリング剤、又はアミン系シランカップリング剤などを用いることができる。なお、異方性導電膜１０Ａにおけるシランカップリング剤の含有量は特に限定されず、目的に応じて適宜選択することできる。
　導電粒子１２は、例えば、ニッケル、コバルト、金、銀、銅、パラジウム、鉄、アルミニウム、又は亜鉛などを用いることができる。これらの導電粒子１２は、１種単独で用いてもよく、２種以上を混合して用いてもよい。なお、異方性導電膜１０Ａにおける導電粒子１２の含有量は特に限定されず、目的に応じて適宜選択することができる。
　また、導電粒子１２は、金属被覆した樹脂粒子を用いることもできる。樹脂粒子としては、例えば、スチレン－ジビニルベンゼン共重合体、ベンゾグアナミン樹脂、架橋ポリスチレン樹脂、アクリル樹脂、又はスチレン－シリカ複合樹脂などを用いることができる。また、被覆する金属としては、例えば、例えば、ニッケル、コバルト、金、銀、銅、パラジウム、鉄、アルミニウム、又は亜鉛などを用いることができる。
　導電粒子１２の平均粒子径は、特に限定されないが、例えば、０．１μｍ以上５０μｍ以下であり、より好ましくは１μｍ以上３０μｍ以下である。なお、導電粒子１２の平均粒子径は、数個又は数十個の導電粒子１２を、例えば、粒度分布計又は走査型電子顕微鏡（ＳＥＭ）で測定し、それらの測定値を平均化することによって求めることができる。
　本発明の一実施形態に係る異方性導電膜１０Ａによれば、第１領域１００Ａにおいて、回路基板の電極に対応するように導電粒子１２を離散させ、第２領域２００において、アライメントマーカーを形成するように導電粒子１２を凝集させる。したがって、異方性導電膜１０Ａは、アライメントマーカーを有するため、異方性導電膜１０Ａと回路基板との位置合わせが容易となる。また、異方性導電膜１０Ａのアライメントマーカーを導電粒子１２の分散工程のみで形成することができるため、異方性導電膜１０Ａの製造コストを抑制することができる。
［変形例１］
　図３を用いて、本実施形態に係る異方性導電膜１０Ａの変形例である異方性導電膜１０Ｂについて説明する。なお、以下では、異方性導電膜１０Ａと同様の構成については説明を省略し、主に、異方性導電膜１０Ａと異なる構成について説明する。
　図３は、本発明の一実施形態に係る異方性導電膜１０Ｂの平面図である。図３に示すように、異方性導電膜１０Ｂは、少なくとも、樹脂１１及び樹脂１１の中に分散される導電粒子１２を含む。また、異方性導電膜１０Ｂは、第１領域１００Ｂ及び第２領域２００を含む。
　第１領域１００Ｂは、導電粒子１２が、千鳥状に離散されている。すなわち、各点の導電粒子１２は、ある点から隣接する２点とのなす角が６０度となるように配置されている。なお、なす角は６０度に限られない。なす角は３０度であってもよく、４５度であってもよい。
　本実施形態の変形例１に係る異方性導電膜１０Ｂにおいても、第１領域１００Ｂにおいて、回路基板の電極に対応するように導電粒子１２を離散させ、第２領域２００において、アライメントマーカーを形成するように導電粒子１２を凝集させる。したがって、異方性導電膜１０Ｂは、アライメントマーカーを有するため、異方性導電膜１０Ｂと回路基板との位置合わせが容易となる。また、異方性導電膜１０Ｂのアライメントマーカーを導電粒子１２の分散工程のみで形成することができるため、異方性導電膜１０Ｂの製造コストを抑制することができる。
［変形例２］
　図４を用いて、本実施形態に係る異方性導電膜１０Ａの別の変形例である異方性導電膜１０Ｃについて説明する。なお、以下では、異方性導電膜１０Ａと同様の構成については省略し、主に、異方性導電膜１０Ａと異なる構成について説明する。
　図４は、本発明の一実施形態に係る異方性導電膜１０Ｃの平面図である。図４に示すように、異方性導電膜１０Ｃは、少なくとも、樹脂１１及び樹脂１１の中に分散される導電粒子１２を含む。また、異方性導電膜１０Ｃは、第１領域１００Ａ、第２領域２００、及び第３領域３００を含む。
　第３領域３００は、第２領域２００と同様に、回路基板との位置合わせをするための領域である。すなわち、第３領域３００にはアライメントマーカーが設けられる。第３領域３００は、第１領域１００Ａの外側に位置する。具体的には、第３領域３００は、異方性導電膜１０Ｃの四隅のうちの１つに位置するが、これに限られない。第３領域３００は、異方性導電膜１０Ｃの外周部に設けることができる。また、第２領域２００と第３領域３００とは、異方性導電膜１０Ｃの対角線上に位置するように設けることができるが、これに限られない。第２領域２００と第３領域３００とは、異方性導電膜１０Ｃの一辺に平行な直線上に位置するように設けることもできる。
　第３領域３００の導電粒子１２は、第２領域２００と同様に、第１領域１００Ａの各点よりも多くの導電粒子１２が凝集し、特定の形状を形成する。なお、第３領域３００の特定の形状は、第２領域２００の特定の形状と同じでもよく、異なっていてもよい。
　第２領域２００に加えて第３領域３００を設けることで、回路基板と異方性導電膜１０Ｃとの位置合わせにおいて、位置だけでなく、角度も調整することができる。
　また、図示しないが、さらに、回路基板との位置合わせをするための第４領域を設けることもできる。すなわち、アライメントマーカーが３個以上であってもよい。
　本実施形態の変形例２に係る異方性導電膜１０Ｃにおいても、第１領域１００Ａにおいて、回路基板の電極に対応するように導電粒子１２を離散させ、第２領域２００及び第３領域３００において、アライメントマーカーを形成するように導電粒子１２を凝集させる。したがって、異方性導電膜１０Ｃは、アライメントマーカーを有するため、異方性導電膜１０Ｃと回路基板との位置合わせが容易となる。また、異方性導電膜１０Ｃのアライメントマーカーを導電粒子１２の分散工程のみで形成することができるため、異方性導電膜１０Ｃの製造コストを抑制することができる。さらに、アライメントマーカーとして第２領域及び第３領域を有するため、異方性導電膜１０Ｃと回路基板との位置合わせにおいて、位置だけでなく、角度も調整することができる。そのため、異方性導電膜１０Ｃと回路基板とを精度良く位置合わせすることができる。
＜第２実施形態＞
　図５を用いて、本発明の一実施形態に係る異方性導電膜について説明する。
　図５は、本発明の一実施形態に係る異方性導電膜２０Ａの平面図である。なお、以下では、異方性導電膜１０Ａと同様の構成については説明を省略し、主に、異方性導電膜１０Ａと異なる構成について説明する。
　図５に示すように、異方性導電膜２０Ａは、少なくとも、樹脂１１及び樹脂１１の中に分散される導電粒子１２を含む。また、異方性導電膜１０Ａは、第１領域１００Ｃ及び第２領域２００を含む。
　第１領域１００Ｃは、ユニット領域１１０Ａを含む。すなわち、複数のユニット領域１１０Ａが周期的に配置されて、第１領域１００Ｃを形成している。図５では、複数のユニット領域１１０Ａがマトリクス状に配置されて第１領域１００Ｃを形成しているが、これに限られない。第１領域１００Ｃは、複数のユニット領域１１０Ａが周期的に配置されていればよい。
　ユニット領域１１０Ａは、特定のパターンを有して導電粒子１２が離散して配置される。ユニット領域１１０Ａの導電粒子１２の配置は、異方性導電膜２０Ａが貼り合わせられる回路基板の画素の電極の配置パターンに対応したものとすることができる。例えば、回路基板の複数の画素がマトリクス状に配置され、各画素が素子と電気的に接続するための複数の電極を含む場合、その電極の配置パターンに対応させてユニット領域１１０Ａの導電粒子１２を配置する。
　図５においては、ユニット領域１１０Ａは、ユニット領域１１０Ａの対角線上の３ヶ所に、導電粒子１２が離散して配置されている。なお、ユニット領域１１０Ａの導電粒子１２の配置数は３ヶ所に限られない。導電粒子１２の配置数は、２ヶ所であってもよく、４ヶ所以上であってもよい。
　第２領域２００は、回路基板と異方性導電膜２０Ａとの位置合わせにおいて、アライメントマーカーとして機能する。
［変形例１］
　図６を用いて、本実施形態に係る異方性導電膜２０Ａの変形例である異方性導電膜２０Ｂについて説明する。なお、以下では、異方性導電膜２０Ａと同様の構成については説明を省略し、主に、異方性導電膜２０Ａと異なる構成について説明する。
　図６は、本発明の一実施形態に係る異方性導電膜２０Ｂの平面図である。異方性導電膜２０Ｂは、少なくとも、樹脂１１及び樹脂１１の中に分散される導電粒子１２を含む。また、異方性導電膜２０Ｂは、第１領域１００Ｄ及び第２領域２００を含む。
　第１領域１００Ｄは、マトリクス状に配置された複数のユニット領域１１０Ｂを含む。ユニット領域１１０Ｂでは、ユニット領域１１０Ｂの対角線上に、導電粒子１２が離散して３ヶ所配置されている。すなわち、ユニット領域１１０Ｂの導電粒子１２は、直線状に配置されている。
［変形例２］
　図７を用いて、本実施形態に係る異方性導電膜２０Ａの変形例である異方性導電膜２０Ｃについて説明する。なお、以下では、異方性導電膜２０Ａと同様の構成については説明を省略し、主に、異方性導電膜２０Ａと異なる構成について説明する。
　図７は、本発明の一実施形態に係る異方性導電膜２０Ｃの平面図である。異方性導電膜２０Ｃは、少なくとも、樹脂１１及び樹脂１１の中に分散される導電粒子１２を含む。また、異方性導電膜２０Ｃは、第１領域１００Ｅ及び第２領域２００を含む。
　第１領域１００Ｅは、マトリクス状に配置された複数のユニット領域１１０Ｃを含む。ユニット領域１１Ｃは、ユニット領域１１０Ｃの四隅のうちの３ヶ所に、導電粒子１２が離散して配置されている。すなわち、ユニット領域１１０Ｃの導電粒子１２は、直角三角形を形成するように配置されている。言い換えると、ユニット領域１１０Ｂの導電粒子１２は、多角形の頂点に配置されるということもできる。
［変形例３］
　図８を用いて、本実施形態に係る異方性導電膜２０Ａの変形例である異方性導電膜２０Ｄについて説明する。なお、以下では、異方性導電膜２０Ａと同様の構成については説明を省略し、主に、異方性導電膜２０Ａと異なる構成について説明する。
　図８は、本発明の一実施形態に係る異方性導電膜２０Ｄの平面図である。異方性導電膜２０Ｄは、少なくとも、樹脂１１及び樹脂１１の中に分散される導電粒子１２を含む。また、異方性導電膜２０Ｄは、第１領域１００Ｆ及び第２領域２００を含む。
　第１領域１００Ｆは、マトリクス状に配置された複数のユニット領域１１０Ｄを含む。ユニット領域１１０Ｄでは、ユニット領域１１０Ｄの四隅のうちの２ヶ所と、その２ヶ所と対向する一辺側の１ヶ所に導電粒子１２が離散して配置されている。すなわち、ユニット領域１１０Ｄの導電粒子１２は、二等辺三角形を形成するように配置されている。
　変形例１～変形例３を含め、本実施形態に係る異方性導電膜２０Ａ～２０Ｄによれば、第１パターンとしてマトリクス状に配列された第１領域１００Ｃ～１００Ｆと、第１形状として円形を有する第２領域２００とを含む。第１領域１００Ｃ～１００Ｆでは、導電粒子１２が離散して第２パターンを形成する。例えば、第２パターンは、回路基板の画素内の電極パターンに対応させることができる。また、第２領域２００では、導電粒子１２は凝集して第１形状のアライメントマーカーが形成される。したがって、異方性導電膜２０Ａ～２０Ｄは、アライメントマーカーを有するため、異方性導電膜２０Ａ～２０Ｄと回路基板との位置合わせが容易となる。また、異方性導電膜２０Ａ～２０Ｄのアライメントマーカーを導電粒子１２の分散工程のみで形成することができるため、異方性導電膜２０Ａ～２０Ｄの製造コストを抑制することができる。
＜第３実施形態＞
　図９～図１２を用いて、本発明の一実施形態に係る表示装置について説明する。
［１．回路基板］
　図９は、本発明の一実施形態に係る表示装置に用いる回路基板７０のレイアウト構成を示すブロック図である。
　図９に示すように、回路基板７０は、基板７００の上に、画素領域７１０、ドライバ回路領域７２０、端子領域７３０及びアライメントマーカー７５０が設けられている。ドライバ回路領域７２０及び端子領域７３０は、画素領域７１０の外側、すなわち基板７００の周辺部に設けられている。
　基板７００としては、ガラス基板、石英基板、サファイア基板、ポリイミド基板、アクリル基板、シロキサン基板、又はフッ素樹脂基板などの透光性基板を用いることができる。また、透光性を必要としない場合には、シリコン基板、炭化シリコン基板、又は化合物半導体基板などの半導体基板や、ステンレス基板などの導電性基板を用いることもできる。
　画素領域７１０は、複数の、赤色発光画素７１０Ｒ、緑色発光画素７１０Ｇ、及び青色発光画素７１０Ｂを含む。画素領域７１０内において、赤色発光画素７１０Ｒ、緑色発光画素７１０Ｇ、及び青色発光画素７１０Ｂはマトリクス状に配置されている。また、赤色発光画素７１０Ｒ、緑色発光画素７１０Ｇ、及び青色発光画素７１０Ｂの各々には、発光素子５０と電気的に接続する電極７１２が設けられている。さらに、赤色発光画素７１０Ｒ、緑色発光画素７１０Ｇ、及び青色発光画素７１０Ｂの各々には、発光素子５０を駆動するための画素回路７１１が設けられている。
　ドライバ回路領域７２０は、ゲートドライバ回路７２０Ｇ及びソースドライバ回路７２０Ｓを含む。画素回路７１１とゲートドライバ回路７２０Ｇとは、ゲート配線７２１を介して接続される。また、画素回路７１１とソースドライバ回路７２０Ｓとは、ソース配線７２２を介して接続される。赤色発光画素７１０Ｒ、緑色発光画素７１０Ｇ、及び青色発光画素７１０Ｂは、ゲート配線７２１とソース配線７２２とが交差する位置に設けられている。
　端子領域７３０は、外部機器との接続のための端子部７３０Ｔを含む。端子部７３０Ｔとゲートドライバ回路７２０Ｇとは、接続配線７３１を介して接続される。また、端子部７３０Ｔとソースドライバ回路７２０Ｓとは、接続配線７３２を介して接続される。外部装置と接続したフレキシブルプリント回路基板（ＦＰＣ）などが端子部７３０Ｔに接続されることで、外部機器と回路基板７０とが接続される。外部機器からの信号により、回路基板に設けられた各画素回路７１１を駆動することができる。
　アライメントマーカー７５０は、異方性導電膜１０Ａのアライメントマーカーである第２領域２００との位置合わせのために回路基板７０上に設けられる。回路基板７０のアライメントマーカー７５０は、例えば、後述する半導体層８４０、ゲート電極層８２０、又はソース電極層８５０Ｓなどの各種半導体層又は金属層によって形成されていてもよい。図９に示すアライメントマーカー７５０は、図２（Ａ）に示す第２領域２００を囲い、第２領域２００がアライメントマーカー７５０の内側に収まる例を開示しているが、異方性導電膜１０Ａと回路基板７０との位置合わせが可能であれば、この形状に限られない。
　次に、画素回路７１１、ゲートドライバ回路７２０Ｇ、及びソースドライバ回路７２０Ｓを構成する薄膜トランジスタ（ＴＦＴ）について、図１０を用いて説明する。
　図１０は、本発明の一実施形態に係る表示装置の回路基板７０に設けられるＴＦＴ８００の概略断面図である。
　図１０に示すように、ＴＦＴ８００は、基板７００の上に、下地層８１０、ゲート電極層８２０、ゲート絶縁層８３０、半導体層８４０、ソース電極層８５０Ｓ、ドレイン電極層８５０Ｄ、保護層８６０、ソース配線層８７０Ｓ、ドレイン配線層８７０Ｄ、平坦化層８８０、及び電極７１２を含む。
　下地層８１０の上に、ゲート電極層８２０、ゲート絶縁層８３０、半導体層８４０が順に設けられる。半導体層８４０の一端にはソース電極層８５０Ｓが設けられ、他端にはドレイン電極層８５０Ｄが設けられる。ソース電極層８５０Ｓ及びドレイン電極層８５０Ｄは、半導体層８４０の上面及び側面において、半導体層８４０と電気的に接続している。半導体層８４０、ソース電極層８５０Ｓ、及びドレイン電極層８５０Ｄの上に、保護層８６０、ソース配線層８７０Ｓ、及びドレイン配線層８７０Ｄが設けられる。ソース配線層８７０Ｓ及びドレイン配線層８７０Ｄは、保護層８６０に設けられた開口を介して、それぞれソース電極層８５０Ｓ及びドレイン電極層８５０Ｄに接続される。なお、説明の便宜上、８５０Ｓをソース電極層といい、８５０Ｄをドレイン電極層というが、各々の電極層のソースとしての機能とドレインとしての機能とが入れ替わってもよい。ソース配線層８７０Ｓ及びドレイン配線層８７０Ｄも同様である。
　ソース配線層８７０Ｓ及びドレイン配線層８７０Ｄの上には、平坦化層８８０が設けられている。また、素子と電気的に接続するための電極７１２が、平坦化層８８０の上に設けられている。電極７１２は、平坦化層８８０に設けられた開口を介して、ソース配線層８７０Ｓと電気的に接続している。
　下地層８１０、ゲート絶縁層８３０、及び保護層８６０としては、例えば、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ）、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、窒化アルミニウム（ＡｌＮｘ）を用いることができる。ここで、ＳｉＯｘＮｙ及びＡｌＯｘＮｙは、酸素（Ｏ）よりも少ない量の窒素（Ｎ）を含有するシリコン化合物及びアルミニウム化合物である。また、ＳｉＮｘＯｙ及びＡｌＮｘＯｙは、窒素よりも少ない量の酸素を含有するシリコン化合物及びアルミニウム化合物である。
　ゲート電極層８２０、ソース電極層８５０Ｓ、ドレイン電極層８５０Ｄ、ソース配線層８７０Ｓ、及びドレイン配線層８７０Ｄとしては、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、ビスマス（Ｂｉ）、及びこれらの合金又は化合物を用いることができる。
　半導体層８４０としては、例えば、アモルファスシリコン又はポリシリコンなどのシリコン半導体、ＺｎＯ又はＩＧＺＯなどの酸化物半導体を用いることができる。
　平坦化層８８０は、例えば、アクリル樹脂やポリイミド樹脂などの有機絶縁材料を用いることができる。
［２．表示装置］
　図１１は、本発明の一実施形態に係る表示装置３０の概略平面図である。また、図１２は、本発明の一実施形態に係る表示装置３０の概略断面図である。具体的には、図１２は、図１１のＡ－Ａ’線に沿って切断した概略断面図であり、回路基板７０の画素領域７１０の一部を示している。
　図１１及び図１２に示すように、表示装置３０は、回路基板７０、異方性導電膜１０Ａ、及び発光素子５０を含む。回路基板７０と異方性導電膜１０Ａとは、異方性導電膜１０Ａに設けられた第２領域２００をアライメントマーカーとして用い、回路基板７０に設けられたアライメントマーカー７５０と位置合わせを行い、回路基板７０の画素領域７１０と異方性導電膜１０Ａの第１領域１００Ａとが重畳するように貼り合わせられている。回路基板７０と異方性導電膜１０Ａとの位置合わせが行われているため、異方性導電膜１０Ａの第１領域１００Ａの導電粒子１２は、回路基板７０の画素領域７１０の電極７１２の上に位置する。すなわち、異方性導電膜１０Ａの第１領域１００Ａの導電粒子１２は、回路基板７０の画素領域７１０の電極７１２の配置パターンと一致するように設けられている。
　発光素子５０は、異方性導電膜１０Ａの上に設けられる。また、発光素子５０は、導電粒子１２を介して、回路基板７０の電極７１２と電気的に接続している。
　発光素子５０は、各画素ごとに、赤色発光素子５０Ｒ、緑色発光素子５０Ｇ、青色発光素子５０Ｂを設けてもよく、全ての画素に共通して白色発光素子を設けてもよい。なお、白色発光素子を設ける場合は、白色発光素子から光が射出される側に、各画素に対応して赤色、緑色、青色のカラーフィルターを設けることでフルカラーを表示することができる。さらに、白色発光素子の代わりに、紫外発光素子を設けることもできる。この場合、紫外発光素子から光が射出される側に、各画素に対応して赤色、緑色、青色の蛍光体を設けることでフルカラーを表示することができる。
　本実施形態に係る表示装置３０によれば、異方性導電膜１０Ａが、回路基板７０の電極パターンに対応するように導電粒子１２が配置された第１領域１００Ａを含む。また、異方性導電膜１０Ａには、第２領域２００が設けられているため、第２領域２００の形状をアライメントマーカーとして用いて、回路基板７０と異方性導電膜１０Ａとの位置合わせを容易に行うことができる。さらに、第１領域１００Ａの導電粒子１２は電極パターンを有しながら離散して配置されているため、発光素子間でのショートを防止することができる。さらに、導電粒子１２は回路基板７０の電極パターンに対応する個所には位置しないため、表示装置３０を透明ディスプレイとして用いる場合に、導電粒子１２が電極パターンに対応する個所にも位置している場合に比べ透明度を大きく向上させることが出来る。
　本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
　上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
１０、１０Ａ、１０Ｂ、１０Ｃ：異方性導電膜、　１１：樹脂、　１２：導電粒子、　２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ：異方性導電膜、　３０：表示装置、　５０：発光素子、　５０Ｂ：青色発光素子、　５０Ｇ：緑色発光素子、　５０Ｒ：赤色発光素子、　７０：回路基板、　１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００Ｅ、１００Ｆ：第１領域、　１１０Ａ、１１０Ｂ、１１０Ｃ、１１０Ｄ：ユニット領域、　２００：第２領域、　３００：第３領域、　７００：基板、　７１０：画素領域、　７１０Ｂ：青色発光画素、　７１０Ｇ：緑色発光画素、　７１０Ｒ：赤色発光画素、　７１１：画素回路、　７１２：電極、　７２０：ドライバ回路領域、　７２０Ｇ：ゲートドライバ回路、　７２０Ｓ：ソースドライバ回路、　７２１：ゲート配線、　７２２：ソース配線、　７３０：端子領域、　７３０Ｔ：端子部、　７３１、７３２：接続配線、　７５０：アライメントマーカー、　８１０：下地層、　８２０：ゲート電極層、　８３０：ゲート絶縁層、　８４０：半導体層、　８５０Ｄ：ドレイン電極層、　８５０Ｓ：ソース電極層、　８６０：保護層、　８７０Ｄ：ドレイン配線層、　８７０Ｓ：ソース配線層、　８８０：平坦化層

Claims (22)

  1. 　樹脂に導電粒子が分散された異方性導電膜であって、
    　前記導電粒子が離散して第１パターンに配列された第１領域と、
    　前記導電粒子が凝集して第１形状を有する第２領域と、を含む異方性導電膜。
  2. 　前記第１パターンは、マトリクスである請求項１に記載の異方性導電膜。
  3. 　前記第１パターンは、第２パターンの繰り返しによって形成される請求項１に記載の異方性導電膜。
  4. 　前記第２パターンは、前記導電粒子が直線状に配置される請求項３に記載の異方性導電膜。
  5. 　前記第２パターンは、前記導電粒子が多角形の頂点の位置に配置される請求項３に記載の異方性導電膜。
  6. 　前記第１形状は、円形、楕円形、多角形、又は十字形のいずれか１つである請求項１乃至請求項５のいずれか一に記載の異方性導電膜。
  7. 　前記第２領域は、前記第１領域の外側に位置する請求項１乃至請求項５のいずれか一に記載の異方性導電膜。
  8. 　前記第２領域は、アライメントマーカーである請求項１乃至請求項５のいずれか一に記載の異方性導電膜。
  9. 　さらに、前記導電粒子が凝集して第２形状を有する第３領域を含む請求項１に記載の異方性導電膜。
  10. 　前記第２形状は、前記第１形状と異なる請求項９に記載の異方性導電膜。
  11. 　前記第２領域と前記第３領域との間に前記第１領域が配置される請求項９に記載の異方性導電膜。
  12. 　第１パターンに配列された複数の電極が設けられた基板と、
    　樹脂に導電粒子が分散された異方性導電膜と、
    　複数の発光素子と、を含み、
    　前記異方性導電膜は、
    　　前記導電粒子が離散して前記第１パターンに配列された第１領域と、
    　　前記導電粒子が凝集して第１形状を有する第２領域と、を含み、
    　前記複数の発光素子は、前記第１領域において、前記導電粒子を介して前記複数の電極と電気的に接続する表示装置。
  13. 　前記第１パターンは、マトリクスであり、
    　前記第１領域に含まれる前記導電粒子は、前記電極と重畳しない領域には配置されない請求項１２に記載の表示装置。
  14. 　前記第１パターンは、第２パターンの繰り返しによって形成される請求項１２に記載の表示装置。
  15. 　前記第２パターンは、前記導電粒子が直線状に配置される請求項１４に記載の表示装置。
  16. 　前記第２パターンは、前記導電粒子が多角形の頂点の位置に配置される請求項１４に記載の表示装置。
  17. 　前記第１形状は、円形、楕円形、多角形、又は十字形のいずれか１つである請求項１２乃至請求項１６のいずれか一に記載の表示装置。
  18. 　前記第２領域は、前記第１領域の外側に位置する請求項１２乃至請求項１６のいずれか一に記載の表示装置。
  19. 　前記第２領域は、アライメントマーカーである請求項１２乃至請求項１６のいずれか一に記載の表示装置。
  20. 　前記異方性導電膜は、さらに、前記導電粒子が凝集して第２形状を有する第３領域を含む請求項１２に記載の表示装置。
  21. 　前記第２形状は、前記第１形状と異なる請求項２０に記載の表示装置。
  22. 　前記第２領域と前記第３領域との間に前記第１領域が配置される請求項２０に記載の表示装置。
     
PCT/JP2020/020790 2019-06-26 2020-05-26 異方性導電膜及び表示装置 WO2020261842A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/549,930 US20220102326A1 (en) 2019-06-26 2021-12-14 Anisotropic conductive film and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019118762A JP7321792B2 (ja) 2019-06-26 2019-06-26 異方性導電膜及び表示装置
JP2019-118762 2019-06-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/549,930 Continuation US20220102326A1 (en) 2019-06-26 2021-12-14 Anisotropic conductive film and display device

Publications (1)

Publication Number Publication Date
WO2020261842A1 true WO2020261842A1 (ja) 2020-12-30

Family

ID=74060110

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/020790 WO2020261842A1 (ja) 2019-06-26 2020-05-26 異方性導電膜及び表示装置

Country Status (4)

Country Link
US (1) US20220102326A1 (ja)
JP (1) JP7321792B2 (ja)
TW (1) TWI764175B (ja)
WO (1) WO2020261842A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024049076A (ja) * 2022-09-28 2024-04-09 デクセリアルズ株式会社 表示装置及び表示装置の製造方法、並びに接続フィルム及び接続フィルムの製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002519473A (ja) * 1998-06-30 2002-07-02 ミネソタ マイニング アンド マニュファクチャリング カンパニー ファインピッチの異方導電性接着剤
JP2009019974A (ja) * 2007-07-11 2009-01-29 Jsr Corp 異方導電性コネクターの位置決め方法、およびこの異方導電性コネクターと検査用回路基板との位置決め方法、並びに異方導電性コネクター、およびプローブカード
JP2009038115A (ja) * 2007-07-31 2009-02-19 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2016103476A (ja) * 2014-11-17 2016-06-02 デクセリアルズ株式会社 異方性導電フィルム
JP2016119306A (ja) * 2014-12-22 2016-06-30 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体
CN107452438A (zh) * 2017-07-27 2017-12-08 京东方科技集团股份有限公司 一种各向异性导电胶带及胶带卷、绑定结构及显示装置
US10193042B1 (en) * 2017-12-27 2019-01-29 Innolux Corporation Display device
JP2019015899A (ja) * 2017-07-10 2019-01-31 株式会社ブイ・テクノロジー 表示装置の製造方法、チップ部品の転写方法、および転写部材

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154176B2 (en) * 2003-11-14 2006-12-26 Industrial Technology Research Institute Conductive bumps with non-conductive juxtaposed sidewalls
US20050104225A1 (en) * 2003-11-19 2005-05-19 Yuan-Chang Huang Conductive bumps with insulating sidewalls and method for fabricating
JP2010199546A (ja) * 2009-11-25 2010-09-09 Sony Chemical & Information Device Corp 電子部品実装構造体及びその製造方法
JP6286911B2 (ja) * 2013-07-26 2018-03-07 セイコーエプソン株式会社 実装構造、電気光学装置及び電子機器
JP6581331B2 (ja) * 2013-07-29 2019-09-25 デクセリアルズ株式会社 導電性接着フィルムの製造方法、接続体の製造方法
JP2015149451A (ja) * 2014-02-07 2015-08-20 デクセリアルズ株式会社 アライメント方法、電子部品の接続方法、接続体の製造方法、接続体、異方性導電フィルム
CN110265843B (zh) * 2014-10-28 2021-05-11 迪睿合株式会社 各向异性导电膜
CN107210091B (zh) * 2015-01-27 2019-09-17 日东电工株式会社 透明导电性膜
JP6834323B2 (ja) * 2015-10-07 2021-02-24 デクセリアルズ株式会社 異方性導電フィルム及び接続構造体
CN108700786B (zh) * 2016-02-10 2021-01-08 夏普株式会社 有源矩阵基板及显示面板
JP6848521B2 (ja) * 2017-02-24 2021-03-24 セイコーエプソン株式会社 金属粉末射出成形用コンパウンド、焼結体の製造方法および焼結体
JP6969113B2 (ja) * 2017-03-06 2021-11-24 セイコーエプソン株式会社 金属粉末射出成形用コンパウンド、金属粉末成形体、焼結体の製造方法および焼結体
CN110491987A (zh) * 2018-05-14 2019-11-22 晶元光电股份有限公司 一种发光装置及其制造方法
CN109614017B (zh) * 2018-11-27 2021-07-06 武汉华星光电半导体显示技术有限公司 触控面板及显示装置
KR102062482B1 (ko) * 2019-01-24 2020-01-03 한국과학기술원 폴리머 필름 내 단일층 니켈 도금된 도전입자에 자기장을 가하여 균일 분산시키는 방법 및 이를 이용한 이방성 전도 필름의 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002519473A (ja) * 1998-06-30 2002-07-02 ミネソタ マイニング アンド マニュファクチャリング カンパニー ファインピッチの異方導電性接着剤
JP2009019974A (ja) * 2007-07-11 2009-01-29 Jsr Corp 異方導電性コネクターの位置決め方法、およびこの異方導電性コネクターと検査用回路基板との位置決め方法、並びに異方導電性コネクター、およびプローブカード
JP2009038115A (ja) * 2007-07-31 2009-02-19 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2016103476A (ja) * 2014-11-17 2016-06-02 デクセリアルズ株式会社 異方性導電フィルム
JP2016119306A (ja) * 2014-12-22 2016-06-30 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体
JP2019015899A (ja) * 2017-07-10 2019-01-31 株式会社ブイ・テクノロジー 表示装置の製造方法、チップ部品の転写方法、および転写部材
CN107452438A (zh) * 2017-07-27 2017-12-08 京东方科技集团股份有限公司 一种各向异性导电胶带及胶带卷、绑定结构及显示装置
US10193042B1 (en) * 2017-12-27 2019-01-29 Innolux Corporation Display device

Also Published As

Publication number Publication date
TW202107492A (zh) 2021-02-16
US20220102326A1 (en) 2022-03-31
JP7321792B2 (ja) 2023-08-07
JP2021004988A (ja) 2021-01-14
TWI764175B (zh) 2022-05-11

Similar Documents

Publication Publication Date Title
EP3608964B1 (en) Stretchable display device
EP3232488B1 (en) Display device and method of manufacturing the same
US12009468B2 (en) Unit pixel having light emitting device, pixel module and displaying apparatus
TWI613806B (zh) 微型發光二極體裝置及顯示面板
US9666765B2 (en) Display device using semiconductor light emitting device and method of manufacturing the same
US10833229B2 (en) Display device using semiconductor light emitting element and method for manufacturing same
US10256218B2 (en) Light emitting device package
US11949047B2 (en) Display device using semiconductor light emitting element
KR102549171B1 (ko) 발광소자 패키지 및 이를 이용한 디스플레이 장치
CN110739328A (zh) 可拉伸显示装置
US11322489B2 (en) Tiled display device
CN108198836A (zh) 显示装置
WO2020203702A1 (ja) 表示装置
US11410976B2 (en) Display device
JP7515671B2 (ja) 表示装置
CN112349751B (zh) 发光显示设备
US20210336108A1 (en) Display device
WO2020261842A1 (ja) 異方性導電膜及び表示装置
US20220399473A1 (en) Method of manufacturing display device
US10444567B2 (en) Display device
WO2015174318A1 (ja) 封止フィルム、有機ｅｌ素子、及び有機ｅｌ表示装置
KR102520499B1 (ko) 유기발광 표시장치
TWI811838B (zh) 發光顯示裝置
KR102184097B1 (ko) 표시장치
US20230268464A1 (en) Light emitting element, method of manufacturing light emitting element, and method of manufacturing display device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20832959

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20832959

Country of ref document: EP

Kind code of ref document: A1