WO2020256248A1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
WO2020256248A1
WO2020256248A1 PCT/KR2020/000845 KR2020000845W WO2020256248A1 WO 2020256248 A1 WO2020256248 A1 WO 2020256248A1 KR 2020000845 W KR2020000845 W KR 2020000845W WO 2020256248 A1 WO2020256248 A1 WO 2020256248A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating layer
disposed
pixel
organic insulating
pattern
Prior art date
Application number
PCT/KR2020/000845
Other languages
English (en)
French (fr)
Inventor
김형기
이현범
박광우
정진환
홍종범
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to CN202080044269.3A priority Critical patent/CN114008790A/zh
Priority to US17/612,111 priority patent/US20220254850A1/en
Priority to EP20826531.4A priority patent/EP3985736A4/en
Publication of WO2020256248A1 publication Critical patent/WO2020256248A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Definitions

  • the present invention relates to a display device, and more particularly, to a flexible display device with improved display quality.
  • CTR cathode ray tube
  • OLED organic light emitting display
  • holes provided from an anode and electrons provided from a cathode are combined in an emission layer between the anode and the cathode to emit light.
  • the use of the organic light-emitting display device has advantages in that a display device having a wide viewing angle, a fast response speed, a thin thickness, and low power consumption can be implemented.
  • the flexible display device has a complex structure compared to a general display device (rigid), and thus display quality may be degraded.
  • an object of the present invention is to provide a display device having improved display quality.
  • a display device includes a flexible base substrate, a first active pattern and a second active pattern disposed on the base substrate, and the first and second active patterns.
  • An inorganic insulating layer that is disposed and defining an opening region, a first organic insulating pattern disposed in the opening region, a bridge electrode disposed on the first organic insulating pattern, a second organic insulating layer disposed on the bridge electrode, A fourth organic insulating layer disposed on the second organic insulating layer, a first pixel electrode disposed on the fourth organic insulating layer and electrically connected to the first active pattern, and the second active pattern are electrically A connected second pixel electrode, and a third organic insulating pattern disposed between the second organic insulating layer and the fourth organic insulating layer, overlapping the second pixel electrode, and not overlapping the first pixel electrode Includes.
  • the display device includes a third active pattern disposed on the base substrate, and a third pixel disposed on the fourth organic insulating layer and electrically connected to the third active pattern. It may further include an electrode.
  • the third organic insulating pattern may not overlap with the third pixel electrode.
  • the first pixel electrode may correspond to a red sub-pixel
  • the second pixel electrode may correspond to a green sub-pixel
  • the third pixel electrode may correspond to a blue sub-pixel
  • the display device includes a third active pattern disposed on the base substrate, and a third pixel disposed on the fourth organic insulating layer and electrically connected to the third active pattern. It may further include an electrode.
  • the third organic insulating pattern may overlap the third pixel electrode.
  • the first pixel electrode may correspond to a green sub-pixel
  • the second pixel electrode may correspond to a red sub-pixel
  • the third pixel electrode may correspond to a blue sub-pixel
  • the inorganic insulating layer when viewed in a plan view, may be partitioned by the opening region to correspond to a plurality of sub-pixels.
  • the opening area when viewed in a plan view, may have a lattice shape.
  • the display device may further include a pixel defining layer disposed on the fourth organic insulating layer, an emission layer disposed on the first pixel electrode, and a counter electrode disposed on the emission layer. I can.
  • the display device may further include a thin film encapsulation layer disposed on the counter electrode and a color filter layer disposed on the thin film encapsulation layer.
  • the first pixel electrode and the first active pattern may be included in a pixel circuit of a first sub-pixel.
  • the second pixel electrode and the second active pattern may be included in a pixel circuit of a second sub-pixel.
  • the bridge electrode may electrically connect the first sub-pixel and the second sub-furnace to each other.
  • the inorganic insulating layer includes a buffer layer disposed on the base substrate, a gate insulating layer disposed on the buffer layer, and a plurality of inorganic insulating layers disposed on the gate insulating layer. can do.
  • the display device is disposed on the gate insulating layer, a first gate electrode overlapping the first active pattern, a second gate electrode overlapping the second active pattern, and the gate
  • a second conductive pattern disposed, a third inorganic insulating layer disposed on the second conductive pattern, a third conductive pattern disposed on the third inorganic insulating layer, an insulating layer disposed on the third conductive pattern, the A fourth conductive pattern disposed on the insulating layer may be further included.
  • the first to third inorganic insulating layers may be included in the inorganic insulating layer.
  • the third organic insulating pattern and the fourth organic insulating layer may be disposed between the fourth conductive pattern and the second pixel electrode.
  • the bridge electrode may be included in the third conductive layer.
  • the third organic insulating pattern may include a siloxane-based resin.
  • the fourth organic insulating layer may include a polyimide (PI)-based resin.
  • the third organic insulating pattern and the fourth organic insulating layer may include the same material.
  • the display device may further include a light blocking portion overlapping the opening area of the inorganic insulating layer.
  • the display device may further include an insulating layer disposed between the second organic insulating layer and the inorganic insulating layer, covering the bridge electrode and including an organic insulating material.
  • the base substrate may include a display area in which an image is displayed and a peripheral area surrounding the display area.
  • a bending opening formed by partially removing the inorganic insulating layer may be formed in the peripheral region, and the first organic insulating pattern may be disposed in the bending opening.
  • a display device for realizing the object of the present invention includes a first sub-pixel, a second sub-pixel, and a third sub-pixel that emit different color lights.
  • the display device includes a flexible base substrate, first to third pixel circuits disposed on the base substrate, first to third pixel electrodes electrically connected to the first to third pixel circuits, respectively, and And a plurality of inorganic insulating layers and organic insulating layers disposed between the base substrate and the first to third pixel electrodes.
  • an opening region which is a region in which the inorganic insulating layer is not formed, is formed between the first to third pixel electrodes, and the organic insulating layer is disposed in the opening region.
  • the number of the organic insulating layers disposed between the second pixel electrode and the base substrate is different from the number of the organic insulating layers disposed between the first or third pixel electrode and the base substrate.
  • the display device may further include a bridge electrode disposed to overlap the opening area.
  • the bridge electrode may electrically connect two adjacent pixel circuits.
  • a third organic insulating pattern is disposed under a pixel electrode corresponding to at least one sub-pixel, and a third organic insulating pattern is disposed under a pixel electrode corresponding to at least one other sub-pixel Since it has an asymmetric structure in which the pattern is not arranged, it is possible to prevent the occurrence of a reflective color band of a specific color.
  • FIG. 1 is a plan view of a display device according to an exemplary embodiment of the present invention.
  • FIG. 2 is a partially enlarged view illustrating a portion of sub-pixels in a display area of the display device of FIG. 1.
  • FIG. 3 is a cross-sectional view taken along line II′ of FIG. 2.
  • FIG. 4 is a cross-sectional view taken along line II-II' of FIG. 1.
  • FIG. 5 is a cross-sectional view of a display device according to an exemplary embodiment of the present invention.
  • FIG. 6 is a diagram illustrating a reflective color band of a flexible display device when the configuration of the present invention is not applied.
  • 7A and 7B are scanning electron microscope (SEM) photographs of cross-sections of portions corresponding to the first sub-pixel and the second sub-pixel of the flexible display when the configuration of the present invention is not applied.
  • FIG. 8 is a block diagram illustrating an electronic device according to embodiments of the present invention.
  • FIG. 9A is a diagram illustrating an example in which the electronic device of FIG. 8 is implemented as a television.
  • FIG. 9B is a diagram illustrating an example in which the electronic device of FIG. 8 is implemented as a smartphone.
  • FIG. 1 is a plan view of a display device according to an exemplary embodiment of the present invention.
  • the display device 10 may include a display area DA in which an image is displayed and a peripheral area PA surrounding the display area.
  • the peripheral area PA may include a bending area BA, which is a portion where the display device 10 is bent, and a pad area PAD to which an external driver is connected.
  • FIG. 2 is a partially enlarged view illustrating a portion of sub-pixels in a display area of the display device of FIG. 1.
  • 3 is a cross-sectional view taken along line II′ of FIG. 2.
  • 4 is a cross-sectional view taken along line II-II' of FIG. 1.
  • the display device may include a plurality of sub-pixels arranged in a matrix form along a first direction D1 and a second direction D2 crossing the first direction D1.
  • the sub-pixels may include a first sub-pixel PX1, a second sub-pixel PX2, and a third sub-pixel PX3, and each of the first to third sub-pixels is a red sub-pixel , May be a green sub-pixel and a blue sub-pixel.
  • Pixel circuits corresponding to each sub-pixel may be formed.
  • the inorganic insulating layer INO which will be described later, may be partitioned to correspond to each of the sub-pixels by the opening area OA filled with the first organic insulating pattern OL1.
  • the opening area OA may form a lattice shape along the first direction D1 and the second direction D2 on a plane.
  • signal lines for example, a scan signal line, a data signal line, and the like crossing the plurality of pixel circuits may be formed to cross the plurality of pixel circuits through the bridge electrode BRE.
  • the display device in the display area DA, includes a base substrate 100, a buffer layer 110, first to third active patterns ACT1, ACT2, and ACT3, and a gate insulating layer 120. ), a gate electrode layer, a first inorganic insulating layer 130, a first conductive pattern CON1, a second inorganic insulating layer 140, a second conductive pattern CON2, a third inorganic insulating layer 150, and a third Conductive pattern CON3, first organic insulating pattern OL1, insulating layer 160, fourth conductive pattern CON4, second organic insulating layer OL2, third organic insulating pattern OL3, fourth organic Insulation layer OL4, first pixel electrode PE1, second pixel electrode PE2, third pixel electrode PE3, pixel defining layer PDL, first emission layer EL1, second emission layer EL2 , A third emission layer EL3, a counter electrode CE, a thin film encapsulation layer TFE, a light blocking portion BM, and a color filter layer CF.
  • the base substrate 100 may include a flexible substrate.
  • the base substrate 100 may have a curved surface and may include a transparent insulating material suitable for supporting stacked conductive patterns and layers.
  • the base substrate 100 may include polyimide, polycarbonate, polyethylene, or the like.
  • the base substrate 100 may include a first polyimide layer 101, a first barrier layer 102 disposed on the first polyimide layer 101, and the first barrier layer 102. It may have a laminated structure including a second polyimide layer 103 disposed on and a second barrier layer 104 disposed on the second polyimide layer 103.
  • the buffer layer 110 may be disposed on the base substrate 100.
  • the buffer layer 110 may provide a flat surface on the upper surface of the base substrate 100 and may prevent diffusion of moisture or impurities.
  • the buffer layer 110 may include an inorganic insulating material.
  • the buffer layer 110 may include an inorganic insulating material such as a silicon compound or a metal oxide.
  • the first to third active patterns ACT1, ACT2, and ACT3 may be disposed on the buffer layer 110.
  • the first to third active patterns ACT1, ACT2, and ACT3 may include amorphous silicon, polycrystalline silicon, or the like. According to another embodiment, the first to third active patterns ACT1, ACT2, and ACT3 may include an oxide semiconductor. Each of the first to third active patterns ACT1, ACT2, and ACT3 may include a drain region and a source region doped with impurities, and a channel region between the drain region and the source region.
  • the gate insulating layer 120 may be disposed on the buffer layer 110 on which the first to third active patterns ACT1, ACT2, and ACT3 are disposed.
  • the gate insulating layer 120 may include an inorganic insulating material such as a silicon compound or a metal oxide.
  • the gate electrode layer may be disposed on the gate insulating layer 120.
  • the gate electrode layer may include a first gate electrode GE1, a second gate electrode GE2, and a third gate electrode GE3.
  • the first gate electrode GE1 may be disposed to overlap the channel region of the first active pattern ACT1.
  • the second gate electrode GE2 may be disposed to overlap the channel region of the second active pattern ACT2.
  • the third gate electrode GE3 may be disposed to overlap the channel region of the third active pattern ACT3.
  • the gate electrode layer may be formed of a metal, an alloy, a metal nitride, a conductive metal oxide, a transparent conductive material, or the like.
  • the first active pattern ACT1 and the first gate electrode GE1 may be included in the first thin film transistor TFT1 constituting the pixel circuit of the first sub-pixel PX1.
  • the second active pattern ACT2 and the second gate electrode GE2 may be included in the second thin film transistor TFT2 constituting the pixel circuit of the first sub-pixel PX2.
  • the third active pattern ACT3 and the third gate electrode GE3 may be included in the third thin film transistor TFT3 constituting the pixel circuit of the third sub-pixel PX3.
  • the first to third thin film transistors may be thin film transistors having a top-gate structure.
  • this is exemplary, and the structure of the thin film transistor is not limited thereto.
  • the thin film transistor may be a thin film transistor having a bottom-gate structure.
  • the first inorganic insulating layer 130 may be disposed on the gate insulating layer 120 on which the gate electrode layer is disposed.
  • the first inorganic insulating layer 130 may include an inorganic insulating material such as a silicon compound or a metal oxide.
  • the first conductive pattern CON1 may be disposed on the first inorganic insulating layer 130.
  • the first conductive pattern CON1 may form a part of the pixel circuit.
  • the first conductive pattern CON1 may be formed using a metal, an alloy, a metal nitride, a conductive metal oxide, a transparent conductive material, or the like.
  • the second inorganic insulating layer 140 may be disposed on the first inorganic insulating layer 130 on which the first conductive pattern CON1 is disposed.
  • the second inorganic insulating layer 140 may include an inorganic insulating material such as a silicon compound and a metal oxide.
  • the second conductive pattern CON2 may be disposed on the second inorganic insulating layer 140.
  • the second conductive pattern CON2 may form a part of the pixel circuit.
  • the second conductive pattern CON2 may be formed using a metal, an alloy, a metal nitride, a conductive metal oxide, a transparent conductive material, or the like.
  • the third inorganic insulating layer 150 may be disposed on the second inorganic insulating layer 140 on which the second conductive pattern CON2 is disposed.
  • the third inorganic insulating layer 150 may include an inorganic insulating material such as a silicon compound and a metal oxide.
  • the buffer layer 110, the gate insulating layer 120, the first inorganic insulating layer 130, the second inorganic insulating layer 140, and the third inorganic insulating layer 150 are inorganic insulating layers ( INO).
  • An opening area OA may be formed in the inorganic insulating layer INO.
  • the opening area OA may be formed to overlap with the pixel defining layer PDL and the light blocking part BM, and the first organic insulating pattern OL1 is partially or completely formed in the opening area OA. Can be filled.
  • the first organic insulating pattern OL1 may be disposed in the opening area OA of the inorganic insulating layer INO.
  • the first organic insulating pattern OL1 may be formed using an organic insulating material such as a photoresist, an acrylic resin, a polyimide resin, a polyamide resin, or a siloxane-based resin.
  • the flexible display device 10 When the flexible display device 10 is bent, stress due to compressive force or tensile force may be generated in the inorganic insulating layer INO including the inorganic insulating material.
  • the opening area OA for stress relaxation may be formed in the inorganic insulating layer INO, and the first organic insulating pattern OL1 including an organic insulating material may fill the opening area OA. Accordingly, it is possible to prevent cracks or tearing in the inorganic insulating layer INO due to the stress.
  • the third conductive pattern CON3 may be disposed on the inorganic insulating layer INO and the first organic insulating pattern OL1.
  • the third conductive pattern CON3 may form a part of the pixel circuit.
  • the third conductive pattern CON3 may include a bridge electrode BRE.
  • the third conductive pattern CON3 may be formed using a metal, an alloy, a metal nitride, a conductive metal oxide, a transparent conductive material, or the like.
  • the insulating layer 160 may be disposed on the inorganic insulating layer INO on which the third conductive pattern CON3 is disposed.
  • the insulating layer 160 may include an inorganic or organic insulating material.
  • the insulating layer 160 may include a siloxane-based resin.
  • the second organic insulating layer OL2 may be disposed on the insulating layer 160.
  • the second organic insulating layer OL2 may be formed of an organic insulating material such as a photoresist, an acrylic resin, a polyimide resin, a polyamide resin, or a siloxane-based resin.
  • the fourth conductive pattern CON4 may be disposed on the second organic insulating layer OL2.
  • the fourth conductive pattern CON4 may form a part of the pixel circuit.
  • the fourth conductive pattern CON4 may be formed using a metal, an alloy, a metal nitride, a conductive metal oxide, a transparent conductive material, or the like.
  • the third organic insulating pattern OL3 may be disposed on the second organic insulating layer OL2 on which the fourth conductive pattern CON4 is disposed.
  • the third organic insulating pattern OL3 may be formed to correspond to the second sub-pixel PX2. That is, the third organic insulating pattern OL3 may be formed only at a portion overlapping the second pixel electrode PE2 and may not overlap the first and third pixel electrodes PE1 and PE3.
  • the third organic insulating pattern OL3 may be formed by using an organic insulating material such as a photoresist, an acrylic resin, a polyimide resin, a polyamide resin, or a siloxane-based resin.
  • an organic insulating material such as a photoresist, an acrylic resin, a polyimide resin, a polyamide resin, or a siloxane-based resin.
  • the third organic insulating pattern OL3 may include a siloxane-based resin.
  • the fourth organic insulating layer OL4 may be disposed on the second organic insulating layer OL2 on which the third organic insulating pattern OL3 and the fourth conductive pattern CON4 are disposed.
  • the fourth organic insulating layer OL4 may be formed of an organic insulating material such as a photoresist, an acrylic resin, a polyimide resin, a polyamide resin, or a siloxane-based resin.
  • the fourth organic insulating layer OL4 may include a polyimide resin.
  • the third organic insulating pattern OL3 and the fourth organic insulating layer OL4 contain different materials, but are not limited thereto, and the third organic insulating pattern OL3 and the fourth The organic insulating layer OL4 may also include the same material.
  • the first pixel electrode PE1, the second pixel electrode PE2, and the third pixel electrode PE3 may be disposed on the fourth organic insulating layer OL4.
  • the first pixel electrode PE1 may be electrically connected to the first thin film transistor TFT1 through a pixel circuit of the first sub-pixel PX1.
  • the second pixel electrode PE2 may be electrically connected to the second thin film transistor TFT2 through a pixel circuit of the second sub-pixel PX2.
  • the third pixel electrode PE3 may be electrically connected to the third thin film transistor TFT3 through a pixel circuit of the third sub-pixel PX3.
  • the first to third pixel electrodes PE1, PE2, and PE3 may be formed using a reflective material or a light-transmitting material.
  • the first to third pixel electrodes PE1, PE2, and PE3 have a single layer structure including a metal film, an alloy film, a metal nitride film, a conductive metal oxide film, and/or a transparent conductive material film, or It can be formed in a multilayer structure.
  • the pixel circuits disposed under the first to third pixel electrodes PE1, PE2, and PE3 are formed of the first to third pixel electrodes PE1, PE2, and PE3.
  • Different types of step structures can be formed by differences in arrangement and structure. Accordingly, although the first to third pixel electrodes PE1, PE2, and PE3 are shown as a plane in the drawing, the first to third pixel electrodes PE1, PE2, and PE3 have fine curves and inclinations, and the first to third pixel electrodes PE1, PE2 and PE3 A reflective color band of a specific color may occur due to the deviation of the curvature and inclination of (See Figs. 6, 7a and 7b)
  • the third organic insulating pattern OL3 overlaps with the second pixel electrode PE2 and does not overlap with the first and third pixel electrodes PE1 and PE3. It has a structure, and since the third organic insulating pattern OL3 may serve to alleviate the curvature and slope of the second pixel electrode PE2, it is possible to prevent the occurrence of a reflective color band of a specific color. .
  • the pixel defining layer PDL may be disposed on the fourth organic insulating layer OL4 on which the first to third pixel electrodes PE1, PE2, and PE3 are disposed.
  • the pixel defining layer PDL may be formed using an organic material, an inorganic material, or the like.
  • the pixel defining layer PDL may be formed using a photoresist, a polyacrylic resin, a polyimide resin, an acrylic resin, a silicone compound, or the like.
  • the pixel defining layer PDL may be etched to form an opening partially exposing the first to third pixel electrodes PE1, PE2, and PE3.
  • An emission area and a non-emission area of the display device may be defined by the opening of the pixel defining layer PDL.
  • a portion in which the opening of the pixel definition layer PDL is located may correspond to the emission area
  • the non-emission area may correspond to a portion adjacent to the opening of the pixel definition layer PDL. .
  • the first to third light emitting layers EL1, EL2, and EL3 may be disposed on the first to third pixel electrodes PE1, PE2, and PE3 exposed through the opening of the pixel defining layer PDL. .
  • the first to third emission layers EL1, EL2, and EL3 may extend on sidewalls of the openings of the pixel defining layer PDL.
  • the emission layer 182 is a multilayer including an organic emission layer (EL), a hole injection layer (HIL), a hole transport layer (HTL), an electron transport layer (ETL), an electron injection layer (EIL), and the like. It can have a structure.
  • the organic emission layer, the hole injection layer, the hole transport layer, the electron transport layer, the electron injection layer, and the like may be formed in common to correspond to a plurality of pixels.
  • the organic emission layers of the first to third emission layers EL1, EL2, and EL3 may be formed using light-emitting materials capable of generating different color lights such as red light, green light, and blue light according to each pixel of the display device.
  • the organic emission layer of the first to third emission layers EL1, EL2, and EL3 emits white light by stacking a plurality of light emitting materials capable of implementing different color lights such as red light, green light, and blue light. It can also have a structure to In this case, the light emitting structures are commonly formed to correspond to a plurality of pixels, and each of the pixels may be classified by the color filter layer CF.
  • the counter electrode CE may be disposed on the pixel defining layer PDL and the first to third emission layers EL1, EL2, and EL3.
  • the second electrode 183 may include a light-transmitting material or a reflective material.
  • the counter electrode CE may also have a single-layer structure or a multi-layer structure including a metal film, an alloy film, a metal nitride film, a conductive metal oxide film, and/or a transparent conductive material film.
  • the thin film encapsulation layer TFE may be disposed on the counter electrode CE.
  • the thin film encapsulation layer (TFE) may prevent penetration of external moisture and oxygen.
  • the thin film encapsulation layer TFE may include at least one organic layer and at least one inorganic layer. At least one organic layer and at least one inorganic layer may be alternately stacked with each other.
  • the thin film encapsulation layer TFE may include two inorganic layers and an organic layer therebetween, but is not limited thereto.
  • a sealing substrate may be provided to block the penetration of outside air and moisture into the display device.
  • the light blocking part BM and the color filter layer CF may be disposed on the thin film encapsulation layer TFE.
  • the light blocking part BM may include a material that blocks light. It may be disposed to overlap with the opening area OA of the inorganic insulating layer INO and the pixel defining layer PDL.
  • the color filter layer CF may include red, green, and blue color filter layers corresponding to emission colors of the first to third emission layers EL1, EL2, and EL3. Meanwhile, when the emission layers EL1, EL2, and EL3 have different colors, the color filter layer CF includes color filter layers having a color corresponding to the color of the emission layers.
  • a low temperature color filter that can be manufactured in a low temperature process of 100°C or less may be used. Such a low-temperature color filter may be manufactured using an organic material in which a curing process by ultraviolet rays is performed at a temperature of about 100°C or less. In this case, the color filter layer CF may be directly formed on the thin film encapsulation layer TFE through a low temperature process. Accordingly, as a method for improving outdoor visibility, there is no need to apply an additional polarization film.
  • the display device in the bending area BA, includes a base substrate 100, an inorganic insulating layer INO, a first organic insulating pattern OL1, and an insulating layer 160. , A second organic insulating layer OL2, a fourth conductive pattern CON4, a third organic insulating pattern OL3, a fourth organic insulating layer OL4, a pixel defining layer PDL, and a thin film encapsulation layer TFE. Can include.
  • the base substrate 100 may include a first polyimide layer 101, a first barrier layer 102, a second polyimide layer 103 and a second barrier layer 104.
  • the inorganic insulating layer INO may include a buffer layer 110, a gate insulating layer 120, a first inorganic insulating layer 130, a second inorganic insulating layer 140, and a third inorganic insulating layer 150. have.
  • a bending opening formed by partially removing the inorganic insulating layer INO may be formed, and the first organic insulating pattern OL1 may be disposed in the bending opening. That is, the bending opening may include the third inorganic insulating layer 150, the second inorganic insulating layer 140, the first inorganic insulating layer 130, the gate insulating layer 120, the buffer layer 110, and It may be formed through the second barrier layer 104, and the first organic insulating pattern OL1 and the second organic insulating layer OL2 may fill the bending opening.
  • FIG. 5 is a cross-sectional view of a display device according to an exemplary embodiment of the present invention.
  • the display device is substantially the same as the display device of FIGS. 1 to 4 except for a location where the third organic insulating pattern OL3 is formed. Therefore, repeated description is omitted.
  • the display device includes a base substrate 100, a buffer layer 110, first to third active patterns ACT1, ACT2, and ACT3, a gate insulating layer 120, a gate electrode layer, a first inorganic insulating layer 130, and 1 conductive pattern CON1, second inorganic insulating layer 140, second conductive pattern CON2, third inorganic insulating layer 150, third conductive pattern CON3, first organic insulating pattern OL1,
  • TFE encapsulation layer
  • BM light blocking portion
  • CF color filter
  • the first sub-pixel PX1 where the first pixel electrode PE1 is positioned is a red sub-pixel
  • the second sub-pixel PX2 where the second pixel electrode PE2 is positioned is a green sub-pixel
  • the third sub-pixel PX3 on which the third pixel electrode PE3 is located may be a blue sub-pixel.
  • the third organic insulating pattern OL3 is disposed to overlap the first pixel electrode PE1 and the third pixel electrode PE3, and the second pixel It may not overlap with the electrode PE2.
  • FIG. 6 is a diagram illustrating a reflective color band of a flexible display device when the configuration of the present invention is not applied.
  • 7A and 7B are scanning electron microscope (SEM) photographs of cross-sections of portions corresponding to the first sub-pixel and the second sub-pixel of the flexible display when the configuration of the present invention is not applied.
  • a step difference occurs under the first pixel electrode PE1 due to a complex wiring structure disposed under the first pixel electrode PE1.
  • FIG. 7B due to the complex wiring structure disposed under the second pixel electrode PE2 and the bridge electrode disposed in the opening area OA, the step difference and the lower portion of the second pixel electrode PE2 It can be seen that the inclination remains different from that of the first pixel electrode PE1.
  • the wiring structure under the pixel electrode is complex, and the difference in the lower step and the slope of each of the pixel electrodes of the red, green, and blue sub-pixels occur due to the structure of the bridge electrode, etc. It can be thought of as the color band being observed.
  • a third organic insulating pattern is disposed under a pixel electrode corresponding to at least one sub-pixel, and a third organic insulating pattern is disposed under a pixel electrode corresponding to at least one other sub-pixel. Since it has an asymmetric structure that is not arranged, it can be seen that it is possible to prevent the occurrence of a reflective color band of a specific color.
  • FIG. 8 is a block diagram illustrating an electronic device according to embodiments of the present invention
  • FIG. 9A is a diagram illustrating an example in which the electronic device of FIG. 8 is implemented as a television
  • FIG. 9B is a smart phone. It is a diagram showing an example implemented as.
  • the electronic device 500 includes a processor 510, a memory device 520, a storage device 530, an input/output device 540, a power supply 550, and a display device 560.
  • the display device 560 may correspond to the display device of FIG. 1.
  • the electronic device 500 may further include several ports capable of communicating with a video card, a sound card, a memory card, a USB device, or the like, or with other systems.
  • the electronic device 500 may be implemented as a rollable television.
  • the electronic device 500 may be implemented as a foldable smartphone.
  • the electronic device 500 includes a mobile phone, a video phone, a smart pad, a smart watch, a tablet PC, a vehicle navigation system, a computer monitor, a notebook computer, and a head mounted display. display; HMD), etc.
  • the processor 510 may perform specific calculations or tasks.
  • the processor 510 may be a micro processor, a central processing unit (CPU), an application processor (AP), or the like.
  • the processor 510 may be connected to other components through an address bus, a control bus, and a data bus.
  • the processor 510 may also be connected to an expansion bus such as a Peripheral Component Interconnect (PCI) bus.
  • the memory device 520 may store data necessary for the operation of the electronic device 500.
  • the memory device 520 includes an Erasable Programmable Read-Only Memory (EPROM) device, an Electrically Erasable Programmable Read-Only Memory (EEPROM) device, a flash memory device, and a programmable memory device.
  • EPROM Erasable Programmable Read-Only Memory
  • EEPROM Electrically Erasable Programmable Read-Only Memory
  • PRAM Phase Change Random Access Memory
  • RRAM Resistance Random Access Memory
  • NFGM Nano Floating Gate Memory
  • NFGM Polymer Random Access Memory
  • MRAM Magnetic Nonvolatile memory devices
  • MRAM Random Access Memory
  • FRAM Ferroelectric Random Access Memory
  • DRAM Dynamic Random Access Memory
  • SRAM Static Random Access Memory
  • the storage device 530 may include a solid state drive (SSD), a hard disk drive (HDD), a CD-ROM, and the like.
  • the input/output device 540 may include an input means such as a keyboard, a keypad, a touch pad, a touch screen, and a mouse, and an output means such as a speaker or a printer.
  • the power supply 550 may supply power required for the operation of the electronic device 500.
  • the display device 560 may be connected to other components through the buses or other communication links. According to an embodiment, the display device 560 may be included in the input/output device 540. As described above, in the display device 560, a third organic insulating pattern is disposed under a pixel electrode corresponding to at least one sub-pixel, and a third organic insulating pattern is disposed under a pixel electrode corresponding to at least one other sub-pixel. Since it has an asymmetric structure in which the pattern is not arranged, it is possible to prevent the occurrence of a reflective color band of a specific color.
  • the present invention can be applied to an organic light emitting display device and various electronic devices including the same.
  • the present invention can be applied to a mobile phone, a smart phone, a video phone, a smart pad, a smart watch, a tablet PC, a vehicle navigation, a television, a computer monitor, a notebook computer, a head mounted display, and the like.
  • base substrate 110 buffer layer
  • gate insulating layer 130 first inorganic insulating layer
  • TFT1, TFT2, TFT3 first to third thin film transistors
  • PDL pixel defining layer
  • PE1, PE2, PE3 first to third pixel electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 연성의 베이스 기판, 상기 베이스 기판 상에 배치되는 제1 액티브 패턴 및 제2 액티브 패턴, 상기 제1 및 제2 액티브 패턴 상에 배치되고, 개구 영역을 정의하는 무기 절연층, 상기 개구 영역 내에 배치되는 제1 유기 절연 패턴, 상기 제1 유기 절연 패턴 상에 배치되는 브릿지 전극, 상기 브릿지 전극 상에 배치되는 제2 유기 절연층, 상기 제2 유기 절연층 상에 배치되는 제4 유기 절연층, 상기 제4 유기 절연층 상에 배치되고, 상기 제1 액티브 패턴과 전기적으로 연결되는 제1 화소 전극 및 상기 제2 액티브 패턴과 전기적으로 연결되는 제2 화소 전극, 및 상기 제2 유기 절연층과 상기 제4 유기 절연층 사이에 배치되고, 상기 제2 화소 전극과 중첩하고, 상기 제1 화소 전극과는 중첩하지 않는 제3 유기 절연 패턴을 포함한다.

Description

표시 장치
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 표시 품질이 향상된 플렉서블(flexible) 표시 장치에 관한 것이다.
최근 들어, 기술의 발전에 힘입어 소형, 경량화 되면서 성능은 더욱 뛰어난 디스플레이 제품들이 생산되고 있다. 지금까지 디스플레이 장치에는 기존 브라운관 텔레비전(cathode ray tube: CRT)이 성능이나 가격 면에서 많은 장점을 가지고 널리 사용되었으나, 소형화 또는 휴대성의 측면에서 CRT의 단점을 극복하고, 소형화, 경량화 및 저전력 소비 등의 장점을 갖는 표시 장치, 예를 들면 플라즈마 표시 장치, 액정 표시 장치 및 유기 발광 표시 장치 등이 주목을 받고 있다.
상기 유기 발광 표시(organic light emitting display, OLED) 소자는 양극(anode)으로부터 제공되는 정공들과 음극(cathode)으로부터 제공되는 전자들이 상기 양극 및 상기 음극 사이의 발광층에서 결합하여 광을 출사할 수 있다. 상기 유기 발광 표시소자를 사용하면, 시야각이 넓고, 응답속도가 빠르며, 두께가 얇고, 전력소모가 낮은 표시장치를 구현할 수 있는 장점이 있다.
최근에는 상기 유기 발광 표시소자를 이용하여, 휘어질 수 있는 플렉서블(flexible) 표시 장치를 구현하기 위한 기술들이 개발되고 있다. 상기 플렉서블 표시 장치는 일반적인 표시 장치(rigid) 대비 구조가 복잡하여, 표시 품질이 떨어지는 경우가 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 품질이 향상된 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 연성의 베이스 기판, 상기 베이스 기판 상에 배치되는 제1 액티브 패턴 및 제2 액티브 패턴, 상기 제1 및 제2 액티브 패턴 상에 배치되고, 개구 영역을 정의하는 무기 절연층, 상기 개구 영역 내에 배치되는 제1 유기 절연 패턴, 상기 제1 유기 절연 패턴 상에 배치되는 브릿지 전극, 상기 브릿지 전극 상에 배치되는 제2 유기 절연층, 상기 제2 유기 절연층 상에 배치되는 제4 유기 절연층, 상기 제4 유기 절연층 상에 배치되고, 상기 제1 액티브 패턴과 전기적으로 연결되는 제1 화소 전극 및 상기 제2 액티브 패턴과 전기적으로 연결되는 제2 화소 전극, 및 상기 제2 유기 절연층과 상기 제4 유기 절연층 사이에 배치되고, 상기 제2 화소 전극과 중첩하고, 상기 제1 화소 전극과는 중첩하지 않는 제3 유기 절연 패턴을 포함한다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 베이스 기판 상에 배치되는 제3 액티브 패턴, 및 상기 제4 유기 절연층 상에 배치되고, 상기 제3 액티브 패턴과 전기적으로 연결되는 제3 화소 전극을 더 포함할 수 있다. 상기 제3 유기 절연 패턴은 상기 제3 화소 전극과 중첩하지 않을 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 화소 전극은 적색 서브 화소에 대응하고, 상기 제2 화소 전극은 녹색 서브 화소에 대응하고, 상기 제3 화소 전극은 청색 서브 화소에 대응할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 베이스 기판 상에 배치되는 제3 액티브 패턴, 및 상기 제4 유기 절연층 상에 배치되고, 상기 제3 액티브 패턴과 전기적으로 연결되는 제3 화소 전극을 더 포함할 수 있다. 상기 제3 유기 절연 패턴은 상기 제3 화소 전극과 중첩할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 화소 전극은 녹색 서브 화소에 대응하고, 상기 제2 화소 전극은 적색 서브 화소에 대응하고, 상기 제3 화소 전극은 청색 서브 화소에 대응할 수 있다.
본 발명의 일 실시예에 있어서, 평면에서 볼 때, 상기 무기 절연층은 상기 개구 영역에 의해, 복수의 서브 화소들에 대응되도록 구획될 수 있다.
본 발명의 일 실시예에 있어서, 평면에서 볼 때, 상기 개구 영역은 격자형태를 이룰 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제4 유기 절연층 상에 배치되는 화소 정의막, 제1 화소 전극 상에 배치되는 발광층, 및 상기 발광층 상에 배치되는 대향 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 대향 전극 상에 배치되는 박막 봉지층, 상기 박막 봉지층 상에 배치되는 컬러 필터층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 화소 전극과 상기 제1 액티브 패턴은 제1 서브 화소의 화소 회로에 포함될 수 있다. 상기 제2 화소 전극과 상기 제2 액티브 패턴은 제2 서브 화소의 화소 회로에 포함될 수 있다. 상기 브릿지 전극은 상기 제1 서브 화소와 상기 제2 서브 화로를 서로 전기적으로 연결할 수 있다.
본 발명의 일 실시예에 있어서, 상기 무기 절연층은, 상기 베이스 기판 상에 배치되는 버퍼층, 상기 버퍼층 상에 배치되는 게이트 절연층, 및 상기 게이트 절연층 상에 배치되는 복수의 무기 절연층들을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 게이트 절연층 상에 배치되고, 상기 제1 액티브 패턴과 중첩하는 제1 게이트 전극 및 상기 제2 액티브 패턴과 중첩하는 제2 게이트 전극, 상기 게이트 절연층 상에 배치되는 제1 무기 절연층, 상기 제1 무기 절연층 상에 배치되는 제1 도전 패턴, 상기 제1 도전 패턴 상에 배치되는 제2 무기 절연층, 상기 제2 무기 절연층 상에 배치되는 제2 도전 패턴, 상기 제2 도전 패턴 상에 배치되는 제3 무기 절연층, 상기 제3 무기 절연층 상에 배치되는 제3 도전 패턴, 상기 제3 도전 패턴 상에 배치되는 절연층, 상기 절연층 상에 배치되는 제4 도전 패턴을 더 포함할 수 있다. 상기 제1 내지 제3 무기 절연층은 상기 무기 절연층에 포함될 수 있다. 상기 제4 도전 패턴 과 상기 제2 화소 전극 사이에 상기 제3 유기 절연 패턴 및 상기 제4 유기 절연층이 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 브릿지 전극은 상기 제3 도전층에 포함될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제3 유기 절연 패턴은 실록산계 수지를 포함할 수 있다. 상기 제4 유기 절연층은 폴리이미드(PI)계 수지를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제3 유기 절연 패턴과 상기 제4 유기 절연층은 서로 동일한 물질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 무기 절연층의 상기 개구 영역과 중첩하는 차광부를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제2 유기 절연층과 상기 무기 절연층 사이에 배치되고, 상기 브릿지 전극을 커버하고 유기 절연 물질을 포함하는 절연층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 베이스 기판은 영상이 표시되는 표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역을 포함할 수 있다. 상기 주변 영역에는 상기 무기 절연층이 일부 제거되어 형성된 벤딩 개구가 형성되고, 상기 벤딩 개구 내에는 상기 제1 유기 절연 패턴이 배치될 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 서로 다른 색광을 방출하는 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 포함한다. 상기 표시 장치는 연성의 베이스 기판, 상기 베이스 기판 상에 배치되는 제1 내지 제3 화소 회로들, 상기 제1 내지 제3 화소 회로들과 각각 전기적으로 연결되는 제1 내지 제3 화소 전극들, 및 상기 베이스 기판과 상기 제1 내지 제3 화소 전극들 사이에 배치되는 복수의 무기 절연층들 및 유기 절연층들을 포함한다. 평면에서 볼 때, 상기 제1 내지 제3 화소 전극들 사이에는 상기 무기 절연층이 형성되지 않은 영역인 개구 영역이 형성되고, 상기 개구 영역 내에는 상기 유기 절연층이 배치된다. 상기 제2 화소 전극과 상기 베이스 기판 사이에 배치되는 상기 유기 절연층들의 개수는 상기 제1 또는 제3 화소 전극과 상기 베이스 기판 사이에 배치되는 상기 유기 절연층들의 개수와 다르다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 개구 영역과 중첩하게 배치되는 브릿지 전극을 더 포함할 수 있다. 상기 브릿지 전극은 이웃하는 두 화소 회로들을 전기적으로 연결될 수 있다.
본 발명의 실시예들에 따르면, 표시 장치는 적어도 하나의 서브 화소에 대응하는 화소 전극 아래에는 제3 유기 절연 패턴이 배치되고, 적어도 하나의 다른 서브 화소에 대응하는 화소 전극 아래에는 제3 유기 절연 패턴이 배치되지 않는 비대칭 구조를 가지므로, 특정 색상의 반사 색 띠가 발생하는 현상을 방지할 수 있다.
또한, 무기 절연층에는 응력 완화를 위한 개구 영역이 형성되고 상기 개구 영역 내에 유기 절연 물질을 포함하는 층이 채워지므로, 응력에 의해 상기 무기 절연층에서 크랙이나 찢어짐이 발생하는 것을 방지할 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 표시 장치의 표시 영역의 서브 화소들의 일부를 나타낸 부분 확대도이다.
도 3은 도 2의 I-I'선을 따라 절단한 단면도이다.
도 4는 도 1의 II-II'선을 따라 절단한 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 6은 본 발명의 구성을 적용하지 않은 경우, 플렉서블 표시 장치의 반사 색 띠를 나타낸 도면이다.
도 7a 및 7b는 본 발명의 구성을 적용하지 않은 경우, 플렉서블 표시 장치의 제1 서브 화소 및 제2 서브 화소에 대응하는 부분의 단면의 주사전자현미경(SEM) 사진이다.
도 8은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 9a는 도 8의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이다.
도 9b는 도 8의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 상기 표시 장치(10)는 영상이 표시되는 표시 영역(DA) 및 상기 표시 영역을 둘러싸는 주변 영역(PA)을 포함할 수 있다. 상기 주변 영역(PA)은 상기 표시 장치(10)가 구부러지는 부분인 벤딩 영역(BA) 및 외부 구동부가 연결되는 패드 영역(PAD)을 포함할 수 있다.
도 2는 도 1의 표시 장치의 표시 영역의 서브 화소들의 일부를 나타낸 부분 확대도이다. 도 3은 도 2의 I-I'선을 따라 절단한 단면도이다. 도 4는 도 1의 II-II'선을 따라 절단한 단면도이다.
도 2 내지 4를 참조하면, 상기 표시 장치는 제1 방향(D1) 및 상기 제1 방향(D1)과 교차하는 제2 방향(D2)을 따라 매트릭스 형태로 배열되는 복수의 서브 화소들을 포함할 수 있다. 예를 들면, 상기 서브 화소들은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있고, 상기 제1 내지 제3 서브 화소들은 각각 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소일 수 있다.
각 서브 화소들에 대응하는 화소 회로들이 형성될 수 있다. 후술할 무기 절연층(INO)은 제1 유기 절연 패턴(OL1)이 채워지는 개구 영역(OA)에 의해, 각각의 서브 화소들에 대응되도록 구획될 수 있다.
즉, 상기 개구 영역(OA)은 평면상에서 상기 제1 방향(D1) 및 상기 제2 방향(D2)을 따라 격자형태를 이룰 수 있다.
한편, 복수의 화소 회로들을 가로지르는 신호 배선들 예를 들면, 스캔 신호선, 데이터 신호선 등은 브릿지 전극(BRE)을 통해 복수의 화소 회로들을 가로지르도록 형성될 수 있다.
도 3을 다시 참조하면, 상기 표시 영역(DA)에서는, 상기 표시 장치는 베이스 기판(100), 버퍼층(110), 제1 내지 제3 액티브 패턴(ACT1, ACT2, ACT3), 게이트 절연층(120), 게이트 전극층, 제1 무기 절연층(130), 제1 도전 패턴(CON1), 제2 무기 절연층(140), 제2 도전 패턴(CON2), 제3 무기 절연층(150), 제3 도전 패턴(CON3), 제1 유기 절연 패턴(OL1), 절연층(160), 제4 도전 패턴(CON4), 제2 유기 절연층(OL2), 제3 유기 절연 패턴(OL3), 제4 유기 절연층(OL4), 제1 화소 전극(PE1), 제2 화소 전극(PE2), 제3 화소 전극(PE3), 화소 정의막(PDL), 제1 발광층(EL1), 제2 발광층(EL2), 제3 발광층(EL3), 대향 전극(CE), 박막 봉지층(TFE), 차광부(BM) 및 컬러 필터층(CF)를 포함할 수 있다.
상기 베이스 기판(100)은 연성 기판을 포함할 수 있다. 상기 베이스 기판(100)은 곡면 구현이 가능하고, 적층되는 도전성 패턴 및 층들을 지지하는 데 적합한 투명한 절연 물질을 포함할 수 있다. 예를 들면, 상기 베이스 기판(100)은 폴리이미드, 폴리카보네이트, 폴리에틸렌 등을 포함할 수 있다. 예를 들면, 상기 베이스 기판(100)은 제1 폴리이미드층(101), 상기 제1 폴리이미드층(101) 상에 배치되는 제1 배리어 층(102), 상기 제1 배리어 층(102) 상에 배치되는 제2 폴리이미드층(103) 및 상기 제2 폴리미이드층(103) 상에 배치되는 제2 배리어층(104)을 포함하는 적층 구조를 가질 수 있다.
상기 버퍼층(110)은 상기 베이스 기판(100) 상에 배치될 수 있다. 상기 버퍼층(110)은 상기 베이스 기판(100)의 상부면에 평탄한 면을 제공하고 수분 또는 불순물의 확산을 방지할 수 있다. 상기 버퍼층(110)은 무기 절연 물질을 포함할 수 있다. 상기 버퍼층(110)은 실리콘 화합물, 금속 산화물 등의 무기 절연 물질을 포함할 수 있다.
상기 제1 내지 제3 액티브 패턴(ACT1, ACT2, ACT3)이 상기 버퍼층(110) 상에 배치될 수 있다.
상기 제1 내지 제3 액티브 패턴(ACT1, ACT2, ACT3)은 비정질 실리콘, 다결정 실리콘 등을 포함할 수 있다. 다른 실시예에 따르면, 상기 제1 내지 제3 액티브 패턴(ACT1, ACT2, ACT3)은 산화물 반도체를 포함할 수 있다. 각각의 상기 제1 내지 제3 액티브 패턴(ACT1, ACT2, ACT3)은 불순물이 도핑(doping)된 드레인 영역과 소스 영역 및 상기 드레인 영역과 상기 소스 영역 사이의 채널 영역을 포함할 수 있다.
상기 게이트 절연층(120)은 상기 제1 내지 제3 액티브 패턴(ACT1, ACT2, ACT3)이 배치된 상기 버퍼층(110) 상에 배치될 수 있다. 상기 게이트 절연층(120)은 실리콘 화합물, 금속 산화물 등의 무기 절연 물질을 포함할 수 있다.
상기 게이트 전극층이 상기 게이트 절연층(120) 상에 배치될 수 있다. 상기 게이트 전극층은 제1 게이트 전극(GE1), 제2 게이트 전극(GE2), 제3 게이트 전극(GE3)을 포함할 수 있다. 상기 제1 게이트 전극(GE1)은 상기 제1 액티브 패턴(ACT1)의 상기 채널 영역과 중첩하게 배치될 수 있다. 상기 제2 게이트 전극(GE2)은 상기 제2 액티브 패턴(ACT2)의 상기 채널 영역과 중첩하게 배치될 수 있다. 상기 제3 게이트 전극(GE3)은 상기 제3 액티브 패턴(ACT3)의 상기 채널 영역과 중첩하게 배치될 수 있다. 상기 게이트 전극층은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 제1 액티브 패턴(ACT1) 및 상기 제1 게이트 전극(GE1)은 제1 서브 화소(PX1)의 화소 회로를 구성하는 제1 박막 트랜지스터(TFT1)에 포함될 수 있다. 상기 제2 액티브 패턴(ACT2) 및 상기 제2 게이트 전극(GE2)은 제1 서브 화소(PX2)의 화소 회로를 구성하는 제2 박막 트랜지스터(TFT2)에 포함될 수 있다. 상기 제3 액티브 패턴(ACT3) 및 상기 제3 게이트 전극(GE3)은 제3 서브 화소(PX3)의 화소 회로를 구성하는 제3 박막 트랜지스터(TFT3)에 포함될 수 있다.
상기 제1 내지 제3 박막 트랜지스터들은 탑-게이트 구조를 갖는 박막 트랜지스터일 수 있다. 그러나, 이는 예시적인 것으로서, 상기 박막 트랜지스터의 구조는 이에 한정되지 않는다. 예를 들어, 상기 박막 트랜지스터는 바텀-게이트 구조를 갖는 박막 트랜지스터일 수 있다.
상기 제1 무기 절연층(130)은 상기 게이트 전극층이 배치된 상기 게이트 절연층(120) 상에 배치될 수 있다. 상기 제1 무기 절연층(130)은 실리콘 화합물, 금속 산화물 등의 무기 절연 물질을 포함할 수 있다.
상기 제1 도전 패턴(CON1)이 상기 제1 무기 절연층(130) 상에 배치될 수 있다. 상기 제1 도전 패턴(CON1)은 상기 화소 회로의 일부를 구성할 수 있다. 상기 제1 도전 패턴(CON1)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 제2 무기 절연층(140)은 상기 제1 도전 패턴(CON1)이 배치된 상기 제1 무기 절연층(130) 상에 배치될 수 있다. 상기 제2 무기 절연층(140)은 실리콘 화합물, 금속 산화물 등의 무기 절연 물질을 포함할 수 있다.
상기 제2 도전 패턴(CON2)은 상기 제2 무기 절연층(140) 상에 배치될 수 있다. 상기 제2 도전 패턴(CON2)은 상기 화소 회로의 일부를 구성할 수 있다. 상기 제2 도전 패턴(CON2)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 제3 무기 절연층(150)은 상기 제2 도전 패턴(CON2)이 배치된 상기 제2 무기 절연층(140) 상에 배치될 수 있다. 상기 제3 무기 절연층(150)은 실리콘 화합물, 금속 산화물 등의 무기 절연 물질을 포함할 수 있다.
여기서, 상기 버퍼층(110), 상기 게이트 절연층(120), 상기 제1 무기 절연층(130), 상기 제2 무기 절연층(140) 및 상기 제3 무기 절연층(150)은 무기 절연층(INO)에 포함될 수 있다.
상기 무기 절연층(INO)에는 개구 영역(OA)이 형성될 수 있다. 상기 개구 영역(OA)은 상기 화소 정의막(PDL) 및 상기 차광부(BM)와 중첩하게 형성될 수 있으며, 상기 개구 영역(OA)에는 상기 제1 유기 절연 패턴(OL1)이 부분적으로 또는 완전히 채워질 수 있다.
상기 제1 유기 절연 패턴(OL1)은 상기 무기 절연층(INO)의 상기 개구 영역(OA) 내에 배치될 수 있다. 상기 제1 유기 절연 패턴(OL1)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등의 유기 절연 물질을 사용하여 형성될 수 있다.
플렉서블한 상기 표시 장치(10)가 휘어질 때, 무기 절연 물질을 포함하는 상기 무기 절연층(INO)에는 압축력 또는 인장력에 의한 응력이 발생할 수 있다. 상기 무기 절연층(INO)에는 응력 완화를 위한 상기 개구 영역(OA)이 형성되고 유기 절연 물질을 포함하는 상기 제1 유기 절연 패턴(OL1)이 상기 개구 영역(OA)을 채울 수 있다. 따라서, 상기 응력에 의해 상기 무기 절연층(INO)에서 크랙이나 찢어짐이 발생하는 것을 방지할 수 있다.
상기 제3 도전 패턴(CON3)은 상기 무기 절연층(INO) 및 상기 제1 유기 절연 패턴(OL1) 상에 배치될 수 있다. 상기 제3 도전 패턴(CON3)은 상기 화소 회로의 일부를 구성할 수 있다. 상기 제3 도전 패턴(CON3)은 브릿지 전극(BRE)을 포함할 수 있다. 상기 제3 도전 패턴(CON3)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 절연층(160)은 상기 제3 도전 패턴(CON3)이 배치된 상기 무기 절연층(INO) 상에 배치될 수 있다. 상기 절연층(160)은 무기 또는 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 절연층(160)은 실록산계 수지를 포함할 수 있다.
상기 제2 유기 절연층(OL2)은 상기 절연층(160) 상에 배치될 수 있다. 상기 제2 유기 절연층(OL2)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등의 유기 절연 물질을 사용하여 형성될 수 있다.
상기 제4 도전 패턴(CON4)은 상기 제2 유기 절연층(OL2) 상에 배치될 수 있다. 상기 제4 도전 패턴(CON4)은 상기 화소 회로의 일부를 구성할 수 있다. 상기 제4 도전 패턴(CON4)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
상기 제3 유기 절연 패턴(OL3)이 상기 제4 도전 패턴(CON4)이 배치된 상기 제2 유기 절연층(OL2) 상에 배치될 수 있다. 상기 제3 유기 절연 패턴(OL3)은 상기 제2 서브 화소(PX2)에 대응하여 형성될 수 있다. 즉, 상기 제3 유기 절연 패턴(OL3)은 상기 제2 화소 전극(PE2)와 중첩하는 부분에만 형성되고, 상기 제1 및 제3 화소 전극(PE1, PE3)과는 중첩하지 않을 수 있다.
상기 제3 유기 절연 패턴(OL3)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등의 유기 절연 물질을 사용하여 형성될 수 있다. 예를 들면, 상기 제3 유기 절연 패턴(OL3)은 실록산계(siloxane-based) 수지를 포함할 수 있다.
상기 제4 유기 절연층(OL4)은 상기 제3 유기 절연 패턴(OL3) 및 상기 제4 도전 패턴(CON4)이 배치된 상기 제2 유기 절연층(OL2) 상에 배치될 수 있다. 상기 제4 유기 절연층(OL4)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등의 유기 절연 물질을 사용하여 형성될 수 있다. 예를 들면, 상기 제4 유기 절연층(OL4)은 폴리이미드계 수지를 포함할 수 있다. 여기서, 상기 제3 유기 절연 패턴(OL3)과 상기 제4 유기 절연층(OL4)은 서로 다른 물질을 포함하는 것을 설명되었으나, 이에 한정되지 않고, 상기 제3 유기 절연 패턴(OL3)과 상기 제4 유기 절연층(OL4)은 서로 동일한 물질을 포함할 수도 있다.
상기 제1 화소 전극(PE1), 상기 제2 화소 전극(PE2) 및 상기 제3 화소 전극(PE3)은 상기 제4 유기 절연층(OL4) 상에 배치될 수 있다. 상기 제1 화소 전극(PE1)은 상기 제1 서브 화소(PX1)의 화소 회로를 통해 상기 제1 박막 트랜지스터(TFT1)와 전기적으로 연결될 수 있다. 상기 제2 화소 전극(PE2)은 상기 제2 서브 화소(PX2)의 화소 회로를 통해 상기 제2 박막 트랜지스터(TFT2)와 전기적으로 연결될 수 있다. 상기 제3 화소 전극(PE3)은 상기 제3 서브 화소(PX3)의 화소 회로를 통해 상기 제3 박막 트랜지스터(TFT3)와 전기적으로 연결될 수 있다. 상기 표시 장치의 발광 방식에 따라, 상기 제1 내지 제3 화소 전극(PE1, PE2, PE3)은 반사성을 갖는 물질 또는 투광성을 갖는 물질을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 상기 제1 내지 제3 화소 전극(PE1, PE2, PE3)은 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
한편, 도면상에 도시되지는 않았으나, 상기 제1 내지 제3 화소 전극(PE1, PE2, PE3)의 아래에 배치되는 화소 회로들은 상기 제1 내지 제3 화소 전극들(PE1, PE2, PE3)의 배치, 구조의 차이에 의해, 서로 다른 형태의 단차 구조를 형성할 수 있다. 이에 따라, 도면상에는 평면으로 표시되어 있으나, 상기 제1 내지 제3 화소 전극(PE1, PE2, PE3)은 미세한 굴곡 및 기울기를 가지게 되며, 상기 제1 내지 제3 화소 전극(PE1, PE2, PE3)의 굴곡 및 기울기 편차에 의해, 특정 색상의 반사 색 띠가 발생할 수 있다. (도 6, 7a 및 7b 참조)
그러나, 본 실시예에 따르면, 상기 제3 유기 절연 패턴(OL3)은 상기 제2 화소 전극(PE2)과 중첩하고, 상기 제1 및 제3 화소 전극(PE1, PE3)과는 중첩하지 않는지 않는 비대칭 구조를 가지며, 상기 제3 유기 절연 패턴(OL3)이 상기 제2 화소 전극(PE2)의 굴곡 및 기울기를 완화시키는 역할을 할 수 있으므로, 특정 색상의 반사 색 띠가 발생하는 현상을 방지할 수 있다.
상기 화소 정의막(PDL)은 상기 제1 내지 제3 화소 전극들(PE1, PE2, PE3)이 배치된 상기 제4 유기 절연층(OL4) 상에 배치될 수 있다. 상기 화소 정의막(PDL)은 유기 물질, 무기 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 화소 정의막(PDL)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 따르면, 상기 화소 정의막(PDL)을 식각하여 상기 제1 내지 제3 화소 전극들(PE1, PE2, PE3)을 부분적으로 노출시키는 개구(opening)를 형성할 수 있다. 이러한 상기 화소 정의막(PDL)의 개구에 의해 상기 표시 장치의 발광 영역과 비발광 영역이 정의될 수 있다. 예를 들면, 상기 화소 정의막(PDL)의 개구가 위치하는 부분이 상기 발광 영역에 해당될 수 있으며, 상기 비발광 영역은 상기 화소 정의막(PDL)의 개구에 인접하는 부분에 해당될 수 있다.
상기 제1 내지 제3 발광층(EL1, EL2, EL3)은 상기 화소 정의막(PDL)의 개구를 통해 노출되는 상기 제1 내지 제3 화소 전극들(PE1, PE2, PE3)상에 배치될 수 있다. 또한, 상기 제1 내지 제3 발광층(EL1, EL2, EL3)은 상기 화소 정의막(PDL)의 상기 개구의 측벽 상으로 연장될 수 있다. 예시적인 실시예들에 있어서, 상기 발광층(182)은 유기 발광층(EL), 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 등을 포함하는 다층 구조를 가질 수 있다. 다른 실시예에서, 상기 유기 발광층을 제외하고, 상기 정공 주입층, 상기 정공 수송층, 상기 전자 수송층 및 상기 전자 주입층 등은 복수의 화소들에 대응되도록 공통적으로 형성될 수 있다. 상기 제1 내지 제3 발광층(EL1, EL2, EL3)의 유기 발광층은 상기 표시 장치의 각 화소에 따라 적색광, 녹색광, 청색광 등과 같은 서로 상이한 색광들을 발생시킬 수 있는 발광 물질들을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 제1 내지 제3 발광층(EL1, EL2, EL3)의 유기 발광층은 적색광, 녹색광, 청색광 등의 상이한 색광들을 구현할 수 있는 복수의 발광 물질들이 적층되어 백색광을 발광하는 구조를 가질 수도 있다. 이때, 상기 발광 구조물들은 복수의 화소들에 대응되도록 공통적으로 형성되고, 상기 컬러 필터층(CF)에 의해 각각의 화소들이 구분될 수 있다.
상기 대향 전극(CE)은 상기 화소 정의막(PDL) 및 상기 제1 내지 제3 발광층(EL1, EL2, EL3) 상에 배치될 수 있다. 상기 표시 장치의 발광 방식에 따라, 상기 제2 전극(183)은 투광성을 갖는 물질 또는 반사성을 갖는 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 상기 대향 전극(CE)도 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 박막 봉지층(TFE)이 상기 대향 전극(CE) 상에 배치될 수 있다. 상기 박막 봉지층(TFE)은 외부의 습기 및 산소의 침투를 방지할 수 있다. 상기 박막 봉지층(TFE)은 적어도 하나의 유기층과 적어도 하나의 무기층을 구비할 수 있다. 적어도 하나의 유기층과 적어도 하나의 무기층은 서로 교번적으로 적층될 수 있다. 예를 들면, 상기 박막 봉지층(TFE)은 두 개의 무기층과 이들 사이의 한개의 유기층을 포함할 수 있으나, 이에 제한되지 않는다. 다른 실시예에 있어서, 상기 박막 봉지층 대신 외기 및 수분이 상기 표시 장치 내부로 침투하는 것을 차단하기 위한 밀봉기판이 제공될 수 있다.
상기 차광부(BM) 및 컬러 필터층(CF)이 상기 박막 봉지층(TFE) 상에 배치될 수 있다.
상기 차광부(BM)는 상기 차광부(BM)는 광을 차단하는 물질을 포함할 수 있다. 상기 무기 절연층(INO)의 상기 개구 영역(OA) 및 상기 화소 정의막(PDL)과 중첩하게 배치될 수 있다.
상기 컬러 필터층(CF)은 상기 제1 내지 제3 발광층(EL1, EL2, EL3)의 발광 색상에 대응하는 적색, 녹색 및 청색 컬러 필터층을 포함할 수 있다. 한편, 상기 발광층들(EL1, EL2, EL3)이 다른 색상을 가지는 경우에는 상기 컬러 필터층(CF)는 이러한 발광층들의 색상에 대응하는 색상의 컬러 필터층들을 포함하게 된다. 상기 컬러 필터층(CF)은 100℃ 이하의 저온 공정에서 제작될 수 있는 저온 컬러 필터(Low Temperature Color Filter)가 사용될 수 있다. 이러한 저온 컬러 필터는 대략 100℃ 이하의 온도에서 자외선에 의한 경화 공정이 수행되는 유기물을 이용하여 제작될 수 있다. 이 경우에는 저온 공정을 통해 상기 박막 봉지층(TFE) 상에 상기 컬러 필터층(CF)를 직접 형성할 수 있다. 이에 따라, 야외 시인성을 향상시키기 위한 방안으로서, 추가적인 편광 필름(polarization film)을 적용할 필요가 없다.
도 4를 다시 참조하면, 상기 벤딩 영역(BA)에서는, 상기 표시 장치는 상기 표시 장치는 베이스 기판(100), 무기 절연층(INO), 제1 유기 절연 패턴(OL1), 절연층(160), 제2 유기 절연층(OL2), 제4 도전 패턴(CON4), 제3 유기 절연 패턴(OL3), 제4 유기 절연층(OL4), 화소 정의막(PDL) 및 박막 봉지층(TFE)을 포함할 수 있다.
상기 베이스 기판(100)은 제1 폴리이미드층(101), 제1 배리어 층(102), 제2 폴리이미드층(103) 및 제2 배리어층(104)을 포함할 수 있다. 상기 무기 절연층(INO)는 버퍼층(110), 게이트 절연층(120), 제1 무기 절연층(130), 제2 무기 절연층(140) 및 제3 무기 절연층(150)을 포함할 수 있다.
상기 무기 절연층(INO)이 일부 제거되어 형성된 벤딩 개구가 형성되고, 상기 벤딩 개구 내에는 상기 제1 유기 절연 패턴(OL1)이 배치될 수 있다. 즉, 상기 벤딩 개구는 상기 제3 무기 절연층(150), 상기 제2 무기 절연층(140), 상기 제1 무기 절연층(130), 상기 게이트 절연층(120), 상기 버퍼층(110) 및 상기 제2 배리어층(104)을 통해 형성될 수 있으며, 상기 제1 유기 절연 패턴(OL1) 및 상기 제2 유기 절연층(OL2)이 상기 벤딩 개구를 채울 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 5를 참조하면, 상기 표시 장치는 제3 유기 절연 패턴(OL3)이 형성된 위치를 제외하고, 도 1 내지 4의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 생략한다.
상기 표시 장치는 베이스 기판(100), 버퍼층(110), 제1 내지 제3 액티브 패턴(ACT1, ACT2, ACT3), 게이트 절연층(120), 게이트 전극층, 제1 무기 절연층(130), 제1 도전 패턴(CON1), 제2 무기 절연층(140), 제2 도전 패턴(CON2), 제3 무기 절연층(150), 제3 도전 패턴(CON3), 제1 유기 절연 패턴(OL1), 절연층(160), 제4 도전 패턴(CON4), 제2 유기 절연층(OL2), 제3 유기 절연 패턴(OL3), 제4 유기 절연층(OL4), 제1 화소 전극(PE1), 제2 화소 전극(PE2), 제3 화소 전극(PE3), 화소 정의막(PDL), 제1 발광층(EL1), 제2 발광층(EL2), 제3 발광층(EL3), 대향 전극(CE), 박막 봉지층(TFE), 차광부(BM) 및 컬러 필터층(CF)를 포함할 수 있다.
여기서, 상기 제1 화소 전극(PE1)이 위치하는 상기 제1 서브 화소(PX1)는 적색 서브 화소이고, 상기 제2 화소 전극(PE2)이 위치하는 상기 제2 서브 화소(PX2)는 녹색 서브 화소이고, 상기 제3 화소 전극(PE3)이 위치하는 상기 제3 서브 화소(PX3)은 청색 서브 화소일 수 있다.
상기 표시 장치는 도 1 내지 4의 표시 장치와 달리 상기 제3 유기 절연 패턴(OL3)이 상기 제1 화소 전극(PE1) 및 상기 제3 화소 전극(PE3)과 중첩하게 배치되고, 상기 제2 화소 전극(PE2)과는 중첩하지 않을 수 있다.
도 6은 본 발명의 구성을 적용하지 않은 경우, 플렉서블 표시 장치의 반사 색 띠를 나타낸 도면이다.
도 6을 참조하면, 본 발명의 구성을 적용하지 않은 플렉서블 표시 장치의 경우, 도면 상에서와 같이, 반사 색 띠가 관찰되었다. 도면에 나타난 바에 따르면, 상기 플렉서블 표시 장치가 화이트(white)를 표시할 때, 상측 및 좌측에는 녹색을 띄는 반사색 띠가 관찰되고, 하측 및 우측에는 청색을 띄는 반사색 띠가 관찰되어, 전체적으로 불균일한 반사 특성을 나타내었다.
도시하지 않았으나, 본 발명의 구성을 적용한 경우, 불균일한 반사 특성이 사라지고, 특정 색상의 반사 색 띠가 관찰되지 않음을 확인하였다.
도 7a 및 7b는 본 발명의 구성을 적용하지 않은 경우, 플렉서블 표시 장치의 제1 서브 화소 및 제2 서브 화소에 대응하는 부분의 단면의 주사전자현미경(SEM) 사진이다.
도 7a에 따르면, 제1 화소 전극(PE1)의 하부에 배치되는 복잡한 배선 구조에 의해, 제1 화소 전극(PE1)의 하부의 단차가 발생함을 확인할 수 있다. 또한, 도 7b에 따르면, 제2 화소 전극(PE2)의 하부에 배치되는 복잡한 배선 구조 및 개구 영역(OA)에 배치되는 브릿지 전극에 의해 전체적으로, 상기 제2 화소 전극(PE2)의 하부의 단차 및 경사도가 제1 화소 전극(PE1)의 경우와 차이가 남을 알 수 있다.
즉, 화소 전극 아래의 배선 구조가 복잡하고, 브릿지 전극 등의 구조에 의해 적색, 녹색, 청색 서브 화소의 각각의 화소 전극들의 하부 단차의 편차, 기울기 편차가 발생하며, 이에 따라, 특정 색상의 반사 색 띠가 관찰되는 것으로 생각할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 적어도 하나의 서브 화소에 대응하는 화소 전극 아래에는 제3 유기 절연 패턴이 배치되고, 적어도 하나의 다른 서브 화소에 대응하는 화소 전극 아래에는 제3 유기 절연 패턴이 배치되지 않는 비대칭 구조를 가지므로, 특정 색상의 반사 색 띠가 발생하는 현상을 방지할 수 있음을 알 수 있다.
도 8은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 9a는 도 8의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이며, 도 9b는 도 8의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 8 내지 도 9b를 참조하면, 전자 기기(500)는 프로세서(510), 메모리 장치(520), 스토리지 장치(530), 입출력 장치(540), 파워 서플라이(550) 및 표시 장치(560)를 포함할 수 있다. 이 때, 상기 표시 장치(560)는 도 1의 표시 장치에 상응할 수 있다. 상기 전자 기기(500)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 9a에 도시된 바와 같이, 상기 전자 기기(500)는 롤러블(rollable) 텔레비전으로 구현될 수 있다. 다른 실시예에서, 도 9b에 도시된 바와 같이, 상기 전자 기기(500)는 폴더블(foldable) 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서 상기 전자 기기(500)는 그에 한정되지 않는다. 예를 들어, 상기 전자 기기(500)는 휴대폰, 비디오폰, 스마트패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이(head mounted display; HMD) 등으로 구현될 수도 있다.
상기 프로세서(510)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 상기 프로세서(510)는 마이크로프로세서(micro processor), 중앙 처리 유닛(Central Processing Unit; CPU), 어플리케이션 프로세서(Application Processor; AP) 등일 수 있다. 상기 프로세서(510)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 프로세서(510)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 상기 메모리 장치(520)는 상기 전자 기기(500)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 상기 메모리 장치(520)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 상기 스토리지 장치(530)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 상기 입출력 장치(540)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 상기 파워 서플라이(550)는 상기 전자 기기(500)의 동작에 필요한 파워를 공급할 수 있다.
상기 표시 장치(560)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 표시 장치(560)는 상기 입출력 장치(540)에 포함될 수도 있다. 상술한 바와 같이, 상기 표시 장치(560)는 적어도 하나의 서브 화소에 대응하는 화소 전극 아래에는 제3 유기 절연 패턴이 배치되고, 적어도 하나의 다른 서브 화소에 대응하는 화소 전극 아래에는 제3 유기 절연 패턴이 배치되지 않는 비대칭 구조를 가지므로, 특정 색상의 반사 색 띠가 발생하는 현상을 방지할 수 있다. 또한, 무기 절연층에는 응력 완화를 위한 개구 영역이 형성되고 상기 개구 영역 내에 유기 절연 물질을 포함하는 층이 채워지므로, 응력에 의해 상기 무기 절연층에서 크랙이나 찢어짐이 발생하는 것을 방지할 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 유기 발광 표시 장치 및 이를 포함하는 다양한 전자 기기들에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션, 텔레비전, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
<부호의 설명>
100: 베이스 기판 110: 버퍼층
120: 게이트 절연층 130: 제1 무기 절연층
140: 제2 무기 절연층 150: 제3 무기 절연층
160: 절연층
TFT1, TFT2, TFT3: 제1 내지 제3 박막 트랜지스터
OL1: 제1 유기 절연 패턴
OL2: 제2 유기 절연층
OL3: 제3 유기 절연패턴
OL4: 제4 유기 절연층
PDL: 화소 정의막
PE1, PE2, PE3: 제1 내지 제3 화소 전극
EL1, EL2, EL3: 제1 내지 제3 발광층

Claims (20)

  1. 연성의 베이스 기판;
    상기 베이스 기판 상에 배치되는 제1 액티브 패턴 및 제2 액티브 패턴;
    상기 제1 및 제2 액티브 패턴 상에 배치되고, 개구 영역을 정의하는 무기 절연층;
    상기 개구 영역 내에 배치되는 제1 유기 절연 패턴;
    상기 제1 유기 절연 패턴 상에 배치되는 브릿지 전극;
    상기 브릿지 전극 상에 배치되는 제2 유기 절연층;
    상기 제2 유기 절연층 상에 배치되는 제4 유기 절연층;
    상기 제4 유기 절연층 상에 배치되고, 상기 제1 액티브 패턴과 전기적으로 연결되는 제1 화소 전극 및 상기 제2 액티브 패턴과 전기적으로 연결되는 제2 화소 전극; 및
    상기 제2 유기 절연층과 상기 제4 유기 절연층 사이에 배치되고, 상기 제2 화소 전극과 중첩하고, 상기 제1 화소 전극과는 중첩하지 않는 제3 유기 절연 패턴을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 베이스 기판 상에 배치되는 제3 액티브 패턴; 및
    상기 제4 유기 절연층 상에 배치되고, 상기 제3 액티브 패턴과 전기적으로 연결되는 제3 화소 전극을 더 포함하고,
    상기 제3 유기 절연 패턴은 상기 제3 화소 전극과 중첩하지 않는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 화소 전극은 적색 서브 화소에 대응하고, 상기 제2 화소 전극은 녹색 서브 화소에 대응하고, 상기 제3 화소 전극은 청색 서브 화소에 대응하는 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서,
    상기 베이스 기판 상에 배치되는 제3 액티브 패턴; 및
    상기 제4 유기 절연층 상에 배치되고, 상기 제3 액티브 패턴과 전기적으로 연결되는 제3 화소 전극을 더 포함하고,
    상기 제3 유기 절연 패턴은 상기 제3 화소 전극과 중첩하는 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 화소 전극은 녹색 서브 화소에 대응하고, 상기 제2 화소 전극은 적색 서브 화소에 대응하고, 상기 제3 화소 전극은 청색 서브 화소에 대응하는 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서,
    평면에서 볼 때, 상기 무기 절연층은 상기 개구 영역에 의해, 복수의 서브 화소들에 대응되도록 구획되는 것을 특징으로 하는 표시 장치.
  7. 제6 항에 있어서,
    평면에서 볼 때, 상기 개구 영역은 격자형태를 이루는 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서,
    상기 제4 유기 절연층 상에 배치되는 화소 정의막;
    제1 화소 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 대향 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  9. 제8 항에 있어서,
    상기 대향 전극 상에 배치되는 박막 봉지층;
    상기 박막 봉지층 상에 배치되는 컬러 필터층을 더 포함하는 것을 특징으로 하는 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 화소 전극과 상기 제1 액티브 패턴은 제1 서브 화소의 화소 회로에 포함되고,
    상기 제2 화소 전극과 상기 제2 액티브 패턴은 제2 서브 화소의 화소 회로에 포함되고,
    상기 브릿지 전극은 상기 제1 서브 화소와 상기 제2 서브 화로를 서로 전기적으로 연결하는 것을 특징으로 하는 표시 장치.
  11. 제1 항에 있어서,
    상기 무기 절연층은,
    상기 베이스 기판 상에 배치되는 버퍼층;
    상기 버퍼층 상에 배치되는 게이트 절연층; 및
    상기 게이트 절연층 상에 배치되는 복수의 무기 절연층들을 포함하는 것을 특징으로 하는 표시 장치.
  12. 제11 항에 있어서,
    상기 게이트 절연층 상에 배치되고, 상기 제1 액티브 패턴과 중첩하는 제1 게이트 전극 및 상기 제2 액티브 패턴과 중첩하는 제2 게이트 전극;
    상기 게이트 절연층 상에 배치되는 제1 무기 절연층;
    상기 제1 무기 절연층 상에 배치되는 제1 도전 패턴;
    상기 제1 도전 패턴 상에 배치되는 제2 무기 절연층;
    상기 제2 무기 절연층 상에 배치되는 제2 도전 패턴;
    상기 제2 도전 패턴 상에 배치되는 제3 무기 절연층;
    상기 제3 무기 절연층 상에 배치되는 제3 도전 패턴;
    상기 제3 도전 패턴 상에 배치되는 절연층;
    상기 절연층 상에 배치되는 제4 도전 패턴을 더 포함하고,
    상기 제1 내지 제3 무기 절연층은 상기 무기 절연층에 포함되고,
    상기 제4 도전 패턴 과 상기 제2 화소 전극 사이에 상기 제3 유기 절연 패턴 및 상기 제4 유기 절연층이 배치되는 것을 특징으로 하는 표시 장치.
  13. 제12 항에 있어서,
    상기 브릿지 전극은 상기 제3 도전층에 포함되는 것을 특징으로 하는 표시 장치.
  14. 제1 항에 있어서,
    상기 제3 유기 절연 패턴은 실록산계 수지를 포함하고,
    상기 제4 유기 절연층은 폴리이미드(PI)계 수지를 포함하는 것을 특징으로 하는 표시 장치.
  15. 제1 항에 있어서,
    상기 제3 유기 절연 패턴과 상기 제4 유기 절연층은 서로 동일한 물질을 포함하는 것을 특징으로 하는 표시 장치.
  16. 제1 항에 있어서,
    상기 무기 절연층의 상기 개구 영역과 중첩하는 차광부를 더 포함하는 것을 특징으로 하는 표시 장치.
  17. 제1 항에 있어서,
    상기 제2 유기 절연층과 상기 무기 절연층 사이에 배치되고, 상기 브릿지 전극을 커버하고 유기 절연 물질을 포함하는 절연층을 더 포함하는 것을 특징으로 하는 표시 장치.
  18. 제1 항에 있어서,
    상기 베이스 기판은 영상이 표시되는 표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역을 포함하고,
    상기 주변 영역에는 상기 무기 절연층이 일부 제거되어 형성된 벤딩 개구가 형성되고, 상기 벤딩 개구 내에는 상기 제1 유기 절연 패턴이 배치되는 것을 특징으로 하는 표시 장치.
  19. 서로 다른 색광을 방출하는 제1 서브 화소, 제2 서브 화소 및 제3 서브 화소를 포함하는 표시 장치에 있어서,
    연성의 베이스 기판;
    상기 베이스 기판 상에 배치되는 제1 내지 제3 화소 회로들;
    상기 제1 내지 제3 화소 회로들과 각각 전기적으로 연결되는 제1 내지 제3 화소 전극들; 및
    상기 베이스 기판과 상기 제1 내지 제3 화소 전극들 사이에 배치되는 복수의 무기 절연층들 및 유기 절연층들을 포함하고,
    평면에서 볼 때, 상기 제1 내지 제3 화소 전극들 사이에는 상기 무기 절연층이 형성되지 않은 영역인 개구 영역이 형성되고, 상기 개구 영역 내에는 상기 유기 절연층이 배치되고,
    상기 제2 화소 전극과 상기 베이스 기판 사이에 배치되는 상기 유기 절연층들의 개수는 상기 제1 또는 제3 화소 전극과 상기 베이스 기판 사이에 배치되는 상기 유기 절연층들의 개수와 다른 것을 특징으로 하는 표시 장치.
  20. 제 19항에 있어서,
    상기 개구 영역과 중첩하게 배치되는 브릿지 전극을 더 포함하고,
    상기 브릿지 전극은 이웃하는 두 화소 회로들을 전기적으로 연결하는 것을 특징으로 하는 표시 장치.
PCT/KR2020/000845 2019-06-17 2020-01-17 표시 장치 WO2020256248A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202080044269.3A CN114008790A (zh) 2019-06-17 2020-01-17 显示设备
US17/612,111 US20220254850A1 (en) 2019-06-17 2020-01-17 Display device
EP20826531.4A EP3985736A4 (en) 2019-06-17 2020-01-17 DISPLAY DEVICE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0071856 2019-06-17
KR1020190071856A KR20200144204A (ko) 2019-06-17 2019-06-17 표시 장치

Publications (1)

Publication Number Publication Date
WO2020256248A1 true WO2020256248A1 (ko) 2020-12-24

Family

ID=74040073

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/000845 WO2020256248A1 (ko) 2019-06-17 2020-01-17 표시 장치

Country Status (5)

Country Link
US (1) US20220254850A1 (ko)
EP (1) EP3985736A4 (ko)
KR (1) KR20200144204A (ko)
CN (1) CN114008790A (ko)
WO (1) WO2020256248A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4235790A3 (en) * 2022-02-24 2023-09-06 Samsung Display Co., Ltd. Display apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160088488A (ko) * 2015-01-15 2016-07-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180006534A (ko) * 2016-07-07 2018-01-18 삼성디스플레이 주식회사 표시 기판, 표시장치 및 터치패널
KR20180051318A (ko) * 2016-11-08 2018-05-16 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20190060190A (ko) * 2017-11-24 2019-06-03 엘지디스플레이 주식회사 폴더블 표시장치
KR20190061699A (ko) * 2017-11-28 2019-06-05 엘지디스플레이 주식회사 폴더블 표시장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102331566B1 (ko) * 2014-12-31 2021-11-26 삼성디스플레이 주식회사 발광 표시 장치
KR20180047585A (ko) * 2016-10-31 2018-05-10 엘지디스플레이 주식회사 발광 영역들을 포함하는 디스플레이 장치
US10330993B2 (en) * 2016-12-23 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Display device
US10707429B2 (en) * 2016-12-28 2020-07-07 Shanghai Tianma AM-OLED Co., Ltd. Flexible display panel and flexible display apparatus
KR102510569B1 (ko) * 2017-10-27 2023-03-15 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102462421B1 (ko) * 2017-11-15 2022-11-03 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160088488A (ko) * 2015-01-15 2016-07-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180006534A (ko) * 2016-07-07 2018-01-18 삼성디스플레이 주식회사 표시 기판, 표시장치 및 터치패널
KR20180051318A (ko) * 2016-11-08 2018-05-16 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20190060190A (ko) * 2017-11-24 2019-06-03 엘지디스플레이 주식회사 폴더블 표시장치
KR20190061699A (ko) * 2017-11-28 2019-06-05 엘지디스플레이 주식회사 폴더블 표시장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3985736A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4235790A3 (en) * 2022-02-24 2023-09-06 Samsung Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
CN114008790A (zh) 2022-02-01
US20220254850A1 (en) 2022-08-11
EP3985736A1 (en) 2022-04-20
EP3985736A4 (en) 2023-08-02
KR20200144204A (ko) 2020-12-29

Similar Documents

Publication Publication Date Title
WO2020017835A1 (ko) 표시 장치
WO2020091228A1 (ko) 표시 장치
US20220069057A1 (en) Display device including a power supply line that overlaps a driving circuit
WO2020075923A1 (ko) 표시 장치
US11239300B2 (en) Display apparatus and method of manufacturing the same
WO2022067931A1 (zh) 显示基板及显示装置
KR20200115925A (ko) 표시 장치
WO2015194870A1 (ko) Led 디스플레이 장치
WO2020013389A1 (ko) 디스플레이 장치
KR20170139218A (ko) 표시 장치
KR20200081626A (ko) 디스플레이 장치
WO2020256248A1 (ko) 표시 장치
US20230232686A1 (en) Display apparatus
KR20210033586A (ko) 표시 장치
WO2022050530A1 (ko) 약발광 영역을 포함하는 디스플레이 장치
WO2020096138A1 (ko) 표시 장치
US11024697B2 (en) Display apparatus and method of manufacturing the same
KR102606687B1 (ko) 표시 장치 및 이의 제조 방법
KR20210097878A (ko) 표시 장치 및 이의 제조 방법
KR20200103905A (ko) 표시 장치 및 이의 제조 방법
KR20200047832A (ko) 표시 장치 및 이의 제조 방법
WO2023044763A1 (zh) 阵列基板及显示装置
WO2024014567A1 (ko) 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
WO2024034883A1 (ko) 표시 장치 및 이의 제조 방법
WO2022236846A1 (zh) 双面显示面板及双面显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20826531

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020826531

Country of ref document: EP

Effective date: 20220117