KR20180006534A - 표시 기판, 표시장치 및 터치패널 - Google Patents

표시 기판, 표시장치 및 터치패널 Download PDF

Info

Publication number
KR20180006534A
KR20180006534A KR1020160086213A KR20160086213A KR20180006534A KR 20180006534 A KR20180006534 A KR 20180006534A KR 1020160086213 A KR1020160086213 A KR 1020160086213A KR 20160086213 A KR20160086213 A KR 20160086213A KR 20180006534 A KR20180006534 A KR 20180006534A
Authority
KR
South Korea
Prior art keywords
electrode
transmitting layer
layer
base substrate
light transmitting
Prior art date
Application number
KR1020160086213A
Other languages
English (en)
Other versions
KR102534082B1 (ko
Inventor
신현억
송도근
신상원
이동민
강현주
양찬우
이주현
차광민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160086213A priority Critical patent/KR102534082B1/ko
Priority to US15/642,580 priority patent/US10761630B2/en
Publication of KR20180006534A publication Critical patent/KR20180006534A/ko
Application granted granted Critical
Publication of KR102534082B1 publication Critical patent/KR102534082B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H01L27/323—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80517—Multilayers, e.g. transparent multilayers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는 베이스 기판 및 상기 베이스 기판 상에 배치되며 제1 광투과층을 갖는 전극을 포함하며, 상기 제1 광투과층은 4.75 내지 4.9eV의 일함수를 가지며, 제1 투명 도전성 산화물(Transparent Conductive Oxide, TCO) 및 상기 제1 투명 도전성 산화물에 도핑된 제1 금속 원소를 포함하고, 상기 제1 금속 원소는 2족 금속 원소이며 상기 제1 광투과층 전체 원자량에 대하여 0.01 내지 5.00 원자%(at %)의 함량을 갖는 표시 기판을 제공한다.

Description

표시 기판, 표시장치 및 터치패널{SUBSTRAT FOR DISPLAY DEVICE, DEPLAY DEVICE AND TOUCH PANEL}
본 발명은 표시 기판, 표시장치 및 터치패널에 대한 것으로, 특히, 2족 금속 원소로 도핑된 투명 도전성 산화물을 포함하는 표시 기판, 표시장치 및 터치패널에 대한 것이다.
유기발광 표시장치(organic light emitting display device), 액정 표시장치(liquid crystal display), 전기 영동 표시장치, 터치패널(touch panel) 등은 광투과성을 갖는 투명 전극을 포함한다.
이러한 투명전극은 일반적으로 투명 도전성 산화물(Transparent Conductive Oxide, TCO)로 만들어진다. 투명 전극 형성을 위해, 우수한 광투과성, 낮은 저항 및 우수한 패턴 형성 특성을 갖는 투명 도전성 산화물들이 연구되고 있다.
본 발명의 일 실시예는 우수한 광투과성, 낮은 저항 및 우수한 패턴 형성 특성을 갖는 광투과층을 포함하는 전극을 제공하고자 한다.
본 발명의 다른 일 실시예는 이러한 전극을 갖는 표시 기판, 표시장치 및 터치패널을 제공하고자 한다.
본 발명의 일 실시예는, 베이스 기판; 및 상기 베이스 기판 상에 배치되며, 제1 광투과층을 갖는 전극;을 포함하며, 상기 제1 광투과층은, 4.75 내지 4.9eV의 일함수를 가지며, 제1 투명 도전성 산화물(Transparent Conductive Oxide, TCO); 및 상기 제1 투명 도전성 산화물에 도핑된 제1 금속 원소;를 포함하고, 상기 제1 금속 원소는 2족 금속 원소이며, 상기 제1 광투과층 전체 원자량에 대하여 0.01 내지 5.00 원자%(at %)의 함량을 갖는 표시 기판을 제공한다.
상기 제1 투명 도전성 산화물은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), AZO(Aluminum Zinc Oxide) 및 In2O3(Indium Oxide) 중 적어도 하나를 포함한다.
상기 제1 투명 도전성 산화물은 85 중량% 내지 95 중량%의 In2O3 및 5 중량% 내지 15 중량%의 SnO2를 포함한다.
상기 2족 금속 원소는 Be, Mg 및 Ca 중 적어도 하나를 포함한다.
상기 제1 광투과층은 5nm 내지 10nm의 두께를 갖는다.
상기 제1 광투과층은 1.6 내지 1.9의 굴절률을 갖는다.
상기 제1 광투과층은 90% 내지 99%의 투과율을 갖는다.
상기 전극은, 상기 베이스 기판과 상기 제1 광투과층 사이에 배치되며, 금속 또는 금속 합금을 포함하는 금속막을 더 포함한다.
상기 금속막은 은(Ag)을 포함한다.
상기 금속막은 아연(Zn), 구리(Cu), 안티모니(Sb) 및 인듐(In) 중 적어도 하나를 더 포함한다.
상기 금속막은 3 내지 7nm의 두께를 갖는다.
상기 금속막은 100 내지 300nm의 두께를 갖는다.
상기 전극은, 상기 베이스 기판과 상기 금속막 사이에 배치된 제2 광투과층을 더 포함하며, 상기 제2 광투과층은 제2 투명 도전성 산화물(Transparent Conductive Oxide, TCO) 및 상기 제2 투명 전도성 산화물에 도핑된 제2 금속 원소를 포함하며, 상기 제2 금속 원소는 2족 금속 원소이고 상기 제2 광투과층 전체 원자량에 대하여 0.01 내지 5.00 원자%(at %)의 함량을 갖는다.
상기 제2 광투과층은 5nm 내지 10nm의 두께를 갖는다.
상기 전극은 유기발광소자의 양극이다.
본 발명의 다른 일 실시예는, 베이스 기판; 및 상기 베이스 기판 상에 배치되며 제1 광투과층을 갖는 제1 전극;을 포함하며, 상기 제1 광투과층은, 4.75 내지 4.9eV의 일함수를 가지며, 제1 투명 도전성 산화물(Transparent Conductive Oxide, TCO); 및 상기 제1 투명 도전성 산화물에 도핑된 제1 금속 원소;를 포함하고, 상기 제1 금속 원소는 2족 금속 원소이며 상기 제1 광투과층 전체 원자량에 대하여 0.01 내지 5.00 원자%(at %)의 함량을 갖는 표시장치를 제공한다.
상기 제1 전극은, 상기 베이스 기판과 상기 제1 광투과층 사이에 배치되며, 금속 또는 금속 합금을 포함하는 금속막을 더 포함한다.
상기 제1 전극은, 상기 베이스 기판과 상기 금속막 사이에 배치된 제2 광투과층을 더 포함하며, 상기 제2 광투과층은 제2 투명 도전성 산화물(Transparent Conductive Oxide, TCO) 및 상기 투명 전도성 산화물에 도핑된 제2 금속 원소를 포함하며, 상기 제2 금속 원소는 2족 금속 원소이고 상기 제2 광투과층 전체 원자량에 대하여 0.01 내지 5.00 원자%(at %)의 함량을 갖는다.
상기 표시장치는, 상기 제1 전극상에 배치된 발광층; 및 상기 발광층 상에 배치된 제2 전극;을 포함한다.
상기 제1 전극은 양극이다.
상기 표시장치는 상기 제2 전극 상에 배치된 박막 봉지층을 더 포함한다.
상기 베이스 기판은 가요성 기판이다.
상기 표시장치는, 상기 베이스 기판에 대향되어 배치된 대향 기판; 및 상기 베이스 기판과 상기 대향 기판 사이에 배치된 액정층;을 더 포함한다.
본 발명의 또 다른 일 실시예는 베이스 기판; 일 방향을 따라 상기 베이스 기판상에 배치된 복수개의 제1 센서패턴; 및 상기 제1 센서패턴과 절연 교차되며, 상기 베이스 기판상에 배치된 복수개의 제2 센서패턴;을 포함하며, 상기 제1 센서패턴 및 상기 제2 센서패턴 중 적어도 하나는 제1 광투과층을 포함하며, 상기 제1 광투과층은 제1 투명 도전성 산화물(Transparent Conductive Oxide, TCO); 및 상기 제1 투명 도전성 산화물에 도핑된 제1 금속 원소;를 포함하며, 상기 제1 금속 원소는 2족 금속 원소이며 상기 제1 광투과층 전체 원자량에 대하여 0.01 내지 5.00 원자 %(at %)의 함량을 갖는 터치 패널을 제공한다.
상기 제1 센서패턴은 복수개의 제1 센서전극 및 서로 인접하는 상기 제1 센서전극을 서로 연결하는 제1 브릿지를 포함하며, 상기 제2 센서패턴은 복수개의 제2 센서전극 및 서로 인접하는 상기 제2 센서전극을 서로 연결하는 제2 브릿지를 포함하며, 상기 제1 브릿지와 상기 제2 브릿지는 서로 절연되어 교차된다.
본 발명의 일 실시예에 따른 전극은 우수한 광투과성, 낮은 저항, 높은 일함수 및 우수한 패턴 형성 특성을 갖는 광투과층을 포함한다. 이러한 전극은 유기발광 표시장치의 양극, 액정 표시장치의 투명 전극 및 터치 패널의 터치 센서 패턴으로 사용될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 표시 기판의 단면도이다.
도 2는 본 발명의 제2 실시예에 따른 표시 기판의 단면도이다.
도 3은 본 발명의 제3 실시예에 따른 표시 기판의 단면도이다.
도 4는 제조예 및 비교예에 따른 전극의 투과율 그래프이다.
도 5는 제조예 및 비교예에 따른 전극의 면저항 그래프이다.
도 6a 및 6b는 열처리 전 전극의 X-선 회절 분석(XRD) 그래프이다.
도 7a 및 7b는 열처리 후 전극의 X-선 회절 분석(XRD) 그래프이다.
도 8은 절연막 상에 배치된 전극의 면저항 그래프이다.
도 9는 절연막 상에 배치된 전극의 투과율 그래프이다.
도 10은 파장에 따른 전극의 투과율 그래프이다.
도 11은 두께에 따른 전극의 일함수 그래프이다.
도 12는 본 발명의 제4 실시예에 따른 유기발광 표시장치의 평면도이다.
도 13은 도 12의 I-I'를 따라 자른 단면도이다.
도 14는 본 발명의 제5 실시예에 따른 유기발광 표시장치의 단면도이다.
도 15는 본 발명의 제6 실시예에 따른 유기발광 표시장치의 단면도이다.
도 16은 본 발명의 제7 실시예에 따른 액정 표시장치의 평면도이다.
도 17은 도 16의 II-II'를 따라 자른 단면도이다.
도 18은 액정표시장치의 콘트라스트비 그래프이다.
도 19는 본 발명의 제8 실시예에 따른 터치 패널의 평면도이다.
도 20 도 19의 "A" 부분에 대한 부분 확대도이다.
도 21은 도 20의 III-III'를 따라 자른 단면도이다.
도 22는 도 20의 IV-IV'를 따라 자른 단면도이다.
이하, 도면을 참조하여 본 발명의 실시예들을 보다 상세히 설명한다. 그러나, 본 발명의 범위가 하기 설명하는 실시예나 도면들로 한정되는 것은 아니다.
도면에서, 발명의 이해를 돕기 위하여 각 구성요소와 그 형상 등이 간략하게 그려지거나 또는 과장되어 그려지기도 하며, 실제 제품에 있는 구성요소가 표현되지 않고 생략되기도 한다. 따라서 도면은 발명의 이해를 돕기 위한 것으로 해석되어야 한다. 예를 들어, 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다.
동일 또는 유사한 역할을 하는 구성요소들은 도면에서 동일한 부호로 표시된다. 즉, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라, 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 때, 이는 다른 부분 "바로 아래에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 아래에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은, 도면에 도시되어 있는 바와 같이, 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 그에 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 명세서에서 제 1, 제 2, 제 3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소들로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제 1 구성 요소가 제 2 또는 제 3 구성 요소 등으로 명명될 수 있으며, 유사하게 제 2 또는 제 3 구성 요소도 교호적으로 명명될 수 있다.
본 명세서에서 사용되는 용어(terminology)들은 본 발명의 실시예를 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하, 도 1을 참조하여 본 발명의 제1 실시예를 설명한다.
도 1은 본 발명의 제1 실시예에 따른 표시 기판(101)의 단면도이다.
본 발명의 제1 실시예에 따른 표시 기판(101)은 베이스 기판(110) 및 베이스 기판(110) 상에 배치된 전극(111)을 포함한다. 전극(111)은 제1 광투과층(120)을 포함한다.
제1 광투과층(120)은 제1 투명 도전성 산화물(Transparent Conductive Oxide, TCO)(121) 및 제1 투명 도전성 산화물(121)에 도핑된 제1 금속 원소(122)를 포함한다. 제1 금속 원소(122)는 2족 금속 원소이며, 제1 광투과층(120)의 전체 원자량에 대하여 0.01 내지 5.00 원자%(atomic % 또는 at %)의 함량을 갖는다. 원자%는 원자수의 백분율을 나타내는 것으로, 어떤 물질의 전체 원자수에 대한 해당 원자수의 백분율로 표시된다. 원자%는 at%로 표시되기도 한다.
제1 투명 도전성 산화물(121)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), AZO(Aluminum Zinc Oxide) 및 In2O3(Indium Oxide) 중 적어도 하나를 포함한다.
이하, 제1 투명 도전성 산화물(121)이 ITO(Indium Tin Oxide)인 것을 중심으로 본 발명의 제1 실시예를 설명한다.
본 발명의 제1 실시예에 따르면, ITO는 85 중량% 내지 95 중량%의 In2O3 및 5 중량% 내지 15 중량%의 SnO2를 포함할 수 있다. 그러나, ITO의 조성비가 이에 한정되는 것은 아니며, ITO의 조성비는 제조 조건 또는 용도에 따라 달라질 수 있다.
제1 금속 원소(122)는 2족 금속 원소이다. 본 발명의 제1 실시예에 따르면, 2족 금속 원소는 Be, Mg 및 Ca 중 적어도 하나를 포함할 수 있다.
2족 금속 원소는 증착 또는 스퍼터링 과정에서 제1 투명 도전성 산화물(121)의 결정화를 방지한다.
일반적으로, 베이스 기판(110) 상에 전극(111)을 형성하기 위해, 베이스 기판(110)의 전면에 투명 도전성 산화물이 도포되어 광투과층이 형성되고, 식각에 의해 광투과층이 선택적으로 패터닝된다. 투명 도전성 산화물은 증착 또는 스퍼터링에 의하여 베이스 기판(110)에 도포되는데, 이 때 투명 도전성 산화물이 결정화되면, 광투과층의 패터닝이 용이하지 않다.
종래, 베이스 기판(110)상에 도포된 투명 도전성 산화물이 결정화되는 것을 방지하기 위하여 수증기(H2O)가 투명 도전성 산화물에 분사되기도 한다. 수증기는 투명 도전성 산화물의 결정화를 방지한다. 그러나, 수증기 분사에 의하여 투명 도전성 산화물로 이루어진 광투과층의 표면에 덩어리(nodule) 형태의 입자(particle)이 다량 생성된다. 즉, 표면의 거칠기(roughness)가 증가한다. 이러한 덩어리(nodule) 형태의 입자는 광투과층 상부 또는 하부에 배치되는 다른 막에 영향을 주어, 전극 불량을 유발하기도 한다.
본 발명의 제1 실시예에 따르면, 제1 광투과층(120) 형성과정에서 제1 투명 도전성 산화물(121)에 2족 금속 원소가 도핑된다. 2족 금속 원소는 증착 또는 스퍼터링 과정에서 제1 투명 도전성 산화물(121)이 결정화되는 것을 방지한다. 그에 따라, 수증기 분사 없이 제1 투명 도전성 산화물(121)의 증착 또는 스퍼터링이 이루어지며, 수증기 분사에 의한 덩어리(nodule) 형태의 입자 생성이 방지된다.
2족 금속 원소로 도핑된 제1 투명 도전성 산화물(121)은 패터닝 후의 열처리에 의해 결정화되어 제1 광투과층(120)이 된다. 이러한 제1 광투과층(120)은 높은 투과율, 낮은 저항 및 높은 일함수를 갖는다.
제1 광투과층(120)은 작은 면저항을 갖는다. 예를 들어, 제1 광투과층(120)은 55.0 Ω/square (또는 Ω/□) 이하의 면저항을 가지며, 보다 구체적으로, 30 내지 55.0 Ω/square의 면저항을 가질 수 있다. 작은 면저항을 갖는 제1 광투과층(120)은 작은 두께를 가지더라도 우수한 전기 전도성을 가질 수 있다. 예를 들어, 제1 광투과층(120)은 5nm 내지 10nm의 얇은 두께를 가질 수 있다.
이러한 얇은 두께를 갖는 본 발명의 제1 실시예에 따른 전극(111)은 표시장치의 박막화에 유리하다. 또한 이러한 전극(111)이 터치 패널에 사용되는 것이 터치 패널의 두께가 감소될 수 있다. 이러한 얇은 전극은, 특히 플렉서블(flexible) 표시장치에 유용하게 사용될 수 있다.
그러나, 본 발명의 제1 실시예가 이에 한정되는 것은 아니며, 제1 광투과층(120)의 두께는 필요에 따라 달라질 수 있다. 예를 들어, 제1 광투과층(120)이 사용되는 장치의 크기에 따라 제1 광투과층(120) 두께가 달라질 수 있다.
또한, 제1 광투과층(120)은 4.75 내지 4.9eV의 일함수를 갖는다. 제1 광투과층(120)은 4.7 정도의 일함수를 갖는 ITO보다 큰 일함수를 갖는다.
따라서, 제1 광투과층(120)은 우수한 정공 주입 특성을 가지며, 단독으로 유기발광소자의 양극으로 사용될 수 있다. 그에 따라, 유기발광소자의 두께가 얇아질 수 있다. 얇은 두께를 갖는 유기발광소자는 플렉서블 표시장치에 유용하게 적용될 수 있다.
또한, 2족 금속 원소가 도핑되어 있는 제1 광투과층(120)은 높은 투과율을 갖는다. 본 발명의 제1 실시예에 따르면, 제1 광투과층(120)은 90% 내지 99%의 투과율을 가질 수 있다. 투과율을 "광투과율"이라고도 한다.
이러한 제1 광투과층(120)으로 이루어진 제1 실시예에 따른 전극(111)은 표시장치 또는 터치패널의 투명전극으로 사용될 수 있다. 예를 들어, 제1 실시예에 따른 전극(111)은 유기발광소자의 양극, 액정표시장치의 화소전극 및 공통전극으로 사용될 수 있으며, 터치패널의 터치 센서 패턴으로 사용될 수 있다.
이하, 도 2를 참조하여 본 발명의 제2 실시예를 설명한다. 이하, 중복을 피하기 위하여 이미 설명된 구성요소에 대한 설명은 생략된다.
도 2는 본 발명의 제2 실시예에 따른 표시 기판(102)의 단면도이다.
도 2를 참조하면, 본 발명의 제2 실시예에 따른 표시 기판(102)은 베이스 기판(110), 베이스 기판(110) 상에 배치된 전극(112)를 포함한다. 전극(112)은 금속막(130) 및 금속막(130) 상에 배치된 제1 광투과층(120)을 포함한다.
본 발명의 제2 실시예에 따르면, 금속막(130)은 베이스 기판(110)과 제1 광투과층(120) 사이에 배치되며, 금속 또는 금속 합금을 포함한다. 금속막(130)은, 예를 들어, 은(Ag)을 포함할 수 있다. 즉, 금속막(130)은 은(Ag) 또는 은(Ag) 합금으로 만들어질 수 있다.
또한, 금속막(130)은 아연(Zn), 구리(Cu), 안티모니(Sb) 및 인듐(In) 중 적어도 하나를 더 포함할 수 있다. 아연(Zn), 구리(Cu), 안티모니(Sb) 및 인듐(In)은 은(Ag)의 응집(agglomeration)을 방지할 수 있다. 그에 따라, 베이스 기판(110) 상에 은 또는 은 합금으로 된 균일한 금속막(130)이 형성될 수 있다.
금속막(130)의 두께는 필요에 따라 달라질 수 있다.
예를 들어, 금속막(130)은 3 내지 7nm의 두께를 가질 수 있다. 이 경우, 금속막(130)과 제1 광투과층(120)을 포함하는 제2 실시예에 따른 전극(112)은 투명 전극으로 사용될 수 있다. 예를 들어, 본 발명의 제2 실시예에 따른 전극(112)은 유기발광소자의 양극, 액정표시장치의 화소 전극 및 공통전극으로 사용될 수 있으며, 터치패널의 터치 센서 패턴으로 사용될 수 있다.
또한, 금속막(130)은 100 내지 300nm의 두께를 가질 수도 있다. 이 경우, 금속막(130)과 제1 광투과층(120)을 포함하는 전극(112)은 반사전극으로 사용될 수 있다. 제2 실시예에 따른 전극(112)이 유기발광소자의 반사형 양극으로 사용되는 경우, 얇은 두께를 갖는 유기발광 표시장치가 만들어질 수 있다.
이하, 도 3을 참조하여 본 발명의 제3 실시예를 설명한다.
도 3은 본 발명의 제3 실시예에 따른 표시 기판(103)의 단면도이다.
도 3를 참조하면, 본 발명의 제3 실시예에 따른 표시 기판(103)은 베이스 기판(110), 베이스 기판(110) 상에 배치된 전극(113)를 포함한다. 전극(113)은 제2 광투과층(140), 제2 광투과층(140) 상에 배치된 금속막(130) 및 금속막(130) 상에 배치된 제1 광투과층(120)을 포함한다.
본 발명의 제3 실시예에 따르면, 제2 광투과층(140)은 베이스 기판(110)과 금속막(130) 사이에 배치되며, 제2 투명 도전성 산화물(Transparent Conductive Oxide, TCO)(141) 및 제2 투명 전도성 산화물(141)에 도핑된 제2 금속 원소(142)를 포함한다. 제2 금속 원소(142)는 2족 금속 원소이고, 제2 광투과층(140) 전체 원자량에 대하여 0.01 내지 5.00 원자%의 함량을 갖는다.
제2 광투과층(140)은 제1 광투과층(120)과 동일할 수도 있고, 다를 수도 있다. 또한, 제2 투명 도전성 산화물(141) 역시 제1 투명 도전성 산화물(121)과 동일할 수도 있고 다를 수도 있다. 제2 금속 원소(142)도 제1 금속 원소(122)와 동일할 수도 있고 다를 수도 있다.
제2 광투과층(140)은 5nm 내지 10nm의 두께를 가질 수 있다.
금속막(130)이 3 내지 7nm의 두께를 가질 경우, 본 발명이 제3 실시예에 따른 전극(113)은 투명전극으로 사용될 수 있다. 예를 들어, 본 발명의 제3 실시예에 따른 전극(113)은 유기발광소자의 양극, 액정표시장치의 화소전극 및 공통전극으로 사용될 수 있으며, 터치패널의 터치 센서 패턴으로 사용될 수 있다.
또한, 금속막(130)이 100 내지 300nm의 두께를 가질 경우, 본 발명이 제3 실시예에 따른 전극(113)은 표시장치의 반사전극으로 사용될 수 있으며, 특히, 유기발광소자의 반사형 양극으로 사용될 수 있다.
이하, 제조예 및 비교예를 참조하여, 본 발명의 제1 내지 제3 실시예에 따른 전극(111, 112, 113)의 광학적 특성 및 전기적 특성을 설명한다.
[제조예 1 내지 6]
In2O3, SnO2 및 MgO를 타겟으로 하는 스퍼터링에 의하여, 유리로 된 기판상에 55nm(550Å) 두께의 전극(111)이 형성된다. 여기서, 전극(111)은 제1 광투과층(120)을 포함하며, 제1 투명 도전성 산화물(121)로 ITO를 포함한다.
구체적으로, ITO 형성을 위해 90중량%의 In2O3 및 10 중량%의 SnO2가 사용되며, ITO의 전체 원자량에 대하여 1 원자%의 마그네슘(Mg)이 사용된다.
제1 광투과층(120) 형성을 위한 스퍼터링에서 산소(O2) 기체가 0sccm, 0.4sccm, 0.8sccm, 1.2sccm, 1.6scm 및 2.0sccm의 유량으로 공급된다. 각각의 산소 기체 유량에 대응되어 만들어진 전극을 각각 제조예 1(0sccm), 제조예 2 (0.4sccm), 제조예 3(0.8sccm), 제조예 4(1.2sccm), 제조예 5(1.6sccm) 및 제조예 6(2.0sccm)이라 한다.
[비교예 1 및 2]
MgO를 타겟을 사용하지 않고, In2O3 및 SnO2를 타겟으로 하는 스퍼터링에 의하여, 유리로 된 기판상에 형성된 ITO로 된 전극을 비교예 1이라 한다. 이 때, 90중량%의 In2O3 및 10 중량%의 SnO2가 사용되며, ITO로 된 전극 형성 과정에서 1.5sccm의 수증기(H2O) 및 0.5sccm의 산소(O2) 기체가 공급된다. 비교예 1에 따른 전극은 55nm(550Å)의 두께를 갖는다.
MgO를 타겟을 사용하지 않고, In2O3 및 ZnO를 타겟으로 하는 스퍼터링에 의하여, 유리로 된 기판상에 형성된 IZO로 된 전극을 비교예 2라 한다. 이 때, 90중량%의 In2O3 및 10 중량%의 ZnO가 사용되며, IZO로 된 전극 형성 과정에서 1.5sccm의 수증기(H2O) 및 0.5sccm의 산소(O2) 기체가 공급된다. 비교예 2에 따른 전극은 55nm (550Å)의 두께를 갖는다.
[물성 평가]
제조예 1 내지 6에 따른 전극의 제조에 있어서, 수증기 분사 없이 ITO의 스퍼터링이 이루어진다. 그에 따라, 제조예 1 내지 6에 따른 전극의 표면에 수증기 분사에 의한 덩어리(nodule) 형태의 입자가 생성되지 않는다.
이와 같이, 제조예 1 내지 6에 따른 전극은 낮은 표면의 거칠기(roughness) 및 우수한 평탄도를 갖는다. 그에 따라, 우수한 광학적 및 전기적 특성을 갖는다.
투과율 및 면저항 측정을 위해, 비교예 1, 2 및 제조예 1 내지 6에 따른 전극들이 230℃에서 30분간 열처리된다.
열처리에 의하여 결정화된 전극의 투과율 및 면저항이 측정된다.
도 4는 비교예 1, 2 및 제조예 1 내지 6에 따른 전극의 투과율 그래프이다. 여기서, 550nm의 파장을 갖는 빛의 투과율이 측정되었다. 도 4를 참조하면, 제조예 1 내지 6에 따른 전극이 비교예 1 및 2에 따른 전극과 비교하여 2% 이상 더 큰 투과율을 가진다.
도 5는 비교예 1, 2 및 제조예 1 내지 6에 따른 전극의 면저항 그래프이다. 도 5를 참조하면, 제조예 1 내지 6에 따른 전극이 비교예 1 및 2에 따른 전극과 비교하여 약 30 내지 45% 정도 작은 면저항을 가진다. 즉, 제조예 1 내지 6에 따른 전극이 비교예 1 및 2에 따른 전극에 비해 우수한 전기 전도성을 갖는다.
도 6a 및 6b는 열처리 전 전극의 X-선 회절 분석(XRD) 그래프이다. 구체적으로, 도 6a는 열처리 전 비교예 1에 따른 전극에 대한 X-선 회절 분석(XRD) 결과이고, 도 6b는 열처리 전 제조예 1에 따른 전극에 대한 X-선 회절 분석(XRD) 결과이다.
도 6b의 그래프는 도 6a의 그래프와 마찬가지로 피크를 갖지 않는 비정질상의 특성을 나타낸다. 이는 열처리 전 제조예 1의 전극이 비정질상임을 의미한다. 따라서, 열처리 전 제조예 1의 전극은 식각에 의하여 용이하게 패터닝 될 수 있다. 즉, 제조예 1의 전극은 우수한 패턴 형성 특성을 갖는다.
도 7a 및 7b는 열처리 후 전극의 X-선 회절 분석(XRD) 그래프이다. 구체적으로, 도 7a는 열처리 후 비교예 1에 따른 전극에 대한 X-선 회절 분석(XRD) 결과이고, 도 7b는 열처리 후 제조예 1에 따른 전극에 대한 X-선 회절 분석(XRD) 결과이다. 열처리는 230℃에서 30분간 이루어진다.
도 7b의 그래프는 도 7a의 그래프와 마찬가지로 피크를 갖는 결정질상의 특성을 나타낸다. 이는 열처리에 의해 제조예 1의 전극은 결정질이 됨을 의미한다.
한편, ITO 또는 IZO와 같은 투명 도전성 산화물은 절연막의 영향을 받는다. 즉, 절연막과의 접촉에 의해, 투명 도전성 산화물을 포함하는 전극의 물성이 달라질 수 있다.
절연막에 의한 전극의 물성 변화를 확인하기 위해, 유리, 실리콘 질화막(SiNx) 및 유기막으로 이루어진 절연막 상에 형성된 전극의 면저항 및 투과율이 측정되었다.
도 8은 절연막 상에 배치된 전극의 면저항 그래프이고, 도 9는 절연막 상에 배치된 전극의 투과율 그래프이다.
구체적으로, 유리, 실리콘 질화막(SiNx) 및 유기막으로 된 절연막 상에 형성된 비교예 1, 비교예 2 및 제조예 1에 따른 전극의 면저항이 도 8에 도시되어 있다.
도 8을 참조하면, 유리, 실리콘 질화막(SiNx) 또는 유기막 상에 형성된 제조예 1의 전극은 작은 면저항을 가진다. 특히, 유기막 상에 형성된 비교예 1 및 비교예 2의 전극과 비교하여 제조예 1의 전극은 50% 이상 작은 면저항을 가진다. 이와 같이, 본 발명의 제1 실시예에 따른 전극은 유기막 상에서도 우수한 전기 전도성을 가진다.
또한, 유리, 실리콘 질화막(SiNx) 및 유기막으로 된 절연층 상에 형성된 비교예 1, 비교예 2 및 제조예 1에 따른 전극의 투과율이 도 9에 도시되어 있다.
도 9을 참조하면, 유리, 실리콘 질화막(SiNx) 또는 유기막 상에 형성되더라도, 제조예 1에 따른 전극은 우수한 투과율을 가진다.
도 10은 파장에 따른 전극의 투과율 그래프이다. 구체적으로, 도 10은 본 발명의 제3 실시예에 따른 3층 구조를 갖는 전극(113)의 투과율을 도시한다.
투과율 측정을 위해, 먼저 In2O3, SnO2 및 MgO를 타겟으로 하는 스퍼터링에 의해, 유리로 된 기판상에 7nm(70Å) 두께의 제2 광투과층(140)이 형성된다. 이 때, ITO의 형성을 위해 90중량%의 In2O3 및 10 중량%의 SnO2가 사용되며, ITO의 전체 원자량에 대하여 1 원자%의 마그네슘(Mg)이 사용된다.
다음, 스퍼터링에 의해 제2 광투과층(140) 상에 은(Ag)으로 된 4m(40) 두께의 금속막(130)이 형성된다.
다음, In2O3, SnO2 및 MgO를 타겟으로 하는 스퍼터링에 의해, 금속막(130) 상에 7nm(70Å) 두께의 제1 광투과층(120)이 형성되어 전극(113)이 만들어진다. 이때, ITO가 형성을 위해 90중량%의 In2O3 및 10 중량%의 SnO2가 사용되어 되며, ITO의 전체 원자량에 대하여 1 원자%의 마그네슘(Mg)이 사용된다.
이와 같이 제조된 전극(113)은 열처리 된다. 230℃에서 30분간 열처리된 전극을 제조예 7이라 하고, 230℃에서 60분간 열처리된 전극을 제조예 8이라 하고, 230℃에서 90분간 열처리된 전극을 제조예 9라 한다.
파장에 따라 제조예 7, 8 및 9에 따른 전극의 투과율이 측정되어 도 10에 도시되어 있다. 도 10을 참조하면, 빛의 파장이 변하더라도, 제조예 7, 8 및 9에 따른 전극은 80% 이상의 우수한 투과율을 가진다.
이와 같이, 본 발명의 제1 내지 제3 실시예에 따른 전극(111, 112, 113)은 우수한 전기 전도성 및 광투과 특성을 갖는다. 이러한 전극(111, 112, 113)이 사용되는 표시장치는 얇은 두께를 가지며 우수한 표시특성을 나타낼 수 있다. 또한 광효율 증가로 인하여 표시장치의 콘트라스트 특성이 향상된다.
도 11은 두께에 따른 전극의 일함수 그래프로, 각각 15nm(150Å) 및 55nm (550Å)의 두께를 갖는 비교예 1, 비교예 2 및 제조예 1에 따른 전극의 일함수를 나타낸다.
도 11을 참조하면, 제조예 1의 전극은 4.75 이상의 일함수를 가진다. 이와 같이 큰 일함수를 갖는 전극은 우수한 정공 주입 특성을 가져 유기발광소자의 양극으로 사용될 수 있다. 그에 따라, 구조가 단순하고, 두께가 얇은 유기발광 표시장치가 만들어질 수 있다.
이하, 본 발명의 제1 내지 제3 실시예에 따른 표시 기판(101, 102, 103)을 포함하는 표시장치를 설명한다.
도 12는 본 발명의 제4 실시예에 따른 유기발광 표시장치의 평면도이고, 도 13은 도 12의 I-I'를 따라 자른 단면도이다.
본 발명의 제4 실시예에 따른 유기발광 표시장치(104)는 베이스 기판(211) 및 베이스 기판(211) 상에 배치되며 제1 광투과층을 갖는 제1 전극(311)을 포함한다. 여기서, 제1 광투과층은 제1 투명 도전성 산화물(Transparent Conductive Oxide, TCO) 및 제1 투명 도전성 산화물에 도핑된 제1 금속 원소를 포함한다. 제1 금속 원소는 2족 금속 원소이며, 제1 광투과층 전체 원자량에 대하여 0.01 내지 5.00 원자 %(at %)의 함량을 갖는다.
구체적으로, 본 발명의 제4 실시예에 따른 유기발광 표시장치(104)는 베이스 기판(211), 구동 회로부(230) 및 유기 발광 소자(310)를 포함한다.
베이스 기판(211)은 유리, 석영, 세라믹, 및 플라스틱 등으로 이루어진 군에서 선택된 절연성 재료로 만들어질 수 있다. 또한, 베이스 기판(211)으로 고분자 필름이 사용될 수도 있다.
베이스 기판(211) 상에 버퍼층(220)이 배치된다. 버퍼층(220)은 다양한 무기막들 및 유기막들 중에서 선택된 하나 이상의 막을 포함할 수 있다. 버퍼층(220)은 생략될 수도 있다.
구동 회로부(230)는 버퍼층(220) 상에 배치된다. 구동 회로부(230)는 복수의 박막트랜지스터들(10, 20)을 포함하며, 유기 발광 소자(310)를 구동한다. 즉, 유기 발광 소자(310)는 구동 회로부(230)로부터 전달받은 구동 신호에 따라 빛을 방출하여 화상을 표시한다.
도 12 및 13에, 하나의 화소에 두 개의 박막트랜지스터(thin film transistor, TFT)(10, 20)와 하나의 축전 소자(capacitor)(80)가 구비된 2Tr-1Cap 구조의 능동 구동(active matrix, AM)형 유기발광 표시장치(104)가 도시되어 있다. 그러나, 본 발명의 제4 실시예가 이러한 구조로 한정되는 것은 아니다. 예컨대, 유기발광 표시장치(104)는 하나의 화소에 셋 이상의 박막트랜지스터와 둘 이상의 축전 소자를 포함할 수 있으며, 별도의 배선을 더 포함할 수 있다. 여기서, 화소는 화상을 표시하는 최소 단위를 말하며, 유기발광 표시장치(104)는 복수의 화소들을 통해 화상을 표시한다.
하나의 화소는 스위칭 박막트랜지스터(10), 구동 박막트랜지스터(20), 축전 소자(80), 및 유기 발광 소자(organic light emitting diode, OLED)(310)를 포함한다. 또한, 일 방향을 따라 연장되는 게이트 라인(251)과, 게이트 라인(251)과 절연 교차되는 데이터 라인(271) 및 공통 전원 라인(272)도 구동 회로부(230)에 배치된다. 하나의 화소는 게이트 라인(251), 데이터 라인(271) 및 공통 전원 라인(272)을 경계로 정의될 수 있으나, 반드시 이에 한정되는 것은 아니다. 화소정의막 또는 블랙 매트릭스에 의하여 화소가 정의될 수도 있다.
유기 발광 소자(310)는 제1 전극(311), 제1 전극(311) 상에 배치된 발광층(312), 및 발광층(312) 상에 배치된 제2 전극(313)을 포함한다. 발광층(312)은 저분자 유기물 또는 고분자 유기물로 이루어진다. 제1 전극(311) 및 제2 전극(313)으로부터 각각 정공과 전자가 발광층(312) 내부로 주입되고, 이와 같이 주입된 정공과 전자가 결합되어 형성된 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
축전 소자(80)는 층간 절연막(260)을 사이에 두고 배치된 한 쌍의 축전판(258, 278)을 포함한다. 여기서, 층간 절연막(260)은 유전체가 된다. 축전 소자(80)에서 축전된 전하와 양 축전판(258, 278) 사이의 전압에 의해 축전용량이 결정된다.
스위칭 박막트랜지스터(10)는 스위칭 반도체층(231), 스위칭 게이트 전극(252), 스위칭 소스 전극(273), 및 스위칭 드레인 전극(274)을 포함한다. 구동 박막트랜지스터(20)는 구동 반도체층(232), 구동 게이트 전극(255), 구동 소스 전극(276), 및 구동 드레인 전극(277)을 포함한다. 반도체층(231, 232)과 게이트 전극(252, 255)은 게이트 절연막(240)에 의하여 절연된다.
스위칭 박막트랜지스터(10)는 발광시키고자 하는 화소를 선택하는 스위칭 소자로 사용된다. 스위칭 게이트 전극(252)은 게이트 라인(251)에 연결된다. 스위칭 소스 전극(273)은 데이터 라인(271)에 연결된다. 스위칭 드레인 전극(274)은 스위칭 소스 전극(273)으로부터 이격 배치되며 어느 한 축전판(258)과 연결된다.
구동 박막트랜지스터(20)는 선택된 화소 내의 유기 발광 소자(310)의 발광층(312)을 발광시키기 위한 구동 전원을 화소 전극인 제1 전극(311)에 인가한다. 구동 게이트 전극(255)은 스위칭 드레인 전극(274)과 연결된 축전판(258)과 연결된다. 구동 소스 전극(276) 및 다른 한 축전판(278)은 각각 공통 전원 라인(272)과 연결된다. 구동 드레인 전극(277)은 평탄화막(265)에 구비된 컨택홀(contact hole)을 통해 유기 발광 소자(310)의 제1 전극(311)과 연결된다.
이와 같은 구조에 의하여, 스위칭 박막트랜지스터(10)는 게이트 라인(251)에 인가되는 게이트 전압에 의해 작동되어 데이터 라인(271)에 인가되는 데이터 전압을 구동 박막트랜지스터(20)로 전달하는 역할을 한다. 공통 전원 라인(272)으로부터 구동 박막트랜지스터(20)에 인가되는 공통 전압과 스위칭 박막트랜지스터(10)로부터 전달된 데이터 전압의 차에 해당하는 전압이 축전 소자(80)에 저장되고, 축전 소자(80)에 저장된 전압에 대응하는 전류가 구동 박막트랜지스터(20)를 통해 유기 발광 소자(310)로 흘러 유기 발광 소자(310)가 발광한다.
본 발명의 제4 실시예에서, 제1 전극(311)은 양극이며, 제1 내지 제3 실시예에 따른 전극 중 어느 하나와 동일한 구조를 가질 수 있다.
즉, 제1 전극(311)은 제1 광투과층(120)을 포함할 수 있다(제1 실시예). 또한, 제1 전극(311)은 제1 광투과층(120) 하부에 배치된 금속막(130)을 더 포함할 수도 있으며(제2 실시예), 금속막(130) 하부에 배치된 제2 광투과층(140)을 더 포함할 수도 있다(제3 실시예).
본 발명의 제4 실시예에 따른 제1 전극(311)은 광투과성을 갖는 투광성 전극일 수도 있으며, 광반사성을 갖는 반사 전극일 수도 있다.
예를 들어, 제1 전극(311)이 금속막(130)을 가지는 경우(실시예 2 또는 3), 제1 전극(311)은 투광성 전극이 될 수도 있고, 반사 전극이 될 수도 있다. 제1 전극(311)이 반사 전극인 경우, 금속막(130)은 100nm 이상의 두께를 가질 수 있다. 제1 전극(311)이 투광성 전극인 경우, 금속막(130)은 3 내지 7nm의 두께를 가질 수 있다.
제2 전극(313)은 반투과막으로 형성될 수도 있고, 반사막으로 형성될 수도 있다.
발광층(312)에서 발생된 빛은 제1 전극(311)을 통과해 방출될 수도 있고, 제2 전극(313)을 통과해 방출될 수도 있다.
제1 전극(311)과 발광층(312) 사이에 정공 주입층(hole injection layer; HIL) 및 정공 수송층(hole transporting layer; HTL) 중 적어도 하나가 더 배치될 수 있으며, 발광층(312)과 제2 전극(313) 사이에 전자 수송층(electron transporting layer; ETL) 및 전자 주입층(electron injection layer; EIL) 중 적어도 하나가 더 배치될 수 있다. 발광층(312), 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL) 및 전자 주입층(EIL)은 유기 물질로 만들어질 수 있기 때문에, 이들을 유기층이라고도 한다.
화소 정의막(290)은 개구부를 갖는다. 화소 정의막(290)의 개구부는 제1 전극(311)의 일부를 드러낸다. 화소 정의막(290)의 개구부에 제1 전극(311), 발광층(312), 및 제2 전극(313)이 차례로 적층된다. 여기서, 상기 제2 전극(313)은 발광층(312) 뿐만 아니라 화소 정의막(290) 위에도 형성된다. 한편, 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층은 화소 정의막(290)과 제2 전극(313) 사이에도 배치될 수 있다. 유기 발광 소자(310)는 화소 정의막(290)의 개구부 내에 위치한 발광층(312)에서 빛을 발생시킨다. 이와 같이, 화소 정의막(290)은 발광 영역을 정의할 수도 있다.
외부 환경으로부터 유기 발광 소자(310)를 보호하기 위해 제2 전극(313)상에 캡핑층(미도시)이 배치될 수도 있다.
제2 전극(313) 상에 윈도우(212)가 배치된다. 윈도우(212)는 베이스 기판(211)과 함께 유기 발광 소자(310)를 밀봉하는 역할을 한다. 윈도우(212)는 베이스 기판(211)과 마찬가지로 유리, 석영, 세라믹, 및 플라스틱 등으로 이루어진 군에서 선택된 절연성 재료로 만들어질 수 있다.
도 14는 본 발명의 제5 실시예에 따른 유기발광 표시장치(105)의 단면도이다. 본 발명의 제5 실시예에 따른 유기발광 표시장치(105)는 플렉서블 표시장치이며, 제2 전극(313)상에 배치되어 유기 발광 소자(310)를 보호하는 박막 봉지층(350)을 포함한다. 또한, 베이스 기판(211)으로 가요성(flexible) 기판이 사용된다. 가용성 기판으로, 예를 들어, 고분자 필름이 있다.
박막 봉지층(350)은 하나 이상의 무기막(351, 353, 355) 및 하나 이상의 유기막(352, 354)을 포함하며, 수분이나 산소와 같은 외기가 유기 발광 소자(310)로 침투하는 것을 방지한다.
박막 봉지층(350)은 무기막(351, 353, 355)과 유기막(352, 354)이 교호적으로 적층된 구조를 갖는다. 도 14에서 박막 봉지층(350)은 3개의 무기막(351, 353, 355)과 2개의 유기막(352, 354)을 포함하고 있으나, 본 발명의 제5 실시예가 이에 한정되는 것은 아니다.
무기막(351, 353, 355)은 Al2O3, TiO2, ZrO, SiO2, AlON, AlN, SiON, Si3N4, ZnO, 및 Ta2O5 중 하나 이상의 무기물을 포함한다. 무기막(351, 353, 355)은 화학증착(chemical vapor deposition, CVD)법 또는 원자층 증착(atomic layer depostion, ALD)법을 통해 형성된다. 하지만, 본 발명의 제5 실시예가 이에 한정되는 것은 아니며, 무기막(351, 353, 355)은 해당 기술 분야의 종사자에게 공지된 다양한 방법을 통해 형성될 수 있다.
유기막(352, 354)은 고분자(polymer) 계열의 소재로 만들어진다. 여기서, 고분자 계열의 소재는 아크릴계 수지, 에폭시계 수지, 폴리이미드, 및 폴리에틸렌 등을 포함한다. 또한, 유기막(352, 354)은 열증착 공정을 통해 형성된다. 유기막(352, 354)을 형성하기 위한 열증착 공정은 유기 발광 소자(210)를 손상시키지 않는 온도 범위 내에서 진행된다. 하지만, 본 발명의 제5 실시예가 이에 한정되는 것은 아니며, 유기막(352, 354)은 해당 기술 분야의 종사자에게 공지된 다양한 방법을 통해 형성될 수 있다.
박막의 밀도가 치밀하게 형성된 무기막(351, 353, 355)이 주로 수분 또는 산소의 침투를 억제한다. 대부분의 수분 및 산소는 무기막(351, 353, 355)에 의해 유기 발광 소자(210)로의 침투가 차단된다.
무기막(351, 353, 355)을 통과한 수분 및 산소는 유기막(352, 354)에 의해 다시 차단된다. 유기막(352, 354)은 무기막(351, 353, 355)에 비해 상대적으로 투습 방지 효과는 적다. 하지만, 유기막(352, 354)은 투습 억제 외에 무기막(351, 353, 355)과 무기막(351, 353, 355) 사이에서 각층들 간의 응력을 줄여주는 완충층의 역할도 함께 수행한다. 또한, 유기막(352, 354)은 평탄화 특성을 가지므로, 박막 봉지층(350)의 최상부면이 평탄해질 수 있다.
박막 봉지층(350)은 10㎛ 이하의 얇은 두께를 가질 수 있다. 따라서, 유기발광 표시장치(105) 역시 얇은 두께를 가질 수 있다. 이와 같이 박막 봉지층(350)이 적용됨으로써, 유기발광 표시장치(105)가 우수한 플렉서블 특성을 가질 수 있다.
도 15는 본 발명의 제6 실시예에 따른 유기발광 표시장치(106)의 단면도이다.
본 발명의 제6 실시예에 따른 유기발광 표시장치(106)는 유기 발광 소자(310)와 박막 봉지층(350) 사이에 배치된 캡핑층(330)을 포함한다.
캡핑층(330)은 광투과성을 가지며, 유기 발광 소자(310)를 보호하는 역할을 한다. 캡핑층은 발광층(312)에서 발생된 빛이 효율적으로 외부로 방출될 수 있도록 돕는 역할을 할 수도 있다.
캡핑층(330)은 광투과성을 갖는 무기 물질 및 유기 물질 중 적어도 하나를 포함할 수 있다. 즉, 캡핑층(330)은 무기막으로 만들어지거나, 유기막으로 만들어질 수 있으며, 무기 입자가 포함된 유기막으로 만들어질 수도 있다.
캡핑층(330)은 80nm 내지 300nm의 두께를 가질 수 있으며, 300nm 이상, 예를 들어, 300nm 내지 900nm 또는 그 이상의 두께를 가질 수도 있다. 캡핑층(330)이 두꺼울수록 유기 발광 소자(310)의 보호에 유리하다. 그러나, 캡핑층(330)이 두꺼우면 유기발광 표시장치(106)의 박막화에 불리하다.
캡핑층(330)은 당업계에서 알려진 방법으로 제조될 수 있다. 예를 들어, 증착에 의하여 캡핑층(330)이 제조될 수 있다.
도 16은 본 발명의 제7 실시예에 따른 액정 표시장치의 평면도이고, 도 17은 도 16의 II-II'를 따라 자른 단면도이다.
본 발명의 제7 실시예에 따른 액정 표시장치(107)는 베이스 기판(401), 베이스 기판(401)에 대향되어 배치된 밀봉 기판(402) 및 베이스 기판(401)과 밀봉 기판(402) 사이에 배치된 액정층(LC)을 포함한다.
보다 구체적으로, 액정 표시장치(107)는, 도 16 및 17에 도시된 바와 같이 표시기판(410), 대향기판(420) 및 액정층(LC)을 포함한다.
표시기판(410)은, 베이스 기판(401) 및 베이스 기판(401) 상에 배치된 게이트 라인(GL), 데이터 라인(DL), 박막트랜지스터(TFT), 게이트 절연막(421), 층간 절연막(431), 컬러 필터(451, 452), 평탄화막(491), 화소 전극(PE) 및 차광부(476)를 포함한다.
베이스 기판(401) 상에 게이트 라인(GL) 및 게이트 라인(GL)으로부터 연장된 게이트 전극(GE)이 배치된다. 게이트 라인(GL)과 게이트 전극(GE)은 동일층에 배치된다.
게이트 라인(GL) 및 게이트 전극(GE)은 알루미늄(Al)이나 알루미늄 합금과 같은 알루미늄 계열의 금속, 은(Ag)이나 은 합금과 같은 은 계열의 금속, 구리(Cu)나 구리 합금과 같은 구리 계열의 금속, 또는 몰리브덴(Mo)이나 몰리브덴 합금과 같은 몰리브덴 계열의 금속으로 만들어질 수 있다. 이와 달리, 게이트 라인(GL) 및 게이트 전극(GE)은 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 중 어느 하나로 만들어질 수 있다. 또한, 게이트 라인(GL) 및 게이트 전극(GE)은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다중막 구조를 가질 수도 있다.
게이트 절연막(421)은 게이트 라인(GL) 및 게이트 전극(GE) 상에 배치된다. 이때, 게이트 절연막(421)은 게이트 라인(GL) 및 게이트 전극(GE)을 포함한 베이스 기판(401)의 전면(全面)에 배치될 수 있다. 게이트 절연막(421)은 질화 규소(SiNx) 또는 산화 규소(SiOx) 등으로 만들어질 수 있다. 게이트 절연막(421)은 물리적 성질이 다른 적어도 두 개의 절연층들을 포함하는 다중막 구조를 가질 수 있다.
반도체층(SM)은 게이트 절연막(421) 상에 배치된다. 반도체층(SM)은 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)과 중첩한다. 반도체층(SM)은 비정질 규소 또는 다결정 규소 등으로 만들어질 수 있다. 반도체층(SM)은 산화물 반도체 재료를 포함할 수도 있다. 반도체층(SM) 상에 저항성 접촉층(미도시)이 배치될 수도 있다.
소스 전극(SE)은 반도체층(SM)과 일부 중첩하여 배치된다. 소스 전극(SE)은 데이터 라인(DL)으로부터 연장된다. 예를 들어, 도 16에 도시된 바와 같이, 소스 전극(SE)은 데이터 라인(DL)으로부터 게이트 전극(GE)을 향해 돌출된 형태를 갖는다.
소스 전극(SE)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어질 수 있으며, 내화성 금속막과 저저항 도전막을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로, 크롬 또는 몰리브덴(또는 몰리브덴 합금) 하부막과 알루미늄 (또는 알루미늄 합금) 상부막으로 된 이중막, 몰리브덴 (또는 몰리브덴 합금) 하부막과 알루미늄 (또는 알루미늄 합금) 중간막과 몰리브덴 (또는 몰리브덴 합금) 상부막으로 된 삼중막 등이 있다. 소스 전극(SE)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
드레인 전극(DE)은 소스 전극(SE)과 이격되어 반도체층(SM)과 일부 중첩하여 배치된다. 드레인 전극(DE)은 화소 전극(PE)에 연결된다. 드레인 전극(DE)은 소스 전극(SE)과 동일한 공정으로 동시에 만들어질 수 있다.
게이트 전극(GE), 반도체층(SM), 소스 전극(SE) 및 드레인 전극(DE)에 의해 박막트랜지스터(TFT)가 이루어진다.
박막트랜지스터(TFT)의 채널(channel) 영역은 소스 전극(SE)과 드레인 전극(DE) 사이의 반도체층(SM) 부분에 위치한다.
데이터 라인(DL)은 게이트 절연막(421) 상에 위치하며, 게이트 라인(GL)과 교차한다. 도시되지 않았지만, 데이터 라인(DL)과 게이트 라인(GL)이 교차하는 곳에서 데이터 라인(DL)은 다른 부분보다 더 작은 선폭을 가질 수도 있다. 이에 따라, 데이터 라인(DL)과 게이트 라인(GL) 간의 기생 커패시턴스의 크기가 줄어들 수 있다. 데이터 라인(DL)은 전술된 소스 전극(SE)과 동일한 재료 및 구조를 가질 수 있다. 데이터 라인(DL)과 소스 전극(SE)은 동일한 공정으로 동시에 만들어질 수 있다.
도시되지 않았지만, 전술된 반도체층(SM)은 게이트 절연막(421)과 소스 전극(SE) 사이에 더 위치할 수 있고, 게이트 절연막(421)과 드레인 전극(DE) 사이에 더 위치할 수 있다. 또한, 도시되지 않았지만, 반도체층(SM)은 게이트 절연막(421)과 데이터 라인(DL) 사이에 더 위치할 수 있다.
층간 절연막(431)은 데이터 라인(DL), 소스 전극(SE), 드레인 전극(DE), 반도체층(SM) 및 게이트 절연막(421) 상에 배치된다. 이때, 층간 절연막(431)은 데이터 라인(DL), 소스 전극(SE), 드레인 전극(DE) 및 게이트 절연막(421)을 포함한 베이스 기판(401)의 전면(全面)에 배치될 수 있다. 도 16 및 17을 참조하면, 층간 절연막(431)은 드레인 콘택홀(432)을 갖는다. 드레인 콘택홀(432)에 의해 드레인 전극(DE)이 노출된다.
층간 절연막(431)은 질화 규소(SiNx) 또는 산화 규소(SiOx)와 같은 무기 절연물로 만들어질 수 있으며, 유기막으로 만들어질 수도 있다. 또한 층간 절연막(431)은 하부 무기막과 상부 유기막을 포함하는 이중막 구조를 가질 수도 있다.
제1 컬러 필터(451) 및 제2 컬러 필터(452)는 층간 절연막(431) 상에 배치된다. 제1 및 제2 컬러 필터(451, 452)의 가장자리는 게이트 라인(GL), 박막트랜지스터(TFT) 및 데이터 라인(DL) 상에 위치할 수 있다. 인접한 제1 및 제2 컬러 필터(451, 452)의 가장자리는 서로 중첩할 수 있다. 각각의 컬러 필터(451, 452)는 드레인 전극(DE)에 대응되게 위치한 개구부를 갖는다. 각각의 컬러 필터(451, 452)는 감광성 유기물로 만들어질 수 있다.
제1 컬러 필터(451)와 제2 컬러 필터(452)는 서로 다른 컬러를 가지며, 각각 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터, 원청색(cyan) 컬러 필터, 원적색(magenta) 컬러 필터, 황색(yellow) 컬러 필터 및 백색(white) 컬러 필터 중 어느 하나일 수 있다.
도 16 및 17에 도시되지 않았지만, 본 발명의 제7 실시예에 따른 액정 표시장치(107)는 제3 컬러 필터를 더 포함할 수 있다. 제3 컬러 필터는 제1 컬러 필터(451) 및 제2 컬러 필터(452)와 다른 컬러를 가지며, 적색, 녹색, 청색, 원청색(cyan), 원적색(magenta) 및 황색(yellow) 중 어느 하나의 컬러를 가질 수 있다.
그러나, 본 발명의 제7 실시예가 이에 한정되는 것은 아니며, 컬러필터(451, 452)가 밀봉 기판(402) 상에 배치될 수도 있다.
평탄화막(491)은 컬러 필터(451, 452) 상에 배치된다. 이때, 평탄화막(491)은 컬러 필터(451, 452) 및 층간 절연막(431)을 포함한 베이스 기판(401)의 전면(全面)에 배치될 수 있다. 다만, 도 16 및 17을 참조하면, 평탄화막(491)은 드레인 콘택홀(432)에 대응되게 위치한 개구부를 가질 수 있다.
평탄화막(491)은 보호막 기능을 하며, 화소 전극(PE)의 하부를 평탄화하는 역할을 한다. 평탄화막(491)을 보호막이라고도 한다. 평탄화막(491)은 유기물로 만들어질 수 있는데, 예를 들어, 감광성 유기물 또는 감광성 수지 조성물로 만들어질 수 있다. 이 경우, 평탄화막(491)을 유기막이라고도 한다.
화소 전극(PE)은 드레인 콘택홀(432)을 통해 드레인 전극(DE)에 연결된다. 화소 전극(PE)은 평탄화막(491) 상에 배치된다. 화소 전극(PE)의 가장자리 일부는 차광부(476)와 중첩할 수 있다.
화소 전극(PE)은 광투과성을 가지며, 제1 내지 제3 실시예에 따른 전극(111, 112, 113) 중 어느 하나와 동일한 구조를 가질 수 있다.
화소 전극(PE)은 제1 광투과층(120)을 포함할 수 있다(제1 실시예). 또한, 화소 전극(PE)은 제1 광투과층(120) 하부에 배치된 금속막(130)을 더 포함할 수도 있으며(제2 실시예), 금속막(130) 하부에 배치된 제2 광투과층(140)을 더 포함할 수도 있다(제3 실시예). 이 때, 금속막(130)은 3 내지 7nm의 두께를 갖는다.
차광부(476)는 화소 전극(PE) 및 평탄화막(491) 상에 배치된다. 예를 들어, 차광부(476)는 박막트랜지스터(TFT), 게이트 라인들(GL) 및 데이터 라인(DL)과 중첩 배치되어, 빛샘을 차단한다.
도 17에 도시된 바와 같이, 차광부(476) 상에 컬럼 스페이서(472)가 위치할 수 있다. 컬럼 스페이서(472)는 대향기판(420)을 향해 차광부(476)로부터 소정 높이로 돌출된 형상을 갖는다. 컬럼 스페이서(472)는 표시기판(410)과 대향기판(420) 간의 셀갭(cell gap)을 유지시킨다.
컬럼 스페이서(472)는 차광부(476)와 일체로 구성될 수 있다. 이 경우, 컬럼 스페이서(472)와 차광부(476)는 동일한 물질로 동시에 제조될 수 있다. 이러한 컬럼 스페이서(472)와 차광부(476)를 블랙 컬럼 스페이서(BCS)라고도 한다.
대향기판(420)은 밀봉 기판(402) 및 밀봉 기판(402) 상에 배치된 공통 전극(CE)을 포함한다.
공통 전극(CE)은 제1 내지 제3 실시예에 따른 전극(111, 112, 113) 중 어느 하나와 동일한 구조를 가질 수 있다. 공통 전극(CE)은 광투과성을 갖는다.
공통 전극(CE)은 제1 광투과층(120)을 포함할 수 있다(제1 실시예). 또한, 공통 전극(CE)은 제1 광투과층(120) 하부에 배치된 금속막(130)을 더 포함할 수도 있으며(제2 실시예), 금속막(130) 하부에 배치된 제2 광투과층(140)을 더 포함할 수도 있다(제3 실시예). 이 때, 금속막(130)은 3 내지 7nm의 두께를 갖는다.
이때, 제1 광투과층(120)이 액정층(LC)을 향하여 배치된다.
한편, 컬러필터(451, 452)가 밀봉 기판(402) 상에 배치될 수도 있다.
액정층(LC)은 베이스 기판(401)과 밀봉 기판(402) 사이에 배치된다. 보다 구체적으로, 표시기판(410)과 대향기판(420)에 의해 정의된 공간에 액정층(LC)이 위치할 수 있다.
또한, 표시기판(410), 액정층(LC) 및 대향기판(420)을 포함하는 패널을 액정 표시패널(400)이라고도 한다.
본 발명의 제1 내지 제3 실시예에 따르면, 제1 광투과층(120)은 1.6 내지 1.9의 굴절률을 가진다. 반면, 액정표시장치의 전극으로 일반적으로 사용되는 IZO는 약 2.0 이상의 굴절률을 가진다. 이와 같이, 제1 광투과층(120)은 낮은 굴절률을 가진다.
한편, 액정층(LC)은 일반적으로 1.5 내지 1.6의 굴절률을 가진다.
따라서, 제1 광투과층(120)을 갖는 전극(111, 112, 113)이 액정표시장치의 화소 전극(PE) 또는 공통 전극(CE)으로 사용되고, 제1 광투과층(120)이 액정층(LC)을 향하여 배치되는 경우, 화소 전극(PE) 또는 공통 전극(CE)과 액정층(LC) 사이의 굴절률 차이가 크지 않아, 화소 전극(PE) 액정층(LC) 사이의 계면 또는 공통 전극(CE)과 액정층(LC) 사이의 계면에서 광반사가 거의 발생하지 않는다. 따라서, 액정 표시장치의 블랙 휘도가 감소되어, 액정 표시장치의 콘트라스트 비가 증가된다.
도 18은 액정표시장치의 콘트라스트비 그래프이다. 구체적으로, 비교예 1에 따른 전극이 액정표시장치의 화소 전극으로 사용되는 경우의 콘트라스트비와 제조예 1에 따른 전극이 액정표시장치의 화소 전극으로 사용되는 경우의 콘트라스트비가 도 18에 도시되어 있다.
도 18을 참조하면, 제조예 1에 따른 전극이 화소 전극으로 사용되는 경우 액정표시장치의 콘트라스트비가 우수함을 알 수 있다.
도 19는 본 발명의 제8 실시예에 따른 터치패널(108)의 평면도이고, 도 20은 도 19의 "A" 부분에 대한 부분 확대도이고, 도 21은 도 20의 III-III'를 따라 자른 단면도이고, 도 22는 도 20의 IV-IV'를 따라 자른 단면도이다.
본 발명의 제8 실시예에 따른 터치패널(108)은, 베이스 기판(501), 일 방향을 따라 베이스 기판(501)상에 배치된 복수개의 제1 센서패턴(510) 및 제1 센서패턴(510)과 절연 교차되며 베이스 기판(501)상에 배치된 복수개의 제2 센서패턴(520)을 포함한다. 제1 및 제2 센서패턴(510, 520)을 "터치 센서패턴"이라고도 한다.
제1 센서패턴(510) 및 제2 센서패턴(520) 중 적어도 하나는 제1 광투과층을 포함하며, 제1 광투과층은 제1 투명 도전성 산화물(Transparent Conductive Oxide, TCO) 및 제1 투명 도전성 산화물에 도핑된 제1 금속 원소를 포함한다. 여기서, 제1 금속 원소는 2족 금속 원소이며, 제1 광투과층 전체 원자량에 대하여 0.01 내지 5.00 원자%(at %)의 함량을 갖는다.
보다 구체적으로, 제1 센서패턴(510) 및 제2 센서패턴(520) 중 적어도 하나는 제1 내지 제3 실시예에 따른 전극(111, 112, 113) 중 어느 하나와 동일한 구조를 가질 수 있다.
예를 들어, 제1 센서패턴(510) 및 제2 센서패턴(520) 중 적어도 하나는 제1 광투과층(120)을 포함할 수 있으며(제1 실시예), 제1 광투과층(120) 하부에 배치된 금속막(130)을 더 포함할 수도 있으며(제2 실시예), 금속막(130) 하부에 배치된 제2 광투과층(140)을 더 포함할 수도 있다(제3 실시예). 이 때, 금속막(130)은 3 내지 7nm의 두께를 갖는다. 제1 센서패턴(510) 및 제2 센서패턴(520)은 광투과성을 갖는다.
제1 광투과층(120)은 작은 면저항을 갖기 때문에, 제1 광투과층(120) 만으로도 제1 센서패턴(510) 및 제2 센서패턴(520)이 만들어질 수 있다. 또한, 제1 센서패턴(510) 및 제2 센서패턴(520)이 얇은 두께를 가지더라도 우수한 전기 전도성을 가질 수 있다. 그에 따라, 얇은 두께를 갖는 터치 패널(108)이 만들어질 수 있다. 얇은 두께를 갖는 터치 패널(108)은 플렉서블(flexible) 표시장치에 유용하게 사용될 수 있다.
또한, 제1 센서패턴(510) 및 제2 센서패턴(520)이 얇은 두께를 가지는 경우, 터치 패널(108)에서의 모아레(moire) 현상이 감소될 수 있다.
도 19 및 20을 참조하면, 복수개의 제1 센서패턴(510)은 제1 방향을 따라 배치되며, 복수개의 제2 센서패턴(520)은 제2 방향을 따라 배치된다. 도 19을 참조하면, 제1 방향은 y축 방향이고, 제2 방향은 x축 방향이다. 그러나, 제1 방향과 제2 방향이 반드시 도 19에 도시된 방향으로 한정되는 것은 아니다. 제1 방향과 제2 방향이 서로 바뀔 수도 있다.
제1 센서패턴(510)은 복수개의 제1 센서전극(511) 및 인접하는 제1 센서전극(511)을 서로 연결하는 제1 브릿지(512)를 포함한다. 제2 센서패턴(520)은 복수개의 제2 센서전극(521) 및 인접하는 제2 센서전극(521)을 서로 연결하는 제2 브릿지(522)를 포함한다.
제1 브릿지(512)와 제2 브릿지(522)는 서로 절연 교차된다. 이를 위해, 제1 브릿지(512)와 제2 브릿지(522) 사이에 절연층(541)이 배치된다.
제1 센서전극(511), 제1 브릿지(512), 제2 센서전극(521) 및 제2 브릿지(522)는 서로 동일한 재료로 만들어질 수도 있고, 서로 다른 재료로 만들어질 수도 있다.
베이스 기판(501)은 투명성과 지지력을 가지는 재료로 만들어질 수 있다. 베이스 기판(501)으로, 예를 들어, 폴리에틸렌테레프탈레이트(PET) 필름, 폴리카보네이트(PC) 필름, 폴리메틸메타아크릴레이트(PMMA) 필름, 폴리에틸렌나프탈레이트(PEN) 필름, 폴리에테르술폰(PES) 필름, TAC (Triacetylcellulose) 필름, 폴리비닐알코올(Polyvinyl alcohol; PVA) 필름, 폴리이미드(Polyimide; PI) 필름, 폴리스티렌(Polystyrene; PS) 필름, 유리 등이 사용될 수 있다. 또한, 표시장치의 기판 또는 윈도우가 터치패널(108)의 베이스 기판(501)이 될 수도 있다.
즉, 제1 센서패턴(510) 및 제2 센서패턴(520)은 표시장치의 베이스 기판 또는 윈도우 상에 직접 형성될 수도 있다.
제1 센서패턴(510)은 제2 센서패턴(520)과 함께 사용자의 터치에 의하여 신호를 발생시키는 역할을 한다. 제1 센서패턴(510)과 제2 센서패턴(520)은 베이스 기판(501)상에 복수개의 라인형태로 형성될 수 있다. 도 19에 5개의 제1 센서패턴(510) 및 4개의 제2 센서패턴(520)이 도시되었지만, 본 발명의 제8 실시예가 이에 한정되는 것은 아니다. 터치패널(108)은 각각 5개 내지 20개의 제1 센서패턴(510)과 제2 센서패턴(520)을 가질 수 있으며, 각각 20개 이상의 제1 센서패턴(510)과 제2 센서패턴(520)을 가질 수도 있다.
도 19에 제1 센서패턴(510)과 제2 센서패턴(520)이 서로 수직으로 교차하는 것이 도시되어 있다.
도 19 및 20에 마름모 형태의 제1 센서전극(511)이 예시되어 있지만, 제1 센서전극(511)의 형태가 이에 한정되는 것은 아니다. 제1 센서전극(511)은 직사각형, 팔각형 또는 원 형상을 가질 수도 있다.
제1 브릿지(512)는 제2 브릿지(522)와 교차하는 지점에 배치된다. 제1 센서전극(511)과 제1 브릿지(512)는 동일한 재료로 만들어져 동시에 패터닝될 수 있다.
제2 센서전극(521) 역시 제1 센서전극(511)와 마찬가지로 마름모, 직사각형, 팔각형 또는 원 형상을 가질 수 있다. 제2 센서전극(521)과 제2 브릿지(522)는 동일한 재료로 만들어져 동시에 패터닝될 수 있다.
절연층(541)은 투명 절연성 재료로 만들어질 수 있다. 베이스 기판(501)의 재료가 절연층(541)의 재료가 될 수도 있다.
제1 센서패턴(510)과 제2 센서패턴(520)의 각 일단에 제1 센서패턴(510)과 제2 센서패턴(520)으로부터 전기적 신호를 전달받는 리드선(550, 560)이 각각 배치된다.
도 19을 참조하면, 제1 센서패턴(510)의 일단에서 각각 연장된 리드선들(551, 552, 553, 554, 555)은 베이스 기판(501)의 하부로 연장된다. 또한, 제2 센서패턴(520)의 일단에서 각각 연장된 리드선들(561, 562, 563, 564)은 베이스 기판(501)의 측면으로 인출되어 베이스 기판(501)의 하부로 연장된다.
리드선(550, 560)은 전도성 재료로 만들어진다.
도 19에 리드선(550, 560)이 제1 센서패턴(510)과 제2 센서패턴(520)의 일단에 연결된 것이 도시되어 있지만, 본 발명의 제8 실시예가 이에 한정되는 것은 아니다. 터치패널(108)의 구동 방식에 따라, 리드선(550, 560)은 제1 센서패턴(510)과 제2 센서패턴(520)의 양단에 연결될 수도 있다.
이상, 도면 및 실시예를 중심으로 본 발명을 설명하였다. 상기 설명된 도면과 실시예는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예를 생각해 내는 것이 가능할 것이다. 따라서, 본 발명의 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
110, 211, 401, 501: 베이스 기판
111, 112, 113: 전극 120: 제1 광투과층
121: 제1 투명 도전성 산화물 122: 제1 금속 원소
130: 금속막 140: 제2 광투과층
141: 제2 투명 도전성 산화물 142: 제2 금속 원소
290: 화소정의막 310: 유기 발광 소자
311: 제1 전극 312: 발광층
313: 제2 전극 330: 캡핑층
350: 박막 봉지층
510: 제1 센서패턴 511: 제1 센서전극
512: 제1 브릿지 520: 제2 센서패턴
521: 제2 센서전극 522: 제2 브릿지

Claims (25)

  1. 베이스 기판; 및
    상기 베이스 기판 상에 배치되며, 제1 광투과층을 갖는 전극;
    을 포함하며,
    상기 제1 광투과층은,
    4.75 내지 4.9eV의 일함수를 가지며,
    제1 투명 도전성 산화물(Transparent Conductive Oxide, TCO); 및 상기 제1 투명 도전성 산화물에 도핑된 제1 금속 원소;를 포함하고,
    상기 제1 금속 원소는 2족 금속 원소이며, 상기 제1 광투과층 전체 원자량에 대하여 0.01 내지 5.00 원자%(at %)의 함량을 갖는 표시 기판.
  2. 제1항에 있어서,
    상기 제1 투명 도전성 산화물은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), AZO(Aluminum Zinc Oxide) 및 In2O3(Indium Oxide) 중 적어도 하나를 포함하는 표시 기판.
  3. 제1항에 있어서,
    상기 제1 투명 도전성 산화물은 85 중량% 내지 95 중량%의 In2O3 및 5 중량% 내지 15 중량%의 SnO2를 포함하는 표시 기판.
  4. 제1항에 있어서,
    상기 2족 금속 원소는 Be, Mg 및 Ca 중 적어도 하나를 포함하는 표시 기판.
  5. 제1항에 있어서,
    상기 제1 광투과층은 30 내지 55.0 Ω/square의 면저항을 갖는 표시 기판.
  6. 제1항에 있어서,
    상기 제1 광투과층은 5nm 내지 10nm의 두께를 갖는 표시 기판.
  7. 제1항에 있어서,
    상기 제1 광투과층은 1.6 내지 1.9의 굴절률을 갖는 표시 기판.
  8. 제1항에 있어서,
    상기 제1 광투과층은 90% 내지 99%의 투과율을 갖는 표시 기판.
  9. 제1항에 있어서, 상기 전극은,
    상기 베이스 기판과 상기 제1 광투과층 사이에 배치되며, 금속 또는 금속 합금을 포함하는 금속막을 더 포함하는 표시 기판.
  10. 제8항에 있어서,
    상기 금속막은 은(Ag)을 포함하는 표시 기판.
  11. 제9항에 있어서,
    상기 금속막은 아연(Zn), 구리(Cu), 안티모니(Sb) 및 인듐(In) 중 적어도 하나를 더 포함하는 표시 기판.
  12. 제8항에 있어서,
    상기 금속막은 3 내지 7nm의 두께를 갖는 표시 기판.
  13. 제8항에 있어서, 상기 전극은,
    상기 베이스 기판과 상기 금속막 사이에 배치된 제2 광투과층을 더 포함하며,
    상기 제2 광투과층은 제2 투명 도전성 산화물(Transparent Conductive Oxide, TCO) 및 상기 제2 투명 전도성 산화물에 도핑된 제2 금속 원소를 포함하며,
    상기 제2 금속 원소는 2족 금속 원소이고, 상기 제2 광투과층 전체 원자량에 대하여 0.01 내지 5.00 원자%(at %)의 함량을 갖는 표시 기판.
  14. 제13항에 있어서,
    상기 제2 광투과층은 5nm 내지 10nm의 두께를 갖는 표시 기판.
  15. 제1항에 있어서,
    상기 전극은 유기발광소자의 양극인 표시 기판.
  16. 베이스 기판; 및
    상기 베이스 기판 상에 배치되며 제1 광투과층을 갖는 제1 전극;
    을 포함하며,
    상기 제1 광투과층은
    4.75 내지 4.9eV의 일함수를 가지며,
    제1 투명 도전성 산화물(Transparent Conductive Oxide, TCO); 및 상기 제1 투명 도전성 산화물에 도핑된 제1 금속 원소;를 포함하고,
    상기 제1 금속 원소는 2족 금속 원소이며, 상기 제1 광투과층 전체 원자량에 대하여 0.01 내지 5.00 원자%(at %)의 함량을 갖는 표시장치.
  17. 제16항에 있어서, 상기 제1 전극은,
    상기 베이스 기판과 상기 제1 광투과층 사이에 배치되며, 금속 또는 금속 합금을 포함하는 금속막을 더 포함하는 표시장치.
  18. 제17항에 있어서, 상기 제1 전극은,
    상기 베이스 기판과 상기 금속막 사이에 배치된 제2 광투과층을 더 포함하며,
    상기 제2 광투과층은 제2 투명 도전성 산화물(Transparent Conductive Oxide, TCO) 및 상기 투명 전도성 산화물에 도핑된 제2 금속 원소를 포함하며,
    상기 제2 금속 원소는 2족 금속 원소이고, 상기 제2 광투과층 전체 원자량에 대하여 0.01 내지 5.00 원자%(at %)의 함량을 갖는 표시장치.
  19. 제16항에 있어서,
    상기 제1 전극상에 배치된 발광층; 및
    상기 발광층 상에 배치된 제2 전극;
    을 포함하는 표시장치.
  20. 제19항에 있어서,
    상기 제1 전극은 양극인 포함하는 표시장치.
  21. 제19항에 있어서,
    상기 제2 전극 상에 배치된 박막 봉지층을 더 포함하는 표시장치.
  22. 제16항에 있어서,
    상기 베이스 기판은 가요성 기판인 표시장치.
  23. 제16항에 있어서,
    상기 베이스 기판에 대향되어 배치된 대향 기판; 및
    상기 베이스 기판과 상기 대향 기판 사이에 배치된 액정층;
    을 더 포함하는 표시장치.
  24. 베이스 기판;
    일 방향을 따라 상기 베이스 기판상에 배치된 복수개의 제1 센서패턴; 및
    상기 제1 센서패턴과 절연 교차되며, 상기 베이스 기판상에 배치된 복수개의 제2 센서패턴;을 포함하며,
    상기 제1 센서패턴 및 상기 제2 센서패턴 중 적어도 하나는 제1 광투과층을 포함하며,
    상기 제1 광투과층은 제1 투명 도전성 산화물(Transparent Conductive Oxide, TCO); 및 상기 제1 투명 도전성 산화물에 도핑된 제1 금속 원소;를 포함하며,
    상기 제1 금속 원소는 2족 금속 원소이며, 상기 제1 광투과층 전체 원자량에 대하여 0.01 내지 5.00 원자 %(at %)의 함량을 갖는 터치 패널.
  25. 제24항에 있어서,
    상기 제1 센서패턴은 복수개의 제1 센서전극 및 서로 인접하는 상기 제1 센서전극을 서로 연결하는 제1 브릿지를 포함하며,
    상기 제2 센서패턴은 복수개의 제2 센서전극 및 서로 인접하는 상기 제2 센서전극을 서로 연결하는 제2 브릿지를 포함하며,
    상기 제1 브릿지와 상기 제2 브릿지는 서로 절연되어 교차되는 터치 패널.
KR1020160086213A 2016-07-07 2016-07-07 표시 기판, 표시장치 및 터치패널 KR102534082B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160086213A KR102534082B1 (ko) 2016-07-07 2016-07-07 표시 기판, 표시장치 및 터치패널
US15/642,580 US10761630B2 (en) 2016-07-07 2017-07-06 Substrate for display device, display device, and touch panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160086213A KR102534082B1 (ko) 2016-07-07 2016-07-07 표시 기판, 표시장치 및 터치패널

Publications (2)

Publication Number Publication Date
KR20180006534A true KR20180006534A (ko) 2018-01-18
KR102534082B1 KR102534082B1 (ko) 2023-05-19

Family

ID=60910788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160086213A KR102534082B1 (ko) 2016-07-07 2016-07-07 표시 기판, 표시장치 및 터치패널

Country Status (2)

Country Link
US (1) US10761630B2 (ko)
KR (1) KR102534082B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020256248A1 (ko) * 2019-06-17 2020-12-24 삼성디스플레이 주식회사 표시 장치
KR102372905B1 (ko) 2021-08-11 2022-03-11 (주)신송기계 판재 절단면 버 제거장치 및 그 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108364988A (zh) 2018-02-27 2018-08-03 京东方科技集团股份有限公司 触控显示基板及其制作方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060106061A (ko) * 2005-04-06 2006-10-12 엘지.필립스 엘시디 주식회사 유기 반도체물질을 이용한 박막트랜지스터 어레이 기판 및그의 제조 방법
KR20100010926A (ko) * 2007-07-13 2010-02-02 닛코 킨조쿠 가부시키가이샤 복합 산화물 소결체, 아모르퍼스 복합 산화막의 제조 방법, 아모르퍼스 복합 산화막, 결정질 복합 산화막의 제조 방법 및 결정질 복합 산화막
KR20140078882A (ko) * 2012-12-18 2014-06-26 (주)인터플렉스 접지부를 갖는 터치패널
JP2015115180A (ja) * 2013-12-11 2015-06-22 コニカミノルタ株式会社 透明導電体
KR20160002592A (ko) * 2014-06-30 2016-01-08 엘지디스플레이 주식회사 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3632524B2 (ja) 1999-09-24 2005-03-23 東ソー株式会社 Ｍｇ含有ＩＴＯスパッタリングターゲットおよびＭｇ含有ＩＴＯ蒸着材の製造方法
EP3447816A1 (en) 2003-09-19 2019-02-27 Sony Corporation Display unit, method of manufacturing same, organic light emitting unit, and method of manufacturing same
JP4618323B2 (ja) 2008-04-28 2011-01-26 ソニー株式会社 有機発光装置および表示装置
KR101305869B1 (ko) * 2011-10-12 2013-09-09 포항공과대학교 산학협력단 단순화된 유기 발광 소자 및 이의 제조 방법
JP2016038581A (ja) * 2014-08-08 2016-03-22 株式会社半導体エネルギー研究所 表示パネル、表示装置および表示装置の駆動方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060106061A (ko) * 2005-04-06 2006-10-12 엘지.필립스 엘시디 주식회사 유기 반도체물질을 이용한 박막트랜지스터 어레이 기판 및그의 제조 방법
KR20100010926A (ko) * 2007-07-13 2010-02-02 닛코 킨조쿠 가부시키가이샤 복합 산화물 소결체, 아모르퍼스 복합 산화막의 제조 방법, 아모르퍼스 복합 산화막, 결정질 복합 산화막의 제조 방법 및 결정질 복합 산화막
KR20140078882A (ko) * 2012-12-18 2014-06-26 (주)인터플렉스 접지부를 갖는 터치패널
JP2015115180A (ja) * 2013-12-11 2015-06-22 コニカミノルタ株式会社 透明導電体
KR20160002592A (ko) * 2014-06-30 2016-01-08 엘지디스플레이 주식회사 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020256248A1 (ko) * 2019-06-17 2020-12-24 삼성디스플레이 주식회사 표시 장치
KR102372905B1 (ko) 2021-08-11 2022-03-11 (주)신송기계 판재 절단면 버 제거장치 및 그 방법

Also Published As

Publication number Publication date
KR102534082B1 (ko) 2023-05-19
US10761630B2 (en) 2020-09-01
US20180011579A1 (en) 2018-01-11

Similar Documents

Publication Publication Date Title
US11569464B2 (en) Display device
US11222943B2 (en) Display apparatus
US10976853B2 (en) Display device
TWI702524B (zh) 具有觸控感測器的顯示裝置
KR102089340B1 (ko) 터치 센서를 가지는 유기 발광 표시 장치 및 그 제조 방법
JP6462839B2 (ja) 表示装置
US9582124B2 (en) Touch screen panel, flat panel display apparatus integrated with the touch screen panel, and method of manufacturing the same
KR101453880B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
CN106560930B (zh) 有机发光显示装置
CN105938843B (zh) 透明有机发光显示设备以及制造其的方法
CN106611771B (zh) 有机发光显示装置
US9991318B2 (en) Organic light emitting display device
JP2019129281A (ja) 表示装置及びその製造方法
KR20180057821A (ko) 윈도우 패널, 이를 포함하는 표시장치 및 제조방법
KR102534082B1 (ko) 표시 기판, 표시장치 및 터치패널
US11653546B2 (en) Display device having a bent portion
KR20120038214A (ko) 유기발광소자 및 그 제조방법
KR20150070663A (ko) 터치스크린 구현 유기전계 발광소자 및 이의 제조 방법
KR20180100510A (ko) 터치 센서를 가지는 유기 발광 표시 장치
JP2021105638A (ja) アクティブマトリクス基板、アクティブマトリクス基板を備えたインセルタッチパネル型液晶表示装置、およびアクティブマトリクス基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant