WO2020246133A1 - 撮像素子および撮像装置 - Google Patents

撮像素子および撮像装置 Download PDF

Info

Publication number
WO2020246133A1
WO2020246133A1 PCT/JP2020/015949 JP2020015949W WO2020246133A1 WO 2020246133 A1 WO2020246133 A1 WO 2020246133A1 JP 2020015949 W JP2020015949 W JP 2020015949W WO 2020246133 A1 WO2020246133 A1 WO 2020246133A1
Authority
WO
WIPO (PCT)
Prior art keywords
photoelectric conversion
light
image pickup
pickup device
semiconductor substrate
Prior art date
Application number
PCT/JP2020/015949
Other languages
English (en)
French (fr)
Inventor
幸史 国武
納土　晋一郎
敦 正垣
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to JP2021524684A priority Critical patent/JPWO2020246133A1/ja
Priority to EP20818825.0A priority patent/EP3982411A4/en
Priority to CN202080033705.7A priority patent/CN113811999A/zh
Priority to US17/615,140 priority patent/US20220246666A1/en
Publication of WO2020246133A1 publication Critical patent/WO2020246133A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Definitions

  • the present disclosure relates to an image sensor and an image pickup device. More specifically, the present invention relates to a back-illuminated image sensor and an image sensor including the image sensor.
  • CMOS Complementary Metal Oxide Semiconductor
  • This image sensor is an image sensor in which incident light is irradiated to the back surface side, which is different from the front surface side where the wiring region is arranged in the semiconductor substrate on which the photoelectric conversion unit that performs photoelectric conversion of the incident light in each pixel is formed. Is. Since the incident light is irradiated to the semiconductor substrate without passing through the wiring region, the sensitivity can be improved as compared with the surface irradiation type image sensor in which the incident light is irradiated to the surface side of the semiconductor substrate.
  • an image sensor that performs global shutter format imaging.
  • This image pickup device includes a charge holding unit for holding the charge generated by photoelectric conversion for each pixel.
  • imaging is performed by the following procedure. First, photoelectric conversion (exposure) is simultaneously performed on all the pixels of the image sensor. Next, the image signal is transferred while being generated for each pixel based on the electric charge generated by the photoelectric conversion.
  • a plurality of pixels arranged in the image pickup device are arranged in a two-dimensional grid pattern, and the transfer of the image signal is sequentially executed for each row of the plurality of pixels. The charge generated by the photoelectric conversion is transferred to the charge holding unit and held after the end of the exposure period.
  • This retained charge is taken out from the charge holding unit immediately before the transfer of the image signal and used for image signal generation.
  • a global shutter type image sensor when a part of the incident light is irradiated to the charge holding portion, photoelectric conversion occurs in the charge holding portion. The charge generated by this photoelectric conversion is superimposed on the retained charge to generate noise in the image signal. Therefore, the image quality is deteriorated.
  • This light-shielding portion is composed of a lid portion arranged on the back surface side of the semiconductor substrate in the vicinity of the charge holding portion and an embedded portion embedded in the semiconductor substrate between the photoelectric conversion portion and the charge holding portion to block incident light. ..
  • This embedded portion is formed from the back surface side to the front surface of the semiconductor substrate. The charge of the photoelectric conversion unit is transferred to the charge holding unit via the semiconductor region between the end portion of the embedded portion and the surface of the semiconductor substrate.
  • the above-mentioned conventional technique has a problem that leakage of incident light through the semiconductor region between the end portion of the embedded portion constituting the light-shielding portion and the surface of the semiconductor substrate cannot be prevented.
  • the incident light irradiated to the photoelectric conversion unit the incident light transmitted through the semiconductor substrate without contributing to the photoelectric conversion is reflected by the wiring or the like arranged in the wiring region and becomes reflected light.
  • This reflected light enters the charge holding portion via the semiconductor region between the end portion of the embedded portion and the surface of the semiconductor substrate, causes photoelectric conversion, and becomes noise. Therefore, the above-mentioned conventional technique has a problem that the image quality is deteriorated.
  • the present disclosure has been made in view of the above-mentioned problems, and an object of the present disclosure is to reduce leakage of incident light to a charge holding portion or the like.
  • the present disclosure has been made to solve the above-mentioned problems, and the first aspect thereof is a photoelectric conversion unit formed on a semiconductor substrate for performing photoelectric conversion of incident light, and the incident light is incident.
  • a reflective portion that is arranged on the surface of the semiconductor substrate, which is different from the surface, and reflects the transmitted light transmitted through the photoelectric conversion unit to the photoelectric conversion unit, and a bottom surface adjacent to the surface of the semiconductor substrate are arranged.
  • the image pickup device is provided with a reflection portion forming member on which the reflection portion is formed on the side surface.
  • an image signal generation circuit that generates an image signal based on the electric charge generated by the photoelectric conversion may be further provided.
  • the reflection portion forming member may be formed at the same time as the gate of the MOS transistor arranged in the image signal generation circuit.
  • the reflection portion forming member may be composed of a gate of a MOS transistor arranged in the image signal generation circuit.
  • the reflective portion forming member may have a side wall insulating film arranged on the side surface portion, and the reflective portion may be formed adjacent to the side wall insulating film.
  • the reflection unit may be arranged in the vicinity of the boundary of the photoelectric conversion unit in the semiconductor substrate.
  • a light-shielding film formed adjacent to the upper surface which is a surface of the reflective portion forming member facing the bottom surface, may be further provided to block the transmitted light.
  • a charge holding unit for holding the charge generated by the photoelectric conversion may be further provided.
  • a light-shielding wall arranged between the photoelectric conversion unit and the charge holding unit in the semiconductor substrate may be further provided.
  • the light-shielding wall may be provided with an opening near the surface of the semiconductor substrate, and the reflection portion may be arranged near the opening of the light-shielding wall.
  • the reflecting portion may be arranged so as to be offset from the opening of the light-shielding wall toward the charge holding portion.
  • the reflective portion forming member may be formed by laminating a plurality of films.
  • the image signal generation circuit that generates an image signal based on the electric charge generated by the photoelectric conversion is further provided, and the reflection portion forming member is formed by any one of the plurality of films. It may be formed at the same time as the gate of the MOS transistor of the image signal generation circuit.
  • a bias voltage may be applied to the reflective portion forming member.
  • the side surface of the reflective portion forming member may be formed in the shape of a curved surface.
  • the reflective portion forming member may have a side surface having a tapered cross section.
  • a color filter that transmits incident light having a predetermined wavelength may be further provided, and the photoelectric conversion unit may perform photoelectric conversion of the incident light transmitted through the color filter.
  • the pixel having the photoelectric conversion unit and the plurality of pixels having the color filter, and the pixel in which the color filter transmitting the incident light having a long wavelength is arranged among the plurality of pixels is The reflection portion and the reflection portion forming member may be arranged.
  • the reflective portion may be made of metal.
  • the photoelectric conversion unit formed on the semiconductor substrate and performing photoelectric conversion of the incident light is arranged on the surface of the semiconductor substrate which is a surface different from the surface on which the incident light is incident.
  • the imaging device includes a processing circuit for processing an image signal generated based on the electric charge generated by the photoelectric conversion.
  • the transmitted light of the photoelectric conversion unit is reflected toward the photoelectric conversion unit. It is expected that leakage of transmitted light from the photoelectric conversion unit will be reduced.
  • FIG. 1 is a diagram showing a configuration example of an image sensor according to an embodiment of the present disclosure.
  • the image pickup device 1 in the figure includes a pixel array unit 10, a vertical drive unit 20, a column signal processing unit 30, and a control unit 40.
  • the pixel array unit 10 is configured by arranging the pixels 100 in a two-dimensional grid pattern.
  • the pixel 100 generates an image signal according to the irradiated light.
  • the pixel 100 has a photoelectric conversion unit that generates an electric charge according to the irradiated light.
  • the pixel 100 further has an image signal generation circuit. This image signal generation circuit generates an image signal based on the electric charge generated by the photoelectric conversion unit. The generation of the image signal is controlled by the control signal generated by the vertical drive unit 20 described later.
  • the signal lines 11 and 12 are arranged in the pixel array unit 10 in an XY matrix.
  • the signal line 11 is a signal line for transmitting a control signal of the image signal generation circuit in the pixel 100, is arranged for each line of the pixel array unit 10, and is commonly wired to the pixel 100 arranged in each line.
  • the signal line 12 is a signal line for transmitting an image signal generated by the image signal generation circuit of the pixel 100, is arranged for each row of the pixel array unit 10, and is common to the pixels 100 arranged in each row. It will be wired.
  • These photoelectric conversion units and image signal generation circuits are formed on a semiconductor substrate.
  • the vertical drive unit 20 generates a control signal of the image signal generation circuit of the pixel 100.
  • the vertical drive unit 20 transmits the generated control signal to the pixel 100 via the signal line 11 in the figure.
  • the column signal processing unit 30 processes the image signal generated by the pixel 100.
  • the column signal processing unit 30 processes the image signal transmitted from the pixel 100 via the signal line 12 in the figure.
  • the processing in the column signal processing unit 30 corresponds to, for example, analog-to-digital conversion that converts an analog image signal generated in the pixel 100 into a digital image signal.
  • the image signal processed by the column signal processing unit 30 is output as an image signal of the image sensor 1.
  • the control unit 40 controls the entire image sensor 1.
  • the control unit 40 controls the image sensor 1 by generating and outputting a control signal for controlling the vertical drive unit 20 and the column signal processing unit 30.
  • the control signal generated by the control unit 40 is transmitted to the vertical drive unit 20 and the column signal processing unit 30 by the signal lines 41 and 42, respectively.
  • the column signal processing unit 30 is an example of the processing circuit described in the claims.
  • FIG. 2 is a diagram showing an example of a pixel circuit configuration according to the first embodiment of the present disclosure.
  • the figure is a circuit diagram showing the configuration of the pixel 100.
  • the pixel 100 in the figure includes a photoelectric conversion unit 101, a first charge holding unit 103, a second charge holding unit 102, and MOS transistors 104 to 109. Further, a signal line 11 and a signal line 12 composed of signal lines OFG, TX, TR, RST and SEL are wired to the pixel 100.
  • the signal lines OFG, TX, TR, RST, and SEL constituting the signal line 11 are signal lines for transmitting the control signal of the pixel 100. These signal lines are connected to the gate of the MOS transistor.
  • the MOS transistor By applying a voltage equal to or higher than the threshold value between the gate and the source to the MOS transistor via these signal lines, the MOS transistor can be made conductive.
  • the signal line 12 transmits the image signal generated by the pixel 100. Further, a power supply line Vdd is wired to the pixel 100 to supply power.
  • the anode of the photoelectric conversion unit 101 is grounded, and the cathode is connected to the respective sources of the MOS transistors 104 and 105.
  • the drain of the MOS transistor 104 is connected to the power supply line Vdd, and the gate is connected to the signal line OFG.
  • the drain of the MOS transistor 105 is connected to the source of the MOS transistor 106 and one end of the second charge holding portion 102. The other end of the second charge holding portion 102 is grounded.
  • the gate of the MOS transistor 105 is connected to the signal line TX, and the gate of the MOS transistor 106 is connected to the signal line TR.
  • the drain of the MOS transistor 106 is connected to the source of the MOS transistor 107, the gate of the MOS transistor 108, and one end of the first charge holding portion 103. The other end of the first charge holding portion 103 is grounded.
  • the gate of the MOS transistor 107 is connected to the signal line RST.
  • the drains of the MOS transistors 107 and 108 are commonly connected to the power supply line Vdd, and the source of the MOS transistors 108 is connected to the drain of the MOS transistor 109.
  • the source of the MOS transistor 109 is connected to the signal line 12, and the gate is connected to the signal line SEL.
  • the photoelectric conversion unit 101 generates and retains an electric charge according to the irradiated light as described above.
  • a photodiode can be used for the photoelectric conversion unit 101.
  • the MOS transistor 104 is a transistor that resets the photoelectric conversion unit 101. By applying a power supply voltage to the photoelectric conversion unit 101, the MOS transistor 104 discharges the electric charge held in the photoelectric conversion unit 101 to the power supply line Vdd and resets the MOS transistor 104. The reset of the photoelectric conversion unit 101 by the MOS transistor 104 is controlled by the signal transmitted by the signal line OFG.
  • the MOS transistor 105 is a transistor that transfers the electric charge generated by the photoelectric conversion of the photoelectric conversion unit 101 to the second charge holding unit 102.
  • the charge transfer in the MOS transistor 105 is controlled by the signal transmitted by the signal line TX.
  • the second charge holding unit 102 is a capacitor that holds the charge transferred by the MOS transistor 105.
  • the MOS transistor 106 is a transistor that transfers the charge held by the second charge holding unit 102 to the first charge holding unit 103.
  • the charge transfer in the MOS transistor 106 is controlled by the signal transmitted by the signal line TR.
  • the MOS transistor 108 is a transistor that generates a signal based on the electric charge held by the first electric charge holding unit 103.
  • the MOS transistor 109 is a transistor that outputs a signal generated by the MOS transistor 108 to the signal line 12 as an image signal.
  • the MOS transistor 109 is controlled by a signal transmitted by the signal line SEL.
  • the MOS transistor 107 is a transistor that resets the first charge holding unit 103 by discharging the charge held by the first charge holding unit 103 to the power supply line Vdd.
  • the reset by the MOS transistor 107 is controlled by the signal transmitted by the signal line RST.
  • the image signal generated by the pixel 100 in the figure can be generated as follows. First, the MOS transistor 104 is made conductive to reset the photoelectric conversion unit 101. The electric charge generated by the photoelectric conversion after the end of this reset is accumulated in the photoelectric conversion unit. After a lapse of a predetermined time, the MOS transistors 106 and 107 are made conductive to reset the second charge holding unit 102. Next, the MOS transistor 105 is made conductive. As a result, the electric charge generated in the photoelectric conversion unit 101 is transferred to the second charge holding unit 102 and held. The operations from the reset of the photoelectric conversion unit 101 to the transfer of electric charges by the MOS transistor 105 are performed simultaneously in all the pixels 100 arranged in the pixel array unit 10.
  • a global reset which is a simultaneous reset in all the pixels 100, and a simultaneous charge transfer in all the pixels 100 are executed.
  • a global shutter is realized.
  • the period from the reset of the photoelectric conversion unit 101 to the transfer of electric charge by the MOS transistor 105 corresponds to the exposure period.
  • the MOS transistor 107 is made conductive again to reset the first charge holding unit 103.
  • the MOS transistor 106 is made conductive, and the charge held in the second charge holding unit 102 is transferred to the first charge holding unit 103 to hold it.
  • the MOS transistor 108 generates an image signal corresponding to the electric charge held by the first electric charge holding unit 103.
  • the image signal generated by the MOS transistor 108 is output to the signal line 12.
  • the operation from the reset of the first charge holding unit 103 to the output of the image signal is sequentially performed for each pixel 100 arranged in the row of the pixel array unit 10. By outputting the image signals in the pixels 100 of all the rows of the pixel array unit 10, a frame which is an image signal for one screen is generated and output from the image sensor 1.
  • the second charge holding unit 102 is used to temporarily hold the charge generated by the photoelectric conversion unit 101 when performing the global shutter.
  • the pixel circuit is an example of the image signal generation circuit described in the claims.
  • FIG. 3 is a diagram showing a configuration example of pixels according to the first embodiment of the present disclosure.
  • FIG. 3 is a plan view showing a configuration example of the pixel 100, and is a diagram schematically showing the arrangement of elements such as the photoelectric conversion unit 101 described in FIG.
  • the solid rectangle represents the gates 141 to 146 of the MOS transistors 104 to 109 described in FIG.
  • the rectangular long and short dash line represents a semiconductor region formed on the semiconductor substrate (semiconductor substrate 110 described later).
  • the dotted line represents the light-shielding walls 172 and 173 arranged on the semiconductor substrate.
  • the rectangle with the hatched diagonal line represents the pseudo gate 131 described later.
  • the semiconductor region 111 of the photoelectric conversion unit 101 is arranged on the semiconductor substrate in the center.
  • the semiconductor region 112 of the second charge holding portion 102 is arranged adjacent to the upper side of the semiconductor region 111 in the figure.
  • the gate 142 of the MOS transistor 105 described with reference to FIG. 2 is arranged in the vicinity of the semiconductor region 112.
  • the MOS transistor 105 is a MOS transistor having semiconductor regions 111 and 112 as a source region and a drain region, respectively.
  • the gate 143 of the MOS transistor 106 is arranged adjacent to the right side of the semiconductor region 112 in the figure, and the semiconductor region 113 of the first charge holding unit 103 is arranged adjacent to the gate 143.
  • the MOS transistor 106 is a MOS transistor having semiconductor regions 112 and 113 as a source region and a drain region, respectively.
  • the gate 144 of the MOS transistor 107 is arranged adjacent to the lower side of the semiconductor region 113 in the figure, and the semiconductor region 114 is arranged adjacent to the gate 144.
  • the MOS transistor 107 is a MOS transistor having semiconductor regions 113 and 114 as source regions and drain regions, respectively.
  • the gate 145 of the MOS transistor 108 is arranged adjacent to the lower side of the semiconductor region 114 in the figure, and the semiconductor region 115 is arranged adjacent to the gate 145.
  • the MOS transistor 108 is a MOS transistor having semiconductor regions 114 and 115 as a drain region and a source region, respectively.
  • the gate 146 of the MOS transistor 109 is arranged adjacent to the lower side of the semiconductor region 115 in the figure, and the semiconductor region 116 is arranged adjacent to the gate 146.
  • the MOS transistor 109 is a MOS transistor having semiconductor regions 115 and 116 as a drain region and a source region, respectively.
  • the semiconductor region 113 and the gate 145 of the MOS transistor 108 are connected by wiring (not shown). Further, the gate 141 of the MOS transistor 104 is arranged adjacent to the left side of the semiconductor region 111 in the figure, and the semiconductor region 117 is arranged adjacent to the lower side of the gate 141.
  • the MOS transistor 104 is a MOS transistor having semiconductor regions 111 and 117 as a source region and a drain region, respectively.
  • the light-shielding wall 172 is embedded in the semiconductor substrate at the boundary of the pixel 100 to block the incident light from the adjacent pixel 100.
  • the light-shielding wall 172 is configured to penetrate the semiconductor substrate.
  • the light-shielding wall 173 is embedded in the semiconductor substrate between the photoelectric conversion unit 101 and the second charge holding unit 102 in the pixel 100, and shields the incident light from the photoelectric conversion unit 101 toward the second charge holding unit 102. is there.
  • the light-shielding wall 173 is composed of a portion penetrating the semiconductor substrate and a portion having an opening (opening 174 described later) near the surface of the semiconductor substrate. The shaded portion of the light-shielding wall 173 in the figure represents this opening.
  • the pseudo gate 131 is a member that constitutes the reflection portion forming member 130, which will be described later.
  • the pseudo gate 131 can be composed of the same members as the gate 142 such as the MOS transistor 105.
  • Such pixels 100 are arranged in a two-dimensional grid pattern to form the pixel array unit 10.
  • the semiconductor region 113 in the figure is used in common with the pixel 100 adjacent to the right side of the pixel 100 in the figure.
  • the gate 141 and the semiconductor region 117 in the figure are used in common with the pixel 100 adjacent to the left side of the pixel 100 in the figure.
  • the second charge holding unit 102 is an example of the charge holding unit according to the claims.
  • FIG. 4 is a cross-sectional view showing a configuration example of a pixel according to the first embodiment of the present disclosure.
  • FIG. 3 is a diagram showing a configuration example of the pixel 100, and is a cross-sectional view taken along the line aa'of the pixel 100 in FIG.
  • the pixels 100 in the figure are a semiconductor substrate 110, a pseudo gate 131, a wiring area 160, light-shielding films 150 and 170, light-shielding walls 172 and 173, an insulating film 180, a color filter 191 and an on-chip lens 195. And a support substrate 196.
  • the semiconductor substrate 110 is a semiconductor substrate on which the semiconductor portion of the element arranged in the pixel 100 is formed as described above.
  • the semiconductor substrate 110 can be made of, for example, silicon (Si). Further, the semiconductor substrate 110 can be configured to have a thickness of, for example, 3 ⁇ m.
  • the semiconductor portion of the device is arranged in a well region formed on the semiconductor substrate 110. For convenience, the semiconductor substrate 110 in the figure is assumed to be configured in a p-type well region. By arranging the n-type semiconductor region in the p-type well region, the semiconductor portion of the device can be formed. In the figure, the photoelectric conversion unit 101 and the second charge holding unit 102 are shown.
  • the photoelectric conversion unit 101 is composed of the n-type semiconductor region 111 in the figure. Specifically, a photodiode composed of a pn junction between an n-type semiconductor region 111 and a p-type well region around the n-type semiconductor region 111 corresponds to the photoelectric conversion unit 101. The incident light incident from the back surface of the semiconductor substrate 110 is photoelectrically converted in the n-type semiconductor region 111. Of the charges generated by this photoelectric conversion, electrons are accumulated in the n-type semiconductor region 111 during the exposure period.
  • the second charge holding unit 102 is composed of the n-type semiconductor region 112 in the figure.
  • the electrons accumulated in the n-type semiconductor region 111 during the exposure period are transferred to the n-type semiconductor region 111 and held after the exposure period has elapsed.
  • a gate 142 is arranged on the surface side of the semiconductor substrate 110 near the semiconductor region 112.
  • the gate 142 constitutes the gate of the MOS transistor 105 described above, and controls the potential of the semiconductor region 112.
  • the potential of the semiconductor region 112 is made deeper than that of the semiconductor region 111.
  • the gate 142 in the figure can be made of, for example, polycrystalline silicon, and can be arranged adjacent to the semiconductor substrate 110 via a gate oxide film. Further, a side wall insulating film 149 can be arranged on the side surface of the gate 142.
  • the side wall insulating film 149 is called a sidewall, and is an insulating film having a shape that fills a corner sandwiched between the gate 142 and the semiconductor substrate 110.
  • the side wall insulating film 149 is an insulating film used as a mask when ionizing impurities.
  • n-type semiconductor region serving as a shallow drain region is formed on the semiconductor substrate 110, and after forming the gate 142 and the side wall insulating film 149, ion implantation is performed to form an n-type semiconductor region serving as a deep drain region.
  • a low-concentration impurity drain LDD: Lightly Doped Drain
  • LDD Lightly Doped Drain
  • the side wall insulating film 149 has a surface having a curved cross section.
  • the side wall insulating film 149 can be made of, for example, silicon oxide (SiO 2 ), and can be formed by etching back. Specifically, a SiO 2 film is formed so as to cover the gate 142, and anisotropic etching is performed by dry etching to remove the SiO 2 in other parts while leaving the SiO 2 adhering to the side surface of the gate 142.
  • Can be formed by A silicon nitride (SiN) film can also be arranged as a stopper for dry etching at this time.
  • the light-shielding walls 172 and 173 are arranged on the semiconductor substrate 110. These light-shielding walls 172 and 173 shield the second charge holding unit 102 from light and separate the photoelectric conversion unit 101 and the second charge holding unit 102.
  • the light-shielding walls 172 and 173 can be configured by arranging the metal film 171 in the groove formed in the semiconductor substrate 110. As described above, the light-shielding wall 172 is configured to penetrate from the back surface to the front surface of the semiconductor substrate 110.
  • the light-shielding wall 173 is partially formed in a non-penetrating shape from the back surface to the front surface of the semiconductor substrate 110, and an opening 174 is formed at the end of the light-shielding wall 173.
  • the metal film 171 can be made of, for example, tungsten (W), aluminum (Al), and copper (Cu).
  • a fixed charge film and an insulating film can be arranged between the metal film 171 and the groove of the semiconductor substrate 110.
  • the fixed charge film is a film composed of a high dielectric having a negative fixed charge. By arranging this fixed charge film, the influence of the trap level formed near the interface of the semiconductor substrate 110 can be reduced.
  • a film of hafnium oxide can be used.
  • the insulating film is a film that insulates the metal film 171.
  • a film of SiO 2 can be used.
  • the pseudo gate 131 described with reference to FIG. 3 is arranged on the surface side of the semiconductor substrate 110.
  • the pseudo gate 131 can be arranged in the vicinity of the opening 174 of the light-shielding film 173, and can be arranged between the photoelectric conversion unit 101 and the second charge holding unit 102. Further, the pseudo gate 131 can be arranged near the boundary of the photoelectric conversion unit 101.
  • a side wall insulating film 132 can be arranged on the pseudo gate 131.
  • the pseudo gate 131 and the side wall insulating film 132 can be made of the same material as the gate 142 and the side wall insulating film 149, respectively, and can be formed at the same time as the gate 142 and the side wall insulating film 149.
  • the pseudo gate 131 and the side wall insulating film 132 in the figure constitute a reflection portion forming member 130.
  • the bottom surface of the reflection portion forming member 130 is arranged adjacent to the surface of the semiconductor substrate 110, and the reflection portion 301 described later is formed on the side surface.
  • the pseudo gate 131 can also be made of a material other than the above-mentioned polycrystalline silicon, for example, SiN.
  • the wiring area 160 is an area arranged on the surface side of the semiconductor substrate 110 and composed of the wiring layer 161 and the insulating layer 169.
  • the wiring layer 161 is wiring that transmits an electric signal of an element such as a pixel 100.
  • the wiring layer 161 can be made of, for example, Cu.
  • the insulating layer 169 insulates the wiring layer 161.
  • the insulating layer 169 can be made of, for example, SiO 2 .
  • the insulating layer 169 and the wiring layer 161 can have a multi-layer structure.
  • the figure shows an example of an insulating layer 169 and a wiring layer 161 configured in two layers. Wiring layers 161 of different layers can be connected to each other by via plugs (not shown).
  • the gate 142 of the MOS transistor 105 described above is connected to the wiring layer 161 via the contact plug 162.
  • the contact plug 162 can be made of, for example, W or Cu.
  • a light-shielding film 150 is arranged in the wiring area 160.
  • the light-shielding film 150 is arranged on the surface side of the semiconductor substrate 110 and is a film that blocks the reflected light from the wiring layer 161.
  • the incident light transmitted through the semiconductor substrate 110 is reflected by the wiring layer 161 to become reflected light, and when it enters the second charge holding portion 102, photoelectric conversion occurs and causes noise in the image signal.
  • the light-shielding film 150 prevents the reflected light from entering the second charge holding portion 102.
  • the light-shielding film 150 includes, for example, Al, silver (Ag), gold (Au), Cu, platinum (Pt), molybdenum (Mo), chromium (Cr), titanium (Ti), nickel (Ni), W, iron ( It can be made of a metal such as Fe). Further, the light-shielding film 150 can be made of a semiconductor such as Si, germanium (Ge) and tellurium (Te), and an alloy containing these metals and the like. Further, the light-shielding film 150 can be configured to have a thickness of, for example, 200 nm. The light-shielding film 150 in the figure is arranged adjacent to the semiconductor substrate 110, the gate 142, and the side wall insulating film 149 via an insulating film (insulating film 122 described later).
  • the light-shielding film 150 can be spread in the region between the photoelectric conversion unit 101 and the second charge holding unit 102.
  • the light-shielding film 150 in the figure is also arranged adjacent to a region hanging on the side surface of the reflective portion forming member 130.
  • the portion of the light-shielding film 150 adjacent to the side surface of the reflective portion forming member 130 constitutes the reflective portion 301.
  • the reflecting unit 301 reflects the transmitted light transmitted through the semiconductor substrate 110 among the incident light in the direction of the semiconductor region 111. By arranging the reflecting unit 301, it is possible to reduce the incident of transmitted light on the second charge holding unit 102.
  • the reflection portion 301 in the figure is formed in a curved cross section, and is formed in a shape in which a concave mirror is stretched along an opening 174 of a light shielding wall 173.
  • the light-shielding film 150 can have the opening 311 arranged in the vicinity of the semiconductor region 111 constituting the photoelectric conversion unit 101.
  • the contact wall portion 167 and the lid portion 168 can be arranged in the wiring area 160 in the figure.
  • the contact wall portion 167 has a bottom portion adjacent to the light-shielding film 150 and is configured in the shape of a wall surrounding the opening 311 of the light-shielding film 150 to reflect transmitted light.
  • the contact wall portion 167 can be made of the same material as the light-shielding film 150 described above.
  • the contact wall portion 167 can be formed at the same time as the contact plug 162, which simplifies the manufacturing process of the image sensor 1. be able to.
  • a Ti film for improving the adhesion can be arranged as the base metal.
  • the lid portion 168 is formed in a flat plate shape and reflects transmitted light.
  • the lid portion 168 is arranged adjacent to the end portion of the contact wall portion 167 and closes the end portion of the contact wall portion 167.
  • the lid portion 168 can be made of, for example, Cu, and can be formed at the same time as the wiring layer 161.
  • the contact wall portion 167 and the lid portion 168 can prevent the transmitted light from diffusing into the wiring region 160. Further, the transmitted light is reflected by the contact wall portion 167 and the lid portion 168 to the semiconductor region 111 constituting the photoelectric conversion unit 101, and contributes to the photoelectric conversion again. The efficiency of the pixel 100 can be improved. Further, since it is arranged at a position farther from the interface of the semiconductor substrate 110 as compared with the light-shielding film 150, it is possible to reduce the formation of trap levels due to the diffusion of the metal as a material.
  • the light-shielding film 170 is a film that is arranged on the back surface side of the semiconductor substrate 110 and blocks incident light.
  • the light-shielding film 170 blocks incident light in a region other than the photoelectric conversion unit 101.
  • An opening 175 is arranged in the light-shielding film 170 in the vicinity of the semiconductor region 111 constituting the photoelectric conversion unit 101.
  • the incident light is applied to the photoelectric conversion unit 101 through the opening 175.
  • the light-shielding film 170 can be formed of the above-mentioned metal film 171. That is, the light-shielding film 170 can be formed at the same time as the light-shielding walls 172 and 173.
  • the insulating film 180 is a film that insulates the back surface side of the semiconductor substrate 110. Further, the insulating film 180 flattens the back surface side of the semiconductor substrate 110 on which the light-shielding film 170 or the like is formed. The details of the configuration of the insulating film 180 will be described later.
  • the color filter 191 is an optical filter that transmits incident light having a predetermined wavelength among the incident light.
  • a color filter 191 that transmits any of red light, green light, and blue light can be arranged for each pixel 100.
  • complementary color filters 191 that transmit any of cyan light, yellow light, and magenta light can also be used. It is also possible to use a color filter 191 that transmits infrared light.
  • the on-chip lens 195 is a lens that collects incident light.
  • the on-chip lens 195 is configured in a hemispherical shape and is arranged for each pixel 100 to collect the incident light on the semiconductor region 111 of the photoelectric conversion unit 101.
  • the on-chip lens 195 can be made of, for example, an organic material such as a styrene resin, an acrylic resin, a styrene-acrylic resin, or a siloxane resin. It can also be made of an inorganic material such as SiN or silicon oxynitride (SiON). It is also possible to disperse titanium oxide (TiO) particles in the above-mentioned organic material or polyimide resin.
  • the support board 196 is a board arranged adjacent to the wiring area 160.
  • the support substrate 196 is a substrate that is arranged to improve the strength of the semiconductor substrate 110 mainly in the manufacturing process of the image sensor 1.
  • FIG. 5 is a diagram showing an example of reflection of transmitted light according to the first embodiment of the present disclosure.
  • FIG. 6 is an enlarged cross-sectional view of a portion of the semiconductor substrate 110, and is a diagram for explaining the effect of the reflecting portion 301.
  • the insulating film 180 is composed of a first insulating film 181 and a second insulating film 182.
  • the first insulating film 181 is an insulating film arranged between the metal film 171 and the semiconductor substrate 110, and is a film formed by laminating the above-mentioned fixed charge film and an insulator made of SiO 2 or the like. ..
  • the second insulating film 182 is a film formed after the arrangement of the metal film 171 to insulate and flatten the metal film 171. Further, the pseudo gate 131 is arranged on the surface of the semiconductor substrate 110 via the gate insulating film 121. An insulating film 122 is arranged under the light-shielding film 150.
  • the insulating film 122 can be made of, for example, SiN.
  • a in the figure is a diagram showing an example in the case where the reflection unit 301 is provided.
  • the arrows in the figure represent incident light.
  • the transmitted light that has passed through the semiconductor substrate 110 and reached the vicinity of the opening 174 of the light-shielding wall 173 is reflected by the reflecting portion 301 toward the semiconductor region 111.
  • the transmitted light can be focused on the semiconductor region 111.
  • photoelectric conversion of transmitted light becomes possible, and the sensitivity of the pixel 100 can be improved.
  • the transmitted light is photoelectrically converted and absorbed in the semiconductor region 111, the reflected light emitted from the pixel 100 is reduced.
  • the re-incidention of the reflected light from the pixel 100 to the adjacent pixel 100 is reduced, and flare and color mixing can be reduced.
  • the reflecting unit 301 can reduce the incident light of the transmitted light on the semiconductor region 112 of the second charge holding unit 102. As described above, when the incident light leaks from the photoelectric conversion unit 101 to the second charge holding unit 102 to cause photoelectric conversion, noise is generated. In a global shutter type image sensor, such leakage of light to the charge holding portion is managed as parasitic light sensitivity (PLS: Parasitic Light Sensitivity). PLS can be improved by arranging the reflective portion 301. Further, since the reflection portion forming member 130 is arranged between the light-shielding film 150 constituting the reflection unit 301 and the semiconductor substrate 110, the light-shielding film 150 is placed at a position away from the semiconductor substrate 110 in the vicinity of the photoelectric conversion unit 101. It will be placed. The influence of the light-shielding film 150 on the semiconductor substrate 110 can be reduced.
  • PLS Parasitic Light Sensitivity
  • B in the figure is a diagram showing an example in which the reflection portion forming member 130 and the reflection portion 301 are omitted and the light shielding film 501 is arranged instead of the light shielding film 150.
  • the light-shielding film 501 is also arranged on the surface of the semiconductor substrate 110 near the photoelectric conversion unit 101 to block the transmitted light.
  • the light-shielding film 501 can prevent the transmitted light from entering the wiring region 160.
  • the transmitted light that has reached the vicinity of the opening 174 is reflected by the light-shielding film 501 toward the second charge holding portion 102.
  • the noise of the image signal increases, and the PLS increases.
  • the light-shielding film 501 is arranged close to the semiconductor substrate 110 in the vicinity of the photoelectric conversion unit 101, the influence on the semiconductor substrate 110 becomes large. Specifically, the trap level on the surface side of the semiconductor substrate 110 increases, and the dark current increases.
  • the dark current is a current based on the electric charge generated regardless of the incident light, and is a noise component of the image signal. The emission of electric charge from the trap level of the semiconductor substrate 110 causes a dark current.
  • FIG. 6 are diagrams showing an example of a method for manufacturing an image sensor according to the first embodiment of the present disclosure.
  • 6 to 11 are diagrams showing a manufacturing process of the image sensor 1.
  • a p-type well region and an n-type semiconductor regions 111 and 112 are formed on the semiconductor substrate 110. This can be done, for example, by ion implantation.
  • the gate insulating film 121 is formed on the surface of the semiconductor substrate 110. This can be done by thermal oxidation of the semiconductor substrate 110.
  • the gate 142 and the pseudo gate 131 are formed. This can be formed by arranging a polycrystalline silicon film as a material for the gate 142 and the like and performing etching (A in FIG. 6).
  • the film 401 of SiO 2 is formed (B in FIG. 6). This can be done, for example, by CVD (Chemical Vapor Deposition). A SiN film serving as an etching stopper can also be arranged under the film 401. Next, the film 401 is etched. This etching can be performed by anisotropic dry etching. As a result, the side wall insulating films 149 and 132 can be formed on the side surfaces of the gate 142 and the pseudo gate 131, respectively (C in FIG. 6). Next, the insulating film 122 is arranged on the surface of the semiconductor substrate 110. This can be done, for example, by CVD (D in FIG. 6). The manufacturing process of the pseudo gate 131 and the side wall insulating film 132 corresponds to the reflecting portion forming member arranging process.
  • CVD Chemical Vapor Deposition
  • the metal film 403 that is the material of the light-shielding film 150 is arranged on the surface side of the semiconductor substrate 110. This can be done, for example, by CVD or sputtering (E in FIG. 7).
  • the metal film 403 is etched to form the opening 311.
  • the opening 405 is formed in the region where the light-shielding film 150 of the contact plug 162 is arranged in the vicinity of the gate 142.
  • the light-shielding film 150 can be formed, and the reflective portion 301 can be formed (F in FIG. 7).
  • the step corresponds to the reflection portion forming step.
  • an opening 407 is formed in the region of the film 406 where the contact plug 162 and the contact wall portion 167 are arranged (H in FIG. 8).
  • a metal film 408 that is a material for the contact plug 162 is arranged. At this time, the metal film 408 is also arranged in the opening 407.
  • the metal film 408 can be arranged by forming a Ti film by sputtering, forming a W film by CVD, and embedding it in the opening 407.
  • This Ti film can be configured to have a film thickness of, for example, 30 nm (I in FIG. 8).
  • CMP Chemical Mechanical Polishing
  • the insulating film 409 which is the material of the insulating layer 169, is arranged (K in FIG. 9).
  • the film 409 is etched to form an opening 410 in the region forming the wiring layer 161 and the lid 168 (L in FIG. 9).
  • the metal film 411 which is the material of the wiring layer 161 is arranged.
  • the metal film 411 can be made of Cu and can be formed by plating (M in FIG. 9).
  • a barrier layer and a seed layer for plating can also be arranged under the metal film 411.
  • the metal film 411 is ground by CMP or the like to form the wiring layer 161 and the lid portion 168 (N in FIG. 10).
  • an insulating film is arranged on the surfaces of the wiring layer 161 and the lid portion 168 to form the insulating layer 169 (O in FIG. 10).
  • the wiring region 160 can be formed by repeating the arrangement of the wiring layer 161 and the insulating film as many times as necessary. After that, the support substrate 196 (not shown) is adhered to the wiring region 160.
  • the top and bottom of the semiconductor substrate 110 is inverted to make it thinner.
  • the regions of the semiconductor substrate 110 where the light-shielding walls 173 and 174 are arranged are etched to form the opening 412 (P in FIG. 10).
  • the first insulating film 181 is arranged (Q in FIG. 11).
  • the light-shielding film 170 and the metal film 413 used as the material for the light-shielding walls 173 and 174 are arranged on the back surface of the semiconductor substrate 110.
  • the metal film 413 is embedded in the opening 412 (R in FIG. 11).
  • the metal film 413 is etched to form the opening 175 (S in FIG. 11). As a result, the metal film 171 can be formed, and the light-shielding film 170 can be formed.
  • the image sensor 1 can be manufactured by arranging the second insulating film 182, the color filter 191 and the on-chip lens 195.
  • the reflection portion 301 in the shape of a concave mirror can be formed by utilizing the shape of the side wall insulating film 132.
  • the reflecting unit 301 is arranged to reflect the transmitted light of the semiconductor substrate 110. This reduces the leakage of transmitted light to the second charge holding unit 102. As a result, it is possible to reduce the mixing of noise into the image signal and reduce the deterioration of image quality.
  • the reflection portion 301 is arranged in the vicinity of the opening 174 of the light-shielding wall 173.
  • the image sensor 1 of the second embodiment of the present disclosure is different from the above-described first embodiment in that the reflecting portion is arranged at a position close to the second charge holding portion 102. different.
  • FIG. 12 is a cross-sectional view showing a configuration example of a pixel according to the second embodiment of the present disclosure. Similar to FIG. 4, FIG. 4 is a diagram showing a configuration example of the pixel 100. It differs from the image pickup device 1 described with reference to FIG. 4 in that the pseudo gate 131 is arranged closer to the second charge holding portion 102 and the light-shielding film 151 is arranged instead of the light-shielding film 150.
  • the pseudo gate 131 in the figure is arranged at a position near the semiconductor region 112 constituting the second charge holding portion 102 of the semiconductor substrate 110, and the side wall insulating film 132 is arranged at a position close to the side wall insulating film 149 of the gate 142. Will be done.
  • the reflection portion 302 in the figure is arranged in the vicinity of the semiconductor region 112 whose end portion constitutes the second charge holding portion 102.
  • the curved surface portion of the reflecting portion 302 is arranged directly below the opening 174 of the light-shielding wall 173, and the transmitted light having a higher incident angle is directed toward the photoelectric conversion portion 101 as compared with the reflecting portion 301 described in FIG. Can be reflected in.
  • the image sensor 1 of the second embodiment of the present disclosure reflects transmitted light by a reflecting unit 302 arranged at a position close to the second charge holding unit 102.
  • a reflecting unit 302 arranged at a position close to the second charge holding unit 102.
  • the side wall insulating film 132 is arranged on the pseudo gate 131.
  • the image sensor 1 of the third embodiment of the present disclosure is different from the above-described first embodiment in that the side wall insulating film is omitted.
  • FIG. 13 is a cross-sectional view showing a configuration example of a pixel according to a third embodiment of the present disclosure. Similar to FIG. 4, FIG. 4 is a diagram showing a configuration example of the pixel 100. It differs from the image pickup device 1 described in FIG. 4 in that the pseudo gate 133 and the light-shielding film 152 are arranged instead of the pseudo-gate 131 and the light-shielding film 150, respectively, and the side wall insulating film 132 is omitted.
  • the pseudo gate 133 in the figure can be configured in the shape of a cross section having a tapered side surface. This can be configured, for example, by arranging a material film as a material for the pseudo gate 133 on the surface side of the semiconductor substrate 110 and performing taper etching. At this time, it is preferable that the pseudo gate 133 is composed of SiO 2 or the like suitable for taper etching.
  • the reflective portion 303 can be formed. As shown in the figure, the reflective portion 303 is composed of a light-shielding film 152 that is obliquely arranged with respect to the semiconductor substrate 110.
  • the pseudo gate 133 corresponds to the reflection portion forming member.
  • the side wall insulating film of the reflection portion forming member can be omitted. This makes it possible to simplify the configuration of the image sensor 1.
  • the reflection portion 301 is arranged in the vicinity of the opening 174 of the light-shielding wall 173.
  • the image sensor 1 of the fourth embodiment of the present disclosure is different from the above-described first embodiment in that the reflecting unit is arranged on the peripheral edge of the semiconductor region 111 of the photoelectric conversion unit 101. ..
  • FIG. 14 is a diagram showing a configuration example of a pixel according to a fourth embodiment of the present disclosure. Similar to FIG. 3, FIG. 3 is a plan view showing a configuration example of the pixel 100. The pixel 100 in the figure is different from the image pickup device 1 described in FIG. 3 in that the pseudo gate 134 is arranged instead of the pseudo gate 131.
  • the pseudo gate 134 is formed in a square shape in which an opening 321 is arranged in the central portion, and is formed in a shape along the peripheral edge of the semiconductor region 111 of the photoelectric conversion unit 101.
  • FIG. 15 is a cross-sectional view showing a configuration example of a pixel according to a fourth embodiment of the present disclosure. Similar to FIG. 4, FIG. 4 is a diagram showing a configuration example of the pixel 100. It differs from the image pickup device 1 described with reference to FIG. 4 in that the above-mentioned pseudo gate 134 is arranged in place of the pseudo gate 131 and the light-shielding film 153 is arranged in place of the light-shielding film 150.
  • a side wall insulating film 135 is arranged at the pseudo gate 134 in the figure.
  • the side wall insulating film 135 is formed on the entire circumference of the outer side surface of the pseudo gate 134.
  • the reflection portion forming member 130 is formed by the pseudo gate 134 and the side wall insulating film 135.
  • the light-shielding film 153 in the figure is extended at a position where it hangs on the entire circumference of the side surface of the reflective portion forming member 130. Therefore, the reflection portion 304 in the figure is formed in a curved cross section and in a square shape along the peripheral edge of the semiconductor region 111 of the photoelectric conversion portion 101.
  • a concave mirror-shaped reflecting portion 304 is arranged all around the peripheral edge of the semiconductor region 111 of the photoelectric conversion unit 101, and more transmitted light is focused on the semiconductor region 111 of the photoelectric conversion unit 101.
  • the configuration of the reflection portion forming member 130 and the reflection portion 304 is not limited to this example.
  • the semiconductor region 111 of the photoelectric conversion unit 101 is formed in a cylindrical shape, it can be formed in a ring shape.
  • the image sensor 1 of the fourth embodiment of the present disclosure includes a reflection unit 304 formed in a square shape along the peripheral edge of the semiconductor region 111 of the photoelectric conversion unit 101. Thereby, the sensitivity of the pixel 100 can be further improved.
  • the image sensor 1 of the fourth embodiment described above includes a square-shaped reflecting portion forming member 130.
  • the image sensor 1 of the fifth embodiment of the present disclosure includes the rectangular reflecting portion forming member 130 that covers the semiconductor region 111 of the photoelectric conversion unit 101, and the fourth embodiment described above is provided. Different from.
  • FIG. 16 is a diagram showing a configuration example of a pixel according to a fifth embodiment of the present disclosure. Similar to FIG. 14, the figure is a plan view showing a configuration example of the pixel 100. The image sensor 1 in the figure is different from the image sensor 1 described in FIG. 14 in that a pseudo gate 136 is arranged instead of the pseudo gate 134.
  • the pseudo gate 136 is configured to have a rectangular shape and is configured to cover the semiconductor region 111 of the photoelectric conversion unit 101.
  • FIG. 17 is a cross-sectional view showing a configuration example of a pixel according to a fifth embodiment of the present disclosure. Similar to FIG. 15, FIG. 15 is a diagram showing a configuration example of the pixel 100.
  • the image pickup device described with reference to FIG. 15 is that the pseudo gate 136 described above is arranged in place of the pseudo gate 134, the light shielding film 154 is arranged in place of the light shielding film 153, and the contact wall portion 167 and the lid portion 168 are omitted. Different from 1.
  • a side wall insulating film 135 is arranged at the pseudo gate 136 in the same figure as in the above-mentioned pseudo gate 134.
  • the side wall insulating film 135 is formed on the entire circumference of the outer side surface of the pseudo gate 136.
  • the reflection portion forming member 130 is formed by the pseudo gate 136 and the side wall insulating film 135.
  • the light-shielding film 154 in the figure is extended at a position where it hangs on the upper surface and the side surface, which are surfaces facing the bottom surface of the reflective portion forming member 130. That is, the light-shielding film 154 is configured to cover the surface side of the semiconductor substrate 110 on which the semiconductor region 111 of the photoelectric conversion unit 101 is arranged. Therefore, the vicinity of the photoelectric conversion unit 101 of the semiconductor substrate 110 is reflected by the light-shielding film 154 to block light.
  • the contact wall portion 167 and the lid portion 168 of the wiring area 160 can be omitted.
  • the light-shielding film 154 is composed of a continuous metal film from the end of the reflecting portion 305 to the surface region of the pseudo gate 136. Therefore, it is possible to alleviate changes in the amount of reflected light at the end of the reflecting portion 305 of the light shielding film 154.
  • the contact wall portion 167 and the lid portion 168 described with reference to FIG. 15 are provided, the reflected light is suddenly reflected at the corners of the contact wall portion 167 and the lid portion 168, causing unevenness in the reflected light. ..
  • the light-shielding film 154 is separated from the surface of the semiconductor substrate 110 by the pseudo gate 136, the influence of the light-shielding film 154 on the semiconductor substrate 110 can be reduced.
  • the reflection unit 305 in the figure is formed in a curved cross section like the reflection unit 304 described above, and is also formed in a square shape along the peripheral edge of the semiconductor region 111 of the photoelectric conversion unit 101. .. It is expected that the reflected light focused on the semiconductor region 111 of the photoelectric conversion unit 101 will increase.
  • the configuration of the reflection portion forming member 130 and the reflection portion 304 is not limited to this example.
  • the semiconductor region 111 of the photoelectric conversion unit 101 when it is formed in a cylindrical shape, it can be formed in a ring shape in the same manner as the reflection portion forming member 130 and the reflection portion 304 described above.
  • the image pickup device 1 of the fifth embodiment of the present disclosure is configured such that the light-shielding film 154 covers the semiconductor substrate 110 in the vicinity of the semiconductor region 111 of the photoelectric conversion unit 101, and thus is an image pickup device.
  • the configuration of 1 can be simplified.
  • the image sensor 1 of the fifth embodiment described above includes a rectangular pseudo-gate 136 that covers the semiconductor region 111 of the photoelectric conversion unit 101.
  • the image sensor 1 of the sixth embodiment of the present disclosure is different from the above-described fifth embodiment in that a bias voltage is applied to the pseudo gate 136.
  • FIG. 18 is a cross-sectional view showing a configuration example of a pixel according to a sixth embodiment of the present disclosure. Similar to FIG. 17, the figure is a diagram showing a configuration example of the pixel 100. It differs from the image pickup device 1 described with reference to FIG. 17 in that a light-shielding film 155 is provided instead of the light-shielding film 154, and a contact plug 164 and a wiring layer 163 connected to the pseudo gate 136 are further provided.
  • the pseudo gate 136 is connected to the wiring layer 163 via the contact plug 164. Similar to the gate 142, a signal or the like of a predetermined voltage can be applied to the pseudo gate 136. When a negative electrode bias voltage was applied to the pseudo gate 136 via the wiring layer 163 or the like, holes could be integrated on the surface side of the semiconductor substrate 110, and holes were accumulated on the surface of the semiconductor substrate 110. A hole accumulation region, which is a region, can be formed. The holes in the hole accumulation region pin the trap level at the front interface of the semiconductor substrate 110, and the dark current based on the trap level can be reduced.
  • the light-shielding film 155 is formed by forming an opening for arranging the contact plug 164 in the light-shielding film 154.
  • a bias voltage can be applied to the pseudo gate 136 having a shape covering the semiconductor substrate 110 in the vicinity of the semiconductor region 111 of the photoelectric conversion unit 101. it can. Thereby, the dark current can be reduced.
  • the image sensor 1 of the first embodiment described above includes a pseudo gate 131.
  • the image sensor 1 of the seventh embodiment of the present disclosure is different from the above-described first embodiment in that the pseudo gate 131 is omitted.
  • FIG. 19 is a cross-sectional view showing a configuration example of a pixel according to a seventh embodiment of the present disclosure. Similar to FIG. 4, FIG. 4 is a diagram showing a configuration example of the pixel 100.
  • the image sensor 1 in the figure is different from the image sensor 1 described in FIG. 4 in the following points.
  • the pseudo gate 131, the side wall insulating film 132, the contact wall portion 167, and the lid portion 168 are omitted.
  • the gate 142 and the side wall insulating film 149 are arranged in the vicinity of the opening 174 of the light shielding wall 173.
  • a light-shielding film 156 is arranged instead of the light-shielding film 150.
  • the gate 142 in the figure is arranged between the semiconductor region 111 of the photoelectric conversion unit 101 and the semiconductor region 112 of the second charge holding unit 102, and is arranged in the vicinity of the opening 174 of the light-shielding wall 173.
  • a voltage is applied to the gate 142 via the contact plug 162
  • a channel is formed in the well region between the semiconductor region 111 and the semiconductor region 112
  • a channel is formed between the photoelectric conversion unit 101 and the second charge holding unit 102. It becomes conductive.
  • the charges accumulated in the photoelectric conversion unit 101 are transferred to the second charge holding unit 102.
  • a side wall insulating film 149 is arranged on the side surface of the gate 142, and the light shielding film 156 extends on the side surface of the side wall insulating film 149. As a result, the reflective portion 306 is formed.
  • the gate 142 and the side wall insulating film 149 in the figure constitute the reflective portion forming member 130.
  • the configuration of the image sensor 1 is not limited to this example.
  • the contact plug 162 may be configured to have a wall shape surrounding the semiconductor region 111 similar to the contact wall portion 167, and the lid portion 168 may be arranged.
  • the pseudo gate 131 and the side wall insulating film 132 can be omitted, and the configuration of the image sensor 1 can be simplified.
  • the image sensor 1 of the first embodiment described above includes a pseudo gate 131.
  • the image sensor 1 of the eighth embodiment of the present disclosure is different from the above-described first embodiment in that pseudo gates are further laminated.
  • FIG. 20 is a cross-sectional view showing a configuration example of a pixel according to the eighth embodiment of the present disclosure. Similar to FIG. 4, FIG. 4 is a diagram showing a configuration example of the pixel 100.
  • the image pickup device 1 in the figure is different from the image pickup device 1 described in FIG. 4 in that it further includes a pseudo gate 137 and includes a light-shielding film 157 instead of the light-shielding film 150.
  • the pseudo gate 137 in the figure is partially laminated on the pseudo gate 131. Specifically, the pseudo gate 137 is arranged over the surface of the semiconductor substrate 110, the side wall insulating film 132, and the portion of the pseudo gate 131 closer to the second charge holding portion 102. Since the pseudo gate 137 is laminated and arranged on the side wall insulating film 132, the shape of the side wall insulating film 132 is transferred and the cross section has a curved surface shape.
  • a light-shielding film 157 is arranged on the side surface of the pseudo gate 137, and a reflection portion 307 is formed.
  • the reflection portion forming member 130 in the figure is composed of a pseudo gate 137, a pseudo gate 131, and a side wall insulating film 132.
  • the reflective portion forming member 130 is configured by laminating a plurality of films, pseudo gates 131 and 137. As a result, the reflective portion forming member 130 can be formed to have a thick film thickness and to be formed on a side surface having a large curvature. By forming the reflective portion 307 on the side surface of the reflective portion forming member 130, the size of the reflective portion 307 can be increased as compared with the reflective portion 301 in FIG. More transmitted light can be reflected. Further, the end portion of the reflection portion 307 is formed on the surface side of the pseudo gate 137. Since the reflecting portion 307 is formed at a position away from the surface of the semiconductor substrate 110, the region for forming the reflecting portion on the surface of the semiconductor substrate 110 can be reduced.
  • the gate 142 and the side wall insulating film 149 can be extended to the region of the pseudo gate 137 in contact with the side wall insulating film.
  • the gate 142 can be widened to cover a wide range of the semiconductor region 112 of the second charge holding portion 102.
  • the pseudo gate 131 or the pseudo gate 137 can be formed at the same time as the gate 142.
  • the reflection portion 307 is formed on the side surface of the reflection portion forming member 130 formed by stacking a plurality of pseudo gates. As a result, the size of the reflecting unit 307 can be increased, and more transmitted light can be reflected to the semiconductor region 111 of the photoelectric conversion unit 101. The sensitivity of the pixel 100 can be further improved.
  • the image sensor 1 of the eighth embodiment described above includes a gate 142 and a pseudo gate 137.
  • the image sensor 1 of the ninth embodiment of the present disclosure is different from the above-described eighth embodiment in that it includes a gate in which a gate 142 and a pseudo gate 137 are coupled.
  • FIG. 21 is a cross-sectional view showing a configuration example of a pixel according to a ninth embodiment of the present disclosure. Similar to FIG. 20, the figure is a diagram showing a configuration example of the pixel 100.
  • the image pickup device 1 in the figure is different from the image pickup device 1 described in FIG. 20 in that it includes a gate 148 instead of the gate 142 and the pseudo gate 137.
  • the gate 148 in the figure is a gate formed in a shape in which the gate 142 in FIG. 20 is extended to a portion of the pseudo gate 131 closer to the second charge holding portion 102.
  • the gate 148 can adjust the potential of the second charge holding unit 102 and form a channel between the semiconductor region 111 of the photoelectric conversion unit 101 and the semiconductor region 112 of the second charge holding unit 102. ..
  • By applying a positive voltage to the gate 148 it is possible to conduct conduction between the photoelectric conversion unit 101 and the second charge holding unit 102 and to deepen the potential of the semiconductor region 112 of the second charge holding unit 102. .. Complete transfer of electric charge from the photoelectric conversion unit 101 to the second charge holding unit 102 becomes possible.
  • the reflection portion forming member 130 in the figure is configured by laminating a plurality of films, a pseudo gate 131 and a gate 148.
  • the gate 148 is formed after the pseudo gate 131 and the side wall insulating film 132 are formed.
  • the reflection portion 307 can be formed by arranging the light-shielding film 157 described in FIG. 20 on the formed reflection portion forming member 130.
  • the gate 148 formed by extending in the region between the photoelectric conversion unit 101 and the second charge holding unit 102 is arranged.
  • the reflective portion forming member 130 is formed. This makes it possible to simplify the configuration of the image sensor 1.
  • the image pickup device 1 of the ninth embodiment described above after forming the pseudo gate 131 and the side wall insulating film 132, the gate 148 of the second charge holding portion 102 is laminated to form the reflection portion forming member 130. ..
  • the image sensor 1 of the tenth embodiment of the present disclosure has the ninth embodiment described above in that a pseudo gate and a side wall insulating film are formed after the gate of the second charge holding portion 102 is formed. It is different from the form of.
  • FIG. 22 is a cross-sectional view showing a configuration example of a pixel according to the tenth embodiment of the present disclosure. Similar to FIG. 21, FIG. 21 is a diagram showing a configuration example of the pixel 100. It differs from the image pickup device 1 described in FIG. 21 in that it includes a gate 147, a pseudo gate 138, and a side wall insulating film 139 instead of the gate 148, the pseudo gate 131, and the side wall insulating film 132.
  • the gate 147 in the figure is a gate arranged in a region from the vicinity of the photoelectric conversion unit 101 to the second charge holding unit 102, similarly to the gate 148 in FIG. 21.
  • a pseudo gate 138 and a side wall insulating film 139 are laminated on the gate 147.
  • the reflection portion forming member 130 is composed of the gate 147, the pseudo gate 138, and the side wall insulating film 139. By arranging the light-shielding film 157 on the reflection portion forming member 130, the reflection portion 307 can be formed. Since the pseudo gate 138 and the side wall insulating film 139 are arranged after the gate 147 is arranged, the pseudo gate 138 and the side wall insulating film 139 can be arranged without affecting the shape of the gate 147.
  • the pseudo gate 138 and the side wall insulating film 139 are laminated after the formation of the gate 147. Therefore, the pseudo gate 138 can be arranged at an arbitrary position between the photoelectric conversion unit 101 and the second charge holding unit 102, and the position of the reflection unit 307 can be easily adjusted.
  • the image sensor 1 of the first embodiment described above includes a second charge holding unit 102, and performs a global shutter type image pickup.
  • the image sensor 1 of the eleventh embodiment of the present disclosure is different from the above-described first embodiment in that the second charge holding unit 102 is omitted.
  • FIG. 23 is a diagram showing an example of a pixel circuit configuration according to the eleventh embodiment of the present disclosure.
  • FIG. 2 is a circuit diagram showing the configuration of the pixel 100, as in FIG. 2. It differs from the pixel 100 in FIG. 2 in that the second charge holding unit 102 and the MOS transistors 104 and 105 are omitted.
  • the signal line 12 in the figure is composed of signal lines TR, RST, and SEL.
  • the cathode of the photoelectric conversion unit 101 is connected to the source of the MOS transistor 103. Since the wiring other than this is the same as that of the pixel 100 described with reference to FIG. 2, the description thereof will be omitted.
  • the image signal generated by the pixel 100 in the figure can be generated as follows. First, the MOS transistors 106 and 107 are made conductive to reset the photoelectric conversion unit 101 and the first charge holding unit 103. After the elapse of a predetermined exposure period, the MOS transistor 106 is made conductive and the electric charge generated in the photoelectric conversion unit 101 is transferred to the first electric charge holding unit 103 to be held. As a result, the MOS transistor 108 generates an image signal corresponding to the electric charge held by the first electric charge holding unit 103. Next, by conducting the MOS transistor 109, the image signal generated by the MOS transistor 108 can be output to the signal line 12. The processing from the start of exposure to the output of the image signal is sequentially performed for each row of the pixel array unit 10. At this time, the image signal of one frame can be output by shifting the output timing of the image signal line by line.
  • Such an imaging method is called a rolling shutter method. Since the exposure timing is different for each row, frame distortion (focal plane distortion) occurs, and the image quality deteriorates as compared with the global shutter method. However, the second charge holding unit 102 can be omitted, and the configuration of the pixel 100 can be simplified.
  • FIG. 24 is a cross-sectional view showing a configuration example of a pixel according to the eleventh embodiment of the present disclosure. Similar to FIG. 4, FIG. 4 is a diagram showing a configuration example of the pixel 100.
  • the image pickup device described with reference to FIG. 4 in that the second charge holding portion 102 is omitted, a light-shielding film 179 is provided in place of the light-shielding walls 173 and 174 and the light-shielding film 170, and a light-shielding film 158 is provided in place of the light-shielding film 150. Different from 1.
  • the light-shielding film 179 is a film that is arranged between the semiconductor substrate 110 and the insulating film 180 at the boundary of the pixel 100 and blocks incident light.
  • a reflection portion forming member 130 composed of the pseudo gate 136 and the side wall insulating film 135 described with reference to FIG. 17 can be arranged.
  • the reflective portion 308 can be formed by arranging the light-shielding film 158 adjacent to the pseudo gate 136 and the side wall insulating film 135.
  • the reflection unit 308 is arranged near the boundary of the photoelectric conversion unit 101.
  • the configuration of the pixel 100 is not limited to this example.
  • the contact plug 164 may be arranged and a bias voltage may be applied in the same manner as in the pseudo gate 136 described with reference to FIG. Further, the pseudo gate 134, the contact wall portion 167, and the lid portion 168 described in FIG. 15 can be provided.
  • the configuration of the pixel 100 can be simplified by omitting the second charge holding unit 102.
  • the reflection portion forming member 130 and the reflection portion 308 are arranged on all the pixels 100.
  • the reflection portion forming member 130 and the reflection portion are arranged on the pixel 100 corresponding to the incident light having a long wavelength. It is different from the form of.
  • FIG. 25 is a cross-sectional view showing a configuration example of a pixel according to a twelfth embodiment of the present disclosure. Similar to FIG. 24, the figure is a diagram showing a configuration example of pixels. It differs from the image sensor 1 of FIG. 24 in that it includes pixels 200 in addition to pixels 100.
  • the pixel 100 in the figure includes a reflection portion forming member 130 and a reflection portion 309, similarly to the pixel 100 described in FIG. 24. Further, in the pixel 100 of the figure, a color filter 191 that transmits incident light having a long wavelength is arranged. Specifically, a color filter 191 that transmits red light or infrared light is arranged in the pixel 100 in the figure. Light having such a long wavelength reaches the deep part of the semiconductor substrate 110, and the amount of transmitted light increases. Therefore, by arranging the reflection unit 309, it is possible to prevent a decrease in sensitivity and the like.
  • a color filter 191 that transmits incident light having a relatively short wavelength is arranged. Specifically, a color filter 191 that transmits green light or blue light is arranged. These lights are absorbed in a relatively shallow region of the semiconductor substrate 110. Therefore, the reflective portion can be omitted.
  • the configuration of the pixel 100 is not limited to this example.
  • a configuration in which the contact plug 164 is arranged or a configuration including a pseudo gate 134, a contact wall portion 167, and a lid portion 168 can be provided.
  • the image pickup device 1 of the twelfth embodiment of the present disclosure is obtained by omitting the reflection portion forming member 130 and the reflection portion 309 of the pixels corresponding to light having a relatively short wavelength.
  • the configuration of can be simplified.
  • the shape of the pseudo gate of the third embodiment of the present disclosure can be applied to other embodiments. Specifically, the shape of the pseudo gate 133 described in FIG. 13 can be applied to the pseudo gates of FIGS. 15, 17, 18, 20, 21, 22, 24 and 25.
  • the technology according to the present disclosure can be applied to various products.
  • the present technology may be realized as an image pickup device mounted on an image pickup device such as a camera.
  • FIG. 26 is a block diagram showing a schematic configuration example of a camera which is an example of an imaging device to which the present technology can be applied.
  • the camera 1000 in the figure includes a lens 1001, an image pickup element 1002, an image pickup control unit 1003, a lens drive unit 1004, an image processing unit 1005, an operation input unit 1006, a frame memory 1007, a display unit 1008, and the like. It is provided with a recording unit 1009.
  • the lens 1001 is a photographing lens of the camera 1000.
  • the lens 1001 collects light from the subject and causes the light to be incident on the image sensor 1002 described later to form an image of the subject.
  • the image sensor 1002 is a semiconductor element that captures the light from the subject focused by the lens 1001.
  • the image sensor 1002 generates an analog image signal corresponding to the irradiated light, converts it into a digital image signal, and outputs the signal.
  • the image pickup control unit 1003 controls the image pickup in the image pickup element 1002.
  • the image pickup control unit 1003 controls the image pickup device 1002 by generating a control signal and outputting the control signal to the image pickup device 1002. Further, the image pickup control unit 1003 can perform autofocus on the camera 1000 based on the image signal output from the image pickup device 1002.
  • the autofocus is a system that detects the focal position of the lens 1001 and automatically adjusts it.
  • a method (image plane phase difference autofocus) in which the image plane phase difference is detected by the phase difference pixels arranged in the image sensor 1002 to detect the focal position can be used. It is also possible to apply a method (contrast autofocus) of detecting the position where the contrast of the image is highest as the focal position.
  • the image pickup control unit 1003 adjusts the position of the lens 1001 via the lens drive unit 1004 based on the detected focus position, and performs autofocus.
  • the image pickup control unit 1003 can be configured by, for example, a DSP (Digital Signal Processor) equipped with firmware.
  • DSP Digital Signal Processor
  • the lens driving unit 1004 drives the lens 1001 based on the control of the imaging control unit 1003.
  • the lens driving unit 1004 can drive the lens 1001 by changing the position of the lens 1001 using a built-in motor.
  • the image processing unit 1005 processes the image signal generated by the image sensor 1002. This processing includes, for example, demosaic to generate an image signal of a color that is insufficient among the image signals corresponding to red, green, and blue for each pixel, noise reduction to remove noise of the image signal, and coding of the image signal. Applicable.
  • the image processing unit 1005 can be configured by, for example, a microcomputer equipped with firmware.
  • the operation input unit 1006 receives the operation input from the user of the camera 1000.
  • a push button or a touch panel can be used for the operation input unit 1006.
  • the operation input received by the operation input unit 1006 is transmitted to the image pickup control unit 1003 and the image processing unit 1005. After that, processing according to the operation input, for example, processing such as imaging of the subject is activated.
  • the frame memory 1007 is a memory that stores a frame that is an image signal for one screen.
  • the frame memory 1007 is controlled by the image processing unit 1005 and holds the frame in the process of image processing.
  • the display unit 1008 displays the image processed by the image processing unit 1005.
  • a liquid crystal panel can be used.
  • the recording unit 1009 records the image processed by the image processing unit 1005.
  • a memory card or a hard disk can be used for the recording unit 1009.
  • the cameras to which this disclosure can be applied have been described above.
  • the present technology can be applied to the image pickup device 1002 among the configurations described above.
  • the image pickup device 1 described with reference to FIG. 1 can be applied to the image pickup device 1002.
  • the image processing unit 1005 is an example of the processing circuit described in the claims.
  • the camera 1000 is an example of the image pickup apparatus described in the claims.
  • the technology according to the present disclosure may be applied to other devices such as a monitoring device.
  • the present disclosure can be applied to a semiconductor device in the form of a semiconductor module in addition to an electronic device such as a camera.
  • the technique according to the present disclosure can be applied to an image pickup module which is a semiconductor module in which the image pickup element 1002 and the image pickup control unit 1003 of FIG. 26 are enclosed in one package.
  • drawings in the above-described embodiment are schematic, and the ratio of the dimensions of each part does not always match the actual one.
  • the drawings include parts having different dimensional relationships and ratios from each other.
  • the present technology can have the following configurations.
  • a photoelectric conversion unit formed on a semiconductor substrate and performing photoelectric conversion of incident light A reflecting unit arranged on the surface of the semiconductor substrate, which is a surface different from the surface on which the incident light is incident, and reflecting the transmitted light transmitted through the photoelectric conversion unit to the photoelectric conversion unit.
  • An image pickup device including a reflection portion forming member having a bottom surface adjacent to the surface of the semiconductor substrate and a reflection portion formed on a side surface thereof.
  • the image pickup device according to (1) further comprising an image signal generation circuit that generates an image signal based on the electric charge generated by the photoelectric conversion.
  • the image pickup device further comprising a light-shielding film formed adjacent to the upper surface of the reflection portion forming member, which is a surface facing the bottom surface, to block the transmitted light.
  • the image pickup device according to any one of (1) to (7) above, further comprising a charge holding portion for holding the charge generated by the photoelectric conversion.
  • the image pickup device further comprising a light-shielding wall arranged between the photoelectric conversion unit and the charge holding unit on the semiconductor substrate.
  • the light-shielding wall is provided with an opening near the surface of the semiconductor substrate.
  • the image pickup device according to (9), wherein the reflection portion is arranged in the vicinity of the opening of the light-shielding wall.
  • the image pickup device (11) The image pickup device according to (10), wherein the reflecting portion is arranged so as to be offset from the opening of the light-shielding wall toward the charge holding portion. (12) The image pickup device according to any one of (1) to (11) above, wherein the reflection portion forming member is formed by laminating a plurality of films. (13) An image signal generation circuit that generates an image signal based on the electric charge generated by the photoelectric conversion is further provided. The image pickup device according to (12), wherein the reflection portion forming member is formed by any one of the plurality of films at the same time as the gate of the MOS transistor of the image signal generation circuit. (14) The image pickup device according to any one of (1) to (13) above, wherein the reflection portion forming member is applied with a bias voltage.
  • the image pickup device according to any one of (1) to (14), wherein the reflective portion forming member is a member having a curved side surface.
  • the reflective portion forming member is a member having a curved side surface.
  • the reflecting portion forming member has a side surface having a tapered cross section.
  • a color filter that transmits incident light having a predetermined wavelength.
  • the photoelectric conversion unit performs photoelectric conversion of incident light transmitted through the color filter.
  • a plurality of pixels having the photoelectric conversion unit and the color filter are provided.
  • the image pickup device wherein the pixel in which the color filter that transmits the incident light having a long wavelength is arranged among the plurality of pixels is the reflecting portion and the reflecting portion forming member.
  • the image pickup device according to any one of (1) to (18), wherein the reflection unit is made of metal.
  • a photoelectric conversion unit formed on a semiconductor substrate and performing photoelectric conversion of incident light A reflecting unit arranged on the surface of the semiconductor substrate, which is a surface different from the surface on which the incident light is incident, and reflecting the transmitted light transmitted through the photoelectric conversion unit to the photoelectric conversion unit.
  • a reflective portion forming member having a bottom surface adjacent to the surface of the semiconductor substrate and the reflective portion formed on a side surface thereof.
  • An imaging device including a processing circuit that processes an image signal generated based on the electric charge generated by the photoelectric conversion.
  • Imaging element 10 Pixel array unit 30
  • Photoelectric conversion unit 102 Second charge holding unit 103
  • MOS transistor 110 Semiconductor substrate 111 to 117 Semiconductor region 121 Gate insulation Film 122, 180-182 Insulating film 130 Reflecting part forming member 131, 133, 134, 136-138 Pseudo gate 132, 135, 139, 149 Side wall insulating film 141-148 Gate 150, 152-158

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

裏面照射型の撮像素子において電荷保持部等への入射光の漏洩を低減する。　撮像素子は、光電変換部、反射部および反射部形成部材を具備する。光電変換部は、半導体基板に形成されて入射光の光電変換を行う。反射部は、その入射光が入射する面とは異なる面であるその半導体基板の表面に配置されてその光電変換部を透過した透過光をその光電変換部に反射する。反射部形成部材は、その半導体基板の表面に底面が隣接して配置されるとともに側面にその反射部が形成される。

Description

撮像素子および撮像装置
　本開示は、撮像素子および撮像装置に関する。詳しくは、裏面照射型の撮像素子および当該撮像素子を備える撮像装置に関する。
　従来、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）型の撮像素子において、裏面照射型に構成された撮像素子が使用されている。この撮像素子は、各画素における入射光の光電変換を行う光電変換部が形成された半導体基板における配線領域が配置される表面側とは異なる側である裏面側に入射光が照射される撮像素子である。配線領域を介することなく入射光が半導体基板に照射されるため、半導体基板の表面側に入射光が照射される表面照射型の撮像素子と比較して感度を向上させることができる。
　また、画像の歪みを軽減するため、グローバルシャッタ形式の撮像を行う撮像素子が使用されている。この撮像素子は、光電変換により生成された電荷を保持する電荷保持部を画素毎に備える。このグローバルシャッタ方式の撮像では、次の手順により撮像を行う。まず、撮像素子の全ての画素において同時に光電変換（露光）を行う。次に、光電変換により生成された電荷に基づいて画像信号を画素毎に生成しながら転送する。撮像素子に配置される複数の画素は２次元格子状に配列されており、この画像信号の転送は複数の画素の行毎に順次実行される。光電変換により生成された電荷は、露光期間の終了後に電荷保持部に転送されて保持される。この保持された電荷は、画像信号の転送の直前に電荷保持部から取り出されて画像信号生成の用に供される。このようなグローバルシャッタ方式の撮像素子では、電荷保持部に入射光の一部が照射されると、電荷保持部において光電変換を生じる。この光電変換による電荷が保持された電荷に重畳されて画像信号にノイズを生じる。このため、画質が低下することとなる。
　このような電荷保持部への入射光の照射を防ぐ撮像素子として、電荷保持部の周囲に遮光部を配置した撮像素子が提案されている（例えば、特許文献１参照。）。この遮光部は、電荷保持部の近傍の半導体基板の裏面側に配置される蓋部と光電変換部および電荷保持部の間の半導体基板に埋め込まれる埋め込み部とにより構成され、入射光を遮光する。この埋め込み部は、半導体基板の裏面側から表面に向かって形成される。埋め込み部の端部と半導体基板の表面との間の半導体領域を介して光電変換部の電荷が電荷保持部に転送される。
特開２０１５－２２８５１０号公報
　上述の従来技術では、遮光部を構成する埋め込み部の端部と半導体基板の表面との間の半導体領域を介した入射光の漏洩を防止できないという問題がある。光電変換部に照射された入射光のうち光電変換に寄与することなく半導体基板を透過した入射光が配線領域に配置された配線等により反射されて反射光となる。この反射光が埋め込み部の端部と半導体基板の表面との間の半導体領域を介して電荷保持部に入射して光電変換を生じ、ノイズとなる。このため、上述の従来技術では画質が低下するという問題がある。
　本開示は、上述した問題点に鑑みてなされたものであり、電荷保持部等への入射光の漏洩を低減することを目的としている。
　本開示は、上述の問題点を解消するためになされたものであり、その第１の態様は、半導体基板に形成されて入射光の光電変換を行う光電変換部と、上記入射光が入射する面とは異なる面である上記半導体基板の表面に配置されて上記光電変換部を透過した透過光を上記光電変換部に反射する反射部と、上記半導体基板の表面に底面が隣接して配置されるとともに側面に上記反射部が形成される反射部形成部材とを具備する撮像素子である。
　また、この第１の態様において、上記光電変換により生成された電荷に基づいて画像信号を生成する画像信号生成回路をさらに具備してもよい。
　また、この第１の態様において、上記反射部形成部材は、上記画像信号生成回路に配置されるＭＯＳトランジスタのゲートと同時に形成されてもよい。
　また、この第１の態様において、上記反射部形成部材は、上記画像信号生成回路に配置されるＭＯＳトランジスタのゲートにより構成されてもよい。
　また、この第１の態様において、上記反射部形成部材は、上記側面部分に側壁絶縁膜が配置され、上記反射部は、上記側壁絶縁膜に隣接して形成されてもよい。
　また、この第１の態様において、上記反射部は、上記半導体基板における上記光電変換部の境界の近傍に配置されてもよい。
　また、この第１の態様において、上記反射部形成部材の上記底面に対向する面である上面に隣接して形成されて上記透過光を遮光する遮光膜をさらに具備してもよい。
　また、この第１の態様において、上記光電変換により生成された電荷を保持する電荷保持部をさらに具備してもよい。
　また、この第１の態様において、上記半導体基板における上記光電変換部および上記電荷保持部の間に配置される遮光壁をさらに具備してもよい。
　また、この第１の態様において、上記遮光壁は、上記半導体基板の表面近傍に開口部を備え、上記反射部は、上記遮光壁の開口部の近傍に配置されてもよい。
　また、この第１の態様において、上記反射部は、上記遮光壁の開口部から上記電荷保持部に向かう側にずらして配置されてもよい。
　また、この第１の態様において、上記反射部形成部材は、複数の膜が積層されて構成されてもよい。
　また、この第１の態様において、上記光電変換により生成された電荷に基づいて画像信号を生成する画像信号生成回路をさらに具備し、上記反射部形成部材は、上記複数の膜の何れか１つが上記画像信号生成回路のＭＯＳトランジスタのゲートと同時に形成されてもよい。
　また、この第１の態様において、上記反射部形成部材は、バイアス電圧が印加されてもよい。
　また、この第１の態様において、上記反射部形成部材は、上記側面が曲面の形状に構成されてもよい。
　また、この第１の態様において、上記反射部形成部材は、断面がテーパ状の側面を備えてもよい。
　また、この第１の態様において、所定の波長の入射光を透過するカラーフィルタをさらに具備し、上記光電変換部は、上記カラーフィルタを透過した入射光の光電変換を行ってもよい。
　また、この第１の態様において、上記光電変換部および上記カラーフィルタを有する複数の画素を備え、上記複数の画素のうち長波長の上記入射光を透過する上記カラーフィルタが配置される画素は、上記反射部および上記反射部形成部材が配置されてもよい。
　また、この第１の態様において、上記反射部は、金属により構成されてもよい。
　また、本開示の第２の態様は、半導体基板に形成されて入射光の光電変換を行う光電変換部と、上記入射光が入射する面とは異なる面である上記半導体基板の表面に配置されて上記光電変換部を透過した透過光を上記光電変換部に反射する反射部と、上記半導体基板の表面に底面が隣接して配置されるとともに側面に上記反射部が形成される反射部形成部材と、上記光電変換により生成された電荷に基づいて生成された画像信号を処理する処理回路とを具備する撮像装置である。
　以上のような態様を採ることにより、光電変換部の透過光が光電変換部に向かって反射されるという作用をもたらす。透過光の光電変換部からの漏洩の低減が想定される。
本開示の実施の形態に係る撮像素子の構成例を示す図である。 本開示の第１の実施の形態に係る画素の回路構成の一例を示す図である。 本開示の第１の実施の形態に係る画素の構成例を示す図である。 本開示の第１の実施の形態に係る画素の構成例を示す断面図である。 本開示の第１の実施の形態に係る透過光の反射の一例を示す図である。 本開示の第１の実施の形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第１の実施の形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第１の実施の形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第１の実施の形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第１の実施の形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第１の実施の形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第２の実施の形態に係る画素の構成例を示す図である。 本開示の第３の実施の形態に係る画素の構成例を示す図である。 本開示の第４の実施の形態に係る画素の構成例を示す図である。 本開示の第４の実施の形態に係る画素の構成例を示す断面図である。 本開示の第５の実施の形態に係る画素の構成例を示す図である。 本開示の第５の実施の形態に係る画素の構成例を示す断面図である。 本開示の第６の実施の形態に係る画素の構成例を示す断面図である。 本開示の第７の実施の形態に係る画素の構成例を示す断面図である。 本開示の第８の実施の形態に係る画素の構成例を示す断面図である。 本開示の第９の実施の形態に係る画素の構成例を示す断面図である。 本開示の第１０の実施の形態に係る画素の構成例を示す断面図である。 本開示の第１１の実施の形態に係る画素の回路構成の一例を示す図である。 本開示の第１１の実施の形態に係る画素の構成例を示す断面図である。 本開示の第１２の実施の形態に係る画素の構成例を示す断面図である。 本技術が適用され得る撮像装置の一例であるカメラの概略的な構成例を示すブロック図である。
　次に、図面を参照して、本開示を実施するための形態（以下、実施の形態と称する）を説明する。以下の図面において、同一または類似の部分には同一または類似の符号を付している。また、以下の順序で実施の形態の説明を行う。
　１．第１の実施の形態
　２．第２の実施の形態
　３．第３の実施の形態
　４．第４の実施の形態
　５．第５の実施の形態
　６．第６の実施の形態
　７．第７の実施の形態
　８．第８の実施の形態
　９．第９の実施の形態
　１０．第１０の実施の形態
　１１．第１１の実施の形態
　１２．第１２の実施の形態
　１３．カメラへの応用例
　＜１．第１の実施の形態＞
　［撮像素子の構成］
　図１は、本開示の実施の形態に係る撮像素子の構成例を示す図である。同図の撮像素子１は、画素アレイ部１０と、垂直駆動部２０と、カラム信号処理部３０と、制御部４０とを備える。
　画素アレイ部１０は、画素１００が２次元格子状に配置されて構成されたものである。ここで、画素１００は、照射された光に応じた画像信号を生成するものである。この画素１００は、照射された光に応じた電荷を生成する光電変換部を有する。また画素１００は、画像信号生成回路をさらに有する。この画像信号生成回路は、光電変換部により生成された電荷に基づく画像信号を生成する。画像信号の生成は、後述する垂直駆動部２０により生成された制御信号により制御される。画素アレイ部１０には、信号線１１および１２がＸＹマトリクス状に配置される。信号線１１は、画素１００における画像信号生成回路の制御信号を伝達する信号線であり、画素アレイ部１０の行毎に配置され、各行に配置される画素１００に対して共通に配線される。信号線１２は、画素１００の画像信号生成回路により生成された画像信号を伝達する信号線であり、画素アレイ部１０の列毎に配置され、各列に配置される画素１００に対して共通に配線される。これら光電変換部および画像信号生成回路は、半導体基板に形成される。
　垂直駆動部２０は、画素１００の画像信号生成回路の制御信号を生成するものである。この垂直駆動部２０は、生成した制御信号を同図の信号線１１を介して画素１００に伝達する。カラム信号処理部３０は、画素１００により生成された画像信号を処理するものである。このカラム信号処理部３０は、同図の信号線１２を介して画素１００から伝達された画像信号の処理を行う。カラム信号処理部３０における処理には、例えば、画素１００において生成されたアナログの画像信号をデジタルの画像信号に変換するアナログデジタル変換が該当する。カラム信号処理部３０により処理された画像信号は、撮像素子１の画像信号として出力される。制御部４０は、撮像素子１の全体を制御するものである。この制御部４０は、垂直駆動部２０およびカラム信号処理部３０を制御する制御信号を生成して出力することにより、撮像素子１の制御を行う。制御部４０により生成された制御信号は、信号線４１および４２により垂直駆動部２０およびカラム信号処理部３０に対してそれぞれ伝達される。なお、カラム信号処理部３０は、請求の範囲に記載の処理回路の一例である。
　［画素の回路構成］
　図２は、本開示の第１の実施の形態に係る画素の回路構成の一例を示す図である。同図は、画素１００の構成を表す回路図である。同図の画素１００は、光電変換部１０１と、第１の電荷保持部１０３と、第２の電荷保持部１０２と、ＭＯＳトランジスタ１０４乃至１０９とを備える。また、画素１００には、信号線ＯＦＧ、ＴＸ、ＴＲ、ＲＳＴおよびＳＥＬにより構成される信号線１１と信号線１２とが配線される。信号線１１を構成する信号線ＯＦＧ、ＴＸ、ＴＲ、ＲＳＴおよびＳＥＬは、画素１００の制御信号を伝達する信号線である。これらの信号線は、ＭＯＳトランジスタのゲートに接続される。これらの信号線を介してゲートおよびソース間の閾値以上の電圧をＭＯＳトランジスタに印加することにより、当該ＭＯＳトランジスタを導通させることができる。一方、信号線１２は、画素１００により生成された画像信号を伝達する。また、画素１００には、電源線Ｖｄｄが配線され、電源が供給される。
　光電変換部１０１のアノードは接地され、カソードはＭＯＳトランジスタ１０４および１０５のそれぞれのソースに接続される。ＭＯＳトランジスタ１０４のドレインは電源線Ｖｄｄに接続され、ゲートは信号線ＯＦＧに接続される。ＭＯＳトランジスタ１０５のドレインは、ＭＯＳトランジスタ１０６のソースおよび第２の電荷保持部１０２の一端に接続される。第２の電荷保持部１０２の他の一端は接地される。ＭＯＳトランジスタ１０５のゲートは信号線ＴＸに接続され、ＭＯＳトランジスタ１０６のゲートは信号線ＴＲに接続される。ＭＯＳトランジスタ１０６のドレインは、ＭＯＳトランジスタ１０７のソース、ＭＯＳトランジスタ１０８のゲートおよび第１の電荷保持部１０３の一端に接続される。第１の電荷保持部１０３の他の一端は、接地される。ＭＯＳトランジスタ１０７のゲートは、信号線ＲＳＴに接続される。ＭＯＳトランジスタ１０７および１０８のドレインは電源線Ｖｄｄに共通に接続され、ＭＯＳトランジスタ１０８のソースはＭＯＳトランジスタ１０９のドレインに接続される。ＭＯＳトランジスタ１０９のソースは信号線１２に接続され、ゲートは信号線ＳＥＬに接続される。
　光電変換部１０１は、前述のように照射された光に応じた電荷を生成し、保持するものである。この光電変換部１０１には、フォトダイオードを使用することができる。
　ＭＯＳトランジスタ１０４は、光電変換部１０１をリセットするトランジスタである。このＭＯＳトランジスタ１０４は、光電変換部１０１に電源電圧を印加することにより、光電変換部１０１に保持された電荷を電源線Ｖｄｄに排出し、リセットを行う。ＭＯＳトランジスタ１０４による光電変換部１０１のリセットは、信号線ＯＦＧにより伝達される信号により制御される。
　ＭＯＳトランジスタ１０５は、光電変換部１０１の光電変換により生成された電荷を第２の電荷保持部１０２に転送するトランジスタである。ＭＯＳトランジスタ１０５における電荷の転送は、信号線ＴＸにより伝達される信号により制御される。
　第２の電荷保持部１０２は、ＭＯＳトランジスタ１０５により転送された電荷を保持するキャパシタである。
　ＭＯＳトランジスタ１０６は、第２の電荷保持部１０２に保持された電荷を第１の電荷保持部１０３に転送するトランジスタである。ＭＯＳトランジスタ１０６における電荷の転送は、信号線ＴＲにより伝達される信号により制御される。
　ＭＯＳトランジスタ１０８は、第１の電荷保持部１０３に保持された電荷に基づく信号を生成するトランジスタである。ＭＯＳトランジスタ１０９は、ＭＯＳトランジスタ１０８により生成された信号を画像信号として信号線１２に出力するトランジスタである。このＭＯＳトランジスタ１０９は、信号線ＳＥＬにより伝達される信号により制御される。
　ＭＯＳトランジスタ１０７は、第１の電荷保持部１０３に保持された電荷を電源線Ｖｄｄに排出することにより第１の電荷保持部１０３をリセットするトランジスタである。このＭＯＳトランジスタ１０７によるリセットは、信号線ＲＳＴにより伝達される信号により制御される。
　同図の画素１００における画像信号の生成は、以下のように行うことができる。まず、ＭＯＳトランジスタ１０４を導通させて光電変換部１０１をリセットする。このリセット終了後の光電変換により生成された電荷が光電変換部に蓄積される。所定の時間の経過後にＭＯＳトランジスタ１０６および１０７を導通させて第２の電荷保持部１０２をリセットする。次に、ＭＯＳトランジスタ１０５を導通させる。これにより、光電変換部１０１において生成された電荷が第２の電荷保持部１０２に転送されて保持される。この光電変換部１０１のリセットからＭＯＳトランジスタ１０５による電荷の転送までの操作は、画素アレイ部１０に配置された全ての画素１００において同時に行う。すなわち、全ての画素１００における同時リセットであるグローバルリセットと全ての画素１００における同時の電荷転送が実行される。これにより、グローバルシャッタが実現される。なお、光電変換部１０１のリセットからＭＯＳトランジスタ１０５による電荷の転送までの期間は露光期間に該当する。
　次に、ＭＯＳトランジスタ１０７を再度導通させて第１の電荷保持部１０３をリセットする。次に、ＭＯＳトランジスタ１０６を導通させて第２の電荷保持部１０２に保持された電荷を第１の電荷保持部１０３に転送して保持させる。これにより、ＭＯＳトランジスタ１０８が第１の電荷保持部１０３に保持された電荷に応じた画像信号を生成する。次に、ＭＯＳトランジスタ１０９を導通させることにより、ＭＯＳトランジスタ１０８により生成された画像信号が信号線１２に出力される。この、第１の電荷保持部１０３のリセットから画像信号の出力までの操作は、画素アレイ部１０の行に配置された画素１００毎に順次行う。画素アレイ部１０の全ての行の画素１００における画像信号が出力されることにより、１画面分の画像信号であるフレームが生成され、撮像素子１から出力される。
　この画素１００における画像信号の生成および出力を上述の露光期間に平行して行うことにより、撮像および画像信号の転送に要する時間を短縮することができる。又、画素アレイ部１０の全画素１００において同時に露光を行うことにより、フレームの歪みの発生を防ぎ、画質を向上させることができる。このように、第２の電荷保持部１０２は、グローバルシャッタを行う際に、光電変換部１０１により生成された電荷を一時的に保持するために使用される。なお、画素回路は、請求の範囲に記載の画像信号生成回路の一例である。
　［画素の構成］
　図３は、本開示の第１の実施の形態に係る画素の構成例を示す図である。同図は、画素１００の構成例を表す平面図であり、図２において説明した光電変換部１０１等の素子の配置を概略的に表した図である。同図において、実線の矩形は、図２において説明したＭＯＳトランジスタ１０４乃至１０９のゲート１４１乃至１４６を表す。また、２点鎖線の矩形は、半導体基板（後述する半導体基板１１０）に形成された半導体領域を表す。また、点線は、半導体基板に配置される遮光壁１７２および１７３を表す。また、斜線のハッチングが付された矩形は、後述する擬似ゲート１３１を表す。
　同図の画素１００は、中央部の半導体基板に光電変換部１０１の半導体領域１１１が配置される。この半導体領域１１１の同図における上側に隣接して第２の電荷保持部１０２の半導体領域１１２が配置される。半導体領域１１２の近傍には、図２において説明したＭＯＳトランジスタ１０５のゲート１４２が配置される。ＭＯＳトランジスタ１０５は、半導体領域１１１および１１２をそれぞれソース領域およびドレイン領域とするＭＯＳトランジスタである。半導体領域１１２の同図における右側に隣接してＭＯＳトランジスタ１０６のゲート１４３が配置され、ゲート１４３に隣接して第１の電荷保持部１０３の半導体領域１１３が配置される。ＭＯＳトランジスタ１０６は、半導体領域１１２および１１３をそれぞれソース領域およびドレイン領域とするＭＯＳトランジスタである。
　半導体領域１１３の同図における下側に隣接してＭＯＳトランジスタ１０７のゲート１４４が配置され、ゲート１４４に隣接して半導体領域１１４が配置される。ＭＯＳトランジスタ１０７は、半導体領域１１３および１１４をそれぞれソース領域およびドレイン領域とするＭＯＳトランジスタである。半導体領域１１４の同図における下側に隣接してＭＯＳトランジスタ１０８のゲート１４５が配置され、ゲート１４５に隣接して半導体領域１１５が配置される。ＭＯＳトランジスタ１０８は、半導体領域１１４および１１５をそれぞれドレイン領域およびソース領域とするＭＯＳトランジスタである。半導体領域１１５の同図における下側に隣接してＭＯＳトランジスタ１０９のゲート１４６が配置され、ゲート１４６に隣接して半導体領域１１６が配置される。ＭＯＳトランジスタ１０９は、半導体領域１１５および１１６をそれぞれドレイン領域およびソース領域とするＭＯＳトランジスタである。
　なお、半導体領域１１３とＭＯＳトランジスタ１０８のゲート１４５とは、不図示の配線により接続される。また、半導体領域１１１の同図における左側に隣接してＭＯＳトランジスタ１０４のゲート１４１が配置され、ゲート１４１の下側に隣接して半導体領域１１７が配置される。ＭＯＳトランジスタ１０４は、半導体領域１１１および１１７をそれぞれソース領域およびドレイン領域とするＭＯＳトランジスタである。
　遮光壁１７２は、画素１００の境界の半導体基板に埋め込まれ、隣接する画素１００からの入射光を遮光するものである。この遮光壁１７２は、半導体基板を貫通する形状に構成される。遮光壁１７３は、画素１００における光電変換部１０１および第２の電荷保持部１０２の間の半導体基板に埋め込まれ、光電変換部１０１から第２の電荷保持部１０２に向かう入射光を遮光するものである。この遮光壁１７３は、半導体基板を貫通する部分と半導体基板の表面近傍に開口部（後述する開口部１７４）を備える部分とにより構成される。同図の遮光壁１７３の点線の網掛け部分は、この開口部を表す。
　擬似ゲート１３１は、後述する反射部形成部材１３０を構成する部材である。この擬似ゲート１３１は、ＭＯＳトランジスタ１０５等のゲート１４２と同様の部材により構成することができる。
　このような画素１００が２次元格子状に配置されて画素アレイ部１０が構成される。なお、同図の半導体領域１１３は、同図の画素１００の右側に隣接する画素１００と共通に使用される。同図のゲート１４１および半導体領域１１７は、同図の画素１００の左側に隣接する画素１００と共通に使用される。なお、第２の電荷保持部１０２は、請求の範囲に記載の電荷保持部の一例である。
　［画素の断面の構成］
　図４は、本開示の第１の実施の形態に係る画素の構成例を示す断面図である。同図は、画素１００の構成例を表す図であり、図３における画素１００のａ－ａ’線に沿う断面図である。同図の画素１００は、半導体基板１１０と、擬似ゲート１３１と、配線領域１６０と、遮光膜１５０および１７０と、遮光壁１７２および１７３と、絶縁膜１８０と、カラーフィルタ１９１と、オンチップレンズ１９５と、支持基板１９６とを備える。
　半導体基板１１０は、前述のように画素１００に配置される素子の半導体部分が形成される半導体の基板である。この半導体基板１１０は、例えば、シリコン（Ｓｉ）により構成することができる。また、半導体基板１１０は、例えば、３μｍの厚さに構成することができる。素子の半導体部分は、半導体基板１１０に形成されたウェル領域に配置される。便宜上、同図の半導体基板１１０は、ｐ型のウェル領域に構成されるものと想定する。このｐ型のウェル領域にｎ型の半導体領域を配置することにより、素子の半導体部分を形成することができる。同図においては、光電変換部１０１および第２の電荷保持部１０２を記載した。
　光電変換部１０１は、同図のｎ型の半導体領域１１１により構成される。具体的には、ｎ型の半導体領域１１１とｎ型の半導体領域１１１の周囲のｐ型のウェル領域との間のｐｎ接合により構成されるフォトダイオードが光電変換部１０１に該当する。半導体基板１１０の裏面から入射した入射光がｎ型の半導体領域１１１において光電変換される。この光電変換により生成された電荷のうち電子が露光期間にｎ型の半導体領域１１１に蓄積される。
　第２の電荷保持部１０２は、同図のｎ型の半導体領域１１２により構成される。露光期間にｎ型の半導体領域１１１に蓄積された電子が、露光期間の経過後にｎ型の半導体領域１１１に転送されて保持される。また、半導体領域１１２の近傍の半導体基板１１０の表面側には、ゲート１４２が配置される。このゲート１４２は、上述のＭＯＳトランジスタ１０５のゲートを構成するとともに、半導体領域１１２のポテンシャルの制御を行う。上述の半導体領域１１１に蓄積された電子を半導体領域１１２に転送する際にゲート１４２に正の電圧を印加することにより、半導体領域１１２のポテンシャルを半導体領域１１１より深くする。これにより、光電変換部１０１に蓄積された全ての電荷を第２の電荷保持部１０２に転送する電荷の完全転送を行うことができる。
　同図のゲート１４２は、例えば多結晶シリコンにより構成することができ、ゲート酸化膜を介して半導体基板１１０に隣接して配置することができる。また、ゲート１４２の側面には側壁絶縁膜１４９を配置することができる。この側壁絶縁膜１４９は、サイドウォールと称され、ゲート１４２と半導体基板１１０とに挟まれた隅部を埋める形状に構成される絶縁物の膜である。この側壁絶縁膜１４９は、不純物のイオン打ち込みの際のマスクとして使用される絶縁膜である。半導体基板１１０に浅いドレイン領域となるｎ型の半導体領域を形成し、ゲート１４２および側壁絶縁膜１４９を形成した後にイオン打ち込みを行って深いドレイン領域となるｎ型の半導体領域を形成する。これにより、半導体基板１１０に低濃度不純物ドレイン（ＬＤＤ：Lightly Doped Drain）等を形成することができる。
　同図に表したように、側壁絶縁膜１４９は断面が曲線状の表面を有する。側壁絶縁膜１４９は、例えば、酸化シリコン（ＳｉＯ２）により構成することができ、エッチバックにより形成することができる。具体的には、ゲート１４２を覆うようにＳｉＯ２膜を形成し、ドライエッチングによる異方性エッチングを行い、ゲート１４２の側面に付着したＳｉＯ２を残して他の部分のＳｉＯ２を除去することにより形成することができる。この際のドライエッチングのストッパとして窒化シリコン（ＳｉＮ）の膜を配置することもできる。
　また、半導体基板１１０には、遮光壁１７２および１７３が配置される。これらの遮光壁１７２および１７３は、第２の電荷保持部１０２を遮光するとともに光電変換部１０１と第２の電荷保持部１０２とを分離するものである。遮光壁１７２および１７３は、半導体基板１１０に形成された溝に金属膜１７１を配置することにより構成することができる。前述のように、遮光壁１７２は、半導体基板１１０の裏面から表面に貫通する形状に構成される。一方、遮光壁１７３は、一部が半導体基板１１０の裏面から表面に向かう非貫通の形状に構成され、遮光壁１７３の端部には開口部１７４が形成される。金属膜１７１は、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）および銅（Ｃｕ）により構成することができる。
　なお、金属膜１７１と半導体基板１１０の溝との間には、固定電荷膜および絶縁膜を配置することができる。ここで固定電荷膜は、負の固定電荷を有する高誘電体により構成される膜である。この固定電荷膜を配置することにより、半導体基板１１０の界面近傍に形成されるトラップ準位の影響を軽減することができる。この固定電荷膜には、例えば、酸化ハフニウムの膜を使用することができる。また、絶縁膜は、金属膜１７１を絶縁する膜である。この絶縁膜には、例えば、ＳｉＯ２の膜を使用することができる。
　また、半導体基板１１０の表面側には、図３において説明した擬似ゲート１３１が配置される。この擬似ゲート１３１は、遮光膜１７３の開口部１７４の近傍に配置することができ、光電変換部１０１および第２の電荷保持部１０２の間に配置することができる。また、擬似ゲート１３１は、光電変換部１０１の境界の近傍に配置することができる。擬似ゲート１３１には、側壁絶縁膜１３２を配置することができる。擬似ゲート１３１および側壁絶縁膜１３２は、それぞれゲート１４２および側壁絶縁膜１４９と同じ材料により構成することができ、ゲート１４２および側壁絶縁膜１４９と同時に形成することができる。また、同図の擬似ゲート１３１および側壁絶縁膜１３２は、反射部形成部材１３０を構成する。この反射部形成部材１３０は、底面が半導体基板１１０の表面に隣接して配置され、側面に後述する反射部３０１が形成される。なお、擬似ゲート１３１は、上述の多結晶シリコン以外の材料、例えば、ＳｉＮにより構成することもできる。
　配線領域１６０は、半導体基板１１０の表面側に配置され、配線層１６１および絶縁層１６９により構成される領域である。配線層１６１は、画素１００等の素子の電気信号を伝達する配線である。この配線層１６１は、例えば、Ｃｕにより構成することができる。絶縁層１６９は、配線層１６１を絶縁するものである。この絶縁層１６９は、例えば、ＳｉＯ２により構成することができる。絶縁層１６９および配線層１６１は、多層構成にすることができる。同図には、２層に構成された絶縁層１６９および配線層１６１の例を表した。異なる層の配線層１６１同士は、ビアプラグ（不図示）により接続することができる。なお、前述のＭＯＳトランジスタ１０５のゲート１４２は、コンタクトプラグ１６２を介して配線層１６１に接続される。このコンタクトプラグ１６２は、例えば、ＷやＣｕにより構成することができる。
　配線領域１６０には、遮光膜１５０が配置される。この遮光膜１５０は、半導体基板１１０の表面側に配置され、配線層１６１による反射光を遮光する膜である。半導体基板１１０を透過した入射光が配線層１６１により反射されて反射光となり、第２の電荷保持部１０２に入射すると、光電変換を生じて画像信号のノイズの原因となる。遮光膜１５０は、この反射光の第２の電荷保持部１０２への入射を防止する。遮光膜１５０は、例えば、Ａｌ、銀（Ａｇ）、金（Ａｕ）、Ｃｕ、白金（Ｐｔ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、Ｗ、鉄（Ｆｅ）等の金属により構成することができる。また、遮光膜１５０は、Ｓｉ、ゲルマニウム（Ｇｅ）およびテルル（Ｔｅ）等の半導体ならびにこれらの金属等を含む合金により構成することができる。また、遮光膜１５０は、例えば、２００ｎｍの厚さに構成することができる。同図の遮光膜１５０は、絶縁物の膜（後述する絶縁膜１２２）を介して半導体基板１１０やゲート１４２および側壁絶縁膜１４９に隣接して配置される。
　また、遮光膜１５０は、光電変換部１０１および第２の電荷保持部１０２の間の領域に展延することができる。同図の遮光膜１５０は、反射部形成部材１３０の側面に掛かる領域にも隣接して配置される。遮光膜１５０のうち反射部形成部材１３０の側面に隣接する部分は、反射部３０１を構成する。この反射部３０１は、入射光のうちの半導体基板１１０を透過した透過光を半導体領域１１１の方向に反射するものである。この反射部３０１を配置することにより、透過光の第２の電荷保持部１０２への入射を低減することができる。また、反射部形成部材１３０の側面に隣接して形成されるため、反射部３０１には反射部形成部材１３０の側面の形状が転写される。同図の反射部３０１は、曲面の形状の断面に構成され、凹面鏡を遮光壁１７３の開口部１７４に沿って引き延ばした形状に構成される。なお、同図に表したように、遮光膜１５０は、光電変換部１０１を構成する半導体領域１１１の近傍に開口部３１１を配置することができる。
　また、同図の配線領域１６０には、コンタクト壁部１６７および蓋部１６８を配置することができる。コンタクト壁部１６７は、底部が遮光膜１５０に隣接するとともに遮光膜１５０の開口部３１１を囲繞する壁の形状に構成され、透過光を反射するものである。このコンタクト壁部１６７は、上述の遮光膜１５０と同じ材料より構成することができる。コンタクト壁部１６７をコンタクトプラグ１６２と同じ材料、例えば、ＷやＣｕにより構成する場合には、コンタクト壁部１６７をコンタクトプラグ１６２と同時に形成することができ、撮像素子１の製造工程を簡略化することができる。この際、密着性を向上させるためのＴｉ膜を下地金属として配置することができる。また、蓋部１６８は、平板状に構成され、透過光を反射するものである。この蓋部１６８は、コンタクト壁部１６７の端部に隣接して配置されてコンタクト壁部１６７の端部を閉塞する。蓋部１６８は、例えば、Ｃｕにより構成することができ、配線層１６１と同時に形成することができる。
　これらコンタクト壁部１６７および蓋部１６８により、透過光の配線領域１６０への拡散を防ぐことができる。また、コンタクト壁部１６７および蓋部１６８により、透過光が光電変換部１０１を構成する半導体領域１１１に反射されて再度光電変換に寄与することとなる。画素１００の効率を向上させることができる。また、遮光膜１５０と比較して半導体基板１１０の界面から離れた位置に配置されるため、これらの材料となる金属の拡散によるトラップ準位の形成を軽減することができる。
　遮光膜１７０は、半導体基板１１０の裏面側に配置され、入射光を遮光する膜である。この遮光膜１７０は、光電変換部１０１以外の領域における入射光を遮光する。光電変換部１０１を構成する半導体領域１１１の近傍の遮光膜１７０には、開口部１７５が配置される。この開口部１７５を介して入射光が光電変換部１０１に照射される。遮光膜１７０は、前述の金属膜１７１により構成することができる。すなわち、遮光膜１７０は、遮光壁１７２および１７３と同時に形成することができる。
　絶縁膜１８０は、半導体基板１１０の裏面側を絶縁する膜である。また、絶縁膜１８０は、遮光膜１７０等が形成された半導体基板１１０の裏面側を平坦化する。この絶縁膜１８０の構成の詳細については後述する。
　カラーフィルタ１９１は、入射光のうち所定の波長の入射光を透過させる光学的なフィルタである。このカラーフィルタ１９１として、赤色光、緑色光および青色光の何れかを透過させるカラーフィルタ１９１を画素１００毎に配置することができる。また、これらの原色系のカラーフィルタ１９１のほかに、シアン光、黄色光およびマゼンタ光の何れかを透過させる補色系のカラーフィルタ１９１を使用することもできる。また、赤外光を透過させるカラーフィルタ１９１を使用することもできる。
　オンチップレンズ１９５は、入射光を集光するレンズである。このオンチップレンズ１９５は、半球形状に構成され、画素１００毎に配置されて入射光を光電変換部１０１の半導体領域１１１に集光する。このオンチップレンズ１９５は、例えば、スチレン系樹脂、アクリル系樹脂、スチレン－アクリル系樹脂およびシロキサン系樹脂等の有機材料により構成することができる。また、ＳｉＮや酸窒化シリコン（ＳｉＯＮ）等の無機材料により構成することもできる。また、上述の有機材料やポリイミド系樹脂に酸化チタン（ＴｉＯ）粒子を分散させて構成することもできる。
　支持基板１９６は、は、配線領域１６０に隣接して配置される基板である。この支持基板１９６は、主に撮像素子１の製造工程において、半導体基板１１０の強度を向上させるために配置される基板である。
　［透過光の反射］
　図５は、本開示の第１の実施の形態に係る透過光の反射の一例を示す図である。同図は、半導体基板１１０の部分を拡大した断面図であり、反射部３０１の効果を説明する図である。同図において、絶縁膜１８０は、第１の絶縁膜１８１および第２の絶縁膜１８２により構成される。第１の絶縁膜１８１は、金属膜１７１と半導体基板１１０との間に配置される絶縁膜であり、前述の固定電荷膜とＳｉＯ２等による絶縁物とが積層されて構成された膜である。また、第２の絶縁膜１８２は、金属膜１７１の配置後に形成され、金属膜１７１を絶縁するとともに平坦化を行う膜である。また、擬似ゲート１３１は、ゲート絶縁膜１２１を介して半導体基板１１０の表面に配置される。また、遮光膜１５０の下層には、絶縁膜１２２が配置される。この絶縁膜１２２は、例えば、ＳｉＮにより構成することができる。
　同図におけるＡは、反射部３０１を備える場合の例を表した図である。同図の矢印は、入射光を表す。半導体基板１１０を透過して遮光壁１７３の開口部１７４の近傍に達した透過光は、反射部３０１により半導体領域１１１の側に反射される。また、反射部３０１の凹面鏡の形状により、透過光を半導体領域１１１に集光することができる。これにより、透過光の光電変換が可能となり、画素１００の感度を向上させることができる。また、透過光が光電変換されて半導体領域１１１において吸収される場合には、画素１００から出射される反射光が減少する。画素１００からの反射光の隣接する画素１００への再度の入射が減少し、フレアや混色を低減することができる。
　また、反射部３０１により、透過光の第２の電荷保持部１０２の半導体領域１１２への入射を低減することができる。前述のように、入射光が光電変換部１０１から第２の電荷保持部１０２に漏洩して光電変換を生じた場合にはノイズが発生する。グローバルシャッタ形式の撮像素子における、このような電荷保持部への光の漏れは寄生受光感度（ＰＬＳ：Parasitic Light Sensitivity）として管理される。反射部３０１を配置することにより、ＰＬＳを改善することができる。また、反射部３０１を構成する遮光膜１５０と半導体基板１１０との間には反射部形成部材１３０が配置されるため、光電変換部１０１の近傍の半導体基板１１０から離れた位置に遮光膜１５０が配置されることとなる。遮光膜１５０の半導体基板１１０への影響を軽減することができる。
　これに対し、同図におけるＢは、反射部形成部材１３０および反射部３０１を省略し、遮光膜１５０の代わりに遮光膜５０１を配置した場合の例を表した図である。遮光膜５０１は、光電変換部１０１の近傍の半導体基板１１０の表面にも配置され、透過光を遮光する。この遮光膜５０１により透過光の配線領域１６０への入射を防ぐことができる。しかし、同図におけるＢの矢印で表したように、開口部１７４の近傍に達した透過光は、遮光膜５０１により第２の電荷保持部１０２の側に反射される。画像信号のノイズが増加し、ＰＬＳが増加することとなる。また、遮光膜５０１が光電変換部１０１の近傍の半導体基板１１０に近接して配置されるため、半導体基板１１０への影響が大きくなる。具体的には、半導体基板１１０の表面側のトラップ準位が増加して暗電流が増加することとなる。ここで、暗電流とは、入射光に関わらずに生成される電荷に基づく電流であり、画像信号のノイズ成分である。半導体基板１１０のトラップ準位からの電荷の放出等が暗電流の原因となる。
　［撮像素子の製造方法］
　図６乃至１１は、本開示の第１の実施の形態に係る撮像素子の製造方法の一例を示す図である。図６乃至１１は、撮像素子１の製造工程を表す図である。まず、半導体基板１１０にｐ型のウェル領域ならびにｎ型の半導体領域１１１および１１２を形成する。これは、例えば、イオン打ち込みにより行うことができる。次に、半導体基板１１０の表面にゲート絶縁膜１２１を形成する。これは、半導体基板１１０の熱酸化により行うことができる。次に、ゲート１４２および擬似ゲート１３１を形成する。これは、ゲート１４２等の材料となる多結晶シリコンの膜を配置してエッチングを行うことにより形成することができる（図６におけるＡ）。
　次に、ＳｉＯ２の膜４０１を形成する（図６におけるＢ）。これは、例えば、ＣＶＤ（Chemical Vapor Deposition）により行うことができる。なお、膜４０１の下層にエッチングストッパとなるＳｉＮの膜を配置することもできる。次に、膜４０１のエッチングを行う。このエッチングは、異方性のドライエッチングにより行うことができる。これにより、ゲート１４２および擬似ゲート１３１の側面にそれぞれ側壁絶縁膜１４９および１３２を形成することができる（図６におけるＣ）。次に、半導体基板１１０の表面に絶縁膜１２２を配置する。これは、例えば、ＣＶＤより行うことができる（図６におけるＤ）。なお、当該擬似ゲート１３１および側壁絶縁膜１３２の製造工程は、反射部形成部材配置工程に該当する。
　次に、遮光膜１５０の材料となる金属膜４０３を半導体基板１１０の表面側に配置する。これは、例えば、ＣＶＤやスパッタリングにより行うことができる（図７におけるＥ）。次に、金属膜４０３のエッチングを行い、開口部３１１を形成する。この際、ゲート１４２の近傍のコンタクトプラグ１６２の遮光膜１５０を配置する領域に開口部４０５を形成する。これにより、遮光膜１５０を形成することができ、反射部３０１を形成することができる（図７におけるＦ）。なお、当該工程は、反射部形成工程に該当する。
　次に、配線領域１６０の絶縁層１６９の材料となる絶縁膜４０６を配置する。これは、例えば、ＣＶＤにより行うことができる（図７におけるＧ）。次に、膜４０６のコンタクトプラグ１６２およびコンタクト壁部１６７を配置する領域に開口部４０７を形成する（図８におけるＨ）。次に、コンタクトプラグ１６２の材料となる金属膜４０８を配置する。この際、開口部４０７にも金属膜４０８を配置する。この金属膜４０８には、ＴｉおよびＷの積層膜を想定する。Ｔｉ膜をスパッタリングにより成膜し、Ｗ膜をＣＶＤにより成膜して開口部４０７に埋め込むことにより、金属膜４０８を配置することができる。このＴｉ膜は、例えば、３０ｎｍの膜厚に構成することができる（図８におけるＩ）。次に、表面の金属膜４０８を除去して、コンタクトプラグ１６２およびコンタクト壁部１６７を形成する。これは、例えば、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）を使用して金属膜４０８を研削することにより行うことができる（図８におけるＪ）。
　次に、絶縁層１６９の材料となる絶縁膜４０９を配置する（図９におけるＫ）。次に、膜４０９のエッチングを行い、配線層１６１および蓋部１６８を形成する領域に開口部４１０を形成する（図９におけるＬ）。次に、配線層１６１の材料となる金属膜４１１を配置する。金属膜４１１は、Ｃｕにより構成することができ、めっきにより形成することができる（図９におけるＭ）。この金属膜４１１の下層にバリア層およびめっきのためのシード層を配置することもできる。次に、金属膜４１１をＣＭＰ等により研削し、配線層１６１および蓋部１６８を形成する（図１０におけるＮ）。次に、配線層１６１および蓋部１６８の表面に絶縁膜を配置し、絶縁層１６９を形成する（図１０におけるＯ）。このような配線層１６１および絶縁膜の配置を必要な回数繰り返すことにより、配線領域１６０を形成することができる。その後、支持基板１９６（不図示）を配線領域１６０に接着する。
　次に、半導体基板１１０の天地を反転して薄肉化する。次に、半導体基板１１０の遮光壁１７３および１７４を配置する領域をエッチングし、開口部４１２を形成する（図１０におけるＰ）。次に、第１の絶縁膜１８１を配置する（図１１におけるＱ）。次に、半導体基板１１０の裏面に遮光膜１７０ならびに遮光壁１７３および１７４の材料となる金属膜４１３を配置する。この際、金属膜４１３を開口部４１２に埋め込む（図１１におけるＲ）。これにより、遮光壁１７３および１７４を形成することができる。次に、金属膜４１３をエッチングして開口部１７５を形成する（図１１におけるＳ）。これにより、金属膜１７１を形成することができ、遮光膜１７０を形成することができる。
　その後、第２の絶縁膜１８２、カラーフィルタ１９１およびオンチップレンズ１９５を配置することにより、撮像素子１を製造することができる。側壁絶縁膜１３２の形状の形状を利用して凹面鏡の形状の反射部３０１を形成することができる。
　以上説明したように、本開示の第１の実施の形態の撮像素子１は、反射部３０１を配置して半導体基板１１０の透過光を反射する。これにより、透過光の第２の電荷保持部１０２への漏洩を低減する。これにより、画像信号へのノイズの混入を低減し、画質の低下を軽減することができる。
　＜２．第２の実施の形態＞
　上述の第１の実施の形態の撮像素子１は、反射部３０１が遮光壁１７３の開口部１７４の近傍に配置されていた。これに対し、本開示の第２の実施の形態の撮像素子１は、反射部を第２の電荷保持部１０２に近接する位置にずらして配置する点で、上述の第１の実施の形態と異なる。
　［画素の断面の構成］
　図１２は、本開示の第２の実施の形態に係る画素の構成例を示す断面図である。同図は、図４と同様に、画素１００の構成例を表す図である。擬似ゲート１３１が第２の電荷保持部１０２寄りに配置され、遮光膜１５０の代わりに遮光膜１５１が配置される点で、図４において説明した撮像素子１と異なる。
　同図の擬似ゲート１３１は、半導体基板１１０の第２の電荷保持部１０２を構成する半導体領域１１２寄りの位置に配置され、側壁絶縁膜１３２がゲート１４２の側壁絶縁膜１４９に近接する位置に配置される。これにより、同図の反射部３０２は、端部が第２の電荷保持部１０２を構成する半導体領域１１２の近傍に配置される。反射部３０２の曲面部分が遮光壁１７３の開口部１７４の直下に配置されることとなり、図４において説明した反射部３０１と比較して、より高い入射角度の透過光を光電変換部１０１の方向に反射することができる。
　これ以外の撮像素子１の構成は本開示の第１の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
　以上説明したように、本開示の第２の実施の形態の撮像素子１は、第２の電荷保持部１０２に近接する位置にずらして配置される反射部３０２により透過光を反射する。これにより、遮光壁１７３の開口部１７４に達する透過光のうち、より広い範囲の入射角度の透過光を反射することができ、第２の電荷保持部１０２への透過光の漏洩をさらに低減することができる。
　＜３．第３の実施の形態＞
　上述の第１の実施の形態の撮像素子１は、擬似ゲート１３１に側壁絶縁膜１３２が配置されていた。これに対し、本開示の第３の実施の形態の撮像素子１は、側壁絶縁膜を省略する点で、上述の第１の実施の形態と異なる。
　［画素の断面の構成］
　図１３は、本開示の第３の実施の形態に係る画素の構成例を示す断面図である。同図は、図４と同様に、画素１００の構成例を表す図である。擬似ゲート１３１および遮光膜１５０の代わりに擬似ゲート１３３および遮光膜１５２がそれぞれ配置され、側壁絶縁膜１３２が省略される点で、図４において説明した撮像素子１と異なる。
　同図の擬似ゲート１３３は、側面がテーパ状の断面の形状に構成することができる。これは、例えば、擬似ゲート１３３の材料となる材料膜を半導体基板１１０の表面側に配置し、テーパエッチングを行うことにより構成することができる。この際、擬似ゲート１３３は、テーパエッチングに適したＳｉＯ２等により構成すると好適である。この擬似ゲート１３３の側面に遮光膜１５２を配置することにより、反射部３０３を形成することができる。同図に表したように、反射部３０３は、半導体基板１１０に対して斜めに配置される遮光膜１５２により構成される。なお、同図の撮像素子１においては、擬似ゲート１３３が反射部形成部材に該当する。
　これ以外の撮像素子１の構成は本開示の第１の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
　以上説明したように、本開示の第３の実施の形態の撮像素子１は、反射部形成部材の側壁絶縁膜を省略することができる。これにより、撮像素子１の構成を簡略化することができる。
　＜４．第４の実施の形態＞
　上述の第１の実施の形態の撮像素子１は、反射部３０１が遮光壁１７３の開口部１７４の近傍に配置されていた。これに対し、本開示の第４の実施の形態の撮像素子１は、反射部が光電変換部１０１の半導体領域１１１の周縁部に配置される点で、上述の第１の実施の形態と異なる。
　［画素の構成］
　図１４は、本開示の第４の実施の形態に係る画素の構成例を示す図である。同図は、図３と同様に、画素１００の構成例を表す平面図である。同図の画素１００は、擬似ゲート１３１の代わりに擬似ゲート１３４が配置される点で、図３において説明した撮像素子１と異なる。
　擬似ゲート１３４は、中央部に開口部３２１が配置されたロの字形状に構成され、光電変換部１０１の半導体領域１１１の周縁部に沿った形状に構成される。
　［画素の断面の構成］
　図１５は、本開示の第４の実施の形態に係る画素の構成例を示す断面図である。同図は、図４と同様に、画素１００の構成例を表す図である。擬似ゲート１３１の代わりに上述の擬似ゲート１３４が配置され、遮光膜１５０の代わりに遮光膜１５３が配置される点で、図４において説明した撮像素子１と異なる。
　同図の擬似ゲート１３４には、側壁絶縁膜１３５が配置される。この側壁絶縁膜１３５は、擬似ゲート１３４の外側の側面の全周に形成される。これら擬似ゲート１３４および側壁絶縁膜１３５により、反射部形成部材１３０が構成される。また、同図の遮光膜１５３は、反射部形成部材１３０の側面の全周に掛かる位置に展延される。このため、同図の反射部３０４は、曲面の形状の断面に構成されるとともに光電変換部１０１の半導体領域１１１の周縁部に沿ったロの字形状に構成される。光電変換部１０１の半導体領域１１１の周縁部の全周に凹面鏡の形状の反射部３０４が配置されることとなり、より多くの透過光が光電変換部１０１の半導体領域１１１に集光される。
　なお、反射部形成部材１３０および反射部３０４の構成は、この例に限定されない。例えば、光電変換部１０１の半導体領域１１１が円筒形状に構成される場合には、円環形状に構成することができる。
　これ以外の撮像素子１の構成は本開示の第１の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
　以上説明したように、本開示の第４の実施の形態の撮像素子１は、光電変換部１０１の半導体領域１１１の周縁部に沿ったロの字形状に構成された反射部３０４を備える。これにより、画素１００の感度をさらに向上させることができる。
　＜５．第５の実施の形態＞
　上述の第４の実施の形態の撮像素子１は、ロの字形状の反射部形成部材１３０を備えていた。これに対し、本開示の第５の実施の形態の撮像素子１は、光電変換部１０１の半導体領域１１１を覆う矩形形状の反射部形成部材１３０を備える点で、上述の第４の実施の形態と異なる。
　［画素の構成］
　図１６は、本開示の第５の実施の形態に係る画素の構成例を示す図である。同図は、図１４と同様に、画素１００の構成例を表す平面図である。同図の撮像素子１は、擬似ゲート１３４の代わりに擬似ゲート１３６が配置される点で、図１４において説明した撮像素子１と異なる。
　擬似ゲート１３６は、矩形形状に構成され、光電変換部１０１の半導体領域１１１を覆う形状に構成される。
　［画素の断面の構成］
　図１７は、本開示の第５の実施の形態に係る画素の構成例を示す断面図である。同図は、図１５と同様に、画素１００の構成例を表す図である。擬似ゲート１３４の代わりに上述の擬似ゲート１３６が配置され、遮光膜１５３の代わりに遮光膜１５４が配置され、コンタクト壁部１６７および蓋部１６８が省略される点で、図１５において説明した撮像素子１と異なる。
　同図の擬似ゲート１３６には、前述の擬似ゲート１３４と同様に側壁絶縁膜１３５が配置される。この側壁絶縁膜１３５は、擬似ゲート１３６の外側の側面の全周に形成される。これら擬似ゲート１３６および側壁絶縁膜１３５により、反射部形成部材１３０が構成される。また、同図の遮光膜１５４は、反射部形成部材１３０の底面に対向する面である上面および側面に掛かる位置に展延される。すなわち、遮光膜１５４は、光電変換部１０１の半導体領域１１１が配置される半導体基板１１０の表面側を覆う形状に構成される。このため、半導体基板１１０の光電変換部１０１の近傍は、遮光膜１５４により反射されて遮光される。配線領域１６０のコンタクト壁部１６７および蓋部１６８を省略することができる。
　また、遮光膜１５４は、反射部３０５の端部から擬似ゲート１３６の表面の領域にわたって連続した金属の膜により構成される。このため、遮光膜１５４の反射部３０５の端部における反射光の光量の変化等を緩和するができる。これに対し、図１５において説明したコンタクト壁部１６７および蓋部１６８を有する場合には、コンタクト壁部１６７および蓋部１６８による角部において反射光の反射方向が急変し、反射光にむらを生じる。また、この遮光膜１５４は擬似ゲート１３６により半導体基板１１０の表面から離隔されるため、遮光膜１５４による半導体基板１１０への影響を軽減することができる。また、同図の反射部３０５は、前述の反射部３０４と同様に曲面の形状の断面に構成されるとともに光電変換部１０１の半導体領域１１１の周縁部に沿ったロの字形状に構成される。光電変換部１０１の半導体領域１１１に集光される反射光の増加が想定される。
　なお、反射部形成部材１３０および反射部３０４の構成は、この例に限定されない。例えば、光電変換部１０１の半導体領域１１１が円筒形状に構成される場合には、前述の反射部形成部材１３０および反射部３０４と同様に円環形状に構成することができる。
　これ以外の撮像素子１の構成は本開示の第４の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
　以上説明したように、本開示の第５の実施の形態の撮像素子１は、遮光膜１５４が光電変換部１０１の半導体領域１１１の近傍の半導体基板１１０を覆う形状に構成されるため、撮像素子１の構成を簡略化することができる。
　＜６．第６の実施の形態＞
　上述の第５の実施の形態の撮像素子１は、光電変換部１０１の半導体領域１１１を覆う矩形形状の擬似ゲート１３６を備えていた。これに対し、本開示の第６の実施の形態の撮像素子１は、擬似ゲート１３６にバイアス電圧を印加する点で、上述の第５の実施の形態と異なる。
　［画素の断面の構成］
　図１８は、本開示の第６の実施の形態に係る画素の構成例を示す断面図である。同図は、図１７と同様に、画素１００の構成例を表す図である。遮光膜１５４の代わりに遮光膜１５５を備え、擬似ゲート１３６に接続されるコンタクトプラグ１６４および配線層１６３をさらに備える点で、図１７において説明した撮像素子１と異なる。
　擬似ゲート１３６は、コンタクトプラグ１６４を介して配線層１６３に接続される。ゲート１４２と同様に、この擬似ゲート１３６には所定の電圧の信号等を印加することができる。この擬似ゲート１３６に配線層１６３等を介して負極性のバイアス電圧を印加した場合には、半導体基板１１０の表面側にホールを集積させることができ、半導体基板１１０の表面にホールが蓄積された領域であるホール蓄積領域を形成することができる。このホール蓄積領域のホールにより、半導体基板１１０の表側界面のトラップ準位がピニングされ、トラップ準位に基づく暗電流を低減することができる。なお、遮光膜１５５は、遮光膜１５４にコンタクトプラグ１６４を配置するための開口部が形成されて構成されたものである。
　これ以外の撮像素子１の構成は本開示の第５の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
　以上説明したように、本開示の第６の実施の形態の撮像素子１は、光電変換部１０１の半導体領域１１１の近傍の半導体基板１１０を覆う形状の擬似ゲート１３６にバイアス電圧を印加することができる。これにより、暗電流を低減することができる。
　＜７．第７の実施の形態＞
　上述の第１の実施の形態の撮像素子１は、擬似ゲート１３１を備えていた。これに対し、本開示の第７の実施の形態の撮像素子１は、擬似ゲート１３１を省略する点で、上述の第１の実施の形態と異なる。
　［画素の断面の構成］
　図１９は、本開示の第７の実施の形態に係る画素の構成例を示す断面図である。同図は、図４と同様に、画素１００の構成例を表す図である。同図の撮像素子１は、以下の点で、図４において説明した撮像素子１と異なる。擬似ゲート１３１、側壁絶縁膜１３２、コンタクト壁部１６７および蓋部１６８が省略される。また、ゲート１４２および側壁絶縁膜１４９が遮光壁１７３の開口部１７４の近傍に配置される。また、遮光膜１５０の代わりに遮光膜１５６が配置される。
　同図のゲート１４２は、光電変換部１０１の半導体領域１１１および第２の電荷保持部１０２の半導体領域１１２の間に配置され、遮光壁１７３の開口部１７４の近傍に配置される。コンタクトプラグ１６２を介してゲート１４２に電圧が印加されると、半導体領域１１１および半導体領域１１２の間のウェル領域にチャネルが形成されて、光電変換部１０１および第２の電荷保持部１０２の間が導通状態になる。これにより、光電変換部１０１に蓄積された電荷が第２の電荷保持部１０２に転送される。ゲート１４２の側面には側壁絶縁膜１４９が配置され、遮光膜１５６が側壁絶縁膜１４９の側面に展延される。これにより、反射部３０６が形成される。なお、同図のゲート１４２および側壁絶縁膜１４９は、反射部形成部材１３０を構成する。
　なお、撮像素子１の構成は、この例に限定されない。例えば、コンタクトプラグ１６２をコンタクト壁部１６７と同様の半導体領域１１１を囲繞する壁形状に構成し、蓋部１６８を配置する構成にすることもできる。
　これ以外の撮像素子１の構成は本開示の第１の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
　以上説明したように、本開示の第７の実施の形態の撮像素子１は、擬似ゲート１３１および側壁絶縁膜１３２を省略することができ、撮像素子１の構成を簡略化することができる。
　＜８．第８の実施の形態＞
　上述の第１の実施の形態の撮像素子１は、擬似ゲート１３１を備えていた。これに対し、本開示の第８の実施の形態の撮像素子１は、擬似ゲートをさらに積層する点で、上述の第１の実施の形態と異なる。
　［画素の断面の構成］
　図２０は、本開示の第８の実施の形態に係る画素の構成例を示す断面図である。同図は、図４と同様に、画素１００の構成例を表す図である。同図の撮像素子１は、擬似ゲート１３７をさらに備え、遮光膜１５０の代わりに遮光膜１５７を備える点で、図４において説明した撮像素子１と異なる。
　同図の擬似ゲート１３７は、一部が擬似ゲート１３１に積層されて構成される。具体的には、擬似ゲート１３７は、半導体基板１１０の表面、側壁絶縁膜１３２および擬似ゲート１３１のうち第２の電荷保持部１０２寄りの部分にわたって配置される。擬似ゲート１３７は、側壁絶縁膜１３２に積層されて配置されるため側壁絶縁膜１３２の形状が転写され、曲面の形状の断面に構成される。この擬似ゲート１３７の側面に遮光膜１５７が配置され、反射部３０７が形成される。同図の反射部形成部材１３０は、擬似ゲート１３７、擬似ゲート１３１および側壁絶縁膜１３２により構成される。
　この反射部形成部材１３０は、複数の膜である擬似ゲート１３１および１３７が積層されて構成される。これにより、反射部形成部材１３０を厚い膜厚に構成するとともに大きな曲率の側面に構成することができる。この反射部形成部材１３０の側面に反射部３０７を形成することにより、図４における反射部３０１と比較して反射部３０７のサイズを大きくすることができる。より多くの透過光の反射が可能となる。また、反射部３０７は、端部が擬似ゲート１３７の表面側に形成される。反射部３０７が半導体基板１１０の表面から離れた位置に形成されるため、半導体基板１１０の表面における反射部を形成するための領域を削減することができる。具体的には、擬似ゲート１３７の側壁絶縁膜に接する領域にまで、ゲート１４２および側壁絶縁膜１４９を展延することができる。ゲート１４２を広くして第２の電荷保持部１０２の半導体領域１１２の広い範囲を覆う構成にすることができる。
　なお、擬似ゲート１３１および擬似ゲート１３７の何れかは、ゲート１４２と同時に形成することができる。
　これ以外の撮像素子１の構成は本開示の第１の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
　以上説明したように、本開示の第８の実施の形態の撮像素子１は、複数の擬似ゲートが積層されて構成された反射部形成部材１３０の側面に反射部３０７が形成される。これにより、反射部３０７のサイズを大きくすることができ、より多くの透過光を光電変換部１０１の半導体領域１１１に反射することができる。画素１００の感度をさらに向上させることができる。
　＜９．第９の実施の形態＞
　上述の第８の実施の形態の撮像素子１は、ゲート１４２および擬似ゲート１３７を備えていた。これに対し、本開示の第９の実施の形態の撮像素子１は、ゲート１４２および擬似ゲート１３７を結合したゲートを備える点で、上述の第８の実施の形態と異なる。
　［画素の断面の構成］
　図２１は、本開示の第９の実施の形態に係る画素の構成例を示す断面図である。同図は、図２０と同様に、画素１００の構成例を表す図である。同図の撮像素子１は、ゲート１４２および擬似ゲート１３７の代わりにゲート１４８を備える点で、図２０において説明した撮像素子１と異なる。
　同図のゲート１４８は、図２０におけるゲート１４２を擬似ゲート１３１のうち第２の電荷保持部１０２寄りの部分に展延した形状に構成されるゲートである。このゲート１４８は、第２の電荷保持部１０２のポテンシャルの調整と、光電変換部１０１の半導体領域１１１および第２の電荷保持部１０２の半導体領域１１２の間のチャネルの形成とを行うことができる。ゲート１４８に正極性の電圧を印加することにより、光電変換部１０１および第２の電荷保持部１０２の間を導通させるとともに第２の電荷保持部１０２の半導体領域１１２のポテンシャルを深くすることができる。光電変換部１０１から第２の電荷保持部１０２への電荷の完全転送が可能となる。
　また、同図の反射部形成部材１３０は、複数の膜である擬似ゲート１３１およびゲート１４８が積層されて構成される。同図より明らかなように、擬似ゲート１３１および側壁絶縁膜１３２を形成した後に、ゲート１４８が形成される。この形成された反射部形成部材１３０に、図２０において説明した遮光膜１５７を配置することにより、反射部３０７を形成することができる。
　これ以外の撮像素子１の構成は本開示の第８の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
　以上説明したように、本開示の第９の実施の形態の撮像素子１は、光電変換部１０１および第２の電荷保持部１０２の間の領域に展延されて構成されたゲート１４８を配置して反射部形成部材１３０を構成する。これにより、撮像素子１の構成を簡略化することができる。
　＜１０．第１０の実施の形態＞
　上述の第９の実施の形態の撮像素子１は、擬似ゲート１３１および側壁絶縁膜１３２を形成した後に第２の電荷保持部１０２のゲート１４８を積層して反射部形成部材１３０を形成していた。これに対し、本開示の第１０の実施の形態の撮像素子１は、第２の電荷保持部１０２のゲートを形成した後に擬似ゲートおよび側壁絶縁膜を形成する点で、上述の第９の実施の形態と異なる。
　［画素の断面の構成］
　図２２は、本開示の第１０の実施の形態に係る画素の構成例を示す断面図である。同図は、図２１と同様に、画素１００の構成例を表す図である。ゲート１４８、擬似ゲート１３１および側壁絶縁膜１３２の代わりにゲート１４７、擬似ゲート１３８および側壁絶縁膜１３９を備える点で、図２１において説明した撮像素子１と異なる。
　同図のゲート１４７は、図２１におけるゲート１４８と同様に、光電変換部１０１の近傍から第２の電荷保持部１０２に至る領域に配置されるゲートである。このゲート１４７に擬似ゲート１３８および側壁絶縁膜１３９が積層される。これらゲート１４７、擬似ゲート１３８および側壁絶縁膜１３９により反射部形成部材１３０が構成される。この反射部形成部材１３０に遮光膜１５７を配置することにより、反射部３０７を形成することができる。ゲート１４７を配置した後に擬似ゲート１３８および側壁絶縁膜１３９を配置するため、ゲート１４７の形状に影響を及ぼすことなく擬似ゲート１３８および側壁絶縁膜１３９を配置することができる。
　これ以外の撮像素子１の構成は本開示の第９の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
　以上説明したように、本開示の第１０の実施の形態の撮像素子１は、ゲート１４７の形成後に擬似ゲート１３８および側壁絶縁膜１３９が積層される。このため、擬似ゲート１３８を光電変換部１０１および第２の電荷保持部１０２の間の任意の位置に配置することができ、反射部３０７の位置の調整を容易に行うことができる。
　＜１１．第１１の実施の形態＞
　上述の第１の実施の形態の撮像素子１は、第２の電荷保持部１０２を備え、グローバルシャッタ方式の撮像を行っていた。これに対し、本開示の第１１の実施の形態の撮像素子１は、第２の電荷保持部１０２を省略する点で、上述の第１の実施の形態と異なる。
　［画素の回路構成］
　図２３は、本開示の第１１の実施の形態に係る画素の回路構成の一例を示す図である。同図は、図２と同様に、画素１００の構成を表す回路図である。第２の電荷保持部１０２およびＭＯＳトランジスタ１０４および１０５を省略する点で、図２の画素１００と異なる。同図の信号線１２は、信号線ＴＲ、ＲＳＴおよびＳＥＬにより構成される。光電変換部１０１のカソードは、ＭＯＳトランジスタ１０３のソースに接続される。これ以外の結線は図２において説明した画素１００と同様であるため、説明を省略する。
　同図の画素１００における画像信号の生成は、以下のように行うことができる。まず、ＭＯＳトランジスタ１０６および１０７を導通させて光電変換部１０１および第１の電荷保持部１０３をリセットする。所定の露光期間の経過後にＭＯＳトランジスタ１０６を導通させて光電変換部１０１において生成された電荷を第１の電荷保持部１０３に転送して保持させる。これにより、ＭＯＳトランジスタ１０８が第１の電荷保持部１０３に保持された電荷に応じた画像信号を生成する。次に、ＭＯＳトランジスタ１０９を導通させることにより、ＭＯＳトランジスタ１０８により生成された画像信号を信号線１２に出力させることができる。この、露光の開始から画像信号の出力までの処理を画素アレイ部１０の行毎に順次行う。この際、画像信号の出力のタイミングを行毎にずらして行うことにより、１つのフレームの画像信号を出力することができる。
　このような撮像方式はローリングシャッタ方式と称される。露光のタイミングが行毎に異なるためフレームの歪み（フォーカルプレーン歪み）を生じ、グローバルシャッタ方式と比較して画質が低下する。しかし、第２の電荷保持部１０２を省略することができ、画素１００の構成を簡略化することができる。
　［画素の断面の構成］
　図２４は、本開示の第１１の実施の形態に係る画素の構成例を示す断面図である。同図は、図４と同様に、画素１００の構成例を表す図である。第２の電荷保持部１０２を省略し、遮光壁１７３および１７４ならびに遮光膜１７０の代わりに遮光膜１７９を備え、遮光膜１５０の代わりに遮光膜１５８を備える点で、図４において説明した撮像素子１と異なる。
　同図の画素１００は、第２の電荷保持部１０２を備える必要がないため、画素１００における光電変換部１０１の比率を向上させることができる。遮光膜１７９は、画素１００の境界における半導体基板１１０および絶縁膜１８０の間に配置され、入射光を遮光する膜である。半導体基板１１０の表面側には、図１７において説明した擬似ゲート１３６および側壁絶縁膜１３５により構成される反射部形成部材１３０を配置することができる。この擬似ゲート１３６および側壁絶縁膜１３５に隣接して遮光膜１５８を配置することにより、反射部３０８を形成することができる。この反射部３０８は、光電変換部１０１の境界の近傍に配置される。
　なお、画素１００の構成は、この例に限定されない。例えば、図１８において説明した擬似ゲート１３６と同様にコンタクトプラグ１６４を配置してバイアス電圧を印加する構成にすることもできる。また、図１５において説明した擬似ゲート１３４、コンタクト壁部１６７および蓋部１６８を備える構成にすることもできる。
　これ以外の撮像素子１の構成は本開示の第１の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
　以上説明したように、本開示の第１１の実施の形態の撮像素子１は、第２の電荷保持部１０２を省略することにより、画素１００の構成を簡略化することができる。
　＜１２．第１２の実施の形態＞
　上述の第１１の実施の形態の撮像素子１は、全ての画素１００に反射部形成部材１３０および反射部３０８が配置されていた。これに対し、本開示の第１２の実施の形態の撮像素子１は、長波長の入射光に対応する画素１００に反射部形成部材１３０および反射部を配置する点で、上述の第１１の実施の形態と異なる。
　［画素の断面の構成］
　図２５は、本開示の第１２の実施の形態に係る画素の構成例を示す断面図である。同図は、図２４と同様に、画素の構成例を表す図である。画素１００のほかに画素２００を備える点で、図２４の撮像素子１と異なる。
　同図の画素１００は、図２４において説明した画素１００と同様に、反射部形成部材１３０および反射部３０９を備える。また、同図の画素１００は、長波長の入射光を透過するカラーフィルタ１９１が配置される。具体的には、同図の画素１００には、赤色光や赤外光を透過するカラーフィルタ１９１が配置される。このような長い波長の光は、半導体基板１１０の深部にまで到達し、透過光量が増加する。そこで、反射部３０９を配置することにより、感度の低下等を防止することができる。
　一方、同図の画素２００は、比較的波長が短い入射光を透過するカラーフィルタ１９１が配置される。具体的には、緑色光や青色光を透過するカラーフィルタ１９１が配置される。これらの光は、半導体基板１１０の比較的浅い領域で吸収される。このため、反射部を省略することができる。
　なお、画素１００の構成は、この例に限定されない。例えば、コンタクトプラグ１６４を配置する構成や擬似ゲート１３４、コンタクト壁部１６７および蓋部１６８を備える構成にすることもできる。
　これ以外の撮像素子１の構成は本開示の第１１の実施の形態において説明した撮像素子１の構成と同様であるため、説明を省略する。
　以上説明したように、本開示の第１２の実施の形態の撮像素子１は、比較的短い波長の光に対応する画素の反射部形成部材１３０および反射部３０９を省略することにより、撮像素子１の構成を簡略化することができる。
　なお、本開示の第３の実施の形態の擬似ゲートの形状は、他の実施の形態に適用することができる。具体的には、図１３において説明した擬似ゲート１３３の形状は、図１５、１７、１８、２０、２１、２２、２４および２５の擬似ゲートに適用することができる。
　＜１３．カメラへの応用例＞
　本開示に係る技術（本技術）は、様々な製品に応用することができる。例えば、本技術は、カメラ等の撮像装置に搭載される撮像素子として実現されてもよい。
　図２６は、本技術が適用され得る撮像装置の一例であるカメラの概略的な構成例を示すブロック図である。同図のカメラ１０００は、レンズ１００１と、撮像素子１００２と、撮像制御部１００３と、レンズ駆動部１００４と、画像処理部１００５と、操作入力部１００６と、フレームメモリ１００７と、表示部１００８と、記録部１００９とを備える。
　レンズ１００１は、カメラ１０００の撮影レンズである。このレンズ１００１は、被写体からの光を集光し、後述する撮像素子１００２に入射させて被写体を結像させる。
　撮像素子１００２は、レンズ１００１により集光された被写体からの光を撮像する半導体素子である。この撮像素子１００２は、照射された光に応じたアナログの画像信号を生成し、デジタルの画像信号に変換して出力する。
　撮像制御部１００３は、撮像素子１００２における撮像を制御するものである。この撮像制御部１００３は、制御信号を生成して撮像素子１００２に対して出力することにより、撮像素子１００２の制御を行う。また、撮像制御部１００３は、撮像素子１００２から出力された画像信号に基づいてカメラ１０００におけるオートフォーカスを行うことができる。ここでオートフォーカスとは、レンズ１００１の焦点位置を検出して、自動的に調整するシステムである。このオートフォーカスとして、撮像素子１００２に配置された位相差画素により像面位相差を検出して焦点位置を検出する方式（像面位相差オートフォーカス）を使用することができる。また、画像のコントラストが最も高くなる位置を焦点位置として検出する方式（コントラストオートフォーカス）を適用することもできる。撮像制御部１００３は、検出した焦点位置に基づいてレンズ駆動部１００４を介してレンズ１００１の位置を調整し、オートフォーカスを行う。なお、撮像制御部１００３は、例えば、ファームウェアを搭載したＤＳＰ（Digital Signal Processor）により構成することができる。
　レンズ駆動部１００４は、撮像制御部１００３の制御に基づいて、レンズ１００１を駆動するものである。このレンズ駆動部１００４は、内蔵するモータを使用してレンズ１００１の位置を変更することによりレンズ１００１を駆動することができる。
　画像処理部１００５は、撮像素子１００２により生成された画像信号を処理するものである。この処理には、例えば、画素毎の赤色、緑色および青色に対応する画像信号のうち不足する色の画像信号を生成するデモザイク、画像信号のノイズを除去するノイズリダクションおよび画像信号の符号化等が該当する。画像処理部１００５は、例えば、ファームウェアを搭載したマイコンにより構成することができる。
　操作入力部１００６は、カメラ１０００の使用者からの操作入力を受け付けるものである。この操作入力部１００６には、例えば、押しボタンやタッチパネルを使用することができる。操作入力部１００６により受け付けられた操作入力は、撮像制御部１００３や画像処理部１００５に伝達される。その後、操作入力に応じた処理、例えば、被写体の撮像等の処理が起動される。
　フレームメモリ１００７は、１画面分の画像信号であるフレームを記憶するメモリである。このフレームメモリ１００７は、画像処理部１００５により制御され、画像処理の過程におけるフレームの保持を行う。
　表示部１００８は、画像処理部１００５により処理された画像を表示するものである。この表示部１００８には、例えば、液晶パネルを使用することができる。
　記録部１００９は、画像処理部１００５により処理された画像を記録するものである。この記録部１００９には、例えば、メモリカードやハードディスクを使用することができる。
　以上、本開示が適用され得るカメラについて説明した。本技術は以上において説明した構成のうち、撮像素子１００２に適用され得る。具体的には、図１において説明した撮像素子１は、撮像素子１００２に適用することができる。撮像素子１００２に撮像素子１を適用することにより画素の反射光の影響が軽減され、カメラ１０００により生成される画像の画質の低下を防止することができる。なお、画像処理部１００５は、請求の範囲に記載の処理回路の一例である。カメラ１０００は、請求の範囲に記載の撮像装置の一例である。
　なお、ここでは、一例としてカメラについて説明したが、本開示に係る技術は、その他、例えば監視装置等に適用されてもよい。また、本開示は、カメラ等の電子機器の他に、半導体モジュールの形式の半導体装置に適用することもできる。具体的には、図２６の撮像素子１００２および撮像制御部１００３を１つのパッケージに封入した半導体モジュールである撮像モジュールに本開示に係る技術を適用することもできる。
　最後に、上述した各実施の形態の説明は本開示の一例であり、本開示は上述の実施の形態に限定されることはない。このため、上述した各実施の形態以外であっても、本開示に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
　また、上述の実施の形態における図面は、模式的なものであり、各部の寸法の比率等は現実のものとは必ずしも一致しない。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれることは勿論である。
　なお、本技術は以下のような構成もとることができる。
（１）半導体基板に形成されて入射光の光電変換を行う光電変換部と、
　前記入射光が入射する面とは異なる面である前記半導体基板の表面に配置されて前記光電変換部を透過した透過光を前記光電変換部に反射する反射部と、
　前記半導体基板の表面に底面が隣接して配置されるとともに側面に前記反射部が形成される反射部形成部材と
を具備する撮像素子。
（２）前記光電変換により生成された電荷に基づいて画像信号を生成する画像信号生成回路をさらに具備する前記（１）に記載の撮像素子。
（３）前記反射部形成部材は、前記画像信号生成回路に配置されるＭＯＳトランジスタのゲートと同時に形成される前記（２）に記載の撮像素子。
（４）前記反射部形成部材は、前記画像信号生成回路に配置されるＭＯＳトランジスタのゲートにより構成される前記（２）に記載の撮像素子。
（５）前記反射部形成部材は、前記側面部分に側壁絶縁膜が配置され、
　前記反射部は、前記側壁絶縁膜に隣接して形成される
前記（１）から（４）の何れかに記載の撮像素子。
（６）前記反射部は、前記半導体基板における前記光電変換部の境界の近傍に配置される前記（１）から（５）の何れかに記載の撮像素子。
（７）前記反射部形成部材の前記底面に対向する面である上面に隣接して形成されて前記透過光を遮光する遮光膜をさらに具備する前記（６）に記載の撮像素子。
（８）前記光電変換により生成された電荷を保持する電荷保持部をさらに具備する前記（１）から（７）の何れかに記載の撮像素子。
（９）前記半導体基板における前記光電変換部および前記電荷保持部の間に配置される遮光壁をさらに具備する前記（８）に記載の撮像素子。
（１０）前記遮光壁は、前記半導体基板の表面近傍に開口部を備え、
　前記反射部は、前記遮光壁の開口部の近傍に配置される
前記（９）に記載の撮像素子。
（１１）前記反射部は、前記遮光壁の開口部から前記電荷保持部に向かう側にずらして配置される前記（１０）に記載の撮像素子。
（１２）前記反射部形成部材は、複数の膜が積層されて構成される前記（１）から（１１）の何れかに記載の撮像素子。
（１３）前記光電変換により生成された電荷に基づいて画像信号を生成する画像信号生成回路をさらに具備し、
　前記反射部形成部材は、前記複数の膜の何れか１つが前記画像信号生成回路のＭＯＳトランジスタのゲートと同時に形成される
前記（１２）に記載の撮像素子。
（１４）前記反射部形成部材は、バイアス電圧が印加される前記（１）から（１３）の何れかに記載の撮像素子。
（１５）前記反射部形成部材は、前記側面が曲面の形状に構成される前記（１）から（１４）の何れかに記載の撮像素子。
（１６）前記反射部形成部材は、断面がテーパ状の側面を備える前記（１）から（１４）の何れかに記載の撮像素子。
（１７）所定の波長の入射光を透過するカラーフィルタをさらに具備し、
　前記光電変換部は、前記カラーフィルタを透過した入射光の光電変換を行う
前記（１）から（１６）の何れかに記載の撮像素子。
（１８）前記光電変換部および前記カラーフィルタを有する複数の画素を備え、
　前記複数の画素のうち長波長の前記入射光を透過する前記カラーフィルタが配置される画素は、前記反射部および前記反射部形成部材が配置される
前記（１７）に記載の撮像素子。
（１９）前記反射部は、金属により構成される前記（１）から（１８）の何れかに記載の撮像素子。
（２０）半導体基板に形成されて入射光の光電変換を行う光電変換部と、
　前記入射光が入射する面とは異なる面である前記半導体基板の表面に配置されて前記光電変換部を透過した透過光を前記光電変換部に反射する反射部と、
　前記半導体基板の表面に底面が隣接して配置されるとともに側面に前記反射部が形成される反射部形成部材と、
　前記光電変換により生成された電荷に基づいて生成された画像信号を処理する処理回路と
を具備する撮像装置。
　１　撮像素子
　１０　画素アレイ部
　３０　カラム信号処理部
　１００、２００　画素
　１０１　光電変換部
　１０２　第２の電荷保持部
　１０３　第１の電荷保持部
　１０４～１０９　ＭＯＳトランジスタ
　１１０　半導体基板
　１１１～１１７　半導体領域
　１２１　ゲート絶縁膜
　１２２、１８０～１８２　絶縁膜
　１３０　反射部形成部材
　１３１、１３３、１３４、１３６～１３８　擬似ゲート
　１３２、１３５、１３９、１４９　側壁絶縁膜
　１４１～１４８　ゲート
　１５０、１５２～１５８　遮光膜
　１５１、１６９　絶縁層
　１６０　配線領域
　１６１、１６３　配線層
　１６２、１６４　コンタクトプラグ
　１６７　コンタクト壁部
　１６８　蓋部
　１７０、１７９　遮光膜
　１７１　金属膜
　１７２、１７３　遮光壁
　１７４、１７５、３１１、３２１　開口部
　１９１　カラーフィルタ
　３０１～３０９　反射部
　１０００　カメラ
　１００２　撮像素子
　１００５　画像処理部

Claims (20)

  1. 　半導体基板に形成されて入射光の光電変換を行う光電変換部と、
    　前記入射光が入射する面とは異なる面である前記半導体基板の表面に配置されて前記光電変換部を透過した透過光を前記光電変換部に反射する反射部と、
    　前記半導体基板の表面に底面が隣接して配置されるとともに側面に前記反射部が形成される反射部形成部材と
    を具備する撮像素子。
  2. 　前記光電変換により生成された電荷に基づいて画像信号を生成する画像信号生成回路をさらに具備する請求項１記載の撮像素子。
  3. 　前記反射部形成部材は、前記画像信号生成回路に配置されるＭＯＳトランジスタのゲートと同時に形成される請求項２記載の撮像素子。
  4. 　前記反射部形成部材は、前記画像信号生成回路に配置されるＭＯＳトランジスタのゲートにより構成される請求項２記載の撮像素子。
  5. 　前記反射部形成部材は、前記側面部分に側壁絶縁膜が配置され、
    　前記反射部は、前記側壁絶縁膜に隣接して形成される
    請求項１記載の撮像素子。
  6. 　前記反射部は、前記半導体基板における前記光電変換部の境界の近傍に配置される請求項１記載の撮像素子。
  7. 　前記反射部形成部材の前記底面に対向する面である上面に隣接して形成されて前記透過光を遮光する遮光膜をさらに具備する請求項６記載の撮像素子。
  8. 　前記光電変換により生成された電荷を保持する電荷保持部をさらに具備する請求項１記載の撮像素子。
  9. 　前記半導体基板における前記光電変換部および前記電荷保持部の間に配置される遮光壁をさらに具備する請求項８記載の撮像素子。
  10. 　前記遮光壁は、前記半導体基板の表面近傍に開口部を備え、
    　前記反射部は、前記遮光壁の開口部の近傍に配置される
    請求項９記載の撮像素子。
  11. 　前記反射部は、前記遮光壁の開口部から前記電荷保持部に向かう側にずらして配置される請求項１０記載の撮像素子。
  12. 　前記反射部形成部材は、複数の膜が積層されて構成される請求項１記載の撮像素子。
  13. 　前記光電変換により生成された電荷に基づいて画像信号を生成する画像信号生成回路をさらに具備し、
    　前記反射部形成部材は、前記複数の膜の何れか１つが前記画像信号生成回路のＭＯＳトランジスタのゲートと同時に形成される
    請求項１２記載の撮像素子。
  14. 　前記反射部形成部材は、バイアス電圧が印加される請求項１記載の撮像素子。
  15. 　前記反射部形成部材は、前記側面が曲面の形状に構成される請求項１記載の撮像素子。
  16. 　前記反射部形成部材は、断面がテーパ状の側面を備える請求項１記載の撮像素子。
  17. 　所定の波長の入射光を透過するカラーフィルタをさらに具備し、
    　前記光電変換部は、前記カラーフィルタを透過した入射光の光電変換を行う
    請求項１記載の撮像素子。
  18. 　前記光電変換部および前記カラーフィルタを有する複数の画素を備え、
    　前記複数の画素のうち長波長の前記入射光を透過する前記カラーフィルタが配置される画素は、前記反射部および前記反射部形成部材が配置される
    請求項１７記載の撮像素子。
  19. 　前記反射部は、金属により構成される請求項１記載の撮像素子。
  20. 　半導体基板に形成されて入射光の光電変換を行う光電変換部と、
    　前記入射光が入射する面とは異なる面である前記半導体基板の表面に配置されて前記光電変換部を透過した透過光を前記光電変換部に反射する反射部と、
    　前記半導体基板の表面に底面が隣接して配置されるとともに側面に前記反射部が形成される反射部形成部材と、
    　前記光電変換により生成された電荷に基づいて生成された画像信号を処理する処理回路と
    を具備する撮像装置。
PCT/JP2020/015949 2019-06-07 2020-04-09 撮像素子および撮像装置 WO2020246133A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021524684A JPWO2020246133A1 (ja) 2019-06-07 2020-04-09
EP20818825.0A EP3982411A4 (en) 2019-06-07 2020-04-09 IMAGING ELEMENT AND IMAGING DEVICE
CN202080033705.7A CN113811999A (zh) 2019-06-07 2020-04-09 摄像元件和摄像装置
US17/615,140 US20220246666A1 (en) 2019-06-07 2020-04-09 Imaging element and imaging device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019106639 2019-06-07
JP2019-106639 2019-06-07

Publications (1)

Publication Number Publication Date
WO2020246133A1 true WO2020246133A1 (ja) 2020-12-10

Family

ID=73653175

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/015949 WO2020246133A1 (ja) 2019-06-07 2020-04-09 撮像素子および撮像装置

Country Status (6)

Country Link
US (1) US20220246666A1 (ja)
EP (1) EP3982411A4 (ja)
JP (1) JPWO2020246133A1 (ja)
CN (1) CN113811999A (ja)
TW (1) TW202101743A (ja)
WO (1) WO2020246133A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023119840A1 (ja) * 2021-12-20 2023-06-29 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の製造方法、電子機器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3100926A1 (fr) * 2019-09-18 2021-03-19 Commissariat A L'energie Atomique Et Aux Energies Alternatives Capteur d'images réalisé en technologie 3D séquentielle
TWI799057B (zh) * 2022-01-04 2023-04-11 力晶積成電子製造股份有限公司 影像感測器積體晶片及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299594A (ja) * 1992-04-17 1993-11-12 Nippondenso Co Ltd 相補型ｍｉｓトランジスタ装置
JP2009016826A (ja) * 2007-06-29 2009-01-22 Magnachip Semiconductor Ltd 裏面照射イメージセンサ
JP2013065688A (ja) * 2011-09-16 2013-04-11 Sony Corp 固体撮像素子および製造方法、並びに電子機器
JP2013069718A (ja) * 2011-09-20 2013-04-18 Toshiba Corp 固体撮像装置
JP2014096540A (ja) * 2012-11-12 2014-05-22 Canon Inc 固体撮像装置およびその製造方法ならびにカメラ
WO2019069556A1 (ja) * 2017-10-03 2019-04-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の製造方法、及び、電子機器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016082133A (ja) * 2014-10-20 2016-05-16 ソニー株式会社 固体撮像素子及び電子機器
JP2018186211A (ja) * 2017-04-27 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299594A (ja) * 1992-04-17 1993-11-12 Nippondenso Co Ltd 相補型ｍｉｓトランジスタ装置
JP2009016826A (ja) * 2007-06-29 2009-01-22 Magnachip Semiconductor Ltd 裏面照射イメージセンサ
JP2013065688A (ja) * 2011-09-16 2013-04-11 Sony Corp 固体撮像素子および製造方法、並びに電子機器
JP2013069718A (ja) * 2011-09-20 2013-04-18 Toshiba Corp 固体撮像装置
JP2014096540A (ja) * 2012-11-12 2014-05-22 Canon Inc 固体撮像装置およびその製造方法ならびにカメラ
WO2019069556A1 (ja) * 2017-10-03 2019-04-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の製造方法、及び、電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3982411A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023119840A1 (ja) * 2021-12-20 2023-06-29 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の製造方法、電子機器

Also Published As

Publication number Publication date
CN113811999A (zh) 2021-12-17
JPWO2020246133A1 (ja) 2020-12-10
TW202101743A (zh) 2021-01-01
US20220246666A1 (en) 2022-08-04
EP3982411A1 (en) 2022-04-13
EP3982411A4 (en) 2022-08-17

Similar Documents

Publication Publication Date Title
US20200105837A1 (en) Solid state image sensor, method for manufacturing the same, and electronic device
TWI742573B (zh) 固體攝像元件及其製造方法以及電子機器
US8477223B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
US8319867B2 (en) Solid-state imager device, drive method of solid-state imager device and camera apparatus
JP5521312B2 (ja) 固体撮像装置及びその製造方法、並びに電子機器
JP5651976B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
KR102651181B1 (ko) 촬상 소자 및 촬상 장치
JP5564847B2 (ja) 固体撮像装置とその製造方法、及び電子機器
WO2020246133A1 (ja) 撮像素子および撮像装置
JP4751865B2 (ja) 裏面照射型固体撮像素子及びその製造方法
JP4639212B2 (ja) 裏面照射型撮像素子の製造方法
JP2015065270A (ja) 固体撮像装置およびその製造方法、並びに電子機器
JP4972924B2 (ja) 固体撮像装置およびその製造方法、並びにカメラ
TW201214687A (en) Solid-state imaging element, process for producing solid-state imaging element, and electronic device
KR102564851B1 (ko) 이미지 센서
WO2019171787A1 (ja) 撮像素子および撮像素子の製造方法
WO2021251010A1 (ja) 撮像素子
WO2021005961A1 (ja) 撮像素子および撮像装置
JP6663887B2 (ja) 固体撮像装置、および、その製造方法、電子機器
WO2021149350A1 (ja) 撮像素子および撮像装置
JP2021015957A (ja) 撮像素子および撮像装置
TW201946261A (zh) 攝像元件及攝像裝置
TWI806991B (zh) 攝像元件及攝像元件之製造方法
US20240023353A1 (en) Imaging device and imaging apparatus
WO2024101028A1 (ja) 光検出装置及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20818825

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021524684

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2020818825

Country of ref document: EP