WO2020208457A1 - 半導体装置、および半導体装置の作製方法 - Google Patents

半導体装置、および半導体装置の作製方法 Download PDF

Info

Publication number
WO2020208457A1
WO2020208457A1 PCT/IB2020/052986 IB2020052986W WO2020208457A1 WO 2020208457 A1 WO2020208457 A1 WO 2020208457A1 IB 2020052986 W IB2020052986 W IB 2020052986W WO 2020208457 A1 WO2020208457 A1 WO 2020208457A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide
insulator
conductor
transistor
semiconductor device
Prior art date
Application number
PCT/IB2020/052986
Other languages
English (en)
French (fr)
Inventor
柳澤悠一
澤井寛美
松林大介
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to US17/436,752 priority Critical patent/US20220189766A1/en
Priority to JP2021513022A priority patent/JPWO2020208457A5/ja
Publication of WO2020208457A1 publication Critical patent/WO2020208457A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Definitions

  • One aspect of the present invention is to provide a semiconductor device capable of miniaturization or high integration.
  • One aspect of the present invention is to provide a semiconductor device having good electrical characteristics.
  • One aspect of the present invention is to provide a semiconductor device having good frequency characteristics.
  • One aspect of the present invention is to provide a semiconductor device having good reliability.
  • One aspect of the present invention is to provide a highly productive semiconductor device.
  • the second oxide preferably contains indium, the element M (M is aluminum, gallium, yttrium, or tin), and zinc.
  • FIG. 4B to 4D are cross-sectional views showing a method of manufacturing a semiconductor device according to an aspect of the present invention.
  • FIG. 5A is a top view showing a method for manufacturing a semiconductor device according to an aspect of the present invention.
  • 5B to 5D are cross-sectional views showing a method of manufacturing a semiconductor device according to an aspect of the present invention.
  • FIG. 6A is a top view showing a method for manufacturing a semiconductor device according to an aspect of the present invention.
  • 6B to 6D are cross-sectional views showing a method of manufacturing a semiconductor device according to an aspect of the present invention.
  • FIG. 7A is a top view showing a method for manufacturing a semiconductor device according to an aspect of the present invention.
  • a top view also referred to as a "plan view”
  • a perspective view the description of some components may be omitted.
  • some hidden lines may be omitted.
  • the ordinal numbers attached as the first, second, etc. are used for convenience, and do not indicate the process order or the stacking order. Therefore, for example, the "first” can be appropriately replaced with the “second” or “third” for explanation.
  • the ordinal numbers described in the present specification and the like may not match the ordinal numbers used to specify one aspect of the present invention.
  • a metal oxide is a metal oxide in a broad sense. Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), oxide semiconductors (also referred to as Oxide Semiconductor or simply OS) and the like. For example, when a metal oxide is used in the semiconductor layer of a transistor, the metal oxide may be referred to as an oxide semiconductor. That is, when it is described as an OS FET or an OS transistor, it can be rephrased as a transistor having an oxide or an oxide semiconductor.
  • FIG. 1A is a top view of the semiconductor device.
  • 1B, 1C, and 1D are cross-sectional views of the semiconductor device.
  • FIG. 1B is a cross-sectional view of the portion shown by the alternate long and short dash line of A1-A2 in FIG. 1A, and is also a cross-sectional view of the transistor 200 in the channel length direction.
  • FIG. 1C is a cross-sectional view of the portion shown by the alternate long and short dash line of A3-A4 in FIG. 1A, and is a cross-sectional view of a channel forming region in the extending direction of the conductor 260. Note that FIG. 1C shows a cross section of the transistor 200 in the channel width direction.
  • FIG. 1D is a cross-sectional view of the portion shown by the alternate long and short dash line in FIG. 1A. In the top view of FIG. 1A, some elements are omitted for the sake of clarity.
  • the other of the source and drain of the transistor 200a is electrically connected to the conductor 240b via the oxide 243b
  • the other of the source and drain of the transistor 200b is electrically connected to the conductor 240c via the oxide 243c. Is connected to.
  • the oxide 243 may be provided in contact with the inner wall of the opening of the insulator 272, the insulator 280, and the insulator 281.
  • the transistor 200 shows a configuration in which the first conductor of the conductor 240 and the second conductor of the conductor 240 are laminated, but the present invention is not limited to this.
  • the conductor 240 may be provided as a single layer or a laminated structure having three or more layers. When the structure has a laminated structure, an ordinal number may be given in the order of formation to distinguish them.
  • the alignment margin at the time of forming an opening is widened, and a semiconductor device having good characteristics is realized even if the semiconductor device is miniaturized. be able to.
  • the conductor 240a, the conductor 240b, and the conductor 240c can be electrically connected to wiring or an element such as a transistor or a capacitance, respectively.
  • the conductor 240a is electrically connected to a wiring that functions as a bit wire
  • the conductor 240b and the conductor 240c are electrically connected to different capacities to form a semiconductor device that functions as a storage device. It may be configured.
  • the oxide 230a may have a structure having a laminated structure of two or more layers.
  • the layer on the side in contact with the oxide 243 is a material having a lower resistance or a material having a lower resistance than the layer on the side in contact with the insulator 224 (lower layer). It is preferable to use it. Further, it is preferable to use a material for the lower layer of the oxide 230a, which is easier to diffuse oxygen than the upper layer.
  • the transistor 200 using an oxide semiconductor in the channel formation region has an extremely small leakage current in a non-conducting state, it is possible to provide a semiconductor device with low power consumption. Further, since the oxide semiconductor can be deposited by using a sputtering method, an ALD (Atomic Layer Deposition) method, or the like, it can be used for a transistor 200 constituting a highly integrated semiconductor device.
  • ALD Atomic Layer Deposition
  • the conductor provided in contact with the oxide has a function of absorbing oxygen of the oxide, or has a function of supplying impurities such as hydrogen, nitrogen, or a metal element to the oxide, the oxide , Or a low resistance region may be formed in at least a part of the oxide.
  • the oxide 243 functions as a low resistance region by being provided so that the oxide 243 is in contact with the bottom surface and the side surface of the conductor 240. Further, a part of the oxide 230a in contact with the oxide 243 may also function as a low resistance region. Further, the channel forming region of the transistor 200 is formed in the oxide 230a along the concave portion provided in the oxide 230a, and is electrically connected to the conductor 240 via the oxide 243. Therefore, it can be said that the transistor 200 is a transistor having a U-shaped channel forming region. At this time, the oxide 230b, or at least a part of the oxide 230b, may also function as a channel forming region of the transistor 200. In a transistor having such a U-shaped channel forming region, the carrier flows in a direction perpendicular or substantially perpendicular to the normal direction of the upper surface of the insulator 222, and in a direction parallel or substantially parallel to the normal direction.
  • the region when the low resistance region contains a metal element, the region includes aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, and titanium in addition to the metal element contained in oxide 243 or oxide 230. , Molybdenum, Tungsten, Hafnium, Vanadium, Niobium, Manganese, Magnesium, Zirconium, Berylium, Indium, Luthenium, Iridium, Strontium, Lantern, etc. preferable.
  • the oxygen contained in the insulator 224 diffuses into the oxide 230, so that the oxygen deficiency in the channel formation region of the oxide 230 can be reduced.
  • the conductor 205 is arranged so as to overlap the oxide 230 and the conductor 260 as shown in FIGS. 1A to 1C.
  • the conductor 205 is also stretched in a region outside the end portion intersecting the channel width direction of the oxide 230. That is, it is preferable that the conductor 205 and the conductor 260 are superimposed via an insulator on the outside of the side surface of the oxide 230 in the channel width direction.
  • the electric field generated from the conductor 260 and the electric field generated from the conductor 205 are connected to form a channel formed in the oxide 230. At least a portion of the area can be covered.
  • the insulator 216, the insulator 280, and the insulator 281 that function as the interlayer film preferably have a lower dielectric constant than the insulator 211, the insulator 212, or the insulator 214.
  • an insulator having an excess oxygen region specifically, it is preferable to use an insulator in which a part of oxygen is desorbed by heating.
  • An insulator that desorbs oxygen by heating means that the amount of desorbed oxygen molecules is 1.0 ⁇ 10 18 molecules / cm 3 or more, preferably 1.0 ⁇ 10 19 molecules, as determined by TDS (Thermal Desolation Spectropy) analysis. It is an oxide film having a / cm 3 or more, more preferably 2.0 ⁇ 10 19 molecules / cm 3 or more, or 3.0 ⁇ 10 20 molecules / cm 3 or more.
  • the surface temperature of the film during the TDS analysis is preferably in the range of 100 ° C. or higher and 700 ° C. or lower, or 100 ° C. or higher and 400 ° C. or lower.
  • the insulator 222 has a function of suppressing the diffusion of oxygen and impurities, the oxygen contained in the oxide 230 does not diffuse to the insulator 216 side, which is preferable. Further, it is possible to suppress the conductor 205 from reacting with the oxygen contained in the insulator 224 and the oxide 230.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, and zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon oxide, silicon oxide or silicon nitride may be laminated on the above insulator.
  • the oxide 230a may have a laminated structure of a plurality of oxide layers having different atomic number ratios of each metal atom.
  • the atomic number ratio of the element M in the constituent elements is the metal oxide used for the lower layer of the oxide 230a.
  • the atomic number ratio of the element M to In is preferably smaller than the atomic number ratio of the element M to In in the metal oxide used for the lower layer of the oxide 230a.
  • Laminated structure with In: Ga: Zn 1: 3: 4 [atomic number ratio]
  • the main path of the carrier is the region of the oxide 230a in the vicinity of the oxide 230b.
  • the defect level density at the interface between the oxide 230a and the oxide 230b can be lowered. Therefore, the influence of interfacial scattering on carrier conduction is reduced, and the transistor 200 can obtain high on-current and high frequency characteristics.
  • the oxide 230b has a laminated structure, in addition to the effect of lowering the defect level density at the interface between the oxide 230a and the oxide 230b, the constituent elements of the oxide 230b are on the insulator 250 side. It is expected to suppress the spread to.
  • the insulator 272 is provided so as to cover the oxide 230a and come into contact with the insulator 224. By providing the insulator 272, it is possible to prevent oxygen contained in the insulator 224 from diffusing into the insulator 280. Further, it is possible to suppress the supply of oxygen contained in the insulator 280 and the insulator 281 to the oxide 230a. By providing the insulator 272, the oxygen contained in the insulator 224 can be efficiently supplied to the oxide 230a, and the oxygen contained in the insulator 280 and the insulator 281 causes the upper layer of the oxide 230a, particularly the oxide 243. It is possible to prevent the contacting region from being increased in resistance by the oxygen.
  • one or more metal oxides selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium and the like can be used. it can.
  • a metal oxide in which the atomic number ratio of In in the constituent elements of the metal oxide is smaller than the atomic number ratio of the element M for example, indium-gallium-zinc oxidation in which the concentration of In is smaller than the concentration of Ga.
  • a metal oxide such as a metal oxide containing no substance or In may be used.
  • the conductor 260 that functions as the first gate electrode is shown as a two-layer structure in FIGS. 1B and 1C, but may have a single-layer structure or a laminated structure of three or more layers.
  • the conductor 260, a two-layer structure, the conductor 260a like the conductor 205a, a hydrogen atom, a hydrogen molecule, a water molecule, a nitrogen atom, a nitrogen molecule, nitric oxide molecule (N 2 O, NO , NO 2 and the like)
  • a conductive material having a function of suppressing the diffusion of impurities such as copper atoms.
  • a conductive material having a function of suppressing the diffusion of oxygen for example, at least one oxygen atom, oxygen molecule, etc.
  • an insulator having a function of suppressing the permeation of impurities such as hydrogen and oxygen, aluminum oxide, hafnium oxide, magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, etc.
  • Metal oxides such as tungsten oxide, titanium oxide, tantalum oxide, or nickel oxide, and silicon nitrides such as silicon nitride or silicon nitride can be used.
  • Metal Oxide As the oxide 230 and the oxide 243, it is preferable to use a metal oxide (hereinafter, also referred to as an oxide semiconductor) that functions as an oxide semiconductor.
  • a metal oxide hereinafter, also referred to as an oxide semiconductor
  • the oxide 230 according to the present invention and the metal oxide applicable to the oxide 243 will be described.
  • Oxide semiconductors are classified into single crystal oxide semiconductors and other non-single crystal oxide semiconductors.
  • the non-single crystal oxide semiconductor include CAAC-OS (c-axis aligned crystal oxide semiconductor), polycrystalline oxide semiconductor, nc-OS (nanocrystalline oxide semiconductor), and pseudo-amorphous oxide semiconductor (a-lique).
  • OS amorphous-like oxide semiconductor), amorphous oxide semiconductors, and the like.
  • Indium-gallium-zinc oxide which is a kind of metal oxide having indium, gallium, and zinc, may have a stable structure by forming the above-mentioned nanocrystals. is there.
  • IGZO tends to have difficulty in crystal growth in the atmosphere, it is preferable to use smaller crystals (for example, the above-mentioned nanocrystals) than large crystals (here, a few mm crystal or a few cm crystal). However, it may be structurally stable.
  • metal oxide having a low carrier density in the channel forming region of the transistor.
  • the impurity concentration in the metal oxide film may be lowered to lower the defect level density.
  • a low impurity concentration and a low defect level density is referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • metal oxides have a carrier density of less than 8 ⁇ 10 11 / cm 3 , preferably less than 1 ⁇ 10 11 / cm 3 , more preferably less than 1 ⁇ 10 10 / cm 3 , and 1 ⁇ 10 -9 /. It may be cm 3 or more.
  • the trap level density may also be low.
  • the charge captured at the trap level of the metal oxide takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor having a metal oxide having a high trap level density in the channel forming region may have unstable electrical characteristics.
  • Impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon and the like.
  • the concentration of silicon and carbon in the metal oxide and the concentration of silicon and carbon near the interface with the metal oxide are 2 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 17 atoms / cm 3 or less.
  • the metal oxide contains an alkali metal or an alkaline earth metal
  • a defect level may be formed and carriers may be generated. Therefore, a transistor using a metal oxide containing an alkali metal or an alkaline earth metal in the channel forming region tends to have a normally-on characteristic. Therefore, it is preferable to reduce the concentration of alkali metal or alkaline earth metal in the metal oxide.
  • the concentration of the alkali metal or alkaline earth metal in the metal oxide obtained by SIMS is set to 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less.
  • metal oxides reacts with oxygen bonded to metal atoms to become water, which may form oxygen deficiency.
  • oxygen deficiency When hydrogen enters the oxygen deficiency, electrons that are carriers may be generated.
  • a part of hydrogen may be combined with oxygen that is bonded to a metal atom to generate an electron as a carrier. Therefore, a transistor using a metal oxide containing hydrogen tends to have a normally-on characteristic.
  • the high-density region in the metal oxide may have higher crystallinity than the low-density region. Further, the high-density region in the metal oxide may have a higher film density than the low-density region.
  • the metal oxide has a composition of indium, gallium, and zinc
  • the high-density region contains indium, gallium, and zinc
  • the low-density region contains indium and zinc. May have.
  • the low density region may have a lower proportion of gallium than the high density region.
  • the shallow defect level may be controlled to some extent by adjusting the temperature at the time of film formation of the metal oxide.
  • the shallow defect level density can be reduced by setting the temperature at the time of film formation of the metal oxide to 170 ° C. or its vicinity, preferably 130 ° C. or its vicinity, and more preferably room temperature. ..
  • the shallow defect level of the metal oxide affects the electrical characteristics of the transistor using the metal oxide in the semiconductor layer. That is, due to the shallow defect level, the change of the drain current Id with respect to the gate voltage Vg becomes gradual in the drain current-gate voltage (Id-Vg) characteristic of the transistor, and the rising characteristic of the transistor from the off state to the on state is good or bad.
  • the S value also referred to as Subthreshold Swing, SS), which is one of the criteria for the above, deteriorates. This is thought to be because the electrons were trapped in the shallow defect level.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms / cm 3 , preferably less than 1 ⁇ 10 19 atoms / cm 3 , more preferably 5 ⁇ 10 18 atoms / cm. Less than 3 , more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • the CVD method can be classified into a plasma CVD (PECVD: Plasma Enhanced CVD) method using plasma, a thermal CVD (TCVD: Thermal CVD) method using heat, an optical CVD (Photo CVD) method using light, and the like. .. Further, it can be divided into a metal CVD (MCVD: Metal CVD) method and an organic metal CVD (MOCVD: Metal organic CVD) method depending on the raw material gas used.
  • PECVD Plasma Enhanced CVD
  • TCVD Thermal CVD
  • Photo CVD Photo CVD
  • MCVD Metal CVD
  • MOCVD Metal organic CVD
  • the ALD method has excellent step covering property and excellent thickness uniformity, and is therefore suitable for covering the surface of an opening having a high aspect ratio.
  • the ALD method since the ALD method has a relatively slow film formation rate, it may be preferable to use it in combination with another film formation method such as a CVD method having a high film formation rate.
  • silicon nitride is deposited as the insulator 211 by a sputtering method, a CVD method, or an ALD method.
  • silicon nitride is formed by a sputtering method, a CVD method, or an ALD method. It is preferable that the insulator 211 and the insulator 212 are formed by different methods. For example, as the insulator 211, silicon nitride is formed by a CVD method, and as the insulator 212, silicon nitride is formed by a sputtering method.
  • the insulator 214 is formed on the insulator 212.
  • Aluminum oxide is formed as the insulator 214 by a sputtering method.
  • the insulator 214 may have a multi-layer structure.
  • the structure may be such that aluminum oxide is formed by a sputtering method and aluminum oxide is formed on the aluminum oxide by an ALD method.
  • the structure may be such that aluminum oxide is formed by the ALD method and aluminum oxide is formed on the aluminum oxide by the sputtering method.
  • an opening is formed in the insulator 216.
  • the opening also includes, for example, a groove or a slit.
  • the area where the opening is formed may be referred to as the opening.
  • a wet etching method may be used for forming the openings, it is preferable to use a dry etching method for microfabrication.
  • the insulator 214 it is preferable to select an insulator that functions as an etching stopper when the insulator 216 is etched to form an opening.
  • silicon oxide is used for the insulator 216 that forms the opening
  • aluminum oxide, hafnium oxide, or silicon nitride may be used as the insulator that functions as an etching stopper for the insulator 214.
  • the conductor 205a may have a laminated structure, and as a method for forming the conductor 205a, tantalum nitride may be formed by a sputtering method, and then titanium nitride may be formed by a CVD method.
  • a conductive film to be the conductor 205b is formed on the conductive film to be the conductor 205a.
  • the film formation of the conductive film can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • tungsten is formed by the CVD method as the conductive film to be the conductor 205b.
  • the insulator 222 has a barrier property against hydrogen and water, hydrogen and water contained in the structure provided around the transistor 200 are suppressed from diffusing into the inside of the transistor 200 through the insulator 222. , The formation of oxygen deficiency in the oxide 230 can be suppressed.
  • the film formation of the insulator 222 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the film formed by using the ALD method has good coverage.
  • it is preferable to use the sputtering method because a film having a reduced hydrogen concentration can be formed as compared with using other methods. It may be selected according to the characteristics required for the device.
  • the insulator 224 is formed on the insulator 222.
  • the film formation of the insulator 224 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • silicon oxide is formed as the insulator 224 by using a sputtering method. Further, silicon oxide or silicon oxide may be formed by a CVD method.
  • the heat treatment may be carried out at 250 ° C. or higher and 650 ° C. or lower, preferably 300 ° C. or higher and 500 ° C. or lower, and more preferably 320 ° C. or higher and 450 ° C. or lower.
  • the heat treatment is carried out in an atmosphere of nitrogen or an inert gas, or an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of an oxidizing gas. Further, the heat treatment may be performed in a reduced pressure state. Alternatively, the heat treatment may be carried out in an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of oxidizing gas in order to supplement the desorbed oxygen after the heat treatment in a nitrogen or inert gas atmosphere. Good.
  • the treatment is performed in a nitrogen atmosphere at a temperature of 400 ° C. for 1 hour.
  • impurities such as hydrogen and water contained in the insulator 224 can be removed.
  • the heat treatment can also be performed after the film of the insulator 222 is formed.
  • the above-mentioned heat treatment conditions can be used for the heat treatment.
  • the film formation of the oxide film 230A can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the film thickness of the oxide film 230A is 40 nm or more and 400 nm or less, preferably 60 nm or less and 200 nm or less, and more preferably 75 nm or more and 160 nm or less.
  • the oxide film 230A when the oxide film 230A is formed by a sputtering method, oxygen or a mixed gas of oxygen and a rare gas is used as the sputtering gas. By increasing the proportion of oxygen contained in the sputtering gas, excess oxygen in the oxide film formed can be increased. Further, when the oxide film 230A is formed by a sputtering method, for example, an In—M—Zn oxide target can be used.
  • the oxide film 230A contains more oxygen. Therefore, the proportion of oxygen contained in the sputtering gas of the oxide film 230A may be 70% or more, preferably 80% or more, and more preferably 100%.
  • heat treatment may be performed.
  • the above-mentioned heat treatment conditions can be used. Impurities such as hydrogen and water in the oxide film 230A can be removed by the heat treatment.
  • the treatment is continuously carried out in an oxygen atmosphere at a temperature of 400 ° C. for 1 hour.
  • the mask 232a and the mask 232b may be formed by using a lithography method.
  • the oxide 230B is formed so that at least a part thereof overlaps with the conductor 205.
  • the side surface of the oxide 230B preferably has a tapered shape with respect to the upper surface of the insulator 222 or the upper surface of the substrate. Since the side surface of the oxide 230B has a tapered shape with respect to the upper surface of the insulator 222 or the upper surface of the substrate, a film is formed on the side surface of the oxide 230B in a subsequent step, or the film formed on the side surface is removed. Can be easily performed.
  • the insulator 280 preferably has an insulator having a low relative permittivity.
  • the film formation of the insulator 280 can be performed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the insulator 280 is formed so that the upper surface has flatness.
  • the upper surface of the insulator 280 may have a flat surface immediately after the film is formed.
  • the insulator 280 may have flatness by removing the insulator or the like from the upper surface so as to be parallel to the reference surface such as the back surface of the substrate after the film formation.
  • Such a treatment is called a flattening treatment, and the obtained film may be called a flattening film.
  • the flattening treatment include a CMP treatment and a dry etching treatment. In this embodiment, a CMP process is used as the flattening process.
  • the upper surface of the insulator 280 does not necessarily have to be flat.
  • the film thickness of the oxide 230a in the opening 245 is 5 nm or more and 100 nm or less, preferably 10 nm or more and 50 nm or less, and more preferably 15 nm or more and 30 nm or less.
  • a part of the insulator 224 may be etched by the processing to make the insulator 224 thinner, or a part of the insulator 222 may be exposed.
  • oxidation is performed on the insulator 280 so as to have a region in contact with the side surface of the insulator 224, the lower surface of the oxide 230a, and the side surface, the side surface of the insulator 272, and the side surface of the insulator 280.
  • a film 230bA is formed (see FIGS. 9A-9D). Note that FIG. 9C shows an example in which the oxide film 230bA is formed so as to be in contact with the insulator 222, but the present embodiment is not limited to this.
  • heat treatment may be performed.
  • the above-mentioned heat treatment conditions can be used.
  • the heat treatment the water concentration and the hydrogen concentration of the insulator 250A can be reduced.
  • the conductive film 260aA and the conductive film 260bA are sequentially formed (see FIGS. 9A to 9D).
  • the conductive film 260aA and the conductive film 260bA can be formed by using a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like. Titanium nitride may be formed as the conductive film 260aA, and tungsten may be formed as the conductive film 260bA.
  • the conductive film 260bA, the conductive film 260aA, the insulator 250A, and the oxide film 230bA are polished until the insulator 280 is exposed to form the conductor 260aB, the conductor 260bB, the insulator 250B, and the oxide 230bB. (See FIGS. 10A to 10D.).
  • the CMP method can be used for the polishing. By the polishing, the upper surfaces of the conductor 260aB, the conductor 260bB, the insulator 250B, and the oxide 230bB can be substantially aligned with the upper surface of the insulator 280.
  • the conductor 260 is formed so as to overlap the conductor 205 and the oxide 230a.
  • the width of the conductor 260 in the channel length direction (also referred to as the gate length) is determined by the width of the opening 245 provided in the oxide 230a, the thickness of the oxide 230b, and the thickness of the insulator 250. The width and thickness can be adjusted according to the performance required for the transistor 200 or the semiconductor device to form the conductor 260 having a desired width.
  • the conductor 260 can have a shape having a high aspect ratio.
  • the conductor 260 is provided so as to be embedded in the opening 245, even if the conductor 260 has a shape having a high aspect ratio, it can be formed without collapsing the conductor 260 during the process.
  • the insulator 281 is formed on the insulator 272 and the insulator 280 (see FIGS. 14A to 14D).
  • the insulator 281 can be formed by using the same device as the insulator 280 and using the same material. For example, a CVD method is used to form an insulator 281 containing silicon oxide.
  • the insulating film 241A is anisotropically etched to form an insulator 241 (insulator 241a, insulator 241b, and insulator 241c) (see FIGS. 17A to 17D).
  • Anisotropic etching may be performed by, for example, a dry etching method.
  • the insulator 262 and the insulating film 241A are made of different materials.
  • the oxide film 243A it is preferable to use a material having low resistance or a material having low resistance by contacting with the conductive film 240A.
  • CMP treatment is performed to remove the layer above the insulator 281 to form the oxide 243 and the conductor 240.
  • the insulator 281 functions as a stopper for the CMP treatment of the conductive film 240A and the oxide film 243A.
  • a part of the insulator 281 may be removed by the CMP treatment.
  • the semiconductor device having the transistor 200 shown in FIGS. 1A to 1D can be manufactured.
  • the semiconductor device shown in the above embodiment is, for example, a storage device for various electronic devices (for example, information terminals, computers, smartphones, electronic book terminals, digital cameras (including video cameras), recording / playback devices, navigation systems, etc.).
  • the computer includes a tablet computer, a notebook computer, a desktop computer, and a large computer such as a server system.
  • the semiconductor device shown in the above embodiment is applied to various removable storage devices such as a memory card (for example, an SD card), a USB memory, and an SSD (solid state drive).
  • 31A to 31E schematically show some configuration examples of the removable storage device.
  • the semiconductor device shown in the above embodiment is processed into a packaged memory chip and used for various storage devices and removable memories.
  • a storage device having a memory cell 600 which is one aspect of the present invention, as a storage device, it is possible to provide a semiconductor device capable of holding data for a long period of time. Alternatively, it is possible to provide a semiconductor device having a high data writing speed. Alternatively, it is possible to provide a semiconductor device having a high degree of freedom in design. Alternatively, it is possible to provide a semiconductor device capable of suppressing power consumption.
  • a storage device having a memory cell 600 which is one aspect of the present invention, as a storage device, it is possible to provide a semiconductor device capable of holding data for a long period of time. Alternatively, it is possible to provide a semiconductor device having a high data writing speed. Alternatively, it is possible to provide a semiconductor device having a high degree of freedom in design. Alternatively, it is possible to provide a semiconductor device capable of suppressing power consumption.
  • the portable game machine 5300 having artificial intelligence can be realized.
  • the storage device, processor, or chip of one aspect of the present invention can be applied to a large computer.
  • FIG. 32E is a diagram showing a supercomputer 5500, which is an example of a large computer.
  • FIG. 32F is a diagram showing a rack-mounted computer 5502 included in the supercomputer 5500.
  • the supercomputer 5500 has a rack 5501 and a plurality of rack mount type computers 5502.
  • the plurality of computers 5502 are stored in the rack 5501. Further, the computer 5502 is provided with a plurality of substrates 5504, and the storage device, the processor, or the chip described in the above embodiment can be mounted on the substrate.
  • the supercomputer 5500 is a large computer mainly used for scientific and technological calculations. In scientific and technological calculations, it is necessary to process a huge amount of calculations at high speed, so power consumption is high and the heat generated by the chip is large.
  • a supercomputer having low power consumption can be realized. Further, since the heat generation from the circuit can be reduced due to the low power consumption, the influence of the heat generation on the circuit itself, the peripheral circuit, and the module can be reduced.
  • the storage device, processor, or chip of one aspect of the present invention can be applied to a moving vehicle and around the driver's seat of the vehicle.
  • FIG. 32G is a diagram showing the periphery of the windshield in the interior of an automobile, which is an example of a moving body.
  • the display panel 5701 attached to the dashboard, the display panel 5702, the display panel 5703, and the display panel 5704 attached to the pillar are shown.
  • the display panel 5701 to the display panel 5703 can provide various information by displaying a speedometer, a tachometer, a mileage, a fuel gauge, a gear status, an air conditioner setting, and the like.
  • the display items and layout displayed on the display panel can be appropriately changed according to the user's preference, and the design can be improved.
  • the display panel 5701 to 5703 can also be used as a lighting device.
  • the automobile is described as an example of the moving body, but the moving body is not limited to the automobile.
  • moving objects include trains, monorails, ships, flying objects (helicopters, unmanned aerial vehicles (drones), airplanes, rockets), etc.
  • these moving objects include storage devices and processors according to one aspect of the present invention.
  • a chip can be applied to impart a system utilizing artificial intelligence.
  • the electric freezer / refrigerator 5800 having artificial intelligence can be realized.
  • the electric freezer / refrigerator 5800 has a function of automatically generating a menu based on the foodstuffs stored in the electric freezer / refrigerator 5800 and the expiration date of the foodstuffs, and is stored in the electric freezer / refrigerator 5800. It can have a function of automatically adjusting the temperature according to the food.
  • electric refrigerators and freezers have been described as an example of electric appliances
  • other electric appliances include, for example, vacuum cleaners, microwave ovens, microwave ovens, rice cookers, water heaters, IH cookers, water servers, air conditioners and air conditioners. Examples include washing machines, dryers, and audiovisual equipment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)

Abstract

微細化または高集積化が可能な半導体装置を提供する。 第１の酸化物と、第１の酸化物上の絶縁体と、絶縁体上の第１の導電体と、第１の酸化物と電気的 に接続する第２の導電体と、第１の酸化物と、第２の導電体との間に設けられた第２の酸化物を有 し、第２の酸化物と、第２の導電体との接触面積は、第２の酸化物と、第１の酸化物との接触面積 より大きい。

Description

半導体装置、および半導体装置の作製方法
　本発明の一態様は、半導体装置、ならびに半導体装置の作製方法に関する。または、本発明の一態様は、半導体ウエハ、モジュール、および電子機器に関する。
　なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、および電子機器などは、半導体装置を有すると言える場合がある。
　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
　近年、半導体装置の開発が進められ、ＬＳＩ、ＣＰＵ、およびメモリなどに用いられている。ＣＰＵは、半導体ウエハから切り離された半導体集積回路（少なくともトランジスタおよびメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
　ＬＳＩ、ＣＰＵ、およびメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えば、プリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。
　また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。当該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する。）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
　また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。）。
　また、酸化物半導体を用いたトランジスタで、ゲート電極を開口部に埋め込んで作製する方法などが開示されている（特許文献２参照。）。
　また、近年では電子機器の小型化、軽量化に伴い、トランジスタなどを高密度に集積した集積回路の要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。
特開２０１２−２５７１８７号公報 特開２０１７−０５０５３０号公報
　本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、良好な周波数特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、信頼性が良好な半導体装置を提供することを課題の一つとする。本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
　本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、データの書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
　本発明の一態様は、第１の酸化物と、第１の酸化物上の絶縁体と、絶縁体上の第１の導電体と、第１の酸化物と電気的に接続する第２の導電体と、第１の酸化物と、第２の導電体との間に設けられた第２の酸化物を有し、第２の酸化物と、第２の導電体との接触面積は、第２の酸化物と、第１の酸化物との接触面積より大きい半導体装置である。
　本発明の一態様は、凹部を有する第１の酸化物と、第１の酸化物上の第１の絶縁体と、第１の絶縁体上の第１の導電体と、第１の絶縁体上、および第１の導電体上の第２の絶縁体と、第１の酸化物と電気的に接続する第２の導電体と、第１の酸化物と、第２の導電体との間に設けられた第２の酸化物を有し、第１の絶縁体、第１の導電体、および第２の絶縁体は、凹部内に設けられ、第２の酸化物は、第２の絶縁体と重畳する領域を有する半導体装置である。
　上記において、第１の酸化物は、インジウムと、元素Ｍ（Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）と、亜鉛を有することが好ましい。
　上記において、第２の酸化物は、インジウムと、元素Ｍ（Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）と、亜鉛と、を有することが好ましい。
　上記において、第２の酸化物は、第１の酸化物と同じ材料を有することが好ましい。
　上記において、第２の酸化物は、第２の導電体の底面、および側面と接することが好ましい。
　上記において、第２の導電体は、第１の導電体の上方に設けられることが好ましい。
　上記において、半導体装置は、第１の酸化物上の層間膜を有してもよく、層間膜は、開口を有し、第２の酸化物、および第２の導電体は、開口内部に設けられ、第２の酸化物と、第２の導電体との接触面積は、開口の面積より大きいことが好ましい。
　上記において、半導体装置は、容量素子を有してもよく、容量素子は、第２の導電体と電気的に接続することが好ましい。
　本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。本発明の一態様により、良好な周波数特性を有する半導体装置を提供することができる。本発明により、信頼性が良好な半導体装置を提供することができる。本発明の一態様により、生産性の高い半導体装置を提供することができる。
　または、長期間においてデータの保持が可能な半導体装置を提供することができる。または、データの書き込み速度が速い半導体装置を提供することができる。または、設計自由度が高い半導体装置を提供することができる。または、消費電力を抑えることができる半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
図１Ａは本発明の一態様である半導体装置の上面図である。図１Ｂ乃至図１Ｄは本発明の一態様である半導体装置の断面図である。
図２Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図２Ｂ乃至図２Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図３Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図３Ｂ乃至図３Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図４Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図４Ｂ乃至図４Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図５Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図５Ｂ乃至図５Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図６Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図６Ｂ乃至図６Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図７Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図７Ｂ乃至図７Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図８Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図８Ｂ乃至図８Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図９Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図９Ｂ乃至図９Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図１０Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図１０Ｂ乃至図１０Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図１１Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図１１Ｂ乃至図１１Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図１２Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図１２Ｂ乃至図１２Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図１３Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図１３Ｂ乃至図１３Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図１４Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図１４Ｂ乃至図１４Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図１５Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図１５Ｂ乃至図１５Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図１６Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図１６Ｂ乃至図１６Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図１７Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図１７Ｂ乃至図１７Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図１８Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図１８Ｂ乃至図１８Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図１９Ａは本発明の一態様である半導体装置の上面図である。図１９Ｂ乃至図１９Ｄは本発明の一態様である半導体装置の断面図である。
図２０Ａは本発明の一態様である半導体装置の上面図である。図２０Ｂは本発明の一態様である半導体装置の断面図である。
図２１Ａ乃至図２１Ｃは本発明の一態様である半導体装置の断面図である。
図２２は本発明の一態様である半導体装置の上面図である。
図２３は本発明の一態様である半導体装置の上面図である。
図２４は本発明の一態様である半導体装置の回路図である。
図２５Ａは本発明の一態様である半導体装置の断面図である。図２５Ｂは本発明の一態様である半導体装置の回路図である。
図２６は本発明の一態様である半導体装置の構成例を示すブロック図である。
図２７は本発明の一態様である半導体装置の断面図である。
図２８は本発明の一態様である半導体装置の断面図である。
図２９Ａは本発明の一態様である半導体装置の構成例を示すブロック図である。図２９Ｂは本発明の一態様である半導体装置の斜視図である。
図３０Ａおよび図３０Ｂは電子部品の一例を説明する図である。
図３１Ａ乃至図３１Ｅは本発明の一態様に係る記憶装置の模式図である。
図３２Ａ乃至図３２Ｈは本発明の一態様に係る電子機器を示す図である。
　以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
　また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために図に反映しないことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
　また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
　また、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
　また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
　例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。
　ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
　また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
　なお、本明細書などにおいて、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル長（以下、「実効的なチャネル長」ともいう。）と、トランジスタの上面図において示されるチャネル長（以下、「見かけ上のチャネル長」ともいう。）と、が異なる場合がある。例えば、半導体が凹部を有し、該凹部内にゲート電極が埋め込まれるように設けられる場合、実効的なチャネル長が、見かけ上のチャネル長よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ半導体がゲート電極の側面を覆うトランジスタでは、ゲート電極の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル長よりも、実効的なチャネル長の方が大きくなる。
　このような場合、実効的なチャネル長の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル長を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル長を正確に測定することは困難である。
　なお、本明細書などにおいて、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
　このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
　また、本明細書では、単にチャネル幅と記載した場合には、見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
　なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ　ｏｆ　Ｓｔａｔｅｓ）が高くなることや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
　なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものである。
　また、本明細書等において、「平行」とは、二つの直線が−１０度以上１０度以下の角度で配置されている状態をいう。したがって、−５度以上５度以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０度以上３０度以下の角度で配置されている状態をいう。また、「垂直」、または「直交」とは、二つの直線が８０度以上１００度以下の角度で配置されている状態をいう。したがって、８５度以上９５度以下の場合も含まれる。また、「略垂直」、または「略直交」とは、二つの直線が６０度以上１２０度以下の角度で配置されている状態をいう。
　なお、本明細書において、バリア性を有するとは、水素などの不純物および酸素の透過を抑制する機能を有することであり、バリア性を有する絶縁膜のことを、絶縁性バリア膜、バリア絶縁膜、またはバリア絶縁体と呼ぶことがある。また、バリア性を有する導電膜のことを、導電性バリア膜と呼ぶことがある。
　本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む。）、酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう。）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ　ＦＥＴあるいはＯＳトランジスタと記載する場合においては、酸化物または酸化物半導体を有するトランジスタと換言することができる。
　また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅１μｍあたりの電流が、室温において１×１０−２０Ａ以下、８５℃において１×１０−１８Ａ以下、または１２５℃において１×１０−１６Ａ以下であることをいう。
（実施の形態１）
　以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。
＜半導体装置の構成例＞
　図１Ａ乃至図１Ｄは、本発明の一態様に係る半導体装置、および半導体装置周辺の上面図および断面図である。
　図１Ａは、半導体装置の上面図である。また、図１Ｂ、図１Ｃ、および図１Ｄは、当該半導体装置の断面図である。ここで、図１Ｂは、図１ＡにＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図１Ｃは、図１ＡにＡ３−Ａ４の一点鎖線で示す部位の断面図であり、導電体２６０の延びる方向のチャネル形成領域の断面図である。なお、図１Ｃは、トランジスタ２００のチャネル幅方向の断面を表している。また、図１Ｄは、図１ＡにＡ５−Ａ６の一点鎖線で示す部位の断面図である。なお、図１Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
　本発明の一態様の半導体装置は、トランジスタ２００と、層間膜として機能する絶縁体２１１、絶縁体２１２、絶縁体２１４、絶縁体２８０、および絶縁体２８１を有する。また、トランジスタ２００と電気的に接続し、プラグとして機能する酸化物２４３（酸化物２４３ａ、酸化物２４３ｂ、および酸化物２４３ｃ）、および導電体２４０（導電体２４０ａ、導電体２４０ｂ、および導電体２４０ｃ）とを有する。
　なお、トランジスタ２００は、一つの半導体層に２つのゲート電極として機能する導電体２６０を有する。すなわち、トランジスタ２００は、一つの半導体層にトランジスタ２００ａ、およびトランジスタ２００ｂを有する構造と別言することができる。また、トランジスタ２００ａのソースおよびドレインの一方は、トランジスタ２００ｂのソースおよびドレインの一方と共有している。このため、トランジスタ２００ａ、およびトランジスタ２００ｂをそれぞれ形成する場合に比べ、トランジスタ２００に接続するプラグなどの数を削減でき、また、トランジスタ２００の面積を小さくすることができる。トランジスタ２００ａのソースおよびドレインの一方と、トランジスタ２００ｂのソースおよびドレインの一方は、酸化物２４３ａを介して導電体２４０ａと電気的に接続する。また、トランジスタ２００ａのソースおよびドレインの他方は、酸化物２４３ｂを介して導電体２４０ｂと電気的に接続し、トランジスタ２００ｂのソースおよびドレインの他方は、酸化物２４３ｃを介して導電体２４０ｃと電気的に接続している。
　ここで、本実施の形態では、トランジスタ２００の詳細な説明として、トランジスタ２００ａおよびトランジスタ２００ｂの一方を中心に説明する場合があるが、特段の説明が無い限り、トランジスタ２００ａとトランジスタ２００ｂは同様の構成を有しているため、トランジスタ２００ａおよびトランジスタ２００ｂの他方の説明は省略する。また、本明細書において、トランジスタ２００は、トランジスタ２００ａ、およびトランジスタ２００ｂの一方、または両方を指す場合がある。
　トランジスタ２００のゲート電極、またはワード線として機能する導電体２６０（導電体２６０ａ、および導電体２６０ｂ）は、トランジスタ２００の半導体層として機能する酸化物２３０ａに設けられた凹部に埋め込まれるように形成される。また、導電体２６０は、その上面が酸化物２３０ａの上面より低くなるように形成されており、少なくとも該凹部内において、導電体２６０上には、絶縁体２６２が設けられる。絶縁体２６２は、導電体２６０と酸化物２４３、および導電体２６０と導電体２４０との電気的接続を防ぐ機能を有する。
　このとき、絶縁体２５０の上面も酸化物２３０ａの上面より低くなるように形成されることが好ましく、少なくとも該凹部内において、絶縁体２５０上にも、絶縁体２６２が設けられることが好ましい。また、酸化物２３０ｂの上面も酸化物２３０ａの上面より低くなるように形成されることが好ましく、少なくとも該凹部内において、酸化物２３０ｂ上にも、絶縁体２６２が設けられることが好ましい。
　酸化物２４３は酸化物２３０ａの上面と接するように設けられ、導電体２４０は酸化物２４３を介して酸化物２３０ａと電気的に接続するため、酸化物２４３、および導電体２４０は、酸化物２３０ａの上方に設けられる。また、酸化物２４３、および導電体２４０は、導電体２６０の上方に設けられる。
　また、酸化物２３０ａの上面の一部、および側面を覆うように絶縁体２７２を設けることが好ましい。絶縁体２７２、絶縁体２８０、および絶縁体２８１の開口内壁に接して、絶縁体２４１（絶縁体２４１ａ、絶縁体２４１ｂ、および絶縁体２４１ｃ）を設けてもよい。このとき酸化物２４３は、絶縁体２７２、絶縁体２８０、および絶縁体２８１の開口内において、絶縁体２４１を介して、該開口の内壁に接して設けられる。絶縁体２４１に接して、酸化物２４３が形成され、さらに酸化物２４３の内側に導電体２４０の第１の導電体が形成され、さらに内側に導電体２４０の第２の導電体が形成される。
　絶縁体２４１を設けることで、酸化物２４３、および導電体２４０の少なくとも一方による、絶縁体２８０、および絶縁体２８１に含まれる酸素の吸収を抑制することが期待できる。その結果半導体装置の特性や信頼性の向上が期待できるが、必ずしも設ける必要は無い。すなわち、酸化物２４３は、絶縁体２７２、絶縁体２８０、および絶縁体２８１の開口内壁に接して設けられてもよい。なお、トランジスタ２００では、導電体２４０の第１の導電体および導電体２４０の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０を単層、または３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
　ここで、絶縁体２７２、絶縁体２８０、および絶縁体２８１に開口を形成するためのリソグラフィー工程において、酸化物２３０ａの所望の位置に対して位置ずれが生じた場合を考える。位置ずれが生じると、該開口が導電体２６０と重畳する領域を有する恐れがある。しかしながら、本発明の一態様によると、酸化物２３０ａの凹部において、導電体２６０上に絶縁体２６２が設けられているため、後工程において形成される酸化物２４３や導電体２４０と、導電体２６０との電気的な接続、すなわち短絡を防ぐことができる。また、該開口を、酸化物２３０ａの所望の領域よりも大きく設計することが可能になる。該開口を、酸化物２３０ａの所望の領域よりも大きく形成することで、酸化物２３０ａの所望の位置に対して該開口に位置ずれが生じた場合でも、酸化物２３０ａの所望の領域と酸化物２４３の接続が可能になる。
　上記開口の形成において位置ずれが生じた場合、または該開口の大きさを図１Ｄに示す酸化物２３０ａのＡ５−Ａ６方向の幅より大きく設計した場合、酸化物２４３の下面、または導電体２４０の下面が、酸化物２３０ａ上面より低い位置に配置される場合がある。
　本発明の一態様の半導体装置、およびその作成方法を用いることで、開口形成の際の位置合わせのマージンは広くなり、半導体装置の微細化が進んでも、良好な特性を有する半導体装置を実現することができる。
　導電体２４０は、絶縁体２７２、絶縁体２８０、および絶縁体２８１の開口内で、トランジスタ２００が有する酸化物２３０ａのソース領域、およびドレイン領域と電気的に接続する。導電体２４０が金属からなり、半導体として機能する酸化物２３０ａと直に接続する場合、金属と半導体の間ではコンタクト抵抗が高くなることが懸念される。また、コンタクト内部のみでは導電体２４０と、酸化物２３０ａとの接触面積が小さく、コンタクト抵抗がより高くなってしまう恐れがある。このように作製された半導体装置では、良好な電気特性が得られにくい場合がある。
　本発明の一態様は、導電体２４０の底面、および側面に酸化物２４３が設けられ、導電体２４０は、酸化物２４３を介して酸化物２３０ａと電気的に接続する。酸化物２４３は、導電体２４０の底面だけでなく、導電体２４０の側面とも直に接することで、導電体２４０の底面のみに接している場合と比較して接触面積が増加する。導電体２４０が金属からなる材料の場合でも、導電体２４０と、酸化物２４３の接触面積は十分大きいため、異種材料に起因したコンタクト抵抗の増加を抑制することができる。また、該開口内において、酸化物２３０ａは酸化物２４３と接続するため、材料に起因した抵抗増加の懸念は無い。よって、導電体２４０は、酸化物２４３を介して酸化物２３０ａと電気的に良好な接続を実現することが可能となる。
　上記のような構成により酸化物２３０ａと導電体２４０が電気的に接続する場合、酸化物２４３と導電体２４０との接触面積は、酸化物２４３と酸化物２３０ａとの接触面積より大きくなる。また、酸化物２４３と導電体２４０との接触面積は、絶縁体２７２、絶縁体２８０、および絶縁体２８１に形成される開口の面積より大きくなる。また、絶縁体２７２、絶縁体２８０、および絶縁体２８１により深い開口を形成することで、酸化物２４３、および導電体２４０の高さは高くなり、コンタクト抵抗の増加を抑制できる。該開口の深さは、例えば絶縁体２８１の膜厚により制御できる。絶縁体２８１の厚さは、５０ｎｍ以上４００ｎｍ以下、好ましくは１００ｎｍ以上２５０ｎｍ以下とすることができる。
　導電体２４０ａ、導電体２４０ｂ、および導電体２４０ｃは、それぞれ配線や、トランジスタや容量などの素子と電気的に接続することができる。例えば、導電体２４０ａは、ビット線として機能する配線と電気的に接続し、導電体２４０ｂ、および導電体２４０ｃは、それぞれ異なる容量と電気的に接続することで、記憶装置として機能する半導体装置を構成してもよい。
［トランジスタ２００］
　図１Ａ乃至図１Ｄに示すように、トランジスタ２００は、基板（図示しない。）の上に配置された絶縁体２１１と、絶縁体２１１の上に配置された絶縁体２１２と、絶縁体２１２の上に配置された絶縁体２１４と、絶縁体２１４の上に配置された絶縁体２１６と、絶縁体２１６に埋め込まれるように配置された導電体２０５（導電体２０５ａ、および導電体２０５ｂ）と、絶縁体２１６と導電体２０５の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、凹部を有し、絶縁体２２４の上に配置された酸化物２３０ａと、酸化物２３０ａの凹部において、酸化物２３０ａの底面、および側面に接するように設けられた酸化物２３０ｂと、酸化物２３０ｂの内側に設けられた絶縁体２５０と、絶縁体２５０の内側に設けられた導電体２６０ａと、導電体２６０ａの内側に埋め込まれるように設けられた導電体２６０ｂと、該凹部において、酸化物２３０ｂ、絶縁体２５０、導電体２６０ａ、および導電体２６０ｂ上の絶縁体２６２と、絶縁体２２４、および酸化物２３０ａ上の絶縁体２７２と、を有する。
　なお、絶縁体２７２上に絶縁体２８０が設けられ、絶縁体２６２、絶縁体２７２、および絶縁体２８０上に絶縁体２８１が設けられ、絶縁体２８１、絶縁体２８０、および絶縁体２７２に開口が設けられ、該開口の側面には、絶縁体２４１が設けられ、絶縁体２４１が設けられた該開口の内部に、酸化物２４３が設けられ、酸化物２４３の内側に導電体２４０が設けられる。
　なお、トランジスタ２００では、絶縁体２２４上に接して酸化物２３０ａが設けられ、酸化物２３０ａの上面が酸化物２４３と接する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ａは、２層以上の積層構造を有する構成にしてもよい。酸化物２３０ａが積層構造を有する場合、酸化物２４３と接する側の層（上層）は、絶縁体２２４と接する側の層（下層）と比較して低抵抗な材料、あるいは低抵抗化しやすい材料を用いることが好ましい。また、酸化物２３０ａの下層は、上層と比較して、酸素を拡散しやすい材料を用いることが好ましい。酸素の拡散により酸化物２３０ａ中の酸素欠損を補償し、酸素欠損を低減することができる。酸素欠損が低減された酸化物２３０ａをチャネル形成領域に用いることで、非導通状態において極めてリーク電流が小さいトランジスタを実現することができる。また、トランジスタ２００では、導電体２６０を導電体２６０ａ、および導電体２６０ｂの２層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体２６０が、単層構造でも、３層以上の積層構造であってもよい。
　ここで、導電体２６０は、トランジスタのゲート電極として機能する。上記のように、導電体２６０は、酸化物２３０ａの凹部内に、酸化物２３０ｂや、絶縁体２５０などを介して、埋め込まれるように形成される。ここで、導電体２６０の配置は、酸化物２３０ａの凹部に対して、自己整合的に選択される。よって、導電体２６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ２００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
　さらに、酸化物２３０ａの凹部内において、導電体２６０上に絶縁体２６２が設けられているため、導電体２６０と酸化物２４３、または導電体２４０が重畳する領域を有する場合でも、導電体２６０と酸化物２４３、または導電体２４０が短絡することを防ぐことができる。
　また、トランジスタ２００は、チャネル形成領域を含む酸化物２３０（酸化物２３０ａ、および酸化物２３０ｂ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。
　チャネル形成領域に酸化物半導体を用いたトランジスタ２００は、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法、あるいはＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタ２００に用いることができる。
　例えば、酸化物２３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。特に、インジウムおよび亜鉛に加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、酸化物２３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
　また、酸化物２３０ａは結晶構造を有することが好ましい。詳細は後述するが、例えば、酸化物２３０ａは、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、またはｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を有していることが好ましい。酸化物２３０ａが結晶構造を有することで、トランジスタ２００として、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
　特に、酸化物２３０ａがＣＡＡＣ−ＯＳを有する場合、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくい。よって電界効果移動度の高いトランジスタ２００を実現することができる。また、ＣＡＡＣ−ＯＳは、その高い結晶性から、不純物の混入や欠陥の生成が少なく、物理的性質が安定するため、信頼性の高いトランジスタ２００を実現することができる。
　一方、酸化物２３０ａがｎｃ−ＯＳを有する場合、酸化物２３０ａ全体で結晶の配向性は見られない。すなわち、酸化物２３０ａ中を流れるキャリアの方向によらず酸化物２３０ａの膜特性が一定となるため、トランジスタ２００の電気特性は安定する。本実施の形態に示すように、トランジスタ２００がＵ字型のチャネル形成領域を有する場合、キャリアは２以上の方向、すなわち酸化物２３０ａの形成面の法線方向に対して、垂直または概略垂直な方向、および平行または概略平行な方向に流れる。そのため、膜全体で結晶の配向性が見られないｎｃ−ＯＳを酸化物２３０ａに用いることは好ましい。
　なお、酸化物２３０ｂとして、ＣＡＡＣ−ＯＳ、またはｎｃ−ＯＳを用いることで、高い電界効果移動度を有するトランジスタ２００、および信頼性の高いトランジスタ２００を実現することができる。
　ここで、酸化物２３０は、水素、窒素、または金属元素などの不純物が存在すると、キャリア密度が増大し、低抵抗化する場合がある。また、酸化物２３０に含まれる酸素濃度が低下すると、キャリア密度が増大し、低抵抗化する場合がある。
　また、プラグの一部として機能する酸化物２４３として、酸化物２３０と同様の金属酸化物を用いることができる。
　酸化物に接するように設けられた導電体が、酸化物の酸素を吸収する機能を有する場合、または酸化物に水素、窒素、または金属元素などの不純物を供給する機能を有する場合、該酸化物、または該酸化物の少なくとも一部に、低抵抗領域が形成される場合がある。
　図１Ｂおよび図１Ｄに示すように、導電体２４０の底面、および側面に酸化物２４３が接するように設けられることで、酸化物２４３は低抵抗領域として機能する。また、酸化物２４３と接する酸化物２３０ａの一部も低抵抗領域として機能する場合がある。また、トランジスタ２００のチャネル形成領域は、酸化物２３０ａに設けられた凹部に沿って酸化物２３０ａに形成され、酸化物２４３を介して導電体２４０と電気的に接続する。よってトランジスタ２００は、Ｕ字型のチャネル形成領域を有するトランジスタであるとも言える。このとき、酸化物２３０ｂ、または酸化物２３０ｂの少なくとも一部も、トランジスタ２００のチャネル形成領域として機能する場合がある。このようにＵ字型のチャネル形成領域を有するトランジスタにおいて、キャリアは、絶縁体２２２の上面の法線方向に対して、垂直または概略垂直な方向、および平行または概略平行な方向に流れる。
　導電体２４０ａは、トランジスタ２００ａと電気的に接続するソース電極、およびドレイン電極の一方として機能し、導電体２４０ｂは、トランジスタ２００ａと電気的に接続するソース電極、およびドレイン電極の他方として機能するといえる。この場合、導電体２４０ａは、トランジスタ２００ｂと電気的に接続するソース電極、およびドレイン電極の一方として機能し、導電体２４０ｃは、トランジスタ２００ｂと電気的に接続するソース電極、およびドレイン電極の他方として機能する。なお、ソース電極またはドレイン電極として、導電体２４０だけでなく、酸化物２４３を有していてもよい。
　導電体２４０により低抵抗化した酸化物２４３、および酸化物２３０ａの一部は、ソース領域またはドレイン領域と呼称することができる。ソース領域、およびドレイン領域は、チャネル形成領域と比較して、酸素濃度が低い、または水素や、窒素や、金属元素などの不純物を多く含む、ことでキャリア濃度が増加し、低抵抗化した領域である。すなわち、ソース領域、およびドレイン領域は、チャネル形成領域と比較して、キャリア密度が高く、低抵抗な領域である。また、チャネル形成領域は、ソース領域、およびドレイン領域よりも、酸素濃度が高い、または不純物濃度が低いため、キャリア密度が低い高抵抗領域である。
　なお、低抵抗領域が金属元素を含む場合、当該領域は、酸化物２４３、または酸化物２３０に含まれる金属元素の他に、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどの金属元素の中から選ばれるいずれか一つまたは複数の金属元素を有することが好ましい。
　また、酸化物２３０ａにおいて、低抵抗領域と、チャネル形成領域との境界を明確に検出することが困難な場合がある。各領域内で検出される金属元素、ならびに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化（グラデーションともいう。）していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、ならびに水素、および窒素などの不純物元素の濃度が減少していればよい。
　酸化物２４３、および酸化物２３０の少なくとも一部を低抵抗化するには、導電体２４０として、例えば、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどの導電性を高める金属元素、および不純物の少なくとも一を含む材料を用いることが好ましい。または、導電体２４０となる導電膜２４０Ａの形成において、酸化物２４３、および酸化物２３０に、酸素欠損を形成する元素、または酸素欠損に捕獲される元素などの不純物が注入される材料や成膜方法などを用いればよい。例えば、当該元素として、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、希ガス等が挙げられる。また、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、およびキセノン等がある。
　ここで、酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネルが形成される領域に不純物および酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となりやすい。したがって、酸化物２３０におけるチャネルが形成される領域中の酸素欠損はできる限り低減されていることが好ましい。
　トランジスタのノーマリーオン化を抑制するには、酸化物２３０と近接する絶縁体２２４が、化学量論的組成を満たす酸素よりも多くの酸素（過剰酸素ともいう。）を含むことが好ましい。絶縁体２２４が有する酸素は、酸化物２３０へと拡散し、酸化物２３０の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。
　つまり、絶縁体２２４が有する酸素が、酸化物２３０へと拡散することで、酸化物２３０のチャネル形成領域における酸素欠損を低減することができる。
　また、酸化物２３０、および絶縁体２２４が有する酸素の、トランジスタ２００より外方への拡散を抑制するために、絶縁体２１１、絶縁体２１２、絶縁体２１４、絶縁体２２２、絶縁体２７２、絶縁体２６２などが設けられることが好ましい。これら絶縁体として、酸素が透過しにくい材料を用いることが好ましい。例えば、アルミニウム、およびハフニウムの一方を含む酸化物、シリコンの窒化物などを用いることができる。また、Ｉｎの濃度が低減されたインジウム−ガリウム−亜鉛酸化物、またはＩｎを含まない金属酸化物などの金属酸化物を用いることができる。さらに、これら絶縁膜は、水素、水、窒素、金属元素などの不純物が透過しにくい材料であることが好ましい。このような材料を用いることで、トランジスタ２００の外方から、トランジスタ２００への不純物の混入を抑制することができる。
　また、酸化物半導体は、スパッタリング法やＡＬＤ法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。また、チャネル形成領域に酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流（オフ電流）が小さいため、低消費電力の半導体装置を提供できる。
　以上より、オン電流が大きいトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さいトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有するとともに、信頼性を向上させた半導体装置を提供することができる。
　以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の詳細な構成について説明する。
　導電体２０５は、図１Ａおよび図１Ｃに示すように、チャネル幅方向に延伸されており、酸化物２３０、および導電体２６０と、重なるように配置する。また、導電体２０５は、絶縁体２１６に埋め込まれて設けることが好ましい。
　ここで、導電体２６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電体２０５は、第２のゲート（ボトムゲートともいう。）電極として機能する場合がある。第２のゲート電極を設けることで、導電体２０５から、酸化物２３０ａのうち、少なくとも導電体２０５、および導電体２６０が重畳する領域に対して電界を印加することができる。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００のＶｔｈを制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００のＶｔｈを０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
　なお、導電体２０５は、図１Ａ乃至図１Ｃに示すように、酸化物２３０、および導電体２６０と重なるように配置する。特に、図１Ｃに示すように、導電体２０５は、酸化物２３０のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。
　上記構成を有することで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながり、酸化物２３０に形成されるチャネル形成領域の少なくとも一部を覆うことができる。
　つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、チャネル形成領域の少なくとも一部を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
　また詳細は後述するが、導電体２０５は、絶縁体２１６の開口の内壁に接して導電体２０５ａが形成され、導電体２０５ａの内側に導電体２０５ｂが形成されている。ここで、導電体２０５ａ、および導電体２０５ｂの上面の高さと、絶縁体２１６の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体２０５ａ、および導電体２０５ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０５は、単層、または３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
　ここで、導電体２０５ａとして、導電性バリア膜を用いることが好ましい。例えば、導電体２０５ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一またはすべての拡散を抑制する機能とする。
　導電体２０５ａが酸素の拡散を抑制する機能を持つことにより、導電体２０５ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。したがって、導電体２０５ａは、上記から選ばれた導電性材料を用いて形成されればよい。これにより、水素、水などの不純物が、導電体２０５を通じて、トランジスタ２００側に拡散するのを抑制することができる。また、導電体２０５ａは、上記材料から選ばれた材料を用いて、２層以上の積層構造を有していてもよい。例えば、導電体２０５ａとして、窒化タンタルと、該窒化タンタル上の窒化チタンを有する積層構造の導電体を用いることができる。
　また、導電体２０５ｂは、導電体２０５ａより導電性が高い材料を用いることが好ましく、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。
　絶縁体２１１、絶縁体２１２、および絶縁体２１４は、水または水素などの不純物が、基板側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１１、絶縁体２１２、および絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。
　絶縁体２１１、絶縁体２１２、および絶縁体２１４として、酸化アルミニウム、酸化ハフニウム、窒化シリコンなどを用いることができる。また、Ｉｎの濃度が低減されたインジウム−ガリウム−亜鉛酸化物、またはＩｎを含まない金属酸化物などの金属酸化物を用いることができる。例えば、絶縁体２１１、および絶縁体２１２として窒化シリコンなどを用い、絶縁体２１４として酸化アルミニウムなどを用いることが好ましい。これにより、水素、水などの不純物が絶縁体２１１、絶縁体２１２および絶縁体２１４よりも基板側からトランジスタ２００側に拡散するのを抑制することができる。または、絶縁体２１６、または絶縁体２２４などに含まれる酸素が、絶縁体２１１、絶縁体２１２および絶縁体２１４よりも基板側に、拡散するのを抑制することができる。
　また、層間膜として機能する絶縁体２１６、絶縁体２８０、および絶縁体２８１は、絶縁体２１１、絶縁体２１２、または絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
　例えば、絶縁体２１６、絶縁体２８０、および絶縁体２８１として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン、または窒化シリコンを積層して用いてもよい。
　絶縁体２２２、絶縁体２２４、および絶縁体２５０は、ゲート絶縁体としての機能を有する。
　ここで、絶縁体２２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体２２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物２３０ａに接して設けることにより、酸化物２３０ａ中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
　過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する絶縁体を用いることが好ましい。加熱により酸素を脱離する絶縁体とは、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素分子の脱離量が１．０×１０１８ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、好ましくは１．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、または３．０×１０２０ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
　例えば、絶縁体２２４として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン、または窒化シリコンを積層して用いてもよい。
　また、絶縁体２２４が、過剰酸素領域を有する場合、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。
　絶縁体２２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物２３０が有する酸素は、絶縁体２１６側へ拡散することがなく、好ましい。また、導電体２０５が、絶縁体２２４や、酸化物２３０が有する酸素と反応することを抑制することができる。
　絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
　特に、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０ａからの酸素の放出や、トランジスタ２００の周辺部から酸化物２３０ａへの水素等の不純物の混入を抑制する層として機能する。
　または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
　なお、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
　酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、を有する。酸化物２３０ａが絶縁体２２４と接することで、絶縁体２２４に含まれる酸素が酸化物２３０ａに供給される。酸化物２３０ａが酸素欠損を有している場合、酸素の供給により酸化物２３０ａ中の酸素欠損を補償し、酸素欠損を低減することができる。酸素欠損が低減された酸化物２３０ａをチャネル形成領域に用いることで、非導通状態において極めてリーク電流が小さいトランジスタを実現することができる。
　なお、酸化物２３０ａは、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有していてもよい。具体的には、酸化物２３０ａが積層構造を有する場合、酸化物２３０ａの上層に用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ａの下層に用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、小さいことが好ましい。また、酸化物２３０ａの上層に用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ａの下層に用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より小さいことが好ましい。また、酸化物２３０ａの上層に用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａの下層に用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物２３０ａの上層として導電性の金属酸化物を用いてもよい。このような構成とすることで、酸化物２３０ａの下層は、上層と比較して高抵抗となり、酸化物２３０ａの上層は、下層と比較して低抵抗となる。よって、酸化物２３０ａの下層をチャネル形成領域として用い、酸化物２３０ａの上層をソース領域、またはドレイン領域として用いることができる。なお、酸化物２３０ａを積層構造とする場合、酸化物２３０ａの下層の上面は、酸化物２３０ｂの下面より高い位置に設けられ、酸化物２４３の下面より低い位置に設けられることが好ましい。また、酸化物２３０ａの下層の上面は、導電体２６０の上面と概略一致することが好ましい。
　具体的には、酸化物２３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］またはその近傍、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６［原子数比］またはその近傍、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３［原子数比］またはその近傍、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：３［原子数比］またはその近傍、または１：１：１［原子数比］またはその近傍の金属酸化物、またはＩｎ−Ｚｎ酸化物、インジウム酸化物などの金属酸化物を用いればよい。ここで、酸化物２３０ａを積層構造とし、酸化物２３０ａの上層に導電性の金属酸化物を用いる場合、導電性の金属酸化物として、インジウム錫酸化物、亜鉛酸化物、インジウム酸化物などを用いることができる。また、酸化物２３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｂは、積層構造を有していてもよく、酸化物２３０ｂを積層構造とする場合の具体例としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：１［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：５［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化ガリウムとの積層構造などが挙げられる。
　このとき、キャリアの主たる経路は酸化物２３０ａにおける酸化物２３０ｂの近傍の領域となる。酸化物２３０ｂを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は高いオン電流、および高い周波数特性を得ることができる。なお、酸化物２３０ｂを積層構造とした場合、上述の酸化物２３０ａと、酸化物２３０ｂとの界面における欠陥準位密度を低くする効果に加え、酸化物２３０ｂが有する構成元素が、絶縁体２５０側に拡散するのを抑制することが期待される。より具体的には、酸化物２３０ｂを積層構造とし、積層構造の上方にＩｎを含まない、またはＩｎの濃度が低減された酸化物を位置させるため、絶縁体２５０側に拡散しうるＩｎを抑制することができる。絶縁体２５０は、ゲート絶縁体として機能するため、Ｉｎが拡散した場合、トランジスタの特性不良となる。したがって、酸化物２３０ｂを積層構造とすることで、信頼性の高い半導体装置を提供することが可能となる。
　また、酸化物２３０ｂを積層構造とすることで、キャリアの主たる経路は酸化物２３０ａと、酸化物２３０ｂの下層との界面およびその近傍となる場合がある。
　また、図１Ｃに示すように、酸化物２３０ｂは、絶縁体２２４と接するため、絶縁体２２４に含まれる酸素を、酸化物２３０ｂを介してトランジスタ２００のチャネル形成領域に供給することができる。また、酸化物２３０ｂを積層構造とした場合、酸化物２３０ｂの下層として、酸素が透過しやすい材料を用い、酸化物２３０ｂの上層として、酸素が透過しにくい材料を用いることが好ましい。上述した材料を用いることで、絶縁体２２４に含まれる酸素が酸化物２３０ｂを透過して、絶縁体２５０、または導電体２６０に吸収されることを抑制でき、効率的にチャネル形成領域に酸素を供給することができる。
　上述したように、絶縁体２２４に含まれる酸素は、絶縁体２２４と酸化物２３０ａとの界面を透過してチャネル形成領域に供給される場合と、酸化物２３０ｂを介してチャネル形成領域に供給される場合がある。
　つまり、各領域の範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
　酸化物２３０は、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。例えば、チャネル形成領域として機能する酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上の金属酸化物を用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタ２００のオフ電流を低減することができる。
　酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
　絶縁体２７２は、酸化物２３０ａを覆い、絶縁体２２４と接するように設けられる。絶縁体２７２を設けることで、絶縁体２２４に含まれる酸素が絶縁体２８０に拡散することを抑制できる。また、絶縁体２８０や、絶縁体２８１に含まれる酸素が酸化物２３０ａに供給されることを抑制できる。絶縁体２７２を設けることで、絶縁体２２４に含まれる酸素を効率的に酸化物２３０ａに供給でき、絶縁体２８０、および絶縁体２８１に含まれる酸素により酸化物２３０ａの上層、特に酸化物２４３と接する領域が該酸素により高抵抗化することを抑制できる。
　絶縁体２７２として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。また、絶縁体２７２として、金属酸化物における構成元素中のＩｎの原子数比が、元素Ｍの原子数比より小さい金属酸化物、例えばＩｎの濃度がＧａの濃度より小さいインジウム−ガリウム−亜鉛酸化物、またはＩｎを含まない金属酸化物などの金属酸化物を用いてもよい。
　特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。
　絶縁体２７２は、２層以上の積層構造としてもよい。このとき、絶縁体２７２に含まれる各層は、互いに異なる材料でもよい。また、絶縁体２７２に含まれる各層は、互いに異なる方法で形成することができる。例えば、絶縁体２７２の下層としてスパッタリング法により形成された酸化アルミニウム、絶縁体２７２の上層としてＡＬＤ法により形成された酸化アルミニウムを用いることができる。
　絶縁体２７２上には、絶縁体２８０が設けられる。絶縁体２８０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。絶縁体２８０として、酸素濃度の低減された絶縁体を用いることが好ましい。例えば、絶縁体２８０の酸素濃度は、絶縁体２２４の酸素濃度より低いことが好ましい。
　絶縁体２８０中の水、水素などの不純物濃度が低減されていることが好ましい。また、絶縁体２８０は、２層以上の積層構造を有していてもよい。また、絶縁体２８０の上面は、平坦化されていてもよい。また、絶縁体２８０は、水素濃度が低く、過剰酸素領域または過剰酸素を有することが好ましく、例えば、絶縁体２１６と同様の材料を用いて設けてもよい。
　酸化物２３０ｂは、図１Ｂ、および図１Ｃに示すように、酸化物２３０ａの上面、酸化物２３０ａの側面、および絶縁体２２４の側面に接するように設けられる。なお、図１Ｃにおいて、酸化物２３０ｂは、絶縁体２２２と接する領域を有する例を示しているが、本実施の形態はこれに限定されない。絶縁体２２４が、絶縁体２２２の上面に設けられる場合は、酸化物２３０ｂは、絶縁体２２４の上面に接して設けられる。
　絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、酸化物２３０ｂの内側（上面および側面）に接して配置することが好ましい。
　具体的には、絶縁体２５０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
　また、絶縁体２２４と同様に、絶縁体２５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
　第１のゲート電極として機能する導電体２６０は、図１Ｂ、および図１Ｃでは２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。例えば、導電体２６０が、２層構造である場合、導電体２６０ａは、導電体２０５ａと同様に、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
　導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。
　また、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層構造としてもよい。
　また、図１Ｃに示すように、導電体２０５が、酸化物２３０ａのチャネル幅方向と交わる端部よりも外側の領域において、延伸している場合、導電体２６０は、当該領域において、酸化物２３０ｂ、および絶縁体２５０を介して、重畳していることが好ましい。つまり、酸化物２３０ａの側面の外側において、導電体２０５と、酸化物２３０ｂと、絶縁体２５０と、導電体２６０とは、積層構造を形成することが好ましい。
　上記構成を有することで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながり、酸化物２３０に形成されるチャネル形成領域を覆うことができる。
　つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、チャネル形成領域を電気的に取り囲むことができる。
　絶縁体２６２は、少なくとも導電体２６０上に設けられる。また、絶縁体２６２は、絶縁体２５０上にも設けられることが好ましい。ここで、図１Ｂでは、絶縁体２６２が導電体２６０、絶縁体２５０、および酸化物２３０ｂ上に設けられ、酸化物２３０ａの側面と接するように設けられる例を示しているが、本実施の形態はこれに限らない。酸化物２３０ｂの上面の高さが、酸化物２３０ａの上面の高さ、または絶縁体２７２の上面の高さと概略一致するように酸化物２３０ｂを設けてもよい。この場合、絶縁体２６２は、導電体２６０の上面、絶縁体２５０の上面、および酸化物２３０ｂの側面に接するように設けられる。ここで、図１Ｂでは、絶縁体２６２は、酸化物２３０ａに設けられた凹部内に設けられる様子を示している。一方、図１Ａ、および図１Ｃに示すように、絶縁体２６２は、酸化物２３０ａと重畳しない領域では、絶縁体２８０に設けられた凹部内に設けられている。
　絶縁体２６２は、絶縁性バリア膜を用いて形成されることが好ましい。絶縁体２６２が水素などの不純物や、酸素に対するバリア性を有することで、絶縁体２８１などに含まれる水素などの不純物の酸化物２３０ａへの拡散を抑制することができる。また、絶縁体２８１などに含まれる酸素の酸化物２３０ａへの拡散を抑制し、酸化物２３０ａの高抵抗化を抑制することができる。また、絶縁体２８１などに含まれる酸素の導電体２６０への拡散を抑制し、導電体２６０の高抵抗化を抑制することができる。
　絶縁体２６２として、絶縁体２７２の加工において、絶縁体２６２が消失しない材料を用いることが好ましい。例えば、絶縁体２６２として、酸化ハフニウム、窒化シリコンなどを用いることができる。また、絶縁体２６２として、酸化アルミニウムを用いてもよい。
　また、絶縁体２７２、絶縁体２８０、および絶縁体２６２の上に、層間膜として機能する絶縁体２８１を設けることが好ましい。絶縁体２８１は、絶縁体２８０と同様の材料を用いることができる。また、絶縁体２８１は、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
　また、絶縁体２８１、絶縁体２８０、および絶縁体２７２に形成された開口に、酸化物２３０ａと電気的に接続する酸化物２４３、および導電体２４０を配置する。このとき、該開口の側面には絶縁体２４１を設けることが好ましい。絶縁体２４１は、水素などの不純物および酸素の透過を抑制する機能を有することが好ましい。絶縁体２４１として、絶縁体２１１、絶縁体２１２、絶縁体２１４、絶縁体２２２、絶縁体２７２などと同様の材料を用いることができる。絶縁体２４１を設けることにより、酸化物２４３、および導電体２４０による酸素の吸収を抑制することができる。酸化物２４３による酸素の吸収を抑制することで、酸化物２４３のキャリア密度の低下を抑制し、抵抗率の増加を抑制することができる。また、導電体２４０による酸素の吸収を抑制することで、導電体２４０の酸化による抵抗率の増加を抑制することができる。ただし、絶縁体２８０、および絶縁体２８１が室温にて、または加熱により酸素を放出する絶縁体ではない場合は、必ずしも絶縁体２４１を設ける必要はない。また、絶縁体２４１を設けることにより、絶縁体２８０、および絶縁体２８１に含まれる水素が、導電体２４０を介して酸化物２３０へ拡散することを抑制することができる。
　導電体２４０は、トランジスタ２００と配線、またはトランジスタ２００とトランジスタ２００とは異なるトランジスタや容量などの素子とを電気的に接続するプラグとして機能する。また、導電体２４０の底面と側面には、トランジスタ２００とのコンタクト抵抗を低減するために、酸化物２４３が設けられているため、酸化物２４３と導電体２４０を合わせてプラグと呼称するができる。一方、導電体２４０について、その機能的な特徴から、ソース電極、またはドレイン電極と呼ぶことができる。また、酸化物２４３について、その機能的な特徴から、低抵抗領域と呼ぶことができる。低抵抗領域とは、チャネル形成領域よりも抵抗が低く、導電体２０５、導電体２６０、導電体２４０などに用いることができる導電体よりも抵抗が高い領域である。低抵抗領域をソース領域、またはドレイン領域と呼ぶ場合がある。
　なお、導電体２４０は第１の導電体、および第２の導電体からなる積層構造としてもよい。この場合、酸化物２４３の内側に第１の導電体が設けられ、第１の導電体上に第２の導電体が設けられる。また、第１の導電体は、第２の導電体の側面を覆うように設けることが好ましい。
　ここで、図１Ｄに、図１ＡにＡ５−Ａ６の一点鎖線で示す部位の断面図を示す。図１Ｄに示すように、酸化物２４３ａ、および導電体２４０は、絶縁体２７２に覆われない酸化物２３０ａの上面と接する。酸化物２３０ａの酸化物２４３ａと接する領域の近傍は、キャリア密度が高く、低抵抗化している場合がある。すなわち、図１Ｄに示す酸化物２３０ａは、チャネル形成領域として機能する領域と、チャネル形成領域上のソース領域、またはドレイン領域として機能する領域と、を有している場合がある。
　導電体２４０は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０は単層でもよいし、３層以上の積層構造としてもよい。
　また、導電体２４０を、第１の導電体と、第１の導電体上の第２の導電体を含む積層構造とする場合、第１の導電体には、導電体２０５ａなどと同様に、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。また、水または水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体２８１より上層から水素、水などの不純物が、導電体２４０を通じて酸化物２３０に混入するのを抑制することができる。また、第１の導電体上に設ける第２の導電体として、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。
　酸化物２４３は、導電体２４０の底面、および側面に接するように設けられるため、これらの接触面積は十分に広く、金属と半導体との接触によるコンタクト抵抗の増加の影響を低減することができる。導電体２４０は、酸化物２４３を介して酸化物２３０と電気的に接続するため、電気的に良好な接続が可能となる。
＜半導体装置の構成材料＞
　以下では、半導体装置に用いることができる構成材料について説明する。
＜＜基板＞＞
　トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどを材料とした半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
　また、基板として、可撓性基板を用いてもよい。なお、可撓性基板上にトランジスタを設ける方法としては、非可撓性の基板上にトランジスタを作製した後、トランジスタを剥離し、可撓性基板である基板に転置する方法もある。その場合には、非可撓性基板とトランジスタとの間に剥離層を設けるとよい。また、基板が伸縮性を有してもよい。また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和することができる。すなわち、丈夫な半導体装置を提供することができる。
　可撓性基板である基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。また、基板として、繊維を編み込んだシート、フィルムまたは箔などを用いてもよい。可撓性基板である基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可撓性基板である基板としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可撓性基板である基板として好適である。
＜＜絶縁体＞＞
　絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
　例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ−ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
　また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。
　また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などがある。
　また、特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定である。そのため、例えば、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。また、例えば、酸化シリコン、および酸化窒化シリコンは、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
　また、酸化物半導体を用いたトランジスタは、水素や水などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。
　水素や水などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、リン、塩素、アルゴン、シリコン、アルミニウム、ハフニウム、マグネシウム、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、タングステン、チタン、タンタル、またはニッケルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化ハフニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化タングステン、酸化チタン、酸化タンタル、または酸化ニッケルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどのシリコン窒化物を用いることができる。
　例えば、ゲート絶縁体として機能する絶縁体２２４は、酸素を有する絶縁体であることが好ましい。例えば、酸素を有する酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。
　また、例えば、ゲート絶縁体の一部として機能する絶縁体２２２において、アルミニウム、ハフニウム、およびガリウムの一種または複数種の酸化物を含む絶縁体を用いることができる。特に、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。
　上記積層構造とすることで、ゲート電極からの電界の影響を弱めることなく、オン電流の向上を図ることができる。また、ゲート絶縁体の物理的な厚みにより、ゲート電極と、チャネルが形成される領域との間の距離を保つことで、ゲート電極とチャネル形成領域との間のリーク電流を抑制することができる。また、絶縁体２２４が有する酸素の絶縁体２１６側への放出を抑制することができる。
　絶縁体２１６、絶縁体２８０、および絶縁体２８１は、比誘電率の低い絶縁体の単層、または積層を有することが好ましい。例えば、絶縁体２１６、絶縁体２８０、および絶縁体２８１は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。または、絶縁体２１６、絶縁体２８０、および絶縁体２８１は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、またはアクリルなどがある。
　絶縁体２１１、絶縁体２１２、絶縁体２１４、絶縁体２７２、および絶縁体２４１としては、水素や水などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。絶縁体２１１、絶縁体２１２、絶縁体２１４、絶縁体２７２、および絶縁体２４１、としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化タングステン、酸化チタン、酸化タンタル、または酸化ニッケルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。また、上記絶縁体として、Ｉｎの濃度が低減されたインジウム−ガリウム−亜鉛酸化物、またはＩｎを含まない金属酸化物などの金属酸化物を用いることができる。
＜＜導電体＞＞
　導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
　また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
　導電体２６０、導電体２０５、および導電体２４０としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
＜＜金属酸化物＞＞
　酸化物２３０、および酸化物２４３として、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。以下では、本発明に係る酸化物２３０、および酸化物２４３に適用可能な金属酸化物について説明する。
　金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
　ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、またはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
　なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ　ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
［金属酸化物の構成］
　以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
　なお、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌ）、およびＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
　ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅを、トランジスタの半導体層に用いる場合、導電性の機能は、キャリアとなる電子（または正孔）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
　また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、導電性領域、および絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
　また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
　また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、および高い電界効果移動度を得ることができる。
　すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ　ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
［金属酸化物の構造］
　酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、および非晶質酸化物半導体などがある。
　ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
　ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
　また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
　ＣＡＡＣ−ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損（ＶＯ：ｏｘｙｇｅｎ　ｖａｃａｎｃｙともいう。）など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ−ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
　ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
　なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、インジウム−ガリウム−亜鉛酸化物（以下、ＩＧＺＯ）は、上述のナノ結晶とすることで安定な構造をとる場合がある。特に、ＩＧＺＯは、大気中では結晶成長がし難い傾向があるため、大きな結晶（ここでは、数ｍｍの結晶、または数ｃｍの結晶）よりも小さな結晶（例えば、上述のナノ結晶）とする方が、構造的に安定となる場合がある。
　ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ−ｌｉｋｅ　ＯＳは、鬆または低密度領域を有する。すなわち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
　酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
［金属酸化物を有するトランジスタ］
　続いて、上記金属酸化物をトランジスタのチャネル形成領域に用いる場合について説明する。
　なお、上記金属酸化物をトランジスタのチャネル形成領域に用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
　また、トランジスタのチャネル形成領域には、キャリア密度の低い金属酸化物を用いることが好ましい。金属酸化物膜のキャリア密度を低くする場合においては、金属酸化物膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。例えば、金属酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
　また、高純度真性または実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
　また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物をチャネル形成領域に有するトランジスタは、電気特性が不安定となる場合がある。
　したがって、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度を低減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
［不純物］
　ここで、金属酸化物中における各不純物の影響について説明する。
　金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物におけるシリコンや炭素の濃度と、金属酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
　また、金属酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。したがって、当該金属酸化物において、チャネル形成領域の窒素はできる限り低減されていることが好ましい。例えば、金属酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。したがって、水素が含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。
　また、金属酸化物に含まれる水素は、金属酸化物中に浅い欠陥準位（ｓＤＯＳ：ｓｈａｌｌｏｗｌｅｖｅｌ　Ｄｅｎｓｉｔｙ　ｏｆ　Ｓｔａｔｅｓ）を形成する場合がある。浅い欠陥準位とは、伝導帯下端の近くに位置する界面準位を指す。浅い欠陥準位は、金属酸化物中の高密度領域と低密度領域の境界近傍に存在することが推定される。ここでは、金属酸化物中の高密度領域と低密度領域は、領域に含まれる水素の量で区別する。すなわち、低密度領域と比較して、高密度領域は、水素をより多く含む領域とする。金属酸化物中の高密度領域と低密度領域の境界近傍は、両領域間の応力歪によって、微小なクラックが生じやすく、当該クラック近傍に酸素欠損およびインジウムのダングリングボンドが発生し、ここに、水素または水などの不純物が局在することで、浅い欠陥準位が形成されるものと推定される。
　また、上記金属酸化物中の高密度領域は、低密度領域よりも結晶性が高くなる場合がある。また、上記金属酸化物中の高密度領域は、低密度領域よりも膜密度が高くなる場合がある。また、上記金属酸化物が、インジウムと、ガリウムと、亜鉛と、有する組成の場合、高密度領域は、インジウムと、ガリウムと、亜鉛と、を有し、低密度領域は、インジウムと、亜鉛と、を有する場合がある。別言すると、低密度領域は、高密度領域よりもガリウムの割合が少ない場合がある。
　なお、上記浅い欠陥準位は、酸素欠損に起因すると推定される。金属酸化物中の酸素欠損が増えると、浅い欠陥準位密度とともに深い欠陥準位密度（ｄＤＯＳ：ｄｅｅｐ　ｌｅｖｅｌ　Ｄｅｎｓｉｔｙ　ｏｆ　Ｓｔａｔｅｓ）も増えると推定される。これは、深い欠陥準位も酸素欠損によるものだと考えられるためである。なお、深い欠陥準位とは、バンドギャップの中央付近に位置する欠陥準位を指す。
　したがって、金属酸化物中の酸素欠損を抑制することで、浅い欠陥準位及び深い欠陥準位の双方の準位密度を低減させることが可能となる。また、浅い欠陥準位については、金属酸化物の成膜時の温度を調整することで、ある程度制御できる可能性がある。具体的には、金属酸化物の成膜時の温度を、１７０℃またはその近傍、好ましくは１３０℃またはその近傍、さらに好ましくは室温とすることで、浅い欠陥準位密度を低減することができる。
　また、金属酸化物の浅い欠陥準位は、金属酸化物を半導体層に用いたトランジスタの電気特性に影響を与える。すなわち、浅い欠陥準位によって、トランジスタのドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性において、ゲート電圧Ｖｇに対するドレイン電流Ｉｄの変化が緩やかとなり、トランジスタのオフ状態からオン状態への立ち上がり特性の良し悪しの目安の１つである、Ｓ値（Ｓｕｂｔｈｒｅｓｈｏｌｄ　Ｓｗｉｎｇ、ＳＳとも言う。）が悪化する。これは浅い欠陥準位に電子がトラップされたためと考えられる。
　このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
＜半導体装置の作製方法＞
　次に、本発明に係るトランジスタ２００を有する半導体装置について、作製方法を図２Ａ乃至図１８Ｄを用いて説明する。また、図２Ａ乃至図１８Ｄにおいて、各図のＡは、上面図を示す。また、各図のＢは、それぞれ各図のＡに示すＡ１−Ａ２の一点鎖線で示す部位に対応する断面図である。また、各図のＣは、それぞれ各図のＡに示すＡ３−Ａ４の一点鎖線で示す部位に対応する断面図である。また、各図のＤは、それぞれ各図のＡに示すＡ５−Ａ６の一点鎖線で示す部位に対応する断面図である。
　まず、基板（図示しない。）を準備し、当該基板上に絶縁体２１１、および絶縁体２１２を成膜する。絶縁体２１２の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
　なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ　ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ　ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ　ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　ＣＶＤ）法に分けることができる。
特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
　本実施の形態では、絶縁体２１１として、スパッタリング法、ＣＶＤ法、またはＡＬＤ法によって窒化シリコンを成膜する。また、絶縁体２１２として、スパッタリング法、ＣＶＤ法、またはＡＬＤ法によって窒化シリコンを成膜する。絶縁体２１１と絶縁体２１２は、それぞれ異なる方法で成膜することが好ましい。例えば、絶縁体２１１として、ＣＶＤ法によって窒化シリコンを成膜し、絶縁体２１２として、スパッタリング法によって窒化シリコンを成膜する。
　次に、絶縁体２１２上に絶縁体２１４を成膜する。絶縁体２１４として、スパッタリング法によって酸化アルミニウムを成膜する。また、絶縁体２１４は、多層構造としてもよい。例えば、スパッタリング法によって酸化アルミニウムを成膜し、当該酸化アルミニウム上に、ＡＬＤ法によって酸化アルミニウムを成膜する構造としてもよい。または、ＡＬＤ法によって酸化アルミニウムを成膜し、当該酸化アルミニウム上に、スパッタリング法によって酸化アルミニウムを成膜する構造としてもよい。
　次に、絶縁体２１４上に絶縁体２１６を成膜する。絶縁体２１６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１６として、ＣＶＤ法によって酸化シリコン、または酸化窒化シリコンを成膜する。
　次に、絶縁体２１６に、開口を形成する。開口とは、例えば、溝やスリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成にはウエットエッチング法を用いてもよいが、ドライエッチング法を用いるほうが微細加工には好ましい。また、絶縁体２１４は、絶縁体２１６をエッチングして開口を形成する際のエッチングストッパとして機能する絶縁体を選択することが好ましい。例えば、開口を形成する絶縁体２１６に酸化シリコンを用いた場合は、絶縁体２１４は、エッチングストッパとして機能する絶縁体として、酸化アルミニウム、酸化ハフニウム、または窒化シリコンを用いるとよい。
　開口の形成後に、導電体２０５ａとなる導電膜を成膜する。該導電膜は、酸素の透過を抑制する機能を有する導電性材料を含むことが好ましい。例えば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体２０５ａとなる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
　本実施の形態では、導電体２０５ａとなる導電膜として、ＣＶＤ法によって窒化チタンを成膜する。
　また、導電体２０５ａは、積層構造を有していてもよく、導電体２０５ａの形成方法として、スパッタリング法によって窒化タンタルを成膜し、続けてＣＶＤ法によって窒化チタンを成膜してもよい。
　次に、導電体２０５ａとなる導電膜上に、導電体２０５ｂとなる導電膜を成膜する。当該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
　本実施の形態では、導電体２０５ｂとなる導電膜として、ＣＶＤ法によってタングステンを成膜する。
　次に、化学機械研磨（ＣＭＰ）処理を行うことで、導電体２０５ａとなる導電膜、および導電体２０５ｂとなる導電膜の一部を除去し、絶縁体２１６を露出する。その結果、開口部のみに、導電体２０５ａ、および導電体２０５ｂとなる導電膜が残存する。これにより、上面が平坦な、導電体２０５ａ、および導電体２０５ｂを含む導電体２０５を形成することができる（図２Ａ乃至図２Ｄ参照。）。なお、当該ＣＭＰ処理により、絶縁体２１６の一部が除去される場合がある。
　次に、絶縁体２１６、および導電体２０５上に絶縁体２２２を成膜する。絶縁体２２２として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体は、酸素、水素、および水に対するバリア性を有する。絶縁体２２２が、水素および水に対するバリア性を有することで、トランジスタ２００の周辺に設けられた構造体に含まれる水素、および水が、絶縁体２２２を通じてトランジスタ２００の内側へ拡散することが抑制され、酸化物２３０中の酸素欠損の生成を抑制することができる。
　絶縁体２２２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。ＡＬＤ法を用いて形成した膜は、被覆性が良好である。一方、スパッタリング法を用いることで、他の手法を用いるよりも水素濃度の低減した膜を形成することができ、好ましい。デバイスに求められる特性に合わせて選択するとよい。
　次に、絶縁体２２２上に絶縁体２２４を成膜する。絶縁体２２４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２２４として、スパッタリング法を用いて酸化シリコンを成膜する。また、ＣＶＤ法によって酸化シリコン、または酸化窒化シリコンを成膜してもよい。
　続いて、加熱処理を行うと好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、加熱処理は、窒素または不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素または不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理を行ってもよい。
　本実施の形態では、加熱処理として、絶縁体２２４の成膜後に窒素雰囲気にて４００℃の温度で１時間の処理を行う。当該加熱処理によって、絶縁体２２４に含まれる水素や水などの不純物を除去することなどができる。
　また、加熱処理は、絶縁体２２２の成膜後に行うこともできる。当該加熱処理は、上述した加熱処理条件を用いることができる。
　ここで、絶縁体２２４に多くの酸素を含有させるために、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えば、マイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを効率良く絶縁体２２４内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に、脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。なお、当該プラズマ処理の条件を適宜選択することにより、絶縁体２２４に含まれる水素や水などの不純物を除去することができる。その場合、加熱処理は行わなくてもよい。
　次に、絶縁体２２４上に、酸化膜２３０Ａを成膜する（図２Ａ乃至図２Ｄ参照。）。
　酸化膜２３０Ａの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。酸化膜２３０Ａの膜厚は、４０ｎｍ以上４００ｎｍ以下、好ましくは、６０ｎｍ以下２００ｎｍ以下、より好ましくは、７５ｎｍ以上１６０ｎｍ以下とする。
　例えば、酸化膜２３０Ａをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、酸化膜２３０Ａをスパッタリング法によって成膜する場合は、例えば、Ｉｎ−Ｍ−Ｚｎ酸化物ターゲットを用いることができる。
　特に、酸化膜２３０Ａにはより多くの酸素が含まれることが好ましい。したがって、酸化膜２３０Ａのスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
　一方、酸化膜２３０Ａを酸素欠乏型の酸化物半導体とする場合、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すればよい。酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。
　また、酸化膜２３０ＡをＡＬＤ法によって成膜する場合は、Ｉｎを含むプリカーサ、Ｍを含むプリカーサ、およびＺｎを含むプリカーサを用いることができる。また、Ｉｎ、Ｍ、およびＺｎの内、２以上を含むプリカーサを用いてもよい。基板が投入された反応室内に上記プリカーサを順次、または同時に導入した後、酸化剤を導入する工程を繰り返すことで酸化膜２３０Ａを成膜してもよいし、各プリカーサの導入と酸化剤の導入を交互に行う工程を繰り返すことで酸化膜２３０Ａを成膜してもよい。
　本実施の形態では、酸化膜２３０Ａとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１、５：１：６、５：１：３、１０：１：３、または１：１：１［いずれも原子数比］のターゲット、またはＩｎ−Ｚｎ酸化物、インジウム酸化物などのターゲットを用いて成膜することができる。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０に求められる特性に合わせて形成するとよい。
　次に、加熱処理を行ってもよい。加熱処理は、上述した加熱処理条件を用いることができる。加熱処理によって、酸化膜２３０Ａ中の水素や水などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
　次に、酸化膜２３０Ａ上にマスク２３２（マスク２３２ａ、およびマスク２３２ｂ）を形成する（図２Ａ乃至図２Ｄ参照。）。マスク２３２ａは、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金を含む材料であることが好ましい。例えば、マスク２３２ａとして、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。なお、マスク２３２ａの形成は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
　また、マスク２３２ａとして、炭素を含む絶縁体を用いてもよい。また、マスク２３２ａは、上記金属元素を含む材料と、上記金属元素を含む材料上の炭素を含む絶縁体を含む積層構造を有していてもよい。
　マスク２３２ｂとして、レジストマスクを用いることができる。
　マスク２３２ａ、およびマスク２３２ｂの形成はリソグラフィー法を用いて行えばよい。
　リソグラフィー法では、まず、マスク２３２ａとなる材料を含む膜上にレジストを形成し、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクからなるマスク２３２ｂを形成する。次に、マスク２３２ｂを介してマスク２３２ａとなる材料を含む膜をエッチング処理することでマスク２３２ａを形成することができる。マスク２３２ａの形成には、ドライエッチング法やウエットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、マスク２３２ｂの形成は、例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ　Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することで行えばよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、レジスト上に直接描画を行うため、上述のレジスト露光用のマスクは不要となる。なお、マスク２３２ｂは、アッシングなどのドライエッチング処理を行う、ウエットエッチング処理を行う、ドライエッチング処理後にウエットエッチング処理を行う、またはウエットエッチング処理後にドライエッチング処理を行う、などで、除去することができる。
　次に、マスク２３２を用いて、酸化膜２３０Ａをエッチングすることで酸化物２３０Ｂを形成する（図３Ａ乃至図３Ｄ参照。）。酸化物２３０Ｂ形成は、マスク２３２ｂを除去してから行ってもよいし、マスク２３２ｂを残したまま行ってもよい。後者の場合、エッチング中にマスク２３２ｂが消失することがある。また、当該加工処理にて、絶縁体２２４の一部が除去される場合がある。酸化膜２３０Ａのエッチング後にマスク２３２ａをエッチングにより除去する。
　ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）エッチング装置などを用いることができる。
　ここで、酸化物２３０Ｂは、少なくとも一部が導電体２０５と重なるように形成する。また、酸化物２３０Ｂの側面は、絶縁体２２２の上面、または基板の上面に対し、テーパー形状を有することが好ましい。酸化物２３０Ｂの側面が、絶縁体２２２の上面、または基板の上面に対し、テーパー形状を有することで、後工程において酸化物２３０Ｂの側面への膜の形成、あるいは側面に形成された膜の除去を容易に行うことができる。
　また、酸化物２３０Ｂの側面と上面との間に、湾曲面を有する。つまり、側面の端部と上面の端部は、湾曲していることが好ましい（以下、ラウンド状ともいう）。湾曲面は、例えば、酸化物２３０Ｂの端部において、曲率半径が、３ｎｍ以上１０ｎｍ以下、好ましくは、５ｎｍ以上６ｎｍ以下とする。端部に角を有さないことで、以降の成膜工程における膜の被覆性が向上する。
なお、酸化膜２３０Ａの加工は、マスク２３２を用い、ドライエッチング法やウエットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
また、上記ドライエッチングなどの処理を行うことによって、エッチングガスなどに起因した不純物が、酸化物２３０Ｂなどの側面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
　上記の不純物などを除去するために、洗浄を行う。洗浄方法としては、洗浄液など用いたウエット洗浄、プラズマを用いたプラズマ処理、または熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。
　ウエット洗浄としては、シュウ酸、リン酸、過酸化水素水、またはフッ化水素酸などを炭酸水または純水で希釈した水溶液を用いて洗浄処理を行ってもよい。または、上記水溶液、純水、または炭酸水を用いた超音波洗浄を行ってもよい。本実施の形態では、フッ化水素酸を純水で希釈した水溶液を用いた超音波洗浄を行う。
　続いて、加熱処理を行ってもよい。加熱処理の条件は、前述の加熱処理の条件を用いることができる。
　次に、絶縁体２２４、酸化物２３０Ｂ上に絶縁体２７２を成膜する（図４Ａ乃至図４Ｄ参照。）。なお、絶縁体２７２は、バリア性を有することが好ましく、酸化アルミニウム、酸化ハフニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化タングステン、酸化チタン、酸化タンタル、または酸化ニッケルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを含む絶縁体を成膜するとよい。また、アルミニウムおよびハフニウムの双方を含む絶縁体として、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることができる。また、Ｉｎの濃度が低減されたインジウム−ガリウム−亜鉛酸化物、またはＩｎを含まない金属酸化物などの金属酸化物を用いることができる。絶縁体２７２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
　また、絶縁体２７２は、２層以上の積層構造としてもよい。このとき、絶縁体２７２の各層は、互いに異なる材料でもよい。また、絶縁体２７２の各層は、互いに異なる方法で形成することができる。例えば、絶縁体２７２の下層としてスパッタリング法により形成された酸化アルミニウム、絶縁体２７２の上層としてＡＬＤ法により形成された酸化アルミニウムを用いることができる。
　次に、絶縁体２７２の上に、絶縁体２８０を成膜する（図５Ａ乃至図５Ｄ参照。）。絶縁体２８０は、比誘電率の低い絶縁体を有することが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。また、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。絶縁体２８０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。または、スピンコート法、ディップ法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）、ドクターナイフ法、ロールコーター法、またはカーテンコーター法などを用いて行うことができる。
　また、絶縁体２８０は、２層以上の積層構造としてもよい。このとき、絶縁体２８０の各層は、互いに異なる材料でもよい。また、絶縁体２８０の各層は、互いに異なる方法で形成することができる。
　本実施の形態では、絶縁体２８０の下層として、スパッタリング法によって酸化シリコンを成膜し、絶縁体２８０の上層として、ＣＶＤ法によって酸化窒化シリコンを成膜する。絶縁体２８０の下層の形成にスパッタリング法を用いることで、絶縁体２８０中の水素濃度を低減できるため、好ましい。また、絶縁体２８０の上層の形成にＣＶＤ法を用いることで被覆性よく絶縁体２８０を形成できるため好ましい。
　なお、絶縁体２８０は、上面が平坦性を有するように形成することが好ましい。例えば、絶縁体２８０は、成膜した直後に上面が平坦性を有していてもよい。または、例えば、絶縁体２８０は、成膜後に基板裏面などの基準面と平行になるよう絶縁体などを上面から除去していくことで平坦性を有してもよい。このような処理を、平坦化処理と呼び、得られる膜を平坦化膜と呼ぶ場合がある。平坦化処理としては、ＣＭＰ処理、ドライエッチング処理などがある。本実施の形態では、平坦化処理として、ＣＭＰ処理を用いる。ただし、絶縁体２８０の上面は必ずしも平坦性を有さなくてもよい。
　次に、少なくとも導電体２０５と重なる領域を有するように、絶縁体２８０に対して加工処理を行い、開口２４５を形成する（図６Ａ乃至図６Ｄ参照。）。開口の形成にはレジストマスク、またはハードマスクを用いて、ウエットエッチング法、またはドライエッチング法を用いることができる。ただし、微細加工が可能な点、また絶縁体２８０の側面を概略垂直に加工できる点からドライエッチング法を用いるほうが好ましい。また、また、絶縁体２８０の加工において、絶縁体２７２は、エッチングストッパとして機能することが好ましい。
　次に、開口２４５内の絶縁体２７２に対して加工処理を行う（図７Ａ乃至図７Ｄ参照。）。該加工では、酸化物２３０Ｂの側面に設けられた絶縁体２７２を除去する必要があるため、等方性エッチングが可能なウエットエッチングや、プラズマエッチングを用いることが好ましい。該加工により、酸化物２３０Ｂの上面と側面、および絶縁体２２４の表面の一部が露出する。また、該加工により絶縁体２２４の一部がエッチングされ、絶縁体２２４が薄くなる、または絶縁体２２２の一部が露出する場合がある。また、該加工にハードマスクを用いる場合、加工により、ハードマスクも除去されることが好ましい。一方、絶縁体２８０上にハードマスクは残っていてもよく、その場合、後工程の導電体２６０などの研磨工程にて除去すればよい。
　次に、開口２４５内の酸化物２３０Ｂに対して加工処理を行い、酸化物２３０ａを形成する（図８Ａ乃至図８Ｄ参照。）。該加工では、ウエットエッチング法、またはドライエッチング法を用いることができる。ただし、該加工では、酸化物２３０Ｂに対する異方性エッチング、および加工後の酸化物２３０ａの膜厚制御が要求されることから、加工における制御性に優れたドライエッチング法を用いるほうが好ましい。図８Ｂに示すように、該加工により、凹部を有する酸化物２３０ａが形成される。開口２４５内での酸化物２３０ａの膜厚は、５ｎｍ以上１００ｎｍ以下、好ましくは、１０ｎｍ以上５０ｎｍ以下、より好ましくは、１５ｎｍ以上３０ｎｍ以下とする。また、該加工により絶縁体２２４の一部がエッチングされ、絶縁体２２４が薄くなる、または絶縁体２２２の一部が露出する場合がある。
　なお、後工程にて形成される導電体２６０は、開口２４５内、すなわち酸化物２３０ａの凹部内に自己整合的に配置される。
　ここで、加熱処理を行うことが好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、加熱処理は、窒素または不活性ガス雰囲気で行う。また、該加熱処理を、酸素を含む雰囲気で行ってもよい。例えば、窒素または不活性ガスに加えて、酸素を含む雰囲気で行ってもよい。また、加熱処理は減圧状態で行ってもよい。例えば、加熱処理として、窒素雰囲気にて４００℃の温度で１時間の処理を行う。
　該加熱処理により、酸化物２３０ａに含まれる水素や水などの不純物を除去することができる。また、上記加工におけるドライエッチングにて酸化物２３０ａに生じたダメージを回復することができる。また、酸素を含む雰囲気で加熱処理を行った場合、酸化物２３０ａに酸素を添加することができる。また、該加熱処理により、絶縁体２２４に含まれる酸素が酸化物２３０ａに拡散する場合がある。
　また、窒素または不活性ガス雰囲気で加熱処理した後に、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理を行ってもよい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。
　次に、開口２４５内において、絶縁体２２４の側面、酸化物２３０ａの下部表面、および側面、絶縁体２７２の側面、および絶縁体２８０の側面と接する領域を有するように、絶縁体２８０上に酸化膜２３０ｂＡを形成する（図９Ａ乃至図９Ｄ参照）。なお、図９Ｃでは、酸化膜２３０ｂＡは絶縁体２２２と接するように形成される例を示しているが、本実施の形態はこれに限らない。酸化物２３０ａの形成において絶縁体２２４が酸化物２３０ａと重畳しない領域においても除去されず残っている場合、酸化膜２３０ｂＡは絶縁体２２４の表面にも接して形成される。
　酸化膜２３０ｂＡの形成は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。酸化物２３０ｂに求める特性に合わせて、酸化膜２３０Ａと同様の成膜方法を用いて、酸化膜２３０ｂＡを成膜すればよい。本実施の形態では、酸化膜２３０ｂＡとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１、または１：３：４［いずれも原子数比］のターゲットを用いて成膜することができる。
　尚、酸化膜２３０ｂＡは、積層としてもよい。例えば、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて酸化物２３０ｂの下層となる酸化膜を成膜して、連続してＩｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて酸化物２３０ｂの上層となる酸化膜を成膜してもよい。
　続いて、酸化膜２３０ｂＡ上に、絶縁体２５０Ａを成膜する（図９Ａ乃至図９Ｄ参照。）。
　絶縁体２５０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて成膜することができる。絶縁体２５０Ａとして、ＣＶＤ法により、酸化窒化シリコンを成膜することが好ましい。なお、絶縁体２５０Ａを成膜する際の成膜温度は、３５０℃以上４５０℃未満、特に４００℃前後とすることが好ましい。絶縁体２５０Ａを、４００℃で成膜することで、不純物が少ない絶縁体を成膜することができる。
　なお、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させ、当該酸素プラズマに絶縁体２５０Ａを曝すことで、絶縁体２５０Ａ、へ酸素を導入することができる。
　また、加熱処理を行ってもよい。加熱処理は、前述の加熱処理条件を用いることができる。当該加熱処理によって、絶縁体２５０Ａの水分濃度および水素濃度を低減させることができる。
　続いて、導電膜２６０ａＡ、および導電膜２６０ｂＡを順次成膜する（図９Ａ乃至図９Ｄ参照。）。導電膜２６０ａＡ、および導電膜２６０ｂＡは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて成膜することができる。導電膜２６０ａＡとして、窒化チタンを成膜し、導電膜２６０ｂＡとして、タングステンを成膜してもよい。
　導電膜２６０ａＡとして、ＣＶＤ法、またはスパッタリング法により、金属窒化物を形成するとよい。導電膜２６０ａＡに金属窒化物を用いることにより、絶縁体２５０Ａが有する酸素により、導電膜２６０ｂＡが酸化して導電率が低下することを防ぐことができる。
　また、導電膜２６０ｂＡとして、低抵抗の金属膜を積層することで、駆動電圧が小さなトランジスタを提供することができる。
　続いて、加熱処理を行うことができる。加熱処理は、前述の加熱処理条件を用いることができる。なお、加熱処理は行わなくてもよい場合がある。
　次に、導電膜２６０ｂＡ、導電膜２６０ａＡ、絶縁体２５０Ａ、および酸化膜２３０ｂＡを、絶縁体２８０が露出するまで研磨し、導電体２６０ａＢ、導電体２６０ｂＢ、絶縁体２５０Ｂ、および酸化物２３０ｂＢを形成する（図１０Ａ乃至図１０Ｄ参照。）。上記研磨には、ＣＭＰ法を用いることができる。該研磨により、導電体２６０ａＢ、導電体２６０ｂＢ、絶縁体２５０Ｂ、および酸化物２３０ｂＢの上面を、絶縁体２８０の上面と概略一致させることができる。
　次に、導電体２６０ａＢ、導電体２６０ｂＢ、絶縁体２５０Ｂ、および酸化物２３０ｂＢの上面が酸化物２３０ａの上部表面よりも低くなるように加工し、導電体２６０ａ、および導電体２６０ｂを有する導電体２６０、絶縁体２５０、および酸化物２３０ｂを形成する（図１１Ａ乃至図１１Ｄ参照。）。該加工では、ウエットエッチング法、またはドライエッチング法を用いることができる。ただし、該加工では、導電体２６０ａＢ、導電体２６０ｂＢ、絶縁体２５０Ｂ、および酸化物２３０ｂＢに対する異方性エッチング、および加工後の導電体２６０、絶縁体２５０、および酸化物２３０ｂの膜厚制御が要求されることから、加工における制御性に優れたドライエッチング法を用いるほうが好ましい。開口２４５内において、酸化物２３０ａと重畳する導電体２６０の膜厚は、２０ｎｍ以上２００ｎｍ以下、好ましくは、３０ｎｍ以上１５０ｎｍ以下、より好ましくは、４０ｎｍ以上８０ｎｍ以下とする。
　このとき、導電体２６０は、少なくとも一部が、導電体２０５、および酸化物２３０ａと重なるように形成される。導電体２６０のチャネル長方向の幅（ゲート長ともいう）は、酸化物２３０ａに設けられる開口２４５の幅と、酸化物２３０ｂの厚さと、絶縁体２５０の厚さにより、決定される。トランジスタ２００、または半導体装置に要求される性能に応じて、上記の幅や厚さを調整し、所望の幅を有する導電体２６０を形成することができる。
このようにして、導電体２６０は、開口２４５に埋め込まれるように形成される。導電体２６０の形成は、リソグラフィー法を用いることなく自己整合的に行われるので、導電体２６０の位置合わせのマージンを設ける必要がない。よって、トランジスタ２００の占有面積の縮小を図り、半導体装置の微細化、高集積化を図ることができる。また、リソグラフィー工程が不要となるので工程簡略化による生産性の向上が見込まれる。
また、半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体２６０の導電性が下がらないようにする必要がある。そのために導電体２６０の膜厚を大きくすると、導電体２６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体２６０を開口２４５に埋め込むように設けるため、導電体２６０をアスペクト比の高い形状にしても、工程中に導電体２６０を倒壊させることなく、形成することができる。
　次に、導電体２６０、絶縁体２５０、酸化物２３０ｂ、および絶縁体２８０を覆うように絶縁膜２６２Ａを形成する（図１２Ａ乃至図１２Ｄ参照。）。特に、絶縁膜２６２Ａは、開口２４５内において導電体２６０、絶縁体２５０、および酸化物２３０ｂの上面と接するように設けられることが好ましい。絶縁膜２６２Ａは、絶縁性バリア膜であることが好ましく、例えば、絶縁膜２６２Ａとして、酸化ハフニウム、窒化シリコンなどを用いることができる。また、絶縁膜２６２Ａとして、酸化アルミニウムを用いてもよい。絶縁膜２６２Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
　次に、絶縁膜２６２Ａを、絶縁体２７２が露出するまで研磨し、絶縁体２６２を形成する（図１３Ａ乃至図１３Ｄ参照。）。上記研磨には、ＣＭＰ法を用いることができる。該研磨により、絶縁体２６２の上面は、絶縁体２７２、および絶縁体２８０の上面と概略一致することが好ましい。また、該研磨により、開口２４５は、導電体２６０、絶縁体２５０、および酸化物２３０ｂと、導電体２６０、絶縁体２５０、および酸化物２３０ｂ上に形成された絶縁体２６２により充填される。開口２４５内において、導電体２６０と重畳する絶縁体２６２の膜厚は、１０ｎｍ以上１００ｎｍ以下、好ましくは、２０ｎｍ以上５０ｎｍ以下とする。ただし、絶縁体２６２は上記膜厚に限定されず、後工程でのエッチングにおいて、エッチングストッパとして機能すればよい。
　なお、上記研磨は、必ずしも絶縁体２７２が露出するまで行う必要は無い。少なくとも絶縁体２８０上の絶縁膜２６２Ａが消失し、絶縁体２８０が露出するまで行えばよい。また、絶縁体２７２が消失し、酸化物２３０ａが露出するまで研磨を行ってもよい。
　次に、絶縁体２７２、および絶縁体２８０上に絶縁体２８１を形成する（図１４Ａ乃至図１４Ｄ参照。）。絶縁体２８１は、絶縁体２８０と同様の装置を用い、同様の材料を用いて形成することができる。例えば、ＣＶＤ法を用いて、酸化窒化シリコンを含む絶縁体２８１を形成する。
　次に、絶縁体２８１、絶縁体２７２、および絶縁体２８０を、リソグラフィー法を用いて加工し、酸化物２３０ａを露出する開口２９０を形成する（図１５Ａ乃至図１５Ｄ参照。）。
　次に、開口２９０内、および絶縁体２８１上に絶縁膜２４１Ａを成膜する（図１６Ａ乃至図１６Ｄ参照。）。絶縁膜２４１Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁膜２４１Ａとしては、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、ＡＬＤ法によって、酸化アルミニウムまたは窒化シリコンを成膜することが好ましい。
　次に、絶縁膜２４１Ａを異方性エッチングして絶縁体２４１（絶縁体２４１ａ、絶縁体２４１ｂ、および絶縁体２４１ｃ）を形成する（図１７Ａ乃至図１７Ｄ参照。）。異方性エッチングは、例えばドライエッチング法などを行えばよい。このとき、絶縁膜２４１Ａのエッチングレートに対して、絶縁体２６２のエッチングレートが遅くなる条件を用いることが好ましい。また、絶縁体２６２と絶縁膜２４１Ａは、異なる材料とすることが好ましい。一方、絶縁体２６２の膜厚が十分大きく、絶縁体２４１の形成により導電体２６０が露出しない場合は、上記に限らない。その場合、絶縁体２６２と絶縁膜２４１Ａを同じ材料としてもよい。開口２９０の側壁部をこのような構成とすることで、外方からの酸素の透過を抑制し、次に形成する酸化物２４３、および導電体２４０への酸素の拡散を抑制することができる。一方、開口２９０内にて酸化物２４３、および導電体２４０への酸素の拡散が起こらない場合、あるいは、酸化物２４３、および導電体２４０への酸素の拡散が、半導体装置の特性に与える影響が小さい、または影響を与えない場合、必ずしも絶縁体２４１を設ける必要は無い。
　次に、酸化膜２４３Ａを成膜する（図１８Ａ乃至図１８Ｄ参照。）。酸化膜２４３Ａとして、酸化膜２３０Ａに用いることができる材料を用いることができる。酸化膜２４３Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
　続いて、導電膜２４０Ａを成膜する（図１８Ａ乃至図１８Ｄ参照。）。導電膜２４０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて成膜することができる。導電膜２４０Ａとして、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電膜２４０Ａは、積層構造を有していてもよい。導電膜２４０Ａとして、例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、または酸化ルテニウムを含む第１の導電膜と、第１の導電膜上のタングステン、銅、またはアルミニウムを主成分とする導電性材料を含む第２の導電膜を含む構造としてもよい。
　酸化膜２４３Ａとして、低抵抗な材料、または導電膜２４０Ａと接することで低抵抗化する材料を用いることが好ましい。導電膜２４０Ａと接することで低抵抗化する材料とは、導電膜２４０Ａに含まれる水素などの不純物を吸収して低抵抗化する材料、および導電膜２４０Ａにより、該材料が有する酸素が引き抜かれることにより低抵抗化する材料の一方、または両方を意味する。このような材料として、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１、５：１：６、５：１：３、１０：１：３、または１：１：１［いずれも原子数比］のターゲットを用いて成膜された金属酸化物、またはＩｎ−Ｚｎ酸化物、インジウム酸化物、インジウム錫酸化物などの金属酸化物を用いることができる。また、酸化膜２４３Ａを、酸化物２３０ａと同じ材料とすることで、コンタクト抵抗の増加を抑制できるため、好ましい。
　次に、ＣＭＰ処理を行って、絶縁体２８１より上の層を除去し、酸化物２４３、および導電体２４０を形成する。ここで、絶縁体２８１が、導電膜２４０Ａ、および酸化膜２４３ＡのＣＭＰ処理に対するストッパーとして機能することが好ましい。なお、当該ＣＭＰ処理により、絶縁体２８１の一部が除去される場合がある。
　以上により、図１Ａ乃至図１Ｄに示すトランジスタ２００を有する半導体装置を作製することができる。
　本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、良好な周波数特性を有する半導体装置を提供することができる。または、本発明により、信頼性が良好な半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
　以上、本実施の形態に示す構成、構造、方法などは、他の実施の形態に示す構成、構造、方法などと適宜組み合わせて用いることができる。
＜半導体装置の変形例１＞
　以下では、図１９Ａ乃至図１９Ｄを用いて、先の＜半導体装置の構成例＞で示したものとは異なる、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。
　なお、図１９Ａ乃至図１９Ｄに示す半導体装置において、＜半導体装置の構成例＞に示した半導体装置（図１Ａ乃至図１Ｄ参照。）を構成する構造と同機能を有する構造には、同符号を付記する。
　以下、トランジスタ２００の構成について、図１９Ａ乃至図１９Ｄを用いて説明する。なお、本項目においても、トランジスタ２００の構成材料については＜半導体装置の構成例＞で詳細に説明した材料を用いることができる。
　先の＜半導体装置の構成例＞に示した半導体装置（図１Ａ乃至図１Ｄ参照。）では、トランジスタ２００が一つの半導体層に二つのトランジスタ（トランジスタ２００ａ、およびトランジスタ２００ｂ）を有している例を示したが、本発明はこれに限らない。図１９Ａ乃至図１９Ｄに示すようにトランジスタ２００は、一つの半導体層に一つのトランジスタ（トランジスタ２００ａ）を有していてもよい。
　このとき、トランジスタ２００ａのソースおよびドレインの一方は、酸化物２４３ａを介して導電体２４０ａと電気的に接続する。また、トランジスタ２００ａのソースおよびドレインの他方は、酸化物２４３ｂを介して導電体２４０ｂと電気的に接続する。
　トランジスタ２００ａのソースおよびドレインの一方は、導電体２４０ａの底面、および側面に設けられた酸化物２４３ａを介して導電体２４０ａと電気的に接続するため、導電体２４０ａと電気的に良好な接続を実現することが可能となる。また、トランジスタ２００ｂのソースおよびドレインの他方は、導電体２４０ｂの底面、および側面に設けられた酸化物２４３ｂを介して導電体２４０ｂと電気的に接続するため、導電体２４０ｂと電気的に良好な接続を実現することが可能となる。
　例えば、導電体２４０ａと電気的に接続するようにビット線として機能する導電体を設け、導電体２４０ｂと電気的に接続するように容量素子を設けることでトランジスタ２００ａを有する半導体装置は、記憶装置として機能することができる。
＜記憶装置＞
　上記トランジスタ２００と、トランジスタ２００と電気的に接続する容量素子１００を有する半導体装置をメモリセル６００として、記憶装置を構成することができる。図２０Ａ、図２０Ｂ、および図２１Ａ乃至図２１Ｃは、本発明の一態様に係る記憶装置、および記憶装置周辺の上面図および断面図である。
　図２０Ａは、記憶装置の上面図である。また、図２０Ｂ、図２１Ａ乃至図２１Ｃは、当該記憶装置の断面図である。ここで、図２０Ｂは、図２０ＡにＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図２１Ａは、図２０ＡにＡ３−Ａ４の一点鎖線で示す部位の断面図であり、導電体２６０の延びる方向のチャネル形成領域の断面図である。なお、図２１Ａは、トランジスタ２００のチャネル幅方向の断面を表している。また、図２１Ｂは、図２０ＡにＡ５−Ａ６の一点鎖線で示す部位の断面図である。また、図２１Ｃは、図２０ＡにＡ７−Ａ８の一点鎖線で示す部位の断面図である。なお、図２０Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
　図２０Ｂに示すように、導電体２４０、酸化物２４３、絶縁体２４１、および絶縁体２８１上に絶縁体２８２が設けられ、絶縁体２８２に埋め込まれるように導電体２４６が設けられる。導電体２４６は、導電体２４０ａと電気的に接続し、後述する配線ＢＬとして機能することができる。また、絶縁体２８２、および導電体２４６上に絶縁体２８３が設けられ、絶縁体２８２、および絶縁体２８３に埋め込まれるように導電体２４７が設けられる。図２０Ｂにおいて、２つの導電体２４７が設けられており、それぞれ導電体２４０ｂ、および導電体２４０ｃと電気的に接続する。容量素子１００ａ、および容量素子１００ｂは、導電体２４７、および絶縁体２８３上に設けられ、それぞれ導電体２４７を介して、導電体２４０ｂ、および導電体２４０ｃと電気的に接続する。また、容量素子１００ａ、および容量素子１００ｂを覆うように、絶縁体２８３上に絶縁体２８４が設けられる。
　絶縁体２８２、絶縁体２８３、および絶縁体２８４には、絶縁体２１６、絶縁体２８０、および絶縁体２８１に用いることができる材料を用いることができる。また、導電体２４６、および導電体２４７には、導電体２０５、導電体２６０、または導電体２４０などに用いることができる導電体を用いることができる。また、導電体２４６、または導電体２４７は、積層構造であってもよい。例えば、導電体２４６、または導電体２４７は、チタン、窒化チタン、タンタル、または窒化タンタルを主成分とする導電性材料と、タングステン、銅、またはアルミニウムを主成分とする導電性材料と、の積層構造としてもよい。また、導電体２４６、または導電体２４７は、単層構造としてもよいし、３層以上の積層構造としてもよい。
［容量素子１００］
　図２０Ｂ、および図２１Ｃに示すように、容量素子１００ａは、トランジスタ２００ａと重畳する領域を有するように設ける。同様に、容量素子１００ｂは、トランジスタ２００ｂと重畳する領域を有するように設ける。また、図２１Ｃは、図２０ＡにＡ７−Ａ８の一点鎖線で示す部位の断面図であり、容量素子１００ａと導電体２４０ａとの接続部における断面図である。図２１Ｃでは、容量素子１００ａが、導電体２４７を介して導電体２４０ａと電気的に接続する例を示している。なお、容量素子１００ｂは、容量素子１００ａが有する構造と、それぞれ対応する構造を有する。以下において、容量素子１００ａ、および容量素子１００ｂを容量素子１００として、その詳細な構造について説明する。特にことわりが無い限り容量素子１００ａ、および容量素子１００ｂについては、容量素子１００の説明を参酌することができる。
　容量素子１００は、導電体１１０、絶縁体１３０、絶縁体１３０上の導電体１２０を有する。
　容量素子１００は、下部電極（第１の端子と呼ぶ場合もある）として機能する導電体１１０と、上部電極（第２の端子と呼ぶ場合もある）として機能する導電体１２０が、誘電体として機能する絶縁体１３０を挟んで対向する構成である。
　容量素子１００は、トランジスタ２００の上方に設けられ、導電体１１０が、トランジスタ２００が有する導電体２４０と電気的に接続するように設けられる。
　導電体２４０、酸化物２４３、絶縁体２４１、および絶縁体２８１上に絶縁体２８２が設けられ、絶縁体２８２上に絶縁体２８３が設けられ、絶縁体２８２、および絶縁体２８３に埋め込まれるように導電体２４７が設けられる。導電体１１０は、導電体２４７、および絶縁体２８３上において、導電体２４７と電気的に接続するように設けられる。
　絶縁体１３０は、導電体１１０を覆うように、絶縁体２８３上に設けられる。
　導電体１２０は、絶縁体１３０上に設けられ、絶縁体１３０を介して、少なくとも導電体１１０の上面、および側面を覆うように設けられる。図２０Ｂ、および図２１Ｃに示すように、導電体１１０は、導電体２４７と直に接する底面と、筒状に形成された側面を有する。導電体１２０は、絶縁体１３０を介して、筒状の導電体１１０の内側、および外側を覆うように設けることで、容量素子１００を形成する。容量素子１００として、導電体１１０の内側、および外側に導電体１２０を設けることで、導電体１１０の内側、および外側を容量として用いることができる。
　容量素子１００は、導電体１１０の底面だけでなく、側面においても上部電極と下部電極とが誘電体を挟んで対向する構成となっており、単位面積当たりの静電容量を大きくすることができる。よって、導電体１１０の高さを高くするほど、容量素子１００の静電容量を大きくすることができる。さらに、筒状に形成された導電体１１０の内側、および外側の側面を容量に用いているため、導電体１１０の内側のみ、または外側のみを用いて容量を形成する場合に比べ、導電体１１０の高さを低くでき、導電体１１０、および容量素子１００を容易に形成することができる。このように容量素子１００の単位面積当たりの静電容量を大きくすることにより、半導体装置の微細化または高集積化を推し進めることができる。
　導電体１１０および導電体１２０は、導電体２０５、導電体２６０、または導電体２４０などに用いることができる導電体を用いればよい。導電体１１０および導電体１２０としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
　また、導電体１１０、または導電体１２０は、積層構造であってもよい。例えば、導電体１１０、または導電体１２０は、チタン、窒化チタン、タンタル、または窒化タンタルを主成分とする導電性材料と、タングステン、銅、またはアルミニウムを主成分とする導電性材料と、の積層構造としてもよい。また、導電体１１０、または導電体１２０は、単層構造としてもよいし、３層以上の積層構造としてもよい。導電体１２０は、隣り合う容量素子１００の共通の上部電極として用いることができる。また、導電体１２０は、後述する配線ＣＡＬとしての機能を兼ねることができる。
　また、絶縁体１３０は、誘電率の大きい絶縁体を用いることが好ましい。例えば、アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体を用いることができる。アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。
　また、絶縁体１３０は、積層構造であってもよい、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などから、２層以上を選び積層構造としても良い。例えば、ＡＬＤ法によって、酸化ハフニウム、酸化アルミニウムおよび酸化ハフニウムを順に成膜し、積層構造とすることが好ましい。酸化ハフニウムおよび酸化アルミニウムの膜厚は、それぞれ、０．５ｎｍ以上５ｎｍ以下とする。このような積層構造とすることで、容量値が大きく、かつ、リーク電流の小さな容量素子１００とすることができる。
＜メモリセル６００の構成例＞
　図２２乃至図２４にメモリセル６００の構成例について説明する。
　図２２、および図２３にメモリセル６００のレイアウト例を示す上面図、図２４に、ＤＲＡＭのメモリセルの回路構成例を示す。本明細書等において、１つのＯＳトランジスタと、１つの容量素子を有するメモリセルを用いたＤＲＡＭを、ＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）と呼ぶ場合がある。図２２乃至図２４に示す、メモリセル６００は、２つのメモリセルを有し、一方はトランジスタ２００ａ、および容量素子１００ａを有し、他方はトランジスタ２００ｂ、および容量素子１００ｂを有する。なお、トランジスタ２００ａと、トランジスタ２００ｂは、それぞれゲート（フロントゲートと呼ぶ場合がある。）、及びバックゲートを有する。メモリセル６００は、マトリクス状に配置されることでメモリセルアレイを形成する。
　図２２、および図２３に示すメモリセルアレイでは、メモリセル６００が有するトランジスタ２００ａ、およびトランジスタ２００ｂのチャネル長方向（酸化物２３０ａの長軸方向、または導電体２４０ａと導電体２４０ｂ、または導電体２４０ｃとを結ぶ方向ともいう）と、配線ＢＬが伸びる方向のなす角がゼロより大きく９０°未満となる例を示している。このとき、トランジスタ２００ａ、およびトランジスタ２００ｂのチャネル長方向と、配線ＷＬが伸びる方向のなす角がゼロより大きく９０°未満となる。別言すると、トランジスタ２００ａ、およびトランジスタ２００ｂのチャネル長方向は、配線ＢＬ、および配線ＷＬのいずれが延びる方向とも平行にならず、直交しない。
　図２２においては、メモリセルアレイ内の全てのメモリセル６００において、トランジスタ２００ａ、およびトランジスタ２００ｂのチャネル長方向が互いに平行となる例を示しているが、本実施の形態はこれに限らない。図２３に示すように、メモリセルアレイにおいて、少なくとも一つのメモリセル６００が有するトランジスタ２００ａ、およびトランジスタ２００ｂのチャネル長方向が、他のメモリセル６００が有するトランジスタ２００ａ、およびトランジスタ２００ｂのチャネル長方向と異なっていてもよい。図２３では、列毎にメモリセル６００が有するトランジスタ２００ａ、およびトランジスタ２００ｂのチャネル長方向が異なる例を示している。特に、行方向に隣り合うメモリセル６００が列方向、すなわち配線ＷＬが延びる方向に対して線対称となるように配置されている。
　トランジスタ２００ａの第１端子は、容量素子１００ａの第１端子と接続され、トランジスタ２００ｂの第１端子は、容量素子１００ｂの第１端子と接続され、トランジスタ２００ａの第２端子、およびトランジスタ２００ｂの第２端子は、配線ＢＬと接続され、トランジスタ２００ａのゲートと、トランジスタ２００ｂのゲートは、それぞれ異なる配線ＷＬと接続され、トランジスタ２００ａのバックゲートと、トランジスタ２００ｂのバックゲートは、それぞれ異なる配線ＢＧと接続されている。容量素子１００ａの第２端子、および容量素子１００ｂの第２端子は、それぞれ配線ＣＡＬと接続されている。なお、トランジスタ２００の第１端子は、ソースおよびドレインの一方として機能し、第２端子は、ソースおよびドレインの他方として機能する。
　ここで、容量素子１００ａの第２端子、および容量素子１００ｂの第２端子は、それぞれ共通の配線ＣＡＬと電気的に接続してもよいし、異なる配線ＣＡＬと電気的に接続してもよい。容量素子１００ａの第２端子、および容量素子１００ｂの第２端子がそれぞれ異なる配線ＣＡＬと電気的に接続する場合、配線ＣＡＬには互いに等しい電位が供給されてもよいし、異なる電位が供給されてもよい。
　配線ＢＬは、ビット線として機能し、配線ＷＬは、ワード線として機能する。配線ＣＡＬは、容量素子１００ａの第２端子、および容量素子１００ｂの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧは、トランジスタ２００ａ、またはトランジスタ２００ｂのバックゲートに電位を印加するための配線として機能する。配線ＢＧに任意の電位を印加することによって、トランジスタ２００ａ、またはトランジスタ２００ｂのしきい値電圧を増減することができる。
　なお、メモリセル６００は、図２４に示すものに限定されず、回路構成の変更を行うことができる。例えば、メモリセル６００は、トランジスタ２００ａ、およびトランジスタ２００ｂが、バックゲートを有さないトランジスタで構成されたメモリセルとしてもよい。このとき、配線ＢＧは省略することができる。メモリセル、またはメモリセルアレイに求められる特性に合わせて適宜選択することができる。
　メモリセル６００が有するトランジスタ２００ａ、およびトランジスタ２００ｂとしてＯＳトランジスタを用いることによって、トランジスタ２００ａ、およびトランジスタ２００ｂのリーク電流を非常に低くすることができる。つまり、書き込んだデータをトランジスタ２００ａ、およびトランジスタ２００ｂによって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル６００に対して多値データ、又はアナログデータを保持することができる。
＜メモリセル６００の変形例＞
　上記では、メモリセル６００が２つのトランジスタと２つの容量素子を有する例を示したが、本実施の形態はこれに限らない。メモリセル６００は、１つのトランジスタと１つの容量素子を有していてもよい。また、メモリセル６００は、３つ以上のトランジスタと、３つ以上の容量素子を有していてもよい。
　メモリセル６００が、１つのトランジスタと１つの容量素子を有する場合、メモリセル６００として、図１９Ａ乃至図１９Ｄに示したトランジスタ２００を用いることができる。図１９Ａ乃至図１９Ｄに示したトランジスタ２００の導電体２４０ａにビット線として機能する導電体２４６を電気的に接続し、導電体２４０ｂに導電体２４７を介して容量素子１００を電気的に接続することでメモリセルを構成することができる。
　図２５Ａ、および図２５Ｂに、メモリセル６００が、３つ以上のトランジスタと、３つ以上の容量素子を有する例を示す。図２５Ａ、および図２５Ｂに示すメモリセル６００は、複数のトランジスタ２００ａ、トランジスタ２００ｂ、容量素子１００ａ、および容量素子１００ｂを有する。ここで、配線ＢＬを間に挟む一対のトランジスタ２００ａ、およびトランジスタ２００ｂと、該トランジスタ２００ａ、およびトランジスタ２００ｂそれぞれと電気的に接続する容量素子１００ａ、および容量素子１００ｂをまとめてメモリユニット６０２とする。図２５Ａ、および図２５Ｂに示すメモリセル６００は、ｎ個のメモリユニット（メモリユニット６０２＿１乃至メモリユニット６０２＿ｎ）（ｎは２以上の整数）を有する。また、メモリユニット６０２＿１乃至メモリユニット６０２＿ｎは、それぞれトランジスタ２００ａ、トランジスタ２００ｂ、容量素子１００ａ、および容量素子１００ｂ（トランジスタ２００ａ＿１乃至トランジスタ２００ａ＿ｎ、トランジスタ２００ｂ＿１乃至トランジスタ２００ｂ＿ｎ、容量素子１００ａ＿１乃至容量素子１００ａ＿ｎ、および容量素子１００ｂ＿１乃至容量素子１００ｂ＿ｎ）を有する。すなわち、図２５Ａ、および図２５Ｂが示すメモリセル６００は、２ｎ個のトランジスタ２００と、２ｎ個の容量素子１００を有する。
　各メモリユニット６０２が有するトランジスタ２００ａ、およびトランジスタ２００ｂは、共通の配線ＢＬと電気的に接続する。また、各メモリユニット６０２は、共通の配線ＢＬと電気的に接続してもよいし、それぞれ電気的に独立した配線ＢＬと電気的に接続してもよい。
　各メモリユニット６０２の間には導電体２０７、および導電体２６４を設けることが好ましい。導電体２０７、および導電体２６４に印加する電圧を制御することで、メモリセル６００内で隣り合うメモリユニット６０２間の電流の流れ（リーク電流ともいう）を抑制できる。導電体２０７、および導電体２６４は、それぞれ導電体２０５、および導電体２６０の作製工程において作製することができる。
＜記憶装置の構成例＞
　図２６にＯＳメモリ装置の構成の一例を示す。記憶装置１４００は、メモリセルアレイ１４７０、および周辺回路を有する。周辺回路は、行回路１４２０、列回路１４３０、出力回路１４４０、コントロールロジック回路１４６０を有する。また、周辺回路に、トランジスタ２００のバックゲートに印加する電位を制御するバックゲート制御回路１４２５を設けてもよい。バックゲート制御回路１４２５は、行回路１４２０の一部とみなすことができる。
　列回路１４３０は、例えば、列デコーダ１４３１、プリチャージ回路１４３２、センスアンプ１４３３、および書き込み回路１４３４等を有する。プリチャージ回路１４３２は、配線をプリチャージする機能を有する。センスアンプ１４３３は、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ１４７０が有するメモリセルに接続されている配線である。増幅されたデータ信号は、出力回路１４４０を介して、データ信号ＲＤＡＴＡとして記憶装置１４００の外部に出力される。また、行回路１４２０は、例えば、行デコーダ１４２１、ワード線ドライバ回路１４２２等を有し、アクセスする行を選択することができる。
　記憶装置１４００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路用の高電源電圧（ＶＤＤ）、メモリセルアレイ１４７０用の高電源電圧（ＶＩＬ）が供給される。また、記憶装置１４００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、行デコーダ１４２１および列デコーダ１４３１に入力され、ＷＤＡＴＡは書き込み回路１４３４に入力される。
　コントロールロジック回路１４６０は、外部からの入力信号（ＣＥ、ＷＥ、ＲＥ）を処理して、行デコーダ、列デコーダの制御信号を生成する。ＣＥは、チップイネーブル信号であり、ＷＥは、書き込みイネーブル信号であり、ＲＥは、読み出しイネーブル信号である。コントロールロジック回路１４６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
　メモリセルアレイ１４７０は、行列状に配置された、複数個のメモリセル６００と、複数の配線を有する。なお、メモリセルアレイ１４７０と行回路１４２０とを接続している配線の数は、メモリセル６００の構成、一列に有するメモリセル６００の数などによって決まる。また、メモリセルアレイ１４７０と列回路１４３０とを接続している配線の数は、メモリセル６００の構成、一行に有するメモリセル６００の数などによって決まる。
　なお、図２６において、メモリセルアレイ１４７０と周辺回路を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、周辺回路、または少なくともその一部の上に、メモリセルアレイ１４７０が重なるように設けられてもよい。このとき、周辺回路、または少なくともその一部は、酸化物半導体を有するＯＳトランジスタ、またはシリコントランジスタにより構成されることが好ましい。すなわち、ＯＳトランジスタ上にＯＳトランジスタを積層して設ける構成や、シリコントランジスタ上にＯＳトランジスタを積層して設ける構成とすることが好ましい。例えば、シリコントランジスタにより構成されるセンスアンプの上に、ＯＳトランジスタにより構成されるメモリセルアレイ１４７０が積層して設けられ、該センスアンプとメモリセルアレイ１４７０が互いに重なる領域を有するように設けられる構成にしてもよい。
　図２７は、トランジスタ２００、および容量素子１００を有するメモリセル６００がトランジスタ３００の上方に設けられる例を示す。メモリセル６００は、メモリセルアレイ１４７０の一部とみなすことができ、トランジスタ３００は、周辺回路の一部、例えばセンスアンプの一部とみなすことができる。
　図２７に示す半導体装置において、配線１００１はトランジスタ３００のソースと電気的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続され、配線１００７はトランジスタ３００のゲートと電気的に接続されている。また、配線１００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線１００４はトランジスタ２００の第１のゲートと電気的に接続され、配線１００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線１００５は容量素子１００の電極の他方と電気的に接続されている。また、配線１００３を配線１００１、配線１００２、または配線１００７と電気的に接続する構成にしてもよい。
［トランジスタ３００］
　トランジスタ３００は、基板３１１上に設けられ、ゲート電極として機能する導電体３１６、ゲート絶縁体として機能する絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
　ここで、半導体領域３１３の上に絶縁体３１５が配置され、絶縁体３１５の上に導電体３１６が配置される。また、同じ層に形成されるトランジスタ３００は、素子分離絶縁層として機能する絶縁体３１２によって、電気的に分離されている。絶縁体３１２は、後述する絶縁体３２６などと同様の絶縁体を用いることができる。トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
　基板３１１は、半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
　低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
　ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
　なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
　ここで、図２７に示すトランジスタ３００はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
　なお、図２７に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
　また、図２７に示すように半導体装置は、トランジスタ３００と、トランジスタ２００とを、積層して設けている。例えば、トランジスタ３００をシリコン系半導体材料で形成し、トランジスタ２００を酸化物半導体で形成することができる。このように、図２７に示す半導体装置は、シリコン系半導体材料と、酸化物半導体とを、ことなるレイヤーに混載して形成することが可能である。また、図２７に示す半導体装置は、シリコン系半導体材料で用いる製造装置と同様のプロセスで作製することが可能であり、高集積化することも可能である。
［配線層］
　各構造体の間には、層間膜、配線、およびプラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
　例えば、トランジスタ３００上には、層間膜として、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には、配線１００１、配線１００２、配線１００７などと電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能する。
　また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体３２２の上面は、平坦性を高めるためにＣＭＰ法等を用いた平坦化処理により平坦化されていてもよい。
　絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図２７において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能する。例えば、図２７に示すように、導電体３５６は、配線１００１とトランジスタ３００のソースを接続する配線、配線１００２とトランジスタ３００のドレインを接続する配線、および配線１００７とトランジスタ３００のゲートを接続する配線の少なくとも一として機能させることができる。
　絶縁体３５４の上に絶縁体３６０が配置され、絶縁体３６０の上に絶縁体３６２が配置され、絶縁体３６２の上に絶縁体２１１が配置され、メモリセル６００が配置される。
　また、トランジスタ３００をセンスアンプの一部として用いる場合、配線１００３と、配線１００１、配線１００２、および配線１００７の少なくとも一以上が接続される構成にしてもよい。このような構成にすることで、トランジスタ２００とトランジスタ３００を接続する配線の距離を、当該配線をトランジスタ２００の上で引き回した場合と比較して、短くすることができる。
　また、メモリセル６００の上に、配線層を設けてもよい。
　なお、層間膜として用いることができる絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。例えば、層間膜として機能する絶縁体は、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
　例えば、絶縁体３２０、絶縁体３２２、絶縁体３２６、絶縁体３５２、絶縁体３５４、絶縁体３６２等は、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
　配線、プラグに用いることができる導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
　例えば、導電体３２８、導電体３３０、導電体３５６等としては、上記の材料で形成される金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
　以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置を微細化または高集積化させることができる。または、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
　なお、図２７において、基板３１１にチャネル形成領域が形成されるトランジスタ３００を設ける例について示したが、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、図２８に示すように、トランジスタ２００の下に酸化物半導体を有するトランジスタ４００を設ける構成にしてもよい。図２８に示す半導体装置は、トランジスタ３００の代わりにトランジスタ４００が設けられること以外は、図２７に示す半導体装置と同様の構成を有する。
　図２８に示す半導体装置は、図２７に示す半導体装置と異なり、基板３１１と絶縁体３５２の間に、絶縁体４１１、絶縁体４１２、絶縁体４１４、絶縁体４８０、および絶縁体４８１と、これらの層の中に形成されるトランジスタ４００と、トランジスタ４００と電気的に接続し、プラグとして機能する酸化物４４３、および導電体４４０と、酸化物４４３の側面に設けられた絶縁体４４１と、を有する。また、トランジスタ４００は、その構成要素の一部として、絶縁体４１６、絶縁体４２２、絶縁体４２４、および絶縁体４７２を有する。ここで、絶縁体４１１は絶縁体２１１と、絶縁体４１２は絶縁体２１２と、絶縁体４１４は絶縁体２１４と、絶縁体４１６は絶縁体２１６と、絶縁体４２２は絶縁体２２２と、絶縁体４８０は絶縁体２８０と、絶縁体４８１は絶縁体２８１と、トランジスタ４００はトランジスタ２００と、酸化物４４３は酸化物２４３と、導電体４４０は導電体２４０と、絶縁体４４１は絶縁体２４１と、それぞれ対応する。また、絶縁体４１６、絶縁体４２２、絶縁体４２４、および絶縁体４７２は、それぞれ絶縁体２１６、絶縁体２２２、絶縁体２２４、および絶縁体２７２と対応する。
　つまり、トランジスタ４００およびトランジスタ４００を含む層は、上述のトランジスタ２００およびトランジスタ２００を含む層と同様の構成を有する。よって、トランジスタ４００およびトランジスタ４００を含む層の詳細については、上述の記載を参酌することができる。
　なお、絶縁体４８１、絶縁体４７２、および絶縁体４８０に形成された開口に埋め込まれるように、酸化物４４３、導電体４４０、および絶縁体４４１が設けられる。酸化物４４３、および導電体４４０は、配線１００１とトランジスタ４００のソースを接続するプラグ、または配線１００２とトランジスタ４００のドレインを接続するプラグ、として機能する。また、配線１００７とトランジスタ４００のゲートを接続するプラグとして酸化物４４３、および導電体４４０を設けてもよい。
　また、メモリセルアレイ１４７０が、センスアンプと重なるように設けられる構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減することができる。
　なお、本実施の形態に示す、周辺回路、およびメモリセルアレイ１４７０等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。
　例えば、図２４において、配線ＣＡＬと電気的に接続される容量素子１００ａの第２端子、および容量素子１００ｂの第２端子は、それぞれ異なる配線ＣＡＬと接続してもよいし、容量素子１００ａの第２端子、および容量素子１００ｂの第２端子が共通の配線ＣＡＬと電気的に接続してもよい。例えば、容量素子１００ａの第２端子、および容量素子１００ｂの第２端子が一つの導電体により構成されてもよい。また、隣り合うメモリセル６００が有する容量素子１００の第２端子は、それぞれ異なる配線ＣＡＬと接続してもよいし、共通の配線ＣＡＬと電気的に接続してもよい。
　本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、良好な周波数特性を有する半導体装置を提供することができる。または、本発明により、信頼性が良好な半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
　または、長期間においてデータの保持が可能な半導体装置を提供することができる。または、データの書き込み速度が速い半導体装置を提供することができる。または、設計自由度が高い半導体装置を提供することができる。または、消費電力を抑えることができる半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
　以上、本実施の形態に示す構成、構造、方法などは、他の実施の形態に示す構成、構造、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
　本実施の形態では、図２９Ａ、および図２９Ｂを用いて、本発明の半導体装置が実装されたチップ１２００の一例を示す。チップ１２００には、複数の回路（システム）が実装されている。このように、複数の回路（システム）を一つのチップに集積する技術を、システムオンチップ（Ｓｙｓｔｅｍ　ｏｎ　Ｃｈｉｐ：ＳｏＣ）と呼ぶ場合がある。
　図２９Ａに示すように、チップ１２００は、ＣＰＵ１２１１、ＧＰＵ１２１２、一または複数のアナログ演算部１２１３、一または複数のメモリコントローラ１２１４、一または複数のインターフェース１２１５、一または複数のネットワーク回路１２１６等を有する。
　チップ１２００には、バンプ（図示しない）が設けられ、図２９Ｂに示すように、プリント基板（Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ　Ｂｏａｒｄ：ＰＣＢ）１２０１の第１の面と接続する。また、ＰＣＢ１２０１の第１の面の裏面には、複数のバンプ１２０２が設けられており、マザーボード１２０３と接続する。
　マザーボード１２０３には、ＤＲＡＭ１２２１、フラッシュメモリ１２２２等の記憶装置が設けられていてもよい。例えば、ＤＲＡＭ１２２１に先の実施の形態に示すＤＯＳＲＡＭを用いることができる。このように、記憶装置として本発明の一態様であるメモリセル６００を有する記憶装置を用いることで、長期間においてデータの保持が可能な半導体装置を提供することができる。または、データの書き込み速度が速い半導体装置を提供することができる。または、設計自由度が高い半導体装置を提供することができる。または、消費電力を抑えることができる半導体装置を提供することができる。
　ＣＰＵ１２１１は、複数のＣＰＵコアを有することが好ましい。また、ＧＰＵ１２１２は、複数のＧＰＵコアを有することが好ましい。また、ＣＰＵ１２１１、およびＧＰＵ１２１２は、それぞれ一時的にデータを格納するメモリを有していてもよい。または、ＣＰＵ１２１１、およびＧＰＵ１２１２に共通のメモリが、チップ１２００に設けられていてもよい。該メモリには、前述したＤＯＳＲＡＭを用いることができる。また、ＧＰＵ１２１２は、多数のデータの並列計算に適しており、画像処理や積和演算に用いることができる。ＧＰＵ１２１２に、本発明の酸化物半導体を用いた画像処理回路や、積和演算回路を設けることで、画像処理、および積和演算を低消費電力で実行することが可能になる。
　また、ＣＰＵ１２１１、およびＧＰＵ１２１２が同一チップに設けられていることで、ＣＰＵ１２１１およびＧＰＵ１２１２間の配線を短くすることができ、ＣＰＵ１２１１からＧＰＵ１２１２へのデータ転送、ＣＰＵ１２１１、およびＧＰＵ１２１２が有するメモリ間のデータ転送、およびＧＰＵ１２１２での演算後に、ＧＰＵ１２１２からＣＰＵ１２１１への演算結果の転送を高速に行うことができる。
　アナログ演算部１２１３はＡ／Ｄ（アナログ／デジタル）変換回路、およびＤ／Ａ（デジタル／アナログ）変換回路の一、または両方を有する。また、アナログ演算部１２１３に上記積和演算回路を設けてもよい。
　メモリコントローラ１２１４は、ＤＲＡＭ１２２１のコントローラとして機能する回路、およびフラッシュメモリ１２２２のインターフェースとして機能する回路を有する。
　インターフェース１２１５は、表示装置、スピーカー、マイクロフォン、カメラ、コントローラなどの外部接続機器とのインターフェース回路を有する。コントローラとは、マウス、キーボード、ゲーム用コントローラなどを含む。このようなインターフェースとして、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ　Ｓｅｒｉａｌ　Ｂｕｓ）、ＨＤＭＩ（登録商標）（Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ　Ｍｕｌｔｉｍｅｄｉａ　Ｉｎｔｅｒｆａｃｅ）などを用いることができる。
　ネットワーク回路１２１６は、ＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）などのネットワーク回路を有する。また、ネットワークセキュリティー用の回路を有してもよい。
　チップ１２００には、上記回路（システム）を同一の製造プロセスで形成することが可能である。そのため、チップ１２００に必要な回路の数が増えても、製造プロセスを増やす必要が無く、チップ１２００を低コストで作製することができる。
　ＧＰＵ１２１２を有するチップ１２００が設けられたＰＣＢ１２０１、ＤＲＡＭ１２２１、およびフラッシュメモリ１２２２が設けられたマザーボード１２０３は、ＧＰＵモジュール１２０４と呼ぶことができる。
　ＧＰＵモジュール１２０４は、ＳｏＣ技術を用いたチップ１２００を有しているため、そのサイズを小さくすることができる。また、画像処理に優れていることから、スマートフォン、タブレット端末、ラップトップＰＣ、携帯型（持ち出し可能な）ゲーム機などの携帯型電子機器に用いることが好適である。また、ＧＰＵ１２１２を用いた積和演算回路により、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの手法を実行することができるため、チップ１２００をＡＩチップ、またはＧＰＵモジュール１２０４をＡＩシステムモジュールとして用いることができる。
　本実施の形態に示す構成は、他の実施の形態などに示す構成と適宜組み合わせて用いることができる。
（実施の形態３）
　本実施の形態は、上記実施の形態に示す記憶装置などが組み込まれた電子部品および電子機器の一例を示す。
＜電子部品＞
　まず、記憶装置７２０が組み込まれた電子部品の例を、図３０Ａ、および図３０Ｂを用いて説明を行う。
　図３０Ａに電子部品７００および電子部品７００が実装された基板（実装基板７０４）の斜視図を示す。図３０Ａに示す電子部品７００は、モールド７１１内に記憶装置７２０を有している。図３０Ａは、電子部品７００の内部を示すために、一部を省略している。電子部品７００は、モールド７１１の外側にランド７１２を有する。ランド７１２は電極パッド７１３と電気的に接続され、電極パッド７１３は記憶装置７２０とワイヤ７１４によって電気的に接続されている。電子部品７００は、例えばプリント基板７０２に実装される。このような電子部品が複数組み合わされて、それぞれがプリント基板７０２上で電気的に接続されることで実装基板７０４が完成する。
　記憶装置７２０は、駆動回路層７２１と、記憶回路層７２２と、を有する。
　図３０Ｂに電子部品７３０の斜視図を示す。電子部品７３０は、ＳｉＰ（Ｓｙｓｔｅｍ　ｉｎ　ｐａｃｋａｇｅ）またはＭＣＭ（Ｍｕｌｔｉ　Ｃｈｉｐ　Ｍｏｄｕｌｅ）の一例である。電子部品７３０は、パッケージ基板７３２（プリント基板）上にインターポーザ７３１が設けられ、インターポーザ７３１上に半導体装置７３５、および複数の記憶装置７２０が設けられている。
　電子部品７３０では、記憶装置７２０を広帯域メモリ（ＨＢＭ：Ｈｉｇｈ　Ｂａｎｄｗｉｄｔｈ　Ｍｅｍｏｒｙ）として用いる例を示している。また、半導体装置７３５は、ＣＰＵ、ＧＰＵ、ＦＰＧＡなどの集積回路（半導体装置）を用いることができる。
　パッケージ基板７３２は、セラミック基板、プラスチック基板、ガラスエポキシ基板などを用いることができる。インターポーザ７３１は、シリコンインターポーザ、樹脂インターポーザなどを用いることができる。
　インターポーザ７３１は、複数の配線を有し、端子ピッチの異なる複数の集積回路を電気的に接続する機能を有する。複数の配線は、単層または多層で設けられる。また、インターポーザ７３１は、インターポーザ７３１上に設けられた集積回路をパッケージ基板７３２に設けられた電極と電気的に接続する機能を有する。これらのことから、インターポーザを「再配線基板」または「中間基板」と呼ぶ場合がある。また、インターポーザ７３１に貫通電極を設けて、当該貫通電極を用いて集積回路とパッケージ基板７３２を電気的に接続する場合もある。また、シリコンインターポーザでは、貫通電極として、ＴＳＶ（Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ）を用いることも出来る。
　インターポーザ７３１としてシリコンインターポーザを用いることが好ましい。シリコンインターポーザでは能動素子を設ける必要が無いため、集積回路よりも低コストで作製することができる。一方で、シリコンインターポーザの配線形成は半導体プロセスで行なうことができるため、樹脂インターポーザでは難しい微細配線の形成が容易である。
　ＨＢＭでは、広いメモリバンド幅を実現するために多くの配線を接続する必要がある。このため、ＨＢＭを実装するインターポーザには、微細かつ高密度の配線形成が求められる。よって、ＨＢＭを実装するインターポーザには、シリコンインターポーザを用いることが好ましい。
　また、シリコンインターポーザを用いたＳｉＰやＭＣＭなどでは、集積回路とインターポーザ間の膨張係数の違いによる信頼性の低下が生じにくい。また、シリコンインターポーザは表面の平坦性が高いため、シリコンインターポーザ上に設ける集積回路とシリコンインターポーザ間の接続不良が生じにくい。特に、インターポーザ上に複数の集積回路を横に並べて配置する２．５Ｄパッケージ（２．５次元実装）では、シリコンインターポーザを用いることが好ましい。
　また、電子部品７３０と重ねてヒートシンク（放熱板）を設けてもよい。ヒートシンクを設ける場合は、インターポーザ７３１上に設ける集積回路の高さを揃えることが好ましい。例えば、本実施の形態に示す電子部品７３０では、記憶装置７２０と半導体装置７３５の高さを揃えることが好ましい。
　電子部品７３０を他の基板に実装するため、パッケージ基板７３２の底部に電極７３３を設けてもよい。図３０Ｂでは、電極７３３を半田ボールで形成する例を示している。パッケージ基板７３２の底部に半田ボールをマトリクス状に設けることで、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）実装を実現できる。また、電極７３３を導電性のピンで形成してもよい。パッケージ基板７３２の底部に導電性のピンをマトリクス状に設けることで、ＰＧＡ（Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）実装を実現できる。
　電子部品７３０は、ＢＧＡおよびＰＧＡに限らず様々な実装方法を用いて他の基板に実装することができる。例えば、ＳＰＧＡ（Ｓｔａｇｇｅｒｅｄ　Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）、ＬＧＡ（Ｌａｎｄ　Ｇｒｉｄ　Ａｒｒａｙ）、ＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）、ＱＦＪ（Ｑｕａｄ　Ｆｌａｔ　Ｊ−ｌｅａｄｅｄ　ｐａｃｋａｇｅ）、またはＱＦＮ（Ｑｕａｄ　Ｆｌａｔ　Ｎｏｎ−ｌｅａｄｅｄ　ｐａｃｋａｇｅ）などの実装方法を用いることができる。
　このように、記憶装置７２０として本発明の一態様であるメモリセル６００を有する記憶装置を用いることで、長期間においてデータの保持が可能な半導体装置を提供することができる。または、データの書き込み速度が速い半導体装置を提供することができる。または、設計自由度が高い半導体装置を提供することができる。または、消費電力を抑えることができる半導体装置を提供することができる。
　本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
　本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステムなど）の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータ、ノート型のコンピュータ、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図３１Ａ乃至図３１Ｅにリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
　記憶装置として本発明の一態様であるメモリセル６００を有する記憶装置を用いることで、長期間においてデータの保持が可能な半導体装置を提供することができる。または、データの書き込み速度が速い半導体装置を提供することができる。または、設計自由度が高い半導体装置を提供することができる。または、消費電力を抑えることができる半導体装置を提供することができる。
　図３１ＡはＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１、キャップ１１０２、ＵＳＢコネクタ１１０３および基板１１０４を有する。基板１１０４は、筐体１１０１に収納されている。例えば、基板１１０４には、メモリチップ１１０５、コントローラチップ１１０６が取り付けられている。基板１１０４のメモリチップ１１０５などに先の実施の形態に示す半導体装置を組み込むことができる。
　図３１ＢはＳＤカードの外観の模式図であり、図３１Ｃは、ＳＤカードの内部構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２および基板１１１３を有する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メモリチップ１１１４のデータの読み出し、書き込みが可能となる。基板１１１３のメモリチップ１１１４などに先の実施の形態に示す半導体装置を組み込むことができる。
　図３１ＤはＳＳＤの外観の模式図であり、図３１Ｅは、ＳＳＤの内部構造の模式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２および基板１１５３を有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メモリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けられている。メモリチップ１１５５はコントローラチップ１１５６のワークメモリであり、例えばＤＯＳＲＡＭチップを用いればよい。基板１１５３の裏面側にもメモリチップ１１５４を設けることで、ＳＳＤ１１５０の容量を増やすことができる。基板１１５３のメモリチップ１１５４などに先の実施の形態に示す半導体装置を組み込むことができる。
　本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
　本発明の一態様に係る半導体装置は、記憶装置、ＣＰＵやＧＰＵなどのプロセッサ、またはチップに用いることができる。図３２Ａ乃至図３２Ｈに、本発明の一態様に係る記憶装置、ＣＰＵやＧＰＵなどのプロセッサ、またはチップを備えた電子機器の具体例を示す。
＜電子機器・システム＞
　本発明の一態様に係る記憶装置、プロセッサ、またはチップは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型またはノート型の情報端末用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機、などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、電子ブックリーダー、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、本発明の一態様に係る記憶装置、プロセッサ、またはチップを電子機器に設けることにより、電子機器に人工知能を搭載することができる。
　本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
　本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
　記憶装置として本発明の一態様であるメモリセル６００を有する記憶装置を用いることで、長期間においてデータの保持が可能な半導体装置を提供することができる。または、データの書き込み速度が速い半導体装置を提供することができる。または、設計自由度が高い半導体装置を提供することができる。または、消費電力を抑えることができる半導体装置を提供することができる。
　本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図３２Ａ乃至図３２Ｈに、電子機器の例を示す。
［情報端末］
　図３２Ａには、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末５１００は、筐体５１０１と、表示部５１０２と、を有しており、入力用インターフェースとして、タッチパネルが表示部５１０２に備えられ、ボタンが筐体５１０１に備えられている。
　情報端末５１００は、本発明の一態様の記憶装置、プロセッサ、またはチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部５１０２に表示するアプリケーション、表示部５１０２に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部５１０２に表示するアプリケーション、指紋や声紋などの生体認証を行うアプリケーションなどが挙げられる。
　図３２Ｂには、ノート型情報端末５２００が図示されている。ノート型情報端末５２００は、情報端末の本体５２０１と、表示部５２０２と、キーボード５２０３と、を有する。
　ノート型情報端末５２００は、先述した情報端末５１００と同様に、本発明の一態様の記憶装置、プロセッサ、またはチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、ノート型情報端末５２００を用いることで、新規の人工知能の開発を行うことができる。
　なお、上述では、電子機器としてスマートフォン、およびノート型情報端末を例として、それぞれ図３２Ａ、および図３２Ｂに図示したが、スマートフォン、およびノート型情報端末以外の情報端末を適用することができる。スマートフォン、およびノート型情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ　Ｄｉｇｉｔａｌ　Ａｓｓｉｓｔａｎｔ）、デスクトップ型情報端末、ワークステーションなどが挙げられる。
［ゲーム機］
　図３２Ｃは、ゲーム機の一例である携帯ゲーム機５３００を示している。携帯ゲーム機５３００は、筐体５３０１、筐体５３０２、筐体５３０３、表示部５３０４、接続部５３０５、操作キー５３０６等を有する。筐体５３０２、および筐体５３０３は、筐体５３０１から取り外すことが可能である。筐体５３０１に設けられている接続部５３０５を別の筐体（図示せず）に取り付けることで、表示部５３０４に出力される映像を、別の映像機器（図示せず）に出力することができる。このとき、筐体５３０２、および筐体５３０３は、それぞれ操作部として機能することができる。これにより、複数のプレイヤーが同時にゲームを行うことができる。筐体５３０１、筐体５３０２、および筐体５３０３の基板に設けられている記憶装置、プロセッサ、またはチップなどに先の実施の形態に示す記憶装置、プロセッサ、またはチップを組み込むことができる。
　また、図３２Ｄは、ゲーム機の一例である据え置き型ゲーム機５４００を示している。据え置き型ゲーム機５４００には、無線または有線でコントローラ５４０２が接続されている。
　携帯ゲーム機５３００、据え置き型ゲーム機５４００などのゲーム機に本発明の一態様の記憶装置、プロセッサ、またはチップを適用することによって、低消費電力のゲーム機を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
　更に、携帯ゲーム機５３００に本発明の一態様の記憶装置、プロセッサ、またはチップを適用することによって、人工知能を有する携帯ゲーム機５３００を実現することができる。
　本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象などの表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機５３００に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問いかける内容、ゲームの進行状況、時刻、ゲーム上に登場する人物の言動が変化するといった表現が可能となる。
　また、携帯ゲーム機５３００で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、１人でもゲームを行うことができる。
　図３２Ｃ、および図３２Ｄでは、ゲーム機の一例として携帯ゲーム機、および据え置き型ゲーム機を図示しているが、本発明の一態様の記憶装置、プロセッサ、またはチップを適用するゲーム機はこれに限定されない。本発明の一態様の記憶装置、プロセッサ、またはチップを適用するゲーム機としては、例えば、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
［大型コンピュータ］
　本発明の一態様の記憶装置、プロセッサ、またはチップは、大型コンピュータに適用することができる。
　図３２Ｅは、大型コンピュータの一例である、スーパーコンピュータ５５００を示す図である。図３２Ｆは、スーパーコンピュータ５５００が有するラックマウント型の計算機５５０２を示す図である。
　スーパーコンピュータ５５００は、ラック５５０１と、複数のラックマウント型の計算機５５０２と、を有する。なお、複数の計算機５５０２は、ラック５５０１に格納されている。また、計算機５５０２には、複数の基板５５０４が設けられ、当該基板上に上記実施の形態で説明した記憶装置、プロセッサ、またはチップを搭載することができる。
　スーパーコンピュータ５５００は、主に科学技術計算に利用される大型コンピュータである。科学技術計算では、膨大な演算を高速に処理する必要があるため、消費電力が高く、チップの発熱が大きい。スーパーコンピュータ５５００に本発明の一態様の記憶装置、プロセッサ、またはチップを適用することによって、低消費電力のスーパーコンピュータを実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
　図３２Ｅ、および図３２Ｆでは、大型コンピュータの一例としてスーパーコンピュータを図示しているが、本発明の一態様の記憶装置、プロセッサ、またはチップを適用する大型コンピュータはこれに限定されない。本発明の一態様の記憶装置、プロセッサ、またはチップを適用する大型コンピュータとしては、例えば、サービスを提供するコンピュータ（サーバー）、大型汎用コンピュータ（メインフレーム）などが挙げられる。
［移動体］
　本発明の一態様の記憶装置、プロセッサ、またはチップは、移動体である自動車、および自動車の運転席周辺に適用することができる。
　図３２Ｇは、移動体の一例である自動車の室内におけるフロントガラス周辺を示す図である。図３２Ｇでは、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示している。
　表示パネル５７０１乃至表示パネル５７０３は、スピードメーターやタコメーター、走行距離、燃料計、ギア状態、エアコンの設定などを表示することで、様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いることも可能である。
　表示パネル５７０４には、自動車に設けられた撮像装置（図示しない。）からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることもできる。
　本発明の一態様の記憶装置、プロセッサ、またはチップは人工知能の構成要素として適用できるため、例えば、当該チップを自動車の自動運転システムに用いることができる。また、当該チップを道路案内、危険予測などを行うシステムに用いることができる。表示パネル５７０１乃至表示パネル５７０４には、道路案内、危険予測などの情報を表示する構成としてもよい。
　なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一態様の記憶装置、プロセッサ、またはチップを適用して、人工知能を利用したシステムを付与することができる。
［電化製品］
　図３２Ｈは、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。
　電気冷凍冷蔵庫５８００に本発明の一態様の記憶装置、プロセッサ、またはチップを適用することによって、人工知能を有する電気冷凍冷蔵庫５８００を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫５８００は、電気冷凍冷蔵庫５８００に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能や、電気冷凍冷蔵庫５８００に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。
　電化製品の一例として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
　本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果などは、他の電子機器の記載と適宜組み合わせることができる。
　本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
１００：容量素子、１１０：導電体、１２０：導電体、１３０：絶縁体、２００：トランジスタ、２０５：導電体、２０７：導電体、２１１：絶縁体、２１２：絶縁体、２１４：絶縁体、２１６：絶縁体、２２２：絶縁体、２２４：絶縁体、２３０：酸化物、２３２：マスク、２４０：導電体、２４１：絶縁体、２４３：酸化物、２４５：開口、２４６：導電体、２４７：導電体、２５０：絶縁体、２６０：導電体、２６２：絶縁体、２６４：導電体、２７２：絶縁体、２８０：絶縁体、２８１：絶縁体、２８２：絶縁体、２８３：絶縁体、２８４：絶縁体、２９０：開口、６００：メモリセル、６０２：メモリユニット

Claims (9)

  1. 　第１の酸化物と、
    　前記第１の酸化物上の絶縁体と、
    　前記絶縁体上の第１の導電体と、
    　前記第１の酸化物と電気的に接続する第２の導電体と、
    　前記第１の酸化物と、前記第２の導電体との間に設けられた第２の酸化物と、
    　を有し、
    　前記第２の酸化物と、前記第２の導電体との接触面積は、前記第２の酸化物と、前記第１の酸化物との接触面積より大きい半導体装置。
  2. 　凹部を有する第１の酸化物と、
    　前記第１の酸化物上の第１の絶縁体と、
    　前記第１の絶縁体上の第１の導電体と、
    　前記第１の絶縁体上、および前記第１の導電体上の第２の絶縁体と、
    　第１の酸化物と電気的に接続する第２の導電体と、
    　前記第１の酸化物と、前記第２の導電体との間に設けられた第２の酸化物と、
    　を有し、
    　前記第１の絶縁体、前記第１の導電体、および前記第２の絶縁体は、前記凹部内に設けられ、
    　前記第２の酸化物は、前記第２の絶縁体と重畳する領域を有する半導体装置。
  3. 　請求項１または請求項２において、
    　前記第１の酸化物は、インジウムと、元素Ｍ（Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）と、亜鉛と、を有する半導体装置。
  4. 　請求項１乃至請求項３のいずれか一項において、
    　前記第２の酸化物は、インジウムと、元素Ｍ（Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）と、亜鉛と、を有する半導体装置。
  5. 　請求項１乃至請求項４のいずれか一項において、
    　前記第２の酸化物は、前記第１の酸化物と同じ材料を有する半導体装置。
  6. 　請求項１乃至請求項５のいずれか一項において、
    　前記第２の酸化物は、前記第２の導電体の底面、および側面と接する半導体装置。
  7. 　請求項１乃至請求項６のいずれか一項において、
    　前記第２の導電体は、前記第１の導電体の上方に設けられる半導体装置。
  8. 　請求項１乃至請求項７のいずれか一項において、
    　前記半導体装置は、前記第１の酸化物上の層間膜を有し、
    　前記層間膜は、開口を有し、
    　前記第２の酸化物、および前記第２の導電体は、前記開口内部に設けられ、
    　前記第２の酸化物と、前記第２の導電体との接触面積は、前記開口の面積より大きい半導体装置。
  9. 　請求項１乃至請求項８のいずれか一項において、
    　前記半導体装置は、容量素子を有し、
    　前記容量素子は、前記第２の導電体と電気的に接続する半導体装置。
PCT/IB2020/052986 2019-04-10 2020-03-30 半導体装置、および半導体装置の作製方法 WO2020208457A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/436,752 US20220189766A1 (en) 2019-04-10 2020-03-30 Semiconductor device and method for manufacturing semiconductor device
JP2021513022A JPWO2020208457A5 (ja) 2020-03-30 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-074781 2019-04-10
JP2019074781 2019-04-10

Publications (1)

Publication Number Publication Date
WO2020208457A1 true WO2020208457A1 (ja) 2020-10-15

Family

ID=72751136

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2020/052986 WO2020208457A1 (ja) 2019-04-10 2020-03-30 半導体装置、および半導体装置の作製方法

Country Status (2)

Country Link
US (1) US20220189766A1 (ja)
WO (1) WO2020208457A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023094941A1 (ja) * 2021-11-26 2023-06-01 株式会社半導体エネルギー研究所 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018195814A (ja) * 2017-05-12 2018-12-06 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2018206841A (ja) * 2017-05-31 2018-12-27 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2019003047A1 (ja) * 2017-06-27 2019-01-03 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2019029666A (ja) * 2017-07-26 2019-02-21 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2019033253A (ja) * 2017-08-04 2019-02-28 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6968567B2 (ja) * 2016-04-22 2021-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20180066848A (ko) * 2016-12-09 2018-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US10147681B2 (en) * 2016-12-09 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20190348537A1 (en) * 2016-12-27 2019-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018195814A (ja) * 2017-05-12 2018-12-06 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2018206841A (ja) * 2017-05-31 2018-12-27 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2019003047A1 (ja) * 2017-06-27 2019-01-03 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2019029666A (ja) * 2017-07-26 2019-02-21 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2019033253A (ja) * 2017-08-04 2019-02-28 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023094941A1 (ja) * 2021-11-26 2023-06-01 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
JPWO2020208457A1 (ja) 2020-10-15
US20220189766A1 (en) 2022-06-16

Similar Documents

Publication Publication Date Title
JPWO2020003047A1 (ja) 半導体装置、および半導体装置の作製方法
JP7483606B2 (ja) 半導体装置
JPWO2019111105A1 (ja) 半導体装置、および半導体装置の作製方法
WO2019092541A1 (ja) 半導体装置、および半導体装置の作製方法
JPWO2019197946A1 (ja) 半導体装置、および半導体装置の作製方法
TWI809100B (zh) 半導體裝置、及半導體裝置的製造方法
JPWO2020074999A1 (ja) 半導体装置、および半導体装置の作製方法
WO2020208457A1 (ja) 半導体装置、および半導体装置の作製方法
TW202105660A (zh) 半導體裝置
KR20220020831A (ko) 반도체 장치 및 반도체 장치의 제작 방법
WO2019145818A1 (ja) 半導体装置、および半導体装置の作製方法
WO2019111106A1 (ja) 半導体装置、および半導体装置の作製方法
JPWO2020053697A1 (ja) 半導体装置、および半導体装置の作製方法
JPWO2020021383A1 (ja) 半導体装置
WO2021053450A1 (ja) 半導体装置
WO2020183277A1 (ja) 半導体装置、及び半導体装置の作製方法
WO2019145807A1 (ja) 半導体装置、および半導体装置の作製方法
JPWO2019224656A1 (ja) 半導体装置、および半導体装置の作製方法
US11997846B2 (en) Semiconductor device and method for manufacturing semiconductor device
WO2023166374A1 (ja) 半導体装置、及び半導体装置の作製方法
JP7417596B2 (ja) 半導体装置
JP2019091872A (ja) 半導体装置、および半導体装置の作製方法
WO2020075022A1 (ja) トランジスタ、半導体装置、および電子機器
WO2019145813A1 (ja) 半導体装置、および半導体装置の作製方法
KR20210130167A (ko) 반도체 장치 및 반도체 장치의 제작 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20788669

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021513022

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20788669

Country of ref document: EP

Kind code of ref document: A1