WO2020177369A1 - 硬件设备的调试方法、装置、计算机设备及存储介质 - Google Patents

硬件设备的调试方法、装置、计算机设备及存储介质 Download PDF

Info

Publication number
WO2020177369A1
WO2020177369A1 PCT/CN2019/116840 CN2019116840W WO2020177369A1 WO 2020177369 A1 WO2020177369 A1 WO 2020177369A1 CN 2019116840 W CN2019116840 W CN 2019116840W WO 2020177369 A1 WO2020177369 A1 WO 2020177369A1
Authority
WO
WIPO (PCT)
Prior art keywords
data interface
interface
register
under test
debugging
Prior art date
Application number
PCT/CN2019/116840
Other languages
English (en)
French (fr)
Inventor
李双庆
张坤
冯杰
Original Assignee
晶晨半导体(上海)股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶晨半导体(上海)股份有限公司 filed Critical 晶晨半导体(上海)股份有限公司
Publication of WO2020177369A1 publication Critical patent/WO2020177369A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Definitions

  • the invention relates to the field of electronic testing, and in particular to a debugging method, device, computer equipment and storage medium of hardware equipment.
  • the existing hardware device interface debugging can only estimate the establishment time and hold time of the internal signal of the SOC (System on Chip), without considering the delay and jitter of the clock (CLK)/data (DATA) signal in the SOC , It cannot accurately reflect the true window of the signal sampling inside the SOC, the signal has the risk of unstable sampling, and the long test time consumes a lot of manpower.
  • a debugging method, device, computer device, and storage medium for a hardware device that can automatically perform interface debugging and improve the stability of the hardware device are provided.
  • a debugging method of hardware equipment including:
  • obtaining the value of the register corresponding to the data interface in the device under test, and adjusting the value of the register to make the maximum effective window of the data interface include:
  • Adjust the corresponding clock signal delay of the data interface by adjusting the value of the register to obtain the maximum effective window of the data interface.
  • the data interface includes: a Gigabit Ethernet interface, a Fast Ethernet interface, a camera interface, a storage interface and a WIFI interface.
  • testing the data interface of the device under test includes:
  • the present invention also provides a debugging device for hardware equipment, including:
  • the communication unit is connected to the device under test and used to communicate with the device under test;
  • a test unit connected to the communication unit, for testing the data interface of the device under test
  • the debugging unit is connected to the communication unit and the test unit, and is used to obtain the value of the register corresponding to the data interface in the device under test, and adjust the value of the register to make the maximum effective window of the data interface.
  • the debugging unit includes:
  • An acquisition module configured to call the register through the serial port corresponding to the data interface, and read the value of the register, and the signal output by the data interface includes a data signal and a clock signal;
  • the adjustment module is used to adjust the corresponding clock signal delay of the data interface by adjusting the value of the register to obtain the maximum effective window of the data interface.
  • the data interface includes: a Gigabit Ethernet interface, a Fast Ethernet interface, a camera interface, a storage interface and a WIFI interface.
  • the test unit is used to power-on and initialize the device under test, and control the device under test to be in a working state to test the data interface.
  • the present invention also provides a computer device.
  • the computer device includes a memory, a processor, and a computer program stored in the memory and running on the processor.
  • the processor executes the computer program, the above method is implemented. step.
  • the present invention also provides a computer-readable storage medium on which a computer program is stored, which is characterized in that: the computer program is executed by a processor to implement the steps of the above method.
  • Fig. 1 is a flowchart of a method for debugging a hardware device according to the present invention
  • FIG. 2 is a block diagram of an embodiment of a debugging device for hardware equipment according to the present invention
  • Fig. 3 is a block diagram of an embodiment of the debugging unit according to the present invention.
  • the present invention provides a method for debugging hardware devices, including:
  • the data interface may include: a Gigabit Ethernet interface, a Fast Ethernet interface, a camera interface, a storage interface, and a WIFI interface. Among them, each interface can be debugged using the method of the present invention.
  • step S1 to test the data interface of the device under test includes:
  • step S2 obtaining the value of the register corresponding to the data interface in the device under test, and adjusting the value of the register to make the maximum effective window of the data interface include:
  • Each data interface corresponds to a corresponding serial port
  • the serial port corresponds to a corresponding register
  • each data interface corresponds to a corresponding register.
  • the value of the register can be
  • the range of the window is obtained by delaying the clock signal of the data interface to obtain the maximum effective window of the data interface.
  • the current state of the data interface and the value of the register corresponding to the data interface are read, and the value of the register is adjusted to maximize the effective window of the data interface, thereby shortening the debugging time.
  • a debugging device for hardware equipment includes: a communication unit 1, a testing unit 2 and a debugging unit 3, where:
  • the communication unit 1 is connected to the device under test, and is used to communicate with the device under test;
  • the test unit 2 is connected to the communication unit 1 and is used to test the data interface of the device under test;
  • the debugging unit 3 is connected to the communication unit 1 and the test unit 2, and is used to obtain the value of the register corresponding to the data interface in the device under test, and adjust the value of the register to maximize the data interface Effective window.
  • the data interface may include: a Gigabit Ethernet interface, a Fast Ethernet interface, a camera interface, a storage interface, and a WIFI interface.
  • each interface can be debugged using the debugging device of the hardware device of the present invention.
  • the debugging device of the hardware equipment to perform interface debugging of the equipment under test can achieve the effect of automatic debugging, without manual debugging, which improves the debugging efficiency and reduces the labor cost.
  • the debugging unit 3 may include: an acquisition module 31 and an adjustment module 32, wherein:
  • the obtaining module 31 is configured to call the register through the serial port corresponding to the data interface, and read the value of the register, and the signal output by the data interface includes a data signal and a clock signal;
  • the adjustment module 32 is configured to adjust the delay of the clock signal of the data interface correspondingly through the value of the register to obtain the maximum effective window of the data interface.
  • the test unit 2 is used to power-on and initialize the device under test to ensure that the device under test can work normally, and to control the device under test in a working state to test the data interface .
  • the present invention also provides a computer device.
  • the computer device includes a memory, a processor, and a computer program stored in the memory and running on the processor.
  • the processor executes the computer program, the above method is implemented. step.
  • the present invention also provides a computer-readable storage medium on which a computer program is stored, characterized in that: the computer program is executed by a processor to implement the steps of the above method.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

一种硬件设备的调试方法、装置、计算机设备及存储介质，属于电子测试领域。通过对待测设备数据接口进行测试，读取数据接口当前的状态以及与数据接口对应的寄存器的值，通过调节寄存器的值使数据接口的最大有效窗口，实现缩短调试时间，提升待测设备系统稳定性的目的，同时降低了人力成本。

Description

硬件设备的调试方法、装置、计算机设备及存储介质 技术领域
本发明涉及电子测试领域，尤其涉及硬件设备的调试方法、装置、计算机设备及存储介质。
背景技术
现有的硬件设备接口调试只能估算SOC(System on Chip，系统级芯片)内部信号的建立时间和保持时间，没有考虑时钟(CLK)/数据(DATA)信号在SOC内部的延迟、抖动等问题，不能准确反映出SOC内部信号采样的真实窗口，信号存在采样不稳定的风险，且测试时间长耗费大量的人力。
发明内容
针对上述问题，现提供一种旨在可自动进行接口调试提升硬件设备稳定性的硬件设备的调试方法、装置、计算机设备及存储介质。
一种硬件设备的调试方法，包括：
对待测设备数据接口进行测试；
获取所述待测设备中与所述数据接口对应的寄存器的值，调节所述寄存器的值使所述数据接口的最大有效窗口。
优选的，获取所述待测设备中与所述数据接口对应的寄存器的值，调节所述寄存器的值使所述数据接口的最大有效窗口，包括：
通过与所述数据接口对应的串口调用所述寄存器，读取所述寄存器的值，所述数据接口输出的信号包括数据信号和时钟信号；
通过调节所述寄存器的值调整相应的所述数据接口的时钟信号延时，以获取所述数据接口的最大有效窗口。
优选的，所述数据接口包括：千兆以太网接口，百兆以太网接口，摄像头接口，存储接口和WIFI接口。
优选的，对待测设备数据接口进行测试，包括：
对所述待测设备进行上电初始化；
控制所述待测设备处于工作状态对所述数据接口进行测试。
本发明还提供了一种硬件设备的调试装置，包括：
通信单元，与待测设备连接，用于与所述待测设备进行通信；
测试单元，连接所述通信单元，用于对待测设备数据接口进行测试；
调试单元，连接所述通信单元和所述测试单元，用于获取所述待测设备中与所述数据接口对应的寄存器的值，调节所述寄存器的值使所述数据接口的最大有效窗口。
优选的，所述调试单元包括：
获取模块，用于通过与所述数据接口对应的串口调用所述寄存器，读取所述寄存器的值，所述数据接口输出的信号包括数据信号和时钟信号；
调节模块，用于通过调节所述寄存器的值调整相应的所述数据接口的时钟信号延时，以获取所述数据接口的最大有效窗口。
优选的，所述数据接口包括：千兆以太网接口，百兆以太网接口，摄像头接口，存储接口和WIFI接口。
优选的，所述测试单元用于对所述待测设备进行上电初始化，控制所述待测设备处于工作状态对所述数据接口进行测试。
本发明还提供了一种计算机设备，所述计算机设备，包括存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述方法的步骤。
本发明还提供了一种计算机可读存储介质，其上存储有计算机程序，其特 征在于：所述计算机程序被处理器执行时实现上述方法的步骤。
上述技术方案的有益效果：
本技术方案中，通过对待测设备数据接口进行测试，读取数据接口当前的状态以及与数据接口对应的寄存器的值，通过调节寄存器的值使数据接口的最大有效窗口，实现缩短调试时间，提升待测设备系统稳定性的目的，同时降低了人力成本。
附图说明
图1为本发明所述的硬件设备的调试方法的流程图；
图2为本发明所述的硬件设备的调试装置的一种实施例的模块图；
图3为本发明所述的调试单元的一种实施例的模块图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图1所示，本发明提供了一种硬件设备的调试方法，包括：
S1.对待测设备数据接口进行测试；
需要说明的是：所述数据接口可包括：千兆以太网接口，百兆以太网接口， 摄像头接口，存储接口和WIFI接口等。其中，每一中接口均可采用本发明的方法进行调试。
进一步地，所述步骤S1对待测设备数据接口进行测试，包括：
S11.对所述待测设备进行上电初始化，以保障待测设备可以正常工作；
S12.控制所述待测设备处于工作状态对所述数据接口进行测试。
S2.获取所述待测设备中与所述数据接口对应的寄存器的值，调节所述寄存器的值使所述数据接口的最大有效窗口(即：有效窗口最大化)。
当数据接口的窗口有效最大化时，可避免信号传输延迟、抖动等不稳定的情况发生，可保证信号传输的稳定性，以及待测设备的稳定性。
进一步地，所述步骤S2获取所述待测设备中与所述数据接口对应的寄存器的值，调节所述寄存器的值使所述数据接口的最大有效窗口，包括：
S21.通过与所述数据接口对应的串口调用所述寄存器，读取所述寄存器的值，所述数据接口输出的信号包括数据信号和时钟信号；
每一数据接口对应一相应的串口，该串口对应一相应的寄存器，及每一数据接口对应一相应的寄存器，通过该寄存器的值可
S22.通过调节所述寄存器的值调整相应的所述数据接口的时钟信号延时，以获取所述数据接口的最大有效窗口。
通过数据接口的时钟信号延时获取窗口的范围，从而获取数据接口的最大有效窗口。
在本实施例中，通过对待测设备数据接口进行测试，读取数据接口当前的状态以及与数据接口对应的寄存器的值，通过调节寄存器的值使数据接口的最大有效窗口，实现缩短调试时间，提升待测设备系统稳定性的目的，同时降低了人力成本。
如图2所示，一种硬件设备的调试装置，包括：通信单元1、测试单元2和调试单元3，其中：
通信单元1，与待测设备连接，用于与所述待测设备进行通信；
测试单元2，连接所述通信单元1，用于对待测设备数据接口进行测试；
调试单元3，连接所述通信单元1和所述测试单元2，用于获取所述待测设备中与所述数据接口对应的寄存器的值，调节所述寄存器的值使所述数据接口的最大有效窗口。
需要说明的是：所述数据接口可包括：千兆以太网接口，百兆以太网接口，摄像头接口，存储接口和WIFI接口等。其中，每一中接口均可采用本发明的硬件设备的调试装置进行调试。
在本实施例中，通过对待测设备数据接口进行测试，读取数据接口当前的状态以及与数据接口对应的寄存器的值，通过调节寄存器的值使数据接口的最大有效窗口，实现缩短调试时间，提升待测设备系统稳定性的目的。采用硬件设备的调试装置对待测设备进行接口调试可实现自动调试的效果，无需人为手动调试，在提高了调试效率的同时降低了人力成本。
如图3所示，在优选的实施例中，所述调试单元3可包括：获取模块31和调节模块32，其中：
获取模块31，用于通过与所述数据接口对应的串口调用所述寄存器，读取所述寄存器的值，所述数据接口输出的信号包括数据信号和时钟信号；
调节模块32，用于通过所述寄存器的值调整相应的调节所述数据接口的时钟信号延时，以获取所述数据接口的最大有效窗口。
当数据接口的窗口有效最大化时，可避免信号传输延迟、抖动等不稳定的情况发生，可保证信号传输的稳定性，以及待测设备的稳定性。
在优选的实施例中，所述测试单元2用于对所述待测设备进行上电初始化，以保障待测设备可以正常工作，控制所述待测设备处于工作状态对所述数据接口进行测试。
本发明还提供了一种计算机设备，所述计算机设备，包括存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述方法的步骤。
本发明还提供了一种计算机可读存储介质，其上存储有计算机程序，其特征在于：所述计算机程序被处理器执行时实现上述方法的步骤。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

  1. 一种硬件设备的调试方法，其特征在于，包括：
    对待测设备数据接口进行测试；
    获取所述待测设备中与所述数据接口对应的寄存器的值，调节所述寄存器的值使所述数据接口的最大有效窗口。
  2. 根据权利要求1所述的硬件设备的调试方法，其特征在于，获取所述待测设备中与所述数据接口对应的寄存器的值，调节所述寄存器的值使所述数据接口的最大有效窗口，包括：
    通过与所述数据接口对应的串口调用所述寄存器，读取所述寄存器的值，所述数据接口输出的信号包括数据信号和时钟信号；
    通过调节所述寄存器的值调整相应的所述数据接口的时钟信号延时，以获取所述数据接口的最大有效窗口。
  3. 根据权利要求1所述的硬件设备的调试方法，其特征在于，所述数据接口包括：千兆以太网接口，百兆以太网接口，摄像头接口，存储接口和WIFI接口。
  4. 根据权利要求1所述的硬件设备的调试方法，其特征在于，对待测设备数据接口进行测试，包括：
    对所述待测设备进行上电初始化；
    控制所述待测设备处于工作状态对所述数据接口进行测试。
  5. 一种硬件设备的调试装置，其特征在于，包括：
    通信单元，与待测设备连接，用于与所述待测设备进行通信；
    测试单元，连接所述通信单元，用于对待测设备数据接口进行测试；
    调试单元，连接所述通信单元和所述测试单元，用于获取所述待测设备中与所述数据接口对应的寄存器的值，调节所述寄存器的值使所述数据接口的最大有效窗口。
  6. 根据权利要求5所述的硬件设备的调试装置，其特征在于，所述调试单元包括：
    获取模块，用于通过与所述数据接口对应的串口调用所述寄存器，读取所述寄存器的值，所述数据接口输出的信号包括数据信号和时钟信号；
    调节模块，用于通过调节所述寄存器的值调整相应的所述数据接口的时钟信号延时，以获取所述数据接口的最大有效窗口。
  7. 根据权利要求5所述的硬件设备的调试装置，其特征在于，所述数据接口包括：千兆以太网接口，百兆以太网接口，摄像头接口，存储接口和WIFI接口。
  8. 根据权利要求5所述的硬件设备的调试装置，其特征在于，所述测试单元用于对所述待测设备进行上电初始化，控制所述待测设备处于工作状态对所述数据接口进行测试。
  9. 一种计算机设备，所述计算机设备，包括存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现权力要求1至4任一项所述方法的步骤。
  10. 一种计算机可读存储介质，其上存储有计算机程序，其特征在于：所述计算机程序被处理器执行时实现权力要求1至4任一项所述方法的步骤。
PCT/CN2019/116840 2019-03-01 2019-11-08 硬件设备的调试方法、装置、计算机设备及存储介质 WO2020177369A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910157173.7A CN109828879A (zh) 2019-03-01 2019-03-01 硬件设备的调试方法、装置、计算机设备及存储介质
CN201910157173.7 2019-03-01

Publications (1)

Publication Number Publication Date
WO2020177369A1 true WO2020177369A1 (zh) 2020-09-10

Family

ID=66864959

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/116840 WO2020177369A1 (zh) 2019-03-01 2019-11-08 硬件设备的调试方法、装置、计算机设备及存储介质

Country Status (2)

Country Link
CN (1) CN109828879A (zh)
WO (1) WO2020177369A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109828879A (zh) * 2019-03-01 2019-05-31 晶晨半导体(上海)股份有限公司 硬件设备的调试方法、装置、计算机设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060190642A1 (en) * 2005-02-24 2006-08-24 International Business Machines Corporation Method and apparatus for testing, characterizing and monitoring a chip interface using a second data path
CN102968376A (zh) * 2012-12-10 2013-03-13 北京神舟航天软件技术有限公司 基于执行路径全过程的系统窗口期滑动测试方法
CN106445751A (zh) * 2016-08-30 2017-02-22 大唐微电子技术有限公司 一种调试板、调试系统及调试方法
CN109284238A (zh) * 2018-09-04 2019-01-29 晶晨半导体(上海)股份有限公司 增强eMMC接口稳定性的方法及系统
CN109828879A (zh) * 2019-03-01 2019-05-31 晶晨半导体(上海)股份有限公司 硬件设备的调试方法、装置、计算机设备及存储介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002082830A (ja) * 2000-02-14 2002-03-22 Mitsubishi Electric Corp インターフェイス回路
CN104461796B (zh) * 2013-09-17 2017-12-22 上海华虹集成电路有限责任公司 用于嵌入式8051cpu的jtag调试模块及调试方法
CN104407956A (zh) * 2014-12-03 2015-03-11 天津大学 通过串口调试的iic总线实验装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060190642A1 (en) * 2005-02-24 2006-08-24 International Business Machines Corporation Method and apparatus for testing, characterizing and monitoring a chip interface using a second data path
CN102968376A (zh) * 2012-12-10 2013-03-13 北京神舟航天软件技术有限公司 基于执行路径全过程的系统窗口期滑动测试方法
CN106445751A (zh) * 2016-08-30 2017-02-22 大唐微电子技术有限公司 一种调试板、调试系统及调试方法
CN109284238A (zh) * 2018-09-04 2019-01-29 晶晨半导体(上海)股份有限公司 增强eMMC接口稳定性的方法及系统
CN109828879A (zh) * 2019-03-01 2019-05-31 晶晨半导体(上海)股份有限公司 硬件设备的调试方法、装置、计算机设备及存储介质

Also Published As

Publication number Publication date
CN109828879A (zh) 2019-05-31

Similar Documents

Publication Publication Date Title
US9945906B2 (en) Test device and method
US10410730B1 (en) Selectively synchronizing flash memory block refreshes based in part upon memory block temperature
CN113141281B (zh) 一种fpga加速器、网络参数测量系统、方法及介质
TW201706990A (zh) 用於高速記憶體介面之低功率時脈
WO2020177369A1 (zh) 硬件设备的调试方法、装置、计算机设备及存储介质
KR20140111342A (ko) 전원장치 및 이의 전원 관리 방법과 무선통신 단말
CN109471588B (zh) 一种同步方法及设备
CN110727637A (zh) Fpga芯片及电子设备
WO2018014684A1 (zh) 一种测试方法和装置、设备、存储介质
WO2015070793A1 (zh) 一种供电控制系统、控制方法及基带处理单元
WO2018214353A1 (zh) 一种自动调节usb速率的方法及无线路由器
US10585672B2 (en) Memory device command-address-control calibration
WO2022109873A1 (zh) 时序裕量确定方法、装置、测试电路系统及可读存储介质
CN109359010B (zh) 获取存储模块内部传输延时的方法及系统
US11003562B2 (en) Computer-implemented method, computer program product and computing system
CN111556535B (zh) 通讯方法、通讯装置、电子设备及存储介质
CN103472387A (zh) 一种适用于反熔丝型fpga的通用在线测试系统及测试方法
JP2021036425A (ja) テスト機能を持つ装置およびそのテストの方法
CN114553737B (zh) 一种测试计算机网络唤醒的方法、装置和电子设备
US8489943B2 (en) Protocol sequence generator
CN206291928U (zh) 一种智能机房环境检测系统
CN113193967B (zh) 多模通信方法、装置、网络模块和计算机可读存储介质
CN111143269A (zh) 一种边界时钟窗口确定方法、电路、终端设备、存储介质
CN109803064B (zh) 增强摄像头模块稳定性的方法及装置
CN113608935B (zh) 一种测试网卡的方法、系统、设备及介质

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19918262

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19918262

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205 DATED 21/01/2022)

122 Ep: pct application non-entry in european phase

Ref document number: 19918262

Country of ref document: EP

Kind code of ref document: A1