WO2020174315A1 - 半導体装置、および半導体装置の作製方法 - Google Patents

半導体装置、および半導体装置の作製方法 Download PDF

Info

Publication number
WO2020174315A1
WO2020174315A1 PCT/IB2020/051316 IB2020051316W WO2020174315A1 WO 2020174315 A1 WO2020174315 A1 WO 2020174315A1 IB 2020051316 W IB2020051316 W IB 2020051316W WO 2020174315 A1 WO2020174315 A1 WO 2020174315A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulator
oxide
conductor
oxygen
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/IB2020/051316
Other languages
English (en)
French (fr)
Inventor
柳澤悠一
方堂涼太
岡本悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN202080016065.9A priority Critical patent/CN113491006B/zh
Priority to KR1020217028554A priority patent/KR102744478B1/ko
Priority to JP2021501136A priority patent/JP7314249B2/ja
Priority to US17/428,825 priority patent/US12349403B2/en
Publication of WO2020174315A1 publication Critical patent/WO2020174315A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/08—Manufacture or treatment characterised by using material-based technologies using combinations of technologies, e.g. using both Si and SiC technologies or using both Si and Group III-V technologies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices

Definitions

  • One embodiment of the present invention relates to a transistor, a semiconductor device, and an electronic device. Further, one embodiment of the present invention relates to a method for manufacturing a semiconductor device. Further, one embodiment of the present invention relates to a semiconductor wafer and a module.
  • a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics.
  • a semiconductor element such as a transistor, a semiconductor circuit, an arithmetic device, and a memory device are one mode of a semiconductor device.
  • Display devices liquid crystal display devices, light-emitting display devices, etc.
  • projection devices lighting devices
  • electro-optical devices power storage devices
  • storage devices semiconductor circuits
  • imaging devices electronic devices, etc.
  • semiconductor devices may have semiconductor devices. ..
  • one embodiment of the present invention is not limited to the above technical field.
  • One embodiment of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method. Further, one embodiment of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter).
  • a technique for forming a transistor using a semiconductor thin film formed on a substrate having an insulating surface has attracted attention.
  • the transistor is widely applied to electronic devices such as integrated circuits (1 C) and image display devices (also simply referred to as display devices).
  • Silicon-based semiconductor materials are widely known as semiconductor thin films applicable to transistors, but oxide semiconductors are drawing attention as other materials.
  • CAAC c—ax i s a l i g n e d c r y st a l 1 i n e
  • n c n a n o c r y st a l l i n e
  • Non-Patent Document 1 and Non-Patent Document 2 disclose a technique for manufacturing a transistor using an oxide semiconductor having a CAAC structure.
  • Non-Patent Document 2 S. Yama z a k i e t a 1. ,J a p a n e s e J o u r n a
  • One object of one embodiment of the present invention is to provide a semiconductor device having favorable electric characteristics. Another object of one embodiment of the present invention is to provide a semiconductor device with less variation in transistor characteristics. Another object of one embodiment of the present invention is to provide a semiconductor device with favorable reliability. Another object of one embodiment of the present invention is to provide a semiconductor device with high on-state current. Another object of one embodiment of the present invention is to provide a semiconductor device which can be miniaturized or highly integrated. Another object of one embodiment of the present invention is to provide a semiconductor device with low power consumption.
  • One embodiment of the present invention is to provide a first insulator, a first oxide over the first insulator, and a second insulating film provided between the first insulator and the first oxide.
  • On the first insulator, the second oxide, and the first oxide which are in contact with the first insulator and the side surfaces of the first oxide, and on the first insulator, the second oxide, and the first oxide.
  • a third insulator, the third insulator has a region in contact with an upper surface of the first oxide, the second insulator, and the third insulator are the second oxide. It is a semiconductor device including a material that does not easily transmit oxygen as compared with.
  • One embodiment of the present invention is to provide a first insulator, a first oxide over the first insulator, and a second insulator provided between the first insulator and the first oxide.
  • the gate electrode has a region overlapping with the first oxide
  • the third insulator has a top surface of the first oxide, a side surface of the first conductor, and a side surface of the second conductor.
  • the second insulator and the third insulator each have a region in contact with each other, and each of the second insulator and the third insulator is a semiconductor device including a material that does not easily transmit oxygen as compared with the second oxide.
  • the semiconductor device preferably has a fourth insulator, and the fourth insulator is preferably provided between the third insulator and the gate electrode.
  • the first oxide preferably contains indium, element N4 (N4 is aluminum, gallium, yttrium, or tin) and zinc.
  • the first oxide preferably has a region functioning as a channel formation region.
  • the first oxide and the second oxide contain the same material.
  • the second oxide has crystallinity and is a crystal of the second oxide.
  • the axis is preferably oriented substantially perpendicular to the sides of the first oxide.
  • the second oxide is preferably in contact with the side surface of the second insulator and the third insulator.
  • the second insulator and the third insulator preferably function as an oxygen block film.
  • At least one of the second insulator and the third insulator preferably contains aluminum oxide.
  • a semiconductor device having favorable electric characteristics can be provided.
  • a semiconductor device with less variation in transistor characteristics can be provided.
  • a highly reliable semiconductor device can be provided.
  • a semiconductor device with high on-state current can be provided.
  • a semiconductor device which can be miniaturized or highly integrated can be provided.
  • a semiconductor device with low power consumption can be provided.
  • FIG. 18 is a top view of a semiconductor device which is one embodiment of the present invention.
  • Figure Through FIG. 3 is a cross-sectional view of a semiconductor device according to one aspect of the present invention.
  • FIG. 2 is a cross-sectional view of a semiconductor device which is one embodiment of the present invention.
  • Fig. 38 shows the classification of the crystal structure of I
  • Fig. 38 shows the X scale spectrum of quartz glass
  • Fig. 3 ⁇ shows the crystallinity I. It is a figure explaining the shaku* spectrum of.
  • FIG. 48 is a top view of a semiconductor device which is one embodiment of the present invention.
  • 43 to 40 are cross-sectional views of the semiconductor device according to one embodiment of the present invention.
  • FIG. 58 is a top view of a semiconductor device which is one embodiment of the present invention.
  • 53 to 50 are cross-sectional views of a semiconductor device which is one embodiment of the present invention.
  • FIG. 68 is a top view illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • 63 to 60 are cross-sectional views illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • ⁇ 02020/174315 FIG. 78 is a top view illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • 6A to 6C are cross-sectional views illustrating a method for manufacturing a semiconductor device.
  • 8A to 8C are top views illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • 83 to 80 are cross-sectional views illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • FIG. 98 is a top view illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • 93 to 90 are cross-sectional views illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • FIG. 108 is a top view illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • 103 to 100 are cross-sectional views illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • FIG. 118 is a top view illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • Figure 1 1 to 10 are cross-sectional views illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • FIG. 128 is a top view illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • Fig. 1 2 3 to Fig. 1
  • Reference numeral 20 is a cross-sectional view illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • FIG. 138 is a top view illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • Fig. 133 to Fig. 1
  • Reference numeral 30 is a cross-sectional view illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • FIG. 148 is a top view illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • Fig. 14 3 to Fig. 1 are one embodiment of the present invention.
  • FIG. 40 is a cross-sectional view illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • FIG. 158 is a top view illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • Fig. 15 3 to Fig. 1 are one embodiment of the present invention.
  • Reference numeral 50 is a cross-sectional view illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • FIG. 168 is a top view illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • Reference numeral 60 is a cross-sectional view illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • FIG. 18 is a top view illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • Reference numeral 70 is a cross-sectional view illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • FIG. 188 is a top view illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • Fig. 183 to Fig. 1 are one embodiment of the present invention.
  • Reference numeral 80 is a cross-sectional view illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • FIG. 198 is a top view illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • Reference numeral 90 is a cross-sectional view illustrating a method for manufacturing a semiconductor device which is one embodiment of the present invention.
  • 20 and 20 are cross-sectional views of a semiconductor device according to one embodiment of the present invention.
  • 21 is a cross-sectional view illustrating a structure of a memory device according to one embodiment of the present invention.
  • FIG. 22 is a cross-sectional view illustrating a structure of a memory device according to one embodiment of the present invention.
  • FIG. 23 is a top view of a semiconductor device according to one embodiment of the present invention.
  • 23 to 30 are cross-sectional views of a semiconductor device according to one embodiment of the present invention.
  • 24 and 8 are cross-sectional views of a semiconductor device according to one embodiment of the present invention.
  • 25 is a cross-sectional view of a semiconductor device according to one embodiment of the present invention.
  • FIG. 26 is a cross-sectional view of a semiconductor device according to one embodiment of the present invention.
  • FIG. 27 is a block diagram illustrating a structural example of a memory device according to one embodiment of the present invention.
  • FIG. 2713 is a schematic diagram showing a configuration example of a storage device according to one aspect of the present invention.
  • 28A to 28H are circuit diagrams each illustrating a structural example of a memory device according to one embodiment of the present invention.
  • FIG. 29 is a diagram showing various storage devices layer by layer.
  • FIG. 38 is a block diagram of a semiconductor device according to one embodiment of the present invention.
  • FIG. 303 is a schematic view of a semiconductor device according to one embodiment of the present invention.
  • ⁇ 02020/174315 (:17132020/051316 Fig. 318 and Fig. 3 are diagrams for explaining an example of electronic parts.
  • FIG. 3 is a schematic view of a storage device according to one embodiment of the present invention.
  • 33 to 38 are diagrams showing electronic devices according to one embodiment of the present invention.
  • the size, the layer thickness, or the region is exaggerated for clarity in some cases. Therefore, it is not necessarily limited to that scale.
  • the drawings schematically show ideal examples and are not limited to the shapes or values shown in the drawings. For example, in the actual manufacturing process, layers and resist masks may be unintentionally reduced due to etching or the like, but this may not be reflected in the figures for easier understanding.
  • the same reference numerals are commonly used in different drawings for the same portions or portions having similar functions, and repeated description thereof may be omitted.
  • the hatch pattern may be the same and may not be given a reference numeral.
  • top views also referred to as “plan views”
  • perspective views description of some components may be omitted.
  • description of some hidden lines may be omitted.
  • the ordinal numbers attached as the first and second terms are used for convenience, and do not indicate the order of steps or the order of stacking. Therefore, for example, “first” can be replaced with “second” or “third” as appropriate.
  • the ordinal numbers described in this specification and the like may be different from the ordinal numbers used to specify one embodiment of the present invention.
  • X is a target object (eg, device, element, circuit, wiring, electrode, terminal, conductive film, layer, etc.).
  • a transistor is an element having at least three terminals including a gate, a drain, and a source, and a drain (drain terminal).
  • a drain region or a drain electrode) and a source have a region where a channel is formed (hereinafter also referred to as a channel formation region).
  • the channel formation region means a region in which a current mainly flows.
  • the functions of the source and drain may be switched when adopting transistors of different polarities or when the direction of current changes in circuit operation. Therefore, in this specification and the like, the terms source and drain can be interchanged in some cases.
  • the channel length means, for example, in a top view of a transistor, a region where a semiconductor (or a portion of a semiconductor in which current flows) and a gate electrode overlap each other in a top view of a transistor, or a source in a channel formation region.
  • the channel length does not necessarily have the same value in all regions. That is, the channel length of one transistor may not be set to one value. Therefore, in this specification, the channel length is any one value, maximum value, minimum value, or average value in the channel formation region.
  • the channel width is, for example, in the top view of a transistor, a channel length in a region where a semiconductor (or a portion of a semiconductor in which a current flows) and a gate electrode overlap each other in a transistor or a channel formation region. Based on the direction, it means the length of the channel forming region in the vertical direction. However, in one transistor, the channel width does not always have the same value in all regions. That is, the channel width of one transistor may not be set to one value. Therefore, in this specification, the channel width is any one value, the maximum value, the minimum value, or the average value in the channel formation region.
  • a channel width in a region where a channel is actually formed (hereinafter also referred to as an “effective channel width”) and a top view of the transistor are shown depending on a structure of the transistor.
  • the channel width (hereinafter, also referred to as “apparent channel width”) may differ from.
  • the effective channel width becomes larger than the apparent channel width, and the effect may not be negligible.
  • the proportion of a channel formation region formed in the side surface of the semiconductor may be large. In that case, the effective channel width is larger than the apparent channel width.
  • channel width may indicate an apparent channel width.
  • channel width may refer to an effective channel width.
  • the channel length, channel width, effective channel width, and apparent channel width can be determined by analyzing cross-sectional TEM images.
  • the impurities of the semiconductor refer to, for example, components other than the main components that constitute the semiconductor. For example, if the concentration is 0.
  • Elements less than 1 atom% can be said to be impurities.
  • the inclusion of impurities may cause, for example, an increase in the defect density of a semiconductor or a decrease in crystallinity.
  • the impurities that change the characteristics of the semiconductor include, for example, Group 1 element, Group 2 element, Group 13 element, Group 14 element, Group 15 element, and oxide.
  • transition metals other than the main components of semiconductors such as hydrogen, lithium, sodium, silicon, boron, phosphorus, carbon, and nitrogen. Water may also function as impurities.
  • oxygen vacancies also referred to as V 0: o xy g e n v a c a n c y
  • V 0 oxygen vacancies
  • silicon oxynitride has a higher oxygen content than nitrogen as its composition.
  • silicon oxynitride has a composition containing more nitrogen than oxygen.
  • insulator can be referred to as an insulating film or an insulating layer.
  • conductor can be referred to as a conductive film or a conductive layer.
  • semiconductor can be restated as a semiconductor film or a semiconductor layer.
  • parallel means a state in which two straight lines are arranged at an angle of 10° to 10°. Therefore, the case where the temperature is 15 degrees or more and 5 degrees or less is included.
  • substantially parallel means a state in which two straight lines are arranged at an angle of 30 degrees to 30 degrees.
  • Very means that two straight lines are arranged at an angle of 80 degrees or more and 100 degrees or less. Therefore, cases of 85 degrees or more and 95 degrees or less are included.
  • substantially vertical means that two straight lines are arranged at an angle of 60 degrees or more and 120 degrees or less.
  • the metal oxide is a metal oxide in a broad sense.
  • Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), and oxide semiconductors (Oxid eSemiconductor or simply OS).
  • oxide semiconductors Oxid eSemiconductor or simply OS.
  • the metal oxide when a metal oxide is used for a semiconductor layer of a transistor, the metal oxide may be referred to as an oxide semiconductor. That is, when described as an S transistor, it can be referred to as a transistor including a metal oxide or an oxide semiconductor.
  • normally-off means that when a potential is not applied to the gate or a ground potential is applied to the gate, the drain current per channel width 1 /i m flowing in the transistor is 1 at room temperature.
  • X 10- 20 a or less refers to 85 1 X 1 0- 18 a or less in ° C, or 1 is 1 X 10- 16 a or less at 25 ° C. ⁇ 02020/174315 ⁇ (: 17132020/051316
  • FIG. 3A and 3B are a top view and a cross-sectional view of a semiconductor device including a transistor 200.
  • FIG. 18 is a top view of the semiconductor device.
  • FIG. 1C is a cross-sectional view of a portion indicated by dashed-dotted line 8-3-8 in FIG. 18 and also a cross-sectional view of the transistor 200 in the channel width direction.
  • the figure is a cross-sectional view of the portion indicated by dashed-dotted line 8 5-8 6 in FIG.
  • some elements are omitted for the sake of clarity.
  • a semiconductor device includes an insulator 2 1 1 on a substrate (not shown), an insulator 2 1 2 on the insulator 2 11 and an insulator 2 1 on the insulator 2 1 2. 4, transistor 2 0 0 on insulator 2 1 0 4, insulator 2 8 0 on transistor 2 0 0, transistor 2 0 0 and insulator 2 8 2 on insulator 2 8 0, It has an insulator 2 8 3 on the insulator 2 8 2 and an insulator 2 8 4 on the insulator 2 8 3. Note that the insulator 280 is provided so as to cover at least part of the transistor 200.
  • Insulator 2 1 1, insulator 2 1 2, insulator 2 1 4, insulator 2 8 0, insulator 2 8 2, insulator 2 8 3 and insulator 2 8 4 function as an interlayer film.
  • it has a conductor 2440 (a conductor 2403 and a conductor 2401) which is electrically connected to the transistor 200 and functions as a plug.
  • an insulator 2 41 (insulator 2 4 1 3 and insulator 2 4 1 13) is provided in contact with the side surface of the conductor 2 4 0 functioning as a plug.
  • a conductor 2 4 6 (conductor 2 4 6 3, and conductor 2 4 6 and a conductor 2 4 0, which is electrically connected to the conductor 2 4 0 and functions as a wiring, is formed over the insulator 2 8 4 and the conductor 2 4 0. Conductors 2 4 6 13) are provided. An insulator 2 86 is provided on the conductor 2 46 and the insulator 2 84.
  • the transistor 200 has an insulator 2 72, an insulator 2 73, and an insulator 2 4 5 (insulator 2 4 5 3 and insulator 2 4 5 13), Insulator 2 4 5 3, insulator 2 7 2, insulator 2 7 3, insulator 2 8 0, insulator 2 8 2, insulator 2 8 3, and insulator 2 8 4 Insulator 2 4 1 3 is provided, the first conductor of conductor 2 4 0 3 is provided in contact with the side surface of insulator 2 4 1 3 and the second conductor of conductor 2 4 0 & is further provided inside. A conductor is provided.
  • Insulator 2 4 1 13 is provided in contact with it, the 1st conductor of conductor 2 4 0 13 is provided in contact with the side surface of insulator 2 4 1 13 and the inside of conductor 2 4 0 13 is further provided inside. Two conductors are provided.
  • the height of the upper surface of the conductor 2 4 0 and the height of the upper surface of the insulator 2 8 4 in a region overlapping with the conductor 2 4 6 can be approximately the same.
  • the transistor 200 has a structure in which the first conductor of the conductor 240 and the second conductor of the conductor 240 are stacked, the present invention is not limited to this. Absent.
  • the conductor 240 may have a single-layer structure or a stacked structure including three or more layers. When the structure has a laminated structure, an ordinal number may be given in the order of formation to distinguish them. ⁇ 0 2020/174315 ⁇ (: 17132020/051316
  • the transistor 200 includes an insulator 2 16 on an insulator 2 14 and a conductor 2 0 arranged so as to be embedded in the insulator 2 16.
  • 5 conductor 205 3 and conductor 2 05 13
  • insulator 2 1 6 and insulator 2 2 5 conductor 2 2 2 and insulator 2 2 2 insulator 2 2 4, insulator 2 2 6 on insulator 2 2 4, oxide 2 3 0 3 on insulator 2 2 6 and oxide 2 3 0 13 on oxide 2 3 0 3
  • Oxide 2 4 3 (oxide 2 4 3 3 and oxide 2 4 3 13) and insulator 2 3 1 on oxide 2 30 b and conductor 2 4 2 on oxide 2 4 3 (Conductor 2 4 2 3 and conductor 2 4 2 13) and insulator 2 4 5 on conductor 2 4 2 (insulator 2 4 5 3 and insulator 2 4 5 13) and insulator Insulator 2 50 on 2 3 1 and conductor 2 6 0 (conductor 2 6 0 3 and conductor 2
  • the insulator 2 3 1 contacts the side surface of the conductor 2 4 2 3 and the side surface of the conductor 2 4 2 b, respectively.
  • the oxide 2 71 may be in contact with the side surface of the insulator 2 26, the side surface of the oxide 2 3 0 3, and the side surface of the conductor 2 4 2.
  • the upper surface of the conductor 260 is arranged so as to substantially coincide with the upper surface of the insulator 250 and the upper surface of the insulator 231.
  • the insulator 2 82 is in contact with the top surfaces of the conductor 2 6 0, the insulator 2 50, the insulator 2 3 1, and the insulator 2 8 0, respectively.
  • Insulator 2 80, insulator 2 73, insulator 2 72, insulator 2 45, conductor 2 4 2 and oxide 2 4 3 have openings reaching oxide 2 3 0 13
  • Insulator 2 5 0, and conductor 2 6 0 are arranged in the opening.
  • a conductor 260, an insulator 250, and an insulator 231 should be installed between the conductor 2423 and the conductor 244-2b.
  • the insulator 250 has a region overlapping with a side surface of the conductor 260 and a region overlapping with a bottom surface of the conductor 260.
  • the insulator 231 has a region in contact with the oxide 230b and a region overlapping with the side surface of the conductor 260 through the insulator 250. , And a region overlapping with the bottom surface of the conductor 260 through the insulator 250.
  • the oxide 2300 may have an oxide 2303 placed over the insulator 226 and an oxide 2303 placed over the oxide 2303. preferable.
  • the oxide 230 & under the oxide 2301 By having the oxide 230 & under the oxide 2301, the diffusion of impurities from the structure formed below the oxide 2303 into the oxide 23013 is suppressed. be able to.
  • oxygen contained in the insulator 2 2 4 is converted to the conductor 2 4 2 of the oxide 2 30. It is possible to suppress excessive supply to the overlapping region. On the other hand, it is in contact with the insulator 2 2 4 and is an oxide.
  • the oxygen contained in the insulator 2 By providing the oxide 2 71 which is in contact with the side surface of the oxide, the oxygen contained in the insulator 2
  • the insulator 2 31 so as to cover the insulator 2 24, the oxide 2 71, and the oxide 2 30 b, the insulator 2 2 4 is included in the insulator 2 2 4. ⁇ 0 2020/174315 The oxygen contained in the oxide can be efficiently supplied to the oxide 230b.
  • the oxide 230 has a structure in which two layers of the oxide 2303 and the oxide 23013 are stacked; however, the present invention is not limited to this. is not.
  • a single layer of oxide 2301 or a stacked structure of three or more layers may be provided, or each of the oxide 2303 and the oxide 2300 b has a stacked structure. May be.
  • the conductor 260 functions as a first gate (also referred to as a top gate) electrode, and the conductor 205 functions as a second gate (also referred to as a back gate) electrode.
  • the insulator 250 functions as a first gate insulator and the insulator 2 24 functions as a second gate insulator.
  • the conductor 2 4 2 3 functions as one of the source and the drain, and the conductor 2 4 2 13 functions as the other of the source and the drain.
  • the oxide 230 functions as a channel formation region.
  • a metal oxide which functions as a semiconductor is included in the oxide 230 including the channel formation region (the oxide 2303 and the oxide 23013). ) Is preferably used.
  • the metal oxide functioning as a semiconductor it is preferable to use a metal oxide having a band gap of 26 V or more, preferably 2.56 V or more.
  • the off-state current of the transistor can be reduced by using the metal oxide having a wide band gap.
  • a transistor including a metal oxide in a channel formation region has an extremely small leakage current in a non-conduction state, so that a semiconductor device with low power consumption can be provided.
  • the metal oxide can be formed by a sputtering method or the like, it can be used for a transistor included in a highly integrated semiconductor device.
  • the carrier concentration is low
  • oxide semiconductor Intrinsic or substantially mono-type oxide semiconductor is preferably used.
  • oxide semiconductor having a low carrier concentration in the channel formation region of the transistor By using an oxide semiconductor having a low carrier concentration in the channel formation region of the transistor, the off-state current of the transistor can be suppressed low or the reliability of the transistor can be improved.
  • the elements contained in the conductive layer 2 4 2 3 provided on the oxide 2 0 13 via the oxide layer 2 4 3 3 In the case where the oxide 2301 has a function of absorbing oxygen, oxygen vacancies are generated between the oxide 230b and the conductive layer 2423 or near the surface of the oxide 23013.
  • a low resistance region may be partially formed.
  • the element may serve as an impurity in the oxide semiconductor.
  • impurities or impurities (hydrogen, nitrogen, metal elements, or the like) entering oxygen vacancies may function as donors and carrier density may increase.
  • the channel formation region ⁇ 002020/174315
  • the oxygen deficiency is included in (:17132020/051316, the transistor has a normally-on characteristic (the channel exists even if voltage is not applied to the gate electrode, and the current flows to the transistor). ) It is easy to become.
  • a groove is provided in the oxide 230b so that the above impurities are removed and a channel formation region is formed. It is possible to reduce a low resistance region near the surface of the oxide 230b and suppress generation of a parasitic channel.
  • the depth of the groove portion provided in the oxide 230b is equal to that of the oxide 2 3 2b in the region overlapping with the conductor 2 4 2 & or the conductor 2 4 2b. It is also the difference between the upper surface of the oxide 0230 and the upper surface of the oxide 23013 in a region overlapping with the conductor 260.
  • the depth of the groove is typically greater than 0 11 1x1 and less than or equal to 1 0 11 1x1, preferably 1 11 1x1 or more and 7 11 1x1 or less, more preferably 2 11 1x1 or more and 5 11 1x1 or less.
  • the above impurities can be removed, and a highly reliable semiconductor device with less variation in transistor characteristics can be provided.
  • oxide 230 for example, indium, element 11-N4-O 11 oxides with zinc and zinc
  • (Element IV! is aluminum, gallium, yttrium, tin, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, or It is preferable to use a metal oxide such as one selected from magnesium or the like, or a plurality of types thereof. In particular, it is preferable to use aluminum, gallium, yttrium, or tin as the element N4. Further, as oxide 230, 1 11— Oxide, 1 11— You may use an oxide and an indium oxide.
  • the oxide 230 preferably has a laminated structure of a plurality of oxide layers having different chemical compositions.
  • the atomic ratio of the element N4 to the metal element as the main component is the main component in the metal oxide used as the oxide 23013. It is preferable that the ratio is higher than the atomic ratio of the element N4 to the metallic element.
  • the atomic ratio of the element N4 to the 11 1 is larger than the atomic ratio of the element to I 11 in the metal oxide used for the oxide 230b. Is preferred.
  • the atomic ratio of I 11 to the element IV! is larger than the atomic ratio of I 11 to the element N4 in the metal oxide used for the oxide 2303. It is preferably large.
  • the atomic ratio of indium to the metal element which is the main component is It is preferable that it is larger than the atomic ratio of indium to the metal element.
  • the use of a metal oxide containing a large amount of indium in the channel formation region can increase the on-state current of the transistor. Therefore, by making the atomic ratio of indium to the metal element which is the main component in the oxide 2301 larger than the atomic ratio of indium to the metal element which is the main component in the oxide 2303.
  • the oxide 230b can be the main carrier path.
  • the bottom of the conduction band of the oxide 230b is preferably separated from the vacuum level from the bottom of the conduction band of the oxide 230a.
  • the electron affinity of the oxide 230b is preferably higher than that of the oxide 230a.
  • the main path of carriers is the oxide 230b.
  • the oxide 23 Ob preferably has crystallinity.
  • CAAC OS which will be described later, c— ax s a l gne c r y s t a l l ne ox d e s em c onau c t o r).
  • Crystalline oxides such as CAAC-OS have few impurities and defects (such as oxygen vacancies) and have a highly crystalline and dense structure. Therefore, abstraction of oxygen from the oxide 230b by the source electrode or the drain electrode can be suppressed. This can reduce the amount of oxygen extracted from the oxide 230b even when heat treatment is performed.
  • the lower end of the conduction band changes gently at the junction of the oxide 230a and the oxide 230b.
  • the lower end of the conduction band at the junction of the oxide 230a and the oxide 230b continuously changes or continuously joins. In order to do so, it is advisable to reduce the defect density in the mixed layer formed at the interface between the oxide 230a and the oxide 230b.
  • the oxide 230a and the oxide 230b have a common element as a main component in addition to oxygen, a mixed layer with low defect density can be formed.
  • the oxide 230b is an InM-Zn oxide
  • the oxide 230a may be In-M-Zn oxide, M-Zn oxide, elemental MO oxide, In-Zn oxide, Indium oxide or the like may be used.
  • the composition in the vicinity includes the range of ⁇ 30% of the desired atomic number ratio. Further, it is preferable to use gallium as the element M.
  • the above atomic number ratio is not limited to the atomic ratio of the formed metal oxide, and the atomic number of the sputtering target used for forming the metal oxide is not limited. It can be a ratio.
  • the oxide 230a and the oxide 230b are made to have the above-described structure, so that the oxide 230a and the oxide 230b are
  • the defect density at the interface with 30 b can be lowered. Therefore, the influence of interface scattering on carrier conduction is reduced, and transistor 200 obtains a large on-current and high frequency characteristics. ⁇ 0 2020/174315 It is possible to read (:17132020/051316).
  • the insulator 286 has a function of suppressing diffusion of impurities such as water and hydrogen from the substrate side or from above the transistor 200 to the transistor 200, particularly to the oxide 230. It is preferable to have.
  • an insulating material having a function of suppressing diffusion of oxygen eg, at least one of an oxygen atom and an oxygen molecule
  • the above oxygen is difficult to permeate.
  • the insulating film having a function of suppressing the diffusion of the impurities and oxygen may be referred to as a barrier insulating film.
  • insulator 2 11 1, insulator 2 12 2, insulator 2 8 3, and insulator 2 8 4 use silicon nitride or the like, and use insulator 2 1 4, insulator 2 7 2, insulator 2 8 It is preferable to use aluminum oxide or the like as 7 3 and the insulator 28 2.
  • impurities such as water and hydrogen can be suppressed from diffusing from the substrate side to the transistor 200 side through the insulator 211, the insulator 211, and the insulator 211. it can.
  • oxygen contained in the insulator 2 2 4 or the like can be suppressed from diffusing to the substrate side through the insulator 2 11 1, the insulator 2 12 and the insulator 2 1 4.
  • the transistor 2100 is used as an insulator 2 11 1, insulator 2 1 2, insulator 2 1 4 and insulator 2 7 that has a function of suppressing diffusion of impurities such as water and hydrogen, and oxygen. 2. It is preferable to have a structure surrounded by the insulator 2 73, the insulator 2 82, the insulator 2 8 3 and the insulator 2 8 4.
  • the insulator 2 1 1 2 and the insulator 2 8 3 can sufficiently suppress the diffusion of impurities such as water and hydrogen, the insulator 2 1 1 or the insulator 2 8 4 does not necessarily have to be provided. ..
  • the insulator 2 11 or the insulator 2 84 silicon oxide, silicon oxynitride, or the like may be used.
  • the resistivity of the insulator 211, the insulator 284, and the insulator 286 it is preferable to reduce the resistivity of the insulator 211, the insulator 284, and the insulator 286.
  • the resistivity of the insulator 2 11 1, the insulator 2 8 4, and the insulator 2 8 6 it is possible to obtain insulation in the process using plasma or the like in the semiconductor device manufacturing process.
  • Body 2 1 1, insulator 2 8 4 and insulator 2 8 6 alleviate charge-up on conductor 205, conductor 2 4 2, conductor 2 6 0, or conductor 2 4 6 You may be able to.
  • the resistivity of insulator 2 1 1, insulator 2 8 4, and insulator 2 8 6 is preferably ..
  • the insulator 2 11 or the insulator 2 12 is not necessarily provided, and the insulator 2 8 3 or the insulator 2 8 4 is not necessarily provided.
  • the insulator 2 12 and the insulator 2 84 are formed using a compound gas that does not contain hydrogen atoms or has a small content of hydrogen atoms (the film is formed by the 30 method). ⁇ 02020/174315 ⁇ (: 17132020/051316
  • the insulator 2 16 and the insulator 280 preferably have a lower dielectric constant than the insulator 2 14.
  • a material having a low dielectric constant as the interlayer film, it is possible to reduce the parasitic capacitance generated between the wirings.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide with fluorine, silicon oxide with carbon, carbon and nitrogen were added. Silicon oxide, silicon oxide having pores, or the like may be used as appropriate.
  • FIG. 2 is an enlarged cross-sectional view of the oxide 230 shown in FIG. 1 ⁇ 3 and its vicinity.
  • An insulator 226 functioning as an oxygen block film is provided between the insulator 224 and the oxide 2303. Further, the oxide 2 71 is provided so as to be in contact with the side surfaces of the insulator 224, the insulator 226, the side surface of the oxide 2303, and the side surface of the oxide 23013. Further, an insulator 231 functioning as an oxygen block film is provided so as to cover the insulator 224, the insulator 226, the oxide 2303, the oxide 231 013, and the oxide 271.
  • the above barrier insulating film can be used, and in particular, it has a function of suppressing diffusion of oxygen (for example, at least one of oxygen atoms and oxygen molecules) (the above oxygen is difficult to permeate).
  • oxygen for example, at least one of oxygen atoms and oxygen molecules
  • an insulating material for example, aluminum oxide can be used as the insulator 226 and the insulator 231 each having a function as an oxygen block film.
  • hafnium oxide, aluminum, or an oxide containing hafnium (hafnium aluminate) or the like can be used.
  • the insulator 226 having a function as an oxygen block film and the insulator 231 metal such as magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, or tantalum oxide is used.
  • a metal nitride such as an oxide, aluminum nitride, silicon nitride oxide, or silicon nitride can be used.
  • the oxygen block film may have a laminated structure.
  • the above material is used as a lower layer of the laminated structure, and silicon oxide or silicon oxynitride is used as an upper layer of the laminated structure. Can be used.
  • the oxide 271 I 11-N 4-11 oxide can be used. Further, in the metal oxide used for the oxide 271, it is preferable that the atomic ratio of I to the metallic element as the main component is larger than the atomic ratio of N4 to the metallic element as the main component. Further, it is preferable to use a material that can be used for the oxide 23013. In particular, the oxide 27 1 and the oxide 2 3013 are preferably made of the same material.
  • the oxide 271 may have a laminated structure.
  • a stack of a material that can be used for the oxide 230b as the first layer of the oxide 27 1 and a material that can be used for the oxide 2303 as the second layer may be used.
  • the first layer be provided so as to be in contact with the oxide 23013.
  • the ⁇ axis of the crystal of the oxide 2 71 is the surface on which the oxide 27 1 is formed, that is, at least the insulator 2 26.
  • the side surface of the oxide 2303, and the side surface of the oxide 23013. ⁇ 88 ⁇ ⁇ ⁇ has the property of easily moving oxygen in the direction perpendicular to the 0 axis. Therefore, oxygen contained in the insulator 2 24 can be efficiently supplied to the oxide 23013 through the oxide 27 1.
  • an indium oxide or an I 11 — N 4 — oxide 11 whose content of element 1 ⁇ and zinc is lower than that of indium is used as the oxide 27 1, a crystal of the oxide 2 71 is used.
  • the sex may be low.
  • the indium oxide film and the I 11-IV!-11 oxide film containing less than the content of indium and ⁇ ] ⁇ and zinc may become a polycrystalline film by increasing the crystallinity.
  • the polycrystalline film has a crystal grain boundary, and the crystal grain boundary becomes a defect_position and may serve as a carrier trap or a carrier generation source. Therefore, a transistor including a polycrystalline I 11 1] ⁇ 1 11 oxide has large variation in electric characteristics and may have low reliability.
  • the insulator 224 is in contact with the oxide 2 71 in the region 276, and the region other than the region 276 is covered with the insulator 226 functioning as an oxygen block film and the insulator 231. Therefore, oxygen contained in the insulator 224 diffuses into the oxide 2 71 through the region 276.
  • the oxide 2 71 is in contact with the oxide 230 b in the region 2 77, and oxygen diffused into the oxide 27 1 diffuses into the oxide 23013 through the region 27 7.
  • the oxygen block film may be made of a material that is relatively less permeable to oxygen as compared with the oxide 27 1. That is, at least one of insulator 2 26 and insulator 23 1 You may use the above-mentioned metal oxides, such as an oxide.
  • the atomic ratio of the element N4 to the metal element which is the main component is the main component in the metal oxide used for the oxide 27 1. It is preferably larger than the atomic ratio of the element N4 to the metal element.
  • the atomic ratio of the element N4 to 1 11 is the atomic number ratio of the element N4 to the I 11 in the metal oxide used for the oxide 27 1. It is preferably larger.
  • the oxygen block film may have a laminated structure.
  • the product The metal oxide material can be used as the lower layer of the layer structure (:17132020/051316), and silicon oxide or silicon oxynitride can be used as the upper layer of the laminated structure.
  • the oxygen block film may have conductivity.
  • the insulator 2 26, or It is called an insulator 2 3 1.
  • the oxide 2 71 as the oxygen diffusion path, the insulator 2 26 as the oxygen block film that suppresses the oxygen diffusion, and the insulator 2 3 1, the oxide 2 71 is included in the insulator 2 2 4.
  • Oxygen can be efficiently supplied to the oxide 230b.
  • oxygen vacancies can be reduced and the reliability of the transistor 200 can be improved.
  • the transistors 200 are arranged in a matrix, that is, a plurality of transistors are arranged in the 8 1 -8 2 direction and the 8 3 -8 4 direction.
  • the plurality of transistors 200 arranged in the 8 1 1 8 2 direction, or the plurality of transistors 2 0 arranged in the 8 3 8 4 direction have a conductor 2 6 0 functioning as a first gate electrode. May be shared.
  • An oxygen barrier film which is in contact with the oxide 230, is provided around the conductor 260, with the insulator 250 functioning as a first gate insulating film interposed therebetween. If the oxygen barrier film has high conductivity, the transistor 200 adjacent to the transistor 200 becomes conductive through the oxide 230 and the oxygen barrier film, and the semiconductor device including the transistor 200 does not operate normally. Can not operate.
  • the oxygen barrier film is a material having semiconductor characteristics, the oxygen barrier film has conductivity depending on the potential of the first gate electrode, and the adjacent transistor 200 is made of oxide 230. Also, the semiconductor device including the transistor 200 cannot operate normally because it is electrically connected through the oxygen barrier film.
  • a method of removing a part of the oxygen barrier film may be considered, but this may involve an increase in the number of processes such as the lithography process and the etching process. Be touched Therefore, it is preferable to use an insulating material for the oxygen barrier film. Further, by using an oxygen barrier film on an insulating material, without a step of add them such as and Etchingue extent the lithographic E. et, it is possible to manufacture a semiconductor device having favorable JP 1 'production.
  • FIG. 1 in the cross-sectional view of the transistor 200 in the channel width direction, between the side surface of the oxide 2 71 and the upper surface of the oxide 2 3 0 13, It may have a curved surface, that is, the end portion of the side surface and the end portion of the upper surface may be curved (hereinafter, also referred to as round shape).
  • the radius of curvature on the curved surface is larger than 0 11 111 and smaller than the film thickness of the oxide 2 3 0 13 in the region overlapping with the conductor 2 4 2, or the length of the region not having the curved surface is It is preferably smaller than half.
  • the radius of curvature on the above curved surface is specifically more than 0 11 111 and not more than 2 0 11 111, preferably not less than 15 11 11 111 and more preferably not less than 2 11 11 10 11 11 or less. With such a shape, the coverage of the insulator 231, the insulator 250, and the conductor 260 formed in a later step on the groove portion can be improved. Can be turned on. Further, it is possible to prevent a decrease in the length of the region having no curved surface and to suppress a decrease in on-current and mobility of the transistor 200. Therefore, it is possible to provide a semiconductor device having good electrical characteristics.
  • the conductor 205 may function as the second gate electrode in some cases.
  • the threshold voltage (V th) of the transistor 200 can be controlled by changing the potential applied to the conductor 205 independently of the potential applied to the conductor 260, without changing the potential. it can.
  • V th of the transistor 200 can be further increased and off-state current can be reduced. Therefore, applying a negative potential to the conductor 205 can reduce the drain current when the potential applied to the conductor 260 is 0 V, as compared to the case where no potential is applied.
  • the conductor 205 is arranged so as to overlap with the oxide 230 and the conductor 260. Further, the conductor 205 is preferably embedded in the insulator 216 and provided.
  • the conductor 205 is preferably provided larger than the size of a region of the oxide 230 which does not overlap with the conductor 242a and the conductor 242b.
  • the conductor 205 is preferably stretched also in a region outside the end of the oxide 230 intersecting the channel width direction. That is, it is preferable that the conductor 205 and the conductor 260 overlap with each other outside the side surface of the oxide 230 in the channel width direction with the insulator interposed therebetween.
  • the electric field of the conductor 260 which functions as the first gate electrode and the electric field of the conductor 205 which functions as the second gate electrode make the channel formation region of the oxide 230 electrically conductive.
  • a structure of a transistor in which a channel formation region is electrically surrounded by electric fields of a first gate and a second gate is referred to as a s ur r o u n d e d c h a n n e l (S— c h a n n e 1) structure.
  • a transistor having an S-chan n e 1 structure refers to a structure of a transistor that electrically surrounds a channel formation region by electric fields of one and the other of a pair of gate electrodes.
  • a side surface and a periphery of the oxide 230 in contact with the conductor 242 a and the conductor 242 b which function as a source electrode and a drain electrode are in a channel formation region. It has the characteristic that it is the same as I type.
  • the oxide 230 can be I-type like the channel formation region.
  • type I can be treated as the same as high-purity intrinsic which will be described later.
  • the S—c ha n n e 1 structure disclosed in this specification and the like is different from the F in type structure and the planar type structure.
  • the conductor 205 is stretched so that the conductor 205 also functions as a wiring.
  • the present invention is not limited to this, and a conductor functioning as a wiring may be provided below the conductor 205.
  • the conductor 205 does not necessarily have to be provided for each transistor one by one.
  • the conductor 205 may be shared by a plurality of transistors. ⁇ 0 2020/174315 ⁇ (: 17132020/051316
  • the conductor 205 has a structure in which the conductor 2053 and the conductor 20513 are stacked; however, the present invention is not limited to this. ..
  • the conductor 205 may have a single-layer structure or a stacked structure including three or more layers.
  • an ordinal number may be given in the order of formation to distinguish them.
  • the conductor 205 is a hydrogen atom, hydrogen molecule, water molecule, nitrogen atom, nitrogen molecule, nitric oxide molecule.
  • a conductive material having a function of suppressing diffusion of impurities such as copper atoms.
  • a conductive material having a function of suppressing diffusion of oxygen eg, at least one of an oxygen atom and an oxygen molecule.
  • the conductor 2053 By using a conductive material having a function of suppressing diffusion of oxygen for the conductor 2053, it is possible to prevent oxidation of the conductor 20513 and decrease in conductivity.
  • the conductive material having a function of suppressing diffusion of oxygen for example, tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used. Therefore, as the conductor 205&, the conductive material may be a single layer or a laminated layer.
  • the conductor 2053 may be a stack of tantalum, tantalum nitride, ruthenium, or ruthenium oxide and titanium or titanium nitride.
  • the conductor 20513 it is preferable to use a conductive material containing tungsten, copper, or aluminum as its main component.
  • a conductive material containing tungsten, copper, or aluminum as its main component.
  • the conductor 20513 is illustrated as a single layer, it may have a laminated structure, for example, a laminate of titanium or titanium nitride and the conductive material.
  • the insulator 2 2 2 and the insulator 2 2 4 function as a gate insulator.
  • the insulator 2 22 preferably has a function of suppressing diffusion of hydrogen (for example, at least one of hydrogen atom and hydrogen molecule).
  • the insulator 22 2 preferably has a function of suppressing diffusion of oxygen (for example, at least one of oxygen atoms and oxygen molecules).
  • the insulator 2 22 preferably has a higher function of suppressing diffusion of one or both of hydrogen and oxygen than the insulator 2 22.
  • an insulator containing an oxide of one or both of aluminum and hafnium, which are insulating materials may be used.
  • the insulator it is preferable to use aluminum oxide, hafnium oxide, an oxide containing hafnium (hafnium aluminate), or the like.
  • the insulator 2222 emits oxygen from the oxide 230 to the substrate side or the oxide 2202 from the peripheral portion of the transistor 200. It functions as a layer that suppresses the diffusion of impurities such as hydrogen into 30.
  • the insulator 222 impurities such as hydrogen can be suppressed from diffusing into the inside of the transistor 200 and generation of oxygen vacancies in the oxide 230 can be suppressed. Further, it is possible to suppress the reaction of the conductor 205 with the oxygen contained in the insulator 224 and the oxide 230.
  • aluminum oxide, bismuth oxide, germanium oxide, dioxide Oxygen, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, and zirconium oxide may be added.
  • these insulators may be nitrided.
  • the insulator 222 may be formed by stacking silicon oxide, silicon oxynitride, or silicon nitride on these insulators.
  • the insulator 222 is, for example, aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (S r T i 0 3 ), (B a, S r) Insulators containing so-called high-k materials such as T i Os (B ST) may be used in a single layer or stack. As transistors become finer and more highly integrated, thinner gate insulators may cause problems such as leak current. By using a high-k material for the insulator that functions as a gate insulator, it is possible to reduce the gate potential during transistor operation while maintaining the physical film thickness.
  • the insulator 224 preferably desorbs oxygen by heating.
  • the insulator 224 may be formed using silicon oxide, silicon oxynitride, or the like as appropriate.
  • an oxide material from which part of oxygen is released by heating in other words, an insulator material having an excess oxygen region is preferably used.
  • Oxide that desorbs oxygen by heating means TDS, Thermal Desorption Spectrascopy; analysis shows that the amount of desorption of rooster silicon molecules is 1.0 X 10 18 moles/cm 3 or more, Oxidation that is preferably 1.0 X 10 19 mo lecu 1 es/cm 3 or more, more preferably 2.0 X 10 19 mo lecules/cm 3 or more, or 3.0 X 10 20 mo lecules/cm 3 or more. It is a film.
  • the surface temperature of the film during the TDS analysis is preferably 100°C or higher and 700°C or lower, or 100°C or higher and 400°C or lower.
  • the insulator having the excess oxygen region and the oxide 230 may be contacted with each other to perform one or more treatments of heat treatment, microwave treatment, and RF treatment.
  • water or hydrogen in the oxide 230 can be removed.
  • a reaction occurs in which a bond of a defect (VO) containing hydrogen in an oxygen vacancy is broken.
  • the reaction "V ⁇ HV ⁇ + H” occurs and it can be dehydrogenated.
  • Part of the hydrogen generated at this time may be combined with oxygen to form H 2 0 and removed from the oxide 230 or the insulator in the vicinity of the oxide 230.
  • part of hydrogen may be diffused or trapped in the conductor 242 (also referred to as gettering).
  • the microwave treatment for example, it is preferable to use an apparatus having a power source for generating high-density plasma or an apparatus having a power source for applying RF to the substrate side.
  • a gas containing oxygen and by using high density plasma high density oxygen radicals can be generated, and by applying RF to the substrate side, oxygen generated by high density plasma can be generated. Radicals can be efficiently introduced into the oxide 230 or the insulator near the oxide 230.
  • the pressure may be 133 Pa or higher, preferably 200 Pa or higher, more preferably 400 Pa or higher.
  • oxygen and argon are used, The oxygen flow rate ratio ( ⁇ 2 /( ⁇ 2 +Ar)) is 50% or less, preferably 10% or more and 30% or less.
  • heat treatment is preferably performed with the surface of the oxide 230 exposed.
  • the heat treatment is, for example, 100°C or higher and 450°C or lower, more preferably
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas or an atmosphere containing an oxidizing gas at 10 ppm or more, 1% or more, or 10% or more.
  • the heat treatment is preferably performed in an oxygen atmosphere. This makes it possible to supply oxygen to the oxide 230 and reduce oxygen vacancies (VO). Further, the heat treatment may be performed under reduced pressure.
  • the heat treatment is performed in an atmosphere of nitrogen gas or an inert gas, and then an atmosphere containing 10 ppm or more, 1% or more, or 10% or more of oxidized i ⁇ raw gas to supplement desorbed oxygen. You may go in.
  • heat treatment may be performed in an atmosphere containing an oxidizing gas at 10 ppm or more, 1% or more, or 10% or more, and then continuously performed in a nitrogen gas or inert gas atmosphere.
  • the oxygen deficiency in the oxide 230 is restored by the supplied oxygen.
  • the reaction “V ⁇ + 0 nul 1” is promoted.
  • oxygen supplied to the hydrogen remaining in the oxide 230 reacts, whereby the hydrogen can be removed as H 2 0 (dehydration). This makes it possible to prevent hydrogen remaining in the oxide 230 from recombining with oxygen deficiency to form V ⁇ H.
  • the insulator 222 and the insulator 224 may have a stacked structure of two or more layers.
  • the laminated structure is not limited to the same material, and may be a laminated structure made of different materials.
  • the conductor 242 (the conductor 242a and the conductor 242b) is provided over the oxide 230b.
  • the conductor 242 a and the conductor 242 b each function as a source electrode or a drain electrode of the transistor 200.
  • Examples of the conductor 242 include nitride containing tantalum, nitride containing titanium, nitride containing molybdenum, nitride containing tungsten, tantalum and aluminum. It is preferable to use a nitride containing, a nitride containing titanium and aluminum, or the like. In one aspect of the invention, nitrides containing tantalum are especially preferred. Further, for example, ruthenium oxide, ruthenium nitride, an oxide containing strontium and ruthenium, an oxide containing lanthanum and nickel, or the like may be used. These materials are preferable because they are conductive materials that are difficult to oxidize or materials that maintain conductivity even when absorbing oxygen.
  • Oxidation of the conductor 242 is likely to reduce the conductivity of the conductor 242. Note that diffusion of oxygen in the oxide 230b into the conductor 242 can be restated as absorption of oxygen in the oxide 230b by the conductor 242.
  • the oxygen in the oxide 230b diffuses into the conductors 242a and 242b, and A layer may be formed between the body 242a and the oxide 230b and between the conductor 242b and the oxide 230b. Since the layer contains more oxygen than the conductor 242a or the conductor 242b, the layer is presumed to have an insulating property.
  • the three-layer structure of the conductor 242 a or the conductor 242 b, the layer, and the oxide 230 b can be regarded as a three-layer structure of a metal, an insulator, and a semiconductor. It can be regarded as a diode junction structure mainly composed of a metal (Insulator—Semiconductor) structure or an MIS structure.
  • the oxygen in the oxide 230b is excessively absorbed by the conductor 242a or the conductor 242b, so that the resistance of the conductor 242a or the conductor 242b is increased and the electrical characteristics of the transistor are deteriorated. , Especially, it may cause a decrease in on-current.
  • the oxide 243 (the oxide 243a and the oxide 243b) is used as a layer having a function of suppressing oxygen permeation between the oxide 230b and the conductor 242a or the conductor 242b. It may be provided.
  • the oxide 243 it is preferable to use a material that can be used for the oxide 230a.
  • the oxide 243 preferably has a higher concentration of the element M than the oxide 230b.
  • gallium oxide may be used as the oxide 243.
  • a metal oxide such as an In-M-Zn oxide may be used.
  • the atomic ratio of the element M to I n is larger than the atomic ratio of the element M to I n in the metal oxide used for the oxide 230 b. It is preferable.
  • oxide 243 By providing the oxide 243, oxidation of the conductor 242 can be suppressed or reduced. As a result, it is possible to suppress the decrease in the conductivity of the conductor 242, and it is possible to realize a semiconductor device having good electrical characteristics.
  • the oxide 243 when the resistance of the oxide 243 is high, the oxide 243 may be formed extremely thin.
  • the film thickness of the oxide 243 is preferably 0.5 nm or more and 5 nm or less, more preferably 1 nm or more and 3 nm or less, and further preferably 1 nm or more and 2 nm or less.
  • the oxide 243 preferably has crystallinity.
  • the oxide 24 3 has crystallinity, release of oxygen in the oxide 230 can be preferably suppressed.
  • the oxide 24 3 has a hexagonal crystal structure or the like, the oxide 2 It may be possible to suppress the release of oxygen in 30.
  • oxide 243 does not necessarily have to be provided.
  • hydrogen contained in the oxide 230b, the oxide 243, or the like might diffuse into the conductor 242a or the conductor 242b.
  • hydrogen contained in the oxide 230b, the oxide 243, or the like is converted into the conductor 242a or the conductor 242b. It is easy to diffuse, and the diffused hydrogen may be combined with nitrogen contained in the conductor 242 a or the conductor 242 b. That is, hydrogen contained in the oxide 230b, the oxide 243, or the like may be absorbed in the conductor 242a or the conductor 242b.
  • Insulator 2 4 5 (insulator 2 4 5 3 and insulator 2 4 5 13) is provided on the conductor 2 4 2. It is preferable that 2 4 5 function as a barrier layer, and as will be described later, the insulator 2 4 5 functions as a hard mask on the conductor 2 4 2 in the manufacturing process of the transistor 200. With such a structure, oxidation of the upper surface of the conductor 2 4 2 can be suppressed, and an increase in contact resistance with the conductor 2 4 0 formed in a later step can be suppressed. Good electrical characteristics and reliability can be given to the transistor 200.
  • a function of suppressing oxygen (eg, at least one of oxygen atom, oxygen molecule, etc.) diffusion such as aluminum oxide as the insulator 2 45. It is preferable to use an insulating material having (has difficulty in permeating oxygen).
  • a curved surface may be provided between the upper surface of the insulator 2445 and the side surface of the insulator 2445 and the side surface of the conductor 2424. That is, the side edge and the top edge may be curved.
  • the curved surface has a radius of curvature of, for example, 3 11 111 or more and 1 0 11 111 or less, preferably 5 11 111 or more and 6 11 111 or less at the ends of the insulator 2 45 and the conductor 2 4 2. To do. By not having the corners at the ends, the coverage of the film in the subsequent film forming process is improved.
  • the insulator 2 72 is provided in contact with the side surface of the conductor 2 4 2, and the insulator 2 7 3 is provided on the insulator 2 7 2.
  • the insulator 2 72 and the insulator 2 73 preferably function as a barrier layer. With such a structure, absorption of excess oxygen contained in the insulator 280 by the conductor 2422 can be suppressed. Further, by suppressing the oxidation of the conductor 2 42 2, it is possible to suppress an increase in the contact resistance between the transistor 200 and the wiring. Therefore, the transistor 200 can have favorable electric characteristics and reliability.
  • the insulator 2 72 and the insulator 2 73 have a function of suppressing diffusion of oxygen.
  • the insulator 272 and the insulator 273 preferably have a higher function of suppressing oxygen diffusion than the insulator 280.
  • an insulator containing an oxide of one or both of aluminum and hafnium may be formed.
  • an insulator containing aluminum oxide may be used as the insulator 2 72 and the insulator 2 73.
  • oxygen it is preferable to supply oxygen to the insulator 2 24 when the insulator 2 72 is formed.
  • the insulator 2 72 is formed by the sputtering method, it is preferable to use oxygen or a gas containing oxygen as a film formation gas.
  • the insulator 2722 is formed by the eighty-eighth method, it is preferable to use a material containing oxygen such as oxygen, ozone, or water as the oxidizing agent. Since the insulator 2 2 4 is sealed by the insulator 2 7 2 and the insulator 2 7 3, the oxygen supplied to the insulator 2 2 4 is suppressed from diffusing outward, and the oxygen is oxidized. Oxygen 2 30 can be efficiently supplied via 2 7 1.
  • hydrogen in the insulator 2 24 may be absorbed by the insulator 2 7 2 or the insulator 2 7 3, which is preferable.
  • the insulator 2 3 1 functioning as an oxygen block film is provided on the oxide 2 3 0 13 as shown in Fig. 18 and includes an oxide 2 4 3, a conductor 2 4 2 and an insulator 2 4 5, It is provided so as to be in contact with side surfaces of the insulator 2 72, the insulator 2 73, and the insulator 2 80. Further, as shown in FIG. 1, the insulator 2 31 is provided so as to be in contact with the insulator 2 24 and cover the oxide 2 7 1 and the oxide 2 30. ⁇ 02020/174315 ⁇ (: 17132020/051316
  • the insulator 250 functions as a gate insulator.
  • the insulator 250 is preferably placed in contact with the upper surface of the insulator 231.
  • the insulator 250 is made of silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, fluorine-added silicon oxide, carbon-added silicon oxide, carbon- and nitrogen-added silicon oxide, or void-containing oxide. Silicon or the like can be used. In particular, silicon oxide and silicon oxynitride are preferable because they are stable to heat.
  • the film thickness of the insulator 250 is preferably 1 11 1x1 or more and 2 0 11 1x1 or less.
  • the insulator 250 is shown as a single layer in FIG. 1, it may have a laminated structure of two or more layers.
  • the insulator 250 upper layer is made of an insulator having a higher function of suppressing oxygen diffusion than the insulator 250 lower layer. It is preferably formed. With this structure, oxygen contained in the lower layer of the insulator 250 can be suppressed from diffusing into the conductor 250. That is, the oxidation of the conductor 260 due to oxygen contained in the lower layer of the insulator 250 can be suppressed.
  • the lower layer of the insulator 250 is provided by using the above-mentioned material that can be used for the insulator 250, and the upper layer of the insulator 250 is made of the same material as the insulator 2 22. Can be provided.
  • the gate insulator has a stacked structure of a lower layer of the insulator 250 and an upper layer of the insulator 250, a stacked structure having high heat stability and a high relative dielectric constant can be obtained. Therefore, the gate potential applied during transistor operation can be reduced while maintaining the physical film thickness of the gate insulator. Further, it is possible to reduce the equivalent oxide film thickness (£0) of the insulator that functions as the gate insulator.
  • the upper layer of the insulator 250 includes, specifically, one or more selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium, and the like.
  • Another metal oxide or a metal oxide that can be used as the oxide 230 can be used.
  • the insulator 2 31 functions as a gate insulator, it is not always necessary to provide the insulator 2 50. At this time, the insulator 2 31 is preferable because it can have a function as an oxygen block film and a function as a gate insulator, and the manufacturing process can be simplified.
  • a metal oxide may be provided between the insulator 250 and the conductor 260.
  • the metal oxide preferably suppresses diffusion of oxygen from the insulator 250 to the conductor 260.
  • the diffusion of oxygen from the insulator 250 to the conductor 260 is suppressed. That is, it is possible to suppress the oxidation of the conductor 260 by the oxygen of the insulator 250.
  • the metal oxide preferably has a function as a part of the first gate electrode.
  • a metal oxide that can be used as the oxide 230 can be used as the above metal oxide.
  • the electric resistance value of the metal oxide can be reduced to form a conductor. This can be called an OC (Ox i d e C o n d u c t o r) electrode.
  • the on-current of the transistor 200 can be improved without weakening the influence of the electric field from the conductor 260.
  • the physical thickness of the insulator 250 and the above metal oxide maintains a distance between the conductor 260 and the oxide 230, so that the conductor 260 and the oxide 230 are separated from each other. Leakage current can be suppressed.
  • the physical distance between the conductor 260 and the oxide 230 and the electric field strength applied from the conductor 260 to the oxide 230 can be reduced. , Can be easily adjusted appropriately.
  • the conductor 260 functions as the first gate electrode of the transistor 200.
  • the conductor 260 preferably has a conductor 260a and a conductor 260b arranged on the conductor 260a.
  • the conductor 260a is preferably arranged so as to surround the bottom surface and the side surface of the conductor 260b.
  • the upper surface of the conductor 260 is substantially flush with the upper surface of the insulator 250 and the upper surface of the insulator 231.
  • the conductor 260 is shown as a two-layer structure of a conductor 260a and a conductor 260b, but it may have a single-layer structure or a laminated structure of three or more layers. May be
  • a conductive material having a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitric oxide molecules, and copper atoms. Or oxygen
  • a conductive material having a function of suppressing diffusion of for example, at least one of oxygen atoms and oxygen molecules.
  • the conductor 260 a has a function of suppressing diffusion of oxygen, it is possible to prevent the conductor 260 b from being oxidized and being reduced in conductivity by oxygen contained in the insulator 250. ..
  • a conductive material having a function of suppressing diffusion of oxygen for example, tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used.
  • the conductor 260 also functions as a wiring, it is preferable to use a conductor having high conductivity.
  • a conductor having high conductivity for example, as the conductor 26 Ob, a conductive material containing tungsten, copper, or aluminum as a main component can be used.
  • the conductor 260b may have a stacked structure, for example, a stacked structure of titanium or titanium nitride and the above conductive material.
  • the conductor 260 is formed in a self-aligned manner so as to fill the opening formed in the insulator 280 or the like.
  • the conductor 260 can be reliably arranged in the region between the conductor 242a and the conductor 242b without alignment. You can
  • the conductor 260 and the conductor 260 do not overlap with each other when the bottom surface of the insulator 222 is used as a reference.
  • the height of the bottom surface of the region is preferably lower than the height of the bottom surface of the oxide 230b.
  • the conductor 260 which functions as a gate electrode, covers the side surface and the upper surface of the channel formation region of the oxide 230 b through the insulator 250 and the like, so that the electric field of the conductor 260 is not affected by the oxide 230 b. It becomes easier to act on the entire channel formation region of. Therefore, the on-state current of the transistor 200 can be increased and the frequency characteristics can be improved.
  • the difference between the height and the bottom surface of b is 0 nm or more and 100 nm or less, preferably 3 nm or more and 50 nm or less, and more preferably 5 nm or more and 20 nm or less.
  • the insulator 280 is provided on the insulator 273. Further, the upper surface of the insulator 280 may be flattened.
  • the insulator 280 functioning as an interlayer film preferably has a low dielectric constant.
  • the insulator 280 is preferably provided using, for example, a material similar to that of the insulator 216.
  • silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • a material such as silicon oxide, silicon oxynitride, or silicon oxide having holes is preferable because a region containing oxygen which is released by heating can be easily formed.
  • the concentration of impurities such as water and hydrogen in the insulator 280 be reduced.
  • the insulator 280 preferably has a low hydrogen concentration and has an excess oxygen region or excess oxygen.
  • the insulator 280 may be provided using a material similar to that of the insulator 216.
  • the insulator 280 may have a structure in which the above materials are laminated, for example, a silicon oxide film formed by a sputtering method and a chemical vapor deposition (CVD) film formed thereon.
  • a laminated structure of rooster silicon nitride formed by the (position) method may be used. Further, silicon nitride may be further stacked thereover.
  • the insulator 282, the insulator 283, or the insulator 284 preferably functions as a barrier insulating film which suppresses diffusion of impurities such as water and hydrogen from above into the insulator 280. Further, the insulator 28 2, the insulator 283, or the insulator 284 preferably functions as a barrier insulating film which suppresses permeation of oxygen. As the insulator 28 2, the insulator 283, or the insulator 284, an insulator such as aluminum oxide, silicon nitride, or silicon nitride oxide may be used, for example.
  • silicon oxide having a high blocking property with respect to oxygen may be used as the insulator 28 2
  • silicon nitride having a high blocking property with respect to hydrogen may be used as the insulator 283 and the insulator 284.
  • silicon oxide or silicon oxynitride can be used as the insulator 284.
  • Conductor 240a and Conductor 240b are based on tungsten, copper, or aluminum. It is preferable to use a conductive material such as a conductive material (: 17132020/051316).
  • the conductor 2440 & and the conductor 244013 may have a laminated structure.
  • the insulator 284, insulator 283, insulator 282, insulator 2800, insulator 273, and insulator 272 For the conductor in contact with, it is preferable to use a conductive material having a function of suppressing permeation of impurities such as water and hydrogen.
  • a conductive material having a function of suppressing permeation of impurities such as water and hydrogen.
  • the conductive material having a function of suppressing permeation of impurities such as water and hydrogen may be used as a single layer or a stacked layer.
  • oxygen added to the insulator 280 can be prevented from being absorbed by the conductor 243 and the conductor 2048.
  • impurities such as water and hydrogen contained in the layer above the insulator 2 84 can be prevented from entering the oxide 2 30 through the conductor 2 4 0 3 and the conductor 2 4 0 13. it can.
  • an insulator such as silicon nitride, aluminum oxide, or silicon nitride oxide may be used. Since the insulator 2 4 1 3 and the insulator 2 4 1 13 are provided in contact with the insulator 2 7 3 and the insulator 2 7 2, impurities such as water and hydrogen contained in the insulator 2 8 0 are included. However, it is possible to prevent the oxide from mixing into the oxide 230 through the conductor 2403 and the conductor 2413. In particular, silicon nitride is preferable because it has a high blocking property against hydrogen.
  • aluminum oxide has an excellent blocking property with respect to oxygen, and thus oxygen contained in the insulator 280 can be prevented from being absorbed by the conductor 2403 and the conductor 240b.
  • the material used for the insulator 2 4 1 3 and the insulator 2 4 1 13 can be appropriately selected according to the performance required by the device.
  • the conductors 2 4 6 (conductor 2 4 6 3 and conductor 2 4 6 13) that function as wiring are placed in contact with the top surface of the conductor 2 4 0 3 and the top surface of the conductor 2 4 0 3. May be.
  • the conductor 2446 it is preferable to use a conductive material containing tungsten, copper, or aluminum as a main component.
  • the conductor may have a laminated structure, for example, a laminate of titanium or titanium nitride and the conductive material. Note that the conductor may be formed so as to be embedded in the opening provided in the insulator.
  • the insulator 286 is provided on the conductor 246 and the insulator 284. As a result, the top surface of the conductor 2 4 6 and the side surface of the conductor 2 4 6 are in contact with the insulator 2 86, and the bottom surface of the conductor 2 4 6 is in contact with the insulator 2 8 4. That is, the conductor 2 4 6 can be configured to be surrounded by the insulator 2 8 4 and the insulator 2 8 6. With such a structure, permeation of oxygen from the outside can be suppressed and oxidation of the conductor 2 46 can be prevented. Further, impurities such as water and hydrogen can be prevented from diffusing outside from the conductor 246, which is preferable.
  • the substrate on which the transistor 200 is formed is, for example, an insulator substrate, a semiconductor substrate, or a conductor.
  • a substrate may be used.
  • the insulating substrate include a glass substrate, a quartz substrate, a sapphire substrate, a stabilized zirconia substrate (such as a yttria-stabilized zirconia substrate), and a resin substrate.
  • the semiconductor substrate may be, for example, a semiconductor substrate made of silicon, germanium, or the like, or a compound semiconductor substrate made of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide, or gallium oxide. There is.
  • a semiconductor substrate having an insulator region inside the semiconductor substrate described above for example, a SO I (Silicon On Insulator) substrate.
  • the conductor substrate include a graphite substrate, a metal substrate, an alloy substrate, and a conductive resin substrate.
  • a substrate including a metal nitride, a substrate including a metal oxide, or the like can be given.
  • a substrate provided with a conductor or a semiconductor on an insulator substrate a substrate provided with a conductor or an insulator on a semiconductor substrate, a substrate provided with a semiconductor or an insulator on a conductor substrate, and the like.
  • a substrate provided with an element may be used.
  • Elements provided on the substrate include a capacitance element, a resistance element, a switch element, a light emitting element, and a memory element.
  • Examples of the insulating material include roasted oxynitrides, nitrides, rooster oxynitrides, nitriding roux nitrites, metal rooster oxynitrides, metal oxynitrides, and metal oxynitrides having insulating properties.
  • the gate insulator may cause problems such as leak current.
  • a hig h-k material for the insulator that functions as a gate insulator it is possible to reduce the voltage during transistor operation while maintaining the physical film thickness.
  • a material having a low relative dielectric constant for the insulator functioning as the interlayer film the parasitic capacitance generated between the wirings can be reduced. Therefore, the material should be selected according to the function of the insulator.
  • Insulators having a high relative dielectric constant include gallium oxide, hafnium oxide, zirconium oxide, oxides containing aluminum and hafnium, oxynitrides containing aluminum and hafnium, oxides containing silicon and hafnium, silicon and hafnium. And oxynitrides containing silicon, and nitrides containing silicon and hafnium.
  • Insulators with low relative permittivity include silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, fluorine-added silicon oxide, carbon-added silicon oxide, carbon- and nitrogen-added silicon oxide, and voids.
  • silicon oxide having holes or resin is used.
  • a transistor including a metal oxide can have stable electrical characteristics by being surrounded by an insulator having a function of suppressing permeation of impurities such as hydrogen and oxygen.
  • insulators having a function of suppressing the permeation of impurities such as hydrogen and oxygen include boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium,
  • the insulator containing zirconium, lanthanum, neodymium, hafnium, or tantalum may be used as a single layer or a stacked layer.
  • aluminum oxide, magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, and acid are used as insulators that have the function of suppressing the permeation of impurities such as hydrogen and oxygen.
  • a metal oxide such as hafnium oxide or tantalum oxide, or a metal nitride such as aluminum nitride, silicon nitride oxide, or silicon nitride can be used.
  • the insulator functioning as the second gate insulator is preferably an insulator having a region containing oxygen which is released by heating.
  • oxygen is supplied to the oxide 230 through the oxide 271. The oxygen deficiency of 230 can be compensated.
  • Conductors include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, It is preferable to use a metal element selected from strontium, lanthanum, or the like, an alloy containing the above-mentioned metal element as a component, an alloy in which the above-mentioned metal elements are combined, or the like.
  • tantalum nitride, titanium nitride, tungsten, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, oxide containing lanthanum and nickel, etc. Is preferably used.
  • tantalum nitride, titanium nitride, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, and oxide containing lanthanum and nickel are difficult to oxidize.
  • a conductive material or a material that maintains conductivity even when absorbing oxygen is preferable.
  • a semiconductor having high electric conductivity which is typified by polycrystalline silicon containing an impurity element such as phosphorus, or silicide such as nickel silicide may be used.
  • a plurality of conductive layers formed of the above materials may be stacked and used.
  • a stacked structure in which a material containing the above metal element and a conductive material containing oxygen are combined may be used.
  • a stacked structure in which the above-described material containing a metal element and a conductive material containing nitrogen are combined may be used.
  • a stacked structure in which the above-described material containing a metal element, a conductive material containing oxygen, and a conductive material containing nitrogen are combined may be used.
  • the conductor functioning as the gate electrode has a stacked-layer structure in which the above-described material containing a metal element and a conductive material containing oxygen are combined.
  • a conductive material containing oxygen may be provided on the channel formation region side.
  • a conductive material containing a metal element contained in a metal oxide in which a channel is formed and oxygen as a conductor functioning as a gate electrode.
  • a conductive material containing the above metal element and nitrogen may be used.
  • a conductive material containing nitrogen such as titanium nitride or tantalum nitride may be used.
  • indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, titanium oxide is contained.
  • Indium tin oxide, indium zinc oxide, or indium tin oxide to which silicon is added may be used.
  • indium gallium zinc oxide containing nitrogen may be used.
  • the oxide 230 it is preferable to use a metal oxide (oxide semiconductor) that functions as a semiconductor.
  • metal oxides applicable to the oxide 230 according to the present invention will be described. Further, the metal oxides described below can also be applied to the oxide 27 1.
  • the metal oxide preferably contains at least indium or zinc. In particular, it is preferable to contain indium and zinc. In addition to these, it is preferable that aluminum, gallium, yttrium, tin, and the like are contained. Further, one or more selected from boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium and the like may be contained.
  • the metal oxide is an In-M-Zn oxide containing indium, the element M, and zinc is considered.
  • the element M is aluminum, gallium, yttrium, tin, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, or magnesium. Select one or more from the above.
  • metal oxides containing nitrogen may be collectively referred to as metal oxides (meta x i d e ). Further, the nitrogen-containing metal oxide may be referred to as a metal oxynitride (meta x yn i t r i d e ).
  • Oxide semiconductors are classified into single crystal oxide semiconductors and other non-single crystal oxide semiconductors.
  • non-single-crystal oxide semiconductors include CAAC—OS, polycrystalline oxide semiconductors, nc—uS (nanocrystailineoxides em iconductor, i-like amorphous oxide semiconductors (a—like OS: amo rphous— 1 ikeoxidesemiconductor) , And amorphous roxide semiconductor.
  • the CAAC-OS has a c-axis-oriented structure, and a plurality of nanocrystals are connected in the ab plane direction, resulting in a strained crystal structure.
  • strain refers to a portion where the orientation of the lattice arrangement changes between a region where the lattice arrangements are aligned and another region where the lattice arrangements are aligned in the region where multiple nanocrystals are connected. ..
  • nanocrystals are basically hexagonal, they are not limited to regular hexagons and may be non-regular hexagons.
  • the strain may have a lattice arrangement such as a pentagon or a heptagon.
  • CAAC-OS ⁇ 02020/174315 It is difficult to confirm a clear grain boundary (also called grain boundary) in the strain (:17132020/051316) even in the vicinity of strain. It can be seen that the formation is suppressed because the bonding distance between the atoms is 0880-000 because the oxygen atoms are not densely arranged in the 3-13 plane direction or the metal element substitutes. This is because the distortion can be tolerated due to changes in the value.
  • 880-000 is a layer containing indium and oxygen (hereinafter, I 11 layer) and a layer containing element N4, zinc, and oxygen (hereinafter, (N4, Layer) has a layered crystal structure (also referred to as a layered structure).
  • I 11 layer indium and oxygen
  • N4 layer a layer containing element N4, zinc, and oxygen
  • (N4, Layer) has a layered crystal structure (also referred to as a layered structure).
  • indium and the element N4 can be replaced with each other, and when they are replaced with the element indium of the (N4, N11) layer, they can also be expressed as a (111, N4, N11) layer.
  • the indium in the I 11 layer is replaced with an element, it can be expressed as a (111, N4) layer.
  • ⁇ 880-000 is a highly crystalline metal oxide.
  • the metal oxide is a metal oxide having few impurities and defects (such as oxygen deficiency). Therefore, the physical properties of the metal oxide having the amount of 0,88,100 are stable. Therefore, the metal oxide having 880-000 is resistant to heat and highly reliable.
  • 11 (; — ⁇ has a periodic atomic arrangement in a minute region (for example, a region of 1111x1 or more and 10111x1 or less, particularly a region of 1111x1 or more and 3111x1 or less).
  • 11 (: — ⁇ is a different nanocrystal. There is no regularity in the crystallographic orientation between the layers, so there is no orientation in the entire film.Therefore, depending on the analysis method, ⁇ may be 3 — 1 ⁇ 1 £ 6 ⁇ £ or amorphous oxide. It may be indistinguishable from a semiconductor.
  • 111- ⁇ is a kind of metal oxide containing indium, gallium, and zinc.
  • the 11 oxide (hereinafter referred to as 10 ⁇ 0) may have a stable structure by using the above-mentioned nanocrystal.
  • a smaller crystal for example, the above-mentioned nanocrystal
  • a large crystal here, the crystal of the number 111111 or the crystal of the number 0. May be stable.
  • 3-11 1 ⁇ 60 is a metal oxide having a structure between 110-o and an amorphous oxide semiconductor.
  • ⁇ has a void or a low density region. That is, ⁇ has low crystallinity compared to 110- ⁇ and 88081.
  • Oxide semiconductors have various structures and have different characteristics.
  • the oxide semiconductor according to one embodiment of the present invention includes an amorphous oxide semiconductor, a polycrystalline oxide semiconductor, 3-1 1 £ 6 03, 110
  • ⁇ 88 (3-0) may have two or more types.
  • C AC-OS has a conductive function in a part of the material, an insulating function in a part of the material, and a semiconductor function in the whole material.
  • the conductive function is the function of passing electrons (or holes) that are carriers
  • the insulating function is the function of not passing electrons that are carriers. Is.
  • the CAC-OS has a conductive region and an insulating region.
  • the conductive region has the above-mentioned conductive function
  • the insulating region has the above-mentioned insulating function.
  • the conductive region and the insulating region may be separated at the nanoparticle level.
  • the conductive region and the insulating region may be unevenly distributed in the material.
  • the conductive region may be observed as a cloudy connection around the periphery.
  • the conductive region and the insulating region may each be dispersed in the material in a size of 0.5 nmW l 0 nm or less, preferably 0.5 nm or more and 3 nm or less. is there.
  • the CAC-OS is composed of components having different band gaps.
  • the CAC OS is composed of a component having a wide gap due to the insulating region and a component having a narrow gap due to the conductive region.
  • the carrier when the carrier flows, the carrier mainly flows in the component having the narrow gap.
  • the component having the narrow gap acts complementarily to the component having the wide gap, and the carrier also flows to the component having the wide gap in conjunction with the component having the narrow gap. Therefore, when the CAC-OS is used in the channel formation region of a transistor, a high current driving force, that is, a large on-current and a high field-effect mobility can be obtained when the transistor is on.
  • CAC-OS can also be referred to as a matrix composite material (matrixcomp osi te) or a metal matrix composite material (meta l matrixcomp o si te).
  • FIG. 3A is a diagram illustrating the classification of the crystal structure of an oxide semiconductor, typically I GZO (a metal oxide containing In, Ga, and Zn).
  • I GZO a metal oxide containing In, Ga, and Zn
  • I GZO is broadly classified into Amo rphous, C rystal 1 ine, and C rystal.
  • Amo rphous includes c omp lete 1 y amo rphous.
  • Crystal 1 ine includes CAAC, nc, and CAC.
  • p Contains olycrystal.
  • the structure in the thick frame shown in FIG. 3A is a structure belonging to New c r y st a l l i n e p h a se.
  • the structure lies in the boundary region between Amo r p h u u s and C r y s t a l.
  • the energetically unstable Am or p h o u s and C r y s t a l 1 i n e are completely different structures.
  • XRD X-ray diffraction
  • I GZO quartz glass and I GZ O (also referred to as crystalline I GZO) having a crystal structure classified into Cry s st a 1 1 ine are shown in FIGS. 3B and 3C.
  • Figure 3B shows the quartz glass
  • Figure 3C shows the XRD spectrum of crystalline I GZO.
  • the crystalline I GZO shown in FIG. 3C has a thickness of 500 nm.
  • the peak of XRD spectrum of silica glass is almost symmetrical.
  • crystalline I GZO has an asymmetric peak in the XRD spectrum.
  • the asymmetric peak in the XRD spectrum is evidence of the presence of crystals. In other words, it cannot be said to be Amo r p h ⁇ u s unless it is bilaterally symmetric at the XR D spectrum peak.
  • the electrical characteristics of a transistor including a metal oxide vary depending on impurities and oxygen vacancies in the metal oxide, so that the transistor is likely to have normally-on characteristics.
  • the transistor is driven in a state where the metal oxide contains an excess amount of oxygen exceeding an appropriate amount, the valence of excess oxygen atoms changes, and the electrical characteristics of the transistor fluctuate. As a result, reliability may deteriorate.
  • the transistor it is preferable to use a metal oxide having a low carrier concentration in the channel formation region.
  • the concentration of impurities in the metal oxide may be lowered to reduce the defects and the position density.
  • low impurity concentration and low defect density are referred to as high-purity intrinsic or substantially high-purity intrinsic. Note that in this specification and the like, the case where the carrier concentration of the metal oxide in the channel formation region is 1 ⁇ 10 16 cm 3 or less is defined as substantially high-purity intrinsic.
  • the carrier concentration of the metal oxide of the channel formation region 1 x 10 18 cm one 3 or less it is favorable preferred, more preferably 1 X 10 17 cm one 3 or less, 1 X 1 0 16 more preferably cm at one 3 or less, more preferably less than 1 X 10 13 cm one 3, more preferably less than 1 X 10 12 cm one 3.
  • the lower limit of the carrier concentration of the metal oxide of the channel forming region are not particularly limited, for example, be a 1 X 10- 9 cm- 3.
  • the impurities in the metal oxide include, for example, hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon and the like.
  • hydrogen contained in a metal oxide reacts with oxygen bonded to a metal atom to become water, which may cause oxygen vacancies in the metal oxide. If the channel formation region in the metal oxide contains oxygen vacancies, the transistor might have normally-on characteristics.
  • the oxygen vacancies and hydrogen may combine to form V ⁇ H.
  • Defects containing hydrogen in oxygen vacancies (VO) function as donors, and electrons that are carriers may be generated.
  • part of hydrogen may be bonded to oxygen which is bonded to a metal atom to generate an electron which is a carrier.
  • a transistor using a metal oxide containing a large amount of hydrogen tends to have normally-on characteristics.
  • hydrogen in metal oxide easily moves due to stress such as heat and electric field, if a large amount of hydrogen is contained in the metal oxide, reliability of the transistor may be deteriorated.
  • the oxide 230 it is preferable to reduce VOH in the oxide 230 as much as possible so that the oxide 230 has high purity intrinsic or substantially high purity intrinsic.
  • impurities such as water and hydrogen in the metal oxide (sometimes described as dehydration and dehydrogenation treatment. ), and supplying oxygen to the metal oxide to fill oxygen vacancies (sometimes referred to as oxygenation treatment).
  • oxygenation treatment By using a metal oxide with sufficiently reduced impurities such as V ⁇ H in the channel formation region of a transistor, stable electrical characteristics can be given.
  • Defects containing hydrogen in oxygen vacancies (VO) can function as metal oxide donors. However, it is difficult to quantitatively evaluate the defect. Therefore, in metal oxides, the carrier concentration may be used for evaluation instead of the donor concentration. Therefore, in this specification and the like, as a parameter of a metal oxide, a carrier concentration which is assumed to be a state where an electric field is not applied is sometimes used instead of a donor concentration. That is, the “carrier concentration” described in this specification and the like can be called the “donor concentration” in some cases. Further, the “carrier concentration” described in this specification and the like can be restated as the “carrier density”.
  • the hydrogen concentration obtained by secondary ion mass spectrometry is less than l X 1 0 20 at om s/cm 3. , preferably rather is l X 1 0 19 at oms / cm less than 3, more preferably less than 5 X 10 18 at om s / cm 3, preferably in the et to be less than 1 X 10 18 At_ ⁇ ms / cm 3 ..
  • SI MS secondary ion mass spectrometry
  • the above defect level may include a trap level.
  • the charge trapped in the trap level of the metal oxide takes a long time to disappear and may behave as if it were a fixed charge. Therefore, a transistor including a metal oxide with a high trap level density in a channel formation region may have unstable electrical characteristics.
  • the crystallinity of the channel formation region may be low, and the crystallinity of the oxide provided in contact with the channel formation region may be low. .. If the crystallinity of the channel formation region is low, the stability or reliability of the transistor tends to deteriorate. Further, when the crystallinity of the oxide provided in contact with the channel formation region is low, an interface position is formed, which might deteriorate the stability or reliability of the transistor.
  • Impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel and silicon.
  • the concentration of the above impurities obtained by elemental analysis using is less than or equal to 1.0 & 10 111 111.
  • the concentration ratio of the above impurities to the element in the channel formation region of the oxide semiconductor and in the vicinity thereof is less than 0. 10, preferably 0. It should be less than .05.
  • the element used when calculating the above concentration ratio The concentration may be a concentration in the same region as the region where the concentration of the impurity is calculated, or may be a concentration in the oxide semiconductor.
  • a metal oxide having a reduced impurity concentration has low defects and potential densities, so traps and potential densities may be low.
  • the oxide semiconductor when impurities and oxygen vacancies are present in a channel formation region in the oxide semiconductor, the oxide semiconductor may have low resistance. In addition, the electrical characteristics tend to fluctuate, and reliability may deteriorate.
  • silicon has a higher binding energy with oxygen than indium and zinc.
  • I 11 1] ⁇ 1 2 11 oxide as the oxide semiconductor
  • oxygen contained in the oxide semiconductor is deprived by silicon, so that indium or zinc is contained. Oxygen deficiency may be formed in the vicinity of.
  • a leakage current (parasitic channel) between a source electrode and a drain electrode of the transistor is generated in the low resistance region.
  • parasitic channel due to the parasitic channel, the transistor normal ⁇ 02020/174315 Transistor characteristic defects are more likely to occur, such as re-on, leak current increase, threshold voltage fluctuation (shift) due to stress application, etc. Also, transistor processing accuracy. If it is low, the parasitic channel varies from transistor to transistor, resulting in variations in transistor characteristics.
  • the impurities and oxygen vacancies in the channel formation region of the oxide semiconductor and the vicinity thereof be reduced as much as possible.
  • Semiconductor materials that can be used for the oxide 230 are not limited to the above metal oxides.
  • a semiconductor material having a band gap (a semiconductor material which is not a zero-gap semiconductor) may be used.
  • a semiconductor containing a single element such as silicon, a compound semiconductor such as gallium arsenide, or a layered substance (also referred to as an atomic layer substance or a two-dimensional material) that functions as a semiconductor as a semiconductor material.
  • a layered substance that functions as a semiconductor as a semiconductor material it is preferable to use a layered substance that functions as a semiconductor as a semiconductor material.
  • the layered substance is a general term for a group of materials having a layered crystal structure.
  • the layered crystal structure is a structure in which layers formed by covalent bonds or ionic bonds are laminated via a bond weaker than covalent bonds or ionic bonds, such as van der Waalska.
  • the layered material has a high electric conductivity in the unit layer, that is, a high two-dimensional electric conductivity.
  • Layered materials include graphene, silicene, and chalcogenides.
  • Chalcogenides are compounds containing chalcogen.
  • Chalcogen is a general term for elements belonging to Group 16 and includes oxygen, sulfur, selenium, tellurium, polonium, and livermolium.
  • Examples of chalcogenides include transition metal chalcogenides and group 13 chalcogenides.
  • a transition metal chalcogenide that functions as a semiconductor is preferably used.
  • transition metal chalcogenides applicable as oxides 230 specifically, molybdenum sulfide (typically 1 ⁇ 3 2 ) and molybdenum selenide (typically 1 ⁇ £6 2 ) , Molybdenum tellurium
  • FIGS. 48 to 40 and FIGS. 58 to 50 An example of a semiconductor device which is one embodiment of the present invention will be described below with reference to FIGS. 48 to 40 and FIGS. 58 to 50.
  • FIGS. 48 and 58 show top views of semiconductor devices. Further, FIGS. 48 and 58 are cross-sectional views corresponding to the portion indicated by the alternate long and short dash line of 8 1 1 8 2 shown in FIGS. Figure 40 and Figure 5 ⁇ 02020/174315 ⁇ (: 17132020/051316 ⁇ is a cross-sectional view corresponding to the portion indicated by the one-dot chain line 8 3-8 4 in Figs. 48 and 5-8.
  • Figure 8 is a cross-sectional view corresponding to the portion indicated by the chain line in Figure 5-8 and Figure 8-8. The element of is omitted.
  • a structure having the same function as the structure of the semiconductor device shown in ⁇ Structure example of semiconductor device> has the same structure.
  • the reference numeral is added. Note that, also in this item, as the constituent material of the semiconductor device, the materials described in detail in ⁇ Structure example of semiconductor device> can be used.
  • the semiconductor devices shown in FIGS. 48 to 40 are modifications of the semiconductor devices shown in FIGS. 18 to 10.
  • the semiconductor devices shown in FIGS. 48 to 40 do not include the oxide 2303, the oxide 2433, the insulator 250, and the insulator 282, and thus the semiconductor devices shown in FIGS. It is different from the semiconductor device shown in Fig. 10.
  • the semiconductor device does not have oxide 230 &
  • the distance between the insulator 2240 and the oxide 230b is shortened, and the oxygen contained in the insulator 2224 is reduced. Can be efficiently supplied to the oxide 2 3 0 13 via the oxide 2 7 1.
  • the oxygen contained in the insulator 2 24 is supplied to the oxide 2 3 0 13 via the oxide 2 7 1, the oxide 2 3 0 13 overlapping with the conductor 2 4 2 is used.
  • the supply of oxygen to the body is suppressed. For this reason, it is possible to prevent the oxygen supplied to the oxide 2301 from being excessively absorbed by the conductor 2422. Therefore, it is not always necessary to provide the oxide 24 3. This is preferable because the number of steps can be reduced without deteriorating the electrical characteristics and reliability of the semiconductor device.
  • the insulator 2 31 functions as the first gate insulator
  • the insulator 2 50 is not necessarily provided.
  • the step of forming the insulator 250 can be omitted.
  • miniaturization of the semiconductor device can be realized, which is preferable.
  • the insulator 2 8 2 is not necessarily provided. At this time, the step of forming the insulator 2 82 can be reduced, which is preferable.
  • the number of steps for manufacturing a semiconductor device can be reduced.
  • the miniaturization of semiconductor devices can be realized. Note that it is not necessary to reduce all the steps of the oxide 2303, the oxide 2433, the insulator 250, and the insulator 282.
  • an effect of reducing the number of steps for manufacturing a semiconductor device can be obtained.
  • the semiconductor devices shown in FIGS. 58 to 50 are modifications of the semiconductor devices shown in FIGS. 18 to 10. ⁇ 02020/174315
  • the semiconductor device shown in FIGS. 58 to 50 is the same as the semiconductor device shown in FIGS. 18 to 10 with the insulator 2 8 3 and the insulator 2 8
  • the shape of 4 is different, and the difference is that it has an insulator 2 7 4 and an insulator 2 87.
  • the insulator 2 1 2, the insulator 2 1 4, the insulator 2 1 6, the insulator 2 2 2, the insulator 2 2 4, the insulator 2 7 2 and the insulator 2 1 2 Insulator 2 73, Insulator 2 80, and Insulator 2 82 are patterned, Insulator 2 1 2, Insulator 2 1 4, Insulator 2 1 6, Insulator 2 2 2 Insulator
  • the insulator 2 8 4 is provided in contact with the side surfaces of the insulator 2 2 4, insulator 2 7 2, insulator 2 7 3, insulator 2 8 0, and insulator 2 82.
  • Insulator 2 8 3 and insulator 2 8 4 are insulator 2 1 2, insulator 2 1 4, insulator 2 1 6, insulator 2 2 2, insulator 2 2 4 and insulator 2 7 2, Insulator 273, Insulator 280, Insulator 228, and Insulator 287 are covered.
  • insulator 2 8 3 contacts the top surface of insulator 2 8 2, the top and side surfaces of insulator 2 8 7 and the top surface of insulator 2 8 1, and insulator 2 8 4 contacts insulator 2 8 3.
  • the insulator 280, the insulator 228, and the insulator 287 are isolated from the outside by the insulator 283 and the insulator 284 and the insulator 221.
  • the transistor 200 is arranged in the region sealed by the insulator 283 and the insulator 284 and the insulator 211.
  • the insulator 2 14, the insulator 2 87, and the insulator 2 8 2 are formed using a material having a function of trapping hydrogen and fixing hydrogen, and the insulator 2 1 1 and the insulator 2 8 2 are formed. It is preferable to form 1 2, the insulator 2 8 3, and the insulator 2 8 4 using a material having a function of suppressing diffusion of hydrogen and oxygen.
  • aluminum oxide can be used as the insulator 2 14, the insulator 2 87, and the insulator 2 82.
  • silicon nitride can be used for the insulator 211, the insulator 211, the insulator 283, and the insulator 284.
  • the transistor 200 shown in FIGS. 58 to 50 has a structure in which the insulator 211, the insulator 283, and the insulator 284 are provided as a single layer. Is not limited to this.
  • the insulator 211, the insulator 283, and the insulator 284 may each be provided as a laminated structure of two or more layers.
  • the insulator 2 74 functions as an interlayer film.
  • the insulator 2 74 preferably has a lower dielectric constant than that of the insulator 2 14.
  • the insulator 2 74 can be provided using a material similar to that of the insulator 2 80, for example.
  • FIGS. 20A, 6B to 20B, 6C to 20C, and 6D to 20D a method for manufacturing a semiconductor device which is an embodiment of the present invention shown in FIGS. 20A, 6B to 20B, 6C to 20C, and 6D to 20D.
  • Figures 6A through 20A show top views.
  • 6B to 20B are cross-sectional views corresponding to a portion indicated by dashed-dotted line A 1 -A 2 in FIGS. 6A to 20A and also a cross-sectional view in the channel length direction of the transistor 200.
  • 6C to 20C are cross-sectional views corresponding to a portion indicated by dashed-dotted line A 3 -A 4 in FIGS. 6A to 20A, which is also a cross-sectional view in the channel width direction of the transistor 200.
  • 6D to 20D are cross-sectional views of a portion indicated by dashed-dotted line A5-A6 in FIGS. 6A to 20A. Note that some elements are omitted in the top views of FIGS. 6A to 20A for clarity of the drawings.
  • a substrate (not shown) is prepared, and the insulator 2 11 is formed on the substrate.
  • the insulator 2 11 is deposited by sputtering, CVD, molecular beam epitaxy (MBE), non-less laser deposition (PLD: pulsed laser deposition), ALD method. And the like.
  • the CVD method is a plasma CVD (PEC VD: P 1 asma Enhanced C VD) method that uses plasma, a thermal C VD (TC VD: T herma 1 CVD) method that uses heat, and a light-using optical method. It can be classified into the CVD (Photo CVD) method and the like. Further, depending on the raw material gas used, it can be divided into a metal CVD (MCVD: Meta 1 CVD) method and an organometallic CVD (MO CVD: Meta 1 Org a ni c CVD) method.
  • MCVD Metal CVD
  • MO CVD Meta 1 Org a ni c CVD
  • the plasma CVD method can obtain a high quality film at a relatively low temperature.
  • the thermal CVD method is a film forming method capable of reducing plasma damage to an object to be processed because plasma is not used.
  • a wiring, an electrode, an element (a transistor, a capacitor, or the like) included in a semiconductor device might be charged up by receiving a charge from plasma. At this time, the accumulated charges may destroy wirings, electrodes, elements, and the like included in the semiconductor device.
  • the thermal CVD method that does not use plasma, such plasma damage does not occur, so that the yield of semiconductor devices can be increased.
  • plasma damage does not occur during film formation, and thus a film with few defects can be obtained.
  • a thermal AL D (T erma 1 ALD) method in which the reaction of the precursor and the reactant is performed only with thermal energy, and a PEALD (P 1 asma Enhanced ALD) method using a plasma-excited reactant are used. be able to.
  • the ALD method uses the self-controllability that is the property of atoms, and it is possible to deposit atoms one by one, so it is possible to form extremely thin films and to form films with a high aspect ratio. It has advantages such as film formation with few defects such as pinholes, film formation with excellent coverage, and film formation at low temperatures.
  • the PEAL D (Plasma Enhanced ALD) method the use of plasma may be preferable because it enables film formation at a lower temperature.
  • Some precursors used in the ALD method contain impurities such as carbon. Therefore, a film formed by the ALD method may contain a large amount of impurities such as carbon as compared with a film formed by another film formation method.
  • X-ray photoelectron spectroscopy is used to quantify impurities. This can be done using (XPS: X— ray Photoelectron Spectroscopy).
  • the CVD method and the ALD method are film forming methods in which a film is formed by a reaction on the surface of an object to be processed, unlike the film forming method in which particles emitted from a target or the like are deposited. Therefore, the film forming method is not easily affected by the shape of the object to be processed and has good step coverage.
  • the ALD method has excellent step coverage and excellent thickness uniformity, and is therefore suitable for coating the surface of the opening having a high aspect ratio.
  • the ALD method since the ALD method has a relatively low film forming rate, it may be preferable to use it in combination with another film forming method such as a CVD method having a high film forming rate.
  • the composition of the obtained film can be controlled by the flow rate ratio of the source gas.
  • a film having an arbitrary composition can be formed depending on the flow rate ratio of the source gas.
  • a film whose composition is continuously changed can be formed by changing the flow rate ratio of the source gas during film formation.
  • a silicon nitride film is formed as the insulator 211 by a CVD method.
  • the insulator 2 1 2 is formed over the insulator 2 1 1.
  • the insulator 2 12 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • a silicon nitride film is formed as the insulator 2 12 by a sputtering method.
  • an insulator such as silicon nitride that copper is less likely to permeate as the insulator 211 and the insulator 211, a conductor in a layer lower than the insulator 211 (not shown). Even if a metal such as copper that easily diffuses is used, it is possible to prevent the metal from diffusing upward through the insulator 2 11 and the insulator 2 12. Further, by using an insulator such as silicon nitride in which impurities such as water and hydrogen are less likely to permeate, diffusion of impurities such as water and hydrogen contained in a layer below the insulator 211 can be suppressed.
  • the insulator 2 14 is formed on the insulator 2 12.
  • the insulator 2 14 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like. In this embodiment mode, aluminum oxide is used as the insulator 2 14.
  • the hydrogen concentration of the insulator 2 1 1 2 is lower than that of the insulator 2 1 1, and the hydrogen concentration of the insulator 2 1 4 is preferably lower than that of the insulator 2 1 2.
  • silicon nitride As the insulator 211 by a sputtering method, silicon nitride having a lower hydrogen concentration than that of the insulator 211 by which a silicon nitride is deposited by the CVD method can be formed.
  • the insulator 2 14 is made of aluminum oxide, the hydrogen concentration can be made lower than that of the insulator 2 12.
  • the transistor 200 is formed over the insulator 214 in a subsequent step.
  • a film near the transistor 200 preferably has a relatively low hydrogen concentration, and a film having a relatively high hydrogen concentration is remote from the transistor 200. It is preferable to arrange them.
  • the insulator 2 16 is formed over the insulator 214.
  • the insulator 216 can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like. In this embodiment mode, silicon oxide or silicon oxynitride is used as the insulator 216. Further, the insulator 216 is preferably formed by a film formation method using a gas in which hydrogen atoms are reduced or removed. As a result, the hydrogen concentration of the insulator 216 can be reduced.
  • an opening reaching the insulator 214 is formed in the insulator 216.
  • the openings include, for example, grooves and slits.
  • an area where the opening is formed may be referred to as an opening.
  • the opening may be formed by wet etching, but dry etching is preferable for fine processing.
  • the insulator 214 it is preferable to select an insulator that functions as an etching stopper film when the insulator 216 is etched to form a groove. For example, in the case where silicon oxide or silicon oxynitride is used for the insulator 216 which forms the groove, silicon nitride, aluminum oxide, or hafnium oxide is preferably used for the insulator 214.
  • a capacitively coupled plasma (CCP: Capacit iv el y Co pl e d Pl a sma) etching device having parallel plate electrodes can be used as the dry etching device.
  • the capacitively coupled plasma etching apparatus having the parallel plate type electrode may have a configuration in which a high frequency voltage is applied to one of the parallel plate type electrodes.
  • a plurality of different high frequency voltages may be applied to one of the parallel plate electrodes.
  • the high frequency voltage of the same frequency may be applied to each of the parallel plate electrodes.
  • a configuration may be adopted in which high frequency voltages having different frequencies are applied to the parallel plate electrodes.
  • a dry etching apparatus having a high density plasma source can be used.
  • a dry etching apparatus having a high-density plasma source for example, an inductively coupled plasma (I CP: In d u ct i v e l y Co u p l e d P 1 a s ma) etching apparatus or the like can be used.
  • I CP inductively coupled plasma
  • a conductive film to be the conductor 205a is formed.
  • the conductive film preferably contains a conductor having a function of suppressing permeation of oxygen.
  • a conductor having a function of suppressing permeation of oxygen for example, tantalum nitride, tungsten nitride, titanium nitride, etc. can be used.
  • a stacked film of a conductor having a function of suppressing permeation of oxygen and tantalum, tungsten, titanium, molybdenum, aluminum, copper, or a molybdenum-tungsten alloy can be used.
  • the conductive film can be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like.
  • the conductive film to be the conductor 205a has a multi-layer structure.
  • a film of tantalum nitride is formed by a sputtering method, and titanium nitride is laminated on the tantalum nitride.
  • a conductive film to be the conductor 205b is formed.
  • the conductive film is formed by plating, sputtering, XX method, It can be carried out using the Law, Otsuo Law, Yaotou Law, etc.
  • a low-resistance conductive material such as copper is formed as a conductive film to be the conductor 205.
  • part of the conductive film to be the conductor 2053 and the conductive film to be the conductor 20513 is removed to expose the insulator 216.
  • the conductor 2053 and the conductor 20513 remain only in the opening. Thereby, the conductor 205 having a flat upper surface can be formed.
  • the treatment may remove some of the insulator 216.
  • the conductor 205 is formed so as to be embedded in the opening of the insulator 216 in the above, the present embodiment is not limited to this.
  • the conductor 205 is formed on the insulator 21 4, and the insulator 2 16 is formed on the conductor 2 05. By performing the treatment, part of the insulator 216 is removed and the surface of the conductor 205 is exposed.
  • the insulator 2 22 is formed over the insulator 2 16 and the conductor 205.
  • an insulator containing an oxide of one or both of aluminum and hafnium may be formed.
  • the insulator containing one or both oxides of aluminum and hafnium it is preferable to use aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), or the like.
  • An insulator containing an oxide of one or both of aluminum and hafnium has a barrier property against oxygen, hydrogen, and water.
  • the insulator 2 22 has a barrier property against hydrogen and water, hydrogen and water contained in the structure provided around the transistor 200 can pass through the insulator 2 Inward diffusion is suppressed, and generation of oxygen deficiency in the oxide 230 can be suppressed.
  • the insulator 2 2 2 is formed by the sputtering method, the ⁇ method, It can be carried out by using the law, the Otsuo law, the Yaotou law, etc.
  • heat treatment is preferably performed.
  • the heat treatment is performed at 2500° ⁇ or more and 650°° or less, preferably 300°C or more and 500°C or less, and more preferably 3200° or more and 450°C or less.
  • the heating treatment is carried out in an atmosphere of nitrogen gas or an inert gas, or in an oxidizing gas At least 1% or more, or 10% or more.
  • the heat treatment may be performed under reduced pressure.
  • heat treatment is performed in an atmosphere containing an oxidizing gas of 101 x 1 or more, 1% or more, or 10% or more in order to supplement desorbed oxygen after the heat treatment in a nitrogen gas or inert gas atmosphere. You may heat-process.
  • the heat treatment after the insulator 2 22 is formed, the heat treatment is performed in a nitrogen atmosphere at a temperature of 400° C. for 1 hour, and then in an oxygen atmosphere. Treat for 1 hour at a temperature of °.
  • impurities such as water and hydrogen contained in the insulator 22 2 can be removed.
  • the heat treatment can also be performed at a timing after the insulator 2 2 4 is formed.
  • the insulator 2 2 4 is formed over the insulator 2 22.
  • the insulator 2 2 4 can be formed by a sputtering method, a vacuum method, a method, an Otsu method, an Yaoto method, or the like.
  • a silicon oxide or a silicon oxynitride film is formed as the insulator 2 24 by the XX method.
  • the insulator 2 24 is preferably formed by a film formation method using a gas in which hydrogen atoms are reduced or removed. As a result, the hydrogen concentration of the insulator 2 4 can be reduced. In order to suppress the diffusion of hydrogen from the insulator 224 to the oxide 2303 and the oxide 21313, it is preferable that the hydrogen concentration be reduced in this way.
  • plasma treatment containing oxygen may be performed under reduced pressure.
  • an apparatus having a power source for generating high-density plasma using microwaves for example. Or, measure on the board side It may have a power supply to apply F reque 110 7).
  • high-density plasma high-density oxygen radicals can be generated, and by applying a scale to the substrate side, the oxygen radicals generated by high-density plasma can be efficiently generated in the insulator 2 2 4 Can lead to.
  • plasma treatment containing oxygen may be performed to supplement desorbed oxygen after plasma treatment containing an inert gas is performed using this apparatus. Note that impurities such as water and hydrogen contained in the insulator 2 24 can be removed by appropriately selecting the conditions of the plasma treatment. In that case, heat treatment may not be performed.
  • Processing may be performed. Concerned By performing the treatment, the surface of the insulator 2 2 4 can be flattened and smoothed. By disposing the aluminum oxide on the insulator 2 2 4 and performing the treatment, The end point of processing can be easily detected. Also, Depending on the treatment, a part of the insulator 2 2 4 may be polished and the thickness of the insulator 2 2 4 may be reduced. However, the film thickness may be adjusted when the insulator 2 2 4 is formed. ..
  • oxygen can be added to the insulator 2 24 by forming a film of aluminum oxide over the insulator 2 24 by a sputtering method, which is preferable.
  • an insulating film 226 8 is formed over the insulator 2 24 (see FIGS. 68 to 60).
  • the insulating film 226 8 functions as an oxygen block film, and suppresses diffusion of oxygen contained in the insulator 2 24 into the oxide 2 3 0 3 and the oxide 2 3 0 13.
  • the insulating film 2 2 6 8 is formed by the sputtering method, the ⁇ method, It can be carried out by using the Otsuo Act, the Yaotou Act, etc.
  • Aluminum oxide can be used as the insulating film 2268. At this time, it is possible to form the insulating film 2 2 6 8 8 while adding oxygen to the insulator 2 4 by forming aluminum oxide by a sputtering method or a Yaotou method, which is preferable. ..
  • an oxide film 2308 and an oxide film 2303 are sequentially formed over the insulating film 2268 (see FIGS. ⁇ 02020/174315 ⁇ (: 17132020/051316
  • the oxide film 2308 and the oxide film 2303 are preferably formed continuously without being exposed to the atmospheric environment. By forming the film without exposing it to the atmosphere, it is possible to prevent impurities or moisture from the atmospheric environment from adhering to the oxide film 2308 and the oxide film 2303. The vicinity of the interface can be kept clean.
  • the oxide film 230 8 and the oxide film 2 303 are formed by a sputtering method, a ⁇ method, It can be carried out using the Otsuho method, the Yaotou method, etc.
  • oxide film 2308 and the oxide film 2303 are formed by a sputtering method
  • oxygen or a mixed gas of oxygen and a rare gas is used as a sputtering gas.
  • excess oxygen in the deposited oxide film can be increased.
  • the above oxide film is formed by a sputtering method
  • the above I 11-IV!- 11 oxide target can be used.
  • the proportion of oxygen contained in the sputtering gas may be 70% or higher, preferably 80% or higher, more preferably 100%.
  • the proportion of oxygen contained in the sputtering gas is more than 30% and 100% or less, preferably 70% or more and 100% or less.
  • the oxide semiconductor of is formed.
  • a transistor including an oxygen-rich oxide semiconductor in a channel formation region has relatively high reliability.
  • one embodiment of the present invention is not limited to this.
  • the proportion of oxygen contained in the sputtering gas is 1% to 30% inclusive, preferably 5% to 20% inclusive, an oxygen-deficient oxide semiconductor is formed. It is formed.
  • a transistor including an oxygen-deficient oxide semiconductor in a channel formation region has relatively high field-effect mobility.
  • the crystallinity of the oxide film can be improved by forming the film while heating the substrate.
  • An oxide film 2308 is formed using an oxide target of :Zn4:2:4.1 [atomic ratio]. Note that each oxide film may be formed in accordance with the characteristics required for the oxide 2303 and the oxide 230b by appropriately selecting the film formation conditions and the atomic ratio.
  • an oxide film 2438 is formed over the oxide film 2303 (see FIGS. 68 to 60).
  • the oxide film 243 is formed by the sputtering method, the XX method, It can be carried out using the Law, Otsuo Law, Yaotou Law, etc. It is preferable that the ratio of the number of atoms of O 3 to I 11 in the oxide film 24 38 is higher than the ratio of the number of atoms of O 3 to I 11 of the oxide film 2303.
  • heat treatment may be performed.
  • the heat treatment can be performed under the above-mentioned heat treatment conditions.
  • the heat treatment allows impurities such as water and hydrogen in the oxide film 238, the oxide film 2303, and the oxide film 243. Can be removed.
  • the treatment is continuously performed in an oxygen atmosphere at a temperature of 400° for 1 hour.
  • a conductive film 2428 is formed over the oxide film 2438 (see FIGS. 68 to 60).
  • the conductive film 2 4 2 8 is formed by a sputtering method, a ⁇ method, It can be carried out by using the Law, Otsuo Law, Yaotou Law, etc.
  • heat treatment may be performed before the formation of the conductive film 2428.
  • the heat treatment may be performed under reduced pressure, and the conductive film 2428 may be continuously formed without being exposed to the air. By performing such a treatment, moisture and hydrogen adsorbed on the surface of the oxide film 243, etc. are removed, and further, the oxide film 238, the oxide film 2303, and the oxide film 2 It is possible to reduce the water concentration and hydrogen concentration in the hydrogen.
  • the temperature of the heat treatment is preferably 100° or more and 400° or less. In this embodiment mode, the temperature of the heat treatment is set to 200°.
  • an insulating film 2445 is formed over the conductive film 2428 (see FIGS. 68 to 60).
  • the insulating film 2445 is formed by the sputtering method, the ⁇ method, It can be carried out by using the Law, Otsuo Law, Yaotou Law, etc.
  • the insulating film 2445 has a function of suppressing the oxidation of the conductive film 2428, and a function as a hard mask when processing the oxide film 230, oxide film 2308, etc. in a later step. It is preferable to have In this embodiment mode, aluminum oxide is formed as the insulating film 245 using the Yatou method.
  • a conductive film 2908 is formed over the insulating film 2458 (see FIGS. 68 to 60).
  • the conductive film 2908 is formed by the sputtering method, the ⁇ method, It can be carried out by using the Law, Otsuo Law, Yaotou Law, etc. It is preferable that the conductive film 209 have a function as a hard mask when the oxide film 238, the oxide film 233, and the like are processed in a later step. Further, the conductive film 2908 is preferably formed using the same material as the conductive film 2428. In this embodiment mode, tantalum nitride is formed as the conductive film 290 by a sputtering method.
  • an oxide layer 2 4 3 6, a conductive layer 2 4 2 6, an insulating layer 2 4 5 6 and a conductive layer 2 9 6 are formed (see FIGS. 78 to 70).
  • the processing can use a dry etching method or a wet etching method. Processing by the dry etching method is suitable for fine processing.
  • the processing of the oxide film 238, the oxide film 233, the oxide film 243, the conductive film 244, the insulating film 245, and the conductive film 298 is different. You may go under conditions. Note that, in this step, the film thickness of the insulating region 2268 which does not overlap with the oxide 2303 may be thin.
  • the resist is exposed through a mask.
  • the exposed area is removed or left using a developing solution to form a resist mask.
  • an electric conductor, a semiconductor, an insulator, or the like can be processed into a desired shape by performing etching treatment through the resist mask.
  • the resist mask may be formed by exposing the resist using Kr F excimer laser light, Ar F excimer laser light, EUV (Ex treme U 1 traviolet) light, or the like.
  • an immersion technique may be used in which a liquid (for example, water) is filled between the substrate and the projection lens for exposure.
  • an electron beam or an ion beam may be used instead of the above-mentioned light. If an electron beam or ion beam is used, no mask is needed.
  • the resist mask should be removed by performing a dry etching process such as an ashing machine, a wet etching process, a wet etching process after the dry etching process, or a dry etching process after the wet etching process. You can
  • a hard mask made of an insulator or a conductor may be used instead of the resist mask.
  • an insulating film 245 A serving as a hard mask material and a conductive film 290 A are formed over the conductive film 242 A, a resist mask is formed over the insulating film 245 A, and the hard mask material is etched to form a desired film.
  • the etching of the conductive film 242 A may be performed after removing the resist mask or may be performed with the resist mask left. In the latter case, the resist mask may disappear during etching. After etching the conductive film 242 A, the hard mask may be removed by etching.
  • the material of the hard mask does not affect the post-process or can be used in the post-process, it is not always necessary to remove the hard mask.
  • the oxide 230a, the oxide 230b, the oxide layer 243B, and the conductive layer 242B are formed so that at least part of them overlaps with the conductor 205.
  • the side surfaces of the oxide 230a, the oxide 230b, the oxide layer 243B, and the conductive layer 242B are preferably substantially perpendicular to the upper surface of the insulator 222.
  • the side surfaces of the oxide 230a, the oxide 230b, the oxide layer 243B, and the conductive layer 242B are substantially perpendicular to the top surface of the insulator 222, so that when a plurality of transistors 200 is provided, It is possible to reduce the area and increase the density. Further, the oxide 271 can be easily formed in a later step.
  • the angle between the side surface of the oxide 230a, the oxide 230b, the oxide layer 243B, and the conductive layer 242B and the top surface of the insulator 222 is 60 degrees or more and 100 degrees or less, preferably 70 degrees or more 90. Or less, and more preferably 80 degrees or more and 90 degrees or less.
  • the insulating film 226A is processed to form the insulator 226 (see FIGS. 8B to 8D).
  • a dry etching method or a wet etching method can be used. Note that in this step, the thickness of a region of the insulator 224 which does not overlap with the insulator 226 may be thin.
  • Form film 27 1 A (see Figures 9B through 9D).
  • the oxide film 27 1 A it is preferable to use a material that can be used for the oxide film 230 B.
  • I n :M : Zn 4 : 2 :3 [atomic ratio] or a composition in the vicinity thereof
  • I 11 : ⁇ 11 1 :1
  • the oxide film 27 18 is formed by the sputtering method, the XX method, It can be carried out using the Otsu O method, the Yaoto O method, and the like.
  • 3 Form an oxide film 27 18 having a composition of [atomic ratio] or its vicinity.
  • the oxide film 27 18 preferably has a structure of 808, and the ⁇ axis of the crystal of the oxide film 27 18 is the surface on which the oxide film 27 18 is formed, that is, at least the insulator 2 It is preferably oriented generally perpendicular to the side faces of 26, the side faces of oxide 2303, and the side faces of oxide 230 b.
  • anisotropic etching is performed on the oxide film 27 18 so that at least the side surface of the insulator 224, the side surface of the insulator 2 26, the side surface of the oxide 2 303, and the side surface of the oxide 2 30 are in contact with the oxide 2 27.
  • the oxide 2 71 may be in contact with side surfaces of the oxide layer 2436, the conductive layer 2426, the insulating layer 24 56, and the conductive layer 2 908. Note that in this step, the film thickness of the layer region which does not overlap with the insulator 226 of the insulator 224 and the oxide 27 1 may be thin.
  • the conductive layer 2903 is removed by etching (see FIGS. 118 to 110). Dry etching or wet etching can be used for the etchant. Note that the insulating layer 2458 is exposed in the process. In addition, the thickness of a region of the insulator 224 which does not overlap with the insulator 226 and the oxide 2 71 may be thin. In addition, the upper portion of the oxide 271 may also be etched and the height of its upper surface may be lowered.
  • the insulator 272 is formed over the insulator 224, the oxide 271, the insulator 22 6, the oxide 230 3, the oxide 2 3013, the oxide layer 2438, the conductive layer 2426, and the insulating layer 2456.
  • the insulator 272 is formed by sputtering, XX method, It can be carried out using the Law, Otsuo Law, Yaotou Law, etc.
  • aluminum oxide is deposited by a sputtering method. By forming an aluminum oxide film by a sputtering method, oxygen can be injected into the insulator 224.
  • the insulator 273 is formed over the insulator 272.
  • the insulator 273 can be formed by a sputtering method, a method, a method, a method O, a method 8 or the like.
  • a silicon nitride film is formed by a sputtering method (see FIGS. 128 to 120).
  • an insulating film to be the insulator 280 is formed over the insulator 273.
  • the insulating film is formed by the sputtering method, the XX method, It can be carried out using the Law, Otsuo Law, Yaotou Law, etc.
  • a silicon oxide film may be formed by a sputtering method and then a silicon oxide film may be formed thereover by a method or a thermal heating method.
  • hydrogen atoms are reduced in the insulating film. It is preferable to form the film by a film forming method using a gas (:17132020/051316) or the removed gas.This makes it possible to reduce the hydrogen concentration of the insulator 280.
  • a silicon oxide film or a silicon oxynitride film can be formed by a XX method, or a silicon oxide film can be formed by a sputtering method and a XX film is formed thereover.
  • a silicon oxide film or a silicon oxynitride film can be formed by a heat treatment method.Heat treatment may be performed before the formation of the insulating film. The insulating film may be continuously formed without being exposed to the water by removing the water and hydrogen adsorbed on the surface of the insulator 2 73, etc. Further, it is possible to reduce the water concentration and the hydrogen concentration in the oxide 2303, the oxide 23013, the oxide layer 2436, and the insulator 224. The heat treatment conditions described above are used. be able to.
  • an insulator 280 having a flat upper surface (see FIGS. 123 to 120).
  • an aluminum oxide film is formed on the insulator 2 80 by, for example, a sputtering method, and the aluminum oxide is deposited until it reaches the insulator 2 80. Processing may be performed.
  • microwave treatment may be performed.
  • the microwave treatment is preferably performed under an atmosphere containing oxygen and under reduced pressure.
  • an electric field generated by microwaves is applied to the insulator 280, the oxide 213 013, the oxide 233 0 3, etc.
  • V 0 H in 3 can be divided into oxygen deficiency (V.) and hydrogen (H).
  • a part of the hydrogen separated may bond with oxygen contained in the insulator 280 to be removed as a water molecule.
  • part of hydrogen may be gettered to the insulator 2 72, the insulator 2 73, or the conductor 2 4 2.
  • the heat treatment may be performed after the microwave treatment while keeping the reduced pressure state. By performing such treatment, hydrogen in the insulator 280, the oxide 213 013, and the oxide 233 0 3 can be efficiently removed.
  • the heat treatment temperature is preferably not less than 300° and not more than 500°.
  • the film quality of the insulator 280 is modified, so that diffusion of hydrogen, water, impurities, and the like can be suppressed. Therefore, hydrogen, water, impurities, and the like can be prevented from diffusing into the oxide 230 through the insulator 280 by a post-process after the insulator 280 is formed or by heat treatment or the like. it can.
  • a part of the insulator 280 is processed to form an opening that exposes a part of the insulator 273. It is preferable that the opening be formed so as to overlap with the conductor 205 (see FIGS. 138 to 130).
  • part of the insulator 280 can be processed by a dry etching method or a wet etching method. Processing by the dry etching method is suitable for fine processing. In this embodiment mode, part of the insulator 280 is processed by a dry etching method.
  • part of the insulator 2 73, part of the insulator 2 72, and part of the insulating layer 2 4 5 8 are processed to form part of the conductive layer 2 4 2 8 and oxide 2
  • An opening is formed to expose a part of 7 1 and a part of the insulator 2 24. ⁇ 0 2020/174315 (:17132020/051316) By forming the opening, an insulator 2445 and an insulator 24513 are formed (see FIGS. 148 to 140).
  • the thickness of a region of the insulator 2 24 which does not overlap with the insulator 2 26 and the oxide 2 71 may be thinned inside the opening.
  • the upper portion of the oxide 2 71 may also be etched and the height of its upper surface may be lowered.
  • the dry etching method or the wet etching method can be used for part of the insulator 2 73, part of the insulator 2 72, and part of the insulating layer 2 458.
  • the dry etching method is suitable for fine processing. Further, the processing may be performed under different conditions. For example, part of the insulator 2 73 and part of the insulator 2 72 may be processed by the wet etching method, and part of the insulating layer 2 4 5 3 may be processed by the dry etching method. ..
  • part of the conductive layer 2 4 28 and part of the oxide layer 2 4 3 8 are processed to form an opening reaching the oxide 2 3 0 13.
  • the formation of the opening forms the conductor 2 4 2 3, conductor 2 4 2 13, oxide 2 4 3 3, and oxide 2 4 3 b (see FIGS. 158 to 150). ..
  • the upper portion of the oxide 23013 may be slightly removed when the opening is formed. By removing part of the oxide 23013, a groove is formed in the oxide 23013. Depending on the depth of the groove, the groove may be formed in the step of forming the opening, or may be formed in a step different from the step of forming the opening. Further, inside the opening, the film thickness of a region of the insulator 2 24, which does not overlap with the insulator 2 26 and the oxide 2 71, may be thin. In addition, the upper portion of the oxide 2 71 may also be etched and the height of the upper surface thereof may be lowered.
  • dry etching or wet etching can be used for processing part of the conductive layer 2428, part of the oxide layer 2438, and part of the oxide 230b. .. Processing by the dry etching method is suitable for fine processing. Further, the processing may be performed under different conditions. In this embodiment mode, part of the conductive layer 2 4 26, part of the oxide layer 2 4 3 6 and part of the oxide 2 30 b are processed by a dry etching method. Further, part of the conductive layer 2 4 28 and part of the oxide layer 2 4 3 8 and part of the oxide 2 3 0 13 may be processed under different conditions.
  • Impurities resulting from the etching gas or the substance to be etched adhere to the surface of the oxide 2303 or oxide 2301 or diffuse into the interior by performing the conventional dry etching and other processes.
  • impurities include fluorine, chlorine, aluminum, silicon, oxides of the above elements, and nitrides of the above elements.
  • a cleaning process is performed to remove the above impurities.
  • the cleaning method there are wet cleaning using a cleaning liquid and the like, plasma treatment using plasma, cleaning by heat treatment, and the like, and the above cleaning may be appropriately combined.
  • the film thickness of the insulator 2 2 4 in the region that does not overlap with the oxide 2 0 13 and oxide 2 7 1 may be smaller.
  • the insulating film 2318 is formed (see FIGS. 168 to 160).
  • Heat treatment may be performed before the formation of the insulating film 2 3 1 18 and the heat treatment may be performed under reduced pressure so that the insulating film 2 3 18 can be formed continuously without being exposed to the air. Is preferred.
  • the heat treatment is preferably performed in an atmosphere containing oxygen. By performing such a treatment, moisture and hydrogen adsorbed on the surface of the oxide 2301 and the like are removed, and further, the oxide 2303, the oxide 23013, and the oxide are removed. The water concentration and hydrogen concentration in 2 7 1 can be reduced.
  • the temperature of the heat treatment is preferably 100° or more and 400° or less. In this embodiment mode, the temperature of the heat treatment is set to 200 ° °.
  • the insulating film 2 31 8 is formed by at least the inner wall of the groove formed in the oxide 2 30 b, a part of the side surface of the oxide 2 4 3 and the conductor 2 4 2 It is preferable that it is provided so as to contact a part of the side surface, a part of the insulator 2 72 side surface, a part of the insulator 2 73 side surface, and a part of the insulator 2 80 side surface.
  • the conductor 2 4 2 is surrounded by the oxide 2 4 3, the insulator 2 7 2, the insulator 2 7 3, and the insulating film 2 3 1 8 so that the conductor 2 4 2 may be oxidized in a subsequent step. It is possible to suppress a decrease in conductivity.
  • the insulating film 2318 is at least part of the insulator 224, part of the oxide 271, and part of the upper surface of the oxide 2313. It is preferably provided so as to be in contact with. Since the insulator 2 2 4 has a region covered with the insulator 2 26 and the insulating film 2 31 8, oxygen contained in the insulator 2 2 4 can be efficiently supplied through the oxide 2 7 1. It can be supplied to the oxide 23013.
  • the insulating film 2 3 1 8 is formed by the sputtering method, the ⁇ method, It can be carried out by using the Otsuo Act, the Yaotou Act, etc.
  • the insulating film 2318 is formed by a sputtering method, it is preferable to use oxygen or a gas containing oxygen as a film formation gas.
  • a material containing oxygen such as oxygen, ozone, or water as the oxidizing agent.
  • oxygen can be added to the insulator 2 24 by using a material containing oxygen as a deposition gas or an oxidizing agent. Oxygen added to the insulator 2 24 can be supplied to the oxide 2 30 b through the oxide 2 7 1.
  • an insulating film 250 is formed (see FIGS. 168 to 160).
  • Heat treatment may be performed before forming the insulating film 250, and the heat treatment may be performed under reduced pressure so that the insulating film 250 is continuously formed without being exposed to the air. Good. Further, the heat treatment is preferably performed in an atmosphere containing oxygen. By performing such a treatment, the water and hydrogen adsorbed on the surface of the insulating film 2 3 1 18 can be removed. ⁇ 0 2020/174315 (:17132020/051316), and the moisture concentration and hydrogen concentration in the oxide 2303, oxide 2303, oxide 243, and oxide 271 are measured.
  • the heat treatment temperature is preferably 100°C or higher and 400°C or lower.
  • the insulating film 2508 is formed by the sputtering method, the ⁇ method, The film can be formed by using the method, Otsuo method, Yaotou method, or the like.
  • the insulating film 2508 is preferably formed by a film formation method using a gas in which hydrogen atoms are reduced or removed. As a result, the hydrogen concentration of the insulating film 250 can be reduced.
  • the insulating film as the lower layer of the insulator 250 and the insulating film as the upper layer of the insulator 250 are continuous without being exposed to the atmospheric environment. It is preferable to form a film. By depositing the film without exposing it to the atmosphere, impurities or moisture from the atmospheric environment may adhere to the insulating film that is the lower layer of the insulator 250 and the insulating film that is the upper layer of the insulator 250. This can be prevented, and the vicinity of the interface between the insulating film serving as the lower layer of the insulator 250 and the insulating film serving as the upper layer of the insulator 250 can be kept clean.
  • microwave treatment may be performed in an atmosphere containing oxygen and under reduced pressure.
  • an electric field generated by microwaves is applied to the insulating film 2508, oxide 243, oxide 271, oxide 2313, oxide 2303, etc. V 0 H in the oxide 2 43, the oxide 2 7 1, the oxide 2 3 0 13 and the oxide 2 3 0 &.
  • a part of the hydrogen separated is combined with oxygen to form H 2 0, which is used as an insulating film 2508, an oxide 2 4 3, an oxide 2 7 1, an oxide 2 3 0 13 and an oxide. May be removed from 2 3 0 3.
  • some hydrogen may be gettered to the conductor 2 4 2 (conductor 2 4 2 3 and conductor 2 4 2 13).
  • the insulating film 2508, oxide 243, oxide 271, oxide 2301, and oxide 230 The hydrogen concentration can be reduced.
  • V that may exist after ⁇ : « in the oxide 2303, the oxide 23013, the oxide 271, and the oxide 243 is divided into V ⁇ and hydrogen. By supplying oxygen to ⁇ V. Can be repaired or supplemented.
  • the heat treatment may be performed after the microwave treatment while keeping the reduced pressure state.
  • hydrogen in the insulating film 250, oxide 2443, oxide 271, oxide 231013, and oxide 2303& It can be removed efficiently.
  • part of hydrogen is
  • Gettering may occur on (conductor 2 4 2 3 and conductor 2 4 2 13).
  • the step of performing heat treatment may be repeated a plurality of times while maintaining the reduced pressure state after the microwave treatment.
  • hydrogen in the insulating film 2508, oxide 243, oxide 271, oxide 231013, and oxide 2300& can be further removed. It can be removed efficiently.
  • the heating temperature is preferably not less than 300° and not more than 500°.
  • the film quality of the insulating film 250 can be modified, whereby diffusion of hydrogen, water, impurities, and the like can be suppressed. Therefore, hydrogen, water, impurities, and the like can be removed through the insulator 250 by an after-process such as formation of a conductive film to be the conductor 260 or a post-treatment such as heat treatment.
  • an after-process such as formation of a conductive film to be the conductor 260 or a post-treatment such as heat treatment.
  • a conductive film 2608 and a conductive film 2603 are sequentially formed (see FIGS. 168 to 160).
  • the conductive film 2608 and the conductive film 2608 are formed by a sputtering method, a ⁇ method, It can be carried out using the Otsu O method, the Yaoto O method, and the like.
  • the conductive film 2608 is formed using the Yatsuo method and the conductive film 2603 is formed using the X method.
  • the insulating film 2318, the insulating film 2508, the conductive film 260, and the conductive film 2606 are polished until the insulator 2880 is exposed, so that the insulating film
  • the body 2 3 1, the insulator 2 50, and the conductor 2 6 0 (conductor 2 6 0 3 and conductor 2 6 0 13) are formed (see FIGS. 178 to 1770). ..
  • the insulator 231 is arranged so as to cover the opening reaching the oxide 230b and the inner wall (side wall and bottom) of the groove of the oxide 230b.
  • the insulator 250 is arranged so as to cover the opening and the inner wall of the groove via the insulator 231.
  • the conductor 260 is arranged so as to fill the opening and the groove through the insulator 231 and the insulator 250.
  • heat treatment may be performed.
  • the treatment is performed for 1 hour at a temperature of 400° in a nitrogen atmosphere.
  • the moisture concentration and the hydrogen concentration in the insulator 250 and the insulator 280 can be reduced.
  • the insulator 2 82 may be continuously formed without being exposed to the air.
  • the insulator 2 8 2 is formed over the insulator 2 3 1, the insulator 2 50, the conductor 2 6 0, and the insulator 2 8 0 (FIGS. 18 3 to 18).
  • the insulator 2 82 can be formed by a sputtering method, a vacuum method, a method, an Otsu method, an 8o method, or the like.
  • aluminum oxide is preferably formed by a sputtering method.
  • the insulator 2 8 By using aluminum oxide as the insulator 2 82, the insulator 2 8 0, the insulator 2 50, the oxide 2 4 3, the oxide 2 7 1, the oxide 2 3 0 13 and the oxide 2 3 0 3 There is a case that a part of hydrogen contained in etc. is captured and fixed (also called gettering). Further, by forming a film of the insulator 2 82 in an atmosphere containing oxygen by a sputtering method, oxygen can be added to the insulator 28 0 during film formation. At this time, it is preferable to form the insulator 2 82 while heating the substrate. In addition, by forming the insulator 282 in contact with the top surface of the conductor 2600, oxygen contained in the insulator 2800 is absorbed in the conductor 2860 in heat treatment performed later. This is preferable because it can be suppressed.
  • the insulator 2 8 3 is formed over the insulator 2 8 2 (see FIGS. 18 3 to 18 0 ).
  • the insulator 283 is formed by a sputtering method, a ⁇ method, It can be carried out by using the Law, Otsuo Law, Yaotou Law, etc. It is preferable to deposit silicon nitride or silicon nitride oxide as the insulator 283. Further, the insulator 283 may have a multi-layer structure. For example, a silicon nitride film may be formed by a sputtering method, and a silicon nitride film may be formed by a XX method on the silicon nitride film.
  • heat treatment may be performed.
  • the treatment is performed for 1 hour at a temperature of 400° in a nitrogen atmosphere.
  • the oxygen added by the film formation of the insulator 2 82 was removed.
  • ⁇ 02020/174315 It can be diffused into the oxide (: 17132020/051316) and further supplied to the oxide 2303 and the oxide 23013 through the insulator 231.
  • the heat treatment is not limited to after the insulator 2 8 3 is formed, and may be performed after the insulator 2 8 2 is formed.
  • the insulator 2 84 may be formed over the insulator 2 8 3.
  • the insulator 284 is formed by a sputtering method, a ⁇ method, It can be carried out using the Law, Otsuo Law, Yaotou Law, etc.
  • As the insulator 2 84 it is preferable to form a silicon nitride film by, for example, a sputtering method.
  • a silicon oxide film, a silicon oxynitride film, a silicon nitride oxide film, or the like can be used as the insulator 284.
  • insulator 2 45 (insulator 2 4 5 3 and insulator 2 4 5 13), insulator 2 7 2, insulator 2 7 3, insulator 2 8 0, insulator 2 8 2, insulation
  • An opening is formed in the body 2 8 3 and the insulator 2 8 4 to reach the conductor 2 4 2 3 and the conductor 2 4 21 3.
  • the opening may be formed by using a lithographic method.
  • an insulating film to be the insulator 2 4 1 (insulator 2 4 1 3, and insulator 2 4 1 13) is formed, and the insulating film is anisotropically etched to form the insulator 2 4 1.
  • the insulating film is formed by the sputtering method, the XX method, It can be carried out by using the Law, Otsuo Law, Yaotou Law, etc.
  • As the insulating film it is preferable to use an insulating film having a function of suppressing permeation of oxygen.
  • the Yaotou Law (especially, It is preferable to form silicon nitride or aluminum oxide by using. Silicon nitride is preferable because it has a high blocking property with respect to hydrogen, while aluminum oxide has an excellent blocking property with respect to oxygen. Therefore, it can be appropriately selected according to the performance required by the device.
  • the anisotropic etching of the insulating film to be the insulator 2 41 for example, a dry etching method may be used.
  • a dry etching method By providing the insulator 2 4 1 on the side wall portion of the opening, oxygen permeation from the outside can be suppressed and oxidation of the conductor 2 4 0 & and the conductor 2 4 0 13 to be formed next can be prevented. it can.
  • impurities such as water and hydrogen can be prevented from diffusing outside from the conductor 2403 and the conductor 2413.
  • the conductive film preferably has a stacked-layer structure including a conductor having a function of suppressing permeation of impurities such as water and hydrogen.
  • a stacked layer of tantalum nitride, titanium nitride, or the like and tungsten, molybdenum, copper, or the like can be used.
  • the conductive film is formed by a sputtering method, a XX method, It can be carried out by using the Otsuo Act, the Yaotou Act, etc.
  • the conductor 2403 and the conductor 2403 having a flat upper surface can be formed by leaving the conductive film only in the openings (see FIGS. 189 to 190). Teru).
  • the treatment may remove some of the insulator 2 84.
  • a conductive film to be the conductor 2 46 is formed.
  • the conductive film is formed by a sputtering method, It can be carried out using the Otsu O method, the Yaoto O method, and the like.
  • the conductive film to be the conductor 2 4 6 is processed by a lithographic method to form a conductor 2 4 6 3 in contact with the top surface of the conductor 2 4 0 3 and a conductor in contact with the top surface of the conductor 2 4 0 13 2 4 6 13 are formed (see Figures 18 to 10).
  • the insulator 2 84 in a region where the conductor 2 4 6 3 and the conductor 2 4 6 13 do not overlap with the insulator 2 8 4 may be removed.
  • an insulator 286 is formed over the conductor 2446 and the insulator 284 (see FIGS. 18 to 10).
  • the insulator 286 is formed by a sputtering method, a ⁇ method, It can be carried out using the Law, Otsuo Law, Yaotou Law, etc. Further, the insulator 286 may have a multi-layer structure. For example, a silicon nitride film may be formed by using a sputtering method, and a silicon nitride film may be formed on the silicon nitride film by using a vacuum method.
  • a semiconductor device including the transistor 200 shown in FIGS. 18 to 10 can be manufactured.
  • FIGS. 68 to 198, FIG. 68 to FIG. 198, FIG. 6 3 to FIG. 19(3, and FIGS. 60 to 190, the semiconductor shown in this embodiment mode)
  • the transistor 200 can be manufactured.
  • FIGS. 208 and 208 An example of a semiconductor device including the transistor 200 will be described.
  • the structure and the same function as the structure of the semiconductor device (see FIGS. 58 to 50) shown in Modified Example 2>> of the semiconductor device are shown.
  • the same reference numerals are given to the structures that have. Note that in this item, as the constituent material of the transistor 200, the materials described in detail in ⁇ Structure example of semiconductor device> and ⁇ Modification example of semiconductor device> can be used.
  • Fig. 20-8 and Fig. 20 8 show a structure in which a plurality of transistors 20 0 _ 1 to 20 0 _ 11 are enclosed together by an insulator 2 8 3 and an insulator 2 11. Show. Note that in FIGS. 208 and 208, the transistors 200_1 to 200_11 appear to be aligned in the channel length direction, but the invention is not limited thereto.
  • the transistors 200_1 to 200_11 may be arranged in the channel width direction or may be arranged in matrix. Also, they may be arranged without regularity depending on the design.
  • a part where the insulator 2 8 3 and the insulator 2 1 1 are in contact with each other on the outside of the plurality of transistors 2 0 0 1 to 2 0 1 1 (hereinafter, referred to as a sealing portion). It is sometimes referred to as 2 6 5.) is formed.
  • the sealing portion 265 is formed so as to surround the plurality of transistors 2000-1 to 200_11. With such a structure, the plurality of transistors 200_1 to transistors 200_11 can be wrapped with the insulator 283 and the insulator 211. Therefore, the sealing part 2 6 5 A plurality of transistor groups surrounded by will be provided on the substrate.
  • a dicing line (sometimes referred to as a scribe line, a dividing line, or a cutting line) may be provided so as to overlap with the sealing portion 265. Since the substrate is divided at the dicing line, the transistor group surrounded by the sealing portion 265 is taken out as one chip.
  • FIG. 20A illustrates an example in which the plurality of transistors 200_1 to 200_n are surrounded by one sealing portion 265, the present invention is not limited to this.
  • a plurality of transistors 200_1 to 200_n may be surrounded by a plurality of sealing portions.
  • the plurality of transistors 200_1 to 200_n are surrounded by the sealing portion 265a and further surrounded by the outer sealing portion 265b.
  • the plurality of transistors 200_1 to 200_n By thus surrounding the plurality of transistors 200_1 to 200_n with a plurality of sealing portions, a portion where the insulator 283 and the insulator 2 1 2 are in contact with each other is increased; thus, the insulator 283 and the insulator 2 1 2 2 The adhesiveness of can be further improved. Accordingly, the plurality of transistors 200_1 to 200_n can be sealed more reliably.
  • the dicing line may be provided so as to overlap the sealing portion 265a or the sealing portion 265b, or the dicing line may be provided between the sealing portion 265a and the sealing portion 265b.
  • a semiconductor device with high on-state current can be provided. Further, according to one embodiment of the present invention, a semiconductor device with less variation in transistor characteristics can be provided. Further, according to one embodiment of the present invention, a highly reliable semiconductor device can be provided. Further, according to one embodiment of the present invention, a semiconductor device having favorable electric characteristics can be provided. Further, according to one embodiment of the present invention, a semiconductor device which can be miniaturized or highly integrated can be provided. Further, according to one embodiment of the present invention, a semiconductor device with low power consumption can be provided.
  • FIG. 21 shows an example of a semiconductor device (memory device) according to one embodiment of the present invention.
  • the transistor 200 is provided above the transistor 300, and the capacitor 100 is provided above the transistor 300 and the transistor 200. Note that the transistor 200 described in any of the above embodiments can be used as the transistor 200.
  • the transistor 200 is a transistor in which a channel is formed in a semiconductor layer including an oxide semiconductor. is there. Since the off-state current of the transistor 200 is small, the memory content can be held for a long time by using the transistor 200 for a memory device. In other words, the refresh operation is not required or the frequency of the refresh operation is extremely low, so that the power consumption of the memory device can be sufficiently reduced.
  • the wiring 1001 is electrically connected to the source of the transistor 300, and the wiring 1002 is electrically connected to the drain of the transistor 300.
  • the wiring 1003 is electrically connected to one of the source and the drain of the transistor 200, the wiring 1004 is electrically connected to the first gate of the transistor 200, and the wiring 1 06 is electrically connected to the second gate of the transistor 200.
  • the gate of the transistor 300 and the other of the source and the drain of the transistor 200 are electrically connected to one of the electrodes of the capacitor 100, and the wiring 1005 is connected to the capacitor 100. It is electrically connected to the other of the electrodes.
  • the memory device illustrated in FIG. 21 can form a memory cell array by arranging the memory device in a matrix.
  • the transistor 300 is provided over the substrate 311 and is a semiconductor region 3 1 formed of a conductor 3 16 which functions as a gate, an insulator 3 15 which functions as a gate insulator, and a part of the substrate 3 1 1. 3, and a low resistance region 3 1 4a functioning as a source region or a drain region, and a low resistance region 3 1 4b.
  • the transistor 300 may be either a p-channel type or an n-channel type.
  • a semiconductor region 3 13 in which a channel is formed (a part of the substrate 3 11) has a convex shape. Further, the side surface and the upper surface of the semiconductor region 3 13 are provided so as to cover the conductor 3 16 with the insulator 3 15 interposed therebetween. A material for adjusting the work function may be used for the conductor 316.
  • Such a transistor 300 is also called a FIN-type transistor because it uses a convex portion of a semiconductor substrate. Note that an insulator which functions as a mask for forming the protrusion may be provided in contact with the upper portion of the protrusion.
  • the S O I substrate may be processed to form a semiconductor film having a convex shape.
  • transistor 300 illustrated in FIG. 21 is an example, and the structure thereof is not limited, and an appropriate transistor may be used depending on a circuit configuration or a driving method.
  • the capacitor 100 is provided above the transistor 200.
  • the capacitor 1100 has a conductor 1100 that functions as a first electrode, a conductor 1120 that functions as a second electrode, and an insulator 1300 that functions as a dielectric. ..
  • the insulator 130 it is preferable to use an insulator that can be used as the insulator 286 described in the above embodiment.
  • the conductor 1 12 provided on the conductor 2 4 6 and the conductor 1 10 should be formed at the same time.
  • ⁇ 02020/174315 can be made (: 17132020/051316.
  • the conductor 1 1 2 can be used as a plug or wiring that is electrically connected to the capacitor 100, the transistor 200, or the transistor 300. It has the function of.
  • the conductor 1 12 and the conductor 1 10 have a single-layer structure, but the structure is not limited thereto, and a stacked structure of two or more layers may be used.
  • a conductor having a barrier property and a conductor having a high adhesion to the conductor having a high conductivity may be formed between the conductor having a barrier property and the conductor having a high conductivity.
  • the insulator 130 is, for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, aluminum oxynitride, aluminum nitride oxide, aluminum nitride, hafnium oxide, hafnium oxynitride, hafnium nitride oxide.
  • Hafnium nitride or the like may be used, and it can be provided as a laminated layer or a single layer.
  • the capacitive element 100 can secure sufficient capacity by having an insulator with a high dielectric constant (11 1 ⁇ 11 110), and by having an insulator with a large dielectric strength, The proof stress is improved, and electrostatic breakdown of the capacitive element 100 can be suppressed.
  • the high dielectric constant (11 1 110 Insulators of materials (materials of high relative dielectric constant) include gallium oxide, hafnium oxide, zirconium oxide, oxides containing aluminum and hafnium, oxynitrides containing aluminum and hafnium, and silicon and hafnium. Examples include oxides, oxynitrides containing silicon and hafnium, or nitrides containing silicon and hafnium.
  • materials with high dielectric strength include silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide with fluorine, silicon oxide with carbon, carbon and Examples thereof include silicon oxide added with nitrogen, silicon oxide having pores, or resin.
  • a wiring layer provided with an interlayer film, a wiring, a plug, and the like may be provided between each structure. Further, the wiring layer can be provided in a plurality of layers depending on the design.
  • the conductor having a function as a plug or a wiring may have a plurality of structures collectively given the same reference numeral. Further, in this specification and the like, the wiring and the plug electrically connected to the wiring may be integrated. That is, part of the conductor may function as a wiring, and part of the conductor may function as a plug.
  • an insulator 320, an insulator 3222, an insulator 324, and an insulator 326 are sequentially stacked as an interlayer film.
  • the insulator 320, the insulator 3222, the insulator 3224, and the insulator 3226 are connected to the capacitor 100 or the conductor 320 electrically connected to the transistor 2000. 8 and conductors 3300 are embedded. Note that the conductor 3 28 and the conductor 3 30 function as plugs or wirings.
  • the insulator that functions as an interlayer film may function as a flattening film that covers the uneven shape below it.
  • the top surface of the insulator 3 2 2 The surface may be flattened by a flattening process using a chemical mechanical polishing (0?) method or the like to improve flatness.
  • a wiring layer may be provided on the insulator 326 and the conductor 330.
  • an insulator 350, an insulator 352, and an insulator 354 are sequentially stacked.
  • a conductor 3 5 6 is formed on the insulator 3 50, the insulator 3 52, and the insulator 3 5 4.
  • the conductors 3 5 6 function as plugs or wiring.
  • a conductor 2 1 8 and a transistor 2 0 0 are formed in the insulator 2 1 0, the insulator 2 11 1, the insulator 2 1 2, the insulator 2 1 4 and the insulator 2 1 6.
  • a conductor (conductor 205) etc. is embedded.
  • the conductor 2 18 has a function of a plug electrically connected to the capacitor 100 or the transistor 300, or a wiring.
  • the insulator 150 is provided on the conductor 120 and the insulator 130.
  • the insulator 2 17 is provided in contact with the side surface of the conductor 2 18 functioning as a plug. Insulator 2 17 is provided in contact with the inner wall of the opening formed in insulator 2 10 0, insulator 2 11 1, insulator 2 12 2, insulator 2 1 4, and insulator 2 1 6. There is. In other words, the insulator 2 17 is composed of the conductor 2 18 and the insulator 2 1 0, the insulator 2 11 1, the insulator 2 1 2, the insulator 2 1 4 and the insulator 2 1 6. It is provided in between. Since the conductor 205 can be formed in parallel with the conductor 218, the insulator 217 may be formed in contact with the side surface of the conductor 205.
  • an insulator such as silicon nitride, aluminum oxide, or silicon nitride oxide may be used. Insulator 2 17 is provided in contact with insulator 2 11 1, insulator 2 1 2, insulator 2 1 4, and insulator 2 2 2, so insulator 2 1 0 or insulator 2 1 It is possible to suppress impurities such as water or hydrogen from 6 and the like from being mixed into the oxide 230 through the conductor 218.
  • silicon nitride is preferable because it has a high blocking property against hydrogen.
  • oxygen contained in the insulator 210 or the insulator 211 can be prevented from being absorbed by the conductor 218.
  • the insulator 2 17 can be formed by a method similar to that of the insulator 2 4 1. For example, A silicon nitride film is formed by using the method, and anisotropic etching is used to form an opening reaching the conductor 356.
  • an insulator that can be used as the interlayer film an insulating oxide, a nitride, an oxynitride, a nitride oxide, a metal oxide, a metal oxynitride, a metal nitride oxide, or the like can be given.
  • a material having a low relative dielectric constant is used for the insulator functioning as an interlayer film, whereby parasitic capacitance generated between wirings can be reduced. Therefore, the material should be selected according to the function of the insulator.
  • insulators 150, insulators 210, insulators 3 52, and insulators 3 5 4 etc. have dielectric constants of ⁇ 0 2020/174315 It is preferable to use a low insulation material. And silicon oxide having nitrogen added thereto, silicon oxide having pores or resin, etc.
  • the insulator is silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, or oxidation added with fluorine. It is preferable that the resin has a laminated structure of silicon, silicon oxide added with carbon, silicon oxide added with carbon and nitrogen, or silicon oxide having holes, and silicon oxide and silicon oxynitride.
  • resins include polyester, polyolefin, polyamide (nylon, aramid, etc.), Examples include polyimide, polycarbonate or acrylic.
  • a transistor including an oxide semiconductor can have stable electrical characteristics by being surrounded by an insulator which has a function of suppressing permeation of impurities such as hydrogen and oxygen. Therefore, for insulator 2 14, insulator 2 11 1, insulator 2 12 and insulator 3 50, etc., use an insulator that has the function of suppressing the permeation of impurities such as hydrogen and oxygen. , It should be.
  • Examples of insulators that have the function of suppressing the permeation of impurities such as hydrogen and oxygen include boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium,
  • the insulator containing zirconium, lanthanum, neodymium, hafnium, or tantalum may be used as a single layer or as a stacked layer.
  • a metal oxide such as hafnium oxide or tantalum oxide, silicon nitride oxide, silicon nitride, or the like can be used.
  • Conductors that can be used for wiring and plugs include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium.
  • a material containing at least one metal element selected from indium, ruthenium, and the like can be used.
  • a semiconductor having high electric conductivity which is typified by polycrystalline silicon containing an impurity element such as phosphorus, or a silicide such as nickel silicide.
  • the conductor 3 28, the conductor 3 30, the conductor 3 56, the conductor 2 18 and the conductor 1 12 etc. are a metal material or an alloy material formed of the above materials.
  • a conductive material such as a metal nitride material or a metal oxide material can be used as a single layer or a stacked layer. It is preferable to use a high melting point material such as tungsten or molybdenum, which has both heat resistance and conductivity, and it is preferable to use tungsten.
  • it is preferably formed of a low resistance conductive material such as aluminum or copper. The wiring resistance can be lowered by using a low resistance conductive material.
  • an excess oxygen region is provided in the vicinity of the oxide semiconductor.
  • an insulator having a volume (: 17132020/051316) may be provided between the insulator having the excess oxygen region and the conductor provided in the insulator having the excess oxygen region.
  • the insulator 2 4 1 may be provided between the insulator 2 24 and the insulator 2 80 having excess oxygen and the conductor 2 4 0. Insulator 2 4 1, Insulator 2 2 2, Insulator 2 7 2, Insulator 2 7
  • the insulator 2 82, the insulator 2 8 3 and the insulator 2 8 4 are provided in contact with each other, so that the insulator 2 2 2
  • the transistor 4 and the transistor 200 can be sealed with an insulator having a barrier property.
  • the insulator 2 41 it is possible to prevent the excess oxygen contained in the insulator 2 24 and the insulator 2 8 0 from being absorbed by the conductor 2 4 0.
  • the insulator 241 hydrogen which is an impurity can be suppressed from diffusing into the transistor 200 through the conductor 240.
  • an insulating material having a function of suppressing diffusion of impurities such as water or hydrogen and oxygen is preferably used.
  • silicon nitride silicon nitride oxide, aluminum oxide, hafnium oxide, or the like.
  • silicon nitride is preferable because it has a high blocking property against hydrogen.
  • magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, tantalum oxide, or the like may be used.
  • the transistor 200 has an insulator 211, an insulator 212, an insulator 214, an insulator 287, an insulator 282, an insulator 282. 3, and is preferably sealed with an insulator 2 84.
  • hydrogen contained in the insulator 274, the insulator 150, and the like can be prevented from entering the insulator 2800 and the like.
  • Insulator 2 84, insulator 2 8 3 and insulator 2 8 2 have conductor 2 4 0, insulator 2 1 4, insulator 2 1 2 and insulator 2 11 have Although the conductor 2 18 penetrates, as described above, the insulator 2 4 1 is provided in contact with the conductor 2 4 0, and the insulator 2 17 is provided in contact with the conductor 2 1 8. There is. This allows insulator 211, insulator 2 1 2, insulator 2 1 4, insulator 2 8 7, insulator 2 8 2, insulator 2 8 Hydrogen mixed in 2 8 3 and the inside of the insulator 2 8 4 can be reduced.
  • Insulator 216, insulator 224, insulator 280, insulator 250, and insulator 274 have hydrogen atoms reduced or removed as described in the above embodiment.
  • the film is preferably formed by a film forming method using the gas thus formed. As a result, the hydrogen concentration of the insulator 2 16, the insulator 2 24, the insulator 2 80, the insulator 2 50, and the insulator 2 7 4 can be reduced. ⁇ 0 2020/174315 ⁇ (: 17132020/051316
  • the hydrogen concentration of the silicon-based insulating film near the transistor 200 can be reduced and the hydrogen concentration of the oxide 230 can be reduced.
  • a dicing line (sometimes called a scribe line, a dividing line, or a cutting line) that is provided when a plurality of semiconductor devices are taken out in chips by dividing a large-area substrate into semiconductor elements will be described. ..
  • a dividing method for example, first, after forming a groove (dicing line) for dividing a semiconductor element on a substrate, cutting may be performed at the dicing line to divide (divide) into a plurality of semiconductor devices.
  • the insulator 2 82, insulator 2 80, insulator 2 73, insulator 2 7 2, insulator 2 7 2 make openings in body 2 2 4, insulator 2 2 2, insulator 2 1 6, insulator 2 1 4, and insulator 2 1 2.
  • the insulator 2 12 and the insulator 2 8 3 may be formed using the same material and the same method.
  • the adhesion can be improved.
  • insulator 2 11 1, insulator 2 1 2, insulator 2 1 4, insulator 2 87, insulator 2 8 2, insulator 2 8 3 and insulator 2 8 4 can be connected to transistor 2 0 can be wrapped.
  • At least one of insulator 2 1 1, insulator 2 1 2, insulator 2 1 4, insulator 2 87, insulator 2 8 2, insulator 2 8 3 and insulator 2 8 4 is oxygen or hydrogen.
  • the insulator 280 and the insulator 224 can be prevented from diffusing to the outside. Therefore, the insulator 280 and excess oxygen in the insulator 224 are efficiently supplied to the oxide forming the channel in the transistor 2020.
  • the oxygen can reduce oxygen vacancies in the oxide in which the channel in the transistor 200 is formed. Accordingly, the oxide in which the channel is formed in the transistor 200 can be an oxide semiconductor having a low defect level density and stable characteristics. In other words, it is necessary to suppress fluctuations in the electrical characteristics of the transistor 200'. ⁇ 02020/174315 It is possible to improve the reliability (:17132020/051316).
  • the shape of the capacitor 100 is a planar type, but the memory device described in this embodiment is not limited to this.
  • the shape of the capacitive element 100 may be a cylinder type. Note that the structure of the memory device illustrated in FIG. 22 below the insulator 150 is similar to that of the semiconductor device illustrated in FIG.
  • Capacitance element 100 shown in Fig. 22 includes insulator 1350 on insulator 1350, insulator 1450 on insulator 150, insulator 1500 and insulator 1450.
  • Conductor 1 1 5 placed in the opening formed in 2 conductor 1 1 5 and insulator 1 4 5 on insulator 1 4 2 and conductor 1 on insulator 1 4 5 2 5 and the conductor 1 2 5 and the insulator 1 5 2 on the insulator 1 45.
  • at least a part of the conductor 1 15 and the insulator 1 45 and the conductor 1 2 5 is arranged in the opening formed in the insulator 1 50 and the insulator 1 4 2.
  • Capacitance element 100 has a structure in which the upper electrode and the lower electrode face each other across the dielectric not only on the bottom surface but also on the side surface at the openings of insulator 150 and insulator 1422. , The capacitance per unit area can be increased. Therefore, the capacitance of the capacitor 100 can be increased as the depth of the opening is increased. By thus increasing the capacitance per unit area of the capacitive element 100, miniaturization or high integration of the semiconductor device can be promoted.
  • an insulator which can be used for the insulator 2 80 may be used.
  • the insulator 1 42 preferably functions as an etching stopper when forming the opening of the insulator 1 50, and an insulator which can be used for the insulator 2 14 may be used.
  • the shape of the openings formed in the insulator 150 and the insulator 1422 viewed from above may be a quadrangle, a polygonal shape other than the quadrangle, or a shape in which corners are curved in the polygonal shape. It may be a circular shape including an ellipse.
  • it is preferable that the area where the opening and the transistor 200 overlap with each other is large in a top view. With such a structure, the area occupied by the semiconductor device including the capacitor 100 and the transistor 200 can be reduced.
  • the conductor 1 15 is arranged in contact with the insulator 1 4 2 and the opening formed in the insulator 1 50.
  • the upper surface of the conductor 1 15 is preferably substantially flush with the upper surface of the insulator 1 4 2. Further, the lower surface of the conductor 1 15 contacts the conductor 1 10 through the opening of the insulator 1 30.
  • the conductor 1 15 is preferably formed by a method such as the Yaotou method or the OO method. For example, a conductor that can be used as the conductor 2 05 may be used.
  • the insulator 1 45 is arranged so as to cover the conductor 1 15 and the insulator 1 4 2.
  • Insulators 1 4 5 are, for example, ⁇ 02020/174315 (: 17132020/051316 Silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, zirconium oxide, aluminum oxide, aluminum oxynitride, aluminum nitride oxide, aluminum nitride, hafnium oxide, hafnium oxynitride, Hafnium nitride oxide, hafnium nitride, or the like may be used, and may be provided as a stacked layer or a single layer. be able to.
  • a material having a high dielectric strength such as silicon oxynitride or a material having a high dielectric constant (11 11 10) for the insulator 1 45.
  • a material having a high dielectric strength and a high dielectric constant 11 A laminated structure of 110 materials may be used.
  • the high dielectric constant (11 1 110 Insulators of materials include gallium oxide, hafnium oxide, zirconium oxide, oxides containing aluminum and hafnium, oxynitrides containing aluminum and hafnium, and silicon and hafnium. Examples include oxides, oxynitrides having silicon and hafnium, and nitrides having silicon and hafnium.
  • materials with high dielectric strength include silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, fluorine-added silicon oxide, carbon-added silicon oxide, carbon- and nitrogen-added silicon oxide, and holes.
  • silicon oxide resin and so on.
  • silicon nitride formed using the Yaotou method Silicon nitride film formed by using the method of using the 8th method (insulating films laminated in the order of 3 1 X 3 can be used. By using such an insulator having a large dielectric strength, the dielectric strength can be improved. And the electrostatic breakdown of the capacitive element 100 can be suppressed.
  • the conductor 1 2 5 is arranged so as to fill the openings formed in the insulator 1 4 2 and the insulator 1 50.
  • the conductor 125 is electrically connected to the wiring 150 through the conductor 140 and the conductor 153.
  • the conductor 125 is preferably formed by a method such as the Yatou ⁇ method or the ⁇ method, and for example, a conductor that can be used for the conductor 205 may be used.
  • the conductor 153 is provided on the insulator 154 and covered with the insulator 156.
  • the conductor 1 53 may be a conductor that can be used for the conductor 1 12 and the insulator 1 56 can be an insulator that can be used for the insulator 1 5 2.
  • the conductor 153 is in contact with the top surface of the conductor 140, and functions as a terminal of the capacitor 100, the transistor 200, or the transistor 300.
  • FIG. 23 is a top view of the semiconductor device. Further, FIGS. 238 to 230 are cross-sectional views of the semiconductor device. is there.
  • FIG. 23B is a cross-sectional view of a portion indicated by a dashed-dotted line of A 1 -A 2 in FIG. 23A, and is also a cross-sectional view of the transistor 200 in the channel length direction.
  • FIG. 23C is a cross-sectional view of a portion indicated by dashed-dotted line A3-A4 in FIG. 23A and also a cross-sectional view of the transistor 200 in the channel width direction.
  • FIG. 23D is a cross-sectional view of a portion indicated by dashed-dotted line A 5 -A 6 in FIG. 23A. In the top view of Fig. 23A, some elements are omitted for clarity.
  • FIGS. 23A to 23D are a top view and a cross-sectional view of a semiconductor device including the memory device 290.
  • the memory device 290 shown in FIGS. 23A to 23D has a capacitive device 292 in addition to the transistor 200 shown in FIGS. 1A to 1D.
  • Capacitance device 2 92 consists of conductor 2 4 2 b, insulator 2 4 5 b on insulator 2 4 2 b, insulator 2 7 2 and insulator 2 7 3 and insulator 2 4 2 b. 2 7 3 and a conductor 2 9 4 provided on the 2 7 3. That is, the capacitive device 292 constitutes the M I M (M et a 1—In s u l a t o r—M et a 1) capacity. Note that one of the pair of electrodes included in the capacitor device 292, that is, the conductor 2 42 2b can also serve as a source electrode of the transistor.
  • the dielectric layer included in the capacitor device 292 can also serve as a protective layer provided in the transistor, that is, the insulator 245b, the insulator 272, and the insulator 273. Therefore, part of the manufacturing process of the transistor can be used in the manufacturing process of the capacitor device 292, so that the semiconductor device can have high productivity.
  • one of the pair of electrodes of the capacitor device 292, that is, the conductor 2 42 b also serves as a source electrode of the transistor, so that the area where the transistor and the capacitor device are arranged can be reduced. Is possible.
  • conductor 2 94 for example, a material that can be used for the conductor 2 4 2 may be used.
  • a transistor according to one embodiment of the present invention which is different from the one shown in the above-mentioned memory device configuration example ⁇ with reference to FIGS. 24A, 24B, 25, and 26, is described.
  • An example of a semiconductor device including the transistor 200 (a transistor 200 a and the transistor 200 b) and the capacitor device 292 (a capacitor device 292 a and a capacitor device 922 b) will be described.
  • the semiconductor devices illustrated in FIGS. 24A, 24B, 25, and 26 the semiconductor device described in the above embodiment and ⁇ Memory device configuration example> (see FIGS. 2 3 D.)
  • the structure having the same function as the structure constituting the above) is attached with the same symbol.
  • the constituent material of the transistor 200 and the capacitor device 292 the materials described in detail in the above embodiment and ⁇ Structure example of memory device> can be used.
  • a transistor 200 (a transistor 200 a and a transistor 200 b) according to one embodiment of the present invention, a capacitor device 2 92 (a capacitor device 2 92 a, and a capacitor device 2 92 b) 24A, an example of a semiconductor device 600 having ⁇ 02020/174315 ⁇ (: 17132020/051316
  • FIG. 248 is a cross-sectional view in the channel length direction of a semiconductor device 600 including the transistor 2000, the transistor 200013, the capacitor device 22923, and the capacitor device 22913.
  • the semiconductor device 600 has a line-symmetrical structure with the alternate long and short dash line 8 3-8 4 as the axis of symmetry.
  • One of a source electrode and a drain electrode of the transistor 203 and one of a source electrode and a drain electrode of the transistor 203 are a conductor 2 4 2.
  • the conductor 246 functioning as a wiring also serves as the connection between the conductor 246 functioning as a wiring and the transistor 2030 and the transistor 213 also functioning as a plug. In this way, two transistors,
  • the example of the structure of the semiconductor device shown in 230 can be referred to.
  • the transistor 2003, the transistor 2013, the capacitance device 2923, and the capacitor device 2922 are given as examples of the structure of the semiconductor device. It is not limited to this.
  • a semiconductor device 600 and a semiconductor device having the same structure as the semiconductor device 600 may be connected to each other through a capacitor portion.
  • a semiconductor device including the transistor 203, the transistor 200013, the capacitor device 29323, and the capacitor device 22913 is referred to as a cell.
  • the configurations of the transistor 20003, the transistor 200013, the capacitive device 2923 and the capacitive device 2922, the above-mentioned transistor 2003, transistor 2013, capacitive device 2932 are described.
  • the description of the capacitor device 292 b can be referred to.
  • FIG. 2448 shows a semiconductor device 600 including a transistor 2003, a transistor 2013, a capacitor device 2923, and a capacitor device 2902, and a configuration similar to that of the semiconductor device 600.
  • FIG. 6 is a cross-sectional view in which cells having the are connected via a capacitance section.
  • the conductor 294 1 13 that functions as one electrode of the capacitor device 2 92 b of the semiconductor device 600 has a structure similar to that of the semiconductor device 600. It is configured to also serve as one electrode of the capacitive device of the device 60 1.
  • the conductor 294 3 that functions as one electrode of the capacitive device 229 3 of the semiconductor device 600 is provided on the left side of the semiconductor device 600, that is, in FIG. , It also serves as one of the electrodes of the capacitive device of the semiconductor device that is adjacent in the same direction.
  • the right side of the semiconductor device 601 that is, the cell in the 82 direction in FIG. That is, a cell array (also referred to as a memory device layer) can be formed.
  • a matrix cell array can be constructed. ⁇ 02020/174315 ⁇ (: 17132020/051316 Monkey.
  • the cell area is reduced and a semiconductor device including a cell array is formed. Miniaturization or high integration can be achieved.
  • Figure 25 shows a cross-sectional view of a structure in which a cell array 61 0 is laminated. As shown in FIG. 25, by stacking a plurality of cell arrays (cell arrays 610 to 1 to 610-11), cells can be integrated and arranged without increasing the area occupied by the cell arrays. .. That is, 30 cell arrays can be formed.
  • Figure 26 shows that the memory unit 470 has transistor layers 41 3 with 200 transistors and 4 layers of memory device layers 4 1 5 (memory device layers 4 1 5 — 1 to memory device layers 4 1 5 — 4).
  • Each of the memory device layers 4 15-1 to 4 1 5-4 has a plurality of memory devices 420.
  • the memory device 420 is electrically connected to the memory device 420 included in the different memory device layer 4 15 and the transistor 200 included in the transistor layer 4 13 via the conductor 424 and the conductor 205.
  • Memory unit 470 is encapsulated by insulator 2 11 1, insulator 2 1 2, insulator 2 1 4, insulator 287, insulator 28 2, insulator 28 3 and insulator 284 (for convenience). In the following, it is called a sealed structure). For details regarding the sealing structure, the description of the semiconductor device (see FIGS. 58 to 50) shown in ⁇ Modification 2 of Semiconductor Device>> can be referred to.
  • Insulator 274 is provided around insulator 284. Further, a conductor 440 is provided in the insulator 274, the insulator 284, the insulator 283, and the insulator 211 and is electrically connected to the element layer 411.
  • an insulator 280 is provided inside the sealing structure.
  • the insulator 280 has a function of releasing oxygen by heating.
  • the insulator 280 has an excess oxygen region.
  • the insulator 211, the insulator 283, and the insulator 284 are preferably materials having a function of having high blocking property with respect to hydrogen. Further, the insulator 2 14, the insulator 28 2, and the insulator 287 are preferably materials having a function of trapping hydrogen or fixing hydrogen.
  • silicon nitride, silicon nitride oxide, or the like can be given as the material having a function of having a high blocking property with respect to hydrogen.
  • the material having a function of capturing hydrogen or fixing hydrogen is aluminum oxide, hafnium oxide, or an oxide containing aluminum and hafnium. ⁇ 02020/174315 ⁇ (: 17132020/051316
  • the barrier property is a function of suppressing diffusion of a corresponding substance (also referred to as low permeability).
  • the corresponding substance has a function of capturing and fixing (also referred to as gettering).
  • crystal structure of the material used for insulator 2 11 1, insulator 2 12 2, insulator 2 14 4, insulator 2 87, insulator 2 8 2, insulator 2 8 3, and insulator 2 8 4 There is no particular limitation with respect to, but a structure having an amorphous or crystalline property may be used.
  • an amorphous aluminum oxide film is preferably used as a material having a function of trapping hydrogen or fixing hydrogen. Amorphous aluminum oxide may trap and fix hydrogen in a larger amount than aluminum oxide having high crystallinity.
  • the excess oxygen in the insulator 280 has the following model for the diffusion of hydrogen in the oxide semiconductor in contact with the insulator 280.
  • Hydrogen existing in the oxide semiconductor diffuses into another structure through the insulator 280 which is in contact with the oxide semiconductor.
  • the hydrogen diffuses in the insulator 280, it reacts with excess oxygen in the insulator 280 to form an OH bond, and diffuses in the insulator 280.
  • the hydrogen atom having an OH bond reaches a material having a function of trapping hydrogen or fixing hydrogen (typically, insulator 2 82)
  • the hydrogen atom is converted into insulator 2 82.
  • the oxygen atom of the excess oxygen that had the OH bond is assumed to remain in the insulator 280 as excess oxygen. In other words, it is highly probable that excess oxygen in the insulator 280 plays a bridging role in the diffusion of hydrogen.
  • the semiconductor device manufacturing process is one of the important factors.
  • an insulator 280 having excess oxygen is formed in an oxide semiconductor, and then the insulator 280 is formed. After that, heat treatment is preferably performed. Specifically, the heat treatment is performed in an atmosphere containing oxygen, an atmosphere containing nitrogen, or a mixed atmosphere of oxygen and nitrogen at a temperature of 350° C. or higher, preferably 400° C. or higher.
  • the heat treatment time is 1 hour or longer, preferably 4 hours or longer, and more preferably 8 hours or longer.
  • hydrogen in the oxide semiconductor can diffuse outward through the insulator 280, the insulator 228, and the insulator 287. That is, the absolute amount of hydrogen existing in the oxide semiconductor and in the vicinity of the oxide semiconductor can be reduced.
  • the insulator 283 and the insulator 284 are formed. Since the insulator 2 8 3 and the insulator 2 8 4 are materials that have a function of blocking hydrogen with respect to hydrogen, hydrogen that has diffused outward or hydrogen that exists outside can be Can suppress entry into the oxide semiconductor or the insulator 280 side. ⁇ 02020/174315 ⁇ (: 17132020/051316
  • the above heat treatment is described as an example of the structure performed after the insulator 2 82 is formed; however, the present invention is not limited to this.
  • the above heat treatment may be performed after the formation of the transistor layer 4 13 or after the formation of the memory device layers 4 15 _ 1 to 4 15 _ 3 respectively.
  • hydrogen is diffused outward by the above heat treatment, hydrogen is diffused upward or laterally of the transistor layer 4 13.
  • heat treatment is performed after formation of the memory device layers 415-1 to 41-3, hydrogen is diffused upward or laterally.
  • the insulator 211 and the insulator 283 are bonded to each other, whereby the above-described sealing structure is formed.
  • a semiconductor device using an oxide semiconductor with reduced hydrogen concentration can be provided. Therefore, a highly reliable semiconductor device can be provided. Further, according to one embodiment of the present invention, a semiconductor device having favorable electric characteristics can be provided.
  • a transistor including an oxide as a semiconductor will be described with reference to FIGS.
  • a storage device to which a capacitive element is applied hereinafter, may be referred to as a memory device.
  • -A memory device is a memory device that has at least a capacitor and a transistor that controls charging and discharging of the capacitor. O The off-state current of the transistor is extremely small. o The memory device has excellent retention characteristics and can function as a non-volatile memory.
  • Figure 278 shows an example of the memory device configuration.
  • the memory device 1400 has a peripheral circuit 1414 and a memory cell array 1470.
  • the peripheral circuit 1 4 1 1 has a row circuit 1 4 2 0, a column circuit 1 4 3 0, an output circuit 1 4 4 0, and a control logic circuit 1 4 6 0.
  • the column circuit 1430 has, for example, a column decoder, a precharge circuit, a sense amplifier, a write circuit, and the like.
  • the precharge circuit has a function of precharging the wiring.
  • the sense amplifier has a function of amplifying the data signal read from the memory cell.
  • the wiring is a wiring connected to a memory cell included in the memory cell array 1470, which will be described later in detail.
  • the amplified data signal is output to the outside of the storage device 1400 as a data signal scale of 0,8,8 via the output circuit 1440.
  • the row circuit 1 420 has, for example, a row decoder, a word line driver circuit, and the like, and can select a row to be accessed.
  • a low power supply voltage (VSS), a high power supply voltage (VDD) for the peripheral circuit 1411, and a high power supply voltage (VIL) for the memory cell array 1470 are externally supplied to the memory device 1400 as power supply voltages.
  • a control signal (CE, WE, RE), an address signal ADDR, and a data signal WD ATA are externally input to the memory device 1400.
  • the address signal ADDR is input to the row decoder and the column decoder, and the data signal WDATA is input to the write circuit.
  • the control logic circuit 1460 processes control signals (CE, WE, RE) input from the outside and generates control signals for the row decoder and column decoder.
  • the control signal CE is a chip enable signal
  • the control signal WE is a write enable signal
  • the control signal RE is a read enable signal.
  • the signal processed by the control logic circuit 1460 is not limited to this, and another control signal may be input as necessary.
  • the memory cell array 1470 has a plurality of memory cells MC and a plurality of wirings arranged in a matrix. Note that the number of wirings connecting the memory cell array 1470 and the row circuit 1420 is determined by the configuration of the memory cell MC, the number of memory cells MC in one column, and the like. The number of wirings connecting the memory cell array 1470 and the column circuit 1430 is determined by the configuration of the memory cell MC, the number of memory cells MC in one row, and the like.
  • FIG. 27A shows an example in which the peripheral circuit 141 1 and the memory cell array 1470 are formed on the same plane, this embodiment is not limited to this.
  • a memory cell array 1470 may be provided so as to overlap part of the peripheral circuit 141 1.
  • a sense amplifier may be provided so as to overlap under the memory cell array 1470.
  • 28A to 28H describe a configuration example of a memory cell applicable to the above memory cell MC.
  • a DRAM including a 10 S transistor single-capacitance memory cell may be referred to as a DO SRAM (Dyn am i C Ox i d e S em i c o n d u c t o r R a n d om Ac c e s s Memo r y).
  • a memory cell 1471 illustrated in FIG. 28A includes a transistor Ml and a capacitor C A. Note that the transistor Ml has a gate (sometimes referred to as a top gate), and a back gate.
  • the first terminal of the transistor Ml is connected to the first terminal of the capacitive element CA
  • the second terminal of the transistor Ml is connected to the wiring BIL
  • the gate of the transistor Ml is connected to the wiring WOL
  • the back of the transistor Ml is connected.
  • the gate is connected to the wiring BGL.
  • the second terminal of the capacitive element C A is connected to the wiring CA L.
  • the wiring BIL functions as a bit line
  • the wiring WOL functions as a word line.
  • the wiring CAL functions as a wiring for applying a predetermined potential to the second terminal of the capacitive element CA. It is preferable to apply a low-level potential to the wiring CAL during data writing and data reading.
  • the wiring BGL functions as a wiring for applying a potential to the back gate of the transistor Ml. The threshold voltage of the transistor M 1 can be increased or decreased by applying an arbitrary potential to the wiring BGL.
  • the memory cell 1471 shown in FIG. 28A corresponds to the memory device shown in FIG. That is, the transistor Ml corresponds to the transistor 200 and the capacitive element C A corresponds to the capacitive device 292.
  • the memory cell MC is not limited to the memory cell 1471, but the circuit configuration can be changed.
  • the memory cell MC may have a structure in which the back gate of the transistor Ml is connected to the wiring WOL instead of the wiring BGL like the memory cell 1472 shown in FIG. 28B.
  • the memory cell MC may be a transistor having a single-gate structure, that is, a memory cell including a transistor Ml having no back gate, like the memory cell 1473 shown in FIG. 28C.
  • the transistor 200 can be used as the transistor Ml and the capacitor 100 can be used as the capacitor C A.
  • the S transistor as the transistor M 1
  • the leakage current of the transistor] ⁇ 1 can be made extremely small. That is, the written data can be held for a long time by the transistor Ml, so that the frequency of refreshing the memory cell can be reduced. Further, the refresh operation of the memory cell can be made unnecessary. Further, since the leak current is extremely small, multi-valued data or analog data can be held in the memory cell 1471, memory cell 1472, and memory cell 1473.
  • the sense amplifier is provided so as to overlap under the memory cell array 1470 as described above, the bit line can be shortened. As a result, the bit line capacity is reduced and the storage capacity of the memory cell can be reduced.
  • a memory cell 1 474 illustrated in FIG. 28D includes a transistor M2, a transistor M3, and a capacitor element CB.
  • the transistor M2 has a top gate (may be simply referred to as a gate) and a back gate.
  • NO SRAM No n v o l a t i l e Ox i d e S em i c o n du c t o r RAM).
  • the first terminal of the transistor M2 is connected to the first terminal of the capacitive element CB
  • the second terminal of the transistor M2 is connected to the wiring WBL
  • the gate of the transistor M2 is connected to the wiring WOL
  • the back of the transistor M2 is connected.
  • the gate is connected to the wiring BGL.
  • the second terminal of the capacitive element CB is connected to the wiring CA L.
  • the first terminal of transistor M3 is connected to wiring RBL ⁇ 02020/174315
  • the second terminal of the (:17132020/051316 is connected to the wiring £
  • the gate of the transistor N43 is connected to the first terminal of the capacitive element.
  • the wiring 08 functions as a wiring for applying a predetermined potential to the second terminal of the capacitive element 03. It is preferable to apply a low-level potential to the wiring line 08 when writing data, holding data, and reading data.
  • wiring Functions as wiring for applying a potential to the back gate of the transistor.
  • the threshold voltage of the transistor N42 can be increased or decreased by applying an arbitrary potential to Otsu.
  • the memory cell 1474 shown in FIG. 280 corresponds to the memory device shown in FIG.
  • transistor IV! 2 is transistor 200
  • capacitive element ⁇ 8 is capacitive element 100
  • transistor IV! 3 is transistor 300
  • B is wiring to 1003
  • wiring is B wiring to wiring 1004
  • wiring 8 is wiring to wiring 1006
  • wiring 08 is wiring to wiring 105
  • wiring scale 8 is wiring to wiring 10
  • wiring £ corresponds to wiring 100 1.
  • memory cells Is not limited to the memory cell 1474, but the circuit configuration can be changed as appropriate.
  • memory cells The back gate of transistor N42 is wired Alternatively, the wiring may be connected to the second party.
  • memory cell 1 ⁇ (3 is composed of a single-gate transistor, that is, transistor IV! 2 without a back gate, as in memory cell 1476 shown in Figure 28F.
  • memory cell 1 ⁇ (3 is the memory cell 1 4 7 7 shown in FIG. It is possible to have a configuration in which the second party and the wiring ruler 8th party are combined into a single wiring 8th party.
  • the transistor N00 is used as the transistor N42
  • the transistor 300 is used as the transistor N43
  • the capacitor 100 is used as the capacitor.
  • the leakage current of the transistor 1 ⁇ 2 can be made extremely small.
  • the written data can be held for a long time by the transistor 1 ⁇ 2, so that the frequency of refreshing the memory cell can be reduced.
  • the refresh operation of the memory cell can be eliminated.
  • the leak current is very small, multi-valued data or analog data can be held in the memory cell 1474. The same applies to the memory cells 1475 to memory cells 1447.
  • the transistor N43 may be a transistor having silicon in the channel formation region (hereinafter, also referred to as a £1 transistor).
  • the conductivity type of the £1 transistor may be an 11-channel type or a channel type.
  • a £1 transistor may have higher field effect mobility than a 0 transistor. Therefore, a £1 transistor may be used as the transistor N43 that functions as a read transistor.
  • a £1 transistor for the transistor N4 3 it is possible to stack the transistor IV! 2 on the transistor IV! 3 so that the area occupied by the memory cell is reduced and the high integration of the storage device is achieved. Can be promoted. [0443]
  • the transistor M3 may be an OS transistor.
  • OS transistors are used for the transistor M2 and the transistor M3, the memory cell array 1470 can be configured using only n-type transistors.
  • FIG. 28H shows an example of a gain cell type memory cell with three transistors and one capacitor.
  • a memory cell 1478 shown in FIG. 28H includes transistors M4 to M6 and a capacitor CC. Capacitance element C C is provided as appropriate.
  • the memory cell 1478 is electrically connected to the wiring B IL, the wiring RWL, the wiring WWL, the wiring BGL, and the wiring GND L.
  • Wiring GNDL is the wiring that gives a low level potential. Note that the memory cell 1478 may be electrically connected to the wiring RBL and the wiring WBL instead of the wiring BIL.
  • the transistor M4 is an OS transistor having a back gate, and the back gate is electrically connected to the wiring BGL. Note that the back gate and the gate of the transistor M4 may be electrically connected to each other. Alternatively, transistor M4 may not have a back gate.
  • the transistors M5 and M6 may be n-channel S i transistors or P-channel S i transistors, respectively.
  • the transistors M4 to M6 may be OS transistors.
  • the circuit can be formed using only the n-type transistor in the memory cell array 1470.

Landscapes

  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

要約書 良好な電気特性を有する半導体装置を提供する。 第１の絶縁体と、第１の絶縁体上の第１の酸化物と、第１の絶縁体と第１の酸化物との間に設けら れた第２の絶縁体と、第１の絶縁体と接し、かつ第１の酸化物の側面と接する第２の酸化物と、第 １の絶縁体、第２の酸化物、および第１の酸化物上の第３の絶縁体とを有し、第３の絶縁体は、第 １の酸化物の上面と接する領域を有し、第２の絶縁体、および第３の絶縁体は、第２の酸化物と比 較して、酸素を透過しにくい材料を有する。

Description

明細書
発明の名称
半導体装置、 および半導体装置の作製方法
技術分野
[0001]
本発明の一態様は、 トランジスタ、 半導体装置、 および電子機器に関する。 また、 本発明の一態 様は、 半導体装置の作製方法に関する。 また、 本発明の一態様は、 半導体ウェハ、 およびモジュー ルに関する。
[0002]
なお、 本明細書等において半導体装置とは、 半導体特性を利用することで機能し得る装置全般を 指す。 トランジスタなどの半導体素子をはじめ、 半導体回路、 演算装置、 記憶装置は、 半導体装置 の一態様である。 表示装置 （液晶表示装置、 発光表示装置など） 、 投影装置、 照明装置、 電気光学 装置、 蓄電装置、 記憶装置、 半導体回路、 撮像装置、 電子機器などは、 半導体装置を有すると言え る場合がある。
[0003]
なお、 本発明の一態様は、 上記の技術分野に限定されない。 本明細書等で開示する発明の一態様 は、 物、 方法、 または、 製造方法に関するものである。 また、 本発明の一態様は、 プロセス、 マシ ン、 マニュファクチャ、 または、 組成物 （コンポジション .オブ .マター） に関するものである。
背景技術
[0004]
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目さ れている。 当該トランジスタは集積回路 （1 C） や画像表示装置 （単に表示装置とも表記する。 ） のような電子デバイスに広く応用されている。 トランジスタに適用可能な半導体薄膜としてシリコ ン系半導体材料が広く知られているが、 その他の材料として酸化物半導体が注目されている。
[0005]
酸化物半導体において、 単結晶でも非晶質でもない、 CAAC （c— a x i s a l i g n e d c r y s t a l 1 i n e） 構造および n c （n a n o c r y s t a l l i n e） 構造が見出されて いる （非特許文献 1及び非特許文献 2参照） 。
[0006]
非特許文献 1および非特許文献 2では、 CAAC構造を有する酸化物半導体を用いてトランジス 夕を作製する技術が開示されている。
[先行技術文献]
[非特許文献]
[0007]
[非特言午文献 1 ] S . Yama z a k i e t a 1. , “S I D S ymp o s i um D i g e s t o f Te c hn i c a l P a p e r s” ， 201 2, v o l ume 43， i s s u e 1， p . 183— 186
[非特許文献 2 ] S . Yama z a k i e t a 1. , J a p a n e s e J o u r n a
1 o f Ap p l i e d Ph y s i c s , 2014, v o l ume 53， Numb e r 4 S, p . 04 E D 18— 1一 04 E D 18— 10 \¥0 2020/174315 卩（：17132020/051316 発明の概要
発明が解決しようとする課題
[ 0 0 0 8 ]
本発明の一態様は、 良好な電気特性を有する半導体装置を提供することを課題の一つとする。 ま た、 本発明の一態様は、 トランジスタ特性のばらつきが少ない半導体装置を提供することを課題の 一とする。 また、 本発明の一態様は、 信頼性が良好な半導体装置を提供することを課題の一つとす る。 また、 本発明の一態様は、 オン電流が大きい半導体装置を提供することを課題の一つとする。 また、 本発明の一態様は、 微細化または高集積化が可能な半導体装置を提供することを課題の一つ とする。 また、 本発明の一態様は、 低消費電力の半導体装置を提供することを課題の一つとする。
[ 0 0 0 9 ]
なお、 これらの課題の記載は、 他の課題の存在を妨げるものではない。 なお、 本発明の一態様は、 これらの課題の全てを解決する必要はないものとする。 なお、 これら以外の課題は、 明細書、 図面、 請求項などの記載から、 自ずと明らかとなるものであり、 明細書、 図面、 請求項などの記載から、 これら以外の課題を抽出することが可能である。
課題を解決するための手段
[ 0 0 1 0 ]
本発明の一態様は、 第 1の絶縁体と、 第 1の絶縁体上の第 1の酸化物と、 第 1の絶縁体と第 1の 酸化物との間に設けられた第 2の絶縁体と、 第 1の絶縁体と接し、 かつ第 1の酸化物の側面と接す る第 2の酸化物と、 第 1の絶縁体、 第 2の酸化物、 および第 1の酸化物上の第 3の絶縁体とを有し、 第 3の絶縁体は、 第 1の酸化物の上面と接する領域を有し、 第 2の絶縁体、 および第 3の絶縁体は、 第 2の酸化物と比較して、 酸素を透過しにくい材料を有する半導体装置である。
[ 0 0 1 1 ]
また、 本発明の一態様は、 第 1の絶縁体と、 第 1の絶縁体上の第 1の酸化物と、 第 1の絶縁体と 第 1の酸化物との間に設けられた第 2の絶縁体と、 第 1の絶縁体と接し、 かつ第 1の酸化物の側面 と接する第 2の酸化物と、 第 1の酸化物上にお互いに離間して設けられた第 1の導電体、 および第 2の導電体と、 第 1の絶縁体、 第 2の酸化物、 および第 1の酸化物上の第 3の絶縁体と、 第 3の絶 縁体上のゲート電極とを有し、 ゲート電極は、 第 1の酸化物と重畳する領域を有し、 第 3の絶縁体 は、 第 1の酸化物の上面、 第 1の導電体の側面、 および第 2の導電体の側面と接する領域を有し、 第 2の絶縁体、 および第 3の絶縁体は、 第 2の酸化物と比較して、 酸素を透過しにくい材料を有す る半導体装置である。
[ 0 0 1 2 ]
上記半導体装置において、 半導体装置は、 第 4の絶縁体を有し、 第 4の絶縁体は、 第 3の絶縁体 と、 ゲート電極の間に設けられることが好ましい。
[ 0 0 1 3 ]
上記半導体装置において、 第 1の酸化物は、 インジウムと、 元素 N4 （N4は、 アルミニウム、 ガリ ウム、 イットリウム、 または錫） と、 亜鉛を有することが好ましい。
[ 0 0 1 4 ]
上記半導体装置において、 第 1の酸化物は、 チャネル形成領域として機能する領域を有すること が好ましい。
[ 0 0 1 5 ] \¥02020/174315 卩（：17132020/051316 上記半導体装置において、 第 1の酸化物、 および第 2の酸化物は、 同じ材料を含むことが好まし い。
[ 0 0 1 6 ]
上記半導体装置において、 第 2の酸化物は、 結晶性を有し、 第 2の酸化物が有する結晶の。軸は、 第 1の酸化物の側面に対して概略垂直な方向を向いていることが好ましい。
[ 0 0 1 7 ]
上記半導体装置において、 第 2の酸化物は、 第 2の絶縁体の側面、 および第 3の絶縁体と接する ことが好ましい。
[ 0 0 1 8 ]
上記半導体装置において、 第 2の絶縁体、 および第 3の絶縁体は、 酸素ブロック膜として機能す ることが好ましい。
[ 0 0 1 9 ]
上記半導体装置において、 第 2の絶縁体、 および第 3の絶縁体の少なく とも一方は、 酸化アルミ ニウムを有することが好ましい。
発明の効果
[0020]
本発明の一態様により、 良好な電気特性を有する半導体装置を提供することができる。 また、 本 発明の一態様により、 トランジスタ特性のばらつきが少ない半導体装置を提供することができる。 また、 本発明の一態様により、 信頼性が良好な半導体装置を提供することができる。 また、 本発明 の一態様により、 オン電流が大きい半導体装置を提供することができる。 また、 本発明の一態様に より、 微細化または高集積化が可能な半導体装置を提供することができる。 また、 本発明の一態様 により、 低消費電力の半導体装置を提供することができる。
[0021]
なお、 これらの効果の記載は、 他の効果の存在を妨げるものではない。 なお、 本発明の一態様は、 これらの効果の全てを有する必要はない。 なお、 これら以外の効果は、 明細書、 図面、 請求項など の記載から、 自ずと明らかとなるものであり、 明細書、 図面、 請求項などの記載から、 これら以外 の効果を抽出することが可能である。
図面の簡単な説明
[0022]
図 1八は、 本発明の一態様である半導体装置の上面図である。 図
Figure imgf000005_0001
乃至図
Figure imgf000005_0002
は、 本発明の一態 様である半導体装置の断面図である。
図 2は、 本発明の一態様である半導体装置の断面図である。
図 3八は、 I の結晶構造の分類を説明する図、 図 3 8は、 石英ガラスの X尺〇スペク トルを 説明する図、 図 3 ¢：は、 結晶性 I
Figure imgf000005_0003
の 尺〇スペク トルを説明する図である。
図 4八は、 本発明の一態様である半導体装置の上面図である。 図 4 3乃至図 4 0は、 本発明の一態 様である半導体装置の断面図である。
図 5八は、 本発明の一態様である半導体装置の上面図である。 図 5 3乃至図 5 0は、 本発明の一態 様である半導体装置の断面図である。
図 6八は、 本発明の一態様である半導体装置の作製方法を示す上面図である。 図 6 3乃至図 6 0は、 本発明の一態様である半導体装置の作製方法を示す断面図である。 \¥02020/174315 卩（：17132020/051316 図 7八は、 本発明の一態様である半導体装置の作製方法を示す上面図である。 図 7 3乃至図 7 0は、 本発明の一態様である半導体装置の作製方法を示す断面図である。
図 8八は、 本発明の一態様である半導体装置の作製方法を示す上面図である。 図 8 3乃至図 8 0は、 本発明の一態様である半導体装置の作製方法を示す断面図である。
図 9八は、 本発明の一態様である半導体装置の作製方法を示す上面図である。 図 9 3乃至図 9 0は、 本発明の一態様である半導体装置の作製方法を示す断面図である。
図 1 0八は、 本発明の一態様である半導体装置の作製方法を示す上面図である。 図 1 0 3乃至図 1 0〇は、 本発明の一態様である半導体装置の作製方法を示す断面図である。
図 1 1八は、 本発明の一態様である半導体装置の作製方法を示す上面図である。 図 1
Figure imgf000006_0001
乃至図 1 1〇は、 本発明の一態様である半導体装置の作製方法を示す断面図である。
図 1 2八は、 本発明の一態様である半導体装置の作製方法を示す上面図である。 図 1 2 3乃至図 1
2〇は、 本発明の一態様である半導体装置の作製方法を示す断面図である。
図 1 3八は、 本発明の一態様である半導体装置の作製方法を示す上面図である。 図 1 3 3乃至図 1
3〇は、 本発明の一態様である半導体装置の作製方法を示す断面図である。
図 1 4八は、 本発明の一態様である半導体装置の作製方法を示す上面図である。 図 1 4 3乃至図 1
4〇は、 本発明の一態様である半導体装置の作製方法を示す断面図である。
図 1 5八は、 本発明の一態様である半導体装置の作製方法を示す上面図である。 図 1 5 3乃至図 1
5〇は、 本発明の一態様である半導体装置の作製方法を示す断面図である。
図 1 6八は、 本発明の一態様である半導体装置の作製方法を示す上面図である。 図 1 6 3乃至図 1
6〇は、 本発明の一態様である半導体装置の作製方法を示す断面図である。
図 1 7八は、 本発明の一態様である半導体装置の作製方法を示す上面図である。 図 1 7 3乃至図 1
7〇は、 本発明の一態様である半導体装置の作製方法を示す断面図である。
図 1 8八は、 本発明の一態様である半導体装置の作製方法を示す上面図である。 図 1 8 3乃至図 1
8〇は、 本発明の一態様である半導体装置の作製方法を示す断面図である。
図 1 9八は、 本発明の一態様である半導体装置の作製方法を示す上面図である。 図 1 9 3乃至図 1
9〇は、 本発明の一態様である半導体装置の作製方法を示す断面図である。
図 2 0八および図 2 0 3は、 本発明の一態様に係る半導体装置の断面図である。
図 2 1は、 本発明の一態様に係る記憶装置の構成を示す断面図である。
図 2 2は、 本発明の一態様に係る記憶装置の構成を示す断面図である。
図 2 3八は、 本発明の一態様に係る半導体装置の上面図である。 図 2 3 3乃至図 2 3 0は、 本発明 の一態様に係る半導体装置の断面図である。
図 2 4八および図 2 4 3は、 本発明の一態様に係る半導体装置の断面図である。
図 2 5は、 本発明の一態様に係る半導体装置の断面図である。
図 2 6は、 本発明の一態様に係る半導体装置の断面図である。
図 2 7八は、 本発明の一態様に係る記憶装置の構成例を示すブロック図である。 図 2 7 13は、 本発 明の一態様に係る記憶装置の構成例を示す模式図である。
図 2 8八乃至図 2 8 Hは、 本発明の一態様に係る記憶装置の構成例を示す回路図である。
図 2 9は、 各種の記憶装置を階層ごとに示す図である。
図 3 0八は、 本発明の一態様に係る半導体装置のブロック図である。 図 3 0 3は、 本発明の一態様 に係る半導体装置の模式図である。 \¥02020/174315 卩（：17132020/051316 図 3 1八および図 3 は、 電子部品の一例を説明する図である。
図 3 2八乃至図 3
Figure imgf000007_0001
は、 本発明の一態様に係る記憶装置の模式図である。
図 3 3八乃至図 3 3 Hは、 本発明の一態様に係る電子機器を示す図である。
発明を実施するための形態
[ 0 0 2 3 ]
以下、 実施の形態について図面を参照しながら説明する。 ただし、 実施の形態は多くの異なる態 様で実施することが可能であり、 趣旨およびその範囲から逸脱することなくその形態および詳細を 様々に変更し得ることは、 当業者であれば容易に理解される。 したがって、 本発明は、 以下の実施 の形態の記載内容に限定して解釈されるものではない。
[ 0 0 2 4 ]
また、 図面において、 大きさ、 層の厚さ、 または領域は、 明瞭化のために誇張されている場合が ある。 よって、 必ずしもそのスケールに限定されない。 なお、 図面は、 理想的な例を模式的に示し たものであり、 図面に示す形状または値などに限定されない。 例えば、 実際の製造工程において、 エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、 理解 を容易とするため、 図に反映しないことがある。 また、 図面において、 同一部分または同様な機能 を有する部分には同一の符号を異なる図面間で共通して用い、 その繰り返しの説明は省略する場合 がある。 また、 同様の機能を指す場合には、 ハッチパターンを同じくし、 特に符号を付さない場合 がある。
[ 0 0 2 5 ]
また、 特に上面図 （ 「平面図」 ともいう。 ） や斜視図などにおいて、 発明の理解を容易とするた め、 一部の構成要素の記載を省略する場合がある。 また、 一部の隠れ線などの記載を省略する場合 がある。
[ 0 0 2 6 ]
また、 本明細書等において、 第 1、 第 2等として付される序数詞は便宜上用いるものであり、 エ 程順または積層順を示すものではない。 そのため、 例えば、 「第 1の」 を 「第 2の」 または 「第 3 の」 などと適宜置き換えて説明することができる。 また、 本明細書等に記載されている序数詞と、 本発明の一態様を特定するために用いられる序数詞は一致しなレヽ場合がある。
[ 0 0 2 7 ]
また、 本明細書等において、 「上に」 、 「下に」 などの配置を示す語句は、 構成同士の位置関係 を、 図面を参照して説明するために、 便宜上用いている。 また、 構成同士の位置関係は、 各構成を 描写する方向に応じて適宜変化するものである。 したがって、 明細書で説明した語句に限定されず、 状況に応じて適切に言い換えることができる。
[ 0 0 2 8 ]
例えば、 本明細書等において、 と¥とが接続されている、 と明示的に記載されている場合は、 と丫とが電気的に接続されている場合と、 と丫とが機能的に接続されている場合と、 と丫と が直接的に接続されている場合とが、 本明細書等に開示されているものとする。 したがって、 所定 の接続関係、 例えば、 図または文章に示された接続関係に限定されず、 図または文章に示された接 続関係以外のものも、 図または文章に開示されているものとする。 ここで、 X、 丫は、 対象物 （例 えば、 装置、 素子、 回路、 配線、 電極、 端子、 導電膜、 層、 など） であるとする。
[ 0 0 2 9 ] \¥02020/174315 卩（：17132020/051316 また、 本明細書等において、 トランジスタとは、 ゲートと、 ドレインと、 ソースとを含む少なく とも三つの端子を有する素子である。 そして、 ドレイン （ドレイン端子、 ドレイン領域またはドレ イン電極） とソース （ソース端子、 ソース領域またはソース電極） の間にチャネルが形成される領 域 （以下、 チャネル形成領域ともいう。 ） を有しており、 チャネル形成領域を介して、 ソースと ド レインとの間に電流を流すことができるものである。 なお、 本明細書等において、 チャネル形成領 域とは、 電流が主として流れる領域をいう。
[ 0 0 3 0 ]
また、 ソースやドレインの機能は、 異なる極性のトランジスタを採用する場合や、 回路動作にお いて電流の方向が変化する場合などには入れ替わることがある。 このため、 本明細書等においては、 ソースやドレインの用語は、 入れ替えて用いることができる場合がある。
[ 0 0 3 1 ]
なお、 チャネル長とは、 例えば、 トランジスタの上面図において、 半導体 （またはトランジスタ がオン状態のときに半導体の中で電流の流れる部分） とゲート電極とが互いに重なる領域、 または チャネル形成領域における、 ソース （ソース領域またはソース電極） と ドレイン （ドレイン領域ま たはドレイン電極） との間の距離をいう。 なお、 一つのトランジスタにおいて、 チャネル長が全て の領域で同じ値をとるとは限らない。 すなわち、 一つのトランジスタのチャネル長は、 一つの値に 定まらない場合がある。 そのため、 本明細書では、 チャネル長は、 チャネル形成領域における、 い ずれか一の値、 最大値、 最小値または平均値とする。
[ 0 0 3 2 ]
チャネル幅とは、 例えば、 トランジスタの上面図において、 半導体 （またはトランジスタがオン 状態のときに半導体の中で電流の流れる部分） とゲート電極とが互いに重なる領域、 またはチャネ ル形成領域における、 チャネル長方向を基,として垂直方向のチャネル形成領域の長さをいう。 な お、 一つのトランジスタにおいて、 チャネル幅がすべての領域で同じ値をとるとは限らない。 すな わち、 一つのトランジスタのチャネル幅は、 一つの値に定まらない場合がある。 そのため、 本明細 書では、 チャネル幅は、 チャネル形成領域における、 いずれか一の値、 最大値、 最小値または平均 値とする。
[ 0 0 3 3 ]
なお、 本明細書等において、 トランジスタの構造によっては、 実際にチャネルの形成される領域 におけるチャネル幅 （以下、 「実効的なチャネル幅」 ともいう。 ） と、 トランジスタの上面図にお いて示されるチャネル幅 （以下、 「見かけ上のチャネル幅」 ともいう。 ） と、 が異なる場合がある。 例えば、 ゲート電極が半導体の側面を覆う場合、 実効的なチャネル幅が、 見かけ上のチャネル幅よ りも大きくなり、 その影響が無視できなくなる場合がある。 例えば、 微細かつゲート電極が半導体 の側面を覆う トランジスタでは、 半導体の側面に形成されるチャネル形成領域の割合が大きくなる 場合がある。 その場合は、 見かけ上のチャネル幅よりも、 実効的なチャネル幅の方が大きくなる。
[ 0 0 3 4 ]
このような場合、 実効的なチャネル幅の、 実測による見積もりが困難となる場合がある。 例えば、 設計値から実効的なチャネル幅を見積もるためには、 半導体の形状が既知という仮定が必要である。 したがって、 半導体の形状が正確にわからない場合には、 実効的なチャネル幅を正確に測定するこ とは困難である。
[ 0 0 3 5 ] 本明細書では、 単にチャネル幅と記載した場合には、 見かけ上のチャネル幅を指す場合がある。 または、 本明細書では、 単にチャネル幅と記載した場合には、 実効的なチャネル幅を指す場合があ る。 なお、 チャネル長、 チャネル幅、 実効的なチャネル幅、 見かけ上のチャネル幅などは、 断面 T EM像などを解析することなどによって、 値を決定することができる。
[0036]
なお、 半導体の不純物とは、 例えば、 半導体を構成する主成分以外をいう。 例えば、 濃度が 0.
1原子％未満の元素は不純物と言える。 不純物が含まれることにより、 例えば、 半導体の欠陥 _位 密度が高くなることや、 結晶性が低下することなどが起こる場合がある。 半導体が酸化物半導体で ある場合、 半導体の特性を変化させる不純物としては、 例えば、 第 1族元素、 第 2族元素、 第 1 3 族元素、 第 14族元素、 第 1 5族元素、 酸化物半導体の主成分以外の遷移金属などがあり、 例えば、 水素、 リチウム、 ナトリウム、 シリコン、 ホウ素、 リン、 炭素、 窒素などがある。 なお、 水も不純 物として機能する場合がある。 また、 例えば不純物の混入によって、 酸化物半導体に酸素欠損 （V 〇 : o xy g e n v a c a n c yともいう） が形成される場合がある。
[0037]
なお、 本明細書等において、 酸化窒化シリコンとは、 その組成として、 窒素よりも酸素の含有量 が多いものである。 また、 窒化酸化シリコンとは、 その組成として、 酸素よりも窒素の含有量が多 いものである。
[0038]
また、 本明細書等において、 「絶縁体」 という用語を、 絶縁膜または絶縁層と言い換えることが できる。 また、 「導電体」 という用語を、 導電膜または導電層と言い換えることができる。 また、
「半導体」 という用語を、 半導体膜または半導体層と言い換えることができる。
[0039]
また、 本明細書等において、 「平行」 とは、 二つの直線が一 10度以上 1 0度以下の角度で配置 されている状態をいう。 したがって、 一 5度以上 5度以下の場合も含まれる。 また、 「略平行」 と は、 二つの直線が一 30度以上 30度以下の角度で配置されている状態をいう。 また、 「垂直」 と は、 二つの直線が 80度以上 100度以下の角度で配置されている状態をいう。 したがって、 85 度以上 95度以下の場合も含まれる。 また、 「略垂直」 とは、 二つの直線が 60度以上 1 20度以 下の角度で配置されている状態をいう。
[0040]
本明細書等において、 金属酸化物 （me t a l o x i d e） とは、 広い意味での金属の酸化物 である。 金属酸化物は、 酸化物絶縁体、 酸化物導電体 （透明酸化物導電体を含む。 ） 、 酸化物半導 体 （Ox i d e S em i c o n d u c t o rまたは単に O Sともいう。 ） などに分類される。 例 えば、 トランジスタの半導体層に金属酸化物を用いた場合、 当該金属酸化物を酸化物半導体と呼称 する場合がある。 つまり、 〇 S トランジスタと記載する場合においては、 金属酸化物または酸化物 半導体を有するトランジスタと換言することができる。
[0041]
また、 本明細書等において、 ノーマリーオフとは、 ゲートに電位を印加しない、 またはゲートに 接地電位を与えたときに、 トランジスタに流れるチャネル幅 1 /imあたりのドレイン電流が、 室温 において 1 X 10—20A以下、 85°Cにおいて 1 X 1 0— 18A以下、 または 1 25 °Cにおいて 1 X 10— 16A以下であることをいう。 \¥02020/174315 卩（：17132020/051316
[ 0 0 4 2 ]
（実施の形態 1）
本実施の形態では、 本発明の一態様に係る トランジスタ 2 0 0を有する半導体装置の一例、 およ びその作製方法について説明する。
[ 0 0 4 3 ]
＜半導体装置の構成例＞
Figure imgf000010_0001
トランジスタ 2 0 0を有する半導体装置の上面図および断面図である。 図 1八は、 当該半導体装置の上面図である。 また、 図 乃至図
Figure imgf000010_0002
当該半導体装置の断面図で ある。 ここで、 の一点鎖線で示す部位の断面図であり、 トランジス 夕 2 0 0のチャ
Figure imgf000010_0003
また、 図 1 ¢は、 図 1八に八3—八4の一点鎖線で 示す部位の断面図であり、 トランジスタ 2 0 0のチャネル幅方向の断面図でもある。 また、 図 は、 図 1八に八 5—八 6の一点鎖線で示す部位の断面図である。 なお、 図 1八の上面図では、 図の 明瞭化のために一部の要素を省いている。
[ 0 0 4 4 ]
本発明の一態様の半導体装置は、 基板 （図示せず） 上の絶縁体 2 1 1 と、 絶縁体 2 1 1上の絶縁 体 2 1 2と、 絶縁体 2 1 2上の絶縁体 2 1 4と、 絶縁体 2 1 4上のトランジスタ 2 0 0と、 トラン ジスタ 2 0 0上の絶縁体 2 8 0と、 トランジスタ 2 0 0、 および絶縁体 2 8 0上の絶縁体 2 8 2と、 絶縁体 2 8 2上の絶縁体 2 8 3と、 絶縁体 2 8 3上の絶縁体 2 8 4と、 を有する。 なお、 絶縁体 2 8 0は、 トランジスタ 2 0 0の少なく とも一部を覆うように設けられる。 絶縁体 2 1 1、 絶縁体 2 1 2、 絶縁体 2 1 4、 絶縁体 2 8 0、 絶縁体 2 8 2、 絶縁体 2 8 3、 および絶縁体 2 8 4は層間膜 として機能する。 また、 トランジスタ 2 0 0と電気的に接続し、 プラグとして機能する導電体 2 4 0 （導電体 2 4 0 3、 および導電体 2 4 0 13） を有する。 なお、 プラグとして機能する導電体 2 4 0の側面に接して絶縁体 2 4 1 （絶縁体 2 4 1 3、 および絶縁体 2 4 1 13） が設けられる。 また、 絶縁体 2 8 4上、 および導電体 2 4 0上には、 導電体 2 4 0と電気的に接続し、 配線として機能す る導電体 2 4 6 （導電体 2 4 6 3、 および導電体 2 4 6 13） が設けられる。 また、 導電体 2 4 6上、 および絶縁体 2 8 4上には、 絶縁体 2 8 6が設けられる。
[ 0 0 4 5 ]
詳細は後述するが、 トランジスタ 2 0 0は、 絶縁体 2 7 2、 絶縁体 2 7 3、 および絶縁体 2 4 5 （絶縁体 2 4 5 3、 および絶縁体 2 4 5 13） を有し、 絶縁体 2 4 5 3、 絶縁体 2 7 2、 絶縁体 2 7 3、 絶縁体 2 8 0、 絶縁体 2 8 2、 絶縁体 2 8 3、 および絶縁体 2 8 4の開口の内壁に接して絶縁 体 2 4 1 3が設けられ、 絶縁体 2 4 1 3の側面に接して導電体 2 4 0 3の第 1の導電体が設けられ、 さらに内側に導電体 2 4 0 &の第 2の導電体が設けられている。 また、 絶縁体 2 4 5 13、 絶縁体 2 7 2、 絶縁体 2 7 3、 絶縁体 2 8 0、 絶縁体 2 8 2、 絶縁体 2 8 3、 および絶縁体 2 8 4の開口の 内壁に接して絶縁体 2 4 1 13が設けられ、 絶縁体 2 4 1 13の側面に接して導電体 2 4 0 13の第 1の 導電体が設けられ、 さらに内側に導電体 2 4 0 13の第 2の導電体が設けられている。 ここで、 導電 体 2 4 0の上面の高さと、 導電体 2 4 6と重なる領域の、 絶縁体 2 8 4の上面の高さと、 は同程度 にできる。 なお、 トランジスタ 2 0 0では、 導電体 2 4 0の第 1の導電体および導電体 2 4 0の第 2の導電体を積層する構成について示しているが、 本発明はこれに限られるものではない。 例えば、 導電体 2 4 0を単層、 または 3層以上の積層構造として設ける構成にしてもよい。 構造体が積層構 造を有する場合、 形成順に序数を付与し、 区別する場合がある。 \¥0 2020/174315 卩（：17132020 /051316
[ 0 0 4 6 ]
[トランジスタ 2 0 0 ]
図 1八乃至図 1〇に示すように、 トランジスタ 2 0 0は、 絶縁体 2 1 4上の絶縁体 2 1 6と、 絶 縁体 2 1 6に埋め込まれるように配置された導電体 2 0 5 （導電体 2 0 5 3、 および導電体 2 0 5 13） と、 絶縁体 2 1 6上、 および導電体 2 0 5上の絶縁体 2 2 2と、 絶縁体 2 2 2上の絶縁体 2 2 4と、 絶縁体 2 2 4上の絶縁体 2 2 6と、 絶縁体 2 2 6上の酸化物 2 3 0 3と、 酸化物 2 3 0 3上 の酸化物 2 3 0 13と、 酸化物 2 3 0 b上の、 酸化物 2 4 3 （酸化物 2 4 3 3、 および酸化物 2 4 3 13） および絶縁体 2 3 1と、 酸化物 2 4 3上の導電体 2 4 2 （導電体 2 4 2 3、 および導電体 2 4 2 13） と、 導電体 2 4 2上の絶縁体 2 4 5 （絶縁体 2 4 5 3、 および絶縁体 2 4 5 13） と、 絶縁体 2 3 1上の絶縁体 2 5 0と、 絶縁体 2 5 0上に位置し、 酸化物 2 3 0 13の一部と重なる導電体 2 6 0 （導電体 2 6 0 3、 および導電体 2 6 0 13） と、 絶縁体 2 2 4の上面の一部と接し、 酸化物 2 3 0 bの側面に接する酸化物 2 7 1と、 絶縁体 2 2 4の上面の一部、 酸化物 2 7 1の一部、 導電体 2 4 2 3の一部、 および導電体 2 4 2 bの一部と接する絶縁体 2 7 2と、 絶縁体 2 7 2上の絶縁体 2 7 3と、 を有する。 また、 絶縁体 2 3 1は、 導電体 2 4 2 3の側面および導電体 2 4 2 bの側面と それぞれ接する。 また、 酸化物 2 7 1は、 絶縁体 2 2 6の側面、 酸化物 2 3 0 3の側面、 および導 電体 2 4 2の側面と接していてもよい。 ここで、 図 1 8および図 1 0に示すように、 導電体 2 6 0 の上面は、 絶縁体 2 5 0の上面および絶縁体 2 3 1の上面と略一致して配置される。 また、 絶縁体 2 8 2は、 導電体 2 6 0、 絶縁体 2 5 0、 絶縁体 2 3 1、 および絶縁体 2 8 0のそれぞれの上面と 接する。
[ 0 0 4 7 ]
絶縁体 2 8 0、 絶縁体 2 7 3、 絶縁体 2 7 2、 絶縁体 2 4 5、 導電体 2 4 2、 および酸化物 2 4 3には、 酸化物 2 3 0 13に達する開口が設けられる。 当該開口内に、 絶縁体 2 3 1、 絶縁体 2 5 0、 および導電体 2 6 0が配置されている。 また、 トランジスタ 2 0 0のチャネル長方向において、 導 電体 2 4 2 3および導電体 2 4 2 bの間に導電体 2 6 0、 絶縁体 2 5 0、 および絶縁体 2 3 1が設 けられている。 絶縁体 2 5 0は、 導電体 2 6 0の側面と重なる領域と、 導電体 2 6 0の底面と重な る領域と、 を有する。 また、 酸化物 2 3 0 bと重なる領域において、 絶縁体 2 3 1は、 酸化物 2 3 0 bと接する領域と、 絶縁体 2 5 0を介して導電体 2 6 0の側面と重なる領域と、 絶縁体 2 5 0を 介して導電体 2 6 0の底面と重なる領域と、 を有する。
[ 0 0 4 8 ]
酸化物 2 3 0は、 絶縁体 2 2 6の上に配置された酸化物 2 3 0 3と、 酸化物 2 3 0 3の上に配置 された酸化物 2 3 0 13と、 を有することが好ましい。 酸化物 2 3 0 13下に酸化物 2 3 0 &を有する ことで、 酸化物 2 3 0 3よりも下方に形成された構造物から、 酸化物 2 3 0 13への不純物の拡散を 抑制することができる。 また、 酸化物 2 3 0 13上に絶縁体 2 3 1を有することが好ましい。 酸化物 2 3 0 13上に絶縁体 2 3 1を有することで、 絶縁体 2 3 1よりも上方に形成された構造物から、 酸 化物 2 3 0 13への不純物の拡散を抑制することができる。 また、 絶縁体 2 2 4と酸化物 2 3 0の間 に絶縁体 2 2 6が設けられることで、 絶縁体 2 2 4に含まれる酸素が、 酸化物 2 3 0の導電体 2 4 2と重畳する領域に過剰に供給されることを抑制できる。 一方、 絶縁体 2 2 4と接し、 かつ酸化物
2 3 0 13の側面と接する酸化物 2 7 1を設けることで、 絶縁体 2 2 4に含まれる酸素を、 酸化物 2
3 0 bのチャネル形成領域として機能する領域に供給することができる。 また、 絶縁体 2 2 4、 酸 化物 2 7 1、 および酸化物 2 3 0 bを覆うように絶縁体 2 3 1を設けることで、 絶縁体 2 2 4に含 \¥0 2020/174315 卩（：17132020 /051316 まれる酸素を効率よく酸化物 2 3 0 bに供給することができる。
[ 0 0 4 9 ]
なお、 トランジスタ 2 0 0では、 酸化物 2 3 0が、 酸化物 2 3 0 3、 および酸化物 2 3 0 13の 2 層を積層する構成について示しているが、 本発明はこれに限られるものではない。 例えば、 酸化物 2 3 0 13の単層、 または 3層以上の積層構造を設ける構成にしてもよいし、 酸化物 2 3 0 3、 酸化 物 2 3 0 bのそれぞれが積層構造を有していてもよい。
[ 0 0 5 0 ]
導電体 2 6 0は、 第 1のゲート （トップゲートともいう。 ） 電極として機能し、 導電体 2 0 5は、 第 2のゲート （バックゲートともいう。 ） 電極として機能する。 また、 絶縁体 2 5 0は、 第 1のゲ ート絶縁体として機能し、 絶縁体 2 2 4は、 第 2のゲート絶縁体として機能する。 また、 導電体 2 4 2 3は、 ソースまたはドレインの一方として機能し、 導電体 2 4 2 13は、 ソースまたはドレイン の他方として機能する。 また、 酸化物 2 3 0はチャネル形成領域として機能する。
[ 0 0 5 1 ]
トランジスタ 2 0 0は、 チャネル形成領域を含む酸化物 2 3 0 （酸化物 2 3 0 3、 および酸化物 2 3 0 13） に、 半導体として機能する金属酸化物 （以下、 酸化物半導体ともいう。 ） を用いること が好ましい。
[ 0 0 5 2 ]
また、 半導体として機能する金属酸化物は、 バンドギャップが 2 6 V以上、 好ましくは 2 . 5 6 V以上のものを用いることが好ましい。 このように、 バンドギャップの大きい金属酸化物を用いる ことで、 トランジスタのオフ電流を低減することができる。
[ 0 0 5 3 ]
チャネル形成領域に金属酸化物を用いたトランジスタは、 非導通状態においてリーク電流が極め て小さいため、 低消費電力の半導体装置を提供できる。 また、 金属酸化物は、 スパッタリング法な どを用いて成膜できるため、 高集積型の半導体装置を構成するトランジスタに用いることができる。
[ 0 0 5 4 ]
酸化物半導体をトランジスタのチャネル形成領域に用いる場合、 キャリア濃度が低い、 1型化
（真性化） または実質的に 1型化された酸化物半導体を用いることが好ましい。 キャリア濃度が低 い酸化物半導体をトランジスタのチャネル形成領域に用いることで、 当該トランジスタのオフ電流 を小さく抑えることができる、 または、 当該トランジスタの信頼性を向上させることができる。
[ 0 0 5 5 ]
後述するが、 図 7八乃至図 7〇に示すように、 酸化物 2 3 0 13上に酸化物層 2 4 3 3を介して設 けられた導電層 2 4 2 3に含まれる元素が、 酸化物 2 3 0 13の酸素を吸収する機能を有する場合、 酸化物 2 3 0 bと導電層 2 4 2 3との間、 または酸化物 2 3 0 13の表面近傍に酸素欠損を生じさせ、 部分的に低抵抗領域が形成される場合がある。 ここで、 当該元素は、 酸化物半導体の不純物となる 場合がある。 この場合、 当該低抵抗領域では、 不純物、 または酸素欠損に入り込んだ不純物 （水素、 窒素、 金属元素等） がドナーとして機能し、 キャリア密度が増加する場合がある。
[ 0 0 5 6 ]
また、 酸化物半導体に不純物が混入することで、 欠陥,位または酸素欠損が形成される場合があ る。 よって、 酸化物半導体のチャネル形成領域に不純物が混入することで、 酸化物半導体を用いた トランジスタの電気特性が変動しやすく、 信頼性が悪くなる場合がある。 また、 チャネル形成領域 \¥02020/174315 卩（：17132020/051316 に酸素欠損が含まれていると、 トランジスタはノーマリーオン特性 （ゲート電極に電圧を印加しな くてもチャネルが存在し、 トランジスタに電流が流れる特性） となりやすい。
[ 0 0 5 7 ]
例えば、 図 1 8、 図 1 5 8などに示すように、 トランジスタのチャネル長方向の断面視において、 酸化物 2 3 0 bに溝部を設けることで、 上記不純物を除去し、 チャネル形成領域となる酸化物 2 3 0 bの表面近傍の低抵抗領域を低減し、 寄生チャネルの発生を抑制することができる。
[ 0 0 5 8 ]
なお、 トランジスタのチャネル長方向の断面視において、 酸化物 2 3 0 bに設けられた溝部の深 さは、 導電体 2 4 2 &または導電体 2 4 2 bと重なる領域の、 酸化物 2 3 0 13の上面と、 導電体 2 6 0と重なる領域の、 酸化物 2 3 0 13の上面と、 の差でもある。 溝部の深さは、 代表的には、 0 11 1x1より大きく 1 〇 11 1x1以下、 好ましくは 1 11 1x1以上 7 11 1x1以下、 さらに好ましくは 2 11 1x1以上 5 11 1X1以下である。
[ 0 0 5 9 ]
また、 酸化物 2 3 0 bに溝部を設けることで、 上記不純物を除去し、 トランジスタ特性のばらつ きが少なく、 信頼性が良好な半導体装置を提供することができる。
[ 0 0 6 0 ]
酸化物 2 3 0として、 例えば、 インジウム、 元素
Figure imgf000013_0001
よび亜鉛を有する I 11—N4— å 11酸化物
（元素 IV!は、 アルミニウム、 ガリウム、 イッ トリウム、 錫、 銅、 バナジウム、 ベリ リウム、 ホウ素、 チタン、 鉄、 ニッケル、 ゲルマニウム、 ジルコニウム、 モリブデン、 ランタン、 セリウム、 ネオジ ム、 ハフニウム、 タンタル、 タングステン、 またはマグネシウムなどから選ばれた一種、 または複 数種） 等の金属酸化物を用いるとよい。 特に、 元素 N4は、 アルミニウム、 ガリウム、 イットリウム、 または錫を用いることが好ましい。 また、 酸化物 2 3 0として、 1 11—
Figure imgf000013_0003
酸化物、 1 11—
Figure imgf000013_0002
酸 化物、 インジウム酸化物を用いてもよい。
[ 0 0 6 1 ]
酸化物 2 3 0は、 化学組成が異なる複数の酸化物層の積層構造を有することが好ましい。 具体的 には、 酸化物 2 3 0 &に用いる金属酸化物において、 主成分である金属元素に対する元素 N4の原子 数比が、 酸化物 2 3 0 13に用いる金属酸化物における、 主成分である金属元素に対する元素 N4の原 子数比より、 大きいことが好ましい。 また、 酸化物 2 3 0 3に用いる金属酸化物において、 1 11に 対する元素 N4の原子数比が、 酸化物 2 3 0 bに用いる金属酸化物における、 I 11に対する元素 原子数比より大きいことが好ましい。 また、 酸化物 2 3 0 13に用いる金属酸化物において、 元素 IV! に対する I 11の原子数比が、 酸化物 2 3 0 3に用いる金属酸化物における、 元素 N4に対する I 11の 原子数比より大きいことが好ましい。
[ 0 0 6 2 ]
なお、 酸化物 2 3 0 13をキャリアの主たる経路とするには、 酸化物 2 3 0 13において、 主成分で ある金属元素に対するインジウムの原子数比が、 酸化物 2 3 0 &における、 主成分である金属元素 に対するインジウムの原子数比より大きいことが好ましい。 インジウムの含有量が多い金属酸化物 をチャネル形成領域に用いることで、 トランジスタのオン電流を増大することができる。 よって、 酸化物 2 3 0 13において、 主成分である金属元素に対するインジウムの原子数比を、 酸化物 2 3 0 3における、 主成分である金属元素に対するインジウムの原子数比よりも大きくすることで、 酸化 物 2 3 0 bをキャリアの主たる経路とすることができる。 ［006 3］
また、 酸化物 230 bの伝導帯下端は、 酸化物 2 30 aの伝導帯下端より真空準位から離れてい ることが好ましい。 言い換えると、 酸化物 2 30 bの電子親和力は、 酸化物 230 aの電子親和力 より大きいことが好ましい。 このとき、 キャリアの主たる経路は酸化物 230 bとなる。
［0064］
また、 酸化物 2 3 Obは、 結晶性を有することが好ましい。 例えば、 後述する CAAC OS 、c— a x s a l gne c r y s t a l l ne ox d e s em c onau c t o r） を用いることが好ましい。 CAAC— OSなどの結晶性を有する酸化物は、 不純物や欠陥 （酸素欠損など） が少なく、 結晶性の高い、 緻密な構造を有している。 よって、 ソース電極または ドレイン電極による、 酸化物 230 bからの酸素の引き抜きを抑制することができる。 これにより、 熱処理を行っても、 酸化物 230 bから酸素が引き抜かれることを低減できるので、 トランジスタ
200は、 製造工程における熱処理に対して安定である。
［006 5］
ここで、 酸化物 2 30 a、 および酸化物 2 30 bの接合部において、 伝導帯下端はなだらかに変 化する。 換言すると、 酸化物 230 a、 および酸化物 230 bの接合部における伝導帯下端は、 連 続的に変化または連続接合するともいうことができる。 このようにするためには、 酸化物 230 a と酸化物 230 bとの界面に形成される混合層の欠陥,位密度を低くするとよい。
［0066］
具体的には、 酸化物 230 aと酸化物 230 bが、 酸素以外に共通の元素を主成分として有する ことで、 欠陥 _位密度が低い混合層を形成することができる。 例えば、 酸化物 230 bが I n M —Zn酸化物の場合、 酸化物 230 aとして、 I n—M— Zn酸化物、 M— Zn酸化物、 元素MO 酸化物、 I n— Zn酸化物、 インジウム酸化物などを用いてもよい。
［006 7］
具体的には、 酸化物 230 aとして、 I n :M : Zn=l : 3 : 4 ［原子数比］ もしくはその近 傍の組成、 または I n :M : Zn=l : l : 0. 5 ［原子数比］ もしくはその近傍の組成の金属酸 化物を用いればよい。 また、 酸化物 230 bとして、 I n : M : Zn=l : 1 : 1 ［原子数比］ も しくはその近傍の組成、 I n : M : Zn = 4 : 2 : 3 ［原子数比］ もしくはその近傍の組成、 I n : M: Zn = 5 : l : 3 ［原子数比］ もしくはその近傍の組成、 または I n : M : Z n = 1 0 : 1 : 3 ［原子数比］ もしくはその近傍の組成、 I n : Zn=l : 1 ［原子数比］ もしくはその近傍 の組成、 I n : Zn = 2 : 1 ［原子数比］ もしくはその近傍の組成の金属酸化物、 または、 インジ ウム酸化物を用いればよい。 なお、 近傍の組成とは、 所望の原子数比の ± 30 %の範囲を含む。 ま た、 元素Mとして、 ガリウムを用いることが好ましい。
［0068］
なお、 金属酸化物をスパッタリング法により成膜する場合、 上記の原子数比は、 成膜された金属 酸化物の原子数比に限られず、 金属酸化物の成膜に用いるスパッタリングターゲッ トの原子数比で あってもよい。
［006 9］
酸化物 2 30 a、 および酸化物 2 30 bを上述の構成とすることで、 酸化物 230 aと酸化物 2
30 bとの界面における欠陥 _位密度を低くすることができる。 そのため、 界面散乱によるキャリ ア伝導への影響が小さくなり、 トランジスタ 200は大きいオン電流、 および高い周波数特性を得 \¥0 2020/174315 卩（：17132020 /051316 ることができる。
[ 0 0 7 0 ]
絶縁体 2 1 1、 絶縁体 2 1 2、 絶縁体 2 1 4、 絶縁体 2 7 2、 絶縁体 2 7 3、 絶縁体 2 8 2、 絶 縁体 2 8 3、 絶縁体 2 8 4、 および絶縁体 2 8 6は、 水、 水素などの不純物が、 基板側から、 また は、 トランジスタ 2 0 0の上方からトランジスタ 2 0 0、 特に酸化物 2 3 0に拡散するのを抑制す る機能を有することが好ましい。 したがって、 絶縁体 2 1 1、 絶縁体 2 1 2、 絶縁体 2 1 4、 絶縁 体 2 7 2、 絶縁体 2 7 3、 絶縁体 2 8 2、 絶縁体 2 8 3、 絶縁体 2 8 4、 および絶縁体 2 8 6は、 水素原子、 水素分子、 水分子、 窒素原子、 窒素分子、 酸化窒素分子 （N 2 0、 N 0、 N 0 2など） 、 銅原子などの不純物の拡散を抑制する機能を有する （上記不純物が透過しにくい） 絶縁性材料を用 いることが好ましい。 または、 酸素 （例えば、 酸素原子、 酸素分子などの少なくとも一） の拡散を 抑制する機能を有する （上記酸素が透過しにくい） 絶縁性材料を用いることが好ましい。 このよう に、 上記不純物や酸素の拡散を抑制する機能を有する絶縁膜をバリア絶縁膜と呼称する場合がある。
[ 0 0 7 1 ]
例えば、 絶縁体 2 1 1、 絶縁体 2 1 2、 絶縁体 2 8 3、 および絶縁体 2 8 4として、 窒化シリコ ンなどを用い、 絶縁体 2 1 4、 絶縁体 2 7 2、 絶縁体 2 7 3、 および絶縁体 2 8 2として、 酸化ア ルミニウムなどを用いることが好ましい。 これにより、 水、 水素などの不純物が絶縁体 2 1 1、 絶 縁体 2 1 2、 および絶縁体 2 1 4を介して、 基板側からトランジスタ 2 0 0側に拡散するのを抑制 することができる。 または、 絶縁体 2 2 4などに含まれる酸素が、 絶縁体 2 1 1、 絶縁体 2 1 2、 および絶縁体 2 1 4を介して基板側に、 拡散するのを抑制することができる。 また、 水、 水素など の不純物が絶縁体 2 7 3よりも上方に配置されている絶縁体 2 8 0、 導電体 2 4 6などから絶縁体 2 7 2および絶縁体 2 7 3を介してトランジスタ 2 0 0側に拡散するのを抑制することができる。 この様に、 トランジスタ 2 0 0を、 水、 水素などの不純物、 および酸素の拡散を抑制する機能を有 する絶縁体 2 1 1、 絶縁体 2 1 2、 絶縁体 2 1 4、 絶縁体 2 7 2、 絶縁体 2 7 3、 絶縁体 2 8 2、 絶縁体 2 8 3、 および絶縁体 2 8 4で取り囲む構造とすることが好ましい。
[ 0 0 7 2 ]
ここで、 絶縁体 2 1 2、 および絶縁体 2 8 3が水、 水素などの不純物の拡散を十分に抑制できる 場合、 絶縁体 2 1 1、 または絶縁体 2 8 4は必ずしも設けなくてもよい。 または、 絶縁体 2 1 1、 または絶縁体 2 8 4として、 酸化シリコンや酸化窒化シリコンなどを用いてもよい。
[ 0 0 7 3 ]
また、 絶縁体 2 1 1、 絶縁体 2 8 4、 および絶縁体 2 8 6の抵抗率を低くすることが好ましい場 合がある。 例えば、 絶縁体 2 1 1、 絶縁体 2 8 4、 および絶縁体 2 8 6の抵抗率を概略 1 X 1 0 1 3 0 とすることで、 半導体装置作製工程のプラズマ等を用いる処理において、 絶縁体 2 1 1、 絶 縁体 2 8 4、 および絶縁体 2 8 6が、 導電体 2 0 5、 導電体 2 4 2、 導電体 2 6 0、 または導電体 2 4 6のチャージアップを緩和することができる場合がある。 絶縁体 2 1 1、 絶縁体 2 8 4、 およ び絶縁体 2 8 6の抵抗率は、 好ましくは、
Figure imgf000015_0001
。
[ 0 0 7 4 ]
なお、 絶縁体 2 1 1または絶縁体 2 1 2は、 必ずしも設けなくてもよく、 絶縁体 2 8 3または絶 縁体 2 8 4は、 必ずしも設けなくてもよい。 例えば、 絶縁体 2 1 2、 および絶縁体 2 8 4を、 水素 原子を含まない、 または水素原子の含有量が少ない、 化合物ガスを用いて（3 0法により成膜する 場合である。 \¥02020/174315 卩（：17132020/051316
[0075]
また、 絶縁体 2 1 6、 および絶縁体 280は、 絶縁体 2 1 4よりも誘電率が低いことが好ましい。 誘電率が低い材料を層間膜とすることで、 配線間に生じる寄生容量を低減することができる。 例え ば、 絶縁体 2 1 6、 および絶縁体 280として、 酸化シリコン、 酸化窒化シリコン、 窒化酸化シリ コン、 窒化シリコン、 フッ素を添加した酸化シリコン、 炭素を添加した酸化シリコン、 炭素および 窒素を添加した酸化シリコン、 空孔を有する酸化シリコンなどを適宜用いればよい。
[0076]
図 1 <3に示す酸化物 230およびその近傍を拡大した断面図を、 図 2に示す。
[0077]
絶縁体 2 24と酸化物 2 303の間には、 酸素ブロック膜として機能する絶縁体 226が設けら れている。 また、 絶縁体 2 24、 絶縁体 22 6の側面、 酸化物 230 3の側面、 および酸化物 23 013の側面と接するように酸化物 2 7 1が設けられている。 また、 絶縁体 2 24、 絶縁体 22 6、 酸化物 2303, 酸化物 2 3013、 および酸化物 2 7 1を覆って、 酸素ブロック膜として機能する 絶縁体 23 1が設けられている。
[0078]
ここで、 酸素ブロック膜は、 上記バリア絶縁膜を用いることができ、 特に酸素 （例えば、 酸素原 子、 酸素分子などの少なく とも一） の拡散を抑制する機能を有する （上記酸素が透過しにくい） 絶 縁性材料を用いることが好ましい。 例えば、 酸素ブロック膜としての機能を有する絶縁体 22 6、 および絶縁体 23 1 として、 酸化アルミニウムを用いることができる。 また、 酸素ブロック膜とし ての機能を有する絶縁体 2 26、 および絶縁体 23 1 として、 酸化ハフニウム、 アルミニウムおよ びハフニウムを含む酸化物 （ハフニウムアルミネート） などを用いることができる。 また、 酸素ブ ロック膜としての機能を有する絶縁体 226、 および絶縁体 23 1 として、 酸化マグネシウム、 酸 化ガリウム、 酸化ゲルマニウム、 酸化イットリウム、 酸化ジルコニウム、 酸化ランタン、 酸化ネオ ジム、 酸化タンタルなどの金属酸化物、 窒化アルミニウム、 窒化酸化シリコン、 窒化シリコンなど の金属窒化物を用いることができる。 また、 酸素ブロック膜は、 積層構造を有していてもよい。 例 えば、 絶縁体 226、 および絶縁体 23 1の少なく とも一方が積層構造を有する場合、 該積層構造 の下層として、 上記材料を用い、 該積層構造の上層として、 酸化シリコン、 または酸化窒化シリコ ンを用いることができる。
[0079]
また、 酸化物 27 1 として、 I 11— N4— å 11酸化物を用いることができる。 また、 酸化物 2 7 1 に用いる金属酸化物における、 主成分である金属元素に対する元素 N4の原子数比より、 主成分であ る金属元素に対する I の原子数比が多いことが好ましい。 また、 酸化物 2 3013に用いることが できる材料を用いることが好ましい。 特に、 酸化物 27 1 と酸化物 2 3013は、 同じ材料であるこ とが好ましい。
[0080]
酸化物 2 7 1 として、 具体的には、 I n : M : Z n = 4 : 2 : 3 [原子数比] もしくはその近傍 の組成、 1 11 : 1^ : 211= 5 : 1 : 3 [原子数比] もしくはその近傍の組成、 または I 11 \ M \ å 11= 1 0 : 1 : 3 [原子数比] もしくはその近傍の組成、 I 11 : 211= 1 : 1 [原子数比] もしく はその近傍の組成、 1 11 : å 11= 2 : 1 [原子数比] もしくはその近傍の組成の金属酸化物、 イン ジウム酸イ匕物などを用いるとよい。 \¥02020/174315 卩（：17132020/051316
[0081]
また、 酸化物 27 1は積層構造を有していてもよい。 例えば、 酸化物 27 1の第 1の層として酸 化物 230 bに用いることができる材料と、 第 2の層として酸化物 2 303に用いることができる 材料の積層としてもよい。 このとき、 第 1の層が酸化物 23013と接するように設けることが好ま しい。
[008 2]
また、 酸化物 27 1 として、 〇八八〇—〇 を用いることが好ましく、 酸化物 2 7 1が有する結 晶の〇軸が、 酸化物 27 1の被形成面、 すなわち少なく とも絶縁体 2 26の側面、 酸化物 2303 の側面、 および酸化物 23013の側面に対して概略垂直な方向を向いていることが好ましい。 匚八 八〇—〇 は、 〇軸と垂直方向に酸素を移動させやすい性質を有する。 したがって、 絶縁体 2 24 が有する酸素を、 酸化物 27 1を介して酸化物 23013に効率的に供給することができる。
[008 3]
なお、 酸化物 27 1 として、 インジウム酸化物、 または、 元素 1^および亜鉛の含有量がインジウ ムの含有量より少ない I 11— N4— å 11酸化物を用いる場合、 酸化物 2 7 1の結晶性は低くてもよい。 インジウム酸化膜、 および元素 ]^および亜鉛の含有量がインジウムの含有量より少ない I 11— IV!— 11酸化膜は、 結晶性を高めることで、 多結晶膜となる場合がある。 多結晶膜は結晶粒界を有し、 当該結晶粒界は、 欠陥 _位となり、 キャリアトラップやキャリア発生源となる場合がある。 よって、 多結晶の I 11一]^一 å 11酸化物を用いたトランジスタは、 電気特性の変動が大きく、 信頼性が低く なる場合がある。
[0084]
図 2に示すように、 絶縁体 224は、 領域 276において酸化物 2 7 1 と接し、 領域 276以外 は、 酸素ブロック膜として機能する絶縁体 2 26、 および絶縁体 23 1に覆われている。 このため、 絶縁体 224に含まれる酸素は領域 276を通って酸化物 2 7 1へ拡散する。 また、 酸化物 2 7 1 は、 領域 2 77において酸化物 230 bと接しており、 酸化物 27 1へ拡散した酸素は、 領域 27 7を通って酸化物 23013へ拡散する。
[008 5]
ここで、 酸素ブロック膜は、 酸化物 27 1 と比較して、 相対的に酸素が透過しにくい材料であれ ばよい。 つまり、 絶縁体 2 26、 および絶縁体 23 1の少なく とも一方として、 1
Figure imgf000017_0001
酸 化物など、 上述した金属酸化物を用いてもよい。 この場合、 絶縁体 2 26、 または絶縁体 23 1に 用いる金属酸化物において、 主成分である金属元素に対する元素 N4の原子数比が、 酸化物 27 1に 用いる金属酸化物における、 主成分である金属元素に対する元素 N4の原子数比より、 大きいことが 好ましい。 また、 絶縁体 2 26、 および絶縁体 23 1に用いる金属酸化物において、 1 11に対する 元素 N4の原子数比が、 酸化物 27 1に用いる金属酸化物における、 I 11に対する元素 N4の原子数比 より大きいことが好ましい。
[008 6]
具体的には、 絶縁体 2 2 6、 および絶縁体 2 3 1の少なく とも一方として、 I 11 : IV! : å 11 = 1 : 3 : 4 [原子数比] もしくはその近傍の組成、 または 1 11 : ]'^ : 211= 1 : 1 : 0. 5 [原子 数比] もしくはその近傍の組成の金属酸化物を用いることができる。 また上記と同様に、 酸素ブロ ック膜として金属酸化物を用いる場合においても、 酸素ブロック膜は、 積層構造を有していてもよ い。 例えば、 絶縁体 226、 および絶縁体 2 3 1の少なく とも一方が積層構造を有する場合、 該積 \¥02020/174315 卩（：17132020/051316 層構造の下層として、 上記金属酸化物材料を用い、 該積層構造の上層として、 酸化シリコン、 また は酸化窒化シリコンを用いることができる。
[ 0 0 8 7 ]
酸素ブロック膜としてこのような金属酸化物を用いる場合、 酸素ブロック膜は導電性を有する場 合もあるが、 本明細書では、 このような酸素ブロック膜に対しても絶縁体 2 2 6、 または絶縁体 2 3 1 と呼称する。
[ 0 0 8 8 ]
このように、 酸素の拡散経路として酸化物 2 7 1、 酸素の拡散を抑制する酸素ブロック膜として 絶縁体 2 2 6、 および絶縁体 2 3 1を設けることで、 絶縁体 2 2 4に含まれる酸素を酸化物 2 3 0 bへ効率よく供給することができる。 酸化物 2 3 0 bに酸素を供給することで酸素欠損を低減し、 トランジスタ 2 0 0の信頼性を向上させることができる。
[ 0 0 8 9 ]
ここで、 トランジスタ 2 0 0をマトリクス状に配置する場合、 すなわち八 1—八 2方向、 および 八3—八4方向に複数配置する場合を考える。 八 1一八2方向に配置される複数のトランジスタ 2 0 0、 または八 3—八 4方向に配置される複数のトランジスタ 2 0 0は、 第 1のゲート電極として 機能する導電体 2 6 0を共有する場合がある。
[ 0 0 9 0 ]
導電体 2 6 0の周囲には、 第 1のゲート絶縁膜として機能する絶縁体 2 5 0を介して、 酸化物 2 3 0と接する酸素バリア膜が設けられている。 仮に酸素バリア膜が高い導電性を有する場合、 隣接 する トランジスタ 2 0 0は、 酸化物 2 3 0、 および酸素バリア膜を介して導通してしまい、 トラン ジスタ 2 0 0を有する半導体装置は正常な動作が行えない。 また、 酸素バリア膜が半導体特性を有 する材料の場合、 第 1のゲート電極の電位に応じて酸素バリア膜は導電性を有し、 隣接する トラン ジスタ 2 0 0は、 酸化物 2 3 0、 および酸素バリア膜を介して導通してしまい、 トランジスタ 2 0 0を有する半導体装置は正常な動作が行えない。
[ 0 0 9 1 ]
上記のような隣接する トランジスタ 2 0 0間の導通を抑制するには、 酸素バリア膜の一部を除去 する方法が考えられるが、 これにはリソグラフイーエ程やェッチングエ程などの工程増加が懸念さ れる。 よって、 酸素バリア膜には、 絶縁性の材料を用いることが好ましい。 また、 酸素バリア膜に 絶縁性の材料を用いることで、 上記リソグラフイーエ程やェッチングエ程などの工程を追加するこ となく、 良好な特1 '生を有する半導体装置を作製することができる。
[ 0 0 9 2 ]
また、 図 1（3、 および図 2に示すように、 トランジスタ 2 0 0のチャネル幅方向の断面視におい て、 酸化物 2 7 1の側面と酸化物 2 3 0 13の上面との間に、 湾曲面を有してもよい。 つまり、 当該 側面の端部と当該上面の端部は、 湾曲してもよい （以下、 ラウンド状ともいう。 ） 。
[ 0 0 9 3 ]
上記湾曲面での曲率半径は、 0 11 111より大きく、 導電体 2 4 2と重なる領域の酸化物 2 3 0 13の 膜厚より小さい、 または、 上記湾曲面を有さない領域の長さの半分より小さいことが好ましい。 上 記湾曲面での曲率半径は、 具体的には、 0 11 111より大きく 2 0 11 111以下、 好ましくは 以上 1 5 11 111以下、 さらに好ましくは 2 11 111以上 1 0 11 111以下とする。 このような形状にすることで、 後 の工程で形成する絶縁体 2 3 1、 絶縁体 2 5 0、 および導電体 2 6 0の、 当該溝部への被覆性を高 めることができる。 また、 上記湾曲面を有さない領域の長さの減少を防ぎ、 トランジスタ 200の オン電流、 移動度の低下を抑制することができる。 したがって、 良好な電気特性を有する半導体装 置を提供することができる。
[0094]
導電体 205は、 第 2のゲート電極として機能する場合がある。 その場合、 導電体 205に印加 する電位を、 導電体 260に印加する電位と、 連動させず、 独立して変化させることで、 トランジ スタ 200のしきい値電圧 (V t h) を制御することができる。 特に、 導電体 20 5に負の電位を 印加することにより、 トランジスタ 200の V t hをより大きく し、 オフ電流を低減することが可 能となる。 したがって、 導電体 20 5に負の電位を印加したほうが、 印加しない場合よりも、 導電 体 260に印加する電位が 0 Vのときのドレイン電流を小さくすることができる。
[0095]
導電体 205は、 酸化物 230、 および導電体 2 60と、 重なるように配置する。 また、 導電体 205は、 絶縁体 2 1 6に埋め込まれて設けることが好ましい。
[0096]
なお、 導電体 20 5は、 図 1 Aに示すように、 酸化物 230の導電体 24 2 aおよび導電体 24 2 bと重ならない領域の大きさよりも、 大きく設けるとよい。 特に、 図 1 Cに示すように、 導電体 20 5は、 酸化物 2 30のチャネル幅方向と交わる端部よりも外側の領域においても、 延伸してい ることが好ましい。 つまり、 酸化物 230のチャネル幅方向における側面の外側において、 導電体 20 5と、 導電体 2 60とは、 絶縁体を介して重畳していることが好ましい。 当該構成を有するこ とで、 第 1のゲート電極として機能する導電体 26 0の電界と、 第 2のゲート電極として機能する 導電体 20 5の電界によって、 酸化物 230のチャネル形成領域を電気的に取り囲むことができる。 本明細書において、 第 1のゲート、 および第 2のゲートの電界によって、 チャネル形成領域を電気 的に取り囲むトランジスタの構造を、 s u r r o u n d e d c h a nn e l (S— c h a n n e 1 ) 構造とよぶ。
[0097]
なお、 本明細書等において、 S— c h a n n e 1構造のトランジスタとは、 一対のゲート電極の 一方および他方の電界によって、 チャネル形成領域を電気的に取り囲むトランジスタの構造を表す。 また、 本明細書等において、 S— c h a nn e 1構造は、 ソース電極およびドレイン電極として機 能する導電体 242 aおよび導電体 242 bに接する酸化物 230の側面及び周辺が、 チャネル形 成領域と同じく I型であるといった特徴を有する。 また、 導電体 24 2 aおよび導電体 242 bに 接する酸化物 230の側面及び周辺は、 絶縁体 28 0と接しているため、 チャネル形成領域と同様 に I型となり うる。 なお、 本明細書等において、 I型とは後述する高純度真性と同様として扱うこ とができる。 また、 本明細書等で開示する S— c h a nn e 1構造は、 F i n型構造およびプレー ナ型構造とは異なる。 S— c h a n n e 1構造を採用することで、 短チャネル効果に対する耐性を 高める、 別言すると短チャネル効果が発生し難いトランジスタとすることができる。
[0098]
また、 図 1 Cに示すように、 導電体 205は延伸させて、 配線としても機能させている。 ただし、 これに限られることなく、 導電体 205の下に、 配線として機能する導電体を設ける構成にしても よい。 また、 導電体 205は、 必ずしも各トランジスタに一個ずつ設ける必要はない。 例えば、 導 電体 205を複数のトランジスタで共有する構成にしてもよい。 \¥0 2020/174315 卩（：17132020/051316
[ 0 0 9 9 ]
なお、 トランジスタ 2 0 0では、 導電体 2 0 5は、 導電体 2 0 5 3と導電体 2 0 5 13とを積層す る構成について示しているが、 本発明はこれに限られるものではない。 例えば、 導電体 2 0 5は、 単層、 または 3層以上の積層構造として設ける構成にしてもよい。 構造体が積層構造を有する場合、 形成順に序数を付与し、 区別する場合がある。
[ 0 1 0 0 ]
ここで、 導電体 2 0 5 3は、 水素原子、 水素分子、 水分子、 窒素原子、 窒素分子、 酸化窒素分子
（N 2 0、 N 0、 N 0 2など） 、 銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用 いることが好ましい。 または、 酸素 （例えば、 酸素原子、 酸素分子などの少なくとも一） の拡散を 抑制する機能を有する導電性材料を用いることが好ましい。
[ 0 1 0 1 ]
導電体 2 0 5 3に、 酸素の拡散を抑制する機能を有する導電性材料を用いることにより、 導電体 2 0 5 13が酸化して導電率が低下することを抑制することができる。 酸素の拡散を抑制する機能を 有する導電性材料としては、 例えば、 タンタル、 窒化タンタル、 ルテニウム、 酸化ルテニウムなど を用いることが好ましい。 したがって、 導電体 2 0 5 &としては、 上記導電性材料を単層または積 層とすればよい。 例えば、 導電体 2 0 5 3は、 タンタル、 窒化タンタル、 ルテニウム、 または酸化 ルテニウムと、 チタンまたは窒化チタンとの積層としてもよい。
[ 0 1 0 2 ]
また、 導電体 2 0 5 13は、 タングステン、 銅、 またはアルミニウムを主成分とする導電性材料を 用いることが好ましい。 なお、 導電体 2 0 5 13を単層で図示したが、 積層構造としてもよく、 例え ば、 チタンまたは窒化チタンと、 当該導電性材料との積層としてもよい。
[ 0 1 0 3 ]
絶縁体 2 2 2、 および絶縁体 2 2 4は、 ゲート絶縁体として機能する。
[ 0 1 0 4 ]
絶縁体 2 2 2は、 水素 （例えば、 水素原子、 水素分子などの少なくとも一） の拡散を抑制する機 能を有することが好ましい。 また、 絶縁体 2 2 2は、 酸素 （例えば、 酸素原子、 酸素分子などの少 なくとも一） の拡散を抑制する機能を有することが好ましい。 例えば、 絶縁体 2 2 2は、 絶縁体 2 2 4よりも水素および酸素の一方または双方の拡散を抑制する機能が高いことが好ましい。
[ 0 1 0 5 ]
絶縁体 2 2 2は、 絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を 含む絶縁体を用いるとよい。 当該絶縁体として、 酸化アルミニウム、 酸化ハフニウム、 アルミニウ ムおよびハフニウムを含む酸化物 （ハフニウムアルミネート） などを用いることが好ましい。 この ような材料を用いて絶縁体 2 2 2を形成した場合、 絶縁体 2 2 2は、 酸化物 2 3 0から基板側への 酸素の放出や、 トランジスタ 2 0 0の周辺部から酸化物 2 3 0への水素等の不純物の拡散を抑制す る層として機能する。 よって、 絶縁体 2 2 2を設けることで、 水素等の不純物が、 トランジスタ 2 0 0の内側へ拡散することを抑制し、 酸化物 2 3 0中の酸素欠損の生成を抑制することができる。 また、 導電体 2 0 5が、 絶縁体 2 2 4や、 酸化物 2 3 0が有する酸素と反応することを抑制するこ とができる。
[ 0 1 0 6 ]
または、 上記絶縁体に、 例えば、 酸化アルミニウム、 酸化ビスマス、 酸化ゲルマニウム、 酸化二 オブ、 酸化シリコン、 酸化チタン、 酸化タングステン、 酸化イットリウム、 酸化ジルコニウムを添 加してもよい。 または、 これらの絶縁体を窒化処理してもよい。 また、 絶縁体 222は、 これらの 絶縁体に酸化シリコン、 酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
[0107]
また、 絶縁体 222は、 例えば、 酸化アルミニウム、 酸化ハフニウム、 酸化タンタル、 酸化ジル コニウム、 チタン酸ジルコン酸鉛 （PZT） 、 チタン酸ストロンチウム （S r T i 03） 、 （B a , S r） T i Os （B ST） などのいわゆる h i g h— k材料を含む絶縁体を単層または積層で用い てもよい。 トランジスタの微細化、 および高集積化が進むと、 ゲート絶縁体の薄膜化により、 リー ク電流などの問題が生じる場合がある。 ゲート絶縁体として機能する絶縁体に h i g h— k材料を 用いることで、 物理膜厚を保ちながら、 トランジスタ動作時のゲート電位の低減が可能となる。
[0108]
絶縁体 224は、 加熱により酸素を脱離することが好ましい。 例えば、 絶縁体 224は、 酸化シ リコン、 酸化窒化シリコンなどを適宜用いればよい。 酸素を含む絶縁体を酸化物 230に接して設 けることにより、 酸化物 230中の酸素欠損を低減し、 トランジスタ 200の信頼性を向上させる ことができる。
[0109]
絶縁体 224として、 具体的には、 加熱により一部の酸素が脱離する酸化物材料、 別言すると、 過剰酸素領域を有する絶縁体材料を用いることが好ましい。 加熱により酸素を脱離する酸化物とは、 T D S 、 Th e rma l De s o r p t i o n S p e c t r o s c o p y； 分析にて、 酉爱素分 子の脱離量が 1. 0 X 1018mo l e c u l e s/c m 3以上、 好ましくは 1. 0 X 1019mo l e c u 1 e s / c m 3以上、 さらに好ましくは 2. 0X 1019mo l e c u l e s/c m 3以上、 ま たは 3. 〇 X 1020mo l e c u l e s/c m 3以上である酸化膜である。 なお、 上記 T D S分析 時における膜の表面温度としては 1 00°C以上 700°C以下、 または 100°C以上 400°C以下の 範囲が好ましい。
[01 10]
また、 上記過剰酸素領域を有する絶縁体と、 酸化物 230と、 を接して加熱処理、 マイクロ波処 理、 または RF処理のいずれか一または複数の処理を行っても良い。 当該処理を行うことで、 酸化 物 230中の水、 または水素を除去することができる。 例えば、 酸化物 230において、 酸素欠損 に水素が入った欠陥 （V〇H） の結合が切断される反応が起きる。 別言すると 「V〇H V〇 + H」 という反応が起きて、 脱水素化することができる。 このとき発生した水素の一部は、 酸素と結合し て H20として、 酸化物 230、 または酸化物 230近傍の絶縁体から除去される場合がある。 ま た、 水素の一部は、 導電体 242に拡散または捕獲 （ゲッタリングともいう） される場合がある。
[01 1 1]
上記マイクロ波処理は、 例えば、 高密度プラズマを発生させる電源を有する装置、 または、 基板 側に RFを印加する電源を有する装置を用いると好適である。 例えば、 酸素を含むガスを用い、 目. つ高密度プラズマを用いることより、 高密度の酸素ラジカルを生成することができ、 基板側に RF を印加することで、 高密度プラズマによって生成された酸素ラジカルを、 効率よく酸化物 230、 または酸化物 230近傍の絶縁体中に導入することができる。 また、 上記マイクロ波処理は、 圧力 を 1 33 P a以上、 好ましくは 200 P a以上、 さらに好ましくは 400 P a以上とすればよい。 また、 マイクロ波処理を行う装置内に導入するガスとしては、 例えば、 酸素と、 アルゴンとを用い、 酸素流量比 （〇2/ （〇2 + Ar） ） が 50%以下、 好ましくは 10%以上 30%以下で行うとよい。
[01 1 2]
また、 トランジスタ 200の作製工程中において、 酸化物 230の表面が露出した状態で、 加熱 処理を行うと好適である。 当該加熱処理は、 例えば、 100°C以上 450°C以下、 より好ましくは
350°C以上 400°C以下で行えばよい。 なお、 加熱処理は、 窒素ガスもしくは不活性ガスの雰囲 気、 または酸化性ガスを 1 0 p pm以上、 1%以上、 もしくは 10%以上含む雰囲気で行う。 例え ば、 加熱処理は酸素雰囲気で行うことが好ましい。 これにより、 酸化物 230に酸素を供給して、 酸素欠損 （V〇） の低減を図ることができる。 また、 加熱処理は減圧状態で行ってもよい。 または、 加熱処理は、 窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、 脱離した酸素を補うため に、 酸化 i·生ガスを 1 0 p p m以上、 1%以上、 または 10 %以上含む雰囲気で行ってもよい。 また は、 酸化性ガスを 1 0 p pm以上、 1%以上、 または 10 %以上含む雰囲気で加熱処理した後に、 連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行っても良い。
[01 1 3]
なお、 酸化物 230に加酸素化処理を行うことで、 酸化物 230中の酸素欠損を、 供給された酸 素により修復させる、 別言すると 「V〇 + 0 n u l 1」 という反応を促進させることができる。 さらに、 酸化物 230中に残存した水素に供給された酸素が反応することで、 当該水素を H20と して除去する （脱水化する） ことができる。 これにより、 酸化物 230中に残存していた水素が酸 素欠損に再結合して V〇 Hが形成されるのを抑制することができる。
[01 14]
なお、 絶縁体 222、 および絶縁体 224が、 2層以上の積層構造を有していてもよい。 その場 合、 同じ材料からなる積層構造に限定されず、 異なる材料からなる積層構造でもよい。
[01 1 5]
導電体 242 （導電体 242 a、 および導電体 242 b） は、 酸化物 230 b上に設けられる。 導電体 242 aおよび導電体 242 bは、 それぞれトランジスタ 200のソース電極またはドレイ ン電極として機能する。
[01 1 6]
導電体 242 （導電体 242 a、 および導電体 242 b） としては、 例えば、 タンタルを含む窒 化物、 チタンを含む窒化物、 モリブデンを含む窒化物、 タングステンを含む窒化物、 タンタルおよ びアルミニウムを含む窒化物、 チタンおよびアルミニウムを含む窒化物などを用いることが好まし い。 本発明の一態様においては、 タンタルを含む窒化物が特に好ましい。 また、 例えば、 酸化ルテ ニウム、 窒化ルテニウム、 ストロンチウムとルテニウムを含む酸化物、 ランタンとニッケルを含む 酸化物などを用いてもよい。 これらの材料は、 酸化しにくい導電性材料、 または、 酸素を吸収して も導電性を維持する材料であるため、 好ましい。
[01 1 7]
なお、 導電体 242と、 酸化物 230 bとが接することで、 酸化物 230 b中の酸素が導電体 2
42へ拡散し、 導電体 242が酸化する場合がある。 導電体 242が酸化することで、 導電体 24 2の導電率が低下する蓋然性が高い。 なお、 酸化物 230 b中の酸素が導電体 242へ拡散するこ とを、 導電体 242が酸化物 230 b中の酸素を吸収する、 と言い換えることができる。
[01 18]
また、 酸化物 230 b中の酸素が導電体 242 aおよび導電体 242 bへ拡散することで、 導電 体 242 aと酸化物 230 bとの間、 および、 導電体 242 bと酸化物 230 bとの間に層が形成 される場合がある。 当該層は、 導電体 242 aまたは導電体 242 bよりも酸素を多く含むため、 当該層は絶縁性を有すると推定される。 このとき、 導電体 242 aまたは導電体 242 bと、 当該 層と、 酸化物 230 bとの 3層構造は、 金属一絶縁体一半導体からなる 3層構造とみなすことがで き、 MI S (M e t a l— I n s u l a t o r— S em i c o n d u c t o r) 構造、 または M I S構造を主としたダイオード接合構造とみることができる。
[0 1 1 9]
一方、 酸化物 230 b中の酸素が導電体 242 aまたは導電体 24 2 bに過剰に吸収されること で、 導電体 242 aまたは導電体 242 bの抵抗が高くなり、 トランジスタの電気特性を悪化、 特 にオン電流の低下を引き起こす恐れがある。 その場合、 酸化物 230 bと導電体 242 aまたは導 電体 242 bとの間に酸素の透過を抑制する機能を有する層として、 酸化物 243 (酸化物 243 a、 および酸化物 243 b) を設けてもよい。
[0120]
酸化物 243として、 酸化物 230 aに用いることができる材料を用いることが好ましい。 酸化 物 243は、 酸化物 230 bよりも元素 Mの濃度が高いことが好ましい。 また、 酸化物 243とし て、 酸化ガリウムを用いてもよい。 また、 酸化物 243として、 I n— M— Z n酸化物等の金属酸 化物を用いてもよい。 具体的には、 酸化物 243に用いる金属酸化物において、 I nに対する元素 Mの原子数比が、 酸化物 2 30 bに用いる金属酸化物における、 I nに対する元素 Mの原子数比よ り大きいことが好ましい。
[0121]
酸化物 243を設けることで、 導電体 24 2の酸化を抑制、 または低減できる。 これにより、 導 電体 242の導電率が低下を抑制することができ、 良好な電気特十生を有する半導体装置を実現でき る。
[0122]
一方、 酸化物 24 3の抵抗が大きい場合、 酸化物 243は、 極薄く形成すればよい。 酸化物 24 3の膜厚は、 0. 5 n m以上 5 n m以下が好ましく、 より好ましくは 1 n m以上 3 n m以下、 さら に好ましくは 1 nm以上 2 nm以下である。 また、 酸化物 243は、 結晶性を有すると好ましい。 酸化物 24 3が結晶性を有する場合、 酸化物 230中の酸素の放出を好適に抑制することが出来る, 例えば、 酸化物 24 3としては、 六方晶などの結晶構造であれば、 酸化物 2 30中の酸素の放出を 抑制できる場合がある。
[0 1 23]
なお、 酸化物 243は、 必ずしも設けなくてもよい。
[0 1 24]
なお、 酸化物 230 b、 酸化物 243などに含まれる水素が、 導電体 24 2 aまたは導電体 24 2 bに拡散する場合がある。 特に、 導電体 242 aおよび導電体 24 2 bに、 タンタルを含む窒化 物を用いることで、 酸化物 230 b、 酸化物 243などに含まれる水素は、 導電体 242 aまたは 導電体 24 2 bに拡散しやすく、 拡散した水素は、 導電体 242 aまたは導電体 242 bが有する 窒素と結合することがある。 つまり、 酸化物 230 b、 酸化物 243などに含まれる水素は、 導電 体 242 aまたは導電体 242 bに吸い取られる場合がある。
[0 1 25] \¥0 2020/174315 卩（：17132020 /051316 また、 導電体 2 4 2上には絶縁体 2 4 5 （絶縁体 2 4 5 3、 および絶縁体 2 4 5 13） が設けられ る。 絶縁体 2 4 5は、 バリア層として機能することが好ましい。 また、 後述するが、 絶縁体 2 4 5 は、 トランジスタ 2 0 0の製造工程において、 導電体 2 4 2上にてハードマスクとして機能するこ とが好ましい。 当該構成にすることで、 導電体 2 4 2の上面の酸化が抑制され、 後工程で形成され る導電体 2 4 0とのコンタクト抵抗の増加を抑制することができる。 よって、 トランジスタ 2 0 0 に良好な電気特性および信頼性を与えることができる。 絶縁体 2 4 5として、 酸化アルミニウムな ど、 酸素 （例えば、 酸素原子、 酸素分子などの少なくとも一） の拡散を抑制する機能を有する （上 記酸素が透過しにくい） 絶縁性材料を用いることが好ましい。
[ 0 1 2 6 ]
また、 絶縁体 2 4 5の上面と、 絶縁体 2 4 5の側面および導電体 2 4 2の側面との間に、 湾曲面 を有する場合がある。 つまり、 側面の端部と上面の端部は、 湾曲している場合がある。 湾曲面は、 例えば、 絶縁体 2 4 5、 および導電体 2 4 2の端部において、 曲率半径が、 3 11 111以上 1 0 11 111以 下、 好ましくは、 5 11 111以上 6 11 111以下とする。 端部に角を有さないことで、 以降の成膜工程にお ける膜の被覆性が向上する。
[ 0 1 2 7 ]
絶縁体 2 7 2は、 導電体 2 4 2の側面に接して設けられ、 絶縁体 2 7 3は、 絶縁体 2 7 2上に設 けられる。 絶縁体 2 7 2、 および絶縁体 2 7 3は、 バリア層として機能することが好ましい。 当該 構成にすることで、 導電体 2 4 2による、 絶縁体 2 8 0が有する過剰酸素の吸収を抑制することが できる。 また、 導電体 2 4 2の酸化を抑制することで、 トランジスタ 2 0 0と配線とのコンタクト 抵抗の増加を抑制することができる。 よって、 トランジスタ 2 0 0に良好な電気特性および信頼性 を与えることができる。
[ 0 1 2 8 ]
したがって、 絶縁体 2 7 2、 および絶縁体 2 7 3は、 酸素の拡散を抑制する機能を有することが 好ましい。 例えば、 絶縁体 2 7 2、 および絶縁体 2 7 3は、 絶縁体 2 8 0よりも酸素の拡散を抑制 する機能が高いことが好ましい。 絶縁体 2 7 2、 および絶縁体 2 7 3としては、 例えば、 アルミニ ウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。 また、 絶縁体 2 7 2、 および絶縁体 2 7 3としては、 例えば、 酸化アルミニウムを含む絶縁体を用いればよい。
[ 0 1 2 9 ]
また、 絶縁体 2 7 2形成時に絶縁体 2 2 4に酸素を供給することが好ましい。 絶縁体 2 7 2をス パッタリング法で形成する場合、 成膜ガスとして、 酸素、 または酸素を含むガスを用いることが好 ましい。 また、 絶縁体 2 7 2を八 〇法で形成する場合、 酸化剤として、 酸素、 オゾン、 水など酸 素を含む材料を用いることが好ましい。 絶縁体 2 7 2および絶縁体 2 7 3によって絶縁体 2 2 4が 封止されるので、 絶縁体 2 2 4に供給された酸素が外方へ拡散することを抑制し、 当該酸素を酸化 物 2 7 1を介して、 酸化物 2 3 0へ効率良く供給することができる。 また、 絶縁体 2 2 4中の水素 が絶縁体 2 7 2、 または絶縁体 2 7 3に吸収される場合があり、 好ましい。
[ 0 1 3 0 ]
酸素ブロック膜として機能する絶縁体 2 3 1は、 図 1 8に示すように、 酸化物 2 3 0 13上に設け られ、 酸化物 2 4 3、 導電体 2 4 2、 絶縁体 2 4 5、 絶縁体 2 7 2、 絶縁体 2 7 3、 および絶縁体 2 8 0の側面と接するように設けられる。 また、 絶縁体 2 3 1は、 図 1 ¢に示すように、 絶縁体 2 2 4と接し、 酸化物 2 7 1、 および酸化物 2 3 0を覆うように設けられる。 \¥02020/174315 卩（：17132020/051316
[ 0 1 3 1 ]
絶縁体 2 3 1上に絶縁体 2 5 0が設けられる。 絶縁体 2 5 0は、 ゲート絶縁体として機能する。 絶縁体 2 5 0は、 絶縁体 2 3 1の上面に接して配置することが好ましい。 絶縁体 2 5 0は、 酸化シ リコン、 酸化窒化シリコン、 窒化酸化シリコン、 窒化シリコン、 フッ素を添加した酸化シリコン、 炭素を添加した酸化シリコン、 炭素および窒素を添加した酸化シリコン、 空孔を有する酸化シリコ ンなどを用いることができる。 特に、 酸化シリコン、 および酸化窒化シリコンは熱に対し安定であ るため好ましい。
[ 0 1 3 2 ]
また、 絶縁体 2 2 4と同様に、 絶縁体 2 5 0中の水、 水素などの不純物濃度が低減されているこ とが好ましい。 絶縁体 2 5 0の膜厚は、 1 11 1x1以上 2 0 11 1x1以下とするのが好ましい。
[ 0 1 3 3 ]
なお、 および図 1 ¢では、 絶縁体 2 5 0を単層で図示したが、 2層以上の積層構造として もよい。 絶縁体 2 5 0を 2層の積層構造とする場合、 絶縁体 2 5 0の上層は、 絶縁体 2 5 0の下層 と比較して、 酸素の拡散を抑制する機能の高い絶縁体を用いて形成することが好ましい。 このよう な構成にすることで、 絶縁体 2 5 0の下層に含まれる酸素が、 導電体 2 6 0へ拡散するのを抑制す ることができる。 つまり、 絶縁体 2 5 0の下層に含まれる酸素による導電体 2 6 0の酸化を抑制す ることができる。 例えば、 絶縁体 2 5 0の下層は、 上述した絶縁体 2 5 0に用いることができる材 料を用いて設け、 絶縁体 2 5 0の上層は、 絶縁体 2 2 2と同様の材料を用いて設けることができる。
[ 0 1 3 4 ]
なお、 絶縁体 2 5 0の下層に酸化シリコンや酸化窒化シリコンなどを用いる場合、 絶縁体 2 5 0 の上層は、 比誘電率が高い 11 1 § 11— 材料である絶縁性材料を用いてもよい。 ゲート絶縁体を、 絶縁体 2 5 0の下層と絶縁体 2 5 0の上層との積層構造とすることで、 熱に対して安定、 かつ比誘 電率の高い積層構造とすることができる。 したがって、 ゲート絶縁体の物理膜厚を保持したまま、 トランジスタ動作時に印加するゲート電位の低減化が可能となる。 また、 ゲート絶縁体として機能 する絶縁体の等価酸化膜厚 （£ 0丁） の薄膜化が可能となる。
[ 0 1 3 5 ]
絶縁体 2 5 0の上層として、 具体的には、 ハフニウム、 アルミニウム、 ガリウム、 イットリウム、 ジルコニウム、 タングステン、 チタン、 タンタル、 ニッケル、 ゲルマニウム、 マグネシウムなどか ら選ばれた一種、 もしくは二種以上が含まれた金属酸化物、 または酸化物 2 3 0として用いること ができる金属酸化物を用いることができる。 特に、 アルミニウムおよびハフニウムの一方または双 方の酸化物を含む絶縁体を用いることが好ましい。
[ 0 1 3 6 ]
ここで、 絶縁体 2 3 1がゲート絶縁体として機能する場合、 必ずしも絶縁体 2 5 0を設ける必要 は無い。 このとき、 絶縁体 2 3 1は、 酸素ブロック膜としての機能とゲート絶縁体としての機能を 兼ねることができ、 製造工程を簡略化できるため好ましい。
[ 0 1 3 7 ]
また、 絶縁体 2 5 0と導電体 2 6 0との間に金属酸化物を設けてもよい。 当該金属酸化物は、 絶 縁体 2 5 0から導電体 2 6 0への酸素の拡散を抑制することが好ましい。 酸素の拡散を抑制する金 属酸化物を設けることで、 絶縁体 2 5 0から導電体 2 6 0への酸素の拡散が抑制される。 つまり、 絶縁体 2 5 0の酸素による導電体 2 6 0の酸化を抑制することができる。 [0138]
なお、 上記金属酸化物は、 第 1のゲート電極の一部としての機能を有することが好ましい。 例え ば、 酸化物 230として用いることができる金属酸化物を、 上記金属酸化物として用いることがで きる。 その場合、 導電体 2 60 aをスパッタリング法で成膜することで、 上記金属酸化物の電気抵 抗値を低下させて導電体とすることができる。 これを OC (Ox i d e C o n d u c t o r) 電 極と呼ぶことができる。
[0 1 39]
上記金属酸化物を有することで、 導電体 2 60からの電界の影響を弱めることなく、 トランジス 夕 200のオン電流の向上を図ることができる。 また、 絶縁体 250と、 上記金属酸化物との物理 的な厚みにより、 導電体 2 60と、 酸化物 2 30との間の距離を保つことで、 導電体 260と酸化 物 2 30との間のリーク電流を抑制することができる。 また、 絶縁体 250、 および上記金属酸化 物との積層構造を設けることで、 導電体 26 0と酸化物 230との間の物理的な距離、 および導電 体 260から酸化物 230へかかる電界強度を、 容易に適宜調整することができる。
[0 140]
導電体 2 60は、 トランジスタ 200の第 1のゲート電極として機能する。 導電体 260は、 導 電体 260 aと、 導電体 2 60 aの上に配置された導電体 2 60 bと、 を有することが好ましい。 例えば、 導電体 26 0 aは、 導電体 260 bの底面および側面を包むように配置されることが好ま しい。 また、 図 1 Bおよび図 1 Cに示すように、 導電体 26 0の上面は、 絶縁体 2 50の上面およ び絶縁体 2 3 1の上面と略一致している。 なお、 図 1 Bおよび図 1 Cでは、 導電体 260は、 導電 体 2 60 aと導電体 260 bの 2層構造として示しているが、 単層構造でもよいし、 3層以上の積 層構造であってもよい。
[0 14 1]
導電体 2 60 aは、 水素原子、 水素分子、 水分子、 窒素原子、 窒素分子、 酸化窒素分子、 銅原子 などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。 または、 酸素
(例えば、 酸素原子、 酸素分子などの少なく とも一) の拡散を抑制する機能を有する導電性材料を 用いることが好ましい。
[0 142]
また、 導電体 26 0 aが酸素の拡散を抑制する機能を持つことにより、 絶縁体 2 50に含まれる 酸素により、 導電体 260 bが酸化して導電率が低下することを抑制することができる。 酸素の拡 散を抑制する機能を有する導電性材料としては、 例えば、 タンタル、 窒化タンタル、 ルテニウム、 酸化ルテニウムなどを用いることが好ましい。
[0 143]
また、 導電体 26 0は、 配線としても機能するため、 導電性が高い導電体を用いることが好まし い。 例えば、 導電体 26 O bは、 タングステン、 銅、 またはアルミニウムを主成分とする導電性材 料を用いることができる。 また、 導電体 26 0 bは積層構造としてもよく、 例えば、 チタンまたは 窒化チタンと、 上記導電性材料との積層構造としてもよい。
[0 144]
また、 トランジスタ 200では、 導電体 2 60は、 絶縁体 280などに形成されている開口を埋 めるように自己整合的に形成される。 導電体 260をこのように形成することにより、 導電体 24 2 aと導電体 242 bとの間の領域に、 導電体 26 0を位置合わせすることなく確実に配置するこ とができる。
[0 145]
また、 図 1 Cに示すように、 トランジスタ 200のチャネル幅方向において、 絶縁体 222の底 面を基準としたときの、 導電体 26 0の、 導電体 2 60と酸化物 230 bとが重ならない領域の底 面の高さは、 酸化物 230 bの底面の高さより低いことが好ましい。 ゲート電極として機能する導 電体 260が、 絶縁体 250などを介して、 酸化物 230 bのチャネル形成領域の側面および上面 を覆う構成とすることで、 導電体 2 60の電界を酸化物 230 bのチャネル形成領域全体に作用さ せやすくなる。 よって、 トランジスタ 200のオン電流を増大させ、 周波数特性を向上させること ができる。 絶縁体 2 22の底面を基準としたときの、 酸化物 230 aおよび酸化物 230 bと、 導 電体 260とが、 重ならない領域における導電体 2 60の底面の高さと、 酸化物 2 3 O bの底面の 高さと、 の差は、 0 n m以上 1 00 n m以下、 好ましくは、 3 n m以上 50 n m以下、 より好まし くは、 5 n m以上 20 n m以下とする。
[0 146]
絶縁体 280は、 絶縁体 273上に設けられる。 また、 絶縁体 28 0の上面は、 平坦化されてい てもよい。
[0 147]
層間膜として機能する絶縁体 28 0は、 誘電率が低いことが好ましい。 誘電率が低い材料を層間 膜とすることで、 配線間に生じる寄生容量を低減することができる。 絶縁体 280は、 例えば、 絶 縁体 2 1 6と同様の材料を用いて設けることが好ましい。 特に、 酸化シリコンおよび酸化窒化シリ コンは、 熱的に安定であるため好ましい。 特に、 酸化シリコン、 酸化窒化シリコン、 空孔を有する 酸化シリコンなどの材料は、 加熱により脱離する酸素を含む領域を容易に形成することができるた め好ましい。
[0 148]
また、 絶縁体 28 0中の水、 水素などの不純物濃度は低減されていることが好ましい。 また、 絶 縁体 280は、 水素濃度が低く、 過剰酸素領域または過剰酸素を有することが好ましく、 例えば、 絶縁体 2 1 6と同様の材料を用いて設けてもよい。 また、 絶縁体 28 0は、 上記の材料が積層され た構造でもよく、 例えば、 スパッタリング法で成膜した酸化シリコンと、 その上に積層された化学 気相成長 (CVD : Ch em i c a l Va p o r De p o s i t i o n) 法で成膜された酉爱化 窒化シリコンの積層構造とすればよい。 また、 さらに上に窒化シリコンを積層してもよい。
[0 149]
絶縁体 28 2、 絶縁体 28 3、 または絶縁体 284は、 水、 水素などの不純物が、 上方から絶縁 体 280に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。 また、 絶縁体 28 2、 絶縁体 28 3、 または絶縁体 284は、 酸素の透過を抑制するバリア絶縁膜として機能するこ とが好ましい。 絶縁体 28 2、 絶縁体 28 3、 または絶縁体 284としては、 例えば、 酸化アルミ ニウム、 窒化シリコン、 窒化酸化シリコンなどの絶縁体を用いればよい。 例えば、 絶縁体 28 2と して、 酸素に対してブロッキング性が高い酸化アルミニウムを用い、 絶縁体 28 3、 および絶縁体 284として、 水素に対してブロッキング性が高い窒化シリコンを用いればよい。 また、 絶縁体 2 84として、 酸化シリコンや、 酸化窒化シリコンを用いることができる。
[0 1 50]
導電体 240 aおよび導電体 240 bは、 タングステン、 銅、 またはアルミニウムを主成分とす \¥02020/174315 卩（：17132020/051316 る導電性材料を用いることが好ましい。 また、 導電体 2 4 0 &および導電体 2 4 0 13は積層構造と してもよい。
[ 0 1 5 1 ]
また、 導電体 2 4 0を積層構造とする場合、 絶縁体 2 8 4、 絶縁体 2 8 3、 絶縁体 2 8 2、 絶縁 体 2 8 0、 絶縁体 2 7 3、 および絶縁体 2 7 2と接する導電体には、 水、 水素などの不純物の透過 を抑制する機能を有する導電性材料を用いることが好ましい。 例えば、 タンタル、 窒化タンタル、 チタン、 窒化チタン、 ルテニウム、 酸化ルテニウムなどを用いることが好ましい。 また、 水、 水素 などの不純物の透過を抑制する機能を有する導電性材料は、 単層または積層で用いてもよい。 当該 導電性材料を用いることで、 絶縁体 2 8 0に添加された酸素が導電体 2 4 0 3および導電体 2 4 0 13に吸収されるのを防ぐことができる。 また、 絶縁体 2 8 4より上層に含まれる水、 水素などの不 純物が、 導電体 2 4 0 3および導電体 2 4 0 13を通じて酸化物 2 3 0に混入するのを抑制すること ができる。
[ 0 1 5 2 ]
絶縁体 2 4 1 3および絶縁体 2 4 1 13としては、 例えば、 窒化シリコン、 酸化アルミニウム、 窒 化酸化シリコンなどの絶縁体を用いればよい。 絶縁体 2 4 1 3および絶縁体 2 4 1 13は、 絶縁体 2 7 3および絶縁体 2 7 2に接して設けられるので、 絶縁体 2 8 0などに含まれる水、 水素などの不 純物が、 導電体 2 4 0 3および導電体 2 4 0 13を通じて酸化物 2 3 0に混入するのを抑制すること ができる。 特に、 窒化シリコンは水素に対するブロッキング性が高いので好適である。 一方、 酸化 アルミニウムは、 酸素に対するブロッキング性に優れているため、 絶縁体 2 8 0に含まれる酸素が 導電体 2 4 0 3および導電体 2 4 0 bに吸収されるのを防ぐことができる。 絶縁体 2 4 1 3および 絶縁体 2 4 1 13に用いる材料は、 デバイスの求める性能に合わせて適宜選択することができる。
[ 0 1 5 3 ]
また、 導電体 2 4 0 3の上面、 および導電体 2 4 0 の上面に接して配線として機能する導電体 2 4 6 （導電体 2 4 6 3、 および導電体 2 4 6 13） を配置してもよい。 導電体 2 4 6は、 タングス テン、 銅、 またはアルミニウムを主成分とする導電性材料を用いることが好ましい。 また、 当該導 電体は、 積層構造としてもよく、 例えば、 チタンまたは窒化チタンと、 上記導電性材料との積層と してもよい。 なお、 当該導電体は、 絶縁体に設けられた開口に埋め込むように形成してもよい。
[ 0 1 5 4 ]
絶縁体 2 8 6は、 導電体 2 4 6上、 および絶縁体 2 8 4上に設けられる。 これにより、 導電体 2 4 6の上面、 および導電体 2 4 6の側面は、 絶縁体 2 8 6と接し、 導電体 2 4 6の下面は、 絶縁体 2 8 4と接する。 つまり、 導電体 2 4 6は、 絶縁体 2 8 4、 および絶縁体 2 8 6で包まれる構成と することができる。 この様な構成とすることで、 外方からの酸素の透過を抑制し、 導電体 2 4 6の 酸化を防止することができる。 また、 導電体 2 4 6から、 水、 水素などの不純物が外部に拡散する ことを防ぐことができるので好ましい。
[ 0 1 5 5 ]
＜半導体装置の構成材料＞
以下では、 半導体装置に用いることができる構成材料について説明する。
[ 0 1 5 6 ]
くく基板＞＞
トランジスタ 2 0 0を形成する基板としては、 例えば、 絶縁体基板、 半導体基板、 または導電体 基板を用いればよい。 絶縁体基板としては、 例えば、 ガラス基板、 石英基板、 サファイア基板、 安 定化ジルコニア基板 (イットリア安定化ジルコニア基板など) 、 樹脂基板などがある。 また、 半導 体基板としては、 例えば、 シリコン、 ゲルマニウムなどを材料とした半導体基板、 または炭化シリ コン、 シリコンゲルマニウム、 ヒ化ガリウム、 リン化インジウム、 酸化亜鉛、 酸化ガリウムからな る化合物半導体基板などがある。 さらには、 前述の半導体基板内部に絶縁体領域を有する半導体基 板、 例えば、 SO I (S i l i c o n On I n s u l a t o r) 基板などがある。 導電体基板 としては、 黒鉛基板、 金属基板、 合金基板、 導電性樹脂基板などがある。 または、 金属の窒化物を 有する基板、 金属の酸化物を有する基板などがある。 さらには、 絶縁体基板に導電体または半導体 が設けられた基板、 半導体基板に導電体または絶縁体が設けられた基板、 導電体基板に半導体また は絶縁体が設けられた基板などがある。 または、 これらの基板に素子が設けられたものを用いても よい。 基板に設けられる素子としては、 容量素子、 抵抗素子、 スイッチ素子、 発光素子、 記憶素子 などがある。
[0157]
<<絶縁体 >>
絶縁体としては、 絶縁性を有する酉爱化物、 窒化物、 酉爱化窒化物、 窒化酉爱化物、 金属酉爱化物、 金属 酸化窒化物、 金属窒化酸化物などがある。
[0158]
例えば、 トランジスタの微細化、 および高集積化が進むと、 ゲート絶縁体の薄膜化により、 リー ク電流などの問題が生じる場合がある。 ゲート絶縁体として機能する絶縁体に、 h i g h— k材料 を用いることで物理膜厚を保ちながら、 トランジスタ動作時の低電圧化が可能となる。 一方、 層間 膜として機能する絶縁体には、 比誘電率が低い材料を用いることで、 配線間に生じる寄生容量を低 減することができる。 したがって、 絶縁体の機能に応じて、 材料を選択するとよい。
[0159]
また、 比誘電率の高い絶縁体としては、 酸化ガリウム、 酸化ハフニウム、 酸化ジルコニウム、 ア ルミニウムおよびハフニウムを有する酸化物、 アルミニウムおよびハフニウムを有する酸化窒化物、 シリコンおよびハフニウムを有する酸化物、 シリコンおよびハフニウムを有する酸化窒化物、 また はシリコンおよびハフニウムを有する窒化物などがある。
[0160]
また、 比誘電率が低い絶縁体としては、 酸化シリコン、 酸化窒化シリコン、 窒化酸化シリコン、 窒化シリコン、 フッ素を添加した酸化シリコン、 炭素を添加した酸化シリコン、 炭素および窒素を 添加した酸化シリコン、 空孔を有する酸化シリコン、 または樹脂などがある。
[016 1]
また、 金属酸化物を用いたトランジスタは、 水素などの不純物および酸素の透過を抑制する機能 を有する絶縁体で囲うことによって、 トランジスタの電気特性を安定にすることができる。 水素な どの不純物および酸素の透過を抑制する機能を有する絶縁体としては、 例えば、 ホウ素、 炭素、 窒 素、 酸素、 フッ素、 マグネシウム、 アルミニウム、 シリコン、 リン、 塩素、 アルゴン、 ガリウム、 ゲルマニウム、 イットリウム、 ジルコニウム、 ランタン、 ネオジム、 ハフニウム、 またはタンタル を含む絶縁体を、 単層で、 または積層で用いればよい。 具体的には、 水素などの不純物および酸素 の透過を抑制する機能を有する絶縁体として、 酸化アルミニウム、 酸化マグネシウム、 酸化ガリウ ム、 酸化ゲルマニウム、 酸化イットリウム、 酸化ジルコニウム、 酸化ランタン、 酸化ネオジム、 酸 \¥0 2020/174315 卩（：17132020 /051316 化ハフニウム、 酸化タンタルなどの金属酸化物、 窒化アルミニウム、 窒化酸化シリコン、 窒化シリ コンなどの金属窒化物を用いることができる。
[ 0 1 6 2 ]
また、 第 2のゲート絶縁体として機能する絶縁体は、 加熱により脱離する酸素を含む領域を有す る絶縁体であることが好ましい。 例えば、 加熱により脱離する酸素を含む領域を有する酸化シリコ ンまたは酸化窒化シリコンを該絶縁体に用いることで、 酸化物 2 7 1を介して酸化物 2 3 0に酸素 を供給し、 酸化物 2 3 0が有する酸素欠損を補償することができる。
[ 0 1 6 3 ]
< <導電体 > >
導電体としては、 アルミニウム、 クロム、 銅、 銀、 金、 白金、 タンタル、 ニッケル、 チタン、 モ リブデン、 タングステン、 ハフニウム、 バナジウム、 ニオブ、 マンガン、 マグネシウム、 ジルコニ ウム、 ベリ リウム、 インジウム、 ルテニウム、 イリジウム、 ストロンチウム、 ランタンなどから選 ばれた金属元素、 または上述した金属元素を成分とする合金か、 上述した金属元素を組み合わせた 合金等を用いることが好ましい。 例えば、 窒化タンタル、 窒化チタン、 タングステン、 チタンとア ルミニウムを含む窒化物、 タンタルとアルミニウムを含む窒化物、 酸化ルテニウム、 窒化ルテニウ ム、 ストロンチウムとルテニウムを含む酸化物、 ランタンとニッケルを含む酸化物などを用いるこ とが好ましい。 また、 窒化タンタル、 窒化チタン、 チタンとアルミニウムを含む窒化物、 タンタル とアルミニウムを含む窒化物、 酸化ルテニウム、 窒化ルテニウム、 ストロンチウムとルテニウムを 含む酸化物、 ランタンとニッケルを含む酸化物は、 酸化しにくい導電性材料、 または、 酸素を吸収 しても導電性を維持する材料であるため、 好ましい。 また、 リン等の不純物元素を含有させた多結 晶シリコンに代表される、 電気伝導度が高い半導体、 ニッケルシリサイ ドなどのシリサイ ドを用い てもよい。
[ 0 1 6 4 ]
また、 上記の材料で形成される導電層を複数積層して用いてもよい。 例えば、 前述した金属元素 を含む材料と、 酸素を含む導電性材料と、 を組み合わせた積層構造としてもよい。 また、 前述した 金属元素を含む材料と、 窒素を含む導電性材料と、 を組み合わせた積層構造としてもよい。 また、 前述した金属元素を含む材料と、 酸素を含む導電性材料と、 窒素を含む導電性材料と、 を組み合わ せた積層構造としてもよい。
[ 0 1 6 5 ]
なお、 トランジスタのチャネル形成領域に酸化物を用いる場合において、 ゲート電極として機能 する導電体には、 前述した金属元素を含む材料と、 酸素を含む導電性材料と、 を組み合わせた積層 構造を用いることが好ましい。 この場合は、 酸素を含む導電性材料をチャネル形成領域側に設ける とよい。 酸素を含む導電性材料をチャネル形成領域側に設けることで、 当該導電性材料から離脱し た酸素がチャネル形成領域に供給されやすくなる。
[ 0 1 6 6 ]
特に、 ゲート電極として機能する導電体として、 チャネルが形成される金属酸化物に含まれる金 属元素および酸素を含む導電性材料を用いることが好ましい。 また、 前述した金属元素および窒素 を含む導電性材料を用いてもよい。 例えば、 窒化チタン、 窒化タンタルなどの窒素を含む導電性材 料を用いてもよい。 また、 インジウム錫酸化物、 酸化タングステンを含むインジウム酸化物、 酸化 タングステンを含むインジウム亜鉛酸化物、 酸化チタンを含むインジウム酸化物、 酸化チタンを含 むインジウム錫酸化物、 インジウム亜鉛酸化物、 シリコンを添加したインジウム錫酸化物を用いて もよい。 また、 窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。 このような材料を用い ることで、 チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。 または、 外方の絶縁体などから混入する水素を捕獲することができる場合がある。
[0 1 6 7]
< <金属酸化物 > >
酸化物 2 30として、 半導体として機能する金属酸化物 (酸化物半導体) を用いることが好まし い。 以下では、 本発明に係る酸化物 230に適用可能な金属酸化物について説明する。 また、 以下 に説明する金属酸化物は、 酸化物 27 1にも適用可能である。
[0 1 68]
金属酸化物は、 少なく ともインジウムまたは亜鉛を含むことが好ましい。 特に、 インジウムおよ び亜鉛を含むことが好ましい。 また、 それらに加えて、 アルミニウム、 ガリウム、 イットリウム、 錫などが含まれていることが好ましい。 また、 ホウ素、 チタン、 鉄、 ニッケル、 ゲルマニウム、 ジ ルコニウム、 モリブデン、 ランタン、 セリウム、 ネオジム、 ハフニウム、 タンタル、 タングステン、 マグネシウムなどから選ばれた一種、 または複数種が含まれていてもよい。
[0 1 6 9]
ここでは、 金属酸化物が、 インジウム、 元素 Mおよび亜鉛を有する I n— M— Z n酸化物である 場合を考える。 なお、 元素 Mは、 アルミニウム、 ガリウム、 イットリウム、 錫、 銅、 バナジウム、 ベリ リウム、 ホウ素、 チタン、 鉄、 ニッケル、 ゲルマニウム、 ジルコニウム、 モリブデン、 ランタ ン、 セリウム、 ネオジム、 ハフニウム、 タンタル、 タングステン、 またはマグネシウムなどから選 ばれた一種、 または複数種とする。
[0 1 70]
なお、 本明細書等において、 窒素を有する金属酸化物も金属酸化物 (me t a l o x i d e) と総称する場合がある。 また、 窒素を有する金属酸化物を、 金属酸窒化物 (me t a l o x yn i t r i d e ) と呼称してもよい。
[0171]
[金属酸化物の構造]
酸化物半導体 (金属酸化物) は、 単結晶酸化物半導体と、 それ以外の非単結晶酸化物半導体と、 に分けられる。 非単結晶酸化物半導体としては、 例えば、 CAAC— OS、 多結晶酸化物半導体、 n c— uS (n a n o c r y s t a i l i n e o x i d e s em i c o n d u c t o rノ 、 i疑 似非晶質酸化物半導体 (a— l i k e OS : amo r p h o u s— 1 i k e o x i d e s e m i c o n d u c t o r) 、 および非晶質酉爱化物半導体などがある。
[0 1 72]
CAAC— OSは、 c軸配向性を有し、 かつ a— b面方向において複数のナノ結晶が連結し、 歪 みを有した結晶構造となっている。 なお、 歪みとは、 複数のナノ結晶が連結する領域において、 格 子配列の揃った領域と、 別の格子配列の揃った領域と、 の間で格子配列の向きが変化している箇所 を指す。
[0 1 73]
ナノ結晶は、 六角形を基本とするが、 正六角形状とは限らず、 非正六角形状である場合がある。 また、 歪みにおいて、 五角形、 七角形などの格子配列を有する場合がある。 なお、 CAAC-OS \¥02020/174315 卩（：17132020/051316 において、 歪み近傍においても、 明確な結晶粒界 （グレインパウンダリーともいう。 ） を確認する ことは難しい。 すなわち、 格子配列の歪みによって、 結晶粒界の形成が抑制されていることがわか る。 これは、 〇八八〇—〇 が、 3—13面方向において酸素原子の配列が稠密でないことや、 金属 元素が置換することで原子間の結合距離が変化することなどによって、 歪みを許容することができ るためである。
[0174]
また、 〇八八〇—〇 は、 インジウム、 および酸素を有する層 （以下、 I 11層） と、 元素 N4、 亜 鉛、 および酸素を有する層 （以下、 （N4，
Figure imgf000032_0001
層） とが積層した、 層状の結晶構造 （層状構造と もいう） を有する傾向がある。 なお、 インジウムと元素 N4は、 互いに置換可能であり、 （N4， å 11） 層の元素 インジウムと置換した場合、 （ 111， N4， å 11） 層と表すこともできる。 また、 I 11 層のインジウムが元素 と置換した場合、 （111， N4） 層と表すこともできる。
[0175]
匚八八〇—〇£は結晶性の高い金属酸化物である。 一方、 〇八八〇—〇£は、 明確な結晶粒界を 確認することが難しいため、 結晶粒界に起因する電子移動度の低下が起こりにくいといえる。 また、 金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、 〇八八匚 —〇£は不純物や欠陥 （酸素欠損など） の少ない金属酸化物ともいえる。 したがって、 〇八八匚一 〇£を有する金属酸化物は、 物理的性質が安定する。 そのため、 〇八八〇—〇£を有する金属酸化 物は熱に強く、 信頼性が高い。
[0176]
11（；—〇 は、 微小な領域 （例えば、 1111x1以上 10111x1以下の領域、 特に 1111x1以上 3111x1以 下の領域） において原子配列に周期性を有する。 また、 11（：—〇 は、 異なるナノ結晶間で結晶方 位に規則性が見られない。 そのため、 膜全体で配向性が見られない。 したがって、 〇 は、 分析方法によっては、 3— 1 丨 1£ 6 〇 £や非晶質酸化物半導体と区別が付かない場合がある。
[0177]
なお、 インジウムと、 ガリウムと、 亜鉛と、 を有する金属酸化物の一種である、 111—〇 å
11酸化物 （以下、 10å0） は、 上述のナノ結晶とすることで安定な構造をとる場合がある。 特に、 大気中では結晶成長がし難い傾向があるため、 大きな結晶 （ここでは、 数111111の結晶、 または数 0 の結晶） よりも小さな結晶 （例えば、 上述のナノ結晶） とする方が、 構造的に安定と なる場合がある。
[0178]
3— 1 1 1^ 6 〇 は、 110—〇 と非晶質酸化物半導体との間の構造を有する金属酸化物であ る。 〇 は、 鬆または低密度領域を有する。 すなわち、
Figure imgf000032_0002
〇 は、 11 0—〇 および〇八八〇一〇 と比べて、 結晶性が低い。
[0179]
酸化物半導体 （金属酸化物） は、 多様な構造をとり、 それぞれが異なる特性を有する。 本発明の 一態様の酸化物半導体は、 非晶質酸化物半導体、 多結晶酸化物半導体、 3— 1 丨 1£ 6 03, 110
-03, 匚八八（3—〇 のうち、 二種以上を有していてもよい。
[0180]
また、 上述の酉爱化物半導体以外として、 〇八〇
Figure imgf000032_0003
〇〇111 〇 8 1 6） —〇 を用いてもよい。 [018 1]
C AC— OSとは、 材料の一部では導電性の機能と、 材料の一部では絶縁性の機能とを有し、 材 料の全体では半導体としての機能を有する。 なお、 CAC— OSを、 トランジスタの活性層に用い る場合、 導電性の機能は、 キャリアとなる電子 （またはホール） を流す機能であり、 絶縁性の機能 は、 キャリアとなる電子を流さない機能である。 導電性の機能と、 絶縁性の機能とを、 それぞれ相 補的に作用させることで、 スイッチングさせる機能 （On/O f f させる機能） を CAC— OSに 付与することができる。 CAC— OSにおいて、 それぞれの機能を分離させることで、 双方の機能 を最大限に高めることができる。
[0182]
また、 CAC— OSは、 導電性領域、 及び絶縁性領域を有する。 導電性領域は、 上述の導電性の 機能を有し、 絶縁性領域は、 上述の絶縁性の機能を有する。 また、 材料中において、 導電性領域と、 絶縁性領域とは、 ナノ粒子レベルで分離している場合がある。 また、 導電性領域と、 絶縁性領域と は、 それぞれ材料中に偏在する場合がある。 また、 導電性領域は、 周辺がぼけてクラウド状に連結 して観察される場合がある。
[0183]
また、 CAC— OSにおいて、 導電性領域と、 絶縁性領域とは、 それぞれ 0. 5 nmW l 0 n m以下、 好ましくは 0. 5 nm以上 3 nm以下のサイズで材料中に分散している場合がある。
[0184]
また、 CAC— OSは、 異なるバンドギャップを有する成分により構成される。 例えば、 CAC 一 OSは、 絶縁性領域に起因するワイ ドギャップを有する成分と、 導電性領域に起因するナローギ ャップを有する成分と、 により構成される。 当該構成の場合、 キャリアを流す際に、 ナローギャッ プを有する成分において、 主にキャリアが流れる。 また、 ナローギャップを有する成分が、 ワイ ド ギャップを有する成分に相補的に作用し、 ナローギャップを有する成分に連動してワイ ドギャップ を有する成分にもキャリアが流れる。 このため、 上記 CAC— OSをトランジスタのチャネル形成 領域に用いる場合、 トランジスタのオン状態において高い電流駆動力、 つまり大きなオン電流、 及 び高い電界効果移動度を得ることができる。
[0185]
すなわち、 CAC— OSは、 マトリックス複合材 （ma t r i x c omp o s i t e） 、 また は金属マトリックス複合材 （m e t a l ma t r i x c omp o s i t e） と呼称することも できる。
[0186]
また、 酸化物半導体は、 結晶構造に着目した場合、 上記とは異なる分類となる場合がある。 ここ で、 酸化物半導体における、 結晶構造の分類について、 図 3 Aを用いて説明を行う。 図 3 Aは、 酸 化物半導体、 代表的には I GZO （ I nと、 Gaと、 Znと、 を含む金属酸化物） の結晶構造の分 類を説明する図である。
[0187]
図 3 Aに示すように、 I GZOは、 大きく分けて Amo r p h o u sと、 C r y s t a l 1 i n eと、 C r y s t a l と、 に分類される。 また、 Amo r p h o u sの中には、 c omp l e t e 1 y amo r p h o u sが含まれる。 また、 C r y s t a l 1 i n eの中には、 C A A C、 n c、 及び CACが含まれる。 また、 C r y s t a lの中には、 s i n g l e c r y s t a l、 及び p o l y c r y s t a lが含まれる。
[0188]
なお、 図 3 Aに示す太枠内の構造は、 New c r y s t a l l i n e p h a s eに属する構 造である。 当該構造は、 Amo r p h o u sと、 C r y s t a l との間の境界領域にある。 すなわ ち、 エネルギー的に不安定な Am o r p h o u sと、 C r y s t a l 1 i n eとは全く異なる構造 と言い換えることができる。
[0 1 8 9]
なお、 膜または基板の結晶構造は、 X線回折 （XRD : X— Ra y D i f f r a c t i o n） 像を用いて評価することができる。 ここで、 石英ガラス、 及び C r y s t a 1 1 i n eに分類され る結晶構造を有する I GZ O （結晶性 I GZOともいう。 ） の XRDスペク トルを図 3 Bおよび図 3Cに示す。 また、 図 3Bが石英ガラス、 図 3Cが結晶性 I GZOの XRDスペク トルである。 な お、 図 3 Cに示す結晶性 I GZOとしては、 I n : Ga : Z n = 4 : 2 : 3 [原子数比] の組成で ある。 また、 図 3 Cに示す結晶性 I GZOとしては、 厚さ 500 nmである。
[0 1 90]
図 3 Bの矢印に示すように、 石英ガラスは、 XRDスペク トルのピークがほぼ対称である。 一方 で、 図 3 Cの矢印に示すように、 結晶性 I GZOは、 XRDスペク トルのピークが非対称である。 XRDスペク トルのピークが非対称であることは、 結晶の存在を明示している。 別言すると、 XR Dスぺク トルのピークで左右対称でないと、 Amo r p h〇 u sであるとは言えない。
[0 1 9 1]
[不純物]
ここで、 金属酸化物中における各不純物の影響について説明する。
[0 1 92]
酸化物半導体に不純物が混入すると、 欠陥,位または酸素欠損が形成される場合がある。 よって、 酸化物半導体のチャネル形成領域に不純物が混入することで、 酸化物半導体を用いたトランジスタ の電気特性が変動しやすく、 信頼性が悪くなる場合がある。 また、 チャネル形成領域に酸素欠損が 含まれていると、 トランジスタはノーマリーオン特性 （ゲート電極に電圧を印加しなくてもチャネ ルが存在し、 トランジスタに電流が流れる特性） となりやすい。
[0 1 93]
金属酸化物を用いたトランジスタは、 金属酸化物中の不純物及び酸素欠損によって、 その電気特 性が変動し、 ノーマリーオン特性となりやすい。 また、 金属酸化物中に、 適量値を超えた過剰な酸 素を有した状態で、 該トランジスタを駆動した場合、 過剰な酸素原子の価数が変化し、 該トランジ スタの電気特性が変動することで、 信頼性が悪くなる場合がある。
[0 1 94]
したがって、 トランジスタには、 キャリア濃度の低い金属酸化物をチャネル形成領域に用いるこ とが好ましい。 金属酸化物のキャリア濃度を低くする場合においては、 金属酸化物中の不純物濃度 を低く し、 欠陥,位密度を低くすればよい。 本明細書等において、 不純物濃度が低く、 欠陥準位密 度の低いことを高純度真性または実質的に高純度真性という。 なお、 本明細書等においては、 チャ ネル形成領域の金属酸化物のキャリア濃度が 1 X 1 016 c m_3以下の場合を実質的に高純度真性と して定義する。
[0 1 95] また、 チャネル形成領域の金属酸化物のキャリア濃度は、 1 x 1018 cm一3以下であることが好 ましく、 1 X 1017 c m一3以下であることがより好ましく、 1 X 1 016 c m一3以下であることが さらに好ましく、 1 X 1013 c m一3未満であることがさらに好ましく、 1 X 1012 c m一3未満で あることがさらに好ましい。 なお、 チャネル形成領域の金属酸化物のキャリア濃度の下限値につい ては、 特に限定は無いが、 例えば、 1 X 10— 9 cm— 3とすることができる。
[0196]
なお、 金属酸化物中の不純物としては、 例えば、 水素、 窒素、 アルカリ金属、 アルカリ土類金属、 鉄、 ニッケル、 シリコン等がある。 特に、 金属酸化物に含まれる水素は、 金属原子と結合する酸素 と反応して水になるため、 金属酸化物中に酸素欠損を形成する場合がある。 金属酸化物中のチャネ ル形成領域に酸素欠損が含まれていると、 トランジスタはノーマリーオン特性となる場合がある。 さらに、 金属酸化物中の酸素欠損に水素が入った場合、 酸素欠損と水素とが結合し V〇Hを形成す る場合がある。 酸素欠損に水素が入った欠陥 （V〇H） はドナーとして機能し、 キャリアである電 子が生成されることがある。 また、 水素の一部が金属原子と結合する酸素と結合して、 キャリアで ある電子を生成する場合がある。 従って、 水素が多く含まれている金属酸化物を用いたトランジス 夕は、 ノーマリーオン特性となりやすい。 また、 金属酸化物中の水素は、 熱、 電界などのストレス によって動きやすいため、 金属酸化物に多くの水素が含まれると、 トランジスタの信頼性が悪化す る恐れもある。
[0197]
本発明の一態様においては、 酸化物 230中の V〇Hをできる限り低減し、 高純度真性または実 質的に高純度真性にすることが好ましい。 このように、 V〇Hが十分低減された金属酸化物を得る には、 金属酸化物中の水分、 水素などの不純物を除去すること （脱水、 脱水素化処理と記載する場 合がある。 ） と、 金属酸化物に酸素を供給して酸素欠損を補填すること （加酸素化処理と記載する 場合がある。 ） が重要である。 V〇Hなどの不純物が十分に低減された金属酸化物をトランジスタ のチャネル形成領域に用いることで、 安定した電気特性を付与することができる。
[0198]
酸素欠損に水素が入った欠陥 （V〇H） は、 金属酸化物のドナーとして機能しうる。 しかしなが ら、 当該欠陥を定量的に評価することは困難である。 そこで、 金属酸化物においては、 ドナー濃度 ではなく、 キャリア濃度で評価される場合がある。 よって、 本明細書等では、 金属酸化物のパラメ ータとして、 ドナー濃度ではなく、 電界が印加されない状態を想定したキャリア濃度を用いる場合 がある。 つまり、 本明細書等に記載の 「キャリア濃度」 は、 「ドナー濃度」 と言い換えることがで きる場合がある。 また、 本明細書等に記載の 「キャリア濃度」 は、 「キャリア密度」 と言い換える ことができる。
[0199]
よって、 金属酸化物中の水素はできる限り低減されていることが好ましい。 具体的には、 金属酸 化物において、 二次イオン質量分析法 （S I MS : S e c o n d a r y I o n Ma s s S p e c t r ome t r y） により得られる水素濃度を、 l X 1 020 a t om s/c m3未満、 好まし くは l X 1 019 a t oms / c m 3未満、 より好ましくは 5 X 1018 a t om s / c m 3未満、 さ らに好ましくは 1 X 1018 a t〇 m s /c m3未満とする。 水素などの不純物が十分に低減された 金属酸化物をトランジスタのチャネル形成領域に用いることで、 安定した電気特性を付与すること ができる。 \¥02020/174315 卩（：17132020/051316
[0200]
また、 上記欠陥準位には、 トラップ準位が含まれる場合がある。 金属酸化物のトラップ準位に捕 獲された電荷は、 消失するまでに要する時間が長く、 あたかも固定電荷のように振る舞うことがあ る。 そのため、 トラップ準位密度の高い金属酸化物をチャネル形成領域に有する トランジスタは、 電気特性が不安定となる場合がある。
[0201]
また、 酸化物半導体のチャネル形成領域に不純物が存在すると、 チャネル形成領域の結晶性が低 くなる場合がある、 また、 チャネル形成領域に接して設けられる酸化物の結晶性が低くなる場合が ある。 チャネル形成領域の結晶性が低いと、 トランジスタの安定性または信頼性が悪化する傾向が ある。 また、 チャネル形成領域に接して設けられる酸化物の結晶性が低いと、 界面 _位が形成され、 トランジスタの安定性または信頼性が悪化する場合がある。
[0202]
したがって、 トランジスタの安定性または信頼性を向上させるには、 酸化物半導体のチャネル形 成領域およびその近傍の不純物濃度を低減することが有効である。 不純物としては、 水素、 窒素、 アルカリ金属、 アルカリ土類金属、 鉄、 ニッケル、 シリコン等がある。
[ 0 2 0 3 ]
具体的には、 当該酸化物半導体のチャネル形成領域およびその近傍において、 £
Figure imgf000036_0001
により得 られる上記不純物の濃度を、 1 X 1 0 1 8 3 〇111
Figure imgf000036_0002
以下、 好ましくは 2 X 1 0 1 6 3 〇111 8 0 111 3以下にする。 または、 当該酸化物半導体のチャネル形成領域およびその近傍において、 を用いた元素分析により得られる上記不純物の濃度を、 1 . 0 & 1 〇 111 1 〇 %以下にする。 なお、 当該酸化物半導体として元素 IV!を含む酸化物を用いる場合、 当該酸化物半導体のチャネル形 成領域およびその近傍において、 元素 に対する上記不純物の濃度比を、 〇. 1 0未満、 好ましく は〇. 0 5未満にする。 ここで、 上記濃度比を算出する際に用いる元素
Figure imgf000036_0003
濃度は、 上記不純物の 濃度を算出した領域と同じ領域の濃度でもよいし、 当該酸化物半導体中の濃度でもよい。
[ 0 2 0 4 ]
また、 不純物濃度を低減した金属酸化物は、 欠陥,位密度が低いため、 トラップ,位密度も低く なる場合がある。
[ 0 2 0 5 ]
また、 酸化物半導体を用いたトランジスタは、 酸化物半導体中のチャネル形成領域に不純物およ び酸素欠損が存在すると、 当該酸化物半導体が低抵抗化する場合がある。 また、 電気特性が変動し やすく、 信頼性が悪くなる場合がある。
[0206]
例えば、 シリコンは、 酸素との結合エネルギーが、 インジウムおよび亜鉛よりも大きい。 例えば、 酸化物半導体として I 11一]^一2 11酸化物を用いる場合、 当該酸化物半導体にシリコンが混入する と、 当該酸化物半導体に含まれる酸素がシリコンに奪われることによって、 インジウムまたは亜鉛 の近傍に酸素欠損が形成される場合がある。
[ 0 2 0 7 ]
チャネル形成領域に酸化物半導体を用いたトランジスタにおいては、 チャネル形成領域に低抵抗 領域が形成されると、 当該低抵抗領域にトランジスタのソース電極と ドレイン電極との間のリーク 電流 （寄生チャネル） が発生しやすい。 また、 当該寄生チャネルによって、 トランジスタのノーマ \¥02020/174315 卩（：17132020/051316 リーオン化、 リーク電流の増大、 ス トレス印加によるしきい値電圧の変動 （シフト） など、 トラン ジスタの特性不良が起こりやすくなる。 また、 トランジスタの加工精度が低いと、 当該寄生チャネ ルがトランジスタ毎にばらつくことで、 トランジスタ特性にばらつきが生じてしまう。
[ 0 2 0 8 ]
したがって、 酸化物半導体のチャネル形成領域およびその近傍において、 当該不純物および酸素 欠損はできる限り低減されていることが好ましい。
[ 0 2 0 9 ]
＜くその他の半導体材料＞＞
酸化物 2 3 0に用いることができる半導体材料は、 上述の金属酸化物に限られない。 酸化物 2 3 0として、 バンドギャップを有する半導体材料 （ゼロギャップ半導体ではない半導体材料） を用い てもよい。 例えば、 シリコンなどの単体元素の半導体、 ヒ化ガリウムなどの化合物半導体、 半導体 として機能する層状物質 （原子層物質、 2次元材料などともいう。 ） などを半導体材料に用いるこ とが好ましい。 特に、 半導体として機能する層状物質を半導体材料に用いると好適である。
[ 0 2 1 0 ]
ここで、 本明細書等において、 層状物質とは、 層状の結晶構造を有する材料群の総称である。 層 状の結晶構造は、 共有結合やイオン結合によって形成される層が、 ファンデルワールスカのような、 共有結合やイオン結合よりも弱い結合を介して積層している構造である。 層状物質は、 単位層内に おける電気伝導性が高く、 つまり、 2次元電気伝導性が高い。 半導体として機能し、 かつ、 2次元 電気伝導性の高い材料をチャネル形成領域に用いることで、 オン電流の大きいトランジスタを提供 することができる。
[ 0 2 1 1 ]
層状物質として、 グラフエン、 シリセン、 カルコゲン化物などがある。 カルコゲン化物は、 カル コゲンを含む化合物である。 また、 カルコゲンは、 第 1 6族に属する元素の総称であり、 酸素、 硫 黄、 セレン、 テルル、 ポロニウム、 リバモリウムが含まれる。 また、 カルコゲン化物として、 遷移 金属カルコゲナイ ド、 1 3族カルコゲナイ ドなどが挙げられる。
[ 0 2 1 2 ]
酸化物 2 3 0として、 例えば、 半導体として機能する遷移金属カルコゲナイ ドを用いることが好 ましい。 酸化物 2 3 0として適用可能な遷移金属カルコゲナイ ドとして、 具体的には、 硫化モリブ デン （代表的には 1^〇 3 2） 、 セレン化モリブデン （代表的には 1^〇 £ 6 2） 、 モリブデンテルル
（代表的には N4 0丁 6 2） 硫化タングステン （代表的には £ 2） セレン化タングステン （代表 的には £ 6 2） タングステンテルル （代表的には 丁 6 2） 硫化ハフニウム （代表的には H £ £ 2） セレン化ハフニウム （代表的には H £ 6 2） 硫化ジルコニウム （代表的には Z r S 2） セレン化ジルコニウム （代表的には å £ 6 2） などが挙げられる。
[ 0 2 1 3 ]
＜半導体装置の変形例＞
以下では、 図 4八乃至図 4 0、 および図 5八乃至図 5〇を用いて、 本発明の一態様である半導体 装置の一例について説明する。
[ 0 2 1 4 ]
図 4八および図 5八は半導体装置の上面図を示す。 また、 図 4 8および図 5 8は、 図 4八および 図 5八に示す八 1一八2の一点鎖線で示す部位に対応する断面図である。 また、 図 4 0および図 5 \¥02020/174315 卩（：17132020/051316 匚は、 図 4八および図 5八に八3—八4の一点鎖線で示す部位に対応する断面図である。 また、 図 4〇および図 5〇は、 図 4八および図 5八に八 5—八 6の一点鎖線で示す部位に対応する断面図で ある。 図 4八および図 5八の上面図では、 図の明瞭化のために一部の要素を省いている。
[ 0 2 1 5 ]
なお、 図 4八乃至図 4〇および図 5八乃至図 5〇に示す半導体装置において、 <半導体装置の構 成例 >に示した半導体装置を構成する構造と同機能を有する構造には、 同符号を付記する。 なお、 本項目においても、 半導体装置の構成材料につレ、ては <半導体装置の構成例 >で詳細に説明した材 料を用いることができる。
[ 0 2 1 6 ]
< <半導体装置の変形例 1 > >
図 4八乃至図 4〇に示す半導体装置は、 図 1八乃至図 1〇に示した半導体装置の変形例である。 図 4八乃至図 4〇に示す半導体装置は、 酸化物 2 3 0 3 , 酸化物 2 4 3、 絶縁体 2 5 0、 および絶 縁体 2 8 2を有さない点で、 図 1八乃至図 1〇に示した半導体装置とは異なる。
[ 0 2 1 7 ]
図 4匚に示すように、 半導体装置が酸化物 2 3 0 &を有さないことで、 絶縁体 2 2 4と酸化物 2 3 0 bの距離が縮まり、 絶縁体 2 2 4に含まれる酸素を、 酸化物 2 7 1を介して効率よく酸化物 2 3 0 13に供給することができる。
[ 0 2 1 8 ]
ここで、 絶縁体 2 2 4に含まれる酸素の酸化物 2 3 0 13への供給は、 酸化物 2 7 1を介して行わ れるため、 導電体 2 4 2と重畳する酸化物 2 3 0 13への酸素の供給が抑制される。 このため、 酸化 物 2 3 0 13に供給された酸素が過剰に導電体 2 4 2に吸収されることを抑制できる。 よって、 酸化 物 2 4 3は必ずしも設ける必要は無い。 これにより、 半導体装置の電気特性や信頼性を劣化させる ことなく、 工程数の削減が実現でき、 好ましい。
[ 0 2 1 9 ]
絶縁体 2 3 1が、 第 1のゲート絶縁体として機能する場合、 絶縁体 2 5 0は必ずしも設ける必要 は無い。 このとき、 絶縁体 2 5 0を形成する工程が削減できる。 また、 第 1のゲート絶縁体として 機能する絶縁体を薄くすることで、 半導体装置の微細化が実現でき、 好ましい。
[ 0 2 2 0 ]
絶縁体 2 3 1、 絶縁体 2 7 2、 および絶縁体 2 7 3のいずれか一が水素を捕獲、 および固着する 機能を有する場合、 絶縁体 2 8 2は必ずしも設ける必要は無い。 このとき、 絶縁体 2 8 2を形成す る工程が削減でき、 好ましい。
[ 0 2 2 1 ]
以上のように、 酸化物 2 3 0 3、 酸化物 2 4 3、 絶縁体 2 5 0、 および絶縁体 2 8 2の作製工程 を削減することで、 半導体装置の製造に係る工程数の削減や、 半導体装置の微細化が実現できる。 なお、 酸化物 2 3 0 3、 酸化物 2 4 3、 絶縁体 2 5 0、 および絶縁体 2 8 2の全ての工程を削減す る必要は無い。 酸化物 2 3 0 3、 酸化物 2 4 3、 絶縁体 2 5 0、 および絶縁体 2 8 2の少なくとも 一の作製工程を削減することで、 半導体装置の製造に係る工程数の削減効果が得られる。
[ 0 2 2 2 ]
< <半導体装置の変形例 2 > >
図 5八乃至図 5〇に示す半導体装置は、 図 1八乃至図 1〇に示した半導体装置の変形例である。 \¥02020/174315 卩（：17132020/051316 図 5八乃至図 5〇に示す半導体装置は、 図 1八乃至図 1〇に示した半導体装置とは、 絶縁体 2 8 3、 および絶縁体 2 8 4の形状が異なる。 また、 絶縁体 2 7 4、 および絶縁体 2 8 7を有することが異 なる。
[ 0 2 2 3 ]
図 5八乃至図 5 0に示す半導体装置では、 絶縁体 2 1 2、 絶縁体 2 1 4、 絶縁体 2 1 6、 絶縁体 2 2 2、 絶縁体 2 2 4、 絶縁体 2 7 2、 絶縁体 2 7 3、 絶縁体 2 8 0、 および絶縁体 2 8 2がパタ 一ニングされており、 絶縁体 2 1 2、 絶縁体 2 1 4、 絶縁体 2 1 6、 絶縁体 2 2 2、 絶縁体 2 2 4、 絶縁体 2 7 2、 絶縁体 2 7 3、 絶縁体 2 8 0、 および絶縁体 2 8 2の側面に接して、 絶縁体 2 8 7 が設けられる。 また、 絶縁体 2 8 3、 および絶縁体 2 8 4は、 絶縁体 2 1 2、 絶縁体 2 1 4、 絶縁 体 2 1 6、 絶縁体 2 2 2、 絶縁体 2 2 4、 絶縁体 2 7 2、 絶縁体 2 7 3、 絶縁体 2 8 0、 絶縁体 2 8 2、 および絶縁体 2 8 7を覆う構造になっている。 つまり、 絶縁体 2 8 3は、 絶縁体 2 8 2の上 面と、 絶縁体 2 8 7の上面および側面と、 絶縁体 2 1 1の上面に接し、 絶縁体 2 8 4は、 絶縁体 2 8 3の上面および側面に接する。 これにより、 酸化物 2 3 0などを含む、 絶縁体 2 1 4、 絶縁体 2 1 6、 絶縁体 2 2 2、 絶縁体 2 2 4、 絶縁体 2 7 2、 絶縁体 2 7 3、 絶縁体 2 8 0、 絶縁体 2 8 2、 および絶縁体 2 8 7は、 絶縁体 2 8 3および絶縁体 2 8 4と、 絶縁体 2 1 1とによって、 外部から 隔離される。 別言すると、 トランジスタ 2 0 0は、 絶縁体 2 8 3および絶縁体 2 8 4と絶縁体 2 1 1とで封止された領域内に配置される。
[ 0 2 2 4 ]
例えば、 絶縁体 2 1 4、 絶縁体 2 8 7、 および絶縁体 2 8 2を、 水素を捕獲および水素を固着す る機能を有する材料を用いて形成し、 絶縁体 2 1 1、 絶縁体 2 1 2、 絶縁体 2 8 3、 および絶縁体 2 8 4を水素および酸素に対する拡散を抑制する機能を有する材料を用いて形成すると好ましい。 代表的には、 絶縁体 2 1 4、 絶縁体 2 8 7、 および絶縁体 2 8 2としては、 酸化アルミニウムを用 いることができる。 また、 代表的には、 絶縁体 2 1 1、 絶縁体 2 1 2、 絶縁体 2 8 3、 および絶縁 体 2 8 4としては、 窒化シリコンを用いることができる。
[ 0 2 2 5 ]
上記構成にすることで、 上記封止された領域外に含まれる水素が、 上記封止された領域内に混入 することを抑制することができる。 また、 上記封止内に混入した水素を絶縁体 2 1 4、 絶縁体 2 8 7、 および絶縁体 2 8 2により捕獲、 および固着させることができる。
[ 0 2 2 6 ]
また、 図 5八乃至図 5〇に示すトランジスタ 2 0 0では、 絶縁体 2 1 1、 絶縁体 2 8 3、 および 絶縁体 2 8 4を、 単層として設ける構成について示しているが、 本発明はこれに限られるものでは ない。 例えば、 絶縁体 2 1 1、 絶縁体 2 8 3、 および絶縁体 2 8 4のそれぞれを 2層以上の積層構 造として設ける構成にしてもよい。
[ 0 2 2 7 ]
絶縁体 2 7 4は、 層間膜として機能する。 絶縁体 2 7 4は、 絶縁体 2 1 4よりも誘電率が低いこ とが好ましい。 誘電率が低い材料を層間膜とすることで、 配線間に生じる寄生容量を低減すること ができる。 絶縁体 2 7 4は、 例えば、 絶縁体 2 8 0と同様の材料を用いて設けることができる。
[ 0 2 2 8 ]
＜半導体装置の作製方法＞
次に、 図 1八乃至図 に示す、 本発明の 態様である半導体装置の作製方法を、 図 6八乃至図 20A、 図 6 B乃至図 20 B、 図 6 C乃至図 20 C、 および図 6 D乃至図 20 Dを用いて説明する。
[0229]
図 6 A乃至図 20 Aは上面図を示す。 また、 図 6 B乃至図 20 Bは、 図 6 A乃至図 20 Aに示す A 1—A2の一点鎖線で示す部位に対応する断面図であり、 トランジスタ 200のチャネル長方向 の断面図でもある。 また、 図 6 C乃至図 20 Cは、 図 6 A乃至図 20 Aに A 3— A 4の一点鎖線で 示す部位に対応する断面図であり、 トランジスタ 200のチャネル幅方向の断面図でもある。 また、 図 6 D乃至図 20Dは、 図 6 A乃至図 20 Aに A 5— A 6の一点鎖線で示す部位の断面図である。 なお、 図 6 A乃至図 20 Aの上面図では、 図の明瞭化のために一部の要素を省いている。
[0230]
まず、 基板 (図示しない。 ) を準備し、 当該基板上に絶縁体 2 1 1を成膜する。 絶縁体 2 1 1の 成膜は、 スパッタリング法、 CVD法、 分子線エピタキシー (MBE : Mo l e c u l a r B e am Ep i t a x y) 法、 ノ ノレスレーザ堆積 (PLD : Pu l s e d L a s e r De p o s i t i o n) 法、 A LD法などを用いて行うことができる。
[023 1 ]
なお、 CVD法は、 プラズマを利用するプラズマ CVD (P E C VD : P 1 a s m a E n h a n e e d C VD) 法、 熱を利用する熱 C VD (T C VD : T h e r m a 1 CVD) 法、 光を利 用する光 CVD (Ph o t o CVD) 法などに分類できる。 さらに用いる原料ガスによって金属 CVD (MCVD : Me t a 1 CVD) 法、 有機金属 CVD (MO CVD : Me t a 1 O r g a n i c CVD) 法に分けることができる。
[0232]
プラズマ CVD法は、 比較的低温で高品質の膜が得られる。 また、 熱 CVD法は、 プラズマを用 いないため、 被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。 例えば、 半導体装置に含まれる配線、 電極、 素子 (トランジスタ、 容量素子など) などは、 プラズマから電 荷を受け取ることでチャージアップする場合がある。 このとき、 蓄積した電荷によって、 半導体装 置に含まれる配線、 電極、 素子などが破壊される場合がある。 一方、 プラズマを用いない熱 CVD 法の場合、 こういったプラズマダメージが生じないため、 半導体装置の歩留まりを高くすることが できる。 また、 熱 CVD法では、 成膜中のプラズマダメージが生じないため、 欠陥の少ない膜が得 られる。
[0233]
また、 ALD法としては、 プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱 AL D (T h e rma 1 ALD) 法、 プラズマ励起されたリアクタントを用いる P E A L D ( P 1 a s m a Enh a n c e d ALD) 法などを用いることができる。
[0234]
また、 ALD法は、 原子の性質である自己制御性を利用し、 一層ずつ原子を堆積することができ るので、 極薄の成膜が可能、 アスペク ト比の高い構造への成膜が可能、 ピンホールなどの欠陥の少 ない成膜が可能、 被覆性に優れた成膜が可能、 低温での成膜が可能、 などの効果がある。 PEAL D (P l a sma Enh a n c e d ALD) 法では、 プラズマを利用することで、 より低温で の成膜が可能となり好ましい場合がある。 なお、 ALD法で用いるプリカーサには炭素などの不純 物を含むものがある。 このため、 ALD法により設けられた膜は、 他の成膜法により設けられた膜 と比較して、 炭素などの不純物を多く含む場合がある。 なお、 不純物の定量は、 X線光電子分光法 (XPS : X— r a y Ph o t o e l e c t r o n S p e c t r o s c o p y) を用いて行う ことができる。
[0235]
C V D法および A L D法は、 ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、 被処理物の表面における反応により膜が形成される成膜方法である。 したがって、 被処理物の形状 の影響を受けにくく、 良好な段差被覆性を有する成膜方法である。 特に、 ALD法は、 優れた段差 被覆性と、 優れた厚さの均一性を有するため、 アスペク ト比の高い開口部の表面を被覆する場合な どに好適である。 ただし、 ALD法は、 比較的成膜速度が遅いため、 成膜速度の速い CVD法など の他の成膜方法と組み合わせて用いることが好ましい場合もある。
[0236]
C VD法および ALD法は、 原料ガスの流量比によって、 得られる膜の組成を制御することがで きる。 例えば、 CVD法および ALD法では、 原料ガスの流量比によって、 任意の組成の膜を成膜 することができる。 また、 例えば、 CVD法および ALD法では、 成膜しながら原料ガスの流量比 を変化させることによって、 組成が連続的に変化した膜を成膜することができる。 原料ガスの流量 比を変化させながら成膜する場合、 複数の成膜室を用いて成膜する場合と比べて、 搬送や圧力調整 に掛かる時間を要さない分、 成膜に掛かる時間を短くすることができる。 したがって、 半導体装置 の生産性を高めることができる場合がある。
[0237]
本実施の形態では、 絶縁体 2 1 1 として、 CVD法によって窒化シリコンを成膜する。
[0238]
次に、 絶縁体 2 1 1上に絶縁体 2 1 2を成膜する。 絶縁体 2 1 2の成膜は、 スパッタリング法、 CVD法、 MBE法、 PLD法、 A L D法などを用いて行うことができる。 本実施の形態では、 絶 縁体 2 1 2として、 スパッタリング法によって窒化シリコンを成膜する。
[0239]
このように、 絶縁体 2 1 1、 および絶縁体 2 1 2として、 窒化シリコンなどの銅が透過しにくい 絶縁体を用いることにより、 絶縁体 2 1 1より下層 (図示せず。 ) の導電体に銅など拡散しやすい 金属を用いても、 当該金属が絶縁体 2 1 1、 および絶縁体 2 1 2を介して上方に拡散するのを抑制 することができる。 また、 窒化シリコンのように水、 水素などの不純物が透過しにくい絶縁体を用 いることにより、 絶縁体 2 1 1より下層に含まれる水、 水素などの不純物の拡散を抑制することが できる。
[0240]
次に、 絶縁体 2 1 2上に絶縁体 2 1 4を成膜する。 絶縁体 2 1 4の成膜は、 スパッタリング法、 CVD法、 MBE法、 PLD法、 A L D法などを用いて行うことができる。 本実施の形態では、 絶 縁体 2 1 4として、 酸化アルミニウムを用いる。
[024 1]
絶縁体 2 1 2の水素濃度は、 絶縁体 2 1 1の水素濃度より低く、 絶縁体 2 1 4の水素濃度は、 絶 縁体 2 1 2の水素濃度より低いことが好ましい。 絶縁体 2 1 2としてスパッタリング法によって窒 化シリコンを成膜することで、 CVD法によって窒化シリコンを成膜する絶縁体 2 1 1よりも水素 濃度が低い窒化シリコンを形成することができる。 また、 絶縁体 2 1 4を酸化アルミニウムとする ことで、 絶縁体 2 1 2よりも水素濃度を低くすることができる。 この後の工程にて絶縁体 214上に、 トランジスタ 200を形成するが、 トランジスタ 200に 近接する膜は、 水素濃度が比較的低いことが好ましく、 水素濃度が比較的高い膜は、 トランジスタ 200から遠隔して配置することが好ましい。
[0243]
次に、 絶縁体 214上に絶縁体 2 1 6を成膜する。 絶縁体 21 6の成膜は、 スパッタリング法、 CVD法、 MBE法、 PLD法、 A L D法などを用いて行うことができる。 本実施の形態では、 絶 縁体 21 6として、 酸化シリコンまたは酸化窒化シリコンを用いる。 また、 絶縁体 21 6は、 水素 原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。 これにより、 絶縁 体 216の水素濃度を低減することができる。
[0244]
次に、 絶縁体 21 6に絶縁体 214に達する開口を形成する。 開口とは、 例えば、 溝やスリット なども含まれる。 また、 開口が形成された領域を指して開口部とする場合がある。 開口の形成はウ エットエッチングを用いてもよいが、 ドライエッチングを用いるほうが微細加工には好ましい。 ま た、 絶縁体 214は、 絶縁体 21 6をエッチングして溝を形成する際のエッチングストッパ膜とし て機能する絶縁体を選択することが好ましい。 例えば、 溝を形成する絶縁体 21 6に酸化シリコン または酸化窒化シリコンを用いた場合は、 絶縁体 2 14は窒化シリコン、 酸化アルミニウム、 酸化 ハフニウムを用いるとよい。
[0245]
ドライエッチング装置としては、 平行平板型電極を有する容量結合型プラズマ (CCP : C a p a c i t i v e l y C o u p l e d P l a sma) エッチング装置を用いることができる。 平 行平板型電極を有する容量結合型プラズマエッチング装置は、 平行平板型電極の一方の電極に高周 波電圧を印加する構成でもよい。 または平行平板型電極の一方の電極に複数の異なった高周波電圧 を印加する構成でもよい。 または平行平板型電極それぞれに同じ周波数の高周波電圧を印加する構 成でもよい。 または平行平板型電極それぞれに周波数の異なる高周波電圧を印加する構成でもよい。 または高密度プラズマ源を有するドライエッチング装置を用いることができる。 高密度プラズマ源 を有するドライエッチング装置は、 例えば、 誘導結合型プラズマ (I CP : I n d u c t i v e l y Co u p l e d P 1 a s m a ) エッチング装置などを用いることができる。
[0246]
開口の形成後に、 導電体 205 aとなる導電膜を成膜する。 該導電膜は、 酸素の透過を抑制する 機能を有する導電体を含むことが望ましい。 たとえば、 窒化タンタル、 窒化タングステン、 窒化チ タンなどを用いることができる。 または、 酸素の透過を抑制する機能を有する導電体と、 タンタル、 タングステン、 チタン、 モリブデン、 アルミニウム、 銅、 モリブデンタングステン合金との積層膜 とすることができる。 該導電膜の成膜は、 スパッタリング法、 CVD法、 MBE法、 PLD法、 A LD法などを用いて行うことができる。
[0247]
本実施の形態では、 導電体 205 aとなる導電膜を多層構造とする。 まず、 スパッタリング法に よって窒化タンタルを成膜し、 当該窒化タンタルの上に窒化チタンを積層する。 このような金属窒 化物を導電体 205 bの下層に用いることにより、 後述する導電体 205 bとなる導電膜として銅 などの披散しやすい金属を用いても、 当該金属が導電体 205 aから外に披散するのを防ぐことが \¥02020/174315 卩（：17132020/051316 できる。
[ 0 2 4 8 ]
次に、 導電体 2 0 5 bとなる導電膜を成膜する。 該導電膜の成膜は、 メッキ法、 スパッタリング 法、 〇 〇法、
Figure imgf000043_0001
法、 乙〇法、 八乙〇法などを用いて行うことができる。 本実施の形態では、 導電体 2 0 5 となる導電膜として、 銅などの低抵抗導電性材料を成膜する。
[ 0 2 4 9 ]
次に、 処理を行うことで、 導電体 2 0 5 3 となる導電膜、 および導電体 2 0 5 13となる導 電膜の一部を除去し、 絶縁体 2 1 6を露出する。 その結果、 開口部のみに、 導電体 2 0 5 3および 導電体 2 0 5 13が残存する。 これにより、 上面が平坦な、 導電体 2 0 5を形成することができる
（図 6八乃至図 6 0参照。 ） 。 なお、
Figure imgf000043_0002
処理により、 絶縁体 2 1 6の一部が除去される場 合がある。
[ 0 2 5 0 ]
なお、 上記においては、 導電体 2 0 5を絶縁体 2 1 6の開口に埋め込むように形成したが、 本実 施の形態はこれに限られるものではない。 例えば、 絶縁体 2 1 4上に導電体 2 0 5を形成し、 導電 体 2 0 5上に絶縁体 2 1 6を成膜し、 絶縁体
Figure imgf000043_0003
処理を行うことで、 絶縁体 2 1 6の一 部を除去し、 導電体 2 0 5の表面を露出させればよい。
[ 0 2 5 1 ]
次に、 絶縁体 2 1 6、 および導電体 2 0 5上に絶縁体 2 2 2を成膜する。 絶縁体 2 2 2として、 アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。 なお、 アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、 酸化アルミニウム、 酸化ハフニウム、 アルミニウムおよびハフニウムを含む酸化物 （ハフニウムアルミネート） などを 用いることが好ましい。 アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体は、 酸素、 水素、 および水に対するバリア性を有する。 絶縁体 2 2 2が、 水素および水に対するバリア 性を有することで、 トランジスタ 2 0 0の周辺に設けられた構造体に含まれる水素、 および水が、 絶縁体 2 2 2を通じてトランジスタ 2 0 0の内側へ拡散することが抑制され、 酸化物 2 3 0中の酸 素欠損の生成を抑制することができる。
[ 0 2 5 2 ]
絶縁体 2 2 2の成膜は、 スパッタリング法、 〇 〇法、
Figure imgf000043_0004
法、 乙〇法、 八乙〇法などを用 いて行うことができる。
[ 0 2 5 3 ]
続いて、 加熱処理を行うと好ましい。 加熱処理は、 2 5 0 °〇以上 6 5 0 °〇以下、 好ましくは 3 0 0 °〇以上 5 0 0 °〇以下、 さらに好ましくは 3 2 0 °〇以上 4 5 0 °〇以下で行えばよい。 なお、 加熱処 理は、 窒素ガスもしくは不活性ガスの雰囲気、 または酸化性ガスを 1 0
Figure imgf000043_0005
以上、 1 %以上、 も しくは 1 0 %以上含む雰囲気で行う。 また、 加熱処理は減圧状態で行ってもよい。 または、 加熱処 理は、 窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、 脱離した酸素を補うために酸化 性ガスを 1 0 1x1以上、 1 %以上、 または 1 0 %以上含む雰囲気で加熱処理を行ってもよい。
[ 0 2 5 4 ]
本実施の形態では、 加熱処理として、 絶縁体 2 2 2の成膜後に窒素雰囲気にて 4 0 0 °〇の温度で 1時間の処理を行った後に、 連続して酸素雰囲気にて 4 0 0 °〇の温度で 1時間の処理を行う。 当該 加熱処理によって、 絶縁体 2 2 2に含まれる水、 水素などの不純物を除去することなどができる。 \¥0 2020/174315 卩（：17132020/051316 また、 加熱処理は、 絶縁体 2 2 4の成膜後などのタイミングで行うこともできる。
[ 0 2 5 5 ]
次に、 絶縁体 2 2 2上に絶縁体 2 2 4を成膜する。 絶縁体 2 2 4の成膜は、 スパッタリング法、 匚 〇法、 法、 乙〇法、 八乙〇法などを用いて行うことができる。 本実施の形態では、 絶 縁体 2 2 4として、 〇 〇法によって酸化シリコンまたは酸化窒化シリコン膜を成膜する。 絶縁体 2 2 4は、 水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。 こ れにより、 絶縁体 2 2 4の水素濃度を低減することができる。 絶縁体 2 2 4から酸化物 2 3 0 3、 および酸化物 2 3 0 13への水素の拡散を抑制するため、 このように水素濃度が低減されていること が好適である。
[ 0 2 5 6 ]
ここで、 絶縁体 2 2 4に過剰酸素領域を形成するために、 減圧状態で酸素を含むプラズマ処理を 行ってもよい。 酸素を含むプラズマ処理は、 例えばマイクロ波を用いた高密度プラズマを発生させ る電源を有する装置を用いることが好ましい。 または、 基板側に尺
Figure imgf000044_0001
F r e q u e 11〇 7） を印加する電源を有してもよい。 高密度プラズマを用いることより、 高密度の酸素ラジカ ルを生成することができ、 基板側に尺 を印加することで、 高密度プラズマによって生成された酸 素ラジカルを効率よく絶縁体 2 2 4内に導くことができる。 または、 この装置を用いて不活性ガス を含むブラズマ処理を行った後に、 脱離した酸素を補うために酸素を含むプラズマ処理を行っても よい。 なお、 当該プラズマ処理の条件を適宜選択することにより、 絶縁体 2 2 4に含まれる水、 水 素などの不純物を除去することができる。 その場合、 加熱処理は行わなくてもよい。
[ 0 2 5 7 ]
ここで、 絶縁体 2 2 4上に、 例えば、 スパッタリング法によって、 酸化アルミニウムを成膜した 後、 絶縁体 2 2 4に達するまで、
Figure imgf000044_0003
処理を行ってもよい。 当該
Figure imgf000044_0002
処理を行うことで絶縁体 2 2 4表面の平坦化および平滑化を行うことができる。 当該酸化アルミニウムを絶縁体 2 2 4上に 配置して 処理を行うことで、
Figure imgf000044_0004
処理の終点検出が容易となる。 また、
Figure imgf000044_0005
処理によっ て、 絶縁体 2 2 4の一部が研磨されて、 絶縁体 2 2 4の膜厚が薄くなることがあるが、 絶縁体 2 2 4の成膜時に膜厚を調整すればよい。 絶縁体 2 2 4表面の平坦化および平滑化を行うことで、 後に 成膜する酸化物の被覆率の悪化を防止し、 半導体装置の歩留りの低下を防ぐことができる場合があ る。 また、 絶縁体 2 2 4上に、 スパッタリング法によって、 酸化アルミニウムを成膜することによ り、 絶縁体 2 2 4に酸素を添加することができるので好ましい。
[ 0 2 5 8 ]
次に、 絶縁体 2 2 4上に、 絶縁膜 2 2 6八を形成する （図 6八乃至図 6 0参照。 ） 。 絶縁膜 2 2 6八は、 酸素ブロック膜として機能し、 絶縁体 2 2 4に含まれる酸素の、 酸化物 2 3 0 3 , および 酸化物 2 3 0 13への拡散を抑制する。
[ 0 2 5 9 ]
絶縁膜 2 2 6八の形成はスパッタリング法、 〇 〇法、
Figure imgf000044_0006
乙〇法、 八乙〇法などを用 いて行うことができる。 また、 絶縁膜 2 2 6八として酸化アルミニウムを用いることができる。 こ のとき、 スパッタリング法、 または八乙〇法を用いて酸化アルミニウムを形成することで、 絶縁体 2 2 4に酸素を添加しつつ、 絶縁膜 2 2 6八を形成することができるため、 好ましい。
[ 0 2 6 0 ]
次に、 絶縁膜 2 2 6八上に、 酸化膜 2 3 0八、 酸化膜 2 3 0 3を順に成膜する （図 6八乃至図 6 \¥02020/174315 卩（：17132020/051316
〇参照。 ） 。 なお、 酸化膜 230八および酸化膜 2 303は、 大気環境にさらさずに連続して成膜 することが好ましい。 大気開放せずに成膜することで、 酸化膜 230八、 および酸化膜 2303上 に大気環境からの不純物または水分が付着することを防ぐことができ、 酸化膜 230八と酸化膜 2 303との界面近傍を清浄に保つことができる。
[026 1 ]
酸化膜 2 30八、 および酸化膜 2 303の成膜はスパッタリング法、 〇 〇法、
Figure imgf000045_0001
乙 〇法、 八乙〇法などを用いて行うことができる。
[0262]
例えば、 酸化膜 2 30八、 および酸化膜 2 303をスパッタリング法によって成膜する場合は、 スパッタリングガスとして酸素、 または、 酸素と希ガスの混合ガスを用いる。 スパッタリングガス に含まれる酸素の割合を高めることで、 成膜される酸化膜中の過剰酸素を増やすことができる。 ま た、 上記の酸化膜をスパッタリング法によって成膜する場合は、 上記の I 11— IV!— å 11酸化物ター ゲットなどを用いることができる。
[026 3]
特に、 酸化膜 230八の成膜時に、 スパッタリングガスに含まれる酸素の一部が絶縁体 224に 供給される場合がある。 したがって、 当該スパッタリングガスに含まれる酸素の割合は 70%以上、 好ましくは 80%以上、 より好ましくは 1 00%とすればよい。
[0264]
また、 酸化膜 2303をスパッタリング法で形成する場合、 スパッタリングガスに含まれる酸素 の割合を、 30%を超えて 1 00%以下、 好ましくは 70%以上 1 00%以下として成膜すると、 酸素過剰型の酸化物半導体が形成される。 酸素過剰型の酸化物半導体をチャネル形成領域に用いた トランジスタは、 比較的高い信頼性が得られる。 ただし、 本発明の一態様はこれに限定されない。 酸化膜 2303をスパッタリング法で形成する場合、 スパッタリングガスに含まれる酸素の割合を 1 %以上 30%以下、 好ましくは 5%以上 20%以下として成膜すると、 酸素欠乏型の酸化物半導 体が形成される。 酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、 比較的 高い電界効果移動度が得られる。 また、 基板を加熱しながら成膜を行うことによって、 当該酸化膜 の結晶性を向上させることができる。
[026 5]
本実施の形態では、 スパッタリング法によって、 1 11 : 03 : 211= 1 : 3 : 4 [原子数比] の 酸化物ターゲットを用いて酸化膜 2 30八を成膜する。 また、 スパッタリング法によって、 1 11 :
: Zn 4 : 2 : 4. 1 [原子数比] の酸化物ターゲッ トを用いて酸化膜 2308を成膜する。 なお、 各酸化膜は、 成膜条件、 および原子数比を適宜選択することで、 酸化物 2303、 および酸 化物 230 bに求める特性に合わせて形成するとよい。
[0266]
次に、 酸化膜 2303上に酸化膜 243八を成膜する （図 6八乃至図 6〇参照） 。 酸化膜 243 八の成膜はスパッタリング法、 〇 〇法、
Figure imgf000045_0002
法、 乙〇法、 八乙〇法などを用いて行うことが できる。 酸化膜 24 3八は、 I 11に対する〇 3の原子数比が、 酸化膜 2303の I 11に対する〇 3 の原子数比より大きいことが好ましい。 本実施の形態では、 酸化膜 243八として、 スパッタリン グ法によって、 1 11 : 03 : 211= 1 : 3 : 4 [原子数比] の酸化物ターゲットを用いて成膜する。
[026 7] \¥0 2020/174315 卩（：17132020 /051316 なお、 絶縁体 2 2 2、 絶縁体 2 2 4、 酸化膜 2 3 0八、 酸化膜 2 3 0 8、 および酸化膜 2 4 3八 を、 大気に暴露することなく成膜することが好ましい。 例えば、 マルチチャンバー方式の成膜装置 を用いればよい。
[ 0 2 6 8 ]
次に、 加熱処理を行ってもよい。 当該加熱処理は、 上述した加熱処理条件を用いることができる, 当該加熱処理によって、 酸化膜 2 3 0八、 酸化膜 2 3 0 3、 および酸化膜 2 4 3八中の水、 水素な どの不純物を除去することなどができる。 本実施の形態では、 窒素雰囲気にて 4 0 0 °〇の温度で 1 時間の処理を行った後に、 連続して酸素雰囲気にて 4 0 0 °〇の温度で 1時間の処理を行う。
[ 0 2 6 9 ]
次に、 酸化膜 2 4 3八上に導電膜 2 4 2八を成膜する （図 6八乃至図 6 0参照。 ） 。 導電膜 2 4 2八の成膜はスパッタリング法、 〇 〇法、
Figure imgf000046_0001
法、 乙〇法、 八乙〇法などを用いて行うこと ができる。 なお、 導電膜 2 4 2八の成膜前に、 加熱処理を行ってもよい。 当該加熱処理は、 減圧下 で行い、 大気に暴露することなく、 連続して導電膜 2 4 2八を成膜してもよい。 このような処理を 行うことによって、 酸化膜 2 4 3八の表面などに吸着している水分および水素を除去し、 さらに酸 化膜 2 3 0八、 酸化膜 2 3 0 3、 および酸化膜 2 4 3八中の水分濃度および水素濃度を低減させる ことができる。 加熱処理の温度は、 1 0 0 °〇以上 4 0 0 °〇以下が好ましい。 本実施の形態では、 加 熱処理の温度を 2 0 0 °〇とする。
[ 0 2 7 0 ]
次に、 導電膜 2 4 2八上に絶縁膜 2 4 5八を成膜する （図 6八乃至図 6〇参照。 ） 。 絶縁膜 2 4 5八の成膜はスパッタリング法、 〇 〇法、
Figure imgf000046_0002
法、 乙〇法、 八乙〇法などを用いて行うこと ができる。 絶縁膜 2 4 5八は、 導電膜 2 4 2八の酸化を抑制する機能、 および後工程にて酸化膜 2 3 0八、 酸化膜 2 3 0 8などを加工する際のハードマスクとしての機能を有することが好ましい。 本実施の形態では、 絶縁膜 2 4 5八として、 八乙〇法を用いて酸化アルミニウムを形成する。
[ 0 2 7 1 ]
次に、 絶縁膜 2 4 5八上に導電膜 2 9 0八を成膜する （図 6八乃至図 6 0参照。 ） 。 導電膜 2 9 〇八の成膜はスパッタリング法、 〇 〇法、
Figure imgf000046_0003
法、 乙〇法、 八乙〇法などを用いて行うこと ができる。 導電膜 2 9 0八は、 後工程にて酸化膜 2 3 0八、 酸化膜 2 3 0 3などを加工する際のハ ードマスクとしての機能を有することが好ましい。 また、 導電膜 2 9 0八は、 導電膜 2 4 2八と同 じ材料を用いることが好ましい。 本実施の形態では、 導電膜 2 9 0八として、 スパッタリング法を 用いて窒化タンタルを形成する。
[ 0 2 7 2 ]
次に、 リソグラフイー法を用いて、 酸化膜 2 3〇八、 酸化膜 2 3 0 3、 酸化膜 2 4 3八、 導電膜
2 4 2八、 絶縁膜 2 4 5八、 および導電膜 2 9 0八を島状に加工して、 酸化物 2 3 0 3 , 酸化物 2
3 0 13、 酸化物層 2 4 3 6 , 導電層 2 4 2 6 , 絶縁層 2 4 5 6 , および導電層 2 9 0 6を形成する （図 7八乃至図 7 0参照。 ） 。 また、 当該加工はドライエッチング法やウエットエッチング法を用 いることができる。 ドライエッチング法による加工は微細加工に適している。 また、 酸化膜 2 3 0 八、 酸化膜 2 3 0 3、 酸化膜 2 4 3八、 導電膜 2 4 2八、 絶縁膜 2 4 5八、 および導電膜 2 9 0八 の加工は、 それぞれ異なる条件で行ってもよい。 なお、 当該工程において、 絶縁膜 2 2 6八の酸化 物 2 3 0 3と重ならなレヽ領域の膜厚が薄くなることがある。
[ 0 2 7 3 ] なお、 リソグラフイー法では、 まず、 マスクを介してレジストを露光する。 次に、 露光された領 域を、 現像液を用いて除去または残存させてレジス トマスクを形成する。 次に、 当該レジストマス クを介してエッチング処理することで導電体、 半導体、 絶縁体などを所望の形状に加工することが できる。 例えば、 Kr Fエキシマレーザ光、 A r Fエキシマレーザ光、 EUV （Ex t r eme U 1 t r a v i o l e t） 光などを用いて、 レジス トを露光することでレジストマスクを形成すれ ばよい。 また、 基板と投影レンズとの間に液体 （例えば水） を満たして露光する、 液浸技術を用い てもよい。 また、 前述した光に代えて、 電子ビームやイオンビームを用いてもよい。 なお、 電子ビ ームやイオンビームを用いる場合には、 マスクは不要となる。 なお、 レジス トマスクは、 アッシン ダなどのドライエッチング処理を行う、 ウエットエッチング処理を行う、 ドライエッチング処理後 にウエットエッチング処理を行う、 またはウエットエッチング処理後にドライエッチング処理を行 うことで、 除去することができる。
[0274]
また、 レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。 本実施 の形態では、 導電膜 242 A上にハードマスク材料となる絶縁膜 24 5 A、 および導電膜 290 A を形成し、 その上にレジス トマスクを形成し、 ハードマスク材料をエッチングすることで所望の形 状のハードマスクを形成することができる。 導電膜 242 Aのエッチングは、 レジストマスクを除 去してから行っても良いし、 レジス トマスクを残したまま行っても良い。 後者の場合、 エッチング 中にレジス トマスクが消失することがある。 導電膜 242 Aのエッチング後にハードマスクをエッ チングにより除去しても良い。 一方、 ハードマスクの材料が後工程に影響が無い、 あるいは後工程 で利用できる場合、 必ずしもハードマスクを除去する必要は無い。
[0275]
ここで、 酸化物 2 30 a、 酸化物 230 b、 酸化物層 24 3 B、 および導電層 242 Bは、 少な く とも一部が導電体 205と重なるように形成する。 また、 酸化物 2 30 a、 酸化物 230 b、 酸 化物層 24 3 B、 および導電層 24 2 Bの側面は、 絶縁体 2 22の上面に対し、 概略垂直であるこ とが好ましい。 酸化物 230 a、 酸化物 230 b、 酸化物層 243 B、 および導電層 242 Bの側 面が、 絶縁体 222の上面に対し、 概略垂直であることで、 複数のトランジスタ 200を設ける際 に、 小面積化、 高密度化が可能となる。 また、 後工程で酸化物 27 1を容易に形成することができ る。 酸化物 230 a、 酸化物 230 b、 酸化物層 243 B、 および導電層 242 Bの側面と、 絶縁 体 2 22の上面とのなす角は 60度以上 1 00度以下、 好ましくは 70度以上 90度以下、 より好 ましくは、 80度以上 90度以下とする。
[0276]
次に、 絶縁膜 22 6 Aを加工して、 絶縁体 226を形成する （図 8 B乃至図 8 D参照。 ） 。 当該 加工はドライエッチング法やウエッ トエッチング法を用いることができる。 なお、 当該工程におい て、 絶縁体 224の絶縁体 226と重ならない領域の膜厚が薄くなることがある。
[0277]
次に、 絶縁体 224、 絶縁体 22 6、 酸化物 230 a、 酸化物 230 b、 酸化物層 243 B、 導 電層 242 B、 絶縁層 24 5 B、 および導電層 290 Bの上に、 酸化膜 27 1 Aを成膜する （図 9 B乃至図 9 D参照。 ） 。 酸化膜 27 1 Aとして、 酸化膜 230 Bに用いることができる材料を用い ることが好ましい。 酸化膜 27 1 Aとして、 具体的には、 I n : M : Zn = 4 : 2 : 3 [原子数比] もしくはその近傍の組成、 I n : M : Zn= 5 : l : 3 [原子数比] もしくはその近傍の組成、 ま \¥02020/174315 卩（：17132020/051316 たは 1 11 211= 1 0 : 1 : 3 [原子数比] もしくはその近傍の組成、 I 11 : å 11 = 1 : 1
[原子数比] もしくはその近傍の組成、 1 11 : å 11= 2 : 1 [原子数比] もしくはその近傍の組成 の金属酸化物、 インジウム酸化物などを用いるとよい。 また、 酸化膜 27 1八の成膜は、 スパッタ リング法、 〇 〇法、
Figure imgf000048_0001
乙〇法、 八乙〇法などを用いて行うことができる。 本実施の形 態では、 スパッタリング法によって、 1 11 : 03 : 211 = 4 : 2 : 4. 1 [原子数比] の酸化物夕 ーゲットを用いて I n : M : Z n = 4 : 2 : 3 [原子数比] もしくはその近傍の組成を有する酸化 膜 27 1八を成膜する。
[0278]
また、 酸化膜 27 1八は、 〇八八〇構造を有することが好ましく、 酸化膜 27 1八が有する結晶 の〇軸が、 酸化膜 2 7 1八の被形成面、 すなわち少なく とも絶縁体 2 26の側面、 酸化物 2303 の側面、 および酸化物 230 bの側面に対して概略垂直な方向を向いていることが好ましい。
[0279]
次に、 酸化膜 27 1八に対して異方性エッチングを行い、 少なく とも絶縁体 224、 絶縁体 22 6の側面、 酸化物 2 303の側面、 および酸化物 2 30 の側面に接する酸化物 2 7 1を形成する
（図 1 0八乃至図 1 0〇参照。 ） 。 酸化物 2 7 1は、 酸化物層 2436, 導電層 2426, 絶縁層 24 56, および導電層 2 908の側面に接していてもよい。 なお、 当該工程において、 絶縁体 2 24の絶縁体 226、 および酸化物 27 1 と重ならなレヽ領域の膜厚が薄くなることがある。
[0280]
次に、 導電層 2903をエッチングにより除去する （図 1 1八乃至図 1 1〇参照。 ） 。 当該エッ チンダには、 ドライエッチング、 またはウエットエッチングを用いることができる。 なお、 当該エ 程において絶縁層 2458が露出する。 また、 絶縁体 224の絶縁体 226、 および酸化物 2 7 1 と重ならない領域の膜厚が薄くなることがある。 また、 酸化物 27 1の上部もエッチングされ、 そ の上面の高さが低くなることがある。
[028 1 ]
次に、 絶縁体 224、 酸化物 27 1、 絶縁体 22 6、 酸化物 230 3、 酸化物 2 3013、 酸化物 層 2438、 導電層 2426, および絶縁層 2456の上に、 絶縁体 272を成膜する （図 1 28 乃至図 1 20参照。 ） 。 絶縁体 27 2の成膜は、 スパッタリング法、 〇 〇法、
Figure imgf000048_0002
法、 乙〇 法、 八乙〇法などを用いて行うことができる。 本実施の形態では、 絶縁体 2 72として、 スパッタ リング法によって、 酸化アルミニウムを成膜する。 スパッタリング法によって、 酸化アルミニウム を成膜することで、 絶縁体 224へ酸素を注入することができる。
[028 2]
次に、 絶縁体 27 2上に絶縁体 2 73を成膜する。 絶縁体 273の成膜は、 スパッタリング法、 匚 〇法、 法、 乙〇法、 八乙〇法などを用いて行うことができる。 実施の形態では、 絶縁 体 2 73として、 スパッタリング法によって、 窒化シリコンを成膜する （図 1 28乃至図 1 2〇参 昭）
[028 3]
次に、 絶縁体 27 3上に、 絶縁体 280となる絶縁膜を成膜する。 当該絶縁膜の成膜は、 スパッ タリング法、 〇 〇法、
Figure imgf000048_0003
法、 乙〇法、 八乙〇法などを用いて行うことができる。 例えば、 当該絶縁膜として、 スパッタリング法を用いて酸化シリコン膜を成膜し、 その上に 法ま たは熱八 〇法を用いて酸化シリコン膜を成膜すればよい。 また、 当該絶縁膜は、 水素原子が低減 \¥0 2020/174315 卩（：17132020/051316 または除去されたガスを用いた成膜方法で成膜することが好ましい。 これにより、 絶縁体 2 8 0の 水素濃度を低減することができる。 この場合、 当該絶縁膜として、 〇 〇法を用いて酸化シリコン 膜、 または酸化窒化シリコン膜を成膜することができる。 または、 スパッタリング法を用いて酸化 シリコン膜を成膜し、 その上に〇 〇法を用いて酸化シリコン膜、 または酸化窒化シリコン膜を成 膜することができる。 なお、 当該絶縁膜の成膜前に、 加熱処理を行ってもよい。 加熱処理は、 減圧 下で行い、 大気に暴露することなく、 連続して当該絶縁膜を成膜してもよい。 このような処理を行 うことによって、 絶縁体 2 7 3の表面などに吸着している水分および水素を除去し、 さらに酸化物 2 3 0 3 , 酸化物 2 3 0 13、 酸化物層 2 4 3 6 , および絶縁体 2 2 4中の水分濃度および水素濃度 を低減させることができる。 上述した加熱処理条件を用いることができる。
[ 0 2 8 4 ]
次に、 上記絶縁膜に
Figure imgf000049_0001
処理を行い、 上面が平坦な絶縁体 2 8 0を形成する （図 1 2 3乃至図 1 2 0参照。 ） 。 なお、 絶縁体 2 2 4と同様に、 絶縁体 2 8 0上に、 例えば、 スパッタリング法に よって、 酸化アルミニウムを成膜し、 該酸化アルミニウムを絶縁体 2 8 0に達するまで、
Figure imgf000049_0002
処 理を行ってもよい。
[ 0 2 8 5 ]
ここで、 マイクロ波処理を行ってもよい。 マイクロ波処理は、 酸素を含む雰囲気下、 および減圧 下にて行うことが好ましい。 マイクロ波処理を行うことにより、 マイクロ波による電界が絶縁体 2 8 0、 酸化物 2 3 0 13、 酸化物 2 3 0 3などに与えられ、 酸化物 2 3 0 13、 および酸化物 2 3 0 3 中の V 0 Hを酸素欠損 （V。） と水素 （H） に分断することができる。 この時分断された水素の一部 は、 絶縁体 2 8 0が有する酸素と結合して、 水分子として除去される場合がある。 また、 水素の一 部は、 絶縁体 2 7 2、 絶縁体 2 7 3、 または導電体 2 4 2にゲッタリングされる場合がある。
[0286]
また、 マイクロ波処理後に減圧状態を保ったままで、 加熱処理を行ってもよい。 このような処理 を行うことで、 絶縁体 2 8 0、 酸化物 2 3 0 13、 および酸化物 2 3 0 3中の水素を効率よく除去す ることができる。 なお、 加熱処理温度は、 3 0 0 °〇以上、 5 0 0 °〇以下とすることが好ましい。
[ 0 2 8 7 ]
また、 マイクロ波処理を行うことにより、 絶縁体 2 8 0の膜質を改質することで、 水素、 水、 不 純物などの拡散を抑制することができる。 したがって、 絶縁体 2 8 0形成以降の後工程、 または熱 処理などにより、 絶縁体 2 8 0を介して、 水素、 水、 不純物などが、 酸化物 2 3 0へ拡散すること を抑制することができる。
[0288]
次に、 絶縁体 2 8 0の一部を加工して、 絶縁体 2 7 3の一部を露出する開口を形成する。 当該開 口は、 導電体 2 0 5と重なるように形成することが好ましい （図 1 3八乃至図 1 3 0参照。 ） 。
[ 0 2 8 9 ]
また、 絶縁体 2 8 0の一部の加工は、 ドライエッチング法、 またはウエットエッチング法を用い ることができる。 ドライエッチング法による加工は微細加工に適している。 本実施の形態では、 絶 縁体 2 8 0の一部をドライエッチング法で加工する。
[ 0 2 9 0 ]
次に、 絶縁体 2 7 3の一部、 絶縁体 2 7 2の一部、 および絶縁層 2 4 5 8の一部を加工して、 導 電層 2 4 2 8の一部、 酸化物 2 7 1の一部、 および絶縁体 2 2 4の一部を露出する開口を形成する。 \¥0 2020/174315 卩（：17132020 /051316 当該開口の形成によって、 絶縁体 2 4 5 3、 および絶縁体 2 4 5 13を形成する （図 1 4八乃至図 1 4 0参照。 ） 。
[ 0 2 9 1 ]
なお、 上記開口を形成する際に、 当該開口内部において、 絶縁体 2 2 4の絶縁体 2 2 6、 および 酸化物 2 7 1と重ならない領域の膜厚が薄くなることがある。 また、 酸化物 2 7 1の上部もエッチ ングされ、 その上面の高さが低くなることがある。
[ 0 2 9 2 ]
また、 絶縁体 2 7 3の一部、 絶縁体 2 7 2の一部、 および絶縁層 2 4 5 8の一部の加工は、 ドラ イエッチング法、 またはウエットエッチング法を用いることができる。 ドライエッチング法による 加工は微細加工に適している。 また、 当該加工は、 それぞれ異なる条件で加工してもよい。 例えば、 絶縁体 2 7 3の一部、 および絶縁体 2 7 2の一部をウヱットエッチング法で加工し、 絶縁層 2 4 5 3の一部をドライエッチング法で加工してもよい。
[ 0 2 9 3 ]
次に、 導電層 2 4 2 8の一部、 および酸化物層 2 4 3 8の一部を加工して、 酸化物 2 3 0 13に達 する開口を形成する。 当該開口の形成によって、 導電体 2 4 2 3、 導電体 2 4 2 13、 酸化物 2 4 3 3、 および酸化物 2 4 3 bを形成する （図 1 5八乃至図 1 5〇参照。 ） 。
[ 0 2 9 4 ]
なお、 上記開口を形成する際に、 酸化物 2 3 0 13の上部がわずかに除去される場合がある。 酸化 物 2 3 0 13の一部が除去されることで、 酸化物 2 3 0 13に溝部が形成される。 当該溝部の深さによ っては、 当該溝部を、 上記開口の形成工程で形成してもよいし、 上記開口の形成工程と異なる工程 で形成してもよい。 また、 当該開口内部において、 絶縁体 2 2 4の絶縁体 2 2 6、 および酸化物 2 7 1と重ならない領域の膜厚が薄くなることがある。 また、 酸化物 2 7 1の上部もエッチングされ、 その上面の高さが低くなることがある。
[ 0 2 9 5 ]
また、 導電層 2 4 2 8の一部、 酸化物層 2 4 3 8の一部、 および酸化物 2 3 0 bの一部の加工は、 ドライエッチング法、 またはウエットエッチング法を用いることができる。 ドライエッチング法に よる加工は微細加工に適している。 また、 当該加工は、 それぞれ異なる条件で加工してもよい。 本 実施の形態では、 導電層 2 4 2 6の一部、 酸化物層 2 4 3 6の一部、 および酸化物 2 3 0 bの一部 をドライエッチング法で加工する。 また、 導電層 2 4 2 8の一部、 および酸化物層 2 4 3 8の一部 の加工と、 酸化物 2 3 0 13の一部の加工とは、 異なる条件で行ってもよい。
[ 0 2 9 6 ]
これまでのドライエッチングなどの処理を行うことによって、 エッチングガスや、 被エッチング 物質などに起因した不純物が酸化物 2 3 0 3、 酸化物 2 3 0 13などの表面に付着または内部に拡散 することがある。 不純物としては、 例えば、 フッ素、 塩素、 アルミニウム、 シリコン、 上記元素の 酸化物、 および上記元素の窒化物などがある。
[ 0 2 9 7 ]
上記の不純物などを除去するために、 洗浄処理を行う。 洗浄方法としては、 洗浄液などを用いた ウエット洗浄、 プラズマを用いたプラズマ処理、 熱処理による洗浄などがあり、 上記洗浄を適宜組 み合わせて行ってもよい。
[ 0 2 9 8 ] \¥0 2020/174315 卩（：17132020/051316 ウエット洗浄としては、 アンモニア水、 シュウ酸、 リン酸、 フッ化水素酸などを炭酸水または純 水で希釈した水溶液、 純水、 炭酸水などを用いて洗浄処理を行ってもよい。 また、 これらの水溶液、 純水、 または炭酸水を用いた超音波洗浄を行ってもよい。 また、 これらの洗浄を適宜組み合わせて 行ってもよい。
[ 0 2 9 9 ]
これまでドライエッチングなどの加工、 または上記洗浄処理によって、 上記開口と重なり、 かつ 酸化物 2 3 0 13、 および酸化物 2 7 1と重ならない領域の、 絶縁体 2 2 4の膜厚が、 酸化物 2 3 0 13、 および酸化物 2 7 1と重なる領域の、 絶縁体 2 2 4の膜厚より薄くなる場合がある。
[ 0 3 0 0 ]
次に、 絶縁膜 2 3 1八を成膜する （図 1 6八乃至図 1 6〇参照） 。 絶縁膜 2 3 1八の成膜前に加 熱処理を行ってもよく、 当該加熱処理は、 減圧下で行い、 大気に暴露することなく、 連続して絶縁 膜 2 3 1八を成膜することが好ましい。 また、 当該加熱処理は、 酸素を含む雰囲気で行うことが好 ましい。 このような処理を行うことによって、 酸化物 2 3 0 13の表面などに吸着している水分およ び水素を除去し、 さらに酸化物 2 3 0 3 , 酸化物 2 3 0 13、 および酸化物 2 7 1中の水分濃度およ び水素濃度を低減させることができる。 加熱処理の温度は、 1 0 0 °〇以上 4 0 0 °〇以下が好ましい。 本実施の形態では、 加熱処理の温度を 2 0 0 °〇とする。
[ 0 3 0 1 ]
ここで、 絶縁膜 2 3 1八は、 図 1 6 8に示すように、 少なくとも酸化物 2 3 0 bに形成された溝 部の内壁、 酸化物 2 4 3の側面の一部、 導電体 2 4 2の側面の一部、 絶縁体 2 7 2の側面の一部、 絶縁体 2 7 3の側面の一部、 および絶縁体 2 8 0の側面の一部と接するように設けられることが好 ましい。 導電体 2 4 2は、 酸化物 2 4 3、 絶縁体 2 7 2、 絶縁体 2 7 3、 および絶縁膜 2 3 1八に 囲まれることで、 以降の工程において導電体 2 4 2の酸化による導電率の低下を抑制することがで きる。 また、 絶縁膜 2 3 1八は、 図 1 6 0に示すように、 少なくとも絶縁体 2 2 4の一部、 酸化物 2 7 1の一部、 および酸化物 2 3 0 13の上面の一部と接するように設けられることが好ましい。 絶 縁体 2 2 4が絶縁体 2 2 6、 および絶縁膜 2 3 1八に覆われる領域を有することで、 絶縁体 2 2 4 に含まれる酸素を、 酸化物 2 7 1を介して効率よく酸化物 2 3 0 13に供給することができる。
[ 0 3 0 2 ]
絶縁膜 2 3 1八の成膜はスパッタリング法、 〇 〇法、
Figure imgf000051_0001
乙〇法、 八乙〇法などを用 いて行うことができる。 絶縁膜 2 3 1八として、 酸素ブロック膜として機能する絶縁膜を成膜する。 本実施の形態では、 酸化アルミニウムを成膜する。 絶縁膜 2 3 1八をスパッタリング法で形成する 場合、 成膜ガスとして、 酸素、 または酸素を含むガスを用いることが好ましい。 また、 絶縁膜 2 3 1八を八乙〇法で形成する場合、 酸化剤として、 酸素、 オゾン、 水など酸素を含む材料を用いるこ とが好ましい。 成膜ガスや酸化剤として酸素を含む材料を用いることで、 絶縁体 2 2 4に酸素を添 加することができる場合がある。 絶縁体 2 2 4に添加された酸素は、 酸化物 2 7 1を介して酸化物 2 3 0 bに供給することができる。
[ 0 3 0 3 ]
次に絶縁膜 2 5 0八を成膜する （図 1 6八乃至図 1 6〇参照） 。 絶縁膜 2 5 0八の成膜前に加熱 処理を行ってもよく、 当該加熱処理は、 減圧下で行い、 大気に暴露することなく、 連続して絶縁膜 2 5〇八を成膜してもよい。 また、 当該加熱処理は、 酸素を含む雰囲気で行うことが好ましい。 こ のような処理を行うことによって、 絶縁膜 2 3 1八の表面などに吸着している水分および水素を除 \¥0 2020/174315 卩（：17132020 /051316 去し、 さらに酸化物 2 3 0 3、 酸化物 2 3 0 13、 酸化物 2 4 3、 および酸化物 2 7 1中の水分濃度 および水素濃度を低減させることができる。 加熱処理の温度は、 1 0 0 °〇以上 4 0 0 °〇以下が好ま しい。
[ 0 3 0 4 ]
絶縁膜 2 5〇八は、 スパッタリング法、 〇 〇法、
Figure imgf000052_0001
法、 乙〇法、 八乙〇法などを用いて 成膜することができる。 また、 絶縁膜 2 5〇八は、 水素原子が低減または除去されたガスを用いた 成膜方法で成膜することが好ましい。 これにより、 絶縁膜 2 5 0八の水素濃度を低減することがで さる。
[ 0 3 0 5 ]
なお、 絶縁体 2 5 0を 2層の積層構造とする場合、 絶縁体 2 5 0の下層となる絶縁膜および絶縁 体 2 5 0の上層となる絶縁膜は、 大気環境にさらさずに連続して成膜することが好ましい。 大気開 放せずに成膜することで、 絶縁体 2 5 0の下層となる絶縁膜、 および絶縁体 2 5 0の上層となる絶 縁膜上に大気環境からの不純物または水分が付着することを防ぐことができ、 絶縁体 2 5 0の下層 となる絶縁膜と絶縁体 2 5 0の上層となる絶縁膜との界面近傍を清浄に保つことができる。
[ 0 3 0 6 ]
ここで、 絶縁膜 2 5 0八を成膜後に、 酸素を含む雰囲気下、 および減圧下にて、 マイクロ波処理 を行ってもよい。 マイクロ波処理を行うことにより、 マイクロ波による電界が絶縁膜 2 5 0八、 酸 化物 2 4 3、 酸化物 2 7 1、 酸化物 2 3 0 13、 酸化物 2 3 0 3などに与えられ、 酸化物 2 4 3、 酸 化物 2 7 1中、 酸化物 2 3 0 13中、 および酸化物 2 3 0 &中の V 0 Hを V。と水素とに分断すること ができる。 この時分断された水素の一部は、 酸素と結合して H 2 0として、 絶縁膜 2 5 0八、 酸化 物 2 4 3、 酸化物 2 7 1、 酸化物 2 3 0 13、 および酸化物 2 3 0 3から除去される場合がある。 ま た、 水素の一部は、 導電体 2 4 2 （導電体 2 4 2 3、 および導電体 2 4 2 13） にゲッタリングされ る場合がある。 このように、 マイクロ波処理を行うことで、 絶縁膜 2 5〇八中、 酸化物 2 4 3、 酸 化物 2 7 1中、 酸化物 2 3 0 13中、 および酸化物 2 3 0 &中の水素濃度を低減することができる。 また、 酸化物 2 3 0 3中、 酸化物 2 3 0 13中、 酸化物 2 7 1中、 および酸化物 2 4 3中の 〇：«を V〇と水素とに分断した後に存在しうる V〇に酸素が供給されることで V。を修復または補填するこ とができる。
[ 0 3 0 7 ]
また、 マイクロ波処理後に減圧状態を保ったままで、 加熱処理を行ってもよい。 このような処理 を行うことで、 絶縁膜 2 5 0八中、 酸化物 2 4 3中、 酸化物 2 7 1中、 酸化物 2 3 0 13中、 および 酸化物 2 3 0 &中の水素を効率よく除去することができる。 また、 水素の一部は、 導電体 2 4 2
（導電体 2 4 2 3、 および導電体 2 4 2 13） にゲッタリングされる場合がある。 または、 マイクロ 波処理後に減圧状態を保ったままで、 加熱処理を行うステップを複数回繰り返して行ってもよい。 加熱処理を繰り返し行うことで、 絶縁膜 2 5〇八中、 酸化物 2 4 3中、 酸化物 2 7 1中、 酸化物 2 3 0 13中、 および酸化物 2 3 0 &中の水素をさらに効率よく除去することができる。 なお、 加熱処 理温度は、 3 0 0 °〇以上 5 0 0 °〇以下とすることが好ましい。
[ 0 3 0 8 ]
また、 マイクロ波処理を行うことにより、 絶縁膜 2 5 0八の膜質を改質することで、 水素、 水、 不純物等の拡散を抑制することができる。 従って、 導電体 2 6 0となる導電膜の成膜などの後工程、 または熱処理などの後処理により、 絶縁体 2 5 0を介して、 水素、 水、 不純物等が、 酸化物 2 3 0 \¥0 2020/174315 卩（：17132020 /051316
13、 酸化物 2 3 0 3などへ拡散することを抑制することができる。
[ 0 3 0 9 ]
次に、 導電膜 2 6〇八、 導電膜 2 6 0 3を順に成膜する （図 1 6八乃至図 1 6〇参照。 ） 。 導電 膜 2 6〇八および導電膜 2 6 0 8の成膜は、 スパッタリング法、 〇 〇法、
Figure imgf000053_0001
乙〇法、 八乙〇法などを用いて行うことができる。 本実施の形態では、 八乙〇法を用いて、 導電膜 2 6 0八 を成膜し、 〇 〇法を用いて導電膜 2 6 0 3を成膜する。
[ 0 3 1 0 ]
次に、 処理によって、 絶縁膜 2 3 1八、 絶縁膜 2 5 0八、 導電膜 2 6 0八、 および導電膜 2 6 0 6を絶縁体 2 8 0が露出するまで研磨することによって、 絶縁体 2 3 1、 絶縁体 2 5 0、 お よび導電体 2 6 0 （導電体 2 6 0 3、 および導電体 2 6 0 13） を形成する （図 1 7八乃至図 1 7〇 参照。 ） 。 これにより、 絶縁体 2 3 1は、 酸化物 2 3 0 bに達する開口および酸化物 2 3 0 bの溝 部の内壁 （側壁、 および底面） を覆うように配置される。 また、 絶縁体 2 5 0は、 絶縁体 2 3 1を 介して、 上記開口および上記溝部の内壁を覆うように配置される。 また、 導電体 2 6 0は、 絶縁体 2 3 1、 および絶縁体 2 5 0を介して、 上記開口および上記溝部を埋め込むように配置される。
[ 0 3 1 1 ]
次に、 加熱処理を行ってもよい。 本実施の形態では、 窒素雰囲気にて 4 0 0 °〇の温度で 1時間の 処理を行う。 該加熱処理によって、 絶縁体 2 5 0および絶縁体 2 8 0中の水分濃度および水素濃度 を低減させることができる。 なお、 上記加熱処理後、 大気に曝すことなく連続して、 絶縁体 2 8 2 の成膜を行ってもよい。
[ 0 3 1 2 ]
次に、 絶縁体 2 3 1上、 絶縁体 2 5 0上、 導電体 2 6 0上、 および絶縁体 2 8 0上に、 絶縁体 2 8 2を形成する （図 1 8 3乃至図 1 8〇参照。 ） 。 絶縁体 2 8 2の成膜は、 スパッタリング法、 匚 〇法、 法、 乙〇法、 八乙〇法などを用いて行うことができる。 絶縁体 2 8 2としては、 例えば、 スパッタリング法によって、 酸化アルミニウムを成膜することが好ましい。 絶縁体 2 8 2 として酸化アルミニウムを用いることで、 絶縁体 2 8 0、 絶縁体 2 5 0、 酸化物 2 4 3、 酸化物 2 7 1、 酸化物 2 3 0 13、 酸化物 2 3 0 3などに含まれる水素の一部を捕獲、 および固着する （ゲッ タリングともいう） 場合がある。 また、 スパッタリング法を用いて、 酸素を含む雰囲気で絶縁体 2 8 2の成膜を行うことで、 成膜しながら、 絶縁体 2 8 0に酸素を添加することができる。 このとき、 基板加熱を行いながら、 絶縁体 2 8 2を成膜することが好ましい。 また、 導電体 2 6 0の上面に接 して、 絶縁体 2 8 2を形成することで、 この後の加熱処理において、 絶縁体 2 8 0が有する酸素が 導電体 2 6 0へ吸収されることを抑制することができるので好ましい。
[ 0 3 1 3 ]
次に、 絶縁体 2 8 2上に絶縁体 2 8 3を成膜する （図 1 8 3乃至図 1 8〇参照。 ） 。 絶縁体 2 8 3の成膜は、 スパッタリング法、 〇 〇法、
Figure imgf000053_0002
法、 乙〇法、 八乙〇法などを用いて行うこと ができる。 絶縁体 2 8 3として、 窒化シリコン、 または窒化酸化シリコンを成膜することが好まし い。 また、 絶縁体 2 8 3は、 多層としてもよい。 例えば、 スパッタリング法を用いて、 窒化シリコ ンを成膜し、 当該窒化シリコン上に、 〇 〇法を用いて窒化シリコンを成膜してもよい。
[ 0 3 1 4 ]
次に、 加熱処理を行ってもよい。 本実施の形態では、 窒素雰囲気にて 4 0 0 °〇の温度で 1時間の 処理を行う。 当該加熱処理によって、 絶縁体 2 8 2の成膜によって添加された酸素を絶縁体 2 8 0 \¥02020/174315 卩（：17132020/051316 へ拡散させ、 さらに絶縁体 2 3 1を介して、 酸化物 2 3 0 3、 および酸化物 2 3 0 13へ供給するこ とができる。 なお、 当該加熱処理は、 絶縁体 2 8 3の成膜後に限らず、 絶縁体 2 8 2の成膜後に行 つてもよい。
[ 0 3 1 5 ]
次に絶縁体 2 8 3上に、 絶縁体 2 8 4を成膜してもよい。 絶縁体 2 8 4の成膜は、 スパッタリン グ法、 〇 〇法、
Figure imgf000054_0001
法、 乙〇法、 八乙〇法などを用いて行うことができる。 絶縁体 2 8 4と しては、 例えば、 スパッタリング法によって、 窒化シリコンを成膜することが好ましい。 また、 絶 縁体 2 8 4として、 酸化シリコン膜、 酸化窒化シリコン膜、 窒化酸化シリコン膜などを用いること もできる。
[ 0 3 1 6 ]
次に、 絶縁体 2 4 5 （絶縁体 2 4 5 3、 および絶縁体 2 4 5 13） 、 絶縁体 2 7 2、 絶縁体 2 7 3、 絶縁体 2 8 0、 絶縁体 2 8 2、 絶縁体 2 8 3、 および絶縁体 2 8 4に、 導電体 2 4 2 3および導電 体 2 4 2 13に達する開口を形成する。 当該開口の形成は、 リソグラフイー法を用いて行えばよい。
[ 0 3 1 7 ]
次に、 絶縁体 2 4 1 （絶縁体 2 4 1 3 , および絶縁体 2 4 1 13） となる絶縁膜を成膜し、 当該絶 縁膜を異方性エッチングして絶縁体 2 4 1を形成する （図 1 9八乃至図 1 9〇参照。 ） 。 当該絶縁 膜の成膜は、 スパッタリング法、 〇 〇法、
Figure imgf000054_0002
法、 乙〇法、 八乙〇法などを用いて行うこと ができる。 当該絶縁膜としては、 酸素の透過を抑制する機能を有する絶縁膜を用いることが好まし い。 例えば、 八乙〇法 （特に、
Figure imgf000054_0003
を用いて、 窒化シリコン、 または酸化アルミニウム を成膜することが好ましい。 窒化シリコンは水素に対するブロッキング性が高いので好ましい 方、 酸化アルミニウムは、 酸素に対するブロッキング性に優れている。 このため、 デバイスの求め る性能に合わせて適宜選択することができる。
[ 0 3 1 8 ]
また、 絶縁体 2 4 1 となる絶縁膜の異方性エッチングとしては、 例えばドライエッチング法など を用いればよい。 開口の側壁部に絶縁体 2 4 1を設けることで、 外方からの酸素の透過を抑制し、 次に形成する導電体 2 4 0 &および導電体 2 4 0 13の酸化を防止することができる。 また、 導電体 2 4 0 3および導電体 2 4 0 13から、 水、 水素などの不純物が外部に拡散することを防ぐことがで さる。
[ 0 3 1 9 ]
次に、 導電体 2 4 0 &および導電体 2 4 0 13となる導電膜を成膜する。 当該導電膜は、 水、 水素 など不純物の透過を抑制する機能を有する導電体を含む積層構造とすることが望ましい。 たとえば、 窒化タンタル、 窒化チタンなどと、 タングステン、 モリブデン、 銅など、 との積層とすることがで きる。 当該導電膜の成膜は、 スパッタリング法、 〇 〇法、
Figure imgf000054_0004
乙〇法、 八乙〇法などを 用いて行うことができる。
[ 0 3 2 0 ]
次に、 処理を行うことで、 導電体 2 4 0 3および導電体 2 4 0 13となる導電膜の一部を除 去し、 絶縁体 2 8 4を露出する。 その結果、 上記開口のみに、 当該導電膜が残存することで上面が 平坦な導電体 2 4 0 3および導電体 2 4 0 13を形成することができる （図 1 9八乃至図 1 9〇参 照。 ） 。 なお、
Figure imgf000054_0005
処理により、 絶縁体 2 8 4の一部が除去される場合がある。
[ 0 3 2 1 ] \¥02020/174315 卩（：17132020/051316 次に、 導電体 2 4 6となる導電膜を成膜する。 当該導電膜の成膜は、 スパッタリング法、 〇 〇
Figure imgf000055_0001
乙〇法、 八乙〇法などを用いて行うことができる。
[ 0 3 2 2 ]
次に、 導電体 2 4 6となる導電膜をリソグラフイー法によって加工し、 導電体 2 4 0 3の上面と 接する導電体 2 4 6 3、 および導電体 2 4 0 13の上面と接する導電体 2 4 6 13を形成する （図 1八 乃至図 1〇参照。 ） 。 このとき、 導電体 2 4 6 3および導電体 2 4 6 13と、 絶縁体 2 8 4とが重な らない領域の絶縁体 2 8 4が除去されることがある。
[ 0 3 2 3 ]
次に、 導電体 2 4 6上、 および絶縁体 2 8 4上に、 絶縁体 2 8 6を成膜する （図 1八乃至図 1〇 参照） 。 絶縁体 2 8 6の成膜は、 スパッタリング法、 〇 〇法、
Figure imgf000055_0002
法、 乙〇法、 八乙〇法な どを用いて行うことができる。 また、 絶縁体 2 8 6は、 多層としてもよい。 例えば、 スパッタリン グ法を用いて、 窒化シリコンを成膜し、 当該窒化シリコン上に、 匚 〇法を用いて窒化シリコンを 成膜してもよい。
[ 0 3 2 4 ]
以上により、 図 1八乃至図 1〇に示すトランジスタ 2 0 0を有する半導体装置を作製することが できる。 図 6八乃至図 1 9八、 図 6 8乃至図 1 9 8、 図 6（3乃至図 1 9（3、 および図 6〇乃至図 1 9 0に示すように、 本実施の形態に示す半導体装置の作製方法を用いることで、 トランジスタ 2 0 0を作製することができる。
[ 0 3 2 5 ]
＜半導体装置の応用例＞
以下では、 図 2 0八および図 2 0 3を用いて、 先の＜半導体装置の構成例＞および先の＜半導体 装置の変形例＞で示したものとは異なる、 本発明の一態様に係る トランジスタ 2 0 0を有する半導 体装置の一例について説明する。 なお、 図 2 0八および図 2 0 8に示す半導体装置において、 くく 半導体装置の変形例 2＞＞に示した半導体装置 （図 5八乃至図 5 0参照。 ） を構成する構造と同機 能を有する構造には、 同符号を付記する。 なお、 本項目において、 トランジスタ 2 0 0の構成材料 については＜半導体装置の構成例＞および＜半導体装置の変形例＞で詳細に説明した材料を用いる ことができる。
[ 0 3 2 6 ]
図 2 0八および図 2 0 8に、 複数のトランジスタ 2 0 0 _ 1乃至トランジスタ 2 0 0 _ 11を、 絶 縁体 2 8 3と絶縁体 2 1 1で、 包括して封止した構成について示す。 なお、 図 2 0八および図 2 0 8において、 トランジスタ 2 0 0 _ 1乃至トランジスタ 2 0 0 _ 11は、 チャネル長方向に並んでい るように見えるが、 これにかぎられるものではない。 トランジスタ 2 0 0 _ 1乃至トランジスタ 2 0 0 _ 11は、 チャネル幅方向に並んでいてもよいし、 マトリクス状に配置されていてもよい。 また、 設計に応じて、 規則性を持たずに配置されていてもよい。
[ 0 3 2 7 ]
図 2 0八に示すように、 複数のトランジスタ 2 0 0—1乃至トランジスタ 2 0 0— 11の外側にお いて、 絶縁体 2 8 3と絶縁体 2 1 1が接する部分 （以下、 封止部 2 6 5と呼ぶ場合がある。 ） が形 成されている。 封止部 2 6 5は、 複数のトランジスタ 2 0 0—1乃至トランジスタ 2 0 0 _ 11を囲 むように形成されている。 このような構造にすることで、 複数のトランジスタ 2 0 0 _ 1乃至トラ ンジスタ 2 0 0 _ 11を絶縁体 2 8 3と絶縁体 2 1 1で包み込むことができる。 よって封止部 2 6 5 に囲まれたトランジスタ群が、 基板上に複数設けられることになる。
[0328]
また、 封止部 265に重ねてダイシングライン （スクライブライン、 分断ライン、 又は切断ライ ンと呼ぶ場合がある） を設けてもよい。 上記基板はダイシングラインにおいて分断されるので、 封 止部 265に囲まれたトランジスタ群が 1チップとして取り出されることになる。
[0329]
また、 図 20 Aでは、 複数のトランジスタ 200_1乃至トランジスタ 200_nを一つの封止 部 265で囲む例について示したが、 これに限られるものではない。 図 20 Bに示すように、 複数 のトランジスタ 200_1乃至トランジスタ 200_nを複数の封止部で囲む構成にしてもよい。 図 20 Bでは、 複数のトランジスタ 200_1乃至トランジスタ 200_nを封止部 265 aで囲 み、 さらに外側の封止部 265 bでも囲む構成にしている。
[0330]
このように、 複数の封止部で複数のトランジスタ 200_1乃至トランジスタ 200_nを囲む 構成にすることで、 絶縁体 283と絶縁体 2 1 2が接する部分が増えるので、 絶縁体 283と絶縁 体 2 1 2の密着性をより向上させることができる。 これにより、 より確実に複数のトランジスタ 2 00_1乃至トランジスタ 200_nを封止することができる。
[0331 ]
この場合、 封止部 265 aまたは封止部 265 bに重ねてダイシングラインを設けてもよいし、 封止部 265 aと封止部 265 bの間にダイシングラインを設けてもよい。
[0332]
本発明の一態様により、 オン電流が大きい半導体装置を提供することができる。 また、 本発明の 一態様により、 トランジスタ特性のばらつきが少ない半導体装置を提供することができる。 また、 本発明の一態様により、 信頼性が良好な半導体装置を提供することができる。 また、 本発明の一態 様により、 良好な電気特性を有する半導体装置を提供することができる。 また、 本発明の一態様に より、 微細化または高集積化が可能な半導体装置を提供することができる。 また、 本発明の一態様 により、 低消費電力の半導体装置を提供することができる。
[0333]
以上、 本実施の形態に示す構成、 方法などは、 他の実施の形態に示す構成、 方法などと適宜組み 合わせて用いることができる。
[0334]
（実施の形態 2）
本実施の形態では、 半導体装置の一形態を、 図 21乃至図 26を用いて説明する。
[0335]
[記憶装置 1 ]
本発明の一態様に係る半導体装置 （記憶装置） の一例を図 21に示す。 本発明の一態様の半導体 装置は、 トランジスタ 200はトランジスタ 300の上方に設けられ、 容量素子 1 00はトランジ スタ 300、 およびトランジスタ 200の上方に設けられている。 なお、 トランジスタ 200とし て、 先の実施の形態で説明したトランジスタ 200を用いることができる。
[0336]
トランジスタ 200は、 酸化物半導体を有する半導体層にチャネルが形成されるトランジスタで ある。 トランジスタ 2 0 0は、 オフ電流が小さいため、 これを記憶装置に用いることにより長期に わたり記憶内容を保持することが可能である。 つまり、 リフレッシュ動作を必要としない、 あるい は、 リフレッシュ動作の頻度が極めて少ないため、 記憶装置の消費電力を十分に低減することがで さる。
[ 0 3 3 7 ]
図 2 1に示す半導体装置において、 配線 1 0 0 1はトランジスタ 3 0 0のソースと電気的に接続 され、 配線 1 0 0 2はトランジスタ 3 0 0のドレインと電気的に接続されている。 また、 配線 1 0 0 3はトランジスタ 2 0 0のソースおよびドレインの一方と電気的に接続され、 配線 1 0 0 4は卜 ランジスタ 2 0 0の第 1のゲートと電気的に接続され、 配線 1 0 0 6はトランジスタ 2 0 0の第 2 のゲートと電気的に接続されている。 そして、 トランジスタ 3 0 0のゲート、 およびトランジスタ 2 0 0のソースおよびドレインの他方は、 容量素子 1 0 0の電極の一方と電気的に接続され、 配線 1 0 0 5は容量素子 1 0 0の電極の他方と電気的に接続されている。
[ 0 3 3 8 ]
また、 図 2 1に示す記憶装置は、 マトリクス状に配置することで、 メモリセルアレイを構成する ことができる。
[ 0 3 3 9 ]
<トランジスタ 3 0 0 >
トランジスタ 3 0 0は、 基板 3 1 1上に設けられ、 ゲートとして機能する導電体 3 1 6、 ゲート 絶縁体として機能する絶縁体 3 1 5、 基板 3 1 1の一部からなる半導体領域 3 1 3、 およびソース 領域またはドレイン領域として機能する低抵抗領域 3 1 4 a、 および低抵抗領域 3 1 4 bを有する。 トランジスタ 3 0 0は、 pチャネル型、 あるいは nチャネル型のいずれでもよい。
[ 0 3 4 0 ]
ここで、 図 2 1に示すトランジスタ 3 0 0はチャネルが形成される半導体領域 3 1 3 （基板 3 1 1の一部） が凸形状を有する。 また、 半導体領域 3 1 3の側面および上面を、 絶縁体 3 1 5を介し て、 導電体 3 1 6が覆うように設けられている。 なお、 導電体 3 1 6は仕事関数を調整する材料を 用いてもよい。 このようなトランジスタ 3 0 0は半導体基板の凸部を利用していることから F I N 型トランジスタとも呼ばれる。 なお、 凸部の上部に接して、 凸部を形成するためのマスクとして機 能する絶縁体を有していてもよい。 また、 ここでは半導体基板の一部を加工して凸部を形成する場 合を示したが、 S O I基板を加工して凸形状を有する半導体膜を形成してもよい。
[ 0 3 4 1 ]
なお、 図 2 1に示すトランジスタ 3 0 0は一例であり、 その構造に限定されず、 回路構成や駆動 方法に応じて適切なトランジスタを用いればよい。
[ 0 3 4 2 ]
<容量素子 1〇〇 >
容量素子 1 0〇は、 トランジスタ 2 0 0の上方に設けられる。 容量素子 1 0 0は、 第 1の電極と して機能する導電体 1 1 0と、 第 2の電極として機能する導電体 1 2 0、 および誘電体として機能 する絶縁体 1 3 0とを有する。 ここで、 絶縁体 1 3 0は、 上記実施の形態に示す絶縁体 2 8 6とし て用いることができる絶縁体を用いることが好ましい。
[ 0 3 4 3 ]
また、 例えば、 導電体 2 4 6上に設けた導電体 1 1 2と、 導電体 1 1 0は、 同時に形成すること \¥02020/174315 卩（：17132020/051316 ができる。 なお、 導電体 1 1 2は、 容量素子 1 0 0、 トランジスタ 2 0 0、 またはトランジスタ 3 0 0と電気的に接続するプラグ、 または配線としての機能を有する。
[ 0 3 4 4 ]
図 2 1では、 導電体 1 1 2、 および導電体 1 1 0は単層構造を示したが、 当該構成に限定されず、 2層以上の積層構造でもよい。 例えば、 バリア性を有する導電体と導電性が高い導電体との間に、 バリア性を有する導電体、 および導電性が高い導電体に対して密着性が高レヽ導電体を形成してもよ い。
[ 0 3 4 5 ]
また、 絶縁体 1 3 0は、 例えば、 酸化シリコン、 酸化窒化シリコン、 窒化酸化シリコン、 窒化シ リコン、 酸化アルミニウム、 酸化窒化アルミニウム、 窒化酸化アルミニウム、 窒化アルミニウム、 酸化ハフニウム、 酸化窒化ハフニウム、 窒化酸化ハフニウム、 窒化ハフニウムなどを用いればよく、 積層または単層で設けることができる。
[ 0 3 4 6 ]
例えば、 絶縁体 1 3 0には、 酸化窒化シリコンなどの絶縁耐力が大きい材料と、 高誘電率 （11 1 一 ） 材料との積層構造を用いることが好ましい。 当該構成により、 容量素子 1 0 0は、 高誘 電率 （11 1 § 11一1〇 の絶縁体を有することで、 十分な容量を確保でき、 絶縁耐力が大きい絶縁体 を有することで、 絶縁耐力が向上し、 容量素子 1 0 0の静電破壊を抑制することができる。
[ 0 3 4 7 ]
なお、 高誘電率 （11 1
Figure imgf000058_0001
一 1〇 材料 （高い比誘電率の材料） の絶縁体としては、 酸化ガリウム、 酸化ハフニウム、 酸化ジルコニウム、 アルミニウムおよびハフニウムを有する酸化物、 アルミニウ ムおよびハフニウムを有する酸化窒化物、 シリコンおよびハフニウムを有する酸化物、 シリコンお よびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
[ 0 3 4 8 ]
一方、 絶縁耐力が大きい材料 （低い比誘電率の材料） としては、 酸化シリコン、 酸化窒化シリコ ン、 窒化酸化シリコン、 窒化シリコン、 フッ素を添加した酸化シリコン、 炭素を添加した酸化シリ コン、 炭素および窒素を添加した酸化シリコン、 空孔を有する酸化シリコンまたは樹脂などがある。
[ 0 3 4 9 ]
＜配線層＞
各構造体の間には、 層間膜、 配線、 およびプラグ等が設けられた配線層が設けられていてもよい。 また、 配線層は、 設計に応じて複数層設けることができる。 ここで、 プラグまたは配線としての機 能を有する導電体は、 複数の構造をまとめて同一の符号を付与する場合がある。 また、 本明細書等 において、 配線と、 配線と電気的に接続するプラグとが一体物であってもよい。 すなわち、 導電体 の一部が配線として機能する場合、 および導電体の一部がプラグとして機能する場合もある。
[ 0 3 5 0 ]
例えば、 トランジスタ 3 0 0上には、 層間膜として、 絶縁体 3 2 0、 絶縁体 3 2 2、 絶縁体 3 2 4、 および絶縁体 3 2 6が順に積層して設けられている。 また、 絶縁体 3 2 0、 絶縁体 3 2 2、 絶 縁体 3 2 4、 および絶縁体 3 2 6には容量素子 1 0 0、 またはトランジスタ 2 0 0と電気的に接続 する導電体 3 2 8、 および導電体 3 3 0等が埋め込まれている。 なお、 導電体 3 2 8、 および導電 体 3 3 0はプラグ、 または配線として機能する。
[ 0 3 5 1 ] \¥02020/174315 卩（：17132020/051316 また、 層間膜として機能する絶縁体は、 その下方の凹凸形状を被覆する平坦化膜として機能して もよい。 例えば、 絶縁体 3 2 2の上面は、 平坦性を高めるために化学機械研磨 （0 ?） 法等を用 Vヽた平坦化処理により平坦化されていてもよい。
[ 0 3 5 2 ]
絶縁体 3 2 6、 および導電体 3 3 0上に、 配線層を設けてもよい。 例えば、 図 2 1において、 絶 縁体 3 5 0、 絶縁体 3 5 2、 及び絶縁体 3 5 4が順に積層して設けられている。 また、 絶縁体 3 5 0、 絶縁体 3 5 2、 及び絶縁体 3 5 4には、 導電体 3 5 6が形成されている。 導電体 3 5 6は、 プ ラグ、 または配線として機能する。
[ 0 3 5 3 ]
同様に、 絶縁体 2 1 0、 絶縁体 2 1 1、 絶縁体 2 1 2、 絶縁体 2 1 4、 および絶縁体 2 1 6には、 導電体 2 1 8、 及びトランジスタ 2 0 0を構成する導電体 （導電体 2 0 5） 等が埋め込まれている。 なお、 導電体 2 1 8は、 容量素子 1 0 0、 またはトランジスタ 3 0 0と電気的に接続するプラグ、 または配線としての機能を有する。 さらに、 導電体 1 2 0、 および絶縁体 1 3 0上には、 絶縁体 1 5 0が設けられている。
[ 0 3 5 4 ]
ここで、 上記実施の形態に示す絶縁体 2 4 1 と同様に、 プラグとして機能する導電体 2 1 8の側 面に接して絶縁体 2 1 7が設けられる。 絶縁体 2 1 7は、 絶縁体 2 1 0、 絶縁体 2 1 1、 絶縁体 2 1 2、 絶縁体 2 1 4、 および絶縁体 2 1 6に形成された開口の内壁に接して設けられている。 つま り、 絶縁体 2 1 7は、 導電体 2 1 8と、 絶縁体 2 1 0、 絶縁体 2 1 1、 絶縁体 2 1 2、 絶縁体 2 1 4、 および絶縁体 2 1 6と、 の間に設けられている。 なお、 導電体 2 0 5は導電体 2 1 8と並行し て形成することができるので、 導電体 2 0 5の側面に接して絶縁体 2 1 7が形成される場合もある。
[ 0 3 5 5 ]
絶縁体 2 1 7としては、 例えば、 窒化シリコン、 酸化アルミニウム、 または窒化酸化シリコンな どの絶縁体を用いればよい。 絶縁体 2 1 7は、 絶縁体 2 1 1、 絶縁体 2 1 2、 絶縁体 2 1 4、 およ び絶縁体 2 2 2に接して設けられるので、 絶縁体 2 1 0または絶縁体 2 1 6などから水または水素 などの不純物が、 導電体 2 1 8を通じて酸化物 2 3 0に混入するのを抑制することができる。 特に、 窒化シリコンは水素に対するブロッキング性が高いので好適である。 また、 絶縁体 2 1 0または絶 縁体 2 1 6に含まれる酸素が導電体 2 1 8に吸収されるのを防ぐことができる。
[ 0 3 5 6 ]
絶縁体 2 1 7は、 絶縁体 2 4 1 と同様の方法で形成することができる。 例えば、
Figure imgf000059_0001
法を 用いて、 窒化シリコンを成膜し、 異方性エッチングを用いて導電体 3 5 6に達する開口を形成すれ ばよい。
[ 0 3 5 7 ]
層間膜として用いることができる絶縁体としては、 絶縁性を有する酸化物、 窒化物、 酸化窒化物、 窒化酸化物、 金属酸化物、 金属酸化窒化物、 金属窒化酸化物などがある。
[ 0 3 5 8 ]
例えば、 層間膜として機能する絶縁体には、 比誘電率が低い材料を用いることで、 配線間に生じ る寄生容量を低減することができる。 したがって、 絶縁体の機能に応じて、 材料を選択するとよい。
[ 0 3 5 9 ]
例えば、 絶縁体 1 5 0、 絶縁体 2 1 0、 絶縁体 3 5 2、 および絶縁体 3 5 4等には、 比誘電率の \¥0 2020/174315 卩（：17132020 /051316 低い絶縁体を用いることが好ましい。 例えば、 当該絶縁体は、 窒化酸化シリコン、 窒化シリコン、 フッ素を添加した酸化シリコン、 炭素を添加した酸化シリコン、 炭素および窒素を添加した酸化シ リコン、 空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。 または、 当該絶縁体 は、 酸化シリコン、 酸化窒化シリコン、 窒化酸化シリコン、 窒化シリコン、 フッ素を添加した酸化 シリコン、 炭素を添加した酸化シリコン、 炭素および窒素を添加した酸化シリコンまたは空孔を有 する酸化シリコンと、 樹脂との積層構造を有することが好ましい。 酸化シリコンおよび酸化窒化シ リコンは、 熱的に安定であるため、 樹脂と組み合わせることで、 熱的に安定かつ比誘電率の低い積 層構造とすることができる。 樹脂としては、 例えば、 ポリエステル、 ポリオレフィン、 ポリアミ ド （ナイロン、 アラミ ドなど） 、 ポリイミ ド、 ポリカーボネートまたはアクリルなどがある。
[ 0 3 6 0 ]
また、 酸化物半導体を用いたトランジスタは、 水素などの不純物および酸素の透過を抑制する機 能を有する絶縁体で囲うことによって、 トランジスタの電気特性を安定にすることができる。 従っ て、 絶縁体 2 1 4、 絶縁体 2 1 1、 絶縁体 2 1 2および絶縁体 3 5 0等には、 水素などの不純物お よび酸素の透過を抑制する機能を有する絶縁体を用レ、ればよい。
[ 0 3 6 1 ]
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、 例えば、 ホウ素、 炭素、 窒素、 酸素、 フッ素、 マグネシウム、 アルミニウム、 シリコン、 リン、 塩素、 アルゴン、 ガ リウム、 ゲルマニウム、 イットリウム、 ジルコニウム、 ランタン、 ネオジム、 ハフニウムまたは夕 ンタルを含む絶縁体を、 単層で、 または積層で用いればよい。 具体的には、 水素などの不純物およ び酸素の透過を抑制する機能を有する絶縁体として、 酸化アルミニウム、 酸化マグネシウム、 酸化 ガリウム、 酸化ゲルマニウム、 酸化イットリウム、 酸化ジルコニウム、 酸化ランタン、 酸化ネオジ ム、 酸化ハフニウムまたは酸化タンタルなどの金属酸化物、 窒化酸化シリコンまたは窒化シリコン などを用いることができる。
[ 0 3 6 2 ]
配線、 プラグに用いることができる導電体としては、 アルミニウム、 クロム、 銅、 銀、 金、 白金、 タンタル、 ニッケル、 チタン、 モリブデン、 タングステン、 ハフニウム、 バナジウム、 ニオブ、 マ ンガン、 マグネシウム、 ジルコニウム、 ベリ リウム、 インジウム、 ルテニウムなどから選ばれた金 属元素を 1種以上含む材料を用いることができる。 また、 リン等の不純物元素を含有させた多結晶 シリコンに代表される、 電気伝導度が高い半導体、 ニッケルシリサイ ドなどのシリサイ ドを用いて ち上い。
[ 0 3 6 3 ]
例えば、 導電体 3 2 8、 導電体 3 3 0、 導電体 3 5 6、 導電体 2 1 8、 および導電体 1 1 2等と しては、 上記の材料で形成される金属材料、 合金材料、 金属窒化物材料、 または金属酸化物材料な どの導電性材料を、 単層または積層して用いることができる。 耐熱性と導電性を両立するタングス テンやモリブデンなどの高融点材料を用いることが好ましく、 タングステンを用いることが好まし い。 または、 アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。 低抵抗導電性 材料を用いることで配線抵抗を低くすることができる。
[ 0 3 6 4 ]
＜酸化物半導体が設けられた層の配線、 またはブラグ＞
なお、 トランジスタ 2 0 0に、 酸化物半導体を用いる場合、 酸化物半導体の近傍に過剰酸素領域 \¥02020/174315 卩（：17132020/051316 を有する絶縁体を設けることがある。 その場合、 該過剰酸素領域を有する絶縁体と、 該過剰酸素領 域を有する絶縁体に設ける導電体との間に、 バリア性を有する絶縁体を設けることが好ましい。
[ 0 3 6 5 ]
例えば、 図 2 1では、 過剰酸素を有する絶縁体 2 2 4および絶縁体 2 8 0と、 導電体 2 4 0との 間に、 絶縁体 2 4 1を設けるとよい。 絶縁体 2 4 1 と、 絶縁体 2 2 2、 絶縁体 2 7 2、 絶縁体 2 7
3、 絶縁体 2 8 2、 絶縁体 2 8 3、 および絶縁体 2 8 4とが接して設けられることで、 絶縁体 2 2
4、 およびトランジスタ 2 0 0は、 バリア性を有する絶縁体により、 封止する構造とすることがで さる。
[ 0 3 6 6 ]
つまり、 絶縁体 2 4 1を設けることで、 絶縁体 2 2 4および絶縁体 2 8 0が有する過剰酸素が、 導電体 2 4 0に吸収されることを抑制することができる。 また、 絶縁体 2 4 1を有することで、 不 純物である水素が、 導電体 2 4 0を介して、 トランジスタ 2 0 0へ拡散することを抑制することが できる。
[ 0 3 6 7 ]
なお、 絶縁体 2 4 1 としては、 水または水素などの不純物、 および酸素の拡散を抑制する機能を 有する絶縁性材料を用いるとよい。 例えば、 窒化シリコン、 窒化酸化シリコン、 酸化アルミニウム または酸化ハフニウムなどを用いることが好ましい。 特に、 窒化シリコンは水素に対するブロッキ ング性が高いため好ましい。 また、 他にも、 例えば、 酸化マグネシウム、 酸化ガリウム、 酸化ゲル マニウム、 酸化イッ トリウム、 酸化ジルコニウム、 酸化ランタン、 酸化ネオジムまたは酸化タンタ ルなどの金属酉爱化物などを用いることができる。
[ 0 3 6 8 ]
また、 上記実施の形態と同様に、 トランジスタ 2 0 0は、 絶縁体 2 1 1、 絶縁体 2 1 2、 絶縁体 2 1 4、 絶縁体 2 8 7、 絶縁体 2 8 2、 絶縁体 2 8 3、 および絶縁体 2 8 4で封止されることが好 ましい。 このような構成とすることで、 絶縁体 2 7 4、 絶縁体 1 5 0などに含まれる水素が絶縁体 2 8 0などに混入するのを低減することができる。
[ 0 3 6 9 ]
ここで、 絶縁体 2 8 4、 絶縁体 2 8 3、 および絶縁体 2 8 2には導電体 2 4 0が、 絶縁体 2 1 4、 絶縁体 2 1 2、 および絶縁体 2 1 1には導電体 2 1 8が貫通しているが、 上記の通り、 絶縁体 2 4 1が導電体 2 4 0に接して設けられ、 絶縁体 2 1 7が導電体 2 1 8に接して設けられている。 これ により、 導電体 2 4 0および導電体 2 1 8を介して、 絶縁体 2 1 1、 絶縁体 2 1 2、 絶縁体 2 1 4、 絶縁体 2 8 7、 絶縁体 2 8 2、 絶縁体 2 8 3、 および絶縁体 2 8 4の内側に混入する水素を低減す ることができる。 このようにして、 絶縁体 2 1 1、 絶縁体 2 1 2、 絶縁体 2 1 4、 絶縁体 2 8 7、 絶縁体 2 8 2、 絶縁体 2 8 3、 絶縁体 2 8 4、 絶縁体 2 4 1、 および絶縁体 2 1 7でトランジスタ 2 0 0をより確実に封止し、 絶縁体 2 7 4等に含まれる水素などの不純物が外側から混入するのを 低減することができる。
[ 0 3 7 0 ]
また、 絶縁体 2 1 6、 絶縁体 2 2 4、 絶縁体 2 8 0、 絶縁体 2 5 0、 および絶縁体 2 7 4は、 先 の実施の形態に示すように、 水素原子が低減または除去されたガスを用いた成膜方法で形成される ことが好ましい。 これにより、 絶縁体 2 1 6、 絶縁体 2 2 4、 絶縁体 2 8 0、 絶縁体 2 5 0、 およ び絶縁体 2 7 4の水素濃度を低減することができる。 \¥0 2020/174315 卩（：17132020/051316
[ 0 3 7 1 ]
このようにして、 トランジスタ 2 0 0近傍のシリコン系絶縁膜の水素濃度を低減し、 酸化物 2 3 0の水素濃度を低減することができる。
[ 0 3 7 2 ]
＜ダイシングライン＞
以下では、 大面積基板を半導体素子ごとに分断することによって、 複数の半導体装置をチップ状 で取り出す場合に設けられるダイシングライン （スクライブライン、 分断ライン、 又は切断ライン と呼ぶ場合がある） について説明する。 分断方法としては、 例えば、 まず、 基板に半導体素子を分 断するための溝 （ダイシングライン） を形成した後、 ダイシングラインにおいて切断し、 複数の半 導体装置に分断 （分割） する場合がある。
[ 0 3 7 3 ]
ここで、 例えば、 図 2 1に示すように、 絶縁体 2 8 3と、 絶縁体 2 1 1とが接する領域がダイシ ングラインと重なるように設計することが好ましい。 つまり、 複数のトランジスタ 2 0 0を有する メモリセルの外縁に設けられるダイシングラインとなる領域近傍において、 絶縁体 2 8 2、 絶縁体 2 8 0、 絶縁体 2 7 3、 絶縁体 2 7 2、 絶縁体 2 2 4、 絶縁体 2 2 2、 絶縁体 2 1 6、 絶縁体 2 1 4、 および絶縁体 2 1 2に開口を設ける。
[ 0 3 7 4 ]
つまり、 上記絶縁体 2 8 2、 絶縁体 2 8 0、 絶縁体 2 7 3、 絶縁体 2 7 2、 絶縁体 2 2 4、 絶縁 体 2 2 2、 絶縁体 2 1 6、 絶縁体 2 1 4、 および絶縁体 2 1 2に設けた開口において、 絶縁体 2 1 1と、 絶縁体 2 8 3とが接する。 また、 絶縁体 2 8 2、 絶縁体 2 8 0、 絶縁体 2 7 3、 絶縁体 2 7 2、 絶縁体 2 2 4、 絶縁体 2 2 2、 絶縁体 2 1 6、 および絶縁体 2 1 4に開口を設け、 絶縁体 2 1 2と絶縁体 2 8 3が接する構成にしてもよい。 例えば、 このとき、 絶縁体 2 1 2と、 絶縁体 2 8 3 とを同材料及び同方法を用いて形成してもよい。 絶縁体 2 1 2、 および絶縁体 2 8 3を、 同材料、 および同方法で設けることで、 密着性を高めることができる。 例えば、 窒化シリコンを用いること が好ましい。
[ 0 3 7 5 ]
当該構造により、 絶縁体 2 1 1、 絶縁体 2 1 2、 絶縁体 2 1 4、 絶縁体 2 8 7、 絶縁体 2 8 2、 絶縁体 2 8 3、 および絶縁体 2 8 4で、 トランジスタ 2 0 0を包み込むことができる。 絶縁体 2 1 1、 絶縁体 2 1 2、 絶縁体 2 1 4、 絶縁体 2 8 7、 絶縁体 2 8 2、 絶縁体 2 8 3、 および絶縁体 2 8 4の少なくとも一は、 酸素、 水素、 及び水の拡散を抑制する機能を有しているため、 本実施の形 態に示す半導体素子が形成された回路領域ごとに、 基板を分断することにより、 複数のチップに加 エしても、 分断した基板の側面方向から、 水素又は水などの不純物が混入し、 トランジスタ 2 0 0 に拡散することを防ぐことができる。
[ 0 3 7 6 ]
また、 当該構造により、 絶縁体 2 8 0、 および絶縁体 2 2 4の過剰酸素が外部に拡散することを 防ぐことができる。 従って、 絶縁体 2 8 0、 および絶縁体 2 2 4の過剰酸素は、 効率的にトランジ スタ 2 0 0におけるチャネルが形成される酸化物に供給される。 当該酸素により、 トランジスタ 2 0 0におけるチャネルが形成される酸化物の酸素欠損を低減することができる。 これにより、 トラ ンジスタ 2 0 0におけるチャネルが形成される酸化物を欠陥準位密度が低い、 安定な特性を有する 酸化物半導体とすることができる。 つまり、 トランジスタ 2 0 0の電気特 1 '生の変動を抑制すると共 \¥02020/174315 卩（：17132020/051316 に、 信頼性を向上させることができる。
[ 0 3 7 7 ]
なお、 図 2 1に示す記憶装置では、 容量素子 1 0 0の形状をプレーナ型としたが、 本実施の形態 に示す記憶装置はこれに限られるものではない。 たとえば、 図 2 2に示すように、 容量素子 1 0 0 の形状をシリンダ型にしてもよい。 なお、 図 2 2に示す記憶装置は、 絶縁体 1 5 0より下の構成は、 図 2 1に示す半導体装置と同様である。
[ 0 3 7 8 ]
図 2 2に示す容量素子 1 0 0は、 絶縁体 1 3 0上の絶縁体 1 5 0と、 絶縁体 1 5 0上の絶縁体 1 4 2と、 絶縁体 1 5 0および絶縁体 1 4 2に形成された開口の中に配置された導電体 1 1 5と、 導 電体 1 1 5および絶縁体 1 4 2上の絶縁体 1 4 5と、 絶縁体 1 4 5上の導電体 1 2 5と、 導電体 1 2 5および絶縁体 1 4 5上の絶縁体 1 5 2と、 を有する。 ここで、 絶縁体 1 5 0および絶縁体 1 4 2に形成された開口の中に導電体 1 1 5、 絶縁体 1 4 5、 および導電体 1 2 5の少なく とも一部が 配置される。
[ 0 3 7 9 ]
導電体 1 1 5は容量素子 1 0 0の下部電極として機能し、 導電体 1 2 5は容量素子 1 0 0の上部 電極として機能し、 絶縁体 1 4 5は、 容量素子 1 0 0の誘電体として機能する。 容量素子 1 0 0は、 絶縁体 1 5 0および絶縁体 1 4 2の開口において、 底面だけでなく、 側面においても上部電極と下 部電極とが誘電体を挟んで対向する構成となっており、 単位面積当たりの静電容量を大きくするこ とができる。 よって、 当該開口の深さを深くするほど、 容量素子 1 0 0の静電容量を大きくするこ とができる。 このように容量素子 1 0 0の単位面積当たりの静電容量を大きくすることにより、 半 導体装置の微細化または高集積化を推し進めることができる。
[ 0 3 8 0 ]
絶縁体 1 5 2は、 絶縁体 2 8 0に用いることができる絶縁体を用いればよい。 また、 絶縁体 1 4 2は、 絶縁体 1 5 0の開口を形成するときのエッチングストッパとして機能することが好ましく、 絶縁体 2 1 4に用いることができる絶縁体を用いればよい。
[ 0 3 8 1 ]
絶縁体 1 5 0および絶縁体 1 4 2に形成された開口を上面から見た形状は、 四角形としてもよい し、 四角形以外の多角形状としてもよいし、 多角形状において角部を湾曲させた形状としてもよい し、 楕円を含む円形状としてもよい。 ここで、 上面視において、 当該開口と トランジスタ 2 0 0の 重なる面積が多い方が好ましい。 このような構成にすることにより、 容量素子 1 0 0と トランジス 夕 2 0 0を有する半導体装置の占有面積を低減することができる。
[ 0 3 8 2 ]
導電体 1 1 5は、 絶縁体 1 4 2、 および絶縁体 1 5 0に形成された開口に接して配置される。 導 電体 1 1 5の上面は、 絶縁体 1 4 2の上面と略一致することが好ましい。 また、 導電体 1 1 5の下 面は、 絶縁体 1 3 0の開口を介して導電体 1 1 0に接する。 導電体 1 1 5は、 八乙〇法または〇 〇法などを用いて成膜することが好ましく、 例えば、 導電体 2 0 5に用いることができる導電体を 用いればよい。
[ 0 3 8 3 ]
絶縁体 1 4 5は、 導電体 1 1 5および絶縁体 1 4 2を覆うように配置される。 例えば、 八乙〇法 または〇 〇法などを用いて絶縁体 1 4 5を成膜することが好ましい。 絶縁体 1 4 5は、 例えば、 \¥02020/174315 卩（：17132020/051316 酸化シリコン、 酸化窒化シリコン、 窒化酸化シリコン、 窒化シリコン、 酸化ジルコニウム、 酸化ア ルミニウム、 酸化窒化アルミニウム、 窒化酸化アルミニウム、 窒化アルミニウム、 酸化ハフニウム、 酸化窒化ハフニウム、 窒化酸化ハフニウム、 窒化ハフニウムなどを用いればよく、 積層または単層 で設けることができる。 例えば、 絶縁体 1 4 5として、 酸化ジルコニウム、 酸化アルミニウム、 酸 化ジルコニウムの順番で積層された絶縁膜を用いることができる。
[ 0 3 8 4 ]
また、 絶縁体 1 4 5には、 酸化窒化シリコンなどの絶縁耐力が大きい材料、 または高誘電率 （11 1 1〇 材料を用いることが好ましい。 または、 絶縁耐力が大きい材料と高誘電率 （11 1 一 1〇 材料の積層構造を用いてもよい。
[ 0 3 8 5 ]
なお、 高誘電率 （11 1
Figure imgf000064_0001
一 1〇 材料 （高い比誘電率の材料） の絶縁体としては、 酸化ガリウム、 酸化ハフニウム、 酸化ジルコニウム、 アルミニウムおよびハフニウムを有する酸化物、 アルミニウ ムおよびハフニウムを有する酸化窒化物、 シリコンおよびハフニウムを有する酸化物、 シリコンお よびハフニウムを有する酸化窒化物、 シリコンおよびハフニウムを有する窒化物などがある。 この ような 11 1 § 11一 材料を用いることで、 絶縁体 1 4 5を厚く しても容量素子 1 0 0の静電容量を 十分確保することができる。 絶縁体 1 4 5を厚くすることにより、 導電体 1 1 5と導電体 1 2 5の 間に生じるリーク電流を抑制することができる。
[ 0 3 8 6 ]
一方、 絶縁耐力が大きい材料としては、 酸化シリコン、 酸化窒化シリコン、 窒化酸化シリコン、 窒化シリコン、 フッ素を添加した酸化シリコン、 炭素を添加した酸化シリコン、 炭素および窒素を 添加した酸化シリコン、 空孔を有する酸化シリコン、 樹脂などがある。 例えば、 八乙〇法を用いて 成膜した窒化シリコン
Figure imgf000064_0002
、 八 乙〇法を用いて成膜した窒化シリコン （3 1 X 3 の順番で積層された絶縁膜を用いることができ る。 このような、 絶縁耐力が大きい絶縁体を用いることで、 絶縁耐力が向上し、 容量素子 1 0 0の 静電破壊を抑制することができる。
[ 0 3 8 7 ]
導電体 1 2 5は、 絶縁体 1 4 2および絶縁体 1 5 0に形成された開口を埋めるように配置される。 また、 導電体 1 2 5は、 導電体 1 4 0、 および導電体 1 5 3を介して配線 1 0 0 5と電気的に接続 している。 導電体 1 2 5は、 八乙〇法または〇 〇法などを用いて成膜することが好ましく、 例え ば、 導電体 2 0 5に用いることができる導電体を用いればよい。
[ 0 3 8 8 ]
また、 導電体 1 5 3は、 絶縁体 1 5 4上に設けられており、 絶縁体 1 5 6に覆われている。 導電 体 1 5 3は、 導電体 1 1 2に用いることができる導電体を用いればよく、 絶縁体 1 5 6は、 絶縁体 1 5 2に用いることができる絶縁体を用いればよい。 ここで、 導電体 1 5 3は導電体 1 4 0の上面 に接しており、 容量素子 1 0 0、 トランジスタ 2 0 0、 またはトランジスタ 3 0 0の端子として機 能する。
[ 0 3 8 9 ]
[記憶装置 2 ]
本発明の一態様に係る半導体装置 （記憶装置） の一例を図 2 3八乃至図 2 3 0に示す。 図 2 3八 は、 当該半導体装置の上面図である。 また、 図 2 3 8乃至図 2 3 0は、 当該半導体装置の断面図で ある。 ここで、 図 2 3 Bは、 図 2 3 Aに A 1—A 2の一点鎖線で示す部位の断面図であり、 トラン ジスタ 2 0 0のチャネル長方向の断面図でもある。 また、 図 2 3 Cは、 図 2 3 Aに A 3— A 4の一 点鎖線で示す部位の断面図であり、 トランジスタ 2 0 0のチャネル幅方向の断面図でもある。 また、 図 2 3 Dは、 図 2 3 Aに A 5— A 6の一点鎖線で示す部位の断面図である。 なお、 図 2 3 Aの上面 図では、 図の明瞭化のために一部の要素を省いている。
[ 0 3 9 0 ]
<メモリデバイスの構成例 >
図 2 3 A乃至図 2 3 Dは、 メモリデバイス 2 9 0を有する半導体装置の上面図、 および断面図で ある。 図 2 3 A乃至図 2 3 Dに示すメモリデバイス 2 9 0は、 図 1 A乃至図 1 Dに示すトランジス 夕 2 0 0に加えて、 容量デバイス 2 9 2を有する。
[ 0 3 9 1 ]
容量デバイス 2 9 2は、 導電体 2 4 2 bと、 導電体 2 4 2 b上に設けられた絶縁体 2 4 5 b、 絶 縁体 2 7 2、 および絶縁体 2 7 3と、 絶縁体 2 7 3上に設けられた導電体 2 9 4と、 を有する。 す なわち、 容量デバイス 2 9 2は、 M I M （M e t a 1— I n s u l a t o r— M e t a 1） 容量を 構成している。 なお、 容量デバイス 2 9 2が有する一対の電極の一方、 すなわち導電体 2 4 2 bは、 トランジスタのソース電極を兼ねることができる。 また、 容量デバイス 2 9 2が有する誘電体層は、 トランジスタに設けられる保護層、 すなわち絶縁体 2 4 5 b、 絶縁体 2 7 2、 および絶縁体 2 7 3 を兼ねることができる。 したがって、 容量デバイス 2 9 2の作製工程において、 トランジスタの作 製工程の一部を兼用することができるため、 生産性の高い半導体装置とすることができる。 また、 容量デバイス 2 9 2が有する一対の電極の一方、 すなわち導電体 2 4 2 bは、 トランジスタのソー ス電極と兼ねているため、 トランジスタと、 容量デバイスとが配置される面積を低減させることが 可能となる。
[ 0 3 9 2 ]
なお、 導電体 2 9 4としては、 例えば、 導電体 2 4 2に用いることのできる材料を用いればよい。
[ 0 3 9 3 ]
<メモリデバイスの変形例 >
以下では、 図 2 4 A、 図 2 4 B、 図 2 5、 および図 2 6を用いて、 先のくメモリデバイスの構成 例 ñで示したものとは異なる、 本発明の一態様に係る トランジスタ 2 0 0 （トランジスタ 2 0 0 a、 およびトランジスタ 2 0 0 b） 、 および容量デバイス 2 9 2 （容量デバイス 2 9 2 a、 および容量 デバイス 2 9 2 b） を有する半導体装置の一例について説明する。 なお図 2 4 A、 図 2 4 B、 図 2 5、 および図 2 6に示す半導体装置において、 先の実施の形態および <メモリデバイスの構成例 > に示した半導体装置 （図 2 3 A乃至図 2 3 D参照。 ） を構成する構造と同機能を有する構造には、 同符号を付記する。 なお、 本項目において、 トランジスタ 2 0 0、 および容量デバイス 2 9 2の構 成材料については、 先の実施の形態および <メモリデバイスの構成例 >で詳細に説明した材料を用 いることができる。
[ 0 3 9 4 ]
< <メモリデバイスの変形例 1 > >
以下では、 本発明の一態様に係る トランジスタ 2 0 0 （トランジスタ 2 0 0 a、 およびトランジ スタ 2 0 0 b） 、 容量デバイス 2 9 2 （容量デバイス 2 9 2 a、 および容量デバイス 2 9 2 b） を 有する半導体装置 6 0 0の一例について図 2 4 Aを用いて説明する。 \¥02020/174315 卩（：17132020/051316
[ 0 3 9 5 ]
図 2 4八は、 トランジスタ 2 0 0 3、 トランジスタ 2 0 0 13、 容量デバイス 2 9 2 3、 および容 量デバイス 2 9 2 13を有する半導体装置 6 0 0のチャネル長方向の断面図である。 半導体装置 6 0 0は、 図 2 4八に示すように、 八3—八4の一点鎖線を対称軸とした線対称の構成となっている。 トランジスタ 2 0 0 3のソース電極またはドレイン電極の一方と、 トランジスタ 2 0 0 13のソース 電極またはドレイン電極の一方は、 導電体 2 4 2 。が兼ねる構成となっている。 また、 配線として 機能する導電体 2 4 6と、 トランジスタ 2 0 0 3、 およびトランジスタ 2 0 0 13との接続もプラグ として機能する導電体 2 4 0が、 兼ねる構成となっている。 このように、 2つのトランジスタと、
2つの容量デバイスと、 配線とプラグとの接続を上述の構成とすることで、 微細化または高集積化 が可能な半導体装置を提供することができる。
[ 0 3 9 6 ]
トランジスタ 2 0 0 3、 トランジスタ 2 0 0 13、 容量デバイス 2 9 2 3、 および容量デバイス 2 9 2 bのそれぞれの構成および効果については、 図 1八乃至図 1〇、 および図 2 3八乃至図 2 3 0 に示す半導体装置の構成例を参酌することができる。
[ 0 3 9 7 ]
< <メモリデバイスの変形例 2 > >
上記においては、 半導体装置の構成例としてトランジスタ 2 0 0 3、 トランジスタ 2 0 0 13、 容 量デバイス 2 9 2 3および容量デバイス 2 9 2 を挙げたが、 本実施の形態に示す半導体装置はこ れに限られるものではない。 例えば、 図 2 4 3に示すように半導体装置 6 0 0と、 半導体装置 6 0 0と同様の構成を有する半導体装置が容量部を介して接続されている構成としてもよい。 本明細書 では、 トランジスタ 2 0 0 3、 トランジスタ 2 0 0 13、 容量デバイス 2 9 2 3、 および容量デバイ ス 2 9 2 13を有する半導体装置をセルと称する。 トランジスタ 2 0 0 3、 トランジスタ 2 0 0 13、 容量デバイス 2 9 2 3および容量デバイス 2 9 2 bの構成については、 上述のトランジスタ 2 0 0 3、 トランジスタ 2 0 0 13、 容量デバイス 2 9 2 3および容量デバイス 2 9 2 bに係る記載を参酌 することができる。
[ 0 3 9 8 ]
図 2 4 8は、 トランジスタ 2 0 0 3、 トランジスタ 2 0 0 13、 容量デバイス 2 9 2 3、 および容 量デバイス 2 9 2 を有する半導体装置 6 0 0と、 半導体装置 6 0 0と同様の構成を有するセルが 容量部を介して接続されている断面図である。
[ 0 3 9 9 ]
図 2 4 8に示すように、 半導体装置 6 0 0が有する容量デバイス 2 9 2 bの一方の電極として機 能する導電体 2 9 4 13は、 半導体装置 6 0 0と同様の構成を有する半導体装置 6 0 1が有する容量 デバイスの一方の電極を兼ねる構成となっている。 また、 図示しないが、 半導体装置 6 0 0が有す る容量デバイス 2 9 2 3の一方の電極として機能する導電体 2 9 4 3が、 半導体装置 6 0 0の左側、 つまり図 2 4 8において、 八 1方向に隣接する半導体装置の容量デバイスの一方の電極を兼ねてい る。 また、 半導体装置 6 0 1の右側、 つまり、 図 2 4 8において、 八 2方向のセルについても同様 の構成となっている。 つまりセルアレイ （メモリデバイス層ともいう。 ） を構成することができる。 この様なセルアレイの構成とすることで、 隣り合うセルの間隔を小さくすることができるので、 セ ルアレイの投影面積を小さくすることができ、 高集積化が可能となる。 また、 図 2 4 3に示すセル アレイの構成を、 マトリクス状に配置することで、 マトリクス状のセルアレイを構成することがで \¥02020/174315 卩（：17132020/051316 さる。
[0400]
上述のように、 本実施の形態に示す構成で、 トランジスタ 200 &、 トランジスタ 20013、 容 量デバイス 2923および容量デバイス 29 213を形成することにより、 セルの面積を低減し、 セ ルアレイを有する半導体装置の微細化または高集積化を図ることができる。
[040 1]
また、 上記セルアレイを平面のみでなく積層する構成としてもよい。 図 2 5にセルアレイ 6 1 0 を 層積層する構成の断面図を示す。 図 25に示すように、 複数のセルアレイ （セルアレイ 6 1 0 —1乃至セルアレイ 6 1 0— 11） を積層することにより、 セルアレイの占有面積を増やすことなく、 セルを集積して配置することができる。 つまり、 30セルアレイを構成することができる。
[0402]
< <メモリデバイスの変形例 3 >>
図 26は、 メモリユニッ ト 470がトランジスタ 20〇丁を有する トランジスタ層 4 1 3と、 4 層のメモリデバイス層 4 1 5 （メモリデバイス層 4 1 5— 1乃至メモリデバイス層 4 1 5— 4） を 有する例を示す。
[0403]
メモリデバイス層 4 1 5— 1乃至メモリデバイス層 4 1 5— 4は、 それぞれ複数のメモリデバイ ス 420を有する。
[0404]
メモリデバイス 4 20は、 導電体 424、 および導電体 205を介して異なるメモリデバイス層 4 1 5が有するメモリデバイス 420、 およびトランジスタ層 4 1 3が有する トランジスタ 200 丁と電気的に接続する。
[0405]
メモリユニット 4 70は、 絶縁体 2 1 1、 絶縁体 2 1 2、 絶縁体 2 1 4、 絶縁体 28 7、 絶縁体 28 2、 絶縁体 28 3、 および絶縁体 284により封止される （便宜的に、 以下では封止構造と呼 ぶ） 。 封止構造に関する詳細は、 <<半導体装置の変形例 2 >>に示した半導体装置 （図 5八乃至 図 50参照。 ） の説明を参照することができる。 絶縁体 284の周囲には絶縁体 2 74が設けられ る。 また、 絶縁体 2 74、 絶縁体 284、 絶縁体 28 3、 および絶縁体 2 1 1には導電体 440が 設けられ、 素子層 4 1 1 と電気的に接続する。
[0406]
また、 封止構造の内部には、 絶縁体 280が設けられる。 絶縁体 280は、 加熱により酸素を放 出する機能を有する。 または、 絶縁体 280は、 過剰酸素領域を有する。
[0407]
なお、 絶縁体 2 1 1、 絶縁体 28 3、 及び絶縁体 284は、 水素に対するブロッキング性が高い 機能を有する材料であると好適である。 また、 絶縁体 2 1 4、 絶縁体 28 2、 及び絶縁体 28 7は、 水素を捕獲、 または水素を固着する機能を有する材料であると好適である。
[0408]
例えば、 上記水素に対するブロッキング性が高い機能を有する材料は、 窒化シリコン、 または窒 化酸化シリコンなどが挙げられる。 また、 上記水素を捕獲、 または水素を固着する機能を有する材 料は、 酸化アルミニウム、 酸化ハフニウム、 並びにアルミニウムおよびハフニウムを含む酸化物 \¥02020/174315 卩（：17132020/051316
（ハフニウムアルミネート） などが挙げられる。
[ 0 4 0 9 ]
なお、 本明細書において、 バリア性とは、 対応する物質の拡散を抑制する機能 （透過性が低いと もいう） とする。 または、 対応する物質を、 捕獲、 および固着する （ゲッタリングともいう） 機能 とする。
[ 0 4 1 0 ]
なお、 絶縁体 2 1 1、 絶縁体 2 1 2、 絶縁体 2 1 4、 絶縁体 2 8 7、 絶縁体 2 8 2、 絶縁体 2 8 3、 および絶縁体 2 8 4に用いる材料の結晶構造については、 特に限定は無いが、 非晶質または結 晶性を有する構造とすればよい。 例えば、 水素を捕獲、 または水素を固着する機能を有する材料と して、 非晶質の酸化アルミニウム膜を用いると好適である。 非晶質の酸化アルミニウムは、 結晶性 の高い酸化アルミニウムよりも、 水素の捕獲、 および固着する量が大きい場合がある。
[ 0 4 1 1 ]
ここで、 絶縁体 2 8 0中の過剰酸素は、 絶縁体 2 8 0と接する酸化物半導体中の水素の拡散に対 し、 下記のようなモデルが考えられる。
[ 0 4 1 2 ]
酸化物半導体中に存在する水素は、 酸化物半導体に接する絶縁体 2 8 0を介して、 他の構造体へ と拡散する。 当該水素が絶縁体 2 8 0中を拡散すると、 絶縁体 2 8 0中の過剰酸素と反応し O H結 合となり、 絶縁体 2 8 0中を拡散する。 O H結合を有した水素原子は、 水素を捕獲、 または水素を 固着する機能を有する材料 （代表的には、 絶縁体 2 8 2） に到達した際に、 水素原子は絶縁体 2 8 2中の原子 （例えば、 金属原子など） と結合した酸素原子と反応し、 絶縁体 2 8 2中に捕獲される、 または固着する。 一方、 O H結合を有していた過剰酸素の酸素原子は、 過剰酸素として絶縁体 2 8 0中に残ると推測される。 つまり、 当該水素の拡散において、 絶縁体 2 8 0中の過剰酸素が、 橋渡 し的な役割を担う蓋然性が高い。
[ 0 4 1 3 ]
上記のモデルを満たすためには、 半導体装置の作製プロセスが重要な要素の一つとなる。
[ 0 4 1 4 ]
一例として、 酸化物半導体に、 過剰酸素を有する絶縁体 2 8 0を形成し、 その後、 絶縁体 2 8 2 を形成する。 そのあとに、 加熱処理を行うことが好ましい。 当該加熱処理は、 具体的には、 酸素を 含む雰囲気、 窒素を含む雰囲気、 または酸素と窒素の混合雰囲気にて、 3 5 0 °〇以上、 好ましくは 4 0 0 °〇以上の温度で行う。 加熱処理の時間は、 1時間以上、 好ましくは 4時間以上、 さらに好ま しくは 8時間以上とする。
[ 0 4 1 5 ]
上記の加熱処理によって、 酸化物半導体中の水素が、 絶縁体 2 8 0、 絶縁体 2 8 2、 および絶縁 体 2 8 7を介して、 外方に拡散することができる。 つまり、 酸化物半導体、 及び当該酸化物半導体 近傍に存在する水素の絶対量を低減することができる。
[ 0 4 1 6 ]
上記加熱処理のあと、 絶縁体 2 8 3、 及び絶縁体 2 8 4を形成する。 絶縁体 2 8 3、 及び絶縁体 2 8 4は、 水素に対するブロッキング性が高い機能を有する材料であるため、 外方に拡散させた水 素、 または外部に存在する水素を、 内部、 具体的には、 酸化物半導体、 または絶縁体 2 8 0側に入 り込むのを抑制することができる。 \¥02020/174315 卩（：17132020/051316
[ 0 4 1 7 ]
なお、 上記の加熱処理については、 絶縁体 2 8 2を形成したあとに行う構成について、 例示した が、 これに限定されない。 例えば、 トランジスタ層 4 1 3の形成後、 またはメモリデバイス層 4 1 5 _ 1乃至メモリデバイス層 4 1 5 _ 3の形成後に、 それぞれ上記加熱処理を行っても良い。 また、 上記加熱処理によって、 水素を外方に拡散させる際には、 トランジスタ層 4 1 3の上方または横方 向に水素が拡散される。 同様に、 メモリデバイス層 4 1 5—1乃至メモリデバイス層 4 1 5— 3形 成後に加熱処理をする場合においては、 水素は上方または横方向に拡散される。
[ 0 4 1 8 ]
なお、 上記の作製プロセスとすることで、 絶縁体 2 1 1と、 絶縁体 2 8 3と、 が接着することで、 上述した封止構造が形成される。
[ 0 4 1 9 ]
以上のように、 上記の構造、 及び上記の作製プロセスとすることで、 水素濃度が低減された酸化 物半導体を用いた半導体装置を提供することができる。 従って、 信頼性が良好な半導体装置を提供 することができる。 また、 本発明の一態様により、 良好な電気特性を有する半導体装置を提供する ことができる。
[ 0 4 2 0 ]
本実施の形態に示す構成、 方法などは、 他の実施の形態に示す構成、 構造、 方法などと適宜組み 合わせて用いることができる。
[ 0 4 2 1 ]
（実施の形態 3）
本実施の形態では、 図 2 7八、 図 2 7 8および図 2 8八乃至図 2 8 Hを用いて、 本発明の一態様 に係る、 酸化物を半導体に用いたトランジスタ （以下、 〇 トランジスタと呼ぶ場合がある。 ） 、 および容量素子が適用されている記憶装置 （以下、 〇 メモリ装置と呼ぶ場合がある。 ） について 説明する。 〇 メモリ装置は、 少なくとも容量素子と、 容量素子の充放電を制御する〇 トランジ スタを有する記憶装置である。 〇 トランジスタのオフ電流は極めて小さいので、 〇 メモリ装置 は優れた保持特性をもち、 不揮発性メモリとして機能させることができる。
[ 0 4 2 2 ]
＜記憶装置の構成例＞
図 2 7八に〇 メモリ装置の構成の一例を示す。 記憶装置 1 4 0 0は、 周辺回路 1 4 1 1、 およ びメモリセルアレイ 1 4 7 0を有する。 周辺回路 1 4 1 1は、 行回路 1 4 2 0、 列回路 1 4 3 0、 出力回路 1 4 4 0、 およびコントロールロジック回路 1 4 6 0を有する。
[ 0 4 2 3 ]
列回路 1 4 3 0は、 例えば、 列デコーダ、 プリチャージ回路、 センスアンプ、 書き込み回路等を 有する。 プリチャージ回路は、 配線をプリチャージする機能を有する。 センスアンプは、 メモリセ ルから読み出されたデータ信号を増幅する機能を有する。 なお、 上記配線は、 メモリセルアレイ 1 4 7 0が有するメモリセルに接続されている配線であり、 詳しくは後述する。 増幅されたデータ信 号は、 出力回路 1 4 4 0を介して、 データ信号尺〇八丁八として記憶装置 1 4 0 0の外部に出力さ れる。 また、 行回路 1 4 2 0は、 例えば、 行デコーダ、 ワード線ドライバ回路等を有し、 アクセス する行を選択することができる。
[ 0 4 2 4 ] 記憶装置 1400には、 外部から電源電圧として低電源電圧 （VS S） 、 周辺回路 141 1用の 高電源電圧 （VDD） 、 メモリセルアレイ 1470用の高電源電圧 （V I L） が供給される。 また、 記憶装置 1400には、 制御信号 （CE、 WE、 RE） 、 アドレス信号 ADDR、 データ信号 WD ATAが外部から入力される。 アドレス信号 ADDRは、 行デコーダおよび列デコーダに入力され、 データ信号 WD AT Aは書き込み回路に入力される。
[0425]
コントロールロジック回路 1460は、 外部から入力される制御信号 （CE、 WE、 RE） を処 理して、 行デコーダ、 列デコーダの制御信号を生成する。 制御信号 CEは、 チップイネーブル信号 であり、 制御信号 WEは、 書き込みイネーブル信号であり、 制御信号 REは、 読み出しイネーブル 信号である。 コントロールロジック回路 1460が処理する信号は、 これに限定されるものではな く、 必要に応じて、 他の制御信号を入力すればよい。
[0426]
メモリセルアレイ 1470は、 行列状に配置された、 複数個のメモリセル MCと、 複数の配線を 有する。 なお、 メモリセルアレイ 1470と行回路 1420とを接続している配線の数は、 メモリ セル MCの構成、 一列に有するメモリセル MCの数などによって決まる。 また、 メモリセルアレイ 1470と列回路 1430とを接続している配線の数は、 メモリセル MCの構成、 一行に有するメ モリセル MCの数などによって決まる。
[0427]
なお、 図 27 Aにおいて、 周辺回路 141 1とメモリセルアレイ 1470を同一平面上に形成す る例について示したが、 本実施の形態はこれに限られるものではない。 例えば、 図 27Bに示すよ うに、 周辺回路 14 1 1の一部の上に、 メモリセルアレイ 1470が重なるように設けられてもよ い。 例えば、 メモリセルアレイ 1470の下に重なるように、 センスアンプを設ける構成にしても よい。
[0428]
図 28 A乃至図 28 Hに上述のメモリセル MCに適用できるメモリセルの構成例について説明す る。
[0429]
[DO S RAM]
図 28 A乃至図 28 Cに、 DRAMのメモリセルの回路構成例を示す。 本明細書等において、 1 〇 S トランジスタ 1容量素子型のメモリセルを用いた DRAMを、 DO SRAM （Dyn am i c Ox i d e S em i c o n d u c t o r Ra n d om Ac c e s s Memo r y） と呼ふ 場合がある。 図 28 Aに示す、 メモリセル 1471は、 トランジスタ Mlと、 容量素子 C Aと、 を 有する。 なお、 トランジスタ Mlは、 ゲート （トップゲートと呼ぶ場合がある。 ） 、 及びバックゲ ートを有する。
[0430]
トランジスタ Mlの第 1端子は、 容量素子 C Aの第 1端子と接続され、 トランジスタ Mlの第 2 端子は、 配線 B I Lと接続され、 トランジスタ Mlのゲートは、 配線 WOLと接続され、 トランジ スタ Mlのバックゲートは、 配線 BGLと接続されている。 容量素子 C Aの第 2端子は、 配線 CA Lと接続されている。
[0431] 配線 B I Lは、 ビット線として機能し、 配線 WOLは、 ワード線として機能する。 配線 CALは、 容量素子 C Aの第 2端子に所定の電位を印加するための配線として機能する。 データの書き込み時、 及び読み出し時において、 配線 CALには、 低レベル電位を印加するのが好ましい。 配線 BGLは、 トランジスタ Mlのバックゲートに電位を印加するための配線として機能する。 配線 BGLに任意 の電位を印加することによって、 トランジスタ M 1のしきい値電圧を増減することができる。
[0432]
ここで、 図 28 Aに示すメモリセル 1 47 1は、 図 23に示す記憶装置に対応している。 つまり、 トランジスタ Mlはトランジスタ 200に、 容量素子 C Aは容量デバイス 292に対応している。
[0433]
また、 メモリセル MCは、 メモリセル 1 4 7 1に限定されず、 回路構成の変更を行うことができ る。 例えば、 メモリセル MCは、 図 28 Bに示すメモリセル 1 472のように、 トランジスタ Ml のバックゲートが、 配線 BGLでなく、 配線 WOLと接続される構成にしてもよい。 また、 例えば、 メモリセル MCは、 図 28 Cに示すメモリセル 1 4 73ように、 シングルゲート構造のトランジス 夕、 つまりバックゲートを有さないトランジスタ Mlで構成されたメモリセルとしてもよい。
[0434]
上記実施の形態に示す半導体装置をメモリセル 1 47 1等に用いる場合、 トランジスタ Mlとし てトランジスタ 200を用い、 容量素子 C Aとして容量素子 1 00を用いることができる。 トラン ジスタ M 1 として〇 S トランジスタを用いることによって、 トランジスタ]^ 1のリーク電流を非常 に小さくすることができる。 つまり、 書き込んだデータをトランジスタ Mlによって長時間保持す ることができるため、 メモリセルのリフレッシュの頻度を少なくすることができる。 また、 メモリ セルのリフレッシュ動作を不要にすることができる。 また、 リーク電流が非常に小さいため、 メモ リセル 1 4 7 1、 メモリセル 1 47 2、 メモリセル 1 473に対して多値データ、 又はアナログデ ータを保持することができる。
[0435]
また、 DO SRAMにおいて、 上記のように、 メモリセルアレイ 1 470の下に重なるように、 センスアンプを設ける構成にすると、 ビット線を短くすることができる。 これにより、 ビット線容 量が小さくなり、 メモリセルの保持容量を低減することができる。
[0436]
[NO S RAM]
図 28 D乃至図 28Gに、 2 トランジスタ 1容量素子のゲインセル型のメモリセルの回路構成例 を示す。 図 28 Dに示す、 メモリセル 1 474は、 トランジスタ M2と、 トランジスタ M3と、 容 量素子 CBと、 を有する。 なお、 トランジスタ M2は、 トップゲート (単にゲートと呼ぶ場合があ る。 ) 、 及びバックゲートを有する。 本明細書等において、 トランジスタ M2に〇 S トランジスタ を用いたゲインセル型のメモリセルを有する記憶装置を、 NO SRAM (No n v o l a t i l e Ox i d e S em i c o n du c t o r R AM) と呼ぶ場合がある。
[0437]
トランジスタ M2の第 1端子は、 容量素子 CBの第 1端子と接続され、 トランジスタ M2の第 2 端子は、 配線 WBLと接続され、 トランジスタ M2のゲートは、 配線 WOLと接続され、 トランジ スタ M2のバックゲートは、 配線 BGLと接続されている。 容量素子 CBの第 2端子は、 配線 CA Lと接続されている。 トランジスタ M3の第 1端子は、 配線 RBLと接続され、 トランジスタ M3 \¥02020/174315 卩（：17132020/051316 の第 2端子は、 配線 £ と接続され、 トランジスタ N4 3のゲートは、 容量素子 の第 1端子と接 続されている。
[ 0 4 3 8 ]
Figure imgf000072_0001
は、 読み出しビット線として機能し、 配線 〇 は、 ワード線として機能する。 配線〇八 は、 容量素子 0 3の第 2端子に所定の電位を 印加するための配線として機能する。 データの書き込み時、 データ保持の最中、 データの読み出し 時において、 配線〇八乙には、 低レベル電位を印加するのが好ましい。 配線
Figure imgf000072_0002
は、 トランジス 夕]^ 2のバックゲートに電位を印加するための配線として機能する。
Figure imgf000072_0003
乙に任意の電位を印 加することによって、 トランジスタ N4 2のしきい値電圧を増減することができる。
[ 0 4 3 9 ]
ここで、 図 2 8〇に示すメモリセル 1 4 7 4は、 図 2 1に示す記憶装置に対応している。 つまり、 トランジスタ IV! 2はトランジスタ 2 0 0に、 容量素子〇 8は容量素子 1 0 0に、 トランジスタ IV! 3 はトランジスタ 3 0 0に、
Figure imgf000072_0004
乙は配線 1 0 0 3に、 配線 〇乙は配線 1 0 0 4に、 配線 8〇 乙は配線 1 0 0 6に、 配線 0八 は配線 1 0 0 5に、 配線尺 8 は配線 1 0 0 2に、 配線 £ は配 線 1 0 0 1に対応している。
[ 0 4 4 0 ]
また、 メモリセル
Figure imgf000072_0005
は、 メモリセル 1 4 7 4に限定されず、 回路の構成を適宜変更することが できる。 例えば、 メモリセル
Figure imgf000072_0006
トランジスタ N4 2のバックゲートが、 配線
Figure imgf000072_0007
でなく、 配線 〇乙と接続される構成にしてもよい。 また、 例 えば、 メモリセル 1^ (3は、 図 2 8 Fに示すメモリセル 1 4 7 6のように、 シングルゲート構造の卜 ランジスタ、 つまりバックゲートを有さないトランジスタ IV! 2で構成されたメモリセルとしてもよ い。 また、 例えば、 メモリセル 1^ (3は、 図 2 8〇に示すメモリセル 1 4 7 7のように、
Figure imgf000072_0008
乙 と配線尺 8乙を一本の配線 8 I乙としてまとめた構成であってもよい。
[ 0 4 4 1 ]
上記実施の形態に示す半導体装置をメモリセル 1 4 7 4等に用いる場合、 トランジスタ N4 2とし てトランジスタ 2 0 0を用い、 トランジスタ N4 3としてトランジスタ 3 0 0を用い、 容量素子 として容量素子 100を用いることができる。 トランジスタ N42として〇 トランジスタを用いる ことによって、 トランジスタ 1^ 2のリーク電流を非常に小さくすることができる。 これにより、 書 き込んだデータをトランジスタ 1^ 2によって長時間保持することができるため、 メモリセルのリフ レッシュの頻度を少なくすることができる。 また、 メモリセルのリフレッシュ動作を不要にするこ とができる。 また、 リーク電流が非常に小さいため、 メモリセル 1 4 7 4に多値データ、 又はアナ ログデータを保持することができる。 メモリセル 1 4 7 5乃至メモリセル 1 4 7 7も同様である。
[ 0 4 4 2 ]
なお、 トランジスタ N4 3は、 チャネル形成領域にシリコンを有するトランジスタ (以下、 £ 1 卜 ランジスタと呼ぶ場合がある) であってもよい。 £ 1 トランジスタの導電型は、 11チャネル型とし てもよいし、 チャネル型としてもよい。 £ 1 トランジスタは、 〇 トランジスタよりも電界効果 移動度が高くなる場合がある。 よって、 読み出しトランジスタとして機能するトランジスタ N4 3と して、 £ 1 トランジスタを用いてもよい。 また、 トランジスタ N4 3に £ 1 トランジスタを用いるこ とで、 トランジスタ IV! 3の上に積層してトランジスタ IV! 2を設けることができるので、 メモリセル の占有面積を低減し、 記憶装置の高集積化を図ることができる。 [0443]
また、 トランジスタ M3は OS トランジスタであってもよい。 トランジスタ M2およびトランジ スタ M3に OS トランジスタを用いた場合、 メモリセルアレイ 1470を n型トランジスタのみを 用いて回路を構成することができる。
[0444]
また、 図 28Hに 3 トランジスタ 1容量素子のゲインセル型のメモリセルの一例を示す。 図 28 Hに示すメモリセル 1478は、 トランジスタ M4乃至トランジスタ M 6、 および容量素子 CCを 有する。 容量素子 C Cは適宜設けられる。 メモリセル 1478は、 配線 B I L、 配線 RWL、 配線 WWL、 配線 BGL、 および配線 GND Lに電気的に接続されている。 配線 GNDLは低レベル電 位を与える配線である。 なお、 メモリセル 1478を、 配線 B I Lに代えて、 配線 RBL、 配線 W B Lに電気的に接続してもよい。
[0445]
トランジスタ M4は、 バックゲートを有する OS トランジスタであり、 バックゲートは配線 BG Lに電気的に接続されている。 なお、 トランジスタ M4のバックゲートとゲートとを互いに電気的 に接続してもよい。 あるいは、 トランジスタ M4はバックゲートを有さなくてもよい。
[0446]
なお、 トランジスタ M5、 トランジスタ M6はそれぞれ、 nチャネル型 S i トランジスタまたは Pチャネル型 S i トランジスタでもよい。 或いは、 トランジスタ M4乃至トランジスタ M6が OS トランジスタでもよい、 この場合、 メモリセルアレイ 1470を n型トランジスタのみを用いて回 路を構成することができる。
[0447]
上記実施の形態に示す半導体装置をメモリセル 1478に用いる場合、 トランジスタ M4として トランジスタ 200を用い、 トランジスタ M 5、 トランジスタ M6としてトランジスタ 300を用 い、 容量素子 CCとして容量素子 1 00を用いることができる。 トランジスタ M 4として OS トラ ンジスタを用いることによって、 トランジスタ M4のリーク電流を非常に小さくすることができる, [0448]
なお、 本実施の形態に示す、 周辺回路 14 1 1、 メモリセルアレイ 1470等の構成は、 上記に 限定されるものではない。 これらの回路、 および当該回路に接続される配線、 回路素子等の、 配置 または機能は、 必要に応じて、 変更、 削除、 または追加してもよい。
[0449]
一般に、 コンピュータなどの半導体装置では、 用途に応じて様々な記憶装置 （メモリ） が用いら れる。 図 29に、 各種の記憶装置を階層ごとに示す。 上層に位置する記憶装置ほど速いアクセス速 度が求められ、 下層に位置する記憶装置ほど大きな記憶容量と高い記録密度が求められる。 図 29 では、 最上層から順に、 CPUなどの演算処理装置にレジスタとして混載されるメモリ、 SRAM 、 S t a t c R a n d om Ac c e s s Memo r y） 、 DRAM （Dy n am c R a n d om Ac c e s s Memo r y） 、 3D NANDメモリを示している。
[0450]
c PU どの演算処理装置にレジスタとして混載されるメモリは、 演算結果の一時保存などに用 いられるため、 演算処理装置からのアクセス頻度が高い。 よって、 記憶容量よりも速い動作速度が 求められる。 また、 レジスタは演算処理装置の設定情報などを保持する機能も有する。 \¥02020/174315 卩（：17132020 /051316
[0451]
尺八 は、 例えばキャッシュに用いられる。 キャッシュは、 メインメモリに保持されている情 報の一部を複製して保持する機能を有する。 使用頻繁が高いデータをキャッシュに複製しておくこ とで、 データへのアクセス速度を高めることができる。
[0452]
〇尺八 は、 例えばメインメモリに用いられる。 メインメモリは、 ストレージから読み出された プログラムやデータを保持する機能を有する。 〇尺八 の記録密度は、 おおよそ〇. 1乃至 0. 3 である。
Figure imgf000074_0001
3〇 NANDメモリは、 例えばストレージに用いられる。 ストレージは、 長期保存が必要なデ ータや、 演算処理装置で使用する各種のプログラムなどを保持する機能を有する。 よって、 ストレ ージには動作速度よりも大きな記憶容量と高い記録密度が求められる。 ストレージに用いられる記 憶装置の記録密度は、 おおよそ〇. 6乃至 6. 001） 土
Figure imgf000074_0002
である。
[0454]
本発明の一態様の記憶装置は、 動作速度が速く、 長期間のデータ保持が可能である。 本発明の一 態様の記憶装置は、 キャッシュが位置する階層とメインメモリが位置する階層の双方を含む境界領 域 901に位置する記憶装置として好適に用いることができる。 また、 本発明の一態様の記憶装置 は、 メインメモリが位置する階層とストレージが位置する階層の双方を含む境界領域 902に位置 する記憶装置として好適に用いることができる。
[0455]
本実施の形態に示す構成は、 他の実施の形態に示す構成と適宜組み合わせて用いることができる。
[0456]
（実施の形態 4）
本実施の形態では、 図 30八および図 303を用いて、 本発明の半導体装置が実装されたチップ 1 200の一例を示す。 チップ 1 200には、 複数の回路 （システム） が実装されている。 このよ うに、 複数の回路 （システム） を一つのチップに集積する技術を、 システムオンチップ （ 8 61X1 〇 11 （311 1 ： 3〇（3） と呼ぶ場合がある。
[0457]
図 30八に示すように、 チップ 1 200は、
Figure imgf000074_0003
一または複数の アナログ演算部 1 2 1 3、 一または複数のメモリコントローラ 1 214、 一または複数のインター フェース 1 215、 一または複数のネットワーク回路 121 6等を有する。
[0458]
チップ 1 200には、 バンプ （図示しない） が設けられ、 図 308に示すように、 プリント基板 〇 3 ＜1 : ?〇]3） 1 201の第 1の面と接続する。 また、
Figure imgf000074_0004
複数のバンプ 1 202が設けられており、 マザーボード 1 203と接続する。
[0459]
マザーボード 1 203には、 0尺八]^1 221、 フラッシュメモリ 1 222等の記憶装置が設け られていてもよい。 例えば、 〇尺八]^ 1 22 1に先の実施の形態に示す〇〇 £尺八]^を用いること ができる。 また、 例えば、 フラッシュメモリ 1 222に先の実施の形態に示す NOSRAMを用い ることができる。
[0460]
CPU1 21 1は、 複数の CPUコアを有することが好ましい。 また、 GPU1 21 2は、 複数 の GPUコアを有することが好ましい。 また、 CPU1 21 1、 および GPU 1 2 1 2は、 それぞ れ一時的にデータを格納するメモリを有していてもよい。 または、 CPU1 21 1、 および GPU 1 2 1 2に共通のメモリが、 チップ 1 200に設けられていてもよい。 該メモリには、 前述した N OSRAMや、 DOSRAMを用いることができる。 また、 G P U 1 21 2は、 多数のデータの並 列計算に適しており、 画像処理や積和演算に用いることができる。 GPU1 21 2に、 本発明の酸 化物半導体を用いた画像処理回路や、 積和演算回路を設けることで、 画像処理、 および積和演算を 低消費電力で実行することが可能になる。
[046 1]
また、 C PU 1 2 1 1、 および GPU 1 2 1 2が同ーチップに設けられていることで、 C PU 1 21 1および GPU 1 21 2間の配線を短くすることができ、 CPU 1 21 1から GPU1 2 1 2 へのデータ転送、 CPU1 21 1、 および GPU1 21 2が有するメモリ間のデータ転送、 および GPU 1 2 1 2での演算後に、 GPU 1 21 2から CPU1 21 1への演算結果の転送を高速に行 うことができる。
[0462]
アナログ演算部 1 21 3は A/D （アナログ/デジタル） 変換回路、 および D/A （デジタル/ アナログ） 変換回路の一、 または両方を有する。 また、 アナログ演算部 1 2 1 3に上記積和演算回 路を設けてもよい。
[0463]
メモリコントローラ 1 2 14は、 DRAM 1 22 1のコントローラとして機能する回路、 および フラッシュメモリ 1 222のインターフェースとして機能する回路を有する。
[0464]
インターフェース 1 21 5は、 表示装置、 スピーカー、 マイクロフオン、 カメラ、 コントローラ などの外部接続機器とのインターフェース回路を有する。 コントローラとは、 マウス、 キーボード、 ゲーム用コントローラなどを含む。 このようなインターフェースとして、 U S B （Un i v e r s a 1 S e r i a l Bu s） 、 HDMI （登録商標） （H i g h— De f i n i t i o n Mu I t ime d i a I n t e r f a c e） などを用いることができる。
[0465]
ネットワーク回路 1 21 6は、 LAN （L o c a l Ar e a Ne two r k） などのネット ワーク回路を有する。 また、 ネットワークセキュリティー用の回路を有してもよい。
[0466]
チップ 1 200には、 上記回路 （システム） を同一の製造プロセスで形成することが可能である。 そのため、 チップ 1 200に必要な回路の数が増えても、 製造プロセスを増やす必要が無く、 チッ プ 1 200を低コストで作製することができる。
[0467]
G PU 1 21 2を有するチップ 1 200が設けられた PCB 1 20 1、 DRAM 1 221、 およ びフラッシュメモリ 1 222が設けられたマザーボード 1 203は、 GPUモジュール 1 204と 呼ぶことができる。 [0468]
G PUモジュール 1 204は、 S o C技術を用いたチップ 1 200を有しているため、 そのサイ ズを小さくすることができる。 また、 画像処理に優れていることから、 スマートフォン、 タブレッ 卜端末、 ラップトップ PC、 携帯型 （持ち出し可能な） ゲーム機などの携帯型電子機器に用いるこ とが好適である。 また、 GPU 1 2 1 2を用いた積和演算回路により、 ディープニューラルネット ワ'ーク （DNN） 、 叠み込みニュ'—ラルネットワ'ーク （CNN） 、 再帰型ニュ'ーラルネットワ'ーク
（RNN） 、 自己符号化器、 深層ボルツマンマシン （DBM） 、 深層信念ネットワーク （DBN） などの手法を実行することができるため、 チップ 1 200を A Iチップ、 または GPUモジュール 1 204を A Iシステムモジュールとして用いることができる。
[0469]
本実施の形態に示す構成は、 他の実施の形態に示す構成と適宜組み合わせて用いることができる。
[0470]
（実施の形態 5）
本実施の形態は、 上記実施の形態に示す記憶装置などが組み込まれた電子部品および電子機器の 一例を示す。
[0471]
＜電子部品＞
まず、 記憶装置 720が組み込まれた電子部品の例を、 図 31 Aおよび図 31 Bを用いて説明を 行ぅ。
[0472]
図 31 Aに電子部品 700および電子部品 700が実装された基板 （実装基板 704） の斜視図 を示す。 図 31 Aに示す電子部品 700は、 モールド 71 1内に記憶装置 720を有している。 図 31 Aは、 電子部品 700の内部を示すために、 一部を省略している。 電子部品 700は、 モール ド 7 1 1の外側にランド 7 1 2を有する。 ランド 7 1 2は電極パッド 71 3と電気的に接続され、 電極パッド 71 3は記憶装置 720とワイヤ 714によって電気的に接続されている。 電子部品 7 00は、 例えばプリント基板 702に実装される。 このような電子部品が複数組み合わされて、 そ れぞれがプリント基板 702上で電気的に接続されることで実装基板 704が完成する。
[0473]
記憶装置 720は、 駆動回路層 721と、 記憶回路層 722と、 を有する。
[0474]
図 3 1 Bに電子部品 730の斜視図を示す。 電子部品 730は、 S i P （S y s t em i n p a c k a g e） または MCM （Mu l t i Ch i p Mo d u l e） の一例である。 電子部品 730は、 パッケージ基板 732 （プリント基板） 上にインターポーザ 73 1が設けられ、 インタ ーポーザ 731上に半導体装置 735、 および複数の記憶装置 720が設けられている。
[0475]
電子部品 730では、 記憶装置 720を広帯域メモリ （HBM : H i g h B a n dw i d t h Memo r y） として用いる例を示している。 また、 半導体装置 735は、 CPU、 GPU、 F P G Aなどの集積回路 （半導体装置） を用いることができる。
[0476]
パッケージ基板 732は、 セラミック基板、 プラスチック基板、 ガラスエポキシ基板などを用い ることができる。 インターポーザ 7 3 1は、 シリコンインターポーザ、 樹脂インターポーザなどを 用いることができる。
[0477]
インターポーザ 7 3 1は、 複数の配線を有し、 端子ピッチの異なる複数の集積回路を電気的に接 続する機能を有する。 複数の配線は、 単層または多層で設けられる。 また、 インターポーザ 7 3 1 は、 インターポーザ 73 1上に設けられた集積回路をパッケージ基板 732に設けられた電極と電 気的に接続する機能を有する。 これらのことから、 インターポーザを 「再配線基板」 または 「中間 基板」 と呼ぶ場合がある。 また、 インターポーザ 7 3 1に貫通電極を設けて、 当該貫通電極を用い て集積回路とパッケージ基板 732を電気的に接続する場合もある。 また、 シリコンインターポー ザでは、 貫通電極として、 TSV (Th r o u g h S i l i c o n V i a) を用いることも出 来る。
[0478]
インターポーザ 7 3 1 としてシリコンインターポーザを用いることが好ましい。 シリコンインタ ーポーザでは能動素子を設ける必要が無いため、 集積回路よりも低コストで作製することができる。 一方で、 シリコンインターポーザの配線形成は半導体プロセスで行なうことができるため、 樹脂イ ンターポーザでは難しレ、微細配線の形成が容易である。
[0479]
HBMでは、 広いメモリバンド幅を実現するために多くの配線を接続する必要がある。 このため、 HBMを実装するインターポーザには、 微細かつ高密度の配線形成が求められる。 よって、 HBM を実装するインターポーザには、 シリコンインターポーザを用いることが好ましい。
[0480]
また、 シリコンインターポーザを用いた S i Pや MCMなどでは、 集積回路とインターポーザ間 の膨張係数の違いによる信頼性の低下が生じにくい。 また、 シリコンインターポーザは表面の平坦 性が高いため、 シリコンインターポーザ上に設ける集積回路とシリコンインターポーザ間の接続不 良が生じにくい。 特に、 インターポーザ上に複数の集積回路を横に並べて配置する 2. 5Dパッケ ージ (2. 5次元実装) では、 シリコンインターポーザを用いることが好ましい。
[048 1]
また、 電子部品 7 30と重ねてヒートシンク (放熱板) を設けてもよい。 ヒートシンクを設ける 場合は、 インターポーザ 7 3 1上に設ける集積回路の高さを揃えることが好ましい。 例えば、 本実 施の形態に示す電子部品 7 30では、 記憶装置 720と半導体装置 7 35の高さを揃えることが好 ましい。
[048 2]
電子部品 730を他の基板に実装するため、 パッケージ基板 732の底部に電極 733を設けて もよい。 図 3 1 Bでは、 電極 733を半田ボールで形成する例を示している。 パッケージ基板 73 2の底部に半田ボールをマトリクス状に設けることで、 BG A (B a 1 1 Gr i d Ar r a y) 実装を実現できる。 また、 電極 73 3を導電性のピンで形成してもよい。 パッケージ基板 73 2の 底部に導電性のピンをマトリクス状に設けることで、 PGA (P i n Gr i d Ar r a y) 実 装を実現できる。
[048 3]
電子部品 730は、 BG Aおよび PG Aに限らず様々な実装方法を用いて他の基板に実装するこ とができる。 例えば、 SPGA (S t a g g e r e d P i n Gr i d Ar r a y) 、 L G A (L a n d Gr i d Ar r a y) 、 QFP (Qu a d F l a t P a c k a g e) 、 QF J (Qu a d F l a t J— l e a d e d p a c k a g e) 、 または QFN (Qu a d F l a t No n— l e a d e d p a c k a g e ) などの実装方法を用いることができる。
[0484]
本実施の形態は、 他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能で ある。
[0485]
(実施の形態 6 )
本実施の形態では、 先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明す る。 先の実施の形態に示す半導体装置は、 例えば、 各種電子機器 (例えば、 情報端末、 コンピュー 夕、 スマートフォン、 電子書籍端末、 デジタルカメラ (ビデオカメラも含む) 、 録画再生装置、 ナ ビゲーシヨンシステムなど) の記憶装置に適用できる。 なお、 ここで、 コンピュータとは、 タブレ ット型のコンピュータ、 ノート型のコンピュータ、 デスクトップ型のコンピュータの他、 サーバシ ステムのような大型のコンピュータを含むものである。 または、 先の実施の形態に示す半導体装置 は、 メモリカード (例えば、 SDカード) 、 US Bメモリ、 S SD (ソリッド .ステート . ドライ ブ) 等の各種のリムーバブル記憶装置に適用される。 図 32 A乃至図 32 Eにリムーバブル記憶装 置の幾つかの構成例を模式的に示す。 例えば、 先の実施の形態に示す半導体装置は、 パッケージン グされたメモリチップに加工され、 様々なストレージ装置、 リムーバブルメモリに用いられる。
[0486]
図 32 Aは US Bメモリの模式図である。 USBメモリ 1 100は、 筐体 1 10 1、 キャップ 1 102、 USBコネクタ 1 103および基板 1 104を有する。 基板 1 104は、 筐体 1 10 1に 収納されている。 例えば、 基板 1 1 04には、 メモリチップ 1 105、 コントローラチップ 1 10 6が取り付けられている。 メモリチップ 1 1 05などに先の実施の形態に示す半導体装置を組み込 むことができる。
[0487]
図 32 Bは SDカードの外観の模式図であり、 図 32 Cは、 S Dカードの内部構造の模式図であ る。 SDカード 1 1 10は、 筐体 1 1 1 1、 コネクタ 1 1 1 2および基板 1 1 1 3を有する。 基板 1 1 1 3は筐体 1 1 1 1に収納されている。 例えば、 基板 1 1 1 3には、 メモリチップ 1 1 14、 コントローラチップ 1 1 1 5が取り付けられている。 基板 1 1 1 3の裏面側にもメモリチップ 1 1 14を設けることで、 SDカード 1 1 10の容量を増やすことができる。 また、 無線通信機能を備 えた無線チップを基板 1 1 1 3に設けてもよい。 これによって、 ホスト装置と SDカード 1 1 10 間の無線通信によって、 メモリチップ 1 1 14のデータの読み出し、 書き込みが可能となる。 メモ リチップ 1 1 14などに先の実施の形態に示す半導体装置を組み込むことができる。
[0488]
図 32Dは S SDの外観の模式図であり、 図 32 Eは、 S S Dの内部構造の模式図である。 S S D 1 1 50は、 筐体 1 1 5 1、 コネクタ 1 1 52および基板 1 1 53を有する。 基板 1 1 53は筐 体 1 1 51に収納されている。 例えば、 基板 1 1 53には、 メモリチップ 1 1 54、 メモリチップ 1 1 55、 コントローラチップ 1 1 56が取り付けられている。 メモリチップ 1 1 55はコントロ ーラチップ 1 1 56のワークメモリであり、 例えば DO S RAMチップを用いればよい。 基板 1 1 53の裏面側にもメモリチップ 1 1 54を設けることで、 S SD 1 1 50の容量を増やすことがで きる。 メモリチップ 1 1 54などに先の実施の形態に示す半導体装置を組み込むことができる。
[0489]
本実施の形態は、 他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
[0490]
（実施の形態 7）
本発明の一態様に係る半導体装置は、 C P Uや G P Uなどのプロセッサ、 またはチップに用いる ことができる。 図 33 A乃至図 33 Hに、 本発明の一態様に係る CPUや GPUなどのプロセッサ、 またはチップを備えた電子機器の具体例を示す。
[0491]
く電子機器 . システム ñ
本発明の一態様に係る G P Uまたはチップは、 様々な電子機器に搭載することができる。 電子機 器の例としては、 例えば、 テレビジョン装置、 デスクトップ型またはノート型の情報端末用などの モニタ、 デジタルサイネージ （D i g i t a l S i g n a g e :電子看板） 、 パチンコ機などの 大型ゲーム機、 などの比較的大きな画面を備える電子機器の他、 デジタルカメラ、 デジタルビデオ カメラ、 デジタルフォトフレーム、 電子ブックリーダー、 携帯電話機、 携帯型ゲーム機、 携帯情報 端末、 音響再生装置、 などが挙げられる。 また、 本発明の一態様に係る GPUまたはチップを電子 機器に設けることにより、 電子機器に人工知能を搭載することができる。
[0492]
本発明の一態様の電子機器は、 アンテナを有していてもよい。 アンテナで信号を受信することで、 表示部で映像や情報等の表示を行うことができる。 また、 電子機器がアンテナ及び二次電池を有す る場合、 アンテナを、 非接触電力伝送に用いてもよい。
[0493]
本発明の一態様の電子機器は、 センサ （力、 変位、 位置、 速度、 加速度、 角速度、 回転数、 距離、 光、 液、 磁気、 温度、 化学物質、 音声、 時間、 硬度、 電場、 電流、 電圧、 電力、 放射線、 流量、 湿 度、 傾度、 振動、 においまたは赤外線を測定する機能を含むもの） を有していてもよい。
[0494]
本発明の一態様の電子機器は、 様々な機能を有することができる。 例えば、 様々な情報 （静止画、 動画、 テキスト画像など） を表示部に表示する機能、 タッチパネル機能、 カレンダー、 日付または 時刻などを表示する機能、 様々なソフトウ ア （プログラム） を実行する機能、 無線通信機能、 記 録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。 図 33 A乃至図 33 Hに、 電子機器の例を示す。
[0495]
[情報端末]
図 33Aには、 情報端末の一種である携帯電話 （スマートフォン） が図示されている。 情報端末 51 00は、 筐体 5 101と、 表示部 5102と、 を有しており、 入力用インターフェースとして、 タッチパネルが表示部 5102に備えられ、 ボタンが筐体 5101に備えられている。
[0496]
情報端末 5100は、 本発明の一態様のチップを適用することで、 人工知能を利用したアプリケ ーションを実行することができる。 人工知能を利用したアプリケーションとしては、 例えば、 会話 を認識してその会話内容を表示部 5 1 02に表示するアプリケーション、 表示部 5 1 02に備える タッチパネルに対してユーザが入力した文字、 図形などを認識して、 表示部 5 1 0 2に表示するア プリケーション、 指紋や声紋などの生体認証を行うアプリケーションなどが挙げられる。
[0497]
図 33Bには、 ノート型情報端末 5200が図示されている。 ノート型情報端末 5200は、 情 報端末の本体 520 1と、 表示部 5202と、 キーボード 5203と、 を有する。
[0498]
ノート型情報端末 5200は、 先述した情報端末 5 1 00と同様に、 本発明の一態様のチップを 適用することで、 人工知能を利用したアプリケーションを実行することができる。 人工知能を利用 したアプリケーションとしては、 例えば、 設計支援ソフトウェア、 文章添削ソフトウェア、 献立自 動生成ソフトウェアなどが挙げられる。 また、 ノート型情報端末 5200を用いることで、 新規の 人工知能の開発を行うことができる。
[0499]
なお、 上述では、 電子機器としてスマートフォン、 およびノート型情報端末を例として、 それぞ れ図 33A、 図 33 Bに図示したが、 スマートフォン、 およびノート型情報端末以外の情報端末を 適用することができる。 スマートフォン、 およびノート型情報端末以外の情報端末としては、 例え ば、 PDA （P e r s o n a l D i g i t a l As s i s t a n t） 、 デスク トップ型情報端 末、 ワークステーションなどが挙げられる。
[0500]
[ゲーム機]
図 33 Cは、 ゲーム機の一例である携帯ゲーム機 5300を示している。 携帯ゲーム機 5300 は、 筐体 5 30 1、 筐体 5 302、 筐体 5303、 表示部 5 304、 接続部 530 5、 操作キー 5 30 6等を有する。 筐体 5 302、 および筐体 5303は、 筐体 530 1から取り外すことが可能 である。 筐体 530 1に設けられている接続部 5305を別の筐体 （図示せず） に取り付けること で、 表示部 5304に出力される映像を、 別の映像機器 （図示せず） に出力することができる。 こ のとき、 筐体 530 2、 および筐体 5303は、 それぞれ操作部として機能することができる。 こ れにより、 複数のプレイヤーが同時にゲームを行うことができる。 筐体 530 1、 筐体 530 2、 および筐体 5303の基板に設けられているチップなどに先の実施の形態に示すチップを組み込む ことができる。
[050 1]
また、 図 33Dは、 ゲーム機の一例である据え置き型ゲーム機 5400を示している。 据え置き 型ゲーム機 5400には、 無線または有線でコントローラ 5402が接続されている。
[0502]
携帯ゲーム機 5300、 据え置き型ゲーム機 5400などのゲーム機に本発明の一態様の G PU またはチップを適用することによって、 低消費電力のゲーム機を実現することができる。 また、 低 消費電力により、 回路からの発熱を低減することができるため、 発熱によるその回路自体、 周辺回 路、 およびモジュールへの影響を少なくすることができる。
[0503]
更に、 携帯ゲーム機 5300に本発明の一態様の GPUまたはチップを適用することによって、 人工知能を有する携帯ゲーム機 5300を実現することができる。 \¥02020/174315 卩（：17132020/051316
[0504]
本来、 ゲームの進行、 ゲーム上に登場する生物の言動、 ゲーム上で発生する現象などの表現は、 そのゲームが有するプログラムによって定められているが、 携帯ゲーム機 5 300に人工知能を適 用することにより、 ゲームのプログラムに限定されない表現が可能になる。 例えば、 プレイヤーが 問いかける内容、 ゲームの進行状況、 時刻、 ゲーム上に登場する人物の言動が変化するといった表 現が可能となる。
[0505]
また、 携帯ゲーム機 5300で複数のプレイヤーが必要なゲームを行う場合、 人工知能によって 擬人的にゲームプレイヤーを構成することができるため、 対戦相手を人エ知能によるゲームプレイ ヤーとすることによって、 1人でもゲームを行うことができる。
[0506]
図 330、 図 330では、 ゲーム機の一例として携帯ゲーム機、 および据え置き型ゲーム機を図 示しているが、 本発明の一態様の〇 11またはチップを適用するゲーム機はこれに限定されない。 本発明の一態様の
Figure imgf000081_0001
またはチップを適用するゲーム機としては、 例えば、 娯楽施設 （ゲームセ ンター、 遊園地など） に設置されるアーケードゲーム機、 スポーツ施設に設置されるバッティング 練習用の投球マシンなどが挙げられる。
[0507]
[大型コンピュータ]
本発明の一態様の〇 11またはチップは、 大型コンピュータに適用することができる。
[0508]
図 33 £は、 大型コンピュータの一例である、 スーパーコンピュータ 5500を示す図である。 図 3 3 Fは、 スーパーコンピュータ 5500が有するラックマウント型の計算機 5 502を示す図 である。
[0509]
スーパーコンピュータ 5 500は、 ラック 550 1 と、 複数のラックマウント型の計算機 5 50 2と、 を有する。 なお、 複数の計算機 550 2は、 ラック 5 50 1に格納されている。 また、 計算 機 5 502には、 複数の基板 5504が設けられ、 当該基板上に上記実施の形態で説明した〇 またはチップを搭載することができる。
[05 1 0]
スーパーコンピュータ 5 500は、 主に科学技術計算に利用される大型コンピュータである。 科 学技術計算では、 膨大な演算を高速に処理する必要があるため、 消費電力が高く、 チップの発熱が 大きい。 スーパーコンピュータ 5500に本発明の一態様の
Figure imgf000081_0002
またはチップを適用することに よって、 低消費電力のスーパーコンピュータを実現することができる。 また、 低消費電力により、 回路からの発熱を低減することができるため、 発熱によるその回路自体、 周辺回路、 およびモジュ ールへの影響を少なくすることができる。
[05 1 1]
図 33 £、 図 33Fでは、 大型コンピュータの一例としてスーパーコンピュータを図示している が、 本発明の一態様の〇 またはチップを適用する大型コンピュータはこれに限定されない。 本 発明の一態様の
Figure imgf000081_0003
またはチップを適用する大型コンピュータとしては、 例えば、 サービスを提 供するコンピュータ （サーバー） 、 大型汎用コンピュータ （メインフレーム） などが挙げられる。 \¥02020/174315 卩（：17132020/051316
[ 0 5 1 2 ]
[移動体]
本発明の一態様の
Figure imgf000082_0001
またはチップは、 移動体である自動車、 および自動車の運転席周辺に適 用することができる。
[ 0 5 1 3 ]
図 3 3 0は、 移動体の一例である自動車の室内におけるフロントガラス周辺を示す図である。 図 3 3 0では、 ダッシュボードに取り付けられた表示パネル 5 7 0 1、 表示パネル 5 7 0 2、 表示パ ネル 5 7 0 3の他、 ピラーに取り付けられた表示パネル 5 7 0 4を図示している。
[ 0 5 1 4 ]
表示パネル 5 7 0 1乃至表示パネル 5 7 0 3は、 スピ'—ドメ'ータ'一やタコメ'—夕'—、 走行距離、 燃料計、 ギア状態、 エアコンの設定などを表示することで、 その他様々な情報を提供することがで きる。 また、 表示パネルに表示される表示項目やレイアウトなどは、 ユーザの好みに合わせて適宜 変更することができ、 デザイン性を高めることが可能である。 表示パネル 5 7 0 1乃至表示パネル 5 7 0 3は、 照明装置として用いることも可能である。
[ 0 5 1 5 ]
表示パネル 5 7 0 4には、 自動車に設けられた撮像装置 （図示しない。 ） からの映像を映し出す ことによって、 ピラーで遮られた視界 （死角） を補完することができる。 すなわち、 自動車の外側 に設けられた撮像装置からの画像を表示することによって、 死角を補い、 安全性を高めることがで きる。 また、 見えない部分を補完する映像を映すことによって、 より 自然に違和感なく安全確認を 行うことができる。 表示パネル 5 7 0 4は、 照明装置として用いることもできる。
[ 0 5 1 6 ]
本発明の一態様の
Figure imgf000082_0002
またはチップは人工知能の構成要素として適用できるため、 例えば、 当 該チップを自動車の自動運転システムに用いることができる。 また、 当該チップを道路案内、 危険 予測などを行うシステムに用いることができる。 表示パネル 5 7 0 1乃至表示パネル 5 7 0 4には、 道路案内、 危険予測などの情報を表示する構成としてもよい。
[ 0 5 1 7 ]
なお、 上述では、 移動体の一例として自動車について説明しているが、 移動体は自動車に限定さ れない。 例えば、 移動体としては、 電車、 モノレール、 船、 飛行体 （ヘリコプター、 無人航空機
（ドローン） 、 飛行機、 ロケット） なども挙げることができ、 これらの移動体に本発明の一態様の チップを適用して、 人工知能を利用したシステムを付与することができる。
[ 0 5 1 8 ]
[電化製品]
図 3 3 Hは、 電化製品の一例である電気冷凍冷蔵庫 5 8 0 0を示している。 電気冷凍冷蔵庫 5 8 0 0は、 筐体 5 8 0 1、 冷蔵室用扉 5 8 0 2、 冷凍室用扉 5 8 0 3等を有する。
[ 0 5 1 9 ]
電気冷凍冷蔵庫 5 8 0 0に本発明の一態様のチップを適用することによって、 人工知能を有する 電気冷凍冷蔵庫 5 8 0 0を実現することができる。 人工知能を利用することによって電気冷凍冷蔵 庫 5 8 0 0は、 電気冷凍冷蔵庫 5 8 0 0に保存されている食材、 その食材の消費期限などを基に献 立を自動生成する機能や、 電気冷凍冷蔵庫 5 8 0 0に保存されている食材に合わせた温度に自動的 に調節する機能などを有することができる。 \¥02020/174315 卩（：17132020 /051316
[0520]
電化製品の一例として電気冷凍冷蔵庫について説明したが、 その他の電化製品としては、 例えば、 掃除機、 電子レンジ、 電子オーブン、 炊飯器、 湯沸かし器、 I H調理器、 ウォーターサーバ、 エア ーコンディショナーを含む冷暖房器具、 洗濯機、 乾燥機、 オーディオビジュアル機器などが挙げら れる。
[0521 ]
本実施の形態で説明した電子機器、 その電子機器の機能、 人工知能の応用例、 その効果などは、 他の電子機器の記載と適宜組み合わせることができる。
[0522]
本実施の形態は、 他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
[符号の説明]
[0523]
200 : トランジスタ、 205 :導電体、 2 10 :絶縁体、 21 1 :絶縁体、 21 2 :絶縁体、 2 14 :絶縁体、 21 6 :絶縁体、 2 1 7 :絶縁体、 218 :導電体、 222 :絶縁体、 224 :絶 縁体、 226 :絶縁体、 226八：絶縁膜、 230 :酸化物、 230八：酸化膜、 2306 :酸化 膜、 231 :絶縁体、 23 1八：絶縁膜、 240 :導電体、 241 :絶縁体、 242 :導電体、 2 42八：導電膜、 2426 :導電層、 243 :酸化物、 243八：酸化膜、 2436 :酸化物層、
245 :絶縁体、 245八：絶縁膜、 2456 :絶縁層、 246 :導電体、 250 :絶縁体、 25 0八：絶縁膜、 260 :導電体、 260八 ：導電膜、 2606 :導電膜、 26 5 :封止部、 27 1 :酸化物、 271八：酸化膜、 272 :絶縁体、 273 :絶縁体、 274 :絶縁体、 276 :領 域、 277 :領域、 280 :絶縁体、 28 2 :絶縁体、 283 :絶縁体、 284 :絶縁体、 28 6 :絶縁体、 287 :絶縁体、 290 : メモリデバイス、 290八：導電膜、 2906 :導電層、 292 :容量デバイス、 294 :導電体

Claims

\¥02020/174315 卩（：17132020/051316 請求の範囲
[請求項 1 ]
第 1の絶縁体と、
前記第 1の絶縁体上の第 1の酸化物と、
前記第 1の絶縁体と前記第 1の酸化物との間に設けられた第 2の絶縁体と、
前記第 1の絶縁体と接し、 かつ前記第 1の酸化物の側面と接する第 2の酸化物と、
前記第 1の絶縁体、 前記第 2の酸化物、 および前記第 1の酸化物上の第 3の絶縁体と、 を有し、
前記第 3の絶縁体は、 前記第 1の酸化物の上面と接する領域を有し、
前記第 2の絶縁体、 および前記第 3の絶縁体は、 前記第 2の酸化物と比較して、 酸素を透過しに くい材料を有する半導体装置。
[請求項 2 ]
第 1の絶縁体と、
前記第 1の絶縁体上の第 1の酸化物と、
前記第 1の絶縁体と前記第 1の酸化物との間に設けられた第 2の絶縁体と、
前記第 1の絶縁体と接し、 かつ前記第 1の酸化物の側面と接する第 2の酸化物と、
前記第 1の酸化物上にお互いに離間して設けられた第 1の導電体、 および第 2の導電体と、 前記第 1の絶縁体、 前記第 2の酸化物、 および前記第 1の酸化物上の第 3の絶縁体と、 前記第 3の絶縁体上のゲート電極と、
を有し、
前記ゲート電極は、 前記第 1の酸化物と重畳する領域を有し、
前記第 3の絶縁体は、 前記第 1の酸化物の上面、 前記第 1の導電体の側面、 および前記第 2の導 電体の側面と接する領域を有し、
前記第 2の絶縁体、 および前記第 3の絶縁体は、 前記第 2の酸化物と比較して、 酸素を透過しに くい材料を有する、 半導体装置。
[請求項 3 ]
請求項 2において、
前記半導体装置は、 第 4の絶縁体を有し、
前記第 4の絶縁体は、 前記第 3の絶縁体と、 前記ゲート電極の間に設けられる、 半導体装置。
[請求項 4 ]
請求項 1乃至請求項 3のいずれか一項において、
前記第 1の酸化物は、 インジウムと、 元素 N4 は、 アルミニウム、 ガリウム、 イットリウム、 または錫） と、 亜鉛と、 を有する、 半導体装置。
[請求項 5 ]
請求項 1乃至請求項 4のいずれか一項において、
前記第 1の酸化物は、 チャネル形成領域として機能する領域を有する、 半導体装置。
[請求項 6 ]
請求項 1乃至請求項 5のいずれか一項において、
前記第 1の酸化物、 および前記第 2の酸化物は、 同じ材料を含む、 半導体装置。
[請求項 7 ] \¥02020/174315 卩（：17132020/051316 請求項 1乃至請求項 6のいずれか一項において、
前記第 2の酸化物は、 結晶性を有し、 前記第 2の酸化物が有する結晶の〇軸は、 前記第 1の酸化 物の側面に対して概略垂直な方向を向いている、 半導体装置。
[請求項 8 ]
請求項 1乃至請求項 7のいずれか一項において、
前記第 2の酸化物は、 前記第 2の絶縁体の側面、 および前記第 3の絶縁体と接する、 半導体装置。
[請求項 9 ]
請求項 1乃至請求項 8のいずれか一項において、
前記第 2の絶縁体、 および前記第 3の絶縁体は、 酸素ブロック膜として機能する、 半導体装置。
[請求項 1 0 ]
請求項 1乃至請求項 9のいずれか一項において、
前記第 2の絶縁体、 および前記第 3の絶縁体の少なくとも一方は、 酸化アルミニウムを有する、 半導体装置。
PCT/IB2020/051316 2019-02-28 2020-02-18 半導体装置、および半導体装置の作製方法 Ceased WO2020174315A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202080016065.9A CN113491006B (zh) 2019-02-28 2020-02-18 半导体装置及半导体装置的制造方法
KR1020217028554A KR102744478B1 (ko) 2019-02-28 2020-02-18 반도체 장치 및 반도체 장치의 제작 방법
JP2021501136A JP7314249B2 (ja) 2019-02-28 2020-02-18 半導体装置
US17/428,825 US12349403B2 (en) 2019-02-28 2020-02-18 Semiconductor device comprising oxygen blocking films

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-035103 2019-02-28
JP2019035103 2019-02-28

Publications (1)

Publication Number Publication Date
WO2020174315A1 true WO2020174315A1 (ja) 2020-09-03

Family

ID=72239233

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2020/051316 Ceased WO2020174315A1 (ja) 2019-02-28 2020-02-18 半導体装置、および半導体装置の作製方法

Country Status (5)

Country Link
US (1) US12349403B2 (ja)
JP (1) JP7314249B2 (ja)
KR (1) KR102744478B1 (ja)
CN (1) CN113491006B (ja)
WO (1) WO2020174315A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024154036A1 (ja) * 2023-01-20 2024-07-25 株式会社半導体エネルギー研究所 半導体装置
TWI914289B (zh) 2022-04-30 2026-02-01 美商佩利達斯股份有限公司 P型碳化矽與低電阻率碳化矽之晶體、晶棒、晶圓與元件及其製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053477A (ja) * 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP2015156477A (ja) * 2013-12-26 2015-08-27 株式会社半導体エネルギー研究所 半導体装置、および電子機器
JP2015181162A (ja) * 2014-03-06 2015-10-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015181151A (ja) * 2014-02-05 2015-10-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2017034258A (ja) * 2015-08-03 2017-02-09 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、および電子機器
JP2018067708A (ja) * 2016-10-14 2018-04-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6300489B2 (ja) * 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI644433B (zh) * 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
JP6322503B2 (ja) * 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
TWI642186B (zh) * 2013-12-18 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置
WO2016092427A1 (en) 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9954112B2 (en) 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6887243B2 (ja) * 2015-12-11 2021-06-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器及び半導ウエハ
JP6851814B2 (ja) * 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
KR20170096956A (ko) 2016-02-17 2017-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기
US9978879B2 (en) 2016-08-31 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2018201011A (ja) * 2017-05-26 2018-12-20 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2018206828A (ja) 2017-05-31 2018-12-27 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2019016642A1 (ja) 2017-07-21 2019-01-24 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN111081773B (zh) * 2018-10-18 2023-03-24 联华电子股份有限公司 氧化物半导体装置以及其制作方法
CN113330553A (zh) 2019-01-29 2021-08-31 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
KR102948551B1 (ko) * 2019-06-14 2026-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053477A (ja) * 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP2015156477A (ja) * 2013-12-26 2015-08-27 株式会社半導体エネルギー研究所 半導体装置、および電子機器
JP2015181151A (ja) * 2014-02-05 2015-10-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2015181162A (ja) * 2014-03-06 2015-10-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017034258A (ja) * 2015-08-03 2017-02-09 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、および電子機器
JP2018067708A (ja) * 2016-10-14 2018-04-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI914289B (zh) 2022-04-30 2026-02-01 美商佩利達斯股份有限公司 P型碳化矽與低電阻率碳化矽之晶體、晶棒、晶圓與元件及其製造方法
WO2024154036A1 (ja) * 2023-01-20 2024-07-25 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
CN113491006B (zh) 2025-09-23
KR20210130167A (ko) 2021-10-29
US12349403B2 (en) 2025-07-01
US20220020883A1 (en) 2022-01-20
KR102744478B1 (ko) 2024-12-18
CN113491006A (zh) 2021-10-08
JP7314249B2 (ja) 2023-07-25
JPWO2020174315A1 (ja) 2020-09-03

Similar Documents

Publication Publication Date Title
JP2025000933A (ja) 半導体装置
TWI856139B (zh) 半導體裝置
JP7555906B2 (ja) 半導体装置の作製方法
WO2020201870A1 (ja) 半導体装置、および半導体装置の作製方法
KR20220031020A (ko) 반도체 장치 및 반도체 장치의 제작 방법
KR20220124700A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP7628956B2 (ja) 半導体装置
TWI858071B (zh) 半導體裝置以及半導體裝置的製造方法
WO2020229914A1 (ja) 半導体装置、および半導体装置の作製方法
WO2024116037A1 (ja) 半導体装置
JP2025164843A (ja) 記憶装置
JPWO2019111106A1 (ja) 半導体装置、および半導体装置の作製方法
TW202335185A (zh) 記憶體裝置
WO2023126741A1 (ja) 半導体装置、記憶装置、及び半導体装置の作製方法
JPWO2020049420A1 (ja) 半導体装置、および半導体装置の作製方法
JPWO2019224656A1 (ja) 半導体装置、および半導体装置の作製方法
JP7314249B2 (ja) 半導体装置
KR102811827B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP7771265B2 (ja) 半導体装置
JP7721699B2 (ja) 半導体装置
CN116097401A (zh) 绝缘膜的改性方法及半导体装置的制造方法
WO2020183277A1 (ja) 半導体装置、及び半導体装置の作製方法
WO2024042419A1 (ja) 記憶装置
JP7586825B2 (ja) 半導体装置
KR20220120577A (ko) 반도체 장치, 반도체 장치의 제작 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20762533

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021501136

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20217028554

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 20762533

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 17428825

Country of ref document: US

WWG Wipo information: grant in national office

Ref document number: 202080016065.9

Country of ref document: CN