JP7586825B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7586825B2
JP7586825B2 JP2021546059A JP2021546059A JP7586825B2 JP 7586825 B2 JP7586825 B2 JP 7586825B2 JP 2021546059 A JP2021546059 A JP 2021546059A JP 2021546059 A JP2021546059 A JP 2021546059A JP 7586825 B2 JP7586825 B2 JP 7586825B2
Authority
JP
Japan
Prior art keywords
oxide
insulator
conductor
region
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021546059A
Other languages
English (en)
Other versions
JPWO2021053450A1 (ja
JPWO2021053450A5 (ja
Inventor
寛司 國武
悠一 柳澤
翔太 水上
一樹 津田
晴之 馬場
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2021053450A1 publication Critical patent/JPWO2021053450A1/ja
Publication of JPWO2021053450A5 publication Critical patent/JPWO2021053450A5/ja
Application granted granted Critical
Publication of JP7586825B2 publication Critical patent/JP7586825B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明の一態様は、トランジスタ、半導体装置、および電子機器に関する。また、本発明の一態様は、トランジスタ、および半導体装置の作製方法に関する。また、本発明の一態様は、半導体ウエハ、およびモジュールに関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、電子機器などは、半導体装置を有すると言える場合がある。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。また、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリが主に用いられている。ＣＰＵは、半導体ウエハから切り離された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。
また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。）。また、例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用して、長期にわたり記憶内容を保持することができる記憶装置などが、開示されている（特許文献２参照。）。
また、近年では電子機器の小型化、軽量化に伴い、集積回路のさらなる高密度化への要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。
特開２０１２－２５７１８７号公報 特開２０１１－１５１３８３号公報
上記問題を鑑み、本発明の一態様は、トランジスタ特性のばらつきが少ない半導体装置を提供することを課題の一つとする。また、本発明の一態様は、信頼性が良好な半導体装置を提供することを課題の一つとする。また、本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。また、本発明の一態様は、オン電流が大きい半導体装置を提供することを課題の一つとする。また、本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。また、本発明の一態様は、低消費電力の半導体装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の絶縁体と、第１の絶縁体上の第１の酸化物と、第１の酸化物上の第２の酸化物と、第２の酸化物上の、第１の導電体、第２の導電体、第３の酸化物、第４の酸化物、および第２の絶縁体と、第１の導電体上、第２の導電体上、第３の酸化物上、および第４の酸化物上の、第３の絶縁体と、第２の絶縁体上の、第４の絶縁体と、第４の絶縁体上の、第３の導電体と、を有する半導体装置である。第２の絶縁体は、第１の導電体と、第２の導電体との間に位置し、第３の酸化物は、第１の導電体と、第２の絶縁体との間に位置し、第４の酸化物は、第２の導電体と、第２の絶縁体との間に位置する。第２の酸化物は、第１の領域、第２の領域、第３の領域、第４の領域、および第５の領域を有する。第１の領域は、第１の導電体と接する領域を有し、第２の領域は、第３の酸化物と接する領域を有し、第３の領域は、第３の導電体と重畳する領域を有し、第４の領域は、第４の酸化物と接する領域を有し、第５の領域は、第２の導電体と接する領域を有する。第２の領域の、第１の領域と第３の領域との間の長さは、３ｎｍ以上８ｎｍ以下であり、第４の領域の、第３の領域と第５の領域との間の長さは、３ｎｍ以上８ｎｍ以下であり、第３の領域の、第２の領域と第４の領域との間の長さは、５ｎｍ以上４０ｎｍ以下である。第２の領域、および第４の領域のキャリア濃度のそれぞれは、第３の領域のキャリア濃度よりも高く、第１の領域、および第５の領域のキャリア濃度は、それぞれ第２の領域、および第４の領域のキャリア濃度よりも高い。
また、本発明の一態様は、第１の絶縁体と、第１の絶縁体上の第１の酸化物と、第１の酸化物上の第２の酸化物と、第２の酸化物上の、第１の導電体、第２の導電体、第３の酸化物、第４の酸化物、および第２の絶縁体と、第１の導電体上、第２の導電体上、第３の酸化物上、および第４の酸化物上の、第３の絶縁体と、第２の絶縁体上の、第４の絶縁体と、第４の絶縁体上の、第３の導電体と、を有する半導体装置である。第２の絶縁体は、第１の導電体と、第２の導電体との間に位置し、第３の酸化物は、第１の導電体と、第２の絶縁体との間に位置し、第４の酸化物は、第２の導電体と、第２の絶縁体との間に位置する。第１の導電体と第２の絶縁体との間の、第３の酸化物の膜厚は、３ｎｍ以上８ｎｍ以下であり、第２の導電体と第２の絶縁体との間の、第４の酸化物の膜厚は、３ｎｍ以上８ｎｍ以下であり、第２の酸化物と重なる領域の、第３の導電体の底面の長さは、５ｎｍ以上４０ｎｍ以下である。
上記半導体装置において、第１の導電体、および第２の導電体のそれぞれは、タンタルを有し、第３の酸化物、および第４の酸化物のそれぞれは、タンタルと、酸素と、を有する、ことが好ましい。
また、上記半導体装置において、第２の絶縁体は、シリコンと、酸素と、を有し、第４の絶縁体は、ハフニウムと、酸素と、を有する、ことが好ましい。
また、上記半導体装置において、第２の酸化物は、インジウムと、元素Ｍ（Ｍはガリウム、アルミニウム、イットリウム、および錫のいずれか一または複数）と、亜鉛と、を有することが好ましい。
また、上記半導体装置において、第１の酸化物、および第２の酸化物は、島状にパターニングされていることが好ましい。
本発明の一態様により、トランジスタ特性のばらつきが少ない半導体装置を提供することができる。また、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。また、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。また、本発明の一態様により、オン電流が大きい半導体装置を提供することができる。また、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。また、本発明の一態様により、低消費電力の半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
図１Ａは本発明の一態様である半導体装置の上面図である。図１Ｂ乃至図１Ｄは本発明の一態様である半導体装置の断面図である。
図２は本発明の一態様である半導体装置の断面図である。
図３は本発明の一態様である半導体装置の断面図である。
図４ＡはＩＧＺＯの結晶構造の分類を説明する図である。図４ＢはＣＡＡＣ－ＩＧＺＯ膜のＸＲＤスペクトルを説明する図である。図４ＣはＣＡＡＣ－ＩＧＺＯ膜の極微電子線回折パターンを説明する図である。
図５Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図５Ｂ乃至図５Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図６Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図６Ｂ乃至図６Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図７Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図７Ｂ乃至図７Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図８Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図８Ｂ乃至図８Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図９Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図９Ｂ乃至図９Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図１０Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図１０Ｂ乃至図１０Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図１１Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図１１Ｂ乃至図１１Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図１２Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図１２Ｂ乃至図１２Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図１３Ａは本発明の一態様である半導体装置の作製方法を示す上面図である。図１３Ｂ乃至図１３Ｄは本発明の一態様である半導体装置の作製方法を示す断面図である。
図１４Ａは本発明の一態様である半導体装置の上面図である。図１４Ｂ乃至図１４Ｄは本発明の一態様である半導体装置の断面図である。
図１５Ａは本発明の一態様である半導体装置の上面図である。図１５Ｂ乃至図１５Ｄは本発明の一態様である半導体装置の断面図である。
図１６Ａは本発明の一態様である半導体装置の上面図である。図１６Ｂ乃至図１６Ｄは本発明の一態様である半導体装置の断面図である。
図１７Ａおよび図１７Ｂは本発明の一態様に係る半導体装置の断面図である。
図１８は本発明の一態様に係る記憶装置の構成を示す断面図である。
図１９は本発明の一態様に係る記憶装置の構成を示す断面図である。
図２０Ａおよび図２０Ｂは本発明の一態様に係る半導体装置の断面図である。
図２１Ａおよび図２１Ｂは本発明の一態様に係る半導体装置の断面図である。
図２２は本発明の一態様に係る半導体装置の断面図である。
図２３は本発明の一態様に係る半導体装置の断面図である。
図２４Ａは本発明の一態様に係る記憶装置の構成例を示すブロック図である。図２４Ｂは本発明の一態様に係る記憶装置の構成例を示す模式図である。
図２５Ａ乃至図２５Ｈは本発明の一態様に係る記憶装置の構成例を示す回路図である。
図２６は各種の記憶装置を階層ごとに示す図である。
図２７Ａは本発明の一態様に係る半導体装置のブロック図である。図２７Ｂは本発明の一態様に係る半導体装置の模式図である。
図２８Ａおよび図２８Ｂは電子部品の一例を説明する図である。
図２９Ａ乃至図２９Ｅは本発明の一態様に係る記憶装置の模式図である。
図３０Ａ乃至図３０Ｈは本発明の一態様に係る電子機器を示す図である。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするため、図に反映しないことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
また、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネルが形成される領域（以下、チャネル形成領域ともいう。）を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネル形成領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネル形成領域における、チャネル長方向を基準として垂直方向のチャネル形成領域の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、本明細書等において、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
本明細書では、単にチャネル幅と記載した場合には、見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体の欠陥準位密度が高くなることや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。なお、水も不純物として機能する場合がある。また、例えば不純物の混入によって、酸化物半導体に酸素欠損（ＶＯと表記する場合がある）が形成される場合がある。
なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものである。
また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
また、本明細書等において、「平行」とは、二つの直線が－１０度以上１０度以下の角度で配置されている状態をいう。したがって、－５度以上５度以下の場合も含まれる。また、「概略平行」とは、二つの直線が－３０度以上３０度以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０度以上１００度以下の角度で配置されている状態をいう。したがって、８５度以上９５度以下の場合も含まれる。また、「概略垂直」とは、二つの直線が６０度以上１２０度以下の角度で配置されている状態をいう。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む。）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう。）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳトランジスタと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅１μｍあたりのドレイン電流が、室温において１×１０－２０Ａ以下、８５℃において１×１０－１８Ａ以下、または１２５℃において１×１０－１６Ａ以下であることをいう。
（実施の形態１）
本実施の形態では、図１Ａ乃至図１６Ｄを用いて、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例、およびその作製方法について説明する。
＜半導体装置の構成例＞
図１Ａ乃至図１Ｄを用いて、トランジスタ２００を有する半導体装置の構成を説明する。図１Ａ乃至図１Ｄは、トランジスタ２００を有する半導体装置の上面図および断面図である。図１Ａは、当該半導体装置の上面図である。また、図１Ｂ乃至図１Ｄは、当該半導体装置の断面図である。ここで、図１Ｂは、図１ＡにＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図１Ｃは、図１ＡにＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、図１Ｄは、図１ＡにＡ５－Ａ６の一点鎖線で示す部位の断面図である。なお、図１Ａの上面図では、図の明瞭化のために一部の要素を省いている。
本発明の一態様の半導体装置は、基板（図示せず）上の絶縁体２１２と、絶縁体２１２上の絶縁体２１４と、絶縁体２１４上のトランジスタ２００と、トランジスタ２００上の絶縁体２８０と、絶縁体２８０上の絶縁体２８２と、絶縁体２８２上の絶縁体２８３と、を有する。絶縁体２１２、絶縁体２１４、絶縁体２８０、絶縁体２８２、および絶縁体２８３は層間膜として機能する。また、トランジスタ２００と電気的に接続し、プラグとして機能する導電体２４０ａ、および導電体２４０ｂを有する。なお、導電体２４０ａの側面に接して絶縁体２４１ａが設けられ、導電体２４０ｂの側面に接して絶縁体２４１ｂが設けられる。また、絶縁体２８３上、導電体２４０ａ上、および導電体２４０ｂ上には、導電体２４０ａ、および導電体２４０ｂとそれぞれ電気的に接続し、配線として機能する導電体２４６ａ、および導電体２４６ｂが設けられる。また、導電体２４６ａ上、導電体２４６ｂ上、および絶縁体２８３上には、絶縁体２８６が設けられる。
絶縁体２８０、絶縁体２８２、絶縁体２８３などの開口の側壁に接して絶縁体２４１ａが設けられ、絶縁体２４１ａの側面に接して導電体２４０ａの第１の導電体が設けられ、さらに内側に導電体２４０ａの第２の導電体が設けられている。また、絶縁体２８０、絶縁体２８２、絶縁体２８３などの開口の側壁に接して絶縁体２４１ｂが設けられ、絶縁体２４１ｂの側面に接して導電体２４０ｂの第１の導電体が設けられ、さらに内側に導電体２４０ｂの第２の導電体が設けられている。ここで、導電体２４０ａおよび導電体２４０ｂの上面の高さと、導電体２４６ａまたは導電体２４６ｂと重なる領域の、絶縁体２８３の上面の高さと、は同程度にできる。なお、トランジスタ２００では、導電体２４０ａの第１の導電体および導電体２４０ａの第２の導電体を積層し、導電体２４０ｂの第１の導電体および導電体２４０ｂの第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０ａおよび導電体２４０ｂのそれぞれを単層、または３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
［トランジスタ２００］
図１Ａ乃至図１Ｄに示すように、トランジスタ２００は、絶縁体２１４上の絶縁体２１６と、絶縁体２１４および／または絶縁体２１６に埋め込まれるように配置された導電体２０５（導電体２０５ａ、導電体２０５ｂ、および導電体２０５ｃ）と、絶縁体２１６上、および導電体２０５上の絶縁体２２２と、絶縁体２２２上の絶縁体２２４と、絶縁体２２４上の酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の導電体２４２ａ、および導電体２４２ｂと、酸化物２３０ｂ上の絶縁体２５０（絶縁体２５０ａ、および絶縁体２５０ｂ）と、絶縁体２５０上に位置し、酸化物２３０ｂの一部と重なる導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、酸化物２３０ｂ上、かつ、導電体２４２ａと絶縁体２５０ａとの間に位置する酸化物２７２ａと、酸化物２３０ｂ上、かつ、導電体２４２ｂと絶縁体２５０ａとの間に位置する酸化物２７２ｂと、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、酸化物２７２ａ、および酸化物２７２ｂの上に配置される絶縁体２７５（絶縁体２７５ａ、および絶縁体２７５ｂ）と、を有する。ここで、図１Ｂおよび図１Ｃに示すように、導電体２６０の上面は、絶縁体２５０の上面、および絶縁体２８０の上面と略一致して配置される。また、絶縁体２８２は、導電体２６０、絶縁体２５０、および絶縁体２８０のそれぞれの上面と接する。
なお、以下において、酸化物２３０ａと酸化物２３０ｂをまとめて酸化物２３０と呼ぶ場合がある。
絶縁体２８０および絶縁体２７５には、酸化物２３０ｂに達する開口が設けられる。当該開口内に、絶縁体２５０、および導電体２６０が配置されている。また、トランジスタ２００のチャネル長方向において、導電体２４２ａと、導電体２４２ｂとの間に導電体２６０、絶縁体２５０、酸化物２７２ａ、および酸化物２７２ｂが設けられている。絶縁体２５０は、導電体２６０の側面と接する領域と、導電体２６０の底面と接する領域と、を有する。酸化物２７２ａは、導電体２４２ａの側面と接する領域と、絶縁体２５０ａの側面と接する領域と、酸化物２３０ｂの上面と接する領域と、を有する。酸化物２７２ｂは、導電体２４２ｂの側面と接する領域と、絶縁体２５０ａの側面と接する領域と、酸化物２３０ｂの上面と接する領域と、を有する。
酸化物２３０は、絶縁体２２４の上に配置された酸化物２３０ａと、酸化物２３０ａの上に配置された酸化物２３０ｂと、を有することが好ましい。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
なお、トランジスタ２００では、酸化物２３０が、酸化物２３０ａ、および酸化物２３０ｂの２層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ｂの単層、または３層以上の積層構造を設ける構成にしてもよいし、酸化物２３０ａ、および酸化物２３０ｂのそれぞれが積層構造を有していてもよい。
導電体２６０は、第１のゲート（トップゲートともいう。）電極として機能し、導電体２０５は、第２のゲート（バックゲートともいう。）電極として機能する。また、絶縁体２２２、絶縁体２２４、および絶縁体２５０は、ゲート絶縁体として機能する。また、導電体２４２ａは、ソースまたはドレインの一方として機能し、導電体２４２ｂは、ソースまたはドレインの他方として機能する。また、酸化物２３０の導電体２６０と重畳する領域の少なくとも一部はチャネル形成領域として機能する。
ここで、図１Ｂにおけるチャネル形成領域近傍の拡大図を図２に示す。図２に示すように、酸化物２３０ｂは、トランジスタ２００のチャネル形成領域として機能する領域２３６と、ソース領域またはドレイン領域として機能する領域２３８ａおよび領域２３８ｂと、を有する。領域２３６は、少なくとも一部が導電体２６０と重畳している。言い換えると、領域２３６は、導電体２４２ａと導電体２４２ｂの間の領域に設けられている。領域２３８ａは、導電体２４２ａと重畳し、領域２３８ｂは、導電体２４２ｂと重畳している。
トランジスタ２００は、チャネル形成領域を含む酸化物２３０（酸化物２３０ａ、および酸化物２３０ｂ）に、半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。
また、半導体として機能する金属酸化物は、バンドギャップが２ｅＶ以上のものを用いることが好ましく、２．５ｅＶ以上のものを用いることがより好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
酸化物２３０として、例えば、インジウム、元素Ｍおよび亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物２３０として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、インジウム酸化物などを用いてもよい。
ここで、酸化物２３０ｂに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。元素Ｍに対するＩｎの原子数比が小さいほど、不純物および酸素の拡散を抑制する傾向がある。よって、酸化物２３０ｂの下に酸化物２３０ａを配置することで、酸化物２３０ａよりも下方に形成された構造物からの、酸化物２３０ｂに対する、不純物および酸素の拡散を抑制することができる。
酸化物２３０ｂは、結晶性を有することが好ましい。特に、酸化物２３０ｂとして、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。
ＣＡＡＣ－ＯＳは、結晶性の高い、緻密な構造を有しており、不純物や欠陥（例えば、酸素欠損など）が少ない金属酸化物である。特に、金属酸化物の形成後に、金属酸化物が多結晶化しない程度の温度（例えば、４００℃以上６００℃以下）で加熱処理することで、ＣＡＡＣ－ＯＳをより結晶性の高い、緻密な構造にすることができる。このようにして、ＣＡＡＣ－ＯＳの密度をより高めることで、当該ＣＡＡＣ－ＯＳ中の不純物または酸素の拡散をより低減することができる。
また、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。したがって、ＣＡＡＣ－ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネル形成領域に不純物および酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸素欠損近傍の水素が、酸素欠損に水素が入った欠陥（以下、ＶＯＨと呼ぶ場合がある。）を形成し、キャリアとなる電子を生成する場合がある。このため、酸化物半導体中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性（ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れる特性）となりやすい。したがって、酸化物半導体中のチャネル形成領域では、不純物、酸素欠損、およびＶＯＨはできる限り低減されていることが好ましい。言い換えると、酸化物半導体中のチャネルが形成される領域は、キャリア濃度が低減され、ｉ型（真性化）または実質的にｉ型であることが好ましい。
しかしながら、ｉ型または実質的にｉ型である領域が、酸化物半導体中のソース領域またはドレイン領域にまで広がると、トランジスタ２００のオン電流の低下、電界効果移動度の低下などを引き起こす恐れがある。
よって、酸化物半導体中において、チャネル形成領域として機能する領域２３６は、キャリア濃度が低減され、ｉ型または実質的にｉ型であることが好ましいが、ソース領域またはドレイン領域として機能する領域２３８ａおよび領域２３８ｂは、キャリア濃度が高く、ｎ型であることが好ましい。
また、トランジスタを微細化することで、ソース領域とドレイン領域との間の距離が短くなり、トランジスタのソース－ドレイン耐圧が低下する恐れがある。また、領域２３６と領域２３８ａまたは領域２３８ｂとの境界での電流密度が集中し、チャネルとソースまたはドレインとの境界における発熱が生じる恐れがある。
そこで、本発明の一態様では、酸化物２３０ｂの、領域２３６と領域２３８ａとの間に領域２３７ａが設けられ、領域２３６と領域２３８ｂとの間に領域２３７ｂが設けられることが好ましい。
さらに、領域２３７ａのキャリア濃度は、領域２３８ａのキャリア濃度と同等、またはそれよりも低く、領域２３６のキャリア濃度と同等、またはそれよりも高いことが好ましい。また、領域２３７ｂのキャリア濃度は、領域２３８ｂのキャリア濃度と同等、またはそれよりも低く、領域２３６のキャリア濃度と同等、またはそれよりも高いことが好ましい。つまり、領域２３７ａは、領域２３６と領域２３８ａとのオフセット領域として機能し、領域２３７ｂは、領域２３６と領域２３８ｂとのオフセット領域として機能する。
ここで、トランジスタのゲート長について説明する。ゲート長とは、トランジスタ動作時にキャリアがチャネル形成領域内部を移動する方向における、ゲート電極の長さであり、トランジスタの上面図における、ゲート電極の底面の幅をいう。つまり、トランジスタ２００のチャネル長方向の断面視において、ゲート長は、酸化物２３０と重なる領域の、導電体２６０の底面の幅である。言い換えると、ゲート長は、領域２３６の幅に相当する。なお、ゲート電極の底面が緩やかな曲面を有する場合や、ゲート電極が底面に向かってテーパーがついた形状を有する場合がある。このときのゲート長は、トランジスタの上面図における、ゲート電極の底面の幅よりも大きくなる場合がある。
ここで、トランジスタの実効的なチャネル長について説明する。実効的なチャネル長とは、トランジスタの上面図において、ソース電極とドレイン電極との間の距離をいう。つまり、トランジスタ２００のチャネル長方向の断面視において、実効的なチャネル長は、導電体２４２ａと導電体２４２ｂとの間の距離である。言い換えると、実効的なチャネル長は、領域２３７ａの幅と、領域２３６の幅と、領域２３７ｂの幅との和に相当する。なお、ソース電極の側面が、ソース電極の被形成面に対して傾斜し、ドレイン電極の側面が、ドレイン電極の被形成面に対して傾斜している場合、実効的なチャネル長とは、トランジスタの上面図において、ソース電極の側面の底部と、ドレイン電極の側面の底部との間の距離をいう。
酸化物２３０ｂに領域２３７ａおよび領域２３７ｂを設けることで、実効的なチャネル長を伸長することができる。よって、トランジスタのソース－ドレイン耐圧を向上させることができ、信頼性の高いトランジスタを実現できる。また、領域２３６と領域２３８ａまたは領域２３８ｂとの境界での電流密度を緩和でき、チャネルとソースまたはドレインとの境界における発熱が抑制され、信頼性の高いトランジスタ、および半導体装置とすることができる。したがって、トランジスタが微細化されても、良好な電気特性を得ることができる。
トランジスタ２００のチャネル長方向の断面視において、領域２３７ａおよび領域２３７ｂの幅のそれぞれは、代表的には、１ｎｍ以上１０ｎｍ未満、好ましくは３ｎｍ以上８ｎｍ未満である。なお、トランジスタ２００のチャネル長方向の断面視における、領域２３７ａの幅は、領域２３７ａの、領域２３６と領域２３８ａとの間の長さと言い換えることができる。また、トランジスタ２００のチャネル長方向の断面視における、領域２３７ｂの幅は、領域２３７ｂの、領域２３６と領域２３８ｂとの間の長さと言い換えることができる。このとき、トランジスタ２００のチャネル長方向の断面視において、チャネル形成領域として機能する領域２３６の幅が５ｎｍ以上４０ｎｍ以下であっても、良好な電気特性を得ることができる。なお、トランジスタ２００のチャネル長方向の断面視における、領域２３６の幅は、領域２３６の、領域２３７ａと領域２３７ｂとの間の長さと言い換えることができる。
チャネル形成領域として機能する領域２３６のキャリア濃度は、１×１０１７ｃｍ－３未満であることが好ましく、１×１０１６ｃｍ－３未満であることがより好ましく、１×１０１３ｃｍ－３未満であることがさらに好ましく、１×１０１２ｃｍ－３未満であることがさらに好ましい。なお、領域２３６のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０－９ｃｍ－３とすることができる。
また、ソース領域またはドレイン領域として機能する領域２３８ａおよび領域２３８ｂのキャリア濃度は、１×１０１７ｃｍ－３以上１×１０２１ｃｍ－３未満であることが好ましく、１×１０１８ｃｍ－３以上１×１０２０ｃｍ－３未満であることがより好ましい。
また、領域２３７ａ、および領域２３７ｂのキャリア濃度は、領域２３６、領域２３８ａ、および領域２３８ｂのキャリア濃度にもよるが、代表的には、１×１０１５ｃｍ－３以上１×１０１７ｃｍ－３以下、好ましくは５×１０１５ｃｍ－３以上１×１０１６ｃｍ－３以下である。
なお、酸化物２３０ｂに領域２３７ａを設けるには、導電体２４２ａと絶縁体２５０ａとの間に酸化物２７２ａが配置されることが好ましい。このとき、領域２３７ａは、酸化物２７２ａと接する領域を有する。酸化物２７２ａを設けることで、絶縁体２８０、絶縁体２５０ａなどが有する酸素を、酸化物２７２ａを介して、領域２３７ａに供給することができる。よって、領域２３７ａ中の酸素欠損を低減し、領域２３７ａのキャリア濃度を低くすることができる。また、トランジスタのチャネル長方向の断面視において、酸化物２７２ａの幅は、１ｎｍ以上１０ｎｍ未満であることが好ましく、３ｎｍ以上８ｎｍ未満であることがより好ましい。なお、トランジスタのチャネル長方向の断面視における、酸化物２７２ａの幅は、導電体２４２ａと絶縁体２５０ａとの間の、酸化物２７２ａの膜厚と言い換えることができる。
同様に、酸化物２３０ｂに領域２３７ｂを設けるには、導電体２４２ｂと絶縁体２５０ａとの間に酸化物２７２ｂが配置されることが好ましい。このとき、領域２３７ｂは、酸化物２７２ｂと接する領域を有する。酸化物２７２ｂを設けることで、絶縁体２８０、絶縁体２５０ａなどが有する酸素を、酸化物２７２ｂを介して、領域２３７ｂに供給することができる。よって、領域２３７ｂ中の酸素欠損を低減し、領域２３７ｂのキャリア濃度を低くすることができる。また、トランジスタのチャネル長方向の断面視において、酸化物２７２ｂの幅は、１ｎｍ以上１０ｎｍ未満であることが好ましく、３ｎｍ以上８ｎｍ未満であることがより好ましい。なお、トランジスタのチャネル長方向の断面視における、酸化物２７２ｂの幅は、導電体２４２ｂと絶縁体２５０ａとの間の、酸化物２７２ｂの膜厚と言い換えることができる。
トランジスタ２００のチャネル長方向の断面視における、酸化物２７２ａおよび酸化物２７２ｂの幅を上記にすることで、ゲート長または領域２３６の幅が５ｎｍ以上４０ｎｍ以下であっても、良好な電気特性を得ることができる。
酸化物２７２ａ、および酸化物２７２ｂは、それぞれ導電体２４２ａ、および導電体２４２ｂの側端部が酸化されることで、形成される場合がある。よって、酸化物２７２ａ、および酸化物２７２ｂは、それぞれ導電体２４２ａ、および導電体２４２ｂが有する金属を含む場合がある。例えば、導電体２４２ａ、および導電体２４２ｂとして、タンタルを含む窒化物を用いる場合、酸化物２７２ａ、および酸化物２７２ｂのそれぞれは、タンタルと、酸素と、を有する。
また、酸化物２７２ａ、および酸化物２７２ｂは、絶縁体２５０ａとも接する。よって、酸化物２７２ａ、および酸化物２７２ｂは、導電体２４２ａ、および導電体２４２ｂが有する金属に加えて、絶縁体２５０ａが有する元素を含む場合がある。例えば、絶縁体２５０ａとして、酸化シリコン、または酸化窒化シリコンなどを用いる場合、酸化物２７２ａ、および酸化物２７２ｂのそれぞれは、タンタルと、シリコンと、酸素と、を有する場合がある。
酸化物２７２ａおよび酸化物２７２ｂは、それぞれ、導電体２４２ａおよび導電体２４２ｂよりも酸素を多く含むため、絶縁性を有すると推定される。よって、酸化物２７２ａおよび酸化物２７２ｂを、ｓｅｍｉ－ｉｎｓｕｌａｔｏｒ（ＳＩ）と呼ぶことができる場合がある。領域２３７ａおよび領域２３７ｂのキャリア濃度は、領域２３８ａおよび領域２３８ｂのキャリア濃度と同等、またはそれよりも低く、領域２３６のキャリア濃度と同等、またはそれよりも高いため、領域２３７ａおよび領域２３７ｂをＳＩまたはＳＩ領域と呼ぶことができる場合がある。領域２３６を、Ｉ型または実質的にＩ型であるとみなし、領域２３８ａおよび領域２３８ｂを、Ｎ型またはＮ＋型であるとみなすと、トランジスタ２００は、（Ｎ＋－ＳＩ－Ｉ－ＳＩ－Ｎ＋）構造を有するといえる。
また、酸化物２３０ｂ上に導電体２４２ａおよび導電体２４２ｂを設けた状態で、酸素を含む雰囲気でマイクロ波処理を行うことが好ましい。ここで、マイクロ波処理とは、例えばマイクロ波を用いて高密度プラズマを発生させる電源を有する装置を用いた処理のことを指す。
酸素を含む雰囲気でマイクロ波処理を行うことで、マイクロ波、またはＲＦ等の高周波を用いて酸素ガスをプラズマ化し、当該酸素プラズマを作用させることができる。このとき、マイクロ波、またはＲＦ等の高周波を領域２３６、領域２３７ａ、および領域２３７ｂに照射することもできる。プラズマ、マイクロ波などの作用により、領域２３６、領域２３７ａ、および領域２３７ｂのＶＯＨを分断し、水素を領域２３６、領域２３７ａ、および領域２３７ｂから除去し、酸素欠損を酸素で補填することができる。つまり、領域２３６、領域２３７ａ、および領域２３７ｂにおいて、「ＶＯＨ→Ｈ＋ＶＯ」という反応が起きて、領域２３６、領域２３７ａ、および領域２３７ｂの水素濃度を低減することができる。よって、領域２３６中、領域２３７ａ中、および領域２３７ｂ中の酸素欠損、およびＶＯＨを低減し、キャリア濃度を低下させることができる。
また、酸素を含む雰囲気でマイクロ波処理を行う際、マイクロ波、またはＲＦ等の高周波、酸素プラズマなどの作用は、導電体２４２ａおよび導電体２４２ｂに遮蔽され、領域２３８ａおよび領域２３８ｂには及ばない。さらに、酸素プラズマの作用は、酸化物２３０ｂ、導電体２４２ａ、および導電体２４２ｂを覆って設けられている、絶縁体２７５および絶縁体２８０によって低減することができる。これにより、マイクロ波処理の際に、領域２３８ａおよび領域２３８ｂで、ＶＯＨの低減、および過剰な量の酸素供給が発生しないので、キャリア濃度の低下を防ぐことができる。
また、酸素を含む雰囲気でマイクロ波処理を行う際、マイクロ波、またはＲＦ等の高周波、酸素プラズマなどの作用は、酸化物２７２ａ、酸化物２７２ｂ、絶縁体２７５、および絶縁体２８０によって低減することができる。よって、領域２３７ａ、および領域２３７ｂへの当該作用は、領域２３６よりも弱く、領域２３８ａおよび領域２３８ｂよりも強い。したがって、マイクロ波処理による、領域２３７ａおよび領域２３７ｂのキャリア濃度は、領域２３８ａおよび領域２３８ｂよりも低下し、領域２３６ほど低下しない。
このようにして、酸化物半導体の領域２３６で選択的に酸素欠損、およびＶＯＨを除去して、領域２３６をｉ型または実質的にｉ型とすることができる。さらに、ソース領域またはドレイン領域として機能する領域２３８ａおよび領域２３８ｂに過剰な酸素が供給されるのを抑制し、ｎ型を維持することができる。さらに、領域２３７ａおよび領域２３７ｂのキャリア濃度は、領域２３８ａおよび領域２３８ｂのキャリア濃度と同等、またはそれよりも低く、領域２３６のキャリア濃度と同等、またはそれよりも高くすることができる。これにより、トランジスタ２００の電気特性の変動が抑制され、基板面内でトランジスタ２００の電気特性がばらつくのを抑制することができる。
このように、開示する発明の一態様では、微細化に伴う問題点を解消することができるため、結果として、トランジスタサイズを十分に小さくすることが可能になる。トランジスタサイズを十分に小さくすることで、トランジスタを用いた半導体装置の占める面積が小さくなるため、基板あたりの半導体装置の取り数が増大する。これにより、半導体装置あたりの製造コストは抑制される。また、半導体装置が小型化されるため、同程度の大きさでさらに機能が高められた半導体装置を実現することができる。つまり、開示する発明の一態様により酸化物半導体を用いたトランジスタの微細化が達成されることで、これに付随する様々な効果を得ることが可能である。
なお、図２では、領域２３６、領域２３７ａ、領域２３７ｂ、領域２３８ａ、および領域２３８ｂが酸化物２３０ｂに形成される例について示しているが、本発明はこれに限られるものではない。例えば、上記の各領域が酸化物２３０ｂだけでなく、酸化物２３０ａまで形成されてもよい。
また、図２では、領域２３６の幅が絶縁体２５０ａの幅と一致しているが、本実施の形態は、これに限られるものではない。領域２３６の幅が絶縁体２５０ａの幅より狭くなる場合、または領域２３６の幅が絶縁体２５０ａの幅より広くなる場合もある。例えば、図３に示すように、領域２３６の幅が導電体２６０の底面の幅と一致する場合がある。
また、図２では、領域２３７ａの幅は、酸化物２７２ａの幅と一致している。なお、本実施の形態は、これに限られるものではない。例えば、領域２３７ａの幅は、酸化物２７２ａの幅より狭くなる場合、または酸化物２７２ａの幅より広くなる場合もある。また、領域２３７ａが、導電体２４２ａと重なる領域を有する場合、導電体２６０と重なる領域を有する場合もある。例えば、図３に示すように、領域２３７ａの幅は、導電体２６０に対向する導電体２４２ａの側面と導電体２６０との間の距離と一致する場合がある。なお、領域２３７ｂの幅についても、領域２３７ａの幅と同様のことがいえる。
また、酸化物２３０において、各領域の境界を明確に検出することが困難な場合がある。各領域内で検出される金属元素、ならびに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、ならびに水素、および窒素などの不純物元素の濃度が減少していればよい。
以上のような構成にすることで、トランジスタ特性のばらつきが少ない半導体装置を提供することができる。また、信頼性が良好な半導体装置を提供することができる。また、良好な電気特性を有する半導体装置を提供することができる。また、微細化または高集積化が可能な半導体装置を提供することができる。
なお、図１Ｂなどにおいて、導電体２６０等を埋め込む開口の側面が、酸化物２３０ｂの溝部も含めて、酸化物２３０ｂの被形成面に対して概略垂直となっているが、本実施の形態はこれに限られるものではない。例えば、図３に示すように、当該開口の底部が緩やかな曲面を有する、Ｕ字型の形状となってもよい。また、例えば、当該開口の側面が酸化物２３０ｂの被形成面に対して傾斜していてもよい。
また、図１Ｃに示すように、トランジスタ２００のチャネル幅方向の断面視において、酸化物２３０ｂの側面と酸化物２３０ｂの上面との間に、湾曲面を有してもよい。つまり、当該側面の端部と当該上面の端部は、湾曲してもよい（以下、ラウンド状ともいう。）。
上記湾曲面での曲率半径は、０ｎｍより大きく、導電体２４２ａまたは導電体２４２ｂと重なる領域の酸化物２３０ｂの膜厚より小さい、または、上記湾曲面を有さない領域の長さの半分より小さいことが好ましい。上記湾曲面での曲率半径は、具体的には、０ｎｍより大きく２０ｎｍ以下、好ましくは１ｎｍ以上１５ｎｍ以下、さらに好ましくは２ｎｍ以上１０ｎｍ以下とする。このような形状にすることで、絶縁体２５０および導電体２６０の、酸化物２３０ｂへの被覆性を高めることができる。
酸化物２３０は、化学組成が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、主成分である金属元素に対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、主成分である金属元素に対する元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
また、酸化物２３０ｂは、ＣＡＡＣ－ＯＳなどの結晶性を有する酸化物であることが好ましい。ＣＡＡＣ－ＯＳなどの結晶性を有する酸化物は、不純物や欠陥（酸素欠損など）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、酸化物２３０ｂからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、酸化物２３０ｂから酸素が引き抜かれることを低減できるので、トランジスタ２００は、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
ここで、酸化物２３０ａと酸化物２３０ｂの接合部において、伝導帯下端はなだらかに変化する。換言すると、酸化物２３０ａと酸化物２３０ｂの接合部における伝導帯下端は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面に形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物２３０ａと酸化物２３０ｂが、酸素以外に共通の元素を主成分として有することで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物２３０ｂがＩｎ－Ｍ－Ｚｎ酸化物の場合、酸化物２３０ａとして、Ｉｎ－Ｍ－Ｚｎ酸化物、Ｍ－Ｚｎ酸化物、元素Ｍの酸化物、Ｉｎ－Ｚｎ酸化物、インジウム酸化物などを用いてもよい。
具体的には、酸化物２３０ａとして、Ｉｎ：Ｍ：Ｚｎ＝１：３：４［原子数比］もしくはその近傍の組成、またはＩｎ：Ｍ：Ｚｎ＝１：１：０．５［原子数比］もしくはその近傍の組成の金属酸化物を用いればよい。また、酸化物２３０ｂとして、Ｉｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］もしくはその近傍の組成、またはＩｎ：Ｍ：Ｚｎ＝４：２：３［原子数比］もしくはその近傍の組成の金属酸化物を用いればよい。なお、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。また、元素Ｍとして、ガリウムを用いることが好ましい。
なお、金属酸化物をスパッタリング法により成膜する場合、上記の原子数比は、成膜された金属酸化物の原子数比に限られず、金属酸化物の成膜に用いるスパッタリングターゲットの原子数比であってもよい。
酸化物２３０ａおよび酸化物２３０ｂを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は大きいオン電流、および高い周波数特性を得ることができる。
トランジスタ２００において、絶縁体２２４上の酸化物２３０は、少なくとも一部がチャネル形成領域として機能する。なお、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造において、絶縁膜上のシリコン膜は、少なくとも一部がチャネル形成領域として機能する。よって、ＳＯＩ構造は、広義にとらえると、Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｎ Ｉｎｓｕｌａｔｏｒ構造とみなすことができる。よって、トランジスタ２００は、ＳＯＩ構造を有するといえる。
また、絶縁体２２４上の酸化物２３０は、島状に形成されている。よって、同一基板上に、複数のトランジスタ２００を設けることができる。よって、本発明の一態様により、集積化構造を形成することができる。
絶縁体２１２、絶縁体２１４、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８６の少なくとも一は、水、水素などの不純物が、基板側から、または、トランジスタ２００の上方からトランジスタ２００に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１２、絶縁体２１４、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８６の少なくとも一は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。
なお、本明細書において、バリア絶縁膜とは、バリア性を有する絶縁膜のことを指す。本明細書において、バリア性とは、対応する物質の拡散を抑制する機能（透過性が低いともいう）とする。または、対応する物質を、捕獲、および固着する（ゲッタリングともいう）機能とする。
絶縁体２１２、絶縁体２１４、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８６としては、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁体を用いることが好ましく、例えば、酸化アルミニウム、酸化マグネシウム、酸化ハフニウム、酸化ガリウム、インジウムガリウム亜鉛酸化物、窒化シリコン、または窒化酸化シリコンなどを用いることができる。例えば、絶縁体２１２、絶縁体２８３、および絶縁体２８６として、より水素バリア性が高い、窒化シリコンなどを用いることが好ましい。また、例えば、絶縁体２１４、絶縁体２７５、および絶縁体２８２として、水素を捕獲および水素を固着する機能が高い、酸化アルミニウムまたは酸化マグネシウムなどを用いることが好ましい。これにより、水、水素などの不純物が絶縁体２１２、および絶縁体２１４を介して、基板側からトランジスタ２００側に拡散するのを抑制することができる。または、水、水素などの不純物が絶縁体２８６よりも外側に配置されている層間絶縁膜などから、トランジスタ２００側に拡散するのを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１２、および絶縁体２１４を介して基板側に拡散するのを抑制することができる。または、絶縁体２８０などに含まれる酸素が、絶縁体２８２などを介してトランジスタ２００より上方に拡散するのを抑制することができる。この様に、トランジスタ２００を、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁体２１２、絶縁体２１４、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８６で取り囲む構造とすることが好ましい。
ここで、絶縁体２１２、絶縁体２１４、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８６として、アモルファス構造を有する酸化物を用いることが好ましい。例えば、ＡｌＯｘ（ｘは０より大きい任意数）、またはＭｇＯｙ（ｙは０より大きい任意数）などの金属酸化物を用いることが好ましい。このようなアモルファス構造を有する金属酸化物では、酸素原子がダングリングボンドを有しており、当該ダングリングボンドで水素を捕獲または固着する性質を有する場合がある。このようなアモルファス構造を有する金属酸化物をトランジスタ２００の構成要素として用いる、またはトランジスタ２００の周囲に設けることで、トランジスタ２００に含まれる水素、またはトランジスタ２００の周囲に存在する水素を捕獲または固着することができる。特にトランジスタ２００のチャネル形成領域に含まれる水素を捕獲または固着することが好ましい。アモルファス構造を有する金属酸化物をトランジスタ２００の構成要素として用いる、またはトランジスタ２００の周囲に設けることで、良好な特性を有し、信頼性の高いトランジスタ２００、および半導体装置を作製することができる。
また、絶縁体２１２、絶縁体２１４、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８６は、アモルファス構造であることが好ましいが、一部に多結晶構造の領域が形成されていてもよい。また、絶縁体２１２、絶縁体２１４、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８６は、アモルファス構造の層と、多結晶構造の層と、が積層された多層構造であってもよい。例えば、アモルファス構造の層の上に多結晶構造の層が形成された積層構造でもよい。
絶縁体２１２、絶縁体２１４、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８６の成膜は、例えば、スパッタリング法を用いて行えばよい。スパッタリング法は、成膜ガスに水素を用いなくてよいので、絶縁体２１２、絶縁体２１４、絶縁体２７５、絶縁体２８２、絶縁体２８３、および絶縁体２８６の水素濃度を低減することができる。なお、成膜方法は、スパッタリング法に限られるものではなく、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを適宜用いてもよい。
また、絶縁体２１２、絶縁体２８３、および絶縁体２８６の抵抗率を低くすることが好ましい場合がある。例えば、絶縁体２１２、絶縁体２８３、および絶縁体２８６の抵抗率を概略１×１０１３Ωｃｍとすることで、半導体装置作製工程のプラズマ等を用いる処理において、絶縁体２１２、絶縁体２８３、および絶縁体２８６が、導電体２０５、導電体２４２ａ、導電体２４２ｂ、導電体２６０、導電体２４６ａ、または導電体２４６ｂのチャージアップを緩和することができる場合がある。絶縁体２１２、絶縁体２８３、および絶縁体２８６の抵抗率は、好ましくは、１×１０１０Ωｃｍ以上１×１０１５Ωｃｍ以下とする。
また、絶縁体２１６、および絶縁体２８０は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６、および絶縁体２８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを適宜用いればよい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコンなどの材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
導電体２０５は、酸化物２３０、および導電体２６０と、重なるように配置する。ここで、導電体２０５は、絶縁体２１４および／または絶縁体２１６に形成された開口に埋め込まれて設けることが好ましい。
導電体２０５は、導電体２０５ａ、導電体２０５ｂ、および導電体２０５ｃを有する。導電体２０５ａは、当該開口の底面および側壁に接して設けられる。導電体２０５ｂは、導電体２０５ａに形成された凹部に埋め込まれるように設けられる。ここで、導電体２０５ｂの上面は、導電体２０５ａの上面および絶縁体２１６の上面より低くなる。導電体２０５ｃは、導電体２０５ｂの上面、および導電体２０５ａの側面に接して設けられる。ここで、導電体２０５ｃの上面の高さは、導電体２０５ａの上面の高さおよび絶縁体２１６の上面の高さと略一致する。つまり、導電体２０５ｂは、導電体２０５ａおよび導電体２０５ｃに包み込まれる構成になる。
ここで、導電体２０５ａおよび導電体２０５ｃは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体２０５ａおよび導電体２０５ｃに、水素の拡散を低減する機能を有する導電性材料を用いることにより、導電体２０５ｂに含まれる水素などの不純物が、絶縁体２２４等を介して、酸化物２３０に拡散するのを防ぐことができる。また、導電体２０５ａおよび導電体２０５ｃに、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体２０５ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。したがって、導電体２０５ａおよび導電体２０５ｃとしては、上記導電性材料を単層または積層とすればよい。例えば、導電体２０５ａおよび導電体２０５ｃは、窒化チタンを用いればよい。
また、導電体２０５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。例えば、導電体２０５ｂは、タングステンを用いればよい。
導電体２０５は、第２のゲート電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００のしきい値電圧（Ｖｔｈ）を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００のＶｔｈをより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
また、導電体２０５の電気抵抗率は、上記の導電体２０５に印加する電位を考慮して設計され、導電体２０５の膜厚は当該電気抵抗率に合わせて設定される。また、絶縁体２１６の膜厚は、導電体２０５とほぼ同じになる。ここで、導電体２０５の設計が許す範囲で導電体２０５および絶縁体２１６の膜厚を薄くすることが好ましい。絶縁体２１６の膜厚を薄くすることで、絶縁体２１６中に含まれる水素などの不純物の絶対量を低減することができるので、当該不純物が酸化物２３０に拡散するのを低減することができる。
なお、導電体２０５は、図１Ａに示すように、酸化物２３０の導電体２４２ａおよび導電体２４２ｂと重ならない領域の大きさよりも、大きく設けるとよい。特に、図１Ｃに示すように、導電体２０５は、酸化物２３０ａおよび酸化物２３０ｂのチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。当該構成を有することで、第１のゲート電極として機能する導電体２６０の電界と、第２のゲート電極として機能する導電体２０５の電界によって、酸化物２３０のチャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート、および第２のゲートの電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
なお、本明細書等において、Ｓ－ｃｈａｎｎｅｌ構造のトランジスタとは、一対のゲート電極の一方および他方の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を表す。また、本明細書等で開示するＳ－ｃｈａｎｎｅｌ構造は、Ｆｉｎ型構造およびプレーナ型構造とは異なる。Ｓ－ｃｈａｎｎｅｌ構造を採用することで、短チャネル効果に対する耐性を高める、別言すると短チャネル効果が発生し難いトランジスタとすることができる。
また、図１Ｃに示すように、導電体２０５は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体２０５の下に、配線として機能する導電体を設ける構成にしてもよい。また、導電体２０５は、必ずしも各トランジスタに一個ずつ設ける必要はない。例えば、導電体２０５を複数のトランジスタで共有する構成にしてもよい。
なお、トランジスタ２００では、導電体２０５は、導電体２０５ａ、導電体２０５ｂ、および導電体２０５ｃを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０５は、単層、２層または４層以上の積層構造として設ける構成にしてもよい。
絶縁体２２２、および絶縁体２２４は、ゲート絶縁体として機能する。
絶縁体２２２は、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。また、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２は、絶縁体２２４よりも水素および酸素の一方または双方の拡散を抑制する機能を有することが好ましい。
絶縁体２２２は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０から基板側への酸素の放出や、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の拡散を抑制する層として機能する。よって、絶縁体２２２を設けることで、水素等の不純物が、トランジスタ２００の内側へ拡散することを抑制し、酸化物２３０中の酸素欠損の生成を抑制することができる。また、導電体２０５が、絶縁体２２４や、酸化物２３０が有する酸素と反応することを抑制することができる。
または、上記絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。または、これらの絶縁体を窒化処理してもよい。また、絶縁体２２２は、これらの絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
酸化物２３０と接する絶縁体２２４は、過剰酸素を含む（加熱により酸素を脱離する）ことが好ましい。例えば、絶縁体２２４は、酸化シリコン、酸化窒化シリコンなどを適宜用いればよい。酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
絶縁体２２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料、別言すると、過剰酸素領域を有する絶縁体材料を用いることが好ましい。加熱により酸素を脱離する酸化膜とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素分子の脱離量が１．０×１０１８ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、好ましくは１．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、または３．０×１０２０ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上である酸化膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
また、トランジスタ２００の作製工程中において、酸化物２３０の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、１００℃以上６００℃以下、より好ましくは３５０℃以上５５０℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物２３０に酸素を供給して、酸素欠損の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で行ってもよい。または、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行っても良い。
なお、酸化物２３０に加酸素化処理を行うことで、酸化物２３０中の酸素欠損を、供給された酸素により修復させる、別言すると「ＶＯ＋Ｏ→ｎｕｌｌ」という反応を促進させることができる。さらに、酸化物２３０中に残存した水素に供給された酸素が反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物２３０中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されるのを抑制することができる。
なお、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。また、絶縁体２２４は、酸化物２３０ａと重畳して島状に形成してもよい。この場合、絶縁体２７５が、絶縁体２２４の側面および絶縁体２２２の上面に接する構成になる。
導電体２４２ａ、および導電体２４２ｂは酸化物２３０ｂの上面に接して設けられることが好ましい。導電体２４２ａおよび導電体２４２ｂは、それぞれトランジスタ２００のソース電極またはドレイン電極として機能する。
導電体２４２ａおよび導電体２４２ｂとしては、例えば、タンタルを含む窒化物、チタンを含む窒化物、モリブデンを含む窒化物、タングステンを含む窒化物、タンタルおよびアルミニウムを含む窒化物、チタンおよびアルミニウムを含む窒化物などを用いることが好ましい。本発明の一態様においては、タンタルを含む窒化物が特に好ましい。また、例えば、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いてもよい。これらの材料は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
なお、酸化物２３０ｂなどに含まれる水素が、導電体２４２ａまたは導電体２４２ｂに拡散する場合がある。特に、導電体２４２ａおよび導電体２４２ｂに、タンタルを含む窒化物を用いることで、酸化物２３０ｂなどに含まれる水素は、導電体２４２ａまたは導電体２４２ｂに拡散しやすく、拡散した水素は、導電体２４２ａまたは導電体２４２ｂが有する窒素と結合することがある。つまり、酸化物２３０ｂなどに含まれる水素は、導電体２４２ａまたは導電体２４２ｂに吸い取られる場合がある。
また、導電体２４２ａの側面と導電体２４２ａの上面との間、および導電体２４２ｂの側面と導電体２４２ｂの上面との間に、湾曲面が形成されないことが好ましい。当該湾曲面が形成されない導電体２４２ａおよび導電体２４２ｂとすることで、図１Ｄに示すような、チャネル幅方向の断面における、導電体２４２ａおよび導電体２４２ｂの断面積を大きくすることができる。これにより、導電体２４２ａおよび導電体２４２ｂの導電率を大きくし、トランジスタ２００のオン電流を大きくすることができる。
絶縁体２７５は、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２ａ、および導電体２４２ｂを覆って設けられており、絶縁体２５０、および導電体２６０が設けられる領域に開口が形成されている。絶縁体２７５は、絶縁体２２４の上面、酸化物２３０ａの側面、酸化物２３０ｂの側面、導電体２４２ａの側面および上面、ならびに導電体２４２ｂの側面および上面に接して絶縁体２７５ａが設けられ、絶縁体２７５ａ上に絶縁体２７５ｂが設けられることが好ましい。
なお、トランジスタ２００では、絶縁体２７５が、絶縁体２７５ａ、および絶縁体２７５ｂの２層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、単層、または３層以上の積層構造を設ける構成にしてもよいし、絶縁体２７５ａ、および絶縁体２７５ｂのそれぞれが積層構造を有していてもよい。
絶縁体２７５は、酸素の透過を抑制するバリア絶縁膜として機能することが好ましい。また、絶縁体２７５は、水、水素などの不純物が、上方から絶縁体２２４に拡散するのを抑制するバリア絶縁膜として機能することが好ましく、水素などの不純物を捕獲する機能を有することが好ましい。その場合、絶縁体２７５としては、アモルファス構造を有する金属酸化物、例えば、酸化アルミニウムまたは酸化マグネシウムなどの絶縁体を含むことが好ましい。絶縁体２７５としては、例えば、酸化アルミニウム、および窒化シリコンなどの絶縁体を単層で、または積層して用いればよい。絶縁体２７５として、酸化アルミニウム、および窒化シリコンを積層して用いる場合、絶縁体２７５ａとして酸化アルミニウムを設け、絶縁体２７５ｂとして窒化シリコンを設けることが好ましい。
また、絶縁体２７５の少なくとも一部に酸化アルミニウムを用いる場合、該酸化アルミニウムは、アモルファス構造を有する酸化アルミニウム、またはアモルファス構造の酸化アルミニウムであることが好ましい。アモルファス構造を有する金属酸化物、特に、アモルファス構造を有する酸化アルミニウム、およびアモルファス構造の酸化アルミニウムは、周囲に存在する水素を捕獲または固着することができる場合があるため、良好な特性を有し、信頼性の高いトランジスタ２００、および半導体装置を作製することができる。
絶縁体２１２と絶縁体２８３に挟まれた領域内で、絶縁体２８０、または絶縁体２２４に接して、水素などの不純物を捕獲する機能を有する、絶縁体２７５を設けることで、絶縁体２８０、または絶縁体２２４に含まれる水素などの不純物を捕獲し、当該領域内における、水素の量を一定値にすることができる。この場合は、絶縁体２７５として、酸化アルミニウムなどを用いることが好ましい。
絶縁体２５０（絶縁体２５０ａ、および絶縁体２５０ｂ）は、ゲート絶縁体として機能する。酸化物２３０ｂの上面に接して絶縁体２５０ａが配置され、絶縁体２５０ａ上に絶縁体２５０ｂが配置される。絶縁体２５０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
絶縁体２５０は、絶縁体２２４と同様に、絶縁体２５０中の水、水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
絶縁体２５０ａは、加熱により酸素が放出される絶縁体を用いて形成し、絶縁体２５０ｂは、酸素の拡散を抑制する機能を有する絶縁体を用いて形成することが好ましい。このような構成にすることで、絶縁体２５０ａに含まれる酸素が、導電体２６０へ拡散するのを抑制することができる。つまり、酸化物２３０へ供給する酸素量の減少を抑制することができる。また、絶縁体２５０ａに含まれる酸素による導電体２６０の酸化を抑制することができる。例えば、絶縁体２５０ａは、上述した絶縁体２５０に用いることができる材料を用いて設け、絶縁体２５０ｂは、絶縁体２２２と同様の材料を用いて設けることができる。
なお、絶縁体２５０ａに酸化シリコンや酸化窒化シリコンなどを用いる場合、絶縁体２５０ｂは、比誘電率が高いｈｉｇｈ－ｋ材料である絶縁性材料を用いてもよい。ゲート絶縁体を、絶縁体２５０ａと絶縁体２５０ｂとの積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低電位化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
絶縁体２５０ｂとして、具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、マグネシウムなどから選ばれた一種、もしくは二種以上が含まれた金属酸化物、または酸化物２３０として用いることができる金属酸化物を用いることができる。特に、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いることが好ましい。例えば、絶縁体２５０として、酸化シリコンと、該酸化シリコン上の酸化ハフニウムを含む積層構造を用いればよい。
絶縁体２５０を２層の積層構造にすることで、絶縁体２５０の物理的な厚みにより、導電体２６０と、酸化物２３０との間の距離を保つことで、導電体２６０と酸化物２３０との間のリーク電流を抑制することができる。また、導電体２６０と酸化物２３０との間の物理的な距離、および導電体２６０から酸化物２３０へかかる電界強度を、容易に適宜調整することができる。
なお、図１Ｂおよび図１Ｃでは、絶縁体２５０を２層の積層構造で図示したが、単層、または３層以上の積層構造としてもよい。
また、絶縁体２５０と導電体２６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体２５０から導電体２６０への酸素の拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体２５０から導電体２６０への酸素の拡散が抑制される。つまり、酸化物２３０へ供給する酸素量の減少を抑制することができる。また、絶縁体２５０の酸素による導電体２６０の酸化を抑制することができる。
なお、上記金属酸化物は、第１のゲート電極の一部としての機能を有する構成にしてもよい。例えば、酸化物２３０として用いることができる金属酸化物を、上記金属酸化物として用いることができる。その場合、導電体２６０ａをスパッタリング法で成膜することで、上記金属酸化物の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。上記金属酸化物を有することで、導電体２６０からの電界の影響を弱めることなく、トランジスタ２００のオン電流の向上を図ることができる。
導電体２６０は、トランジスタ２００の第１のゲート電極として機能する。導電体２６０は、導電体２６０ａと、導電体２６０ａの上に配置された導電体２６０ｂと、を有することが好ましい。例えば、導電体２６０ａは、導電体２６０ｂの底面および側面を包むように配置されることが好ましい。また、図１Ｂおよび図１Ｃに示すように、導電体２６０の上面は、絶縁体２５０の上面と略一致している。なお、図１Ｂおよび図１Ｃでは、導電体２６０は、導電体２６０ａと導電体２６０ｂの２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体２６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
また、導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。
また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層構造としてもよい。
また、トランジスタ２００では、導電体２６０は、絶縁体２８０などに形成されている開口を埋めるように自己整合的に形成される。導電体２６０をこのように形成することにより、導電体２４２ａと導電体２４２ｂとの間の領域に、導電体２６０を位置合わせすることなく確実に配置することができる。
また、図１Ｃに示すように、トランジスタ２００のチャネル幅方向において、導電体２６０の、導電体２６０と酸化物２３０ｂとが重ならない領域の底面は、酸化物２３０ｂの底面より低いことが好ましい。ゲート電極として機能する導電体２６０が、絶縁体２５０などを介して、酸化物２３０ｂのチャネル形成領域の側面および上面を覆う構成とすることで、導電体２６０の電界を酸化物２３０ｂのチャネル形成領域全体に作用させやすくなる。よって、トランジスタ２００のオン電流を増大させ、周波数特性を向上させることができる。絶縁体２２２の底面を基準としたとき、酸化物２３０ａおよび酸化物２３０ｂと、導電体２６０とが、重ならない領域における導電体２６０の底面の高さと、酸化物２３０ｂの底面の高さと、の差は、０ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下、より好ましくは５ｎｍ以上２０ｎｍ以下とする。
絶縁体２８０は、絶縁体２７５上に設けられ、絶縁体２５０、および導電体２６０が設けられる領域に開口が形成されている。また、絶縁体２８０の上面は、平坦化されていてもよい。
絶縁体２８０は、絶縁体２２４と同様に、過剰酸素領域または過剰酸素を有することが好ましい。また、絶縁体２８０中の水、水素などの不純物濃度は低減されていることが好ましい。例えば、絶縁体２８０は、酸化シリコン、酸化窒化シリコンなどのシリコンを含む酸化物を適宜用いればよい。過剰酸素を有する絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。また、絶縁体２８０は、上記の材料が積層された構造でもよく、例えば、スパッタリング法で成膜した酸化シリコンと、その上に積層されたＣＶＤ法で成膜された酸化窒化シリコンの積層構造とすればよい。また、さらに上に窒化シリコンを積層してもよい。
絶縁体２８２は、水、水素などの不純物が、上方から絶縁体２８０に拡散するのを抑制するバリア絶縁膜として機能することが好ましく、水素などの不純物を捕獲する機能を有することが好ましい。また、絶縁体２８２は、酸素の透過を抑制するバリア絶縁膜として機能することが好ましい。絶縁体２８２としては、アモルファス構造を有する金属酸化物、例えば、酸化アルミニウムなどの絶縁体を用いればよい。絶縁体２１２と絶縁体２８３に挟まれた領域内で、絶縁体２８０に接して、水素などの不純物を捕獲する機能を有する、絶縁体２８２を設けることで、絶縁体２８０などに含まれる水素などの不純物を捕獲し、当該領域内における、水素の量を一定値にすることができる。特に、絶縁体２８２として、アモルファス構造を有する酸化アルミニウム、またはアモルファス構造の酸化アルミニウムを用いることで、より効果的に水素を捕獲または固着できる場合があるため好ましい。これにより、良好な特性を有し、信頼性の高いトランジスタ２００、および半導体装置を作製することができる。
絶縁体２８３は、水、水素などの不純物が、上方から絶縁体２８０に拡散するのを抑制するバリア絶縁膜として機能する。絶縁体２８３は、絶縁体２８２の上に配置される。絶縁体２８３としては、窒化シリコンまたは窒化酸化シリコンなどの、シリコンを含む窒化物を用いることが好ましい。例えば、絶縁体２８３としてスパッタリング法で成膜された窒化シリコンを用いればよい。絶縁体２８３をスパッタリング法で成膜することで、密度が高く、鬆などが形成されにくい窒化シリコン膜を形成することができる。また、絶縁体２８３として、スパッタリング法で成膜された窒化シリコンの上に、さらに、ＣＶＤ法で成膜された窒化シリコンを積層してもよい。
導電体２４０ａおよび導電体２４０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０ａおよび導電体２４０ｂは積層構造としてもよい。
また、導電体２４０ａおよび導電体２４０ｂのそれぞれを積層構造とする場合、絶縁体２８３、絶縁体２８２、絶縁体２８０、および絶縁体２７５と接する導電体には、水、水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、酸化ルテニウムなどを用いることが好ましい。また、水、水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。また、絶縁体２８３より上層に含まれる水、水素などの不純物が、導電体２４０ａおよび導電体２４０ｂを通じて酸化物２３０に混入するのを抑制することができる。
絶縁体２４１ａおよび絶縁体２４１ｂとしては、例えば、窒化シリコン、酸化アルミニウム、窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体２４１ａおよび絶縁体２４１ｂは、絶縁体２８３、絶縁体２８２、および絶縁体２７５に接して設けられるので、絶縁体２８０などに含まれる水、水素などの不純物が、導電体２４０ａおよび導電体２４０ｂを通じて酸化物２３０に混入するのを抑制することができる。特に、窒化シリコンは水素に対するブロッキング性が高いので好適である。また、絶縁体２８０に含まれる酸素が導電体２４０ａおよび導電体２４０ｂに吸収されるのを防ぐことができる。
また、導電体２４０ａの上面、および導電体２４０ｂの上面に接して、配線として機能する導電体２４６ａ、および導電体２４６ｂを配置してもよい。導電体２４６ａ、および導電体２４６ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
絶縁体２８６は、導電体２４６ａ上、導電体２４６ｂ上、および絶縁体２８３上に設けられる。これにより、導電体２４６ａの上面、導電体２４６ａの側面、導電体２４６ｂの上面、および導電体２４６ｂの側面は、絶縁体２８６と接し、導電体２４６ａの下面、および導電体２４６ｂの下面は、絶縁体２８３と接する。つまり、導電体２４６ａおよび導電体２４６ｂは、絶縁体２８３、および絶縁体２８６で包まれる構成とすることができる。この様な構成とすることで、外方からの酸素の透過を抑制し、導電体２４６ａおよび導電体２４６ｂの酸化を防止することができる。また、導電体２４６ａおよび導電体２４６ｂから、水、水素などの不純物が外部に拡散することを防ぐことができるので好ましい。
＜半導体装置の構成材料＞
以下では、半導体装置に用いることができる構成材料について説明する。
＜＜基板＞＞
トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムを材料とした半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
＜＜絶縁体＞＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ－ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。
また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などがある。
また、金属酸化物を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどの金属酸化物、窒化アルミニウム、窒化酸化シリコン、窒化シリコンなどの金属窒化物を用いることができる。
また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。
＜＜導電体＞＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
＜＜金属酸化物＞＞
酸化物２３０として、半導体として機能する金属酸化物（酸化物半導体）を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、錫などが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫とする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、コバルトなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
＜結晶構造の分類＞
まず、酸化物半導体における、結晶構造の分類について、図４Ａを用いて説明を行う。図４Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
図４Ａに示すように、酸化物半導体は、大きく分けて「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）」と、「Ｃｒｙｓｔａｌ（結晶）」と、に分類される。また、「Ａｍｏｒｐｈｏｕｓ」の中には、ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓが含まれる。また、「Ｃｒｙｓｔａｌｌｉｎｅ」の中には、ＣＡＡＣ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、及びＣＡＣ（ｃｌｏｕｄ－ａｌｉｇｎｅｄ ｃｏｍｐｏｓｉｔｅ）が含まれる（ｅｘｃｌｕｄｉｎｇ ｓｉｎｇｌｅ ｃｒｙｓｔａｌ ａｎｄ ｐｏｌｙ ｃｒｙｓｔａｌ）。なお、「Ｃｒｙｓｔａｌｌｉｎｅ」の分類には、ｓｉｎｇｌｅ ｃｒｙｓｔａｌ、ｐｏｌｙ ｃｒｙｓｔａｌ、及びｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓは除かれる。また、「Ｃｒｙｓｔａｌ」の中には、ｓｉｎｇｌｅ ｃｒｙｓｔａｌ、及びｐｏｌｙ ｃｒｙｓｔａｌが含まれる。
なお、図４Ａに示す太枠内の構造は、「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌ（結晶）」との間の中間状態であり、新しい境界領域（Ｎｅｗ ｃｒｙｓｔａｌｌｉｎｅ ｐｈａｓｅ）に属する構造である。すなわち、当該構造は、エネルギー的に不安定な「Ａｍｏｒｐｈｏｕｓ（無定形）」や、「Ｃｒｙｓｔａｌ（結晶）」とは全く異なる構造と言い換えることができる。
なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。ここで、「Ｃｒｙｓｔａｌｌｉｎｅ」に分類されるＣＡＡＣ－ＩＧＺＯ膜のＧＩＸＤ（Ｇｒａｚｉｎｇ－Ｉｎｃｉｄｅｎｃｅ ＸＲＤ）測定で得られるＸＲＤスペクトルを図４Ｂに示す。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ－Ｂｏｈｌｉｎ法ともいう。以降、図４Ｂに示すＧＩＸＤ測定で得られるＸＲＤスペクトルを、単にＸＲＤスペクトルと記す。なお、図４Ｂに示すＣＡＡＣ－ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図４Ｂに示すＣＡＡＣ－ＩＧＺＯ膜の厚さは、５００ｎｍである。
図４Ｂでは、横軸は２θ［ｄｅｇ．］であり、縦軸は強度（Ｉｎｔｅｎｓｉｔｙ）［ａ．ｕ．］である。図４Ｂに示すように、ＣＡＡＣ－ＩＧＺＯ膜のＸＲＤスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、ＣＡＡＣ－ＩＧＺＯ膜のＸＲＤスペクトルでは、２θ＝３１°近傍に、ｃ軸配向を示すピークが検出される。なお、図４Ｂに示すように、２θ＝３１°近傍のピークは、ピーク強度が検出された角度を軸に左右非対称である。
また、膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ Ｂｅａｍ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう。）にて評価することができる。ＣＡＡＣ－ＩＧＺＯ膜の回折パターンを、図４Ｃに示す。図４Ｃは、電子線を基板に対して平行に入射するＮＢＥＤによって観察される回折パターンである。なお、図４Ｃに示すＣＡＡＣ－ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われる。
図４Ｃに示すように、ＣＡＡＣ－ＩＧＺＯ膜の回折パターンでは、ｃ軸配向を示す複数のスポットが観察される。
＜＜酸化物半導体の構造＞＞
なお、酸化物半導体は、結晶構造に着目した場合、図４Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のＣＡＡＣ－ＯＳ、及びｎｃ－ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、などが含まれる。
ここで、上述のＣＡＡＣ－ＯＳ、ｎｃ－ＯＳ、及びａ－ｌｉｋｅ ＯＳの詳細について、説明を行う。
［ＣＡＡＣ－ＯＳ］
ＣＡＡＣ－ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ－ＯＳ膜の厚さ方向、ＣＡＡＣ－ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ－ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ－ＯＳは、ａ－ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ－ＯＳは、ｃ軸配向し、ａ－ｂ面方向には明らかな配向をしていない酸化物半導体である。
なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。
また、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、チタンなどから選ばれた一種、または複数種）において、ＣＡＡＣ－ＯＳは、インジウム（Ｉｎ）、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ像において、格子像として観察される。
ＣＡＡＣ－ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ－ｏｆ－ｐｌａｎｅ ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ－ＯＳを構成する金属元素の種類、組成などにより変動する場合がある。
また、例えば、ＣＡＡＣ－ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう。）を対称中心として、点対称の位置に観測される。
上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属原子が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下などを引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ－ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ－ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ－Ｚｎ酸化物、及びＩｎ－Ｇａ－Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
ＣＡＡＣ－ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ－ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ－ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ－ＯＳを用いると、製造工程の自由度を広げることが可能となる。
［ｎｃ－ＯＳ］
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ－ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ－ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ－ｏｆ－ｐｌａｎｅ ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
［ａ－ｌｉｋｅ ＯＳ］
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ－ｌｉｋｅ ＯＳは、鬆又は低密度領域を有する。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、結晶性が低い。また、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、膜中の水素濃度が高い。
＜＜酸化物半導体の構成＞＞
次に、上述のＣＡＣ－ＯＳの詳細について、説明を行う。なお、ＣＡＣ－ＯＳは材料構成に関する。
［ＣＡＣ－ＯＳ］
ＣＡＣ－ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
さらに、ＣＡＣ－ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ－ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
ここで、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳを構成する金属元素に対するＩｎ、Ｇａ、およびＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、および［Ｚｎ］と表記する。例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ－ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ－ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物などが主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物などが主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ－ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳに付与することができる。つまり、ＣＡＣ－ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ－ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および良好なスイッチング動作を実現することができる。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ＣＡＣ－ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
トランジスタのチャネル形成領域には、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のチャネル形成領域のキャリア濃度は１×１０１７ｃｍ－３以下、好ましくは１×１０１５ｃｍ－３以下、さらに好ましくは１×１０１３ｃｍ－３以下、より好ましくは１×１０１１ｃｍ－３以下、さらに好ましくは１×１０１０ｃｍ－３未満であり、１×１０－９ｃｍ－３以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体のチャネル形成領域におけるシリコンや炭素の濃度と、酸化物半導体のチャネル形成領域との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体のチャネル形成領域中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体のチャネル形成領域中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体のチャネル形成領域における中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体のチャネル形成領域において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
＜＜その他の半導体材料＞＞
酸化物２３０に用いることができる半導体材料は、上述の金属酸化物に限られない。酸化物２３０として、バンドギャップを有する半導体材料（ゼロギャップ半導体ではない半導体材料）を用いてもよい。例えば、シリコンなどの単体元素の半導体、ヒ化ガリウムなどの化合物半導体、半導体として機能する層状物質（原子層物質、２次元材料などともいう。）などを半導体材料に用いることが好ましい。特に、半導体として機能する層状物質を半導体材料に用いると好適である。
ここで、本明細書等において、層状物質とは、層状の結晶構造を有する材料群の総称である。層状の結晶構造は、共有結合やイオン結合によって形成される層が、ファンデルワールス力のような、共有結合やイオン結合よりも弱い結合を介して積層している構造である。層状物質は、単位層内における電気伝導性が高く、つまり、２次元電気伝導性が高い。半導体として機能し、かつ、２次元電気伝導性の高い材料をチャネル形成領域に用いることで、オン電流の大きいトランジスタを提供することができる。
層状物質として、グラフェン、シリセン、カルコゲン化物などがある。カルコゲン化物は、カルコゲンを含む化合物である。また、カルコゲンは、第１６族に属する元素の総称であり、酸素、硫黄、セレン、テルル、ポロニウム、リバモリウムが含まれる。また、カルコゲン化物として、遷移金属カルコゲナイド、１３族カルコゲナイドなどが挙げられる。
酸化物２３０として、例えば、半導体として機能する遷移金属カルコゲナイドを用いることが好ましい。酸化物２３０として適用可能な遷移金属カルコゲナイドとして、具体的には、硫化モリブデン（代表的にはＭｏＳ２）、セレン化モリブデン（代表的にはＭｏＳｅ２）、モリブデンテルル（代表的にはＭｏＴｅ２）、硫化タングステン（代表的にはＷＳ２）、セレン化タングステン（代表的にはＷＳｅ２）、タングステンテルル（代表的にはＷＴｅ２）、硫化ハフニウム（代表的にはＨｆＳ２）、セレン化ハフニウム（代表的にはＨｆＳｅ２）、硫化ジルコニウム（代表的にはＺｒＳ２）、セレン化ジルコニウム（代表的にはＺｒＳｅ２）などが挙げられる。
＜半導体装置の作製方法＞
次に、図１Ａ乃至図１Ｄに示す、本発明の一態様である半導体装置の作製方法を、図５Ａ乃至図１３Ｄを用いて説明する。
図５Ａ、図６Ａ、図７Ａ、図８Ａ、図９Ａ、図１０Ａ、図１１Ａ、図１２Ａ、および図１３Ａは上面図を示す。また、図５Ｂ、図６Ｂ、図７Ｂ、図８Ｂ、図９Ｂ、図１０Ｂ、図１１Ｂ、図１２Ｂ、および図１３Ｂはそれぞれ、図５Ａ、図６Ａ、図７Ａ、図８Ａ、図９Ａ、図１０Ａ、図１１Ａ、図１２Ａ、および図１３ＡにＡ１－Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図５Ｃ、図６Ｃ、図７Ｃ、図８Ｃ、図９Ｃ、図１０Ｃ、図１１Ｃ、図１２Ｃ、および図１３Ｃはそれぞれ、図５Ａ、図６Ａ、図７Ａ、図８Ａ、図９Ａ、図１０Ａ、図１１Ａ、図１２Ａ、および図１３ＡにＡ３－Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、図５Ｄ、図６Ｄ、図７Ｄ、図８Ｄ、図９Ｄ、図１０Ｄ、図１１Ｄ、図１２Ｄ、および図１３Ｄはそれぞれ、図５Ａ、図６Ａ、図７Ａ、図８Ａ、図９Ａ、図１０Ａ、図１１Ａ、図１２Ａ、および図１３ＡにＡ５－Ａ６の一点鎖線で示す部位に対応する断面図である。なお、図５Ａ、図６Ａ、図７Ａ、図８Ａ、図９Ａ、図１０Ａ、図１１Ａ、図１２Ａ、および図１３Ａの上面図では、図の明瞭化のために一部の要素を省いている。
以下において、絶縁体を形成するための絶縁性材料、導電体を形成するための導電性材料、または半導体を形成するための半導体材料は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを適宜用いて成膜することができる。
なお、スパッタリング法にはスパッタリング用電源に高周波電源を用いるＲＦスパッタリング法、直流電源を用いるＤＣスパッタリング法、さらにパルス的に電極に印加する電圧を変化させるパルスＤＣスパッタリング法がある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属導電膜を成膜する場合に用いられる。また、パルスＤＣスパッタリング法は、主に、酸化物、窒化物、炭化物などの化合物をリアクティブスパッタリング法で成膜する際に用いられる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法としては、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ＡＬＤ（Ｔｈｅｒｍａｌ ＡＬＤ）法、プラズマ励起されたリアクタントを用いるＰＥＡＬＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＡＬＤ）法などを用いることができる。
また、ＡＬＤ法は、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができるので、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、低温での成膜が可能、などの効果がある。ＰＥＡＬＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＡＬＤ）法では、プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。なお、ＡＬＤ法で用いるプリカーサには炭素などの不純物を含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
まず、基板（図示しない。）を準備し、当該基板上に絶縁体２１２を成膜する（図５Ｂ乃至図５Ｄ参照。）。絶縁体２１２の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を用いなくてもよいスパッタリング法を用いることで、絶縁体２１２中の水素濃度を低減することができる。ただし、絶縁体２１２の成膜は、スパッタリング法に限られるものではなく、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを適宜用いてもよい。
本実施の形態では、絶縁体２１２として、窒素ガスを含む雰囲気でシリコンターゲットを用いて、パルスＤＣスパッタリング法で窒化シリコンを成膜する。パルスＤＣスパッタリング法を用いることで、ターゲット表面のアーキングによるパーティクルの発生を抑制することができるので、膜厚分布をより均一にすることができる。また、パルス電圧を用いることで、高周波電圧より、放電の立ち上がり、立ち下がりを急峻にすることができる。これにより、電極に、電力をより効率的に供給しスパッタレート、および膜質を向上することができる。
窒化シリコンのように水、水素などの不純物が透過しにくい絶縁体を用いることにより、絶縁体２１２より下層に含まれる水、水素などの不純物の拡散を抑制することができる。また、絶縁体２１２として、窒化シリコンなどの銅が透過しにくい絶縁体を用いることにより、絶縁体２１２より下層（図示しない。）の導電体に銅など拡散しやすい金属を用いても、当該金属が絶縁体２１２を介して上方に拡散するのを抑制することができる。
次に、絶縁体２１２上に絶縁体２１４を成膜する（図５Ｂ乃至図５Ｄ参照。）。絶縁体２１４の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を用いなくてもよいスパッタリング法を用いることで、絶縁体２１４中の水素濃度を低減することができる。ただし、絶縁体２１４の成膜は、スパッタリング法に限られるものではなく、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを適宜用いてもよい。
本実施の形態では、絶縁体２１４として、酸素ガスを含む雰囲気でアルミニウムターゲットを用いて、パルスＤＣスパッタリング法で酸化アルミニウムを成膜する。パルスＤＣスパッタリング法を用いることで、膜厚分布をより均一にし、スパッタレート、および膜質を向上することができる。
絶縁体２１４として、水素を捕獲および水素を固着する機能が高い、アモルファス構造を有する金属酸化物、例えば酸化アルミニウムを用いること好ましい。これにより、絶縁体２１６などに含まれる水素を捕獲または固着し、当該水素が酸化物２３０に拡散するのを防ぐことができる。特に、絶縁体２１４として、アモルファス構造を有する酸化アルミニウム、またはアモルファス構造の酸化アルミニウムを用いることで、より効果的に水素を捕獲または固着できる場合があるため好ましい。これにより、良好な特性を有し、信頼性の高いトランジスタ２００、および半導体装置を作製することができる。
次に、絶縁体２１４上に絶縁体２１６を成膜する。絶縁体２１６の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を用いなくてもよいスパッタリング法を用いることで、絶縁体２１６中の水素濃度を低減することができる。ただし、絶縁体２１６の成膜は、スパッタリング法に限られるものではなく、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを適宜用いてもよい。
本実施の形態では、絶縁体２１６として、酸素ガスを含む雰囲気でシリコンターゲットを用いて、パルスＤＣスパッタリング法で酸化シリコンを成膜する。パルスＤＣスパッタリング法を用いることで、膜厚分布をより均一にし、スパッタレート、および膜質を向上することができる。
絶縁体２１２、絶縁体２１４、および絶縁体２１６は、大気に暴露することなく連続して成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。これにより、絶縁体２１２、絶縁体２１４、および絶縁体２１６を、膜中の水素を低減して成膜し、さらに、各成膜工程の合間に膜中に水素が混入するのを低減することができる。
次に、絶縁体２１６に絶縁体２１４に達する開口を形成する。開口とは、例えば、溝やスリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体２１４は、絶縁体２１６をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体２１６に酸化シリコンまたは酸化窒化シリコンを用いた場合は、絶縁体２１４は窒化シリコン、酸化アルミニウム、または酸化ハフニウムを用いるとよい。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電圧を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電圧を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電圧を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電圧を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
開口の形成後に、導電体２０５ａとなる導電膜を成膜する。当該導電膜は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。例えば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。または、酸素の透過を抑制する機能を有する導電体と、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、またはモリブデンタングステン合金との積層膜とすることができる。当該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
本実施の形態では、導電体２０５ａとなる導電膜として窒化チタン膜を成膜する。このような金属窒化物を導電体２０５ｂの下層に用いることにより、絶縁体２１６などによって、導電体２０５ｂが酸化されるのを抑制することができる。また、導電体２０５ｂとして銅などの拡散しやすい金属を用いても、当該金属が導電体２０５ａから外に拡散するのを防ぐことができる。
次に、導電体２０５ｂとなる導電膜を成膜する。当該導電膜としては、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金などを用いることができる。当該導電膜の成膜は、メッキ法、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、当該導電膜として、タングステン膜を成膜する。
次に、ＣＭＰ処理を行うことで、導電体２０５ａとなる導電膜および導電体２０５ｂとなる導電膜の一部を除去し、絶縁体２１６を露出する。その結果、開口部のみに、導電体２０５ａおよび導電体２０５ｂが残存する。なお、当該ＣＭＰ処理により、絶縁体２１６の一部が除去される場合がある。
次に、エッチングを行って、導電体２０５ｂの上部を除去する。これにより、導電体２０５ｂの上面は、導電体２０５ａの上面および絶縁体２１６の上面より低くなる。導電体２０５ｂのエッチングには、ドライエッチングまたはウェットエッチングを用いればよいが、ドライエッチングを用いるほうが微細加工には好ましい。
次に、絶縁体２１６、導電体２０５ａ、および導電体２０５ｂの上に、導電体２０５ｃとなる導電膜を成膜する。当該導電膜は、導電体２０５ａと同様に、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。
本実施の形態では、導電体２０５ｃとなる導電膜として窒化チタン膜を成膜する。このような金属窒化物を導電体２０５ｂの上層に用いることにより、絶縁体２２２などによって、導電体２０５ｂが酸化されるのを抑制することができる。また、導電体２０５ｂとして銅などの拡散しやすい金属を用いても、当該金属が導電体２０５ｃから外に拡散するのを防ぐことができる。
次に、ＣＭＰ処理を行うことで、導電体２０５ｃとなる導電膜の一部を除去し、絶縁体２１６を露出する。その結果、開口部のみに、導電体２０５ａ、導電体２０５ｂ、および導電体２０５ｃが残存する。これにより、上面が平坦な、導電体２０５を形成することができる（図５Ａ乃至図５Ｄ参照。）。さらに、導電体２０５ｂが、導電体２０５ａおよび導電体２０５ｃに包みこまれる構成になる。よって、導電体２０５ｂから水素などの不純物が導電体２０５ａおよび導電体２０５ｃの外に拡散するのを防ぎ、かつ導電体２０５ａおよび導電体２０５ｃの外から酸素が混入し、導電体２０５ｂが酸化するのを防ぐことができる。なお、当該ＣＭＰ処理により、絶縁体２１６の一部が除去される場合がある。
次に、絶縁体２１６、および導電体２０５上に絶縁体２２２を成膜する。絶縁体２２２として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体は、酸素、水素、および水に対するバリア性を有する。絶縁体２２２が、水素および水に対するバリア性を有することで、トランジスタ２００の周辺に設けられた構造体に含まれる水素、および水が、絶縁体２２２を通じてトランジスタ２００の内側へ拡散することが抑制され、酸化物２３０中の酸素欠損の生成を抑制することができる。
絶縁体２２２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２２２として、ＡＬＤ法を用いて、酸化ハフニウムを成膜する。
続いて、加熱処理を行うと好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、窒素ガスと酸素ガスの混合雰囲気で加熱処理をする場合、酸素ガスを２０％程度にすればよい。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理を行ってもよい。
また、上記加熱処理で用いるガスは、高純度化されていることが好ましい。例えば、上記加熱処理で用いるガスに含まれる水分量が１ｐｐｂ以下、好ましくは０．１ｐｐｂ以下、より好ましくは０．０５ｐｐｂ以下にすればよい。高純度化されたガスを用いて加熱処理を行うことで、絶縁体２２２などに水分等が取り込まれることを可能な限り防ぐことができる。
本実施の形態では、加熱処理として、絶縁体２２２の成膜後に、窒素ガスと酸素ガスの流量比を４ｓｌｍ：１ｓｌｍとして、４００℃の温度で１時間の処理を行う。当該加熱処理によって、絶縁体２２２に含まれる水、水素などの不純物を除去することなどができる。また、絶縁体２２２として、ハフニウムを含む酸化物を用いる場合、当該加熱処理によって、絶縁体２２２の一部が結晶化する場合がある。また、加熱処理は、絶縁体２２４の成膜後などのタイミングで行うこともできる。
次に、絶縁体２２２上に絶縁体２２４を成膜する。絶縁体２２４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２２４として、ＰＥＣＶＤ法を用いて、酸化シリコンを成膜する。
ここで、絶縁体２２４に過剰酸素領域を形成するために、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることにより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体２２４内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に、脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。なお、当該プラズマ処理の条件を適宜選択することにより、絶縁体２２４に含まれる水、水素などの不純物を除去することができる。その場合、加熱処理は行わなくてもよい。
ここで、絶縁体２２４にＣＭＰ処理を行ってもよい。当該ＣＭＰ処理を行うことで、絶縁体２２４表面の平坦化および平滑化を行うことができる。絶縁体２２４表面の平坦化および平滑化を行うことで、後に成膜する酸化物の被覆率の悪化を防止し、半導体装置の歩留りの低下を防ぐことができる場合がある。なお、ＣＭＰ処理によって、絶縁体２２４の膜厚が薄くなるが、絶縁体２２４の成膜時に膜厚を調整すればよい。
また、絶縁体２２４上に、例えば、スパッタリング法によって、酸化アルミニウムを成膜した後、絶縁体２２４に達するまで、ＣＭＰ処理を行ってもよい。当該酸化アルミニウムを絶縁体２２４上に配置してＣＭＰ処理を行うことで、ＣＭＰ処理の終点検出が容易となる。また、ＣＭＰ処理によって、絶縁体２２４の一部が研磨されて、絶縁体２２４の膜厚が薄くなることがあるが、絶縁体２２４の成膜時に膜厚を調整すればよい。また、絶縁体２２４上に、スパッタリング法によって、酸化アルミニウムを成膜することにより、絶縁体２２４に酸素を添加することができるので好ましい。
次に、絶縁体２２４上に、酸化膜２３０Ａ、酸化膜２３０Ｂを順に成膜する（図５Ａ乃至図５Ｄ参照。）。なお、酸化膜２３０Ａおよび酸化膜２３０Ｂは、大気環境にさらさずに連続して成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。大気開放せずに成膜することで、酸化膜２３０Ａ上、および酸化膜２３０Ｂ上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化膜２３０Ａと酸化膜２３０Ｂとの界面近傍を清浄に保つことができる。
酸化膜２３０Ａ、および酸化膜２３０Ｂの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
例えば、酸化膜２３０Ａ、および酸化膜２３０Ｂをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のＩｎ－Ｍ－Ｚｎ酸化物ターゲットなどを用いることができる。
特に、酸化膜２３０Ａの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体２２４に供給される場合がある。したがって、当該スパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
また、酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を、３０％を超えて１００％以下、好ましくは７０％以上１００％以下として成膜すると、酸素過剰型の酸化物半導体が形成される。酸素過剰型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い信頼性が得られる。ただし、本発明の一態様はこれに限定されない。酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。また、基板を加熱しながら成膜を行うことによって、当該酸化膜の結晶性を向上させることができる。
本実施の形態では、酸化膜２３０Ａとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の酸化物ターゲットを用いて成膜する。また、酸化膜２３０Ｂとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の酸化物ターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０ａ、および酸化物２３０ｂに求める特性に合わせて形成するとよい。
次に、加熱処理を行うことが好ましい。加熱処理は、酸化膜２３０Ａ、および酸化膜２３０Ｂが多結晶化しない温度範囲で行えばよく、２５０℃以上６５０℃以下、好ましくは４００℃以上６００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、窒素ガスと酸素ガスの混合雰囲気で加熱処理をする場合、酸素ガスを２０％程度にすればよい。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理を行ってもよい。
また、上記加熱処理で用いるガスは、高純度化されていることが好ましい。例えば、上記加熱処理で用いるガスに含まれる水分量が１ｐｐｂ以下、好ましくは０．１ｐｐｂ以下、より好ましくは０．０５ｐｐｂ以下にすればよい。高純度化されたガスを用いて加熱処理を行うことで、酸化膜２３０Ａ、および酸化膜２３０Ｂなどに水分等が取り込まれることを可能な限り防ぐことができる。
本実施の形態では、加熱処理として、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。当該加熱処理によって、酸化膜２３０Ａ中、および酸化膜２３０Ｂ中の水、水素などの不純物を除去することなどができる。
次に、酸化膜２３０Ｂ上に導電膜２４２Ａを成膜する（図５Ａ乃至図５Ｄ参照。）。導電膜２４２Ａの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。例えば、導電膜２４２Ａとして、スパッタリング法を用いて窒化タンタル膜を成膜すればよい。なお、導電膜２４２Ａの成膜前に、加熱処理を行ってもよい。当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して導電膜２４２Ａを成膜してもよい。このような処理を行うことによって、酸化膜２３０Ｂの表面などに吸着している水分および水素を除去し、さらに酸化膜２３０Ａ中、および酸化膜２３０Ｂ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。本実施の形態では、加熱処理の温度を２００℃とする。
次に、導電膜２４２Ａ上に絶縁膜２４５Ａを成膜する（図５Ａ乃至図５Ｄ参照。）。絶縁膜２４５Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。絶縁膜２４５Ａは、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、絶縁膜２４５Ａとして、酸化アルミニウム膜、または窒化シリコン膜を成膜すればよい。
次に、絶縁膜２４５Ａ上に、導電膜２９０Ａを成膜する（図５Ａ乃至図５Ｄ参照。）。導電膜２９０Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、導電膜２９０Ａとして、タングステン膜を成膜すればよい。
次に、導電膜２９０Ａ、および絶縁膜２４５Ａを島状に加工して、導電層２９０Ｂ、および絶縁層２４５Ｂを形成する（図６（Ａ）乃至図６（Ｄ）参照。）。導電層２９０Ｂ、および絶縁層２４５Ｂは、ハードマスクとして機能する。
次に、リソグラフィー法を用いて、酸化膜２３０Ａ、酸化膜２３０Ｂ、および導電膜２４２Ａを島状に加工して、酸化物２３０ａ、酸化物２３０ｂ、および導電層２４２Ｂを形成する（図６Ａ乃至図６Ｄ参照。）。当該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、酸化膜２３０Ａ、酸化膜２３０Ｂ、および導電膜２４２Ａの加工は、それぞれ異なる条件で行ってもよい。なお、当該工程において、絶縁体２２４の酸化物２３０ａと重ならない領域の膜厚が薄くなることがある。また、当該工程において、絶縁体２２４を、酸化物２３０ａと重畳して、島状に加工する構成にしてもよい。
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体、または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクは、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことで、除去することができる。
さらに、レジストマスクの下に絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、導電膜２４２Ａ上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。導電膜２４２Ａなどのエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することがある。導電膜２４２Ａなどのエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。本実施の形態では、絶縁層２４５Ｂ、および導電層２９０Ｂをハードマスクとして用いている。一方、絶縁層２４５Ｂがハードマスクとして十分機能する場合、導電層２９０Ｂは、必ずしも設ける必要は無い。その場合、導電膜２９０Ａの形成は不要となる。また、導電層２９０Ｂを設けず、絶縁層２４５Ｂをハードマスクとする場合、絶縁層２４５Ｂの膜厚を適宜調整し、導電膜２４２Ａなどのエッチング中に絶縁層２４５Ｂの消失を抑制することが好ましい。
ここで、絶縁層２４５Ｂ、および導電層２９０Ｂが導電層２４２Ｂのマスクとして機能するので、図６Ｂ乃至図６Ｄに示すように、導電層２４２Ｂは側面と上面の間に湾曲面を有しない。これにより、図１Ｂおよび図１Ｄに示す導電体２４２ａおよび導電体２４２ｂは、側面と上面が交わる端部が角状になる。導電体２４２ａの側面と上面が交わる端部、および導電体２４２ｂの側面と上面が交わる端部が角状になることで、当該端部が曲面を有する場合に比べて、導電体２４２ａおよび導電体２４２ｂの断面積が大きくなる。これにより、導電体２４２ａおよび導電体２４２ｂの抵抗が低減されるので、トランジスタ２００のオン電流を大きくすることができる。
また、酸化物２３０ａ、酸化物２３０ｂ、および導電層２４２Ｂは、少なくとも一部が導電体２０５と重なるように形成する。また、酸化物２３０ａ、酸化物２３０ｂ、および導電層２４２Ｂの側面は、絶縁体２２２の上面に対し、概略垂直であることが好ましい。酸化物２３０ａ、酸化物２３０ｂ、および導電層２４２Ｂの側面が、絶縁体２２２の上面に対し、概略垂直であることで、複数のトランジスタ２００を設ける際に、小面積化、高密度化が可能となる。または、酸化物２３０ａ、酸化物２３０ｂ、および導電層２４２Ｂの側面と、絶縁体２２２の上面とのなす角が低い角度になる構成にしてもよい。その場合、酸化物２３０ａ、酸化物２３０ｂ、および導電層２４２Ｂの側面と、絶縁体２２２の上面とのなす角は６０度以上７０度未満が好ましい。この様な形状とすることで、これより後の工程において、絶縁体２７５などの被覆性が向上し、鬆などの欠陥を低減することができる。
また、上記エッチング工程で発生した副生成物が、絶縁体２２４の上面、ならびに酸化物２３０ａ、酸化物２３０ｂ、および導電層２４２Ｂの側面に、層状に形成される場合がある。当該層状の副生成物が絶縁体２２４上に形成された状態で、絶縁体２７５を成膜しても、当該層状の副生成物によって、絶縁体２２４への酸素の添加が妨害されるおそれがある。よって、絶縁体２２４の上面に接して形成された当該層状の副生成物は、除去することが好ましい。
なお、上記エッチング工程で、絶縁層２４５Ｂ、または導電層２９０Ｂが残存する場合、残存した絶縁層２４５Ｂ、または導電層２９０Ｂを除去する。なお、絶縁層２４５Ｂは、残存させてもよい。
次に、絶縁体２２４、および導電層２４２Ｂ上に、絶縁体２７５ａ、絶縁体２７５ｂを順に成膜する。（図７Ｂ乃至図７Ｄ参照。）。絶縁体２７５ａ、および絶縁体２７５ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。なお、絶縁体２７５ａ、および絶縁体２７５ｂの成膜は、同じ方法を用いてもよいし、異なる方法を用いてもよい。例えば、絶縁体２７５として、酸素を含む雰囲気でスパッタリング法を用いて絶縁体２７５ａを成膜し、次にＡＬＤ法を用いて絶縁体２７５ｂを成膜してもよい。ＡＬＤ法は、被覆性の良好な成膜法なので、１層目の凹凸による段切れが生じるのを防ぐことができる。
また、絶縁体２７５ａ、および絶縁体２７５ｂには上記材料を用いることができ、絶縁体２７５ａ、および絶縁体２７５ｂは同じ材料としてもよいし、異なる材料としてもよい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンまたは窒化シリコンと、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体と、の積層構造としてもよい。また、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いることができる。
本実施の形態では、絶縁体２７５ａとして、スパッタリング法によって、酸化アルミニウムを成膜し、絶縁体２７５ｂとして、ＡＬＤ法によって、酸化アルミニウムを成膜する。スパッタリング法で絶縁体２７５ａを成膜することで、絶縁体２２４に酸素を添加することができる。
次に、絶縁体２７５上に、絶縁体２８０となる絶縁膜を成膜する。当該絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。例えば、当該絶縁膜として、スパッタリング法を用いて酸化シリコン膜を成膜すればよい。当該絶縁膜を、酸素を含む雰囲気で、スパッタリング法で成膜することで、過剰酸素を含む絶縁体２８０を形成することができる。また、成膜ガスに水素を用いなくてもよいスパッタリング法を用いることで、絶縁体２８０中の水素濃度を低減することができる。なお、当該絶縁膜の成膜前に、加熱処理を行ってもよい。加熱処理は、減圧下で行い、大気に暴露することなく、連続して当該絶縁膜を成膜してもよい。このような処理を行うことによって、絶縁体２７５の表面などに吸着している水分および水素を除去し、さらに酸化物２３０ａ中、酸化物２３０ｂ中、および絶縁体２２４中の水分濃度および水素濃度を低減させることができる。当該加熱処理には、上述した加熱処理条件を用いることができる。
次に、絶縁体２８０となる絶縁膜にＣＭＰ処理を行い、上面が平坦な絶縁体２８０を形成する（図７Ｂ乃至図７Ｄ参照。）。なお、絶縁体２８０上に、例えば、スパッタリング法によって窒化シリコンを成膜し、該窒化シリコンを絶縁体２８０に達するまで、ＣＭＰ処理を行ってもよい。
次に、絶縁体２８０の一部、絶縁体２７５の一部、および導電層２４２Ｂの一部を加工して、酸化物２３０ｂに達する開口を形成する。当該開口は、導電体２０５と重なるように形成することが好ましい。当該開口の形成によって、導電体２４２ａ、および導電体２４２ｂを形成する（図８Ａ乃至図８Ｄ参照。）。
また、絶縁体２８０の一部、絶縁体２７５の一部、および導電層２４２Ｂの一部の加工は、ドライエッチング法、またはウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、当該加工は、それぞれ異なる条件で行ってもよい。例えば、絶縁体２８０の一部をドライエッチング法で加工し、絶縁体２７５の一部をウェットエッチング法で加工し、導電層２４２Ｂの一部をドライエッチング法で加工してもよい。
上記開口を形成する際、導電体２４２ａの側端部が酸化されることで、酸化物２７２ａが形成され、導電体２４２ｂの側端部が酸化されることで、酸化物２７２ｂが形成される場合がある（図８Ａ乃至図８Ｄ参照。）。酸化物２７２ａ、および酸化物２７２ｂのチャネル長方向の幅は、上記開口を形成する際の加工条件によって、変化する。
導電体２４２ａおよび導電体２４２ｂの形成に用いるドライエッチング装置は、エッチング中に基板に蓄積した静電気を除電する機能を有する。即ち、導電体２４２ａおよび導電体２４２ｂを形成するエッチング処理が完了した後に、導電体２４２ａおよび導電体２４２ｂの形成よりも低い電力によるプラズマ処理を行うことで、基板に蓄積した静電気を除去するものである。このプラズマ処理を除電プラズマ処理と呼ぶ。例えば、除電プラズマ処理に窒素を用いた場合の、酸化物２７２ａ、および酸化物２７２ｂのチャネル長方向の幅は、除電プラズマ処理に酸素を用いる場合と比較して狭くなる傾向がある。
上記開口を形成する際に、酸化物２３０ｂの上部が除去される場合がある。酸化物２３０ｂの一部が除去されることで、酸化物２３０ｂに溝部が形成される場合がある。
ドライエッチング法とウェットエッチング法とでは異方性が異なる。上記加工をそれぞれ異なる条件で行うことで、図３に示すように、上記開口部において、絶縁体２８０、導電体２４２ａまたは導電体２４２ｂ、および酸化物２３０ｂの側面と、絶縁体２２４の底面とのなす角の角度、および、絶縁体２７５の側面と、絶縁体２２４の底面とのなす角の角度が異なる場合がある。
ここで、酸化物２３０ａ、酸化物２３０ｂなどの表面に付着または内部に拡散した不純物を除去することが好ましい。また、上記ドライエッチングで酸化物２３０ｂ表面に形成される、損傷領域を除去することが好ましい。当該不純物としては、絶縁体２８０、絶縁体２７５、および導電層２４２Ｂに含まれる成分、上記開口を形成する際に用いられる装置に使われている部材に含まれる成分、エッチングに使用するガスまたは液体に含まれる成分などに起因したものが挙げられる。当該不純物としては、例えば、アルミニウム、シリコン、タンタル、フッ素、塩素などがある。
特に、アルミニウム、またはシリコンなどの不純物は、酸化物２３０ｂのＣＡＡＣ－ＯＳ化を阻害する。よって、アルミニウム、またはシリコンなどの、ＣＡＡＣ－ＯＳ化を阻害する不純物元素が、低減または除去されていることが好ましい。例えば、酸化物２３０ｂ、およびその近傍における、アルミニウム原子の濃度が、５．０原子％以下とすればよく、２．０原子％以下が好ましく、１．５原子％以下がより好ましく、１．０原子％以下がさらに好ましく、０．３原子％未満がさらに好ましい。
なお、アルミニウム、またはシリコンなどの不純物によりＣＡＡＣ－ＯＳ化が阻害され、ａ－ｌｉｋｅ ＯＳとなった金属酸化物の領域を、非ＣＡＡＣ領域と呼ぶ場合がある。非ＣＡＡＣ領域では、結晶構造の緻密さが低下しているため、ＶＯＨが多量に形成され、トランジスタがノーマリーオン化しやすくなる。よって、酸化物２３０ｂの非ＣＡＡＣ領域は、低減または除去されていることが好ましい。
これに対して、酸化物２３０ｂに層状のＣＡＡＣ構造を有していることが好ましい。特に、酸化物２３０ｂのドレイン下端部までＣＡＡＣ構造を有することが好ましい。ここで、トランジスタ２００において、導電体２４２ａまたは導電体２４２ｂ、およびその近傍がドレインとして機能する。つまり、導電体２４２ａ（導電体２４２ｂ）の下端部近傍の、酸化物２３０ｂが、ＣＡＡＣ構造を有することが好ましい。このように、ドレイン耐圧に顕著に影響するドレイン端部においても、酸化物２３０ｂの損傷領域が除去され、ＣＡＡＣ構造を有することで、トランジスタ２００の電気特性の変動をさらに抑制することができる。また、トランジスタ２００の信頼性を向上させることができる。
上記の不純物などを除去するために、洗浄処理を行う。洗浄方法としては、洗浄液など用いたウェット洗浄、プラズマを用いたプラズマ処理、熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。なお、当該洗浄処理によって、上記溝部が深くなる場合がある。
ウェット洗浄としては、アンモニア水、シュウ酸、リン酸、フッ化水素酸などを炭酸水または純水で希釈した水溶液、純水、炭酸水などを用いて洗浄処理を行ってもよい。または、これらの水溶液、純水、または炭酸水を用いた超音波洗浄を行ってもよい。または、これらの洗浄を適宜組み合わせて行ってもよい。
なお、本明細書等では、市販のフッ化水素酸を純水で希釈した水溶液を希釈フッ化水素酸と呼び、市販のアンモニア水を純水で希釈した水溶液を希釈アンモニア水と呼ぶ場合がある。また、当該水溶液の濃度、温度などは、除去したい不純物、洗浄される半導体装置の構成などによって、適宜調整すればよい。希釈アンモニア水のアンモニア濃度は０．０１％以上５％以下、好ましくは０．１％以上０．５％以下とすればよい。また、希釈フッ化水素酸のフッ化水素濃度は０．０１ｐｐｍ以上１００ｐｐｍ以下、好ましくは０．１ｐｐｍ以上１０ｐｐｍ以下とすればよい。
なお、超音波洗浄には、２００ｋＨｚ以上、好ましくは９００ｋＨｚ以上の周波数を用いることが好ましい。当該周波数を用いることで、酸化物２３０ｂなどへのダメージを低減することができる。
また、上記洗浄処理を複数回行ってもよく、洗浄処理毎に洗浄液を変更してもよい。例えば、第１の洗浄処理として希釈フッ化水素酸、または希釈アンモニア水を用いた処理を行い、第２の洗浄処理として純水、または炭酸水を用いた処理を行ってもよい。
上記洗浄処理として、本実施の形態では、希釈フッ化水素酸を用いてウェット洗浄を行う。当該洗浄処理を行うことで、酸化物２３０ａ、酸化物２３０ｂなどの表面に付着または内部に拡散した不純物を除去することができる。さらに、酸化物２３０ｂの結晶性を高めることができる。
これまでドライエッチングなどの加工、または上記洗浄処理によって、上記開口と重なり、かつ酸化物２３０ｂと重ならない領域の、絶縁体２２４の膜厚が、酸化物２３０ｂと重なる領域の、絶縁体２２４の膜厚より薄くなる場合がある。
上記エッチング後、または上記洗浄後に加熱処理を行ってもよい。加熱処理は、１００℃以上４５０℃以下、好ましくは３５０℃以上４００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物２３０ａおよび酸化物２３０ｂに酸素を供給して、酸素欠損の低減を図ることができる。また、このような熱処理を行うことで、酸化物２３０ｂの結晶性を向上させることができる。また、加熱処理は減圧状態で行ってもよい。または、酸素雰囲気で加熱処理した後に、大気に露出せずに連続して窒素雰囲気で加熱処理を行ってもよい。
次に絶縁膜２５０Ａを成膜する（図９Ａ乃至図９Ｄ参照）。絶縁膜２５０Ａの成膜前に加熱処理を行ってもよく、当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して絶縁膜２５０Ａを成膜してもよい。また、当該加熱処理は、酸素を含む雰囲気で行ってもよい。このような処理を行うことによって、酸化物２３０ｂの表面などに吸着している水分および水素を除去し、さらに酸化物２３０ａ中、および酸化物２３０ｂ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。
絶縁膜２５０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて成膜することができる。また、絶縁膜２５０Ａは、水素原子が低減または除去されたガスを用いた成膜方法で成膜することが好ましい。これにより、絶縁膜２５０Ａの水素濃度を低減することができる。絶縁膜２５０Ａは、後の工程で酸化物２３０ｂと接する絶縁体２５０となるので、このように水素濃度が低減されていることが好適である。
なお、絶縁膜２５０Ａを成膜することで、酸化物２７２ａ、および酸化物２７２ｂのチャネル長方向の幅が広くなる場合がある。なお、絶縁膜２５０Ａの成膜前に、酸化物２７２ａ、および酸化物２７２ｂが形成されていない場合、絶縁膜２５０Ａの成膜時に、導電体２４２ａの側端部が酸化されることで酸化物２７２ａが形成され、導電体２４２ｂの側端部が酸化されることで酸化物２７２ｂが形成される場合がある。
次に、酸素を含む雰囲気でマイクロ波処理を行う（図９Ａ乃至図９Ｄ参照）。ここで、図９Ｂ乃至図９Ｄに点線で示す矢印は、マイクロ波、ＲＦなどの高周波、酸素プラズマ、または酸素ラジカルなどを示す。マイクロ波処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する、マイクロ波処理装置を用いることが好ましい。また、マイクロ波処理装置は基板側にＲＦを印加する電源を有してもよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができる。また、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素イオンを、効率よく酸化物２３０ｂ中に導くことができる。また、上記マイクロ波処理は、減圧下で行うことが好ましく、圧力を６０Ｐａ以上、好ましくは１３３Ｐａ以上、より好ましくは２００Ｐａ以上、さらに好ましくは４００Ｐａ以上とすればよい。また、酸素流量比（Ｏ２／（Ｏ２＋Ａｒ））が５０％以下、好ましくは１０％以上３０％以下で行うとよい。また、処理温度は、７５０℃以下、好ましくは５００℃以下、例えば４００℃程度で行えばよい。また、酸素プラズマ処理を行った後に、外気に曝すことなく、連続して熱処理を行ってもよい。
図９Ｂ乃至図９Ｄに示すように、酸素を含む雰囲気でマイクロ波処理を行うことで、マイクロ波、またはＲＦ等の高周波を用いて酸素ガスをプラズマ化し、当該酸素プラズマを酸化物２３０ｂの導電体２４２ａと導電体２４２ｂの間の領域に作用させることができる。このとき、マイクロ波、またはＲＦ等の高周波を領域２３６、領域２３７ａ、および領域２３７ｂに照射することもできる。つまり、図２に示す領域２３６、領域２３７ａ、および領域２３７ｂに、マイクロ波、またはＲＦ等の高周波、酸素プラズマなどを作用させることができる。プラズマ、マイクロ波などの作用により、領域２３６、領域２３７ａ、および領域２３７ｂのＶＯＨを分断し、水素を領域２３６、領域２３７ａ、および領域２３７ｂから除去することができる。つまり、領域２３６、領域２３７ａ、および領域２３７ｂにおいて、「ＶＯＨ→Ｈ＋ＶＯ」という反応が起きて、領域２３６、領域２３７ａ、および領域２３７ｂの水素濃度を低減することができる。よって、領域２３６中、領域２３７ａ中、および領域２３７ｂ中の酸素欠損、およびＶＯＨを低減し、キャリア濃度を低下させることができる。また、領域２３６、領域２３７ａ、および領域２３７ｂで形成された酸素欠損に、上記酸素プラズマで発生した酸素ラジカル、または絶縁体２５０に含まれる酸素を供給することで、さらに、領域２３６中、領域２３７ａ中、および領域２３７ｂ中の酸素欠損を低減し、キャリア濃度を低下させることができる。
一方、図２に示す領域２３８ａおよび領域２３８ｂ上には、導電体２４２ａおよび導電体２４２ｂが設けられている。図９Ｂ乃至図９Ｄに示すように、導電体２４２ａおよび導電体２４２ｂは、マイクロ波、またはＲＦ等の高周波、酸素プラズマなどの作用を遮蔽するので、これらの作用は領域２３８ａおよび領域２３８ｂには及ばない。これにより、マイクロ波処理によって、領域２３８ａおよび領域２３８ｂで、ＶＯＨの低減、および過剰な量の酸素供給が発生しないので、キャリア濃度の低下を防ぐことができる。
なお、酸素を含む雰囲気でマイクロ波処理を行う際、マイクロ波、またはＲＦ等の高周波、酸素プラズマなどの作用は、酸化物２７２ａ、酸化物２７２ｂ、絶縁体２７５、および絶縁体２８０によって低減することができる。よって、領域２３７ａおよび領域２３７ｂへの当該作用は、領域２３６よりも弱く、領域２３８ａおよび領域２３８ｂよりも強い。したがって、マイクロ波処理による、領域２３７ａおよび領域２３７ｂのキャリア濃度は、領域２３８ａおよび領域２３８ｂよりも低下し、領域２３６ほど低下しない。
このようにして、酸化物半導体の領域２３６で選択的に酸素欠損、およびＶＯＨを除去して、領域２３６をｉ型または実質的にｉ型とすることができる。さらに、ソース領域またはドレイン領域として機能する領域２３８ａおよび領域２３８ｂに過剰な酸素が供給されるのを抑制し、ｎ型化を維持することができる。さらに、領域２３７ａおよび領域２３７ｂのキャリア濃度は、領域２３８ａおよび領域２３８ｂのキャリア濃度と同等、またはそれよりも低く、領域２３６のキャリア濃度と同等、またはそれよりも高くすることができる。これにより、トランジスタ２００の電気特性の変動が抑制され、基板面内でトランジスタ２００の電気特性がばらつくのを抑制することができる。
また、マイクロ波処理後に減圧状態を保ったままで、加熱処理を行ってもよい。このような処理を行うことで、絶縁膜２５０Ａ中、酸化物２３０ｂ中、および酸化物２３０ａ中の水素を効率よく除去することができる。また、水素の一部は、導電体２４２ａ、および導電体２４２ｂにゲッタリングされる場合がある。または、マイクロ波処理後に減圧状態を保ったままで、加熱処理を行うステップを複数回繰り返して行ってもよい。加熱処理を繰り返し行うことで、絶縁膜２５０Ａ中、酸化物２３０ｂ中、および酸化物２３０ａ中の水素をさらに効率よく除去することができる。なお、加熱処理温度は、３００℃以上５００℃以下とすることが好ましい。
また、マイクロ波処理を行って絶縁膜２５０Ａの膜質を改質することで、水素、水、不純物等の拡散を抑制することができる。従って、導電体２６０となる導電膜の成膜などの後工程、または熱処理などの後処理により、絶縁体２５０を介して、水素、水、不純物等が、酸化物２３０ｂ、酸化物２３０ａなどへ拡散することを抑制することができる。
なお、上記マイクロ波処理を行うことで、酸化物２７２ａ、および酸化物２７２ｂのチャネル長方向の幅が広くなる場合がある。なお、上記マイクロ波処理を行う前までに、酸化物２７２ａ、および酸化物２７２ｂが形成されていない場合、上記マイクロ波処理を行う際、導電体２４２ａの側端部が酸化されることで酸化物２７２ａが形成され、導電体２４２ｂの側端部が酸化されることで酸化物２７２ｂが形成される場合がある。
図９Ａ乃至図９Ｄに示す工程においては、絶縁膜２５０Ａの成膜後にマイクロ波処理を行ったが、本発明はこれに限られるものではない。例えば、絶縁膜２５０Ａの成膜前にマイクロ波処理を行ってもよいし、絶縁膜２５０Ａの成膜前と成膜後の両方でマイクロ波処理を行ってもよい。
次に絶縁膜２５０Ｂを成膜する（図１０Ｂ乃至図１０Ｄ参照）。絶縁膜２５０Ｂの成膜前に加熱処理を行ってもよく、当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して絶縁膜２５０Ｂを成膜してもよい。また、当該加熱処理は、酸素を含む雰囲気で行ってもよい。このような処理を行うことによって、絶縁膜２５０Ａの表面などに吸着している水分および水素を除去し、さらに酸化物２３０ａ中、酸化物２３０ｂ中、および絶縁膜２５０Ａ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。
絶縁膜２５０Ｂは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて成膜することができる。また、絶縁膜２５０Ｂは、酸素の拡散を抑制する機能を有する絶縁体を用いて形成することが好ましい。このような構成にすることで、絶縁体２５０ａに含まれる酸素が、導電体２６０へ拡散するのを抑制することができる。つまり、酸化物２３０へ供給する酸素量の減少を抑制することができる。また、絶縁体２５０ａに含まれる酸素による導電体２６０の酸化を抑制することができる。例えば、絶縁膜２５０Ｂは、絶縁体２２２と同様の材料を用いて設けることができる。
絶縁膜２５０Ｂとして、具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、マグネシウムなどから選ばれた一種、もしくは二種以上が含まれた金属酸化物、または酸化物２３０として用いることができる金属酸化物を用いることができる。特に、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いることが好ましい。
本実施の形態では、絶縁膜２５０Ｂとして、熱ＡＬＤ法によって、酸化ハフニウム膜を成膜する。なお、マイクロ波処理を行って、絶縁膜２５０Ａの酸化シリコンをＰＥＡＬＤ法で成膜し、絶縁膜２５０Ｂの酸化ハフニウムを熱ＡＬＤ法で成膜してもよい。ここで、上記マイクロ波処理、ＰＥＡＬＤ法での酸化シリコンの成膜、および熱ＡＬＤ法での酸化ハフニウムの成膜は、大気に暴露することなく、連続処理することが好ましい。例えば、マルチチャンバー方式の処理装置を用いればよい。また、上記マイクロ波処理を、ＰＥＡＬＤ装置の、プラズマ励起されたリアクタント（酸化剤）の処理で代替してもよい。ここで、リアクタント（酸化剤）としては、酸素ガスを用いればよい。
次に、上記の加熱処理と同様の条件で加熱処理を行ってもよい。本実施の形態では、窒素ガスと酸素ガスの流量比を４ｓｌｍ：１ｓｌｍとして、４００℃の温度で１時間の処理を行う。該加熱処理によって、絶縁体２５０中、および絶縁体２８０中の水分濃度および水素濃度を低減させることができる。
なお、ここまでの工程で、導電体２４２ａの側面に酸化物２７２ａが形成され、導電体２４２ｂの側面に酸化物２７２ｂが形成される。
次に、導電膜２６０Ａ、導電膜２６０Ｂを順に成膜する（図１０Ａ乃至図１０Ｄ参照。）。導電膜２６０Ａおよび導電膜２６０Ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、ＣＶＤ法を用いて、導電膜２６０Ａおよび導電膜２６０Ｂを成膜する。
次に、ＣＭＰ処理によって、絶縁膜２５０Ａ、絶縁膜２５０Ｂ、導電膜２６０Ａ、および導電膜２６０Ｂを絶縁体２８０が露出するまで研磨することによって、絶縁体２５０（絶縁体２５０ａ、および絶縁体２５０ｂ）、および導電体２６０（導電体２６０ａ、および導電体２６０ｂ）を形成する（図１１Ａ乃至図１１Ｄ参照。）。これにより、絶縁体２５０は、酸化物２３０ｂに達する開口および酸化物２３０ｂの溝部の内壁（側壁、および底面）を覆うように配置される。また、導電体２６０は、絶縁体２５０を介して、上記開口および上記溝部を埋め込むように配置される。
次に、上記の加熱処理と同様の条件で加熱処理を行ってもよい。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行う。該加熱処理によって、絶縁体２５０中および絶縁体２８０中の水分濃度および水素濃度を低減させることができる。なお、上記加熱処理後、大気に曝すことなく連続して、絶縁体２８２の成膜を行ってもよい。
次に、絶縁体２５０上、導電体２６０上、および絶縁体２８０上に、絶縁体２８２を形成する（図１２Ａ乃至図１２Ｄ参照。）。絶縁体２８２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。絶縁体２８２の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を用いなくてもよいスパッタリング法を用いることで、絶縁体２８２中の水素濃度を低減することができる。また、スパッタリング法を用いて、酸素を含む雰囲気で絶縁体２８２の成膜を行うことで、成膜しながら、絶縁体２８０に酸素を添加することができる。これにより、絶縁体２８０に過剰酸素を含ませることができる。このとき、基板加熱を行いながら、絶縁体２８２を成膜することが好ましい。
本実施の形態では、絶縁体２８２として、酸素ガスを含む雰囲気でアルミニウムターゲットを用いて、パルスＤＣスパッタリング法で酸化アルミニウムを成膜する。パルスＤＣスパッタリング法を用いることで、膜厚分布をより均一にし、スパッタレート、および膜質を向上することができる。
次に、絶縁体２８２上に、絶縁体２８３を形成する（図１２Ａ乃至図１２Ｄ参照。）。絶縁体２８３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁体２８３の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を用いなくてもよいスパッタリング法を用いることで、絶縁体２８３中の水素濃度を低減することができる。また、絶縁体２８３は、多層としてもよい。例えば、スパッタリング法を用いて、窒化シリコンを成膜し、当該窒化シリコン上に、ＣＶＤ法を用いて窒化シリコンを成膜してもよい。バリア性の高い絶縁体２８３および絶縁体２１２でトランジスタ２００を包み込むことで、外部から水分、および水素が侵入するのを防止することができる。
次に、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行う。当該加熱処理によって、絶縁体２８２の成膜によって添加された酸素を絶縁体２８０、および絶縁体２５０へ拡散させ、酸化物２３０のチャネル形成領域へ選択的に供給することができる。なお、当該加熱処理は、絶縁体２８３の形成後に限らず、絶縁体２８２の成膜後などに行ってもよい。
次に、絶縁体２７５、絶縁体２８０、絶縁体２８２、および絶縁体２８３に、導電体２４２ａに達する開口、および導電体２４２ｂに達する開口を形成する（図１３Ａ乃至図１３Ｄ参照。）。当該開口の形成は、リソグラフィー法を用いて行えばよい。なお、図１３Ａで当該開口の形状は、上面視において円形状にしているが、これに限られるものではない。例えば、当該開口が、上面視において、楕円などの略円形状、四角形などの多角形状、四角形等の多角形の角部を丸めた形状になっていてもよい。
次に、絶縁体２４１ａおよび絶縁体２４１ｂとなる絶縁膜を成膜し、当該絶縁膜を異方性エッチングして絶縁体２４１ａおよび絶縁体２４１ｂを形成する。（図１３Ａ乃至図１３Ｄ参照。）。当該絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。当該絶縁膜として、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、ＡＬＤ法を用いて、酸化アルミニウム膜を成膜することが好ましい。または、ＰＥＡＬＤ法を用いて、窒化シリコン膜を成膜することが好ましい。窒化シリコンは水素に対するブロッキング性が高いので好ましい。
また、絶縁体２４１ａおよび絶縁体２４１ｂとなる絶縁膜の異方性エッチングとしては、例えばドライエッチング法などを用いればよい。開口の側壁部に絶縁体２４１ａおよび絶縁体２４１ｂを設けることで、外方からの酸素の透過を抑制し、次に形成する導電体２４０ａおよび導電体２４０ｂの酸化を防止することができる。また、導電体２４０ａおよび導電体２４０ｂから、水、水素などの不純物が外部に拡散することを防ぐことができる。
次に、導電体２４０ａおよび導電体２４０ｂとなる導電膜を成膜する。当該導電膜は、水、水素など不純物の透過を抑制する機能を有する導電体を含む積層構造とすることが望ましい。たとえば、窒化タンタル、窒化チタンなどと、タングステン、モリブデン、銅など、と、の積層とすることができる。当該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、ＣＭＰ処理を行うことで、導電体２４０ａおよび導電体２４０ｂとなる導電膜の一部を除去し、絶縁体２８３の上面を露出する。その結果、開口のみに、当該導電膜が残存することで上面が平坦な導電体２４０ａおよび導電体２４０ｂを形成することができる（図１３Ａ乃至図１３Ｄ参照。参照）。なお、当該ＣＭＰ処理により、絶縁体２８３の上面の一部が除去される場合がある。
次に、導電体２４６ａおよび導電体２４６ｂとなる導電膜を成膜する。当該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、導電体２４６ａおよび導電体２４６ｂとなる導電膜をリソグラフィー法によって加工し、導電体２４０ａの上面と接する導電体２４６ａ、および導電体２４０ｂの上面と接する導電体２４６ｂを形成する。この時、導電体２４６ａおよび導電体２４６ｂと、絶縁体２８３とが重ならない領域の絶縁体２８３の一部が除去されることがある。
次に、導電体２４６ａ上、導電体２４６ｂ上、および絶縁体２８３上に、絶縁体２８６を成膜する。絶縁体２８６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。また、絶縁体２８６は、多層としてもよい。例えば、スパッタリング法を用いて、窒化シリコンを成膜し、当該窒化シリコン上に、ＣＶＤ法を用いて窒化シリコンを成膜してもよい。
以上により、図１Ａ乃至図１Ｄに示すトランジスタ２００を有する半導体装置を作製することができる。図５Ａ乃至図１３Ｄに示すように、本実施の形態に示す半導体装置の作製方法を用いることで、トランジスタ２００を作製することができる。
＜半導体装置の変形例＞
以下では、図１４Ａ乃至図１６Ｄを用いて、本発明の一態様である半導体装置の一例について説明する。
図１４Ａ、図１５Ａ、および図１６Ａは半導体装置の上面図を示す。また、図１４Ｂ、図１５Ｂ、および図１６Ｂはそれぞれ、図１４Ａ、図１５Ａ、および図１６ＡにＡ１－Ａ２の一点鎖線で示す部位に対応する断面図である。また、図１４Ｃ、図１５Ｃ、および図１６Ｃはそれぞれ、図１４Ａ、図１５Ａ、および図１６ＡにＡ３－Ａ４の一点鎖線で示す部位に対応する断面図である。また、図１４Ｄ、図１５Ｄ、図１６Ｄはそれぞれ、図１４Ａ、図１５Ａ、および図１６ＡにＡ５－Ａ６の一点鎖線で示す部位に対応する断面図である。図１４Ａ、図１５Ａ、および図１６Ａの上面図では、図の明瞭化のために一部の要素を省いている。
なお、図１４Ａ乃至図１６Ｄに示す半導体装置において、＜半導体装置の構成例＞に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目においても、半導体装置の構成材料については＜半導体装置の構成例＞などで詳細に説明した材料を用いることができる。
＜＜半導体装置の変形例１＞＞
図１４Ａ乃至図１４Ｄに示す半導体装置は、図１Ａ乃至図１Ｄに示した半導体装置の変形例である。図１４Ａ乃至図１４Ｄに示す半導体装置は、図１Ａ乃至図１Ｄに示した半導体装置とは、絶縁体２８３の形状が異なる。また、絶縁体２８４および絶縁体２７４を有することが異なる。
図１４Ａ乃至図１４Ｄに示す半導体装置では、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２２４、絶縁体２７５、絶縁体２８０、および絶縁体２８２がパターニングされている。また、絶縁体２８４は、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２２４、絶縁体２７５、絶縁体２８０、および絶縁体２８２を覆う構造になっている。つまり、絶縁体２８４は、絶縁体２８２の上面と、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２２４、絶縁体２７５、絶縁体２８０、および絶縁体２８２の側面と、絶縁体２１２の上面と、に接する。さらに、絶縁体２８４を覆って絶縁体２８３が配置されている。これにより、酸化物２３０、絶縁体２１４、絶縁体２１６、絶縁体２２２、絶縁体２２４、絶縁体２７５、絶縁体２８０、および絶縁体２８２は、絶縁体２８３および絶縁体２８４と、絶縁体２１２とによって、外部から隔離される。別言すると、トランジスタ２００は、絶縁体２８３および絶縁体２８４と、絶縁体２１２とで封止された領域内に配置される。
例えば、絶縁体２１４、絶縁体２７５、絶縁体２８２、および絶縁体２８４を、水素を捕獲および水素を固着する機能を有する材料を用いて形成すればよい。なお、絶縁体２８４は、絶縁体２８２と同様の絶縁体を用いることができる。また、絶縁体２１２、および絶縁体２８３を水素および酸素の拡散を抑制する機能を有する材料を用いて形成すればよい。絶縁体２１４、絶縁体２７５、絶縁体２８２、および絶縁体２８４としては、アモルファス構造を有する金属酸化物、例えば酸化アルミニウムを用いることができる。また、代表的には、絶縁体２１２、および絶縁体２８３としては、窒化シリコンを用いることができる。特に、絶縁体２８４として、アモルファス構造を有する酸化アルミニウム、またはアモルファス構造の酸化アルミニウムを用いることで、より効果的に水素を捕獲または固着できる場合があるため好ましい。これにより、良好な特性を有し、信頼性の高いトランジスタ２００、および半導体装置を作製することができる。
上記構成にすることで、上記封止された領域外に含まれる水素が、上記封止された領域内に混入することを抑制することができる。
また、図１４Ａ乃至図１４Ｄに示すトランジスタ２００では、絶縁体２１２、および絶縁体２８３を、単層として設ける構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体２１２、および絶縁体２８３のそれぞれを２層以上の積層構造として設ける構成にしてもよい。
絶縁体２７４は、絶縁体２８３を覆って設けられており、層間膜として機能する。絶縁体２７４は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。絶縁体２７４は、例えば、絶縁体２８０と同様の材料を用いて設けることができる。
＜＜半導体装置の変形例２＞＞
図１５Ａ乃至図１５Ｄに示す半導体装置は、図１Ａ乃至図１Ｄに示した半導体装置の変形例である。図１５Ａ乃至図１５Ｄに示す半導体装置は、図１Ａ乃至図１Ｄに示した半導体装置とは、酸化物２３０ｃ、絶縁体２７１ａ、絶縁体２７１ｂ、酸化物２４３ａ、および酸化物２４３ｂを有することが異なる。
酸化物２４３ａ、および酸化物２４３ｂは、酸化物２３０ｂ上に設けられる。酸化物２４３ａと酸化物２４３ｂは、導電体２６０を挟んで離隔して設けられる。
酸化物２４３ａ、および酸化物２４３ｂは、酸素の透過を抑制する機能を有することが好ましい。ソース電極やドレイン電極として機能する導電体２４２ａ（導電体２４２ｂ）と酸化物２３０ｂとの間に酸素の透過を抑制する機能を有する酸化物２４３ａ（酸化物２４３ｂ）を配置することで、導電体２４２ａ（導電体２４２ｂ）と、酸化物２３０ｂとの間の電気抵抗が低減されるので好ましい。このような構成とすることで、トランジスタ２００の電気特性およびトランジスタ２００の信頼性を向上させることができる。なお、導電体２４２ａまたは導電体２４２ｂと酸化物２３０ｂの間の電気抵抗を十分低減できる場合、酸化物２４３ａおよび酸化物２４３ｂを設けない構成にしてもよい。
酸化物２４３ａおよび酸化物２４３ｂとして、元素Ｍを有する金属酸化物を用いてもよい。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。酸化物２４３ａおよび酸化物２４３ｂは、酸化物２３０ｂよりも元素Ｍの濃度が高いことが好ましい。また、酸化物２４３ａおよび酸化物２４３ｂとして、酸化ガリウムを用いてもよい。また、酸化物２４３ａおよび酸化物２４３ｂとして、Ｉｎ－Ｍ－Ｚｎ酸化物等の金属酸化物を用いてもよい。具体的には、酸化物２４３ａおよび酸化物２４３ｂに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２４３ａおよび酸化物２４３ｂの膜厚は、０．５ｎｍ以上５ｎｍ以下が好ましく、より好ましくは１ｎｍ以上３ｎｍ以下、さらに好ましくは１ｎｍ以上２ｎｍ以下である。また、酸化物２４３ａおよび酸化物２４３ｂは、結晶性を有すると好ましい。酸化物２４３ａおよび酸化物２４３ｂが結晶性を有する場合、酸化物２３０中の酸素の放出を好適に抑制することが出来る。例えば、酸化物２４３ａおよび酸化物２４３ｂの結晶構造が六方晶などであれば、酸化物２３０中の酸素の放出を抑制できる場合がある。
絶縁体２７１ａは、導電体２４２ａの上面に接して設けられており、絶縁体２７１ｂは、導電体２４２ｂの上面に接して設けられている。絶縁体２７１ａ、および絶縁体２７１ｂは、少なくとも酸素に対するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２７１ａおよび絶縁体２７１ｂは、酸素の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２７１ａおよび絶縁体２７１ｂは、絶縁体２８０よりも酸素の拡散を抑制する機能を有することが好ましい。絶縁体２７１ａおよび絶縁体２７１ｂとしては、例えば、窒化シリコンなどのシリコンを含む窒化物を用いればよい。また、絶縁体２７１ａおよび絶縁体２７１ｂは、水素などの不純物を捕獲する機能を有することが好ましい。その場合、絶縁体２７１ａおよび絶縁体２７１ｂとしては、アモルファス構造を有する金属酸化物、例えば、酸化アルミニウムまたは酸化マグネシウムなどの絶縁体を用いればよい。特に、絶縁体２７１ａおよび絶縁体２７１ｂとして、アモルファス構造を有する酸化アルミニウム、またはアモルファス構造の酸化アルミニウムを用いることで、より効果的に水素を捕獲または固着できる場合があるため好ましい。これにより、良好な特性を有し、信頼性の高いトランジスタ２００、および半導体装置を作製することができる。
上記のような絶縁体２７１ａおよび絶縁体２７１ｂを設けることで、酸素に対するバリア性を有する絶縁体で導電体２４２ａおよび導電体２４２ｂを包み込むことができる。つまり、絶縁体２７５成膜時に添加される酸素が、導電体２４２ａおよび導電体２４２ｂに拡散するのを防ぐことができる。これにより、絶縁体２７５成膜時に添加される酸素によって、導電体２４２ａおよび導電体２４２ｂが酸化されて抵抗率が増大するのを防ぎ、オン電流が低減するのを抑制することができる。
なお、絶縁体２７５が酸素などに対して十分なバリア性を有する場合、絶縁体２７１ａおよび絶縁体２７１ｂを設けない構成にしてもよい。
酸化物２３０ｃは、絶縁体２８０および絶縁体２７５に形成された開口の中に設けられる。また、酸化物２３０ｃは、酸化物２４３ａの側面、酸化物２４３ｂの側面、酸化物２７２ａの側面、酸化物２７２ｂの側面、絶縁体２７１ａの側面、絶縁体２７１ｂの側面、および絶縁体２７５の側面とそれぞれ接する。また、酸化物２３０ｃの上面は、絶縁体２８２に接する。また、酸化物２３０ｃは、酸化物２３０ｂと重なる領域を有する。
また、トランジスタのチャネル長方向の断面視において、酸化物２３０ｂに溝部を設け、当該溝部に、酸化物２３０ｃを埋め込むことが好ましい。このとき、酸化物２３０ｃは、当該溝部の内壁（側壁、および底面）を覆うように配置される。また、酸化物２３０ｃの膜厚は、当該溝部の深さと同程度であることが好ましい。このような構成にすることで、導電体２６０などを埋め込むための開口を形成する際に、開口の底部にあたる酸化物２３０ｂの表面に損傷領域が形成されても、当該損傷領域を除去することができる。これにより、損傷領域に起因するトランジスタ２００の電気特性の不良を抑制することができる。
なお、酸化物２３０ｃをキャリアの主たる経路とする場合には、酸化物２３０ｃにおいて、主成分である金属元素に対するインジウムの原子数比が、酸化物２３０ｂにおける、主成分である金属元素に対するインジウムの原子数比より大きいことが好ましい。また、酸化物２３０ｃにおいて、元素Ｍに対するＩｎの原子数比が、酸化物２３０ｂにおける、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。インジウムの含有量が多い金属酸化物をチャネル形成領域に用いることで、トランジスタのオン電流を増大することができる。よって、酸化物２３０ｃにおいて、主成分である金属元素に対するインジウムの原子数比を、酸化物２３０ｂにおける、主成分である金属元素に対するインジウムの原子数比よりも大きくすることで、酸化物２３０ｃをキャリアの主たる経路とすることができる。また、酸化物２３０ｃの伝導帯下端は、酸化物２３０ａおよび酸化物２３０ｂの伝導帯下端より真空準位から離れていることが好ましい。言い換えると、酸化物２３０ｃの電子親和力は、酸化物２３０ａおよび酸化物２３０ｂの電子親和力より大きいことが好ましい。このとき、キャリアの主たる経路は酸化物２３０ｃとなる。
酸化物２３０ｃとして、具体的には、Ｉｎ：Ｍ：Ｚｎ＝４：２：３［原子数比］もしくはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝５：１：３［原子数比］もしくはその近傍の組成、またはＩｎ：Ｍ：Ｚｎ＝１０：１：３［原子数比］もしくはその近傍の組成の金属酸化物、インジウム酸化物などを用いるとよい。なお、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。また、元素Ｍとして、ガリウムを用いることが好ましい。
また、酸化物２３０ｃとして、ＣＡＡＣ－ＯＳを用いることが好ましく、酸化物２３０ｃが有する結晶のｃ軸が、酸化物２３０ｃの被形成面または上面に概略垂直な方向を向いていることが好ましい。ＣＡＡＣ－ＯＳは、ｃ軸と垂直方向に酸素を移動させやすい性質を有する。したがって、酸化物２３０ｃが有する酸素を、酸化物２３０ｂに効率的に供給することができる。
なお、酸化物２３０ｃは、トランジスタ２００毎に設けてもよい。つまり、トランジスタ２００の酸化物２３０ｃと、当該トランジスタ２００に隣接するトランジスタ２００の酸化物２３０ｃと、は、接しなくてもよい。また、トランジスタ２００の酸化物２３０ｃと、当該トランジスタ２００に隣接するトランジスタ２００の酸化物２３０ｃと、を、離隔してもよい。別言すると、酸化物２３０ｃが、トランジスタ２００と、当該トランジスタ２００に隣接するトランジスタ２００との間に配置されない構成としてもよい。
複数のトランジスタ２００がチャネル幅方向に配置されている半導体装置において、上記構成にすることで、トランジスタ２００に酸化物２３０ｃがそれぞれ独立して設けられる。よって、トランジスタ２００と、当該トランジスタ２００に隣接するトランジスタ２００との間に、寄生トランジスタが生じるのを抑制し、リークパスが生じるのを抑制することができる。したがって、良好な電気特性を有し、かつ、微細化または高集積化が可能な半導体装置を提供することができる。
＜＜半導体装置の変形例３＞＞
図１６Ａ乃至図１６Ｄに示す半導体装置は、図１５Ａ乃至図１５Ｄに示した半導体装置の変形例である。図１６Ａ乃至図１６Ｄに示す半導体装置は、図１５Ａ乃至図１５Ｄに示した半導体装置とは、酸化物２３０ｃの形状が異なる。また、酸化物２３０ｄを有することが異なる。
酸化物２３０ｄは、絶縁体２８０および絶縁体２７５に形成された開口の側壁に接して設けられる。また、酸化物２３０ｄは、酸化物２４３ａの側面、酸化物２４３ｂの側面、酸化物２７２ａの側面、酸化物２７２ｂの側面、絶縁体２７１ａの側面、絶縁体２７１ｂの側面、および絶縁体２７５の側面とそれぞれ接する。また、酸化物２３０ｄの上面は、絶縁体２８２に接する。
酸化物２３０ｃは、絶縁体２８０および絶縁体２７５に形成された開口の底面に接して設けられる。また、酸化物２３０ｃは、酸化物２３０ｂの上面、および酸化物２３０ｄの側面とそれぞれ接する。
酸化物２３０ｄは、酸化物２３０ｃより、酸素の拡散または透過を抑制する金属酸化物であることが好ましい。絶縁体２５０と導電体２４２ａとの間、および絶縁体２５０と導電体２４２ｂとの間に酸化物２３０ｄを設けることで、絶縁体２８０に含まれる酸素が、導電体２４２ａおよび導電体２４２ｂに吸収されるのを防ぐことができる。よって、酸化物２３０ｃを介して、酸化物２３０ｂに効率的に酸素を供給することができる。
酸化物２３０ｄは、酸化物２３０ｃに用いられる金属酸化物を構成する金属元素の少なくとも一つを含むことが好ましく、当該金属元素を全て含むことがより好ましい。例えば、酸化物２３０ｃとして、Ｉｎ－Ｍ－Ｚｎ酸化物、Ｉｎ－Ｚｎ酸化物、またはインジウム酸化物を用い、酸化物２３０ｄとして、Ｉｎ－Ｍ－Ｚｎ酸化物、Ｍ－Ｚｎ酸化物、または元素Ｍの酸化物を用いるとよい。
具体的には、酸化物２３０ｃとして、Ｉｎ：Ｍ：Ｚｎ＝４：２：３［原子数比］もしくはその近傍の組成、Ｉｎ：Ｍ：Ｚｎ＝５：１：３［原子数比］もしくはその近傍の組成、またはＩｎ：Ｍ：Ｚｎ＝１０：１：３［原子数比］もしくはその近傍の組成の金属酸化物、または、インジウム酸化物を用いればよい。また、酸化物２３０ｄとして、Ｉｎ：Ｍ：Ｚｎ＝１：３：４［原子数比］もしくはその近傍の組成、Ｍ：Ｚｎ＝２：１［原子数比］もしくはその近傍の組成、またはＭ：Ｚｎ＝２：５［原子数比］もしくはその近傍の組成の金属酸化物、または、元素Ｍの酸化物を用いればよい。なお、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。また、元素Ｍとして、ガリウムを用いることが好ましい。
上記構成において、酸化物２３０ｄは、酸化物２３０ｂおよび酸化物２３０ｃよりも、導電性が低いと推定される。よって、酸化物２７２ａおよび酸化物２３０ｄをまとめて、ｓｅｍｉ－ｉｎｓｕｌａｔｏｒ（ＳＩ）と呼ぶことができる場合がある。また、酸化物２７２ｂおよび酸化物２３０ｄをまとめて、ｓｅｍｉ－ｉｎｓｕｌａｔｏｒ（ＳＩ）と呼ぶことができる場合がある。別言すると、領域２３７ａ上に位置し、導電体２４２ａの側端部に位置する膜は、酸化物２７２ａと酸化物２３０ｄの複合膜または多層膜と呼ぶことができる場合がある。また、領域２３７ｂ上に位置し、導電体２４２ｂの側端部に位置する膜は、酸化物２７２ｂと酸化物２３０ｄの複合膜または多層膜と呼ぶことができる場合がある。
＜半導体装置の応用例＞
以下では、図１７Ａおよび図１７Ｂを用いて、先の＜半導体装置の構成例＞および先の＜半導体装置の変形例＞で示したものとは異なる、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。なお、図１７Ａおよび図１７Ｂに示す半導体装置において、＜＜半導体装置の変形例１＞＞に示した半導体装置（図１４Ａ乃至図１４Ｄ参照。）を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目において、トランジスタ２００の構成材料については＜半導体装置の構成例＞および＜半導体装置の変形例＞で詳細に説明した材料を用いることができる。
図１７Ａおよび図１７Ｂに、複数のトランジスタ（トランジスタ２００＿１乃至トランジスタ２００＿ｎ）を、絶縁体２８３と絶縁体２１２とで、包括して封止した構成について示す。なお、図１７Ａおよび図１７Ｂにおいて、トランジスタ２００＿１乃至トランジスタ２００＿ｎは、チャネル長方向に並んでいるように見えるが、これにかぎられるものではない。トランジスタ２００＿１乃至トランジスタ２００＿ｎは、チャネル幅方向に並んでいてもよいし、マトリクス状に配置されていてもよい。また、設計に応じて、規則性を持たずに配置されていてもよい。
図１７Ａに示すように、複数のトランジスタ（トランジスタ２００＿１乃至トランジスタ２００＿ｎ）の外側において、絶縁体２８３と絶縁体２１２とが接する部分（以下、封止部２６５と呼ぶ場合がある。）が形成されている。封止部２６５は、複数のトランジスタ（トランジスタ群ともいう）を囲むように形成されている。このような構造にすることで、複数のトランジスタを絶縁体２８３と絶縁体２１２とで包み込むことができる。よって封止部２６５に囲まれたトランジスタ群が、基板上に複数設けられることになる。
また、封止部２６５に重ねてダイシングライン（スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある）を設けてもよい。上記基板はダイシングラインにおいて分断されるので、封止部２６５に囲まれたトランジスタ群が１チップとして取り出されることになる。
また、図１７Ａでは、複数のトランジスタ（トランジスタ２００＿１乃至トランジスタ２００＿ｎ）を一つの封止部２６５で囲む例について示したが、これに限られるものではない。図１７Ｂに示すように、トランジスタ２００＿１乃至トランジスタ２００＿ｎを複数の封止部で囲む構成にしてもよい。図１７Ｂでは、トランジスタ２００＿１乃至トランジスタ２００＿ｎを封止部２６５ａで囲み、さらに外側の封止部２６５ｂでも囲む構成にしている。
このように、複数の封止部で複数のトランジスタ（トランジスタ２００＿１乃至トランジスタ２００＿ｎ）を囲む構成にすることで、絶縁体２８３と絶縁体２１２が接する部分が増えるので、絶縁体２８３と絶縁体２１２との密着性をより向上させることができる。これにより、より確実に複数のトランジスタを封止することができる。
この場合、封止部２６５ａまたは封止部２６５ｂに重ねてダイシングラインを設けてもよいし、封止部２６５ａと封止部２６５ｂの間にダイシングラインを設けてもよい。
なお、図１７Ａおよび図１７Ｂに示すトランジスタでは、図１４Ａ乃至図１４Ｄに示すトランジスタ２００と異なり、絶縁体２７４の上面が、絶縁体２８３の上面と略一致する構成をとっている。また、絶縁体２８４を設けない構成としている。本発明はこれに限られるものではなく、例えば、絶縁体２７４が絶縁体２８３を覆う構成にしてもよいし、絶縁体２８４を設ける構成にしてもよい。
本発明の一態様により、トランジスタ特性のばらつきが少ない半導体装置を提供することができる。また、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。また、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。また、本発明の一態様により、オン電流が大きい半導体装置を提供することができる。また、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。また、本発明の一態様により、低消費電力の半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、本実施の形態に示す他の構成、方法、または他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、半導体装置の一形態を、図１８乃至図２３を用いて説明する。
［記憶装置１］
本発明の一態様に係る半導体装置（記憶装置）の一例を図１８に示す。本発明の一態様の記憶装置では、トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。なお、トランジスタ２００として、先の実施の形態で説明したトランジスタ２００を用いることができる。
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
図１８に示す半導体装置において、配線１００１はトランジスタ３００のソースと電気的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続されている。また、配線１００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線１００４はトランジスタ２００の第１のゲートと電気的に接続され、配線１００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線１００５は容量素子１００の電極の他方と電気的に接続されている。
また、図１８に示す記憶装置は、マトリクス状に配置することで、メモリセルアレイを構成することができる。
＜トランジスタ３００＞
トランジスタ３００は、基板３１１上に設けられ、ゲートとして機能する導電体３１６、ゲート絶縁体として機能する絶縁体３１５、基板３１１の一部からなる半導体領域３１３、ならびにソース領域またはドレイン領域として機能する低抵抗領域３１４ａおよび低抵抗領域３１４ｂを有する。トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
ここで、図１８に示すトランジスタ３００はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
なお、図１８に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
＜容量素子１００＞
容量素子１００は、トランジスタ２００の上方に設けられる。容量素子１００は、第１の電極として機能する導電体１１０と、第２の電極として機能する導電体１２０と、誘電体として機能する絶縁体１３０とを有する。ここで、絶縁体１３０は、上記実施の形態に示す絶縁体２８６として用いることができる絶縁体を用いることが好ましい。
また、例えば、導電体２４０上に設けた導電体１１２と、導電体１１０とは、同時に形成することができる。なお、導電体１１２は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。
図１８では、導電体１１２、および導電体１１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
絶縁体１３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
例えば、絶縁体１３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料と、高誘電率（ｈｉｇｈ－ｋ）材料との積層構造を用いることが好ましい。当該構成により、容量素子１００は、高誘電率（ｈｉｇｈ－ｋ）材料を有することで、十分な容量を確保でき、絶縁耐力が大きい絶縁体を有することで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
なお、高誘電率（ｈｉｇｈ－ｋ）材料（高い比誘電率の材料）としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
一方、絶縁耐力が大きい材料（低い比誘電率の材料）としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある。
＜配線層＞
各構造体の間には、層間膜、配線、およびプラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
例えば、トランジスタ３００上には、層間膜として、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能する。
また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図１８において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能する。
同様に、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２１８、及びトランジスタ２００を構成する導電体（導電体２０５）等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。さらに、導電体１２０、および絶縁体１３０上には、絶縁体１５０が設けられている。
ここで、上記実施の形態に示す絶縁体２４１ａと同様に、プラグとして機能する導電体２１８の側面に接して絶縁体２１７が設けられる。絶縁体２１７は、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６に形成された開口の内壁に接して設けられている。つまり、絶縁体２１７は、導電体２１８と、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６と、の間に設けられている。なお、導電体２０５は導電体２１８と並行して形成することができるので、導電体２０５の側面に接して絶縁体２１７が形成される場合もある。
絶縁体２１７としては、例えば、窒化シリコン、酸化アルミニウム、または窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体２１７は、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２２２に接して設けられるので、絶縁体２１０または絶縁体２１６などから水または水素などの不純物が、導電体２１８を通じて酸化物２３０に混入するのを抑制することができる。特に、窒化シリコンは水素に対するブロッキング性が高いので好適である。また、絶縁体２１０または絶縁体２１６に含まれる酸素が導電体２１８に吸収されるのを防ぐことができる。
絶縁体２１７は、絶縁体２４１ａと同様の方法で形成することができる。例えば、ＰＥＡＬＤ法を用いて、窒化シリコンを成膜し、異方性エッチングを用いて導電体３５６に達する開口を形成すればよい。
層間膜として用いることができる絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
例えば、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
例えば、絶縁体１５０、絶縁体２１０、絶縁体３５２、および絶縁体３５４等には、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂との積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。従って、絶縁体２１４、絶縁体２１２および絶縁体３５０等には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
配線、プラグに用いることができる導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
例えば、導電体３２８、導電体３３０、導電体３５６、導電体２１８、および導電体１１２等としては、上記の材料で形成される金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
＜酸化物半導体が設けられた層の配線、またはプラグ＞
なお、トランジスタ２００に、酸化物半導体を用いる場合、酸化物半導体の近傍に過剰酸素領域を有する絶縁体が設けることがある。その場合、該過剰酸素領域を有する絶縁体と、該過剰酸素領域を有する絶縁体に設ける導電体との間に、バリア性を有する絶縁体を設けることが好ましい。
例えば、図１８では、過剰酸素を有する絶縁体２２４および絶縁体２８０と、導電体２４０との間に、絶縁体２４１を設けるとよい。絶縁体２４１と、絶縁体２２２、絶縁体２７５、絶縁体２８２、および絶縁体２８３とが接して設けられることで、絶縁体２２４、およびトランジスタ２００は、バリア性を有する絶縁体により、封止する構造とすることができる。
つまり、絶縁体２４１を設けることで、絶縁体２２４および絶縁体２８０が有する過剰酸素が、導電体２４０に吸収されることを抑制することができる。また、絶縁体２４１を有することで、不純物である水素が、導電体２４０を介して、トランジスタ２００へ拡散することを抑制することができる。
なお、絶縁体２４１としては、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、窒化シリコン、窒化酸化シリコン、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。特に、窒化シリコンは水素に対するブロッキング性が高いため好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物などを用いることができる。
また、上記実施の形態で示したように、トランジスタ２００は、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８３で封止される構成にしてもよい。このような構成とすることで、絶縁体２７４、絶縁体１５０などに含まれる水素が絶縁体２８０などに混入するのを低減することができる。
ここで絶縁体２８３、および絶縁体２８２には導電体２４０が、絶縁体２１４、および絶縁体２１２には導電体２１８が貫通しているが、上記の通り、絶縁体２４１が導電体２４０に接して設けられ、絶縁体２１７が導電体２１８に接して設けられている。これにより、導電体２４０および導電体２１８を介して、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８３の内側に混入する水素を低減することができる。このようにして、絶縁体２１２、絶縁体２１４、絶縁体２８２、絶縁体２８３、絶縁体２４１、および絶縁体２１７でトランジスタ２００を封止し、絶縁体２７４等に含まれる水素などの不純物が外側から混入するのを低減することができる。
＜ダイシングライン＞
以下では、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチップ状で取り出す場合に設けられるダイシングライン（スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある）について説明する。分断方法としては、例えば、まず、基板に半導体素子を分断するための溝（ダイシングライン）を形成した後、ダイシングラインにおいて切断し、複数の半導体装置に分断（分割）する場合がある。
ここで、例えば、図１８に示すように、絶縁体２８３と、絶縁体２１２とが接する領域がダイシングラインと重なるように設計することが好ましい。つまり、複数のトランジスタ２００を有するメモリセルの外縁に設けられるダイシングラインとなる領域近傍において、絶縁体２８２、絶縁体２８０、絶縁体２７５、絶縁体２２４、絶縁体２２２、絶縁体２１６、および絶縁体２１４に開口を設ける。
つまり、絶縁体２８２、絶縁体２８０、絶縁体２７５、絶縁体２２４、絶縁体２２２、絶縁体２１６、および絶縁体２１４に設けた開口において、絶縁体２１２と、絶縁体２８３とが接する。例えば、このとき、絶縁体２１２と、絶縁体２８３とを同材料及び同方法を用いて形成してもよい。絶縁体２１２、および絶縁体２８３を、同材料、および同方法で設けることで、密着性を高めることができる。例えば、窒化シリコンを用いることが好ましい。
当該構造により、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８３で、トランジスタ２００を包み込むことができる。絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８３の少なくとも一は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体素子が形成された回路領域ごとに、基板を分断することにより、複数のチップに加工しても、分断した基板の側面方向から、水素又は水などの不純物が混入し、トランジスタ２００に拡散することを防ぐことができる。
また、当該構造により、絶縁体２８０、および絶縁体２２４の過剰酸素が外部に拡散することを防ぐことができる。従って、絶縁体２８０、および絶縁体２２４の過剰酸素は、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ２００におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
なお、図１８に示す記憶装置では、容量素子１００の形状をプレーナ型としたが、本実施の形態に示す記憶装置はこれに限られるものではない。たとえば、図１９に示すように、容量素子１００の形状をシリンダ型にしてもよい。なお、図１９に示す記憶装置は、絶縁体１５０より下の構成は、図１８に示す半導体装置と同様である。
図１９に示す容量素子１００は、絶縁体１３０上の絶縁体１５０と、絶縁体１５０上の絶縁体１４２と、絶縁体１５０および絶縁体１４２に形成された開口の中に配置された導電体１１５と、導電体１１５および絶縁体１４２上の絶縁体１４５と、絶縁体１４５上の導電体１２５と、導電体１２５および絶縁体１４５上の絶縁体１５２と、を有する。ここで、絶縁体１５０および絶縁体１４２に形成された開口の中に導電体１１５、絶縁体１４５、および導電体１２５の少なくとも一部が配置される。
導電体１１５は容量素子１００の下部電極として機能し、導電体１２５は容量素子１００の上部電極として機能し、絶縁体１４５は、容量素子１００の誘電体として機能する。容量素子１００は、絶縁体１５０および絶縁体１４２の開口において、底面だけでなく、側面においても上部電極と下部電極とが誘電体を挟んで対向する構成となっており、単位面積当たりの静電容量を大きくすることができる。よって、当該開口の深さを深くするほど、容量素子１００の静電容量を大きくすることができる。このように容量素子１００の単位面積当たりの静電容量を大きくすることにより、半導体装置の微細化または高集積化を推し進めることができる。
絶縁体１５２は、絶縁体２８０に用いることができる絶縁体を用いればよい。また、絶縁体１４２は、絶縁体１５０の開口を形成するときのエッチングストッパとして機能することが好ましく、絶縁体２１４に用いることができる絶縁体を用いればよい。
絶縁体１５０および絶縁体１４２に形成された開口を上面から見た形状は、四角形としてもよいし、四角形以外の多角形状としてもよいし、多角形状において角部を湾曲させた形状としてもよいし、楕円を含む円形状としてもよい。ここで、上面視において、当該開口とトランジスタ２００の重なる面積が多い方が好ましい。このような構成にすることにより、容量素子１００とトランジスタ２００を有する半導体装置の占有面積を低減することができる。
導電体１１５は、絶縁体１４２、および絶縁体１５０に形成された開口に接して配置される。導電体１１５の上面は、絶縁体１４２の上面と略一致することが好ましい。また、導電体１１５の下面は、絶縁体１３０の開口を介して導電体１１０に接する。導電体１１５は、ＡＬＤ法またはＣＶＤ法などを用いて成膜することが好ましく、例えば、導電体２０５に用いることができる導電体を用いればよい。
絶縁体１４５は、導電体１１５および絶縁体１４２を覆うように配置される。例えば、ＡＬＤ法またはＣＶＤ法などを用いて絶縁体１４５を成膜することが好ましい。絶縁体１４５は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ジルコニウム、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。例えば、絶縁体１４５として、酸化ジルコニウム、酸化アルミニウム、酸化ジルコニウムの順番で積層された絶縁膜を用いることができる。
また、絶縁体１４５には、酸化窒化シリコンなどの絶縁耐力が大きい材料、または高誘電率（ｈｉｇｈ－ｋ）材料を用いることが好ましい。または、絶縁耐力が大きい材料と高誘電率（ｈｉｇｈ－ｋ）材料の積層構造を用いてもよい。
なお、高誘電率（ｈｉｇｈ－ｋ）材料（高い比誘電率の材料）としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する窒化物などがある。このようなｈｉｇｈ－ｋ材料を用いることで、絶縁体１４５を厚くしても容量素子１００の静電容量を十分確保することができる。絶縁体１４５を厚くすることにより、導電体１１５と導電体１２５の間に生じるリーク電流を抑制することができる。
一方、絶縁耐力が大きい材料としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、樹脂などがある。例えば、ＡＬＤ法を用いて成膜した窒化シリコン、ＰＥＡＬＤ法を用いて成膜した酸化シリコン、ＡＬＤ法を用いて成膜した窒化シリコンの順番で積層された絶縁膜を用いることができる。このような、絶縁耐力が大きい絶縁体を用いることで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
導電体１２５は、絶縁体１４２および絶縁体１５０に形成された開口を埋めるように配置される。また、導電体１２５は、導電体１４０、および導電体１５３を介して配線１００５と電気的に接続している。導電体１２５は、ＡＬＤ法またはＣＶＤ法などを用いて成膜することが好ましく、例えば、導電体２０５に用いることができる導電体を用いればよい。
また、導電体１５３は、絶縁体１５４上に設けられており、絶縁体１５６に覆われている。導電体１５３は、導電体１１２に用いることができる導電体を用いればよく、絶縁体１５６は、絶縁体１５２に用いることができる絶縁体を用いればよい。ここで、導電体１５３は導電体１４０の上面に接しており、容量素子１００、トランジスタ２００、またはトランジスタ３００の端子として機能する。
［記憶装置２］
本発明の一態様に係る半導体装置（記憶装置）の一例を図２０Ａおよび図２０Ｂに示す。
＜メモリデバイスの構成例１＞
図２０Ａは、メモリデバイス２９０を有する半導体装置の断面図である。図２０Ａに示すメモリデバイス２９０は、図１Ａ乃至図１Ｄに示すトランジスタ２００に加えて、容量デバイス２９２を有する。図２０Ａは、トランジスタ２００のチャネル長方向の断面図に相当する。
容量デバイス２９２は、導電体２４２ｂと、導電体２４２ｂの上面および側面に接して設けられた絶縁体２７５（絶縁体２７５ａ、および絶縁体２７５ｂ）と、絶縁体２７５上の導電体２９４と、を有する。すなわち、容量デバイス２９２は、ＭＩＭ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｍｅｔａｌ）容量を構成している。なお、容量デバイス２９２が有する一対の電極の一方、すなわち導電体２４２ｂは、トランジスタのソース電極またはドレイン電極を兼ねることができる。また、容量デバイス２９２が有する誘電体層は、トランジスタに設けられる保護層、すなわち絶縁体２７５を兼ねることができる。したがって、容量デバイス２９２の作製工程において、トランジスタの作製工程の一部を兼用することができるため、生産性の高い半導体装置とすることができる。また、容量デバイス２９２が有する一対の電極の一方、すなわち導電体２４２ｂは、トランジスタのソース電極またはドレイン電極と兼ねているため、トランジスタと、容量デバイスとが配置される面積を低減させることが可能となる。
なお、導電体２９４としては、例えば、導電体２４２ａおよび導電体２４２ｂに用いることのできる材料を用いればよい。
＜メモリデバイスの構成例２＞
図２０Ｂは、図２０Ａに示す構造とは異なる、メモリデバイス２９０を有する半導体装置の断面図である。図２０Ｂに示すメモリデバイス２９０は、図１４Ａ乃至図１４Ｄに示すトランジスタ２００に加えて、容量デバイス２９２を有する。ここで、図２０Ｂに示す容量デバイス２９２の一部は、図２０Ａに示す容量デバイス２９２と異なり、絶縁体２８０、および絶縁体２７５（絶縁体２７５ａ、および絶縁体２７５ｂ）に形成された開口の中に設けられる。なお、図２０Ｂは、トランジスタ２００のチャネル長方向の断面図に相当する。
容量デバイス２９２は、導電体２４２ｂと、導電体２４２ｂ上に設けられた絶縁体２９３と、絶縁体２９３上に設けられた導電体２９４と、を有する。ここで、絶縁体２９３および導電体２９４は、絶縁体２８０、および絶縁体２７５に形成された開口の中に配置されている。絶縁体２９３は、当該開口の底面および側壁に接して設けられている。つまり、絶縁体２９３は、導電体２４２ｂの上面、絶縁体２７５の側面、および絶縁体２８０の側面に接する。また、絶縁体２９３は、当該開口の形状に沿って、凹部を形成するように設けられている。導電体２９４は、当該凹部を埋め込むように、絶縁体２９３の側面に接して配置される。なお、絶縁体２９３および導電体２９４の上面の高さは、絶縁体２８０、絶縁体２５０、および導電体２６０の上面の高さと概略一致する場合がある。
ここで、導電体２４２ｂは容量デバイス２９２の下部電極として機能し、導電体２９４は容量デバイス２９２の上部電極として機能し、絶縁体２９３は容量デバイス２９２の誘電体として機能する。このように、容量デバイス２９２は、ＭＩＭ容量を構成している。なお、容量デバイス２９２が有する一対の電極の一方、すなわち導電体２４２ｂは、トランジスタのソース電極またはドレイン電極を兼ねることができる。したがって、容量デバイス２９２の作製工程において、トランジスタの作製工程の一部を兼用することができるため、生産性の高い半導体装置とすることができる。また、トランジスタ２００の構成とは別に絶縁体２９３を設けることができるので、容量デバイス２９２に求められる性能に合わせて、絶縁体２９３の構造および材料を適宜選択することができる。また、容量デバイス２９２が有する一対の電極の一方、すなわち導電体２４２ｂは、トランジスタのソース電極またはドレイン電極と兼ねているため、トランジスタと、容量デバイスとが配置される面積を低減させることが可能となる。
絶縁体２９３は、高誘電率（ｈｉｇｈ－ｋ）材料を用いることが好ましい。高誘電率（ｈｉｇｈ－ｋ）材料（高い比誘電率の材料）としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。また、絶縁体２９３として、これらの高誘電率材料の膜を積層したものを用いてもよい。例えば、絶縁体２９３として、酸化ジルコニウム、酸化アルミニウム、酸化ジルコニウムの順番で積層された絶縁膜を用いることができる。
また、導電体２９４としては、例えば、導電体２６０に用いることのできる材料を用いればよい。また、導電体２９４は、導電体２６０と同様に積層構造にしてもよい。
なお、絶縁体２９３、および導電体２９４の形成は、絶縁体２８２の成膜前、つまり、図１１Ａ乃至図１１Ｄに示す工程の後に行えばよい。絶縁体２９３および導電体２９４の形成は、絶縁体２５０および導電体２６０の形成と同様の方法で行うことができる。つまり、絶縁体２８０、および絶縁体２７５に開口を形成し、当該開口の中に埋め込むように絶縁体２９３および導電体２９４となる積層膜を成膜し、当該積層膜の一部を、ＣＭＰ処理を用いて除去して、絶縁体２９３および導電体２９４を形成すればよい。
＜メモリデバイスの変形例＞
以下では、図２１Ａ、図２１Ｂ、図２２、および図２３を用いて、先の＜メモリデバイスの構成例１＞で示したものとは異なる、本発明の一態様に係るトランジスタ２００、および容量デバイス２９２を有する半導体装置の一例について説明する。なお図２１Ａ、図２１Ｂ、図２２、および図２３に示す半導体装置において、先の実施の形態に示した半導体装置、および＜メモリデバイスの構成例１＞に示した半導体装置（図２０Ａ参照。）を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目において、トランジスタ２００、および容量デバイス２９２の構成材料については、先の実施の形態および＜メモリデバイスの構成例１＞で詳細に説明した材料を用いることができる。また、図２１Ａ、図２１Ｂ、図２２、および図２３などでは、メモリデバイスとして、図２０Ａに示すメモリデバイスを用いているが、これに限られるものではない。例えば、図２０Ｂに示すメモリデバイスなどを用いてもよい。
＜＜メモリデバイスの変形例１＞＞
以下では、本発明の一態様に係るトランジスタ２００ａ、トランジスタ２００ｂ、容量デバイス２９２ａ、および容量デバイス２９２ｂを有する半導体装置６００の一例について図２１Ａを用いて説明する。
図２１Ａは、トランジスタ２００ａ、トランジスタ２００ｂ、容量デバイス２９２ａ、および容量デバイス２９２ｂを有する半導体装置６００のチャネル長方向の断面図である。ここで、容量デバイス２９２ａは、導電体２４２ａと、導電体２４２ａの上面および側面に接して設けられた絶縁体２７５と、絶縁体２７５を覆って設けられた導電体２９４ａと、を有する。また、容量デバイス２９２ｂは、導電体２４２ｂと、導電体２４２ｂの上面および側面に接して設けられた絶縁体２７５と、絶縁体２７５を覆って設けられた導電体２９４ｂと、を有する。導電体２９４ａおよび導電体２９４ｂについては、＜メモリデバイスの構成例１＞などで説明した導電体２９４の記載を参酌することができる。
半導体装置６００は、図２１Ａに示すように、Ａ３－Ａ４の一点鎖線を対称軸とした線対称の構成となっている。トランジスタ２００ａのソース電極またはドレイン電極の一方と、トランジスタ２００ｂのソース電極またはドレイン電極の一方は、導電体２４２ｃが兼ねる構成となっている。なお、導電体２４２ｃ上には絶縁体２７５が設けられる。また、配線として機能する導電体２４６ａと、トランジスタ２００ａ、およびトランジスタ２００ｂとの接続もプラグとして機能する導電体２４０が、兼ねる構成となっている。このように、２つのトランジスタと、２つの容量デバイスと、配線とプラグとの接続を上述の構成とすることで、微細化または高集積化が可能な半導体装置を提供することができる。
トランジスタ２００ａ、トランジスタ２００ｂ、容量デバイス２９２ａ、および容量デバイス２９２ｂのそれぞれの構成および効果については、図１Ａ乃至図１Ｄ、および図２０Ａに示す半導体装置の構成例を参酌することができる。
＜＜メモリデバイスの変形例２＞＞
上記においては、半導体装置の構成例としてトランジスタ２００ａ、トランジスタ２００ｂ、容量デバイス２９２ａおよび容量デバイス２９２ｂを挙げたが、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、図２１Ｂに示すように半導体装置６００と、半導体装置６００と同様の構成を有する半導体装置が容量部を介して接続されている構成としてもよい。本明細書では、トランジスタ２００ａ、トランジスタ２００ｂ、容量デバイス２９２ａ、および容量デバイス２９２ｂを有する半導体装置をセルと称する。トランジスタ２００ａ、トランジスタ２００ｂ、容量デバイス２９２ａおよび容量デバイス２９２ｂの構成については、上述のトランジスタ２００ａ、トランジスタ２００ｂ、容量デバイス２９２ａおよび容量デバイス２９２ｂに係る記載を参酌することができる。
図２１Ｂは、トランジスタ２００ａ、トランジスタ２００ｂ、容量デバイス２９２ａ、および容量デバイス２９２ｂを有する半導体装置６００と、半導体装置６００と同様の構成を有するセルが容量部を介して接続されている断面図である。
図２１Ｂに示すように、半導体装置６００が有する容量デバイス２９２ｂの一方の電極として機能する導電体２９４ｂは、半導体装置６００と同様の構成を有する半導体装置６０１が有する容量デバイスの一方の電極を兼ねる構成となっている。また、図示しないが、半導体装置６００が有する容量デバイス２９２ａの一方の電極として機能する導電体２９４ａが、半導体装置６００の左側、つまり図２１Ｂにおいて、Ａ１方向に隣接する半導体装置の容量デバイスの一方の電極を兼ねている。また、半導体装置６０１の右側、つまり、図２１Ｂにおいて、Ａ２方向のセルについても同様の構成となっている。つまりセルアレイ（メモリデバイス層ともいう。）を構成することができる。この様なセルアレイの構成とすることで、隣り合うセルの間隔を小さくすることができるので、セルアレイの投影面積を小さくすることができ、高集積化が可能となる。また、図２１Ｂに示すセルアレイの構成を、マトリクス状に配置することで、マトリクス状のセルアレイを構成することができる。
上述のように、本実施の形態に示す構成で、トランジスタ２００ａ、トランジスタ２００ｂ、容量デバイス２９２ａおよび容量デバイス２９２ｂを形成することにより、セルの面積を低減し、セルアレイを有する半導体装置の微細化または高集積化を図ることができる。
また、上記セルアレイを平面のみでなく積層する構成としてもよい。図２２にセルアレイをｎ層積層する構成の断面図を示す。図２２に示すように、複数のセルアレイ（セルアレイ６１０＿１乃至セルアレイ６１０＿ｎ）を積層することにより、セルアレイの占有面積を増やすことなく、セルを集積して配置することができる。つまり、３Ｄセルアレイを構成することができる。
＜メモリデバイスの変形例３＞
図２３は、メモリユニット４７０がトランジスタ２００Ｔを有するトランジスタ層４１３と、４層のメモリデバイス層（メモリデバイス層４１５＿１乃至メモリデバイス層４１５＿４）を有する例を示す。
メモリデバイス層４１５＿１乃至メモリデバイス層４１５＿４は、それぞれ複数のメモリデバイス４２０を有する。
メモリデバイス４２０は、導電体４２４、および導電体２０５を介して異なるメモリデバイス層が有するメモリデバイス４２０、およびトランジスタ層４１３が有するトランジスタ２００Ｔと電気的に接続する。
メモリユニット４７０は、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８３により封止される（便宜的に、以下では封止構造と呼ぶ）。絶縁体２８３の周囲には絶縁体２７４が設けられる。また、絶縁体２７４、絶縁体２８３、および絶縁体２１２には導電体４４０が設けられ、素子層４１１と電気的に接続する。
また、封止構造の内部には、絶縁体２８０が設けられる。絶縁体２８０は、加熱により酸素を放出する機能を有する。または、絶縁体２８０は、過剰酸素領域を有する。
なお、絶縁体２１２、および絶縁体２８３は、水素に対するブロッキング性が高い機能を有する材料であると好適である。また、絶縁体２１４、および絶縁体２８２は、水素を捕獲、または水素を固着する機能を有する材料であると好適である。
例えば、上記水素に対するブロッキング性が高い機能を有する材料は、窒化シリコン、または窒化酸化シリコンなどが挙げられる。また、上記水素を捕獲、または水素を固着する機能を有する材料は、酸化アルミニウム、酸化ハフニウム、並びにアルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などが挙げられる。
なお、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８３に用いる材料の結晶構造については、特に限定は無いが、非晶質または結晶性を有する構造とすればよい。例えば、水素を捕獲、または水素を固着する機能を有する材料として、非晶質の酸化アルミニウム膜を用いると好適である。非晶質の酸化アルミニウムは、結晶性の高い酸化アルミニウムよりも、水素の捕獲、および固着する量が大きい場合がある。
また、トランジスタ層４１３とメモリデバイス層４１５＿１の間、または各メモリデバイス層の間にも、絶縁体２８２、および絶縁体２１４が設けられることが好ましい。また、絶縁体２８２、および絶縁体２１４の間に絶縁体２９６が設けられることが好ましい。絶縁体２９６は、絶縁体２８３と同様の材料を用いることができる。または、酸化シリコン、酸化窒化シリコンを用いることができる。または、公知の絶縁性材料を用いてもよい。
ここで、絶縁体２８０中の過剰酸素は、絶縁体２８０と接する酸化物半導体中の水素の拡散に対し、下記のようなモデルが考えられる。
酸化物半導体中に存在する水素は、酸化物半導体に接する絶縁体２８０を介して、他の構造体へと拡散する。当該水素は、絶縁体２８０中の過剰酸素とＯＨ結合を形成し、ＯＨとして絶縁体２８０中を拡散する。ＯＨ結合を有した水素原子は、水素を捕獲、または水素を固着する機能を有する材料（代表的には、絶縁体２８２）に到達した際に、絶縁体２８２中の原子（例えば、金属原子など）と結合した酸素原子と反応し、絶縁体２８２中に捕獲、または固着される。一方、ＯＨ結合を有した過剰酸素は、過剰酸素として絶縁体２８０中に残ると推測される。つまり、当該水素の拡散において、絶縁体２８０中の過剰酸素が、橋渡しの役割を担う蓋然性が高い。
上記のモデルを満たすためには、半導体装置の作製プロセスが重要な要素の一つとなる。
一例として、酸化物半導体上に、過剰酸素を有する絶縁体２８０を形成し、その後、絶縁体２８２を形成する。そのあとに、加熱処理を行うことが好ましい。当該加熱処理は、具体的には、酸素を含む雰囲気、窒素を含む雰囲気、または酸素と窒素の混合雰囲気にて、３５０℃以上、好ましくは４００℃以上の温度で行う。加熱処理の時間は、１時間以上、好ましくは４時間以上、さらに好ましくは８時間以上とする。
上記の加熱処理によって、酸化物半導体中の水素が、絶縁体２８０、および絶縁体２８２を介して、外方に拡散することができる。つまり、酸化物半導体、及び当該酸化物半導体近傍に存在する水素の絶対量を低減することができる。
上記加熱処理のあと、絶縁体２８３を形成する。絶縁体２８３は、水素に対するブロッキング性が高い機能を有する材料であるため、外方に拡散させた水素、または外部に存在する水素を、内部、具体的には、酸化物半導体、または絶縁体２８０側に入り込むのを抑制することができる。
なお、上記の加熱処理については、絶縁体２８２を形成したあとに行う構成について、例示したが、これに限定されない。例えば、トランジスタ層４１３の形成後、またはメモリデバイス層４１５＿１乃至メモリデバイス層４１５＿３の形成後に、それぞれ上記加熱処理を行っても良い。また、上記加熱処理によって、水素を外方に拡散させる際には、トランジスタ層４１３の上方または横方向に水素が拡散される。同様に、メモリデバイス層４１５＿１乃至メモリデバイス層４１５＿３形成後に加熱処理をする場合においては、水素は上方または横方向に拡散される。
なお、上記の作製プロセスとすることで、絶縁体２１２と、絶縁体２８３と、が接着することで、上述した封止構造が形成される。
以上のように、上記の構造、及び上記の作製プロセスとすることで、水素濃度が低減された酸化物半導体を用いた半導体装置を提供することができる。従って、信頼性が良好な半導体装置を提供することができる。また、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、本実施の形態に示す他の構成、方法、または他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、図２４Ａ、図２４Ｂおよび図２５Ａ乃至図２５Ｈを用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ場合がある。）、および容量素子が適用されている記憶装置（以下、ＯＳメモリ装置と呼ぶ場合がある。）について説明する。ＯＳメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有する記憶装置である。ＯＳトランジスタのオフ電流は極めて小さいので、ＯＳメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。
＜記憶装置の構成例＞
図２４ＡにＯＳメモリ装置の構成の一例を示す。記憶装置１４００は、周辺回路１４１１、およびメモリセルアレイ１４７０を有する。周辺回路１４１１は、行回路１４２０、列回路１４３０、出力回路１４４０、およびコントロールロジック回路１４６０を有する。
列回路１４３０は、例えば、列デコーダ、プリチャージ回路、センスアンプ、書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ１４７０が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路１４４０を介して、データ信号ＲＤＡＴＡとして記憶装置１４００の外部に出力される。また、行回路１４２０は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。
記憶装置１４００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路１４１１用の高電源電圧（ＶＤＤ）、メモリセルアレイ１４７０用の高電源電圧（ＶＩＬ）が供給される。また、記憶装置１４００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、行デコーダおよび列デコーダに入力され、データ信号ＷＤＡＴＡは書き込み回路に入力される。
コントロールロジック回路１４６０は、外部から入力される制御信号（ＣＥ、ＷＥ、ＲＥ）を処理して、行デコーダ、列デコーダの制御信号を生成する。制御信号ＣＥは、チップイネーブル信号であり、制御信号ＷＥは、書き込みイネーブル信号であり、制御信号ＲＥは、読み出しイネーブル信号である。コントロールロジック回路１４６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
メモリセルアレイ１４７０は、行列状に配置された、複数個のメモリセルＭＣと、複数の配線を有する。なお、メモリセルアレイ１４７０と行回路１４２０とを接続している配線の数は、メモリセルＭＣの構成、一列に有するメモリセルＭＣの数などによって決まる。また、メモリセルアレイ１４７０と列回路１４３０とを接続している配線の数は、メモリセルＭＣの構成、一行に有するメモリセルＭＣの数などによって決まる。
なお、図２４Ａにおいて、周辺回路１４１１とメモリセルアレイ１４７０を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図２４Ｂに示すように、周辺回路１４１１の一部の上に、メモリセルアレイ１４７０が重なるように設けられてもよい。例えば、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にしてもよい。
図２５Ａ乃至図２５Ｈに上述のメモリセルＭＣに適用できるメモリセルの構成例について説明する。
［ＤＯＳＲＡＭ］
図２５Ａ乃至図２５Ｃに、ＤＲＡＭのメモリセルの回路構成例を示す。本明細書等において、１ＯＳトランジスタ１容量素子型のメモリセルを用いたＤＲＡＭを、ＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と呼ぶ場合がある。図２５Ａに示す、メモリセル１４７１は、トランジスタＭ１と、容量素子ＣＡと、を有する。なお、トランジスタＭ１は、ゲート（トップゲートと呼ぶ場合がある。）、及びバックゲートを有する。
トランジスタＭ１の第１端子は、容量素子ＣＡの第１端子と接続され、トランジスタＭ１の第２端子は、配線ＢＩＬと接続され、トランジスタＭ１のゲートは、配線ＷＯＬと接続され、トランジスタＭ１のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＡの第２端子は、配線ＣＡＬと接続されている。
配線ＢＩＬは、ビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＡの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ１のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ１のしきい値電圧を増減することができる。
ここで、図２５Ａに示すメモリセル１４７１は、図２０に示す記憶装置に対応している。つまり、トランジスタＭ１はトランジスタ２００に、容量素子ＣＡは容量デバイス２９２に対応している。
また、メモリセルＭＣは、メモリセル１４７１に限定されず、回路構成の変更を行うことができる。例えば、メモリセルＭＣは、図２５Ｂに示すメモリセル１４７２のように、トランジスタＭ１のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図２５Ｃに示すメモリセル１４７３のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ１で構成されたメモリセルとしてもよい。
上記実施の形態に示す半導体装置をメモリセル１４７１等に用いる場合、トランジスタＭ１としてトランジスタ２００を用い、容量素子ＣＡとして容量素子１００を用いることができる。トランジスタＭ１としてＯＳトランジスタを用いることによって、トランジスタＭ１のリーク電流を非常に小さくすることができる。つまり、書き込んだデータをトランジスタＭ１によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。または、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に小さいため、メモリセル１４７１、メモリセル１４７２、メモリセル１４７３に対して多値データ、又はアナログデータを保持することができる。
また、ＤＯＳＲＡＭにおいて、上記のように、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減することができる。
［ＮＯＳＲＡＭ］
図２５Ｄ乃至図２５Ｇに、２トランジスタ１容量素子のゲインセル型のメモリセルの回路構成例を示す。図２５Ｄに示す、メモリセル１４７４は、トランジスタＭ２と、トランジスタＭ３と、容量素子ＣＢと、を有する。なお、トランジスタＭ２は、トップゲート（単にゲートと呼ぶ場合がある。）、及びバックゲートを有する。本明細書等において、トランジスタＭ２にＯＳトランジスタを用いたゲインセル型のメモリセルを有する記憶装置を、ＮＯＳＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭ）と呼ぶ場合がある。
トランジスタＭ２の第１端子は、容量素子ＣＢの第１端子と接続され、トランジスタＭ２の第２端子は、配線ＷＢＬと接続され、トランジスタＭ２のゲートは、配線ＷＯＬと接続され、トランジスタＭ２のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＢの第２端子は、配線ＣＡＬと接続されている。トランジスタＭ３の第１端子は、配線ＲＢＬと接続され、トランジスタＭ３の第２端子は、配線ＳＬと接続され、トランジスタＭ３のゲートは、容量素子ＣＢの第１端子と接続されている。
配線ＷＢＬは、書き込みビット線として機能し、配線ＲＢＬは、読み出しビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＢの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、データ保持の最中、データの読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ２のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ２のしきい値電圧を増減することができる。
ここで、図２５Ｄに示すメモリセル１４７４は、図１８に示す記憶装置に対応している。つまり、トランジスタＭ２はトランジスタ２００に、容量素子ＣＢは容量素子１００に、トランジスタＭ３はトランジスタ３００に、配線ＷＢＬは配線１００３に、配線ＷＯＬは配線１００４に、配線ＢＧＬは配線１００６に、配線ＣＡＬは配線１００５に、配線ＲＢＬは配線１００２に、配線ＳＬは配線１００１に対応している。
また、メモリセルＭＣは、メモリセル１４７４に限定されず、回路の構成を適宜変更することができる。例えば、メモリセルＭＣは、図２５Ｅに示すメモリセル１４７５のように、トランジスタＭ２のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図２５Ｆに示すメモリセル１４７６のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ２で構成されたメモリセルとしてもよい。また、例えば、メモリセルＭＣは、図２５Ｇに示すメモリセル１４７７のように、配線ＷＢＬと配線ＲＢＬを一本の配線ＢＩＬとしてまとめた構成であってもよい。
上記実施の形態に示す半導体装置をメモリセル１４７４等に用いる場合、トランジスタＭ２としてトランジスタ２００を用い、トランジスタＭ３としてトランジスタ３００を用い、容量素子ＣＢとして容量素子１００を用いることができる。トランジスタＭ２としてＯＳトランジスタを用いることによって、トランジスタＭ２のリーク電流を非常に小さくすることができる。これにより、書き込んだデータをトランジスタＭ２によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。または、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に小さいため、メモリセル１４７４に多値データ、又はアナログデータを保持することができる。メモリセル１４７５乃至メモリセル１４７７も同様である。
なお、トランジスタＭ３は、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタと呼ぶ場合がある）であってもよい。Ｓｉトランジスタの導電型は、ｎチャネル型としてもよいし、ｐチャネル型としてもよい。Ｓｉトランジスタは、ＯＳトランジスタよりも電界効果移動度が高くなる場合がある。よって、読み出しトランジスタとして機能するトランジスタＭ３として、Ｓｉトランジスタを用いてもよい。また、トランジスタＭ３にＳｉトランジスタを用いることで、トランジスタＭ３の上に積層してトランジスタＭ２を設けることができるので、メモリセルの占有面積を低減し、記憶装置の高集積化を図ることができる。
また、トランジスタＭ３はＯＳトランジスタであってもよい。トランジスタＭ２およびトランジスタＭ３にＯＳトランジスタを用いた場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
また、図２５Ｈに３トランジスタ１容量素子のゲインセル型のメモリセルの一例を示す。図２５Ｈに示すメモリセル１４７８は、トランジスタＭ４乃至トランジスタＭ６、および容量素子ＣＣを有する。容量素子ＣＣは適宜設けられる。メモリセル１４７８は、配線ＢＩＬ、配線ＲＷＬ、配線ＷＷＬ、配線ＢＧＬ、および配線ＧＮＤＬに電気的に接続されている。配線ＧＮＤＬは低レベル電位を与える配線である。なお、メモリセル１４７８を、配線ＢＩＬに代えて、配線ＲＢＬ、配線ＷＢＬに電気的に接続してもよい。
トランジスタＭ４は、バックゲートを有するＯＳトランジスタであり、バックゲートは配線ＢＧＬに電気的に接続されている。なお、トランジスタＭ４のバックゲートとゲートとを互いに電気的に接続してもよい。あるいは、トランジスタＭ４はバックゲートを有さなくてもよい。
なお、トランジスタＭ５、トランジスタＭ６はそれぞれ、ｎチャネル型Ｓｉトランジスタまたはｐチャネル型Ｓｉトランジスタでもよい。或いは、トランジスタＭ４乃至トランジスタＭ６がＯＳトランジスタでもよい。この場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
上記実施の形態に示す半導体装置をメモリセル１４７８に用いる場合、トランジスタＭ４としてトランジスタ２００を用い、トランジスタＭ５、トランジスタＭ６としてトランジスタ３００を用い、容量素子ＣＣとして容量素子１００を用いることができる。トランジスタＭ４としてＯＳトランジスタを用いることによって、トランジスタＭ４のリーク電流を非常に小さくすることができる。
なお、本実施の形態に示す、周辺回路１４１１、メモリセルアレイ１４７０等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。
一般に、コンピュータなどの半導体装置では、用途に応じて様々な記憶装置（メモリ）が用いられる。図２６に、各種の記憶装置を階層ごとに示す。上層に位置する記憶装置ほど速いアクセス速度が求められ、下層に位置する記憶装置ほど大きな記憶容量と高い記録密度が求められる。図２６では、最上層から順に、ＣＰＵなどの演算処理装置にレジスタとして混載されるメモリ、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、３Ｄ ＮＡＮＤメモリを示している。
ＣＰＵなどの演算処理装置にレジスタとして混載されるメモリは、演算結果の一時保存などに用いられるため、演算処理装置からのアクセス頻度が高い。よって、記憶容量よりも速い動作速度が求められる。また、レジスタは演算処理装置の設定情報などを保持する機能も有する。
ＳＲＡＭは、例えばキャッシュに用いられる。キャッシュは、メインメモリに保持されている情報の一部を複製して保持する機能を有する。使用頻繁が高いデータをキャッシュに複製しておくことで、データへのアクセス速度を高めることができる。
ＤＲＡＭは、例えばメインメモリに用いられる。メインメモリは、ストレージから読み出されたプログラムやデータを保持する機能を有する。ＤＲＡＭの記録密度は、おおよそ０．１乃至０．３Ｇｂｉｔ／ｍｍ２である。
３Ｄ ＮＡＮＤメモリは、例えばストレージに用いられる。ストレージは、長期保存が必要なデータや、演算処理装置で使用する各種のプログラムなどを保持する機能を有する。よって、ストレージには動作速度よりも大きな記憶容量と高い記録密度が求められる。ストレージに用いられる記憶装置の記録密度は、おおよそ０．６乃至６．０Ｇｂｉｔ／ｍｍ２である。
本発明の一態様の記憶装置は、動作速度が速く、長期間のデータ保持が可能である。本発明の一態様の記憶装置は、キャッシュが位置する階層とメインメモリが位置する階層の双方を含む境界領域９０１に位置する記憶装置として好適に用いることができる。また、本発明の一態様の記憶装置は、メインメモリが位置する階層とストレージが位置する階層の双方を含む境界領域９０２に位置する記憶装置として好適に用いることができる。
本実施の形態に示す構成は、他の実施の形態などに示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、図２７Ａおよび図２７Ｂを用いて、本発明の半導体装置が実装されたチップ１２００の一例を示す。チップ１２００には、複数の回路（システム）が実装されている。このように、複数の回路（システム）を一つのチップに集積する技術を、システムオンチップ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ：ＳｏＣ）と呼ぶ場合がある。
図２７Ａに示すように、チップ１２００は、ＣＰＵ１２１１、ＧＰＵ１２１２、一または複数のアナログ演算部１２１３、一または複数のメモリコントローラ１２１４、一または複数のインターフェース１２１５、一または複数のネットワーク回路１２１６等を有する。
チップ１２００には、バンプ（図示しない）が設けられ、図２７Ｂに示すように、プリント基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）１２０１の第１の面と接続する。また、ＰＣＢ１２０１の第１の面の裏面には、複数のバンプ１２０２が設けられており、マザーボード１２０３と接続する。
マザーボード１２０３には、ＤＲＡＭ１２２１、フラッシュメモリ１２２２等の記憶装置が設けられていてもよい。例えば、ＤＲＡＭ１２２１に先の実施の形態に示すＤＯＳＲＡＭを用いることができる。また、例えば、フラッシュメモリ１２２２に先の実施の形態に示すＮＯＳＲＡＭを用いることができる。
ＣＰＵ１２１１は、複数のＣＰＵコアを有することが好ましい。また、ＧＰＵ１２１２は、複数のＧＰＵコアを有することが好ましい。また、ＣＰＵ１２１１、およびＧＰＵ１２１２は、それぞれ一時的にデータを格納するメモリを有していてもよい。または、ＣＰＵ１２１１、およびＧＰＵ１２１２に共通のメモリが、チップ１２００に設けられていてもよい。該メモリには、前述したＮＯＳＲＡＭや、ＤＯＳＲＡＭを用いることができる。また、ＧＰＵ１２１２は、多数のデータの並列計算に適しており、画像処理や積和演算に用いることができる。ＧＰＵ１２１２に、本発明の酸化物半導体を用いた画像処理回路や、積和演算回路を設けることで、画像処理、および積和演算を低消費電力で実行することが可能になる。
また、ＣＰＵ１２１１、およびＧＰＵ１２１２が同一チップに設けられていることで、ＣＰＵ１２１１およびＧＰＵ１２１２間の配線を短くすることができ、ＣＰＵ１２１１からＧＰＵ１２１２へのデータ転送、ＣＰＵ１２１１、およびＧＰＵ１２１２が有するメモリ間のデータ転送、およびＧＰＵ１２１２での演算後に、ＧＰＵ１２１２からＣＰＵ１２１１への演算結果の転送を高速に行うことができる。
アナログ演算部１２１３はＡ／Ｄ（アナログ／デジタル）変換回路、およびＤ／Ａ（デジタル／アナログ）変換回路の一、または両方を有する。また、アナログ演算部１２１３に上記積和演算回路を設けてもよい。
メモリコントローラ１２１４は、ＤＲＡＭ１２２１のコントローラとして機能する回路、およびフラッシュメモリ１２２２のインターフェースとして機能する回路を有する。
インターフェース１２１５は、表示装置、スピーカー、マイクロフォン、カメラ、コントローラなどの外部接続機器とのインターフェース回路を有する。コントローラとは、マウス、キーボード、ゲーム用コントローラなどを含む。このようなインターフェースとして、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、ＨＤＭＩ（登録商標）（Ｈｉｇｈ－Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）などを用いることができる。
ネットワーク回路１２１６は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）などのネットワーク用の回路を有する。また、ネットワークセキュリティー用の回路を有してもよい。
チップ１２００には、上記回路（システム）を同一の製造プロセスで形成することが可能である。そのため、チップ１２００に必要な回路の数が増えても、製造プロセスを増やす必要が無く、チップ１２００を低コストで作製することができる。
ＧＰＵ１２１２を有するチップ１２００が設けられたＰＣＢ１２０１、ＤＲＡＭ１２２１、およびフラッシュメモリ１２２２が設けられたマザーボード１２０３は、ＧＰＵモジュール１２０４と呼ぶことができる。
ＧＰＵモジュール１２０４は、ＳｏＣ技術を用いたチップ１２００を有しているため、そのサイズを小さくすることができる。また、画像処理に優れていることから、スマートフォン、タブレット端末、ラップトップＰＣ、携帯型（持ち出し可能な）ゲーム機などの携帯型電子機器に用いることが好適である。また、ＧＰＵ１２１２を用いた積和演算回路により、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの手法を実行することができるため、チップ１２００をＡＩチップ、またはＧＰＵモジュール１２０４をＡＩシステムモジュールとして用いることができる。
本実施の形態に示す構成は、他の実施の形態などに示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態は、上記実施の形態に示す記憶装置などが組み込まれた電子部品および電子機器の一例を示す。
＜電子部品＞
まず、記憶装置７２０が組み込まれた電子部品の例を、図２８Ａおよび図２８Ｂを用いて説明を行う。
図２８Ａに電子部品７００および電子部品７００が実装された基板（実装基板７０４）の斜視図を示す。図２８Ａに示す電子部品７００は、モールド７１１内に記憶装置７２０を有している。図２８Ａは、電子部品７００の内部を示すために、一部を省略している。電子部品７００は、モールド７１１の外側にランド７１２を有する。ランド７１２は電極パッド７１３と電気的に接続され、電極パッド７１３は記憶装置７２０とワイヤ７１４によって電気的に接続されている。電子部品７００は、例えばプリント基板７０２に実装される。このような電子部品が複数組み合わされて、それぞれがプリント基板７０２上で電気的に接続されることで実装基板７０４が完成する。
記憶装置７２０は、駆動回路層７２１と、記憶回路層７２２と、を有する。
図２８Ｂに電子部品７３０の斜視図を示す。電子部品７３０は、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）またはＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）の一例である。電子部品７３０は、パッケージ基板７３２（プリント基板）上にインターポーザ７３１が設けられ、インターポーザ７３１上に半導体装置７３５、および複数の記憶装置７２０が設けられている。
電子部品７３０では、記憶装置７２０を広帯域メモリ（ＨＢＭ：Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）として用いる例を示している。また、半導体装置７３５は、ＣＰＵ、ＧＰＵ、ＦＰＧＡなどの集積回路（半導体装置）を用いることができる。
パッケージ基板７３２は、セラミック基板、プラスチック基板、ガラスエポキシ基板などを用いることができる。インターポーザ７３１は、シリコンインターポーザ、樹脂インターポーザなどを用いることができる。
インターポーザ７３１は、複数の配線を有し、端子ピッチの異なる複数の集積回路を電気的に接続する機能を有する。複数の配線は、単層または多層で設けられる。また、インターポーザ７３１は、インターポーザ７３１上に設けられた集積回路をパッケージ基板７３２に設けられた電極と電気的に接続する機能を有する。これらのことから、インターポーザを「再配線基板」または「中間基板」と呼ぶ場合がある。また、インターポーザ７３１に貫通電極を設けて、当該貫通電極を用いて集積回路とパッケージ基板７３２を電気的に接続する場合もある。また、シリコンインターポーザでは、貫通電極として、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）を用いることも出来る。
インターポーザ７３１としてシリコンインターポーザを用いることが好ましい。シリコンインターポーザでは能動素子を設ける必要が無いため、集積回路よりも低コストで作製することができる。一方で、シリコンインターポーザの配線形成は半導体プロセスで行なうことができるため、樹脂インターポーザでは難しい微細配線の形成が容易である。
ＨＢＭでは、広いメモリバンド幅を実現するために多くの配線を接続する必要がある。このため、ＨＢＭを実装するインターポーザには、微細かつ高密度の配線形成が求められる。よって、ＨＢＭを実装するインターポーザには、シリコンインターポーザを用いることが好ましい。
また、シリコンインターポーザを用いたＳｉＰやＭＣＭなどでは、集積回路とインターポーザ間の膨張係数の違いによる信頼性の低下が生じにくい。また、シリコンインターポーザは表面の平坦性が高いため、シリコンインターポーザ上に設ける集積回路とシリコンインターポーザ間の接続不良が生じにくい。特に、インターポーザ上に複数の集積回路を横に並べて配置する２．５Ｄパッケージ（２．５次元実装）では、シリコンインターポーザを用いることが好ましい。
また、電子部品７３０と重ねてヒートシンク（放熱板）を設けてもよい。ヒートシンクを設ける場合は、インターポーザ７３１上に設ける集積回路の高さを揃えることが好ましい。例えば、本実施の形態に示す電子部品７３０では、記憶装置７２０と半導体装置７３５の高さを揃えることが好ましい。
電子部品７３０を他の基板に実装するため、パッケージ基板７３２の底部に電極７３３を設けてもよい。図２８Ｂでは、電極７３３を半田ボールで形成する例を示している。パッケージ基板７３２の底部に半田ボールをマトリクス状に設けることで、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）実装を実現できる。また、電極７３３を導電性のピンで形成してもよい。パッケージ基板７３２の底部に導電性のピンをマトリクス状に設けることで、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）実装を実現できる。
電子部品７３０は、ＢＧＡおよびＰＧＡに限らず様々な実装方法を用いて他の基板に実装することができる。例えば、ＳＰＧＡ（Ｓｔａｇｇｅｒｅｄ Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＱＦＪ（Ｑｕａｄ Ｆｌａｔ Ｊ－ｌｅａｄｅｄ ｐａｃｋａｇｅ）、またはＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ－ｌｅａｄｅｄ ｐａｃｋａｇｅ）などの実装方法を用いることができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステムなど）の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータ、ノート型のコンピュータ、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図２９Ａ乃至図２９Ｅにリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
図２９ＡはＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１、キャップ１１０２、ＵＳＢコネクタ１１０３および基板１１０４を有する。基板１１０４は、筐体１１０１に収納されている。例えば、基板１１０４には、メモリチップ１１０５、コントローラチップ１１０６が取り付けられている。メモリチップ１１０５などに先の実施の形態に示す半導体装置を組み込むことができる。
図２９ＢはＳＤカードの外観の模式図であり、図２９Ｃは、ＳＤカードの内部構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２および基板１１１３を有する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メモリチップ１１１４のデータの読み出し、書き込みが可能となる。メモリチップ１１１４などに先の実施の形態に示す半導体装置を組み込むことができる。
図２９ＤはＳＳＤの外観の模式図であり、図２９Ｅは、ＳＳＤの内部構造の模式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２および基板１１５３を有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メモリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けられている。メモリチップ１１５５はコントローラチップ１１５６のワークメモリであり、例えばＤＯＳＲＡＭチップを用いればよい。基板１１５３の裏面側にもメモリチップ１１５４を設けることで、ＳＳＤ１１５０の容量を増やすことができる。メモリチップ１１５４などに先の実施の形態に示す半導体装置を組み込むことができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態７）
本発明の一態様に係る半導体装置は、ＣＰＵやＧＰＵなどのプロセッサ、またはチップに用いることができる。図３０Ａ乃至図３０Ｈに、本発明の一態様に係るＣＰＵやＧＰＵなどのプロセッサ、またはチップを備えた電子機器の具体例を示す。
＜電子機器・システム＞
本発明の一態様に係るＧＰＵまたはチップは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型またはノート型の情報端末用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機、などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、電子ブックリーダー、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、本発明の一態様に係るＧＰＵまたはチップを電子機器に設けることにより、電子機器に人工知能を搭載することができる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図３０Ａ乃至図３０Ｈに、電子機器の例を示す。
［情報端末］
図３０Ａには、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末５１００は、筐体５１０１と、表示部５１０２と、を有しており、入力用インターフェースとして、タッチパネルが表示部５１０２に備えられ、ボタンが筐体５１０１に備えられている。
情報端末５１００は、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部５１０２に表示するアプリケーション、表示部５１０２に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部５１０２に表示するアプリケーション、指紋や声紋などの生体認証を行うアプリケーションなどが挙げられる。
図３０Ｂには、ノート型情報端末５２００が図示されている。ノート型情報端末５２００は、情報端末の本体５２０１と、表示部５２０２と、キーボード５２０３と、を有する。
ノート型情報端末５２００は、先述した情報端末５１００と同様に、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、ノート型情報端末５２００を用いることで、新規の人工知能の開発を行うことができる。
なお、上述では、電子機器としてスマートフォン、およびノート型情報端末を例として、それぞれ図３０Ａ、図３０Ｂに図示したが、スマートフォン、およびノート型情報端末以外の情報端末を適用することができる。スマートフォン、およびノート型情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、デスクトップ型情報端末、ワークステーションなどが挙げられる。
［ゲーム機］
図３０Ｃは、ゲーム機の一例である携帯ゲーム機５３００を示している。携帯ゲーム機５３００は、筐体５３０１、筐体５３０２、筐体５３０３、表示部５３０４、接続部５３０５、操作キー５３０６等を有する。筐体５３０２、および筐体５３０３は、筐体５３０１から取り外すことが可能である。筐体５３０１に設けられている接続部５３０５を別の筐体（図示せず）に取り付けることで、表示部５３０４に出力される映像を、別の映像機器（図示せず）に出力することができる。このとき、筐体５３０２、および筐体５３０３は、それぞれ操作部として機能することができる。これにより、複数のプレイヤーが同時にゲームを行うことができる。筐体５３０１、筐体５３０２、および筐体５３０３の基板に設けられているチップなどに先の実施の形態に示すチップを組み込むことができる。
また、図３０Ｄは、ゲーム機の一例である据え置き型ゲーム機５４００を示している。据え置き型ゲーム機５４００には、無線または有線でコントローラ５４０２が接続されている。
携帯ゲーム機５３００、据え置き型ゲーム機５４００などのゲーム機に本発明の一態様のＧＰＵまたはチップを適用することによって、低消費電力のゲーム機を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
更に、携帯ゲーム機５３００に本発明の一態様のＧＰＵまたはチップを適用することによって、人工知能を有する携帯ゲーム機５３００を実現することができる。
本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象などの表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機５３００に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問いかける内容、ゲームの進行状況、時刻、ゲーム上に登場する人物の言動が変化するといった表現が可能となる。
また、携帯ゲーム機５３００で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、１人でもゲームを行うことができる。
図３０Ｃ、図３０Ｄでは、ゲーム機の一例として携帯ゲーム機、および据え置き型ゲーム機を図示しているが、本発明の一態様のＧＰＵまたはチップを適用するゲーム機はこれに限定されない。本発明の一態様のＧＰＵまたはチップを適用するゲーム機としては、例えば、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
［大型コンピュータ］
本発明の一態様のＧＰＵまたはチップは、大型コンピュータに適用することができる。
図３０Ｅは、大型コンピュータの一例である、スーパーコンピュータ５５００を示す図である。図３０Ｆは、スーパーコンピュータ５５００が有するラックマウント型の計算機５５０２を示す図である。
スーパーコンピュータ５５００は、ラック５５０１と、複数のラックマウント型の計算機５５０２と、を有する。なお、複数の計算機５５０２は、ラック５５０１に格納されている。また、計算機５５０２には、複数の基板５５０４が設けられ、当該基板上に上記実施の形態で説明したＧＰＵまたはチップを搭載することができる。
スーパーコンピュータ５５００は、主に科学技術計算に利用される大型コンピュータである。科学技術計算では、膨大な演算を高速に処理する必要があるため、消費電力が高く、チップの発熱が大きい。スーパーコンピュータ５５００に本発明の一態様のＧＰＵまたはチップを適用することによって、低消費電力のスーパーコンピュータを実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
図３０Ｅ、図３０Ｆでは、大型コンピュータの一例としてスーパーコンピュータを図示しているが、本発明の一態様のＧＰＵまたはチップを適用する大型コンピュータはこれに限定されない。本発明の一態様のＧＰＵまたはチップを適用する大型コンピュータとしては、例えば、サービスを提供するコンピュータ（サーバー）、大型汎用コンピュータ（メインフレーム）などが挙げられる。
［移動体］
本発明の一態様のＧＰＵまたはチップは、移動体である自動車、および自動車の運転席周辺に適用することができる。
図３０Ｇは、移動体の一例である自動車の室内におけるフロントガラス周辺を示す図である。図３０Ｇでは、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示している。
表示パネル５７０１乃至表示パネル５７０３は、スピードメーターやタコメーター、走行距離、燃料計、ギア状態、エアコンの設定などを表示することで、その他様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いることも可能である。
表示パネル５７０４には、自動車に設けられた撮像装置（図示しない。）からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることもできる。
本発明の一態様のＧＰＵまたはチップは人工知能の構成要素として適用できるため、例えば、当該チップを自動車の自動運転システムに用いることができる。また、当該チップを道路案内、危険予測などを行うシステムに用いることができる。表示パネル５７０１乃至表示パネル５７０４には、道路案内、危険予測などの情報を表示する構成としてもよい。
なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一態様のチップを適用して、人工知能を利用したシステムを付与することができる。
［電化製品］
図３０Ｈは、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。
電気冷凍冷蔵庫５８００に本発明の一態様のチップを適用することによって、人工知能を有する電気冷凍冷蔵庫５８００を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫５８００は、電気冷凍冷蔵庫５８００に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能や、電気冷凍冷蔵庫５８００に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。
電化製品の一例として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果などは、他の電子機器の記載と適宜組み合わせることができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
：１００：容量素子、１１０：導電体、１１２：導電体、１１５：導電体、１２０：導電体、１２５：導電体、１３０：絶縁体、１４０：導電体、１４２：絶縁体、１４５：絶縁体、１５０：絶縁体、１５２：絶縁体、１５３：導電体、１５４：絶縁体、１５６：絶縁体、２００：トランジスタ、２００＿ｎ：トランジスタ、２００＿１：トランジスタ、２００ａ：トランジスタ、２００ｂ：トランジスタ、２００Ｔ：トランジスタ、２０５：導電体、２０５ａ：導電体、２０５ｂ：導電体、２０５ｃ：導電体、２１０：絶縁体、２１２：絶縁体、２１４：絶縁体、２１６：絶縁体、２１７：絶縁体、２１８：導電体、２２２：絶縁体、２２４：絶縁体、２３０：酸化物、２３０ａ：酸化物、２３０Ａ：酸化膜、２３０ｂ：酸化物、２３０Ｂ：酸化膜、２３０ｃ：酸化物、２３０ｄ：酸化物、２３６：領域、２３７ａ：領域、２３７ｂ：領域、２３８ａ：領域、２３８ｂ：領域、２４０：導電体、２４０ａ：導電体、２４０ｂ：導電体、２４１：絶縁体、２４１ａ：絶縁体、２４１ｂ：絶縁体、２４２ａ：導電体、２４２Ａ：導電膜、２４２ｂ：導電体、２４２Ｂ：導電層、２４２ｃ：導電体、２４３ａ：酸化物、２４３ｂ：酸化物、２４５Ａ：絶縁膜、２４５Ｂ：絶縁層、２４６ａ：導電体、２４６ｂ：導電体、２５０：絶縁体、２５０ａ：絶縁体、２５０Ａ：絶縁膜、２５０ｂ：絶縁体、２５０Ｂ：絶縁膜、２６０：導電体、２６０ａ：導電体、２６０Ａ：導電膜、２６０ｂ：導電体、２６０Ｂ：導電膜、２６５：封止部、２６５ａ：封止部、２６５ｂ：封止部、２７１ａ：絶縁体、２７１ｂ：絶縁体、２７２ａ：酸化物、２７２ｂ：酸化物、２７４：絶縁体、２７５：絶縁体、２７５ａ：絶縁体、２７５ｂ：絶縁体、２８０：絶縁体、２８２：絶縁体、２８３：絶縁体、２８４：絶縁体、２８６：絶縁体、２９０：メモリデバイス、２９０Ａ：導電膜、２９０Ｂ：導電層、２９２：容量デバイス、２９２ａ：容量デバイス、２９２ｂ：容量デバイス、２９３：絶縁体、２９４：導電体、２９４ａ：導電体、２９４ｂ：導電体、２９６：絶縁体、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、４１１：素子層、４１３：トランジスタ層、４１５＿１：メモリデバイス層、４１５＿３：メモリデバイス層、４１５＿４：メモリデバイス層、４２０：メモリデバイス、４２４：導電体、４４０：導電体、４７０：メモリユニット、６００：半導体装置、６０１：半導体装置、６１０＿ｎ：セルアレイ、６１０＿１：セルアレイ、７００：電子部品、７０２：プリント基板、７０４：実装基板、７１１：モールド、７１２：ランド、７１３：電極パッド、７１４：ワイヤ、７２０：記憶装置、７２１：駆動回路層、７２２：記憶回路層、７３０：電子部品、７３１：インターポーザ、７３２：パッケージ基板、７３３：電極、７３５：半導体装置、９０１：境界領域、９０２：境界領域、１００１：配線、１００２：配線、１００３：配線、１００４：配線、１００５：配線、１００６：配線、１１００：ＵＳＢメモリ、１１０１：筐体、１１０２：キャップ、１１０３：ＵＳＢコネクタ、１１０４：基板、１１０５：メモリチップ、１１０６：コントローラチップ、１１１０：ＳＤカード、１１１１：筐体、１１１２：コネクタ、１１１３：基板、１１１４：メモリチップ、１１１５：コントローラチップ、１１５０：ＳＳＤ、１１５１：筐体、１１５２：コネクタ、１１５３：基板、１１５４：メモリチップ、１１５５：メモリチップ、１１５６：コントローラチップ、１２００：チップ、１２０１：ＰＣＢ、１２０２：バンプ、１２０３：マザーボード、１２０４：ＧＰＵモジュール、１２１１：ＣＰＵ、１２１２：ＧＰＵ、１２１３：アナログ演算部、１２１４：メモリコントローラ、１２１５：インターフェース、１２１６：ネットワーク回路、１２２１：ＤＲＡＭ、１２２２：フラッシュメモリ、１４００：記憶装置、１４１１：周辺回路、１４２０：行回路、１４３０：列回路、１４４０：出力回路、１４６０：コントロールロジック回路、１４７０：メモリセルアレイ、１４７１：メモリセル、１４７２：メモリセル、１４７３：メモリセル、１４７４：メモリセル、１４７５：メモリセル、１４７６：メモリセル、１４７７：メモリセル、１４７８：メモリセル、５１００：情報端末、５１０１：筐体、５１０２：表示部、５２００：ノート型情報端末、５２０１：本体、５２０２：表示部、５２０３：キーボード、５３００：携帯ゲーム機、５３０１：筐体、５３０２：筐体、５３０３：筐体、５３０４：表示部、５３０５：接続部、５３０６：操作キー、５４００：据え置き型ゲーム機、５４０２：コントローラ、５５００：スーパーコンピュータ、５５０１：ラック、５５０２：計算機、５５０４：基板、５７０１：表示パネル、５７０２：表示パネル、５７０３：表示パネル、５７０４：表示パネル、５８００：電気冷凍冷蔵庫、５８０１：筐体、５８０２：冷蔵室用扉、５８０３：冷凍室用扉

Claims (5)

  1. 第１の絶縁体と、
    前記第１の絶縁体上の第１の酸化物と、
    前記第１の酸化物上の第２の酸化物と、
    前記第２の酸化物上の、第１の導電体、第２の導電体、第３の酸化物、第４の酸化物、および第２の絶縁体と、
    前記第１の導電体上、前記第２の導電体上、前記第３の酸化物上、および前記第４の酸化物上の、第３の絶縁体と、
    前記第２の絶縁体上の、第４の絶縁体と、
    前記第４の絶縁体上の、第３の導電体と、
    を有し、
    前記第２の絶縁体は、前記第１の導電体と、前記第２の導電体との間に位置し、
    前記第３の酸化物は、前記第１の導電体と、前記第２の絶縁体との間に位置し、
    前記第４の酸化物は、前記第２の導電体と、前記第２の絶縁体との間に位置し、
    前記第２の酸化物は、第１の領域、第２の領域、第３の領域、第４の領域、および第５の領域を有し、
    前記第１の領域は、前記第１の導電体と接する領域を有し、
    前記第２の領域は、前記第３の酸化物と接する領域を有し、
    前記第３の領域は、前記第３の導電体と重畳する領域を有し、
    前記第４の領域は、前記第４の酸化物と接する領域を有し、
    前記第５の領域は、前記第２の導電体と接する領域を有し、
    前記第２の領域の、前記第１の領域と前記第３の領域との間の長さは、３ｎｍ以上８ｎｍ以下であり、
    前記第４の領域の、前記第３の領域と前記第５の領域との間の長さは、３ｎｍ以上８ｎｍ以下であり、
    前記第３の領域の，前記第２の領域と前記第４の領域との間の長さは、５ｎｍ以上４０ｎｍ以下であり、
    前記第２の領域、および前記第４の領域のキャリア濃度のそれぞれは、前記第３の領域のキャリア濃度よりも高く、
    前記第１の領域、および前記第５の領域のキャリア濃度は、それぞれ前記第２の領域、および前記第４の領域のキャリア濃度よりも高い、
    半導体装置。
  2. 請求項１において、
    前記第１の導電体、および前記第２の導電体のそれぞれは、タンタルを有し、
    前記第３の酸化物、および前記第４の酸化物のそれぞれは、タンタルと、酸素と、を有する、
    半導体装置。
  3. 請求項１又は請求項２において、
    前記第２の絶縁体は、シリコンと、酸素と、を有し、
    前記第４の絶縁体は、ハフニウムと、酸素と、を有する、
    半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記第２の酸化物は、インジウムと、元素Ｍ（Ｍはガリウム、アルミニウム、イットリウム、および錫のいずれか一または複数）と、亜鉛と、を有する、
    半導体装置。
  5. 請求項１乃至請求項４のいずれか一において、
    前記第１の酸化物、および前記第２の酸化物は、島状にパターニングされている、
    半導体装置。
JP2021546059A 2019-09-20 2020-09-07 半導体装置 Active JP7586825B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019171946 2019-09-20
JP2019171946 2019-09-20
PCT/IB2020/058299 WO2021053450A1 (ja) 2019-09-20 2020-09-07 半導体装置

Publications (3)

Publication Number Publication Date
JPWO2021053450A1 JPWO2021053450A1 (ja) 2021-03-25
JPWO2021053450A5 JPWO2021053450A5 (ja) 2023-09-06
JP7586825B2 true JP7586825B2 (ja) 2024-11-19

Family

ID=74883982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021546059A Active JP7586825B2 (ja) 2019-09-20 2020-09-07 半導体装置

Country Status (3)

Country Link
US (1) US12142693B2 (ja)
JP (1) JP7586825B2 (ja)
WO (1) WO2021053450A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202329333A (zh) * 2021-11-30 2023-07-16 日商半導體能源研究所股份有限公司 半導體裝置、半導體裝置的製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114432A (ja) 2008-10-10 2010-05-20 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2016166635A1 (ja) 2015-04-13 2016-10-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2017045989A (ja) 2015-08-26 2017-03-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101434948B1 (ko) 2009-12-25 2014-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2012017843A1 (en) 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit
CN114144894A (zh) 2019-07-26 2022-03-04 株式会社半导体能源研究所 半导体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114432A (ja) 2008-10-10 2010-05-20 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2016166635A1 (ja) 2015-04-13 2016-10-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2017045989A (ja) 2015-08-26 2017-03-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Also Published As

Publication number Publication date
WO2021053450A1 (ja) 2021-03-25
JPWO2021053450A1 (ja) 2021-03-25
US20220302312A1 (en) 2022-09-22
US12142693B2 (en) 2024-11-12

Similar Documents

Publication Publication Date Title
JP7471082B2 (ja) 半導体装置
JP7550759B2 (ja) 半導体装置、および半導体装置の作製方法
JP7640472B2 (ja) 半導体装置、および半導体装置の作製方法
JP7741277B2 (ja) 半導体装置
JP7599421B2 (ja) 半導体装置、および半導体装置の作製方法
JP7594550B2 (ja) 半導体装置の作製方法
JP7512255B2 (ja) 半導体装置
JP7601761B2 (ja) 半導体装置の作製方法
JP2024102101A (ja) 半導体装置
JP7665512B2 (ja) 半導体装置
JP7788384B2 (ja) 半導体装置
JP7771265B2 (ja) 半導体装置
US11830951B2 (en) Semiconductor device including transistor and capacitor
US20220173228A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP7586825B2 (ja) 半導体装置
JP7555906B2 (ja) 半導体装置の作製方法
JP7664171B2 (ja) 半導体装置
JP7314249B2 (ja) 半導体装置
JP7721699B2 (ja) 半導体装置
JP7756646B2 (ja) 半導体装置の作製方法
JP7637619B2 (ja) 金属酸化物および半導体装置
JP7591496B2 (ja) 半導体装置
JP7679305B2 (ja) 半導体装置
JP7603005B2 (ja) 半導体装置の作製方法
JP2025188139A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241107

R150 Certificate of patent or registration of utility model

Ref document number: 7586825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150