WO2020153152A1

WO2020153152A1 - モータ制御装置

Info

Publication number: WO2020153152A1
Application number: PCT/JP2020/000605
Authority: WO
Inventors: 渡辺　和也; 杉山　吉隆
Original assignee: Hitachi Automotive Systems Ltd
Current assignee: Astemo Ltd
Priority date: 2019-01-22
Filing date: 2020-01-10
Publication date: 2020-07-30
Anticipated expiration: 2021-07-22
Also published as: JP2020120459A; US11652429B2; JP7245057B2; US20220069748A1

Abstract

マイクロコンピュータは、パルスシフトに伴う検出電流のオフセットを補正するオフセット補正値を、３相のうち通電時間の最も長い最大相検出電流用と、通電時間の最も短い最小相検出電流用とでそれぞれ記憶し、記憶した最大相検出電流用および最小相検出電流用のオフセット補正値を用いて各相検出電流を補正する。

Description

モータ制御装置

　本発明は、モータ制御装置に関する。

　３相ブラシレスモータにおいて、３相の電流値(相電流)を検出するにあたり、１シャント電流検出方式では、ブリッジ回路と直流電源との間の母線電流値を、シャント抵抗を用いた１つの電流センサで検出し、この直流母線電流値から３相の電流値を再現している。このとき、各相のPWMパルス幅が接近または一致すると、直流母線電流値のサンプリングが困難となり、２相の電流値を再現できない。そこで、各相のスイッチタイミングをずらす、いわゆるパルスシフトを実施することにより、２つのPWMパルス幅の接近を回避する技術が知られている（例えば、特許文献１参照。）。

特開2013-121204号公報

　駆動回路およびステータコイルを複数系統有する冗長系のモータ制御装置では、パルスシフトに伴う電流リップルの系統間の位相差により、モータトルクが一定周期かつ一定幅で変動する、いわゆるトルクリップルが発生する。このトルクリップルを抑制して欲しいとのニーズがあった。

　本発明の目的の一つは、トルクリップルを抑制できるモータ制御装置を提供することにある。
　本発明の一実施形態におけるモータ制御装置は、パルスシフトに伴う検出電流のオフセットを補正するオフセット補正値を、３相のうち通電時間の最も長い最大相検出電流用と、３相のうち通電時間の最も短い最小相検出電流用とでそれぞれ記憶し、記憶した最大相検出電流用および最小相検出電流用のオフセット補正値を用いて最大相検出電流および最小相検出電流を補正する。

　よって、本発明の一実施形態によれば、パルスシフトに伴うトルクリップルを抑制できる。

実施形態１のモータ制御装置を適用した電動パワーステアリング装置の構成図である。実施形態１のモータ制御装置の構成図である。実施形態１のモータ制御装置における第１系統の構成図である。１回目の検出タイミングにおける第１ブリッジ回路33aの状態を示す図である。２回目の検出タイミングにおける第１ブリッジ回路33aの状態を示す図である。 PWMキャリア１周期におけるパルスシフトの具体例を示す図である。実施形態１の第１電流リップル補正部55aの構成図である。 PWMキャリア１周期における電流検出パターンの一覧である。電流検出パターンに応じたオフセット補正値の一覧である。実施形態１のマイコン間通信の構成図である。第１系統におけるPWMデューティ比信号の位相と第２系統におけるPWMデューティ比信号の位相との関係を示す図である。 (i)はモータ機械角とモータトルクとの関係図、(ii)はFFT解析によるモータ回転次数とトルクリップル率との関係図である。実施形態２のマイコン間通信の構成図である。実施形態２のPWMキャリア周期位相ずれ制御の流れを示すフローチャートである。 (i)は「vu検出」および「uv検出」パターンにおける時間差Δtに応じたオフセット補正値の設定図、(ii)は「wu検出」、「wv検出」、「uw検出」および「vw検出」パターンにおける時間差Δtに応じたオフセット補正値の設定図である。

　〔実施形態１〕
　（電動パワーステアリング）
　図１は、実施形態１のモータ制御装置を適用した電動パワーステアリング装置の構成図である。
　操舵機構1は、ステアリングホイール2の回転に伴い前輪（転舵輪）3,3を転舵させるもので、ラック＆ピニオン式のステアリングギア4を有する。ステアリングギア4のピニオンギア5は、ステアリングシャフト6を介してステアリングホイール2と連結されている。ステアリングギア4のラックギア7は、ラック軸8に設けられている。ラック軸8の両端は、タイロッド9,9を介して前輪3,3と連結されている。ステアリングシャフト6には、減速機10を介して３相ブラシレスモータ（以下、モータ）11が連結されている。減速機10は、ウォームシャフト12とウォームホイール13とで構成されている。ウォームシャフト12はモータ11のモータシャフト14と一体に設けられている。モータシャフト14からの回転トルクは、減速機10を介してステアリングシャフト6に伝達される。ステアリングシャフト6には、操舵トルクを検出するトルクセンサ15が設けられている。EPSアシストコントローラ16は、操舵トルクと車速センサ17により検出された車速とに基づいて、モータ11の駆動電流を制御し、操舵機構1に対しドライバの操舵をアシストするための操舵力を付与する。

　（モータ制御装置）
　図２は、実施形態１のモータ制御装置の構成図である。
　実施形態１のモータ制御装置は、マイクロコンピュータ21、インバータ22およびステータコイル23を２系統（第１系統、第２系統）に冗長化したモータ制御装置である。以下、第１系統に対応して設けられた部材と第２系統に対応して設けられた部材とを区別する場合は、それぞれの符号の末尾に添字a,bを付すが、両系統の部材を区別しない場合には、添字a,bは省略する。第１マイクロコンピュータ21aおよび第２マイクロコンピュータ21bは、互いに独立して動作する。第１マイクロコンピュータ21aは、第１インバータ（第１駆動回路）22aを駆動制御し、第１ステータコイル23aの通電状態を制御する。第１ステータコイル23aは、固定子であって、３つのコイルがスター結線されている。第１ステータコイル23aは、PWM制御則に基づき各相（第１u相、第１v相、第１w相）に印加される電圧に応じてモータロータ24を回転駆動させる。モータロータ24は、回転子であって、マグネットで形成されている。第２マイクロコンピュータ21bは、第２インバータ（第２駆動回路）22bを駆動制御し、第２ステータコイル23bの通電状態を制御する。第２ステータコイル23bは、固定子であって、３つのコイルがスター結線されている。第２ステータコイル23bは、PWM制御則に基づき各相（第２u相、第２v相、第２w相）に印加される電圧に応じてモータロータ24を回転駆動させる。

　以下、モータ制御装置における第１系統の構成を説明する。図３は、実施形態１のモータ制御装置における第１系統の構成図である。なお、第１系統と第２系統は同一の構成であり、第１系統における各部材の名称先頭の「第１」を「第２」としたものが第２系統における各部材の名称であり、第１系統における各部材の符号の添字「a」を「b」としたものが第２系統における各部材の符号であるため、第２系統の図示および説明は省略する。

　モータ11は、第１インバータ22aとしての６個のFET（電界効果トランジスタ）321,322,323,324,325,326からなる第１ブリッジ回路33aを介して第１直流電源30aおよび第１直流電源30aと並列に配置された第１平滑コンデンサ31aと接続されている。なお、第１直流電源30aは、第２系統と共用でもよい。第１平滑コンデンサ31aの上流側（正側）と第１ブリッジ回路33aの上流側とを接続する上流側第１直流母線37aには、第１インバータ22aの電圧を検出する第１インバータ電圧センサ36aが設けられている。また、第１平滑コンデンサ31aの下流側（負側）と第１ブリッジ回路33aの下流側とを接続する下流側第１直流母線38aには、下流側直流母線電流値を検出する第１電流センサ（シャント抵抗）34aが設けられている。モータ11のモータ電気角（モータロータ24の回転位置）を検出する第１回転角センサ35aが設けられている。

　第１マイクロコンピュータ21aは、第１電流センサ34a、第１回転角センサ35aおよび第１インバータ電圧センサ36aの各検出値に基づき、第１ブリッジ回路33aにおける３相Hi側／Lo側のFET321,322,323,324,325,326毎にそのスイッチタイミングTHiu*,TLou*,THiv*,TLov*,THiw*,TLow*を生成する。
　第１マイコンFETスイッチング信号生成部39aは、PWMキャリア周期Tcを時間基準に６つのFET321,322,323,324,325,326にスイッチング信号（第１u相デューティ比信号、第１v相デューティ比信号、第１w相デューティ比信号）を与える。
　第１マイコンAD変換部40aは、PWMキャリア周期Tcから生成した制御周期に同期した信号を基準にADタイミングTadI,Tadθ,TadVのタイミングでAD変換を実施する。
　以下、第１マイクロコンピュータ21aの構成を詳細に説明する。
　第１指令電流生成部54aは、トルクセンサ15から操舵トルクを入力すると共に車速センサ17から車速を入力し、操舵トルクおよび車速に応じたアシストトルクを設定する。第１指令電流生成部54aは、アシストトルクの1/2のトルクをモータ11に出力させるための指令電流（第１指令信号）Id*,Iq*を生成する。

　第１電流検出部41aは、第１電流センサ34aから下流側第１直流母線38aに流れる下流側第１直流母線電流（第１検出電流信号）IDC、第１回転角／回転数検出部42aからモータ回転数ωを入力し、３相に流れる相電流を再現（推定）する。第１電流検出部41aは、スイッチング信号のうち、通電時間が最も長い最大相（第１最大相）のスイッチング信号（第１最大相デューティ比信号）および中間相のスイッチング信号がオン、かつ、通電時間が最も短い最小相（第１最小相）のスイッチング信号（第１最小相デューティ比信号）がオフのとき（１回目の検出タイミング）の下流側第１直流母線電流IDCと、最大相のスイッチング信号がオン、かつ、最小相のスイッチング信号および中間相のスイッチング信号がオフのとき（２回目の検出タイミング）の下流側第１直流母線電流IDCと、を入力する。下流側第１直流母線電流IDCは、第１ブリッジ回路33aのスイッチングによって第１直流電源30aから交流電圧が生成されてモータ11に３相の相電流が流れ、この第１ブリッジ回路33aのスイッチタイミングの差で生じる瞬間電圧によって第１電流センサ34aに瞬間電流が流れる。第１電流検出部41aでは、第１マイコンFETスイッチング信号生成部39aからのスイッチング信号に基づくスイッチタイミングと、そのときの下流側第１直流母線電流IDCの値から３相の相電流を導き出す。

　図４および図５に１シャント電流検出方式の具体例を示す。図４は１回目の検出タイミングにおける第１ブリッジ回路33aの状態を示す図、図５は２回目の検出タイミングにおける第１ブリッジ回路33aの状態を示す図である。
　１回目の検出タイミングでは、最大相である第１v相および中間相である第１w相のスイッチング信号はオン、最小相である第１u相のスイッチング信号はオフであるから、第１ブリッジ回路33aでは、上側FET322,323および下側FET324がオンとなり、下流側第１直流母線電流IDCは、符号を反転することで第１u相の電流値と等価であるとみなせる。よって、１回目の検出タイミングでは、第１電流センサ34aによって最小相である第１u相の電流値を検出できる。
　一方、２回目の検出タイミングでは、最小相である第１u相および中間相である第１w相のスイッチング信号はオフ、最大相である第１v相のスイッチング信号はオンであるから、第１ブリッジ回路33aでは、上側FET322および下側FET324,326がオンとなり、下流側第１直流母線電流IDCは、第１v相の電流値と等価であるとみなせる。よって、２回目の検出タイミングでは、第１電流センサ34aによって最大相である第１v相の電流値を検出できる。
　以上のように、１シャント電流検出方式では、PWMキャリア１周期の半周期中に各相間で電圧差（PWMパルスの時間差）が生じた際に下流側第１直流母線38aに流れる瞬間電流を検出することにより、各相の電流を再現できる。

　第１電流検出部41aは、各相の電流を再現するにあたり、各相のスイッチタイミングを任意にずらす、いわゆるパルスシフトを行う。具体的には、最大相のスイッチング信号のオンタイミングと中間相のスイッチング信号のオンタイミングとの差が第１所定値よりも小さくなったとき、最大相と中間相のスイッチング信号のオンタイミングの差が第１所定値よりも大きい第２所定値以上となるように最大相または中間相のスイッチング信号のオンタイミングの位相を補正すると共に、中間相のスイッチング信号のオンタイミングと最小相のスイッチング信号のオンタイミングとの差が第１所定値よりも小さくなったとき、中間相と最小相のスイッチング信号のオンタイミングの差が第２所定値以上となるように中間相または最小相のスイッチング信号の位相を補正する。第１所定値は、下流側第１直流母線電流IDCのサンプリングが困難となり相電流値が再現不可能となるオンタイミングの差の上限値である。第２所定値は、下流側第１直流母線電流IDCのサンプリングが可能であり相電流値を再現可能なオンタイミングの差の下限値である。

　図６は、PWMキャリア１周期におけるパルスシフトの具体例を示す図であり、最小相である第１u相のパルス幅を短く（電圧指令を下降補正）し、最大相である第１v相のパルス幅を長く（電圧指令を上昇補正）している。図６に示すように、パルスシフトを行った場合、パルス幅を短くした第１u相では電圧が瞬間的に下がり、パルス幅を長くした第１v相では電圧が瞬間的に上がるため、電流リップルが発生する。パルシフトに伴う発生する電流リップルを抑制するためには、１シャント電流検出方式により再現した相電流をオフセット補正する必要がある。

　ここで、実施形態１のように、インバータ（駆動回路）およびステータコイルを２系統有する冗長系のモータ制御装置では、両インバータのPWM波形の位相が異なる場合、各相で流れる電流の他に発生する電流リップルの位相が異なるため、両系統間で流れる電流に差が生じることで特定の相の相互インダクタンスが変化する。その影響でパルスシフトに伴い発生する電流リップルがパルスシフトの電流検出パターン毎にばらつく。PWM１周期の中で３相の電圧が平衡でない区間で検出した電流値は、元々流れていた電流＋電流リップルの和である。１シャント電流検出方式では、２回のスイッチタイミングのときの下流側第１直流母線電流IDCから、２相の電流を検出できるが、１回目の検出タイミングで発生する電流リップルと２回目の検出タイミングで発生する電流リップルは互いに異なる。つまり、図６の場合、１回目の検出タイミングにおける最小相（第１u相）の電流リップルと、２回目の検出タイミングにおける最大相（第１v相）の電流リップルとは、大きさが異なる。このため、各電流検出パターンで同一のオフセット補正値を用いて相電流を補正した場合、第１ステータコイル23aに流れる電流と第２ステータコイル23bに流れる電流とが互いに干渉することにより、モータトルクが一定周期かつ一定幅で変動する、いわゆるトルクリップルが発生する。電動パワーステアリング装置におけるトルクリップルの発生は、操舵性の悪化を招き、ドライバに違和感を与えるおそれがある。

　そこで、実施形態１のモータ制御装置では、トルクリップルの発生を抑制することを狙いとし、第１電流検出部41aは、各検出電流パターンのトルクリップルを打ち消すための最大相オフセット補正値および最小相オフセット補正値を、電流検出パターン毎にそれぞれ記憶しておき、下流側第１直流母線電流IDCから再現した相電流（第１u相検出電流、第１v相検出電流、第１w相検出電流）のうち、最大相に対応した最大相電流（第１最大相検出電流）および最小相に対応した最小相電流（第１最小相検出電流）を補正することにより、補正後相電流（第１u相検出電流信号、第１v相検出電流信号、第１w相検出信号電流）Iu,Iv,Iwを出力する第１電流リップル補正部（第１検出電流補正部）55aを有する。第１電流リップル補正部55aの詳細については後述する。

　第１回転角／回転数検出部42aは、第１回転角センサ35aからモータ電気角θe0を入力し、モータ電気角θe0の今回値と前回値との差分からモータ回転数ωを演算する。
　第１角速度演算部43aは、モータ電気角θe0およびPWMキャリア周期Tcを入力し、モータ電気角θe0の今回値と前回値との差分から電気角速度ωeを演算する。第１角速度演算部43aは、電気角速度ωeの振動成分を除去するデジタルフィルタを有する。これにより、モータ電気角θe0に検出誤差が含まれている場合であっても、演算される電気角速度ωeが振動的になるのを抑制できる。
　第１インバータ電圧検出部44aは、第１インバータ電圧センサ36aからインバータ電圧Vinvを取得する。
　第１キャリア周波数設定部45aは、PWMキャリア周期Tcを設定し、出力する。

　第１位相補償A部46aは、モータ電気角θe0、モータ回転数ω、電気角速度ωeおよびPWMキャリア周期Tcを入力し、モータ電気角θe0を、第１電流検出部41aによって下流側第１直流母線電流IDCが検出されたときのモータ電気角θe1に補正する。
　第１の３相dq軸変換部47aは、相電流Iu,Iv,Iwおよびモータ電気角θe1を入力し、３相交流を２軸直流に変換するベクトル制御用に座標変換を施して磁束（d軸）電流Idおよびトルク（q軸）電流Iqを出力する。
　第１電流制御部48aは、指令電流Id*,Iq*、磁束電流Id、トルク電流Iq、電気角速度ωeおよびPWMキャリア周期Tcを入力し、指令電流Id*,Iq*に磁束電流Idおよびトルク電流Iqを追従させるためのd軸指令電圧（第１の第２指令信号）Vd*およびq軸指令電圧（第１の第２指令信号）Vq*を出力する。

　第１位相補償B部49aは、モータ電気角θe0、電気角速度ωeおよびPWMキャリア周期Tcを入力し、モータ電気角θe0を、d軸指令電圧Vd*、q軸指令電圧Vq*がモータ11に印加されるときのモータ電気角θe2に補正する。
　第１のdq軸３相変換部50aは、d軸指令電圧Vd*、q軸指令電圧Vq*およびモータ電気角θe2を入力し、ベクトル制御用の２軸直流を実際の３相交流に戻すよう座標変換を施して３相電圧指令Vu*,Vv*,Vw*を出力する。
　第１PWMDuty比演算部（第１PWMデューティ比信号生成部）51aは、３相電圧指令Vu*,Vv*,Vw*およびインバータ電圧Vinvを入力し、３相電圧指令Vu*,Vv*,Vw*の比率から３相指令（第１u相デューティ比信号、第１v相デューティ比信号、第１w相デューティ比信号）Duty比Dutyu*,Dutyv*,Dutyw*を出力する。

　第１FETスイッチタイミング設定部52aは、３相指令Duty比Dutyu*,Dutyv*,Dutyw*およびPWMキャリア周期Tcを入力し、両者を比較して第１ブリッジ回路33aにおける３相Hi側／Lo側のFET321,322,323,324,325,326毎にそのスイッチタイミングTHiu*,TLou*,THiv*,TLov*,THiw*,TLow*を生成する。
　第１ADタイミング設定部53aは、スイッチタイミングTHiu*,TLou*,THiv*,TLov*,THiw*,TLow*およびPWMキャリア周期Tcを入力し、スイッチタイミングTHiu*,TLou*,THiv*,TLov*,THiw*,TLow*から下流側第１直流母線電流IDC、モータ電気角θe0およびインバータ電圧Vinvを検出するADタイミングTadI,Tadθ,TadVを設定する。

　（第１電流リップル補正部）
　図７は、実施形態１の第１電流リップル補正部55aの構成図である。
　第１電流リップル補正部55aは、第１オフセット補正値選択部56aを有する。第１オフセット補正値選択部56aは、第１最大相補正テーブル（第１オフセット補正値記憶部）57aおよび第１最小相補正テーブル（第１オフセット補正値記憶部）58aに予め記憶された、電流検出パターン毎の最大相オフセット補正値および最小相オフセット補正値から、電流検出パターンに応じた最大相オフセット補正値および最小相オフセット補正値を選択する。第１電流リップル補正部55aは、最大相電流および最小相電流から、選択した最大相オフセット補正値および最小相オフセット補正値を減じることにより、補正後最大相電流および補正後最小相電流を出力する。
　なお、第１電流リップル補正部55aは、失陥等によって第２系統の第２インバータ22bが停止状態（PWMデューティ比信号を出力していない状態）であっても、最大相電流および最小相電流の補正を継続する。

　（電流検出パターン）
　図８は、PWMキャリア１周期Tcにおける電流検出パターンの一覧である。
　電流検出パターン、すなわち、１シャント電流検出方式で電流検出するときのパルスシフトのパターンは、図８に示す６パターンとなる。「vu検出」パターンは、第１u相が最大相、第１v相が最小相であり、１回目の検出タイミングで第１v相電流を検出し、２回目の検出タイミングで第１u相電流を検出する。「wu検出」パターンは、第１u相が最大相、第１w相が最小相であり、１回目の検出タイミングで第１u相電流を検出し、２回目の検出タイミングで第１u相電流を検出する。「wv検出」パターンは、第１v相が最大相、第１w相が最小相であり、１回目の検出タイミングで第１w相電流を検出し、２回目の検出タイミングで第１v相電流を検出する。「uv検出」パターンは、第１v相が最大相、第１u相が最小相であり、１回目の検出タイミングで第１u相電流を検出し、２回目の検出タイミングで第１v相電流を検出する。「uw検出」パターンは、第１w相が最大相、第１u相が最小相であり、１回目の検出タイミングで第１u相電流を検出し、２回目の検出タイミングで第１w相電流を検出する。「vw検出」パターンは、第１w相が最大相、第１v相が最小相であり、１回目の検出タイミングで第１v相電流を検出し、２回目の検出タイミングで第１w相電流を検出する。

　（オフセット補正値）
　図９は、電流検出パターンに応じたオフセット補正値の一覧である。以下、第１系統用について説明するが、第２系統用についても同様である。
　「vu検出」パターンにおける最小相オフセット補正値（第１v相用最小相オフセット補正値）はIvumina、最大相オフセット補正値（第１u相用最大相オフセット補正値）はIvumaxaである。「wu検出」パターンにおける最小相オフセット補正値（第１w相用最小相オフセット補正値）はIwumina、最大相オフセット補正値（第１u相用最大相オフセット補正値）はIwumaxaである。「wv検出」パターンにおける最小相オフセット補正値（第１w相用最小相オフセット補正値）はIwvmina、最大相オフセット補正値（第１v相用最大相オフセット補正値）はIwvmaxaである。「uv検出」パターンにおける最小相オフセット補正値（第１u相用最小相オフセット補正値）はIuvmina、最大相オフセット補正値（第１v相用最大相オフセット補正値）はIuvmaxaである。「uw検出」パターンにおける最小相オフセット補正値（第１u相用最小相オフセット補正値）はIuwmina、最大相オフセット補正値（第１w相用最大相オフセット補正値）はIuwmaxaである。「vw検出」パターンにおける最小相オフセット補正値（第１v相用最小相オフセット補正値）はIvwmina、最大相オフセット補正値（第１w相用最大相オフセット補正値）はIvwmaxaである。

　第１マイクロコンピュータ21aは、例えば、キャリブレーション時において、第２系統のPWMデューティ比信号の出力が停止した状態で、デューティ比50%のPWMデューティ比信号を出力し、各電流検出パターンでパルスシフトに伴う電流リップルを学習し、当該電流リップルを打ち消す値をオフセット補正値に設定する。第１マイクロコンピュータ21aは、設定した各オフセット補正値のうち、各最大相オフセット補正値を第１最大相補正テーブル57aに記憶し、各最小相オフセット補正値を第１最小相補正テーブル58aに記憶する。

　（マイコン間通信）
　図１０は、実施形態１のマイコン間通信の構成図である。
　第１マイクロコンピュータ21aおよび第２マイクロコンピュータ21bは、マイコン間通信により同期信号を送受信する。以下、第１系統用について説明するが、第２系統用についても同様である。
　第１マイクロコンピュータ21aは、第１マイコン間通信部として、第１同期信号出力部59aおよび第１同期信号比較部60aを有する。第１同期信号出力部59aは、第１キャリア周波数設定部45aから出力されたPWMキャリア周期TcのN倍（整数）に同期し、PWMキャリア周期Tcのn周期の開始または終わりがわかるようなハイロー信号を生成して同期信号とし、第２マイクロコンピュータ21bの第２同期信号比較部60bに出力する。なお、ハイロー信号に代えて、トリガ信号としてもよい。
　第１同期信号比較部60aは、第２マイクロコンピュータ21bの第２同期信号出力部59bから出力された同期信号と、第１同期信号出力部59aから出力された同期信号とのハイロー切り替わり位置（立ち上がりおよび立ち下がり位置）の時間差Δtを第１電流検出部41aに出力する。
　第１電流検出部41aは、両同期信号のハイロー切り替わり位置の時間差Δtから、両系統の同相間におけるPWMデューティ比信号の位相ずれの状態を推定する。

　図１１は、第１系統におけるPWMデューティ比信号の位相と第２系統におけるPWMデューティ比信号の位相との関係を示す図である。
　(i)は、両系統のPWMデューティ比信号において、ロー状態からハイ状態に切り替わるタイミングとハイ状態からロー状態に切り替わるタイミングとが一致する状態である。
　(ii)は、一方の系統のPWMデューティ比信号がロー状態からハイ状態に切り替わるタイミングと他方の系統のPWMデューティ比信号がハイ状態からロー状態に切り替わるタイミングとが一致する状態である。
　(iii)～(v)は、(i),(ii)以外の状態である。
　以下、第１u相デューティ比信号と第２u相デューティ比信号との間における(i)の状態を「第１の状態」、(ii)の状態を「第２の状態」、(iii)～(v)の状態を「第３の状態」とし、第１v相デューティ比信号と第２v相デューティ比信号との間における(i)の状態を「第４の状態」、(ii)の状態を「第５の状態」、(iii)～(v)の状態を「第６の状態」とし、第１w相デューティ比信号と第２w相デューティ比信号との間における(i)の状態を「第７の状態」、(ii)の状態を「第８の状態」、(iii)～(v)の状態を「第９の状態」とする。
　第１電流リップル補正部55aは、位相ずれの状態が第３の状態、第６の状態または第９の状態であると判断するとき、最大相電流および最小相電流を補正する。

　次に、実施形態１の作用効果を説明する。
　実施形態１のモータ制御装置では、最大相オフセット補正値および最小相オフセット補正値を記憶する最大相補正テーブル57および最小相補正テーブル58と、最大相オフセット補正値および最小相オフセット補正値を用いて最大相電流および最小相電流を補正する電流リップル補正部55と、を有する。
　１シャント電流検出方式において、１回目の検出タイミングでは最小相電流に電流リップルが発生し、２回目の検出タイミングでは最大相電流に電流リップルが生じる。よって、相電流を補正するオフセット補正値を最大相用と最小相用のそれぞれに設けることにより、両検出タイミングで生じる電流リップルを抑制できる。これにより、両系統間でパルスシフトに伴う電流リップルの位相差が生じた場合であっても、トルクリップルを低減でき、滑らかなモータ駆動を実現できる。図１２(i)はモータ機械角とモータトルクとの関係図、図１２(ii)は図１２をFFT解析（高速フーリエ変換）した回転次数とトルクリップル率との関係図である。図１２には、実施形態１の比較例として、１つのオフセット補正値を用いて相電流を補正した場合を示している。実施形態１では、比較例にとして回転次数の８次成分が半減しているのがわかる。この結果、電動パワーステアリング装置において、操舵性の悪化を抑制でき、ドライバに与える違和感を軽減できる。

　最大相補正テーブル57および最小相補正テーブル58は、最大相電流がu相のときの最大相オフセット補正値Ivumax,Iwumax、最小相電流がu相のときのおよび最小相オフセット補正値Iuvmin,Iuwmin、最大相電流がv相のときの最大相オフセット補正値Iuvmax,Iwvmax、最小相電流がv相のときの最小相オフセット補正値Ivumin,Ivwmin、最大相電流がw相のときの最大相オフセット補正値Iuwmax,Ivwmax、および最小相がw相のときの最小相オフセット補正値Iwumin,Iwvminを記憶する。
　１シャント電流検出方式において、モータ電気角が１周する間に出現する電流検出パターンは６つあり、電流検出パターンが異なると最大相電流および最小相電流の組み合わせは相違する。よって、電流検出パターン毎に最大相オフセット補正値および最小相オフセット補正値を設けることにより、各電流検出パターンで生じる電流リップルを抑制できる。

　最小相オフセット補正値Ivumin、最大相オフセット補正値Ivumax、最小相オフセット補正値Iwumin、最大相オフセット補正値Iwumax、最小相オフセット補正値Iwvmin、最大相オフセット補正値Iwvmax、最小相オフセット補正値Iuvmin、最大相オフセット補正値Iuvmax、最小相オフセット補正値Iuwmin、最大相オフセット補正値Iuwmax、最小相オフセット補正値Ivwminおよび最大相オフセット補正値Ivwmaxは、両系統のPWMデューティ比信号が、第３の状態、第６の状態および第９の状態において発生する電流リップルを抑制し、モータ11の振動が低減するように設定されている。
　両系統間でPWMキャリア周期Tcにずれがある場合、モータ電気角が１周する間に上述した６つの電流検出パターンが出現するが、このとき、第３の状態、第６の状態および第９の状態が占める時間は、他の状態が占める時間よりも長くなる。よって、第３の状態、第６の状態および第９の状態で最適値となる最大相オフセット補正値および最小相オフセット補正値を用いることにより、多くの時間において、より高いトルクリップルの低減効果が得られる。

　最大相オフセット補正値および最大相オフセット補正値による最大相電流および最小相電流の補正は、両系統のPWMデューティ比信号が、第３の状態、第６の状態および第９の状態のとき行う。
　片系統駆動時において発生する電流リップルは、時間差Δtに応じて変化する電流リップルの平均的な値と等しく、この平均値は、第３の状態、第６の状態および第９の状態で発生する電流リップルとほぼ同じ値である。つまり、実施形態１の最大相オフセット補正値および最小相オフセット補正値は、第３の状態、第６の状態および第９の状態において発生する電流リップルを最も効果的に低減できる。よって、両系統のPWMデューティ比信号が第３の状態、第６の状態および第９の状態のとき最大相電流および最小相電流を補正することにより、電流リップルの抑制に適したオフセット補正値により、さらなるトルクリップルの低減を図れる。
　第１マイクロコンピュータ21aの第１最大相補正テーブル57aおよび第１最小相補正テーブル58は、第１の最大相オフセット補正値および第１の最小相オフセット補正値を記憶し、第２マイクロコンピュータ21bの第２最大相補正テーブル57bおよび第２最小相補正テーブル58bは、第２の最大相オフセット補正値および第２の最小相オフセット補正値を記憶する。
　第１、第２ステータコイル23a,23b、第１、第２インバータ22a,22bのそれぞれに応じたオフセット補正値を用いることにより、さらなるトルクリップルの低減を図れる。
　第１電流リップル補正部55aは、第２インバータ22bの停止状態においても、最大相電流および最小相電流の補正を継続し、第２電流リップル補正部55bは、第１インバータ22aの停止状態においても、最大相電流および最小相電流の補正を継続する。
　よって、失陥等により一方のインバータ22が失陥した場合であっても、トルクリップルを低減でき、滑らかなモータ駆動を実現できる。

　〔実施形態２〕
　実施形態２の基本的な構成は実施形態１と同じであるため、実施形態１と相違する部分のみ説明する。
　図１３は、実施形態２のマイコン間通信の構成図である。
　第２マイクロコンピュータ21bは、キャリア周波数調整部61bを有する。キャリア周波数調整部61bは、両同期信号のハイロー切り替わり位置の時間差Δtに応じて、第２系統のPWMキャリア周期Tcを変化させ、両系統間のPWMキャリア周期の位相ずれを一定に保つ。

　図１４は、実施形態２のPWMキャリア周期位相ずれ制御の流れを示すフローチャートである。
　ステップS1では、同期信号のハイロー切り替わり位置の時間差Δtを検出する。
　ステップS2では、時間差ΔtがPWMキャリア周期Tcの1/2よりも小さいかを判定する。YESの場合はステップS3へ進み、NOの場合はステップS4へ進む。
　ステップS3では、PWMキャリア周期Tcを補正するためのキャリア周期補正値ΔTpを負の値に設定する。
　ステップS4では、キャリア周期補正値ΔTpを正の値に設定する。
　ステップS5では、時間差Δtに応じてキャリア周期補正値ΔTpを決定する。キャリア周期補正値ΔTpは、時間差Δtを、同期信号を生成する際に用いたN（整数）で除した値Δt/Nとする。
　ステップS6では、キャリア周期補正値ΔTpが予め設定された上限値ΔTmax以下であるかを判定することにより、キャリア周期補正値ΔTpが範囲外であるかを判定する。YESの場合はステップS7へ進み、NOの場合はステップS8へ進む。
　ステップS7では、キャリア周期補正値ΔTpを上限値ΔTmaxとし、下記の式を用いて補正回数を決定する。
　補正回数＝ΔTp／（N×ΔTmax）
　ステップS8では、キャリア周期補正値ΔTpをステップS5で決定した値とし、補正回数は１回とする。

　以上のように、実施形態２では、両系統間のPWMキャリア周期の位相ずれが一定に保たれるように第２系統のPWMキャリア周期Tcを補正するため、両系統間の同相間のPWMデューティ比信号の位相ずれの状態が第３の状態、第６の状態または第９の状態を維持するようにモータ11が駆動される。
　よって、オフセット補正値に適したインバータ22の駆動状態を維持できるため、トルクリップルの低減効果をより多く得られる。

　〔実施形態３〕
　実施形態３の基本的な構成は実施形態１と同じであるため、実施形態１と相違する部分のみ説明する。
　図１５(i)は「vu検出」および「uv検出」パターンにおける時間差Δtに応じたオフセット補正値の設定図、図１５(ii)は「wu検出」、「wv検出」、「uw検出」および「vw検出」パターンにおける時間差Δtに応じたオフセット補正値の設定図である。
　第１最大相補正テーブル57aおよび第１最小相補正テーブル58aは、時間差Δtに応じた最大相オフセット補正値および最小相オフセット補正値を記憶する。時間差Δtに応じた最大相オフセット補正値および最小相オフセット補正値は、実験やシミュレーションにより各電流検出パターンで時間差Δtに応じた電流リップルを求め、当該電流リップルを打ち消す値に設定されている。よって、最大相オフセット補正値および最小相オフセット補正値は、両系統の同相間におけるPWMデューティ比信号の位相ずれの状態に応じて変化し、第１電流リップル補正部55aは、両系統のPWMデューティ比信号の状態にかかわらず、最大相電流および最小相電流を補正する。

　「vu検出」パターンにおける最小相オフセット補正値Ivuminaは、第４の状態のとき最小相電流を補正する第１のタイミング一致時用最小相オフセット補正値Ivumina1および第５の状態のとき最小相電流を補正する第１の半周期ずれ用最小相オフセット補正値Ivumina2を有する。「vu検出」パターンにおける最大相オフセット補正値Ivumaxaは、第１の状態のとき最大相電流を補正する第１のタイミング一致時用最大相オフセット補正値Ivumaxa1および第２の状態のとき最大相電流を補正する第１の半周期ずれ用最大相オフセット補正値Ivumaxa2を有する。
　「wu検出」パターンにおける最小相オフセット補正値Iwuminaは、第７の状態のとき最小相電流を補正する第１のタイミング一致時用最小相オフセット補正値Iwumina1および第８の状態のとき最小相電流を補正する第１の半周期ずれ用最小相オフセット補正値Iwumina2を有する。「wu検出」パターンにおける最大相オフセット補正値Iwumaxaは、第１の状態のとき最大相電流を補正する第１のタイミング一致時用最大相オフセット補正値Iwumaxa1および第２の状態のとき最大相電流を補正する第１の半周期ずれ用最大相オフセット補正値Iwumaxa2を有する。

　「wv検出」パターンにおける最小相オフセット補正値Iwvminaは、第７の状態のとき最小相電流を補正する第１のタイミング一致時用最小相オフセット補正値Iwvmina1および第８の状態のとき最小相電流を補正する第１の半周期ずれ用最小相オフセット補正値Iwvmina2を有する。「wv検出」パターンにおける最大相オフセット補正値Iwvmaxaは、第４の状態のとき最大相電流を補正する第１のタイミング一致時用最大相オフセット補正値Iwvmaxa1および第５の状態のとき最大相電流を補正する第１の半周期ずれ用最大相オフセット補正値Iwvmaxa2を有する。
　「uv検出」パターンにおける最小相オフセット補正値Iuvminaは、第１の状態のとき最小相電流を補正する第１のタイミング一致時用最小相オフセット補正値Iuvmina1および第２の状態のとき最小相電流を補正する第１の半周期ずれ用最小相オフセット補正値Iuvmina2を有する。「uv」検出パターンにおける最大相オフセット補正値Iuvmaxaは、第４の状態のとき最大相電流を補正する第１のタイミング一致時用最大相オフセット補正値Iuvmaxa1および第５の状態のとき最大相電流を補正する第１の半周期ずれ用最大相オフセット補正値Iuvmaxa2を有する。

　「uw検出」パターンにおける最小相オフセット補正値Iuwminaは、第１の状態のとき最小相電流を補正する第１のタイミング一致時用最小相オフセット補正値Iuwmina1および第２の状態のとき最小相電流を補正する第１の半周期ずれ用最小相オフセット補正値Iuwmina2を有する。「uw検出」パターンにおける最大相オフセット補正値Iuwmaxaは、第７の状態のとき最大相電流を補正する第１のタイミング一致時用最大相オフセット補正値Iuwmaxa1および第８の状態のとき最大相電流を補正する第１の半周期ずれ用最大相オフセット補正値Iuwmaxa2を有する。
　「vw検出」パターンにおける最小相オフセット補正値Ivwminaは、第４の状態のとき最小相電流を補正する第１のタイミング一致時用最小相オフセット補正値Ivwmina1および第５の状態のとき最小相電流を補正する第１の半周期ずれ用最小相オフセット補正値Ivwmina2を有する。「vw検出」パターンにおける最大相オフセット補正値Ivwmaxaは、第７の状態のとき最大相電流を補正する第１のタイミング一致時用最大相オフセット補正値Ivwmaxa1および第８の状態のとき最大相電流を補正する第１の半周期ずれ用最大相オフセット補正値Ivwmaxa2を有する。
　実施形態３では、両系統の同相間におけるPWMデューティ比信号の位相ずれの状態に応じて最大相オフセット補正値および最小相オフセット補正値を用いて最大相電流および最小相電流を補正する。
　これにより、より広いモータ11の駆動状態において、トルクリップルの低減を図れる。

　〔実施形態４〕
　実施形態４の基本的な構成は実施形態１と同じであるため、実施形態１と相違する部分のみ説明する。
　実施形態４では、最大相オフセット補正値および最小相オフセット補正値を、図１５に示した最大相オフセット補正値および最小相オフセット補正値の特性の平均的な位置に引かれた線の値に設定する。これにより、電流リップルを打ち消すために必要なオフセット補正値と、設定したオフセット補正値との差を最小化できるため、トルクリップルの低減を図れる。また、最大相オフセット補正値および最小相オフセット補正値は、第３の状態、第６の状態および第９の状態において電流リップルを打ち消すために必要なオフセット補正値と等しいため、多くの時間において、より高いトルクリップルの低減効果が得られる。

　〔実施形態５〕
　実施形態５の基本的な構成は実施形態１と同じであるため、実施形態１と相違する部分のみ説明する。
　実施形態５では、第１マイクロコンピュータ21aのPWMキャリア周期（第１の周波数）Ts1と第２マイクロコンピュータ21bのPWMキャリア周期Ts2とが互いに異なる。第１マイクロコンピュータ21aはPWMキャリア周期Ts1で第１インバータ22aを駆動制御し、第２マイクロコンピュータ21bはPWMキャリア周期Ts2で第２インバータ22bを駆動制御する。これにより、両系統の同相間におけるPWMデューティ比信号の位相がずれやすくなるため、第３の状態、第６の状態または第９の状態が発生しやすくなり、トルクリップルの低減効果をより多く得られる。

　〔実施形態６〕
　実施形態６の基本的な構成は実施形態１と同じであるため、実施形態１と相違する部分のみ説明する。
　実施形態６では、第１マイクロコンピュータ21aと第２マイクロコンピュータ21bとがマイコン間通信で同期を取らない。第１マイクロコンピュータ21aは、第１マイクロコンピュータ21aのクロック信号である第１クロック信号に基づき第１インバータ22aを駆動制御し、第２マイクロコンピュータ21bは、第２マイクロコンピュータ21bのクロック信号である第２クロック信号に基づき第２インバータ22bを駆動制御する。第１マイクロコンピュータ21aおよび第２マイクロコンピュータ21b間で同期をとらず、独自に駆動制御を行うことにより、第１インバータ22aと第２インバータ22bの駆動タイミングにずれが生じる。よって、両系統の同相間におけるPWMデューティ比信号の位相がずれやすくなるため、第３の状態、第６の状態または第９の状態が発生しやすくなり、トルクリップルの低減効果をより多く得られる。

　〔他の実施形態〕
　以上、本発明を実施するための実施形態を説明したが、本発明の具体的な構成は実施形態の構成に限定されるものではなく、発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。
　本発明のモータ制御装置は、駆動回路およびステータコイルが冗長構成であればよく、マイクロコンピュータは１つでもよい。
　電流センサを上流側第１直流母線に設けてもよい。

　以上説明した実施形態から把握し得る技術的思想について、以下に記載する。
　モータ制御装置は、その一つの態様において、モータロータと、第１u相、第１v相、および第１w相を含む第１ステータコイルと、第２u相、第２v相、および第２w相を含む第２ステータコイルと、を含む３相ブラシレスモータを制御するモータ制御装置であって、前記モータ制御装置は、第１駆動回路であって、第１インバータを含む第１ブリッジ回路を含み、第１u相デューティ比信号、第１v相デューティ比信号、または第１w相デューティ比信号に基づき、第１インバータを駆動制御し、前記第１ステータコイルに供給される電力を制御する、前記第１駆動回路と、第２駆動回路であって、第２インバータを含む第２ブリッジ回路を含み、第２u相デューティ比信号、第２v相デューティ比信号、または第２w相デューティ比信号に基づき、前記第２インバータを駆動制御し、前記第２ステータコイルに供給される電力を制御する、前記第２駆動回路と、第１電流センサであって、前記第１駆動回路の第１直流母線に流れる第１直流母線電流を検出し、第１検出電流信号として出力する、前記第１電流センサと、第２電流センサであって、前記第２駆動回路の第２直流母線に流れる第２直流母線電流を検出し、第２検出電流信号として出力する、前記第２電流センサと、マイクロコンピュータであって、指令電流生成部と、電流制御部と、PWMデューティ比信号生成部と、第１検出電流補正部と、第２検出電流補正部と、オフセット補正値記憶部と、を含み、前記指令電流生成部は、３相ブラシレスモータを駆動制御するための第１指令信号を生成し、前記電流制御部は、第１電流制御部と、第２電流制御部を含み、前記第１電流制御部は、前記第１指令信号、第１u相検出電流信号、第１v相検出電流信号、および第１w相検出電流信号に基づき、第１の第２指令信号を生成し、前記第２電流制御部は、前記第１指令信号、第２u相検出電流信号、第２v相検出電流信号、および第２w相検出電流信号に基づき、第２の第２指令信号を生成し、前記PWMデューティ比信号生成部は、第１PWMデューティ比信号生成部と、第２PWMデューティ比信号生成部と、を含み、前記第１PWMデューティ比信号生成部は、前記第１の第２指令電流信号に基づき、前記第１u相、第１v相、および第１w相のそれぞれに対するデューティ比の信号である前記第１u相デューティ比信号、前記第１v相デューティ比信号、または前記第１w相デューティ比信号を生成し、前記第２PWMデューティ比信号生成部は、前記第２の第２指令電流信号に基づき、前記第２u相、第２v相、および第２w相のそれぞれに対するデューティ比の信号である前記第２u相デューティ比信号、前記第２v相デューティ比信号、または前記第２w相デューティ比信号を生成し、前記第１検出電流補正部は、最大相オフセット補正値、または最小相オフセット補正値に基づき、第１u相検出電流、第１v相検出電流、または第１w相検出電流を補正することにより、前記第１u相検出電流信号、前記第１v相検出電流信号、または前記第１w相検出電流信号を生成し、前記第１u相検出電流、前記第１v相検出電流、および前記第１w相検出電流のそれぞれは、前記第１検出電流信号に基づき生成され、前記第１u相、前記第１v相、および前記第１w相のそれぞれに流れる電流に対応した電流であり、前記第２検出電流補正部は、前記最大相オフセット補正値または前記最小相オフセット補正値に基づき、第２u相検出電流、第２v相検出電流、または第２w相検出電流を補正することにより、前記第２u相検出電流信号、前記第２v相検出電流信号、または前記第２w相検出電流信号を生成し、前記第２u相検出電流、前記第２v相検出電流、および前記第２w相検出電流のそれぞれは、前記第２検出電流信号に基づき生成され、前記第２u相、前記第２v相、および前記第２w相のそれぞれに流れる電流に対応した電流であり、前記オフセット補正値記憶部は、前記最大相オフセット補正値と、前記最小相オフセット補正値と、を記憶しており、前記第１u相デューティ比信号、前記第１v相デューティ比信号、および前記第１w相デューティ比信号のうち、通電時間の最も長いものを第１最大相デューティ比信号とし、通電時間の最も短いものを第１最小相デューティ比信号とし、前記第１u相、前記第１v相、および前記第１w相のうち、前記第１最大相デューティ比信号が流れているものを第１最大相とし、前記第１最小相デューティ比信号が流れているものを第１最小相とし、前記第１u相検出電流、前記第１v相検出電流、および前記第１w相検出電流のうち、前記第１最大相に対応したものを第１最大相検出電流とし、前記第１最小相に対応したものを第１最小相検出電流とし、前記第２u相デューティ比信号、前記第２v相デューティ比信号、および前記第２w相デューティ比信号のうち、通電時間の最も長いものを第２最大相デューティ比信号とし、通電時間の最も短いものを第２最小相デューティ比信号とし、前記第２u相、前記第２v相、および前記第２w相のうち、前記第２最大相デューティ比信号が流れているものを第２最大相とし、前記第２最小相デューティ比信号が流れているものを第２最小相とし、前記第２u相検出電流、前記第２v相検出電流、および前記第２w相検出電流のうち、前記第２最大相に対応したものを第２最大相検出電流とし、前記第２最小相に対応したものを第２最小相検出電流としたとき、前記最大相オフセット補正値は、前記第１最大相検出電流および前記第２最大相検出電流を補正し、前記最小相オフセット補正値は、前記第１最小相検出電流および前記第２最小相検出電流を補正する、前記マイクロコンピュータと、を有する。

　より好ましい態様では、上記態様において、前記オフセット補正値記憶部は、前記最大相オフセット補正値として、前記第１u相が前記第１最大相のときに用いる第１u相用最大相オフセット補正値、前記第１v相が前記第１最大相のときに用いる第１v相用最大相オフセット補正値、前記第１w相が前記第１最大相のときに用いる第１w相用最大相オフセット補正値、前記第２u相が前記第２最大相のときに用いる第２u相用最大相オフセット補正値、前記第２v相が前記第２最大相のときに用いる第２v相用最大相オフセット補正値、および前記第２w相が前記第２最大相のときに用いる第２w相用最大相オフセット補正値を記憶しており、前記最小相オフセット補正値として、前記第１u相が前記第１最小相のときに用いる第１u相用最小相オフセット補正値、前記第１v相が前記第１最小相のときに用いる第１v相用最小相オフセット補正値、前記第１w相が前記第１最小相のときに用いる第１w相用最小相オフセット補正値、前記第２u相が前記第２最小相のときに用いる第２u相用最小相オフセット補正値、前記第２v相が前記第２最小相のときに用いる第２v相用最小相オフセット補正値、および前記第２w相が前記第２最小相のときに用いる第２w相用最小相オフセット補正値を記憶している。
　別の好ましい態様では、上記態様のいずれかにおいて、前記第１u相用最大相オフセット補正値、前記第２u相用最大相オフセット補正値、前記第１u相用最小相オフセット補正値、および前記第２u相用最小相オフセット補正値は、前記第１u相デューティ比信号がロー状態からハイ状態に切り替わるタイミングと前記第２u相デューティ比信号がロー状態からハイ状態に切り替わるタイミングとが一致する第１の状態ではなく、かつ半周期ずれとなる第２の状態でもない第３の状態において前記３相ブラシレスモータの振動が低減するように設定されたものであり、前記第１v相用最大相オフセット補正値、前記第２v相用最大相オフセット補正値、前記第１v相用最小相オフセット補正値、および前記第２v相用最小相オフセット補正値は、前記第１v相デューティ比信号がロー状態からハイ状態に切り替わるタイミングと前記第２v相デューティ比信号がロー状態からハイ状態に切り替わるタイミングとが一致する第４の状態ではなく、かつ半周期ずれとなる第５の状態でもない第６の状態において前記３相ブラシレスモータの振動が低減するように設定されたものであり、前記第１w相用最大相オフセット補正値、前記第２w相用最大相オフセット補正値、前記第１w相用最小相オフセット補正値、および前記第２w相用最小相オフセット補正値は、前記第１w相デューティ比信号がロー状態からハイ状態に切り替わるタイミングと前記第２w相デューティ比信号がロー状態からハイ状態に切り替わるタイミングとが一致する第７の状態ではなく、かつ半周期ずれとなる第８の状態でもない第９の状態において前記３相ブラシレスモータの振動が低減するように設定されたものである。

　さらに別の好ましい態様では、上記態様のいずれかにおいて、前記マイクロコンピュータは、第１マイクロコンピュータと、第２マイクロコンピュータと、を含み、前記指令電流生成部は、第１指令電流生成部と、第２指令電流生成部と、を含み、前記オフセット補正値記憶部は、第１オフセット補正値記憶部と、第２オフセット補正値記憶部と、を含み、前記第１マイクロコンピュータは、前記第１指令電流生成部、前記第１電流制御部、前記第１PWMデューティ比信号生成部、前記第１検出電流補正部、前記第１オフセット補正値記憶部、第１マイコン間通信部、および第１オフセット補正値選択部を備え、前記第２マイクロコンピュータは、前記第２指令電流生成部、前記第２電流制御部、前記第２PWMデューティ比信号生成部、前記第２検出電流補正部、前記第２オフセット補正値記憶部、第２マイコン間通信部、および第２オフセット補正値選択部を備え、前記第１マイコン間通信部は、前記第２マイコン間通信部から送信される前記第２マイクロコンピュータの情報を入手し、前記第２マイコン間通信部は、前記第１マイコン間通信部から送信される前記第１マイクロコンピュータの情報を入手し、前記第１オフセット補正値選択部は、前記第２マイクロコンピュータの情報に基づき、前記第１駆動回路と前記第２駆動回路との駆動状態が、前記第３の状態、前記第６の状態、または前記第９の状態であるとき、前記最大相オフセット補正値として、前記第１u相用最大相オフセット補正値、前記第１v相用最大相オフセット補正値、または前記第１w相用最大相オフセット補正値を選択し、前記最小相オフセット補正値として、前記第１u相用最小相オフセット補正値、前記第１v相用最小相オフセット補正値、または前記第１w相用最小相オフセット補正値を選択し、前記第２オフセット補正値選択部は、前記第１マイクロコンピュータの情報に基づき、前記第１駆動回路と前記第２駆動回路との駆動状態が、前記第３の状態、前記第６の状態、または前記第９の状態であるとき、前記最大相オフセット補正値として、前記第２u相用最大相オフセット補正値、前記第２v相用最大相オフセット補正値、または前記第２w相用最大相オフセット補正値を選択し、前記最小相オフセット補正値として、前記第２u相用最小相オフセット補正値、前記第２v相用最小相オフセット補正値、または前記第２w相用最小相オフセット補正値を選択する。

　さらに別の好ましい態様では、上記態様のいずれかにおいて、前記第１オフセット補正値記憶部は、前記第１駆動回路と前記第２駆動回路との駆動状態が、前記第１の状態、前記第４の状態、または前記第７の状態であるとき、前記最大相オフセット補正値として、前記第１最大相検出電流を補正する第１のタイミング一致時用最大相オフセット補正値を記憶し、前記第２の状態、前記第５の状態、または前記第８の状態であるとき、前記最大相オフセット補正値として、前記第１最大相検出電流を補正する第１の半周期ずれ用最大相オフセット補正値を記憶し、前記第１駆動回路と前記第２駆動回路との駆動状態が、前記第１の状態、前記第４の状態、または前記第７の状態であるとき、前記最小相オフセット補正値として、前記第１最小相検出電流を補正する第１のタイミング一致時用最小相オフセット補正値を記憶し、前記第２の状態、前記第５の状態、または前記第８の状態であるとき、前記最小相オフセット補正値として、前記第１最小相検出電流を補正する第１の半周期ずれ用最小相オフセット補正値を記憶し、前記第２オフセット補正値記憶部は、前記第１駆動回路と前記第２駆動回路との駆動状態が、前記第１の状態、前記第４の状態、または前記第７の状態であるとき、前記最大相オフセット補正値として、前記第２最大相検出電流を補正する第２のタイミング一致時用最大相オフセット補正値を記憶し、前記第２の状態、前記第５の状態、または前記第８の状態であるとき、前記最大相オフセット補正値として、前記第２最大相検出電流を補正する第２の半周期ずれ用最大相オフセット補正値を記憶し、前記第１駆動回路と前記第２駆動回路との駆動状態が、前記第１の状態、前記第４の状態、または前記第７の状態であるとき、前記最小相オフセット補正値として、前記第２最小相検出電流を補正する第２のタイミング一致時用最小相オフセット補正値を記憶し、前記第２の状態、前記第５の状態、または前記第８の状態であるとき、前記最小相オフセット補正値として、前記第２最小相検出電流を補正する第２の半周期ずれ用最小相オフセット補正値を記憶し、前記第１オフセット補正値選択部は、前記第２マイクロコンピュータの情報に基づき、前記第１駆動回路と前記第２駆動回路との駆動状態が、前記第１の状態、前記第４の状態、または前記第７の状態であるとき、前記最大相オフセット補正値として、前記第１のタイミング一致時用最大相オフセット補正値を選択し、前記最小相オフセット補正値として、前記第１のタイミング一致時用最小相オフセット補正値を選択し、前記第２の状態、前記第５の状態、または前記第８の状態であるとき、前記最大相オフセット補正値として、前記第１の半周期ずれ用最大相オフセット補正値を選択し、前記最小相オフセット補正値として、前記第１の半周期ずれ用最小相オフセット補正値を選択し、前記第２オフセット補正値選択部は、前記第１マイクロコンピュータの情報に基づき、前記第１駆動回路と前記第２駆動回路との駆動状態が、前記第１の状態、前記第４の状態、または前記第７の状態であるとき、前記最大相オフセット補正値として、前記第２のタイミング一致時用最大相オフセット補正値を選択し、前記最小相オフセット補正値として、前記第２のタイミング一致時用最小相オフセット補正値を選択し、前記第２の状態、前記第５の状態、または前記第８の状態であるとき、前記最大相オフセット補正値として、前記第２の半周期ずれ用最大相オフセット補正値を選択し、前記最小相オフセット補正値として、前記第２の半周期ずれ用最小相オフセット補正値を選択する。

　さらに別の好ましい態様では、上記態様のいずれかにおいて、前記マイクロコンピュータは、第１マイクロコンピュータと、第２マイクロコンピュータと、を含み、前記指令電流生成部は、第１指令電流生成部と、第２指令電流生成部と、を含み、前記オフセット補正値記憶部は、第１オフセット補正値記憶部と、第２オフセット補正値記憶部と、を含み、前記第１マイクロコンピュータは、前記第１指令電流生成部、前記第１電流制御部、前記第１PWMデューティ比信号生成部、前記第１検出電流補正部、前記第１オフセット補正値記憶部、および第１マイコン間通信部を備え、前記第２マイクロコンピュータは、前記第２指令電流生成部、前記第２電流制御部、前記第２PWMデューティ比信号生成部、前記第２検出電流補正部、前記第２オフセット補正値記憶部、および第２マイコン間通信部を備え、前記第１マイコン間通信部は、前記第２マイコン間通信部から送信される前記第２マイクロコンピュータの情報を入手し、前記第２マイコン間通信部は、前記第１マイコン間通信部から送信される前記第１マイクロコンピュータの情報を入手し、前記第１指令電流生成部は、前記第２マイクロコンピュータの情報に基づき、前記第３の状態、前記第６の状態、または前記第９の状態を維持するように前記第１指令信号を生成し、前記第２指令電流生成部は、前記第１マイクロコンピュータの情報に基づき、前記第３の状態、前記第６の状態、または前記第９の状態を維持するように前記第１指令信号を生成する。

　さらに別の好ましい態様では、上記態様のいずれかにおいて、前記マイクロコンピュータは、第１の周波数で前記第１駆動回路を駆動制御し、かつ前記第１の周波数とは異なる第２の周波数で前記第２駆動回路を駆動制御する。
　さらに別の好ましい態様では、上記態様のいずれかにおいて、前記マイクロコンピュータは、第１マイクロコンピュータと、第２マイクロコンピュータと、を含み、前記指令電流生成部は、第１指令電流生成部と、第２指令電流生成部と、を含み、前記オフセット補正値記憶部は、第１オフセット補正値記憶部と、第２オフセット補正値記憶部と、を含み、前記第１マイクロコンピュータは、前記第１指令電流生成部、前記第１電流制御部、前記第１PWMデューティ比信号生成部、前記第１検出電流補正部、および前記第１オフセット補正値記憶部を備え、前記第２マイクロコンピュータは、前記第２指令電流生成部、前記第２電流制御部、前記第２PWMデューティ比信号生成部、前記第２検出電流補正部、および前記第２オフセット補正値記憶部を備え、前記第１マイクロコンピュータは、前記第１マイクロコンピュータのクロック信号である第１クロック信号に基づき前記第１駆動回路を駆動制御し、前記第２マイクロコンピュータは、前記第２マイクロコンピュータのクロック信号である第２クロック信号に基づき前記第２駆動回路を駆動制御する。

　さらに別の好ましい態様では、上記態様のいずれかにおいて、前記マイクロコンピュータは、第１マイクロコンピュータと、第２マイクロコンピュータと、を含み、前記指令電流生成部は、第１指令電流生成部と、第２指令電流生成部と、を含み、前記オフセット補正値記憶部は、第１オフセット補正値記憶部と、第２オフセット補正値記憶部と、を含み、前記第１マイクロコンピュータは、前記第１指令電流生成部、前記第１電流制御部、前記第１PWMデューティ比信号生成部、前記第１検出電流補正部、および前記第１オフセット補正値記憶部を備え、前記第２マイクロコンピュータは、前記第２指令電流生成部、前記第２電流制御部、前記第２PWMデューティ比信号生成部、前記第２検出電流補正部、および前記第２オフセット補正値記憶部を備え、前記第１オフセット補正値記憶部は、前記最大相オフセット補正値として、第１の最大相オフセット補正値を記憶し、前記最小相オフセット補正値として、第１の最小相オフセット補正値を記憶し、前記第２オフセット補正値記憶部は、前記最大相オフセット補正値として、第２の最大相オフセット補正値を記憶し、前記最小相オフセット補正値として、第２の最小相オフセット補正値を記憶している。
　さらに別の好ましい態様では、上記態様のいずれかにおいて、前記第１検出電流補正部は、前記第２駆動回路の停止状態においても、前記最大相オフセット補正値または前記最小相オフセット補正値に基づき、第１u相検出電流、第１v相検出電流、または第１w相検出電流を補正することにより、前記第１u相検出電流信号、前記第１v相検出電流信号、または前記第１w相検出電流信号を生成し、前記第２検出電流補正部は、前記第１駆動回路の停止状態においても、前記最大相オフセット補正値または前記最小相オフセット補正値に基づき、第２u相検出電流、第２v相検出電流、または第２w相検出電流を補正することにより、前記第２u相検出電流信号、前記第２v相検出電流信号、または前記第２w相検出電流信号を生成する。

　なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

　本願は、２０１９年１月２２日付出願の日本国特許出願第２０１９－００８２８７号に基づく優先権を主張する。２０１９年１月２２日付出願の日本国特許出願第２０１９－００８２８７号の明細書、特許請求の範囲、図面、および要約書を含む全開示内容は、参照により本願に全体として組み込まれる。

11　３相ブラシレスモータ21a　第１マイクロコンピュータ21b　第２マイクロコンピュータ22a　第１インバータ（第１駆動回路）22b　第２インバータ（第２駆動回路）23a　第１ステータコイル23b　第２ステータコイル24　モータロータ34a　第１電流センサ34b　第２電流センサ38a　下流側第１直流母線（第１直流母線）38b　下流側第２直流母線（第２直流母線）48a　第１電流制御部48b　第２電流制御部51a　第１PWMDuty比演算部（第１PWMデューティ比信号生成部）51b　第２PWMDuty比演算部（第２PWMデューティ比信号生成部）54a　第１指令電流生成部54b　第１指令電流生成部55a　第１電流リップル補正部（第１検出電流補正部）55b　第２電流リップル補正部（第２検出電流補正部）56a　第１オフセット補正値選択部56b　第２オフセット補正値選択部57a　第１最大相補正テーブル（第１オフセット補正値記憶部）57b　第２最大相補正テーブル（第２オフセット補正値記憶部）58a　第１最小相補正テーブル（第１オフセット補正値記憶部）58b　第２最小相補正テーブル（第２オフセット補正値記憶部）59a　第１同期信号出力部（第１マイコン間通信部）59b　第２同期信号出力部（第２マイコン間通信部）60a　第１同期信号比較部（第１マイコン間通信部）60b　第２同期信号比較部（第２マイコン間通信部）

Claims

　モータロータと、第１u相、第１v相、および第１w相を含む第１ステータコイルと、第２u相、第２v相、および第２w相を含む第２ステータコイルと、を含む３相ブラシレスモータを制御するモータ制御装置であって、前記モータ制御装置は、
　第１駆動回路であって、第１インバータを含む第１ブリッジ回路を含み、第１u相デューティ比信号、第１v相デューティ比信号、または第１w相デューティ比信号に基づき、第１インバータを駆動制御し、前記第１ステータコイルに供給される電力を制御する、前記第１駆動回路と、
　第２駆動回路であって、第２インバータを含む第２ブリッジ回路を含み、第２u相デューティ比信号、第２v相デューティ比信号、または第２w相デューティ比信号に基づき、前記第２インバータを駆動制御し、前記第２ステータコイルに供給される電力を制御する、前記第２駆動回路と、
　第１電流センサであって、前記第１駆動回路の第１直流母線に流れる第１直流母線電流を検出し、第１検出電流信号として出力する、前記第１電流センサと、
　第２電流センサであって、前記第２駆動回路の第２直流母線に流れる第２直流母線電流を検出し、第２検出電流信号として出力する、前記第２電流センサと、
　マイクロコンピュータであって、指令電流生成部と、電流制御部と、PWMデューティ比信号生成部と、第１検出電流補正部と、第２検出電流補正部と、オフセット補正値記憶部と、を含み、
　前記指令電流生成部は、前記３相ブラシレスモータを駆動制御するための第１指令信号を生成し、
　前記電流制御部は、第１電流制御部と、第２電流制御部と、を含み、
　前記第１電流制御部は、前記第１指令信号、第１u相検出電流信号、第１v相検出電流信号、および第１w相検出電流信号に基づき、第１の第２指令信号を生成し、
　前記第２電流制御部は、前記第１指令信号、第２u相検出電流信号、第２v相検出電流信号、および第２w相検出電流信号に基づき、第２の第２指令信号を生成し、
　前記PWMデューティ比信号生成部は、第１PWMデューティ比信号生成部と、第２PWMデューティ比信号生成部と、を含み、
　前記第１PWMデューティ比信号生成部は、前記第１の第２指令電流信号に基づき、前記第１u相、第１v相、および第１w相のそれぞれに対するデューティ比の信号である前記第１u相デューティ比信号、前記第１v相デューティ比信号、または前記第１w相デューティ比信号を生成し、
　前記第２PWMデューティ比信号生成部は、前記第２の第２指令電流信号に基づき、前記第２u相、第２v相、および第２w相のそれぞれに対するデューティ比の信号である前記第２u相デューティ比信号、前記第２v相デューティ比信号、または前記第２w相デューティ比信号を生成し、
　前記第１検出電流補正部は、最大相オフセット補正値または最小相オフセット補正値に基づき、第１u相検出電流、第１v相検出電流、または第１w相検出電流を補正することにより、前記第１u相検出電流信号、前記第１v相検出電流信号、または前記第１w相検出電流信号を生成し、
　前記第１u相検出電流、前記第１v相検出電流、および前記第１w相検出電流のそれぞれは、前記第１検出電流信号に基づき生成され、前記第１u相、前記第１v相、および前記第１w相のそれぞれに流れる電流に対応した電流であり、
　前記第２検出電流補正部は、前記最大相オフセット補正値または前記最小相オフセット補正値に基づき、第２u相検出電流、第２v相検出電流、または第２w相検出電流を補正することにより、前記第２u相検出電流信号、前記第２v相検出電流信号、または前記第２w相検出電流信号を生成し、
　前記第２u相検出電流、前記第２v相検出電流、および前記第２w相検出電流のそれぞれは、前記第２検出電流信号に基づき生成され、前記第２u相、前記第２v相、および前記第２w相のそれぞれに流れる電流に対応した電流であり、
　前記オフセット補正値記憶部は、前記最大相オフセット補正値と、前記最小相オフセット補正値と、を記憶しており、
　前記第１u相デューティ比信号、前記第１v相デューティ比信号、および前記第１w相デューティ比信号のうち、通電時間の最も長いものを第１最大相デューティ比信号とし、通電時間の最も短いものを第１最小相デューティ比信号とし、前記第１u相、前記第１v相、および前記第１w相のうち、前記第１最大相デューティ比信号が流れているものを第１最大相とし、前記第１最小相デューティ比信号が流れているものを第１最小相とし、
　前記第１u相検出電流、前記第１v相検出電流、および前記第１w相検出電流のうち、前記第１最大相に対応したものを第１最大相検出電流とし、前記第１最小相に対応したものを第１最小相検出電流とし、
　前記第２u相デューティ比信号、前記第２v相デューティ比信号、および前記第２w相デューティ比信号のうち、通電時間の最も長いものを第２最大相デューティ比信号とし、通電時間の最も短いものを第２最小相デューティ比信号とし、前記第２u相、前記第２v相、および前記第２w相のうち、前記第２最大相デューティ比信号が流れているものを第２最大相とし、前記第２最小相デューティ比信号が流れているものを第２最小相とし、
　前記第２u相検出電流、前記第２v相検出電流、および前記第２w相検出電流のうち、前記第２最大相に対応したものを第２最大相検出電流とし、前記第２最小相に対応したものを第２最小相検出電流としたとき、
　前記最大相オフセット補正値は、前記第１最大相検出電流および前記第２最大相検出電流を補正し、
　前記最小相オフセット補正値は、前記第１最小相検出電流および前記第２最小相検出電流を補正する、前記マイクロコンピュータと、
　を有するモータ制御装置。
　請求項１に記載のモータ制御装置であって、
　前記オフセット補正値記憶部は、
　前記最大相オフセット補正値として、前記第１u相が前記第１最大相のときに用いる第１u相用最大相オフセット補正値、前記第１v相が前記第１最大相のときに用いる第１v相用最大相オフセット補正値、前記第１w相が前記第１最大相のときに用いる第１w相用最大相オフセット補正値、前記第２u相が前記第２最大相のときに用いる第２u相用最大相オフセット補正値、前記第２v相が前記第２最大相のときに用いる第２v相用最大相オフセット補正値、および前記第２w相が前記第２最大相のときに用いる第２w相用最大相オフセット補正値を記憶しており、
　前記最小相オフセット補正値として、前記第１u相が前記第１最小相のときに用いる第１u相用最小相オフセット補正値、前記第１v相が前記第１最小相のときに用いる第１v相用最小相オフセット補正値、前記第１w相が前記第１最小相のときに用いる第１w相用最小相オフセット補正値、前記第２u相が前記第２最小相のときに用いる第２u相用最小相オフセット補正値、前記第２v相が前記第２最小相のときに用いる第２v相用最小相オフセット補正値、および前記第２w相が前記第２最小相のときに用いる第２w相用最小相オフセット補正値を記憶しているモータ制御装置。
　請求項２に記載のモータ制御装置であって、
　前記第１u相用最大相オフセット補正値、前記第２u相用最大相オフセット補正値、前記第１u相用最小相オフセット補正値、および前記第２u相用最小相オフセット補正値は、前記第１u相デューティ比信号がロー状態からハイ状態に切り替わるタイミングと前記第２u相デューティ比信号がロー状態からハイ状態に切り替わるタイミングとが一致する第１の状態ではなく、かつ半周期ずれとなる第２の状態でもない第３の状態において前記３相ブラシレスモータの振動が低減するように設定されたものであり、
　前記第１v相用最大相オフセット補正値、前記第２v相用最大相オフセット補正値、前記第１v相用最小相オフセット補正値、および前記第２v相用最小相オフセット補正値は、前記第１v相デューティ比信号がロー状態からハイ状態に切り替わるタイミングと前記第２v相デューティ比信号がロー状態からハイ状態に切り替わるタイミングとが一致する第４の状態ではなく、かつ半周期ずれとなる第５の状態でもない第６の状態において前記３相ブラシレスモータの振動が低減するように設定されたものであり、
　前記第１w相用最大相オフセット補正値、前記第２w相用最大相オフセット補正値、前記第１w相用最小相オフセット補正値、および前記第２w相用最小相オフセット補正値は、前記第１w相デューティ比信号がロー状態からハイ状態に切り替わるタイミングと前記第２w相デューティ比信号がロー状態からハイ状態に切り替わるタイミングとが一致する第７の状態ではなく、かつ半周期ずれとなる第８の状態でもない第９の状態において前記３相ブラシレスモータの振動が低減するように設定されたものであるモータ制御装置。
　請求項３に記載のモータ制御装置であって、
　前記マイクロコンピュータは、第１マイクロコンピュータと、第２マイクロコンピュータと、を含み、
　前記指令電流生成部は、第１指令電流生成部と、第２指令電流生成部と、を含み、
　前記オフセット補正値記憶部は、第１オフセット補正値記憶部と、第２オフセット補正値記憶部と、を含み、
　前記第１マイクロコンピュータは、前記第１指令電流生成部、前記第１電流制御部、前記第１PWMデューティ比信号生成部、前記第１検出電流補正部、前記第１オフセット補正値記憶部、第１マイコン間通信部、および第１オフセット補正値選択部を備え、
　前記第２マイクロコンピュータは、前記第２指令電流生成部、前記第２電流制御部、前記第２PWMデューティ比信号生成部、前記第２検出電流補正部、前記第２オフセット補正値記憶部、第２マイコン間通信部、および第２オフセット補正値選択部を備え、
　前記第１マイコン間通信部は、前記第２マイコン間通信部から送信される前記第２マイクロコンピュータの情報を入手し、
　前記第２マイコン間通信部は、前記第１マイコン間通信部から送信される前記第１マイクロコンピュータの情報を入手し、
　前記第１オフセット補正値選択部は、前記第２マイクロコンピュータの情報に基づき、前記第１駆動回路と前記第２駆動回路との駆動状態が、前記第３の状態、前記第６の状態、または前記第９の状態であるとき、前記最大相オフセット補正値として、前記第１u相用最大相オフセット補正値、前記第１v相用最大相オフセット補正値、または前記第１w相用最大相オフセット補正値を選択し、前記最小相オフセット補正値として、前記第１u相用最小相オフセット補正値、前記第１v相用最小相オフセット補正値、または前記第１w相用最小相オフセット補正値を選択し、
　前記第２オフセット補正値選択部は、前記第１マイクロコンピュータの情報に基づき、前記第１駆動回路と前記第２駆動回路との駆動状態が、前記第３の状態、前記第６の状態、または前記第９の状態であるとき、前記最大相オフセット補正値として、前記第２u相用最大相オフセット補正値、前記第２v相用最大相オフセット補正値、または前記第２w相用最大相オフセット補正値を選択し、前記最小相オフセット補正値として、前記第２u相用最小相オフセット補正値、前記第２v相用最小相オフセット補正値、または前記第２w相用最小相オフセット補正値を選択するモータ制御装置。
　請求項４に記載のモータ制御装置であって、
　前記第１オフセット補正値記憶部は、前記第１駆動回路と前記第２駆動回路との駆動状態が、前記第１の状態、前記第４の状態、または前記第７の状態であるとき、前記最大相オフセット補正値として、前記第１最大相検出電流を補正する第１のタイミング一致時用最大相オフセット補正値を記憶し、前記第２の状態、前記第５の状態、または前記第８の状態であるとき、前記最大相オフセット補正値として、前記第１最大相検出電流を補正する第１の半周期ずれ用最大相オフセット補正値を記憶し、前記第１駆動回路と前記第２駆動回路との駆動状態が、前記第１の状態、前記第４の状態、または前記第７の状態であるとき、前記最小相オフセット補正値として、前記第１最小相検出電流を補正する第１のタイミング一致時用最小相オフセット補正値を記憶し、前記第２の状態、前記第５の状態、または前記第８の状態であるとき、前記最小相オフセット補正値として、前記第１最小相検出電流を補正する第１の半周期ずれ用最小相オフセット補正値を記憶し、
　前記第２オフセット補正値記憶部は、前記第１駆動回路と前記第２駆動回路との駆動状態が、前記第１の状態、前記第４の状態、または前記第７の状態であるとき、前記最大相オフセット補正値として、前記第２最大相検出電流を補正する第２のタイミング一致時用最大相オフセット補正値を記憶し、前記第２の状態、前記第５の状態、または前記第８の状態であるとき、前記最大相オフセット補正値として、前記第２最大相検出電流を補正する第２の半周期ずれ用最大相オフセット補正値を記憶し、前記第１駆動回路と前記第２駆動回路との駆動状態が、前記第１の状態、前記第４の状態、または前記第７の状態であるとき、前記最小相オフセット補正値として、前記第２最小相検出電流を補正する第２のタイミング一致時用最小相オフセット補正値を記憶し、前記第２の状態、前記第５の状態、または前記第８の状態であるとき、前記最小相オフセット補正値として、前記第２最小相検出電流を補正する第２の半周期ずれ用最小相オフセット補正値を記憶し、
　前記第１オフセット補正値選択部は、前記第２マイクロコンピュータの情報に基づき、前記第１駆動回路と前記第２駆動回路との駆動状態が、前記第１の状態、前記第４の状態、または前記第７の状態であるとき、前記最大相オフセット補正値として、前記第１のタイミング一致時用最大相オフセット補正値を選択し、前記最小相オフセット補正値として、前記第１のタイミング一致時用最小相オフセット補正値を選択し、前記第２の状態、前記第５の状態、または前記第８の状態であるとき、前記最大相オフセット補正値として、前記第１の半周期ずれ用最大相オフセット補正値を選択し、前記最小相オフセット補正値として、前記第１の半周期ずれ用最小相オフセット補正値を選択し、
　前記第２オフセット補正値選択部は、前記第１マイクロコンピュータの情報に基づき、前記第１駆動回路と前記第２駆動回路との駆動状態が、前記第１の状態、前記第４の状態、または前記第７の状態であるとき、前記最大相オフセット補正値として、前記第２のタイミング一致時用最大相オフセット補正値を選択し、前記最小相オフセット補正値として、前記第２のタイミング一致時用最小相オフセット補正値を選択し、前記第２の状態、前記第５の状態、または前記第８の状態であるとき、前記最大相オフセット補正値として、前記第２の半周期ずれ用最大相オフセット補正値を選択し、前記最小相オフセット補正値として、前記第２の半周期ずれ用最小相オフセット補正値を選択するモータ制御装置。
　請求項３に記載のモータ制御装置であって、
　前記マイクロコンピュータは、第１マイクロコンピュータと、第２マイクロコンピュータと、を含み、
　前記指令電流生成部は、第１指令電流生成部と、第２指令電流生成部と、を含み、
　前記オフセット補正値記憶部は、第１オフセット補正値記憶部と、第２オフセット補正値記憶部と、を含み、
　前記第１マイクロコンピュータは、前記第１指令電流生成部、前記第１電流制御部、前記第１PWMデューティ比信号生成部、前記第１検出電流補正部、前記第１オフセット補正値記憶部、および第１マイコン間通信部を備え、
　前記第２マイクロコンピュータは、前記第２指令電流生成部、前記第２電流制御部、前記第２PWMデューティ比信号生成部、前記第２検出電流補正部、前記第２オフセット補正値記憶部、および第２マイコン間通信部を備え、
　前記第１マイコン間通信部は、前記第２マイコン間通信部から送信される前記第２マイクロコンピュータの情報を入手し、
　前記第２マイコン間通信部は、前記第１マイコン間通信部から送信される前記第１マイクロコンピュータの情報を入手し、
　前記第１指令電流生成部は、前記第２マイクロコンピュータの情報に基づき、前記第３の状態、前記第６の状態、または前記第９の状態を維持するように前記第１指令信号を生成し、
　前記第２指令電流生成部は、前記第１マイクロコンピュータの情報に基づき、前記第３の状態、前記第６の状態、または前記第９の状態を維持するように前記第１指令信号を生成するモータ制御装置。
　請求項３に記載のモータ制御装置であって、
　前記マイクロコンピュータは、第１の周波数で前記第１駆動回路を駆動制御し、かつ前記第１の周波数とは異なる第２の周波数で前記第２駆動回路を駆動制御するモータ制御装置。
　請求項１に記載のモータ制御装置であって、
　前記マイクロコンピュータは、第１マイクロコンピュータと、第２マイクロコンピュータと、を含み、
　前記指令電流生成部は、第１指令電流生成部と、第２指令電流生成部と、を含み、
　前記オフセット補正値記憶部は、第１オフセット補正値記憶部と、第２オフセット補正値記憶部と、を含み、
　前記第１マイクロコンピュータは、前記第１指令電流生成部、前記第１電流制御部、前記第１PWMデューティ比信号生成部、前記第１検出電流補正部、および前記第１オフセット補正値記憶部を備え、
　前記第２マイクロコンピュータは、前記第２指令電流生成部、前記第２電流制御部、前記第２PWMデューティ比信号生成部、前記第２検出電流補正部、および前記第２オフセット補正値記憶部を備え、
　前記第１マイクロコンピュータは、前記第１マイクロコンピュータのクロック信号である第１クロック信号に基づき前記第１駆動回路を駆動制御し、
　前記第２マイクロコンピュータは、前記第２マイクロコンピュータのクロック信号である第２クロック信号に基づき前記第２駆動回路を駆動制御するモータ制御装置。
　請求項１に記載のモータ制御装置であって、
　前記マイクロコンピュータは、第１マイクロコンピュータと、第２マイクロコンピュータと、を含み、
　前記指令電流生成部は、第１指令電流生成部と、第２指令電流生成部と、を含み、
　前記オフセット補正値記憶部は、第１オフセット補正値記憶部と、第２オフセット補正値記憶部と、を含み、
　前記第１マイクロコンピュータは、前記第１指令電流生成部、前記第１電流制御部、前記第１PWMデューティ比信号生成部、前記第１検出電流補正部、および前記第１オフセット補正値記憶部を備え、
　前記第２マイクロコンピュータは、前記第２指令電流生成部、前記第２電流制御部、前記第２PWMデューティ比信号生成部、前記第２検出電流補正部、および前記第２オフセット補正値記憶部を備え、
　前記第１オフセット補正値記憶部は、前記最大相オフセット補正値として、第１の最大相オフセット補正値を記憶し、前記最小相オフセット補正値として、第１の最小相オフセット補正値を記憶し、
　前記第２オフセット補正値記憶部は、前記最大相オフセット補正値として、第２の最大相オフセット補正値を記憶し、前記最小相オフセット補正値として、第２の最小相オフセット補正値を記憶しているモータ制御装置。
　請求項１に記載のモータ制御装置であって、
　前記第１検出電流補正部は、前記第２駆動回路の停止状態においても、前記最大相オフセット補正値または前記最小相オフセット補正値に基づき、第１u相検出電流、第１v相検出電流、または第１w相検出電流を補正することにより、前記第１u相検出電流信号、前記第１v相検出電流信号、または前記第１w相検出電流信号を生成し、
　前記第２検出電流補正部は、前記第１駆動回路の停止状態においても、前記最大相オフセット補正値または前記最小相オフセット補正値に基づき、第２u相検出電流、第２v相検出電流、または第２w相検出電流を補正することにより、前記第２u相検出電流信号、前記第２v相検出電流信号、または前記第２w相検出電流信号を生成するモータ制御装置。