WO2020134243A1 - 一种量子阱结构的制备方法和量子阱结构 - Google Patents

一种量子阱结构的制备方法和量子阱结构 Download PDF

Info

Publication number
WO2020134243A1
WO2020134243A1 PCT/CN2019/107881 CN2019107881W WO2020134243A1 WO 2020134243 A1 WO2020134243 A1 WO 2020134243A1 CN 2019107881 W CN2019107881 W CN 2019107881W WO 2020134243 A1 WO2020134243 A1 WO 2020134243A1
Authority
WO
WIPO (PCT)
Prior art keywords
barrier layer
precursor
quantum
quantum dot
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2019/107881
Other languages
English (en)
French (fr)
Inventor
叶炜浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Technology Group Co Ltd
Original Assignee
TCL Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Technology Group Co Ltd filed Critical TCL Technology Group Co Ltd
Publication of WO2020134243A1 publication Critical patent/WO2020134243A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/012—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group II-IV materials
    • H10H20/0125—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group II-IV materials with a substrate not being Group II-VI materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/347—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIBVI compounds, e.g. ZnCdSe- laser
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/823—Materials of the light-emitting regions comprising only Group II-VI materials, e.g. ZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP

Definitions

  • the present application relates to the technical field of luminescent material preparation, and in particular to a method for preparing a quantum well structure and a quantum well structure.
  • a quantum well device refers to an optoelectronic device that uses a semiconductor material as an active region, and is a periodic structure composed of two types of semiconductor materials (including barriers and potential wells) grown alternately.
  • the characteristic of this type of device is that the quantum well active region has a quasi-two-dimensional characteristic and quantum size effect.
  • the state density of two-dimensional electron holes is distributed stepwise.
  • the quantum size effect makes the energy level of electron holes no longer continuous, but The first sub-level of quantization is concentrated, the half-width is narrowed, and the degeneration of light and heavy holes in the valence band is released, and the absorption between the valence bands is reduced.
  • the width of the quantum well barrier is large, so that the electron wave functions in two adjacent potential wells do not overlap with each other, then the quantum wells formed in this way will be independent of each other, which is a multiple quantum well.
  • the optical properties of multiple quantum wells are the same as those of single quantum wells, while the intensity is a linear superposition of single quantum wells. Therefore, the advantages of quantum well devices enable it to be continuously applied to various new fields.
  • the potential well of a quantum well device may exhibit various structural forms, such as a well layer structure, a quantum wire, and a quantum dot.
  • the well layer structure is a layered structure, which is layered with a layered barrier, and the freedom of electrons in one direction is limited, while it can move freely or quasi-freely in the other two dimensions.
  • Quantum wires are distributed linearly in the barrier material, and their electrons can only move freely in one dimension, while the other two dimensions are restricted.
  • Quantum dots are distributed in the form of dots in the barrier material, and the movement of their electrons in three dimensions is restricted.
  • the wavelength of the light emitted by the quantum dot will change with the change of its size, and the color of the light emitted by the quantum dot can be controlled by adjusting the size of the quantum dot.
  • the technique of growing quantum dots in the barrier has become the research focus of those skilled in the art.
  • the preparation of quantum dots is mainly carried out by adding modulation electrodes on a two-dimensional electron gas system, molecular beam epitaxy for self-organization growth, and preparation by colloidal chemical methods.
  • MBE Molecular beam epitaxy
  • the atomic beam bombards the surface of the epitaxial film, the substrate heated to the set temperature provides enough thermal energy for these atoms, so that they diffuse and migrate on the surface, and finally reach the corresponding grid point.
  • the MBE method is used to prepare semiconductor quantum dots, which has the advantages of controllable size, easy operation, less pollution, and atomic level flatness at the interface.
  • One of the purposes of the embodiments of the present application is to provide a method for preparing a quantum well structure and a quantum well structure, aiming to solve the problem of low overall quantum efficiency of existing quantum wells.
  • a method for preparing a quantum well structure including:
  • quantum dot anion precursor and the quantum dot cation precursor are successively injected, and deposited on the surface of the barrier layer to prepare a semiconductor quantum dot;
  • the doped metal atom lacks electrons, and the absolute value of the difference between the radius of the doped metal and the radius of the barrier layer cation is 0.1 to 0.3 angstroms.
  • a quantum well structure including: a barrier layer and a semiconductor quantum dot; [0015] The semiconductor quantum dots are multiple and are evenly arranged on the barrier layer;
  • the barrier layer is a semiconductor material containing a doped metal, the doped metal atoms lack electrons, and the absolute value of the difference between the radius of the doped metal and the radius of the cation of the barrier layer is 0.1 ⁇ 0.3 Angstroms.
  • the quantum well structure obtained by the above preparation method has high quantum efficiency and excellent luminous performance, and can be applied to the preparation of light emitting devices such as LEDs, display screens and laser devices.
  • FIG. 1 is a flowchart of a method for manufacturing a quantum well structure according to an embodiment of the present application
  • FIG. 2 is a partial structural diagram of a quantum well structure provided by another embodiment of the present application.
  • FIG. 3 is a partial structural diagram of a quantum well structure provided by a comparative example of the present application.
  • FIG. 4 is a light emission wavelength scan diagram of the quantum well structures prepared in Examples 1 to 3 in Test Example 2 of the present application.
  • Some embodiments of the present application provide a method for preparing a semiconductor quantum dot, please refer to FIG. 1, including: [0026] SOI, implanted doped metal, barrier layer cation precursor and barrier layer anion precursor, deposited on the surface of the substrate to prepare a barrier layer;
  • the doped metal atom lacks electrons, and the absolute value of the difference between the radius of the doped metal and the radius of the barrier layer cation is 0.1 to 0.3 angstroms.
  • the doping metal is introduced during the growth of the barrier layer, so that the doping metal can be evenly distributed in the barrier layer, and part of the doping metal is located on the surface of the barrier layer .
  • the doped metal atom lacks electrons, and there is a non-covalent bond between it and the quantum dot anion, resulting in a charge-inducing effect, so that when the quantum dot anion precursor is injected, the quantum dot anion is induced to tend to the doped metal, thus in the barrier layer A uniformly distributed nucleation point is formed on the surface of the slab; after that, a quantum dot cation precursor is injected, and the quantum dot cation moves to the nucleation point and forms a quantum dot with the quantum dot anion, so that the quantum dot can grow uniformly on the surface of the barrier layer , Which improves the quality of the crystal and thus the quantum efficiency of the quantum well
  • step S01 the doped metal, the barrier layer cation precursor and the barrier layer anion precursor are implanted.
  • the doped metal, the barrier layer cation precursor and the barrier layer anion precursor are implanted.
  • the embodiments of the invention are not specifically limited.
  • any metal having an electron-deficient structure, and the absolute value of the difference between the radius and the radius of the barrier layer cation is 0.1 to 0.3 angstroms can be used as a doped metal and applied to the embodiments of the present invention.
  • the doped metal atom lacks electrons, and there is a non-covalent bond between it and the quantum dot anion.
  • the charge-induced effect can induce the quantum dot anion to tend to the doped metal, and then form a quantum dot.
  • the absolute value of the difference between the radius of the doped metal and the radius of the barrier layer cation is 0.1 to 0.3 angstroms, that is, when the radius of the doped metal and the barrier layer cation When the radii are similar, some cations of the barrier layer can be replaced by doped metals during the deposition process, so that the doped metals can be evenly distributed in the barrier layer.
  • the doping metal is selected as Be, Mn, Mg, Ca, Sr, Ba or Ra.
  • the doped metal is Be, Mn, or Mg; in other embodiments, the doped metal may also be Ca, Sr, Ba, or Ra.
  • the barrier layer cation precursor is a group IIB atom
  • the barrier layer anion precursor is a group VIA atom
  • the barrier layer cation precursor is a group IIIA atom
  • the barrier layer anion precursor The body is a VA group atom.
  • the molar ratio of the doped metal to the barrier layer cation is (0.01 ⁇ 0.1): 1.
  • the amount of doped metal is too small, and there is no doped metal distributed on the surface of the barrier layer, which cannot play a role as a site during the growth of the well layer; when the molar ratio is higher than When 0.1:1, the amount of doped metal is too much, the doped metal has become a part of the matrix material, will change the crystal structure of the entire barrier layer, has a greater impact on the energy level of the barrier layer, and may lose the potential well
  • the limitation of layer electrons causes the semiconductor quantum dot of the present invention not to emit light.
  • the quantum dot distribution density of the barrier layer can be adjusted by adjusting the molar ratio, thereby achieving the purpose of adjusting the luminous intensity and improving the luminous quality of semiconductor quantum dots.
  • the size of quantum dots can be adjusted by adjusting the size of the molar ratio, such as 8 ⁇ 15nm, and then the emission wavelength of semiconductor quantum dots can be adjusted.
  • a quantum well unit includes a barrier layer, and semiconductor quantum dots grown on the barrier layer. By growing quantum dots of different sizes in different quantum well cells in the quantum well structure, multiple semiconductor quantum dots can also emit light of multiple wavelengths to meet the needs of consumers.
  • step S01 the deposition time is 35 to 60 s to form a barrier layer with a corresponding thickness.
  • the thickness of the barrier layer is 6-10 nm.
  • the thickness of the barrier layer is less than 6nm, due to the thin barrier layer, the binding capacity of the quantum dots is reduced, and the electrons in the quantum dots penetrate the barrier layer and interact with the quantum dots of the adjacent layer, resulting in weakened luminescence;
  • the thickness of the barrier layer exceeds 10 nm.
  • the semiconductor quantum dot of the present invention does not have a quantum confinement effect, is no longer a quantum well, and does not emit light.
  • the specific process of preparing the barrier layer includes:
  • the critical temperature of the crystal conversion of semiconductor materials such as quantum wells is about 200°C.
  • step SOU during the implantation of the doped metal, the barrier layer cation precursor and the barrier layer anion precursor, the temperature of the substrate is below the critical temperature of crystal conversion. Injecting raw materials below the critical temperature of crystal conversion, doping metal, barrier layer cation precursor and barrier layer anion precursor epitaxially grow a thin layer of barrier layer precursor on the substrate, and preliminary crystallization occurs during the deposition process At this time, the doped metal is still in a free state.
  • the thickness of the barrier layer precursor is preferably 0.04 to 0.14 nm.
  • the thickness of one atomic layer is about 2nm, so the barrier layer precursor is only 0.02 ⁇ 0.07 atomic layers (ML).
  • the doped metal can be pre-deposited on the substrate so that it will be spontaneously and evenly distributed in the barrier layer during the subsequent temperature increase process.
  • the temperature of the substrate is preferably 250 to 300°C.
  • the barrier layer can be promoted to form a stable crystal system.
  • the temperature is lower than 250°C, the crystallinity of the barrier layer semiconductor material is poor or the reflection rate is slow; when the temperature is higher than 300°C, the barrier layer semiconductor material starts to grow into the bulk material, losing the performance of the barrier layer, for example, Forming a continuous energy level and losing the beam of electrons to the quantum dots Binding ability.
  • step S02 the quantum dot anion precursor and the quantum dot cation precursor are successively injected, the purpose of which is to enable the quantum dot anion to first combine with the doped metal on the barrier layer to form a nucleation site, by using
  • the induction effect of the quantum dot anions on the quantum dot cations induces the quantum dot cations injected later to move toward the nucleation point, thereby forming quantum dots at the nucleation site.
  • the quantum dot anion precursor atomic beam When the quantum dot anion precursor atomic beam is injected earlier than the quantum dot cation precursor atomic beam less than 10s, it may result in insufficient quantum dot anion enrichment at the nucleation point, and the quantum dot cation may be outside the nucleation point
  • the local crystallization nucleates, making the luminescent centers irregularly distributed in blocks or flakes, which affects the quality of the crystal; when the quantum dot anion precursor atomic beam is injected earlier than the quantum dot cation precursor atomic beam for more than 15s, excessive quantum dots Due to the effect of electric charges, anions may extend to positions beyond the nucleation point and combine with cations on the surface of the barrier layer to balance the charges.
  • the barrier layer anion precursor of the prepared barrier layer It is the same as the quantum dot anion; when the barrier layer anion precursor and the quantum dot anion precursor are different from each other, the barrier layer anion of the prepared barrier layer is different from the quantum dot anion. In some embodiments, the barrier layer anion precursor is the same as the quantum dot anion precursor.
  • the slower deposition time allows the reaction raw materials to fully react, so that the crystal has better crystallinity, which is beneficial to the quantum dot particle size and morphology being more uniform, and the luminous intensity is good. It is worth noting that, because the deposition time is fast, the deposition time of the embodiment of the present invention and the atomic beam injection time are substantially equal.
  • the deposition time is 25-30s.
  • the thickness of the semiconductor quantum dots is smaller than that of the barrier layer, and the thicker barrier layer can effectively suppress the electron transition of the quantum dots outward, thereby promoting light emission.
  • the thickness of the semiconductor quantum dot is 4-6 nm.
  • the method before preparing the barrier layer, the method further includes: preparing a buffer layer on the surface of the substrate, and the buffer layer is located between the substrate and the barrier layer.
  • the substrate defects will extend along the growth direction during the reaction process, and eventually reach the active region to form harmful multi-recombination centers, reducing the quantum efficiency and increasing the threshold current.
  • the preparation of a buffer layer on the surface of the substrate can smoothly repair unevenness or other defects on the surface of the substrate.
  • the specific process of preparing the buffer layer on the substrate includes: heating the substrate to 500-550° C., injecting a buffer layer raw material atomic beam, and depositing the buffer layer on the substrate;
  • the raw material atomic beam of the buffer layer includes two or more of Ga, As and A1.
  • the thickness of the buffer layer is 200 ⁇ 300nm; the deposition time is 5 ⁇ 6h.
  • the thickness of the buffer layer is less than 200 nm, the substrate surface is not smooth enough, it may affect the luminescence performance of the quantum well unit connected to the buffer layer; if the buffer layer is too thick, the luminescence performance of the material is not greatly affected, but it will Cause a waste of material resources.
  • the quantum well structure there is more than one quantum well unit in the quantum well structure, and its luminous intensity is a superposition of multiple quantum well units. More specifically, its preparation includes: cyclically repeating steps S01 and S02 on the barrier layer on which the semiconductor quantum dots are grown, thereby forming a multi-quantum well structure. The luminous intensity and structure of multiple quantum wells are all superposition of multiple single quantum wells.
  • the semiconductor quantum dots are multiple and are evenly arranged on the barrier layer;
  • the barrier layer is a semiconductor material containing a doped metal, the doped metal atoms lack electrons, and the absolute value of the difference between the radius of the doped metal and the radius of the cation of the barrier layer is 0.1 ⁇ 0.3 Angstroms.
  • At least one barrier layer is
  • the semiconductor quantum dots are uniformly arranged on the side of the barrier layer facing the next barrier layer.
  • the semiconductor quantum dots it is evenly arranged on one side of the barrier layer.
  • the semiconductor quantum dots are arranged on the side of the barrier layer to the next barrier layer, part The semiconductor quantum dots are arranged between adjacent barrier layers.
  • the doping metal is Be, Mn, Mg, Ca, Sr, Ba or Ra.
  • the barrier layer is a group IIB-VIA compound semiconductor material or a group IIIA-VA compound semiconductor material.
  • the semiconductor quantum dots are group IIB-VIA compound semiconductor materials or group IIIA-V A compound semiconductor materials.
  • the barrier layer when the barrier layer is a group IIB-VIA compound semiconductor material, the barrier layer is ZnSe, ZnS, or ZnTe; when the barrier layer is a group IIIA-VA compound semiconductor material, the barrier layer is GaAs , AlGa As, GaN, GaP or InSb.
  • the semiconductor quantum dots are IIB-VIA group compound semiconductor materials
  • the semiconductor quantum dots are CdSe, CdS, CdTe or CdZnSe
  • the semiconductor quantum dots are group IIIA-VA compound semiconductor materials
  • the semiconductor quantum dots are InGaAs, GaAs, InGaN , InP or InAsSb.
  • the barrier layer and the semiconductor quantum dots are both group IIB-VIA compound semiconductor materials or group IIIA-VA compound semiconductor materials.
  • the barrier layer is ZnSe, ZnS, or ZnTe; the potential well layer is CdSe, CdS, CdTe, or CdZnSe. It is preferably CdSe/Zn Se, CdSe/ZnS, CdS/ZnS, CdTe/ZnTe or CdZnSe/ZnSe (quantum dot/barrier layer).
  • the advantage of this type of quantum well is that the barrier layer has a larger electron energy level, which can better limit the electron transition of quantum dots outward, avoiding the electronic interaction between adjacent two quantum dots and reducing the luminescence strength. Moreover, the quantum dots formed in these types of quantum wells are easy to adjust the emission wavelength and obtain pure light with a single wavelength (the half-width is narrower).
  • the barrier layer is GaAs, AlGaAs, GaN, GaP, or InSb; the well layer is InGaAs, GaAs, InGaN , I nP or InAsSb.
  • the barrier layer is GaAs/GaAs, GaAs/AlGaAs, InGaN/GaN, InP/GaP, or InAs Sb/InSb (quantum dot/barrier layer).
  • This type of quantum well does not contain heavy metal Cd, compared with the former (IIB-VIA group compound semiconductor material) application
  • the field is more extensive; however, the luminous effect of this type of quantum well is not as good as the former.
  • the quantum well structure further includes a substrate and a buffer layer sequentially arranged from bottom to top, the barrier layer is disposed on a side of the buffer layer facing away from the substrate, and the barrier layer is connected to the buffer layer.
  • the buffer layer is GaAs, AlGaAs, or GaAs/AlGaAs superlattice.
  • Such a buffer layer material has a high lattice matching degree with the substrate and a small difference in thermal expansion coefficient.
  • the buffer layer is not easily attached to the substrate, and it is easy to fall.
  • the substrate is preferably ZrN/MgO, TiN/MgO, glass, single crystal silicon, SiC, sapphire, or GaAs; more preferably sapphire, GaAs, or single crystal silicon.
  • the crystal structure is similar to the buffer layer and the quantum well, that is, the lattice matching degree is very high.
  • the luminous efficiency of the quantum well structure of the embodiment of the present invention is as high as 70% to 80% ; however, The luminous efficiency of the quantum well structure without introducing the doped metal and forming the quantum well is only 40% ⁇ 50%.
  • the present invention can also realize the control of the distribution density of quantum dots and the emission wavelength thereof by adjusting the addition amount of doped metal, thereby improving the emission intensity and emission quality of the quantum well.
  • Embodiment 1 is a diagrammatic representation of Embodiment 1:
  • This embodiment provides a quantum well structure, the structure of which is shown in FIG. 2, including 25 barrier layers, a number of semiconductor quantum dots are arranged on the barrier layer, and some semiconductor quantum dots on the barrier layer Set between adjacent barrier layers;
  • the barrier layer is a semiconductor material containing a doped metal, the doped metal has an electron-deficient structure, and the absolute value of the difference between the radius of the doped metal and the radius of the cation of the barrier layer is 0.3 angstroms.
  • the doped metal is selected as Be; quantum dots and barrier layers are selected as IIB-VIA group compound semiconductor materials, specifically CdSe/ZnSe (quantum dots/barrier layer); the buffer layer is preferably GaAs; liner The bottom is preferably GaAs
  • the pre-treated substrate is cooled from 600°C to 500°C, the source layer atomic beam (including Ga atomic beam and As atomic beam) of the buffer layer is injected, and deposited for 5 hours to generate GaAs on the surface of the substrate Buffer layer, the thickness of the buffer layer is about 200 nm.
  • step (2) The substrate with the buffer layer grown in step (2) is cooled from 500°C to 170°C, implanted with Se atoms, Zn atom beams and doped metal Be atom beams, and a barrier layer is deposited on the buffer layer surface
  • the precursor is deposited with a thickness of 0.1 nm; then, it is heated from 170°C to 250°C; then, Se atomic beams and Zn atomic beams are implanted to deposit a barrier layer
  • the molar ratio of Be to Zn is about 0.03:0.97, the molecular composition of the barrier layer is Zn0.97Be0.03Se; the thickness of the barrier layer is 6 nm; the thickness of the barrier layer precursor is O.lnm .
  • step 2 The quantum dot anion precursor (Se atomic beam) and the quantum dot cation precursor (Cd atomic beam) are successively injected, the Se atomic beam is implanted 10 s before the Cd atomic beam, and the deposition is 25 s, in step 1) Semiconductor quantum dots CdSe with uniform distribution are grown on the surface of the barrier layer, and the thickness of the quantum dots is 4 nm.
  • step 1) and step 2) in a cycle of 25 times, grow a barrier layer and quantum dots on the surface of the buffer layer-containing substrate.
  • Embodiment 2 is a diagrammatic representation of Embodiment 1
  • the quantum well structure of this embodiment includes 28 barrier layers; the doped metal is selected as Mn;
  • the quantum dots and the barrier layer are selected as IIB-VIA group compound semiconductor materials, specifically CdZnSe/ZnSe (quantum dot/barrier layer); the buffer layer is GaAs/AlGaAs superlattice; the substrate is sapphire.
  • the pre-treated substrate is cooled from 650°C to 530°C, and the source layer atomic beams of the buffer layer (including A1 atomic beams, Ga atomic beams, and As atomic beams are injected, and the Ga atomic beams and As atomic beam for 5 s, then implant A1 atomic beam, Ga atomic beam and As atomic beam for 5 s, alternately cyclically and co-deposit for 5 h), a GaAs/AlGaAs superlattice buffer layer is formed on the substrate surface, and the thickness of the buffer layer is about 260 nm.
  • the substrate with the buffer layer grown in step (2) is cooled from 530°C to 160°C, implanted with Se atomic beam, Zn atomic beam and doped metal Mn atomic beam, and a barrier is deposited on the surface of the buffer layer
  • the layer precursor is deposited with a thickness of 0.1 2 nm; then, it is heated from 160°C to 280°C; then, Se atomic beams and Zn atomic beams are implanted to deposit a barrier layer.
  • the molar ratio of Mn to Zn is about 0.08:0.92, and the molecular composition of the barrier layer is Zn0.92Mn0.08Se
  • the total thickness of the barrier layer precursor and the barrier layer is 10 nm; the thickness of the barrier layer precursor is 0.12 nm.
  • step 1) and step 2) cycle 28 times, grow a barrier layer and quantum dots on the surface of the buffer layer-containing substrate.
  • the quantum well structure of this embodiment includes 20 barrier layers; the doping metal is selected as Mg;
  • Both the quantum dots and the barrier layer are selected as IIIA-VA group compound semiconductor materials, specifically InP/GaP (quantum dot/barrier layer); the buffer layer is AlGaAs superlattice; the substrate is single crystal silicon.
  • Single crystal silicon was selected as the substrate for physical polishing; then, after cleaning with acetone for 10 min, transferred to absolute ethanol for cleaning for 20 min; then, dried with nitrogen and placed in a vacuum growth chamber; afterwards, at 20 Degassed at 0°C for 10h, then heated to 550°C and heated for 12min to remove the oxide layer on the substrate surface.
  • step (1) Growing a buffer layer on the substrate [0116]
  • the substrate pretreated in step (1) was cooled from 550°C to 510°C, and the source layer atomic beams of the buffer layer (including A1 atomic beams, Ga atomic beams, and As atomic beams) were deposited and deposited for 6 hours.
  • An AlGaAs buffer layer is formed on the bottom surface, and the thickness of the buffer layer is about 250 nm.
  • step (2) The substrate with the buffer layer grown in step (2) is cooled from 510°C to 180°C, implanted with Ga atomic beam, P atomic beam and doped metal Mg atomic beam, and a barrier is deposited on the surface of the buffer layer Layer precursor; then, the temperature is increased from 180°C to 280°C; then, P atom beam and Ga atom beam are implanted to continue to deposit the barrier layer.
  • the molar ratio of the doped metal Mg to Ga is about 0.05:0.95, the molecular composition of the barrier layer is Ga0.95M g0.05P; the thickness of the barrier layer precursor is 0.06 nm.
  • step 2) The quantum dot anion precursor (P atom beam) and the quantum dot cation precursor (In atom beam) are sequentially injected, the P atom beam is implanted 15 s before the In atom beam, and the deposition is 30 s, in step 1) A semiconductor quantum dot with a uniform distribution is grown on the surface of the barrier layer, and the thickness of the semiconductor quantum dot is 6 nm.
  • step 1) (4) Repeat step 1) and step 2), a total of 20 cycles, growing a barrier layer and quantum dots on the surface of the buffer layer-containing substrate.
  • This comparative example provides a quantum well structure, as shown in FIG. 3, which differs from Embodiment 1 in that no doped metal is introduced during preparation, and the barrier layer does not contain doped metal.
  • the semiconductor quantum dot of the present comparative example includes a substrate, a buffer layer and several quantum well units connected in sequence from bottom to top, each quantum well unit includes a barrier layer and a potential well layer arranged in sequence, the potential The barrier layer is in contact with the buffer layer; wherein, the quantum well unit is selected as IIB-VIA group compound semiconductor material, specifically CdSe/ZnSe (potential layer/barrier layer); the buffer layer is preferably GaAs; the substrate is preferably GaAs .
  • step (2) The substrate with the buffer layer grown in step (2) is cooled from 500°C to 250°C, and Se atomic beam and Zn are implanted Atomic beam, a barrier layer is deposited on the surface of the buffer layer, the deposition thickness is 6nm, and the molecular composition of the barrier layer is ZnSe
  • step 1) Repeat step 1) and step 2) cyclically, a total of 25 times.
  • FIG. 4 is the detection result, illustrating that by adjusting the amount of doping metal added, the size of the quantum dots can be adjusted, and then adjusted The light emitting wavelength of the quantum well structure of the embodiment of the invention.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

一种量子阱结构的制备方法，该量子阱结构的制备方法包括：注入掺杂金属、势垒层阳离子前驱体和势垒层阴离子前驱体，在衬底的表面进行沉积，制备势垒层（S01）；先后注入量子点阴离子前驱体和量子点阳离子前驱体，在势垒层的表面进行沉积，制备半导体量子点（S02）；其中，掺杂金属原子缺电子，且掺杂金属的半径与势垒层阳离子的半径之差的绝对值为0.1～0.3埃。通过引入掺杂金属在势垒层表面形成均匀分布的成核点，改善了量子点在势垒层表面生长的均匀性，提高了量子阱的量子效率。

Description

一种量子阱结构的制备方法和量子阱结构
[0001] 本申请要求于 2018年 12月 28日在中国专利局提交的、 申请号为 201811632413.6
、 发明名称为“一种量子阱结构的制备方法和量子阱结构”的中国专利申请的优先 权， 其全部内容通过引用结合在本申请中。
技术领域
[0002] 本申请涉及发光材料制备技术领域， 具体涉及一种量子阱结构的制备方法以及 量子阱结构。
背景技术
[0003] 随着半导体超晶格、 半导体量子点的研制成功， 光电材料的范围得到了极大的 拓展， 半导体材料的设计和制造从“杂质工程”发展到“能带工程”， 由此产生了量 子阱器件， 其优越的发光性能使得量子阱器件在光致发光材料领域中得到了极 为广泛的应用。
[0004] 量子阱器件， 指采用半导体材料作为有源区的光电子器件， 是由交替生长的两 种半导体材料 （包括势垒和势阱） 组成的周期性结构。 这类器件的特点在于量 子阱有源区具有准二维特性和量子尺寸效应， 二维电子空穴的态密度是台阶状 分布， 量子尺寸效应使电子空穴的能级不再连续， 而是集中占据着量子化第一 子能级， 半峰宽缩窄且价带上轻重空穴的简并被解除， 价带间的吸收降低。 如 果量子阱的势垒的宽度较大， 使得两个相邻势阱中的电子波函数互不重叠， 那 么就此形成的量子阱将是相互独立的， 这就是多量子阱。 多量子阱的光学性质 与单量子阱的相同， 而强度则是单量子阱的线性迭加。 因而， 量子阱器件的优 越性使它得以不断的被应用于各种新的领域。
[0005] 量子阱器件的势阱可表现为多种结构形态， 如阱层结构、 量子线和量子点。 阱 层结构呈层状结构， 其与层状的势垒层叠设置， 其电子的一个方向的自由度被 限制， 而其在其它两个维度上可自由或准自由的运动。 量子线呈线状分布于势 垒材料中， 其电子只能在一个维度上自由运动， 其他两个维度被限制。 量子点 呈点状分布于势垒材料中， 其电子在三个维度上的运动受限。 在施加一定的电 场或光压下， 量子点发出的光波长会随其尺寸的改变而改变， 通过调节量子点 的尺寸可以控制其发出的光的颜色。 近年来， 在势垒中生长量子点的技术已经 成为本领域技术人员的研究焦点。
[0006] 目前， 量子点的制备主要通过在二维电子气系统上加调制电极、 分子束外延进 行自组织生长以及用胶体化学方法制备等三种方法。 分子束外延技术 （MBE）
， 是在超高真空下利用局域化的原子束或分子束在衬底晶体上外延生长薄膜的 技术。 当原子束流轰击到外延薄膜表面上时， 加热到设定温度的衬底为这些原 子提供足够的热能， 使它们在表面扩散、 迁移， 最终到达相应格点上。 采用 MB E法制备半导体量子点， 具有尺寸可控、 操作简便、 污染少、 界面有原子级平整 度的等优点。
[0007] 然而， 在采用分子束外延进行自组织生长量子点的过程中， 由于量子点的成核 点是在应变层生长过程中应力不均匀的地方产生的， 同时岛的长大也是随机的 。 因而， 量子点在势垒层中的分布不均匀， 导致量子阱的整体量子效率降低。 发明概述
技术问题
[0008] 本申请实施例的目的之一在于： 提供一种量子阱结构的制备方法和量子阱结构 ， 旨在解决现有量子阱整体量子效率较低的问题。
问题的解决方案
技术解决方案
[0009] 为解决上述技术问题， 本申请实施例采用的技术方案是：
[0010] 第一方面， 提供了一种量子阱结构的制备方法， 包括：
[0011] 注入掺杂金属、 势垒层阳离子前驱体和势垒层阴离子前驱体， 在衬底的表面进 行沉积， 制备势垒层；
[0012] 先后注入量子点阴离子前驱体和量子点阳离子前驱体， 在所述势垒层的表面进 行沉积， 制备半导体量子点；
[0013] 其中， 所述掺杂金属原子缺电子， 且所述掺杂金属的半径与势垒层阳离子的半 径之差的绝对值为 0.1~0.3埃。
[0014] 第二方面， 提供了一种量子阱结构， 包括： 势垒层和半导体量子点； [0015] 所述半导体量子点多个， 且均匀布置于所述势垒层上；
[0016] 所述势垒层为含掺杂金属的半导体材料， 所述掺杂金属原子缺电子， 且所述掺 杂金属的半径与所述势垒层的阳离子的半径之差的绝对值为 0.1~0.3埃。
[0017] 本申请实施例中， 通过在势垒层的生长过程中引入掺杂金属， 为量子点的生长 提供了成核点， 使得量子点能够均匀地生长在势垒层的表面， 提高了晶体质量 ， 进而提高量子阱的量子效率。 通过上述制备方法得到的量子阱结构， 具有较 高的量子效率， 其发光性能优异， 可应用于制备如 LED、 显示屏和激光器件等发 光器件。
发明的有益效果
对附图的简要说明
附图说明
[0018] 为了更清楚地说明本申请实施例中的技术方案， 下面将对实施例或示范性技术 描述中所需要使用的附图作简单地介绍， 显而易见地， 下面描述中的附图仅仅 是本申请的一些实施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动 的前提下， 还可以根据这些附图获得其它的附图。
[0019] 图 1是本申请一实施例提供的量子阱结构的制备方法流程图；
[0020] 图 2是本申请另一实施例提供的量子阱结构的局部结构简图；
[0021] 图 3是本申请一对比实施例提供的量子阱结构的局部结构简图；
[0022] 图 4是本申请测试例二中实施例一至实施例三制备的量子阱结构的发光波长扫 描图。
发明实施例
本发明的实施方式
[0023] 为了使本申请的目的、 技术方案及优点更加清楚明白， 以下结合附图及实施例 ， 对本申请进行进一步详细说明。 应当理解， 此处所描述的具体实施例仅用以 解释本发明， 并不用于限定本申请。
[0024] 为了说明本申请所述的技术方案， 以下结合具体附图及实施例进行详细说明。
[0025] 本申请一些实施例提供一种半导体量子点的制备方法， 请参阅图 1， 包括： [0026] SOI、 注入掺杂金属、 势垒层阳离子前驱体和势垒层阴离子前驱体， 在衬底的 表面进行沉积， 制备势垒层；
[0027] S02、 先后注入量子点阴离子前驱体和量子点阳离子前驱体， 在所述势垒层的 表面进行沉积， 制备半导体量子点；
[0028] 其中， 所述掺杂金属原子缺电子， 且所述掺杂金属的半径与势垒层阳离子的半 径之差的绝对值为 0.1~0.3埃。
[0029] 在上述技术方案中， 基于分子束外延技术， 在势垒层的生长过程中引入掺杂金 属， 使得掺杂金属能够均匀分布在势垒层中， 部分掺杂金属位于势垒层表面。 掺杂金属原子缺电子， 其与量子点阴离子之间存在非共价键， 产生电荷诱导效 应， 使得在注入量子点阴离子前驱体时诱导量子点阴离子趋向于该掺杂金属， 从而在势垒层的表面形成均匀分布的成核点； 之后， 注入量子点阳离子前驱体 ， 量子点阳离子向该成核点移动并与量子点阴离子形成量子点， 使得量子点能 够均匀地生长在势垒层的表面， 提高了晶体质量， 进而提高量子阱的量子效率
[0030] 以在 ZnSe势垒层上形成量子点 CdSe为例， 说明本发明实施例量子点合成的具 体过程。 在合成过程中， Be原子缺电子， 其与 Se之间存在电荷诱导效应， Be键 吸引 Se， 形成 BeSe成核点， 即使在掺杂量很低的情况下， 也能形成人工成核位 点。 BeSe具有很高的带隙， 育疆为 5.6 eV， 与量子点 CdSe相比， BeSe具有更强 的键强和更低的表面流动性， 因而势垒层表面的成核点位置相对固定。 然后， 成核点 BeSe中的 Se诱导 Cd向其移动， 使得 Cd与 Se形成 CdSe量子点。
[0031] 具体的， 在步骤 S01中， 注入掺杂金属、 势垒层阳离子前驱体和势垒层阴离子 前驱体， 这一步骤参考本领域技术人员在进行分子束外延技术中的常规操作， 本发明实施例不作具体限定。
[0032] 理论上， 具有缺电子结构、 且半径与势垒层阳离子的半径之差的绝对值为 0.1~ 0.3埃的金属均可作为掺杂金属， 应用于本发明实施例中。 掺杂金属原子缺电子 ， 其与量子点阴离子之间存在非共价键， 可通过电荷诱导效应诱导量子点阴离 子趋向于该掺杂金属， 进而定向形成量子点。 掺杂金属的半径与势垒层阳离子 的半径之差的绝对值为 0.1~0.3埃， 也就是， 当掺杂金属的半径与势垒层阳离子 的半径相近时， 可使得在沉积过程中部分势垒层阳离子能够被掺杂金属取代， 使得掺杂金属能够均匀分布在势垒层中。 作为一种实施方式， 掺杂金属选为 Be 、 Mn、 Mg、 Ca、 Sr、 Ba或 Ra。 在一些实施例中， 掺杂金属为 Be、 Mn或 Mg; 在 其他的实施例中， 掺杂金属还可以为 Ca、 Sr、 Ba或 Ra。
[0033] 在本发明实施例中， 势垒层阳离子前驱体为 IIB族原子， 势垒层阴离子前驱体 为 VIA族原子； 或， 势垒层阳离子前驱体为 IIIA族原子， 势垒层阴离子前驱体为 VA族原子。
[0034] 作为一种实施方式， 掺杂金属与所述势垒层阳离子的摩尔比为 (0.01~0.1) : 1。
当摩尔比低于 0.01: 1时， 掺杂金属的量过少， 势垒层的表面没有分布掺杂金属， 其在势阱层的生长过程中无法起到位点的作用； 当摩尔比高于 0.1: 1时， 掺杂金 属的量过多， 掺杂金属已成为基质材料的一部分， 会改变整个势垒层的晶体结 构， 对势垒层的能级有较大影响， 还可能失去势阱层电子的限制， 导致本发明 半导体量子点不发光。
[0035] 在本发明实施例中， 通过调节摩尔比大小可调节势垒层的量子点分布密度， 进 而达到调节发光强度的目的， 提高了半导体量子点的发光质量。 同时， 通过调 整摩尔比的大小还可调节量子点的尺寸， 如 8~15nm， 进而调整半导体量子点的 发光波长。 一个量子阱单元包括一层势垒层， 以及生长在该势垒层上的半导体 量子点。 通过在量子阱结构中的不同量子阱单元中生长不同尺寸的量子点， 也 可实现由多种半导体量子点发射多种波长的光， 满足消费者的使用需求。
[0036] 作为一种实施方式， 在步骤 S01中， 沉积时间为 35~60s， 以形成相应厚度的势 垒层。
[0037] 作为一种实施方式， 势垒层的厚度为 6~10nm。 当势垒层的厚度小于 6nm时， 由 于势垒层薄， 对量子点的束缚能力降低， 量子点中的电子穿透势垒层而与相邻 层的量子点相互作用导致发光减弱； 当势垒层的厚度超过 10nm， 本发明半导体 量子点不具量子限制效应， 不再是量子阱， 也不会发光。
[0038] 作为一种实施方式， 制备势垒层的具体过程包括：
[0039] S011、 在晶体转化临界温度以下， 注入掺杂金属、 势垒层阳离子前驱体和势垒 层阴离子前驱体， 在衬底的表面上进行沉积， 制备势垒层前驱体； [0040] S012、 在晶体转化临界温度以上， 继续注入势垒层阳离子前驱体和势垒层阴离 子前驱体， 在势垒层前驱体上进行沉积， 制备势垒层。
[0041] 具体的， 量子阱这类半导体材料的晶体转化临界温度为 200°C左右。
[0042] 步骤 SOU中， 在注入掺杂金属、 势垒层阳离子前驱体和势垒层阴离子前驱体的 过程中， 衬底的温度在晶体转化临界温度以下。 在晶体转化临界温度以下注入 原料， 掺杂金属、 势垒层阳离子前驱体和势垒层阴离子前驱体在衬底上外延生 长薄薄的一层势垒层前驱体， 在沉积过程中发生初步结晶， 此时， 掺杂金属仍 为游离状态。
[0043] 作为一种实施方式， 在步骤 S011中， 衬底的温度优选为 150~180°C。 在一定的 相对较低的温度下注入掺杂金属、 势垒层阳离子前驱体和势垒层阴离子前驱体 ， 使掺杂金属、 势垒层阳离子前驱体和势垒层阴离子前驱体能有足够时间在衬 底上分布均匀， 在 150~180°C这一温度范围下可初步结晶。 当温度低于 150°C时， 初步结晶不好； 当温度高于 180°C时， 晶体开始生长并形成具有一定结构的稳定 晶体， 不利于掺杂金属在后续生长的势垒层中进行再次分布。
[0044] 作为一种实施方式， 势垒层前驱体的厚度优选为 0.04~0.14nm。 其中， 一个原 子层厚度约为 2nm， 故势垒层前驱体仅为 0.02~0.07个原子层 （ML） 。 在该厚度 范围下， 可使得掺杂金属预沉积在衬底上， 使其在后续升温过程中自发地均匀 分布在势垒层中。
[0045] 在步骤 S012中， 在注入势垒层阳离子前驱体和势垒层阴离子前驱体的过程中， 衬底的温度在晶体转化临界温度以上。 在晶体转化临界温度以上， 掺杂于势垒 层前驱体中的掺杂金属发生热动力学过程， 掺杂金属重新分布， 并均匀分布于 势垒层中， 部分掺杂金属位于势垒层表面， 使得势垒层表面粗糙化； 同时， 掺 杂金属与势垒层阳离子和势垒层阴离子之间发生进行转变， 由初步结晶的四方 晶系转变至六方晶系， 部分初步结晶晶型中的势垒层阳离子被掺杂金属取代。
[0046] 作为一种实施方式， 在步骤 S012中， 衬底的温度优选为 250~300°C。 在该温度 范围下， 可促进势垒层形成稳定的晶系。 当温度低于 250°C， 势垒层半导体材料 的结晶性差或者反映速率慢； 当温度高于 300°C， 势垒层半导体材料开始向体相 材料生长， 失去势垒层的性能， 例如， 形成连续能级， 失去对量子点电子的束 缚能力。
[0047] 在步骤 S02中， 先后注入量子点阴离子前驱体和量子点阳离子前驱体， 其目的 在于， 使得量子点阴离子能先与势垒层表面的掺杂金属结合形成成核位点， 通 过利用量子点阴离子对量子点阳离子的诱导作用， 诱导后期注入的量子点阳离 子向该成核点移动， 进而在该成核位点形成量子点。
[0048] 作为一种实施方式， 量子点阴离子前驱体原子束比量子点阳离子前驱体原子束 早注入 10~15 s。 具体的， 量子点阴离子前驱体原子束比量子点阳离子前驱体原 子束早注入 10、 11、 12、 13、 14或 15s。 当量子点阴离子前驱体原子束比量子点 阳离子前驱体原子束早注入的时间少于 10s时， 可导致在成核点富集的量子点阴 离子不够多， 量子点阳离子可能在成核点以外的地方结晶成核， 使得发光中心 呈块状或片状不规则分布， 影响晶体质量； 当量子点阴离子前驱体原子束比量 子点阳离子前驱体原子束早注入的时间大于 15s时， 过量的量子点阴离子由于电 荷作用， 可能会外延到成核点以外的位置， 与势垒层表面的阳离子结合来平衡 电荷。
[0049] 在一些实施例中， 量子点阳离子前驱体为 IIB族原子， 量子点阴离子前驱体为 V IA族原子； 在另一些实施例中， 量子点阳离子前驱体为 IIIA族原子， 量子点阴离 子前驱体为 VA族原子。 可以理解的是， 势垒层阴离子前驱体与量子点阴离子前 驱体可以相同或互不相同， 当势垒层阴离子前驱体与量子点阴离子前驱体相同 时， 制备的势垒层的势垒层阴离子与量子点阴离子相同； 当势垒层阴离子前驱 体与量子点阴离子前驱体互不相同时， 制备的势垒层的势垒层阴离子与量子点 阴离子互不相同。 在一些实施例中， 势垒层阴离子前驱体与量子点阴离子前驱 体相同。
[0050] 沉积时间较慢可以让反应原料充分反应， 使得晶体具有更好的结晶度， 有利于 量子点颗粒尺寸、 形貌较为均一， 发光强度好。 值得注意的是， 因为沉积的时 间很快， 本发明实施例的沉积时间和原子束的注入时间基本相等。
[0051] 作为一种实施方式， 在制备所述半导体量子点的过程中， 沉积时间为 25~30s。
具体的， 沉积时间为 25、 26、 27、 28、 29或 30s。 如此， 可促进量子点阴离子与 量子点阳离子充分反应， 并促进半导体量子点形成规定的尺寸， 不同尺寸的量 子点发光波长不一样。
[0052] 半导体量子点厚度小于势垒层， 较厚的势垒层才能有效地抑制量子点的电子向 外跃迁， 进而促进发光。 在一些实施例中， 所述半导体量子点的厚度为 4~6nm。
[0053] 作为本发明的优选实施方式， 在制备势垒层之前， 还包括： 在衬底的表面制备 缓冲层， 且缓冲层位于衬底与势垒层之间。
[0054] 衬底如果存在不平整或其它缺陷， 在反应过程中衬底缺陷将沿生长方向延伸， 最终达到有源区形成有害的多复合中心， 降低了量子效率， 提高了阈值电流。 在衬底的表面制备缓冲层， 能够平滑修复衬底表面的不平整或其它缺陷。
[0055] 作为一种实施方式， 在衬底上制备缓冲层的具体过程包括： 将衬底加热至 500~ 550°C, 注入缓冲层原料原子束， 在衬底上沉积缓冲层；
[0056] 其中， 缓冲层原料原子束包括 Ga、 As和 A1中的两种或多种。
[0057] 作为一种实施方式， 缓冲层的厚度为 200~300nm; 沉积时间为 5~6h。
[0058] 如果缓冲层的厚度小于 200nm， 衬底表面不够平滑， 可能会影响与缓冲层相接 的量子阱单元的发光性能； 如果缓冲层过厚， 对材料的发光性能影响不大， 但 是会造成材料资源的浪费。
[0059] 作为一种实施方式， 量子阱结构中的量子阱单元不止一个， 其发光强度为多个 量子阱单元的叠加。 更为具体的， 其制备包括： 在生长有所述半导体量子点的 势垒层上， 循环重复步骤 S01和步骤 S02, 进而形成多量子阱结构。 多量子阱的 发光强度和结构均为多个单量子阱的叠加。
[0060] 本申请另一些实施例提供一种由上述制备方法制得的量子阱结构， 包括： 势垒 层和半导体量子点；
[0061] 所述半导体量子点多个， 且均匀布置于所述势垒层上；
[0062] 所述势垒层为含掺杂金属的半导体材料， 所述掺杂金属原子缺电子， 且所述掺 杂金属的半径与所述势垒层的阳离子的半径之差的绝对值为 0.1~0.3埃。
[0063] 作为一种实施方式， 势垒层至少一层；
[0064] 沿所述势垒层的层数递增方向， 所述半导体量子点均匀布置于所述势垒层面向 所述下一层势垒层的一侧。
[0065] 具体的， 当本发明实施例量子阱结构中的势垒层数量为一个时， 半导体量子点 均匀布置于势垒层的其中一个侧面。 当本发明实施例量子阱结构中的势垒层数 量为两个以上时， 沿势垒层的层数递增方向， 半导体量子点布置于势垒层面向 下一层势垒层的一侧， 部分半导体量子点设置于相邻的势垒层之间。
[0066] 作为一种实施方式， 掺杂金属为 Be、 Mn、 Mg、 Ca、 Sr、 Ba或 Ra。
[0067] 作为一种实施方式， 所述势垒层为 IIB-VIA族化合物半导体材料或 IIIA-VA族化 合物半导体材料。
[0068] 作为一种实施方式， 所述半导体量子点为 IIB-VIA族化合物半导体材料或 IIIA-V A族化合物半导体材料。
[0069] 作为一种实施方式， 势垒层为 IIB-VIA族化合物半导体材料时， 势垒层为 ZnSe 、 ZnS或 ZnTe; 势垒层为 IIIA-VA族化合物半导体材料时， 势垒层为 GaAs、 AlGa As、 GaN、 GaP或 InSb。
[0070] 半导体量子点为 IIB-VIA族化合物半导体材料时， 半导体量子点为 CdSe、 CdS 、 CdTe或 CdZnSe; 半导体量子点为 IIIA-VA族化合物半导体材料时， 半导体量 子点为 InGaAs、 GaAs、 InGaN、 InP或 InAsSb。
[0071] 作为本发明的优选实施方式， 势垒层与半导体量子点同为 IIB-VIA族化合物半 导体材料或 IIIA-VA族化合物半导体材料。
[0072] 在一些实施例中， 势垒层和量子点均为 IIB-VIA族化合物半导体材料时， 势垒 层为 ZnSe、 ZnS或 ZnTe; 势阱层为 CdSe、 CdS、 CdTe或 CdZnSe。 优选为 CdSe/Zn Se、 CdSe/ZnS、 CdS/ZnS、 CdTe/ZnTe或 CdZnSe/ZnSe （量子点 /势垒层） 。
[0073] 这类量子阱的优点在于势垒层有较大的电子能级， 可以更好地限制量子点的电 子向外跃迁， 避免相邻两个量子点之间的电子相互作用而降低发光强度。 而且 ， 在上述这几种量子阱中形成的量子点容易调控发光波长和得到较纯的单一波 长的光 （半峰宽较窄） 。
[0074] 在另一些实施例中， 势垒层和量子点均为 IIIA-VA族化合物半导体材料时， 势 垒层为 GaAs、 AlGaAs、 GaN、 GaP或 InSb; 势阱层为 InGaAs、 GaAs、 InGaN、 I nP或 InAsSb。 优选为 InGaAs/GaAs、 GaAs/AlGaAs、 InGaN/GaN、 InP/GaP或 InAs Sb/InSb （量子点 /势垒层） 。
[0075] 这类量子阱不含重金属 Cd， 较前一种 （IIB-VIA族化合物半导体材料） 的应用 领域更为广泛； 但是， 这类量子阱的发光效果比不上前者。
[0076] 作为一种实施方式， 量子阱结构还包括由下至上依次设置的衬底和缓冲层， 势 垒层设于缓冲层背离衬底的一侧， 势垒层与缓冲层相接。
[0077] 在一些实施例中， 缓冲层为 GaAs、 AlGaAs或 GaAs/AlGaAs超晶格。
[0078] 这类缓冲层材料与衬底的晶格匹配度很高、 热膨胀系数相差小。 当选用的缓冲 层材料与衬底晶格配合度低时， 缓冲层不容易附着在衬底上， 容易掉落。
[0079] 在另一些实施例中， 衬底优选为 ZrN/MgO、 TiN/MgO、 玻璃、 单晶硅、 SiC、 蓝宝石或 GaAs; 更优选为蓝宝石、 GaAs或单晶硅， 这类衬底的晶体结构与缓冲 层、 量子阱相近， 即晶格匹配度很高。
[0080] 经过实验检测， 发现通过在势垒层的形成过程中引入掺杂金属形成量子点的成 核点， 使得本发明实施例的量子阱结构的发光效率高达 70%~80% ; 然而， 在没 有引入掺杂金属且没有形成量子阱的量子阱结构的发光效率仅为 40%~50%。 而 且， 本发明还可实现通过调整掺杂金属的添加量， 进而控制的量子点分布密度 及其发光波长， 提高了量子阱的发光强度和发光质量。
[0081] 为了使本发明要解决的技术问题、 技术方案及有益效果更加清楚明白， 以下结 合具体实施例， 对本发明进行进一步详细说明。 应当理解， 此处所描述的具体 实施例仅仅用以解释本发明， 并不用于限定本发明。
[0082] 实施例一：
[0083] 本实施例提供了一种量子阱结构， 其结构如图 2所示， 包括 25层势垒层， 势垒 层上布置有若干半导体量子点， 且部分势垒层上的半导体量子点设置于相邻势 垒层之间；
[0084] 势垒层为含掺杂金属的半导体材料， 掺杂金属具有缺电子结构， 且掺杂金属的 半径与势垒层的阳离子的半径之差的绝对值为 0.3埃。
[0085] 其中， 掺杂金属选为 Be; 量子点和势垒层均选为 IIB-VIA族化合物半导体材料 ， 具体为 CdSe/ZnSe (量子点 /势垒层) ； 缓冲层优选为 GaAs; 衬底优选为 GaAs
[0086] 本实施例的量子阱结构的具体制备过程如下：
[0087] ( 1) 衬底的预处理 [0088] 选择 GaAs作为衬底， 进行物理抛光； 然后， 采用丙酮清洗 15min后， 转移至无 水乙醇中清洗 lOmin; 接着， 采用氮气吹干后置于真空生长室中； 之后， 于 180 °C除气 8h， 再升温至 600°C加热 15min， 以除去衬底表面的氧化层。
[0089] （2） 在衬底上生长缓冲层
[0090] 将步骤 （1） 经过预处理的衬底从 600°C降温至 500°C， 注入缓冲层原料原子束 （包括 Ga原子束和 As原子束） ， 沉积 5h， 在衬底表面生成 GaAs缓冲层， 缓冲层 厚度约为 200 nm。
[0091] （3） 制备势垒层和半导体量子点
[0092] 1） 将步骤 （2） 生长有缓冲层的衬底从 500°C降温至 170°C， 注入 Se原子、 Zn原 子束和掺杂金属 Be原子束， 在缓冲层表面沉积势垒层前驱体， 沉积厚度为 O.lnm ; 然后， 从 170°C升温至 250°C; 接着， 注入 Se原子束和 Zn原子束， 沉积势垒层
[0093] 其中， Be与 Zn的摩尔比约为 0.03:0.97， 势垒层的分子组成为 Zn0.97Be0.03Se; 势垒层的厚度为 6 nm; 势垒层前驱体的厚度为 O.lnm。
[0094] 2） 先后注入量子点阴离子前驱体 （Se原子束） 和量子点阳离子前驱体 （Cd原 子束） ， Se原子束比 Cd原子束先注入 10 s， 沉积 25 s， 在步骤 1） 的势垒层表面生 长分布均匀的半导体量子点 CdSe， 量子点的厚度为 4nm。
[0095] （4） 重复步骤 1） 和步骤 2） ， 在循环 25次， 在含缓冲层衬底表面生长势垒层 和量子点。
[0096] 实施例二：
[0097] 本实施例的量子阱结构， 包括 28层势垒层； 掺杂金属选为 Mn;
[0098] 量子点和势垒层均选为 IIB-VIA族化合物半导体材料， 具体为 CdZnSe/ZnSe （量 子点 /势垒层） ； 缓冲层为 GaAs/AlGaAs超晶格； 衬底为蓝宝石。
[0099] 本实施例的量子阱结构的具体制备过程如下：
[0100] （1） 衬底的预处理
[0101] 选择蓝宝石作为衬底， 进行物理抛光； 然后， 采用丙酮清洗 18min后， 转移至 无水乙醇中清洗 15min; 接着， 采用氮气吹干后置于真空生长室中； 之后， 于 19 0°C除气 10h， 再升温至 650°C加热 l lmin， 以除去衬底表面的氧化层。 [0102] （2） 在衬底上生长缓冲层
[0103] 将步骤 （1） 经过预处理的衬底从 650°C降温至 530°C， 注入缓冲层原料原子束 （包括 A1原子束、 Ga原子束和 As原子束， 先注入 Ga原子束和 As原子束 5s， 然后 注入 A1原子束、 Ga原子束和 As原子束 5s， 交替循环， 共沉积 5h） ， 在衬底表面 生成 GaAs/AlGaAs超晶格缓冲层， 缓冲层厚度约为 260 nm。
[0104] （3） 制备势垒层和半导体量子点
[0105] 1） 将步骤 （2） 生长有缓冲层的衬底从 530°C降温至 160°C， 注入 Se原子束、 Zn 原子束和掺杂金属 Mn原子束， 在缓冲层表面沉积势垒层前驱体， 沉积厚度为 0.1 2nm； 然后， 从 160°C升温至 280°C; 接着， 注入 Se原子束和 Zn原子束， 沉积势垒 层。
[0106] 其中， Mn与 Zn的摩尔比约为 0.08:0.92， 势垒层的分子组成为 Zn0.92Mn0.08Se
; 势垒层前驱体和势垒层的总厚度为 10 nm; 势垒层前驱体的厚度为 0.12nm。
[0107] 2） 依次先后注入量子点阴离子前驱体 （Se原子束） 和量子点阳离子前驱体 （ 包括 Cd原子束和 Zn原子束） ， Se原子束比 Cd原子束、 Zn原子束先注入 11 s， 沉 积 28 s， 在步骤 1） 的势垒层表面生长分布均匀的半导体量子点 CdZnSe， 量子点 的厚度为 5nm。
[0108] （4） 重复步骤 1） 和步骤 2） ， 循环 28次， 在含缓冲层衬底表面生长势垒层和 量子点。
[0109] 实施例三：
[0110] 本实施例的量子阱结构， 包括 20层势垒层； 掺杂金属选为 Mg;
[0111] 量子点和势垒层均选为 IIIA-VA族化合物半导体材料， 具体为 InP/GaP （量子点 / 势垒层） ； 缓冲层为 AlGaAs超晶格； 衬底为单晶硅。
[0112] 本实施例的量子阱结构的具体制备过程如下：
[0113] （1） 衬底的预处理
[0114] 选择单晶硅作为衬底， 进行物理抛光； 然后， 采用丙酮清洗 lOmin后， 转移至 无水乙醇中清洗 20min; 接着， 采用氮气吹干后置于真空生长室中； 之后， 于 20 0°C除气 10h， 再升温至 550°C加热 12min， 以除去衬底表面的氧化层。
[0115] （2） 在衬底上生长缓冲层 [0116] 将步骤 （1） 经过预处理的衬底从 550°C降温至 510°C， 注入缓冲层原料原子束 （包括 A1原子束、 Ga原子束和 As原子束） ， 沉积 6h， 在衬底表面生成 AlGaAs缓 冲层， 缓冲层厚度约为 250 nm。
[0117] （3） 制备势垒层和半导体量子点
[0118] 1） 将步骤 （2） 生长有缓冲层的衬底从 510°C降温至 180°C， 注入 Ga原子束、 P 原子束和掺杂金属 Mg原子束， 在缓冲层表面沉积势垒层前驱体； 然后， 从 180°C 升温至 280°C; 接着， 注入 P原子束和 Ga原子束， 继续沉积势垒层。
[0119] 其中， 掺杂金属 Mg与 Ga的摩尔比约为 0.05:0.95， 势垒层的分子组成为 Ga0.95M g0.05P； 势垒层前驱体的厚度为 0.06nm。
[0120] 2） 依次先后注入量子点阴离子前驱体 （P原子束） 和量子点阳离子前驱体 （In 原子束） ， P原子束比 In原子束先注入 15 s， 沉积 30 s， 在步骤 1） 的势垒层表面 生长分布均匀的半导体量子点， 半导体量子点的厚度为 6nm。
[0121] （4） 重复步骤 1） 和步骤 2） ， 共循环 20次， 在含缓冲层衬底表面生长势垒层 和量子点。
[0122] 对比例一：
[0123] 本对比例提供了一种量子阱结构， 如图 3所示， 其与实施例 1区别在于： 在制备 时不引入掺杂金属， 势垒层中不含掺杂金属。
[0124] 本对比例的半导体量子点包括由下至上依次设置的衬底、 缓冲层和依次连接的 若干个量子阱单元， 每个量子阱单元包括依次设置的势垒层和势阱层， 势垒层 与缓冲层相接； 其中， 量子阱单元选为 IIB-VIA族化合物半导体材料， 具体为 Cd Se/ZnSe （势讲层 /势垒层） ； 缓冲层优选为 GaAs; 衬底优选为 GaAs。
[0125] 其具体制备过程如下：
[0126] （1） 衬底的预处理
[0127] 此步骤与实施例 1相同。
[0128] （2） 在衬底上生长缓冲层
[0129] 此步骤与实施例 1相同。
[0130] （3） 在缓冲层上生长量子阱单元
[0131] 1） 将步骤 （2） 生长有缓冲层的衬底从 500°C降温至 250°C， 注入 Se原子束和 Zn 原子束， 在缓冲层表面沉积势垒层， 沉积厚度为 6nm， 势垒层的分子组成为 ZnSe
[0132] 2） 注入 Se原子束和 Cd原子束， 沉积 25 s， 在步骤 1） 的势垒层表面沉积 4nm厚 的 CdSe势阱层。
[0133] 3） 循环重复步骤 1） 和步骤 2） ， 共循环 25次。
[0134] 泖 I试例一：
[0135] 取实施例一至实施例三以及对比例一的量子阱结构， 采用荧光分光光度计检测 其发光效率， 表 1为检测结果。 如结果所示， 本发明实施例的量子阱结构的发光 效率高达 80%， 明显优于对比例一的发光效率， 说明在势垒层的生长过程中引入 掺杂金属可有效提高本发明实施例量子阱结构的发光效率。
[0136] 表 1
[] [表 1]
Figure imgf000016_0001
[0137] 泖 I试例二：
[0138] 取实施例一至实施例三的量子阱结构， 采用荧光分光光度计扫描其发光波长， 图 4为检测结果， 说明通过调节掺杂金属的添加量， 可调节量子点的尺寸， 进而 调节本发明实施例量子阱结构的发光波长。
[0139] 以上仅为本申请的可选实施例而已， 并不用于限制本申请。 对于本领域的技术 人员来说， 本申请可以有各种更改和变化。 凡在本申请的精神和原则之内， 所 作的任何修改、 等同替换、 改进等， 均应包含在本申请的权利要求范围之内。

Claims

权利要求书
[权利要求 1] 一种量子阱结构的制备方法， 其特征在于， 包括：
注入掺杂金属、 势垒层阳离子前驱体和势垒层阴离子前驱体， 在衬底 的表面进行沉积， 制备势垒层；
先后注入量子点阴离子前驱体和量子点阳离子前驱体， 在所述势垒层 的表面进行沉积， 制备半导体量子点；
其中， 所述掺杂金属原子缺电子， 且所述掺杂金属的半径与势垒层阳 离子的半径之差的绝对值为 0.1~0.3埃。
[权利要求 2] 根据权利要求 1所述的制备方法， 其特征在于， 所述制备方法还包括
: 多次循环制备所述势垒层与所述半导体量子点。
[权利要求 3] 根据权利要求 1所述的制备方法， 其特征在于， 制备所述势垒层具体 包括如下步骤：
在晶体转化临界温度以下， 注入掺杂金属、 势垒层阳离子前驱体和势 垒层阴离子前驱体， 在衬底的表面上进行沉积， 制备势垒层前驱体； 在晶体转化临界温度以上， 继续注入所述势垒层阳离子前驱体和所述 势垒层阴离子前驱体， 在所述势垒层前驱体上进行沉积， 制备势垒层
[权利要求 4] 根据权利要求 3所述的制备方法， 其特征在于， 控制衬底的温度在晶 体转化临界温度以下， 注入掺杂金属、 势垒层阳离子前驱体和势垒层 阴离子前驱体， 在衬底的表面上进行沉积， 制备势垒层前驱体， 其中 ， 所述衬底的温度为 150~180°C; 和 /或
控制所述衬底的温度在晶体转化临界温度以上， 继续注入所述势垒层 阳离子前驱体和所述势垒层阴离子前驱体， 在所述势垒层前驱体上进 行沉积， 制备势垒层， 其中， 所述衬底温度为 250~300°C。
[权利要求 5] 根据权利要求 1所述的制备方法， 其特征在于， 所述掺杂金属为 Be、
Mn、 Mg、 Ca、 Sr、 Ba或 Ra; 和 /或
所述掺杂金属与所述势垒层阳离子的摩尔比为 (0.01~0.1) : 1。
[权利要求 6] 根据权利要求 1所述的制备方法， 其特征在于， 所述势垒层阳离子前 驱体为 IIB族原子， 所述势垒层阴离子前驱体为 VIA族原子；
或， 所述势垒层阳离子前驱体为 IIIA族原子， 所述势垒层阴离子前驱 体为 VA族原子。
[权利要求 7] 根据权利要求 1所述的制备方法， 其特征在于， 所述量子点阳离子前 驱体为 IIB族原子， 所述量子点阴离子前驱体为 VIA族原子； 或， 所述量子点阳离子前驱体为 IIIA族原子， 所述量子点阴离子前驱 体为 VA族原子。
[权利要求 8] 根据权利要求 1所述的制备方法， 其特征在于， 所述势垒层阴离子前 驱体与所述量子点阴离子前驱体相同。
[权利要求 9] 根据权利要求 1所述的制备方法， 其特征在于， 在制备所述半导体量 子点的过程中， 沉积时间为 25~30s; 和 /或
所述量子点阴离子前驱体比所述量子点阳离子前驱体早注入 10~15 s ; 和 /或
所述半导体量子点的厚度为 4~6nm。
[权利要求 10] 根据权利要求 1所述的制备方法， 其特征在于， 在制备所述势垒层的 过程中， 沉积时间为 35~60s; 和 /或
所述势垒层的厚度为 6~10nm。
[权利要求 11] 根据权利要求 1所述的制备方法， 其特征在于， 在制备所述势垒层之 前， 还包括： 在所述衬底的表面制备缓冲层， 且所述缓冲层位于所述 衬底与所述势垒层之间。
[权利要求 12] 一种量子阱结构， 其特征在于， 包括： 势垒层和半导体量子点； 所述半导体量子点多个， 且均匀布置于所述势垒层上；
所述势垒层为含掺杂金属的半导体材料， 所述掺杂金属原子缺电子， 且所述掺杂金属的半径与所述势垒层的阳离子的半径之差的绝对值为
0.1~0.3埃。
[权利要求 13] 根据权利要求 12所述的量子阱结构， 其特征在于， 所述势垒层至少一 层；
沿所述势垒层的层数递增方向， 所述半导体量子点均匀布置于所述势 垒层面向下一层势垒层的一侧。
[权利要求 14] 根据权利要求 12所述的量子阱结构， 其特征在于， 所述掺杂金属为 B e、 Mn、 Mg、 Ca、 Sr、 Ba或 Ra。
[权利要求 15] 根据权利要求 12所述的量子阱结构， 其特征在于， 所述势垒层为 IIB- VIA族化合物半导体材料或 IIIA-VA族化合物半导体材料； 和 /或 所述半导体量子点为 IIB-VIA族化合物半导体材料或 IIIA-VA族化合物 半导体材料。
[权利要求 16] 根据权利要求 15所述的量子阱结构， 其特征在于， 所述势垒层与所述 半导体量子点同为 IIB-VIA族化合物半导体材料或 IIIA-VA族化合物半 导体材料。
[权利要求 17] 根据权利要求 15所述的量子阱结构， 其特征在于， 所述势垒层为 IIB- VIA族化合物半导体材料时， 所述势垒层为 ZnSe、 ZnS或 ZnTe;
所述势垒层为 IIIA-VA族化合物半导体材料时， 所述势垒层为 GaAs、 AlGaAs、 GaN、 GaP或 InSb。
[权利要求 18] 根据权利要求 15所述的量子阱结构， 其特征在于， 所述半导体量子点 为 IIB-VIA族化合物半导体材料时， 所述半导体量子点为 CdSe、 CdS 、 CdTe或 CdZnSe;
所述半导体量子点为 IIIA-VA族化合物半导体材料时， 所述半导体量 子点为 InGaAs、 GaAs、 InGaN、 InP或 InAsSb。
[权利要求 19] 根据权利要求 12所述的量子阱结构， 其特征在于， 还包括衬底和缓冲 层， 所述缓冲层设于所述衬底和所述势垒层之间。
[权利要求 20] 根据权利要求 19所述的量子阱结构， 其特征在于， 所述缓冲层为 GaA s' AlGaAs或 GaAs/AlGaAs超晶格； 和 /或
所述衬底为 ZrN/MgO、 TiN/MgO、 玻璃、 单晶桂、 SiC、 蓝宝石或 Ga As。
PCT/CN2019/107881 2018-12-28 2019-09-25 一种量子阱结构的制备方法和量子阱结构 Ceased WO2020134243A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811632413.6A CN111384214B (zh) 2018-12-28 2018-12-28 一种量子阱结构的制备方法和量子阱结构
CN201811632413.6 2018-12-28

Publications (1)

Publication Number Publication Date
WO2020134243A1 true WO2020134243A1 (zh) 2020-07-02

Family

ID=71126122

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/107881 Ceased WO2020134243A1 (zh) 2018-12-28 2019-09-25 一种量子阱结构的制备方法和量子阱结构

Country Status (2)

Country Link
CN (1) CN111384214B (zh)
WO (1) WO2020134243A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471341A (zh) * 2021-05-26 2021-10-01 厦门大学 一种基于红光AlInGaAs量子点的Micro-LED结构及其制备方法
CN115663596A (zh) * 2022-10-09 2023-01-31 北京邮电大学 一种抑制载流子横向扩散的半导体量子阱结构及制备方法
CN115725297B (zh) * 2022-12-10 2023-09-08 福州大学 一种纳米板异质结构的CdS-CdTe-CdS量子阱材料及其制备方法
CN121099800B (zh) * 2025-11-12 2026-03-17 苏州晶歌半导体有限公司 一种红光Micro-LED及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326906A (ja) * 1997-05-26 1998-12-08 Hamamatsu Photonics Kk 光検出素子及び撮像素子
JP2008227323A (ja) * 2007-03-15 2008-09-25 Fujitsu Ltd 光検知器およびその製造方法
CN101752444A (zh) * 2008-12-17 2010-06-23 中国科学院半导体研究所 p-i-n型InGaN量子点太阳能电池结构及其制作方法
CN103441181A (zh) * 2013-08-30 2013-12-11 中国科学院半导体研究所 InSb/GaSb量子点结构器件及生长方法
CN105981149A (zh) * 2014-02-06 2016-09-28 丰田自动车欧洲股份有限公司 量子点阵列和量子点超晶格的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187498B (zh) * 2011-12-29 2016-08-03 比亚迪股份有限公司 一种半导体结构及其形成方法
CN103928578A (zh) * 2014-04-22 2014-07-16 湘能华磊光电股份有限公司 Led外延层及其生长方法和led芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326906A (ja) * 1997-05-26 1998-12-08 Hamamatsu Photonics Kk 光検出素子及び撮像素子
JP2008227323A (ja) * 2007-03-15 2008-09-25 Fujitsu Ltd 光検知器およびその製造方法
CN101752444A (zh) * 2008-12-17 2010-06-23 中国科学院半导体研究所 p-i-n型InGaN量子点太阳能电池结构及其制作方法
CN103441181A (zh) * 2013-08-30 2013-12-11 中国科学院半导体研究所 InSb/GaSb量子点结构器件及生长方法
CN105981149A (zh) * 2014-02-06 2016-09-28 丰田自动车欧洲股份有限公司 量子点阵列和量子点超晶格的制备方法

Also Published As

Publication number Publication date
CN111384214A (zh) 2020-07-07
CN111384214B (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
CN102368519B (zh) 一种提高半导体二极管多量子阱发光效率的方法
CN115458650B (zh) 发光二极管外延片及其制备方法、发光二极管
CN108336195B (zh) 一种InGaN薄膜的制备方法
CN111384214B (zh) 一种量子阱结构的制备方法和量子阱结构
CN114597293B (zh) 发光二极管外延片及其制备方法
TWI766403B (zh) 一種微發光二極體外延結構及其製備方法
CN115347097B (zh) 发光二极管外延片及其制备方法
CN107170862B (zh) 一种非极性面量子点发光二极管及其制备方法
CN115472720B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117810324B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115458649A (zh) 发光二极管外延片及其制备方法、发光二极管
CN118522833A (zh) Led外延片及其制备方法、led
CN120813136B (zh) 一种led外延结构及其制备方法
CN115842077B (zh) 发光二极管外延片及其制备方法、发光二极管
CN120640848B (zh) 发光二极管外延片及其制备方法
CN116314508A (zh) 一种高光效led外延片及其制备方法、led芯片
CN105742434B (zh) 一种氮化物发光二极管及其制备方法
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN117410402B (zh) 一种发光二极管外延片及其制备方法、Micro-LED芯片
CN117174792B (zh) 高光效的led外延结构
CN116682909B (zh) 一种led外延片、制备方法及led芯片
CN115050866B (zh) 极化可控的量子点Micro-LED同质外延结构及其制备方法
CN117766652A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116314513A (zh) 发光二极管外延片及其制备方法
CN113493927B (zh) 一种制备InGaN外延层的方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19906149

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19906149

Country of ref document: EP

Kind code of ref document: A1