CN115347097B - 发光二极管外延片及其制备方法 - Google Patents
发光二极管外延片及其制备方法 Download PDFInfo
- Publication number
- CN115347097B CN115347097B CN202211270149.2A CN202211270149A CN115347097B CN 115347097 B CN115347097 B CN 115347097B CN 202211270149 A CN202211270149 A CN 202211270149A CN 115347097 B CN115347097 B CN 115347097B
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- source
- introducing
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 238000002347 injection Methods 0.000 claims abstract description 55
- 239000007924 injection Substances 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 230000004888 barrier function Effects 0.000 claims abstract description 27
- 238000000151 deposition Methods 0.000 claims description 181
- 230000008021 deposition Effects 0.000 claims description 131
- 238000000034 method Methods 0.000 claims description 71
- 238000006243 chemical reaction Methods 0.000 claims description 52
- 230000000903 blocking effect Effects 0.000 claims description 21
- 238000005137 deposition process Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 229910002601 GaN Inorganic materials 0.000 description 95
- 235000012431 wafers Nutrition 0.000 description 26
- 230000005525 hole transport Effects 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 235000019557 luminance Nutrition 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000001795 light effect Effects 0.000 description 1
- 230000010534 mechanism of action Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种发光二极管外延片及其制备方法，所述发光二极管外延片包括衬底及依次层叠于所述衬底上的缓冲层、非Si掺杂GaN层、N型GaN层、应力释放层、多量子阱层、P型空穴注入层、电子阻挡层、P型接触层；所述P型空穴注入层包括P型GaN层、P型AlxInyGa1‑x‑yN层和P型InzGa1‑zN层，其中，x的范围为0.001~0.01，y的范围为0.01~0.1，z的范围为0.001~0.1。本发明不同电流密度下都能够有效减少了载流子传输中的能量损失，能够应用到更大范围电流密度的产品中，提升空穴注入效率，降低工作电压。
Description
技术领域
本发明涉及光电技术领域，尤其涉及一种发光二极管外延片及其制备方法。
背景技术
近年来，随着GaN基LED发光器件的深入研究，半导体表面形成的V型缺陷越来越被关注，对其形成原理及在发光二极管中的作用机理也广泛被认可。V型缺陷起源于位错，在特定的条件下向P型半导体延伸并最终形成倒六角金字塔状，V型侧面（1011面）与C面（0001）面成62°角。目前认为，V型缺陷能有效屏蔽位错，同时能够为空穴传输提供更多的路径。
空穴传输的路径受电流密度影响而不同，小电流密度（5A/cm2~15A/cm2）下空穴传输路径以C面为主，大电流密度（50A/cm2~100A/cm2）下部分空穴逐渐转向从V型侧壁注入至发光阱与电子发生辐射复合。因V型侧壁量子阱生长厚度相对C面更薄，其禁带宽度相对C面厚发光阱的禁带宽度更高，载流子需要更高的驱动电压来克服V型侧壁与C面的禁带宽度差，因此导致大电流密度下空穴注入至发光阱所消耗的能量更大；同时薄的空穴注入层其活化后的Mg浓度更低，电阻率更大，进而影响工作电压。另一方面空穴注入层在V型坑的侧壁生长厚度不均，越靠近V型坑底处生长厚度越偏薄导致空穴注入到量子阱的深度有限，使整体的空穴注入效率下降。
低电流密度下，空穴传输路径以C面为主，因此为提升低电流密度下的发光效率，通常会设计更薄的P型半导体，以减少载流子传输时消耗的能量，同时减少吸光，提升光萃取效率。但同样的结构在大电流密度下，会受薄P结构影响，Mg浓度受限制导致整体电阻率升高，工作电压变大。
因此同一种外延结构其应用端的电流密度范围严重受到限制，为提升不同电流密度下二极管的发光效率，通常会设计不同的外延结构来搭配不同电流密度产品。
不同的外延结构搭配不同电流密度产品，虽然满足了各自应用端的产品性能，但不同外延结构之间切换时其产品的稳定性会受人、机、料、法、环等因素的影响而变差，同时给工艺生产端的程序管控带来极大的不便利。
发明内容
本发明所要解决的技术问题在于，提供一种发光二极管外延片，其能够应用到较大范围电流密度的产品中，同时提升空穴注入效率，降低工作电压。
本发明所要解决的技术问题还在于，提供一种发光二极管外延片的制备方法，其工艺简单，能够稳定制得适用于较大范围电流密度的发光二极管外延片。
为了解决上述技术问题，本发明提供了一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、非Si掺杂GaN层、N型GaN层、应力释放层、多量子阱层、P型空穴注入层、电子阻挡层、P型接触层；
所述P型空穴注入层包括P型GaN层、P型AlxInyGa1-x-yN层和P型InzGa1-zN层，其中，x的范围为0.001~0.01，y的范围为0.01~0.1，z的范围为0.001~0.1。
在一种实施方式中，所述P型GaN层的厚度＞所述P型AlxInyGa1-x-yN层的厚度；
所述P型GaN层的掺杂浓度＞所述P型AlxInyGa1-x-yN层的掺杂浓度＞所述P型InzGa1-zN层的掺杂浓度。
优选地，所述P型GaN层的厚度为10nm-20nm；
所述P型AlxInyGa1-x-yN层的厚度为5nm-10nm；
所述P型InzGa1-zN层的厚度为10nm-20nm；
所述P型GaN层的掺杂浓度为1*1019cm-3-1*1020cm-3；
所述P型AlxInyGa1-x-yN层的掺杂浓度为1*1015cm-3-1*1017cm-3；
所述P型InzGa1-zN层的掺杂浓度为1*1015cm-3-1*1017cm-3。
在一种实施方式中，所述P型InzGa1-zN层内的In组分浓度由所述P型AlxInyGa1-xN层至所述电子阻挡层由低至高渐变。
在一种实施方式中，所述缓冲层的厚度为10nm-30nm；
所述非Si掺杂GaN层的厚度为3μm-4μm；
所述N型GaN层的厚度为2μm-3μm；
所述电子阻挡层的厚度为5nm-15nm；
所述P型接触层的厚度为10nm-50nm。
在一种实施方式中，所述多量子阱层包括交替堆叠的InGaN量子阱层和GaN量子垒层，堆叠周期数为5-10；
所述InGaN量子阱层的厚度为2nm-5nm；
所述GaN量子垒层的厚度为8nm-10nm。
为解决上述问题，本发明还提供了一种发光二极管外延片的制备方法，包括以下步骤：
准备衬底；
在所述衬底上依次沉积缓冲层、非Si掺杂GaN层、N型GaN层、多量子阱层、P型空穴注入层、电子阻挡层、P型接触层；
所述P型空穴注入层包括P型GaN层、P型AlxInyGa1-x-yN层和P型InzGa1-zN层，其中，x的范围为0.001~0.01，y的范围为0.01~0.1，z的范围为0.001~0.1。
在一种实施方式中，所述P型GaN层的生长温度＜所述P型AlxInyGa1-x-yN层的生长温度＜所述P型InzGa1-zN层的生长温度。
在一种实施方式中，所述P型GaN层的生长温度比所述P型AlxInyGa1-x-yN层的生长温度低100℃~150℃；
所述P型AlxInyGa1-x-yN层的生长温度比所述P型InzGa1-zN层的生长温度低100℃~150℃。
在一种实施方式中，所述P型AlxInyGa1-x-yN层和所述P型InzGa1-zN层的沉积过程中通入NH3作为N源，所述P型AlxInyGa1-x-yN层的NH3通入流量＜所述P型InzGa1-zN层的NH3通入流量。
在一种实施方式中，采用下述方法完成所述P型GaN层的沉积：
将反应室温度控制在700℃-800℃，通入Mg源作为掺杂源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为10nm-20nm，Mg掺杂浓度为1*1019cm-3-1*1020cm-3；
和/或，采用下述方法完成所述P型AlxInyGa1-x-yN层的沉积：
将反应室温度控制在800℃-950℃，通入TMAl作为Al源，通入Mg源作为掺杂源，通入NH3作为N源，通入TMGa作为Ga源，通入In源，完成沉积并控制沉积厚度为5nm-10nm，Mg掺杂浓度为1*1015cm-3-1*1017cm-3；
和/或，采用下述方法完成所述P型InzGa1-zN层的沉积：
将反应室温度控制在900℃-1100℃，通入TMAl作为Al源，通入Mg源作为掺杂源，通入NH3作为N源，通入TMGa作为Ga源，通入In源，完成沉积并控制沉积厚度为10nm-20nm，Mg掺杂浓度为1*1015cm-3-1*1017cm-3。
在一种实施方式中，所述P型AlxInyGa1-x-yN层的NH3通入流量为110L/min~130L/min；
所述P型InzGa1-zN层的NH3通入流量为130L/min~155L/min。
在一种实施方式中，采用下述方法完成在所述衬底的正面沉积所述缓冲层：
将反应室温度控制在400℃-650℃，通入TMAl作为Al源，通入NH3作为N源，在所述衬底的正面沉积缓冲层，完成沉积并控制所沉积的所述缓冲层的厚度为10nm-30nm；
和/或，采用下述方法完成在所述缓冲层上沉积所述非Si掺杂GaN层：
将反应室温度控制在1100℃-1200℃，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为3μm-4μm；
和/或，采用下述方法完成在所述非Si掺杂GaN层上沉积所述N型GaN层：
将反应室温度控制在1000℃-1100℃，通入SiN4作为Si源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为2μm-3μm，Si掺杂浓度为1*1019cm-3-1*1020cm-3；
和/或，采用下述方法完成在所述P型空穴注入层上沉积所述电子阻挡层：
将反应室温度控制在900℃-1100℃，通入TMAl作为Al源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为5nm-15nm，Al组分在0.01-0.1；
和/或，采用下述方法完成在所述电子阻挡层上沉积所述P型接触层：
将反应室温度控制在900℃-1000℃，通入TMAl作为Al源，通入NH3作为N源，通入TMGa作为Ga源，通入Mg源作为掺杂源，完成沉积并控制沉积厚度为10nm-50nm，Mg掺杂浓度为1*1020cm-3-1*1022cm-3。
在一种实施方式中，采用下述方法完成在所述N型GaN层上沉积所述多量子阱层：
在所述N型GaN层上交替沉积InGaN量子阱层和GaN量子垒层，堆叠层数在5~10；
其中，所述InGaN量子阱层的沉积步骤包括：
将反应室温度控制在750℃-850℃，通入In源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为2nm-5nm；
所述GaN量子垒层的沉积步骤包括：
将反应室温度控制在750℃-850℃，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为8nm-10nm。
实施本发明，具有如下有益效果：
本发明提供的发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、非Si掺杂GaN层、N型GaN层、应力释放层、多量子阱层、P型空穴注入层、电子阻挡层、P型接触层；所述P型空穴注入层包括P型GaN层、P型AlxInyGa1-x-yN层和P型InzGa1-zN层，其中，x的范围为0.001~0.01，y的范围为0.01~0.1，z的范围为0.001~0.1。本发明通过特定结构的P型空穴注入层的设计，减少了不同电流密度下载流子传输中的能量损失，可覆盖电流密度范围更广，能够应用到更大范围电流密度的产品中，同时提升空穴注入效率，降低工作电压。
附图说明
图1为本发明提供的发光二极管外延片的结构示意图，其中，衬底为1、缓冲层为2、非Si掺杂GaN层为3、N型GaN层为4、应力释放层为5、多量子阱层为6、P型空穴注入层为7、P型GaN层为71、P型AlxInyGa1-x-yN层为72、P型InzGa1-zN层为73、电子阻挡层为8、P型接触层为9。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
除非另外说明或存在矛盾之处，本文中使用的术语或短语具有以下含义：
本发明中，所使用的“其组合”、“其任意组合”、“其任意组合方式”等中包括所列项目中任两个或任两个以上项目的所有合适的组合方式。
本发明中，“优选”仅为描述效果更好的实施方式或实施例，应当理解，并不构成对本发明保护范围的限制。
本发明中，以开放式描述的技术特征中，包括所列举特征组成的封闭式技术方案，也包括包含所列举特征的开放式技术方案。
本发明中，涉及到数值区间，如无特别说明，则包括数值区间的两个端点。
目前，不同的外延结构搭配不同电流密度产品，虽然满足了各自应用端的产品性能，但不同外延结构之间切换时其产品的稳定性会受人、机、料、法、环等因素的影响而变差，同时给工艺生产端的程序管控带来极大的不便利。
为解决上述问题，本发明提供了一种发光二极管外延片，如图1所示，包括衬底1及依次层叠于所述衬底1上的缓冲层2、非Si掺杂GaN层3、N型GaN层4、应力释放层5、多量子阱层6、P型空穴注入层7、电子阻挡层8、P型接触层9；
所述P型空穴注入层7包括P型GaN层71、P型AlxInyGa1-x-yN层72和P型InzGa1-zN层73，其中，x的范围为0.001~0.01，y的范围为0.01~0.1，z的范围为0.001~0.1。
本发明中，所述P型AlxInyGa1-x-yN层中x的范围为0.001~0.01，即Al组分浓度在0.001~0.01之间，受Al原子迁移率低的影响，该层生长模式更倾向于3D生长，即V型侧壁生长厚度会比C面厚度更薄，V型侧壁具有更低的体电阻，进而降低从V型侧壁传输时消耗的能量，降低大电流密度下的工作电压。另一方面，C面体电阻相对V型侧壁更大，大电流密度下其阻值超过了两边量子阱的禁带宽度差，使载流子更倾向与从V型侧壁传输。而且较低的Al组分，减少了Mg受主能级随Al浓度升高而变大的不利影响。
所述P型InzGa1-zN层中z的范围为0.001~0.1，在一种实施方式中，所述P型InzGa1-zN层内的In组分浓度由所述P型AlxInyGa1-x-yN层至所述电子阻挡层由低至高渐变。所述P型InzGa1-zN层中In组分的逐渐增加可提升Mg受主掺杂浓度，提升空穴注入效率，可作为大电流密度下的空穴传输的主要路径。
进一步地，为了覆盖更大电流密度范围，对所述P型空穴注入层的结构进行特定设计，在一种实施方式中，所述P型GaN层的厚度＞所述P型AlxInyGa1-x-yN层的厚度；所述P型AlxInyGa1-x-yN层具有更低的Al组分，减少了Mg受主能级随Al浓度升高而变大的不利影响，因此该层厚度要尽量薄，不影响低电流密度下C面空穴注入效率。优选地，所述P型GaN层的厚度为10nm-20nm；所述P型AlxInyGa1-x-yN层的厚度为5nm-10nm；所述P型InzGa1-zN层的厚度为10nm-20nm。
所述P型GaN层的掺杂浓度＞所述P型AlxInyGa1-x-yN层的掺杂浓度＞所述P型InzGa1-zN层的掺杂浓度。所述P型GaN层具有高浓度的Mg掺杂，能够将电子有效势垒升高，起到了拦截电子的作用。优选地，所述P型GaN层的掺杂浓度为1*1019cm-3-1*1020cm-3；所述P型AlxInyGa1-x-yN层的掺杂浓度为1*1015cm-3-1*1017cm-3；所述P型InzGa1-zN层的掺杂浓度为1*1015cm-3-1*1017cm-3。
在一种实施方式中，所述缓冲层的厚度为10nm-30nm；所述非Si掺杂GaN层的厚度为3μm-4μm；所述N型GaN层的厚度为2μm-3μm；所述电子阻挡层的厚度为5nm-15nm；所述P型接触层的厚度为10nm-50nm。
在一种实施方式中，所述多量子阱层包括交替堆叠的InGaN量子阱层和GaN量子垒层，堆叠周期数为5-10；所述InGaN量子阱层的厚度为2nm-5nm；所述GaN量子垒层的厚度为8nm-10nm。
综上，本发明通过特定结构的P型空穴注入层的设计，减少了不同电流密度下载流子传输中的能量损失，可覆盖电流密度范围更广，能够应用到更大范围电流密度的产品中，同时提升空穴注入效率，降低工作电压。
相应地，本发明还提供了上述发光二极管外延片的制备方法，包括以下步骤：
S1、准备衬底；
在一种实施方式中，所述衬底选用蓝宝石衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种。
优选地，所述衬底选用蓝宝石衬底，蓝宝石衬底在目前LED生产中广泛使用,蓝宝石衬底具有制备工艺成熟，价格较低，具有很好的化学稳定性和热稳定性等优点。
S2、在所述衬底上依次沉积缓冲层、非Si掺杂GaN层、N型GaN层、多量子阱层、P型空穴注入层、电子阻挡层、P型接触层；
所述P型空穴注入层包括P型GaN层、P型AlxInyGa1-x-yN层和P型InzGa1-zN层，其中，x的范围为0.001~0.01，y的范围为0.01~0.1，z的范围为0.001~0.1。
在一种实施方式中，步骤S2包括以下具体步骤：
S21、采用下述方法完成在所述衬底的正面沉积所述缓冲层：
将反应室温度控制在400℃-650℃，通入TMAl作为Al源，通入NH3作为N源，在所述衬底的正面沉积缓冲层，完成沉积并控制所沉积的所述缓冲层的厚度为10nm-30nm。优选地，所述缓冲层的厚度为15nm。
S22、采用下述方法完成在所述缓冲层上沉积所述非Si掺杂GaN层：
将反应室温度控制在1100℃-1200℃，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为3μm-4μm；
S23、采用下述方法完成在所述非Si掺杂GaN层上沉积所述N型GaN层：
将反应室温度控制在1000℃-1100℃，通入SiN4作为Si源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为2μm-3μm，Si掺杂浓度为1*1019cm-3-1*1020cm-3。
优选地，在N-GaN层上沉积应力释放层。更佳地，所述应力释放层为低掺Si的GaN层。Si掺杂浓度在1*1015cm-3-1*1017cm-3，生长温度在800℃~900℃。
S24、采用下述方法完成在所述N型GaN层上沉积所述多量子阱层：
在所述N型GaN层上交替沉积InGaN量子阱层和GaN量子垒层，堆叠层数在5~10；
其中，所述InGaN量子阱层的沉积步骤包括：
将反应室温度控制在750℃-850℃，通入In源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为2nm-5nm；
所述GaN量子垒层的沉积步骤包括：
将反应室温度控制在750℃-850℃，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为8nm-10nm。
S25、采用下述方法完成在所述多量子阱层上沉积所述P型空穴注入层：
在所述多量子阱层上依次沉积P型GaN层、P型AlxInyGa1-x-yN层和P型InzGa1-zN层。
在一种实施方式中，所述P型GaN层的生长温度＜所述P型AlxInyGa1-x-yN层的生长温度＜所述P型InzGa1-zN层的生长温度。优选地，所述P型GaN层的生长温度比所述P型AlxInyGa1-x-yN层的生长温度低100℃~150℃；所述P型AlxInyGa1-x-yN层的生长温度比所述P型InzGa1-zN层的生长温度低100℃~150℃。所述P型空穴注入层的三个子层生长温度由低到高渐变，所述P型GaN层的温度相对较低，该层的Mg不容易扩散至多层量子阱层，同时对多层量子阱层起到退火的效果，提升多层量子阱层与空穴注入层界面的晶体质量。所述P型InzGa1-zN层的生长温度较高，能够使P型InzGa1-zN层作为厚度调控层的侧向生长能力更强。
在一种实施方式中，所述P型AlxInyGa1-x-yN层和所述P型InzGa1-zN层的沉积过程中通入NH3作为N源，所述P型AlxInyGa1-x-yN层的NH3通入流量＜所述P型InzGa1-zN层的NH3通入流量。优选地，所述P型AlxInyGa1-x-yN层的NH3通入流量为110L/min~130L/min；所述P型InzGa1- zN层的NH3通入流量为130L/min~155L/min。在上述条件下，能够使所述P型InzGa1-zN层的生长模式由3D生长渐变至2D生长，增加所述P型InzGa1-zN层的V型侧壁的厚度，改善V型侧壁厚度不均的状况。
优选地，采用下述方法完成所述P型GaN层的沉积：
将反应室温度控制在700℃-800℃，通入Mg源作为掺杂源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为10nm-20nm，Mg掺杂浓度为1*1019cm-3-1*1020cm-3；
和/或，采用下述方法完成所述P型AlxInyGa1-x-yN层的沉积：
将反应室温度控制在800℃-950℃，通入TMAl作为Al源，通入Mg源作为掺杂源，通入NH3作为N源，通入TMGa作为Ga源，通入In源，完成沉积并控制沉积厚度为5nm-10nm，Mg掺杂浓度为1*1015cm-3-1*1017cm-3；
和/或，采用下述方法完成所述P型InzGa1-zN层的沉积：
将反应室温度控制在900℃-1100℃，通入TMAl作为Al源，通入Mg源作为掺杂源，通入NH3作为N源，通入TMGa作为Ga源，通入In源，完成沉积并控制沉积厚度为10nm-20nm，Mg掺杂浓度为1*1015cm-3-1*1017cm-3。
S26、采用下述方法完成在所述P型空穴注入层上沉积所述电子阻挡层：
将反应室温度控制在900℃-1100℃，通入TMAl作为Al源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为5nm-15nm，Al组分在0.01-0.1；
S27、采用下述方法完成在所述电子阻挡层上沉积所述P型接触层：
将反应室温度控制在900℃-1000℃，通入TMAl作为Al源，通入NH3作为N源，通入TMGa作为Ga源，通入Mg源作为掺杂源，完成沉积并控制沉积厚度为10nm-50nm，Mg掺杂浓度为1*1020cm-3-1*1022cm-3。
以上采用MOCVD设备或超高真空的气相沉积设备完成沉积过程，本发明对沉积方法不作限定。并且，以上Al源、N源、Ga源、Si源、Mg源为示范性说明，不限于上述列举。
下面以具体实施例进一步说明本发明：
实施例1
本实施例提供一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、非Si掺杂GaN层、N型GaN层、应力释放层、多量子阱层、P型空穴注入层、电子阻挡层、P型接触层；
所述P型空穴注入层包括P型GaN层、P型AlxInyGa1-x-yN层和P型InzGa1-zN层，其中，x为0.001，y的范围为0.05，z的范围为0.005~0.008。
上述发光二极管外延片的制备方法，包括以下步骤：
S1、准备衬底；所述衬底选用蓝宝石衬底。
S2、在所述衬底上依次沉积缓冲层、非Si掺杂GaN层、N型GaN层、多量子阱层、P型空穴注入层、电子阻挡层、P型接触层；
具体地，S2包括以下步骤：
S21、采用下述方法完成在所述衬底的正面沉积所述缓冲层：
将反应室温度控制在500℃，通入TMAl作为Al源，通入NH3作为N源，在所述衬底的正面沉积缓冲层，完成沉积并控制所沉积的所述缓冲层的厚度为15nm。
S22、采用下述方法完成在所述缓冲层上沉积所述非Si掺杂GaN层：
将反应室温度控制在1150℃，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为3.5μm；
S23、采用下述方法完成在所述非Si掺杂GaN层上沉积所述N型GaN层：
将反应室温度控制在1050℃，通入SiN4作为Si源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为2.5μm，Si掺杂浓度为5*1019cm-3；
S24、采用下述方法完成在所述N型GaN层上沉积所述多量子阱层：
在所述N型GaN层上交替沉积InGaN量子阱层和GaN量子垒层，堆叠层数在7；
其中，所述InGaN量子阱层的沉积步骤包括：
将反应室温度控制在800℃，通入In源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为3nm；
所述GaN量子垒层的沉积步骤包括：
将反应室温度控制在800℃，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为9nm。
S25、采用下述方法完成在所述多量子阱层上沉积所述P型空穴注入层：
在所述多量子阱层上依次沉积P型GaN层、P型AlxInyGa1-x-yN层和P型InzGa1-zN层。
采用下述方法完成所述P型GaN层的沉积：
将反应室温度控制在750℃，通入Mg源作为掺杂源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为15nm，Mg掺杂浓度为5*1019cm-3；
采用下述方法完成所述P型AlxInyGa1-x-yN层的沉积：
将反应室温度控制在850℃，通入TMAl作为Al源，通入Mg源作为掺杂源，通入NH3作为N源，NH3通入流量为130L/min，通入TMGa作为Ga源，通入In源，完成沉积并控制沉积厚度为5nm，Mg掺杂浓度为1*1016cm-3；
采用下述方法完成所述P型InzGa1-zN层的沉积：
将反应室温度控制在950℃，通入TMAl作为Al源，通入Mg源作为掺杂源，通入NH3作为N源，NH3通入流量为150L/min，通入TMGa作为Ga源，通入In源，完成沉积并控制沉积厚度为15nm，Mg掺杂浓度为1*1015cm-3。
所述P型InzGa1-zN层靠近所述P型AlxInyGa1-x-yN层处的In组分浓度为0.005，所述P型InzGa1-zN层靠近所述电子阻挡层处的In组分浓度为0.008。
S26、采用下述方法完成在所述P型空穴注入层上沉积所述电子阻挡层：
将反应室温度控制在1000℃，通入TMAl作为Al源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为10nm，Al组分在0.05；
S27、采用下述方法完成在所述电子阻挡层上沉积所述P型接触层：
将反应室温度控制在950℃，通入TMAl作为Al源，通入NH3作为N源，通入TMGa作为Ga源，通入Mg源作为掺杂源，完成沉积并控制沉积厚度为30nm，Mg掺杂浓度为5*1020cm-3。
实施例2
本实施例提供一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、非Si掺杂GaN层、N型GaN层、应力释放层、多量子阱层、P型空穴注入层、电子阻挡层、P型接触层；
所述P型空穴注入层包括P型GaN层、P型AlxInyGa1-x-yN层和P型InzGa1-zN层，其中，x为0.001，y的范围为0.05，z的范围为0.01~0.02。
上述发光二极管外延片的制备方法，与实施例1不同之处在于步骤S25，其余均参照实施例1，本实施例的步骤S25如下：
S25、采用下述方法完成在所述多量子阱层上沉积所述P型空穴注入层：
在所述多量子阱层上依次沉积P型GaN层、P型AlxInyGa1-x-yN层和P型InzGa1-zN层。
采用下述方法完成所述P型GaN层的沉积：
将反应室温度控制在750℃，通入Mg源作为掺杂源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为15nm，Mg掺杂浓度为5*1019cm-3；
采用下述方法完成所述P型AlxInyGa1-x-yN层的沉积：
将反应室温度控制在850℃，通入TMAl作为Al源，通入Mg源作为掺杂源，通入NH3作为N源，NH3通入流量为130L/min，通入TMGa作为Ga源，通入In源，完成沉积并控制沉积厚度为5nm，Mg掺杂浓度为1*1016cm-3；
采用下述方法完成所述P型InzGa1-zN层的沉积：
将反应室温度控制在950℃，通入TMAl作为Al源，通入Mg源作为掺杂源，通入NH3作为N源，NH3通入流量为151L/min，通入TMGa作为Ga源，通入In源，完成沉积并控制沉积厚度为15nm，Mg掺杂浓度为1*1015cm-3。
所述P型InzGa1-zN层靠近所述P型AlxInyGa1-x-yN层处的In组分浓度为0.01，所述P型InzGa1-zN层靠近所述电子阻挡层处的In组分浓度为0.02。
实施例3
本实施例提供一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、非Si掺杂GaN层、N型GaN层、应力释放层、多量子阱层、P型空穴注入层、电子阻挡层、P型接触层；
所述P型空穴注入层包括P型GaN层、P型AlxInyGa1-x-yN层和P型InzGa1-zN层，其中，x为0.001，y的范围为0.05，z的范围为0.01~0.05。
上述发光二极管外延片的制备方法，与实施例1不同之处在于步骤S25，其余均参照实施例1，本实施例的步骤S25如下：
S25、采用下述方法完成在所述多量子阱层上沉积所述P型空穴注入层：
在所述多量子阱层上依次沉积P型GaN层、P型AlxInyGa1-x-yN层和P型InzGa1-zN层。
采用下述方法完成所述P型GaN层的沉积：
将反应室温度控制在750℃，通入Mg源作为掺杂源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为15nm，Mg掺杂浓度为5*1019cm-3；
采用下述方法完成所述P型AlxInyGa1-x-yN层的沉积：
将反应室温度控制在850℃，通入TMAl作为Al源，通入Mg源作为掺杂源，通入NH3作为N源，NH3通入流量为130L/min，通入TMGa作为Ga源，通入In源，完成沉积并控制沉积厚度为5nm，Mg掺杂浓度为1*1016cm-3；
采用下述方法完成所述P型InzGa1-zN层的沉积：
将反应室温度控制在950℃，通入TMAl作为Al源，通入Mg源作为掺杂源，通入NH3作为N源，NH3通入流量为152L/min，通入TMGa作为Ga源，通入In源，完成沉积并控制沉积厚度为15nm，Mg掺杂浓度为1*1015cm-3。
所述P型InzGa1-zN层靠近所述P型AlxInyGa1-x-yN层处的In组分浓度为0.01，所述P型InzGa1-zN层靠近所述电子阻挡层处的In组分浓度为0.05。
实施例4
本实施例提供一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、非Si掺杂GaN层、N型GaN层、应力释放层、多量子阱层、P型空穴注入层、电子阻挡层、P型接触层；
所述P型空穴注入层包括P型GaN层、P型AlxInyGa1-x-yN层和P型InzGa1-zN层，其中，x为0.001，y的范围为0.05，z的范围为0.01~0.08。
上述发光二极管外延片的制备方法，与实施例1不同之处在于步骤S25，其余均参照实施例1，本实施例的步骤S25如下：
S25、采用下述方法完成在所述多量子阱层上沉积所述P型空穴注入层：
在所述多量子阱层上依次沉积P型GaN层、P型AlxInyGa1-x-yN层和P型InzGa1-zN层。
采用下述方法完成所述P型GaN层的沉积：
将反应室温度控制在750℃，通入Mg源作为掺杂源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为15nm，Mg掺杂浓度为5*1019cm-3；
采用下述方法完成所述P型AlxInyGa1-x-yN层的沉积：
将反应室温度控制在850℃，通入TMAl作为Al源，通入Mg源作为掺杂源，通入NH3作为N源，NH3通入流量为130L/min，通入TMGa作为Ga源，通入In源，完成沉积并控制沉积厚度为5nm，Mg掺杂浓度为1*1016cm-3；
采用下述方法完成所述P型InzGa1-zN层的沉积：
将反应室温度控制在950℃，通入TMAl作为Al源，通入Mg源作为掺杂源，通入NH3作为N源，NH3通入流量为153L/min，通入TMGa作为Ga源，通入In源，完成沉积并控制沉积厚度为15nm，Mg掺杂浓度为1*1015cm-3。
所述P型InzGa1-zN层靠近所述P型AlxInyGa1-x-yN层处的In组分浓度为0.01，所述P型InzGa1-zN层靠近所述电子阻挡层处的In组分浓度为0.08。
实施例5
本实施例提供一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的缓冲层、非Si掺杂GaN层、N型GaN层、应力释放层、多量子阱层、P型空穴注入层、电子阻挡层、P型接触层；
所述P型空穴注入层包括P型GaN层、P型AlxInyGa1-x-yN层和P型InzGa1-zN层，其中，x为0.005，y的范围为0.05，z的范围为0.01~0.08。
上述发光二极管外延片的制备方法，与实施例1不同之处在于步骤S25，其余均参照实施例1，本实施例的步骤S25如下：
S25、采用下述方法完成在所述多量子阱层上沉积所述P型空穴注入层：
在所述多量子阱层上依次沉积P型GaN层、P型AlxInyGa1-x-yN层和P型InzGa1-zN层。
采用下述方法完成所述P型GaN层的沉积：
将反应室温度控制在750℃，通入Mg源作为掺杂源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为15nm，Mg掺杂浓度为1*1019cm-3；
采用下述方法完成所述P型AlxInyGa1-x-yN层的沉积：
将反应室温度控制在850℃，通入TMAl作为Al源，通入Mg源作为掺杂源，通入NH3作为N源，NH3通入流量为110L/min，通入TMGa作为Ga源，通入In源，完成沉积并控制沉积厚度为10nm，Mg掺杂浓度为1*1016cm-3；
采用下述方法完成所述P型InzGa1-zN层的沉积：
将反应室温度控制在950℃，通入TMAl作为Al源，通入Mg源作为掺杂源，通入NH3作为N源，NH3通入流量为130L/min，通入TMGa作为Ga源，通入In源，完成沉积并控制沉积厚度为15nm，Mg掺杂浓度为1*1015cm-3。
所述P型InzGa1-zN层靠近所述P型AlxInyGa1-x-yN层处的In组分浓度为0.01，所述P型InzGa1-zN层靠近所述电子阻挡层处的In组分浓度为0.08。
以实施例1-5制得发光二极管外延片制作芯片，然后分别在20A/cm2和80A/cm2电流密度下测试实施例1-5制得发光二极管外延片芯片与现有技术中的外延芯片的电压值和亮度，计算本发明制得的芯片相比于现有技术中的芯片的电压值下降值和亮度提升幅度，测试结果如表1所示。
表1为实施例1-5制得发光二极管外延片的正向电压和光输出功率测试结果
由上述结果可知，通过本发明制得的外延片制作到的芯片与现有技术中的外延芯片在大小不同电流密度下均有一定的光效提升，其中J=20A/cm2电流密度下电压值下降幅度约0~0.001V，亮度提升约0.3~1%，J=80A/cm2电流密度下电压值下降幅度约0.01V~0.03V，亮度提升约0.5%~1.2%。综上，本发明通过特定结构的P型空穴注入层的设计，减少了不同电流密度下载流子传输中的能量损失，可覆盖电流密度范围更广，能够应用到更大范围电流密度的产品中，同时提升空穴注入效率，降低工作电压。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (9)
1.一种发光二极管外延片，其特征在于，包括衬底及依次层叠于所述衬底上的缓冲层、非Si掺杂GaN层、N型GaN层、应力释放层、多量子阱层、P型空穴注入层、电子阻挡层、P型接触层；
所述P型空穴注入层包括P型GaN层、P型AlxInyGa1-x-yN层和P型InzGa1-zN层，其中，x的范围为0.001~0.01，y的范围为0.01~0.1，z的范围为0.001~0.1；
所述P型GaN层的厚度＞所述P型AlxInyGa1-x-yN层的厚度；
所述P型GaN层的掺杂浓度＞所述P型AlxInyGa1-x-yN层的掺杂浓度＞所述P型InzGa1-zN层的掺杂浓度；
所述P型InzGa1-zN层内的In组分浓度由所述P型AlxInyGa1-x-yN层至所述电子阻挡层由低至高渐变；
所述发光二极管外延片由下述方法制得：
准备衬底；
在所述衬底上依次沉积缓冲层、非Si掺杂GaN层、N型GaN层、多量子阱层、P型空穴注入层、电子阻挡层、P型接触层
其中，所述P型GaN层的生长温度＜所述P型AlxInyGa1-x-yN层的生长温度＜所述P型InzGa1-zN层的生长温度；
所述P型AlxInyGa1-x-yN层和所述P型InzGa1-zN层的沉积过程中通入NH3作为N源，所述P型AlxInyGa1-x-yN层的NH3通入流量＜所述P型InzGa1-zN层的NH3通入流量。
2.如权利要求1所述的发光二极管外延片，其特征在于，所述P型GaN层的厚度为10nm-20nm；
所述P型AlxInyGa1-x-yN层的厚度为5nm-10nm；
所述P型InzGa1-zN层的厚度为10nm-20nm；
所述P型GaN层的掺杂浓度为1*1019cm-3-1*1020cm-3；
所述P型AlxInyGa1-x-yN层的掺杂浓度为1*1015cm-3-1*1017cm-3；
所述P型InzGa1-zN层的掺杂浓度为1*1015cm-3-1*1017cm-3。
3.如权利要求1所述的发光二极管外延片，其特征在于，所述缓冲层的厚度为10nm-30nm；
所述非Si掺杂GaN层的厚度为3μm-4μm；
所述N型GaN层的厚度为2μm-3μm；
所述电子阻挡层的厚度为5nm-15nm；
所述P型接触层的厚度为10nm-50nm。
4.如权利要求1所述的发光二极管外延片，其特征在于，所述多量子阱层包括交替堆叠的InGaN量子阱层和GaN量子垒层，堆叠周期数为5-10；
所述InGaN量子阱层的厚度为2nm-5nm；
所述GaN量子垒层的厚度为8nm-10nm。
5.如权利要求1所述的发光二极管外延片的制备方法，其特征在于，所述P型GaN层的生长温度比所述P型AlxInyGa1-x-yN层的生长温度低100℃~150℃；
所述P型AlxInyGa1-x-yN层的生长温度比所述P型InzGa1-zN层的生长温度低100℃~150℃。
6.如权利要求1所述的发光二极管外延片的制备方法，其特征在于，采用下述方法完成所述P型GaN层的沉积：
将反应室温度控制在700℃-800℃，通入Mg源作为掺杂源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为10nm-20nm，Mg掺杂浓度为1*1019cm-3-1*1020cm-3；
和/或，采用下述方法完成所述P型AlxInyGa1-x-yN层的沉积：
将反应室温度控制在800℃-950℃，通入TMAl作为Al源，通入Mg源作为掺杂源，通入NH3作为N源，通入TMGa作为Ga源，通入In源，完成沉积并控制沉积厚度为5nm-10nm，Mg掺杂浓度为1*1015cm-3-1*1017cm-3；
和/或，采用下述方法完成所述P型InzGa1-zN层的沉积：
将反应室温度控制在900℃-1100℃，通入TMAl作为Al源，通入Mg源作为掺杂源，通入NH3作为N源，通入TMGa作为Ga源，通入In源，完成沉积并控制沉积厚度为10nm-20nm，Mg掺杂浓度为1*1015cm-3-1*1017cm-3。
7.如权利要求1所述的发光二极管外延片的制备方法，其特征在于，所述P型AlxInyGa1-x-yN层的NH3通入流量为110L/min~130L/min；
所述P型InzGa1-zN层的NH3通入流量为130L/min~155L/min。
8.如权利要求1所述的发光二极管外延片的制备方法，其特征在于，采用下述方法完成在所述衬底的正面沉积所述缓冲层：
将反应室温度控制在400℃-650℃，通入TMAl作为Al源，通入NH3作为N源，在所述衬底的正面沉积缓冲层，完成沉积并控制所沉积的所述缓冲层的厚度为10nm-30nm；
和/或，采用下述方法完成在所述缓冲层上沉积所述非Si掺杂GaN层：
将反应室温度控制在1100℃-1200℃，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为3μm-4μm；
和/或，采用下述方法完成在所述非Si掺杂GaN层上沉积所述N型GaN层：
将反应室温度控制在1000℃-1100℃，通入SiN4作为Si源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为2μm-3μm，Si掺杂浓度为1*1019cm-3-1*1020cm-3；
和/或，采用下述方法完成在所述P型空穴注入层上沉积所述电子阻挡层：
将反应室温度控制在900℃-1100℃，通入TMAl作为Al源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为5nm-15nm，Al组分在0.01-0.1；
和/或，采用下述方法完成在所述电子阻挡层上沉积所述P型接触层：
将反应室温度控制在900℃-1000℃，通入TMAl作为Al源，通入NH3作为N源，通入TMGa作为Ga源，通入Mg源作为掺杂源，完成沉积并控制沉积厚度为10nm-50nm，Mg掺杂浓度为1*1020cm-3-1*1022cm-3。
9.如权利要求1所述的发光二极管外延片的制备方法，其特征在于，采用下述方法完成在所述N型GaN层上沉积所述多量子阱层：
在所述N型GaN层上交替沉积InGaN量子阱层和GaN量子垒层，堆叠层数在5~10；
其中，所述InGaN量子阱层的沉积步骤包括：
将反应室温度控制在750℃-850℃，通入In源，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为2nm-5nm；
所述GaN量子垒层的沉积步骤包括：
将反应室温度控制在750℃-850℃，通入NH3作为N源，通入TMGa作为Ga源，完成沉积并控制沉积厚度为8nm-10nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211270149.2A CN115347097B (zh) | 2022-10-18 | 2022-10-18 | 发光二极管外延片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211270149.2A CN115347097B (zh) | 2022-10-18 | 2022-10-18 | 发光二极管外延片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115347097A CN115347097A (zh) | 2022-11-15 |
| CN115347097B true CN115347097B (zh) | 2023-03-14 |
Family
ID=83957414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211270149.2A Active CN115347097B (zh) | 2022-10-18 | 2022-10-18 | 发光二极管外延片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115347097B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116190522B (zh) * | 2023-04-26 | 2023-07-11 | 江西兆驰半导体有限公司 | 一种高光效发光二极管外延片及其制备方法 |
| CN116230824B (zh) * | 2023-05-08 | 2023-07-18 | 江西兆驰半导体有限公司 | 一种高光效发光二极管外延片及其制备方法、led芯片 |
| CN116936700B (zh) * | 2023-09-15 | 2023-12-22 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101540364A (zh) * | 2009-04-23 | 2009-09-23 | 厦门大学 | 一种氮化物发光器件及其制备方法 |
| CN103824917A (zh) * | 2014-02-25 | 2014-05-28 | 圆融光电科技有限公司 | 一种led制备方法、led和芯片 |
| CN103996765A (zh) * | 2012-12-18 | 2014-08-20 | 大连路美芯片科技有限公司 | 一种提高内量子效率的led外延结构及生长方法 |
| CN105449051A (zh) * | 2014-08-25 | 2016-03-30 | 东莞市中镓半导体科技有限公司 | 一种采用MOCVD技术在GaN衬底或GaN/Al2O3复合衬底上制备高亮度同质LED的方法 |
| CN105932130A (zh) * | 2016-04-25 | 2016-09-07 | 东莞市中镓半导体科技有限公司 | 一种具有新型电子阻挡层的近紫外led及其制备方法 |
| CN113257965A (zh) * | 2021-06-25 | 2021-08-13 | 至芯半导体(杭州)有限公司 | 一种AlInGaN半导体发光器件 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102157657B (zh) * | 2011-01-26 | 2012-10-17 | 中山大学 | 一种GaN基发光二极管以及制作方法 |
| CN104134732B (zh) * | 2014-07-24 | 2017-09-19 | 映瑞光电科技(上海)有限公司 | 一种改善GaN基LED效率下降的外延结构 |
| CN106098882B (zh) * | 2016-07-25 | 2020-08-18 | 华灿光电（浙江）有限公司 | 一种发光二极管外延片及其制备方法 |
| CN109817773A (zh) * | 2018-12-28 | 2019-05-28 | 映瑞光电科技(上海)有限公司 | 一种led外延结构及其制备方法、led芯片 |
| CN113421917B (zh) * | 2021-03-09 | 2024-07-30 | 广西飓芯科技有限责任公司 | 一种降低p型III-V族半导体材料与接触电极的比接触电阻率的方法 |
| CN113675303A (zh) * | 2021-08-20 | 2021-11-19 | 江西兆驰半导体有限公司 | 一种氮化物发光二极管外延片及其制备方法 |
-
2022
- 2022-10-18 CN CN202211270149.2A patent/CN115347097B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101540364A (zh) * | 2009-04-23 | 2009-09-23 | 厦门大学 | 一种氮化物发光器件及其制备方法 |
| CN103996765A (zh) * | 2012-12-18 | 2014-08-20 | 大连路美芯片科技有限公司 | 一种提高内量子效率的led外延结构及生长方法 |
| CN103824917A (zh) * | 2014-02-25 | 2014-05-28 | 圆融光电科技有限公司 | 一种led制备方法、led和芯片 |
| CN105449051A (zh) * | 2014-08-25 | 2016-03-30 | 东莞市中镓半导体科技有限公司 | 一种采用MOCVD技术在GaN衬底或GaN/Al2O3复合衬底上制备高亮度同质LED的方法 |
| CN105932130A (zh) * | 2016-04-25 | 2016-09-07 | 东莞市中镓半导体科技有限公司 | 一种具有新型电子阻挡层的近紫外led及其制备方法 |
| CN113257965A (zh) * | 2021-06-25 | 2021-08-13 | 至芯半导体(杭州)有限公司 | 一种AlInGaN半导体发光器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115347097A (zh) | 2022-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115347097B (zh) | 发光二极管外延片及其制备方法 | |
| CN115458650B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN109671813B (zh) | 一种GaN基发光二极管外延片及其制备方法 | |
| CN116014043B (zh) | 深紫外发光二极管外延片及其制备方法、led | |
| CN110112273A (zh) | 一种深紫外led外延结构及其制备方法和深紫外led | |
| CN108447952B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN109103303B (zh) | 一种发光二极管外延片的制备方法及发光二极管外延片 | |
| CN105206726A (zh) | 一种led结构及其生长方法 | |
| JP2023511822A (ja) | マイクロ発光ダイオードのエピタキシャル構造及びその製造方法 | |
| CN116364820B (zh) | 发光二极管外延片及其制备方法、led | |
| CN117253950B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN108598233A (zh) | 一种led外延层生长方法 | |
| CN115842077B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN104916748A (zh) | 光半导体元件 | |
| CN115458649A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115911202A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115911201A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN106876530B (zh) | 一种氮化镓基发光二极管的外延片及其制作方法 | |
| CN116598396A (zh) | 发光二极管外延片及其制备方法、led | |
| CN115588723A (zh) | 发光二极管的外延片及其制作方法 | |
| CN109671817B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN117393667B (zh) | 发光二极管外延片及其制备方法、led | |
| CN116960248B (zh) | 一种发光二极管外延片及制备方法 | |
| CN109473521B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN107482093B (zh) | 一种发光二极管的外延片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |