WO2020104885A1 - 二次電池の異常検知装置、および、半導体装置 - Google Patents

二次電池の異常検知装置、および、半導体装置

Info

Publication number
WO2020104885A1
WO2020104885A1 PCT/IB2019/059650 IB2019059650W WO2020104885A1 WO 2020104885 A1 WO2020104885 A1 WO 2020104885A1 IB 2019059650 W IB2019059650 W IB 2019059650W WO 2020104885 A1 WO2020104885 A1 WO 2020104885A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
oxide
insulator
conductor
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/IB2019/059650
Other languages
English (en)
French (fr)
Inventor
松嵜隆徳
高橋圭
石津貴彦
岡本佑樹
伊藤港
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201980077052.XA priority Critical patent/CN113167821B/zh
Priority to US17/291,000 priority patent/US11973198B2/en
Priority to KR1020217017379A priority patent/KR102798972B1/ko
Priority to JP2020557011A priority patent/JP7352568B2/ja
Priority to DE112019005845.2T priority patent/DE112019005845T5/de
Publication of WO2020104885A1 publication Critical patent/WO2020104885A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/392—Determining battery ageing or deterioration, e.g. state of health
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16542—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies for batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/385—Arrangements for measuring battery or accumulator variables
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/50—Current conducting connections for cells or batteries
    • H01M50/569—Constructional details of current conducting connections for detecting conditions inside cells or batteries, e.g. details of voltage sensing terminals
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/60—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements
    • H02J7/663—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements using battery or load disconnect circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4271—Battery management systems including electronic circuits, e.g. control of current or voltage to keep battery in healthy state, cell balancing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
    • H03K5/2427—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/08—Manufacture or treatment characterised by using material-based technologies using combinations of technologies, e.g. using both Si and SiC technologies or using both Si and Group III-V technologies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Definitions

  • the abnormality detection device disclosed in this specification and the like is a semiconductor device and particularly has a function of detecting a micro short circuit of a secondary battery.
  • a semiconductor device generally means a device that can function by utilizing semiconductor characteristics.
  • a transistor, a semiconductor circuit, an integrated circuit, a chip including the integrated circuit, an electronic component in which the chip is housed in a package, or an electronic device including the integrated circuit is an example of a semiconductor device.
  • one embodiment of the present invention is not limited to the above technical field.
  • the technical field of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method.
  • one embodiment of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter).
  • lithium-ion batteries which have high output and high energy density
  • mobile information terminals such as mobile phones, smartphones, tablets, notebook computers, hybrid vehicles (HEV), plug-in hybrid vehicles (PHEV), and electric vehicles.
  • HEV hybrid vehicles
  • PHEV plug-in hybrid vehicles
  • electric vehicles It is widely used in clean energy automobiles such as automobiles (EVs), digital cameras, portable music players, medical equipment, etc., and has become an essential energy source in modern society.
  • the secondary battery may be provided with a device for protecting and controlling the battery, a device for detecting an abnormality of the battery (abnormality detection device), and the like.
  • the abnormality detection device acquires data such as the voltage and current of the battery, outputs an abnormality detection signal when detecting an abnormality such as overcharge, overdischarge, overcurrent, or short circuit, and performs a measure such as stop of charging / discharging.
  • Patent Document 1 discloses a protection IC that functions as a battery protection circuit.
  • the protection IC described in Patent Document 1 has a configuration in which a plurality of comparators (comparators) are provided and a reference voltage is compared with a voltage of a terminal to which a battery is connected to detect an abnormality during charging / discharging.
  • Patent Document 2 discloses a battery state detection device that detects a micro short circuit (micro short circuit) of a secondary battery, and a battery pack incorporating the same.
  • a transistor including a metal oxide in a channel formation region (also referred to as an oxide semiconductor transistor or an OS transistor) has attracted attention.
  • an OS transistor an n-channel transistor has been put into practical use, is a thin film transistor which has a very small off-current, can apply a high voltage between a source and a drain (also referred to as a high withstand voltage), and is stacked. It is possible to do so. Further, the OS transistor has characteristics that the off current is unlikely to increase even in a high temperature environment and the ratio of the on current to the off current is large even in a high temperature environment, so that a semiconductor device including an OS transistor has high reliability. high.
  • OS transistors on a semiconductor substrate on which peripheral circuits such as a drive circuit and a control circuit are formed
  • a memory of a DRAM Dynamic Random Access Memory
  • a peripheral circuit can be formed using a Si transistor formed over a single crystal silicon substrate, and a memory cell using an OS transistor can be stacked and provided thereover.
  • the chip area can be reduced, and the off-state current of the OS transistor is so small that stored data can be held for a long time. It has characteristics.
  • oxide semiconductors also referred to as oxide semiconductors
  • oxides of multi-component metals such as indium oxide and zinc oxide are known as well as oxides of multi-component metals.
  • oxides of multi-component metals particularly, research on In-Ga-Zn oxide (also referred to as IGZO) has been actively conducted.
  • Non-Patent Document 1 a CAAC (c-axis aligned crystalline) structure and an nc (nanocrystalline) structure, which are neither single crystal nor amorphous, have been found in oxide semiconductors (Non-Patent Document 1 to Non-Patent Document 1). 3).
  • Non-Patent Document 1 and Non-Patent Document 2 disclose a technique of manufacturing a transistor using an oxide semiconductor having a CAAC structure. Further, Non-Patent Document 4 and Non-Patent Document 5 show that even an oxide semiconductor having lower crystallinity than the CAAC structure and the nc structure has minute crystals.
  • Non-Patent Document 6 reports that the off-state current of a transistor including an oxide semiconductor is extremely small, and Non-Patent Document 7 and Non-Patent Document 8 use an LSI ( Large Scale Integration) and displays have been reported.
  • LSI Large Scale Integration
  • the micro short circuit refers to a minute short circuit inside the secondary battery.
  • the micro short circuit is a phenomenon in which the positive electrode and the negative electrode of the secondary battery are short-circuited and charging and discharging are not impossible, and a short circuit current flows for a short period at a minute short circuit portion.
  • the cause of the micro short circuit is that metal elements such as lithium and cobalt are deposited inside the battery due to multiple charging / discharging, and the deposit grows. It is presumed that a large amount of electric current is concentrated and a part of the separator does not function, or a side reaction product is generated.
  • micro shorts may lead to serious accidents such as abnormal heat generation, ignition, or explosion of the secondary battery, so it is preferable to detect micro shorts at an early stage. In order to reduce the power consumption, battery control is required.
  • micro shorts are instantaneous, and variations in the potential between the positive electrode and the negative electrode of the secondary battery (potential between the positive electrode and the negative electrode) are often small, which is difficult to detect. Further, for example, in a lithium-ion battery, the potential between the positive electrode and the negative electrode fluctuates due to charging and discharging, so a mechanism for referring to the potential between the positive electrode and the negative electrode before the occurrence of micro short circuit is necessary.
  • An object of one embodiment of the present invention is to provide a semiconductor device which can detect a micro short circuit of a secondary battery. Another object of one embodiment of the present invention is to provide a semiconductor device capable of detecting a micro short circuit of a secondary battery in response to a change in potential between a positive electrode and a negative electrode due to charge and discharge.
  • one embodiment of the present invention does not necessarily need to solve all of the above problems and may be at least one problem. Further, the above description of the problems does not prevent the existence of other problems. Problems other than these are obvious from the description of the specification, claims, drawings, etc., and other problems can be extracted from the description of the specification, claims, drawings, etc. It is possible.
  • One embodiment of the present invention is a semiconductor device including a first source follower, a second source follower, a transistor, a capacitor, and a comparator.
  • the first potential is input to the first source follower
  • the second potential is input to the second source follower
  • the output of the first source follower is input to one of the source and the drain of the transistor.
  • the other of the source and the drain of the transistor is electrically connected to one terminal of the capacitor and the non-inverting input terminal of the comparator
  • the output of the second source follower is input to the inverting input terminal of the comparator.
  • one embodiment of the present invention is a semiconductor device including a first source follower, a second source follower, a transistor, a capacitor, and a comparator.
  • the first potential is input to the first source follower
  • the second potential is input to the second source follower
  • the first potential is higher than the second potential
  • the output of the first source follower is Input to either the source or the drain.
  • the other of the source and the drain of the transistor is electrically connected to one terminal of the capacitor and the non-inverting input terminal of the comparator
  • the output of the second source follower is input to the inverting input terminal of the comparator.
  • one embodiment of the present invention is a semiconductor device including a first source follower, a second source follower, a transistor, a capacitor, and a comparator.
  • the negative potential of the secondary battery and the positive potential of the secondary battery are supplied to the semiconductor device, the first potential is input to the first source follower, and the second potential is input to the second source follower.
  • the first potential is higher than the second potential, and the second potential is higher than the negative potential.
  • An output of the first source follower is input to one of a source and a drain of the transistor, and the other of the source and the drain of the transistor is electrically connected to one terminal of the capacitor and a non-inverting input terminal of the comparator, The output of the second source follower is input to the inverting input terminal of the comparator.
  • the transistor has a metal oxide in the channel formation region.
  • the transistor, the transistor forming the first source follower, the transistor forming the second source follower, and the transistor forming the comparator each include a metal oxide in a channel formation region.
  • one embodiment of the present invention is a semiconductor device including first to fifth transistors, a capacitor, a comparator, and first and second wirings.
  • One of the source and the drain of the first transistor is electrically connected to the first wiring, and the other of the source and the drain of the first transistor is the other of the source and the drain of the second transistor and the source or the drain of the fifth transistor.
  • the first potential is input to the gate of the first transistor electrically connected to one of the drains, and the other of the source and the drain of the second transistor and the gate of the second transistor are electrically connected to the second wiring. Connected to.
  • One of a source and a drain of the third transistor is electrically connected to the first wiring, and the other of the source and the drain of the third transistor is connected to one of the source and the drain of the fourth transistor and an inverting input terminal of the comparator.
  • the second potential is electrically connected to the gate of the third transistor, and the other of the source and the drain of the fourth transistor and the gate of the fourth transistor are electrically connected to the second wiring. ..
  • the other of the source and the drain of the fifth transistor is electrically connected to one terminal of the capacitor and the non-inverting input terminal of the comparator.
  • one embodiment of the present invention is a semiconductor device including first to fifth transistors, a capacitor, a comparator, and first and second wirings.
  • One of the source and the drain of the first transistor is electrically connected to the first wiring, and the other of the source and the drain of the first transistor is the other of the source and the drain of the second transistor and the source or the drain of the fifth transistor.
  • the first potential is input to the gate of the first transistor electrically connected to one of the drains, and the other of the source and the drain of the second transistor and the gate of the second transistor are electrically connected to the second wiring. Connected to.
  • One of a source and a drain of the third transistor is electrically connected to the first wiring, and the other of the source and the drain of the third transistor is connected to one of the source and the drain of the fourth transistor and an inverting input terminal of the comparator.
  • the second potential is electrically connected to the gate of the third transistor, and the other of the source and the drain of the fourth transistor and the gate of the fourth transistor are electrically connected to the second wiring. ..
  • the other of the source and the drain of the fifth transistor is electrically connected to one terminal of the capacitor and the non-inverting input terminal of the comparator, and the first potential is higher than the second potential.
  • one embodiment of the present invention is a semiconductor device including first to fifth transistors, a capacitor, a comparator, and first and second wirings.
  • One of the source and the drain of the first transistor is electrically connected to the first wiring, and the other of the source and the drain of the first transistor is the other of the source and the drain of the second transistor and the source or the drain of the fifth transistor.
  • the first potential is input to the gate of the first transistor electrically connected to one of the drains, and the other of the source and the drain of the second transistor and the gate of the second transistor are electrically connected to the second wiring. Connected to.
  • One of a source and a drain of the third transistor is electrically connected to the first wiring, and the other of the source and the drain of the third transistor is connected to one of the source and the drain of the fourth transistor and an inverting input terminal of the comparator.
  • the second potential is electrically connected to the gate of the third transistor, and the other of the source and the drain of the fourth transistor and the gate of the fourth transistor are electrically connected to the second wiring. ..
  • the other of the source and the drain of the fifth transistor is electrically connected to one terminal of the capacitor and the non-inverting input terminal of the comparator, and the negative potential of the secondary battery is supplied to the first wiring,
  • the positive potential of the secondary battery is supplied to the two wirings, the first potential is higher than the second potential, and the second potential is higher than the negative potential.
  • the fifth transistor has a metal oxide in the channel formation region.
  • the first to fifth transistors and the transistors included in the comparator each include a metal oxide in a channel formation region.
  • a semiconductor device which can detect a micro short circuit of a secondary battery can be provided.
  • a semiconductor device which can detect a micro short circuit of a secondary battery in response to a change in potential between the positive electrode and the negative electrode due to charge and discharge can be provided.
  • FIG. 1A is a circuit diagram showing a configuration example of a semiconductor device.
  • FIG. 1B is a diagram showing a symbol of the comparator.
  • FIG. 1C is a diagram illustrating a configuration example of a comparator.
  • FIG. 2A is a diagram showing a symbol of an amplifier.
  • 2B and 2C are circuit diagrams showing configuration examples of the amplifier.
  • 3A, 3B, 3C, 3D, and 3E are timing charts showing potential fluctuations of the secondary battery and the semiconductor device.
  • FIG. 4 is a cross-sectional view showing a configuration example of a semiconductor device.
  • 5A, 5B, and 5C are cross-sectional views illustrating structural examples of transistors.
  • FIG. 6A is a top view illustrating a structural example of a transistor.
  • FIG. 6B and 6C are cross-sectional views illustrating a structural example of a transistor.
  • FIG. 7A is a top view illustrating a structural example of a transistor.
  • 7B and 7C are cross-sectional views illustrating a structural example of a transistor.
  • FIG. 8A is a top view illustrating a structural example of a transistor.
  • 8B and 8C are cross-sectional views illustrating a structural example of a transistor.
  • FIG. 9A is a top view illustrating a structural example of a transistor.
  • 9B and 9C are cross-sectional views illustrating a structural example of a transistor.
  • FIG. 10A is a top view illustrating a structural example of a transistor.
  • 10B and 10C are cross-sectional views illustrating a structural example of a transistor.
  • FIG. 10A is a top view illustrating a structural example of a transistor.
  • 10B and 10C are cross-sectional views illustrating a structural example of a transistor.
  • FIG. 11A is a top view illustrating a structural example of a transistor.
  • 11B and 11C are cross-sectional views illustrating a structural example of a transistor.
  • FIG. 12A is a diagram showing a circuit measured using an oscilloscope.
  • FIG. 12B is a diagram showing a result of measurement using an oscilloscope.
  • film and the term “layer” can be interchanged with each other.
  • conductive layer to the term “conductive film”.
  • insulating film to the term “insulating layer”.
  • gate electrode on the gate insulating layer does not exclude one including another component between the gate insulating layer and the gate electrode.
  • the term “electrically connected” includes the case where they are connected through “an object having some electrical action”.
  • the “object having some kind of electrical action” is not particularly limited as long as it can transfer an electric signal between the connection targets.
  • “things having some kind of electrical action” include electrodes and wirings, switching elements such as transistors, resistance elements, inductors, capacitance elements, and other elements having various functions.
  • the term “voltage” often refers to a potential difference between a certain potential and a reference potential (eg, a ground potential). Therefore, the voltage and the potential difference can be rephrased.
  • a transistor is an element having at least three terminals including a gate, a drain, and a source.
  • a channel formation region is provided between the drain (drain terminal, drain region, or drain electrode) and the source (source terminal, source region, or source electrode), and the source and drain are connected via the channel formation region. A current can be passed between them.
  • a channel formation region refers to a region in which a current mainly flows.
  • the functions of the source and the drain may be switched when a transistor of different polarity is used or when the direction of current changes in circuit operation. Therefore, in this specification and the like, the terms “source” and “drain” can be replaced with each other.
  • off-state current refers to drain current when a transistor is in an off state (also referred to as a non-conducting state or a blocking state).
  • the off state is a state in which the gate voltage Vgs with respect to the source is lower than the threshold voltage Vth in the n-channel transistor, and the gate voltage Vgs with respect to the source in the p-channel transistor is the threshold voltage Vth.
  • the state is higher than the voltage Vth. That is, the off-state current of the n-channel transistor may be a drain current when the gate voltage Vgs with respect to the source is lower than the threshold voltage Vth.
  • off-state current may refer to the source current when the transistor is off. Further, it may be referred to as a leak current in the same meaning as the off current. In this specification and the like, off-state current may refer to current flowing between a source and a drain when a transistor is off.
  • a metal oxide is a metal oxide in a broad sense. Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), oxide semiconductors, and the like.
  • the metal oxide when a metal oxide is used for a channel formation region of a transistor, the metal oxide may be referred to as an oxide semiconductor. That is, when the metal oxide has at least one of an amplifying action, a rectifying action, and a switching action, the metal oxide can be referred to as a metal oxide semiconductor. That is, a transistor including a metal oxide in a channel formation region can be referred to as an “oxide semiconductor transistor” or an “OS transistor”. Similarly, the above-described "transistor using an oxide semiconductor” is a transistor including a metal oxide in a channel formation region.
  • a metal oxide containing nitrogen may also be referred to as a metal oxide. Further, the metal oxide containing nitrogen may be referred to as a metal oxynitride. Details of the metal oxide will be described later.
  • a semiconductor device configured such that, in a secondary battery which is being charged and discharged, a potential between a positive electrode and a negative electrode of the secondary battery is sampled (acquired) at predetermined intervals, and the sampled potential and the positive electrode after sampling are sampled.
  • a potential between a positive electrode and a negative electrode of the secondary battery is sampled (acquired) at predetermined intervals, and the sampled potential and the positive electrode after sampling are sampled.
  • it has a function of detecting an instantaneous potential fluctuation (here, the potential drops) due to a micro short circuit.
  • the semiconductor device can cope with potential fluctuation of the secondary battery during charging and discharging, and can be operated using the potential between the positive electrode and the negative electrode of the secondary battery.
  • FIG. 1A is a circuit diagram showing a configuration example of the semiconductor device 100.
  • the semiconductor device 100 includes transistors 11 to 15, a capacitor C11, and a comparator 50. Note that in the drawings described in this specification and the like, main signal flows are indicated by arrows or lines, and power supply lines and the like may be omitted.
  • the semiconductor device 100 includes a wiring VBM_IN supplied with a negative electrode potential VBM of a secondary battery (not shown), a wiring VBP_IN supplied with a positive electrode potential VBP of the secondary battery, and a wiring VB1_IN supplied with a predetermined potential VB1.
  • a wiring VB2_IN to which the potential VB2 of the above is supplied a wiring SH_IN to which the sampling signal SH is supplied, and an output terminal S_OUT.
  • the predetermined potential VB1 is higher than the predetermined potential VB2, and the predetermined potential VB2 is higher than the negative potential VBM.
  • the positive electrode potential VBP may be a high power supply potential
  • the negative electrode potential VBM may be a low power supply potential
  • the negative electrode potential VBM may be called a reference potential.
  • the transistors 11 to 15 are n-channel transistors. Although an example in which the semiconductor device 100 is formed using an n-channel transistor is described in this specification and the like, a p-channel transistor may be used. Since a person skilled in the art can easily understand that a transistor is changed to a p-channel type from a circuit diagram configured by using an n-channel type transistor, description thereof will be omitted.
  • one of a source and a drain of the transistor 11 is electrically connected to the wiring VBM_IN, and the other of the source and the drain of the transistor 11 is one of the source and the drain of the transistor 12 and the source or the drain of the transistor 15.
  • the transistor 11 is electrically connected to one of the drains, the gate of the transistor 11 is electrically connected to the wiring VB1_IN, and the other of the source and the drain of the transistor 12 and the gate of the transistor 12 are electrically connected to the wiring VBP_IN.
  • One of a source and a drain of the transistor 13 is electrically connected to the wiring VBM_IN, and the other of the source and the drain of the transistor 13 is one of the source and the drain of the transistor 14 and the inverting input terminal of the comparator 50 (in FIG. , "-"),
  • the gate of the transistor 13 is electrically connected to the wiring VB2_IN, and the other of the source and the drain of the transistor 14 and the gate of the transistor 14 are electrically connected to the wiring VBP_IN. Connected to each other.
  • the other of the source and the drain of the transistor 15 is electrically connected to one terminal of the capacitor C11 and the non-inverting input terminal of the comparator 50 (denoted as “+” in FIG. 1A), and The gate is electrically connected to the wiring SH_IN, the other terminal of the capacitor C11 is electrically connected to the wiring VBM_IN, and the output terminal of the comparator 50 is electrically connected to the output terminal S_OUT.
  • the other terminal of the capacitor C11 may be electrically connected to a wiring other than the wiring VBM_IN as long as the wiring is supplied with a predetermined potential.
  • a connection portion where the other of the source and the drain of the transistor 11, the one of the source and the drain of the transistor 12, and the one of the source and the drain of the transistor 15 are electrically connected is referred to as a node N11.
  • the other of the source and the drain of 13, the one of the source and the drain of the transistor 14, and the inverting input terminal of the comparator 50 are electrically connected to each other, which is referred to as a node N12.
  • a connection portion in which the other terminal, one terminal of the capacitive element C11, and the non-inverting input terminal of the comparator 50 are electrically connected is referred to as a node N13.
  • the transistor 11 and the transistor 12 form a first source follower
  • the transistor 13 and the transistor 14 form a second source follower. That is, the gate of the transistor 11 corresponds to the input of the first source follower, and the first source follower outputs the potential to the node N11.
  • the gate of the transistor 13 corresponds to the input of the second source follower, and the second source follower outputs the potential to the node N12.
  • the comparator 50 has a non-inverting input terminal, an inverting input terminal, and an output terminal.
  • the comparator 50 has a function of amplifying the potential difference input to the non-inverting input terminal and the inverting input terminal.
  • the comparator 50 amplifies and outputs in the direction of the high power supply potential, and the potential input to the non-inverting input terminal is inverted. If it is smaller than the potential input to the input terminal, it is amplified in the low power supply potential direction and output.
  • the symbol of the comparator 50 is shown in FIG. 1B.
  • the non-inverting input terminal of the comparator 50 is referred to as an input terminal CP0_IN
  • the inverting input terminal is referred to as an input terminal CM0_IN
  • the output terminal is referred to as an output terminal CP0_OUT.
  • the comparator 50 has one or a plurality of amplifiers 51 connected in series. A configuration example in which the comparator 50 has a plurality of amplifiers 51 is shown in FIG. 1C.
  • the amplifier 51 has a non-inverting input terminal, an inverting input terminal, a non-inverting output terminal, and an inverting output terminal.
  • the symbol of the amplifier 51 is shown in FIG. 2A.
  • the non-inverting input terminal of the amplifier 51 is called an input terminal CP1_IN
  • the inverting input terminal is called an input terminal CM1_IN
  • the non-inverting output terminal is called an output terminal CP1_OUT
  • an inverting output is called.
  • the terminal is called an output terminal CM1_OUT.
  • the input terminal CP0_IN is electrically connected to the input terminal CP1_IN of the first amplifier 51 (see FIG. 2A), and the input terminal CM0_IN is electrically connected to the input terminal CM1_IN of the first amplifier 51.
  • the output terminal CP1_OUT of the first amplifier 51 is electrically connected to the input terminal CP1_IN of the second amplifier 51, and the output terminal CM1_OUT of the first amplifier 51 is the input terminal CM1_IN of the second amplifier 51. It shows a state of being electrically connected with.
  • the output terminal CP1_OUT of the last amplifier 51 among the plurality of amplifiers 51 is electrically connected to the output terminal CP0_OUT.
  • the number of the amplifiers 51 can be determined by comparing the amplification factor required for the comparator 50 with the amplification factor of one amplifier 51.
  • FIG. 2B is a circuit diagram showing an example in which the amplifier 51 is configured by using an n-channel type transistor.
  • the amplifier 51 includes transistors 21 to 25.
  • the transistors 21 to 25 are n-channel transistors.
  • the amplifier 51 has a wiring VBM_IN to which the negative electrode potential VBM of the secondary battery is supplied, a wiring VBP_IN to which the positive electrode potential VBP of the secondary battery is supplied, a wiring VB3_IN to which a predetermined potential VB3 is supplied, an input terminal CP1_IN, and an input. It has a terminal CM1_IN, an output terminal CP1_OUT, and an output terminal CM1_OUT.
  • the predetermined potential VB3 is higher than the negative potential VBM, and in the amplifier 51, the positive potential VBP is a high power supply potential and the negative potential VBM is a low power supply potential.
  • one of a source and a drain of the transistor 21 is electrically connected to the wiring VBM_IN, and the other of the source and the drain of the transistor 21 is one of the source and the drain of the transistor 22 and the source or the drain of the transistor 24.
  • the gate of the transistor 21 is electrically connected to the wiring VB3_IN.
  • the other of the source and the drain of the transistor 22 is electrically connected to one of the source and the drain of the transistor 23 and the output terminal CM1_OUT, and the other of the source and the drain of the transistor 23 and the gate of the transistor 23 are connected to the wiring VBP_IN.
  • the gate of the transistor 22 is electrically connected to the input terminal CP1_IN.
  • the other of the source and the drain of the transistor 24 is electrically connected to one of the source and the drain of the transistor 25 and the output terminal CP1_OUT, and the other of the source and the drain of the transistor 25 and the gate of the transistor 25 are connected to the wiring VBP_IN.
  • the gate of the transistor 24 is electrically connected to the input terminal CM1_IN.
  • FIG. 2C is a circuit diagram showing a configuration example of the amplifier 51 different from that in FIG. 2B.
  • the amplifier 51 illustrated in FIG. 2C includes a resistance element R11, a resistance element R12, a transistor 21, a transistor 22, a transistor 24, and transistors 26 to 29.
  • the transistor 21, the transistor 22, the transistor 24, and the transistors 26 to 29 are n-channel transistors.
  • one of a source and a drain of the transistor 21 is electrically connected to the wiring VBM_IN, and the other of the source and the drain of the transistor 21 is one of the source and the drain of the transistor 22 and the transistor 24. Is electrically connected to one of a source and a drain of the transistor 21.
  • a gate of the transistor 21 is electrically connected to the wiring VB3_IN, a gate of the transistor 26, and a gate of the transistor 28.
  • the other of the source and the drain of the transistor 22 is electrically connected to one terminal of the resistor element R11 and the gate of the transistor 29, and the other terminal of the resistor element R11 is electrically connected to the wiring VBP_IN.
  • the gate of 22 is electrically connected to the input terminal CP1_IN.
  • the other of the source and the drain of the transistor 24 is electrically connected to one terminal of the resistance element R12 and the gate of the transistor 27, and the other terminal of the resistance element R12 is electrically connected to the wiring VBP_IN.
  • the gate of 24 is electrically connected to the input terminal CM1_IN.
  • one of a source and a drain of the transistor 26 is electrically connected to the wiring VBM_IN, and the other of the source and the drain of the transistor 26 is electrically connected to one of the source and the drain of the transistor 27 and the output terminal CP1_OUT.
  • the other of the source and the drain of the transistor 27 is electrically connected to the wiring VBP_IN.
  • One of a source and a drain of the transistor 28 is electrically connected to the wiring VBM_IN, and the other of the source and the drain of the transistor 28 is electrically connected to one of the source and the drain of the transistor 29 and the output terminal CM1_OUT.
  • the other of the source and the drain of the transistor 29 is electrically connected to the wiring VBP_IN.
  • ⁇ Operation example of semiconductor device> 3A to 3E are timing charts showing potential fluctuations of the secondary battery and the semiconductor device when the secondary battery is being charged.
  • the vertical axis represents potential and the horizontal axis represents time. Note that in FIGS. 3A to 3E, the horizontal axis is common (indicates the same time at the same position).
  • the same wiring, the same terminal, or the potential of the same node may be illustrated in a plurality of drawings for reference.
  • 3A to 3E show potential fluctuations of the secondary battery and the semiconductor device in the secondary battery which is being charged, divided into periods D11 to D13.
  • the period D11 charging of the secondary battery is started and the potential of the wiring, the terminal, or the node is set to a predetermined potential. Further, the potential between the positive electrode and the negative electrode of the secondary battery (more accurately, the potential related to the potential between the positive electrode and the negative electrode) is sampled at every predetermined time.
  • a micro short circuit occurs in the period D12, and a period D13 is the charging period after the micro short circuit.
  • a secondary battery in which the potential between the positive electrode and the negative electrode fluctuates due to charging and discharging is assumed, but it can also be applied to a secondary battery in which the potential between the positive electrode and the negative electrode does not fluctuate (or decreases) due to charging and discharging. ..
  • Examples of the secondary battery in which the potential between the positive electrode and the negative electrode fluctuates due to charging / discharging are lithium ion batteries, and particularly lithium ion batteries during constant current charging are mentioned.
  • FIG. 3A shows that the positive electrode potential VBP of the secondary battery rises from the initial potential VD1 when charging is started in the period D11.
  • the positive electrode potential VBP (potential between positive and negative electrodes) with respect to the negative electrode potential VBM of the secondary battery increases.
  • the positive electrode potential VBP instantaneously drops.
  • the micro short circuit ends, the positive electrode potential VBP rises as in the period D11.
  • FIG. 3B shows the states of the predetermined potential VB1, the predetermined potential VB2, and the sampling signal SH.
  • the potential VB1 and the potential VB2 are applied, and the sampling signal SH becomes high level every predetermined time.
  • the high level of the sampling signal SH is represented by using the positive electrode potential VBP
  • the low level of the sampling signal SH is represented by using the negative electrode potential VBM.
  • the sampling signal SH becomes high level from time T11 to time T14.
  • FIG. 3C the states of the node N11 and the node N12 are shown.
  • the potential VB1 and the potential VB2 are applied in the period D11, the potentials of the node N11 and the node N12 are determined. Since the potential VB1 is higher than the potential VB2, the potential of the node N11 is lower than the potential of the node N12, and the potentials of the node N11 and the node N12 also rise as the positive potential VBP rises.
  • a micro short circuit occurs in the period D12 and the positive electrode potential VBP instantaneously drops, the potentials of the nodes N11 and N12 also instantaneously drop.
  • FIG. 3D the states of the node N12 and the node N13 are shown.
  • the potential of the node N13 is set to the potential of the node N11 at that time when the sampling signal SH goes high. Therefore, the potential of the node N13 is lower than the potential of the node N12 and rises stepwise.
  • the sampling signal SH is at low level, the potential of the node N13 is not affected by the potential of the node N11. Therefore, even if a micro short circuit occurs in the period D12 and the positive electrode potential VBP momentarily drops, the potential of the node N13 does not change. As a result, in the period D12, the potential of the node N13 becomes higher than the potential of the node N12.
  • FIG. 3E the appearance of the output terminal S_OUT is shown.
  • the potential of the output terminal S_OUT in the periods D11 and D13, since the potential of the node N13 is lower than the potential of the node N12, the potential of the output terminal S_OUT is the negative potential VBM (low level).
  • the potential of the node N13 becomes higher than the potential of the node N12, so that the potential of the output terminal S_OUT becomes the positive potential VBP (high level).
  • the semiconductor device 100 outputs the negative electrode potential VBM from the output terminal S_OUT during the period D11 and the period D13 in which the micro short circuit does not occur, and outputs the positive electrode potential VBP from the output terminal S_OUT when the micro short circuit occurs.
  • the semiconductor device 100 samples the potential of the node N11 related to the potential between the positive electrode and the negative electrode of the secondary battery before the occurrence of the micro short circuit, so that even if the potential between the positive electrode and the negative electrode is slightly reduced, Micro shorts can be detected.
  • the semiconductor device 100 has a function as an abnormality detection device that detects a micro short circuit in the secondary battery.
  • Transistor configuring semiconductor device As the transistors 11 to 15 included in the semiconductor device 100 and the transistor included in the comparator 50, a transistor including a metal oxide in a channel formation region (OS transistor) can be used.
  • OS transistor a transistor including a metal oxide in a channel formation region
  • the OS transistor has features such that the off-state current is extremely small, a high voltage can be applied between the source and the drain, and the OS transistor is a thin film transistor and can be stacked.
  • off-state current refers to drain current when the transistor is in an off state. Since the band gap of the oxide semiconductor is 2.5 eV or more, preferably 3.0 eV or more, the OS transistor has a feature that leak current due to thermal excitation is small and off-state current is extremely small.
  • the OS transistor can have an off-state current per channel width of 1 ⁇ m of 100 zA / ⁇ m or less, 10 zA / ⁇ m or less, 1 zA / ⁇ m or less, or 10 yA / ⁇ m or less, for example.
  • the OS transistor is particularly suitable for the transistor 15 because it has a characteristic of extremely low off-state current.
  • the leak current from the capacitor C11 can be suppressed low and the potential of the node N13 can be held accurately. That is, the semiconductor device 100 can accurately detect the micro short even when the potential fluctuation between the positive electrode and the negative electrode of the secondary battery due to the micro short is small.
  • the leakage current from the capacitor C11 can be suppressed low and the potential of the node N13 can be held long. That is, the interval for sampling the potential between the positive electrode and the negative electrode of the secondary battery can be increased, and the semiconductor device 100 can be a semiconductor device with low power consumption and less susceptible to noise or the like. For example, the timing at which the semiconductor device 100 samples the potential between the positive electrode and the negative electrode and the probability that a micro short circuit occurs at the same time can be reduced.
  • the OS transistor is characterized in that the off current is unlikely to increase even in a high temperature environment and the ratio of on current to off current is large even in a high temperature environment.
  • the reliability of the semiconductor device 100 can be improved by configuring the semiconductor device 100 using an OS transistor.
  • the metal oxide used for the channel formation region of the OS transistor is preferably an oxide semiconductor containing at least one of indium (In) and zinc (Zn).
  • an oxide semiconductor an In-M-Zn oxide (the element M is, for example, Al, Ga, Y, or Sn) is typical.
  • the oxide semiconductor can be i-type (intrinsic) or substantially i-type.
  • Such an oxide semiconductor can be referred to as a highly purified oxide semiconductor. Note that details of the OS transistor will be described in Embodiments 2 and 3.
  • the OS transistor is a thin film transistor, it can be stacked.
  • the OS transistor can be provided over a circuit including a Si transistor formed over a single crystal silicon substrate. Therefore, the chip area of the semiconductor device 100 can be reduced.
  • transistors other than the OS transistor may be used as the transistors 11 to 15 included in the semiconductor device 100 and the transistors included in the comparator 50.
  • a transistor including a semiconductor with a wide bandgap in a channel formation region may be used.
  • the semiconductor with a large band gap may refer to a semiconductor with a band gap of 2.2 eV or more, and examples thereof include silicon carbide, gallium nitride, and diamond.
  • the semiconductor device 100 samples the potential related to the positive-negative potential of the secondary battery and compares the sampled potential with the potential related to the positive-negative potential after sampling, thereby It is possible to detect a momentary and small potential fluctuation due to a short circuit. That is, it is possible to deal with the potential fluctuation of the secondary battery during charging or the like.
  • the sampled potential can be accurately held and even when the potential fluctuation is small, it can be detected.
  • the sampling interval can be lengthened.
  • the semiconductor device 100 can be operated using the potential between the positive electrode and the negative electrode of the secondary battery by lowering the sampling potential by using the first source follower and the second source follower. Since it is not necessary to provide a potential other than the negative electrode potential and the positive electrode potential of the secondary battery as the power source potential, the power consumption of the semiconductor device 100 can be reduced.
  • Embodiment 2 In this embodiment, an example of a structure of an OS transistor which can be used for the semiconductor device 100 described in any of the above embodiments will be described. Note that the OS transistor is a thin film transistor and can be provided by stacking. Therefore, in this embodiment, a structural example of a semiconductor device in which an OS transistor is provided above a Si transistor formed over a single crystal silicon substrate is described. To do.
  • the semiconductor device illustrated in FIG. 4 includes a transistor 300, a transistor 500, and a capacitor 600.
  • 5A is a cross-sectional view of the transistor 500 in the channel length direction
  • FIG. 5B is a cross-sectional view of the transistor 500 in the channel width direction
  • FIG. 5C is a cross-sectional view of the transistor 300 in the channel width direction.
  • the transistor 500 is a transistor including a metal oxide in a channel formation region (OS transistor). Since the transistor 500 has a feature that the off-state current is extremely small, in the above embodiment, by using the transistor 500 in the semiconductor device 100, even if the potential variation between the positive electrode and the negative electrode of the secondary battery due to a micro short circuit is small, the semiconductor The device 100 can detect a micro short.
  • OS transistor metal oxide in a channel formation region
  • the semiconductor device described in this embodiment includes a transistor 300, a transistor 500, and a capacitor 600 as illustrated in FIG.
  • the transistor 500 is provided above the transistor 300
  • the capacitor 600 is provided above the transistor 300 and the transistor 500.
  • the transistor 300 is provided over the substrate 311, and includes a conductor 316, an insulator 315, a semiconductor region 313 formed of part of the substrate 311, a low resistance region 314a functioning as a source region or a drain region, and a low resistance region 314b.
  • a conductor 316 includes a conductor 316, an insulator 315, a semiconductor region 313 formed of part of the substrate 311, a low resistance region 314a functioning as a source region or a drain region, and a low resistance region 314b.
  • the transistor 300 As shown in FIG. 5C, in the transistor 300, the upper surface of the semiconductor region 313 and the side surface in the channel width direction are covered with the conductor 316 with the insulator 315 interposed therebetween. As described above, when the transistor 300 is a Fin type, the effective channel width is increased, so that the on-state characteristics of the transistor 300 can be improved. Further, since the electric field contribution of the gate electrode can be increased, the off characteristics of the transistor 300 can be improved.
  • the transistor 300 may be either a p-channel type or an n-channel type.
  • a region of the semiconductor region 313 in which a channel is formed, a region in the vicinity thereof, a low-resistance region 314a serving as a source region or a drain region, a low-resistance region 314b, or the like preferably contains a semiconductor such as a silicon-based semiconductor. It preferably includes crystalline silicon. Alternatively, a material including Ge (germanium), SiGe (silicon germanium), GaAs (gallium arsenide), GaAlAs (gallium aluminum arsenide), or the like may be used. A configuration may be used in which silicon is used, in which the effective mass is controlled by applying stress to the crystal lattice and changing the lattice spacing. Alternatively, the transistor 300 may be a HEMT (High Electron Mobility Transistor) by using GaAs and GaAlAs.
  • HEMT High Electron Mobility Transistor
  • the low-resistance region 314a and the low-resistance region 314b impart an n-type conductivity imparting element such as arsenic or phosphorus, or a p-type conductivity imparting boron, in addition to the semiconductor material applied to the semiconductor region 313. Including the element to do.
  • the conductor 316 functioning as a gate electrode is a semiconductor material such as silicon, a metal material, or an alloy containing an element imparting n-type conductivity such as arsenic or phosphorus, or an element imparting p-type conductivity such as boron. Materials or conductive materials such as metal oxide materials can be used.
  • Vth of the transistor can be adjusted by changing the material of the conductor.
  • a material such as titanium nitride or tantalum nitride for the conductor.
  • a metal material such as tungsten or aluminum, and it is particularly preferable to use tungsten in terms of heat resistance.
  • transistor 300 illustrated in FIGS. 4A and 4B is an example, and the structure thereof is not limited, and an appropriate transistor may be used depending on a circuit configuration or a driving method.
  • An insulator 320, an insulator 322, an insulator 324, and an insulator 326 are sequentially stacked to cover the transistor 300.
  • the insulator 320, the insulator 322, the insulator 324, and the insulator 326 for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, aluminum oxynitride, aluminum nitride oxide, aluminum nitride, or the like is used. Good.
  • the insulator 322 may have a function as a planarization film which planarizes a step generated by the transistor 300 or the like provided below the insulator 322.
  • the upper surface of the insulator 322 may be flattened by a flattening treatment using a chemical mechanical polishing (CMP) method or the like in order to improve flatness.
  • CMP chemical mechanical polishing
  • the insulator 324 it is preferable to use a film having a barrier property such that hydrogen and impurities do not diffuse from the substrate 311, the transistor 300, or the like to a region where the transistor 500 is provided.
  • a film having a barrier property against hydrogen for example, silicon nitride formed by a CVD method can be used.
  • silicon nitride formed by a CVD method when hydrogen is diffused into a semiconductor element including an oxide semiconductor, such as the transistor 500, characteristics of the semiconductor element may be deteriorated in some cases. Therefore, it is preferable to use a film which suppresses diffusion of hydrogen between the transistor 500 and the transistor 300.
  • the film that suppresses hydrogen diffusion is a film in which the amount of released hydrogen is small.
  • the desorption amount of hydrogen can be analyzed using, for example, the temperature programmed desorption gas analysis (TDS analysis) method.
  • TDS analysis the desorption amount of hydrogen in the insulator 324 is calculated by converting the desorption amount converted into hydrogen atoms into the area of the insulator 324 when the surface temperature of the film is in the range of 50 ° C to 500 ° C. Therefore, it may be 10 ⁇ 10 15 atoms / cm 2 or less, preferably 5 ⁇ 10 15 atoms / cm 2 or less.
  • the insulator 326 preferably has a lower dielectric constant than the insulator 324.
  • the dielectric constant of the insulator 326 is preferably less than 4, and more preferably less than 3.
  • the relative dielectric constant of the insulator 326 is preferably 0.7 times or less, and more preferably 0.6 times or less that of the insulator 324.
  • the insulator 320, the insulator 322, the insulator 324, and the insulator 326 are embedded with a conductor 328 which is connected to the capacitor 600 or the transistor 500, a conductor 330, and the like.
  • the conductor 328 and the conductor 330 have a function as a plug or a wiring.
  • a conductor having a function as a plug or a wiring may have a plurality of structures collectively given the same reference numeral. In this specification and the like, the wiring and the plug connected to the wiring may be integrated. That is, part of the conductor may function as a wiring, and part of the conductor may function as a plug.
  • a conductive material such as a metal material, an alloy material, a metal nitride material, or a metal oxide material is formed in a single layer or stacked layers.
  • a high melting point material such as tungsten or molybdenum that has both heat resistance and conductivity, and it is particularly preferable to use tungsten.
  • it is preferably formed of a low resistance conductive material such as aluminum or copper. Wiring resistance can be reduced by using a low-resistance conductive material.
  • a wiring layer may be provided over the insulator 326 and the conductor 330.
  • an insulator 350, an insulator 352, and an insulator 354 are sequentially stacked and provided.
  • a conductor 356 is formed over the insulator 350, the insulator 352, and the insulator 354.
  • the conductor 356 has a function as a plug connected to the transistor 300 or a wiring. Note that the conductor 356 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • the insulator 350 is preferably an insulator having a barrier property against hydrogen similarly to the insulator 324.
  • the conductor 356 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a hydrogen barrier property is formed in an opening portion of the insulator 350 having a hydrogen barrier property.
  • tantalum nitride or the like is preferably used as the conductor having a barrier property against hydrogen.
  • tantalum nitride or the like is preferably used as the conductor having a barrier property against hydrogen.
  • tantalum nitride and tungsten having high conductivity diffusion of hydrogen from the transistor 300 can be suppressed while maintaining conductivity as a wiring.
  • the tantalum nitride layer having a barrier property against hydrogen be in contact with the insulator 350 having a barrier property against hydrogen.
  • a wiring layer may be provided over the insulator 354 and the conductor 356.
  • an insulator 360, an insulator 362, and an insulator 364 are sequentially stacked and provided.
  • a conductor 366 is formed over the insulator 360, the insulator 362, and the insulator 364.
  • the conductor 366 has a function as a plug or a wiring. Note that the conductor 366 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • the insulator 360 like the insulator 324, an insulator having a barrier property against hydrogen is preferably used.
  • the conductor 366 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a hydrogen barrier property is formed in the opening of the insulator 360 having a hydrogen barrier property.
  • a wiring layer may be provided over the insulator 364 and the conductor 366.
  • an insulator 370, an insulator 372, and an insulator 374 are sequentially stacked and provided.
  • a conductor 376 is formed over the insulator 370, the insulator 372, and the insulator 374.
  • the conductor 376 has a function as a plug or a wiring. Note that the conductor 376 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • the conductor 376 preferably includes a conductor having a barrier property against hydrogen.
  • a conductor having a hydrogen barrier property is formed in the opening of the insulator 370 having a hydrogen barrier property.
  • a wiring layer may be provided over the insulator 374 and the conductor 376.
  • an insulator 380, an insulator 382, and an insulator 384 are sequentially stacked and provided.
  • a conductor 386 is formed over the insulator 380, the insulator 382, and the insulator 384.
  • the conductor 386 has a function as a plug or a wiring. Note that the conductor 386 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • the insulator 380 is preferably an insulator having a barrier property against hydrogen, like the insulator 324.
  • the conductor 386 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is formed in the opening portion of the insulator 380 having a barrier property against hydrogen.
  • the semiconductor device has been described above, the semiconductor device according to this embodiment It is not limited to this.
  • the number of wiring layers similar to the wiring layer including the conductor 356 may be three or less, or the number of wiring layers similar to the wiring layer including the conductor 356 may be five or more.
  • An insulator 510, an insulator 512, an insulator 514, and an insulator 516 are sequentially stacked over the insulator 384.
  • Any of the insulator 510, the insulator 512, the insulator 514, and the insulator 516 is preferably formed using a substance having a barrier property against oxygen and hydrogen.
  • insulator 510 and the insulator 514 for example, a film having a barrier property in which hydrogen and impurities do not diffuse from the substrate 311 or a region where the transistor 300 is provided to a region where the transistor 500 is provided is used. Is preferred. Therefore, a material similar to that of the insulator 324 can be used.
  • silicon nitride formed by a CVD method can be used as an example of a film having a barrier property against hydrogen.
  • silicon nitride formed by a CVD method when hydrogen is diffused into a semiconductor element including an oxide semiconductor, such as the transistor 500, characteristics of the semiconductor element may be deteriorated in some cases. Therefore, it is preferable to use a film which suppresses diffusion of hydrogen between the transistor 500 and the transistor 300.
  • the film that suppresses hydrogen diffusion is a film in which the amount of released hydrogen is small.
  • a metal oxide such as aluminum oxide, hafnium oxide, or tantalum oxide is preferably used for the insulator 510 and the insulator 514.
  • aluminum oxide has a high blocking effect of not permeating oxygen and impurities such as hydrogen and moisture, which cause fluctuations in electrical characteristics of a transistor, through the film. Therefore, aluminum oxide can prevent impurities such as hydrogen and moisture from entering the transistor 500 during and after the manufacturing process of the transistor. Further, release of oxygen from the oxide included in the transistor 500 can be suppressed. Therefore, it is suitable to be used as a protective film for the transistor 500.
  • the same material as that of the insulator 320 can be used for the insulator 512 and the insulator 516. Further, by using a material having a relatively low dielectric constant as the interlayer film, it is possible to reduce the parasitic capacitance generated between the wirings.
  • a silicon oxide film, a silicon oxynitride film, or the like can be used as the insulator 512 and the insulator 516.
  • a conductor 518, a conductor (conductor 503) included in the transistor 500, and the like are embedded in the insulator 510, the insulator 512, the insulator 514, and the insulator 516.
  • the conductor 518 has a function of a plug connected to the capacitor 600 or the transistor 300, or a wiring.
  • the conductor 518 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • the conductor 510 in a region which is in contact with the insulator 510 and the insulator 514 is preferably a conductor having a barrier property against oxygen, hydrogen, and water.
  • the transistor 300 and the transistor 500 can be separated by a layer having a barrier property against oxygen, hydrogen, and water, and diffusion of hydrogen from the transistor 300 to the transistor 500 can be suppressed.
  • the transistor 500 is provided above the insulator 516.
  • the transistor 500 includes a conductor 503 arranged so as to be embedded in an insulator 514 and an insulator 516, and an insulator 520 arranged over the insulator 516 and the conductor 503.
  • the insulator 544 is preferably provided between the oxide 530a, the oxide 530b, the conductor 542a, and the conductor 542b, and the insulator 580.
  • the conductor 560 includes a conductor 560a provided inside the insulator 550 and a conductor 560b provided so as to be embedded inside the conductor 560a. It is preferable to have.
  • the insulator 574 is preferably provided over the insulator 580, the conductor 560, and the insulator 550.
  • the oxide 530a, the oxide 530b, and the oxide 530c may be collectively referred to as the oxide 530.
  • the conductor 542a and the conductor 542b may be collectively referred to as a conductor 542.
  • the transistor 500 has a structure in which three layers of the oxide 530a, the oxide 530b, and the oxide 530c are stacked in the region where the channel is formed and in the vicinity thereof, the present invention is not limited to this. Not a thing. For example, a single layer of the oxide 530b, a two-layer structure of the oxide 530b and the oxide 530a, a two-layer structure of the oxide 530b and the oxide 530c, or a stacked structure of four or more layers may be provided. Further, in the transistor 500, the conductor 560 is shown as a stacked structure of two layers, but the present invention is not limited to this. For example, the conductor 560 may have a single-layer structure or a stacked structure including three or more layers. Further, the transistor 500 illustrated in FIGS. 4, 5A, and 5B is an example, and the structure is not limited thereto, and an appropriate transistor may be used depending on a circuit configuration or a driving method.
  • the conductor 560 functions as a gate electrode of the transistor, and the conductors 542a and 542b function as a source electrode or a drain electrode, respectively.
  • the conductor 560 is formed so as to be embedded in the opening of the insulator 580 and the region between the conductor 542a and the conductor 542b.
  • the arrangement of the conductor 560, the conductor 542a, and the conductor 542b is selected in a self-aligned manner with respect to the opening of the insulator 580. That is, in the transistor 500, the gate electrode can be arranged between the source electrode and the drain electrode in a self-aligned manner. Therefore, the conductor 560 can be formed without providing a positioning margin, so that the area occupied by the transistor 500 can be reduced. As a result, miniaturization and high integration of the semiconductor device can be achieved.
  • the conductor 560 is formed in a region between the conductor 542a and the conductor 542b in a self-aligned manner, the conductor 560 does not have a region overlapping with the conductor 542a or the conductor 542b. Accordingly, the parasitic capacitance formed between the conductor 560 and the conductors 542a and 542b can be reduced. Therefore, the switching speed of the transistor 500 can be improved and high frequency characteristics can be provided.
  • the conductor 560 may function as a first gate (also referred to as a top gate) electrode.
  • the conductor 503 may function as a second gate (also referred to as a bottom gate) electrode.
  • the Vth of the transistor 500 can be controlled by changing the potential applied to the conductor 503 independently of the potential applied to the conductor 560 without being interlocked.
  • Vth of the transistor 500 can be higher than 0 V and off-state current can be reduced. Therefore, applying a negative potential to the conductor 503 can reduce the drain current when the potential applied to the conductor 560 is 0 V, as compared to the case where no potential is applied.
  • the conductor 503 is arranged so as to overlap with the oxide 530 and the conductor 560. Thus, when a potential is applied to the conductor 560 and the conductor 503, the electric field generated from the conductor 560 and the electric field generated from the conductor 503 are connected to cover a channel formation region formed in the oxide 530.
  • a structure of a transistor which electrically surrounds a channel formation region by an electric field of a first gate electrode and a second gate electrode is referred to as a surrounded channel (S-channel) structure.
  • the side surface and the periphery of the oxide 530 which is in contact with the conductors 542a and 542b functioning as a source electrode and a drain electrode are i-type as in the channel formation region. It has characteristics.
  • the side surface and the periphery of the oxide 530 which are in contact with the conductors 542a and 542b are in contact with the insulator 544 and thus can be i-type as in the channel formation region.
  • I-form can be treated as the same as high-purity intrinsic, which will be described later.
  • the S-channel structure disclosed in this specification and the like is different from the Fin structure and the planar structure.
  • the conductor 503 has a structure similar to that of the conductor 518.
  • the conductor 503a is formed in contact with the inner walls of the openings of the insulator 514 and the insulator 516, and the conductor 503b is formed further inside.
  • the insulator 520, the insulator 522, the insulator 524, and the insulator 550 have a function as a gate insulating film.
  • the insulator 524 which is in contact with the oxide 530, an insulator containing more oxygen than that in the stoichiometric composition is preferably used. That is, it is preferable that the insulator 524 be formed with an excess oxygen region. By providing such an insulator containing excess oxygen in contact with the oxide 530, oxygen vacancies in the oxide 530 can be reduced and the reliability of the transistor 500 can be improved.
  • an oxide material in which part of oxygen is released by heating is preferably used as the insulator having an excess oxygen region.
  • the oxide that desorbs oxygen by heating means that the amount of desorbed oxygen in terms of oxygen atoms is 1.0 ⁇ 10 18 atoms / cm 3 or more, preferably 1 or more by TDS (Thermal Desorption Spectroscopy) analysis.
  • the oxide film has a density of 0.0 ⁇ 10 19 atoms / cm 3 or more, more preferably 2.0 ⁇ 10 19 atoms / cm 3 or more, or 3.0 ⁇ 10 20 atoms / cm 3 or more.
  • the surface temperature of the film during the TDS analysis is preferably 100 ° C. or higher and 700 ° C. or lower, or 100 ° C. or higher and 400 ° C. or lower.
  • the insulator 522 preferably has a function of suppressing diffusion of oxygen (eg, oxygen atoms, oxygen molecules) (the oxygen is less likely to permeate).
  • oxygen eg, oxygen atoms, oxygen molecules
  • the insulator 522 has a function of suppressing diffusion of oxygen and impurities, oxygen included in the oxide 530 does not diffuse to the insulator 520 side, which is preferable. Further, the conductor 503 can be prevented from reacting with the insulator 524 and the oxygen contained in the oxide 530.
  • the insulator 522 is, for example, so-called high such as aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ) or (Ba, Sr) TiO 3 (BST). It is preferable to use an insulator containing a -k material in a single layer or a laminated layer. As miniaturization and higher integration of transistors progress, problems such as leakage current may occur due to thinning of the gate insulating film. By using a high-k material for the insulator functioning as a gate insulating film, it is possible to reduce the gate potential during transistor operation while maintaining the physical film thickness.
  • an insulator containing an oxide of one or both of aluminum and hafnium which is an insulating material having a function of suppressing diffusion of impurities, oxygen, and the like (oxygen does not easily pass through) is preferably used.
  • the insulator containing one or both oxides of aluminum and hafnium it is preferable to use aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), or the like.
  • the insulator 522 is formed using such a material, the insulator 522 suppresses release of oxygen from the oxide 530 and mixture of impurities such as hydrogen from the peripheral portion of the transistor 500 into the oxide 530. Functions as a layer.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon oxide, silicon oxynitride, or silicon nitride may be stacked over the above insulator and used.
  • the insulator 520 is preferably thermally stable.
  • silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • an insulator of a high-k material with silicon oxide or silicon oxynitride, an insulator 520 having a stacked structure which is thermally stable and has a high relative dielectric constant can be obtained.
  • the insulator 520, the insulator 522, and the insulator 524 may have a stacked structure of two or more layers.
  • the laminated structure is not limited to the same material, and may be a laminated structure made of different materials.
  • a metal oxide which functions as an oxide semiconductor is preferably used.
  • the oxide 530 an In-M-Zn oxide (the element M is aluminum, gallium, yttrium, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium). , Or one or more selected from hafnium, tantalum, tungsten, magnesium, or the like).
  • an In—Ga oxide or an In—Zn oxide may be used.
  • a metal oxide having a low carrier concentration is preferably used.
  • the concentration of impurities in the metal oxide may be lowered and the density of defect states may be lowered.
  • low impurity concentration and low defect level density are referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • the impurities in the metal oxide include, for example, hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon and the like.
  • hydrogen contained in a metal oxide reacts with oxygen bonded to a metal atom to be water, which may cause oxygen vacancies in the metal oxide. If the channel formation region in the metal oxide contains oxygen vacancies, the transistor might have normally-on characteristics. Further, a defect in which hydrogen is contained in an oxygen vacancy may function as a donor and an electron which is a carrier may be generated. Further, part of hydrogen may be bonded to oxygen which is bonded to a metal atom to generate an electron which is a carrier. Therefore, a transistor including a metal oxide containing a large amount of hydrogen is likely to have normally-on characteristics.
  • a defect in which hydrogen is contained in an oxygen vacancy can function as a metal oxide donor.
  • the metal oxide may be evaluated not by the donor concentration but by the carrier concentration. Therefore, in this specification and the like, the carrier concentration which is assumed to be a state where no electric field is applied may be used as the parameter of the metal oxide, instead of the donor concentration. That is, the “carrier concentration” described in this specification and the like can be called the “donor concentration” in some cases.
  • the hydrogen concentration obtained by secondary ion mass spectrometry is less than 1 ⁇ 10 20 atoms / cm 3 , preferably 1 ⁇ 10 19 atoms / cm 3. It is less than 3 , more preferably less than 5 ⁇ 10 18 atoms / cm 3 , and even more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • the carrier concentration of the metal oxide in the channel formation region is preferably 1 ⁇ 10 18 cm ⁇ 3 or less and less than 1 ⁇ 10 17 cm ⁇ 3. Is more preferable, less than 1 ⁇ 10 16 cm ⁇ 3 is more preferable, less than 1 ⁇ 10 13 cm ⁇ 3 is still more preferable, and less than 1 ⁇ 10 12 cm ⁇ 3 is further preferable.
  • the lower limit of the carrier concentration of the metal oxide in the channel formation region is not particularly limited, but can be set to, for example, 1 ⁇ 10 ⁇ 9 cm ⁇ 3 .
  • the conductor 542 (the conductor 542a and the conductor 542b) and the oxide 530 are in contact with each other, so that oxygen in the oxide 530 diffuses into the conductor 542,
  • the conductor 542 may be oxidized. Oxidation of the conductor 542 is likely to reduce the conductivity of the conductor 542. Note that diffusion of oxygen in the oxide 530 to the conductor 542 can be restated as absorption of oxygen in the oxide 530 by the conductor 542.
  • oxygen in the oxide 530 diffuses into the conductor 542 (the conductor 542a and the conductor 542b), so that the conductor 542a and the oxide 530b are separated from each other and the conductor 542b and the oxide 530b are separated from each other.
  • Different layers may be formed between them. Since the different layer contains more oxygen than the conductor 542, it is estimated that the different layer has an insulating property.
  • the three-layer structure of the conductor 542, the different layer, and the oxide 530b can be regarded as a three-layer structure including a metal-insulator-semiconductor and a MIS (Metal-Insulator-Semiconductor) structure. In some cases, it may be referred to as a diode junction structure mainly including the MIS structure.
  • the different layer is not limited to being formed between the conductor 542 and the oxide 530b; for example, when the different layer is formed between the conductor 542 and the oxide 530c, or It may be formed between the body 542 and the oxide 530b and between the conductor 542 and the oxide 530c.
  • a metal oxide having a bandgap of 2 eV or more, preferably 2.5 eV or more is preferably used.
  • the oxide 530 includes the oxide 530a below the oxide 530b, so that diffusion of impurities into the oxide 530b from a structure formed below the oxide 530a can be suppressed. Further, by including the oxide 530c over the oxide 530b, diffusion of impurities from the structure formed above the oxide 530c into the oxide 530b can be suppressed.
  • the oxide 530 preferably has a stacked structure of a plurality of oxide layers in which the atomic ratio of each metal atom is different.
  • the atomic ratio of the element M in the constituent elements is higher than the atomic ratio of the element M in the constituent elements in the metal oxide used for the oxide 530b.
  • the atomic ratio of the element M to In is preferably higher than the atomic ratio of the element M to In in the metal oxide used for the oxide 530b.
  • the atomic ratio of In to the element M is preferably higher than the atomic ratio of In to the element M in the metal oxide used for the oxide 530a.
  • a metal oxide that can be used for the oxide 530a or the oxide 530b can be used.
  • the energy of the bottom of the conduction band of the oxide 530a and the oxide 530c is preferably higher than the energy of the bottom of the conduction band of the oxide 530b.
  • the electron affinity of the oxide 530a and the oxide 530c be smaller than the electron affinity of the oxide 530b.
  • the energy level at the bottom of the conduction band changes gently at the junction of the oxide 530a, the oxide 530b, and the oxide 530c.
  • the energy levels at the bottoms of the conduction bands at the junctions of the oxide 530a, the oxide 530b, and the oxide 530c are continuously changed or continuously joined.
  • the oxide 530a and the oxide 530b, and the oxide 530b and the oxide 530c have a common element other than oxygen (as a main component), so that a mixed layer with low density of defect states is formed.
  • the oxide 530b is an In—Ga—Zn oxide
  • an In—Ga—Zn oxide, a Ga—Zn oxide, gallium oxide, or the like may be used as the oxide 530a and the oxide 530c.
  • the main path of carriers is the oxide 530b.
  • the oxide 530a and the oxide 530c having the above structure, the density of defect states in the interface between the oxide 530a and the oxide 530b and the interface between the oxide 530b and the oxide 530c can be reduced. Therefore, the influence of interface scattering on carrier conduction is reduced and the transistor 500 can obtain high on-state current.
  • the conductor 542 (the conductor 542a and the conductor 542b) which functions as a source electrode and a drain electrode is provided over the oxide 530b.
  • the conductor 542 aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, It is preferable to use a metal element selected from lanthanum, an alloy containing the above metal element as a component, an alloy in which the above metal elements are combined, or the like.
  • tantalum nitride, titanium nitride, tungsten, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, oxide containing lanthanum and nickel, or the like is used.
  • tantalum nitride, titanium nitride, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, and oxide containing lanthanum and nickel are difficult to oxidize.
  • a conductive material or a material that maintains conductivity even when absorbing oxygen is preferable.
  • a region 543 (a region 543a and a region 543b) may be formed as a low-resistance region in the interface of the oxide 530 with the conductor 542 and in the vicinity thereof.
  • the region 543a functions as one of the source region and the drain region
  • the region 543b functions as the other of the source region and the drain region.
  • a channel formation region is formed in a region between the region 543a and the region 543b.
  • the oxygen concentration in the region 543 may be reduced. Further, a metal compound layer containing a metal contained in the conductor 542 and a component of the oxide 530 may be formed in the region 543. In such a case, the carrier concentration in the region 543 increases, and the region 543 becomes a low resistance region.
  • the insulator 544 is provided so as to cover the conductor 542 and suppresses oxidation of the conductor 542. At this time, the insulator 544 may be provided so as to cover a side surface of the oxide 530 and be in contact with the insulator 524.
  • a metal oxide containing one kind or two or more kinds selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium, or the like can be used. it can.
  • the insulator 544 aluminum oxide, hafnium oxide, an oxide containing hafnium (a hafnium aluminate), or the like, which is an insulator containing an oxide of one or both of aluminum and hafnium.
  • hafnium aluminate has higher heat resistance than a hafnium oxide film. Therefore, crystallization is less likely to occur in heat treatment in a later step, which is preferable.
  • the insulator 544 is not an essential component when the conductor 542 is a material having oxidation resistance or when the conductivity does not significantly decrease even when oxygen is absorbed. It may be appropriately designed depending on the desired transistor characteristics.
  • the insulator 550 functions as a gate insulating film.
  • the insulator 550 is preferably arranged in contact with the inside (top surface and side surface) of the oxide 530c.
  • the insulator 550 is preferably formed using an insulator from which oxygen is released by heating.
  • the amount of released oxygen in terms of oxygen atoms is 1.0 ⁇ 10 18 atoms / cm 3 or more, preferably 1.0 ⁇ 10 19 atoms / cm 3 or more, more preferably 2
  • the surface temperature of the film during the TDS analysis is preferably 100 ° C. or higher and 700 ° C. or lower.
  • silicon oxide containing excess oxygen, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide containing fluorine, silicon oxide containing carbon, silicon oxide containing carbon and nitrogen, and vacancy Silicon oxide can be used.
  • silicon oxide and silicon oxynitride are preferable because they are stable to heat.
  • oxygen is effectively supplied from the insulator 550 to the channel formation region of the oxide 530b through the oxide 530c. Can be supplied.
  • the concentration of impurities such as water or hydrogen in the insulator 550 is preferably reduced.
  • the thickness of the insulator 550 is preferably 1 nm or more and 20 nm or less.
  • a metal oxide may be provided between the insulator 550 and the conductor 560 in order to efficiently supply the excess oxygen included in the insulator 550 to the oxide 530.
  • the metal oxide preferably suppresses oxygen diffusion from the insulator 550 to the conductor 560.
  • diffusion of excess oxygen from the insulator 550 to the conductor 560 is suppressed. That is, a decrease in the amount of excess oxygen supplied to the oxide 530 can be suppressed.
  • oxidation of the conductor 560 due to excess oxygen can be suppressed.
  • a material that can be used for the insulator 544 may be used.
  • the conductor 560 functioning as the first gate electrode has a two-layer structure in FIGS. 5A and 5B, it may have a single-layer structure or a stacked structure of three or more layers.
  • the conductor 560a has a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitric oxide molecules (N 2 O, NO, NO 2, etc.), and copper atoms. It is preferable to use materials. Alternatively, it is preferable to use a conductive material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms and oxygen molecules). Since the conductor 560a has a function of suppressing diffusion of oxygen, oxygen contained in the insulator 550 can prevent oxidation of the conductor 560b and decrease in conductivity.
  • the conductive material having a function of suppressing diffusion of oxygen for example, tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used.
  • the conductor 560b also functions as a wiring, it is preferable to use a conductor having high conductivity.
  • a conductor having high conductivity For example, a conductive material containing tungsten, copper, or aluminum as its main component can be used.
  • the conductor 560b may have a stacked structure, for example, a stacked structure of titanium or titanium nitride and the above conductive material.
  • the insulator 580 is provided over the conductor 542 with the insulator 544 interposed therebetween.
  • the insulator 580 preferably has an excess oxygen region.
  • silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • silicon oxide and silicon oxide having vacancies are preferable because an excess oxygen region can be easily formed in a later step.
  • the insulator 580 preferably has an excess oxygen region. By providing the insulator 580 from which oxygen is released by heating in contact with the oxide 530c, oxygen in the insulator 580 can be efficiently supplied to the oxide 530 through the oxide 530c. Note that the concentration of impurities such as water or hydrogen in the insulator 580 is preferably reduced.
  • the opening of the insulator 580 is formed so as to overlap with a region between the conductor 542a and the conductor 542b. Accordingly, the conductor 560 is formed so as to be embedded in the opening of the insulator 580 and the region between the conductor 542a and the conductor 542b.
  • the conductor 560 When miniaturizing a semiconductor device, it is required to shorten the gate length, but it is necessary to prevent the conductivity of the conductor 560 from being lowered. Therefore, if the thickness of the conductor 560 is increased, the conductor 560 can have a shape with a high aspect ratio. In this embodiment mode, the conductor 560 is provided so as to be embedded in the opening of the insulator 580; therefore, even if the conductor 560 has a high aspect ratio, the conductor 560 can be formed without being destroyed during the process. You can
  • the insulator 574 is preferably provided in contact with the top surface of the insulator 580, the top surface of the conductor 560, and the top surface of the insulator 550.
  • an excess oxygen region can be provided in the insulator 550 and the insulator 580. Accordingly, oxygen can be supplied into the oxide 530 from the excess oxygen region.
  • insulator 574 a metal oxide containing one kind or two or more kinds selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium, or the like is used. You can
  • aluminum oxide has a high barrier property and can suppress diffusion of hydrogen and nitrogen even in a thin film of 0.5 nm to 3.0 nm. Therefore, the aluminum oxide film formed by a sputtering method can have a function as a barrier film against impurities such as hydrogen as well as an oxygen supply source.
  • an insulator 581 which functions as an interlayer film is preferably provided over the insulator 574.
  • the insulator 581 preferably has a reduced concentration of impurities such as water or hydrogen in the film.
  • the conductors 540a and 540b are provided in the openings formed in the insulator 581, the insulator 574, the insulator 580, and the insulator 544.
  • the conductor 540a and the conductor 540b are provided to face each other with the conductor 560 interposed therebetween.
  • the conductors 540a and 540b have the same configurations as the conductors 546 and 548 described later.
  • An insulator 582 is provided over the insulator 581.
  • the insulator 582 it is preferable to use a substance having a barrier property against oxygen and hydrogen. Therefore, a material similar to that of the insulator 514 can be used for the insulator 582.
  • the insulator 582 is preferably formed using a metal oxide such as aluminum oxide, hafnium oxide, or tantalum oxide.
  • aluminum oxide has a high blocking effect of not permeating oxygen and impurities such as hydrogen and moisture, which cause fluctuations in electrical characteristics of a transistor, through the film. Therefore, aluminum oxide can prevent impurities such as hydrogen and moisture from entering the transistor 500 during and after the manufacturing process of the transistor. Further, release of oxygen from the oxide included in the transistor 500 can be suppressed. Therefore, it is suitable to be used as a protective film for the transistor 500.
  • an insulator 586 is provided over the insulator 582.
  • a material similar to that of the insulator 320 can be used.
  • a material having a relatively low dielectric constant as the interlayer film it is possible to reduce the parasitic capacitance generated between the wirings.
  • a silicon oxide film, a silicon oxynitride film, or the like can be used as the insulator 586.
  • the insulator 520, the insulator 522, the insulator 524, the insulator 544, the insulator 580, the insulator 574, the insulator 581, the insulator 582, and the insulator 586 include the conductor 546, the conductor 548, and the like. Is embedded.
  • the conductor 546 and the conductor 548 have a function of a plug connected to the capacitor 600, the transistor 500, or the transistor 300, or a wiring.
  • the conductor 546 and the conductor 548 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • the capacitor 600 is provided above the transistor 500.
  • the capacitor 600 includes a conductor 610, a conductor 620, and an insulator 630.
  • the conductor 612 may be provided over the conductor 546 and the conductor 548.
  • the conductor 612 has a function as a plug connected to the transistor 500 or a wiring.
  • the conductor 610 has a function as an electrode of the capacitor 600. Note that the conductor 612 and the conductor 610 can be formed at the same time.
  • a metal film containing an element selected from molybdenum, titanium, tantalum, tungsten, aluminum, copper, chromium, neodymium, and scandium, or a metal nitride film containing the above element as a component (Tantalum nitride film, titanium nitride film, molybdenum nitride film, tungsten nitride film) or the like can be used.
  • indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, or silicon oxide is added.
  • a conductive material such as indium tin oxide described above can also be applied.
  • the conductor 612 and the conductor 610 are illustrated as a single-layer structure in FIG. 4, the structure is not limited thereto and a stacked structure of two or more layers may be used.
  • a conductor having a barrier property and a conductor having high adhesion to the conductor having high conductivity may be formed between the conductor having barrier property and the conductor having high conductivity.
  • the conductor 620 is provided so as to overlap with the conductor 610 with the insulator 630 interposed therebetween.
  • the conductor 620 can be formed using a conductive material such as a metal material, an alloy material, or a metal oxide material. It is preferable to use a high melting point material such as tungsten or molybdenum that has both heat resistance and conductivity, and it is particularly preferable to use tungsten.
  • a low resistance metal material such as Cu (copper) or Al (aluminum) may be used.
  • An insulator 650 is provided over the conductor 620 and the insulator 630.
  • the insulator 650 can be provided using a material similar to that of the insulator 320. Further, the insulator 650 may function as a flattening film that covers the uneven shape below the insulator 650.
  • a transistor including an oxide semiconductor variation in electric characteristics can be suppressed and reliability can be improved.
  • a transistor including an oxide semiconductor with high on-state current can be provided.
  • a transistor including an oxide semiconductor with low off-state current can be provided.
  • a semiconductor device with reduced power consumption can be provided.
  • a semiconductor device including a transistor including an oxide semiconductor can be miniaturized or highly integrated.
  • transistor 500 in the semiconductor device described in this embodiment is not limited to the above structure.
  • structural examples that can be used for the transistor 500 will be described.
  • FIG. 6A is a top view of the transistor 510A.
  • FIG. 6B is a cross-sectional view of the portion indicated by alternate long and short dash line L1-L2 in FIG. 6A.
  • FIG. 6C is a sectional view of a portion indicated by alternate long and short dash line W1-W2 in FIG. 6A. In the top view of FIG. 6A, some elements are omitted for clarity.
  • the transistor 510A and the insulator 511, the insulator 512, the insulator 514, the insulator 516, the insulator 580, the insulator 582, and the insulator 584 which function as interlayer films are shown.
  • a conductor 546 (a conductor 546a and a conductor 546b) which is electrically connected to the transistor 510A and functions as a contact plug and a conductor 503 which functions as a wiring are illustrated.
  • the transistor 510A includes a conductor 560 (a conductor 560a and a conductor 560b) which functions as a first gate electrode, a conductor 505 (a conductor 505a, and a conductor 505b) which functions as a second gate electrode.
  • An insulator 550 that functions as a first gate insulating film, an insulator 521 that functions as a second gate insulating film, an insulator 522, and an insulator 524, and an oxide 530 (oxidized with a region where a channel is formed).
  • Object 530a, oxide 530b, and oxide 530c Object 530a, oxide 530b, and oxide 530c
  • a conductor 542a which functions as one of a source and a drain
  • a conductor 542b which functions as the other of a source and a drain
  • an insulator 574 an insulator
  • the oxide 530c, the insulator 550, and the conductor 560 are provided in the opening provided in the insulator 580 with the insulator 574 interposed therebetween.
  • the oxide 530c, the insulator 550, and the conductor 560 are provided between the conductor 542a and the conductor 542b.
  • the insulator 511 and the insulator 512 function as an interlayer film.
  • interlayer film examples include silicon oxide, silicon oxynitride, silicon nitride oxide, aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ) or (Ba, Sr).
  • An insulator such as TiO 3 (BST) can be used as a single layer or a stacked layer.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon oxide, silicon oxynitride, or silicon nitride may be stacked over the above insulator and used.
  • the insulator 511 preferably functions as a barrier film which suppresses impurities such as water or hydrogen from entering the transistor 510A from the substrate side. Therefore, the insulator 511 is preferably formed using an insulating material having a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, and copper atoms (the above impurities are less likely to pass through). Alternatively, it is preferable to use an insulating material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms and oxygen molecules) (the above oxygen is less likely to permeate). Further, for example, aluminum oxide, silicon nitride, or the like may be used as the insulator 511. With this structure, impurities such as hydrogen and water can be suppressed from diffusing from the substrate side of the insulator 511 to the transistor 510A side.
  • impurities such as hydrogen and water can be suppressed from diffusing from the substrate side of the insulator 511 to the transistor 510A side
  • the insulator 512 preferably has a lower dielectric constant than the insulator 511.
  • a material having a low dielectric constant as the interlayer film, it is possible to reduce the parasitic capacitance generated between the wirings.
  • the conductor 503 is formed so as to be embedded in the insulator 512.
  • the height of the upper surface of the conductor 503 and the height of the upper surface of the insulator 512 can be approximately the same.
  • the conductor 503 is illustrated as having a single layer structure, but the present invention is not limited to this.
  • the conductor 503 may have a multilayer film structure including two or more layers.
  • the conductor 503 is preferably formed using a conductive material containing tungsten, copper, or aluminum as its main component and having high conductivity.
  • the conductor 560 may function as a first gate (also referred to as a top gate) electrode. Further, the conductor 505 may function as a second gate (also referred to as a bottom gate) electrode. In that case, by changing the potential applied to the conductor 505 independently of the potential applied to the conductor 560, the threshold voltage of the transistor 510A can be controlled. In particular, by applying a negative potential to the conductor 505, the threshold voltage of the transistor 510A can be higher than 0 V and the off-state current can be reduced. Therefore, applying a negative potential to the conductor 505 can reduce the drain current when the potential applied to the conductor 560 is 0 V, as compared to the case where no potential is applied.
  • an electric field generated from the conductor 560 and an electric field generated from the conductor 505. can cover the channel formation region formed in the oxide 530.
  • the channel formation region can be electrically surrounded by the electric field of the conductor 560 having a function as the first gate electrode and the electric field of the conductor 505 having a function as the second gate electrode. That is, similarly to the transistor 500 described above, it has a surrounded channel (S-channel) structure.
  • the insulator 514 and the insulator 516 function as an interlayer film similarly to the insulator 511 or the insulator 512.
  • the insulator 514 preferably functions as a barrier film which suppresses impurities such as water or hydrogen from entering the transistor 510A from the substrate side. With such a structure, diffusion of impurities such as hydrogen and water from the substrate side of the insulator 514 to the transistor 510A side can be suppressed.
  • the insulator 516 preferably has a lower dielectric constant than the insulator 514. By using a material having a low dielectric constant as the interlayer film, it is possible to reduce the parasitic capacitance generated between the wirings.
  • the conductor 505 functioning as the second gate, the conductor 505a is formed in contact with the inner walls of the openings of the insulator 514 and the insulator 516, and the conductor 505b is further formed inside.
  • the heights of the top surfaces of the conductors 505a and 505b and the top surface of the insulator 516 can be approximately the same.
  • the transistor 510A has a structure in which the conductors 505a and 505b are stacked; however, the present invention is not limited to this.
  • the conductor 505 may have a single-layer structure or a stacked structure including three or more layers.
  • the conductor 505a is preferably formed using a conductive material having a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, and copper atoms (the above impurities are less likely to penetrate).
  • impurities such as hydrogen atoms, hydrogen molecules, water molecules, and copper atoms
  • a conductive material having a function of suppressing diffusion of oxygen eg, at least one of oxygen atoms and oxygen molecules
  • the function of suppressing diffusion of impurities or oxygen is a function of suppressing diffusion of any one or all of the above impurities or oxygen.
  • the conductor 505a has a function of suppressing diffusion of oxygen, so that the conductor 505b can be prevented from being oxidized and being reduced in conductivity.
  • the conductor 505b is preferably formed using a conductive material having high conductivity, which contains tungsten, copper, or aluminum as its main component. In that case, the conductor 503 is not necessarily provided.
  • the conductor 505b is illustrated as a single layer, it may have a laminated structure, for example, a laminate of titanium or titanium nitride and the above conductive material.
  • the insulator 521, the insulator 522, and the insulator 524 have a function as a second gate insulating film.
  • the insulator 522 preferably has a barrier property.
  • the insulator 522 having a barrier function functions as a layer which suppresses entry of impurities such as hydrogen from the peripheral portion of the transistor 510A into the transistor 510A.
  • the insulator 522 includes, for example, aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ) or ( It is preferable to use an insulator containing a so-called high-k material such as Ba, Sr) TiO 3 (BST) in a single layer or a laminated layer. As miniaturization and higher integration of transistors progress, problems such as leakage current may occur due to thinning of the gate insulating film. By using a high-k material for the insulator functioning as a gate insulating film, it is possible to reduce the gate potential during transistor operation while maintaining the physical film thickness.
  • the insulator 521 is preferably thermally stable.
  • silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • an insulator made of a high-k material with silicon oxide or silicon oxynitride, an insulator 521 having a stacked structure which is thermally stable and has a high relative dielectric constant can be obtained.
  • FIG. 6 illustrates a stacked structure of three layers as the second gate insulating film, a stacked structure of two layers or less, or four layers or more may be used.
  • the laminated structure is not limited to the same material, and may be a laminated structure made of different materials.
  • the oxide 530 having a region functioning as a channel formation region includes the oxide 530a, the oxide 530b over the oxide 530a, and the oxide 530c over the oxide 530b.
  • the oxide 530a under the oxide 530b diffusion of impurities from the structure formed below the oxide 530a into the oxide 530b can be suppressed.
  • the oxide 530c over the oxide 530b diffusion of impurities from the structure formed above the oxide 530c into the oxide 530b can be suppressed.
  • an oxide semiconductor which is one of the above metal oxides can be used.
  • the oxide 530c is preferably provided in the opening provided in the insulator 580 with the insulator 574 provided therebetween.
  • the insulator 574 has a barrier property, diffusion of impurities from the insulator 580 into the oxide 530 can be suppressed.
  • One of the conductors 542 functions as a source electrode and the other functions as a drain electrode.
  • a metal such as aluminum, titanium, chromium, nickel, copper, yttrium, zirconium, molybdenum, silver, tantalum, or tungsten, or an alloy containing any of these as a main component can be used.
  • a metal nitride film such as tantalum nitride is preferable because it has a barrier property against hydrogen or oxygen and has high oxidation resistance.
  • the conductor 542 has a single-layer structure in FIG. 6, it may have a stacked structure of two or more layers.
  • a tantalum nitride film and a tungsten film may be stacked.
  • a titanium film and an aluminum film may be stacked.
  • a two-layer structure in which an aluminum film is stacked over a tungsten film a two-layer structure in which a copper film is stacked over a copper-magnesium-aluminum alloy film, a two-layer structure in which a copper film is stacked over a titanium film, and a tungsten film is formed over the tungsten film.
  • a two-layer structure in which copper films are laminated may be used.
  • a titanium film or a titanium nitride film a three-layer structure in which an aluminum film or a copper film is stacked over the titanium film or the titanium nitride film, and a titanium film or a titanium nitride film is formed thereover, a molybdenum film, or
  • a molybdenum nitride film and an aluminum film or a copper film are stacked over the molybdenum film or the molybdenum nitride film, and a molybdenum film or a molybdenum nitride film is formed thereover.
  • a transparent conductive material containing indium oxide, tin oxide, or zinc oxide may be used.
  • a barrier layer may be provided over the conductor 542.
  • a substance having a barrier property against oxygen or hydrogen is preferably used. With this structure, the conductor 542 can be prevented from being oxidized when the insulator 574 is formed.
  • a metal oxide can be used for the barrier layer.
  • an insulating film having a barrier property against oxygen or hydrogen such as aluminum oxide, hafnium oxide, or gallium oxide.
  • silicon nitride formed by a CVD method may be used.
  • the material selection range for the conductor 542 can be widened.
  • the conductor 542 a material such as tungsten or aluminum which has low oxidation resistance and high conductivity can be used. Further, for example, a conductor which can be easily formed into a film or processed can be used.
  • the insulator 550 functions as a first gate insulating film.
  • the insulator 550 is preferably provided in the opening provided in the insulator 580 with the oxide 530c and the insulator 574 provided therebetween.
  • the insulator 550 may have a stacked-layer structure like the second gate insulating film.
  • the insulator functioning as a gate insulating film has a laminated structure of a high-k material and a thermally stable material, so that the gate potential during transistor operation can be reduced while maintaining the physical film thickness. Becomes Further, it is possible to obtain a laminated structure that is thermally stable and has a high relative dielectric constant.
  • the conductor 560 functioning as the first gate electrode has a conductor 560a and a conductor 560b over the conductor 560a.
  • the conductor 560a is preferably formed using a conductive material having a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, and copper atoms.
  • a conductive material having a function of suppressing diffusion of oxygen eg, at least one of oxygen atoms and oxygen molecules).
  • the conductor 560a has a function of suppressing diffusion of oxygen, the material selectivity of the conductor 560b can be improved. That is, by having the conductor 560a, oxidation of the conductor 560b can be suppressed and the conductivity can be prevented from being lowered.
  • a conductive material having a function of suppressing diffusion of oxygen for example, tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used.
  • the conductor 560a an oxide semiconductor which can be used as the oxide 530 can be used. In that case, by forming a film of the conductor 560b by a sputtering method, the electric resistance value of the conductor 560a can be reduced and the conductor can be formed. This can be called an OC (Oxide Conductor) electrode.
  • the conductor 560 functions as a wiring, it is preferable to use a conductor having high conductivity.
  • a conductor having high conductivity For example, a conductive material containing tungsten, copper, or aluminum as its main component can be used.
  • the conductor 560b may have a stacked structure, for example, a stack of titanium or titanium nitride and the above conductive material.
  • An insulator 574 is provided between the insulator 580 and the transistor 510A.
  • an insulating material having a function of suppressing diffusion of impurities such as water or hydrogen and oxygen is preferable.
  • impurities such as water or hydrogen and oxygen
  • metal oxide such as magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, or tantalum oxide, silicon nitride oxide, or silicon nitride can be used.
  • impurities such as water and hydrogen included in the insulator 580 can be suppressed from diffusing into the oxide 530b through the oxide 530c and the insulator 550.
  • oxidation of the conductor 560 due to excess oxygen in the insulator 580 can be suppressed.
  • the insulator 580, the insulator 582, and the insulator 584 function as an interlayer film.
  • the insulator 582 preferably functions as a barrier insulating film which suppresses impurities such as water or hydrogen from entering the transistor 510A from the outside.
  • the insulator 580 and the insulator 584 preferably have a lower dielectric constant than that of the insulator 582.
  • the interlayer film By using a material having a low dielectric constant as the interlayer film, it is possible to reduce the parasitic capacitance generated between the wirings.
  • the transistor 510A may be electrically connected to another structure through a plug or a wiring such as the insulator 580, the insulator 582, and the conductor 546 embedded in the insulator 584.
  • a conductive material such as a metal material, an alloy material, a metal nitride material, or a metal oxide material can be used as a single layer or a stacked layer similarly to the conductor 505.
  • a high melting point material such as tungsten or molybdenum that has both heat resistance and conductivity.
  • a low resistance conductive material such as aluminum or copper. Wiring resistance can be reduced by using a low-resistance conductive material.
  • the conductor 546 a stacked structure of tantalum nitride or the like, which has a barrier property against hydrogen and oxygen, and tungsten, which has high conductivity, is used, so that the conductivity of the wiring is maintained. The diffusion of impurities from the outside can be suppressed.
  • a semiconductor device including a transistor including an oxide semiconductor with high on-state current can be provided.
  • a semiconductor device including a transistor including an oxide semiconductor with low off-state current can be provided.
  • FIG. 7A is a top view of the transistor 510B.
  • 7B is a cross-sectional view of a portion indicated by alternate long and short dash line L1-L2 in FIG. 7A.
  • FIG. 7C is a sectional view of a portion indicated by alternate long and short dash line W1-W2 in FIG. 7A.
  • some elements are omitted for clarity.
  • the transistor 510B is a modification of the transistor 510A. Therefore, in order to prevent repetition of description, points different from the transistor 510A are mainly described.
  • the transistor 510B has a region where the conductor 542 (the conductor 542a and the conductor 542b) and the oxide 530c, the insulator 550, and the conductor 560 overlap with each other. With such a structure, a transistor with high on-state current can be provided. In addition, a transistor with high controllability can be provided.
  • the conductor 560 functioning as the first gate electrode has a conductor 560a and a conductor 560b over the conductor 560a.
  • the conductor 560a is preferably formed using a conductive material having a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, and copper atoms.
  • a conductive material having a function of suppressing diffusion of oxygen eg, at least one of oxygen atoms and oxygen molecules).
  • the conductor 560a has a function of suppressing diffusion of oxygen, the material selectivity of the conductor 560b can be improved. That is, by having the conductor 560a, oxidation of the conductor 560b can be suppressed and the conductivity can be prevented from being lowered.
  • the insulator 574 is preferably provided so as to cover the top surface and the side surface of the conductor 560, the side surface of the insulator 550, and the side surface of the oxide 530c.
  • the insulator 574 may be formed using an insulating material having a function of suppressing diffusion of impurities such as water or hydrogen and oxygen.
  • impurities such as water or hydrogen and oxygen.
  • metal oxide such as magnesium oxide, gallium oxide, germanium oxide, yttrium oxide, zirconium oxide, lanthanum oxide, neodymium oxide, or tantalum oxide, silicon nitride oxide, or silicon nitride can be used.
  • oxidation of the conductor 560 can be suppressed. Further, with the insulator 574, impurities such as water and hydrogen included in the insulator 580 can be suppressed from diffusing into the transistor 510B.
  • the insulator 576 having a barrier property may be provided between the conductor 546 and the insulator 580.
  • oxygen in the insulator 580 can be prevented from reacting with the conductor 546 and oxidizing the conductor 546.
  • the insulator 576 having a barrier property it is possible to widen the selection range of the material of the conductor used for the plug and the wiring.
  • a semiconductor device with low power consumption can be provided by using a metal material having high conductivity while having a property of absorbing oxygen for the conductor 546.
  • a material such as tungsten or aluminum which has low oxidation resistance but high conductivity can be used.
  • a conductor which can be easily formed into a film or processed can be used.
  • FIG. 8A is a top view of the transistor 510C.
  • FIG. 8B is a sectional view of a portion indicated by alternate long and short dash line L1-L2 in FIG. 8A.
  • FIG. 8C is a sectional view of a portion indicated by alternate long and short dash line W1-W2 in FIG. 8A.
  • some elements are omitted for clarity.
  • the transistor 510C is a modification of the transistor 510A. Therefore, in order to prevent repetition of description, points different from the transistor 510A are mainly described.
  • the conductor 547a is provided between the conductor 542a and the oxide 530b
  • the conductor 547b is provided between the conductor 542b and the oxide 530b.
  • the conductor 542a extends over the top surface of the conductor 547a (conductor 547b) and the side surface on the conductor 560 side and has a region in contact with the top surface of the oxide 530b.
  • the conductor 547 a conductor that can be used for the conductor 542 may be used.
  • the thickness of the conductor 547 is preferably at least larger than that of the conductor 542.
  • the transistor 510C illustrated in FIG. 8 can bring the conductor 542 closer to the conductor 560 than the transistor 510A.
  • the conductor 560 can overlap with the end of the conductor 542a and the end of the conductor 542b. Accordingly, the substantial channel length of the transistor 510C can be shortened, and the on-current and frequency characteristics can be improved.
  • the conductor 547a (conductor 547b) is preferably provided so as to overlap with the conductor 542a (conductor 542b).
  • the conductor 547a (conductor 547b) functions as a stopper and the oxide 530b is overetched in etching for forming an opening in which the conductor 546a (conductor 546b) is embedded. Can be prevented.
  • the transistor 510C illustrated in FIG. 8 may have a structure in which the insulator 545 is provided in contact with the insulator 544.
  • the insulator 544 preferably functions as a barrier insulating film which suppresses impurities such as water or hydrogen and excess oxygen from entering the transistor 510C from the insulator 580 side.
  • an insulator that can be used for the insulator 544 can be used.
  • a nitride insulator such as aluminum nitride, aluminum titanium nitride, titanium nitride, silicon nitride, or silicon nitride oxide may be used.
  • the transistor 510C illustrated in FIG. 8 may have the single-layer structure of the conductor 505, unlike the transistor 510A illustrated in FIG.
  • an insulating film to be the insulator 516 is formed over the patterned conductor 505, and the upper portion of the insulating film is removed by a CMP method or the like until the upper surface of the conductor 505 is exposed.
  • the top surface of the conductor 505 be flat.
  • the average surface roughness (Ra) of the top surface of the conductor 505 may be 1 nm or less, preferably 0.5 nm or less, more preferably 0.3 nm or less. Accordingly, the flatness of the insulating layer formed over the conductor 505 can be improved and the crystallinity of the oxide 530b and the oxide 530c can be improved.
  • FIG. 9A is a top view of the transistor 510D.
  • 9B is a cross-sectional view of a portion indicated by alternate long and short dash line L1-L2 in FIG. 9A.
  • FIG. 9C is a sectional view of a portion indicated by alternate long and short dash line W1-W2 in FIG. 9A. In the top view of FIG. 9A, some elements are omitted for clarity.
  • the transistor 510D is a modification of the above transistor. Therefore, in order to prevent the description from being repeated, differences from the above transistor will be mainly described.
  • the conductor 503 is not provided and the conductor 505 functioning as a second gate is also functioned as a wiring.
  • the insulator 550 is provided over the oxide 530c, and the metal oxide 552 is provided over the insulator 550.
  • the conductor 560 is provided over the metal oxide 552, and the insulator 570 is provided over the conductor 560.
  • the insulator 571 is provided over the insulator 570.
  • the metal oxide 552 preferably has a function of suppressing oxygen diffusion.
  • the metal oxide 552 which suppresses diffusion of oxygen between the insulator 550 and the conductor 560, diffusion of oxygen into the conductor 560 is suppressed. That is, a decrease in the amount of oxygen supplied to the oxide 530 can be suppressed. In addition, oxidation of the conductor 560 due to oxygen can be suppressed.
  • the metal oxide 552 may have a function as a part of the first gate.
  • an oxide semiconductor that can be used as the oxide 530 can be used as the metal oxide 552.
  • the conductor 560 by forming the conductor 560 by a sputtering method, the electric resistance value of the metal oxide 552 can be reduced and the conductive layer (the OC electrode described above) can be formed.
  • the metal oxide 552 may have a function as a part of the gate insulating film. Therefore, when silicon oxide, silicon oxynitride, or the like is used for the insulator 550, the metal oxide 552 is preferably a high-k material which has a high relative dielectric constant. With this laminated structure, a laminated structure that is stable to heat and has a high relative dielectric constant can be obtained. Therefore, it is possible to reduce the gate potential applied during transistor operation while maintaining the physical film thickness. Further, the equivalent oxide film thickness (EOT) of the insulating layer functioning as the gate insulating film can be reduced.
  • EOT equivalent oxide film thickness
  • the metal oxide 552 is shown as a single layer in the transistor 510D, a stacked structure of two or more layers may be used. For example, a metal oxide functioning as part of the gate electrode and a metal oxide functioning as part of the gate insulating film may be stacked.
  • the on-state current of the transistor 510D can be improved without reducing the influence of the electric field from the conductor 560.
  • the distance between the conductor 560 and the oxide 530 is kept by the physical thickness of the insulator 550 and the metal oxide 552, so that Leakage current with the oxide 530 can be suppressed. Therefore, by providing a laminated structure of the insulator 550 and the metal oxide 552, the physical distance between the conductor 560 and the oxide 530 and the electric field strength applied from the conductor 560 to the oxide 530 are reduced. It can be easily adjusted appropriately.
  • the oxide semiconductor can be used as the metal oxide 552.
  • a metal oxide containing one kind or two or more kinds selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium, or the like can be used.
  • hafnium oxide an oxide containing aluminum and hafnium (hafnium aluminate), which is an insulator containing an oxide of one or both of aluminum and hafnium.
  • hafnium aluminate has higher heat resistance than a hafnium oxide film. Therefore, crystallization is less likely to occur in heat treatment in a later step, which is preferable.
  • the metal oxide 552 is not an essential component. It may be appropriately designed depending on the desired transistor characteristics.
  • an insulating material having a function of suppressing permeation of impurities such as water or hydrogen and oxygen is preferably used.
  • impurities such as water or hydrogen and oxygen
  • the insulator 571 functions as a hard mask.
  • the side surface of the conductor 560 is substantially vertical, specifically, the angle formed by the side surface of the conductor 560 and the substrate surface is 75 degrees or more and 100 degrees or less, It is preferably 80 degrees or more and 95 degrees or less.
  • the insulator 571 may also serve as a barrier layer by using an insulating material having a function of suppressing permeation of impurities such as water or hydrogen and oxygen. In that case, the insulator 570 may not be provided.
  • the insulator 571 As a hard mask and selectively removing a part of the insulator 570, the conductor 560, the metal oxide 552, the insulator 550, and the oxide 530c, these side surfaces are approximately aligned. In addition, part of the surface of the oxide 530b can be exposed.
  • the transistor 510D has a region 531a and a region 531b in a part of the exposed surface of the oxide 530b.
  • One of the region 531a and the region 531b functions as a source region and the other functions as a drain region.
  • the regions 531a and 531b are formed by, for example, an ion implantation method, an ion doping method, a plasma immersion ion implantation method, a plasma treatment, or the like, and an impurity element such as phosphorus or boron is introduced into the exposed surface of the oxide 530b. It can be realized. Note that in this embodiment and the like, an “impurity element” refers to an element other than a main component element.
  • a metal film is formed after exposing a part of the surface of the oxide 530b, and then heat treatment is performed, so that an element contained in the metal film is diffused into the oxide 530b to form a region 531a and a region 531b. You can also do it.
  • the regions 531a and 531b may be referred to as “impurity regions” or "low resistance regions”.
  • the regions 531a and 531b can be formed in a self-aligned manner. Therefore, the region 531a and / or the region 531b does not overlap with the conductor 560, so that parasitic capacitance can be reduced. Further, no offset region is formed between the channel formation region and the source / drain region (region 531a or region 531b).
  • a self-aligned manner self-alignment
  • an increase in on-current, a reduction in threshold voltage, an improvement in operating frequency, etc. can be realized.
  • an offset region may be provided between the channel formation region and the source / drain region in order to further reduce the off-state current.
  • the offset region is a region having a high electric resistivity and is a region in which the above-mentioned impurity element is not introduced.
  • the offset region can be formed by introducing the above-described impurity element after forming the insulator 575.
  • the insulator 575 also functions as a mask similarly to the insulator 571 and the like. Therefore, an impurity element is not introduced into a region of the oxide 530b which overlaps with the insulator 575, so that the electric resistivity of the region can be kept high.
  • the transistor 510D includes the insulator 570, the conductor 560, the metal oxide 552, the insulator 550, and the insulator 575 on a side surface of the oxide 530c.
  • the insulator 575 is preferably an insulator having a low relative dielectric constant.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide added with fluorine, silicon oxide added with carbon, silicon oxide added with carbon and nitrogen, silicon oxide having holes, or resin Preferably.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, or silicon oxide having holes for the insulator 575 because an excess oxygen region can be easily formed in the insulator 575 in a later step.
  • silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • the insulator 575 preferably has a function of diffusing oxygen.
  • the transistor 510D includes the insulator 575 and the insulator 574 over the oxide 530.
  • the insulator 574 is preferably formed by a sputtering method. By using the sputtering method, an insulator containing few impurities such as water or hydrogen can be formed. For example, aluminum oxide is preferably used as the insulator 574.
  • an oxide film formed by a sputtering method may extract hydrogen from a structure to be formed. Therefore, the insulator 574 absorbs hydrogen and water from the oxide 530 and the insulator 575, whereby the hydrogen concentration of the oxide 530 and the insulator 575 can be reduced.
  • FIG. 10A is a top view of the transistor 510E.
  • 10B is a cross-sectional view of a portion indicated by alternate long and short dash line L1-L2 in FIG. 10A.
  • FIG. 10C is a sectional view of a portion indicated by alternate long and short dash line W1-W2 in FIG. 10A.
  • some elements are omitted for the sake of clarity.
  • the transistor 510E is a modification of the above transistor. Therefore, in order to prevent the description from being repeated, differences from the above transistor will be mainly described.
  • the conductor 542 is not provided, and the region 531a and the region 531b are provided in part of the exposed surface of the oxide 530b.
  • One of the region 531a and the region 531b functions as a source region and the other functions as a drain region.
  • the insulator 573 is provided between the oxide 530b and the insulator 574.
  • a region 531 (region 531a and region 531b) illustrated in FIG. 10 is a region in which the following element is added to the oxide 530b.
  • the region 531 can be formed by using a dummy gate, for example.
  • a dummy gate may be provided over the oxide 530b, the dummy gate may be used as a mask, and an element that reduces the resistance of the oxide 530b may be added. That is, the element is added to a region where the oxide 530 does not overlap with the dummy gate, so that the region 531 is formed.
  • an ion implantation method in which an ionized raw material gas is added by mass separation an ion doping method in which an ionized raw material gas is added without mass separation, a plasma immersion ion implantation method, etc. Can be used.
  • boron or phosphorus is typically given as an element which reduces the resistance of the oxide 530.
  • hydrogen, carbon, nitrogen, fluorine, sulfur, chlorine, titanium, a rare gas, or the like may be used.
  • rare gases include helium, neon, argon, krypton, xenon, and the like.
  • concentration of the element may be measured using secondary ion mass spectrometry (SIMS: Secondary Ion Mass Spectrometry) or the like.
  • boron and phosphorus are preferable because amorphous silicon or low-temperature polysilicon production line equipment can be used. Existing equipment can be converted and equipment investment can be suppressed.
  • an insulating film to be the insulator 573 and an insulating film to be the insulator 574 may be formed over the oxide 530b and the dummy gate.
  • the insulating film to be the insulator 580 is provided on the insulating film to be the insulator 574, the insulating film to be the insulator 580 is subjected to a CMP (Chemical Mechanical Polishing) treatment to form the insulator 580.
  • CMP Chemical Mechanical Polishing
  • a part of the insulating film is removed to expose the dummy gate.
  • part of the insulator 573 which is in contact with the dummy gate may be removed. Therefore, the insulator 574 and the insulator 573 are exposed on the side surfaces of the opening provided in the insulator 580, and part of the region 531 provided in the oxide 530b is exposed on the bottom surface of the opening. To do.
  • an oxide film to be the oxide 530c, an insulating film to be the insulator 550, and a conductive film to be the conductor 560 are sequentially formed in the opening, and then CMP treatment or the like is performed until the insulator 580 is exposed.
  • CMP treatment or the like is performed until the insulator 580 is exposed.
  • the insulator 573 and the insulator 574 are not essential components. It may be appropriately designed depending on the desired transistor characteristics.
  • the transistor illustrated in FIG. 10 can be used as an existing device, and further, since the conductor 542 is not provided, cost can be reduced.
  • FIG. 11A is a top view of the transistor 510F.
  • 11B is a cross-sectional view of a portion indicated by alternate long and short dash line L1-L2 in FIG. 11A.
  • FIG. 11C is a sectional view of a portion indicated by alternate long and short dash line W1-W2 in FIG. 11A.
  • some elements are omitted for the sake of clarity.
  • the transistor 510F is a modified example of the transistor 510A. Therefore, in order to prevent the description from being repeated, differences from the above transistor will be mainly described.
  • part of the insulator 574 is provided in an opening provided in the insulator 580 and covers a side surface of the conductor 560.
  • openings are formed by removing part of the insulator 580 and the insulator 574.
  • the insulator 576 having a barrier property may be provided between the conductor 546 and the insulator 580.
  • oxygen in the insulator 580 can be prevented from reacting with the conductor 546 and oxidizing the conductor 546.
  • an oxide semiconductor when used as the oxide 530, it preferably has a stacked-layer structure of a plurality of oxide layers in which the atomic ratio of each metal atom is different.
  • the atomic number ratio of the element M in the constituent elements is higher than the atomic number ratio of the element M in the constituent elements in the metal oxide used for the oxide 530b. Is preferred.
  • the atomic ratio of the element M to In is preferably higher than the atomic ratio of the element M to In in the metal oxide used for the oxide 530b.
  • the atomic ratio of In to the element M is preferably higher than the atomic ratio of In to the element M in the metal oxide used for the oxide 530a.
  • the oxide 530c a metal oxide that can be used for the oxide 530a or the oxide 530b can be used.
  • the oxides 530a, 530b, and 530c preferably have crystallinity, and CAAC-OS is particularly preferably used.
  • the crystalline oxide such as CAAC-OS has few impurities and defects (oxygen vacancies and the like), has high crystallinity, and has a dense structure. Therefore, extraction of oxygen from the oxide 530b by the source electrode or the drain electrode can be suppressed. Accordingly, even if heat treatment is performed, oxygen extraction from the oxide 530b can be reduced, so that the transistor 510F is stable against a high temperature (so-called thermal budget) in a manufacturing process.
  • the oxide 530 may be a single layer of the oxide 530b.
  • the oxide 530 is a stack of the oxide 530a, the oxide 530b, and the oxide 530c
  • the energy of the bottom of the conduction band of the oxide 530a and the oxide 530c is higher than the energy of the bottom of the conduction band of the oxide 530b.
  • the electron affinity of the oxide 530a and the oxide 530c be smaller than the electron affinity of the oxide 530b.
  • the oxide 530c is preferably a metal oxide that can be used for the oxide 530a.
  • the atomic ratio of the element M in the constituent elements is larger than the atomic ratio of the element M in the constituent elements in the metal oxide used for the oxide 530b. Is preferred.
  • the atomic ratio of the element M to In is preferably higher than the atomic ratio of the element M to In in the metal oxide used for the oxide 530b.
  • the atomic ratio of In to the element M is preferably higher than the atomic ratio of In to the element M in the metal oxide used for the oxide 530c.
  • the energy level at the bottom of the conduction band changes gently at the junction of the oxide 530a, the oxide 530b, and the oxide 530c.
  • the energy levels at the bottoms of the conduction bands at the junctions of the oxide 530a, the oxide 530b, and the oxide 530c are continuously changed or continuously joined.
  • the oxide 530a and the oxide 530b, and the oxide 530b and the oxide 530c have a common element other than oxygen (as a main component), so that a mixed layer with low density of defect states is formed.
  • the oxide 530b is an In—Ga—Zn oxide
  • an In—Ga—Zn oxide, a Ga—Zn oxide, gallium oxide, or the like may be used as the oxide 530a and the oxide 530c.
  • the oxide 530c may have a stacked structure.
  • a laminated structure with gallium oxide can be used.
  • a stacked structure of an In—Ga—Zn oxide and an oxide that does not contain In may be used as the oxide 530c.
  • the oxide 530c has a stacked-layer structure
  • stacked structure, In: Ga: Zn 4: 2: 3 [atomic] Number ratio] and a laminated structure of gallium oxide.
  • the main path of carriers is the oxide 530b.
  • the oxide 530a and the oxide 530c having the above structure, the density of defect states in the interface between the oxide 530a and the oxide 530b and the interface between the oxide 530b and the oxide 530c can be reduced. Therefore, the influence of interface scattering on carrier conduction is reduced, and the transistor 510F can have high on-state current and high frequency characteristics.
  • the oxide 530c has a stacked-layer structure, in addition to the effect of lowering the defect level density at the interface between the oxide 530b and the oxide 530c, the constituent element of the oxide 530c is closer to the insulator 550 side. It is expected to suppress the spread to the.
  • the oxide 530c has a stacked-layer structure and the oxide containing no In is positioned above the stacked-layer structure, In which can diffuse to the insulator 550 side can be suppressed. Since the insulator 550 functions as a gate insulator, when In diffuses, the characteristics of the transistor become poor. Therefore, with the oxide 530c having a stacked-layer structure, a highly reliable semiconductor device can be provided.
  • a metal oxide which functions as an oxide semiconductor is preferably used.
  • a metal oxide which serves as a channel formation region of the oxide 530 a metal oxide having a bandgap of 2 eV or more, preferably 2.5 eV or more is preferably used.
  • a metal oxide having a wide band gap in this manner, off-state current of the transistor can be reduced.
  • a semiconductor device with low power consumption can be provided.
  • CAAC c-axis aligned crystal
  • CAC Cloud-Aligned Composite
  • the CAC-OS or the CAC-metal oxide has a conductive function in a part of the material and an insulating function in a part of the material, and the whole material has a function as a semiconductor.
  • a conductive function is a function of flowing electrons (or holes) which are carriers
  • an insulating function is a carrier. It is a function that does not flow electrons.
  • a function of switching (a function of turning on / off) can be imparted to the CAC-OS or the CAC-metal oxide by causing the conductive function and the insulating function to act in a complementary manner. By separating the respective functions in the CAC-OS or CAC-metal oxide, both functions can be maximized.
  • the CAC-OS or the CAC-metal oxide has a conductive region and an insulating region.
  • the conductive region has the above-mentioned conductive function
  • the insulating region has the above-mentioned insulating function.
  • the conductive region and the insulating region may be separated at the nanoparticle level.
  • the conductive region and the insulating region may be unevenly distributed in the material.
  • the conductive region may be observed as a cloudy connection at the periphery and connected in a cloud shape.
  • the conductive region and the insulating region are dispersed in the material in a size of 0.5 nm or more and 10 nm or less, preferably 0.5 nm or more and 3 nm or less. There is.
  • the CAC-OS or CAC-metal oxide is composed of components having different band gaps.
  • CAC-OS or CAC-metal oxide is composed of a component having a wide gap due to the insulating region and a component having a narrow gap due to the conductive region.
  • the carrier when the carrier is flown, the carrier mainly flows in the component having the narrow gap.
  • the component having the narrow gap acts complementarily to the component having the wide gap, and the carrier also flows to the component having the wide gap in conjunction with the component having the narrow gap. Therefore, when the CAC-OS or CAC-metal oxide is used in the channel formation region of the transistor, a high current driving force, that is, a high on-current and a high field-effect mobility can be obtained in the on state of the transistor.
  • the CAC-OS or the CAC-metal oxide can also be referred to as a matrix composite material or a metal matrix composite material.
  • Oxide semiconductors are classified into single crystal oxide semiconductors and other non-single crystal oxide semiconductors.
  • the non-single-crystal oxide semiconductor include a CAAC-OS (c-axis aligned crystal oxide semiconductor), a polycrystalline oxide semiconductor, an nc-OS (nanocrystal oxide semiconductor), and a pseudo-amorphous oxide semiconductor (a-like oxide).
  • OS amorphous-like oxide semiconductor (OS) and amorphous oxide semiconductors.
  • a thin film with high crystallinity is preferably used as an oxide semiconductor used for a semiconductor of a transistor.
  • the thin film By using the thin film, stability or reliability of the transistor can be improved.
  • the thin film include a single crystal oxide semiconductor thin film and a polycrystalline oxide semiconductor thin film.
  • a high temperature or laser heating process is required to form a single crystal oxide semiconductor thin film or a polycrystalline oxide semiconductor thin film on a substrate. Therefore, the cost of the manufacturing process increases, and the throughput also decreases.
  • Non-Patent Documents 1 and 2 report that an In-Ga-Zn oxide having a CAAC structure (referred to as CAAC-IGZO) was discovered in 2009. Here, it is reported that CAAC-IGZO has c-axis orientation, crystal grain boundaries are not clearly confirmed, and can be formed on a substrate at low temperature. Further, it is reported that a transistor including CAAC-IGZO has excellent electrical characteristics and reliability.
  • CAAC-IGZO In-Ga-Zn oxide having a CAAC structure
  • nc-IGZO In-Ga-Zn oxide having an nc structure
  • Non-Patent Document 3 it has been reported that nc-IGZO has a periodic atomic arrangement in a minute region (for example, a region of 1 nm or more and 3 nm or less), and no regularity is observed in crystal orientation between different regions. There is.
  • Non-Patent Document 4 and Non-Patent Document 5 show the transition of the average crystal size due to the irradiation of electron beams on the thin films of CAAC-IGZO, nc-IGZO, and IGZO having low crystallinity.
  • a thin film of IGZO having low crystallinity crystalline IGZO having a crystal size of about 1 nm is observed even before being irradiated with an electron beam. Therefore, it is reported here that it was not possible to confirm the existence of a completely amorphous structure (complete amorphous structure) in IGZO.
  • the CAAC-IGZO thin film and the nc-IGZO thin film have higher stability against electron beam irradiation than the IGZO thin film having low crystallinity. Therefore, it is preferable to use a thin film of CAAC-IGZO or a thin film of nc-IGZO as a semiconductor of the transistor.
  • the CAAC-OS has a crystal structure having c-axis orientation and a strain in which a plurality of nanocrystals are connected in the ab plane direction.
  • the strain refers to a portion where the orientation of the lattice arrangement is changed between a region where the lattice arrangement is uniform and another region where the lattice arrangement is uniform in the region where a plurality of nanocrystals are connected.
  • the nanocrystal is basically a hexagon, but is not limited to a regular hexagon, and may be a non-regular hexagon.
  • the strain may have a lattice arrangement such as a pentagon and a heptagon.
  • a clear crystal grain boundary also referred to as a grain boundary
  • the distortion of the lattice arrangement suppresses the formation of crystal grain boundaries. This is because the CAAC-OS can tolerate strain due to a non-dense arrangement of oxygen atoms in the ab plane direction, a change in bond distance between atoms due to substitution with a metal element, or the like. It is thought to be because.
  • the CAAC-OS is a layered crystal in which a layer containing indium and oxygen (hereinafter, an In layer) and a layer containing elements M, zinc, and oxygen (hereinafter, a (M, Zn) layer) are stacked. It tends to have a structure (also called a layered structure).
  • indium and the element M can be replaced with each other, and when the element M of the (M, Zn) layer is replaced with indium, it can be expressed as an (In, M, Zn) layer.
  • the indium of the In layer is replaced with the element M, it can be expressed as an (In, M) layer.
  • CAAC-OS is an oxide semiconductor with high crystallinity.
  • the CAAC-OS a clear crystal grain boundary cannot be confirmed; therefore, it can be said that a decrease in electron mobility due to the crystal grain boundary is unlikely to occur.
  • the crystallinity of an oxide semiconductor might be lowered due to the inclusion of impurities, the generation of defects, or the like; therefore, it can be said that the CAAC-OS is an oxide semiconductor with few impurities and defects (such as oxygen vacancies). Therefore, the oxide semiconductor including the CAAC-OS has stable physical properties. Therefore, the oxide semiconductor including the CAAC-OS is highly heat resistant and highly reliable. Further, the CAAC-OS is stable even at a high temperature (so-called thermal budget) in the manufacturing process. Therefore, when the CAAC-OS is used for the OS transistor, the degree of freedom in the manufacturing process can be increased.
  • the nc-OS has a periodic atomic arrangement in a minute region (for example, a region of 1 nm or more and 10 nm or less, particularly a region of 1 nm or more and 3 nm or less). Moreover, in the nc-OS, no regularity is found in the crystal orientation between different nanocrystals. Therefore, no orientation is seen in the entire film. Therefore, the nc-OS may be indistinguishable from the a-like OS or the amorphous oxide semiconductor depending on the analysis method.
  • the a-like OS is an oxide semiconductor having a structure between the nc-OS and the amorphous oxide semiconductor.
  • the a-like OS has a void or a low density region. That is, the crystallinity of the a-like OS is lower than that of the nc-OS and the CAAC-OS.
  • Oxide semiconductors have various structures and have different characteristics.
  • the oxide semiconductor of one embodiment of the present invention may include two or more of an amorphous oxide semiconductor, a polycrystalline oxide semiconductor, an a-like OS, an nc-OS, and a CAAC-OS.
  • a transistor including the above oxide semiconductor has an extremely small leak current in a non-conducting state.
  • the off-state current per 1 ⁇ m of the channel width of the transistor is in the order of yA / ⁇ m (10 ⁇ 24 A / ⁇ m). That is shown in Non-Patent Document 6.
  • a low-power-consumption CPU or the like which applies a characteristic of a transistor including an oxide semiconductor, which has low leakage current, is disclosed (see Non-Patent Document 7).
  • Non-Patent Document 8 an application of a transistor including an oxide semiconductor to a display device, which takes advantage of the low leakage current of the transistor, has been reported (see Non-Patent Document 8).
  • the displayed image is switched several tens of times per second.
  • the number of times the image is switched per second is called the refresh rate.
  • the refresh rate may also be called the drive frequency.
  • Such high-speed screen switching which is difficult for human eyes to perceive, is considered as a cause of eye fatigue. Therefore, it has been proposed to reduce the refresh rate of the display device to reduce the number of image rewrites.
  • driving with a reduced refresh rate makes it possible to reduce power consumption of the display device.
  • IDS idling stop
  • an oxide semiconductor having a low carrier concentration is preferably used for the transistor.
  • the concentration of impurities in the oxide semiconductor film may be lowered and the density of defect states may be lowered.
  • low impurity concentration and low defect level density are referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has a low density of defect states and thus has a low density of trap states in some cases.
  • the carrier concentration of the oxide semiconductor that can be used in one embodiment of the present invention may be in the range described in Embodiment 2.
  • the charge trapped in the trap level of the oxide semiconductor takes a long time to disappear and may behave like fixed charge. Therefore, a transistor in which a channel formation region is formed in an oxide semiconductor with a high trap level density might have unstable electrical characteristics.
  • Impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon and the like.
  • the concentration of silicon or carbon in the oxide semiconductor and the concentration of silicon or carbon in the vicinity of the interface with the oxide semiconductor is 2) It is set to be not more than ⁇ 10 18 atoms / cm 3 , preferably not more than 2 ⁇ 10 17 atoms / cm 3 .
  • the oxide semiconductor contains an alkali metal or an alkaline earth metal
  • a defect level might be formed and a carrier might be generated. Therefore, a transistor including an oxide semiconductor containing an alkali metal or an alkaline earth metal is likely to have normally-on characteristics. Therefore, it is preferable to reduce the concentration of alkali metal or alkaline earth metal in the oxide semiconductor.
  • the concentration of alkali metal or alkaline earth metal in the oxide semiconductor obtained by SIMS is 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less.
  • the oxide semiconductor when nitrogen is contained, electrons that are carriers are generated, the carrier concentration is increased, and n-type is easily generated. As a result, a transistor including an oxide semiconductor containing nitrogen as a semiconductor is likely to have normally-on characteristics. Therefore, in the oxide semiconductor, nitrogen is preferably reduced as much as possible.
  • the nitrogen concentration in the oxide semiconductor is less than 5 ⁇ 10 19 atoms / cm 3 in SIMS, preferably 5 ⁇ 10 18 atoms / cm 3 or less, more preferably 1 ⁇ 10 18 atoms / cm 3 or less, and further It is preferably 5 ⁇ 10 17 atoms / cm 3 or less.
  • the oxide semiconductor reacts with oxygen which is bonded to a metal atom to be water, which might cause oxygen deficiency.
  • oxygen When hydrogen enters the oxygen vacancies, electrons that are carriers may be generated. Further, part of hydrogen may be bonded to oxygen which is bonded to a metal atom to generate an electron which is a carrier. Therefore, a transistor including an oxide semiconductor containing hydrogen is likely to have normally-on characteristics. Therefore, it is preferable that hydrogen in the oxide semiconductor be reduced as much as possible.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms / cm 3 , preferably less than 1 ⁇ 10 19 atoms / cm 3 , and more preferably 5 ⁇ 10 18 atoms / cm 3. It is less than 3 , and more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • the discovery of the CAAC structure and the nc structure contributes to improvement in electrical characteristics and reliability of a transistor including an oxide semiconductor having a CAAC structure or an nc structure, cost reduction in a manufacturing process, and improvement in throughput. Further, application research of the transistor to a display device and an LSI, which utilizes the characteristic that the leak current of the transistor is low, is under way.
  • the potential VC generated using a jig was supplied to the wiring VBP_IN of the semiconductor device 100 described in the above embodiment, and the relationship with the potential output from the output terminal S_OUT was investigated.
  • the potential VC is a potential that imitates the positive electrode potential VBP of the secondary battery, and sometimes a potential drop corresponding to a micro short circuit (denoted as “MS” in FIG. 12B) occurs.
  • the potential supplied to the wiring VBM_IN is 0 V
  • the potential VB1 and the potential VB2 are set so that the potential difference between the node N11 and the node N12 is 40 mV.
  • FIG. 12B shows the result of measurement using an oscilloscope.
  • the horizontal axis of FIG. 12B is time (indicated as “time (s)” in FIG. 12B), and the vertical axis is potential.
  • time (s) in FIG. 12B
  • the vertical axis on the right side shows the potential VC (described as “VC (V)” in FIG. 12B)
  • the vertical axis on the left side shows the potential MSSENSE (described as “MSSENSE (V)” in FIG. 12B). Show.
  • the potential drop corresponding to the micro short circuit was set to 50 mV. That is, the potential VC is about 4V, but it sometimes becomes 50mV lower. It can be seen from FIG. 12B that the potential MSSENSE is normally a high-level potential, but becomes a low-level potential when the potential VC becomes a potential lower by 50 mV.
  • the potential MSSENSE is a potential output from the inverter 60, and thus is a potential obtained by inverting the logic of the potential output from the output terminal S_OUT. That is, it can be seen that the potential output from the output terminal S_OUT is similar to the timing chart shown in FIG. 3E.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

二次電池のマイクロショートを検知できる、半導体装置を提供する。 半導体装置は、第１ソースフォロワと、第２ソースフォロワと、トランジスタと、容量素子と、コ ンパレータとを有する。半導体装置には、二次電池の負極電位および正極電位が供給され、第１ソ ースフォロワには第１電位が入力され、第２ソースフォロワには第２電位が入力される。トランジ スタのゲートには、トランジスタの導通状態を制御する信号が入力され、二次電池の正極負極間電 位に関連した、第１ソースフォロワの出力電位をサンプリングする。コンパレータは、サンプリン グされた電位と第２ソースフォロワの出力電位とを比較することで、充放電により正極負極間電位 が変動する二次電池にも対応できる。

Description

二次電池の異常検知装置、および、半導体装置
本発明の一形態は、二次電池の異常検知装置に関する。本明細書等において開示する異常検知装置は、半導体装置であり、特に、二次電池のマイクロショートを検知する機能を有する。
本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。例えば、トランジスタ、半導体回路、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品、集積回路を備えた電子機器は、半導体装置の一例である。
なお、本発明の一形態は、上記の技術分野に限定されない。本明細書等において開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
近年、小さく軽い二次電池（エネルギー密度の高い二次電池）の開発が盛んに行われている。二次電池の中でも、高出力、高エネルギー密度であるリチウムイオン電池は、携帯電話、スマートフォン、タブレット、ノート型コンピュータ等の携帯情報端末、ハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、電気自動車（ＥＶ）等のクリーンエネルギー自動車、または、デジタルカメラ、携帯音楽プレーヤ、医療機器等に広く用いられ、エネルギー供給源として現代社会に必要不可欠なものとなっている。
また、二次電池には、電池の保護および制御を行う装置、電池の異常を検知する装置（異常検知装置）等が備えられている場合がある。異常検知装置は、電池の電圧や電流等のデータを取得し、過充電、過放電、過電流、または短絡といった異常を検知すると異常検知信号を出力し、充放電の停止といった処置を行う。
特許文献１は、電池の保護回路として機能する保護ＩＣについて開示している。特許文献１に記載の保護ＩＣは、内部に複数のコンパレータ（比較器）を設け、参照電圧と、電池が接続された端子の電圧とを比較して、充放電時の異常を検出する構成を有する。また、特許文献２には、二次電池の微小短絡（マイクロショート）を検出する電池状態検知装置、及びそれを内蔵する電池パックが開示されている。
一方、チャネル形成領域に金属酸化物を有するトランジスタ（酸化物半導体トランジスタ、ＯＳトランジスタ、ともいう）が注目されている。ＯＳトランジスタは、ｎチャネル型トランジスタが実用化されており、オフ電流が非常に小さい、ソースとドレインとの間に高い電圧を印加できる（耐圧が高い、ともいう）、薄膜トランジスタであり積層して設けることができる、等の特徴を有する。また、ＯＳトランジスタは、高温環境下でもオフ電流が増加しにくい、高温環境下でもオン電流とオフ電流の比が大きいという特徴を有し、ＯＳトランジスタを用いて構成された半導体装置は信頼性が高い。
例えば、特許文献３には、駆動回路や制御回路などの周辺回路を形成した半導体基板上に、ＯＳトランジスタを用いた複数のメモリセルを有する半導体装置、および、ＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）のメモリセルにＯＳトランジスタを用いた例が、開示されている。例えば、単結晶シリコン基板に形成されたＳｉトランジスタを用いて周辺回路を構成し、その上方に、ＯＳトランジスタを用いたメモリセルを積層して設けることができる。ＯＳトランジスタを用いたメモリセルを、周辺回路を形成した単結晶シリコン基板上に設けることで、チップ面積が削減できる、ＯＳトランジスタのオフ電流は非常に小さいため記憶したデータを長時間保持できる、といった特徴を有する。
また、酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、ともいう）に関して、例えば、酸化インジウム、酸化亜鉛など、一元系金属の酸化物のみでなく、多元系金属の酸化物も知られている。多元系金属の酸化物の中でも、特に、Ｉｎ−Ｇａ−Ｚｎ酸化物（ＩＧＺＯ、ともいう）に関する研究が盛んに行われている。
ＩＧＺＯに関する研究により、酸化物半導体において、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）構造、および、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出された（非特許文献１乃至非特許文献３、参照）。
非特許文献１および非特許文献２では、ＣＡＡＣ構造を有する酸化物半導体を用いて、トランジスタを作製する技術が開示されている。さらに、ＣＡＡＣ構造およびｎｃ構造よりも結晶性の低い酸化物半導体でさえも、微小な結晶を有することが、非特許文献４および非特許文献５に示されている。
非特許文献６では、酸化物半導体を用いたトランジスタの、オフ電流が非常に小さいことが報告され、非特許文献７および非特許文献８では、オフ電流が非常に小さい性質を利用した、ＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ）およびディスプレイが報告されている。
米国特許出願公開第２０１１−２６７７２６号明細書 特開２０１０−６６１６１号公報 特開２０１２−２５６８２０号公報
Ｓ．Ｙａｍａｚａｋｉ　ｅｔ　ａｌ．，"ＳＩＤ　Ｓｙｍｐｏｓｉｕｍ　Ｄｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒｓ"，２０１２，ｖｏｌｕｍｅ　４３，ｉｓｓｕｅ　１，ｐ．１８３−１８６ Ｓ．Ｙａｍａｚａｋｉ　ｅｔ　ａｌ．，"Ｊａｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ"，２０１４，ｖｏｌｕｍｅ　５３，Ｎｕｍｂｅｒ　４Ｓ，ｐ．０４ＥＤ１８−１−０４ＥＤ１８−１０ Ｓ．Ｉｔｏ　ｅｔ　ａｌ．，"Ｔｈｅ　Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ＡＭ−ＦＰＤ’１３　Ｄｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒｓ"，２０１３，ｐ．１５１−１５４ Ｓ．Ｙａｍａｚａｋｉ　ｅｔ　ａｌ．，"ＥＣＳ　Ｊｏｕｒｎａｌ　ｏｆ　Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｓｃｉｅｎｃｅ　ａｎｄ　Ｔｅｃｈｎｏｌｏｇｙ"，２０１４，ｖｏｌｕｍｅ　３，ｉｓｓｕｅ　９，ｐ．Ｑ３０１２−Ｑ３０２２ Ｓ．Ｙａｍａｚａｋｉ，"ＥＣＳ　Ｔｒａｎｓａｃｔｉｏｎｓ"，２０１４，ｖｏｌｕｍｅ　６４，ｉｓｓｕｅ　１０，ｐ．１５５−１６４ Ｋ．Ｋａｔｏ　ｅｔ　ａｌ．，"Ｊａｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ"，２０１２，ｖｏｌｕｍｅ　５１，ｐ．０２１２０１−１−０２１２０１−７ Ｓ．Ｍａｔｓｕｄａ　ｅｔ　ａｌ．，"２０１５　Ｓｙｍｐｏｓｉｕｍ　ｏｎ　ＶＬＳＩ　Ｔｅｃｈｎｏｌｏｇｙ　Ｄｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒｓ"，２０１５，ｐ．Ｔ２１６−Ｔ２１７ Ｓ．Ａｍａｎｏ　ｅｔ　ａｌ．，"ＳＩＤ　Ｓｙｍｐｏｓｉｕｍ　Ｄｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒｓ"，２０１０，ｖｏｌｕｍｅ　４１，ｉｓｓｕｅ　１，ｐ．６２６−６２９
マイクロショートとは、二次電池内部の微小な短絡のことを指している。マイクロショートは、二次電池の正極と負極が短絡して、充放電が不可能な状態というほどではなく、微小な短絡部で、短絡電流が短期間流れてしまう現象である。
マイクロショートの原因は、充放電が複数回行われることによって、リチウムやコバルトなどの金属元素が電池内部で析出し、析出物が成長することにより、正極の一部と負極の一部で局所的な電流の集中が生じ、セパレータの一部が機能しなくなる箇所が発生すること、または、副反応物が発生することにあると推定されている。
また、マイクロショートを繰り返すと、二次電池の異常発熱、発火、または、爆発などの、重大事故に繋がる可能性があるため、マイクロショートを早期に発見することが好ましく、また、重大事故のリスクを低減するため、電池の制御が求められている。
しかし、マイクロショートは瞬間的であり、二次電池の正極と負極の間の電位（正極負極間電位）変動も小さい場合が多く、検知することが難しい。また、例えば、リチウムイオン電池においては、充放電により正極負極間電位が変動するため、マイクロショートが発生する前の正極負極間電位を参照する仕組みが必要である。
本発明の一形態は、二次電池のマイクロショートを検知できる、半導体装置を提供することを課題の一つとする。または、本発明の一形態は、充放電による正極負極間電位の変動に対応し、二次電池のマイクロショートを検知できる、半導体装置を提供することを課題の一つとする。
なお、本発明の一形態は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。
本発明の一形態は、第１ソースフォロワと、第２ソースフォロワと、トランジスタと、容量素子と、コンパレータとを有する半導体装置である。第１ソースフォロワには第１電位が入力され、第２ソースフォロワには第２電位が入力され、第１ソースフォロワの出力は、トランジスタのソースまたはドレインの一方に入力される。トランジスタのソースまたはドレインの他方は、容量素子の一方の端子、および、コンパレータの非反転入力端子と電気的に接続され、第２ソースフォロワの出力は、コンパレータの反転入力端子に入力される。
また、本発明の一形態は、第１ソースフォロワと、第２ソースフォロワと、トランジスタと、容量素子と、コンパレータとを有する半導体装置である。第１ソースフォロワには第１電位が入力され、第２ソースフォロワには第２電位が入力され、第１電位は、第２電位より高い電位であり、第１ソースフォロワの出力は、トランジスタのソースまたはドレインの一方に入力される。トランジスタのソースまたはドレインの他方は、容量素子の一方の端子、および、コンパレータの非反転入力端子と電気的に接続され、第２ソースフォロワの出力は、コンパレータの反転入力端子に入力される。
また、本発明の一形態は、第１ソースフォロワと、第２ソースフォロワと、トランジスタと、容量素子と、コンパレータとを有する半導体装置である。半導体装置には、二次電池の負極電位、および、二次電池の正極電位が供給され、第１ソースフォロワには第１電位が入力され、第２ソースフォロワには第２電位が入力され、第１電位は、第２電位より高い電位であり、第２電位は、負極電位より高い電位である。第１ソースフォロワの出力は、トランジスタのソースまたはドレインの一方に入力され、トランジスタのソースまたはドレインの他方は、容量素子の一方の端子、および、コンパレータの非反転入力端子と電気的に接続され、第２ソースフォロワの出力は、コンパレータの反転入力端子に入力される。
また、上記形態において、トランジスタは、チャネル形成領域に金属酸化物を有する。
また、上記形態において、トランジスタ、第１ソースフォロワを構成するトランジスタ、第２ソースフォロワを構成するトランジスタ、および、コンパレータを構成するトランジスタは、チャネル形成領域に金属酸化物を有する。
また、本発明の一形態は、第１乃至第５トランジスタと、容量素子と、コンパレータと、第１および第２配線とを有する半導体装置である。第１トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続され、第１トランジスタのソースまたはドレインの他方は、第２トランジスタのソースまたはドレインの一方、および、第５トランジスタのソースまたはドレインの一方と電気的に接続され、第１トランジスタのゲートには、第１電位が入力され、第２トランジスタのソースまたはドレインの他方、および、第２トランジスタのゲートは、第２配線と電気的に接続される。第３トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続され、第３トランジスタのソースまたはドレインの他方は、第４トランジスタのソースまたはドレインの一方、および、コンパレータの反転入力端子と電気的に接続され、第３トランジスタのゲートには、第２電位が入力され、第４トランジスタのソースまたはドレインの他方、および、第４トランジスタのゲートは、第２配線と電気的に接続される。第５トランジスタのソースまたはドレインの他方は、容量素子の一方の端子、および、コンパレータの非反転入力端子と電気的に接続される。
また、本発明の一形態は、第１乃至第５トランジスタと、容量素子と、コンパレータと、第１および第２配線とを有する半導体装置である。第１トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続され、第１トランジスタのソースまたはドレインの他方は、第２トランジスタのソースまたはドレインの一方、および、第５トランジスタのソースまたはドレインの一方と電気的に接続され、第１トランジスタのゲートには、第１電位が入力され、第２トランジスタのソースまたはドレインの他方、および、第２トランジスタのゲートは、第２配線と電気的に接続される。第３トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続され、第３トランジスタのソースまたはドレインの他方は、第４トランジスタのソースまたはドレインの一方、および、コンパレータの反転入力端子と電気的に接続され、第３トランジスタのゲートには、第２電位が入力され、第４トランジスタのソースまたはドレインの他方、および、第４トランジスタのゲートは、第２配線と電気的に接続される。第５トランジスタのソースまたはドレインの他方は、容量素子の一方の端子、および、コンパレータの非反転入力端子と電気的に接続され、第１電位は、第２電位より高い電位である。
また、本発明の一形態は、第１乃至第５トランジスタと、容量素子と、コンパレータと、第１および第２配線とを有する半導体装置である。第１トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続され、第１トランジスタのソースまたはドレインの他方は、第２トランジスタのソースまたはドレインの一方、および、第５トランジスタのソースまたはドレインの一方と電気的に接続され、第１トランジスタのゲートには、第１電位が入力され、第２トランジスタのソースまたはドレインの他方、および、第２トランジスタのゲートは、第２配線と電気的に接続される。第３トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続され、第３トランジスタのソースまたはドレインの他方は、第４トランジスタのソースまたはドレインの一方、および、コンパレータの反転入力端子と電気的に接続され、第３トランジスタのゲートには、第２電位が入力され、第４トランジスタのソースまたはドレインの他方、および、第４トランジスタのゲートは、第２配線と電気的に接続される。第５トランジスタのソースまたはドレインの他方は、容量素子の一方の端子、および、コンパレータの非反転入力端子と電気的に接続され、第１配線には、二次電池の負極電位が供給され、第２配線には、二次電池の正極電位が供給され、第１電位は、第２電位より高い電位であり、第２電位は、負極電位より高い電位である。
また、上記形態において、第５トランジスタは、チャネル形成領域に金属酸化物を有する。
また、上記形態において、第１乃至第５トランジスタ、コンパレータを構成するトランジスタは、チャネル形成領域に金属酸化物を有する。
本発明の一形態により、二次電池のマイクロショートを検知できる、半導体装置を提供することができる。または、本発明の一形態により、充放電による正極負極間電位の変動に対応し、二次電池のマイクロショートを検知できる、半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。
図１Ａは、半導体装置の構成例を示す回路図である。図１Ｂは、コンパレータのシンボルを示す図である。図１Ｃは、コンパレータの構成例を示す図である。
図２Ａは、アンプのシンボルを示す図である。図２Ｂ、図２Ｃは、アンプの構成例を示す回路図である。
図３Ａ、図３Ｂ、図３Ｃ、図３Ｄ、図３Ｅは、二次電池および半導体装置の電位変動を示すタイミングチャートである。
図４は、半導体装置の構成例を示す断面図である。
図５Ａ、図５Ｂ、図５Ｃは、トランジスタの構造例を示す断面図である。
図６Ａは、トランジスタの構造例を示す上面図である。図６Ｂ、図６Ｃは、トランジスタの構造例を示す断面図である。
図７Ａは、トランジスタの構造例を示す上面図である。図７Ｂ、図７Ｃは、トランジスタの構造例を示す断面図である。
図８Ａは、トランジスタの構造例を示す上面図である。図８Ｂ、図８Ｃは、トランジスタの構造例を示す断面図である。
図９Ａは、トランジスタの構造例を示す上面図である。図９Ｂ、図９Ｃは、トランジスタの構造例を示す断面図である。
図１０Ａは、トランジスタの構造例を示す上面図である。図１０Ｂ、図１０Ｃは、トランジスタの構造例を示す断面図である。
図１１Ａは、トランジスタの構造例を示す上面図である。図１１Ｂ、図１１Ｃは、トランジスタの構造例を示す断面図である。
図１２Ａは、オシロスコープを使って測定した回路を示す図である。図１２Ｂは、オシロスコープを使って測定した結果を示す図である。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、以下に示される複数の実施の形態は、適宜組み合わせることが可能である。また、１つの実施の形態の中に複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
なお、本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。
また、図面等において、大きさ、層の厚さ、領域等は、明瞭化のため誇張されている場合がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
また、図面等において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、「上」や「下」などの配置を示す用語は、構成要素の位置関係が、「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
また、本明細書等において、「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
また、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、容量素子、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「電圧」とは、ある電位と基準の電位（例えば、グラウンド電位）との電位差のことを示す場合が多い。よって、電圧と電位差とは言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む、少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域、またはドレイン電極）とソース（ソース端子、ソース領域、またはソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等において、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。つまり、ｎチャネル型トランジスタのオフ電流とは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流、という場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソース電流をいう場合がある。また、オフ電流と同じ意味で、リーク電流という場合がある。また、本明細書等において、オフ電流とは、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体、を含む）、酸化物半導体などに分類される。
例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことができる。すなわち、チャネル形成領域に金属酸化物を有するトランジスタを、「酸化物半導体トランジスタ」、「ＯＳトランジスタ」と呼ぶことができる。同様に、上述した、「酸化物半導体を用いたトランジスタ」も、チャネル形成領域に金属酸化物を有するトランジスタである。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）と呼称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ　ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。金属酸化物の詳細については後述する。
（実施の形態１）
本実施の形態では、本発明の一形態に係わる半導体装置の構成例について説明する。本発明の一形態に係わる半導体装置は、充放電中の二次電池において、二次電池の正極負極間電位を所定の時間ごとにサンプリングし（取得し）、サンプリングした電位と、サンプリング後の正極負極間電位とを比較することで、マイクロショートによる瞬間的な電位変動（ここでは、電位が下がる）を検知する機能を有する。当該半導体装置は、所定時間ごとのサンプリングを繰り返すことで、充放電中における二次電池の電位変動に対応し、また、二次電池の正極負極間電位を用いて動作させることができる。
なお、本実施の形態では、二次電池が充電中である場合の、二次電池および半導体装置の電位変動を、タイミングチャート等を用いて説明する。放電中の電位変動については、当業者であれば容易に理解できるため、その説明は省略する。
＜半導体装置の構成例＞
図１Ａは、半導体装置１００の構成例を示す回路図である。半導体装置１００は、トランジスタ１１乃至トランジスタ１５、容量素子Ｃ１１、および、コンパレータ５０を有する。なお、本明細書等で説明する図面においては、主な信号の流れを矢印または線で示しており、電源線等は省略する場合がある。
半導体装置１００は、二次電池（図示せず）の負極電位ＶＢＭが供給される配線ＶＢＭ＿ＩＮ、二次電池の正極電位ＶＢＰが供給される配線ＶＢＰ＿ＩＮ、所定の電位ＶＢ１が供給される配線ＶＢ１＿ＩＮ、所定の電位ＶＢ２が供給される配線ＶＢ２＿ＩＮ、サンプリング信号ＳＨが供給される配線ＳＨ＿ＩＮ、および、出力端子Ｓ＿ＯＵＴを有する。
ここで、所定の電位ＶＢ１は、所定の電位ＶＢ２より高い電位であり、所定の電位ＶＢ２は、負極電位ＶＢＭより高い電位である。また、半導体装置１００において、正極電位ＶＢＰは高電源電位であり、負極電位ＶＢＭは低電源電位であり、負極電位ＶＢＭは基準の電位と呼称してもよい。
トランジスタ１１乃至トランジスタ１５は、ｎチャネル型のトランジスタである。本明細書等では、半導体装置１００を、ｎチャネル型のトランジスタを用いて構成した例を示すが、ｐチャネル型のトランジスタを用いてもよい。ｎチャネル型のトランジスタを用いて構成した回路図から、トランジスタをｐチャネル型に変更することは、当業者であれば容易に理解できるため、その説明は省略する。
半導体装置１００において、トランジスタ１１のソースまたはドレインの一方は、配線ＶＢＭ＿ＩＮと電気的に接続され、トランジスタ１１のソースまたはドレインの他方は、トランジスタ１２のソースまたはドレインの一方、および、トランジスタ１５のソースまたはドレインの一方と電気的に接続され、トランジスタ１１のゲートは、配線ＶＢ１＿ＩＮと電気的に接続され、トランジスタ１２のソースまたはドレインの他方、および、トランジスタ１２のゲートは、配線ＶＢＰ＿ＩＮと電気的に接続される。
トランジスタ１３のソースまたはドレインの一方は、配線ＶＢＭ＿ＩＮと電気的に接続され、トランジスタ１３のソースまたはドレインの他方は、トランジスタ１４のソースまたはドレインの一方、および、コンパレータ５０の反転入力端子（図１Ａでは、“−”と表記）と電気的に接続され、トランジスタ１３のゲートは、配線ＶＢ２＿ＩＮと電気的に接続され、トランジスタ１４のソースまたはドレインの他方、および、トランジスタ１４のゲートは、配線ＶＢＰ＿ＩＮと電気的に接続される。
また、トランジスタ１５のソースまたはドレインの他方は、容量素子Ｃ１１の一方の端子、および、コンパレータ５０の非反転入力端子（図１Ａでは、“＋”と表記）と電気的に接続され、トランジスタ１５のゲートは、配線ＳＨ＿ＩＮと電気的に接続され、容量素子Ｃ１１の他方の端子は、配線ＶＢＭ＿ＩＮと電気的に接続され、コンパレータ５０の出力端子は、出力端子Ｓ＿ＯＵＴと電気的に接続される。なお、容量素子Ｃ１１の他方の端子は、所定の電位が供給される配線であれば、配線ＶＢＭ＿ＩＮ以外の配線と電気的に接続されてもよい。
ここで、トランジスタ１１のソースまたはドレインの他方と、トランジスタ１２のソースまたはドレインの一方、および、トランジスタ１５のソースまたはドレインの一方が、電気的に接続された接続部をノードＮ１１と呼称し、トランジスタ１３のソースまたはドレインの他方と、トランジスタ１４のソースまたはドレインの一方、および、コンパレータ５０の反転入力端子が、電気的に接続された接続部をノードＮ１２と呼称し、トランジスタ１５のソースまたはドレインの他方と、容量素子Ｃ１１の一方の端子、および、コンパレータ５０の非反転入力端子が、電気的に接続された接続部をノードＮ１３と呼称する。
また、トランジスタ１１およびトランジスタ１２は、第１ソースフォロワを構成し、トランジスタ１３およびトランジスタ１４は、第２ソースフォロワを構成する。すなわち、トランジスタ１１のゲートは、第１ソースフォロワの入力に相当し、第１ソースフォロワはノードＮ１１に電位を出力する。トランジスタ１３のゲートは、第２ソースフォロワの入力に相当し、第２ソースフォロワはノードＮ１２に電位を出力する。
＜コンパレータの構成例＞
次に、コンパレータ５０の構成例について説明する。コンパレータ５０は、非反転入力端子、反転入力端子、および、出力端子を有する。コンパレータ５０は、非反転入力端子と、反転入力端子に入力された電位差を増幅する機能を有する。コンパレータ５０は、非反転入力端子に入力された電位が、反転入力端子に入力された電位より大きい場合、高電源電位方向へ増幅して出力し、非反転入力端子に入力された電位が、反転入力端子に入力された電位より小さい場合、低電源電位方向へ増幅して出力する。
図１Ｂに、コンパレータ５０のシンボルを示す。ここで、図１Ｂに示すように、コンパレータ５０の非反転入力端子を入力端子ＣＰ０＿ＩＮと呼称し、反転入力端子を入力端子ＣＭ０＿ＩＮと呼称し、出力端子を出力端子ＣＰ０＿ＯＵＴと呼称する。
コンパレータ５０は、一つ、または、直列接続された複数個のアンプ５１を有する。コンパレータ５０が、複数個のアンプ５１を有する構成例を、図１Ｃに示す。
アンプ５１は、非反転入力端子、反転入力端子、非反転出力端子、および、反転出力端子を有する。図２Ａに、アンプ５１のシンボルを示す。ここで、図２Ａに示すように、アンプ５１の非反転入力端子を入力端子ＣＰ１＿ＩＮと呼称し、反転入力端子を入力端子ＣＭ１＿ＩＮと呼称し、非反転出力端子を出力端子ＣＰ１＿ＯＵＴと呼称し、反転出力端子を出力端子ＣＭ１＿ＯＵＴと呼称する。
図１Ｃでは、入力端子ＣＰ０＿ＩＮが１つ目のアンプ５１の入力端子ＣＰ１＿ＩＮ（図２Ａ参照）と電気的に接続され、入力端子ＣＭ０＿ＩＮが１つ目のアンプ５１の入力端子ＣＭ１＿ＩＮと電気的に接続され、１つ目のアンプ５１の出力端子ＣＰ１＿ＯＵＴが２つ目のアンプ５１の入力端子ＣＰ１＿ＩＮと電気的に接続され、１つ目のアンプ５１の出力端子ＣＭ１＿ＯＵＴが２つ目のアンプ５１の入力端子ＣＭ１＿ＩＮと電気的に接続される様子を示している。
そして、複数個のアンプ５１のうち、最後のアンプ５１の出力端子ＣＰ１＿ＯＵＴは、出力端子ＣＰ０＿ＯＵＴと電気的に接続される。アンプ５１の個数は、コンパレータ５０に必要な増幅率と、一つのアンプ５１が有する増幅率とを比較することで、決めることができる。
図２Ｂは、アンプ５１を、ｎチャネル型のトランジスタを用いて構成した例を示す回路図である。アンプ５１は、トランジスタ２１乃至トランジスタ２５を有する。トランジスタ２１乃至トランジスタ２５は、ｎチャネル型のトランジスタである。
また、アンプ５１は、二次電池の負極電位ＶＢＭが供給される配線ＶＢＭ＿ＩＮ、二次電池の正極電位ＶＢＰが供給される配線ＶＢＰ＿ＩＮ、所定の電位ＶＢ３が供給される配線ＶＢ３＿ＩＮ、入力端子ＣＰ１＿ＩＮ、入力端子ＣＭ１＿ＩＮ、出力端子ＣＰ１＿ＯＵＴ、および、出力端子ＣＭ１＿ＯＵＴを有する。
ここで、所定の電位ＶＢ３は、負極電位ＶＢＭより高い電位であり、また、アンプ５１において、正極電位ＶＢＰは高電源電位であり、負極電位ＶＢＭは低電源電位である。
アンプ５１において、トランジスタ２１のソースまたはドレインの一方は、配線ＶＢＭ＿ＩＮと電気的に接続され、トランジスタ２１のソースまたはドレインの他方は、トランジスタ２２のソースまたはドレインの一方、および、トランジスタ２４のソースまたはドレインの一方と電気的に接続され、トランジスタ２１のゲートは、配線ＶＢ３＿ＩＮと電気的に接続される。
トランジスタ２２のソースまたはドレインの他方は、トランジスタ２３のソースまたはドレインの一方、および、出力端子ＣＭ１＿ＯＵＴと電気的に接続され、トランジスタ２３のソースまたはドレインの他方、および、トランジスタ２３のゲートは、配線ＶＢＰ＿ＩＮと電気的に接続され、トランジスタ２２のゲートは、入力端子ＣＰ１＿ＩＮと電気的に接続される。
トランジスタ２４のソースまたはドレインの他方は、トランジスタ２５のソースまたはドレインの一方、および、出力端子ＣＰ１＿ＯＵＴと電気的に接続され、トランジスタ２５のソースまたはドレインの他方、および、トランジスタ２５のゲートは、配線ＶＢＰ＿ＩＮと電気的に接続され、トランジスタ２４のゲートは、入力端子ＣＭ１＿ＩＮと電気的に接続される。
また、アンプ５１を、ｎチャネル型のトランジスタと、抵抗素子を有する構成としてもよい。図２Ｃは、アンプ５１の、図２Ｂとは異なる構成例を示す回路図である。
図２Ｃに示すアンプ５１は、抵抗素子Ｒ１１、抵抗素子Ｒ１２、トランジスタ２１、トランジスタ２２、トランジスタ２４、および、トランジスタ２６乃至トランジスタ２９を有する。トランジスタ２１、トランジスタ２２、トランジスタ２４、および、トランジスタ２６乃至トランジスタ２９は、ｎチャネル型のトランジスタである。
図２Ｃに示すアンプ５１において、トランジスタ２１のソースまたはドレインの一方は、配線ＶＢＭ＿ＩＮと電気的に接続され、トランジスタ２１のソースまたはドレインの他方は、トランジスタ２２のソースまたはドレインの一方、および、トランジスタ２４のソースまたはドレインの一方と電気的に接続され、トランジスタ２１のゲートは、配線ＶＢ３＿ＩＮ、トランジスタ２６のゲート、および、トランジスタ２８のゲートと電気的に接続される。
トランジスタ２２のソースまたはドレインの他方は、抵抗素子Ｒ１１の一方の端子、および、トランジスタ２９のゲートと電気的に接続され、抵抗素子Ｒ１１の他方の端子は、配線ＶＢＰ＿ＩＮと電気的に接続され、トランジスタ２２のゲートは、入力端子ＣＰ１＿ＩＮと電気的に接続される。
トランジスタ２４のソースまたはドレインの他方は、抵抗素子Ｒ１２の一方の端子、および、トランジスタ２７のゲートと電気的に接続され、抵抗素子Ｒ１２の他方の端子は、配線ＶＢＰ＿ＩＮと電気的に接続され、トランジスタ２４のゲートは、入力端子ＣＭ１＿ＩＮと電気的に接続される。
また、トランジスタ２６のソースまたはドレインの一方は、配線ＶＢＭ＿ＩＮと電気的に接続され、トランジスタ２６のソースまたはドレインの他方は、トランジスタ２７のソースまたはドレインの一方、および、出力端子ＣＰ１＿ＯＵＴと電気的に接続され、トランジスタ２７のソースまたはドレインの他方は、配線ＶＢＰ＿ＩＮと電気的に接続される。
トランジスタ２８のソースまたはドレインの一方は、配線ＶＢＭ＿ＩＮと電気的に接続され、トランジスタ２８のソースまたはドレインの他方は、トランジスタ２９のソースまたはドレインの一方、および、出力端子ＣＭ１＿ＯＵＴと電気的に接続され、トランジスタ２９のソースまたはドレインの他方は、配線ＶＢＰ＿ＩＮと電気的に接続される。
＜半導体装置の動作例＞
図３Ａ乃至図３Ｅは、二次電池が充電中である場合の、二次電池および半導体装置の電位変動を示すタイミングチャートである。
図３Ａ乃至図３Ｅそれぞれの縦軸は電位を示し、横軸は時間を示している。なお、図３Ａ乃至図３Ｅにおいて、横軸は共通（同じ位置において同じ時間を示す）である。また、同じ配線、同じ端子、または、同じノードの電位を、参照のため、複数の図に示す場合がある。
図３Ａ乃至図３Ｅは、充電中の二次電池における、二次電池および半導体装置の電位変動を、期間Ｄ１１乃至期間Ｄ１３に分けて示している。期間Ｄ１１において、二次電池の充電が開始され、配線、端子、または、ノードの電位が所定の電位に設定される。また、所定の時間ごとに二次電池の正極負極間電位（正確には、正極負極間電位に関連した電位）がサンプリングされる。期間Ｄ１２において、マイクロショートが発生し、期間Ｄ１３は、マイクロショート後の充電期間である。
なお、二次電池としては、充放電により正極負極間電位が変動する二次電池を想定しているが、充放電により正極負極間電位が変動しない（または、少ない）二次電池にも適用できる。充放電により正極負極間電位が変動する二次電池としては、例えば、リチウムイオン電池であり、特に、定電流充電を行っている際のリチウムイオン電池が挙げられる。
図３Ａでは、二次電池の正極電位ＶＢＰが、期間Ｄ１１において充電が開始されると、初期電位ＶＤ１から上昇する様子が示されている。これにより、二次電池の負極電位ＶＢＭに対する正極電位ＶＢＰ（正極負極間電位）が大きくなる。期間Ｄ１２において、マイクロショートが発生し、正極電位ＶＢＰは、瞬間的に低下する。マイクロショートが終わると、正極電位ＶＢＰは、期間Ｄ１１と同様に、上昇する。
図３Ｂでは、所定の電位ＶＢ１、所定の電位ＶＢ２、および、サンプリング信号ＳＨの様子が示されている。期間Ｄ１１において充電が開始されると、電位ＶＢ１および電位ＶＢ２が印加され、サンプリング信号ＳＨは所定の時間ごとにハイレベルとなる。ここで、サンプリング信号ＳＨのハイレベルは正極電位ＶＢＰを用いて表され、サンプリング信号ＳＨのローレベルは負極電位ＶＢＭを用いて表される。また、サンプリング信号ＳＨは、時刻Ｔ１１乃至時刻Ｔ１４において、ハイレベルとなる。
図３Ｃでは、ノードＮ１１およびノードＮ１２の様子が示されている。期間Ｄ１１において電位ＶＢ１および電位ＶＢ２が印加されると、ノードＮ１１およびノードＮ１２の電位が定まる。電位ＶＢ１は電位ＶＢ２より高い電位であるため、ノードＮ１１の電位はノードＮ１２の電位より低く、正極電位ＶＢＰが上昇するに従って、ノードＮ１１およびノードＮ１２の電位も上昇する。また、期間Ｄ１２においてマイクロショートが発生し、正極電位ＶＢＰが瞬間的に低下すると、ノードＮ１１およびノードＮ１２の電位も瞬間的に低下する。
図３Ｄでは、ノードＮ１２およびノードＮ１３の様子が示されている。ノードＮ１３の電位は、サンプリング信号ＳＨがハイレベルとなると、その時刻でのノードＮ１１の電位に設定される。そのため、ノードＮ１３の電位は、ノードＮ１２の電位より低く、階段状に上昇する。また、サンプリング信号ＳＨがローレベルの場合、ノードＮ１３の電位は、ノードＮ１１の電位に影響されない。そのため、期間Ｄ１２においてマイクロショートが発生し、正極電位ＶＢＰが瞬間的に低下しても、ノードＮ１３の電位は変動しない。その結果、期間Ｄ１２においては、ノードＮ１３の電位は、ノードＮ１２の電位より高くなる。
図３Ｅでは、出力端子Ｓ＿ＯＵＴの様子が示されている。出力端子Ｓ＿ＯＵＴの電位について、期間Ｄ１１および期間Ｄ１３では、ノードＮ１３の電位はノードＮ１２の電位より低いため、出力端子Ｓ＿ＯＵＴの電位は負極電位ＶＢＭ（ローレベル）である。また、期間Ｄ１２では、ノードＮ１３の電位はノードＮ１２の電位より高くなるため、出力端子Ｓ＿ＯＵＴの電位は正極電位ＶＢＰ（ハイレベル）となる。
すなわち、マイクロショートが発生していない期間Ｄ１１および期間Ｄ１３では、半導体装置１００は、出力端子Ｓ＿ＯＵＴから負極電位ＶＢＭを出力し、マイクロショートが発生すると、出力端子Ｓ＿ＯＵＴから正極電位ＶＢＰを出力する。半導体装置１００は、マイクロショートが発生する前の、二次電池の正極負極間電位に関連したノードＮ１１の電位をサンプリングすることで、正極負極間電位がわずかに低下した場合でも、二次電池のマイクロショートを検知することができる。半導体装置１００は、二次電池のマイクロショートを検知する、異常検知装置としての機能を有する。
＜半導体装置を構成するトランジスタ＞
半導体装置１００を構成するトランジスタ１１乃至トランジスタ１５、および、コンパレータ５０を構成するトランジスタには、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）を用いることができる。
ＯＳトランジスタは、オフ電流が非常に小さい、ソースとドレインとの間に高い電圧を印加できる、薄膜トランジスタであり積層して設けることができる、などの特徴を有する。ここで、オフ電流とは、トランジスタがオフ状態にあるときのドレイン電流のことである。酸化物半導体のバンドギャップは２．５ｅＶ以上、好ましくは３．０ｅＶ以上であるため、ＯＳトランジスタは熱励起によるリーク電流が小さく、オフ電流が非常に小さい特徴を有する。ＯＳトランジスタは、例えば、チャネル幅１μｍあたりのオフ電流を１００ｚＡ／μｍ以下、または１０ｚＡ／μｍ以下、または１ｚＡ／μｍ以下、または１０ｙＡ／μｍ以下とすることができる。
ＯＳトランジスタは、オフ電流が非常に小さい特徴を有することから、特に、トランジスタ１５に好適である。トランジスタ１５のオフ電流を小さくすることで、容量素子Ｃ１１からのリーク電流を低く抑えることができ、ノードＮ１３の電位を正確に保持することができる。すなわち、マイクロショートによる、二次電池の正極負極間の電位変動が小さい場合でも、半導体装置１００は、マイクロショートを正確に検知することができる。
または、トランジスタ１５のオフ電流を小さくすることで、容量素子Ｃ１１からのリーク電流を低く抑えることができ、ノードＮ１３の電位を長く保持することができる。すなわち、二次電池の正極負極間電位をサンプリングする間隔を長くすることが可能であり、半導体装置１００を、消費電力が低く、ノイズ等の影響を受けにくい半導体装置とすることができる。例えば、半導体装置１００が正極負極間電位をサンプリングするタイミングと、マイクロショートの発生が、同時に起こる確率を低くすることができる。
また、ＯＳトランジスタは、高温環境下でもオフ電流が増加しにくい、高温環境下でもオン電流とオフ電流の比が大きいという特徴を有する。ＯＳトランジスタを用いて半導体装置１００を構成することで、半導体装置１００の信頼性を高めることができる。
ＯＳトランジスタのチャネル形成領域に用いられる金属酸化物は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含む酸化物半導体であることが好ましい。このような酸化物半導体としては、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、例えばＡｌ、Ｇａ、ＹまたはＳｎ）が代表的である。電子供与体（ドナー）となる水分、水素などの不純物を低減し、かつ酸素欠損も低減することで、酸化物半導体をｉ型（真性）、または実質的にｉ型にすることができる。このような酸化物半導体は、高純度化された酸化物半導体と呼ぶことができる。なお、ＯＳトランジスタの詳細については、実施の形態２および実施の形態３で説明する。
また、ＯＳトランジスタは薄膜トランジスタであるため、積層して設けることができる。例えば、単結晶シリコン基板に形成されたＳｉトランジスタを用いて構成された回路上などに、ＯＳトランジスタを設けることができる。そのため、半導体装置１００のチップ面積を縮小することができる。
もしくは、半導体装置１００を構成するトランジスタ１１乃至トランジスタ１５、および、コンパレータ５０を構成するトランジスタに、ＯＳトランジスタ以外のトランジスタを用いてもよい。例えば、チャネル形成領域にバンドギャップが大きい半導体を有するトランジスタを用いてもよい。バンドギャップが大きい半導体とは、バンドギャップが２．２ｅＶ以上の半導体を指す場合があり、例えば、炭化ケイ素、窒化ガリウム、ダイヤモンドなどが挙げられる。
＜半導体装置の特徴＞
上述のように、半導体装置１００は、二次電池の正極負極間電位に関連した電位をサンプリングし、サンプリングした電位と、サンプリング後の正極負極間電位に関連した電位とを比較することで、マイクロショートによる、瞬間的で小さな電位変動を検知することができる。すなわち、充電中などの場合における、二次電池の電位変動にも対応することができる。
サンプリングを行うトランジスタには、ＯＳトランジスタなどの、オフ電流が小さなトランジスタを用いることで、サンプリングした電位を正確に保持することができ、電位変動が小さい場合でも検知することができる。また、サンプリングする間隔を長くすることができる。
また、第１ソースフォロワおよび第２ソースフォロワを用いて、サンプリングする電位を低くすることで、半導体装置１００は、二次電池の正極負極間電位を用いて動作させることができる。二次電池の負極電位および正極電位以外の電位を、電源電位として設ける必要がなく、半導体装置１００の消費電力を低くすることができる。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、上記実施の形態で説明した半導体装置１００に用いることができる、ＯＳトランジスタの構成例について説明する。なお、ＯＳトランジスタは薄膜トランジスタであり、積層して設けることができるため、本実施の形態では、単結晶シリコン基板に形成されたＳｉトランジスタの上方に、ＯＳトランジスタを設けた半導体装置の構成例について説明する。
＜半導体装置の構成例＞
図４に示す半導体装置は、トランジスタ３００と、トランジスタ５００、および容量素子６００を有している。図５Ａはトランジスタ５００のチャネル長方向の断面図であり、図５Ｂはトランジスタ５００のチャネル幅方向の断面図であり、図５Ｃはトランジスタ３００のチャネル幅方向の断面図である。
トランジスタ５００は、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）である。トランジスタ５００は、オフ電流が非常に小さい特徴を有するため、上記実施の形態では、これを半導体装置１００に用いることにより、マイクロショートによる二次電池の正極負極間の電位変動が小さい場合でも、半導体装置１００は、マイクロショートを検知することができる。
本実施の形態で説明する半導体装置は、図４に示すように、トランジスタ３００、トランジスタ５００、および容量素子６００を有する。トランジスタ５００はトランジスタ３００の上方に設けられ、容量素子６００は、トランジスタ３００およびトランジスタ５００の上方に設けられている。
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
トランジスタ３００は、図５Ｃに示すように、半導体領域３１３の上面およびチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ３００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。
なお、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することで、トランジスタのＶｔｈを調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層して用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図４に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体３２４には、基板３１１、またはトランジスタ３００などから、トランジスタ５００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析（ＴＤＳ分析）法などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子６００、またはトランジスタ５００と接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０は、プラグまたは配線としての機能を有する。また、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図４において、絶縁体３５０、絶縁体３５２、および絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、および絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ３００と接続するプラグ、または配線としての機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５４、および導電体３５６上に、配線層を設けてもよい。例えば、図４において、絶縁体３６０、絶縁体３６２、および絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、および絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグまたは配線としての機能を有する。なお導電体３６６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体３６４、および導電体３６６上に、配線層を設けてもよい。例えば、図４において、絶縁体３７０、絶縁体３７２、および絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、および絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグまたは配線としての機能を有する。なお導電体３７６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体３７４、および導電体３７６上に、配線層を設けてもよい。例えば、図４において、絶縁体３８０、絶縁体３８２、および絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、および絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグまたは配線としての機能を有する。なお導電体３８６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、および導電体３８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体５１０、および絶縁体５１４には、例えば、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ５００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、および絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、例えば、絶縁体５１２、および絶縁体５１６には、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、および絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６には、導電体５１８、およびトランジスタ５００を構成する導電体（導電体５０３）等が埋め込まれている。なお、導電体５１８は、容量素子６００、またはトランジスタ３００と接続するプラグ、または配線としての機能を有する。導電体５１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
特に、絶縁体５１０、および絶縁体５１４と接する領域の導電体５１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、酸素、水素、および水に対するバリア性を有する層で、分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体５１６の上方には、トランジスタ５００が設けられている。
図５Ａ、図５Ｂに示すように、トランジスタ５００は、絶縁体５１４および絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６と導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に、互いに離して配置された導電体５４２ａ、および導電体５４２ｂと、導電体５４２ａおよび導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の中に配置された導電体５６０と、酸化物５３０ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５８０と、導電体５６０と、の間に配置された絶縁体５５０と、酸化物５３０ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５８０と、絶縁体５５０と、の間に配置された酸化物５３０ｃと、を有する。
また、図５Ａ、図５Ｂに示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、および導電体５４２ｂと、絶縁体５８０の間に絶縁体５４４が配置されることが好ましい。また、図５Ａ、図５Ｂに示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図５Ａ、図５Ｂに示すように、絶縁体５８０、導電体５６０、および絶縁体５５０の上に絶縁体５７４が配置されることが好ましい。
なお、以下において、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃをまとめて酸化物５３０という場合がある。また、導電体５４２ａおよび導電体５４２ｂをまとめて導電体５４２という場合がある。
なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、酸化物５３０ｂと酸化物５３０ａの２層構造、酸化物５３０ｂと酸化物５３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、図４、図５Ａ、図５Ｂに示すトランジスタ５００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａおよび導電体５４２ｂは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａおよび導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ５００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａまたは導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａおよび導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
導電体５６０は、第１のゲート（トップゲート、ともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（ボトムゲート、ともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ５００のＶｔｈを制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ５００のＶｔｈを０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
導電体５０３は、酸化物５３０、および導電体５６０と、重なるように配置する。これにより、導電体５６０、および導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。本明細書等において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
また、本明細書等において、Ｓ−ｃｈａｎｎｅｌ構造は、ソース電極およびドレイン電極として機能する導電体５４２ａおよび導電体５４２ｂに接する酸化物５３０の側面及び周辺が、チャネル形成領域と同じくＩ型であるといった特徴を有する。また、導電体５４２ａおよび導電体５４２ｂに接する酸化物５３０の側面及び周辺は、絶縁体５４４と接しているため、チャネル形成領域と同様にＩ型となりうる。なお、本明細書等において、Ｉ型とは後述する、高純度真性と同様として扱うことができる。また、本明細書等で開示するＳ−ｃｈａｎｎｅｌ構造は、Ｆｉｎ型構造及びプレーナ型構造とは異なる。Ｓ−ｃｈａｎｎｅｌ構造を採用することで、短チャネル効果に対する耐性を高める、別言すると短チャネル効果が発生し難いトランジスタとすることができる。
また、導電体５０３は、導電体５１８と同様の構成であり、絶縁体５１４および絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。
絶縁体５２０、絶縁体５２２、絶縁体５２４、および絶縁体５５０は、ゲート絶縁膜としての機能を有する。
ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体５２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、酸化物５３０が有する酸素と反応することを抑制することができる。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
特に、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ−ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２０を得ることができる。
なお、絶縁体５２０、絶縁体５２２、および絶縁体５２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物５３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
また、トランジスタ５００には、キャリア濃度の低い金属酸化物を用いることが好ましい。金属酸化物のキャリア濃度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。なお、金属酸化物中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
特に、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、金属酸化物中に酸素欠損を形成する場合がある。金属酸化物中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。
酸素欠損に水素が入った欠陥は、金属酸化物のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、金属酸化物においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、金属酸化物のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
よって、金属酸化物を酸化物５３０に用いる場合、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
また、酸化物５３０に金属酸化物を用いる場合、チャネル形成領域の金属酸化物のキャリア濃度は、１×１０１８ｃｍ−３以下であることが好ましく、１×１０１７ｃｍ−３未満であることがより好ましく、１×１０１６ｃｍ−３未満であることがさらに好ましく、１×１０１３ｃｍ−３未満であることがさらに好ましく、１×１０１２ｃｍ−３未満であることがさらに好ましい。なお、チャネル形成領域の金属酸化物のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０−９ｃｍ−３とすることができる。
また、酸化物５３０に金属酸化物を用いる場合、導電体５４２（導電体５４２ａ、および導電体５４２ｂ）と酸化物５３０とが接することで、酸化物５３０中の酸素が導電体５４２へ拡散し、導電体５４２が酸化する場合がある。導電体５４２が酸化することで、導電体５４２の導電率が低下する蓋然性が高い。なお、酸化物５３０中の酸素が導電体５４２へ拡散することを、導電体５４２が酸化物５３０中の酸素を吸収する、と言い換えることができる。
また、酸化物５３０中の酸素が導電体５４２（導電体５４２ａ、および導電体５４２ｂ）へ拡散することで、導電体５４２ａと酸化物５３０ｂとの間、および、導電体５４２ｂと酸化物５３０ｂとの間に異層が形成される場合がある。当該異層は、導電体５４２よりも酸素を多く含むため、当該異層は絶縁性を有すると推定される。このとき、導電体５４２と、当該異層と、酸化物５３０ｂとの３層構造は、金属−絶縁体−半導体からなる３層構造とみなすことができ、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造と呼ぶ、またはＭＩＳ構造を主としたダイオード接合構造と呼ぶ場合がある。
なお、上記異層は、導電体５４２と酸化物５３０ｂとの間に形成されることに限られず、例えば、異層が、導電体５４２と酸化物５３０ｃとの間に形成される場合や、導電体５４２と酸化物５３０ｂとの間、および導電体５４２と酸化物５３０ｃとの間に形成される場合がある。
また、酸化物５３０においてチャネル形成領域として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
なお、酸化物５３０は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａまたは酸化物５３０ｂに用いることができる金属酸化物を、用いることができる。
また、酸化物５３０ａおよび酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａおよび酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
ここで、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物５３０ａおよび酸化物５３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。
酸化物５３０ｂ上には、ソース電極、およびドレイン電極として機能する導電体５４２（導電体５４２ａ、および導電体５４２ｂ）が設けられる。導電体５４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
また、図５Ａに示すように、酸化物５３０の、導電体５４２との界面とその近傍には、低抵抗領域として、領域５４３（領域５４３ａ、および領域５４３ｂ）が形成される場合がある。このとき、領域５４３ａはソース領域またはドレイン領域の一方として機能し、領域５４３ｂはソース領域またはドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
酸化物５３０と接するように上記導電体５４２を設けることで、領域５４３の酸素濃度が低減する場合がある。また、領域５４３に導電体５４２に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３のキャリア濃度が増加し、領域５４３は、低抵抗領域となる。
絶縁体５４４は、導電体５４２を覆うように設けられ、導電体５４２の酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、絶縁体５４４として、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２が耐酸化性を有する材料、または、酸素を吸収しても著しく導電性が低下しない場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体５５０は、ゲート絶縁膜として機能する。絶縁体５５０は、酸化物５３０ｃの内側（上面および側面）に接して配置することが好ましい。絶縁体５５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。例えば、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下の範囲が好ましい。
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
加熱により酸素が放出される絶縁体を、絶縁体５５０として、酸化物５３０ｃの上面に接して設けることにより、絶縁体５５０から、酸化物５３０ｃを通じて、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
また、絶縁体５５０が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５５０から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
第１のゲート電極として機能する導電体５６０は、図５Ａ、図５Ｂでは２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。
また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層構造としてもよい。
絶縁体５８０は、絶縁体５４４を介して、導電体５４２上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を、酸化物５３０ｃと接して設けることで、絶縁体５８０中の酸素を、酸化物５３０ｃを通じて、酸化物５３０へと効率良く供給することができる。なお、絶縁体５８０中の水または水素などの不純物濃度が低減されていることが好ましい。
絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、および絶縁体５５０の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５５０および絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、またはマグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
また、絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５４４に形成された開口に、導電体５４０ａおよび導電体５４０ｂを配置する。導電体５４０ａおよび導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａおよび導電体５４０ｂは、後述する導電体５４６および導電体５４８と同様の構成である。
絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、および絶縁体５８６には、導電体５４６、および導電体５４８等が埋め込まれている。
導電体５４６、および導電体５４８は、容量素子６００、トランジスタ５００、またはトランジスタ３００と接続するプラグ、または配線としての機能を有する。導電体５４６、および導電体５４８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
続いて、トランジスタ５００の上方には、容量素子６００が設けられている。容量素子６００は、導電体６１０と、導電体６２０、絶縁体６３０とを有する。
また、導電体５４６、および導電体５４８上に、導電体６１２を設けてもよい。導電体６１２は、トランジスタ５００と接続するプラグ、または配線としての機能を有する。導電体６１０は、容量素子６００の電極としての機能を有する。なお、導電体６１２、および導電体６１０は、同時に形成することができる。
導電体６１２、および導電体６１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。または、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
図４では、導電体６１２、および導電体６１０は単層構造として示しているが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
絶縁体６３０を介して、導電体６１０と重畳するように、導電体６２０を設ける。なお、導電体６２０は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
導電体６２０、および絶縁体６３０上には、絶縁体６５０が設けられている。絶縁体６５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体６５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制するとともに、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。または、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化または高集積化を図ることができる。
＜トランジスタの構造例＞
なお、本実施の形態に示す半導体装置のトランジスタ５００は、上記の構造に限られるものではない。以下、トランジスタ５００に用いることができる構造例について説明する。
＜トランジスタの構造例１＞
図６Ａ、図６Ｂおよび図６Ｃを用いてトランジスタ５１０Ａの構造例を説明する。図６Ａはトランジスタ５１０Ａの上面図である。図６Ｂは、図６Ａに一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図６Ｃは、図６Ａに一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図６Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
図６Ａ、図６Ｂおよび図６Ｃでは、トランジスタ５１０Ａと、層間膜として機能する絶縁体５１１、絶縁体５１２、絶縁体５１４、絶縁体５１６、絶縁体５８０、絶縁体５８２、および絶縁体５８４を示している。また、トランジスタ５１０Ａと電気的に接続し、コンタクトプラグとして機能する導電体５４６（導電体５４６ａ、および導電体５４６ｂ）と、配線として機能する導電体５０３と、を示している。
トランジスタ５１０Ａは、第１のゲート電極として機能する導電体５６０（導電体５６０ａ、および導電体５６０ｂ）と、第２のゲート電極として機能する導電体５０５（導電体５０５ａ、および導電体５０５ｂ）と、第１のゲート絶縁膜として機能する絶縁体５５０と、第２のゲート絶縁膜として機能する絶縁体５２１、絶縁体５２２、および絶縁体５２４と、チャネルが形成される領域を有する酸化物５３０（酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃ）と、ソースまたはドレインの一方として機能する導電体５４２ａと、ソースまたはドレインの他方として機能する導電体５４２ｂと、絶縁体５７４とを有する。
また、図６に示すトランジスタ５１０Ａでは、酸化物５３０ｃ、絶縁体５５０、および導電体５６０が、絶縁体５８０に設けられた開口部内に、絶縁体５７４を介して配置される。また、酸化物５３０ｃ、絶縁体５５０、および導電体５６０は、導電体５４２ａ、および導電体５４２ｂとの間に配置される。
絶縁体５１１、および絶縁体５１２は、層間膜として機能する。
層間膜としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
例えば、絶縁体５１１は、水または水素などの不純物が、基板側からトランジスタ５１０Ａに混入するのを抑制するバリア膜として機能することが好ましい。したがって、絶縁体５１１は、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。また、例えば、絶縁体５１１として酸化アルミニウムや窒化シリコンなどを用いてもよい。当該構成により、水素、水などの不純物が絶縁体５１１よりも基板側からトランジスタ５１０Ａ側に拡散するのを抑制することができる。
例えば、絶縁体５１２は、絶縁体５１１よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
導電体５０３は、絶縁体５１２に埋め込まれるように形成される。ここで、導電体５０３の上面の高さと、絶縁体５１２の上面の高さは同程度にできる。なお導電体５０３は、単層とする構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３を２層以上の多層膜構造としてもよい。なお、導電体５０３は、タングステン、銅、またはアルミニウムを主成分とする導電性が高い導電性材料を用いることが好ましい。
トランジスタ５１０Ａにおいて、導電体５６０は、第１のゲート（トップゲート、ともいう）電極として機能する場合がある。また、導電体５０５は、第２のゲート（ボトムゲート、ともいう）電極として機能する場合がある。その場合、導電体５０５に印加する電位を、導電体５６０に印加する電位と連動させず、独立して変化させることで、トランジスタ５１０Ａのしきい値電圧を制御することができる。特に、導電体５０５に負の電位を印加することにより、トランジスタ５１０Ａのしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０５に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
また、例えば、導電体５０５と、導電体５６０とを重畳して設けることで、導電体５６０、および導電体５０５に電位を印加した場合、導電体５６０から生じる電界と、導電体５０５から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。
つまり、第１のゲート電極としての機能を有する導電体５６０の電界と、第２のゲート電極としての機能を有する導電体５０５の電界によって、チャネル形成領域を電気的に取り囲むことができる。すなわち、先に記載のトランジスタ５００と同様に、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造である。
絶縁体５１４、および絶縁体５１６は、絶縁体５１１または絶縁体５１２と同様に、層間膜として機能する。例えば、絶縁体５１４は、水または水素などの不純物が、基板側からトランジスタ５１０Ａに混入するのを抑制するバリア膜として機能することが好ましい。当該構成により、水素、水などの不純物が絶縁体５１４よりも基板側からトランジスタ５１０Ａ側に拡散するのを抑制することができる。また、例えば、絶縁体５１６は、絶縁体５１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
第２のゲートとして機能する導電体５０５は、絶縁体５１４および絶縁体５１６の開口の内壁に接して導電体５０５ａが形成され、さらに内側に導電体５０５ｂが形成されている。ここで、導電体５０５ａおよび導電体５０５ｂの上面の高さと、絶縁体５１６の上面の高さは同程度にできる。なお、トランジスタ５１０Ａでは、導電体５０５ａおよび導電体５０５ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０５は、単層、または３層以上の積層構造として設ける構成にしてもよい。
ここで、導電体５０５ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する（上記酸素が透過しにくい）導電性材料を用いることが好ましい。なお、本明細書等において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一つ、または、すべての拡散を抑制する機能とする。
例えば、導電体５０５ａが酸素の拡散を抑制する機能を持つことにより、導電体５０５ｂが酸化して導電率が低下することを抑制することができる。
また、導電体５０５が配線の機能を兼ねる場合、導電体５０５ｂは、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電体５０３は、必ずしも設けなくともよい。なお、導電体５０５ｂを単層で図示したが、積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層としてもよい。
絶縁体５２１、絶縁体５２２、および絶縁体５２４は、第２のゲート絶縁膜としての機能を有する。
また、絶縁体５２２は、バリア性を有することが好ましい。絶縁体５２２がバリア性を有することで、トランジスタ５１０Ａの周辺部からトランジスタ５１０Ａへの水素等の不純物の混入を抑制する層として機能する。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
また、絶縁体５２１は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ−ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２１を得ることができる。
なお、図６には、第２のゲート絶縁膜として、３層の積層構造を示したが、２層以下、または４層以上の積層構造としてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
チャネル形成領域として機能する領域を有する酸化物５３０は、酸化物５３０ａと、酸化物５３０ａ上の酸化物５３０ｂと、酸化物５３０ｂ上の酸化物５３０ｃと、を有する。酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。酸化物５３０として、上述した金属酸化物の一種である酸化物半導体を用いることができる。
なお、酸化物５３０ｃは、絶縁体５８０に設けられた開口部内に、絶縁体５７４を介して設けられることが好ましい。絶縁体５７４がバリア性を有する場合、絶縁体５８０からの不純物が酸化物５３０へと拡散することを抑制することができる。
導電体５４２は、一方がソース電極として機能し、他方がドレイン電極として機能する。
導電体５４２ａと、導電体５４２ｂとは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。
また、図６では導電体５４２が単層構造である場合を示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
また、導電体５４２上に、バリア層を設けてもよい。バリア層は、酸素、または水素に対してバリア性を有する物質を用いることが好ましい。当該構成により、絶縁体５７４を成膜する際に、導電体５４２が酸化することを抑制することができる。
バリア層には、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、ＣＶＤ法で形成した窒化シリコンを用いてもよい。
バリア層を有することで、導電体５４２の材料選択の幅を広げることができる。例えば、導電体５４２に、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
絶縁体５５０は、第１のゲート絶縁膜として機能する。絶縁体５５０は、絶縁体５８０に設けられた開口部内に、酸化物５３０ｃ、および絶縁体５７４を介して設けられることが好ましい。
トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。その場合、絶縁体５５０は、第２のゲート絶縁膜と同様に、積層構造としてもよい。ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ−ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
第１のゲート電極として機能する導電体５６０は、導電体５６０ａ、および導電体５６０ａ上の導電体５６０ｂを有する。導電体５６０ａは、導電体５０５ａと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、導電体５６０ｂの材料選択性を向上することができる。つまり、導電体５６０ａを有することで、導電体５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０として用いることができる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
また、導電体５６０は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層としてもよい。
絶縁体５８０と、トランジスタ５１０Ａとの間に絶縁体５７４を配置する。絶縁体５７４は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
絶縁体５７４を有することで、絶縁体５８０が有する水、および水素などの不純物が酸化物５３０ｃ、絶縁体５５０を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５６０が酸化するのを抑制することができる。
絶縁体５８０、絶縁体５８２、および絶縁体５８４は、層間膜として機能する。
絶縁体５８２は、絶縁体５１４と同様に、水または水素などの不純物が、外部からトランジスタ５１０Ａに混入するのを抑制するバリア絶縁膜として機能することが好ましい。
また、絶縁体５８０、および絶縁体５８４は、絶縁体５１６と同様に、絶縁体５８２よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、トランジスタ５１０Ａは、絶縁体５８０、絶縁体５８２、および絶縁体５８４に埋め込まれた導電体５４６などのプラグや配線を介して、他の構造と電気的に接続してもよい。
また、導電体５４６の材料としては、導電体５０５と同様に、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。例えば、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
例えば、導電体５４６として、水素、および酸素に対してバリア性を有する導電体である窒化タンタル等と、導電性が高いタングステンとの積層構造を用いることで、配線としての導電性を保持したまま、外部からの不純物の拡散を抑制することができる。
上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを用いた半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを用いた半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
＜トランジスタの構造例２＞
図７Ａ、図７Ｂおよび図７Ｃを用いてトランジスタ５１０Ｂの構造例を説明する。図７Ａはトランジスタ５１０Ｂの上面図である。図７Ｂは、図７Ａに一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図７Ｃは、図７Ａに一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図７Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｂはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５１０Ａと異なる点について説明する。
トランジスタ５１０Ｂは、導電体５４２（導電体５４２ａ、および導電体５４２ｂ）と、酸化物５３０ｃ、絶縁体５５０、および導電体５６０と、が重畳する領域を有する。当該構造とすることで、オン電流が高いトランジスタを提供することができる。また、制御性が高いトランジスタを提供することができる。
第１のゲート電極として機能する導電体５６０は、導電体５６０ａ、および導電体５６０ａ上の導電体５６０ｂを有する。導電体５６０ａは、導電体５０５ａと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、導電体５６０ｂの材料選択性を向上することができる。つまり、導電体５６０ａを有することで、導電体５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
また、導電体５６０の上面および側面、絶縁体５５０の側面、および酸化物５３０ｃの側面を覆うように、絶縁体５７４を設けることが好ましい。なお、絶縁体５７４は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
絶縁体５７４を設けることで、導電体５６０の酸化を抑制することができる。また、絶縁体５７４を有することで、絶縁体５８０が有する水、および水素などの不純物がトランジスタ５１０Ｂへ拡散することを抑制することができる。
また、導電体５４６と、絶縁体５８０との間に、バリア性を有する絶縁体５７６（絶縁体５７６ａ、および絶縁体５７６ｂ）を配置してもよい。絶縁体５７６を設けることで、絶縁体５８０の酸素が導電体５４６と反応し、導電体５４６が酸化することを抑制することができる。
また、バリア性を有する絶縁体５７６を設けることで、プラグや配線に用いられる導電体の材料選択の幅を広げることができる。例えば、導電体５４６に、酸素を吸収する性質を持つ一方で、導電性が高い金属材料を用いることで、低消費電力の半導体装置を提供することができる。具体的には、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
＜トランジスタの構造例３＞
図８Ａ、図８Ｂおよび図８Ｃを用いてトランジスタ５１０Ｃの構造例を説明する。図８Ａはトランジスタ５１０Ｃの上面図である。図８Ｂは、図８Ａに一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図８Ｃは、図８Ａに一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図８Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｃはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５１０Ａと異なる点について説明する。
図８に示すトランジスタ５１０Ｃは、導電体５４２ａと酸化物５３０ｂの間に導電体５４７ａが配置され、導電体５４２ｂと酸化物５３０ｂの間に導電体５４７ｂが配置されている。ここで、導電体５４２ａ（導電体５４２ｂ）は、導電体５４７ａ（導電体５４７ｂ）の上面および導電体５６０側の側面を越えて延在し、酸化物５３０ｂの上面に接する領域を有する。ここで、導電体５４７は、導電体５４２に用いることができる導電体を用いればよい。さらに、導電体５４７の膜厚は、少なくとも導電体５４２より厚いことが好ましい。
図８に示すトランジスタ５１０Ｃは、上記のような構成を有することにより、トランジスタ５１０Ａよりも、導電体５４２を導電体５６０に近づけることができる。または、導電体５４２ａの端部および導電体５４２ｂの端部と、導電体５６０を重ねることができる。これにより、トランジスタ５１０Ｃの実質的なチャネル長を短くし、オン電流および周波数特性の向上を図ることができる。
また、導電体５４７ａ（導電体５４７ｂ）は、導電体５４２ａ（導電体５４２ｂ）と重畳して設けられることが好ましい。このような構成にすることで、導電体５４６ａ（導電体５４６ｂ）を埋め込む開口を形成するエッチングにおいて、導電体５４７ａ（導電体５４７ｂ）がストッパとして機能し、酸化物５３０ｂがオーバーエッチングされるのを防ぐことができる。
また、図８に示すトランジスタ５１０Ｃは、絶縁体５４４の上に接して絶縁体５４５を配置する構成にしてもよい。絶縁体５４４としては、水または水素などの不純物や、過剰な酸素が、絶縁体５８０側からトランジスタ５１０Ｃに混入するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁体５４５としては、絶縁体５４４に用いることができる絶縁体を用いることができる。また、絶縁体５４４としては、例えば、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化シリコンまたは窒化酸化シリコンなどの、窒化物絶縁体を用いてもよい。
また、図８に示すトランジスタ５１０Ｃは、図６に示すトランジスタ５１０Ａと異なり、導電体５０５を単層構造で設けてもよい。この場合、パターン形成された導電体５０５の上に絶縁体５１６となる絶縁膜を成膜し、当該絶縁膜の上部を、導電体５０５の上面が露出するまでＣＭＰ法などを用いて除去すればよい。ここで、導電体５０５の上面の平坦性を良好にすることが好ましい。例えば、導電体５０５上面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下にすればよい。これにより、導電体５０５の上に形成される、絶縁層の平坦性を良好にし、酸化物５３０ｂおよび酸化物５３０ｃの結晶性の向上を図ることができる。
＜トランジスタの構造例４＞
図９Ａ、図９Ｂおよび図９Ｃを用いてトランジスタ５１０Ｄの構造例を説明する。図９Ａはトランジスタ５１０Ｄの上面図である。図９Ｂは、図９Ａに一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図９Ｃは、図９Ａに一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図９Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｄは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
図９Ａ乃至図９Ｃでは、導電体５０３を設けずに、第２のゲートとしての機能を有する導電体５０５を配線としても機能させている。また、酸化物５３０ｃ上に絶縁体５５０を有し、絶縁体５５０上に金属酸化物５５２を有する。また、金属酸化物５５２上に導電体５６０を有し、導電体５６０上に絶縁体５７０を有する。また、絶縁体５７０上に絶縁体５７１を有する。
金属酸化物５５２は、酸素拡散を抑制する機能を有することが好ましい。絶縁体５５０と、導電体５６０との間に、酸素の拡散を抑制する金属酸化物５５２を設けることで、導電体５６０への酸素の拡散が抑制される。つまり、酸化物５３０へ供給する酸素量の減少を抑制することができる。また、酸素による導電体５６０の酸化を抑制することができる。
なお、金属酸化物５５２は、第１のゲートの一部としての機能を有してもよい。例えば、酸化物５３０として用いることができる酸化物半導体を、金属酸化物５５２として用いることができる。その場合、導電体５６０をスパッタリング法で成膜することで、金属酸化物５５２の電気抵抗値を低下させて導電層（前述したＯＣ電極）とすることができる。
また、金属酸化物５５２は、ゲート絶縁膜の一部としての機能を有する場合がある。したがって、絶縁体５５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物５５２は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁膜として機能する絶縁層の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
トランジスタ５１０Ｄにおいて、金属酸化物５５２を単層で示したが、２層以上の積層構造としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁膜の一部として機能する金属酸化物とを積層して設けてもよい。
金属酸化物５５２がゲート電極として機能する場合は、導電体５６０からの電界の影響を弱めることなく、トランジスタ５１０Ｄのオン電流の向上を図ることができる。または、ゲート絶縁膜として機能する場合は、絶縁体５５０と、金属酸化物５５２との物理的な厚みにより、導電体５６０と、酸化物５３０との間の距離を保つことで、導電体５６０と酸化物５３０との間のリーク電流を抑制することができる。従って、絶縁体５５０、および金属酸化物５５２との積層構造を設けることで、導電体５６０と酸化物５３０との間の物理的な距離、および導電体５６０から酸化物５３０へかかる電界強度を、容易に適宜調整することができる。
具体的には、酸化物５３０に用いることができる酸化物半導体を低抵抗化することで、金属酸化物５５２として用いることができる。または、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、金属酸化物５５２は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体５７０は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体５７０よりも上方からの酸素で導電体５６０が酸化するのを抑制することができる。また、絶縁体５７０よりも上方からの水または水素などの不純物が、導電体５６０および絶縁体５５０を介して、酸化物５３０に混入することを抑制することができる。
絶縁体５７１はハードマスクとして機能する。絶縁体５７１を設けることで、導電体５６０の加工の際、導電体５６０の側面が概略垂直、具体的には、導電体５６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。
なお、絶縁体５７１に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア層としての機能を兼ねさせてもよい。その場合、絶縁体５７０は設けなくともよい。
絶縁体５７１をハードマスクとして用いて、絶縁体５７０、導電体５６０、金属酸化物５５２、絶縁体５５０、および酸化物５３０ｃの一部を選択的に除去することで、これらの側面を略一致させて、かつ、酸化物５３０ｂ表面の一部を露出させることができる。
また、トランジスタ５１０Ｄは、露出した酸化物５３０ｂ表面の一部に領域５３１ａおよび領域５３１ｂを有する。領域５３１ａまたは領域５３１ｂの一方はソース領域として機能し、他方はドレイン領域として機能する。
領域５３１ａおよび領域５３１ｂの形成は、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、またはプラズマ処理などを用いて、露出した酸化物５３０ｂ表面にリンまたはボロンなどの不純物元素を導入することで実現できる。なお、本実施の形態などにおいて「不純物元素」とは、主成分元素以外の元素のことをいう。
また、酸化物５３０ｂ表面の一部を露出させた後に金属膜を成膜し、その後加熱処理することにより、該金属膜に含まれる元素を酸化物５３０ｂに拡散させて領域５３１ａおよび領域５３１ｂを形成することもできる。
酸化物５３０ｂの不純物元素が導入された領域は、電気抵抗率が低下する。このため、領域５３１ａおよび領域５３１ｂを「不純物領域」または「低抵抗領域」という場合がある。
絶縁体５７１および／または導電体５６０をマスクとして用いることで、領域５３１ａおよび領域５３１ｂを自己整合（セルフアライメント）的に形成することができる。よって、領域５３１ａおよび／または領域５３１ｂと、導電体５６０が重ならず、寄生容量を低減することができる。また、チャネル形成領域とソースドレイン領域（領域５３１ａまたは領域５３１ｂ）の間にオフセット領域が形成されない。領域５３１ａおよび領域５３１ｂを自己整合（セルフアライメント）的に形成することにより、オン電流の増加、しきい値電圧の低減、動作周波数の向上などを実現できる。
なお、オフ電流を更に低減するため、チャネル形成領域とソースドレイン領域の間にオフセット領域を設けてもよい。オフセット領域とは、電気抵抗率が高い領域であり、前述した不純物元素の導入が行なわれない領域である。オフセット領域の形成は、絶縁体５７５の形成後に前述した不純物元素の導入を行なうことで実現できる。この場合、絶縁体５７５も絶縁体５７１などと同様にマスクとして機能する。よって、酸化物５３０ｂの絶縁体５７５と重なる領域に不純物元素が導入されず、該領域の電気抵抗率を高いままとすることができる。
また、トランジスタ５１０Ｄは、絶縁体５７０、導電体５６０、金属酸化物５５２、絶縁体５５０、および酸化物５３０ｃの側面に絶縁体５７５を有する。絶縁体５７５は、比誘電率の低い絶縁体であることが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などであることが好ましい。特に、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを絶縁体５７５に用いると、後の工程で絶縁体５７５中に過剰酸素領域を容易に形成できるため好ましい。また、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。また、絶縁体５７５は、酸素を拡散する機能を有することが好ましい。
また、トランジスタ５１０Ｄは、絶縁体５７５、酸化物５３０上に絶縁体５７４を有する。絶縁体５７４は、スパッタリング法を用いて成膜することが好ましい。スパッタリング法を用いることにより、水または水素などの不純物の少ない絶縁体を成膜することができる。例えば、絶縁体５７４として、酸化アルミニウムを用いるとよい。
なお、スパッタリング法を用いた酸化膜は、被成膜構造体から水素を引き抜く場合がある。従って、絶縁体５７４が酸化物５３０および絶縁体５７５から水素および水を吸収することで、酸化物５３０および絶縁体５７５の水素濃度を低減することができる。
＜トランジスタの構造例５＞
図１０Ａ乃至図１０Ｃを用いてトランジスタ５１０Ｅの構造例を説明する。図１０Ａはトランジスタ５１０Ｅの上面図である。図１０Ｂは、図１０Ａに一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１０Ｃは、図１０Ａに一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１０Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｅは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
図１０Ａ乃至図１０Ｃでは、導電体５４２を設けずに、露出した酸化物５３０ｂ表面の一部に領域５３１ａおよび領域５３１ｂを有する。領域５３１ａまたは領域５３１ｂの一方はソース領域として機能し、他方はドレイン領域として機能する。また、酸化物５３０ｂと、絶縁体５７４の間に、絶縁体５７３を有する。
図１０に示す、領域５３１（領域５３１ａ、および領域５３１ｂ）は、酸化物５３０ｂに下記の元素が添加された領域である。領域５３１は、例えば、ダミーゲートを用いることで形成することができる。
具体的には、酸化物５３０ｂ上にダミーゲートを設け、当該ダミーゲートをマスクとして用い、上記酸化物５３０ｂを低抵抗化する元素を添加するとよい。つまり、酸化物５３０が、ダミーゲートと重畳していない領域に、当該元素が添加され、領域５３１が形成される。なお、当該元素の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
なお、酸化物５３０を低抵抗化する元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。当該元素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定すればよい。
特に、ホウ素、及びリンは、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、好ましい。既存の設備を転用することができ、設備投資を抑制することができる。
続いて、酸化物５３０ｂ、およびダミーゲート上に、絶縁体５７３となる絶縁膜、および絶縁体５７４となる絶縁膜を成膜してもよい。絶縁体５７３となる絶縁膜、および絶縁体５７４となる絶縁膜を積層して設けることで、領域５３１と、酸化物５３０ｃおよび絶縁体５５０とが重畳する領域を設けることができる。
具体的には、絶縁体５７４となる絶縁膜上に絶縁体５８０となる絶縁膜を設けた後、絶縁体５８０となる絶縁膜にＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）処理を行うことで、絶縁体５８０となる絶縁膜の一部を除去し、ダミーゲートを露出する。続いて、ダミーゲートを除去する際に、ダミーゲートと接する絶縁体５７３の一部も除去するとよい。従って、絶縁体５８０に設けられた開口部の側面には、絶縁体５７４、および絶縁体５７３が露出し、当該開口部の底面には、酸化物５３０ｂに設けられた領域５３１の一部が露出する。次に、当該開口部に酸化物５３０ｃとなる酸化膜、絶縁体５５０となる絶縁膜、および導電体５６０となる導電膜を順に成膜した後、絶縁体５８０が露出するまでＣＭＰ処理などにより、酸化物５３０ｃとなる酸化膜、絶縁体５５０となる絶縁膜、および導電体５６０となる導電膜の一部を除去することで、図１０に示すトランジスタを形成することができる。
なお、絶縁体５７３、および絶縁体５７４は必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
図１０に示すトランジスタは、既存の装置を転用することができ、さらに、導電体５４２を設けないため、コストの低減を図ることができる。
＜トランジスタの構造例６＞
図１１Ａ乃至図１１Ｃを用いてトランジスタ５１０Ｆの構造例を説明する。図１１Ａはトランジスタ５１０Ｆの上面図である。図１１Ｂは、図１１Ａに一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１１Ｃは、図１１Ａに一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１１Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｆはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
トランジスタ５１０Ａでは、絶縁体５７４の一部が絶縁体５８０に設けられた開口部内に設けられ、導電体５６０の側面を覆うように設けられている。一方で、トランジスタ５１０Ｆでは絶縁体５８０と絶縁体５７４の一部を除去して開口が形成されている。
また、導電体５４６と、絶縁体５８０との間に、バリア性を有する絶縁体５７６（絶縁体５７６ａ、および絶縁体５７６ｂ）を配置してもよい。絶縁体５７６を設けることで、絶縁体５８０の酸素が導電体５４６と反応し、導電体５４６が酸化することを抑制することができる。
なお、酸化物５３０として酸化物半導体を用いる場合は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａまたは酸化物５３０ｂに用いることができる金属酸化物を用いることができる。
酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃは、結晶性を有することが好ましく、特に、ＣＡＡＣ−ＯＳを用いることが好ましい。ＣＡＡＣ−ＯＳ等の結晶性を有する酸化物は、不純物や欠陥（酸素欠損等）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、酸化物５３０ｂからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、酸化物５３０ｂから酸素が引き抜かれることを低減できるので、トランジスタ５１０Ｆは、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
なお、酸化物５３０ａおよび酸化物５３０ｃの一方または双方を省略してもよい。酸化物５３０を酸化物５３０ｂの単層としてもよい。酸化物５３０を、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの積層とする場合は、酸化物５３０ａおよび酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａおよび酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。この場合、酸化物５３０ｃは、酸化物５３０ａに用いることができる金属酸化物を用いることが好ましい。具体的には、酸化物５３０ｃに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｃに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ｃに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
ここで、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物５３０ａおよび酸化物５３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウム等を用いてもよい。また、酸化物５３０ｃを積層構造としてもよい。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上のＧａ−Ｚｎ酸化物との積層構造、またはＩｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上の酸化ガリウムとの積層構造を用いることができる。別言すると、Ｉｎ−Ｇａ−Ｚｎ酸化物と、Ｉｎを含まない酸化物との積層構造を、酸化物５３０ｃとして用いてもよい。
具体的には、酸化物５３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、または１：１：０．５［原子数比］の金属酸化物を用いればよい。また、酸化物５３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、または３：１：２［原子数比］の金属酸化物を用いればよい。また、酸化物５３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、酸化物５３０ｃを積層構造とする場合の具体例としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：１［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：５［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化ガリウムとの積層構造等が挙げられる。
このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５１０Ｆは高いオン電流、および高い周波数特性を得ることができる。なお、酸化物５３０ｃを積層構造とした場合、上述の酸化物５３０ｂと、酸化物５３０ｃとの界面における欠陥準位密度を低くする効果に加え、酸化物５３０ｃが有する構成元素が、絶縁体５５０側に拡散するのを抑制することが期待される。より具体的には、酸化物５３０ｃを積層構造とし、積層構造の上方にＩｎを含まない酸化物を位置させるため、絶縁体５５０側に拡散しうるＩｎを抑制することができる。絶縁体５５０は、ゲート絶縁体として機能するため、Ｉｎが拡散した場合、トランジスタの特性不良となる。したがって、酸化物５３０ｃを積層構造とすることで、信頼性の高い半導体装置を提供することが可能となる。
酸化物５３０は、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０のチャネル形成領域となる金属酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。このようなトランジスタを用いることで、低消費電力の半導体装置を提供できる。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、上記実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物の構成について説明する。
＜金属酸化物の構成＞
本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅを、トランジスタのチャネル形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ　ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
＜金属酸化物の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
トランジスタの半導体に用いる酸化物半導体として、結晶性の高い薄膜を用いることが好ましい。該薄膜を用いることで、トランジスタの安定性または信頼性を向上させることができる。該薄膜として、例えば、単結晶酸化物半導体の薄膜または多結晶酸化物半導体の薄膜が挙げられる。しかしながら、単結晶酸化物半導体の薄膜または多結晶酸化物半導体の薄膜を基板上に形成するには、高温またはレーザー加熱の工程が必要とされる。よって、製造工程のコストが増加し、さらに、スループットも低下してしまう。
２００９年に、ＣＡＡＣ構造を有するＩｎ−Ｇａ−Ｚｎ酸化物（ＣＡＡＣ−ＩＧＺＯ、と呼ぶ）が発見されたことが、非特許文献１および非特許文献２で報告されている。ここでは、ＣＡＡＣ−ＩＧＺＯは、ｃ軸配向性を有する、結晶粒界が明確に確認されない、低温で基板上に形成可能である、ことが報告されている。さらに、ＣＡＡＣ−ＩＧＺＯを用いたトランジスタは、優れた電気特性および信頼性を有することが報告されている。
また、２０１３年には、ｎｃ構造を有するＩｎ−Ｇａ−Ｚｎ酸化物（ｎｃ−ＩＧＺＯ、と呼ぶ）が発見された（非特許文献３参照）。ここでは、ｎｃ−ＩＧＺＯは、微小な領域（例えば、１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有し、異なる該領域間で結晶方位に規則性が見られないことが報告されている。
非特許文献４および非特許文献５では、上記のＣＡＡＣ−ＩＧＺＯ、ｎｃ−ＩＧＺＯ、および結晶性の低いＩＧＺＯのそれぞれの薄膜に対する電子線の照射による平均結晶サイズの推移が示されている。結晶性の低いＩＧＺＯの薄膜において、電子線が照射される前でさえ、１ｎｍ程度の結晶サイズの結晶性ＩＧＺＯが観察されている。よって、ここでは、ＩＧＺＯにおいて、完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓ　ｓｔｒｕｃｔｕｒｅ）の存在を確認できなかった、と報告されている。さらに、結晶性の低いＩＧＺＯの薄膜と比べて、ＣＡＡＣ−ＩＧＺＯの薄膜およびｎｃ−ＩＧＺＯの薄膜は電子線照射に対する安定性が高いことが示されている。よって、トランジスタの半導体として、ＣＡＡＣ−ＩＧＺＯの薄膜またはｎｃ−ＩＧＺＯの薄膜を用いることが好ましい。
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー、ともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造、ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一形態の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、上記酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さい、具体的には、トランジスタのチャネル幅１μｍあたりのオフ電流がｙＡ／μｍ（１０−２４Ａ／μｍ）オーダである、ことが非特許文献６に示されている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（非特許文献７参照）。
また、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置への応用が報告されている（非特許文献８参照）。表示装置では、表示される画像が１秒間に数十回切り換っている。１秒間あたりの画像の切り換え回数はリフレッシュレートと呼ばれている。また、リフレッシュレートを駆動周波数と呼ぶこともある。このような人の目で知覚が困難である高速の画面の切り換えが、目の疲労の原因として考えられている。そこで、表示装置のリフレッシュレートを低下させて、画像の書き換え回数を減らすことが提案されている。また、リフレッシュレートを低下させた駆動により、表示装置の消費電力を低減することが可能である。このような駆動方法を、アイドリング・ストップ（ＩＤＳ）駆動と呼ぶ。
また、トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。なお、本発明の一態様に用いることのできる酸化物半導体のキャリア濃度については、実施の形態２に記載の範囲とすればよい。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい。例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
ＣＡＡＣ構造およびｎｃ構造の発見は、ＣＡＡＣ構造またはｎｃ構造を有する酸化物半導体を用いたトランジスタの電気特性および信頼性の向上、ならびに、製造工程のコスト低下およびスループットの向上に貢献している。また、該トランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置およびＬＳＩへの応用研究が進められている。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施例では、上記実施の形態で説明した半導体装置１００の配線ＶＢＰ＿ＩＮに、治具を用いて生成した電位ＶＣを供給し、出力端子Ｓ＿ＯＵＴから出力される電位との関係を調査した。
電位ＶＣは、二次電池の正極電位ＶＢＰを模した電位であり、時々マイクロショートに相当する電位ドロップ（図１２Ｂでは「ＭＳ」と表記）を起こす。また、配線ＶＢＭ＿ＩＮに供給される電位は０Ｖとし、ノードＮ１１とノードＮ１２の電位差が４０ｍＶとなるように、電位ＶＢ１と電位ＶＢ２を設定した。
なお、実際には、出力端子Ｓ＿ＯＵＴから出力される電位を増幅するため、出力端子Ｓ＿ＯＵＴから出力される電位をインバータ６０に入力し、インバータ６０から出力される電位ＭＳＳＥＮＳＥを、オシロスコープを使って測定した（図１２Ａ、参照）。
図１２Ｂに、オシロスコープを使って測定した結果を示す。図１２Ｂの横軸は時間（図１２Ｂでは「ｔｉｍｅ（ｓ）」と表記）であり、縦軸は電位である。なお、図１２Ｂでは、右側の縦軸に電位ＶＣ（図１２Ｂでは「ＶＣ（Ｖ）」と表記）を示し、左側の縦軸に電位ＭＳＳＥＮＳＥ（図１２Ｂでは「ＭＳＳＥＮＳＥ（Ｖ）」と表記）を示す。
図１２Ｂにおいて、マイクロショートに相当する電位ドロップを５０ｍＶとした。すなわち、電位ＶＣは約４Ｖであるが、時々５０ｍＶ低い電位となる。また、電位ＭＳＳＥＮＳＥは、通常ハイレベルの電位であるが、電位ＶＣが５０ｍＶ低い電位となったとき、ローレベルの電位となることが、図１２Ｂからわかる。
電位ＭＳＳＥＮＳＥは、インバータ６０から出力される電位であるため、出力端子Ｓ＿ＯＵＴから出力される電位の論理を反転した電位である。すなわち、出力端子Ｓ＿ＯＵＴから出力される電位は、図３Ｅに示したタイミングチャートと同様であることがわかる。
本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
Ｃ１１：容量素子、ＣＭ０＿ＩＮ：入力端子、ＣＭ１＿ＩＮ：入力端子、ＣＭ１＿ＯＵＴ：出力端子、ＣＰ０＿ＩＮ：入力端子、ＣＰ０＿ＯＵＴ：出力端子、ＣＰ１＿ＩＮ：入力端子、ＣＰ１＿ＯＵＴ：出力端子、ＭＳＳＥＮＳＥ：電位、Ｎ１１：ノード、Ｎ１２：ノード、Ｎ１３：ノード、Ｒ１１：抵抗素子、Ｒ１２：抵抗素子、ＶＢ１：電位、ＶＢ１＿ＩＮ：配線、ＶＢ２：電位、ＶＢ２＿ＩＮ：配線、ＶＢ３：電位、ＶＢ３＿ＩＮ：配線、ＶＣ：電位、ＶＤ１：初期電位、１１：トランジスタ、１２：トランジスタ、１３：トランジスタ、１４：トランジスタ、１５：トランジスタ、２１：トランジスタ、２２：トランジスタ、２３：トランジスタ、２４：トランジスタ、２５：トランジスタ、２６：トランジスタ、２７：トランジスタ、２８：トランジスタ、２９：トランジスタ、５０：コンパレータ、６０：インバータ、５１：アンプ、１００：半導体装置、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、３６０：絶縁体、３６２：絶縁体、３６４：絶縁体、３６６：導電体、３７０：絶縁体、３７２：絶縁体、３７４：絶縁体、３７６：導電体、３８０：絶縁体、３８２：絶縁体、３８４：絶縁体、３８６：導電体、５００：トランジスタ、５０３：導電体、５０３ａ：導電体、５０３ｂ：導電体、５０５：導電体、５０５ａ：導電体、５０５ｂ：導電体、５１０：絶縁体、５１０Ａ：トランジスタ、５１０Ｂ：トランジスタ、５１０Ｃ：トランジスタ、５１０Ｄ：トランジスタ、５１０Ｅ：トランジスタ、５１０Ｆ：トランジスタ、５１１：絶縁体、５１２：絶縁体、５１４：絶縁体、５１６：絶縁体、５１８：導電体、５２０：絶縁体、５２１：絶縁体、５２２：絶縁体、５２４：絶縁体、５３０：酸化物、５３０ａ：酸化物、５３０ｂ：酸化物、５３０ｃ：酸化物、５３１：領域、５３１ａ：領域、５３１ｂ：領域、５４０ａ：導電体、５４０ｂ：導電体、５４２：導電体、５４２ａ：導電体、５４２ｂ：導電体、５４３：領域、５４３ａ：領域、５４３ｂ：領域、５４４：絶縁体、５４５：絶縁体、５４６：導電体、５４６ａ：導電体、５４６ｂ：導電体、５４７：導電体、５４７ａ：導電体、５４７ｂ：導電体、５４８：導電体、５５０：絶縁体、５５２：金属酸化物、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、５７０：絶縁体、５７１：絶縁体、５７３：絶縁体、５７４：絶縁体、５７５：絶縁体、５７６：絶縁体、５７６ａ：絶縁体、５７６ｂ：絶縁体、５８０：絶縁体、５８１：絶縁体、５８２：絶縁体、５８４：絶縁体、５８６：絶縁体、６００：容量素子、６１０：導電体、６１２：導電体、６２０：導電体、６３０：絶縁体、６５０：絶縁体

Claims (10)

  1. 　第１ソースフォロワと、
    　第２ソースフォロワと、
    　トランジスタと、
    　容量素子と、
    　コンパレータと、を有し、
    　前記第１ソースフォロワには、第１電位が入力され、
    　前記第２ソースフォロワには、第２電位が入力され、
    　前記第１ソースフォロワの出力は、前記トランジスタのソースまたはドレインの一方に入力され、
    　前記トランジスタのソースまたはドレインの他方は、前記容量素子の一方の端子、および、前記コンパレータの非反転入力端子、と電気的に接続され、
    　前記第２ソースフォロワの出力は、前記コンパレータの反転入力端子に入力される、半導体装置。
  2. 　第１ソースフォロワと、
    　第２ソースフォロワと、
    　トランジスタと、
    　容量素子と、
    　コンパレータと、を有し、
    　前記第１ソースフォロワには、第１電位が入力され、
    　前記第２ソースフォロワには、第２電位が入力され、
    　前記第１電位は、前記第２電位より、高い電位であり、
    　前記第１ソースフォロワの出力は、前記トランジスタのソースまたはドレインの一方に入力され、
    　前記トランジスタのソースまたはドレインの他方は、前記容量素子の一方の端子、および、前記コンパレータの非反転入力端子、と電気的に接続され、
    　前記第２ソースフォロワの出力は、前記コンパレータの反転入力端子に入力される、半導体装置。
  3. 　第１ソースフォロワと、
    　第２ソースフォロワと、
    　トランジスタと、
    　容量素子と、
    　コンパレータと、を有する半導体装置であって、
    　前記半導体装置には、二次電池の負極電位、および、前記二次電池の正極電位、が供給され、
    　前記第１ソースフォロワには、第１電位が入力され、
    　前記第２ソースフォロワには、第２電位が入力され、
    　前記第１電位は、前記第２電位より、高い電位であり、
    　前記第２電位は、前記負極電位より、高い電位であり、
    　前記第１ソースフォロワの出力は、前記トランジスタのソースまたはドレインの一方に入力され、
    　前記トランジスタのソースまたはドレインの他方は、前記容量素子の一方の端子、および、前記コンパレータの非反転入力端子、と電気的に接続され、
    　前記第２ソースフォロワの出力は、前記コンパレータの反転入力端子に入力される、半導体装置。
  4. 　請求項１乃至請求項３のいずれか一項において、
    　前記トランジスタは、チャネル形成領域に金属酸化物を有する、半導体装置。
  5. 　請求項１乃至請求項３のいずれか一項において、
    　前記トランジスタ、前記第１ソースフォロワを構成するトランジスタ、前記第２ソースフォロワを構成するトランジスタ、および、前記コンパレータを構成するトランジスタは、チャネル形成領域に金属酸化物を有する、半導体装置。
  6. 　第１乃至第５トランジスタと、
    　容量素子と、
    　コンパレータと、
    　第１および第２配線と、を有し、
    　前記第１トランジスタのソースまたはドレインの一方は、前記第１配線と電気的に接続され、
    　前記第１トランジスタのソースまたはドレインの他方は、前記第２トランジスタのソースまたはドレインの一方、および、前記第５トランジスタのソースまたはドレインの一方と、電気的に接続され、
    　前記第１トランジスタのゲートには、第１電位が入力され、
    　前記第２トランジスタのソースまたはドレインの他方、および、前記第２トランジスタのゲートは、前記第２配線と電気的に接続され、
    　前記第３トランジスタのソースまたはドレインの一方は、前記第１配線と電気的に接続され、
    　前記第３トランジスタのソースまたはドレインの他方は、前記第４トランジスタのソースまたはドレインの一方、および、前記コンパレータの反転入力端子と、電気的に接続され、
    　前記第３トランジスタのゲートには、第２電位が入力され、
    　前記第４トランジスタのソースまたはドレインの他方、および、前記第４トランジスタのゲートは、前記第２配線と電気的に接続され、
    　前記第５トランジスタのソースまたはドレインの他方は、前記容量素子の一方の端子、および、前記コンパレータの非反転入力端子、と電気的に接続される、半導体装置。
  7. 　第１乃至第５トランジスタと、
    　容量素子と、
    　コンパレータと、
    　第１および第２配線と、を有し、
    　前記第１トランジスタのソースまたはドレインの一方は、前記第１配線と電気的に接続され、
    　前記第１トランジスタのソースまたはドレインの他方は、前記第２トランジスタのソースまたはドレインの一方、および、前記第５トランジスタのソースまたはドレインの一方と、電気的に接続され、
    　前記第１トランジスタのゲートには、第１電位が入力され、
    　前記第２トランジスタのソースまたはドレインの他方、および、前記第２トランジスタのゲートは、前記第２配線と電気的に接続され、
    　前記第３トランジスタのソースまたはドレインの一方は、前記第１配線と電気的に接続され、
    　前記第３トランジスタのソースまたはドレインの他方は、前記第４トランジスタのソースまたはドレインの一方、および、前記コンパレータの反転入力端子と、電気的に接続され、
    　前記第３トランジスタのゲートには、第２電位が入力され、
    　前記第４トランジスタのソースまたはドレインの他方、および、前記第４トランジスタのゲートは、前記第２配線と電気的に接続され、
    　前記第５トランジスタのソースまたはドレインの他方は、前記容量素子の一方の端子、および、前記コンパレータの非反転入力端子、と電気的に接続され、
    　前記第１電位は、前記第２電位より、高い電位である、半導体装置。
  8. 　第１乃至第５トランジスタと、
    　容量素子と、
    　コンパレータと、
    　第１および第２配線と、を有し、
    　前記第１トランジスタのソースまたはドレインの一方は、前記第１配線と電気的に接続され、
    　前記第１トランジスタのソースまたはドレインの他方は、前記第２トランジスタのソースまたはドレインの一方、および、前記第５トランジスタのソースまたはドレインの一方と、電気的に接続され、
    　前記第１トランジスタのゲートには、第１電位が入力され、
    　前記第２トランジスタのソースまたはドレインの他方、および、前記第２トランジスタのゲートは、前記第２配線と電気的に接続され、
    　前記第３トランジスタのソースまたはドレインの一方は、前記第１配線と電気的に接続され、
    　前記第３トランジスタのソースまたはドレインの他方は、前記第４トランジスタのソースまたはドレインの一方、および、前記コンパレータの反転入力端子と、電気的に接続され、
    　前記第３トランジスタのゲートには、第２電位が入力され、
    　前記第４トランジスタのソースまたはドレインの他方、および、前記第４トランジスタのゲートは、前記第２配線と電気的に接続され、
    　前記第５トランジスタのソースまたはドレインの他方は、前記容量素子の一方の端子、および、前記コンパレータの非反転入力端子、と電気的に接続され、
    　前記第１配線には、二次電池の負極電位が供給され、
    　前記第２配線には、前記二次電池の正極電位が供給され、
    　前記第１電位は、前記第２電位より、高い電位であり、
    　前記第２電位は、前記負極電位より、高い電位である、半導体装置。
  9. 　請求項６乃至請求項８のいずれか一項において、
    　前記第５トランジスタは、チャネル形成領域に金属酸化物を有する、半導体装置。
  10. 　請求項６乃至請求項８のいずれか一項において、
    　前記第１乃至第５トランジスタ、および、前記コンパレータを構成するトランジスタは、チャネル形成領域に金属酸化物を有する、半導体装置。
PCT/IB2019/059650 2018-11-22 2019-11-11 二次電池の異常検知装置、および、半導体装置 Ceased WO2020104885A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201980077052.XA CN113167821B (zh) 2018-11-22 2019-11-11 二次电池的异常检测装置以及半导体装置
US17/291,000 US11973198B2 (en) 2018-11-22 2019-11-11 Device detecting abnormality of secondary battery and semiconductor device
KR1020217017379A KR102798972B1 (ko) 2018-11-22 2019-11-11 이차 전지의 이상 검출 장치 및 반도체 장치
JP2020557011A JP7352568B2 (ja) 2018-11-22 2019-11-11 半導体装置
DE112019005845.2T DE112019005845T5 (de) 2018-11-22 2019-11-11 Vorrichtung zur Erkennung von Anomalien in einer Sekundärbatterie und Halbleitervorrichtung

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-218885 2018-11-22
JP2018218885 2018-11-22
JP2018-240093 2018-12-21
JP2018240093 2018-12-21

Publications (1)

Publication Number Publication Date
WO2020104885A1 true WO2020104885A1 (ja) 2020-05-28

Family

ID=70773576

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2019/059650 Ceased WO2020104885A1 (ja) 2018-11-22 2019-11-11 二次電池の異常検知装置、および、半導体装置

Country Status (6)

Country Link
US (1) US11973198B2 (ja)
JP (1) JP7352568B2 (ja)
KR (1) KR102798972B1 (ja)
CN (1) CN113167821B (ja)
DE (1) DE112019005845T5 (ja)
WO (1) WO2020104885A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115877210A (zh) * 2022-12-08 2023-03-31 青岛艾测科技有限公司 一种保压可调容性负载绝缘检测方法、装置和设备
US11916065B2 (en) 2019-02-26 2024-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for operating semiconductor device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11714138B2 (en) 2018-11-22 2023-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power storage device, and electronic device
WO2020109901A1 (ja) 2018-11-26 2020-06-04 株式会社半導体エネルギー研究所 半導体装置、二次電池システム
US12266957B2 (en) 2019-02-25 2025-04-01 Semiconductor Energy Laboratory Co., Ltd. Protection circuit for secondary battery and abnormality detection system of secondary battery
KR20220143061A (ko) 2020-02-21 2022-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 축전 장치, 전지 제어 회로, 전자 부품, 차량, 및 전자 기기
JPWO2022018560A1 (ja) 2020-07-24 2022-01-27
KR20250137930A (ko) * 2024-03-12 2025-09-19 주식회사 엘지에너지솔루션 배터리 진단 장치 및 이의 동작 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5888674A (ja) * 1981-11-20 1983-05-26 Sanyo Electric Co Ltd 電池の充電検出装置
JPS61159815A (ja) * 1985-01-08 1986-07-19 Nec Corp 信号検出回路
JPH08307167A (ja) * 1995-04-21 1996-11-22 At & T Corp 補償オフセット電圧を必要としない電圧コンパレータ
JPH09512684A (ja) * 1994-04-29 1997-12-16 アナログ・デバイセス・インコーポレーテッド 低電圧ｃｍｏｓコンパレータ
JP2005229383A (ja) * 2004-02-13 2005-08-25 Oki Electric Ind Co Ltd 半導体集積回路
JP2009077003A (ja) * 2007-09-19 2009-04-09 Yamaha Corp コンパレータ
JP2014039459A (ja) * 2012-07-17 2014-02-27 Semiconductor Energy Lab Co Ltd 充電装置
JP2015122750A (ja) * 2013-03-15 2015-07-02 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100209449B1 (ko) * 1990-05-21 1999-07-15 가나이 쓰토무 반도체 집적회로 장치
JPH052037A (ja) * 1991-06-25 1993-01-08 Mitsubishi Electric Corp ゼロクロス検出回路
JPH07229932A (ja) * 1994-02-17 1995-08-29 Toshiba Corp 電位検知回路
DE69931121T8 (de) 1998-10-23 2007-05-03 Nippon Telegraph And Telephone Corp. Spannungsvergleicher
JP3519650B2 (ja) 1998-10-23 2004-04-19 日本電信電話株式会社 電圧比較器
US6586984B1 (en) * 2002-07-12 2003-07-01 Lsi Logic Corporation Method for preventing damage to IO devices due to over voltage at pin
US6940318B1 (en) * 2003-10-06 2005-09-06 Pericom Semiconductor Corp. Accurate voltage comparator with voltage-to-current converters for both reference and input voltages
US7049865B2 (en) * 2004-03-05 2006-05-23 Intel Corporation Power-on detect circuit for use with multiple voltage domains
WO2006135062A1 (ja) 2005-06-17 2006-12-21 Rohm Co., Ltd. 半導体装置、電源装置、情報処理装置
US7466171B2 (en) * 2007-01-15 2008-12-16 International Business Machines Corporation Voltage detection circuit and circuit for generating a trigger flag signal
JP5120154B2 (ja) 2007-11-01 2013-01-16 株式会社デンソー 信号形成回路
JP5815195B2 (ja) 2008-09-11 2015-11-17 ミツミ電機株式会社 電池状態検知装置及びそれを内蔵する電池パック
WO2010082608A1 (ja) 2009-01-14 2010-07-22 ミツミ電機株式会社 保護監視回路、電池パック、二次電池監視回路、及び保護回路
JP5535608B2 (ja) * 2009-12-21 2014-07-02 ラピスセミコンダクタ株式会社 電圧変化検知装置
WO2012029638A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9453886B2 (en) 2011-04-21 2016-09-27 Renesas Electronics Corporation Switch circuit, selection circuit, and voltage measurement device
TWI580189B (zh) 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 位準位移電路及半導體積體電路
JP6906978B2 (ja) * 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
JP2017215906A (ja) 2016-06-02 2017-12-07 シナプティクス・ジャパン合同会社 シリーズレギュレータ及び半導体集積回路
US10128821B2 (en) 2016-11-15 2018-11-13 Stmicroelectronics, Inc. Low output impedance, high speed and high voltage generator for use in driving a capacitive load
JP2018156699A (ja) 2017-03-16 2018-10-04 株式会社半導体エネルギー研究所 半導体装置、電子部品、及び電子機器
JP7399857B2 (ja) 2018-07-10 2023-12-18 株式会社半導体エネルギー研究所 二次電池の保護回路
JP7412346B2 (ja) * 2018-10-25 2024-01-12 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5888674A (ja) * 1981-11-20 1983-05-26 Sanyo Electric Co Ltd 電池の充電検出装置
JPS61159815A (ja) * 1985-01-08 1986-07-19 Nec Corp 信号検出回路
JPH09512684A (ja) * 1994-04-29 1997-12-16 アナログ・デバイセス・インコーポレーテッド 低電圧ｃｍｏｓコンパレータ
JPH08307167A (ja) * 1995-04-21 1996-11-22 At & T Corp 補償オフセット電圧を必要としない電圧コンパレータ
JP2005229383A (ja) * 2004-02-13 2005-08-25 Oki Electric Ind Co Ltd 半導体集積回路
JP2009077003A (ja) * 2007-09-19 2009-04-09 Yamaha Corp コンパレータ
JP2014039459A (ja) * 2012-07-17 2014-02-27 Semiconductor Energy Lab Co Ltd 充電装置
JP2015122750A (ja) * 2013-03-15 2015-07-02 株式会社半導体エネルギー研究所 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11916065B2 (en) 2019-02-26 2024-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for operating semiconductor device
CN115877210A (zh) * 2022-12-08 2023-03-31 青岛艾测科技有限公司 一种保压可调容性负载绝缘检测方法、装置和设备

Also Published As

Publication number Publication date
CN113167821A (zh) 2021-07-23
JP7352568B2 (ja) 2023-09-28
DE112019005845T5 (de) 2021-08-12
US11973198B2 (en) 2024-04-30
KR102798972B1 (ko) 2025-04-21
JPWO2020104885A1 (ja) 2021-11-04
KR20210093934A (ko) 2021-07-28
CN113167821B (zh) 2024-04-19
US20220045370A1 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
JP7352568B2 (ja) 半導体装置
JP7811974B2 (ja) 半導体装置
JP7767543B2 (ja) 半導体装置
JP2023133301A (ja) 異常検知システム
JP2024161124A (ja) 半導体装置の駆動方法
JP7412346B2 (ja) 半導体装置
JP2026035758A (ja) 蓄電装置
JP7757477B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19886715

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020557011

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20217017379

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 19886715

Country of ref document: EP

Kind code of ref document: A1