一种基于1T1R存储器的乘法器及运算方法
【技术领域】
本发明属于微电子器件领域,更具体地,涉及一种基于1T1R存储器的乘法器及运算方法。
【背景技术】
电子信息技术的发展已进入“后摩尔”时代,由于面临着制备工艺和物理机理的双重限制,通过进一步缩小半导体器件的尺寸来提高集成电路的性能越来越困难,传统计算机架构中指令与数据放在同一内存,与此带来的CPU利用率(吞吐率)降低问题即冯诺依曼瓶颈,新原理纳米信息器件忆阻器的研究为解决这一问题提供了新的思路。
忆阻器是新原理纳米信息器件中具有重大发展前景的一种,具备高集成密度、高读写速度、低功耗、多值计算潜力等方面的优势。目前,忆阻器已在非易失存储、逻辑运算、新型计算/存储融合架构计算和新型神经形态计算等方面呈现广阔的应用前景,将为IT技术发展提供新的物理基础,结合现有成熟CMOS技术与忆阻器可以实现新型计算机架构。
【发明内容】
针对现有技术的缺陷,本发明提供了一种基于1T1R器件的乘法运算电路及操作方法,其目的在于实现非易失性逻辑运算,并实现更复杂的计算功能,同时实现运算功能的并行运算性。
为实现上述目的,按照本发明的第一方面,提供了一种基于1T1R器件的计算矩阵,包括:1T1R矩阵以及外围电路;1T1R矩阵用于实现运算并存储运算结果,外围电路用于传输数据及控制信号,从而控制1T1R矩阵的运算及存储过程。
1T1R交叉开关矩阵包括以交叉矩阵形式排布的1T1R器件、字线WL、 位线BL以及源线SL;1T1R器件电阻状态指忆阻器阻值高低包括:高阻态H和低阻态L;1T1R器件通过忆阻器置于不同的阻值大小实现对数据0/1的存储和处理;位于同一行的1T1R器件连接至相同的位线BL及字线WL,位于同一列的1T1R器件连接至相同的源线SL,通过对位线BL、字线WL以及源线SL施加不同的信号以实现数据的传输、不同的功能运算以及运算结果存储。
1T1R交叉开关矩阵包括以交叉矩阵形式排布的1T1R器件、字线WL、位线BL以及源线SL;1T1R器件电阻状态指忆阻器阻值高低包括:高阻态H和低阻态L;1T1R器件通过忆阻器置于不同的阻值大小实现对数据0/1的存储和处理;位于同一行的1T1R器件连接至相同的位线BL及字线WL,位于同一列的1T1R器件连接至相同的源线SL,通过对位线BL、字线WL以及源线SL施加不同的信号以实现数据的传输、不同的功能运算以及运算结果存储。
1T1R器件包括:一个晶体管元件和一个忆阻器元件;晶体管元件结构包括:基底、源极、漏极、绝缘层以及栅极,其中,源极与源线SL相连接,栅极与字线WL相连接;阻变元件包括两端电极,其中正极与晶体管的漏极相连接,负极与位线BL相连接;忆阻元件为三明治堆叠结构,具有非易失性电阻转变特性,即在一种外加信号激励方式下,1T1R器件的电阻状态可以从高阻态转变为低阻态,在另一种外加信号激励方式下,1T1R器件的电阻状态可以从低阻态转变为高阻态。
结合本发明的第一方面,在本发明第一方面的第一种实施方式中,1T1R器件的阻变元件为阻变存储器RRAM(Resistive Random Access Memory);阻变存储器包括:上电极、功能层和下电极;上电极与位线BL相连接,下电极与晶体管漏极相连接。
外围电路包括:数据传输控制器、字线译码器、源线译码器、位线译码器、字线多路数据选择器、位线多路数据选择器、源线多路数据选择器 以及时序控制电器;
数据传输控制器由数据寄存器、数据读电路、数据写电路、单元寻址电路构成,具有数据输入端Din、输出端Dout、地址输入端Address、字线输出端、位线输出端、源线输出端;数据传输控制器的输入端Din用于输入计算数据,输出端Dout用于输出计算结果,状态控制器的地址输入端Address用于输入选定特定器件的地址信息,字线输出端、位线输出端、源线输出端用于输入字线、位线、源线地址信号以及读写电路产生的读、写信号;数据传输控制器根据输入输出的数据、地址信息需要产生控制信号输出到下一级或者读取最终的计算结果;
字线译码器的输入端连接至数据传输控制器的字线输出端,字线译码器的输出端连接至字线多路选择器输入端;字线译码器对状态控制器产生的控制信号进行译码后,得到字线控制信号,并将字线控制信号输入到字线多路选择器输入端;
位线译码器的输入端连接至数据传输控制器的位线输出端,位线译码器的输出端连接至位线多路选择器输入端;位线译码器对状态控制器产生的控制信号进行译码后,得到位线控制信号,并将位线控制信号输入到字线多路选择器输入端;
源线译码器的输入端连接至数据传输控制器的位线输出端,源线译码器的输出端连接至源线多路选择器输入端;源线译码器对状态控制器产生的控制信号进行译码后,得到源线控制信号,并将源线控制信号输入到字线多路选择器输入端;
字线多路数据选择器的输出端连接至1T1R矩阵的字线线,字线多路数据选择器根据字线译码器的信号将字线控制信号施加选通的特定字线上。
位线多路数据选择器的输出端连接至1T1R矩阵的位线线,位线多路数据选择器根据位线译码器的信号将位线控制信号施加选通的特定位线上。
源线多路数据选择器的输出端连接至1T1R矩阵的源线线,源线多路数 据选择器根据源线译码器的信号将源线控制信号施加选通的特定源线上。
字线控制信号、位线控制信号以及源线控制信号到共同施加到1T1R矩阵,实现对1T1R矩阵中1T1R器件阻态的控制;
时序控制器的输出端连接至字线、位线、源线多路数据选择器,时序控制器产生时钟信号、使能信号来控制电路运作。
基于1T1R器件的计算矩阵以外加电压脉冲作为输入信号来进行逻辑运算,以1T1R器件最终的电阻状态高低表征逻辑0/1;逻辑运算的结果能够非易失地存储在器件的电阻状态中,通过小电流(一般在纳安级)或者小电压(一般在0.2V以下)的读信号可以将该电阻状态读出,通过施加一定幅值和脉宽的电压脉冲对该电阻信号进行擦除。
按照本发明的第二方面,提供了一种基于计算矩阵的运算电路,用于实现或非布尔逻辑,具体地,根据输入的数据a、数据b计算或非值c,其特征在于,包括:2个1T1R器件R
1与R
2,用于计算并存储输入数据in1与in2,R
1对应的字线信号为V
WL1,R
1对应的位线信号为V
BL1,R
1对应的源线信号为V
SL1;R
2对应的字线信号为V
WL1,R
2对应的位线信号为V
BL1,R
2对应的源线信号为V
SL2;1个1T1R器件R
3,用于计算并存储输出数据out,R
3对应的字线信号为V
WL1,R
3对应的位线信号为V
BL1,R
3对应的源线信号为V
SL3;所述的输入信号都由所述的外围电路控制及施加;所述1T1R器件R
1、R
2与R
3计算所得in1与in2的或非结构out通过所述数据传输控制器的读模块传输给所述数据输出线路D
out。
结合本发明的第二方面,本发明还提供了一种基于计算矩阵的运算电路的操作方法,包括如下步骤:
(S1-1)输入逻辑信号V
WL1=1、V
SL1=in1以及
将输入的逻辑信号in1写入到1T1R器件R
1中;
(S1-2)输入逻辑信号V
WL1=1、V
SL2=in2以及
将输入的逻 辑信号in2写入到1T1R器件R
2中;
(S1-3)输入逻辑信号V
WL1=1、V
SL3=1以及V
BL1=0,将1T1R器件R
3置低阻;
(S1-4)输入逻辑信号V
WL1=1、V
SL1=V
SL2=V
SL1=V
0以及V
BL1=0,计算输入值in1与in2的或非值out1并写入到1T1R器件R
3中;
(S1-5)读取1T1R器件R
3中存储的计算结果out1。
按照本发明的第三方面,提供了一种基于计算矩阵的运算电路,用于实现二位二进制乘法器,具体地,根据输入的数据a
0a
1和b
0b
1,计算积值s
0~3,其特征在于,包括:1T1R矩阵A
1、1T1R矩阵A
2以及1T1R矩阵A
3;1T1R矩阵A
1包括4个1T1R器件R
0A~R
3A,分别用于存储计算4位初始输入数据s
0A~3A=a
0a
1b
0b
1,R
0A~R
3A对应的字线控制信号为V
WL0A~V
WL3A,R
0A~R
3A对应的位线控制信号分别为V
BL0,R
0A~R
3A对应的源线控制信号分别为V
SL0A~V
SL3A;1T1R矩阵A
2包括15个1T1R器件
分别用于存储中间计算结果
对应的字线控制信号为
对应的位线控制信号为V
BL0,
对应的源线控制信号为
1T1R矩阵A
3包括4个1T1R器件R
0B~R
3B,用于计算并存储加法运算结果s0~3,R
0B~R
3B对应的字线控制信号为V
WL0B~V
WL3B,R
0B~R
3B对应的位线控制信号为V
BL0,R
0B~R
3B对应的源线控制信号为V
SL0B~V
SL3B;所述的输入信号都由所述的外围电路控制及施加;所述1T1R矩阵A
1、A
2、A
3计算所得的中间数据
和计算结果s
0~3通过所述数据传输控制器实现数据读取输出。
结合本发明的第三方面,本发明还提供了一种基于计算矩阵的运算电路的操作方法,包括如下步骤:
(S2-1)输入逻辑信号V
WL0A=1、V
SL0A=a
0以及
将输入的运算数据a
0写入1T1R矩阵A
1的R
0A中;输入逻辑信号V
WL1A=1、V
SL1A=a
1 以及
将输入的运算数据a
1写入1T1R矩阵A
1的R
1A中;输入逻辑信号V
WL2A=1、V
SL2A=b
0以及
将输入的运算数据b
0写入1T1R矩阵A
1的R
2A中;输入逻辑信号V
WL3A=1、V
SL3A=b
1以及
将输入的运算数据b
1写入1T1R矩阵A
1的R
3A中;
(S2-2)输入逻辑信号
以及V
BL0=1,将1T1R器件
置高阻,即
分别输入逻辑信号V
WL0A~3A=1、
V
SL0A~3A=V
0、
以及
分别计算输入数据a
0a
1b
0b
1的非值
并将其分别存储在1T1R矩阵A
2的1T1R器件
中;
(S2-3)输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中
的或非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S2-4)输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中
的或非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S2-5)输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中
的或非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S2-6)输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中
的或非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S2-7)输入逻辑信号
V
WL0B=1、
V
SL0B=V
0 以及
计算1T1R矩阵A
2的1T1R器件
中数据
的非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S2-8)输入逻辑信号
V
WL0B=1、
V
SL0B=V
0以及
计算1T1R矩阵A
2的1T1R器件
中数据
的非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S2-9)输入逻辑信号
V
WL0B=1、
V
SL0B=V
0以及
计算1T1R矩阵A
2的1T1R器件
中数据
的非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S2-10)输入逻辑信号
V
WL0B=1、
V
SL0B=V
0以及
计算1T1R矩阵A
2的1T1R器件
中数据
的非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S2-11)输入逻辑信号
V
WL0B=1、
以及V
SL0B=0计算1T1R矩阵A
2的1T1R器件
中数据
的或非值,得到二位乘法结果的第一位
并将其存储在1T1R矩阵A
3的1T1R器件R
0B中;
(S2-12)输入逻辑信号
V
WL1B=1、
以及V
SL1B=0计算1T1R矩阵A
2的1T1R器件
中数据
的或非值,得到二位乘法结果的第二位
并将其分别存储在1T1R矩阵A
3的1T1R器件R
1B中;
(S2-13)输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中数据
的或 非值
并将其分别存储在1T1R矩阵A
2的1T1R器件
中;
输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中数据
的或非值
并将其分别存储在1T1R矩阵A
2的1T1R器件
中;输入逻辑信号
V
WL2B=1、
以及
计算1T1R矩阵A
2的1T1R器件
中数据
的或非值得
输入逻辑信号V
WL2A=1、
V
SL2B=0、
以及
计算,得到二位乘法结果的第三位
并将其存储在1T1R矩阵A
3的1T1R器件R
2B中;
(S2-13)1T1R矩阵A
2的1T1R器件
中的数据
即为二位乘法结果的第四位,基于权利要求9所述运算电路的操作方法,输入逻辑信号V
WL3B=1、V
SL3B=0以及V
BL0=1,将1T1R矩阵A
3的1T1R器件R
3B置低阻;输入逻辑信号
V
SL3B=V
0,于是所述1T1R器件R
1就将数据
通过传递运算传输到1T1R器件R
3B得到二位乘法结果第四位P
3=s
3;
按照本发明的第四方面,提供了一种基于计算矩阵的运算电路,用于实现优化的二位二进制乘法器,具体地,根据输入的数据a
0a
1和b
0b
1,计算积值s
0~3,其特征在于,包括:1T1R矩阵A
1、1T1R矩阵A
2以及1T1R矩阵A
3;1T1R矩阵A
1包括2个1T1R器件R
0A~R
1A,分别用于存储初始输入数据s
0A~3A=a
0a
1b
0b
1或者运算结果s
0~1,R
0A~R
3A对应的字线控制信号为 V
WL0A~V
WL1A,R
0A~R
1A对应的位线控制信号分别为V
BL0,R
0A~R
1A对应的源线控制信号分别为V
SL0A~V
SL1A;1T1R矩阵A
2包括8个1T1R器件
分别用于存储中间计算结果
对应的字线控制信号为
对应的位线控制信号为V
BL0,
对应的源线控制信号为
1T1R矩阵A
3包括2个1T1R器件R
0B~R
1B,用于计算并存储加法运算结果s
2~3,R
0B~R
1B对应的字线控制信号为V
WL0B~V
WL1B,R
0B~R
1B对应的位线控制信号为V
BL0,R
0B~R
1B对应的源线控制信号为V
SL0B~V
SL1B;所述的输入信号都由所述的外围电路控制及施加;所述1T1R矩阵A
1、A
2、A
3计算所得的中间数据
和计算结果s
0~3通过所述数据传输控制器实现数据读取输出。
结合本发明的第四方面,本发明还提供了一种基于计算矩阵的运算电路的操作方法,包括如下步骤:
(S3-1)输入逻辑信号V
WL0A=1、V
SL0A=a
0以及
将输入的运算数据a
0写入1T1R矩阵A
1的R
0A中,即s
0A=a
0;输入逻辑信号V
WL1A=1、V
SL0A=0以及V
BL0=1,将1T1R矩阵A
1的R
1A置高阻,即s
1A=0;
输入逻辑信号V
WL0A=1、V
WL1A=1、
V
SL0A=V
0、V
SL1A=V
0以及
将1T1R矩阵A
1的1T1R器件R
0A中数据s
0A=a
0取非并存储在1T1R矩阵A
2的
中,即
(S3-2)输入逻辑信号V
WL0A=1、V
SL0A=a
1以及
将输入的运算数据a
1写入1T1R矩阵A
1的R
0A中,即s
0A=a
1;输入逻辑信号V
WL0A=1、V
WL1A=1、
V
SL0A=V
0、V
SL1A=V
0以及
将1T1R矩阵A
1的1T1R器件R
0A中数据s
0A=a
1取非并存储在1T1R矩阵A
2的
中,即
(S3-3)输入逻辑信号V
WL0A=1、V
SL0A=b
0以及
将输入的运算数据b
0写入1T1R矩阵A
1的R
0A中,即s
0A=b
0;输入逻辑信号V
WL0A=1、 V
WL1A=1、
V
SL0A=V
0、V
SL1A=V
0以及
将1T1R矩阵A
1的1T1R器件R
0A中数据s
0A=b
0取非并存储在1T1R矩阵A
2的
中,即
(S3-4)输入逻辑信号V
WL0A=1、V
SL0A=b
1以及
将输入的运算数据b
1写入1T1R矩阵A
1的R
0A中,即s
0A=b
1;输入逻辑信号V
WL0A=1、V
WL1A=1、V
SL0A=V
0、V
SL1A=V
0以及
将1T1R矩阵A
1的1T1R器件R
0A中数据s
0A=b
1取非并存储在1T1R矩阵A
2的
中,即
(S3-5)输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中
的或非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S3-6)输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中
的或非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S3-7)输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中
的或非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S3-8)输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中
的或非值
并将其存储在1T1R矩阵A
2的1T1R器件
中,即为二位二进制乘法结果的第四位
(S3-9)输入逻辑信号
V
WL1A=1、
V
SL1A=V
0以及
计算1T1R矩阵A
2的1T1R器件
中
的非值
并将 其存储在1T1R矩阵A
2的1T1R器件
中;
(S3-10)输入逻辑信号
V
WL1A=1、
V
SL1A=V0以及
计算1T1R矩阵A
2的1T1R器件
中
的非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S3-11)输入逻辑信号
V
WL0A=1、
以及V
SL0A=0计算1T1R矩阵A
2的1T1R器件
中数据
的或非值
并将其分别存储在1T1R矩阵A
1的1T1R器件R
0中;
(S3-12)输入逻辑信号
V
WL1A=1、
以及V
SL1A=0计算1T1R矩阵A
2的1T1R器件
中数据
的或非值
并将其分别存储在1T1R矩阵A
1的1T1R器件R
1中;
(S3-13)输入逻辑信号
以及V
BL0=1,将1T1R矩阵A
2的
置高阻,即
输入逻辑信号V
WL0A=1、V
WL1A=1、
V
SL0A=V
0、V
SL1A=V
0以及
计算1T1R矩阵A
1的1T1R器件R
0、R
1中数据
的或非值
输入逻辑信号V
WL0A=1、
V
SL0A=V
0、
以及
计算得到二位乘法结果的第三位
并将其分别存储在1T1R矩阵A
1的1T1R器件R
0中;
(S3-14)输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中
的非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S3-15)输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中
的非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S3-16)输入逻辑信号
V
WL1A=1、
以及VSL1A=V
0,计算第一位1T1R矩阵A
2的1T1R器件
得到二位乘法结果的第一位
并将其存储在1T1R矩阵A
1的1T1R器件R
1中;
(S3-17)输入逻辑信号
以及
计算第一位1T1R矩阵A
2的1T1R器件
得到二位乘法结果的第二位
并将其存储在1T1R矩阵A
2的1T1R器件
中;
按照本发明的第五方面,提供了一种基于计算矩阵的运算电路,用于多并行二位二进制乘法器,根据输入的数据a
00a
10b
00b
10~a
0(n-1)a
1(n-1)b
0(n-1)b
1(n-1),计算积值s
00s
10s
20s
30~s
0(n-1)s
1(n-1)s
2(n-1)s
3(n-1),其中n代表模块数,其特征在于,包括:n个1T1R矩阵A
0~A
(n-1)、n个1T1R矩阵B
0~B
(n-1)以及n个1T1R矩阵C
0~C
(n-1);n个1T1R矩阵A
0~A
(n-1)中每个矩阵包括4个1T1R器件R
0A~R
3A,分别用于存储计算4位初始输入数据s
0A~3A,R
0A~R
3A对应的字线控制信号为V
WL0A~V
WL3A,R
0A~R
3A对应的位线控制信号分别为V
BL0x,R
0A~R
3A对应的源线控制信号分别为V
SL0A~V
SL3A;n个1T1R矩阵B
0~B
(n-1)每个矩阵包括16个1T1R器件
分别用于存储中 间计算结果
对应的字线控制信号为
对应的位线控制信号为V
BL0x,
对应的源线控制信号为
n个1T1R矩阵C
0~C
(n-1)每个矩阵包括4个1T1R器件R
0C~R
3C,用于计算并存储加法运算结果s
0~3,R
0C~R
3C对应的字线控制信号为V
WL0C~V
WL3C,R
0C~R
3C对应的位线控制信号为V
BL0X,R
0C~R
3C对应的源线控制信号为V
SL0C~V
SL3C;所述的输入信号都由所述的外围电路控制及施加;所述1T1R矩阵A、B、C计算所得的中间数据
和计算结果s
0x~3x通过所述数据传输控制器实现数据读取输出,其中x表示第x个模块;同时保证每个模块的位线都相同,不同模块的位线则不同。
结合本发明的第五方面,本发明还提供了一种基于计算矩阵的运算电路的操作方法,具体包括如下步骤:
(S4-1)输入逻辑信号V
WL0Ax=1、V
SL0Ax=a
0x以及
将输入的运算数据a
0x写入1T1R矩阵A
1的R
0Ax中;输入逻辑信号V
WL1Ax=1、V
SL1Ax=a
1x以及
将输入的运算数据a
1x写入1T1R矩阵A
x的R
1Ax中;输入逻辑信号V
WL2A=1、V
SL2A=b
0x以及
将输入的运算数据b
0x写入1T1R矩阵A
x的R
2Ax中;输入逻辑信号V
WL3Ax=1、V
SL3Ax=b
1x以及
将输入的运算数据b
1x写入1T1R矩阵A
x的R
3Ax中;
(S4-2)输入逻辑信号
以及V
BL0x=1,将1T1R器件
置高阻,即
分别输入逻辑信号V
WL0Ax~3Ax=1、
V
SL0Ax~3Ax=V
0、
以及
分别计算输入数据a
0xa
1xb
0xb
1x的非值
并将其分别存储在1T1R矩阵B
x的1T1R器件
中;
(S4-3)输入逻辑信号
以及
计算1T1R矩阵B
x的1T1R器件
中
的或非值
并将其存储在1T1R矩阵B
x的1T1R器件
中;
(S4-4)输入逻辑信号
以及
计算1T1R矩阵B
x的1T1R器件
中
的或非值
并将其存储在1T1R矩阵B
x的1T1R器件
中;
(S4-5)输入逻辑信号
以及
计算1T1R矩阵B
x的1T1R器件
中
的或非值
并将其存储在1T1R矩阵B
x的1T1R器件
中;
(S4-6)输入逻辑信号
以及
计算1T1R矩阵B
x的1T1R器件
中
的或非值
并将其存储在1T1R矩阵B
x的1T1R器件
中;
(S4-7)输入逻辑信号
V
WL0Bx=1、
V
SL0Bx=V
0以及
计算1T1R矩阵B
x的1T1R器件
中数据
的非值
并将其存储在1T1R矩阵B
x的1T1R器件
中;
(S4-8)输入逻辑信号
V
WL0Bx=1、
V
SL0Bx=V
0以及
计算1T1R矩阵B
x的1T1R器件
中数据
的非值
并将其存储在1T1R矩阵B
x的1T1R器件
中;
(S4-9)输入逻辑信号
V
WL0Bx=1、
V
SL0Bx=V
0以及
计算1T1R矩阵B
x的1T1R器件
中数据
的非值
并将其存储在1T1R矩阵B
x的1T1R器件
中;
(S4-10)输入逻辑信号
V
WL0Bx=1、
V
SL0Bx=V
0 以及
计算1T1R矩阵B
x的1T1R器件
中数据
的非值
并将其存储在1T1R矩阵B
x的1T1R器件
中;
(S4-11)输入逻辑信号
V
WL0Bx=1、
以及V
SL0Bx=0计算1T1R矩阵B
x的1T1R器件
中数据
的或非值,得到二位乘法结果的第一位
并将其存储在1T1R矩阵C
x的1T1R器件R
0Bx中;
(S4-12)输入逻辑信号
V
WL1Bx=1、
以及V
SL1Bx=0计算1T1R矩阵B
x的1T1R器件
中数据
的或非值,得到二位乘法结果的第二位
并将其分别存储在1T1R矩阵C
x的1T1R器件R
1Bx中;
(S4-13)输入逻辑信号
以及
计算1T1R矩阵B
x的1T1R器件
中数据
的或非值
并将其分别存储在1T1R矩阵B
x的1T1R器件
中;
输入逻辑信号
以及
计算1T1R矩阵B
x的1T1R器件
中数据
的或非值
并将其分别存储在1T1R矩阵B
x的1T1R器件
中;输入逻辑信号
V
WL2Bx=1、
以及
计算1T1R矩阵B
x的1T1R器件
中数据
的或非值得
输入逻辑信号V
WL2Ax=1、
V
SL2Bx=0、
以及
计算,得到二位乘法结果的第三位
并将其存储在1T1R矩阵C
x的1T1R器件R
2Bx中;
(S4-14)1T1R矩阵B
x的1T1R器件
中的数据
即为二位乘法结果的第四位,基于权利要求9所述运算电路的操作方法,输入逻辑信号V
WL3Bx=1、V
SL3Bx=0以及V
BL0x=1,将1T1R矩阵C
x的1T1R器件R
3Bx置低阻;输入逻辑信号
V
SL3Bx=V
0,于是所述1T1R器件
就将数据
通过传递运算传输到1T1R器件R
3Bx得到二位乘法结果第四位P
3x=s
3x;
通过本发明提供了一种基于1T1R器件的计算矩阵结构,并构思以上技术方案,提供了多种运算电路及操作方法,可以实现实现或非布尔逻辑、二位二进制乘法器、其优化设计、多并行二位二进制乘法器等复杂运算。运算电路以基于1T1R器件的计算矩阵为基础,在进行逻辑运算的同时,能够将计算结果直接存储在计算矩阵的1T1R器件中,实现了计算与存储的融合。
附图说明
图1为本发明实施例提供的基于1T1R器件的计算矩阵示意图;
图2为本发明实施例提供的计算矩阵中的1T1R矩阵示意图;
图3为本发明实施例提供的1T1R器件的三围结构示意图及等效电路示意图;(a)为1T1R器件的三围结构示意图;(b)为1T1R器件的等效电路示意图;
图4为本发明实施例提供的基于计算矩阵的或非逻辑的运算电路等效电路图;
图5为本发明实施例提供的基于计算矩阵的二位二进制乘法器运算电路的等效电路图;(a)为电路原理图;(b)为等效电路示意图;
图6为本发明实施例提供的基于计算矩阵的优化的二位二进制乘法运算电路的等效电路图;
图7为本发明实施例提供的基于计算矩阵的多并行二位二进制乘法运算电路的等效电路图;
在所有附图中,相同的附图标记用来表示相同的元件或者结构,其中:100为源线译码器,101为源线多路选择器,102为字线多路选择器,103为字线译码器,104为数据传输控制器,105为位线多路选择器,106为位线译码器,107为时序控制器,200为位线,201为RRAM上电极,202为RRAM功能层,203为RRAM下电极,204为源线,205为晶体管栅极,206为晶体管绝缘层,207为晶体管源极,208为晶体管漏极,209为晶体管基底。
【具体实施方式】
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明提供的基于1T1R器件的计算矩阵,如图1所示,包括:1T1R矩阵以及外围电路;1T1R矩阵用于实现运算并存储运算结果,外围电路用于传输数据及控制信号,从而控制1T1R矩阵的运算及存储过程。
1T1R阵列,如图2所示,包括以阵列形式排布的1T1R器件、字线 WL(Write Line)、位线BL(Bit Line)以及源线SL(Source Line);1T1R器件通过不同的电阻状态实现对信息的存储和处理;位于同一行的1T1R器件连接至相同的位线,位于同一列的1T1R器件连接至相同的源线及字线,通过对字线WL、位线BL以及源线SL施加不同的信号以实现不同的运算并存储运算结果。
1T1R器件,如图3所示,包括一个晶体管和一个阻变元件;晶体管包括:基底309、源极307、漏极308、绝缘层306以及栅极305;在本实施例中,阻变元件为阻变存储器RRAM(Resistive Random Access Memory),包括:上电极201、功能层202和下电极203;晶体管的源极207与位线200相连接,晶体管的栅极205与字线相连接,阻变存储器RRAM的上电极201与位线200相连接,阻变存储器RRAM的下电极203与晶体管的漏极208相连接;
1T1R器件的电阻状态包括:高阻态H(High Resistance)和低阻态L(Low Resistance);1T1R器件的电阻状态在外加信号激励的作用下能够发生可逆的电阻状态转变,即在一种外加信号激励方式下,1T1R器件的电阻状态可以从高阻态转变为低阻态,在另一种外加信号激励方式下,1T1R器件的电阻状态可以从低阻态转变为高阻态;利用1T1R器件的两种电阻状态即可实现对信息的存储和处理。
如图1所示,外围电路包括:数据传输控制器104、字线译码器105、源线译码器100、位线译码器103、字线多路数据选择器106、位线多路数据选择器102、源线多路数据选择器101以及时序控制电器107,其中:
数据传输控制器104由数据寄存器、数据读电路、数据写电路、单元寻址电路构成,具有数据输入端Din、输出端Dout、地址输入端Address、字线输出端、位线输出端、源线输出端;数据传输控制器的输入端Din用于输入计算数据,输出端Dout用于输出计算结果,状态控制器的地址输入端Address用于输入选定特定器件的地址信息,字线输出端、位线输出端、 源线输出端用于输入字线、位线、源线地址信号以及读写电路产生的读、写信号;数据传输控制器根据输入输出的数据、地址信息需要产生控制信号输出到下一级或者读取最终的计算结果;
字线译码器105的输入端连接至数据传输控制器的字线输出端,字线译码器的输出端连接至字线多路选择器输入端;字线译码器对状态控制器产生的控制信号进行译码后,得到字线控制信号,并将字线控制信号输入到字线多路选择器输入端;
位线译码器103的输入端连接至数据传输控制器的位线输出端,位线译码器的输出端连接至位线多路选择器输入端;位线译码器对状态控制器产生的控制信号进行译码后,得到位线控制信号,并将位线控制信号输入到字线多路选择器输入端;
源线译码器100的输入端连接至数据传输控制器的位线输出端,源线译码器的输出端连接至源线多路选择器输入端;源线译码器对状态控制器产生的控制信号进行译码后,得到源线控制信号,并将源线控制信号输入到字线多路选择器输入端;
字线多路数据选择器106的输出端连接至1T1R矩阵的字线线,字线多路数据选择器根据字线译码器的信号将字线控制信号施加选通的特定字线上。
位线多路数据选择器102的输出端连接至1T1R矩阵的位线线,位线多路数据选择器根据位线译码器的信号将位线控制信号施加选通的特定位线上。
源线多路数据选择器101的输出端连接至1T1R矩阵的源线线,源线多路数据选择器根据源线译码器的信号将源线控制信号施加选通的特定源线上。
字线控制信号、位线控制信号以及源线控制信号到共同施加到1T1R矩阵,实现对1T1R矩阵中1T1R器件阻态的控制;
时序控制器107的输出端连接至字线、位线、源线多路数据选择器,时序控制器产生时钟信号、使能信号来控制电路运作。
控制1T1R器件的初始化电阻状态、字线输入信号、位线输入信号以及源线输入信号,实现或非基本布尔逻辑运算,进而实现16种布尔逻辑运算;
通过字线输入逻辑信号V
WL=1,通过源线输入逻辑信号V
SL=V
read,通过位线输入逻辑信号V
BL=0,读取1T1R器件上存储的逻辑信号;其中V
read为读取1T1R器件的电阻状态时施加的电压脉冲信号。
图4所示为本发明提供的基于计算阵列的运算电路,用于实现基本或非逻辑,具体地,根据输入的数据a、数据b计算或非值c,其特征在于,包括:2个1T1R器件R
1与R
2,用于计算并存储输入数据in1与in2,R
1对应的字线信号为V
WL1,R
1对应的位线信号为V
BL1,R
1对应的源线信号为V
SL1;R
2对应的字线信号为V
WL1,R
2对应的位线信号为V
BL1,R
2对应的源线信号为V
SL2;1个1T1R器件R
3,用于计算并存储输出数据out,R
3对应的字线信号为V
WL1,R
3对应的位线信号为V
BL1,R
3对应的源线信号为V
SL3;所述的输入信号都由所述的外围电路控制及施加;所述1T1R器件R
1、R
2与R
3计算所得in1与in2的或非结构out通过所述数据传输控制器的读模块传输给所述数据输出线路D
out。
结合图4所示的基于计算阵列的运算电路,本发明提供的操作方法包括如下步骤:
(S1-1)输入逻辑信号V
WL1=1、V
SL1=in1以及
将输入的逻辑信号in1写入到1T1R器件R
1中;
(S1-2)输入逻辑信号V
WL1=1、V
SL2=in2以及
将输入的逻辑信号in2写入到1T1R器件R
2中;
(S1-3)输入逻辑信号V
WL1=1、V
SL3=1以及V
BL1=0,将1T1R器件R
3置低阻;
(S1-4)输入逻辑信号V
WL1=1、V
SL1=V
SL2=V
SL1=V
0以及V
BL1=0,计算输入值in1与in2的或非值out1并写入到1T1R器件R
3中;
(S1-5)读取1T1R器件R3中存储的计算结果out1。
图5所示为本发明提供的基于计算阵列的运算电路,用于实现二位二进制乘法器,具体地,根据输入的数据a
0a
1和b
0b
1,计算积值s
0~3,其特征在于,包括:1T1R矩阵A
1、1T1R矩阵A
2以及1T1R矩阵A
3;1T1R矩阵A
1包括4个1T1R器件R
0A~R
3A,分别用于存储计算4位初始输入数据s
0A~3A=a
0a
1b
0b
1,R
0A~R
3A对应的字线控制信号为V
WL0A~V
WL3A,R
0A~R
3A对应的位线控制信号分别为V
BL0,R
0A~R
3A对应的源线控制信号分别为V
SL0A~V
SL3A;1T1R矩阵A
2包括15个1T1R器件
分别用于存储中间计算结果
对应的字线控制信号为
对应的位线控制信号为V
BL0,
对应的源线控制信号为
1T1R矩阵A
3包括4个1T1R器件R
0B~R
3B,用于计算并存储加法运算结果s
0~3,R
0B~R
3B对应的字线控制信号为V
WL0B~V
WL3B,R
0B~R
3B对应的位线控制信号为V
BL0,R0B~R3B对应的源线控制信号为V
SL0B~V
SL3B;所述的输入信号都由所述的外围电路控制及施加;所述1T1R矩阵A
1、A
2、A
3计算所得的中间数据
和计算结果s
0~3通过所述数据传输控制器实现数据读取输出。
结合图5所示的基于计算阵列的运算电路,本发明提供的操作方法包括如下步骤:
(S2-1)输入逻辑信号V
WL0A=1、V
SL0A=a
0以及
将输入的运算数据a
0写入1T1R矩阵A
1的R
0A中;输入逻辑信号V
WL1A=1、V
SL1A=a
1以及
将输入的运算数据a
1写入1T1R矩阵A
1的R
1A中;输入逻辑信号V
WL2A=1、V
SL2A=b
0以及
将输入的运算数据b
0写入1T1R矩阵A
1的R
2A中;输入逻辑信号V
WL3A=1、V
SL3A=b
1以及
将输入 的运算数据b
1写入1T1R矩阵A
1的R
3A中;
(S2-2)输入逻辑信号
以及V
BL0=1,将1T1R器件
置高阻,即
分别输入逻辑信号V
WL0A~3A=1、
V
SL0A~3A=V
0、
以及
分别计算输入数据a
0a
1b
0b
1的非值
并将其分别存储在1T1R矩阵A
2的1T1R器件
中;
(S2-3)输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中
的或非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S2-4)输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中
的或非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S2-5)输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中
的或非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S2-6)输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中
的或非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S2-7)输入逻辑信号
V
WL0B=1、
V
SL0B=V
0以及
计算1T1R矩阵A
2的1T1R器件
中数据
的非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S2-8)输入逻辑信号
V
WL0B=1、
V
SL0B=V
0 以及
计算1T1R矩阵A
2的1T1R器件
中数据
的非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S2-9)输入逻辑信号
V
WL0B=1、
V
SL0B=V
0以及
计算1T1R矩阵A
2的1T1R器件
中数据
的非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S2-10)输入逻辑信号
V
WL0B=1、
V
SL0B=V
0以及
计算1T1R矩阵A
2的1T1R器件
中数据
的非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S2-11)输入逻辑信号
V
WL0B=1、
以及V
SL0B=0计算1T1R矩阵A
2的1T1R器件
中数据
的或非值,得到二位乘法结果的第一位
并将其存储在1T1R矩阵A
3的1T1R器件R
0B中;
(S2-12)输入逻辑信号
V
WL1B=1、
以及V
SL1B=0计算1T1R矩阵A
2的1T1R器件
中数据
的或非值,得到二位乘法结果的第二位
并将其分别存储在1T1R矩阵A
3的1T1R器件R
1B中;
(S2-13)输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中数据
的或非值
并将其分别存储在1T1R矩阵A
2的1T1R器件
中;
输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中数据
的或非值
并将其分别存储在1T1R矩阵A
2的1T1R器件
中;输入逻辑信号
V
WL2B=1、
以及
计算1T1R矩阵A
2的1T1R器件
中数据
的或非值得
输入逻辑信号V
WL2A=1、
V
SL2B=0、
以及
计算,得到二位乘法结果的第三位
并将其存储在1T1R矩阵A
3的1T1R器件R
2B中;
(S2-13)1T1R矩阵A
2的1T1R器件
中的数据
即为二位乘法结果的第四位,基于权利要求9所述运算电路的操作方法,输入逻辑信号V
WL3B=1、V
SL3B=0以及V
BL0=1,将1T1R矩阵A
3的1T1R器件R
3B置低阻;输入逻辑信号
V
SL3B=V
0,于是所述1T1R器件R
1就将数据
通过传递运算传输到1T1R器件R
3B得到二位乘法结果第四位P
3=s
3;
图6所示为本发明提供的基于计算阵列的运算电路,用于实现优化的二位二进制乘法器,具体地,根据输入的数据a
0a
1和b
0b
1,计算积值s
0~3,其特征在于,包括:1T1R矩阵A
1、1T1R矩阵A
2以及1T1R矩阵A
3;1T1R矩阵A
1包括2个1T1R器件R
0A~R
1A,分别用于存储初始输入数据s
0A~3A=a
0a
1b
0b
1或者运算结果s
0~1,R
0A~R
3A对应的字线控制信号为V
WL0A~V
WL1A,R
0A~R
1A对应的位线控制信号分别为V
BL0,R
0A~R
1A对应的源线控制信号分别为V
SL0A~V
SL1A;1T1R矩阵A
2包括8个1T1R器件
分别用于存储中间计算结果
对应的字线控制信号为
对 应的位线控制信号为V
BL0,
对应的源线控制信号为
1T1R矩阵A
3包括2个1T1R器件R
0B~R
1B,用于计算并存储加法运算结果s2~3,R
0B~R
1B对应的字线控制信号为V
WL0B~V
WL1B,R
0B~R
1B对应的位线控制信号为V
BL0,R
0B~R
1B对应的源线控制信号为V
SL0B~V
SL1B;所述的输入信号都由所述的外围电路控制及施加;所述1T1R矩阵A
1、A
2、A
3计算所得的中间数据
和计算结果s
0~3通过所述数据传输控制器实现数据读取输出。
结合图6所示的基于计算阵列的运算电路,本发明提供的操作方法包括如下步骤:
(S3-1)输入逻辑信号V
WL0A=1、V
SL0A=a
0以及
将输入的运算数据a
0写入1T1R矩阵A
1的R
0A中,即s
0A=a
0;输入逻辑信号V
WL1A=1、V
SL0A=0以及V
BL0=1,将1T1R矩阵A
1的R
1A置高阻,即s
1A=0;
输入逻辑信号V
WL0A=1、V
WL1A=1、
V
SL0A=V
0、V
SL1A=V
0以及
将1T1R矩阵A
1的1T1R器件R
0A中数据s
0A=a
0取非并存储在1T1R矩阵A
2的
中,即
(S3-2)输入逻辑信号V
WL0A=1、V
SL0A=a
1以及
将输入的运算数据a
1写入1T1R矩阵A
1的R
0A中,即s
0A=a
1;输入逻辑信号V
WL0A=1、V
WL1A=1、
V
SL0A=V
0、V
SL1A=V
0以及
将1T1R矩阵A
1的1T1R器件R
0A中数据s
0A=a
1取非并存储在1T1R矩阵A
2的
中,即
(S3-3)输入逻辑信号V
WL0A=1、V
SL0A=b
0以及
将输入的运算数据b
0写入1T1R矩阵A
1的R
0A中,即s
0A=b
0;输入逻辑信号V
WL0A=1、V
WL1A=1、
V
SL0A=V
0、V
SL1A=V
0以及
将1T1R矩阵A
1的1T1R器件R
0A中数据s
0A=b
0取非并存储在1T1R矩阵A
2的
中,即
(S3-4)输入逻辑信号V
WL0A=1、V
SL0A=b
1以及
将输入的运 算数据b
1写入1T1R矩阵A
1的R
0A中,即s
0A=b
1;输入逻辑信号V
WL0A=1、V
WL1A=1、V
SL0A=V
0、V
SL1A=V
0以及
将1T1R矩阵A
1的1T1R器件R
0A中数据s
0A=b
1取非并存储在1T1R矩阵A
2的
中,即
(S3-5)输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中
的或非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S3-6)输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中
的或非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S3-7)输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中
的或非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S3-8)输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中
的或非值
并将其存储在1T1R矩阵A
2的1T1R器件
中,即为二位二进制乘法结果的第四位
(S3-9)输入逻辑信号
V
WL1A=1、
V
SL1A=V
0以及
计算1T1R矩阵A
2的1T1R器件
中
的非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S3-10)输入逻辑信号
V
WL1A=1、
V
SL1A=V0以及
计算1T1R矩阵A
2的1T1R器件
中
的非值
并将 其存储在1T1R矩阵A
2的1T1R器件
中;
(S3-11)输入逻辑信号
V
WL0A=1、
以及V
SL0A=0计算1T1R矩阵A
2的1T1R器件
中数据
的或非值
并将其分别存储在1T1R矩阵A
1的1T1R器件R
0中;
(S3-12)输入逻辑信号
V
WL1A=1、
以及V
SL1A=0计算1T1R矩阵A
2的1T1R器件
中数据
的或非值
并将其分别存储在1T1R矩阵A
1的1T1R器件R
1中;
(S3-13)输入逻辑信号
以及V
BL0=1,将1T1R矩阵A
2的
置高阻,即
输入逻辑信号V
WL0A=1、V
WL1A=1、
V
SL0A=V
0、V
SL1A=V
0以及
计算1T1R矩阵A
1的1T1R器件R
0、R
1中数据
的或非值
输入逻辑信号V
WL0A=1、
V
SL0A=V
0、
以及
计算得到二位乘法结果的第三位
并将其分别存储在1T1R矩阵A
1的1T1R器件R
0中;
(S3-14)输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中
的非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S3-15)输入逻辑信号
以及
计算1T1R矩阵A
2的1T1R器件
中
的非值
并将其存储在1T1R矩阵A
2的1T1R器件
中;
(S3-16)输入逻辑信号
V
WL1A=1、
以及VSL1A=V
0,计算第一位1T1R矩阵A
2的1T1R器件
得到二位乘法结果的第一位
并将其存储在1T1R矩阵A
1的1T1R器件R
1中;
(S3-17)输入逻辑信号
以及
计算第一位1T1R矩阵A
2的1T1R器件
得到二位乘法结果的第二位
并将其存储在1T1R矩阵A
2的1T1R器件
中;
图7所示为本发明提供的基于计算阵列的运算电路,用于实现多并行二位二进制乘法器,具体地,根据输入的数据a
00a
10b
00b
10~a
0(n-1)a
1(n-1)b
0(n-1)b
1(n-1),计算积值s
00s
10s
20s
30~s
0(n-1)s
1(n-1)s
2(n-1)s
3(n-1),其中n代表模块数,其特征在于,包括:n个1T1R矩阵A
0~A
(n-1)、n个1T1R矩阵B
0~B
(n-1)以及n个1T1R矩阵C
0~C
(n-1);n个1T1R矩阵A
0~A
(n-1)中每个矩阵包括4个1T1R器件R
0A~R
3A,分别用于存储计算4位初始输入数据s
0A~3A,R
0A~R
3A对应的字线控制信号为V
WL0A~V
WL3A,R
0A~R
3A对应的位线控制信号分别为V
BL0x,R
0A~R
3A对应的源线控制信号分别为V
SL0A~V
SL3A;n个1T1R矩阵B
0~B
(n-1)每个矩阵包括16个1T1R器件
分别用于存储中间计算结果
对应的字线控制信号为
对应的位线控制信号为V
BL0x,
对应的源线控制信号为
n个1T1R矩阵C
0~C
(n-1)每个矩阵包括4个1T1R器件R
0C~R
3C,用于计算并存储加法运算结果s
0~3,R
0C~R
3C对应的字线控制信号为V
WL0C~V
WL3C,R
0C~R
3C对应的位线控制信号 为V
BL0X,R
0C~R
3C对应的源线控制信号为V
SL0C~V
SL3C;所述的输入信号都由所述的外围电路控制及施加;所述1T1R矩阵A、B、C计算所得的中间数据
和计算结果s
0x~3x通过所述数据传输控制器实现数据读取输出,其中x表示第x个模块;同时保证每个模块的位线都相同,不同模块的位线则不同。
结合图7所示的基于计算阵列的运算电路,本发明提供的操作方法包括如下步骤:
(S4-1)输入逻辑信号V
WL0Ax=1、V
SL0Ax=a
0x以及
将输入的运算数据a
0x写入1T1R矩阵A
1的R
0Ax中;输入逻辑信号V
WL1Ax=1、V
SL1Ax=a
1x以及
将输入的运算数据a
1x写入1T1R矩阵A
x的R
1Ax中;输入逻辑信号V
WL2A=1、V
SL2A=b
0x以及
将输入的运算数据b
0x写入1T1R矩阵A
x的R
2Ax中;输入逻辑信号V
WL3Ax=1、V
SL3Ax=b
1x以及
将输入的运算数据b
1x写入1T1R矩阵A
x的R
3Ax中;
(S4-2)输入逻辑信号
以及V
BL0x=1,将1T1R器件
置高阻,即
分别输入逻辑信号V
WL0Ax~3Ax=1、
V
SL0Ax~3Ax=V
0、
以及
分别计算输入数据a
0xa
1xb
0xb
1x的非值
并将其分别存储在1T1R矩阵B
x的1T1R器件
中;
(S4-3)输入逻辑信号
以及
计算1T1R矩阵B
x的1T1R器件
中
的或非值
并将其存储在1T1R矩阵B
x的1T1R器件
中;
(S4-4)输入逻辑信号
以及
计算1T1R矩阵B
x的1T1R器件
中
的或非值
并将其存储在1T1R矩阵B
x的1T1R器件
中;
(S4-5)输入逻辑信号
以及
计算1T1R矩阵B
x的1T1R器件
中
的或非值
并将其存储在1T1R矩阵B
x的1T1R器件
中;
(S4-6)输入逻辑信号
以及
计算1T1R矩阵B
x的1T1R器件
中
的或非值
并将其存储在1T1R矩阵B
x的1T1R器件
中;
(S4-7)输入逻辑信号
V
WL0Bx=1、
V
SL0Bx=V
0以及
计算1T1R矩阵B
x的1T1R器件
中数据
的非值
并将其存储在1T1R矩阵B
x的1T1R器件
中;
(S4-8)输入逻辑信号
V
WL0Bx=1、
V
SL0Bx=V
0以及
计算1T1R矩阵B
x的1T1R器件
中数据
的非值
并将其存储在1T1R矩阵B
x的1T1R器件
中;
(S4-9)输入逻辑信号
V
WL0Bx=1、
V
SL0Bx=V
0以及
计算1T1R矩阵B
x的1T1R器件
中数据
的非值
并将其存储在1T1R矩阵B
x的1T1R器件
中;
(S4-10)输入逻辑信号
V
WL0Bx=1、
V
SL0Bx=V
0以及
计算1T1R矩阵B
x的1T1R器件
中数据
的非值
并将其存储在1T1R矩阵B
x的1T1R器件
中;
(S4-11)输入逻辑信号
V
WL0Bx=1、
以及V
SL0Bx=0计算1T1R矩阵B
x的1T1R器件
中数据
的或非值,得到二位乘法结果的第一位
并将其存储在1T1R矩阵C
x的1T1R器件R
0Bx中;
(S4-12)输入逻辑信号
V
WL1Bx=1、
以及V
SL1Bx=0计算1T1R矩阵B
x的1T1R器件
中数据
的或非值,得到二位乘法结果的第二位
并将其分别存储在1T1R矩阵C
x的1T1R器件R
1Bx中;
(S4-13)输入逻辑信号
以及
计算1T1R矩阵B
x的1T1R器件
中数据
的或非值
并将其分别存储在1T1R矩阵B
x的1T1R器件
中;
输入逻辑信号
以及
计算1T1R矩阵B
x的1T1R器件
中数据
的或非值
并将其分别存储在1T1R矩阵B
x的1T1R器件
中;输入逻辑信号
V
WL2Bx=1、
以及
计算1T1R矩阵B
x的1T1R器件
中数据
的或非值得
输入逻辑信号V
WL2Ax=1、
V
SL2Bx=0、
以及
计算,得到二位乘法结果的第三位
并将其存储在 1T1R矩阵C
x的1T1R器件R
2Bx中;
(S4-14)1T1R矩阵B
x的1T1R器件
中的数据
即为二位乘法结果的第四位,基于权利要求9所述运算电路的操作方法,输入逻辑信号V
WL3Bx=1、V
SL3Bx=0以及V
BL0x=1,将1T1R矩阵C
x的1T1R器件R
3Bx置低阻;输入逻辑信号
V
SL3Bx=V
0,于是所述1T1R器件
就将数据
通过传递运算传输到1T1R器件R
3Bx得到二位乘法结果第四位P
3x=s
3x;
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。