CN107015782A - 一种基于不可约三项式的有限域乘法器 - Google Patents

一种基于不可约三项式的有限域乘法器 Download PDF

Info

Publication number
CN107015782A
CN107015782A CN201710236544.1A CN201710236544A CN107015782A CN 107015782 A CN107015782 A CN 107015782A CN 201710236544 A CN201710236544 A CN 201710236544A CN 107015782 A CN107015782 A CN 107015782A
Authority
CN
China
Prior art keywords
matrix
equal
multiplication
multiplier
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710236544.1A
Other languages
English (en)
Inventor
易海博
聂哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Polytechnic
Original Assignee
Shenzhen Polytechnic
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Polytechnic filed Critical Shenzhen Polytechnic
Priority to CN201710236544.1A priority Critical patent/CN107015782A/zh
Publication of CN107015782A publication Critical patent/CN107015782A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Abstract

本发明提出了一种基于不可约三项式的有限域乘法器，包括控制器、输入端口、输出端口、异或逻辑门阵列、与逻辑门阵列、不可约三项式矩阵、乘方模运算矩阵、与运算矩阵、异或运算矩阵、乘法运算矩阵；所述输入端口包括用于输入乘法运算数a(x)的端口和b(x)的端口、用于输入乘法运算所在GF(2n)大小的端口、用于输入时钟信号的端口；所述输出端口包括用于输出乘法运算结果c(x)的端口、用于输出运算是否在乘法器运算范围内的反馈信息的端口；所述控制器，包括相互连接的处理器和解析器，分别与其他部件相连；不可约三项式矩阵存储不同GF(2n)上的不可约三项式；与运算矩阵存储a(x)的各比特和b(x)的各比特之间的与运算结果。本发明在计算GF(2n)上的乘法上相对于现有的乘法器有着明显的速度优势。

Description

一种基于不可约三项式的有限域乘法器
技术领域
本发明涉及一种对有限域的元素进行相乘的装置，特别涉及一种基于不可约三项式对有限域的两个运算数进行相乘的运算器。
背景技术
有限域是仅含有限多个元素的域，首先由伽罗瓦所发现，所以有限域又称伽罗瓦域。有限域被广泛地运用于数学和工程领域。有限域计算是有限域的重要数学理论之一，包括有限域加法、乘法、求逆、除法等。其中，有限域乘法根据设计的基底不同，大致可以分为四类：基于标准基的乘法、基于正规基的乘法、基于双基底的乘法和基于三角基的乘法。
有限域乘法需要不可约多项式参与运算，它的运算效率往往与不可约多项式的选择有关。不可约多项式又称既约多项式，是次数大于零的有理数系数多项式，它的特点是不能分解为两个次数较低但都大于零的有理数系数多项式。在有限域上，不可约多项式是次数大于零的多项式，除了常数和常数与本身的乘积以外,它再不能被有限域上的其他多项式整除。
选择特定不可约多项式，例如不可约三项式，对计算有限域乘法有重要意义，现有技术中存在的有限域乘法器较少使用特定不可约多项式。在实时和对速度敏感的环境下，使用基于不可约三项式的特定硬件装置来实现有限域乘法可以提高运算效率。
发明内容
为了克服现有技术的不足，本发明的目的在于提供一种基于不可约三项式的有限域乘法器。
本发明的目的通过以下技术方案实现：一种基于不可约三项式的有限域乘法器，包括控制器以及分别与控制器相连的输入端口、输出端口、异或逻辑门阵列、与逻辑门阵列、不可约三项式矩阵单元、乘法模运算矩阵单元、与运算矩阵单元、异或运算矩阵单元、乘法运算矩阵单元；其中，
输入端口，包括用于输入乘法运算数a(x)的端口a、用于输入乘法运算数b(x)的端口b、用于输入乘法运算所在有限域GF(2n)大小的端口n、用于输入时钟信号的端口clk；
输出端口，包括用于输出乘法运算结果c(x)的端口c、用于输出运算是否在乘法器运算范围内的反馈信息的端口e；
控制器，包括相互连接的处理器和解析器；分别与输入端口、输出端口、异或逻辑门阵列、与逻辑门阵列、不可约三项式矩阵、乘法模运算矩阵、与运算矩阵、异或运算矩阵、乘法运算矩阵相连；所述处理器用于调度其他组件实行乘法运算；所述解析器用于解析时钟信号；
异或逻辑门阵列，包括(n-1)2个异或逻辑门运算器，可同时计算(n-1)2个异或逻辑运算，其中n与有限域GF(2n)的n的数值一致；每个异或逻辑门运算器包括两个输入、一个输出，可实现两输入的异或逻辑计算；可实现的计算逻辑包括其中0和1是有限域GF(2)的元素，是异或逻辑运算，使用异或逻辑门；
与逻辑门阵列，包括n2个与逻辑门运算器，可同时计算n2个与逻辑运算，其中n与有限域GF(2n)的n的数值一致；每个与逻辑门运算器包括两个输入、一个输出，可实现两输入的与逻辑计算；可实现的计算逻辑包括0×0＝0、0×1＝1、1×0＝0、1×1＝1，其中0和1是有限域GF(2)的元素，×是与逻辑运算，使用与逻辑门；
不可约三项式矩阵单元，是一个20×3的矩阵，存储不同有限域GF(2n)上的不可约三项式，其中，矩阵存储的三项式的个数是20；
乘法模运算矩阵单元，是一个(2n-1)×n的矩阵，存储的是乘法模运算后生成的多项式系数，其中n与有限域GF(2n)的n的数值一致；
与运算矩阵单元，是一个n×n的矩阵，存储的是a(x)的各比特和b(x)的各比特之间的与运算结果，其中n与有限域GF(2n)的n的数值一致；
异或运算矩阵单元，是一个长度为2n-1的向量，存储的是特定异或运算的结果，其中n与有限域GF(2n)的n的数值一致；
乘法运算矩阵单元，是一个n×(2n-1)的矩阵，存储的是特定与运算的结果，其中n与有限域GF(2n)的n的数值一致。
所述输入端口的有限域GF(2n)的n是一个大于1的正整数；
所述输入端口的运算数a(x)、运算数b(x)和输出端口的运算数c(x)可以表示成如下的多项式形式：
a(x)＝an-1xn-1+an-2xn-2+...+a0；
b(x)＝bn-1xn-1+bn-2xn-2+...+b0；
c(x)＝cn-1xn-1+cn-2xn-2+...+c0；
其中，an-1,an-2,...,a0,bn-1,bn-2,...,b0,cn-1,cn-2,...,c0是有限域GF(2)的元素；
所述输入端口的时钟信号clk是单比特变量，表示一个频率不大于50MHz的时钟信号；
所述输出端口的端口e用于判断输入的运算请求是否在范围内，e是单比特变量；若GF(2n)存在不可约三项式，并在不可约三项式矩阵能够找到相应的多项式用于乘法运算，这种情况表示此乘法在乘法器的运算范围内，e＝1；其他情况e＝0，表示此乘法超出乘法器的运算范围；
所述不可约三项式矩阵单元存储的不可约三项式可以表示成如下的多项式形式：
pi(x)＝xi+xk+1；
其中，pi(x)＝xi+xk+1是有限域GF(2i)上的不可约三项式，它在不可约三项式矩阵以x的指数形式存储，即(i,k,0)，1≤k＜i，i≥2；
所述乘法模运算矩阵单元存储的矩阵的元素是vij，由计算得出，代表第i行第j列的元素，是xi modp(x)的系数，0≤i≤2n-2，0≤j≤n-1；p(x)是有限域GF(2n)上的不可约三项式，i代表矩阵的第i行(首行为第0行)，j代表矩阵的第j列(首列为第0列)，mod是针对不可约多项式p(x)的模运算；
所述与运算矩阵单元存储的矩阵的元素是uij，是ai×bj的值，×是与逻辑运算，代表第i行第j列的元素，0≤i≤n-1,0≤j≤n-1；ai是a(x)＝an-1xn-1+an-2xn-2+...+a0中xi的系数，bj是b(x)＝bn-1xn-1+bn-2xn-2+...+b0中xj的系数，i代表矩阵的第i行(首行为第0行)，矩阵的第i行第j列存储的元素(首列为第0列)；
所述异或运算矩阵单元存储的矩阵的元素是si，是的值，代表第i个元素(首个元素为第0个)，0≤i≤2(n-1),0≤j≤n-1,0≤k≤n-1；ujk是与运算矩阵存储的矩阵的第j行第k列的元素；
所述乘法运算矩阵单元的元素是wij，是vjisj的值，代表第i行第j列的元素，0≤i≤n-1,0≤j≤2(n-1)；i代表矩阵的第i行(首行为第0行)，j代表矩阵的第j列(首列为第0列)；vji是乘法模运算矩阵第j行第i列的元素，sj是异或运算矩阵第j个元素。
与现有技术相比，本发明具有以下优点和技术效果：本发明采用基于不可约三项式的方法计算有限域的乘法，在计算GF(2n)上的乘法上相对于现有的乘法器有着明显的速度优势，可以广泛运用于数学领域和工程领域。
附图说明
图1是本发明的基于不可约三项式的有限域乘法器的结构示意图。
具体实施方案
下面通过具体实施方式结合附图对本发明作进一步详细说明，但本发明的实施方式不限于此。
如附图1所示，本发明的基于不可约三项式的有限域乘法器包括控制器、输入端口、输出端口、异或逻辑门阵列、与逻辑门阵列、不可约三项式矩阵单元、乘方模运算矩阵单元、与运算矩阵单元、异或运算矩阵单元、乘法运算矩阵单元，所述控制器分别与输入端口、输出端口和其他部件连接。
下面分别对本发明的各组成部分做详细介绍：
(1)输入端口：如附图1所示，本发明的实施例共有4个输入端口，包括3个数据信号和1个时钟信号；输入端口a和b分别用于输入有限域GF(2n)的乘法运算数a(x)和b(x)，输入端口n用于输入乘法运算所在有限域GF(2n)的大小，输入端口clk用于输入时钟信号。
输入端口的运算数a(x)和运算数b(x)可以表示成如下的多项式形式：
a(x)＝an-1xn-1+an-2xn-2+...+a0，b(x)＝bn-1xn-1+bn-2xn-2+...+b0，
an-1,an-2,...,a0,bn-1,bn-2,...,b0是有限域GF(2)的元素，取值是0或1。
输入端口的运算数a(x)和运算数b(x)也可以表示成如下多项式系数形式：
a(x)＝an-1,an-2,...,a0，b(x)＝bn-1,bn-2,...,b0。
输入端口n是有限域GF(2n)的大小，n是一个大于1的正整数。
输入端口clk是时钟信号，clk是单比特变量，取值是0或1，表示一个频率不大于50MHz的时钟信号。
(2)输出端口：如附图1所示，本发明的实施例共有2个输出端口，包括1个数据信号和1个反馈信号；输出端口c用于输出有限域GF(2n)的乘法运算结果c(x)，输出端口e用于输出乘法运算是否在乘法器运算范围内的反馈信息。
输出端口的运算数c(x)是(a(x)×b(x))modp(x)的运算结果，其中，p(x)是GF(2n)上选定的不可约三项式，mod是GF(2n)上的求模运算。
GF(2n)上选定的不可约三项式p(x)可以表示成如下的多项式形式：
p(x)＝xn+xk+1，
k是一个正整数，并且符合1≤k＜n。
输出端口的运算数c(x)可以表示成如下的多项式形式：
c(x)＝cn-1xn-1+cn-2xn-2+...+c0，
cn-1,cn-2,...,c0是有限域GF(2)的元素，取值是0或1；输出端口的运算数c(x)也可以表示成如下多项式系数形式：
c(x)＝cn-1,cn-2,...,c0。
输出端口的端口e是单比特变量，取值是0或1；根据输入端口n的数值，若GF(2n)存在不可约三项式，并在不可约三项式矩阵能够找到相应的多项式用于乘法运算，表示此GF(2n)的乘法在基于不可约三项式的有限域乘法器的运算范围内，此时e＝1；其他情况e＝0，表示此GF(2n)的乘法超出基于不可约三项式的有限域乘法器的运算范围。
(3)控制器：控制器作为唯一能够和I/O端口通信的部件，是乘法器中的核心部件，分别与输入端口、输出端口、异或逻辑门阵列、与逻辑门阵列、不可约三项式矩阵单元、乘法模运算矩阵单元、与运算矩阵单元、异或运算矩阵单元、乘法运算矩阵单元相连，用于调度其他组件进行乘法运算。
控制器由相互连接的解析器和处理器组成。解析器用于解析输入的时钟信号clk。当clk的值从0至1发生变化，解析器将通知处理器进入新的一个时钟周期。处理器用于接收输入的数据信号，并将解析器的解析结果通知以及调度其他部件进行乘法运算。
(4)异或逻辑门阵列：异或逻辑门阵列，包括(n-1)2个异或逻辑门运算器，可同时计算(n-1)2个异或逻辑运算，其中n与有限域GF(2n)的n的数值一致；每个异或逻辑门运算器包括两个输入和一个输出，可实现两输入的异或逻辑计算；异或逻辑门阵列可实现以下逻辑计算：其中0和1是有限域GF(2)的元素，是异或逻辑运算，使用异或逻辑门。
(5)与逻辑门阵列：与逻辑门阵列，包括n2个与逻辑门运算器，可同时计算n2个与逻辑运算，其中n与有限域GF(2n)的n的数值一致；每个与逻辑门运算器包括两个输入和一个输出，可实现两输入的与逻辑计算；与逻辑门阵列可实现以下逻辑计算：0×0＝0，0×1＝1，1×0＝0，1×1＝1，其中0和1是有限域GF(2)的元素，×是与逻辑运算，使用与逻辑门。
(6)不可约三项式矩阵单元：不可约三项式矩阵是一个20×3的矩阵，存储不同有限域GF(2n)上的不可约三项式，即矩阵存储的三项式的个数是20。
不可约三项式矩阵存储的不可约三项式可以表示成如下的多项式形式：
pi(x)＝xi+xk+1，
其中，pi(x)＝xi+xk+1是有限域GF(2i)上的不可约三项式，其中，i≥2，它在不可约三项式矩阵以x的指数形式存储，即(i,k,0)，k是一个正整数符合1≤k＜i。
(7)乘法模运算矩阵单元：乘法模运算矩阵是一个(2n-1)×n的矩阵，存储的是乘法模运算后生成的多项式系数，其中n与有限域GF(2n)的n的数值一致；乘法模运算矩阵存储的矩阵的元素是vij，vij代表第i行第j列的元素。
vij由计算得出，是xi modp(x)的系数，的运算通过调用异或逻辑门阵列和与逻辑门阵列；其中，0≤i≤2n-2，0≤j≤n-1；p(x)是有限域GF(2n)上的不可约三项式，i代表矩阵的第i行(首行为第0行)，j代表矩阵的第j列(首列为第0列)，mod是针对不可约三项式p(x)的模运算。
(8)与运算矩阵单元：与运算矩阵是一个n×n的矩阵，存储的是a(x)的各比特和b(x)的各比特之间的与运算结果，其中n与有限域GF(2n)的n的数值一致；与运算矩阵存储的矩阵的元素是uij，uij代表第i行第j列的元素。
uij是ai×bj的值，×是与逻辑运算，ai×bj的运算通过调用与逻辑门阵列；其中，0≤i≤n-1,0≤j≤n-1；ai是a(x)＝an-1xn-1+an-2xn-2+...+a0中xi的系数，bj是b(x)＝bn-1xn-1+bn-2xn-2+...+b0中xj的系数，i代表矩阵的第i行(首行为第0行)，矩阵的第i行第j列存储的元素(首列为第0列)。
(9)异或运算矩阵单元：异或运算矩阵是一个长度为2n-1的向量，存储的是特定异或运算的结果，其中n与有限域GF(2n)的n的数值一致；异或运算矩阵存储的矩阵的元素是si，si代表第i个元素(首个元素为第0个)。
si是的值，的运算通过调用异或逻辑门阵列；其中，0≤i≤2(n-1),0≤j≤n-1,0≤k≤n-1；ujk是与运算矩阵存储的矩阵的第j行第k列的元素；
(10)乘法运算矩阵单元：乘法运算矩阵是一个n×(2n-1)的矩阵，存储的是特定与运算的结果，其中n与有限域GF(2n)的n的数值一致；乘法运算矩阵的元素是wij，wij代表第i行第j列的元素。
wij是vjisj的值，vjisj的运算通过调用与逻辑门阵列，其中，0≤i≤n-1,0≤j≤2(n-1)；i代表矩阵的第i行(首行为第0行)，j代表矩阵的第j列(首列为第0列)；vji是乘法模运算矩阵第j行第i列的元素，sj是异或运算矩阵第j个元素。
下面以n＝4为例说明本发明的工作过程。
令输入的时钟信号clk从0变化至1，控制器中的解析器通知控制器中的处理器进入新的时钟周期。控制器中的处理器接收输入的数据信号a(x)、b(x)和n。其中a(x)和b(x)作为运算数，有如下的表示形式：
a(x)＝a3x3+a2x2+a1x+a0，b(x)＝b3x3+b2x2+b1x+b0，
a(x)和b(x)均是GF(24)的元素，a3,a2,a1,a0,b3,b2,b1,b0均是有限域GF(2)的元素，取值为0或1。
n的值是4，根据n的值在不可约三项式矩阵中查找GF(24)的不可约三项式，查询结果是(4,1,0)，表示p(x)＝x4+x+1是GF(24)的不可约三项式，令e＝1，表示GF(24)乘法在乘法器的计算范围内，控制器将e＝1发送至输出端口e。
控制器调用异或逻辑门阵列和与逻辑门阵列计算：
vij存储在乘法模运算矩阵的第i行第j列(首行为第0行，首列为第0列)，0≤i≤6，0≤j≤3；
乘法模运算矩阵是一个7×4的矩阵，存储的是乘法模运算生成的多项式系数；p(x)＝x4+x+1是有限域GF(24)上的不可约三项式，mod是针对不可约三项式p(x)的模运算。
控制器调用与逻辑门阵列计算：
uij＝ai×bj，
uij存储在与运算矩阵的第i行第j列(首行为第0行，首列为第0列)，0≤i≤3,0≤j≤3。
与运算矩阵是一个4×4的矩阵，存储的是a(x)的各比特和b(x)的各比特之间的与运算结果，×是与逻辑运算，ai是a(x)＝a3x3+a2x2+a1x+a0中xi的系数，bj是b(x)＝b3x3+b2x2+b1x+b0中xj的系数。
控制器调用异或逻辑门阵列计算：
si存储在异或运算矩阵的向量的第i个元素(首个元素为第0个)，0≤i≤6,0≤j≤3,0≤k≤3。
异或运算矩阵是一个长度为7的向量，存储的是特定异或运算的结果；ujk是与运算矩阵存储的矩阵的第j行第k列的元素。
控制器调用与逻辑门阵列计算：
wij＝vjisj，
wij存储在乘法运算矩阵的第i行第j列(首行为第0行，首列为第0列)，0≤i≤3,0≤j≤6。
乘法运算矩阵是一个4×7的矩阵，存储的是特定与运算wij＝vjisj的结果；vji是乘法模运算矩阵第j行第i列的元素，sj是异或运算矩阵第j个元素。
控制器调用异或逻辑门阵列计算：
ci是输出至输出端口c的乘法运算结果c(x)＝c3x3+c2x2+c1x+c0的第i个系数，0≤i≤3,0≤j≤6；wij是乘法运算矩阵的第i行第j列的元素。
控制器将计算结果ci输出至输出端口c，计算完成。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于不可约三项式的有限域乘法器，其特征在于，所述乘法器包括控制器以及分别与控制器相连的输入端口、输出端口、异或逻辑门阵列、与逻辑门阵列、不可约三项式矩阵单元、乘法模运算矩阵单元、与运算矩阵单元、异或运算矩阵单元、乘法运算矩阵单元；其中，
输入端口，用于输入乘法运算数a(x)的端口a、输入乘法运算数b(x)的端口b、输入乘法运算所在有限域GF(2n)大小的端口n、输入时钟信号的端口clk；输出端口，用于输出乘法运算结果c(x)的端口c、输出运算是否在乘法器运算范围内的反馈信息的端口e；控制器，包括相互连接的处理器和解析器，处理器用于调度其他组件实行乘法运算，解析器用于解析时钟信号；异或逻辑门阵列，包括(n-1)2个异或逻辑门运算器，能够同时计算(n-1)2个异或逻辑运算；与逻辑门阵列，包括n2个与逻辑门运算器，能够同时计算n2个与逻辑运算；不可约三项式矩阵单元，存储不同有限域GF(2n)上的不可约三项式，矩阵存储的三项式的个数是20；乘法模运算矩阵单元，大小为(2n-1)×n，用于存储乘法模运算后生成的多项式系数；与运算矩阵单元，大小为n×n，用于存储a(x)的各比特和b(x)的各比特之间的与运算结果；异或运算矩阵单元，包含一个长度为2n-1的向量，用于存储特定异或运算的结果；乘法运算矩阵单元，大小为n×(2n-1)，用于存储特定与运算的结果。
2.根据权利要求1所述的乘法器，其特征在于：所述输入端口的运算数a(x)、运算数b(x)和输出端口的运算数c(x)表示成如下的多项式形式：
a(x)＝an-1xn-1+an-2xn-2+...+a0，b(x)＝bn-1xn-1+bn-2xn-2+...+b0，
c(x)＝cn-1xn-1+cn-2xn-2+...+c0，
其中，an-1,an-2,...,a0,bn-1,bn-2,...,b0,cn-1,cn-2,...,c0是有限域GF(2)的元素，取值是0或1。
3.根据权利要求1所述的乘法器，其特征在于：每个异或逻辑门运算器包括两个输入和一个输出，实现两输入的异或逻辑计算；实现的计算逻辑包括其中0和1是有限域GF(2)的元素，是异或逻辑运算。
4.根据权利要求1所述的乘法器，其特征在于：每个与逻辑门运算器包括两个输入和一个输出，实现两输入的与逻辑计算；实现的计算逻辑包括0×0＝0、0×1＝1、1×0＝0、1×1＝1，其中0和1是有限域GF(2)的元素，×是与逻辑运算。
5.根据权利要求1所述的乘法器，其特征在于：不可约三项式矩阵单元是一个20×3的矩阵，存储不同有限域GF(2n)上的不可约三项式；所述不可约三项式表示成多项式形式：pi(x)＝xi+xk+1，满足i≥2，它在不可约三项式矩阵以x的指数形式存储，即(i,k,0)，k是一个正整数符合1≤k＜i。
6.根据权利要求1所述的乘法器，其特征在于：e是单比特变量；若GF(2n)存在不可约三项式，并在不可约三项式矩阵能够找到相应的多项式用于乘法运算，这种情况表示此乘法在乘法器的运算范围内，e＝1；其他情况e＝0，表示此乘法超出乘法器的运算范围。
7.根据权利要求1所述的乘法器，其特征在于：所述乘法模运算矩阵单元存储的矩阵的元素是vij，由计算得出，代表第i行第j列的元素，是xi modp(x)的系数，0≤i≤2n-2，0≤j≤n-1；p(x)是有限域GF(2n)上的不可约三项式，i代表矩阵的第i行，j代表矩阵的第j列，mod是针对不可约多项式p(x)的模运算。
8.根据权利要求1所述的乘法器，其特征在于：所述与运算矩阵单元存储的矩阵的元素是uij，uij是ai×bj的值，×是与逻辑运算，代表第i行第j列的元素，0≤i≤n-1,0≤j≤n-1；ai是a(x)＝an-1xn-1+an-2xn-2+...+a0中xi的系数，bj是b(x)＝bn-1xn-1+bn-2xn-2+...+b0中xj的系数，i代表矩阵的第i行，矩阵的第i行第j列存储的元素。
9.根据权利要求1所述的乘法器，其特征在于：所述异或运算矩阵单元存储的矩阵的元素是si，si是的值，代表第i个元素，ujk是与运算矩阵存储的矩阵的第j行第k列的元素，0≤i≤2(n-1),0≤j≤n-1,0≤k≤n-1。
10.根据权利要求1所述的乘法器，其特征在于：所述乘法运算矩阵单元的元素是wij，是vjisj的值，代表第i行第j列的元素，0≤i≤n-1,0≤j≤2(n-1)；i代表矩阵的第i行，j代表矩阵的第j列；vji是乘法模运算矩阵第j行第i列的元素，sj是异或运算矩阵第j个元素。
CN201710236544.1A 2017-04-12 2017-04-12 一种基于不可约三项式的有限域乘法器 Pending CN107015782A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710236544.1A CN107015782A (zh) 2017-04-12 2017-04-12 一种基于不可约三项式的有限域乘法器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710236544.1A CN107015782A (zh) 2017-04-12 2017-04-12 一种基于不可约三项式的有限域乘法器

Publications (1)

Publication Number Publication Date
CN107015782A true CN107015782A (zh) 2017-08-04

Family

ID=59445971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710236544.1A Pending CN107015782A (zh) 2017-04-12 2017-04-12 一种基于不可约三项式的有限域乘法器

Country Status (1)

Country Link
CN (1) CN107015782A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107728993A (zh) * 2017-11-03 2018-02-23 深圳职业技术学院 一种基于全一不可约多项式的有限域乘法器
CN107797790A (zh) * 2017-11-03 2018-03-13 深圳职业技术学院 一种基于全一不可约多项式的有限域求逆器
CN108008934A (zh) * 2017-12-04 2018-05-08 深圳职业技术学院 一种基于查找表的复合有限域求逆装置
CN108268243A (zh) * 2018-01-30 2018-07-10 深圳职业技术学院 一种基于查找的复合域乘法装置
CN108874365A (zh) * 2018-06-29 2018-11-23 深圳职业技术学院 一种基于不可约三项式的有限域求逆器及有限域求逆方法
CN110224829A (zh) * 2019-06-14 2019-09-10 深圳职业技术学院 基于矩阵的后量子加密方法及装置
CN110266481A (zh) * 2019-06-14 2019-09-20 深圳职业技术学院 基于矩阵的后量子加、解密方法与解密装置
WO2020103470A1 (zh) * 2018-11-19 2020-05-28 华中科技大学 一种基于1t1r存储器的乘法器及运算方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202217262U (zh) * 2011-09-09 2012-05-09 华南理工大学 一种复合有限域乘法器
CN102521211A (zh) * 2011-11-17 2012-06-27 华南理工大学 一种求解有限域上线性方程组的并行装置
CN104065478A (zh) * 2014-06-18 2014-09-24 天津大学 基于格密码体系的多项式模乘协处理器
CN104679474A (zh) * 2015-03-16 2015-06-03 东南大学 有限域gf(2^227)上的乘法器及模乘算法
CN106445464A (zh) * 2016-10-13 2017-02-22 深圳职业技术学院 一种基于心动模型的复合有限域乘法器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202217262U (zh) * 2011-09-09 2012-05-09 华南理工大学 一种复合有限域乘法器
CN102521211A (zh) * 2011-11-17 2012-06-27 华南理工大学 一种求解有限域上线性方程组的并行装置
CN104065478A (zh) * 2014-06-18 2014-09-24 天津大学 基于格密码体系的多项式模乘协处理器
CN104679474A (zh) * 2015-03-16 2015-06-03 东南大学 有限域gf(2^227)上的乘法器及模乘算法
CN106445464A (zh) * 2016-10-13 2017-02-22 深圳职业技术学院 一种基于心动模型的复合有限域乘法器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
易海博: ""有限域运算和多变量公钥密码硬件的优化和设计"", 《中国博士学位论文全文数据库 信息科技辑》 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107728993A (zh) * 2017-11-03 2018-02-23 深圳职业技术学院 一种基于全一不可约多项式的有限域乘法器
CN107797790A (zh) * 2017-11-03 2018-03-13 深圳职业技术学院 一种基于全一不可约多项式的有限域求逆器
CN107728993B (zh) * 2017-11-03 2021-07-13 深圳职业技术学院 一种基于全一不可约多项式的有限域乘法器
CN108008934A (zh) * 2017-12-04 2018-05-08 深圳职业技术学院 一种基于查找表的复合有限域求逆装置
CN108268243A (zh) * 2018-01-30 2018-07-10 深圳职业技术学院 一种基于查找的复合域乘法装置
CN108268243B (zh) * 2018-01-30 2021-06-04 深圳职业技术学院 一种基于查找的复合域乘法装置
CN108874365A (zh) * 2018-06-29 2018-11-23 深圳职业技术学院 一种基于不可约三项式的有限域求逆器及有限域求逆方法
WO2020103470A1 (zh) * 2018-11-19 2020-05-28 华中科技大学 一种基于1t1r存储器的乘法器及运算方法
CN110224829A (zh) * 2019-06-14 2019-09-10 深圳职业技术学院 基于矩阵的后量子加密方法及装置
CN110266481A (zh) * 2019-06-14 2019-09-20 深圳职业技术学院 基于矩阵的后量子加、解密方法与解密装置
CN110224829B (zh) * 2019-06-14 2022-05-13 深圳职业技术学院 基于矩阵的后量子加密方法及装置
CN110266481B (zh) * 2019-06-14 2022-05-20 深圳职业技术学院 基于矩阵的后量子加、解密方法与解密装置

Similar Documents

Publication Publication Date Title
CN107015782A (zh) 一种基于不可约三项式的有限域乘法器
JP5266354B2 (ja) ガロア拡大体・積算／積算加算・積和演算装置
Yang et al. A new RSA cryptosystem hardware design based on Montgomery's algorithm
Harris et al. An improved unified scalable radix-2 Montgomery multiplier
Erdem et al. A general digit-serial architecture for montgomery modular multiplication
Chung et al. A high-performance elliptic curve cryptographic processor over GF (p) with SPA resistance
US7805479B2 (en) Scalable, faster method and apparatus for montgomery multiplication
US6026421A (en) Apparatus for multiprecision integer arithmetic
CN102521211B (zh) 一种求解有限域上线性方程组的并行装置
Kanhe et al. Design and implementation of floating point multiplier based on vedic multiplication technique
Chen et al. Parameter space for the architecture of FFT-based Montgomery modular multiplication
EP2755127B1 (en) Composite finite field multiplier
Zhang et al. High-radix design of a scalable montgomery modular multiplier with low latency
Imran et al. An area aware accelerator for elliptic curve point multiplication
Gadda et al. 64-bit ALU design using vedic mathematics
Pajuelo-Holguera et al. Fast montgomery modular multiplier using FPGAs
CN106951210B (zh) 一种基于心动阵列的有限域乘法装置
Hong et al. Radix-4 modular multiplication and exponentiation algorithms for the RSA public-key cryptosystem
Ulman et al. Highly parallel, fast scaling of numbers in nonredundant residue arithmetic
Li et al. Research in fast modular exponentiation algorithm based on FPGA
Ibrahim et al. Processor array architectures for scalable radix 4 montgomery modular multiplication algorithm
Ibrahim et al. New and improved word-based unified and scalable architecture for radix 2 Montgomery modular multiplication algorithm
Tynymbayev et al. Devices for Modular Multiplication of Numbers with Analysis of Two Least Significant Bits of the Multiplier.
KR100946256B1 (ko) 다정도 캐리 세이브 가산기를 이용한 듀얼필드상의확장성있는 몽고매리 곱셈기
David Low latency solver for linear equation systems in floating point arithmetic

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170804

RJ01 Rejection of invention patent application after publication