CN104065478A - 基于格密码体系的多项式模乘协处理器 - Google Patents
基于格密码体系的多项式模乘协处理器 Download PDFInfo
- Publication number
- CN104065478A CN104065478A CN201410274011.9A CN201410274011A CN104065478A CN 104065478 A CN104065478 A CN 104065478A CN 201410274011 A CN201410274011 A CN 201410274011A CN 104065478 A CN104065478 A CN 104065478A
- Authority
- CN
- China
- Prior art keywords
- mould
- output
- register file
- fourier transform
- fast fourier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Complex Calculations (AREA)
Abstract
一种基于格密码体系的多项式模乘协处理器，包括有第一寄存器堆、第二寄存器堆、第三寄存器堆和第四寄存器堆，以及：输入端连接第三寄存器堆、第四寄存器堆和模乘逆元运算单元输出端的多路选择器；分别连接多路选择器和地址映射表的输入寄存器堆；分别连接输入寄存器堆和第一寄存器堆的输出端的取模运算下的快速傅里叶变换模块；输入端连接取模运算下的快速傅里叶变换模块的输出端，输出端连接多路分配器的输出寄存器堆；多路分配器的输出端分别连接输出端和模乘单元，模乘单元的输出端连接模乘逆元运算单元；地址映射表的输入端连接第二寄存器堆。本发明使用FPGA平台做硬件设计，实现了基于格密码体系的多项式模乘协处理器。
Description
技术领域
本发明涉及一种多项式模乘协处理器。特别是涉及一种基于格密码体系的多项式模乘协处理器。
背景技术
公钥密码体制是保障电子商务、电子政务中信息安全的主要手段。基于大整数因子分解和离散对数困难问题构造公钥密码体制是目前主流的公钥密码体制，如：RSA密码体制。但这些密码体制中都包含复杂的数学运算，仍制约着这些公钥密码体制的发展，如：椭圆曲线密码体制、双线性对密码体制。另外大整数因子分解和离散对数问题已经被证明不能抵御量子攻击和亚指数攻击。因此必须寻求更加高效、安全的公钥密码体制，1996年Ajtai开创性地提出了基于最差情况下格问题的困难假设构造密码方案的可能性，为构造新型的公钥密码体制提供了一条崭新的思路。
一个n维格是Rn上的离散加法子群。基于格构造的密码方案是建立在某个格问题的困难假设基础上的，其中最基本的困难问题是最短向量问题SVP，从目前的研究和实验结果，可推测不存在求解近似因子为多项式的多项式时间算法和多项式时间量子算法。
发明内容
本发明所要解决的技术问题是，提供一种能够大大提升多项式乘法的效率，解决基于格运算的加密方案可行性问题的基于格密码体系的多项式模乘协处理器。
本发明所采用的技术方案是：一种基于格密码体系的多项式模乘协处理器，包括有分别与第一至第四输入接口对应相连的用于存储单位根向量的第一寄存器堆，用于存储地址映射向量的第二寄存器堆，用于分别存储多项式系数向量的第三寄存器堆和第四寄存器堆，还设置有：
多路选择器，所述多路选择器的输入端分别连接用于存储多项式系数向量的第三寄存器堆和第四寄存器堆的输出端，以及连接模乘逆元运算单元的输出端；
输入寄存器堆，分别连接多路选择器和地址映射表，根据地址映射表重新对从所述多路选择器输入进来的向量进行排序，并存储；
取模运算下的快速傅里叶变换模块，分别连接所述的输入寄存器堆的输出端，以及用于存储单位根向量的第一寄存器堆的输出端，进行快速傅里叶变换；
输出寄存器堆，所述输出寄存器堆的输入端连接所述取模运算下的快速傅里叶变换模块的输出端，输出寄存器堆的输出端连接多路分配器；
多路分配器，所述多路分配器将取模运算下的快速傅里叶变换模块变换之后的结果送到输出端，或者送入模乘单元；
模乘单元，所述的取模运算下的快速傅里叶变换模块变换之后的结果在模乘单元内首先通过乘法器进行乘法运算，再将乘法运算的结果经约减器进行约减运算；
模乘逆元运算单元，所述模乘逆元运算单元将经模乘单元模乘运算得到的结果进行模乘逆元运算后送入所述的多路选择器；
地址映射表，所述的地址映射表的输入端连接所述用于存储地址映射向量的第二寄存器堆，并还与所述的输入寄存器堆双向连接。
所述的取模运算下的快速傅里叶变换模块中为了达到有限域下的运算要求，w值为素数q的d次单位根，蝶形单元中的所有加法和乘法全部都是模加和模乘运算，w与q值之间的关系有：wd＝-1mod q。
所述的取模运算下的快速傅里叶变换模块中是采用基于格密码体系的快速傅里叶变换算法，具体如下：
输入：X＝(x2d,...,x1,x0)，W＝(wd,...,w1,w0)，
输出：Y＝(y2d,...,y1,y0)；
1：d＝维数；
2：n＝log2(2*d)；
3：for(k＝0；k<n；k++)
4：for(j＝0；j<d；j＝j+2k+1)
5：for(i＝j；i<j+2k；i++)
6：y[i]＝x[i]+x[i+2k]w[i*2n-k-1％2n-1]；
7：y[i+2k]＝x[i]-x[i+2k]w[i*2n-k-1％2n-1]；
8：for(j＝0；j<d；j++)
9：x[j]＝y[j]；
所述的输入和输出的每一个元素所代表的都是多项式系数，d代表多项式的维数，而n所代表的是基于格密码体系的快速傅里叶变换的级数。
由于FPGA平台上的硬件资源是有限的，所以不能做到每一级蝶形运算同时并行执行，因此调整其中k的取值，分为k≥5和k<5两种情况，就能够实现8路或16路蝶形运算的并行计算。
所述的地址映射表是采用如下算法生成：
输出：address＝(a2d,...,a1,a0)；
1：d＝维数；
2：n＝log2(2*d)；
3：array[0]＝0；array[1]＝2；array[2]＝1；array[3]＝3；
4：for(i＝0；i<n；i++)
5：for(j＝0；j<2i；j++)
6：address[j*2]＝array[j]；
7：for(j＝0；j<2i；j++)
8：address[j*2+1]＝address[j*2]+2i。
所述的模乘逆元运算单元中的模乘逆元运算，是对经模乘单元模乘运算得到的结果模乘逆元3316的结果进行取模运算，其中，逆元的取值为256-1mod3329。
所述的模乘单元的乘法器是直接调用FPGA中的IP核生成。
所述的模乘单元的约减器是基于梅森数的快速模约减算法，将模数转化为梅森数，p＝f(2k)，其中模数的位宽为x，需要模约减的整数W的位宽为2x，W的表示形式转化为W＝∑jwj2jk，使用线性反馈移位寄存器的方式，推导生成数值wj与各位数之间的参数对照表。
本发明的基于格密码体系的多项式模乘协处理器，使用FPGA平台做硬件设计，实现了基于格密码体系的多项式模乘协处理器。本发明在安全级别上实现了128维的多项式乘法，实现了256点整数域下的快速傅里叶变换，从算法上和硬件架构上，融合了并行计算和流水线技术，在算法上改善了传统FFT算法，将并行计算的技术融合到算法中，在硬件结构上充分利用流水线技术复用了硬件资源，利用各功能单元之间的级联，将运算时间控制到了微秒级别，大大提升了多项式乘法的效率，极大的提升了整个基于格的加密体系计算效率，解决了基于格运算的加密方案的可行性问题。
附图说明
图1是本发明的整体构成框图；
图2是本发明的蝶形运算单元。
图中
F1：第一输入接口 F2：第二输入接口
F3：第三输入接口 F4：第四输入接口
1：取模运算下的快速傅里叶变换模块
2：多路选择器 3：地址映射表
4：多路分配器 5：模乘单元
6：模乘逆元运算单元 A：第三寄存器堆
B：第四寄存器堆 C：输出端
D：第二寄存器堆 W：第一寄存器堆
X：输入寄存器堆 Y：输出寄存器堆
具体实施方式
下面结合实施例和附图对本发明的基于格密码体系的多项式模乘协处理器做出详细说明。
本发明的基于格密码体系的多项式模乘协处理器，主要针对基于格上的容错学习LWE加密方案，其中的核心运算单元多项式模乘协处理器。本发明是一种基于格密码体系的128维多项式模乘协处理器，设计使用了基于模运算下的快速傅里叶变换FFT和用于椭圆曲线加密中的快速模约减技术，实现了一种新型的整数域快速傅里叶变换单元和模乘单元，在算法上改善了传统FFT算法，将并行计算的技术融合到算法中，在硬件结构上充分利用流水线技术复用了硬件资源，利用各功能单元之间的级联，大大提升了多项式乘法的效率，解决了基于格运算的加密方案的可行性问题。
如图1所示，本发明的基于格密码体系的多项式模乘协处理器，包括有分别与第一至第四输入接口F1、F2、F3、F4对应相连的用于存储单位根向量的第一寄存器堆W，用于存储地址映射向量的第二寄存器堆D，用于分别存储多项式系数向量的第三寄存器堆A和第四寄存器堆B，还设置有：
多路选择器2，所述多路选择器2的输入端分别连接用于存储多项式系数向量的第三寄存器堆A和第四寄存器堆B的输出端，以及连接模乘逆元运算单元6的输出端；
输入寄存器堆X，分别连接多路选择器2和地址映射表3，根据地址映射表3重新对从所述多路选择器2输入进来的向量进行排序，并存储；
取模运算下的快速傅里叶变换模块1，分别连接所述的输入寄存器堆X的输出端，以及用于存储单位根向量的第一寄存器堆W的输出端，进行快速傅里叶变换；
本发明中所述的取模运算下的快速傅里叶变换模块1中的蝶形运算与传统的蝶形运算有所区别，传统蝶形单元中的w值为1的单位根，而本发明为了达到有限域下的运算要求，w值为素数q的d次单位根，蝶形单元中的所有加法和乘法全部都是模加和模乘运算，w与q值之间的关系有：wd＝-1mod q。蝶形运算单元的结构图如图2所示，其中：
yi＝xi+wi·xi+n
yi+n＝xi-wi·xi+n。
上述公式中：wi与蝶形单元中的w值的关系式为wi＝wimod q，而xi与xi+n是蝶形运算的输入，yi与yi+n是蝶形运算的输出，其中i是小于多项式维数的整数。
本发明利用传统快速傅里叶变换算法，结合格密码体系的基本理念，提出一种适用于整数域下的快速傅里叶变换算法，即所述的取模运算下的快速傅里叶变换模块1中是采用基于格密码体系的快速傅里叶变换算法，算法中输入和输出的每一个元素所代表的都是多项式系数，d代表多项式的维数，而n所代表的是基于格密码体系的快速傅里叶变换的级数。由于FPGA平台上的硬件资源是有限的，所以不可能做到每一级蝶形运算同时并行执行，因此可以调整算法1中的k的取值，分为k≥5和k<5两种情况，就可以实现8路或16路蝶形运算的并行计算。算法具体如下：
输入：X＝(x2d,...,x1,x0)，W＝(wd,...,w1,w0)，
输出：Y＝(y2d,...,y1,y0)；
1：d＝维数；
2：n＝log2(2*d)；
3：for(k＝0；k<n；k++)
4：for(j＝0；j<d；j＝j+2k+1)
5：for(i＝j；i<j+2k；i++)
6：y[i]＝x[i]+x[i+2k]w[i*2n-k-1％2n-1]；
7：y[i+2k]＝x[i]-x[i+2k]w[i*2n-k-1％2n-1]；
8：for(j＝0；j<d；j++)
9：x[j]＝y[j]。
输出寄存器堆Y，所述输出寄存器堆Y的输入端连接所述取模运算下的快速傅里叶变换模块1的输出端，输出寄存器堆Y的输出端连接多路分配器4；
多路分配器4，所述多路分配器4将取模运算下的快速傅里叶变换模块1变换之后的结果，即多项式相乘之后的结果系数向量送到输出端C，或者送入模乘单元5；
模乘单元5，所述的取模运算下的快速傅里叶变换模块1变换之后的结果在模乘单元5内首先通过乘法器51进行乘法运算，再将乘法运算的结果经约减器52进行约减运算；
本发明重要核心问题是解决模乘的计算效率问题，由于模乘器的设计可以分为一般乘法器和模约减器。由于素数q的制约，乘法器的计算位宽一定不超过素数q的位宽，所以乘法器部分可以直接调用FPGA中的IP核生成，就可以达到比较好的效果。这样以来，模乘部分的计算效率将直接取决于模约减的复杂性。所述的模乘单元5的约减器52是基于梅森数的快速模约减算法，将模数转化为梅森数，p＝f(2k)，其中，模数的位宽为x，需要模约减的整数W的位宽为2x，W的表示形式转化为W＝∑jwj2jk，使用线性反馈移位寄存器的方式，推导生成数值wj与各位数之间的参数对照表。
做为实施例，如表1所示，针对128维多项式的模数，使用快速模约减算法，该算法的核心思想是将模数q变型为梅森数，例如：q＝3329，则q＝212-210+28+1，这样乘数每两比特为一个字，可以将乘数划分为12个字，每个字分别对应210,28,26,24,22,20的权重，如表1，这样就可以将模约减转化为加法链来计算，消除了乘法、除法和求逆，将一个模约减的复杂度降低为一个乘法的复杂度。
表1、模约减算法推导表
| 210 | 28 | 26 | 24 | 22 | 20 | |
| ∑ | ω5 | ω4 | ω3 | ω2 | ω1 | ω0 |
| ω6 | ω6 | -ω6 | -ω6 | |||
| ω7 | -ω7 | -ω7 | -ω7 | |||
| ω8 | -ω8 | -ω8 | -ω8 | |||
| ω9 | -ω9 | ω9 | -ω9 | -ω9 | ω9 | |
| ω10 | -ω10 | ω10 | ω10 | |||
| ω11 | -ω11 | ω11 | ω11 |
对于256维或者512维多项式的模约减部分，同样可以按照本设计的模约减方法推导得到，会由于不同维数导致加法链的结构各不相同，但是都可以实现降低模约减复杂度的目的。
模乘逆元运算单元6，所述模乘逆元运算单元6将经模乘单元5模乘运算得到的结果进行模乘逆元运算后送入所述的多路选择器2；所述的模乘逆元运算单元6中的模乘逆元运算，是对经模乘单元5模乘运算得到的结果c模乘逆元3316的结果进行取模运算，其中，逆元的取值为256-1mod3329。
地址映射表3，所述的地址映射表3的输入端连接所述用于存储地址映射向量的第二寄存器堆D，并还与所述的输入寄存器堆X双向连接。
在进行取模运算下的快速傅里叶变换或者快速傅里叶逆变换之前，都要对输入的多项式系数列表进行插值重排列，使得参与快速傅里叶变换或者快速傅里叶逆变换的操作数为正确的值。为了实现高效的插值重排列，本发明采用地址映射机制，对于存放多项式系数的寄存器堆按照地址映射表的顺序，依次调整位置存入对应的寄存器中，所述的地址映射表3是采用如下算法生成：
输出：address＝(a2d,...,a1,a0)；
1：d＝维数；
2：n＝log2(2*d)；
3：array[0]＝0；array[1]＝2；array[2]＝1；array[3]＝3；
4：for(i＝0；i<n；i++)
5：for(j＝0；j<2i；j++)
6：address[j*2]＝array[j]；
7：for(j＝0；j<2i；j++)
8：address[j*2+1]＝address[j*2]+2i。
对于多项式系数首先要转化为点值，对于128维的多项式，系数转化规则为系数倒序后面置128个0，这样两个多项式得到的两个点值向量分别对应A、B，经过插值重排列后，可以进行取模运算下的快速傅里叶变换，变换之后的结果分别为a、b，再对a、b做模乘运算得到结果c，然后对c模乘逆元3316(逆元的取值为256-1mod3329)的结果进行取模运算下的傅里叶逆变换就可以得到结果系数向量C。
Claims (8)
1.一种基于格密码体系的多项式模乘协处理器，包括有分别与第一至第四输入接口(F1、F2、F3、F4)对应相连的用于存储单位根向量的第一寄存器堆(W)，用于存储地址映射向量的第二寄存器堆(D)，用于分别存储多项式系数向量的第三寄存器堆(A)和第四寄存器堆(B)，其特征在于，还设置有：
多路选择器(2)，所述多路选择器(2)的输入端分别连接用于存储多项式系数向量的第三寄存器堆(A)和第四寄存器堆(B)的输出端，以及连接模乘逆元运算单元(6)的输出端；
输入寄存器堆(X)，分别连接多路选择器(2)和地址映射表(3)，根据地址映射表(3)重新对从所述多路选择器(2)输入进来的向量进行排序，并存储；
取模运算下的快速傅里叶变换模块(1)，分别连接所述的输入寄存器堆(X)的输出端，以及用于存储单位根向量的第一寄存器堆(W)的输出端，进行快速傅里叶变换；
输出寄存器堆(Y)，所述输出寄存器堆(Y)的输入端连接所述取模运算下的快速傅里叶变换模块(1)的输出端，输出寄存器堆(Y)的输出端连接多路分配器(4)；
多路分配器(4)，所述多路分配器(4)将取模运算下的快速傅里叶变换模块(1)变换之后的结果送到输出端(C)，或者送入模乘单元(5)；
模乘单元(5)，所述的取模运算下的快速傅里叶变换模块(1)变换之后的结果在模乘单元(5)内首先通过乘法器(51)进行乘法运算，再将乘法运算的结果经约减器(52)进行约减运算；
模乘逆元运算单元(6)，所述模乘逆元运算单元(6)将经模乘单元(5)模乘运算得到的结果进行模乘逆元运算后送入所述的多路选择器(2)；
地址映射表(3)，所述的地址映射表(3)的输入端连接所述用于存储地址映射向量的第二寄存器堆(D)，并还与所述的输入寄存器堆(X)双向连接。
2.根据权利要求1所述的基于格密码体系的多项式模乘协处理器，其特征在于，所述的取模运算下的快速傅里叶变换模块(1)中为了达到有限域下的运算要求，w值为素数q的d次单位根，蝶形单元中的所有加法和乘法全部都是模加和模乘运算，w与q值之间的关系有：wd＝-1mod q。
3.根据权利要求1所述的基于格密码体系的多项式模乘协处理器，其特征在于，所述的取模运算下的快速傅里叶变换模块(1)中是采用基于格密码体系的快速傅里叶变换算法，具体如下：
输入：X＝(x2d,...,x1,x0)，W＝(wd,...,w1,w0)，
输出：Y＝(y2d,...,y1,y0)；
1：d＝维数；
2：n＝log2(2*d)；
3：for(k＝0；k<n；k++)
4：for(j＝0；j<d；j＝j+2k+1)
5：for(i＝j；i<j+2k；i++)
6：y[i]＝x[i]+x[i+2k]w[i*2n-k-1％2n-1]；
7：y[i+2k]＝x[i]-x[i+2k]w[i*2n-k-1％2n-1]；
8：for(j＝0；j<d；j++)
9：x[j]＝y[j]；
所述的输入和输出的每一个元素所代表的都是多项式系数，d代表多项式的维数，而n所代表的是基于格密码体系的快速傅里叶变换的级数。
4.根据权利要求3所述的基于格密码体系的多项式模乘协处理器，其特征在于，由于FPGA平台上的硬件资源是有限的，所以不能做到每一级蝶形运算同时并行执行，因此调整其中k的取值，分为k≥5和k<5两种情况，就能够实现8路或16路蝶形运算的并行计算。
5.根据权利要求1所述的基于格密码体系的多项式模乘协处理器，其特征在于，所述的地址映射表(3)是采用如下算法生成：
输出：address＝(a2d,...,a1,a0)；
1：d＝维数；
2：n＝log2(2*d)；
3：array[0]＝0；array[1]＝2；array[2]＝1；array[3]＝3；
4：for(i＝0；i<n；i++)
5：for(j＝0；j<2i；j++)
6：address[j*2]＝array[j]；
7：for(j＝0；j<2i；j++)
8：address[j*2+1]＝address[j*2]+2i。
6.根据权利要求1所述的基于格密码体系的多项式模乘协处理器，其特征在于，所述的模乘逆元运算单元(6)中的模乘逆元运算，是对经模乘单元(5)模乘运算得到的结果(c)模乘逆元3316的结果进行取模运算，其中，逆元的取值为256-1mod3329。
7.根据权利要求1所述的基于格密码体系的多项式模乘协处理器，其特征在于，所述的模乘单元(5)的乘法器(51)是直接调用FPGA中的IP核生成。
8.根据权利要求1所述的基于格密码体系的多项式模乘协处理器，其特征在于，所述的模乘单元(5)的约减器(52)是基于梅森数的快速模约减算法，将模数转化为梅森数，p＝f(2k)，其中模数的位宽为x，需要模约减的整数W的位宽为2x，W的表示形式转化为W＝∑jwj2jk，使用线性反馈移位寄存器的方式，推导生成数值wj与各位数之间的参数对照表。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410274011.9A CN104065478B (zh) | 2014-06-18 | 2014-06-18 | 基于格密码体系的多项式模乘协处理器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410274011.9A CN104065478B (zh) | 2014-06-18 | 2014-06-18 | 基于格密码体系的多项式模乘协处理器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104065478A true CN104065478A (zh) | 2014-09-24 |
| CN104065478B CN104065478B (zh) | 2017-07-14 |
Family
ID=51553023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410274011.9A Active CN104065478B (zh) | 2014-06-18 | 2014-06-18 | 基于格密码体系的多项式模乘协处理器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104065478B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107015782A (zh) * | 2017-04-12 | 2017-08-04 | 深圳职业技术学院 | 一种基于不可约三项式的有限域乘法器 |
| CN107632199A (zh) * | 2017-09-26 | 2018-01-26 | 天津光电通信技术有限公司 | 快速傅里叶变换测频的实现方法 |
| CN107766032A (zh) * | 2016-08-15 | 2018-03-06 | 清华大学 | 多项式基GF(2^n)乘法器 |
| CN109271137A (zh) * | 2018-09-11 | 2019-01-25 | 网御安全技术（深圳）有限公司 | 一种基于公钥加密算法的模乘装置及协处理器 |
| CN110990767A (zh) * | 2019-11-29 | 2020-04-10 | 华中科技大学 | 一种应用于格密码体制的可重构数论变换单元和方法 |
| CN111079934A (zh) * | 2019-11-18 | 2020-04-28 | 华中科技大学 | 应用于环域上误差学习加密算法的数论变换单元和方法 |
| CN111090248A (zh) * | 2018-10-24 | 2020-05-01 | 意法半导体(格勒诺布尔2)公司 | 用于执行可配置处理操作的微控制器 |
| CN112819168A (zh) * | 2021-01-07 | 2021-05-18 | 南京航空航天大学 | 一种格密码加解密中的环多项式乘法器电路 |
| CN115879552A (zh) * | 2021-09-28 | 2023-03-31 | 合肥本源量子计算科技有限责任公司 | 量子模数乘逆运算方法、装置、电子装置及模数算术组件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1471420A2 (en) * | 2003-04-25 | 2004-10-27 | Samsung Electronics Co., Ltd. | Montgomery modular multiplier and method thereof using carry save addition |
| CN1614554A (zh) * | 2004-12-02 | 2005-05-11 | 华东师范大学 | 用于实现高阶多项式模乘计算系统的硬件结构 |
| US7447310B2 (en) * | 2002-08-06 | 2008-11-04 | The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University | Lean multiplication of multi-precision numbers over GF(2m) |
| CN101464920A (zh) * | 2008-12-10 | 2009-06-24 | 清华大学 | 一种自动生成二元域ecc协处理器电路的设计方法 |
| CN102122241A (zh) * | 2010-01-08 | 2011-07-13 | 复旦大学 | 一种适用于素域和多项式域的模乘模除器 |
-
2014
- 2014-06-18 CN CN201410274011.9A patent/CN104065478B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7447310B2 (en) * | 2002-08-06 | 2008-11-04 | The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University | Lean multiplication of multi-precision numbers over GF(2m) |
| EP1471420A2 (en) * | 2003-04-25 | 2004-10-27 | Samsung Electronics Co., Ltd. | Montgomery modular multiplier and method thereof using carry save addition |
| CN1614554A (zh) * | 2004-12-02 | 2005-05-11 | 华东师范大学 | 用于实现高阶多项式模乘计算系统的硬件结构 |
| CN101464920A (zh) * | 2008-12-10 | 2009-06-24 | 清华大学 | 一种自动生成二元域ecc协处理器电路的设计方法 |
| CN102122241A (zh) * | 2010-01-08 | 2011-07-13 | 复旦大学 | 一种适用于素域和多项式域的模乘模除器 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107766032A (zh) * | 2016-08-15 | 2018-03-06 | 清华大学 | 多项式基GF(2^n)乘法器 |
| CN107015782A (zh) * | 2017-04-12 | 2017-08-04 | 深圳职业技术学院 | 一种基于不可约三项式的有限域乘法器 |
| CN107632199A (zh) * | 2017-09-26 | 2018-01-26 | 天津光电通信技术有限公司 | 快速傅里叶变换测频的实现方法 |
| CN109271137A (zh) * | 2018-09-11 | 2019-01-25 | 网御安全技术（深圳）有限公司 | 一种基于公钥加密算法的模乘装置及协处理器 |
| CN111090248A (zh) * | 2018-10-24 | 2020-05-01 | 意法半导体(格勒诺布尔2)公司 | 用于执行可配置处理操作的微控制器 |
| CN111079934A (zh) * | 2019-11-18 | 2020-04-28 | 华中科技大学 | 应用于环域上误差学习加密算法的数论变换单元和方法 |
| CN111079934B (zh) * | 2019-11-18 | 2022-09-27 | 华中科技大学 | 应用于环域上误差学习加密算法的数论变换单元和方法 |
| CN110990767A (zh) * | 2019-11-29 | 2020-04-10 | 华中科技大学 | 一种应用于格密码体制的可重构数论变换单元和方法 |
| CN112819168A (zh) * | 2021-01-07 | 2021-05-18 | 南京航空航天大学 | 一种格密码加解密中的环多项式乘法器电路 |
| CN112819168B (zh) * | 2021-01-07 | 2024-04-05 | 南京航空航天大学 | 一种格密码加解密中的环多项式乘法器电路 |
| CN115879552A (zh) * | 2021-09-28 | 2023-03-31 | 合肥本源量子计算科技有限责任公司 | 量子模数乘逆运算方法、装置、电子装置及模数算术组件 |
| CN115879552B (zh) * | 2021-09-28 | 2024-06-14 | 本源量子计算科技（合肥）股份有限公司 | 量子模数乘逆运算方法、装置、电子装置及模数算术组件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104065478B (zh) | 2017-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104065478A (zh) | 基于格密码体系的多项式模乘协处理器 | |
| Knezevic et al. | Faster interleaved modular multiplication based on Barrett and Montgomery reduction methods | |
| Barreto et al. | Subgroup security in pairing-based cryptography | |
| US8862651B2 (en) | Method and apparatus for modulus reduction | |
| Semaev | New algorithm for the discrete logarithm problem on elliptic curves | |
| KR101326078B1 (ko) | 모듈러 곱셈 방법, 모듈러 곱셈기 및 모듈러 곱셈기를구비하는 암호 연산 시스템 | |
| CN104184578B (zh) | 一种基于fpga的椭圆曲线标量乘法加速电路及其算法 | |
| Kudithi | An efficient hardware implementation of the elliptic curve cryptographic processor over prime field | |
| Du et al. | High-speed polynomial multiplier architecture for ring-LWE based public key cryptosystems | |
| WO2013180712A1 (en) | Vector and scalar based modular exponentiation | |
| Kropholler et al. | Properties of certain semigroups and their potential as platforms for cryptosystems | |
| Gonda et al. | Improvements of addition algorithm on genus 3 hyperelliptic curves and their implementation | |
| Le et al. | Speeding up ate pairing computation in affine coordinates | |
| CN104750455A (zh) | 一种基于蒙哥马利模乘的数据处理方法和装置 | |
| Chatterjee et al. | Software Implementation of Curve based Cryptography for Constrained Devices | |
| Choi et al. | Analysis of hardware modular inversion modules for elliptic curve cryptography | |
| Lim et al. | Elliptic curve digital signature algorithm over GF (p) on a residue number system enabled microprocessor | |
| Asif | Efficient computation for hyper elliptic curve based cryptography | |
| Yu et al. | Joint triple-base number system for multi-scalar multiplication | |
| Al-Somani | Performance analysis of the postcomputation-based generic-point parallel scalar multiplication method | |
| Safieh et al. | Efficient Reduction Algorithms for Special Gaussian Integer Moduli | |
| Nanjo et al. | Consideration of efficient pairing applying two construction methods of extension fields | |
| Eghdamian et al. | A modified left-to-right radix-r representation | |
| KR101086046B1 (ko) | 유한 확장체에서 제곱근 계산 장치 및 방법 | |
| Khadra et al. | Parallel implementation for ECCP based on Montgomery ladder algorithm |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200924 Address after: No.5 building, Xin'an venture Plaza, marine high tech Development Zone, Binhai New Area, Tianjin Patentee after: TIANJIN FEITENG INFORMATION TECHNOLOGY Co.,Ltd. Address before: 300072 Tianjin City, Nankai District Wei Jin Road No. 92 Patentee before: Tianjin University |
|
| TR01 | Transfer of patent right | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 300000 Building 5, Xin'an pioneer Plaza, Binhai New Area marine high tech Development Zone, Tianjin Patentee after: Feiteng Information Technology Co.,Ltd. Address before: 300000 Building 5, Xin'an pioneer Plaza, Binhai New Area marine high tech Development Zone, Tianjin Patentee before: TIANJIN FEITENG INFORMATION TECHNOLOGY Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |