CN112819168A - 一种格密码加解密中的环多项式乘法器电路 - Google Patents
一种格密码加解密中的环多项式乘法器电路 Download PDFInfo
- Publication number
- CN112819168A CN112819168A CN202110016679.3A CN202110016679A CN112819168A CN 112819168 A CN112819168 A CN 112819168A CN 202110016679 A CN202110016679 A CN 202110016679A CN 112819168 A CN112819168 A CN 112819168A
- Authority
- CN
- China
- Prior art keywords
- polynomial
- bit
- multiplication
- data
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000009467 reduction Effects 0.000 claims abstract description 24
- 238000004364 calculation method Methods 0.000 claims description 11
- 125000004122 cyclic group Chemical group 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 239000013598 vector Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
- G06F7/722—Modular multiplication
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Artificial Intelligence (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Software Systems (AREA)
- Complex Calculations (AREA)
Abstract
本发明公开了一种格密码加解密中的环多项式乘法器电路,具有高并行度,在FPGA硬件实现时达到了减少时间周期以及高吞吐率的效果,并简化了控制单元。同时,结合具体参数可将其中一个多项式乘法的系数采用有符号数表示,可在FPGA中单个DSP模块同一时钟完成两次乘法,优化模约减,大大加快了格密码加解密效率,减少了资源的消耗。
Description
技术领域
本发明属于格密码硬件实现领域,特别涉及了一种环多项式乘法器电路。
背景技术
量子计算机的产生,会对现有的密码体制造成很大的威胁,格密码是一类最有希望的能够抗量子攻击的后量子密码,而环多项式乘法是基于RLWE(Ring Learning WithErrors)和MLWE(Module Learning With Errors)问题的格密码加密和解密操作中计算最为复杂,消耗资源与时间的最多操作,是影响格密码硬件实现性能的关键部分。在整数域上,给定两个多项式a(x),b(x),形如:
这种按常规方法去得到两个多项式相乘后的结果的方法又叫做Schoolbook多项式乘法(Schoolbook Polynomial Multiplication,SPM)。在基于RLWE和MLWE问题格密码中的数多为素数q为模的整数环域Zq,那么对整数环多项式a(x),b(x)∈Zq[x]/f(x),其中f(x)=xn+1为不可约多项式,此时a(x),b(x)的系数范围为[0,q),两个环多项式乘法相乘后的c(x)也将发生相应变化,此时c(x)的表达式为
其中a(x),b(x)系数相乘后aibj的符号位由决定,当i+j<n时,符号位为1,n<i+j≤2n-2符号位为-1,当环多项式乘法也采用经典的、通用性任意模数可用的Schoolbook乘法SPM,则需要n2次乘法和(n-1)2次加法,同时c(x)∈Zq[x]/(xn+1),意味着其系数范围在[0,q),多项式的次数为n。
在软件上实现SPM可以采用循环判断的简单算法去实现,但是在硬件架构上实现环多项式乘法并不那么容易,乘法和加法都是模乘和模加,通常要消耗大量时间周期和资源。为了减少环多项式乘法硬件实现的资源,有研究者提出了只采用一个或两个乘法器,牺牲时间周期的环多项式乘法单元,这使得格密码加密和解密执行时间多用在多项式乘法中,在需要进行多个多项式乘法时消耗了大量时间,因此对SPM环多项式乘法单元减少执行时间周期是十分有意义的。
发明内容
为了解决上述背景技术提到的技术问题,本发明提出了一种格密码加解密中的环多项式乘法器电路。
为了实现上述技术目的,本发明的技术方案为:
一种格密码加解密中的环多项式乘法器电路,包括256个6比特移位寄存器、128个有符号双模乘单元、256个13比特寄存器和控制单元;所述控制单元输出控制信号Crl_S和地址信号addr_ab,所述控制信号Crl_S表示有符号双模乘单元中的符号标志位;将多项式b(x)的256个系数按照b255,b254,…,b0的顺序串行输入至所述256个6比特移位寄存器,在每个时钟周期将多项式b(x)的256个系数两两一组与当前时钟周期对应的多项式a(x)的一个系数ai以及控制信号Crl_S分别输入所述128个有符号双模乘单元进行计算,在下一时钟周期将移位后的多项式b(x)的256个系数两两一组与多项式a(x)的一个系数ai+1以及控制信号Crl_S分别输入所述128个有符号双模乘单元进行计算,i=0,1,…,254;将每个有符号双模乘单元的计算结果在每个时钟周期进行累加并将累加结果存入所述256个13比特寄存器,并根据地址信号addr_ab读取所述256个13比特寄存器中的数据,串行输出多项式d(x),完成格密码中的环多项式乘法。
进一步地,所述有符号双模乘单元包括两个模约减单元、两个异或运算器和一个乘法运算器;所述有符号双模乘单元的输入为多项式b(x)相邻两个系数bj和bj+1、多项式a(x)的一个系数ai以及符号标志位sj和sj+1,有符号双模乘单元的输出为多项式d(x)的系数dj和dj+1,j=0,1,…,254,多项式b(x)的系数为6比特有符号数,多项式a(x)的系数为13比特,符号标志位sj和sj+1为1比特,多项式d(x)的系数为13比特;
在第一个时钟周期,将bj与bj+1后5比特数据中间填充13位0,将填充后的数据与ai通过所述乘法运算器相乘得到36比特数据x;
在第二个时钟周期,将数据x的高18位数据输入一个模约减单元,将数据x的低18位数据输入另一个模约减单元,所述模约减单元包括依次连接的移位单元、第一减法器、加法器和第二减法器,两组18位数据通过所述模约减单元实现如下操作:
对18位数据的高5位数据通过所述移位单元进行左移9位操作后得到14位数据,再通过所述第一减法器减去前述高5位数据得到14位数据,再通过所述加法器加上18位数据的低13位数据得到14位数据,判断该14位数据是否大于模值7681,若是则通过所述第二减法器减去模值7681,最终模约减单元输出小于模值7681的13位数据;
在第三个时钟周期,将bj与bj+1的最高位数据分别与sj和sj+1通过所述两个异或运算器进行异或运算得到最终符号位,根据最终符号位和模约减单元输出的13位数据得到dj和dj+1。
采用上述技术方案带来的有益效果:
本发明在硬件实现时达到了减少时间周期以及高吞吐率的效果,同时简化控制单元。同时,结合具体参数可将其中一个多项式乘法的系数采用有符号数表示,在FPGA中可在单个DSP模块同一时钟完成两次乘法,同时优化模约减,大大加快了格密码加解密效率,也减少了资源的消耗,若采用其他格密码参数时候,该结构经过增加乘法单元数量和修改模约减单元,通用于其他格密码参数。
附图说明
图1是环多项式乘法运算法则示意图;
图2是环多项式乘法的时序策略示意图;
图3是本发明中有符号双模乘单元结构图;
图4是本发明中环多项式乘法器电路图。
具体实施方式
以下将结合附图,对本发明的技术方案进行详细说明。
对于SPM算法,大多数设计都是集中于轻量级,即对单个或少量模乘单元按下面环多项式计算公式:
不断复用单个乘法器单元依次计算最终多项式系数,此方法除了耗时过多的缺点,在硬件电路实现时还会存在数据处理速度慢即低吞吐率,以及复杂的控制单元。SPM的电路结构想要获得更高的吞吐率,需要多个模乘单元并行计算。为了更清晰的理解整数环多项式Schoolbook算法的计算过程,图1对整个算法的计算进行详细的展开。根据图1的运算规律,可以更加明了地布局环多项式乘法的时序策略,以一个矩阵-向量乘法的运算来直观的表示,如图2所示。将多项式b(x)的系数以一个n×n的循环矩阵(前一列循环移位并添加负号得到后一列)表示,而多项式a(x)的系数就直接表示为n×1的向量。矩阵的第一列代表多项式b(x)的最原始的系数,在第一个时钟周期分别同时与多项式a(x)的第一个系数a0相模乘,实现这个操作需要同时计算n个模乘。同理,矩阵的第二列在a1在第二个时钟周期被计算,以此类推,完成整个多项式乘法仅需n个时钟周期,而原本的Schoolbook算法需要n2个时钟周期。每次模乘后进行累加,最后多项式的所有系数并行输出。
结合具体格密码参数,本发明采用模数为q=7681,n=256的参数,同时考虑到在RLWE和MLWE中的格密码两个多项式系数,一个是在q上的均匀分布的公钥项,数据位宽为13位,另一个是在q上高斯分布或二项分布的数据,采样出来的数据在不同参数下位宽不同,本发明采用分布范围在[0,32)和[7649,7681),为了充分利用FPGA中的DSP资源,将错误项数据用有符号数表示,位宽为6位,数据位宽5位,符号位占据1位,正数符号位为0,负数符号位为1。在这样的重新安排错误项数据之后,在Xilinx FPGA中,DSP48E1支持最大位宽为25×18比特的乘法,那么通过在其中一个输入的乘法数中采用数据位拼接的方法,在5比特的两个数据中间填充13位0,即为{b,13′b0,c}。这样,与13比特的a相乘生成36比特的结果,得到的高18位为a×b的结果,低18位为a×c的结果,这样仅用一块DSP48E1就可以在同一时钟得到两个乘法结果,再考虑符号位。在数字电路中通过将错误项数据最高位的符号位与环多项式乘法的符号位控制位相异或可得到最终的符号位,再利用负数模约减时a*(-b)modq=q-(a*bmodq)性质,得到最终的结果。
实现高并行度的计算,需要消耗大量的模乘单元,硬件资源消耗也会大幅增加。因此,模乘单元的资源消耗将决定整个多项式乘法结构的资源。由于采用的是有符号的采样,13×13比特的模乘被转换13×5比特的模乘,然后基于DSP48E1的高利用率的方法,使得硬件资源消耗减少。对于模约减部分,由于所执行的模约减只有18比特和模数q值的特殊性,一个18比特的无符号数x,可以被拆开为:
x[17:0]=x[17:13]×213+x[12:0]=x[17:13]×(7681+511)+x[12:0]
此时将拆分后的数据模约减q值,可以得到:xmod7681=x[17:13]×511+x[12:0]=x[17:13]<<9-x[17:13]+x[12:0]对数据这样整理之后,整个模约减电路结构只需要一个移位模块、一个14比特的减法器、一个13比特的加法器和一次模减,较其他模约减技术减少了消耗的资源。整个有符号双模乘的电路结构如图3所示,采用流水线设计,输入为13比特的ai,6比特的有符号数b0和b1,和1比特的符号标志位s0和s1,输出为13比特d0和d1,共花费3个时钟周期。
在本发明中,如图3所示的有符号双模乘结构是整体结构的核心部分,在第一个时钟周期,利用一个DSP IP核输入的乘法数中采用数据位拼接的方法,取6比特的有符号数b0和b1中后5比特的两个数据中间填充13位0,即为{b0[4:0],13′b0,b1[4:0]}。这样,与13比特的a相乘生成36比特的结果,得到的高18位为ai×b0的结果,低18位为ai×b1的结果,这样仅用一块DSP48E1就可以在同一时钟得到两个乘法结果,在第二个时钟周期对分别得到的18位乘法结果进行取模操作,模值为7681,操作为对18位数进行x[17:13]<<9-x[17:13]+x[12:0],即进行左移和加减操作,在对18位数的前5比特数进行左移9位操作后得到14位的数,再减去前5比特数仍然得到14位数,加上13位数据之后得到14位数据,得到的结果需要进行判断是否大于模值7681,若大于模值则减去7681,那么模约减单元最终得到小于模值的13位的数据。在第三个时钟周期是判断最终参与累加的数据的符号,在数字电路中通过将错误项数据最高位的符号位b0[5]和b1[5]与环多项式乘法的符号位控制位s0和s1相异或可得到最终的符号位,如果两个符号位相同则最终符号位为0,若两个符号数相反则最终符号位为1,若为1再利用负数模约减时性质,得到最终输出结果。
如图4所示,为本发明的环多项式乘法的整体结构。在数据载入阶段,多项式b(x)的系数b0,b1,...,b255串行输入到256个6比特移位寄存器(输入顺序从b255到b0),与此同时,这些系数作为有符号双模乘单元的输入。每个有符号双模乘单元通过对DSP的高利用率,每个时钟周期能够执行b(x)的两个系数与a(x)的一个系数的模乘。多项a(x)的系数同时并行输入到全部的128个有符号双模乘单元(每个时钟周期输入a(x)的一个系数,从a0到a255依次输入)。在多项式b(x)全部载入之后,多项式a(x)的系数a0输入,开始执行有符号双模乘单元计算。下个时钟周期,输入a1和移位后b(x)全部系数。之后,不断重复该轮计算,共需256轮。由矩阵-向量乘法(图2)可以看出,从第二列开始,往后的每一列都增加一个负号,所以在有符号双模乘单元设计时,增加了输入信号s0和s1以表示符号。控制信号Crl_S表示有符号双模乘单元结构(图3)中的符号标志位s0和s1,前n周期在载入b(x)系数时就能确定255位的控制信号Crl_S输出。最后,每个有符号双模乘单元计算后的结果在每个时钟周期被累加,然后这些结果在存入256个13比特的寄存器中并由地址信号addr_ab按顺序读取,再串行输出,即输出多项式d(x),完成格密码中环多项式乘法。
实施例仅为说明本发明的技术思想,不能以此限定本发明的保护范围,凡是按照本发明提出的技术思想,在技术方案基础上所做的任何改动,均落入本发明保护范围之内。
Claims (2)
1.一种格密码加解密中的环多项式乘法器电路,其特征在于:包括256个6比特移位寄存器、128个有符号双模乘单元、256个13比特寄存器和控制单元;所述控制单元输出控制信号Crl_S和地址信号addr_ab,所述控制信号Crl_S表示有符号双模乘单元中的符号标志位;将多项式b(x)的256个系数按照b255,b254,…,b0的顺序串行输入至所述256个6比特移位寄存器,在每个时钟周期将多项式b(x)的256个系数两两一组与当前时钟周期对应的多项式a(x)的一个系数ai以及控制信号Crl_S分别输入所述128个有符号双模乘单元进行计算,在下一时钟周期将移位后的多项式b(x)的256个系数两两一组与多项式a(x)的一个系数ai+1以及控制信号Crl_S分别输入所述128个有符号双模乘单元进行计算,i=0,1,…,254;将每个有符号双模乘单元的计算结果在每个时钟周期进行累加并将累加结果存入所述256个13比特寄存器,并根据地址信号addr_ab读取所述256个13比特寄存器中的数据,串行输出多项式d(x),完成格密码中的环多项式乘法。
2.根据权利要求1所述格密码加解密中的环多项式乘法器电路,其特征在于:所述有符号双模乘单元包括两个模约减单元、两个异或运算器和一个乘法运算器;所述有符号双模乘单元的输入为多项式b(x)相邻两个系数bj和bj+1、多项式a(x)的一个系数ai以及符号标志位sj和sj+1,有符号双模乘单元的输出为多项式d(x)的系数dj和dj+1,j=0,1,…,254,多项式b(x)的系数为6比特有符号数,多项式a(x)的系数为13比特,符号标志位sj和sj+1为1比特,多项式d(x)的系数为13比特;
在第一个时钟周期,将bj与bj+1后5比特数据中间填充13位0,将填充后的数据与ai通过所述乘法运算器相乘得到36比特数据x;
在第二个时钟周期,将数据x的高18位数据输入一个模约减单元,将数据x的低18位数据输入另一个模约减单元,所述模约减单元包括依次连接的移位单元、第一减法器、加法器和第二减法器,两组18位数据通过所述模约减单元实现如下操作:
对18位数据的高5位数据通过所述移位单元进行左移9位操作后得到14位数据,再通过所述第一减法器减去前述高5位数据得到14位数据,再通过所述加法器加上18位数据的低13位数据得到14位数据,判断该14位数据是否大于模值7681,若是则通过所述第二减法器减去模值7681,最终模约减单元输出小于模值7681的13位数据;
在第三个时钟周期,将bj与bj+1的最高位数据分别与sj和sj+1通过所述两个异或运算器进行异或运算得到最终符号位,根据最终符号位和模约减单元输出的13位数据得到dj和dj+1。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110016679.3A CN112819168B (zh) | 2021-01-07 | 2021-01-07 | 一种格密码加解密中的环多项式乘法器电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110016679.3A CN112819168B (zh) | 2021-01-07 | 2021-01-07 | 一种格密码加解密中的环多项式乘法器电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112819168A true CN112819168A (zh) | 2021-05-18 |
CN112819168B CN112819168B (zh) | 2024-04-05 |
Family
ID=75858168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110016679.3A Active CN112819168B (zh) | 2021-01-07 | 2021-01-07 | 一种格密码加解密中的环多项式乘法器电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112819168B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113253972A (zh) * | 2021-05-13 | 2021-08-13 | 南京航空航天大学 | 一种lac中稀疏多项式乘法加速器的fpga实现方法 |
CN115879555A (zh) * | 2021-09-28 | 2023-03-31 | 合肥本源量子计算科技有限责任公司 | 量子模数快速乘法运算方法、装置及模数算术组件 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104065478A (zh) * | 2014-06-18 | 2014-09-24 | 天津大学 | 基于格密码体系的多项式模乘协处理器 |
KR101952547B1 (ko) * | 2018-11-23 | 2019-02-26 | 인하대학교 산학협력단 | 격자-기반 암호시스템용 ntt-기반 다항식 곱셈 방법 및 장치 |
CN110519058A (zh) * | 2019-07-10 | 2019-11-29 | 中国科学院信息工程研究所 | 一种对于基于格的公钥加密算法的加速方法 |
-
2021
- 2021-01-07 CN CN202110016679.3A patent/CN112819168B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104065478A (zh) * | 2014-06-18 | 2014-09-24 | 天津大学 | 基于格密码体系的多项式模乘协处理器 |
KR101952547B1 (ko) * | 2018-11-23 | 2019-02-26 | 인하대학교 산학협력단 | 격자-기반 암호시스템용 ntt-기반 다항식 곱셈 방법 및 장치 |
CN110519058A (zh) * | 2019-07-10 | 2019-11-29 | 中国科学院信息工程研究所 | 一种对于基于格的公钥加密算法的加速方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113253972A (zh) * | 2021-05-13 | 2021-08-13 | 南京航空航天大学 | 一种lac中稀疏多项式乘法加速器的fpga实现方法 |
CN115879555A (zh) * | 2021-09-28 | 2023-03-31 | 合肥本源量子计算科技有限责任公司 | 量子模数快速乘法运算方法、装置及模数算术组件 |
Also Published As
Publication number | Publication date |
---|---|
CN112819168B (zh) | 2024-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Liu et al. | Optimized schoolbook polynomial multiplication for compact lattice-based cryptography on FPGA | |
Zhang et al. | An efficient and parallel R-LWE cryptoprocessor | |
CN110351087B (zh) | 流水线型的蒙哥马利模乘运算方法 | |
US7945784B1 (en) | Method and system to perform secret sharing | |
CN115344237B (zh) | 结合Karatsuba和蒙哥马利模乘的数据处理方法 | |
CN112819168B (zh) | 一种格密码加解密中的环多项式乘法器电路 | |
JP2004326112A (ja) | マルチプルモジュラス選択器、累算器、モンゴメリー掛け算器、マルチプルモジュラス発生方法、部分掛け発生方法、累算方法、掛け算方法、モジュラス選択器、およびブースレコーダ | |
CN114297571A (zh) | 一种适用于格密码算法的多项式乘法硬件实现系统 | |
Qin et al. | A compact full hardware implementation of PQC algorithm NTRU | |
Tan et al. | High-speed modular multiplier for lattice-based cryptosystems | |
WO2023134130A1 (zh) | 伽罗华域乘法器及纠删编解码系统 | |
CN101295237B (zh) | 求商和余数的高速除法器 | |
CN100382011C (zh) | 蒙哥马利乘法器中的流水线内核 | |
CN112799634B (zh) | 一种基于基22mdc ntt结构的高性能环多项式乘法器 | |
JP2006023648A (ja) | 乗算剰余演算器及び情報処理装置 | |
CN117155572A (zh) | 一种基于gpu并行实现密码技术中大整数乘法的方法 | |
JP2006023647A (ja) | 乗算剰余演算器及び情報処理装置 | |
Liu et al. | A high speed VLSI implementation of 256-bit scalar point multiplier for ECC over GF (p) | |
Dalmia et al. | Novel high speed vedic multiplier proposal incorporating adder based on quaternary signed digit number system | |
KR100836737B1 (ko) | 중국인 나머지 정리(crt)와 캐리 저장 가산 기반의모듈러 곱셈 장치 및 방법 | |
CN104407837B (zh) | 一种实现伽罗瓦域乘法的装置及其应用方法 | |
Wang et al. | A High-Throughput Toom-Cook-4 Polynomial Multiplier for Lattice-Based Cryptography Using a Novel Winograd-Schoolbook Algorithm | |
CN116991359B (zh) | Booth乘法器、混合Booth乘法器及运算方法 | |
CN114626537B (zh) | 一种基于x86平台SIMD的不可约多项式及量子安全哈希值计算方法 | |
CN116865979B (zh) | 一种基于后量子数字签名的mdc-ntt装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |