CN202217262U - 一种复合有限域乘法器 - Google Patents

一种复合有限域乘法器 Download PDF

Info

Publication number
CN202217262U
CN202217262U CN201120338507XU CN201120338507U CN202217262U CN 202217262 U CN202217262 U CN 202217262U CN 201120338507X U CN201120338507X U CN 201120338507XU CN 201120338507 U CN201120338507 U CN 201120338507U CN 202217262 U CN202217262 U CN 202217262U
Authority
CN
China
Prior art keywords
multiplier
look
operand
processor
standard base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201120338507XU
Other languages
English (en)
Inventor
唐韶华
易海博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201120338507XU priority Critical patent/CN202217262U/zh
Application granted granted Critical
Publication of CN202217262U publication Critical patent/CN202217262U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Complex Calculations (AREA)

Abstract

本实用新型公开了一种复合有限域乘法器，包括控制器、输入端口、输出端口、GF((2n)2)乘法器、GF(2n)标准基乘法器和GF(2n)查找表乘法器连接，所述控制器分别与输入端口、输出端口、GF((2n)2)乘法器、GF(2n)标准基乘法器和GF(2n)查找表乘法器连接；所述GF((2n)2)乘法器分别与GF(2n)标准基乘法器、GF(2n)查找表乘法器连接。本实用新型通过GF((2n)2)乘法器、GF(2n)标准基乘法器和GF(2n)查找表乘法器实现了三个运算数的乘法运算，在计算GF((2n)m)上的三个运算数的乘法上相对于现有的乘法器有着明显的速度优势。

Description

一种复合有限域乘法器
技术领域
本实用新型涉及一种对复合有限域的元素进行相乘的装置，特别涉及一种对复合有限域的三个运算数进行相乘的乘法器。
背景技术
有限域是仅含有限多个元素的域，广泛地运用于各种工程领域。目前，有限域的乘法根据设计的基底不同，大致可以分为四类：基于标准基的乘法，基于正规基的乘法，基于双基底的乘法和基于三角基的乘法。
复合有限域作为有限域的一种特殊形式，复合有限域GF((2n)m)是有限域GF(2n×m)的同构形式，被有效地运用于各种密码应用和编码技术中。有效的复合有限域的乘法设计，对于密码算法的实现，起着至关重要的作用。现有技术中存在的多种公知的复合有限域的乘法器，包括软件乘法器和硬件乘法器，均是针对两个运算数进行乘法运算的器件。
三个运算数的乘法广泛地运用在求解数学问题和工程领域中，例如在密码学领域中常用到的求解油醋多项式的值。油醋多项式结构包括多个三个运算数的乘法，如以下形式：
Σ i ∈ O l , j ∈ S l α ij x i x j + Σ i , j ∈ S l β ij x i x j + Σ i ∈ S l + 1 γ i x i + η .
油醋多项式是多变量公钥密码体制中的常见的一种多项式形式。此多项式中的各个元素均是运算域上的元素，在计算油醋多项式的值，特别是计算前两项αijxixj和βijxixj时，要多次用到三个运算数的乘法。三个运算数的乘法的应用不仅限于此。
现有技术求解三个运算数的乘法是利用两个运算数的乘法器来实现的。但是在实时和对速度敏感的环境下，需要使用特定的硬件装置来实现三个运算数的乘法。
实用新型内容
为了克服现有技术的不足，本实用新型的目的在于提供一种高速计算三个运算数的复合有限域乘法器。
本实用新型的目的通过以下技术方案实现：一种复合有限域乘法器，包括：
输入端口，用于输入运算数a(x)、运算数b(x)、运算数c(x)、GF(2n)域上选定的既约多项式p(x)、GF((2n)m)域上选定的既约多项式q(x)和控制信号k；
GF(2n)标准基乘法器，用于执行三个运算数a(x)，b(x)和c(x)在GF(2n)上基于标准基的乘法(a(x)×b(x)×c(x))mod(p(x))；
GF(2n)查找表乘法器，用于执行三个运算数a(x)，b(x)和c(x)在GF(2n)上基于查找表的乘法(a(x)×b(x)×c(x))mod(p(x))；
GF((2n)2)乘法器，包括相互连接的第一处理器和调度器；所述第一处理器用于执行三个运算数a(x)，b(x)和c(x)在GF((2n)2)上的乘法(a(x)×b(x)×c(x))mod(q(x))，其中mod为求模运算；所述调度器用于调用GF(2n)标准基乘法器和GF(2n)查找表乘法器；
控制器，用于实现对GF((2n)2)乘法器、GF(2n)标准基乘法器和GF(2n)查找表乘法器的控制；
输出端口，用于输出结果；
所述控制器分别与输入端口、输出端口、GF((2n)2)乘法器、GF(2n)标准基乘法器和GF(2n)查找表乘法器连接；
所述GF((2n)2)乘法器分别与GF(2n)标准基乘法器、GF(2n)查找表乘法器连接。
所述第一处理器包括用于处理GF(2n)域上的加法运算的异或门电路。
所述控制信号k为2比特数值，共有四种二进制取值，分别是(00)2，(01)2，(10)2和(11)2。
所述控制器包括相互连接的解析器和第三处理器；
所述解析器用于解析输入的控制信号；
所述第三处理器用于接收输入端口输入的数据信号，并根据解析器的解析结果通知GF((2n)2)乘法器、GF(2n)标准基乘法器和GF(2n)查找表乘法器执行与解析结果相应的功能。
所述运算数a(x)、运算数b(x)、运算数c(x)具有如下形式：
a(x)＝am-1xm-1+am-2xm-2+...+a0；
b(x)＝bm-1xm-1+bm-2xm-2+...+b0；
c(x)＝cm-1xm-1+cm-2xm-2+...+c0。
所述GF(2n)域上选定的既约多项式p(x)具有如下形式：
p(x)＝xn+pn-1xn-1+pn-2xn-2+...+p1x+1。
所述GF((2n)m)域上选定的既约多项式q(x)具有如下形式：
q(x)＝qmxm+qm-1xm-1+...+q0。
与现有技术相比，本实用新型具有以下优点和技术效果：
本实用新型通过GF((2n)2)乘法器、GF(2n)标准基乘法器和GF(2n)查找表乘法器实现了三个运算数的乘法运算，在计算GF((2n)m)上的三个运算数的乘法上相对于现有的乘法器有着明显的速度优势，并可以广泛运用于各种工程领域，特别是密码算法的硬件实现和各种数学问题的求解中。
附图说明
图1为本实用新型的实施例的复合有限域乘法器的结构示意图。
图2为本实用新型的实施例的控制器的结构示意图。
图3为本实用新型的实施例的GF((2n)2)乘法器的结构示意图。
图4为本实用新型的实施例的GF(2n)标准基乘法器的结构示意图。
图5为本实用新型的实施例的GF(2n)查找表乘法器的结构示意图。
具体实施方式
下面结合实施例及附图，对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。
实施例
如图1所示，本实用新型的复合有限域乘法器包括控制器、输入端口、输出端口、GF((2n)2)乘法器、GF(2n)标准基乘法器和GF(2n)查找表乘法器连接，所述控制器分别与输入端口、输出端口、GF((2n)2)乘法器、GF(2n)标准基乘法器和GF(2n)查找表乘法器连接；所述GF((2n)2)乘法器分别与GF(2n)标准基乘法器、GF(2n)查找表乘法器连接。
下面分别对本实用新型的乘法器的各组成部分做详细介绍：
(1)输入端口：如图1所示，本实用新型的实施例的乘法器共有六个输入端口，包括5个数据信号和1个控制信号，其中输入端口a、b和c分别用于输入三个运算数a(x)，b(x)和c(x)，输入端口p和q分别用于输入GF(2n)和GF((2n)m)上选定的既约多项式p(x)和q(x)；输入端口k用于输入控制信号。
a(x)，b(x)、c(x)、p(x)和q(x)可以表示为以下形式：
a(x)＝am-1xm-1+am-2xm-2+...+a0；
b(x)＝bm-1xm-1+bm-2xm-2+...+b0；
c(x)＝cm-1xm-1+cm-2xm-2+...+c0；
p(x)＝xn+pn-1xn-1+pn-2xn-2+...+p1x+1；
q(x)＝qmxm+qm-1xm-1+...+q0。
其中qm，qm-1，...，q0，am-1，am-2，...，a0，bm-1，bm-2，...，b0和cm-1，cm-2，...，c0均是GF(2n)上的元素，pn-1，pn-2，...，p1均是GF(2)上的元素。
控制信号k是2比特数值，共有四种二进制取值，分别是(00)2，(01)2，(10)2和(11)2。
(2)输出端口：如图1所示，输出端口d用于输出求解表达式(a(x)×b(x)×c(x))mod(q(x))之后获得的运算结果d(x)，其中mod为求模运算。
(3)控制器：控制器作为唯一能够和I/O端口通信的部件，是本实用新型的乘法器中的核心部件，可以控制GF((2n)2)乘法器、GF(2n)标准基乘法器和GF(2n)查找表乘法器。
如图2所示，控制器由相互连接的解析器和处理器组成。
解析器用于解析输入的控制信号。例如，输入的控制信号k的值是(00)2，解析器将通知处理器执行GF(2n)上的三个运算数的标准基乘法；输入的控制信号k的值是(01)2，解析器将通知处理器执行GF(2n)上的三个运算数的查找表乘法；输入的控制信号k的值是(10)2，解析器将通知处理器执行GF((2n)2)上的三个运算数的标准基乘法；输入的控制信号k的值是(11)2，解析器将通知处理器执行GF((2n)2)上的三个运算数的查找表乘法。
处理器用于接收输入的数据信号，并根据解析器的解析结果通知功能部件执行相应的功能。例如，若解析结果是需要执行GF(2n)上的三个运算数的标准基乘法，处理器将发送a(x)，b(x)，c(x)和p(x)给GF(2n)标准基乘法器，并等待反馈，一旦获得获得反馈的结果，即将此结果输出到输出端口d；若解析结果是需要执行GF(2n)上的三个运算数的查找表乘法，处理器将发送a(x)，b(x)，c(x)和p(x)给GF(2n)查找表乘法器，并等待反馈，一旦获得获得反馈的结果，即将此结果输出到输出端口d；若解析结果是需要执行GF((2n)2)上的三个运算数的标准基乘法或者是GF((2n)2)上的三个运算数的查找表乘法，处理器将发送a(x)，b(x)，c(x)，p(x)和q(x)给GF((2n)2)乘法器，并等待反馈，一旦获得获得反馈的结果，即将此结果输出到输出端口d。
(4)GF((2n)2)乘法器：如图3所示，GF((2n)2)乘法器包括相互连接的处理器和调度器，处理器是用于执行三个运算数在GF((2n)2)上的乘法(a(x)×b(x)×c(x))mod(q(x))，而调度器用于调用GF(2n)标准基乘法器和GF(2n)查找表乘法器。处理器包括用于处理GF(2n)域上的加法运算的异或门电路。GF((2n)2)乘法器在处理GF(2n)域上的加法运算时利用异或门电路来获得运算结果，而在处理GF(2n)域上的乘法(ki(x)·kj(x)·km(x))mod(p(x))时通过调度器调度GF(2n)查找表乘法器或GF(2n)标准基乘法器来获得运算结果。
(5)GF(2n)标准基乘法器：如图4所示，GF(2n)标准基乘法器包括一个内部处理器，用于执行三个运算数a(x)，b(x)和c(x)在GF(2n)上基于标准基的乘法(a(x)×b(x)×c(x))mod(p(x))。三个运算数a(x)，b(x)和c(x)在GF(2n)上的标准基乘法包括以下步骤：
(5-1)根据
Figure BDA0000090359490000051
计算vij，其中，i＝0，1，...，3(n-1)，j＝0，1，...，n-1。
(5-2)根据
Figure BDA0000090359490000052
计算Si，其中，i＝0，1，...，3(n-1)。
(5-3)根据
Figure BDA0000090359490000053
计算di，其中，i＝0，1，...，n-1。
(5-4)令
Figure BDA0000090359490000054
则d(x)是三个运算数a(x)，b(x)和c(x)在GF(2n)上的乘积，且d(x)也是GF(2n)上的元素。
(6)GF(2n)查找表乘法器：GF(2n)查找表乘法器用于执行三个运算数a(x)，b(x)和c(x)在GF(2n)上基于查找表的乘法(a(x)×b(x)×c(x))mod(p(x))。如图5所示，查找表乘法器包括相互连接的处理器和GF(2n)查找表。
GF(2n)查找表的构造原理如下：GF(2n)上一共有2n个元素。假如α是GF(2n)上的本原根，GF(2n)上的每一个非零元素都可以表示成α的一个乘幂，即中的一个元素。假如ki(x)是GF(2n)上的元素，并且可以表示成αi，即将{i，ki(x)}存入查找表中。在计算(ki(x)·kj(x)·km(x))mod(p(x))时，内部处理器只需要通过已经构造好的查找表，查找到ki(x)，kj(x)，km(x)分别对应的α的乘幂，即i，j，m。然后，计算(i+j+m)mod(2n-1)的值u。最后通过查找表，查找到αu对应的GF(2n)上的一个元素ku(x)。所以ku(x)即是(ki(x)·kj(x)·km(x))mod(p(x))的结果。
下面以n＝4为例说明本实用新型的乘法器的工作过程。
令输入控制信号k为(00)2，控制器中的解析器通知控制器中的处理器执行GF(24)上的三个运算数的标准基乘法。控制器中的处理器接收输入的数据信号a(x)，b(x)，c(x)和p(x)。其中a(x)，b(x)，c(x)作为三个运算数，有如下的表示形式a(x)＝a3x3+a2x2+a1x+a0，b(x)＝b3x3+b2x2+b1x+b0和c(x)＝c3x3+c2x2+c1x+c0，并且均是GF(24)上的元素；p(x)有固定的输入形式p(x)＝x4+p3x3+p2x2+p1x+1，是GF(24)上选定的既约多项式。其中a3，a2，a1，a0，b3，b2，b1，b0，c3，c2，c1，c0和p3，p2，p1均是GF(2)上的元素。
控制器中的处理器发送a(x)，b(x)，c(x)和p(x)给GF(2n)标准基乘法器，等待获得反馈的结果。此时，GF(2n)标准基乘法器启动其处理器，执行三个运算数在GF(2n)上的乘法，过程如下：
根据计算vij，i＝0，1，...，9，j＝0，1，...，3；
根据
Figure BDA0000090359490000062
计算Si，i＝0，1，...，9；
根据
Figure BDA0000090359490000063
计算di，i＝0，1，...，3。
Figure BDA0000090359490000064
即是三个运算数的在GF(24)上的乘积，GF(2n)标准基乘法器把此运算结果发送给控制器，控制器即将此结果输出到输出端口d。
令输入控制信号k为(01)2，控制器中的解析器通知控制器中的处理器执行GF(2n)上的三个运算数的查找表乘法。控制器中的处理器接收输入的数据信号a(x)，b(x)，c(x)和p(x)。其中a(x)，b(x)，c(x)作为三个运算数，有如下的表示形式a(x)＝a3x3+a2x2+a1x+a0，b(x)＝b3x3+b2x2+b1x+b0和c(x)＝c3x3+c2x2+c1x+c0，均是GF(24)上的元素；p(x)有固定的输入形式p(x)＝x4+p3x3+p2x2+p1x+1，是GF(24)上选定的既约多项式。其中a3，a2，a1，a0，b3，b2，b1，b0，c3，c2，c1，c0和p3，p2，p1均是GF(2)上的元素。
控制器中的处理器发送a(x)，b(x)，c(x)和p(x)给GF(2n)查找表乘法器，并等待获得反馈的结果。GF(2n)查找表乘法器启动其处理器，执行三个运算数在GF(2n)上的乘法，具体过程如下：
GF(2n)查找表乘法器中的处理器按以下原理构造GF(24)的查找表：GF(24)上一共有16个元素，设α是GF(24)上的本原根，则GF(24)上的每一个非零元素都可以表示成α的一个乘幂，即{α0，α1，...，α14}中的一个元素；设ki(x)是GF(24)上的元素，并且可以表示成αi，即将{i，ki(x)}存入查找表中。
GF(2n)查找表乘法器中的处理器在计算(ki(x)·kj(x)·km(x))mod(p(x))时，通过已经构造好的查找表，查找到ki(x)，kj(x)，km(x)分别对应的α的乘幂，即i，j，m。然后，计算(i+j+m)mod(15)的值u。最后通过查找表，查找到αu对应的GF(24)上的一个元素ku(x)。所以ku(x)即是(ki(x)·kj(x)·km(x))mod(p(x))的结果。GF(2n)查找表乘法器把此运算结果发送给控制器，控制器即将此结果输出到输出端口d。
令输入控制信号k为(10)2或(11)2，控制器中的解析器通知控制器中的处理器执行GF((2n)2)上的三个运算数的标准基乘法或者查找表乘法。处理器接收输入的数据信号a(x)，b(x)，c(x)，p(x)和q(x)。其中a(x)，b(x)，c(x)作为三个运算数，有如下的表示形式a(x)＝ahx+al，b(x)＝bhx+bl和c(x)＝chx+cl，并且均是GF((24)2)上的元素，ah，al，bh，bl，ch和cl均是有限域GF(24)上的元素；p(x)和q(x)作为输入数据信号，是GF(24)和GF((24)2)上选定的既约多项式，有如下的表示形式p(x)＝x4+x+1和q(x)＝x2+x+e，其中e＝9是GF(24)上的常数。
控制器中的处理器发送a(x)，b(x)，c(x)，p(x)和q(x)给GF((2n)2)乘法器，并等待获得反馈的结果。此时，GF((2n)2)乘法器启动其处理器，执行三个运算数在GF((2n)2)上的乘法，分别计算
dh＝e·ah·bh·ch+ah·bh·ch+ah·bl·ch+al·bh·ch+ah·bh·cl+al·bl·ch+ah·bl·cl+al·bh·cl，dl＝e(ah·bh·ch+ah·bl·ch+al·bh·ch+ah·bh·cl)+al·bl·cl。
运算符·是子域GF(24)上的乘法运算，运算符+是子域GF(24)上的加法运算。GF((2n)2)乘法器的处理器在处理子域GF(24)上的乘法运算时，通过启动其内部的调度器来完成运算。此时内部的调度器将需要参加运算的三个运算数发送给GF(2n)标准基乘法器或者GF(2n)查找表乘法器(即k为(10)2的时候发给GF(2n)标准基乘法器，k为(11)2的时候发给GF(2n)查找表乘法器)，并等待获得反馈的结果。一旦GF(2n)标准基乘法器或者GF(2n)查找表乘法器完成所需的运算并发送结果到调度器，调度器马上将此结果发给GF((2n)2)乘法器中的处理器。GF((2n)2)乘法器中的处理器在处理子域GF(24)上的加法运算时，则是通过异或门电路来获得运算结果的。d(x)＝dhx+dl即(a(x)×b(x)×c(x))mod(q(x))的计算结果，是GF((24)2)上的元素，dh和dl是GF(24)上的元素。内部处理器将此运算结果发送给控制器，控制器即将此结果输出到输出端口d。
上述实施例为本实用新型较佳的实施方式，但本实用新型的实施方式并不受所述实施例的限制，其他的任何未背离本实用新型的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本实用新型的保护范围之内。

Claims (7)

1.一种复合有限域乘法器，其特征在于，包括：
输入端口，用于输入运算数a(x)、运算数b(x)、运算数c(x)、GF(2n)域上选定的既约多项式p(x)、GF((2n)m)域上选定的既约多项式q(x)和控制信号k；
GF(2n)标准基乘法器，用于执行三个运算数a(x)，b(x)和c(x)在GF(2n)上基于标准基的乘法(a(x)×b(x)×c(x))mod(p(x))；
GF(2n)查找表乘法器，用于执行三个运算数a(x)，b(x)和c(x)在GF(2n)上基于查找表的乘法(a(x)×b(x)×c(x))mod(p(x))；
GF((2n)2)乘法器，包括相互连接的第一处理器和调度器；所述第一处理器用于执行三个运算数a(x)，b(x)和c(x)在GF((2n)2)上的乘法(a(x)×b(x)×c(x))mod(q(x))，其中mod为求模运算；所述调度器用于调用GF(2n)标准基乘法器和GF(2n)查找表乘法器；
控制器，用于实现对GF((2n)2)乘法器、GF(2n)标准基乘法器和GF(2n)查找表乘法器的控制；
输出端口，用于输出结果；
所述控制器分别与输入端口、输出端口、GF((2n)2)乘法器、GF(2n)标准基乘法器和GF(2n)查找表乘法器连接；
所述GF((2n)2)乘法器分别与GF(2n)标准基乘法器、GF(2n)查找表乘法器连接。
2.根据权利要求1所述的复合有限域的乘法器，其特征在于，所述第一处理器包括用于处理GF(2n)域上的加法运算的异或门电路。
3.根据权利要求1所述的复合有限域乘法器，其特征在于，所述控制信号k为2比特数值，共有四种二进制取值，分别是(00)2，(01)2，(10)2和(11)2。
4.根据权利要求1所述的复合有限域的乘法器，其特征在于，所述控制器包括相互连接的解析器和第三处理器；
所述解析器用于解析输入的控制信号；
所述第三处理器用于接收输入端口输入的数据信号，并根据解析器的解析结果通知GF((2n)2)乘法器、GF(2n)标准基乘法器和GF(2n)查找表乘法器执行与解析结果相应的功能。
5.根据权利要求1所述的复合有限域乘法器，其特征在于，所述运算数a(x)、运算数b(x)、运算数c(x)具有如下形式：
a(x)＝am-1xm-1+am-2xm-2+...+a0；
b(x)＝bm-1xm-1+bm-2xm-2+...+b0；
c(x)＝cm-1xm-1+cm-2xm-2+...+c0。
6.根据权利要求1所述的复合有限域乘法器，其特征在于，所述GF(2n)域上选定的既约多项式p(x)具有如下形式：
p(x)＝xn+pn-1xn-1+pn-2xn-2+...+p1x+1。
7.根据权利要求1所述的复合有限域乘法器，其特征在于，所述GF((2n)m)域上选定的既约多项式q(x)具有如下形式：
q(x)＝qmxm+qm-1xm-1+...+q0。
CN201120338507XU 2011-09-09 2011-09-09 一种复合有限域乘法器 Expired - Fee Related CN202217262U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201120338507XU CN202217262U (zh) 2011-09-09 2011-09-09 一种复合有限域乘法器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201120338507XU CN202217262U (zh) 2011-09-09 2011-09-09 一种复合有限域乘法器

Publications (1)

Publication Number Publication Date
CN202217262U true CN202217262U (zh) 2012-05-09

Family

ID=46016505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201120338507XU Expired - Fee Related CN202217262U (zh) 2011-09-09 2011-09-09 一种复合有限域乘法器

Country Status (1)

Country Link
CN (1) CN202217262U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102314330A (zh) * 2011-09-09 2012-01-11 华南理工大学 一种复合有限域乘法器
CN106445464A (zh) * 2016-10-13 2017-02-22 深圳职业技术学院 一种基于心动模型的复合有限域乘法器
CN106951210A (zh) * 2017-03-21 2017-07-14 深圳职业技术学院 一种基于心动阵列的有限域乘法装置
CN107015782A (zh) * 2017-04-12 2017-08-04 深圳职业技术学院 一种基于不可约三项式的有限域乘法器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102314330A (zh) * 2011-09-09 2012-01-11 华南理工大学 一种复合有限域乘法器
WO2013034000A1 (zh) * 2011-09-09 2013-03-14 华南理工大学 一种复合有限域乘法器
CN102314330B (zh) * 2011-09-09 2013-12-25 华南理工大学 一种复合有限域乘法器
CN106445464A (zh) * 2016-10-13 2017-02-22 深圳职业技术学院 一种基于心动模型的复合有限域乘法器
CN106445464B (zh) * 2016-10-13 2019-04-02 深圳职业技术学院 一种基于心动模型的复合有限域乘法器
CN106951210A (zh) * 2017-03-21 2017-07-14 深圳职业技术学院 一种基于心动阵列的有限域乘法装置
CN106951210B (zh) * 2017-03-21 2020-09-29 深圳职业技术学院 一种基于心动阵列的有限域乘法装置
CN107015782A (zh) * 2017-04-12 2017-08-04 深圳职业技术学院 一种基于不可约三项式的有限域乘法器

Similar Documents

Publication Publication Date Title
CN102314330B (zh) 一种复合有限域乘法器
CN202217262U (zh) 一种复合有限域乘法器
CN103942031B (zh) 椭圆域曲线运算方法
CN106445464B (zh) 一种基于心动模型的复合有限域乘法器
EP1653428A4 (en) DEVICE, METHOD AND PROGRAM FOR ELLIPTICAL CURVE CODING, AND COMPUTER-READABLE RECORDING MEDIUM RECORDING SUCH A PROGRAM
CN107015782A (zh) 一种基于不可约三项式的有限域乘法器
Javeed et al. FPGA based high speed SPA resistant elliptic curve scalar multiplier architecture
Kudithi An efficient hardware implementation of the elliptic curve cryptographic processor over prime field
CN107885486B (zh) 一种基于查找树的复合有限域求逆装置
CN113467754A (zh) 一种基于分解约简的格加密模乘运算方法及架构
RU2299461C1 (ru) Умножитель по модулю
CN108897526B (zh) 一种基于多次平方运算的复合有限域求逆器及其求逆方法
CN106951210B (zh) 一种基于心动阵列的有限域乘法装置
RU2589361C1 (ru) Умножитель по модулю
CN108008934B (zh) 一种基于查找表的复合有限域求逆装置
CN108268243B (zh) 一种基于查找的复合域乘法装置
KR100670780B1 (ko) 유한체 ＧＦ（２＾ｍ）에서의 하이브리드 곱셈 연산 장치및 연산 방법
McIvor et al. An FPGA elliptic curve cryptographic accelerator over GF (p)
KR20080050054A (ko) 성긴 ｗ－ＮＡＦ 키 생성방법，이를 이용한 연산 방법 및암호화 방법
Srinivasan et al. VLSI implementation of low power high speed ECC processor using versatile bit serial multiplier
Mishra et al. Implementation of karatsuba algorithm using polynomial multiplication
CN108874367B (zh) 一种基于乘方运算的复合有限域求逆器及其求逆方法
Ma et al. Fast implementation for modular inversion and scalar multiplication in the elliptic curve cryptography
CN104750457B (zh) 一种基于模幂运算的数据处理方法和装置
CN208766637U (zh) 一种有限域求逆器

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120509

Termination date: 20140909

EXPY Termination of patent right or utility model