CN102521211A - 一种求解有限域上线性方程组的并行装置 - Google Patents

Abstract

本发明公开了一种求解有限域上线性方程组的并行装置，包括处理器、输入端口、输出端口、找主元部件、部分求逆部件、归一部件和消元部件，所述处理器分别与输入端口、输出端口、找主元部件、部分求逆部件、归一部件和消元部件连接；所述部分求逆部件分别与归一部件和消元部件连接；所述找主元部件与消元部件连接。本发明在一定范围内实现了并行运算，求解速度快，设计简单，可以广泛运用于各种工程领域中。

Description

一种求解有限域上线性方程组的并行装置

技术领域

本发明涉及一种求解线性方程组的装置，特别涉及一种求解有限域上线性方程组的并行装置。

背景技术

有限域是仅含有限多个元素的域，有限域上的线性方程组是指方程组中的每个系数都是有限域上的元素。有限域上的线性方程组的求解广泛的被运用于各种工程领域，例如密码学领域和求解其他数学问题中。

运用于求解线性方程组的方法主要有高斯消元法和高斯-约旦法。高斯消元法是通过多次迭代求解线性方程组，将方程组化成上三角或下三角的形式，其中每次迭代的操作包括找主元，归一和消元三个操作。若方程组有解，再利用代入法求解出方程组的最终解。高斯-约旦法是高斯消元法的一个变种，能够通过多次迭代求解线性方程组，但比高斯消元法要使用更多的资源。

求解线性方程组是一个计算复杂度高且非常耗时的问题。目前对于求解线性方程组的优化，特别在有限域上的优化还存在较大的提升空间，且专门用于求解有限域上线性方程组的装置尚未见报道。

发明内容

为了克服现有技术的不足，本发明的目的在于提供一种求解有限域上线性方程组的并行装置。

本发明的目的通过以下技术方案实现：

一种求解有限域上线性方程组的并行装置，包括：

输入端口，用于输入有限域上线性方程组的系数矩阵B和GF(2ⁿ)域上选定的既约多项式p(x)；所述系数矩阵B为m×(m+1)的矩阵；系数矩阵B中的元素a(x)是GF(2ⁿ)上的元素；

第一处理器，包括相互连接的调度器和存储器；所述调度器用于实现对找主元部件、部分求逆部件、归一化部件和消元部件的控制；所述存储器用于存储输入的系数矩阵B，并在每次迭代求解后更新存储的系数矩阵B；

找主元部件，包括第二处理器，用于查找所述系数矩阵B的主元β；

部分求逆部件，包括第三处理器，用于进行部分求逆计算；

归一部件，包括第四处理器及m+1个归一计算单元；所述第四处理器分别与m+1个归一计算单元连接，实现对归一计算单元的调度；

消元部件，包括第五处理器及m×(m+1)个消元计算单元，所述第五处理器分别与m×(m+1)个消元计算单元连接，实现对消元计算单元的调度并用于传输数据；

输出端口，用于输出求解有限域上线性方程组的结果；

所述第一处理器分别与找主元部件、部分求逆部件、归一部件、消元部件、输入端口、输出端口连接，所述部分求逆部件分别与消元部件、归一部件连接；

所述第一处理器接收输入端口输出的系数矩阵B和GF(2ⁿ)域上选定的既约多项式p(x)，将系数矩阵B存储到存储器中，设定计数器为m，并将当前迭代过程中所需查找的主元所在列发送到找主元部件；所述当前迭代过程中所需查找的主元所在列为：第g次迭代过程中主元所在列为第g列，0≤g≤m；

所述找主元部件进行查找主元过程：判断行序号为g，列序号为g的元素是否为非零元素；若是，则该元素即为主元；找主元部件不做反馈到第一处理器；

若否，则在行序号为g+1～m，列序号为g的元素中依次顺序查找非零元素，将查找到的第一个非零元素做为主元β，找主元部件将主元所在的行序号反馈到处理器；

所述第一处理器将找到的主元β发送给部分求逆部件，将主元β所在的行发送给归一部件，将系数矩阵B的其他行发送给消元部件；

所述部分求逆部件进行部分求逆计算，并将计算结果输出到归一部件和消元部件；

所述归一部件和消元部件分别进行归一计算和消元计算，并将计算结果输出到第一处理器；

所述第一处理器根据归一计算和消元计算的计算结果更新系数矩阵B，存入存储器，并将计数器减1，设此时计数器为j；进行下一次迭代，直至计算器为0；

若计数器为0，则将更新的系数矩阵B的最后一列作为作为求解结果输出到端口。

所述归一计算单元为逻辑门电路。

所述消元计算单元为逻辑门电路。

所述部分求逆计算具体为：

对于i＝1，...，n-1，第三处理器计算

令i′＝(n-1)÷3，对于k＝0，1，...，i′-1，计算 $S_k=\mathrm{MUL}3({\mathrm{\β}}^{2^{3k+1}},{\mathrm{\β}}^{2^{3k+2}},{\mathrm{\β}}^{2^{3k+3}});$ MUL3是定义在GF(2ⁿ)上的三个运算数的乘法；

分别将

和S_k输出到归一部件和消元部件，h＝3i′+1，3i′+2...n-1。

所述归一计算具体为：

第l个归一计算单元计算

其中i′＝(n-1)÷3，a_tl是系数矩阵第t行第l列的元素；所述t为本次迭代中主元所在的行；然后计算其中l＝0，1，2，...，m。

所述消元计算具体为：

编号为(k′，l)的消元计算单元计算

$S_{i^{\&prime;}+1}=\left\{\begin{array}{c}{a}_{k^{\&prime;}t}\&times;a_{\mathrm{tl}}\&times;\underset{h={3i}^{\&prime;}+1}{\overset{n-1}{\mathrm{\&Pi;}}}{\mathrm{\&beta;}}^{2^h},j^{\&prime;}<2\\ a_{\mathrm{tl}}\&times;\underset{h=3i^{\&prime;}+1}{\overset{n-1}{\mathrm{\&Pi;}}}{\mathrm{\&beta;}}^{2^h},j^{\&prime;}=2\end{array}\right\},$ 其中i′＝(n-1)÷3，j′＝(n-1)mod3；其中mod为求模运算；

然后计算 $a_{k^{\&prime;}l}=\left\{\begin{array}{c}{S}_{i^{\&prime;}+1}\&times;\underset{q=0}{\overset{i^{\&prime;}-1}{\mathrm{\&Pi;}}}{S}_q+a_{k^{\&prime;}l},j^{\&prime;}<2\\ a_{k^{\&prime;}t}\&times;S_{i^{\&prime;}+1}\&times;\underset{q=0}{\overset{i^{\&prime;}-1}{\mathrm{\&Pi;}}}{S}_q+a_{k^{\&prime;}l},j^{\&prime;}=2\end{array}\right\},$ 其中k′＝0，1，2，...，m-1；l＝0，1，2，...，m。

所述GF(2ⁿ)域上选定的既约多项式p(x)具有以下形式：

p(x)＝xⁿ+p_n-1x^n-1+p_n-2x^n-2+...+p₁x+1。

所述系数矩阵B中的元素a(x)具有以下形式：

a(x)＝a_n-1x^n-1+a_n-2x^n-2+...+a₀。

与现有技术相比，本发明具有以下优点和技术效果：

本发明通过设置独立的主元部件，部分求逆部件，归一部件和消元部件，在一定范围内实现了并行运算。本发明的装置有限域上的线性方程组的并行装置，求解速度快，设计简单；部分求逆部件、归一部件和消元部件以及线性方程组求解装置等有限域运算器件，可以广泛运用于各种工程领域，特别是密码算法的硬件实现和各种数学问题的求解中。

附图说明

图1为本发明的实施例的求解有限域上线性方程组的并行装置的结构示意图。

图2为本发明的实施例的处理器的结构示意图。

图3为本发明的实施例的找主元部件的结构示意图。

图4为本发明的实施例的部分求逆部件的结构示意图。

图5为本发明的实施例的归一部件的结构示意图。

图6为本发明的实施例的消元部件的结构示意图。

具体实施方式

下面结合实施例及附图，对本发明作进一步地详细说明，但本发明的实施方式不限于此。

实施例

如图1所示，本实施例的求解有限域上线性方程组的并行装置包括输入端口、第一处理器、找主元部件、部分求逆部件和输出端口；所述第一处理器分别与找主元部件、部分求逆部件、归一部件、消元部件、输入端口、输出端口连接，所述部分求逆部件分别与消元部件、归一部件连接。

下面分别对本实施例的并行装置的各组成部分做详细介绍：

(1)输入端口：如图1所示，本发明的实施例的并行装置共有两个输入端口，端口P用于输入GF(2ⁿ)上选定的既约多项式p(x)；端口A用于输入所求线性方程组的系数矩阵B。

所述系数矩阵是一个m×(m+1)的矩阵，a(x)是系数矩阵中的一个元素，a(x)和p(x)可以表示为以下形式：

a(x)＝a_n-1x^n-1+a_n-2x^n-2+...+a₀；

p(x)＝xⁿ+p_n-1x^n-1+p_n-2x^n-2+...+p₁x+1；

其中a_n-1，a_n-2，...，a₀和p_n-1，p_n-2，...，p₁均是GF(2)上的元素。

(2)第一处理器：作为唯一能够和I/O端口通信的部件，是本发明的装置中的核心部件，可以控制找主元部件、部分求逆部件、归一部件和消元部件。

如图2所示，第一处理器包括相互连接的调度器和存储器；所述调度器用于实现对找主元部件、部分求逆部件、归一化部件和消元部件的控制；所述存储器用于存储输入的系数矩阵B，并在每次迭代求解后更新存储的系数矩阵B。

(3)找主元部件，如图3所示，包括第二处理器，用于查找所述系数矩阵B的主元β；

(4)部分求逆部件如图4所示，包括第三处理器，用于对主元进行部分求逆计算；

(5)归一部件如图5所示，包括第四处理器及m+1个归一计算单元d₀，d₂...d_m；所述第四处理器分别与m+1个归一计算单元连接，实现对归一计算单元的调度；所述归一计算单元为逻辑门电路。

(6)消元部件如图6所示，包括第五处理器及m×(m+1)个消元计算单元c_0，0，c_0，1...c_m-1，m-1，所述第五处理器分别与m×(m+1)个消元计算单元连接，实现对消元计算单元的调度并用于传输数据；所述消元计算单元为逻辑门电路。

(7)输出端口，如图1所示，输出端口V用于输出求解有限域上的线性方程组之后获得的运算结果。

本实施例的求解有限域上线性方程组的并行装置的工作过程如下：

第一处理器接收输入端口输出的系数矩阵B和GF(2ⁿ)域上选定的既约多项式p(x)，将系数矩阵B存储到存储器中，设定计数器为m，并将当前迭代过程中所需查找的主元所在列发送到找主元部件；所述当前迭代过程中所需查找的主元所在列为：第g次迭代过程中主元所在列为第g列，0≤g≤m；

所述找主元部件进行查找主元过程：判断行序号为g，列序号为g的元素是否为非零元素；若是，则该元素即为主元；找主元部件不做反馈到第一处理器；

若否，则在行序号为g+1～m，列序号为g的元素中依次顺序查找非零元素，将查找到的第一个非零元素做为主元，找主元部件将主元所在的行序号反馈到处理器；

第一处理器将得到的主元发送给部分求逆部件，将主元所在的行发送给归一部件，将系数矩阵B的其他行发送给消元部件；

所述部分求逆部件进行部分求逆计算，并将计算结果输出到归一部件和消元部件；部分求逆计算过程具体如下：

对于i＝1，...，n-1，第三处理器计算

令i′＝(n-1)÷3，对于k＝0，1，...，i′-1，计算 $S_k=\mathrm{MUL}3({\mathrm{\&beta;}}^{2^{3k+1}},{\mathrm{\&beta;}}^{2^{3k+2}},{\mathrm{\&beta;}}^{2^{3k+3}});$ MUL3是定义在GF(2ⁿ)上的三个运算数的乘法；

部分求逆部件将

和S_k分别输出到归一部件和消元部件，h＝3i′+1，3i′+2...n-1。

所述归一部件和消元部件分别进行归一计算和消元计算，并将计算结果输出到第一处理器；

归一计算过程具体为：

第l个归一计算单元计算

其中i′＝(n-1)÷3，a_tl是系数矩阵第t行第l列的元素；所述t为本次迭代过程中主元所在的行；然后计算

其中l＝0，1，2，...，m。

消元计算过程具体为：

编号为(k′，l)的消元计算单元计算

$S_{i^{\&prime;}+1}=\left\{\begin{array}{c}{a}_{k^{\&prime;}t}\&times;a_{\mathrm{tl}}\&times;\underset{h={3i}^{\&prime;}+1}{\overset{n-1}{\mathrm{\&Pi;}}}{\mathrm{\&beta;}}^{2^h},j^{\&prime;}<2\\ a_{\mathrm{tl}}\&times;\underset{h=3i^{\&prime;}+1}{\overset{n-1}{\mathrm{\&Pi;}}}{\mathrm{\&beta;}}^{2^h},j^{\&prime;}=2\end{array}\right\},$ 其中i′＝(n-1)÷3，j′＝(n-1)mod3；

然后计算 $a_{k^{\&prime;}l}=\left\{\begin{array}{c}{S}_{i^{\&prime;}+1}\&times;\underset{q=0}{\overset{i^{\&prime;}-1}{\mathrm{\&Pi;}}}{S}_q+a_{k^{\&prime;}l},j^{\&prime;}<2\\ a_{k^{\&prime;}t}\&times;S_{i^{\&prime;}+1}\&times;\underset{q=0}{\overset{i^{\&prime;}-1}{\mathrm{\&Pi;}}}{S}_q+a_{k^{\&prime;}l},j^{\&prime;}=2\end{array}\right\},$ 其中k′＝0，1，2，...，m-1；l＝0，1，2，...，m。

第一处理器根据归一计算和消元计算的计算结果更新系数矩阵B，存入存储器，并将计数器减1，设此时计数器为j；进行下一次迭代，直至计算器为0；

若计数器为0，则将更新的系数矩阵B的最后一列作为作为求解结果输出到端口。

下面以n＝8和m＝12为例(即运行在有限域GF(2⁸)上求解12×13的系数矩阵)对本发明的并行装置的工作过程做进一步的描述。

(1)第一处理器从输入端口接收到12×13的系数矩阵B和GF(2⁸)上的既约多项式p(x)。

系数矩阵中的元素a(x)和p(x)分别有如下形式：

a(x)＝a₇x⁷+a₆x⁶+...+a₀；

p(x)＝x⁸+p₇x⁷+p₆x⁶+...+p₁x+1；

其中a₇，a₆，...，a₀和p₇，p₆，...，p₁均是GF(2)上的元素。

(2)第一处理器把系数矩阵B存储到存储器中，确定系数矩阵B的大小12×13，并将内置计算器的计数置为12，处理器将第一迭代过程中所需查找的主元所在列(第一列)发送到找主元部件，等待找主元部件的反馈。

(3)找主元部件首先判断第一行第一列的元素是否为非零元素；若是，则该元素即为主元；找主元部件不做反馈到第一处理器；若否，则在行序号为2～12，列序号为1的的元素中依次顺序查找非零元素，查找到第一个非零元素时查找过程停止；将查找到的第一个非零元素做为主元，找主元部件将主元所在的行序号反馈到处理器。

(4)所述第一处理器将步骤(3)找到的主元发送给部分求逆部件，将主元所在的行发送给归一部件，将系数矩阵B的其他行发送给消元部件。

(5)部分求逆部件进行部分求逆计算：

主元β是GF(2⁸)上的元素；p(x)是输入选定的GF(2⁸)上的既约多项式；对于i＝1，...，7，计算

然后对于k＝0，1，计算S $S_k=\mathrm{MUL}3({\mathrm{\&beta;}}^{2^{3k+1}},{\mathrm{\&beta;}}^{2^{3k+2}},{\mathrm{\&beta;}}^{2^{3k+3}});$ MUL3是定义在GF(2⁸)上的三个运算数的乘法；

最后对于k＝0，1，将

和S_k输出到归一部件和消元部件。

(6)归一部件接收主元所在行和来自部分求逆部件的数据，送入每一个归一计算单元。

第l个归一计算单元计算

其中i′＝(n-1)÷3，a_tl是系数矩阵第t＝1行第l列的元素；所述t＝1为本次迭代中主元所在的行的序号；然后计算 $a_{\mathrm{tl}}=\underset{q=0}{\overset{2}{\mathrm{\&Pi;}}}{S}_q,$ 其中l＝0，1，...，12；

将归一计算结果输出到到第一处理器。

(7)消元部件接收来自处理器的数据和来自部分求逆部件的数据，并送入每一个消元计算单元。

编号为(k′，l)的消元计算单元计算

$S_{i^{\&prime;}+1}=a_{k^{\&prime;}t}\&times;a_{\mathrm{tl}}\&times;{\mathrm{\&beta;}}^{2^7},$ 其中，t＝1；

计算 $a_{k^{\&prime;}l}=S_3\&times;\underset{q=0}{\overset{1}{\mathrm{\&Pi;}}}{S}_q+a_{k^{\&prime;}l},$ 其中l＝0，1，...，12，k′＝0，1，2，...，11；

将消元计算结果输出到第一处理器，并将下一次迭代的主元所在列(第2列)输出给找主元部件；

找主元部件接收下一次迭代的主元所在列的元素，执行找主元操作，然后通知第一处理器接收来自归一部件和消元部件的数据。

处理器接收到找主元部件的反馈，则将计数器减一并接收来自消元部件和归一部件的数据，存入存储器，进入下一次迭代。总计进行12次迭代后，此时计数器归0，完成全部求解过程，将求解结果(系数矩阵的最后一列)输出到输出端口。

上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受所述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (8)

1.一种求解有限域上线性方程组的并行装置，其特征在于，包括：

输入端口，用于输入有限域上线性方程组的系数矩阵B和GF(2ⁿ)域上选定的既约多项式p(x)；所述系数矩阵B为m×(m+1)的矩阵；系数矩阵B中的元素a(x)是GF(2ⁿ)上的元素；

第一处理器，包括相互连接的调度器和存储器；所述调度器用于实现对找主元部件、部分求逆部件、归一化部件和消元部件的控制；所述存储器用于存储输入的系数矩阵B，并在每次迭代求解后更新存储的系数矩阵B；

找主元部件，包括第二处理器，用于查找所述系数矩阵B的主元β；

部分求逆部件，包括第三处理器，用于进行部分求逆计算；

归一部件，包括第四处理器及m+1个归一计算单元；所述第四处理器分别与m+1个归一计算单元连接，实现对归一计算单元的调度；

消元部件，包括第五处理器及m×(m+1)个消元计算单元，所述第五处理器分别与m×(m+1)个消元计算单元连接，实现对消元计算单元的调度并用于传输数据；

输出端口，用于输出求解有限域上线性方程组的结果；

所述第一处理器分别与找主元部件、部分求逆部件、归一部件、消元部件、输入端口、输出端口连接，所述部分求逆部件分别与消元部件、归一部件连接；

所述第一处理器接收输入端口输出的系数矩阵B和GF(2ⁿ)域上选定的既约多项式p(x)，将系数矩阵B存储到存储器中，设定计数器为m，并将当前迭代过程中所需查找的主元所在列发送到找主元部件；所述当前迭代过程中所需查找的主元所在列为：第g次迭代过程中主元所在列为第g列，0≤g≤m；

所述找主元部件进行查找主元过程：判断行序号为g，列序号为g的元素是否为非零元素；若是，则该元素即为主元；找主元部件不做反馈到第一处理器；

若否，则在行序号为g+1～m，列序号为g的元素中依次顺序查找非零元素，将查找到的第一个非零元素做为主元β，找主元部件将主元所在的行序号反馈到处理器；

所述第一处理器将找到的主元β发送给部分求逆部件，将主元β所在的行发送给归一部件，将系数矩阵B的其他行发送给消元部件；

所述部分求逆部件进行部分求逆计算，并将计算结果输出到归一部件和消元部件；

所述归一部件和消元部件分别进行归一计算和消元计算，并将计算结果输出到第一处理器；

所述第一处理器根据归一计算和消元计算的计算结果更新系数矩阵B，存入存储器，并将计数器减1，设此时计数器为j；进行下一次迭代，直至计算器为0；

若计数器为0，则将更新的系数矩阵B的最后一列作为作为求解结果输出到端口。

2.根据权利要求1所述的求解有限域上线性方程组的并行装置，其特征在于，所述归一计算单元为逻辑门电路。

3.根据权利要求1所述的求解有限域上线性方程组的并行装置，其特征在于，所述消元计算单元为逻辑门电路。

4.根据权利要求1所述的求解有限域上线性方程组的并行装置，其特征在于，所述部分求逆计算具体为：

对于i＝1，...，n-1，第三处理器计算

令i′＝(n-1)÷3；对于k＝0，1，...，i′-1，计算 $S_k=\mathrm{MUL}3({\mathrm{\&beta;}}^{2^{3k+1}},{\mathrm{\&beta;}}^{2^{3k+2}},{\mathrm{\&beta;}}^{2^{3k+3}});$ MUL3是定义在GF(2ⁿ)上的三个运算数的乘法；

分别将和S_k输出到归一部件和消元部件，h＝3i′+1，3i′+2...n-1。

5.根据权利要求4所述的求解有限域上线性方程组的并行装置，其特征在于，所述归一计算具体为：

第l个归一计算单元计算

其中i′＝(n-1)÷3，a_tl是系数矩阵第t行第l列的元素；所述t为本次迭代中主元所在的行；然后计算

其中l＝0，1，2，...，m。

6.根据权利要求5所述的求解有限域上线性方程组的并行装置，其特征在于，所述消元计算具体为：

编号为(k′，l)的消元计算单元计算

$S_{i^{\&prime;}+1}=\left\{\begin{array}{c}{a}_{k^{\&prime;}t}\&times;a_{\mathrm{tl}}\&times;\underset{h={3i}^{\&prime;}+1}{\overset{n-1}{\mathrm{\&Pi;}}}{\mathrm{\&beta;}}^{2^h},j^{\&prime;}<2\\ a_{\mathrm{tl}}\&times;\underset{h=3i^{\&prime;}+1}{\overset{n-1}{\mathrm{\&Pi;}}}{\mathrm{\&beta;}}^{2^h},j^{\&prime;}=2\end{array}\right\},$ 其中i′＝(n-1)÷3，j′＝(n-1)mod3；其中mod为求模运算；

然后计算 $a_{k^{\&prime;}l}=\left\{\begin{array}{c}{S}_{i^{\&prime;}+1}\&times;\underset{q=0}{\overset{i^{\&prime;}-1}{\mathrm{\&Pi;}}}{S}_q+a_{k^{\&prime;}l},j^{\&prime;}<2\\ a_{k^{\&prime;}t}\&times;S_{i^{\&prime;}+1}\&times;\underset{q=0}{\overset{i^{\&prime;}-1}{\mathrm{\&Pi;}}}{S}_q+a_{k^{\&prime;}l},j^{\&prime;}=2\end{array}\right\},$ 其中k′＝0，1，2，...，m-1；l＝0，1，2，...，m。

7.根据权利要求1～6任一项所述的求解有限域上线性方程组的并行装置，其特征在于，所述GF(2ⁿ)域上选定的既约多项式p(x)具有以下形式：

p(x)＝xⁿ+p_n-1x^n-1+p_n-2x^n-2+...+p₁x+1。

8.根据权利要求7所述的求解有限域上线性方程组的并行装置，其特征在于，所述系数矩阵B中的元素a(x)具有以下形式：

a(x)＝a_n-1x^n-1+a_n-2x^n-2+...+a₀。

Images