WO2020090272A1 - 電子回路、固体撮像素子、および、電子回路の制御方法 - Google Patents

電子回路、固体撮像素子、および、電子回路の制御方法 Download PDF

Info

Publication number
WO2020090272A1
WO2020090272A1 PCT/JP2019/036628 JP2019036628W WO2020090272A1 WO 2020090272 A1 WO2020090272 A1 WO 2020090272A1 JP 2019036628 W JP2019036628 W JP 2019036628W WO 2020090272 A1 WO2020090272 A1 WO 2020090272A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
output
charge
unit
electronic circuit
Prior art date
Application number
PCT/JP2019/036628
Other languages
English (en)
French (fr)
Inventor
弘博 朱
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to EP19878858.0A priority Critical patent/EP3876522A4/en
Priority to US17/287,303 priority patent/US11711634B2/en
Priority to CN201980070308.4A priority patent/CN112997475A/zh
Publication of WO2020090272A1 publication Critical patent/WO2020090272A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier

Definitions

  • the present technology relates to an electronic circuit, a solid-state image sensor, and a control method for the electronic circuit. More specifically, the present invention relates to an electronic circuit, a solid-state image sensor, and a control method for an electronic circuit, which obtains a variation amount of light and compares it with a threshold value.
  • a synchronous solid-state image sensor that captures image data (frame) in synchronization with a synchronization signal such as a vertical synchronization signal has been used in an imaging device or the like.
  • image data can be acquired only at every cycle (for example, 1/60 seconds) of a synchronous signal, so that higher-speed processing can be performed in fields such as traffic and robots. It will be difficult to respond when requested. Therefore, an asynchronous solid-state imaging device has been proposed that detects, for each pixel address, that the amount of change in the brightness of the pixel exceeds a threshold value in real time as an address event (see, for example, Patent Document 1).
  • the solid-state image sensor that detects an address event for each pixel is called a DVS (Dynamic Vision Sensor).
  • the above-mentioned solid-state imaging device includes a differentiation circuit that obtains a differential value (in other words, a change amount) of a voltage obtained by converting a photocurrent, and a comparator that compares the change amount with a threshold value to detect the presence or absence of an address event. Will be placed. Then, in the differentiating circuit, a capacitor and an inverting circuit connected in series and a resetting transistor that short-circuits the input / output terminal of the inverting circuit at the time of initialization are arranged.
  • a differentiation circuit that obtains a differential value (in other words, a change amount) of a voltage obtained by converting a photocurrent
  • a comparator that compares the change amount with a threshold value to detect the presence or absence of an address event. Will be placed. Then, in the differentiating circuit, a capacitor and an inverting circuit connected in series and a resetting transistor that short-circuits the input / output terminal of the inverting circuit at the time of initial
  • the above-mentioned asynchronous solid-state image sensor (that is, DVS) generates and outputs data much faster than the synchronous solid-state image sensor. Therefore, for example, in the traffic field, the process of recognizing an image of a person or an obstacle is executed at high speed.
  • switching transistor called feedthrough may occur in the reset transistor when the differentiating circuit is initialized. Due to this switching noise, the voltage at the output terminal of the inverting circuit fluctuates, and the fluctuation may reduce the detection accuracy of the address event.
  • the present technology was created in view of such a situation, and it is an object of the present invention to suppress voltage fluctuation due to switching noise of a transistor in a solid-state imaging device provided with a transistor that initializes a differentiating circuit.
  • the present technology has been made to solve the above-described problems, and a first aspect thereof is to provide a capacitor that supplies a predetermined input terminal with an electric charge according to a predetermined pixel voltage change amount, and the above-mentioned input.
  • a voltage output unit that outputs a voltage corresponding to the input voltage of the terminal from a predetermined output terminal as an output voltage, and if initialization is instructed, one of positive charge and negative charge is supplied for a predetermined period to
  • An electronic circuit including a reset transistor that controls an output voltage to an initial value and a charge supply unit that supplies the other of positive charge and negative charge when the predetermined period has elapsed, and a control method thereof. Accordingly, when one of the positive charge and the negative charge is supplied by the reset transistor, the other of the positive charge and the negative charge is supplied by the charge supply unit.
  • the voltage output unit may be an inverting circuit, and the reset transistor may be inserted between the input terminal and the output terminal. This brings about the effect that the path between the input terminal and the output terminal is opened and closed at the time of initialization.
  • the charge supply unit may be connected to the input terminal. This brings about the effect that the other of the positive charge and the negative charge is supplied to the input terminal.
  • a predetermined number of the reset transistors may be connected in parallel between the input terminal and the output terminal. This brings about the effect that the initial value is adjusted.
  • the charge supply section may be inserted between the output terminal and a predetermined terminal. This brings about the effect that the initial value is adjusted.
  • the charge supply section may be a charge supply transistor inserted between the input terminal and the output terminal. This brings about the effect of reducing the leak current.
  • a predetermined number of the reset transistors may be connected in parallel between the input terminal and the output terminal. This brings about the effect of reducing the leak current.
  • a predetermined number of the charge supply transistors may be connected in series between the input terminal and the output terminal. This brings about the effect of reducing the leak current.
  • a predetermined number of the charge supply transistors may be connected in series between the input terminal and the output terminal. This brings about the effect that the charge supply timing of the charge supply unit is allowed to be delayed with respect to the charge supply timing of the reset transistor.
  • the voltage output unit is a differential amplifier circuit provided with a pair of differential transistors
  • the reset transistor is one of an input node and an output node of the pair of differential transistors.
  • the charge supply unit may be connected to the other input node of the pair of differential transistors. This brings about the effect of reducing the leak current.
  • the charge supply unit includes a charge supply transistor inserted between the other input node and the output node of the pair of differential transistors, and a capacitance connected to the charge supply transistor. And an element. This brings about the effect that the electric charge is further supplied by the capacitive element.
  • a second aspect of the present technology is a current-voltage conversion unit that converts a photocurrent into a voltage and supplies the voltage as a pixel voltage, and a capacitor that supplies electric charge according to the amount of change in the pixel voltage to a predetermined input terminal.
  • a voltage output section that outputs a voltage corresponding to the input voltage of the input terminal as an output voltage from a predetermined output terminal, and supplies one of positive charge and negative charge for a predetermined period when initialization is instructed.
  • a reset transistor that controls the output voltage to an initial value, a charge supply unit that supplies the other of positive charge and negative charge when the predetermined period has elapsed, and a comparator that compares the output voltage with a predetermined threshold value.
  • a solid-state image sensor Accordingly, when one of the positive charge and the negative charge is supplied by the reset transistor, the other of the positive charge and the negative charge is supplied by the charge supply unit, and an address event is detected.
  • FIG. 14 is a circuit diagram showing a configuration example of a differentiating circuit and a comparator that use a plurality of control signals with different timings in the second modified example of the first embodiment of the present technology. It is a timing chart which shows an example of a change of a control signal in the 2nd modification of a 1st embodiment of this art. It is a circuit diagram showing an example of 1 composition of a differentiation circuit and a comparator in a 2nd embodiment of this art. It is a circuit diagram showing an example of composition of a differentiation circuit and a comparator which reduced capacity in a 2nd embodiment of this art.
  • FIG. 16 is a circuit diagram showing a configuration example of a differentiating circuit in which the positive / negative of the input terminal is changed and the capacitance is reduced in the third embodiment of the present technology.
  • FIG. 1 is a block diagram showing a configuration example of an imaging device 100 according to the first embodiment of the present technology.
  • the image pickup apparatus 100 includes an image pickup lens 110, a solid-state image pickup device 200, a recording unit 120, and a control unit 130.
  • As the imaging device 100 a camera mounted on an industrial robot, a vehicle-mounted camera, or the like is assumed.
  • the image pickup lens 110 collects incident light and guides it to the solid-state image pickup device 200.
  • the solid-state image sensor 200 photoelectrically converts incident light to detect the presence or absence of an address event, and generates the detection result.
  • the address event includes an on event and an off event
  • the detection result includes a 1-bit on-event detection result and a 1-bit off-event detection result.
  • the on-event means that the amount of change in the brightness of incident light exceeds a predetermined upper limit threshold.
  • the off event means that the amount of change in luminance has fallen below a predetermined lower limit threshold.
  • the solid-state imaging device 200 processes the detection result of the address event, and outputs the data indicating the processing result to the recording unit 120 via the signal line 209.
  • the solid-state image sensor 200 may detect only one of the on event and the off event.
  • the recording unit 120 records the data from the solid-state image sensor 200.
  • the control unit 130 controls the solid-state imaging device 200 to detect the presence or absence of an address event.
  • FIG. 2 is a diagram showing an example of a laminated structure of the solid-state imaging device 200 according to the first embodiment of the present technology.
  • the solid-state imaging device 200 includes a circuit chip 202 and a light receiving chip 201 stacked on the circuit chip 202. These chips are electrically connected via a connection part such as a via. In addition to vias, Cu-Cu bonding or bumps may be used for connection.
  • FIG. 3 is a block diagram showing a configuration example of the solid-state imaging device 200 according to the first embodiment of the present technology.
  • the solid-state imaging device 200 includes a signal processing unit 212, an arbiter 213, and a pixel array unit 214.
  • a pixel array unit 214 In the pixel array unit 214, a plurality of pixels 300 are arranged in a two-dimensional lattice shape.
  • the pixel 300 detects the presence or absence of an address event.
  • the pixel 300 supplies a request for transfer to the arbiter 213 when an address event is detected. Then, upon receiving the response to the request, the pixel 300 supplies a detection signal indicating the detection result to the signal processing unit 212.
  • the arbiter 213 arbitrates a request from each pixel block and sends a response to the pixel 300 based on the arbitration result.
  • the signal processing section 212 executes predetermined signal processing such as image recognition processing on the detection signal from the pixel array section 214.
  • the signal processing unit 212 supplies data indicating the processing result to the recording unit 120 via the signal line 209.
  • FIG. 4 is a block diagram showing a configuration example of the pixel 300 according to the first embodiment of the present technology.
  • the pixel 300 includes a logarithmic response unit 410, a buffer 420, a differentiating circuit 430, a comparator 450, and a transfer unit 310.
  • the logarithmic response unit 410 generates a photocurrent by photoelectric conversion and logarithmically converts the photocurrent into a voltage.
  • the logarithmic response unit 410 supplies the converted voltage to the buffer 420 as a pixel voltage.
  • the buffer 420 outputs the input pixel voltage to the differentiating circuit 430. With this buffer 420, the driving force for driving the subsequent stage can be improved. Further, the buffer 420 can ensure the isolation of noise associated with the switching operation in the subsequent stage.
  • the differentiating circuit 430 obtains the amount of change in pixel voltage by differentiating operation.
  • the amount of change in pixel voltage indicates the amount of change in luminance.
  • the differentiating circuit 430 supplies a voltage signal indicating the amount of change to the comparator 450.
  • the differentiating circuit 430 is an example of the electronic circuit described in the claims.
  • the comparator 450 compares the amount of change with a predetermined threshold value.
  • the comparator 450 supplies the transfer unit 310 with a signal indicating the comparison result as an address event detection signal.
  • the transfer unit 310 transfers the detection signal.
  • the transfer unit 310 supplies a request to the arbiter 213 when an address event is detected.
  • the transfer unit 310 receives the response to the request from the arbiter 213, the transfer unit 310 supplies the detection signal to the signal processing unit 212.
  • the transfer unit 310 initializes the differentiating circuit 430.
  • FIG. 5 is a circuit diagram showing a configuration example of the logarithmic response unit 410 and the buffer 420 according to the first embodiment of the present technology.
  • the logarithmic response unit 410 includes a photoelectric conversion element 411 and a current / voltage conversion unit 416.
  • the buffer 420 also includes P-type transistors 421 and 422. As these transistors, for example, MOS (Metal-Oxide-Semiconductor) transistors are used.
  • MOS Metal-Oxide-Semiconductor
  • the photoelectric conversion element 411 generates photoelectric current by photoelectric conversion of incident light.
  • the current-voltage converter 416 logarithmically converts the photocurrent into the pixel voltage Vp.
  • the current-voltage converter 416 includes N-type transistors 412 and 415, a capacitor 413, and a P-type transistor 414.
  • the N-type transistor 412, the P-type transistor 414 and the N-type transistor 415 for example, MOS transistors are used.
  • the source of the N-type transistor 412 is connected to the cathode of the photoelectric conversion element 411, and the drain is connected to the power supply terminal.
  • the P-type transistor 414 and the N-type transistor 415 are connected in series between the power supply terminal and the reference terminal of a predetermined reference potential (ground potential or the like).
  • the connection point between the P-type transistor 414 and the N-type transistor 415 is connected to the gate of the N-type transistor 412 and the input terminal of the buffer 420.
  • the connection point between the N-type transistor 412 and the photoelectric conversion element 411 is connected to the gate of the N-type transistor 415.
  • a predetermined bias voltage V blog is applied to the gate of the P-type transistor 414.
  • the capacitor 413 is inserted between the gate of the N-type transistor 412 and the gate of the N-type transistor 415.
  • the photocurrent from the photoelectric conversion element 411 is converted into the logarithmic pixel voltage Vp.
  • the photoelectric conversion element 411 is arranged on the light receiving chip 201, and the subsequent circuit is arranged on the circuit chip 202. It should be noted that the circuits and elements arranged in each of the light receiving chip 201 and the circuit chip 202 are not limited to this configuration.
  • the photoelectric conversion element 411, the N-type transistors 412 and 415, and the capacitor 413 can be arranged in the light-receiving chip 201, and the subsequent circuit can be arranged in the circuit chip 202.
  • the P-type transistors 421 and 422 are connected in series between the power supply terminal and the reference potential terminal.
  • the gate of the P-type transistor 422 is connected to the logarithmic response unit 410, and the connection point of the P-type transistors 421 and 422 is connected to the differentiating circuit 430.
  • a predetermined bias voltage V bsf is applied to the gate of the P-type transistor 421.
  • FIG. 6 is a circuit diagram showing a configuration example of the differentiating circuit 430 and the comparator 450 according to the first embodiment of the present technology.
  • the differentiating circuit 430 includes capacitors 431 and 435, P-type transistors 432 and 434, and N-type transistors 433 and 436.
  • a MOS transistor is used as the transistor in the differentiating circuit 430.
  • the comparator 450 includes P-type transistors 451 and 453 and N-type transistors 452 and 454.
  • MOS transistors are used as these transistors.
  • the P-type transistor 434 and the N-type transistor 436 are connected in series between the power supply terminal and the reference potential terminal.
  • a predetermined bias voltage V bdiff is input to the gate of the N-type transistor 436.
  • These transistors function as an inverting circuit in which the gate of the P-type transistor 434 serves as the input terminal 491 and the connection point of the P-type transistor 434 and the N-type transistor 436 serves as the output terminal 492.
  • the capacitance 431 is inserted between the buffer 420 and the input terminal 491.
  • the capacitor 431 supplies to the input terminal 491 an electric charge according to the time differentiation (in other words, the amount of change) of the pixel voltage Vp from the buffer 420.
  • the capacitor 435 is inserted between the input terminal 491 and the output terminal 492.
  • the P-type transistor 432 opens and closes the path between the input terminal 491 and the output terminal 492 in accordance with the control signal AZ having the opposite polarity to the control signal AZ instructing the initialization. For example, when transferring the detection signal, the transfer unit 310 changes the control signal AZ from the low level to the high level and sets the control signal XAZ from the high level to the low level over a certain pulse period to instruct initialization. The inversion timings of these control signals AZ and XAZ are adjusted so as to substantially match. Then, the P-type transistor 432 shifts to the ON state over the pulse period according to the control signal XAZ, and supplies positive charge (in other words, current) from the input terminal 491 to the output terminal 492.
  • the N-type transistor 433 opens and closes the path between the input terminal 491 and the output terminal 492 according to the control signal AZ instructing initialization.
  • the N-type transistor 433 shifts to the ON state over the pulse period according to the control signal AZ, and supplies the negative charge from the output terminal 492 to the input terminal 491. As a result, a current flows from the input terminal 491 to the output terminal 492.
  • this pulse period is referred to as a "reset period”
  • a period other than the pulse period is hereinafter referred to as a “detection period” for detecting an address event.
  • the P-type transistor 432 and the N-type transistor 433 are turned off.
  • the differentiating circuit 430 outputs the output voltage Vout according to the time differentiation (change amount) of the pixel voltage Vp.
  • the P-type transistor 432 shifts from the on state to the off state.
  • part of the positive charge in the P channel of the P-type transistor 432 flows into the input terminal 491, and the input voltage Vin rises due to the parasitic capacitance.
  • the output voltage Vout obtained by inverting the input voltage Vin drops.
  • the voltage fluctuation when the transistor shifts to the off state is called feedthrough.
  • the N-type transistor 433 is not arranged, the value of the output voltage Vout immediately after initialization is deviated from the design value due to the influence of the feedthrough.
  • the design margin of the differentiating circuit 430 and the design margin of the comparator 450 at the subsequent stage are reduced. Therefore, while the on event is easily detected, the off event is not easily detected, and the detection accuracy of the address event is reduced.
  • the N-type transistor 433 supplies a negative charge to the input terminal 491 when the reset period elapses. This negative charge causes a voltage fluctuation opposite to the voltage fluctuation caused by the P-type transistor 432. As a result, these voltage fluctuations are canceled out, the output voltage Vout immediately after initialization is stabilized, and a decrease in detection accuracy is suppressed.
  • P-type transistor 432 and the N-type transistor 433 are an example of the reset transistor described in the claims, while the other one (N-type transistor 433, etc.) is defined by the claims. It is an example of the charge supply unit described.
  • the P-type transistor 451 and the N-type transistor 452 are connected in series between the power supply terminal and the reference terminal, and the P-type transistor 453 and the N-type transistor 454 are also connected in series between the power supply terminal and the reference terminal. Connected.
  • the gates of P-type transistors 451 and 453 are connected to the differentiating circuit 430.
  • a threshold voltage V high indicating an upper threshold is applied to the gate of the N-type transistor 452
  • a threshold voltage V low indicating a lower threshold is applied to the gate of the N-type transistor 454.
  • connection point of the P-type transistor 451 and the N-type transistor 452 is connected to the transfer unit 310, and the voltage at this connection point is output as the on-event detection result DET +.
  • the connection point between the P-type transistor 453 and the N-type transistor 454 is also connected to the transfer unit 310, and the voltage at this connection point is output as the off-event detection result DET-.
  • the comparator 450 outputs a high-level detection signal DET + when the amount of change in luminance exceeds the upper threshold, and a low-level detection signal DET ⁇ when the amount of change falls below the lower threshold. Is output.
  • the comparator 450 detects both the on event and the off event, it is also possible to detect only one of them. In this case, unnecessary transistors can be eliminated. For example, when detecting only the on event, only the P-type transistor 451 and the N-type transistor 452 are arranged.
  • FIG. 7 is an example of an equivalent circuit of the differentiating circuit 430 according to the first embodiment of the present technology.
  • the P-type transistor 434 and the N-type transistor 436 in the circuit illustrated in FIG. 6 correspond to the inverting circuit 437 in FIG. 7.
  • the inverting circuit 437 is an example of the voltage output unit described in the claims.
  • the capacitance 435 is connected in parallel to the route of the signal to be fed back, but the capacitance 435 can be reduced as illustrated in FIG. 8. Similarly, as illustrated in FIG. 9, the capacity 435 can be reduced in FIG. 7 as well.
  • FIG. 10 is a timing chart showing an example of changes in the control signal XAZ and the output voltage Vout in the first embodiment of the present technology.
  • a shows an example of the change of the control signal XAZ
  • b in the figure shows an example of the change of the output voltage Vout.
  • the transfer unit 310 shifts the control signal XAZ from the high level to the low level during the reset period from the timing T0 to the timing T1.
  • the P-type transistor 432 shifts to the ON state and controls the output voltage Vout to a predetermined initial value Vr.
  • the control signal XAZ is controlled to the high level, and the P-type transistor 432 shifts from the on state to the off state.
  • the input voltage Vin increases due to the feedthrough, and the output voltage Vout decreases correspondingly.
  • the dashed-dotted line in the figure shows the locus of the comparative example in which the N-type transistor 433 is not arranged.
  • the N-type transistor 433 is provided in the differentiating circuit 430, the negative charge is supplied to the input terminal 491 by the N-type transistor 433 at the timing T1, the input voltage Vin decreases, and the output voltage Vout increases accordingly. In this way, the voltage fluctuation due to the feedthrough of the P-type transistor 432 is canceled by the voltage fluctuation due to the N-type transistor 433.
  • FIG. 11 is a flowchart showing an example of the operation of the solid-state image sensor according to the first embodiment of the present technology. This operation is started, for example, when a predetermined application for detecting the presence / absence of an address event is executed.
  • the transfer unit 310 initializes the differentiation circuit 430 with the control signals AZ and XAZ (step S901).
  • the logarithmic response unit 410 current-voltage converts the photocurrent into a pixel voltage (step S902), and the differentiating circuit 430 outputs an output voltage Vout according to the amount of change in luminance (step S903).
  • the comparator 450 compares the output voltage Vout with the threshold voltage V high and determines whether or not the amount of change in brightness exceeds the upper limit threshold (step S904).
  • step S904 When the amount of change exceeds the upper limit threshold (step S904: Yes), the comparator 450 detects an on-event (step S905). On the other hand, when the amount of change is less than or equal to the upper threshold (step S904: No), the comparator 450 compares the output voltage Vout with the threshold voltage V low to determine whether or not the amount of change in brightness is below the lower threshold. Is determined (step S907).
  • step S907: Yes When the amount of change falls below the lower limit threshold (step S907: Yes), the comparator 450 detects an off event (step S908). On the other hand, when the amount of change is equal to or greater than the lower limit threshold (step S907: No), the pixel 300 repeats step S902 and subsequent steps.
  • step S905 or S908 the transfer unit 310 transfers the detection result (step S906), and repeatedly executes step S901 and subsequent steps.
  • the P-type transistor 432 supplies positive charges while the N-type transistor 433 supplies negative charges. Therefore, switching by those charges is performed. It is possible to suppress voltage fluctuations over time. Thereby, the detection accuracy of the address event can be improved.
  • the P-type transistor 432 and the N-type transistor 433 are provided one by one to control the output voltage Vout to a constant initial value.
  • the initial value may deviate from the design value.
  • the differentiating circuit 430 of the first modified example of the first embodiment is different from the first embodiment in that the initial value can be adjusted.
  • FIG. 12 is a circuit diagram showing a configuration example of the differentiating circuit 430 in the first modified example of the first embodiment of the present technology.
  • the differentiating circuit 430 of the first modified example of the first embodiment is the first embodiment in that M (M is an integer of 2 or more) P-type transistors 432 and N-type transistors 433 are arranged. Different form. These transistors are connected in parallel between the input terminal 491 and the output terminal 492.
  • the control signal also includes M AZm (m is an integer from 1 to M) and M XAZm.
  • the control signals AZm and XAZm are input to the gates of the m-th P-type transistor 432 and N-type transistor 433.
  • the transfer unit 310 can change the number of transistors to be turned on at the time of initialization by using these control signals.
  • the initial value of the output voltage Vout can be adjusted by changing the number of transistors in the ON state. The adjustment of the initial value is executed at the time of factory shipment or repair.
  • the number of P-type transistors 432 and the number of N-type transistors 433 are the same, but the number of them may be different.
  • the configuration may be such that one of the P-type transistor 432 and the N-type transistor 433 is only one and the other is plural.
  • the plurality of P-type transistors 432 and the plurality of N-type transistors 433 are connected in parallel, they are turned on during initialization.
  • the number of transistors can be changed. Thereby, the initial value of the output voltage Vout can be adjusted.
  • the P-type transistor 432 and the N-type transistor 433 are turned off during the detection period.
  • leakage current may flow through these turned-off transistors and power consumption may increase.
  • the differentiating circuit 430 of the second modified example of the first embodiment is different from the first embodiment in that the leak current is suppressed by connecting the transistors in series.
  • FIG. 13 is a circuit diagram showing a configuration example of the differentiating circuit 430 and the comparator 450 in the second modified example of the first embodiment of the present technology.
  • the differentiating circuit 430 of the second modified example of the first embodiment is the first embodiment in that M (M is an integer of 2 or more) P-type transistors 432 and N-type transistors 433 are arranged. Different form.
  • M P-type transistors 432 are connected in series between the input terminal 491 and the output terminal 492, and the M N-type transistors 433 are also connected in series between the input terminal 491 and the output terminal 492. ..
  • control signal XAZ is commonly input to the M P-type transistors 432, and the control signal AZ is also commonly input to the M N-type transistors 433.
  • the number of P-type transistors 432 and the number of N-type transistors 433 are the same, but the number of them may be different.
  • the configuration may be such that one of the P-type transistor 432 and the N-type transistor 433 is only one and the other is plural.
  • control signals having different timings can be input to each of the M P-type transistors 432.
  • the control signal XAZ includes M control signals XAZm (m is an integer from 1 to M), and the control signal XAZm is input to the m-th P-type transistor 432.
  • the M control signals XAZm have different timings for controlling the transistors to be in the ON state.
  • the control signal XAZ1 changes from the high level to the low level at the timing T0
  • the control signal XAZ2 changes to the low level at the timing T1 immediately thereafter.
  • the control signal XAZM changes to the low level at the subsequent timing T2.
  • control signal XAZ1 changes to the high level
  • control signals XAZ2 to XAZM sequentially change to the high level.
  • the second modification of the first embodiment of the present technology since the plurality of P-type transistors 432 and the plurality of N-type transistors 433 are connected in series, the combined resistance of the transistors in the off state Can be increased. Thereby, the leak current can be suppressed.
  • Second Embodiment> In the above-described first embodiment, the P-type transistor 432 and the N-type transistor 433 are turned off during the detection period. However, there is a possibility that leakage current may flow through these turned-off transistors and power consumption may increase. is there.
  • the differentiating circuit 430 of the second embodiment differs from that of the first embodiment in that leakage current is suppressed by connecting transistors in series.
  • FIG. 16 is a circuit diagram showing a configuration example of the differentiating circuit 430 and the comparator 450 according to the second embodiment of the present technology.
  • the differentiating circuit 430 of the second embodiment differs from that of the first embodiment in that the source of an N-type transistor 433 whose source and drain are short-circuited is connected to an input terminal 491.
  • the N-type transistor 433 supplies a negative charge when the reset period elapses, it is possible to cancel the voltage fluctuation due to the feedthrough of the P-type transistor 432. Further, since the P-type transistor 432 and the N-type transistor 433 are connected in series, the leak current can be reduced.
  • the element (N-type transistor 433) that supplies a charge having a polarity opposite to that of the reset transistor (P-type transistor 432) is not limited to a MOS transistor as long as it is a capacitive element.
  • it may be a capacitive element such as a MOS capacitor.
  • the capacity 435 can be reduced.
  • a capacitance 431-1 such as a capacitor may be arranged instead of the N-type transistor 433.
  • the leak current can be reduced as compared with the case where they are connected in parallel. it can.
  • the P-type transistor 432 and the N-type transistor 433 are turned off during the detection period. However, there is a possibility that leakage current may flow through these turned-off transistors and power consumption may increase. is there.
  • the differentiating circuit 430 of the third embodiment differs from that of the first embodiment in that a differential amplifier circuit is arranged to suppress the leak current.
  • FIG. 19 is a circuit diagram showing a configuration example of the differentiating circuit 430 according to the third embodiment of the present technology.
  • the differentiating circuit 430 of the third embodiment includes a capacitor 431, P-type transistors 432-1 and 432-2, and a differential amplifier circuit 440.
  • differential transistors 441 and 442 differential transistors 441 and 442, N-type transistors 443 and 444, a current source 445, and a capacitor 446 are arranged.
  • P-type transistors 432-1 and 432-2 for example, MOS transistors are used.
  • P-type MOS transistors are used as the differential transistors 441 and 442.
  • MOS transistors are used as the differential transistors 441 and 442.
  • the differential transistors 441 and 442 are connected in parallel with the power supply terminal.
  • the gate of the differential transistor 441 is used as the inverting input terminal ( ⁇ ) 491-1 of the differential amplifier circuit 440
  • the gate of the differential transistor 442 is the inverting input terminal (+) 491-2 of the differential amplifier circuit 440. Used as.
  • the gates of the N-type transistors 443 and 444 are commonly connected to the drain of the differential transistor 441.
  • the drain of the N-type transistor 443 is connected to the drain of the differential transistor 441, and the drain of the N-type transistor 444 is connected to the drain of the differential transistor 442.
  • the connection point between the differential transistor 442 and the N-type transistor 444 is connected to the comparator 450, and the output voltage Vout is output from this connection point.
  • the current source 445 supplies a predetermined constant current, and is inserted between the sources of the N-type transistors 443 and 444 and the reference terminal.
  • the capacitance 431 is inserted between the non-inverting input terminal (+) 491-2 of the differential amplifier circuit 440 and the buffer 420.
  • the capacitor 446 is inserted between the gate and the source of the differential transistor 442.
  • the P-type transistor 432-1 opens and closes the path between the gate that is the input node of the differential transistor 441 and the drain that is the output node according to the control signal XAZ.
  • the P-type transistor 432-2 opens and closes the path between the gate and the drain of the differential transistor 442 according to the control signal XAZ. Note that one of the P-type transistors 432-1 and 432-2 is an example of a reset transistor described in the claims, and the other is an example of a charge supply transistor described in the claims.
  • the P-type transistors 432-1 and 432-2 initialize both the inverting input terminal ( ⁇ ) 491-1 and the non-inverting input terminal (+) 491-2 during the reset period.
  • the differential amplifier circuit 440 outputs the output voltage Vout having an initial value corresponding to the common mode voltage of each of the inverting input terminal ( ⁇ ) 491-1 and the non-inverting input terminal (+) 491-2.
  • the inverting input terminal (-) 491-1 is connected to the capacitor 431, the configuration is not limited to this.
  • the non-inverting input terminal (+) 491-2 may be connected to the capacitor 431 and the inverting input terminal ( ⁇ ) 491-1 may be connected to the N-type transistor 447.
  • the negative side capacitance 446 may be reduced in the configurations of FIGS. 19 and 20.
  • a capacitive element such as an N-type transistor 443 whose source and drain are short-circuited
  • a capacitor can be connected as a capacitive element instead of the transistor.
  • a capacitor can be used as a capacitive element in the same manner.
  • the P-type transistors 432-1 and 432-2 are connected to the input terminals of the differential amplifier circuit 440, voltage fluctuations at the time of switching of those transistors are prevented. Can be suppressed.
  • the inversion timings of the control signals AZ and XAZ need to be substantially the same, but due to various factors, the inversion timings thereof may be deviated.
  • the differentiating circuit 430 of the fourth embodiment differs from that of the first embodiment in that the N-type transistor 433 is arranged at the output terminal to allow the delay of the inversion timing of the control signal XAZ.
  • FIG. 24 is a circuit diagram showing a configuration example of the differentiating circuit 430 and the comparator 450 according to the fourth embodiment of the present technology.
  • the differentiating circuit 430 of the fourth embodiment differs from that of the first embodiment in that an N-type transistor 433 is inserted between the output terminal 492 and the reference terminal.
  • the saturated drain current ID of the P-type transistor 434 used for amplification is expressed by the following equation.
  • u p is carrier mobility, and the unit is, for example, square meters per volt second (m 2 / Vs).
  • C oxp is the oxide film capacitance of the P-type transistor 434, and the unit is, for example, farad (F).
  • W P is the gate width, and the unit is, for example, meters (m).
  • L P is the gate length, and the unit is, for example, meters (m).
  • V GSP is a gate-source voltage, and its unit is, for example, volt (V).
  • Vth is a threshold voltage of the transistor, and its unit is, for example, volt (V).
  • ⁇ P is a predetermined coefficient.
  • V DSP is a drain-source voltage, and its unit is, for example, volt (V).
  • the initial value of the output voltage Vout may decrease from the design value (Vr) due to feedthrough when the P-type transistor 432 shifts from the ON state to the OFF state.
  • the N-type transistor 433 supplies negative charges to the output terminal 492. This reduces the drain current I D of the P-type transistor 434. From the above equation, when the drain current I D becomes smaller, the gate-source voltage V GSP becomes smaller and the voltage of the output terminal 492 connected to the source rises. Therefore, the voltage fluctuation of the output voltage Vout due to the feedthrough can be suppressed.
  • the P-type transistor 432 is connected to the input side of the inverting circuit and the N-type transistor 433 is connected to the output side of the inverting circuit, but the configuration is not limited to this. Conversely, the P-type transistor 432 can be connected to the output side of the inverting circuit and the N-type transistor 433 can be connected to the input side of the inverting circuit.
  • FIG. 25 is a timing chart showing an example of changes in control signals according to the fourth embodiment of the present technology.
  • a is a timing chart showing an example of the change of the control signal AZ
  • b in the figure is a timing chart showing an example of the change of the control signal XAZ.
  • the P-type transistor 432 is connected to the input side of the inverting circuit, while the N-type transistor 433 is connected to the output side of the inverting circuit. Therefore, considering the delay time of the inverting circuit, it is desirable that the timing of inverting the control signal AZ to the N-type transistor 433 is later than the timing of inverting the control signal XAZ to the P-type transistor 432. Therefore, the transfer unit 310 generates the control signal AZ by inverting (in other words, delaying) the control signal XAZ with an inverter or the like, for example.
  • the timing T1 at which the control signal AZ is inverted from the high level to the low level is delayed with respect to the timing T0 at which the control signal XAZ is inverted from the low level to the high level.
  • a resistor 438 and a switch 439 may be arranged instead of the N-type transistor 433.
  • the resistor 439 is inserted between the switch 438 and the reference terminal.
  • the switch 438 opens and closes the path between the resistor 439 and the output terminal 492 according to the control signal AZ.
  • the N-type transistor 433 can be arranged on the power supply side.
  • the N-type transistor 433 is inserted between the power supply terminal and the switch 438, and its gate is connected to the input terminal 491.
  • the switch 438 opens and closes the path between the N-type transistor 433 and the output terminal 492 according to the control signal AZ.
  • the P-type transistor 432 is connected to the input terminal and the N-type transistor 433 is connected to the output terminal, the respective inversion timings of the control signals AZ and XAZ are omitted. Eliminates the need to match. As a result, even when the inversion timings of the control signals AZ and XAZ do not substantially match, it is possible to suppress the voltage fluctuation during switching.
  • the imaging device 20 is an asynchronous imaging device that reads events by an asynchronous reading method.
  • the event reading method is not limited to the asynchronous reading method, and may be the synchronous reading method.
  • the image pickup apparatus to which the synchronous reading method is applied is the same scan type image pickup apparatus as a normal image pickup apparatus that performs image pickup at a predetermined frame rate.
  • FIG. 28 is a block diagram showing an example of the configuration of an imaging device according to the fifth embodiment, that is, a scanning-type imaging device, which is used as the imaging device 20 in the imaging system 10 to which the technology according to the present disclosure is applied. Is.
  • an imaging device 20 includes a pixel array unit 21, a drive unit 22, a signal processing unit 25, a read area selection unit 27, and a signal.
  • the configuration includes the generation unit 28.
  • the pixel array unit 21 includes a plurality of pixels 30.
  • the plurality of pixels 30 output an output signal in response to a selection signal from the read area selection unit 27.
  • the configuration of each of the plurality of pixels 30 is similar to that of the pixel 300 illustrated in FIG. 4.
  • the plurality of pixels 30 output an output signal corresponding to the amount of change in light intensity.
  • the plurality of pixels 30 may be two-dimensionally arranged in a matrix as shown in FIG.
  • the drive unit 22 drives each of the plurality of pixels 30 and outputs the pixel signal generated by each pixel 30 to the signal processing unit 25.
  • the drive unit 22 and the signal processing unit 25 are circuit units for acquiring gradation information. Therefore, when only the event information is acquired, the drive unit 22 and the signal processing unit 25 may be omitted.
  • the read area selection unit 27 selects a part of the plurality of pixels 30 included in the pixel array unit 21. Specifically, the read area selection unit 27 determines the selected area in response to a request from each pixel 30 of the pixel array unit 21. For example, the read area selection unit 27 selects any one or a plurality of rows included in the structure of the two-dimensional matrix corresponding to the pixel array unit 21. The read area selection unit 27 sequentially selects one or a plurality of rows according to a preset cycle. The read area selection unit 27 may determine the selected area in response to a request from each pixel 30 of the pixel array unit 21.
  • the signal generation unit 28 generates an event signal corresponding to an active pixel of the selected pixels that has detected an event, based on the output signal of the pixel selected by the read area selection unit 27.
  • the event is an event in which the intensity of light changes.
  • the active pixel is a pixel in which the amount of change in the intensity of light corresponding to the output signal exceeds or falls below a preset threshold value.
  • the signal generator 28 compares an output signal of a pixel with a reference signal, detects an active pixel that outputs an output signal when the output signal is larger or smaller than the reference signal, and generates an event signal corresponding to the active pixel. ..
  • the signal generation unit 28 may be configured to include, for example, a column selection circuit that arbitrates a signal that enters the signal generation unit 28. Further, the signal generation unit 28 may be configured to output not only the information of the active pixel in which the event is detected, but also the information of the inactive pixel in which the event is not detected.
  • the signal generation unit 28 outputs address information and time stamp information (for example, (X, Y, T)) of the active pixel in which the event is detected, through the output line 15.
  • the data output from the signal generation unit 28 may be not only the address information and the time stamp information, but also frame format information (for example, (0,0,1,0, ...)). ..
  • the technology according to the present disclosure (this technology) can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on any type of moving body such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. May be.
  • FIG. 29 is a block diagram showing a schematic configuration example of a vehicle control system that is an example of a mobile body control system to which the technology according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, a vehicle exterior information detection unit 12030, a vehicle interior information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio / video output unit 12052, and an in-vehicle network I / F (interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 includes a drive force generation device for generating a drive force of a vehicle such as an internal combustion engine or a drive motor, a drive force transmission mechanism for transmitting the drive force to wheels, and a steering angle of the vehicle. It functions as a steering mechanism for adjusting and a control device such as a braking device for generating a braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as a head lamp, a back lamp, a brake lamp, a winker, or a fog lamp.
  • the body system control unit 12020 can be input with radio waves or signals of various switches transmitted from a portable device that substitutes for a key.
  • the body system control unit 12020 receives input of these radio waves or signals and controls the vehicle door lock device, power window device, lamp, and the like.
  • the vehicle exterior information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image pickup unit 12031 is connected to the vehicle exterior information detection unit 12030.
  • the vehicle exterior information detection unit 12030 causes the image capturing unit 12031 to capture an image of the vehicle exterior and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as people, vehicles, obstacles, signs, or characters on the road surface based on the received image.
  • the image pickup unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of received light.
  • the image pickup unit 12031 can output the electric signal as an image or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • a driver state detection unit 12041 that detects the state of the driver is connected.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated or it may be determined whether or not the driver is asleep.
  • the microcomputer 12051 calculates the control target value of the driving force generation device, the steering mechanism or the braking device based on the information on the inside and outside of the vehicle acquired by the outside information detection unit 12030 or the inside information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes functions of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation of a vehicle, follow-up traveling based on an inter-vehicle distance, vehicle speed maintenance traveling, a vehicle collision warning, or a vehicle lane departure warning. It is possible to perform cooperative control for the purpose.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generation device, the steering mechanism, the braking device, or the like on the basis of the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver's It is possible to perform cooperative control for the purpose of autonomous driving or the like that autonomously travels without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamp according to the position of the preceding vehicle or the oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control for the purpose of antiglare such as switching the high beam to the low beam. It can be carried out.
  • the voice image output unit 12052 transmits an output signal of at least one of a voice and an image to an output device capable of visually or audibly notifying information to an occupant of the vehicle or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 30 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the image capturing unit 12031 includes image capturing units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, 12105 are provided at positions such as the front nose of the vehicle 12100, the side mirrors, the rear bumper, the back door, and the upper part of the windshield inside the vehicle.
  • the image capturing unit 12101 provided on the front nose and the image capturing unit 12105 provided on the upper part of the windshield in the vehicle interior mainly acquire images in front of the vehicle 12100.
  • the imaging units 12102 and 12103 included in the side mirrors mainly acquire images of the side of the vehicle 12100.
  • the image capturing unit 12104 provided in the rear bumper or the back door mainly acquires an image behind the vehicle 12100.
  • the imaging unit 12105 provided on the upper part of the windshield in the vehicle interior is mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic signal, a traffic sign, a lane, or the like.
  • FIG. 29 shows an example of the shooting range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors
  • the imaging range 12114 indicates The imaging range of the imaging part 12104 provided in a rear bumper or a back door is shown.
  • a bird's-eye view image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image capturing units 12101 to 12104 may be a stereo camera including a plurality of image capturing elements or may be an image capturing element having pixels for phase difference detection.
  • the microcomputer 12051 based on the distance information obtained from the imaging units 12101 to 12104, the distance to each three-dimensional object within the imaging range 12111 to 12114 and the temporal change of this distance (relative speed with respect to the vehicle 12100).
  • the closest three-dimensional object on the traveling path of the vehicle 12100 which travels in the substantially same direction as the vehicle 12100 at a predetermined speed (for example, 0 km / h or more), can be extracted as a preceding vehicle. it can.
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in advance before the preceding vehicle, and can perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform cooperative control for the purpose of autonomous driving, which autonomously travels without depending on the operation of the driver.
  • the microcomputer 12051 uses the distance information obtained from the image capturing units 12101 to 12104 to convert three-dimensional object data regarding a three-dimensional object to other three-dimensional objects such as two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, telephone poles, and the like. It can be classified, extracted, and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles visible to the driver of the vehicle 12100 and obstacles difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or more than the set value and there is a possibility of collision, the microcomputer 12051 outputs the audio through the audio speaker 12061 and the display unit 12062. A driver can be assisted for avoiding a collision by outputting an alarm to the driver and performing forced deceleration or avoidance steering through the drive system control unit 12010.
  • At least one of the image capturing units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not the pedestrian is present in the images captured by the imaging units 12101 to 12104. To recognize such a pedestrian, for example, a procedure for extracting a feature point in an image captured by the image capturing units 12101 to 12104 as an infrared camera and pattern matching processing on a series of feature points indicating the contour of an object are performed to determine whether or not the pedestrian is a pedestrian.
  • the audio image output unit 12052 causes the recognized pedestrian to have a rectangular contour line for emphasis.
  • the display unit 12062 is controlled so as to superimpose. Further, the audio image output unit 12052 may control the display unit 12062 to display an icon indicating a pedestrian or the like at a desired position.
  • the technology according to the present disclosure can be applied to, for example, the imaging unit 12031 among the configurations described above.
  • the imaging device 100 of FIG. 1 can be applied to the imaging unit 12031.
  • the processing procedure described in the above-described embodiment may be regarded as a method having these series of procedures, or as a program for causing a computer to execute the series of procedures or a recording medium storing the program. You can catch it.
  • this recording medium for example, a CD (Compact Disc), an MD (MiniDisc), a DVD (Digital Versatile Disc), a memory card, a Blu-ray disc (Blu-ray (registered trademark) Disc), or the like can be used.
  • the present technology may have the following configurations.
  • a capacitor that supplies electric charges according to a predetermined amount of change in pixel voltage to a predetermined input terminal, A voltage output unit that outputs a voltage corresponding to the input voltage of the input terminal from a predetermined output terminal as an output voltage, A reset transistor that supplies one of positive charge and negative charge for a predetermined period to control the output voltage to an initial value when initialization is instructed,
  • An electronic circuit comprising: a charge supply unit that supplies the other of positive charge and negative charge when the predetermined period has elapsed.
  • the voltage output section is an inverting circuit, The electronic circuit according to (1), wherein the reset transistor is inserted between the input terminal and the output terminal.
  • the electronic circuit according to (5) wherein a predetermined number of the charge supply transistors are connected in series between the input terminal and the output terminal.
  • the voltage output section is a differential amplifier circuit provided with a pair of differential transistors, The reset transistor is inserted between one input node and one output node of the pair of differential transistors, The electronic circuit according to (1), wherein the charge supply unit is connected to the other input node of the pair of differential transistors.
  • the charge supply unit is A charge supply transistor inserted between the other input node and output node of the pair of differential transistors;
  • the electronic circuit according to (10) further including a capacitance element connected to the charge supply transistor.
  • a current-voltage converter that converts a photocurrent into a voltage and supplies the voltage as a pixel voltage, A capacitor for supplying a predetermined input terminal with an electric charge according to the amount of change in the pixel voltage, A voltage output unit that outputs a voltage corresponding to the input voltage of the input terminal from a predetermined output terminal as an output voltage, A reset transistor that supplies one of positive charge and negative charge for a predetermined period to control the output voltage to an initial value when initialization is instructed, A charge supply unit that supplies the other of the positive charge and the negative charge when the predetermined period has elapsed, A solid-state imaging device comprising: a comparator that compares the output voltage with a predetermined threshold value.
  • image pickup apparatus 110 image pickup lens 120 recording section 130 control section 200 solid-state image pickup element 201 light receiving chip 202 circuit chip 212 signal processing section 213 arbiter 214 pixel array section 300 pixel 310 transfer section 410 logarithmic response section 411 photoelectric conversion elements 412, 415, 433 436, 443, 444, 452, 454 N-type transistor 413, 431, 431-1, 435, 446 Capacitance 414, 421, 422, 432, 434, 451, 453 P-type transistor 416 Current-voltage converter 420 Buffer 430 Differentiation Circuit 437 Inversion circuit 438 Switch 439 Resistor 440 Differential amplification circuit 441, 442 Differential transistor 445 Current source 450 Comparator 12031 Imaging unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

微分回路を初期化するトランジスタを設けた固体撮像素子において、トランジスタのスイッチングノイズによる電圧変動を抑制する。　容量は、所定の画素電圧の変化量に応じた電荷を所定の入力端子に供給する。電圧出力部は、入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する。リセットトランジスタは、初期化が指示された場合には所定期間に亘って正電荷および負電荷の一方を供給して出力電圧を初期値に制御する。電荷供給部は、所定期間が経過したときに正電荷および負電荷の他方を供給する。

Description

電子回路、固体撮像素子、および、電子回路の制御方法
　本技術は、電子回路、固体撮像素子、および、電子回路の制御方法に関する。詳しくは、光の変化量を求めて閾値とを比較する電子回路、固体撮像素子、および、電子回路の制御方法に関する。
　従来より、垂直同期信号などの同期信号に同期して画像データ（フレーム）を撮像する同期型の固体撮像素子が、撮像装置などにおいて用いられている。この一般的な同期型の固体撮像素子では、同期信号の周期（例えば、１／６０秒）ごとにしか画像データを取得することができないため、交通やロボットなどに関する分野において、より高速な処理が要求された場合に対応することが困難になる。そこで、画素アドレスごとに、その画素の輝度の変化量が閾値を超えた旨をアドレスイベントとしてリアルタイムに検出する非同期型の固体撮像素子が提案されている（例えば、特許文献１参照。）。このように、画素毎にアドレスイベントを検出する固体撮像素子は、ＤＶＳ（Dynamic Vision Sensor）と呼ばれる。
　上述の固体撮像素子には、光電流を変換した電圧の微分値（言い換えれば、変化量）を求める微分回路と、その変化量と閾値とを比較してアドレスイベントの有無を検出するコンパレータとが配置される。そして、微分回路には、直列に接続された容量および反転回路と、その反転回路の入出力端子を初期化時に短絡するリセット用のトランジスタとが配置される。
特表２０１６－５３３１４０号公報
　上述の非同期型の固体撮像素子（すなわち、ＤＶＳ）は、同期型の固体撮像素子よりも遥かに高速にデータを生成して出力する。このため、例えば、交通分野において、人や障害物を画像認識する処理が高速に実行される。しかしながら、上述のＤＶＳでは、微分回路の初期化の際に、リセット用のトランジスタにおいてフィードスルーと呼ばれるスイッチングノイズが生じるおそれがある。このスイッチングノイズにより、反転回路の出力端子の電圧が変動し、その変動に起因してアドレスイベントの検出精度が低下するおそれがある。
　本技術はこのような状況に鑑みて生み出されたものであり、微分回路を初期化するトランジスタを設けた固体撮像素子において、トランジスタのスイッチングノイズによる電圧変動を抑制することを目的とする。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、所定の画素電圧の変化量に応じた電荷を所定の入力端子に供給する容量と、上記入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力部と、初期化が指示された場合には所定期間に亘って正電荷および負電荷の一方を供給して上記出力電圧を初期値に制御するリセットトランジスタと、上記所定期間が経過したときに正電荷および負電荷の他方を供給する電荷供給部とを具備する電子回路、および、その制御方法である。これにより、正電荷および負電荷の一方がリセットトランジスタにより供給される際に、正電荷および負電荷の他方が電荷供給部により供給されるという作用をもたらす。
　また、この第１の側面において、上記電圧出力部は、反転回路であり、上記リセットトランジスタは、上記入力端子と上記出力端子との間に挿入されてもよい。これにより、初期化時に入力端子と出力端子との間の経路が開閉されるという作用をもたらす。
　また、この第１の側面において、上記電荷供給部は、上記入力端子に接続されてもよい。これにより、入力端子へ正電荷および負電荷の他方が供給されるという作用をもたらす。
　また、この第１の側面において、上記入力端子と上記出力端子との間において、所定数の上記リセットトランジスタが並列に接続されてもよい。これにより、初期値が調整されるという作用をもたらす。
　また、この第１の側面において、上記電荷供給部は、上記出力端子と所定端子との間に挿入されるもよい。これにより、初期値が調整されるという作用をもたらす。
　また、この第１の側面において、前記電荷供給部は、前記入力端子と前記出力端子との間に挿入される電荷供給トランジスタであってもよい。これにより、リーク電流が低減するという作用をもたらす。
　また、この第１の側面において、前記入力端子と前記出力端子との間において、所定数の前記リセットトランジスタが並列に接続されてもよい。これにより、リーク電流が低減するという作用をもたらす。
　また、この第１の側面において、前記入力端子と前記出力端子との間において、所定数の前記電荷供給トランジスタが直列に接続さてもよい。これにより、リーク電流が低減するという作用をもたらす。
　また、この第１の側面において、前記入力端子と前記出力端子との間において、所定数の前記電荷供給トランジスタが直列に接続されもよい。これにより、電荷供給部の電荷供給のタイミングが、リセットトランジスタの電荷供給のタイミングに対して遅延することが許容されるという作用をもたらす。
　また、この第１の側面において、上記電圧出力部は、一対の差動トランジスタが設けられた差動増幅回路であり、上記リセットトランジスタは、上記一対の差動トランジスタの一方の入力ノードおよび出力ノードの間に挿入され、上記電荷供給部は、上記一対の差動トランジスタの他方のの上記入力ノードに接続されてもよい。これにより、リーク電流が低減するという作用をもたらす。
　また、この第１の側面において、上記電荷供給部は、上記一対の差動トランジスタの他方の上記入力ノードおよび出力ノードの間に挿入される電荷供給トランジスタと、上記電荷供給トランジスタに接続される容量素子とを備えてもよい。これにより、容量素子によって電荷がさらに供給されるという作用をもたらす。
　また、本技術の第２の側面は、光電流を電圧に変換して画素電圧として供給する電流電圧変換部と、上記画素電圧の変化量に応じた電荷を所定の入力端子に供給する容量と、上記入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力部と、初期化が指示された場合には所定期間に亘って正電荷および負電荷の一方を供給して上記出力電圧を初期値に制御するリセットトランジスタと、上記所定期間が経過したときに正電荷および負電荷の他方を供給する電荷供給部と、上記出力電圧と所定の閾値とを比較するコンパレータとを具備する固体撮像素子である。これにより、正電荷および負電荷の一方がリセットトランジスタにより供給される際に、正電荷および負電荷の他方が電荷供給部により供給されるとともに、アドレスイベントが検出されるという作用をもたらす。
本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の積層構造の一例を示す図である。 本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。 本技術の第１の実施の形態における画素の一構成例を示すブロック図である。 本技術の第１の実施の形態における対数応答部およびバッファの一構成例を示す回路図である。 本技術の第１の実施の形態における微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第１の実施の形態における微分回路の等価回路の一例である。 本技術の第１の実施の形態における容量を削減した微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第１の実施の形態における容量を削減した微分回路の等価回路の一例である。 本技術の第１の実施の形態における制御信号および出力電圧の変化の一例を示すタイミングチャートである。 本技術の第１の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。 本技術の第１の実施の形態の第１の変形例における微分回路の一構成例を示す回路図である。 本技術の第１の実施の形態の第２の変形例における微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第１の実施の形態の第２の変形例におけるタイミングの異なる複数の制御信号を用いる微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第１の実施の形態の第２の変形例における制御信号の変化の一例を示すタイミングチャートである。 本技術の第２の実施の形態における微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第２の実施の形態における容量を削減した微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第２の実施の形態における容量を用いる微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第３の実施の形態における微分回路の一構成例を示す回路図である。 本技術の第３の実施の形態における、入力端子の正負を変更した微分回路の一構成例を示す回路図である。 本技術の第３の実施の形態における容量を削減した微分回路の一構成例を示す回路図である。 本技術の第３の実施の形態における、入力端子の正負を変更し、容量を削減した微分回路の一構成例を示す回路図である。 本技術の第３の実施の形態の容量素子を追加した微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第４の実施の形態における微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第４の実施の形態における制御信号の変化の一例を示すタイミングチャートである。 本技術の第４の実施の形態における抵抗およびスイッチを用いた微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第４の実施の形態におけるＮ型トランジスタおよびスイッチを用いた微分回路およびコンパレータの一構成例を示す回路図である。 本技術の第５の実施の形態に係る撮像装置の構成の一例を示すブロック図である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。
　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．第１の実施の形態（Ｎ型トランジスタを追加した例）
　２．第２の実施の形態（電源端子と入力端子との間にＮ型トランジスタを挿入した例）
　３．第３の実施の形態（差動増幅回路の入力端子にＮ型トランジスタを追加した例）
　４．第４の実施の形態（出力端子と基準端子との間にＮ型トランジスタを挿入した例）
　５．第５の実施の形態（スキャン方式）
　６．移動体への応用例
　＜１．第１の実施の形態＞
　［撮像装置の構成例］
　図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、撮像レンズ１１０、固体撮像素子２００、記録部１２０および制御部１３０を備える。撮像装置１００としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
　撮像レンズ１１０は、入射光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、入射光を光電変換してアドレスイベントの有無を検出して、その検出結果を生成するものである。ここで、アドレスイベントは、オンイベントおよびオフイベントを含み、検出結果は、１ビットのオンイベントの検出結果と１ビットのオフイベントの検出結果とを含む。オンイベントは、入射光の輝度の変化量が所定の上限閾値を超えた旨を意味する。一方、オフイベントは、輝度の変化量が所定の下限閾値を下回った旨を意味する。固体撮像素子２００は、アドレスイベントの検出結果を処理し、その処理結果を示すデータを記録部１２０に信号線２０９を介して出力する。なお、固体撮像素子２００は、オンイベントおよびオフイベントの一方のみを検出してもよい。
　記録部１２０は、固体撮像素子２００からのデータを記録するものである。制御部１３０は、固体撮像素子２００を制御してアドレスイベントの有無を検出させるものである。
　［固体撮像素子の構成例］
　図２は、本技術の第１の実施の形態における固体撮像素子２００の積層構造の一例を示す図である。この固体撮像素子２００は、回路チップ２０２と、その回路チップ２０２に積層された受光チップ２０１とを備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Ｃｕ－Ｃｕ接合やバンプにより接続することもできる。
　図３は、本技術の第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、信号処理部２１２、アービタ２１３および画素アレイ部２１４を備える。画素アレイ部２１４には、複数の画素３００が二次元格子状に配列される。
　画素３００は、アドレスイベントの有無を検出するものである。この画素３００は、アドレスイベントを検出した際に、転送を要求するリクエストをアービタ２１３に供給する。そして、リクエストに対する応答を受け取ると画素３００は、検出結果を示す検出信号を信号処理部２１２に供給する。
　アービタ２１３は、それぞれの画素ブロックからのリクエストを調停し、調停結果に基づいて応答を画素３００に送信するものである。
　信号処理部２１２は、画素アレイ部２１４からの検出信号に対し、画像認識処理などの所定の信号処理を実行するものである。この信号処理部２１２は、処理結果を示すデータを信号線２０９を介して記録部１２０に供給する。
　［画素の構成例］
　図４は、本技術の第１の実施の形態における画素３００の一構成例を示すブロック図である。この画素３００は、対数応答部４１０、バッファ４２０、微分回路４３０、コンパレータ４５０および転送部３１０を備える。
　対数応答部４１０は、光電変換により光電流を生成し、その光電流を対数的に電圧に変換するものである。この対数応答部４１０は、変換した電圧を画素電圧としてバッファ４２０に供給する。
　バッファ４２０は、入力された画素電圧を微分回路４３０に出力するものである。このバッファ４２０により、後段を駆動する駆動力を向上させることができる。また、バッファ４２０により、後段のスイッチング動作に伴うノイズのアイソレーションを確保することができる。
　微分回路４３０は、微分演算により画素電圧の変化量を求めるものである。この画素電圧の変化量は、輝度の変化量を示す。微分回路４３０は、その変化量を示す電圧信号をコンパレータ４５０に供給する。なお、微分回路４３０は、特許請求の範囲に記載の電子回路の一例である。
　コンパレータ４５０は、変化量と所定の閾値とを比較するものである。このコンパレータ４５０は、比較結果を示す信号をアドレスイベントの検出信号として転送部３１０に供給する。
　転送部３１０は、検出信号を転送するものである。この転送部３１０は、アドレスイベントが検出された際に、リクエストをアービタ２１３に供給する。そして、リクエストに対する応答をアービタ２１３から受け取ると転送部３１０は、検出信号を信号処理部２１２に供給する。検出信号の転送後に転送部３１０は、微分回路４３０を初期化する。
　［対数応答部およびバッファの構成例］
　図５は、本技術の第１の実施の形態における対数応答部４１０およびバッファ４２０の一構成例を示す回路図である。対数応答部４１０は、光電変換素子４１１と電流電圧変換部４１６とを備える。また、バッファ４２０は、Ｐ型トランジスタ４２１および４２２を備える。これらのトランジスタとして、例えば、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタが用いられる。
　光電変換素子４１１は、入射光に対する光電変換により光電流を生成するものである。電流電圧変換部４１６は、光電流を画素電圧Ｖｐに対数的に変換するものである。この電流電圧変換部４１６は、Ｎ型トランジスタ４１２および４１５と、容量４１３と、Ｐ型トランジスタ４１４とを備える。Ｎ型トランジスタ４１２、Ｐ型トランジスタ４１４およびＮ型トランジスタ４１５として、例えば、ＭＯＳトランジスタが用いられる。
　Ｎ型トランジスタ４１２のソースは光電変換素子４１１のカソードに接続され、ドレインは電源端子に接続される。Ｐ型トランジスタ４１４およびＮ型トランジスタ４１５は、電源端子と所定の基準電位（接地電位など）の基準端子との間において、直列に接続される。また、Ｐ型トランジスタ４１４およびＮ型トランジスタ４１５の接続点は、Ｎ型トランジスタ４１２のゲートとバッファ４２０の入力端子とに接続される。Ｎ型トランジスタ４１２および光電変換素子４１１の接続点は、Ｎ型トランジスタ４１５のゲートに接続される。
　また、Ｐ型トランジスタ４１４のゲートには、所定のバイアス電圧Ｖｂｌｏｇが印加される。容量４１３は、Ｎ型トランジスタ４１２のゲートとＮ型トランジスタ４１５のゲートとの間に挿入される。
　上述の接続構成により、光電変換素子４１１からの光電流は、その対数の画素電圧Ｖｐに変換される。
　例えば、光電変換素子４１１が受光チップ２０１に配置され、その後段の回路が回路チップ２０２に配置される。なお、受光チップ２０１および回路チップ２０２のそれぞれに配置する回路や素子は、この構成に限定されない。例えば、光電変換素子４１１と、Ｎ型トランジスタ４１２および４１５と、容量４１３とを受光チップ２０１に配置し、その後段の回路を回路チップ２０２に配置することもできる。
　また、バッファ４２０において、Ｐ型トランジスタ４２１および４２２は、電源端子と基準電位の端子との間において直列に接続される。また、Ｐ型トランジスタ４２２のゲートは、対数応答部４１０に接続され、Ｐ型トランジスタ４２１および４２２の接続点は、微分回路４３０に接続される。Ｐ型トランジスタ４２１のゲートには、所定のバイアス電圧Ｖｂｓｆが印加される。
　［微分回路およびコンパレータの構成例］
　図６は、本技術の第１の実施の形態における微分回路４３０およびコンパレータ４５０の一構成例を示す回路図である。
　微分回路４３０は、容量４３１および４３５と、Ｐ型トランジスタ４３２および４３４と、Ｎ型トランジスタ４３３および４３６とを備える。微分回路４３０内のトランジスタとして、例えば、ＭＯＳトランジスタが用いられる。また、コンパレータ４５０は、Ｐ型トランジスタ４５１および４５３とＮ型トランジスタ４５２および４５４とを備える。これらのトランジスタとして、例えば、ＭＯＳトランジスタが用いられる。
　Ｐ型トランジスタ４３４およびＮ型トランジスタ４３６は、電源端子と基準電位の端子との間において直列に接続される。Ｎ型トランジスタ４３６のゲートには、所定のバイアス電圧Ｖｂｄｉｆｆが入力される。これらのトランジスタは、Ｐ型トランジスタ４３４のゲートを入力端子４９１とし、Ｐ型トランジスタ４３４およびＮ型トランジスタ４３６の接続点を出力端子４９２とする反転回路として機能する。
　容量４３１は、バッファ４２０と入力端子４９１との間に挿入される。この容量４３１は、バッファ４２０からの画素電圧Ｖｐの時間微分（言い換えれば、変化量）に応じた電荷を入力端子４９１に供給する。また、容量４３５は、入力端子４９１と出力端子４９２との間に挿入される。
　Ｐ型トランジスタ４３２は、初期化を指示する制御信号ＡＺと逆極性の制御信号ＸＡＺに従って入力端子４９１と出力端子４９２との間の経路を開閉するものである。転送部３１０は、例えば、検出信号を転送した際に、一定のパルス期間に亘って制御信号ＡＺをローレベルからハイレベルにし、制御信号ＸＡＺをハイレベルからローレベルにして初期化を指示する。これらの制御信号ＡＺおよびＸＡＺの反転のタイミングは、略一致するように調整される。そして、Ｐ型トランジスタ４３２は、制御信号ＸＡＺに従ってパルス期間に亘ってオン状態に移行し、入力端子４９１から出力端子４９２へ正電荷（言い換えれば、電流）を供給する。
　Ｎ型トランジスタ４３３は、初期化を指示する制御信号ＡＺに従って入力端子４９１と出力端子４９２との間の経路を開閉するものである。このＮ型トランジスタ４３３は、制御信号ＡＺに従ってパルス期間に亘ってオン状態に移行し、出力端子４９２から入力端子４９１へ負電荷を供給する。これにより、入力端子４９１から出力端子４９２へ電流が流れる。
　Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３がパルス期間に亘ってオン状態に移行することにより、入力端子４９１の電圧である入力電圧Ｖｉｎと、出力電圧４９２の電圧である出力電圧Ｖｏｕｔとは、初期化される。このパルス期間を以下、「リセット期間」と称し、パルス期間外の期間を以下、アドレスイベントを検出するための「検出期間」と称する。
　一方、アドレスイベントの検出期間においては、Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３はオフ状態に移行する。この検出期間内において、微分回路４３０は、画素電圧Ｖｐの時間微分（変化量）に応じた出力電圧Ｖｏｕｔを出力する。
　ここで、パルス期間（リセット期間）が経過したときに、Ｐ型トランジスタ４３２がオン状態からオフ状態に移行する。このときに、Ｐ型トランジスタ４３２のＰチャネルにある正電荷の一部が入力端子４９１に流入し、寄生容量により入力電圧Ｖｉｎが上昇する。これにより、入力電圧Ｖｉｎを反転した出力電圧Ｖｏｕｔは、降下する。このように、トランジスタがオフ状態に移行する際の電圧変動は、フィードスルーと呼ばれる。仮にＮ型トランジスタ４３３を配置しない構成とすると、このフィードスルーの影響により、出力電圧Ｖｏｕｔの初期化直後の値は、設計値からずれてしまう。この結果、微分回路４３０の設計マージンと、後段のコンパレータ４５０の設計マージンとが少なくなる。このため、オンイベントが検出されやすくなる一方で、オフイベントが検出されにくくなり、アドレスイベントの検出精度が低下する。
　しかし、上述の微分回路４３０ではＮ型トランジスタ４３３を設けているため、リセット期間が経過したときに、Ｎ型トランジスタ４３３が入力端子４９１に負電荷を供給する。この負電荷によりＰ型トランジスタ４３２による電圧変動と逆の電圧変動が生じる。これにより、それらの電圧変動が相殺されて、初期化直後の出力電圧Ｖｏｕｔが安定し、検出精度の低下が抑制される。
　なお、Ｎ型トランジスタ４３３を設けなくとも、容量４３１や容量４３５の容量値を大きくする方法を用いれば、電圧変動を抑制することができる。ただし、この方法を用いると、微分回路４３０の消費電流や回路規模が増大するため、望ましくない。
　なお、Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３の一方（Ｐ型トランジスタ４３２など）は、特許請求の範囲に記載のリセットトランジスタの一例であり、他方Ｎ型トランジスタ４３３など）は、特許請求の範囲に記載の電荷供給部の一例である。
　コンパレータ４５０においてＰ型トランジスタ４５１およびＮ型トランジスタ４５２は、電源端子と基準端子との間において直列に接続され、Ｐ型トランジスタ４５３およびＮ型トランジスタ４５４も、電源端子と基準端子との間において直列に接続される。また、Ｐ型トランジスタ４５１および４５３のゲートは、微分回路４３０に接続される。Ｎ型トランジスタ４５２のゲートには上限閾値を示す閾値電圧Ｖｈｉｇｈが印加され、Ｎ型トランジスタ４５４のゲートには下限閾値を示す閾値電圧Ｖｌｏｗが印加される。
　Ｐ型トランジスタ４５１およびＮ型トランジスタ４５２の接続点は、転送部３１０に接続され、この接続点の電圧がオンイベントの検出結果ＤＥＴ＋として出力される。Ｐ型トランジスタ４５３およびＮ型トランジスタ４５４の接続点も、転送部３１０に接続され、この接続点の電圧がオフイベントの検出結果ＤＥＴ－として出力される。このような接続により、輝度の変化量が上限閾値を超えた場合にコンパレータ４５０は、ハイレベルの検出信号ＤＥＴ＋を出力し、その変化量が下限閾値を下回った場合にローレベルの検出信号ＤＥＴ－を出力する。
　なお、コンパレータ４５０は、オンイベントおよびオフイベントの両方を検出しているが、一方のみを検出することもできる。この場合には、不要なトランジスタを削減することができる。例えば、オンイベントのみを検出する際には、Ｐ型トランジスタ４５１およびＮ型トランジスタ４５２のみが配置される。
　図７は、本技術の第１の実施の形態における微分回路４３０の等価回路の一例である。図６に例示した回路のＰ型トランジスタ４３４およびＮ型トランジスタ４３６は、図７における反転回路４３７に該当する。なお、反転回路４３７は、特許請求の範囲に記載の電圧出力部の一例である。
　なお、図６では、フィードバックする信号の経路に並列に容量４３５を接続しているが、図８に例示するように、容量４３５を削減することもできる。同様に、図９に例示するように、図７についても容量４３５を削減することができる。
　図１０は、本技術の第１の実施の形態における制御信号ＸＡＺおよび出力電圧Ｖｏｕｔの変化の一例を示すタイミングチャートである。同図におけるａは、制御信号ＸＡＺの変化の一例を示し、同図におけるｂは、出力電圧Ｖｏｕｔの変化の一例を示す。
　検出信号の転送が終了すると、転送部３１０は、タイミングＴ０からタイミングＴ１までのリセット期間に亘って制御信号ＸＡＺをハイレベルからローレベルに移行させる。これにより、Ｐ型トランジスタ４３２は、オン状態に移行し、出力電圧Ｖｏｕｔを所定の初期値Ｖｒに制御する。
　そして、パルス期間が経過するタイミングＴ１において、制御信号ＸＡＺはハイレベルに制御され、Ｐ型トランジスタ４３２は、オン状態からオフ状態に移行する。Ｎ型トランジスタ４３３が配置されない構成では、フィードスルーにより入力電圧Ｖｉｎが上昇し、その分、出力電圧Ｖｏｕｔが低下する。同図における一点鎖線は、Ｎ型トランジスタ４３３が配置されない比較例の軌跡を示す。
　微分回路４３０ではＮ型トランジスタ４３３を設けたため、タイミングＴ１において、Ｎ型トランジスタ４３３により入力端子４９１に負電荷が供給されて、入力電圧Ｖｉｎが低下し、その分、出力電圧Ｖｏｕｔが上昇する。このように、Ｐ型トランジスタ４３２のフィードスルーによる電圧変動が、Ｎ型トランジスタ４３３による電圧変動によって相殺される。
　［固体撮像素子の動作例］
　図１１は、本技術の第１の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。この動作は、例えば、アドレスイベントの有無を検出するための所定のアプリケーションが実行されたときに開始される。
　転送部３１０は、制御信号ＡＺおよびＸＡＺにより、微分回路４３０を初期化する（ステップＳ９０１）。対数応答部４１０は、光電流を画素電圧に電流電圧変換し（ステップＳ９０２）、微分回路４３０は、輝度の変化量に応じた出力電圧Ｖｏｕｔを出力する（ステップＳ９０３）。コンパレータ４５０は、出力電圧Ｖｏｕｔと閾値電圧Ｖｈｉｇｈとを比較して、輝度の変化量が上限閾値を超えたか否かを判断する（ステップＳ９０４）。
　変化量が上限閾値を超えた場合に（ステップＳ９０４：Ｙｅｓ）、コンパレータ４５０は、オンイベントを検出する（ステップＳ９０５）。一方、変化量が上限閾値以下の場合に（ステップＳ９０４：Ｎｏ）、コンパレータ４５０は、出力電圧Ｖｏｕｔと閾値電圧Ｖｌｏｗとを比較して、輝度の変化量が下限閾値を下回った否か否かを判断する（ステップＳ９０７）。
　変化量が下限閾値を下回った場合に（ステップＳ９０７：Ｙｅｓ）、コンパレータ４５０は、オフイベントを検出する（ステップＳ９０８）。一方、変化量が下限閾値以上の場合に（ステップＳ９０７：Ｎｏ）、画素３００は、ステップＳ９０２以降を繰り返す。
　ステップＳ９０５またはＳ９０８の後に転送部３１０は、検出結果を転送し（ステップＳ９０６）、ステップＳ９０１以降を繰り返し実行する。
　このように、本技術の第１の実施の形態によれば、初期化時に、Ｐ型トランジスタ４３２が正電荷を供給する一方でＮ型トランジスタ４３３が負電荷を供給するため、それらの電荷によるスイッチング時の電圧変動を抑制することができる。これにより、アドレスイベントの検出精度を向上させることができる。
　［第１の変形例］
　上述の第１の実施の形態では、Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３を１つずつ設けて一定の初期値に出力電圧Ｖｏｕｔを制御していたが、温度、電圧やプロセスなどに依存して、初期値が設計値からずれてしまうおそれがある。この第１の実施の形態の第１の変形例の微分回路４３０は、初期値を調整することができる点において第１の実施の形態と異なる。
　図１２は、本技術の第１の実施の形態の第１の変形例における微分回路４３０の一構成例を示す回路図である。この第１の実施の形態の第１の変形例の微分回路４３０は、Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３がＭ（Ｍは、２以上の整数）個ずつ配置される点において第１の実施の形態と異なる。これらのトランジスタは、入力端子４９１と出力端子４９２との間において並列に接続される。
　また、制御信号は、Ｍ個のＡＺｍ（ｍは１乃至Ｍの整数）と、Ｍ個のＸＡＺｍとを含む。制御信号ＡＺｍおよびＸＡＺｍは、ｍ個目のＰ型トランジスタ４３２およびＮ型トランジスタ４３３のゲートに入力される。転送部３１０は、これらの制御信号により、初期化時にオン状態にするトランジスタの個数を変更することができる。オン状態のトランジスタ数の変更により、出力電圧Ｖｏｕｔの初期値を調整することができる。初期値の調整は、工場出荷時や修理時などにおいて実行される。
　なお、Ｐ型トランジスタ４３２の個数とＮ型トランジスタ４３３の個数とを同一にしているが、それらの個数が異なる構成であってもよい。また、Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３の一方を１つのみとし、他方を複数とする構成であってもよい。
　このように、本技術の第１の実施の形態の第１の変形例によれば、複数のＰ型トランジスタ４３２と複数のＮ型トランジスタ４３３とを並列に接続したため、初期化時にオン状態にするトランジスタ数を変更することができる。これにより、出力電圧Ｖｏｕｔの初期値を調整することができる。
　［第２の変形例］
　上述の第１の実施の形態では、Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３を検出期間中にオフ状態にしていたが、これらのオフ状態のトランジスタにリーク電流が流れて消費電力が増大するおそれがある。この第１の実施の形態の第２の変形例の微分回路４３０は、トランジスタの直列接続によりリーク電流を抑制した点において第１の実施の形態と異なる。
　図１３は、本技術の第１の実施の形態の第２の変形例における微分回路４３０およびコンパレータ４５０の一構成例を示す回路図である。この第１の実施の形態の第２の変形例の微分回路４３０は、Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３がＭ（Ｍは、２以上の整数）個ずつ配置される点において第１の実施の形態と異なる。Ｍ個のＰ型トランジスタ４３２は、入力端子４９１と出力端子４９２との間において直列に接続され、Ｍ個のＮ型トランジスタ４３３も、入力端子４９１と出力端子４９２との間において直列に接続される。
　また、制御信号ＸＡＺは、Ｍ個のＰ型トランジスタ４３２に共通に入力され、制御信号ＡＺもＭ個のＮ型トランジスタ４３３に共通に入力される。
　Ｍ個のＰ型トランジスタ４３２を直列接続することにより、オフ状態のそれらのトランジスタのオフ抵抗の合成抵抗は、Ｍ倍となり、リーク電流が低下する。Ｎ型トランジスタ４３３についても同様である。
　なお、Ｐ型トランジスタ４３２の個数とＮ型トランジスタ４３３の個数とを同一にしているが、それらの個数が異なる構成であってもよい。また、Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３の一方を１つのみとし、他方を複数とする構成であってもよい。
　また、図１４に例示するように、Ｍ個のＰ型トランジスタ４３２のそれぞれに、互いにタイミングの異なる制御信号を入力することもできる。この場合において、制御信号ＸＡＺは、Ｍ個の制御信号ＸＡＺｍ（ｍは１乃至Ｍの整数）を含み、ｍ個目のＰ型トランジスタ４３２には、制御信号ＸＡＺｍが入力される。そして、図１５に例示するように、Ｍ個の制御信号ＸＡＺｍは、トランジスタをオン状態に制御するタイミングが互いに異なる。例えば、制御信号ＸＡＺ１は、タイミングＴ０でハイレベルからローレベルに変化し、制御信号ＸＡＺ２は、その直後のタイミングＴ１でローレベルに変化する。制御信号ＸＡＺＭは、その後のタイミングＴ２でローレベルに変化する。そして、タイミングＴ２以降のタイミングＴ３で制御信号ＸＡＺ１がハイレベルに変化し、以降は制御信号ＸＡＺ２乃至ＸＡＺＭが順番にハイレベルに変化する。このような制御により、タイミングＴ２乃至Ｔ３のリセット期間において、Ｍ個のＰ型トランジスタ４３２の全てがオン状態に移行し、初期化が行われる。また、オン状態にするタイミングをずらすことにより、スイッチングノイズを抑制することができる。
　このように、本技術の第１の実施の形態の第２の変形例によれば、複数のＰ型トランジスタ４３２と複数のＮ型トランジスタ４３３とを直列に接続したため、オフ状態のトランジスタの合成抵抗を大きくすることができる。これにより、リーク電流を抑制することができる。
　＜２．第２の実施の形態＞
　上述の第１の実施の形態では、Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３を検出期間中にオフ状態にしていたが、これらのオフ状態のトランジスタにリーク電流が流れて消費電力が増大するおそれがある。この第２の実施の形態の微分回路４３０は、トランジスタの直列接続によりリーク電流を抑制した点において第１の実施の形態と異なる。
　図１６は、本技術の第２の実施の形態における微分回路４３０およびコンパレータ４５０の一構成例を示す回路図である。この第２の実施の形態の微分回路４３０は、ソースおよびドレインが短絡されたＮ型トランジスタ４３３のソースが、入力端子４９１に接続される点において第１の実施の形態と異なる。
　リセット期間の経過時にＮ型トランジスタ４３３が負電荷を供給するため、Ｐ型トランジスタ４３２のフィードスルーによる電圧変動を相殺することができる。また、Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３を直列に接続しているため、リーク電流を低減することができる。
　なお、リセット用のトランジスタ（Ｐ型トランジスタ４３２）と逆極性の電荷を供給する素子（Ｎ型トランジスタ４３３）は、容量素子であれば、ＭＯＳトランジスタに限定されない。例えば、ＭＯＳキャパシタなどの容量素子であってもよい。また、図１７に例示するように、容量４３５を削減することもできる。また、図１８に例示するように、Ｎ型トランジスタ４３３の代わりにコンデンサなどの容量４３１－１を配置することもできる。
　このように、本技術の第２の実施の形態によれば、Ｐ型トランジスタ４３２に直列にＮ型トランジスタ４３３を接続したため、それらを並列に接続した場合と比較してリーク電流を低減することができる。
　＜３．第３の実施の形態＞
　上述の第１の実施の形態では、Ｐ型トランジスタ４３２およびＮ型トランジスタ４３３を検出期間中にオフ状態にしていたが、これらのオフ状態のトランジスタにリーク電流が流れて消費電力が増大するおそれがある。この第３の実施の形態の微分回路４３０は、差動増幅回路を配置してリーク電流を抑制した点において第１の実施の形態と異なる。
　図１９は、本技術の第３の実施の形態における微分回路４３０の一構成例を示す回路図である。この第３の実施の形態の微分回路４３０は、容量４３１と、Ｐ型トランジスタ４３２－１および４３２－２と、差動増幅回路４４０とを備える。また、差動増幅回路４４０には、差動トランジスタ４４１および４４２と、Ｎ型トランジスタ４４３および４４４と、電流源４４５と、容量４４６とが配置される。Ｐ型トランジスタ４３２－１および４３２－２として、例えば、ＭＯＳトランジスタが用いられる。差動トランジスタ４４１および４４２として、例えば、Ｐ型のＭＯＳトランジスタが用いられる。Ｎ型トランジスタ４４３および４４４として、例えば、ＭＯＳトランジスタが用いられる。
　差動増幅回路４４０において、差動トランジスタ４４１および４４２は、電源端子に並列に接続される。差動トランジスタ４４１のゲートは、差動増幅回路４４０の反転入力端子（－）４９１－１として用いられ、差動トランジスタ４４２のゲートは、差動増幅回路４４０の反転入力端子（＋）４９１－２として用いられる。
　Ｎ型トランジスタ４４３および４４４のゲートは、差動トランジスタ４４１のドレインに共通に接続される。また、Ｎ型トランジスタ４４３のドレインは、差動トランジスタ４４１のドレインに接続され、Ｎ型トランジスタ４４４のドレインは、差動トランジスタ４４２のドレインに接続される。また、差動トランジスタ４４２およびＮ型トランジスタ４４４の接続点は、コンパレータ４５０に接続され、この接続点から、出力電圧Ｖｏｕｔが出力される。
　電流源４４５は、所定の定電流を供給するものであり、Ｎ型トランジスタ４４３および４４４のソースと基準端子との間に挿入される。
　容量４３１は、差動増幅回路４４０の非反転入力端子（＋）４９１－２とバッファ４２０との間に挿入される。容量４４６は、差動トランジスタ４４２のゲートとソースとの間に挿入される。
　Ｐ型トランジスタ４３２－１は、制御信号ＸＡＺに従って、差動トランジスタ４４１の入力ノードであるゲートと、出力ノードであるドレインとの間の経路を開閉するものである。Ｐ型トランジスタ４３２－２は、制御信号ＸＡＺに従って、差動トランジスタ４４２のゲートと、ドレインとの間の経路を開閉するものである。なお、Ｐ型トランジスタ４３２－１および４３２－２の一方は、特許請求の範囲に記載のリセットトランジスタの一例であり、他方は、特許請求の範囲に記載の電荷供給トランジスタの一例である
　上述の接続構成により、Ｐ型トランジスタ４３２－１および４３２－２とは、リセット期間において反転入力端子（－）４９１－１および非反転入力端子（＋）４９１－２の両方を初期化する。これにより、差動増幅回路４４０は、反転入力端子（－）４９１－１および非反転入力端子（＋）４９１－２のそれぞれのコモンモード電圧に応じた初期値の出力電圧Ｖｏｕｔを出力する。
　なお、容量４３１に反転入力端子（－）４９１－１を接続しているが、この構成に限定されない。図２０に例示するように、容量４３１に非反転入力端子（＋）４９１－２を接続し、Ｎ型トランジスタ４４７に反転入力端子（－）４９１－１を接続することもできる。また、図２１および図２２に例示するように、図１９および図２０の構成において、負側の容量４４６を削減してもよい。この際、Ｎ型トランジスタ４３２－２や４４７に直列に容量素子（ソースおよびドレインを短絡したＮ型トランジスタ４４３など）を接続することもできる。また、図２３に例示するように、図２１の構成において、トランジスタの代わりにコンデンサを容量素子として接続することもできる。図２２についても同様にコンデンサを容量素子として用いることができる。
　このように、本技術の第３の実施の形態によれば、差動増幅回路４４０の入力端子にＰ型トランジスタ４３２－１および４３２－２を接続したため、それらのトランジスタのスイッチング時の電圧変動を抑制することができる。
　＜４．第４の実施の形態＞
　上述の第１の実施の形態では、制御信号ＡＺおよびＸＡＺの反転のタイミングを略一致させる必要があったが、様々な要因により、それらの反転のタイミングがずれるおそれがある。この第４の実施の形態の微分回路４３０は、出力端子にＮ型トランジスタ４３３を配置することにより、制御信号ＸＡＺの反転タイミングの遅延を許容する点において第１の実施の形態と異なる。
　図２４は、本技術の第４の実施の形態における微分回路４３０およびコンパレータ４５０の一構成例を示す回路図である。この第４の実施の形態の微分回路４３０は、Ｎ型トランジスタ４３３が、出力端子４９２と基準端子との間に挿入されている点において第１の実施の形態と異なる。
　ここで、増幅に用いられるＰ型トランジスタ４３４の飽和状態のドレイン電流ＩＤは、次の式により表される。
Figure JPOXMLDOC01-appb-M000001
 上式において、ｕｐは、キャリア移動度であり、単位は、例えば、平方メートル毎ボルト秒（ｍ２／Ｖｓ）である。Ｃoxpは、Ｐ型トランジスタ４３４の酸化膜容量であり、単位は例えば、ファラッド（Ｆ）である。ＷＰは、ゲート幅であり、単位は、例えば、メートル（ｍ）である。ＬＰは、ゲート長さであり、単位は、例えば、メートル（ｍ）である。ＶＧＳＰは、ゲート－ソース間電圧であり、単位は、例えばボルト（Ｖ）である。Ｖｔｈは、トランジスタの閾値電圧であり、単位は例えば、ボルト（Ｖ）である。λＰは、所定の係数である。ＶＤＳＰは、ドレイン－ソース間電圧であり、単位は、例えばボルト（Ｖ）である。
　第１の実施の形態と同様にＰ型トランジスタ４３２がオン状態からオフ状態に移行する際のフィードスルーにより、出力電圧Ｖｏｕｔの初期値が設計値（Ｖｒ）から低下するおそれがある。このときに、Ｎ型トランジスタ４３３は、負電荷を出力端子４９２に供給する。これにより、Ｐ型トランジスタ４３４のドレイン電流ＩＤが小さくなる。上式より、ドレイン電流ＩＤが小さくなると、ゲート－ソース間電圧ＶＧＳＰが小さくなり、ソースに接続された出力端子４９２の電圧が上昇する。したがって、フィードスルーによる出力電圧Ｖｏｕｔの電圧変動を抑制することができる。
　なお、Ｐ型トランジスタ４３２を反転回路の入力側に接続し、Ｎ型トランジスタ４３３を反転回路の出力側に接続しているが、この構成に限定されない。逆にＰ型トランジスタ４３２を反転回路の出力側に接続し、Ｎ型トランジスタ４３３を反転回路の入力側に接続することもできる。
　図２５は、本技術の第４の実施の形態における制御信号の変化の一例を示すタイミングチャートである。同図におけるａは、制御信号ＡＺの変化の一例を示すタイミングチャートであり、同図におけるｂは、制御信号ＸＡＺの変化の一例を示すタイミングチャートである。
　図２４に例示したように、Ｐ型トランジスタ４３２が反転回路の入力側に接続される一方で、Ｎ型トランジスタ４３３は、反転回路の出力側に接続される。このため、反転回路の遅延時間を考慮すると、Ｎ型トランジスタ４３３への制御信号ＡＺの反転のタイミングは、Ｐ型トランジスタ４３２への制御信号ＸＡＺの反転のタイミングよりも遅いことが望ましい。そこで、転送部３１０は、例えば、制御信号ＸＡＺをインバータなどにより反転（言い換えれば、遅延）させて、制御信号ＡＺを生成する。
　この結果、図２５に例示するように、制御信号ＸＡＺがローレベルからハイレベルに反転するタイミングＴ０に対して、制御信号ＡＺがハイレベルからローレベルに反転するタイミングＴ１が遅延する。言い換えれば、第１の実施の形態と異なり、制御信号ＡＺおよびＸＡＺの反転のタイミングを略一致させる必要が無い。
　なお、図２６に例示するように、Ｎ型トランジスタ４３３の代わりに、抵抗４３８およびスイッチ４３９を配置することもできる。この構成において抵抗４３９は、スイッチ４３８と基準端子との間に挿入される。スイッチ４３８は、制御信号ＡＺに従って抵抗４３９と出力端子４９２との間の経路を開閉する。
　また、図２７に例示するように、Ｎ型トランジスタ４３３を電源側に配置することもできる。この構成において、Ｎ型トランジスタ４３３は、電源端子とスイッチ４３８との間に挿入され、そのゲートは、入力端子４９１に接続される。スイッチ４３８は、Ｎ型トランジスタ４３３と出力端子４９２との間の経路を制御信号ＡＺに従って開閉する。
　このように、本技術の第４の実施の形態では、Ｐ型トランジスタ４３２を入力端子に接続し、Ｎ型トランジスタ４３３を出力端子に接続したため、制御信号ＡＺおよびＸＡＺのそれぞれの反転のタイミングを略一致させる必要が無くなる。これにより、制御信号ＡＺおよびＸＡＺの反転のタイミングが略一致しない場合であっても、スイッチング時の電圧変動を抑制することができる。
　［第５の実施の形態に係る撮像装置（スキャン方式）］
　上述した第１の実施の形態に係る撮像装置２０は、非同期型の読出し方式にてイベントを読み出す非同期型の撮像装置である。但し、イベントの読出し方式としては、非同期型の読出し方式に限られるものではなく、同期型の読出し方式であってもよい。同期型の読出し方式が適用される撮像装置は、所定のフレームレートで撮像を行う通常の撮像装置と同じ、スキャン方式の撮像装置である。
　図２８は、本開示に係る技術が適用される撮像システム１０における撮像装置２０として用いられる、第５の実施の形態に係る撮像装置、即ち、スキャン方式の撮像装置の構成の一例を示すブロック図である。
　図２８に示すように、本開示の撮像装置としての第５の実施の形態に係る撮像装置２０は、画素アレイ部２１、駆動部２２、信号処理部２５、読出し領域選択部２７、及び、信号生成部２８を備える構成となっている。
　画素アレイ部２１は、複数の画素３０を含む。複数の画素３０は、読出し領域選択部２７の選択信号に応答して出力信号を出力する。複数の画素３０のそれぞれの構成は、図４に記載の画素３００と同様である。複数の画素３０は、光の強度の変化量に対応する出力信号を出力する。複数の画素３０は、図２８に示すように、行列状に２次元配置されていてもよい。
　駆動部２２は、複数の画素３０のそれぞれを駆動して、各画素３０で生成された画素信号を信号処理部２５に出力させる。尚、駆動部２２及び信号処理部２５については、階調情報を取得するための回路部である。従って、イベント情報のみを取得する場合は、駆動部２２及び信号処理部２５は無くてもよい。
　読出し領域選択部２７は、画素アレイ部２１に含まれる複数の画素３０のうちの一部を選択する。具体的には、読出し領域選択部２７は、画素アレイ部２１の各画素３０からのリクエストに応じて選択領域を決定する。例えば、読出し領域選択部２７は、画素アレイ部２１に対応する２次元行列の構造に含まれる行のうちのいずれか１つもしくは複数の行を選択する。読出し領域選択部２７は、予め設定された周期に応じて１つもしくは複数の行を順次選択する。また、読出し領域選択部２７は、画素アレイ部２１の各画素３０からのリクエストに応じて選択領域を決定してもよい。
　信号生成部２８は、読出し領域選択部２７によって選択された画素の出力信号に基づいて、選択された画素のうちのイベントを検出した活性画素に対応するイベント信号を生成する。イベントは、光の強度が変化するイベントである。活性画素は、出力信号に対応する光の強度の変化量が予め設定された閾値を超える、又は、下回る画素である。例えば、信号生成部２８は、画素の出力信号を基準信号と比較し、基準信号よりも大きい又は小さい場合に出力信号を出力する活性画素を検出し、当該活性画素に対応するイベント信号を生成する。
　信号生成部２８については、例えば、信号生成部２８に入ってくる信号を調停するような列選択回路を含む構成とすることができる。また、信号生成部２８については、イベントを検出した活性画素の情報の出力のみならず、イベントを検出しない非活性画素の情報もを出力する構成とすることができる。
　信号生成部２８からは、出力線１５を通して、イベントを検出した活性画素のアドレス情報及びタイムスタンプ情報（例えば、（Ｘ，Ｙ，Ｔ））が出力される。但し、信号生成部２８から出力されるデータについては、アドレス情報及びタイムスタンプ情報だけでなく、フレーム形式の情報（例えば、（０，０，１，０，・・・））であってもよい。
　＜６．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２９は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２９に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２９の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図３０は、撮像部１２０３１の設置位置の例を示す図である。
　図３０では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、図１の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、アドレスイベントの検出精度を向上させることができるため、システムの安全性を高くすることが可能になる。
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
　また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
　なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
　なお、本技術は以下のような構成もとることができる。
（１）所定の画素電圧の変化量に応じた電荷を所定の入力端子に供給する容量と、
　前記入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力部と、
　初期化が指示された場合には所定期間に亘って正電荷および負電荷の一方を供給して前記出力電圧を初期値に制御するリセットトランジスタと、
　前記所定期間が経過したときに正電荷および負電荷の他方を供給する電荷供給部と
を具備する電子回路。
（２）前記電圧出力部は、反転回路であり、
　前記リセットトランジスタは、前記入力端子と前記出力端子との間に挿入される
前記（１）記載の電子回路。
（３）前記電荷供給部は、前記入力端子に接続される
前記（２）記載の電子回路。
（４）前記出力端子と所定端子との間に挿入される
前記（２）記載の電子回路。
（５）前記電荷供給部は、前記入力端子と前記出力端子との間に挿入される電荷供給トランジスタである
前記（２）に記載の電子回路。
（６）前記入力端子と前記出力端子との間において、所定数の前記リセットトランジスタが並列に接続される
前記（５）に記載の電子回路。
（７）前記入力端子と前記出力端子との間において、所定数の前記電荷供給トランジスタが並列に接続される
前記（５）に記載の電子回路。
（８）前記入力端子と前記出力端子との間において、所定数の前記リセットトランジスタが直列に接続される
前記（５）記載の電子回路。
（９）前記入力端子と前記出力端子との間において、所定数の前記電荷供給トランジスタが直列に接続される
前記（５）記載の電子回路。
（１０）前記電圧出力部は、一対の差動トランジスタが設けられた差動増幅回路であり、
　前記リセットトランジスタは、前記一対の差動トランジスタの一方の入力ノードおよび出力ノードの間に挿入され、
　前記電荷供給部は、前記一対の差動トランジスタの他方のの前記入力ノードに接続される
前記（１）記載の電子回路。
（１１）前記電荷供給部は、
　前記一対の差動トランジスタの他方の前記入力ノードおよび出力ノードの間に挿入される電荷供給トランジスタと、
　前記電荷供給トランジスタに接続される容量素子と
を備える前記（１０）記載の電子回路。
（１１）光電流を電圧に変換して画素電圧として供給する電流電圧変換部と、
　前記画素電圧の変化量に応じた電荷を所定の入力端子に供給する容量と、
　前記入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力部と、
　初期化が指示された場合には所定期間に亘って正電荷および負電荷の一方を供給して前記出力電圧を初期値に制御するリセットトランジスタと、
　前記所定期間が経過したときに正電荷および負電荷の他方を供給する電荷供給部と、
　前記出力電圧と所定の閾値とを比較するコンパレータと
を具備する固体撮像素子。
（１２）所定の画素電圧の変化量に応じた電荷が容量により供給される入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力手順と、
　初期化が指示された場合にはリセットトランジスタが所定期間に亘って正電荷および負電荷の一方を供給して前記出力電圧を初期値に制御するリセット手順と、
　前記所定期間が経過したときに電荷供給部が正電荷および負電荷の他方を供給する電荷供給手順と
を具備する電子回路の制御方法。
　１００　撮像装置
　１１０　撮像レンズ
　１２０　記録部
　１３０　制御部
　２００　固体撮像素子
　２０１　受光チップ
　２０２　回路チップ
　２１２　信号処理部
　２１３　アービタ
　２１４　画素アレイ部
　３００　画素
　３１０　転送部
　４１０　対数応答部
　４１１　光電変換素子
　４１２、４１５、４３３、４３６、４４３、４４４、４５２、４５４　Ｎ型トランジスタ
　４１３、４３１、４３１－１、４３５、４４６　容量
　４１４、４２１、４２２、４３２、４３４、４５１、４５３　Ｐ型トランジスタ
　４１６　電流電圧変換部
　４２０　バッファ
　４３０　微分回路
　４３７　反転回路
　４３８　スイッチ
　４３９　抵抗
　４４０　差動増幅回路
　４４１、４４２　差動トランジスタ
　４４５　電流源
　４５０　コンパレータ
　１２０３１　撮像部

Claims (13)

  1. 　所定の画素電圧の変化量に応じた電荷を所定の入力端子に供給する容量と、
    　前記入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力部と、
    　初期化が指示された場合には所定期間に亘って正電荷および負電荷の一方を供給して前記出力電圧を初期値に制御するリセットトランジスタと、
    　前記所定期間が経過したときに正電荷および負電荷の他方を供給する電荷供給部と
    を具備する電子回路。
  2. 　前記電圧出力部は、反転回路であり、
    　前記リセットトランジスタは、前記入力端子と前記出力端子との間に挿入される
    請求項１記載の電子回路。
  3. 　前記電荷供給部は、前記入力端子に接続される
    請求項２記載の電子回路。
  4. 　前記電荷供給部は、前記出力端子と所定端子との間に挿入される
    請求項２記載の電子回路。
  5. 　前記電荷供給部は、前記入力端子と前記出力端子との間に挿入される電荷供給トランジスタである
    請求項２記載の電子回路。
  6. 　前記入力端子と前記出力端子との間において、所定数の前記リセットトランジスタが並列に接続される
    請求項５記載の電子回路。
  7. 　前記入力端子と前記出力端子との間において、所定数の前記電荷供給トランジスタが並列に接続される
    請求項５記載の電子回路。
  8. 　前記入力端子と前記出力端子との間において、所定数の前記リセットトランジスタが直列に接続される
    請求項５記載の電子回路。
  9. 　前記入力端子と前記出力端子との間において、所定数の前記電荷供給トランジスタが直列に接続される
    請求項５記載の電子回路。
  10. 　前記電圧出力部は、一対の差動トランジスタが設けられた差動増幅回路であり、
    　前記リセットトランジスタは、前記一対の差動トランジスタの一方の入力ノードおよび出力ノードの間に挿入され、
    　前記電荷供給部は、前記一対の差動トランジスタの他方のの入力ノードに接続される
    請求項１記載の電子回路。
  11. 　前記電荷供給部は、
    　前記一対の差動トランジスタの他方の前記入力ノードおよび出力ノードの間に挿入される電荷供給トランジスタと、
    　前記電荷供給トランジスタに接続される容量素子と
    を備える請求項１０記載の電子回路。
  12. 　光電流を電圧に変換して画素電圧として供給する電流電圧変換部と、
    　前記画素電圧の変化量に応じた電荷を所定の入力端子に供給する容量と、
    　前記入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力部と、
    　初期化が指示された場合には所定期間に亘って正電荷および負電荷の一方を供給して前記出力電圧を初期値に制御するリセットトランジスタと、
    　前記所定期間が経過したときに正電荷および負電荷の他方を供給する電荷供給部と、
    　前記出力電圧と所定の閾値とを比較するコンパレータと
    を具備する固体撮像素子。
  13. 　所定の画素電圧の変化量に応じた電荷が容量により供給される入力端子の入力電圧に応じた電圧を出力電圧として所定の出力端子から出力する電圧出力手順と、
    　初期化が指示された場合にはリセットトランジスタが所定期間に亘って正電荷および負電荷の一方を供給して前記出力電圧を初期値に制御するリセット手順と、
    　前記所定期間が経過したときに電荷供給部が正電荷および負電荷の他方を供給する電荷供給手順と
    を具備する電子回路の制御方法。
PCT/JP2019/036628 2018-10-30 2019-09-18 電子回路、固体撮像素子、および、電子回路の制御方法 WO2020090272A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP19878858.0A EP3876522A4 (en) 2018-10-30 2019-09-18 ELECTRONIC CIRCUIT, SEMICONDUCTOR IMAGING ELEMENT, AND ELECTRONIC CIRCUIT MANUFACTURING METHOD
US17/287,303 US11711634B2 (en) 2018-10-30 2019-09-18 Electronic circuit, solid-state image sensor, and method of controlling electronic circuit
CN201980070308.4A CN112997475A (zh) 2018-10-30 2019-09-18 电子电路、固态成像元件以及制造电子电路的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018203420A JP2020072316A (ja) 2018-10-30 2018-10-30 電子回路、固体撮像素子、および、電子回路の制御方法
JP2018-203420 2018-10-30

Publications (1)

Publication Number Publication Date
WO2020090272A1 true WO2020090272A1 (ja) 2020-05-07

Family

ID=70463925

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/036628 WO2020090272A1 (ja) 2018-10-30 2019-09-18 電子回路、固体撮像素子、および、電子回路の制御方法

Country Status (5)

Country Link
US (1) US11711634B2 (ja)
EP (1) EP3876522A4 (ja)
JP (1) JP2020072316A (ja)
CN (1) CN112997475A (ja)
WO (1) WO2020090272A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009508085A (ja) * 2005-06-03 2009-02-26 ウニヴェルズィテート チューリッヒ 時間依存性の画像データを検出するフォトアレイ
JP2010510732A (ja) * 2006-11-23 2010-04-02 エーアイティー オーストリアン インスティテュート オブ テクノロジー ゲゼルシャフト ミット ベシュレンクテル ハフツング 電子形式の画像を生成する方法、画像生成用画像センサのための画像素子ならびに画像センサ
JP2016501495A (ja) * 2012-12-11 2016-01-18 コンセホ・スペリオール・デ・インベスティガシオネス・シエンティフィカスＣｏｎｓｅｊｏ Ｓｕｐｅｒｉｏｒ Ｄｅ Ｉｎｖｅｓｔｉｇａｃｉｏｎｅｓ Ｃｉｅｎｔｉｆｉｃａｓ 光センサーのマトリクス中の光強度の時間的変化を検出するための方法およびデバイス
JP2016533140A (ja) 2013-09-16 2016-10-20 クロノカム 動的な、単一光ダイオードの画素回路およびその作動方法
JP2017050853A (ja) * 2015-09-01 2017-03-09 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． イベント基盤センサ及びイベント基盤センサのピクセル

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3385760B2 (ja) * 1994-02-21 2003-03-10 ソニー株式会社 固体撮像装置及びその駆動方法
US20050231621A1 (en) 2004-04-20 2005-10-20 Su Wen H Integrated image detecting apparatus
JP5151507B2 (ja) * 2008-01-29 2013-02-27 ソニー株式会社 固体撮像素子、固体撮像素子の信号読み出し方法および撮像装置
JP2011229120A (ja) 2010-03-30 2011-11-10 Sony Corp 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器
CN107147856B (zh) * 2017-03-30 2019-11-22 深圳大学 一种像素单元及其去噪方法、动态视觉传感器、成像装置
US20200035898A1 (en) * 2018-07-30 2020-01-30 Gentherm Incorporated Thermoelectric device having circuitry that facilitates manufacture
CN114041264A (zh) * 2019-06-28 2022-02-11 ams国际有限公司 差分电流至电压转换
EP4099683A4 (en) * 2020-01-29 2023-05-24 Sony Semiconductor Solutions Corporation IMAGING DEVICE, ELECTRONIC APPARATUS AND IMAGING METHOD

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009508085A (ja) * 2005-06-03 2009-02-26 ウニヴェルズィテート チューリッヒ 時間依存性の画像データを検出するフォトアレイ
JP2010510732A (ja) * 2006-11-23 2010-04-02 エーアイティー オーストリアン インスティテュート オブ テクノロジー ゲゼルシャフト ミット ベシュレンクテル ハフツング 電子形式の画像を生成する方法、画像生成用画像センサのための画像素子ならびに画像センサ
JP2016501495A (ja) * 2012-12-11 2016-01-18 コンセホ・スペリオール・デ・インベスティガシオネス・シエンティフィカスＣｏｎｓｅｊｏ Ｓｕｐｅｒｉｏｒ Ｄｅ Ｉｎｖｅｓｔｉｇａｃｉｏｎｅｓ Ｃｉｅｎｔｉｆｉｃａｓ 光センサーのマトリクス中の光強度の時間的変化を検出するための方法およびデバイス
JP2016533140A (ja) 2013-09-16 2016-10-20 クロノカム 動的な、単一光ダイオードの画素回路およびその作動方法
JP2017050853A (ja) * 2015-09-01 2017-03-09 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． イベント基盤センサ及びイベント基盤センサのピクセル

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
LICHTSTEINER, PATRICK ET AL.: "A 128x128 120dB 15[is Latency Asynchronous Temporal Contrast Vision Sensor", IEEE JOURNAL OF SOLID-STATE CIRCUITS, vol. 43, no. 2, 31 January 2008 (2008-01-31), pages 566 - 576, XP011200748 *
See also references of EP3876522A4

Also Published As

Publication number Publication date
US20210360182A1 (en) 2021-11-18
EP3876522A1 (en) 2021-09-08
US11711634B2 (en) 2023-07-25
CN112997475A (zh) 2021-06-18
EP3876522A4 (en) 2021-12-15
JP2020072316A (ja) 2020-05-07

Similar Documents

Publication Publication Date Title
US11659304B2 (en) Solid-state imaging element, imaging device, and control method of solid-state imaging element
WO2019150786A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
EP3576404B1 (en) Solid-state image pickup element
WO2020110679A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP7148269B2 (ja) 固体撮像素子および撮像装置
WO2020110537A1 (ja) 固体撮像素子、および、撮像装置
WO2020105314A1 (ja) 固体撮像素子、および、撮像装置
WO2021117350A1 (ja) 固体撮像素子、および、撮像装置
JP7245178B2 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP7227926B2 (ja) 固体撮像素子、撮像装置および固体撮像素子の制御方法
WO2020110484A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2020072471A (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2021039142A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2020099015A (ja) センサ及び制御方法
WO2021131831A1 (ja) 固体撮像素子、および、撮像装置
WO2020090272A1 (ja) 電子回路、固体撮像素子、および、電子回路の制御方法
WO2020090311A1 (ja) 固体撮像素子
WO2022137993A1 (ja) コンパレータ及び固体撮像素子
WO2022064867A1 (ja) 固体撮像素子、および、撮像装置
CN118301493A (en) Light detection sensor, solid-state image sensor, and control method therefor

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19878858

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019878858

Country of ref document: EP

Effective date: 20210531