WO2020077685A1 - 一种阵列基板的测试设备和测试方法 - Google Patents

一种阵列基板的测试设备和测试方法 Download PDF

Info

Publication number
WO2020077685A1
WO2020077685A1 PCT/CN2018/113374 CN2018113374W WO2020077685A1 WO 2020077685 A1 WO2020077685 A1 WO 2020077685A1 CN 2018113374 W CN2018113374 W CN 2018113374W WO 2020077685 A1 WO2020077685 A1 WO 2020077685A1
Authority
WO
WIPO (PCT)
Prior art keywords
tester
test
machine
array substrate
testing
Prior art date
Application number
PCT/CN2018/113374
Other languages
English (en)
French (fr)
Inventor
黄北洲
Original Assignee
惠科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 惠科股份有限公司 filed Critical 惠科股份有限公司
Priority to US16/327,317 priority Critical patent/US11442099B2/en
Publication of WO2020077685A1 publication Critical patent/WO2020077685A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/69—Arrangements or methods for testing or calibrating a device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays

Definitions

  • the present application relates to the field of display technology, in particular to an array substrate test equipment and test method.
  • the displays controlled by active switches include liquid crystal displays, organic light-emitting diode (OLED) displays, etc.
  • the liquid crystal display has many advantages such as thin body, power saving, no radiation, etc., and has been widely used.
  • the working principle of the liquid crystal panel is to place liquid crystal molecules in two parallel glass substrates, and apply a driving voltage on the two glass substrates to control the rotation direction of the liquid crystal molecules, so as to refract the light of the backlight module to generate a picture.
  • OLED displays have many advantages such as self-illumination, short response time, high definition and contrast, flexible display and large-area full-color display. Its superior performance and huge market potential have attracted many manufacturers and scientific research institutions all over the world to invest in the production and development of OLED array substrates.
  • an array substrate test device including: a machine for placing a plurality of array substrates to be tested; a test interface provided on the machine and each of the arrays Corresponding to the substrate; a tester, which is arranged above the machine and cooperates with the test interface, the length dimension of the tester is greater than or equal to the width dimension of its test area, and the array substrate is subjected to electrical stress test and power-on Test; the tester has at least two groups, which run synchronously according to a preset scheme.
  • the tester includes a first tester and a second tester, the first tester is located in front of the second tester along the test direction, and the preset solution includes: the first tester performs In the electrical stress test, the second tester performs the power-on test.
  • the preset solution includes: dividing the test interface into at least two groups, and each group of the testers correspondingly tests one group of the test interfaces.
  • the tester includes a first tester and a second tester
  • the preset solution includes: setting the initial positions of the first tester and the second tester at both ends of the machine
  • the test interfaces are equally divided into two groups.
  • the first tester and the second tester move relatively in the moving direction.
  • the tester includes a first tester and a second tester
  • the preset solution includes: setting the initial positions of the first tester and the second tester at the same end of the machine
  • the test interfaces are divided into two groups on average.
  • the first tester and the second tester are synchronized from one end to the other end of the machine mobile.
  • each of the array substrates corresponds to two test interfaces.
  • the tester includes a first tester and a second tester.
  • the first tester is located in front of the second tester along the test direction.
  • the preset solution includes: the first tester performs the electrical stress Test, the second tester performs the power-on test;
  • the length of the tester is greater than or equal to the width of the test area of the machine.
  • the present application also discloses a method for testing array substrate testing equipment.
  • the array substrate testing equipment includes: a machine for placing a plurality of array substrates to be tested; a test interface, which is provided on the machine Corresponding to each of the array substrates; the test method includes: setting at least two sets of testers on the machine; connecting the testers to the test interface; synchronously running the testers according to a preset scheme to the array substrate Conduct electrical stress test and power-on test.
  • the tester includes a first tester and a second tester.
  • the first tester is located in front of the second tester along the test direction, and the preset solution includes: the first test To perform the electrical stress test, and the second tester to perform the power-on test.
  • the tester includes a first tester and a second tester
  • the preset solution includes: setting the initial positions of the first tester and the second tester at the same end of the machine
  • the test interfaces are divided into two groups on average.
  • the first tester and the second tester are synchronized from one end to the other end of the machine mobile.
  • each of the array substrates corresponds to two test interfaces.
  • the tester includes a first tester and a second tester.
  • the first tester is located in front of the second tester along the test direction, and the first tester and the second tester The difference is that the work begins.
  • the first tester and the second tester are simultaneously placed on the corresponding test interface, and the first tester starts the test work before the second tester.
  • Figure 1 is a schematic diagram of the work of a single group of testers
  • FIG. 2 is a schematic diagram of two sets of test equipment working on the same side according to an embodiment of the present application
  • FIG. 3 is a schematic diagram of two sets of test equipment working on different sides in another embodiment of the present application.
  • FIG. 4 is a schematic flowchart of a test method according to an embodiment of the present application.
  • the features defined as “first” and “second” may explicitly or implicitly include one or more of the features.
  • the meaning of “plurality” is two or more.
  • the term “including” and any variations thereof are intended to cover non-exclusive inclusions.
  • the present application discloses an array substrate testing device. Including: a machine 10 for placing a plurality of array substrates 11 to be tested; a test interface 20 provided on the machine 10 corresponding to each array substrate 11; a tester 21 provided on the machine 10 to test The interface 20 cooperates, and the length dimension of the tester 21 is greater than or equal to the width dimension of its test area, and performs electrical stress test and power-on test on the array substrate 11; the tester 21 has at least two groups, which operate synchronously according to a preset scheme.
  • the single tester 21 performs the electrical stress test first, and then performs the power-on test. During the entire test process, the tester 21 moves to For the position of the test interface 20, the electrical stress test needs to be performed first, and then the power-on test is performed.
  • the test time is equal to the sum of the electrical stress test time and the power-on test time. This relatively wastes other groups of testers 21 and is not effective for all testers. 21. Therefore, the present application works by using at least two sets of testers 21, which not only effectively uses the testers 21, but also saves test time and effectively saves the process cycle time.
  • the first tester 30 is used for electrical stress testing by setting up, while the second The tester 31 is used for power-on testing. This division of labor and cooperation not only makes the work orderly, but also improves the work efficiency of the tester 21, and avoids the loss caused by each group of testers 21 frequently switching modes.
  • the length of the tester is greater than or equal to the width of the test area of the machine.
  • the testing process of the tester 21 to the product is actually bidirectional, and the product also has a feedback process to the tester 21. Assuming that the tester 21 is faulty and there is no change in the test of any test interface 20, then there is a problem after the product is used. According to the problem of the product, the test interface 20 can correspondingly find the fault tester 21, so the test interface 20 is divided into at least two groups on average in this case, and each group of tester 21 corresponds to a set of test interface 20, which can improve the utilization of the tester The rate can also achieve the effect of traceability of test records.
  • Each tester 21 only needs to move the distance of half the length of the machine 10 to complete the test of all the array substrates 11, and the moving distance is relatively small, which improves the test efficiency, and can also achieve two-way feedback between the product and the tester 21.
  • the tester 21 includes a first tester 30 and a second tester 31, and the preset solution includes: setting the initial positions of the first tester 30 and the second tester 31 at the same end of the machine 10, Correspondingly, according to the rules of odd-numbered rows and even-numbered rows, the test interfaces 20 are equally divided into two groups. During the test, the first tester 30 and the second tester 31 move synchronously from one end of the machine 10 to the other end.
  • each array substrate 11 corresponds to two test interfaces 20.
  • a test device for an array substrate 11 includes: a machine 10 for placing a plurality of array substrates 11 to be tested; a test interface 20 provided on the machine 10 corresponding to each array substrate 11; the test method includes: At least two sets of testers 21 are provided on the machine 10; the testers 21 are connected to the test interface 20; the testers 21 are synchronously operated according to a preset scheme to perform electrical stress test and power-on test on the array substrate 11.
  • the single tester 21 performs the electrical stress test first, and then performs the power-on test. During the entire test process, the tester 21 moves to For the position of the test interface 20, the electrical stress test needs to be performed first, and then the power-on test is performed.
  • the test time is equal to the sum of the electrical stress test time and the power-on test time. This relatively wastes other groups of testers 21 and is not effective for all testers. 21. Therefore, the present application works by using at least two sets of testers 21, which not only effectively uses the testers 21, but also saves test time and effectively saves the process cycle time.
  • the tester 21 includes a first tester 30 and a second tester 31.
  • the first tester 30 is located in front of the second tester 31 along the test direction.
  • the preset solution includes: the first tester 30 The electric stress test is performed, and the second tester 31 performs the power-on test.
  • the electrical stress test Since the time taken by the electrical stress test is shorter than the time taken by the power-on test, then let the first tester 30 perform the electric stress test and the second tester 31 perform the power-on test, so that the first tester 30 is relative to the second tester 31 In terms of "running" faster, the two testers 21 do not interfere during the test, and for the entire test process, the electrical stress test is equivalent to spending only one test interface 20 electrical stress test time, thereby saving The time of the test procedure.
  • the tester 21 needs to test the test area of the machine 10, then the length of the tester 21 must be greater than or equal to the width of the test area of the machine 10, otherwise the position of the missed test is prone to occur; the second tester 31 and The first tester 30 works together.
  • the two testers start the test together.
  • the first tester 30 is only responsible for electrical stress testing, while the second tester 31 completes the electrical stress testing and power-on testing at the beginning, and then only the first test
  • the tester 20 performs the power-up test after the test interface 20 after the electrical stress test is completed, which can save the time of the electrical stress test and improve the test efficiency.
  • the preset solution includes: dividing the test interface 20 into at least two groups, and each group of testers 21 corresponds to a group of test interfaces 20.
  • the testing process of the tester 21 to the product is actually bidirectional, and the product also has a feedback process to the tester 21. Assuming that the tester 21 is faulty and there is no change in the test of any test interface 20, then there is a problem after the product is used. According to the problem of the product, the test interface 20 can correspondingly find the fault tester 21, so the test interface 20 is divided into at least two groups on average in this case, and each group of tester 21 corresponds to a set of test interface 20, which can improve the utilization of the tester 21 The rate can also achieve the effect of traceability of test records.
  • the tester 21 includes a first tester 30 and a second tester 31, and the preset solution includes: setting the initial positions of the first tester 30 and the second tester 31 at both ends of the machine 10, Correspondingly, with the middle of the machine 10 as the boundary, the test interfaces 20 are equally divided into two groups. During the test, the first tester 30 and the second tester 31 move relatively in the moving direction.
  • Each tester 21 only needs to move the distance of half the length of the machine 10 to complete the test of all the array substrates 11, and the moving distance is relatively small, which improves the test efficiency, and can also achieve two-way feedback between the product and the tester 21.
  • the time to test each test interface 20 is basically the same. Therefore, the position of the two sets of testers 21 to be replaced by the next test interface 20 should be synchronized, then the first tester 30 and the second The initial position of the tester 31 is set at the same end.
  • the test interface 20 is divided into two groups on average.
  • the first tester 30 and the second tester 31 synchronize the slave 10 Moves from one end to the other end, so that the two sets of testers 21 are always kept next to each other, which is convenient for operation, relatively saves the time of changing the position of the test interface 20, improves work efficiency, and can also achieve two-way feedback between the product and the tester 21.
  • the tester 21 includes a first tester 30 and a second tester 31.
  • the first tester 30 is located in front of the second tester 31 along the test direction, and the first tester 30 and the second tester 31 different is to start work.
  • two testers 21 can greatly improve the work efficiency. If the two testers 21 start working at the same time, it means that the operator has to operate the two testers 21 at the same time. Difficulties lead to the possibility of error in the test work. Therefore, this case makes the first tester 30 and the second tester 31 different to start work, so that the operator can work according to the first tester 30 and the second tester 31 Time difference, better operation of the two groups of testers 21, to avoid leakage caused by busyness, and improve test efficiency.
  • the first tester 30 and the second tester 31 are simultaneously placed on the corresponding test interface 20, and the first tester 30 starts the test work before the second tester 31.
  • the first tester 30 precedes the second tester 31, the two testers 21 do not interfere with each other when they are working. Therefore, in this case, the first tester 30 starts to work before the second tester 31, so that it does not interfere with each other. And it is convenient for the operator to operate, greatly improving work efficiency.
  • each array substrate corresponds to two test interfaces.
  • the preset scheme includes any of the preset schemes described above, which can achieve the effect of shortening the test time and improving the test efficiency.
  • the present application also discloses a test method of the array substrate 11, the array substrate 11 includes a test device: a machine 10, which is used to place a plurality of Array substrate 11 to be tested; test interface 20, set on the machine 10, corresponding to each array substrate 11; test methods include: S61, at least two sets of testers 21 are set on the machine 10; S62, according to preset The scheme control tester 21 cooperates with the test interface 20; S63. Perform electrical stress test and power-on test on the array substrate 11.
  • At least two sets of testers 21 are set on the machine 10. Compared with a single set of testers 21, through the same preset scheme, then at least two sets of testers 21 can double the workload per unit time, which improves the work Efficiency; At the same time, at least two sets of testers 21 can be installed on the same machine at the same time, which makes full use of the testers 21 and saves the time of the testing process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Automation & Control Theory (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)

Abstract

一种阵列基板的测试设备和测试方法。一种阵列基板的测试设备包括：机台（10）和测试接口（20），测试接口（20）设置在机台（10）上；测试器（21），设置在机台（10）上方；测试器（21）至少有两组，根据预设方案同步运行。

Description

一种阵列基板的测试设备和测试方法
本申请要求于2018年10月16日提交中国专利局、申请号为：201811199593.3、申请名称为“一种阵列基板的测试设备和测试方法”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板的测试设备和测试方法。
背景技术
这里的陈述仅提供与本申请有关的背景信息，而不必然地构成现有技术。
采用主动开关控制的显示器包括液晶显示器、机发光二极管(Organic Light-Emitting Diode，OLED)显示器等。液晶显示器具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。其中，液晶面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，并在两片玻璃基板上施加驱动电压来控制液晶分子的旋转方向，以将背光模组的光线折射出来产生画面。OLED显示器则具有自发光、响应时间短、清晰度与对比度高、可实现柔性显示与大面积全色显示等诸多优点。其优越性能和巨大的市场潜力，吸引了全世界众多厂家和科研机构投入到OLED阵列基板的生产和研发中。
阵列组件效能测试机有两组测试器，原始的测试方法采用 单个测试器动作，测量时该测试器先做电应力测试，然后开始加电测试(简称Testing)，整个测试过程中，测试器每次移动到测试位置都需要先做电应力测试，然后开始加电测试，测试时间等于电应力测试时间与加电测试时间之和；整个测试工序时间长、效率低。
技术解决方案
本申请提供一种可以减少测试工序时间并提高测试效率的一种阵列基板的测试设备的测试方法。
为实现上述目的，本申请提供了一种阵列基板的测试设备，包括：机台，用于放置多个待测试的阵列基板；测试接口，设置在所述机台上，与每个所述阵列基板对应；测试器，设置在所述机台上方，与所述测试接口配合，所述测试器的长度尺寸大于或等于其测试区域的宽度尺寸，对所述阵列基板进行电应力测试和加电测试；所述测试器至少有两组，根据预设方案同步运行。
可选的，所述测试器包括第一测试器和第二测试器，沿测试方向，所述第一测试器位于所述第二测试器前方，所述预设方案包括：第一测试器进行所述电应力测试，所述第二测试器进行所述加电测试。
可选的，所述测试器的长度大于或等于机台的测试区域的宽度，所述第二测试器开始工作时先做所述电应力测试，而后再做所述加电测试，之后所述第二测试器对所述第一测试器测试后 的所述测试接口只进行所述加电测试。
可选的，所述预设方案包括：将所述测试接口平均分成至少两组，每组所述测试器对应测试一组所述测试接口。
可选的，所述测试器包括第一测试器和第二测试器，所述预设方案包括：将所述第一测试器和所述第二测试器初始位置设置在所述机台两端，相应的，以机台中间为界，将所述测试接口平均分成两组，测试时，所述第一测试器和所述第二测试器以运动方向相对移动。
可选的，所述测试器包括第一测试器和第二测试器，所述预设方案包括：将所述第一测试器和所述第二测试器初始位置设置在所述机台同一端，相应的，根据奇数行和偶数行的规则，将所述测试接口平均分成两组，测试时，所述第一测试器和所述第二测试器同步从所述机台的一端往另一端移动。
可选的，每个所述阵列基板对应两个测试接口。
本申请还公开了一种阵列基板的测试设备，包括：机台，用于放置多个待测试的阵列基板；测试接口，设置在所述机台上，与每个所述阵列基板对应；测试器，设置在所述机台上方，与所述测试接口配合，对所述阵列基板进行电应力测试和加电测试；所述测试器至少有两组，根据预设方案同步运行；
所述测试器包括第一测试器和第二测试器，沿测试方向，所述第一测试器位于所述第二测试器前方，所述预设方案包括：第一测试器进行所述电应力测试，所述第二测试器进行所述加电 测试；
所述测试器的长度大于或等于机台的测试区域的宽度，所述第二测试器开始工作时先做所述电应力测试，而后再做所述加电测试，所述第一测试器只做电应力测试，之后所述第二测试器对所述第一测试器测试后的所述测试接口只进行加电测试。
本申请还公开了一种阵列基板的测试设备的测试方法，所述阵列基板的测试设备包括：机台，用于放置多个待测试的阵列基板；测试接口，设置在机台上，与每个所述阵列基板对应；所述测试方法包括：在机台上设置至少两组测试器；将所述测试器连接到测试接口；根据预设方案同步运行所述测试器，对所述阵列基板进行电应力测试和加电测试。
可选的，所述测试器包括第一测试器和第二测试器，沿测试方向，所述第一测试器位于所述第二测试器前方，所述预设方案包括：所述第一测试器进行所述电应力测试，所述第二测试器进行所述加电测试。
可选的，所述测试器的长度大于或等于机台的测试区域的宽度，所述第二测试器开始工作时先做所述电应力测试，而后再做所述加电测试，之后所述第二测试器对所述第一测试器测试后的所述测试接口只进行所述加电测试。
可选的，所述预设方案包括：将所述测试接口平均分成至少两组，每组所述测试器对应测试一组所述测试接口。
可选的，所述测试器包括第一测试器和第二测试器，所述 预设方案包括：将所述第一测试器和所述第二测试器初始位置设置在所述机台两端，相应的，以机台中间为界，将所述测试接口平均分成两组，测试时，所述第一测试器和所述第二测试器以运动方向相对移动。
可选的，所述测试器包括第一测试器和第二测试器，所述预设方案包括：将所述第一测试器和所述第二测试器初始位置设置在所述机台同一端，相应的，根据奇数行和偶数行的规则，将所述测试接口平均分成两组，测试时，所述第一测试器和所述第二测试器同步从所述机台的一端往另一端移动。
可选的，每个所述阵列基板对应两个测试接口。
可选的，所述测试器包括第一测试器和第二测试器，沿测试方向，所述第一测试器位于所述第二测试器前方，所述第一测试器与所述第二测试器不同是开始工作。
可选的，所述第一测试器和所述第二测试器同时放置在对应的测试接口上，所述第一测试器先于所述第二测试器开始测试工作。
测试设备有至少两组测试器，相对于只采用单个测试器，单个测试器测试时先做电应力测试，然后再做加电测试，整个测试过程中，测试器每次移动到测试接口位置都需要先做电应力测试，然后再做加电测试，测试时间等于电应力测试时间与加电测试时间之和，这样相对浪费了其它组测试器，没有有效用到所有测试器，因此，本申请通过采用至少两组测试器一同工作，这样 既有效利用了测试器，又可以节省测试时间，有效节省了工序节拍。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是单组测试器工作示意图；
图2是本申请的一实施例的两组测试设备在同一侧工作的示意图；
图3是本申请的另一实施例的两组测试设备在不同侧工作的示意图；
图4是本申请的一实施例的测试方法的流程示意图。
本申请的实施方式
这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本申请的示例性实施例的目的。但是本申请可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本申请的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、 “底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在 或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
在图中，结构相似的单元是以相同标号表示。
如图2和图3所示，本申请公开一种阵列基板的测试设备。包括：机台10，用于放置多个待测试的阵列基板11；测试接口20，设置在机台10上，与每个阵列基板11对应；测试器21，设置在机台10上，与测试接口20配合，所述测试器21的长度尺寸大于或等于其测试区域的宽度尺寸，对阵列基板11进行电应力测试和加电测试；测试器21至少有两组，根据预设方案同步运行。
测试设备有至少两组测试器21，相对于只采用单个测试器21，单个测试器21测试时先做电应力测试，然后再做加电测试，整个测试过程中，测试器21每次移动到测试接口20位置都需要先做电应力测试，然后再做加电测试，测试时间等于电应力测试时间与加电测试时间之和，这样相对浪费了其它组测试器21，没有有效到所有测试器21，因此，本申请通过采用至少两组测试器21一同工作，这样既有效利用了测试器21，又可以节省测试时间，有效节省了工序节拍。
本实施例可选的，测试器21包括第一测试器30和第二测试器31，沿测试方向，第一测试器30位于第二测试器31前方，预设方案包括：第一测试器30进行电应力测试，第二测试器31进行加电测试。
相对于利用单组测试器21工作来说，利用两组测试器21会使单位时间测试量翻倍，使工作效率加快，本案通过设置将第一测试器30用于电应力测试，而第二测试器31用于加电测试，这样分工合作，既可以使得工作有序，还可以提高测试器21的工作效率，并且避免了每组测试器21经常转换模式带来的损耗。
本实施例可选的，所述测试器的长度大于或等于机台的测试区域的宽度，第二测试器31开始工作时先做电应力测试而后再做加电测试，之后第二测试器31对第一测试器30测试后的测试接口20只进行加电测试。
由于两组测试器21可以一起动作，但不能提前做电应力测试，因此，本案使第二测试器31开始工作时既做电应力测试又做加电测试，第一测试器30只做电应力测试，之后第二测试器31对第一测试器30测试后的测试接口20只进行加电测试，这样就相当于整个测试中的电应力测试30只耗费了一次的电应力时间，节省了测试工序的时间，并且相对单组测试器21，本案提高了测试效率。
本实施例可选的，预设方案包括：将测试接口20平均分成至少两组，每组测试器21对应测试一组测试接口20。
测试器21对产品测试过程其实是双向的，产品对测试器21也是有一个反馈的过程，假设测试器21故障，对任何测试接口20的测试都无变化，那么在产品使用后出现问题，这时根据 产品的问题测试接口20可以对应找到故障测试器21，因此本案将测试接口20平均分成至少两组，每组测试器21对应测试一组测试接口20，这样既可以提高测试器21的利用率，还可以达到测试纪录可追溯的效果。
如图4中所示，本实施例可选的，测试器21包括第一测试器30和第二测试器31，预设方案包括：将第一测试器30和第二测试器31初始位置设置在机台10两端，相应的，以机台10中间为界，将测试接口20平均分成两组，测试时，第一测试器30和第二测试器31以运动方向相对移动。
每个测试器21只需移动机台10一半长度的距离，即可完成所有阵列基板11的测试，移动距离比较小，提高测试效率，同时也可以实现产品与测试器21的双向反馈。
本实施例可选的，测试器21包括第一测试器30和第二测试器31，预设方案包括：将第一测试器30和第二测试器31初始位置设置在机台10同一端，相应的，根据奇数行和偶数行的规则，将测试接口20平均分成两组，测试时，第一测试器30和第二测试器31同步从机台10的一端往另一端移动。
两组测试器21同时工作时，测试每个测试接口20的时间基本相同，因此，实际两组测试器21更换下一个测试接口20位置应该是同步的，那么将第一测试器30和第二测试器31初始位置设置在同一端，相应的，根据奇数行和偶数行的规则，将测试接口20平均分成两组，测试时，第一测试器30和第二测试器 31同步从机台10的一端往另一端移动，使得两组测试器21始终保持挨着，这样方便操作，相对节省更换测试接口20位置的时间，提高工作效率，而且还可以实现产品与测试器21的双向反馈。
本实施例可选的，每个阵列基板11对应两个测试接口20。
作为本申请的另一实施例，如图2和图3所示，本申请还公开了一种阵列基板的测试设备的测试方法。一种阵列基板11的测试设备包括：机台10，用于放置多个待测试的阵列基板11；测试接口20，设置在机台10上，与每个阵列基板11对应；测试方法包括：在机台10上设置至少两组测试器21；将测试器21连接到测试接口20；根据预设方案同步运行测试器21，对阵列基板11进行电应力测试和加电测试。
测试设备有至少两组测试器21，相对于只采用单个测试器21，单个测试器21测试时先做电应力测试，然后再做加电测试，整个测试过程中，测试器21每次移动到测试接口20位置都需要先做电应力测试，然后再做加电测试，测试时间等于电应力测试时间与加电测试时间之和，这样相对浪费了其它组测试器21，没有有效到所有测试器21，因此，本申请通过采用至少两组测试器21一同工作，这样既有效利用了测试器21，又可以节省测试时间，有效节省了工序节拍。
本实施例可选的，测试器21包括第一测试器30和第二测 试器31，沿测试方向，第一测试器30位于第二测试器31前方，预设方案包括：第一测试器30进行电应力测试，第二测试器31进行加电测试。
由于电应力测试所耗时长短于加电测试所耗时长，那么设第一测试器30进行电应力测试，第二测试器31进行加电测试，这样第一测试器30相对第二测试器31来说“跑”得更快，所以测试时两测试器21各不干涉，而且对于整个测试过程来说，在电应力测试上相当于只花费了一个测试接口20的电应力测试时间，从而节省了测试工序的时间。
本实施例可选的，测试器21的长度大于或等于机台10的测试区域的宽度，第二测试器31开始工作时先做电应力测试，而后再做加电测试，之后第二测试器31对第一测试器30测试后的测试接口20只进行加电测试。
考虑到测试器21需要对机台10的测试区域进行测试，那么就要满足测试器21的长度大于或等于机台10的测试区域的宽度，否则容易出现漏测位置；第二测试器31与第一测试器30配合工作，两测试器一起开始测试，第一测试器30只负责电应力测试，而第二测试器31开始时完成电应力测试和加电测试，之后只负责对第一测试器30做完电应力测试后的测试接口20进行加电测试，这样可以节省电应力测试的时间，提高测试效率。
本实施例可选的，预设方案包括：将测试接口20平均分成至少两组，每组测试器21对应测试一组测试接口20。
测试器21对产品测试过程其实是双向的，产品对测试器21也是有一个反馈的过程，假设测试器21故障，对任何测试接口20的测试都无变化，那么在产品使用后出现问题，这时根据产品的问题测试接口20可以对应找到故障测试器21，因此本案将测试接口20平均分成至少两组，每组测试器21对应测试一组测试接口20，这样既可以提高测试器21的利用率，还可以达到测试纪录可追溯的效果。
本实施例可选的，测试器21包括第一测试器30和第二测试器31，预设方案包括：将第一测试器30和第二测试器31初始位置设置在机台10两端，相应的，以机台10中间为界，将测试接口20平均分成两组，测试时，第一测试器30和第二测试器31以运动方向相对移动。
每个测试器21只需移动机台10一半长度的距离，即可完成所有阵列基板11的测试，移动距离比较小，提高测试效率，同时也可以实现产品与测试器21的双向反馈。
本实施例可选的，测试器21包括第一测试器30和第二测试器31，预设方案包括：将第一测试器30和第二测试器31初始位置设置在机台10同一端，相应的，根据奇数行和偶数行的规则，将测试接口20平均分成两组，测试时，第一测试器30和第二测试器31同步从机台10的一端往另一端移动。
两组测试器21同时工作时，测试每个测试接口20的时间基本相同，因此，实际两组测试器21更换下一个测试接口20位 置应该是同步的，那么将第一测试器30和第二测试器31初始位置设置在同一端，相应的，根据奇数行和偶数行的规则，将测试接口20平均分成两组，测试时，第一测试器30和第二测试器31同步从机台10的一端往另一端移动，使得两组测试器21始终保持挨着，这样方便操作，相对节省更换测试接口20位置的时间，提高工作效率，而且还可以实现产品与测试器21的双向反馈。
本实施例可选的，测试器21包括第一测试器30和第二测试器31，沿测试方向，第一测试器30位于第二测试器31前方，第一测试器30与第二测试器31不同是开始工作。
相对一个测试器21工作来说，两个测试器21可以极大提高工作效率，若两个测试器21同时开始工作，那么意味着操作人员要同时操作两个测试器21，那么有带来操作困难导致测试工作出错的可能性，因此，本案使第一测试器30与第二测试器31不同是开始工作，这样操作人员就可以根据第一测试器30与第二测试器31工作时产生的时间差，对两组测试器21更好的操作，避免因繁忙导致纰漏，提高测试工作效率。
本实施例可选的，第一测试器30和第二测试器31同时放置在对应的测试接口20上，第一测试器30先于第二测试器31开始测试工作。
因为第一测试器30在第二测试器31之前，为了两组测试器21工作时互不干涉，因此，本案使第一测试器30先于第二测 试器31开始工作，这样既互不干扰，而且方便操作员操作，极大提高工作效率。
本实施例可选的，每个阵列基板对应两个测试接口。
本实施例可选的，预设方案包括如上任意所述的预设方案，均可以实现缩短测试时间，提升测试效率的效果。
作为本申请的另一实施例，如图2和图3所示，本申请还公开了一种阵列基板11的测试方法，所述阵列基板11包括测试设备：机台10，用于放置多个待测试的阵列基板11；测试接口20，设置在机台10上，与每个阵列基板11对应；测试方法包括：S61、在机台10上设置至少两组测试器21；S62、根据预设方案控制测试器21与测试接口20配合；S63、对阵列基板11进行电应力测试和加电测试。
在机台10上设置至少两组测试器21，相对于单组测试器21工作，通过同样的预设方案，那么至少两组测试器21可以完成单位时间内翻倍的工作量，提高了工作效率；同时，同一机台上可以同时安装至少两组测试器21，这样充分利用了测试器21，还节省了测试工序的时间。
需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本申请的保护范围。
以上内容是结合具体的可选的实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。

Claims (17)

  1. 一种阵列基板的测试设备，包括：
    机台，放置多个待测试的阵列基板；以及
    测试接口，设置在所述机台上，与每个所述阵列基板对应；以及
    测试器，设置在所述机台上，与所述测试接口配合，对所述阵列基板进行电应力测试和加电测试；
    所述测试器至少有两组，根据预设方案同步运行。
  2. 如权利要求1所述的一种阵列基板的测试设备，其中，所述测试器包括第一测试器和第二测试器，沿测试方向，所述第一测试器位于所述第二测试器前方，所述预设方案包括：所述第一测试器进行所述电应力测试，所述第二测试器进行所述加电测试。
  3. 如权利要求2所述的一种阵列基板的测试设备，其中，所述测试器的长度大于或等于机台的测试区域的宽度，所述第二测试器开始工作时先做所述电应力测试，而后再做所述加电测试，之后所述第二测试器对所述第一测试器测试后的所述测试接口只进行所述加电测试。
  4. 如权利要求1所述的一种阵列基板的测试设备，其中，所述预设方案包括：将所述测试接口平均分成至少两组，每组所述测试器对应测试一组所述测试接口。
  5. 如权利要求4所述的一种阵列基板的测试设备，其中，所述测试器包括第一测试器和第二测试器，所述预设方案包括：将所述第一测试器和所述第二测试器初始位置设置在所述机台两端，相应的， 以机台中间为界，将所述测试接口平均分成两组，测试时，所述第一测试器和所述第二测试器以运动方向相对移动。
  6. 如权利要求4所述的一种阵列基板的测试设备，其中，所述测试器包括第一测试器和第二测试器，所述预设方案包括：将所述第一测试器和所述第二测试器初始位置设置在所述机台同一端，相应的，根据奇数行和偶数行的规则，将所述测试接口平均分成两组，测试时，所述第一测试器和所述第二测试器同步从所述机台的一端往另一端移动。
  7. 如权利要求1所述的一种阵列基板的测试设备，每个所述阵列基板对应两个测试接口。
  8. 一种阵列基板的测试设备，其中，包括：
    机台，放置多个待测试的阵列基板；
    测试接口，设置在所述机台上，与每个所述阵列基板对应；
    测试器，设置在所述机台上，与所述测试接口配合，对所述阵列基板进行电应力测试和加电测试；
    所述测试器至少有两组，根据预设方案同步运行；
    所述测试器包括第一测试器和第二测试器，沿测试方向，所述第一测试器位于所述第二测试器前方，所述预设方案包括：所述第一测试器进行所述电应力测试，所述第二测试器进行所述加电测试；
    所述测试器的长度大于或等于机台的测试区域的宽度，所述第二测试器开始工作时先做所述电应力测试，而后再做所述加电测试，所述第一测试器只做电应力测试，之后所述第二测试器对所述第一测试 器测试后的所述测试接口只进行加电测试。
  9. 一种阵列基板的测试设备的测试方法，所述阵列基板的测试设备包括：
    机台，放置多个待测试的阵列基板；
    测试接口，设置在机台上，与每个所述阵列基板对应；
    所述测试方法包括：
    在机台上设置至少两组测试器；
    将所述测试器连接到测试接口；
    根据预设方案同步运行所述测试器，对所述阵列基板进行电应力测试和加电测试。
  10. 如权利要求9所述的一种阵列基板的测试设备的测试方法，其中，所述测试器包括第一测试器和第二测试器，沿测试方向，所述第一测试器位于所述第二测试器前方，所述预设方案包括：所述第一测试器进行所述电应力测试，所述第二测试器进行所述加电测试。
  11. 如权利要求10所述的一种阵列基板的测试设备的测试方法，其中，所述测试器的长度大于或等于机台的测试区域的宽度，所述第二测试器开始工作时先做所述电应力测试，而后再做所述加电测试，之后所述第二测试器对所述第一测试器测试后的所述测试接口只进行所述加电测试。
  12. 如权利要求9所述的一种阵列基板的测试设备的测试方法，其中，所述预设方案包括：将所述测试接口平均分成至少两组，每组所述测试器对应测试一组所述测试接口。
  13. 如权利要求12所述的一种阵列基板的测试设备的测试方法，其中，所述测试器包括第一测试器和第二测试器，所述预设方案包括：将所述第一测试器和所述第二测试器初始位置设置在所述机台两端，相应的，以机台中间为界，将所述测试接口平均分成两组，测试时，所述第一测试器和所述第二测试器以运动方向相对移动。
  14. 如权利要求12所述的一种阵列基板的测试设备的测试方法，其中，所述测试器包括第一测试器和第二测试器，所述预设方案包括：将所述第一测试器和所述第二测试器初始位置设置在所述机台同一端，相应的，根据奇数行和偶数行的规则，将所述测试接口平均分成两组，测试时，所述第一测试器和所述第二测试器同步从所述机台的一端往另一端移动。
  15. 如权利要求9所述的一种阵列基板的测试设备的测试方法，其中，每个所述阵列基板对应两个测试接口。
  16. 如权利要求14所述的一种阵列基板的测试设备的测试方法，其中，所述测试器包括第一测试器和第二测试器，沿测试方向，所述第一测试器位于所述第二测试器前方，所述第一测试器与所述第二测试器不同是开始工作。
  17. 如权利要求16所述的一种阵列基板的测试设备的测试方法，其中，所述第一测试器和所述第二测试器同时放置在对应的测试接口上，所述第一测试器先于所述第二测试器开始测试工作。
PCT/CN2018/113374 2018-10-16 2018-11-01 一种阵列基板的测试设备和测试方法 WO2020077685A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/327,317 US11442099B2 (en) 2018-10-16 2018-11-01 Testing device and testing method for performing an electrical stress test and a power-on test on an array substrate of a dispaly panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811199593.3A CN109449092B (zh) 2018-10-16 2018-10-16 一种阵列基板的测试设备和测试方法
CN201811199593.3 2018-10-16

Publications (1)

Publication Number Publication Date
WO2020077685A1 true WO2020077685A1 (zh) 2020-04-23

Family

ID=65545438

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/113374 WO2020077685A1 (zh) 2018-10-16 2018-11-01 一种阵列基板的测试设备和测试方法

Country Status (3)

Country Link
US (1) US11442099B2 (zh)
CN (1) CN109449092B (zh)
WO (1) WO2020077685A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020054170A (ko) * 2000-12-27 2002-07-06 구본준, 론 위라하디락사 액정기판검사장치의 작업방법
CN1677178A (zh) * 2004-03-31 2005-10-05 De&T株式会社 平板显示器的检测器
CN103309065A (zh) * 2013-06-06 2013-09-18 深圳市华星光电技术有限公司 显示面板的测试线路及其测试方法
CN103424910A (zh) * 2012-05-23 2013-12-04 乐金显示有限公司 制造轻薄液晶显示器的方法和制造液晶显示器的生产线
CN104698657A (zh) * 2015-02-12 2015-06-10 深圳市瑞福达液晶显示技术股份有限公司 背光源与液晶屏组合模组的制作方法
US10025039B1 (en) * 2017-01-17 2018-07-17 Kevin M. Ehringer Inc. Optical fiber polarity tester

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700398B1 (en) * 2000-11-28 2004-03-02 Kingston Technology Company In-line D.C. testing of multiple memory modules in a panel before panel separation
JP3760411B2 (ja) * 2003-05-21 2006-03-29 インターナショナル・ビジネス・マシーンズ・コーポレーション アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法
JP5362355B2 (ja) * 2005-07-30 2013-12-11 シーイービーティー・カンパニー・リミティッド マイクロカラムを用いた微細パターンおよび形状検査装置
CN101398457B (zh) * 2007-09-25 2011-06-15 奇景光电股份有限公司 晶片、其测试系统、其测试方法及其测试治具
CN101299125B (zh) * 2008-07-03 2010-10-13 塔工程有限公司 阵列测试器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020054170A (ko) * 2000-12-27 2002-07-06 구본준, 론 위라하디락사 액정기판검사장치의 작업방법
CN1677178A (zh) * 2004-03-31 2005-10-05 De&T株式会社 平板显示器的检测器
CN103424910A (zh) * 2012-05-23 2013-12-04 乐金显示有限公司 制造轻薄液晶显示器的方法和制造液晶显示器的生产线
CN103309065A (zh) * 2013-06-06 2013-09-18 深圳市华星光电技术有限公司 显示面板的测试线路及其测试方法
CN104698657A (zh) * 2015-02-12 2015-06-10 深圳市瑞福达液晶显示技术股份有限公司 背光源与液晶屏组合模组的制作方法
US10025039B1 (en) * 2017-01-17 2018-07-17 Kevin M. Ehringer Inc. Optical fiber polarity tester

Also Published As

Publication number Publication date
CN109449092B (zh) 2021-09-14
CN109449092A (zh) 2019-03-08
US11442099B2 (en) 2022-09-13
US20210325448A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
CN101398584B (zh) 液晶显示装置驱动方法
CN105159490B (zh) 触控显示面板及其驱动方法和触控显示装置
CN104503173B (zh) 具有触控功能的显示面板、显示装置及控制方法
CN202049315U (zh) 阵列基板像素结构、阵列基板、液晶面板及显示设备
WO2016149957A1 (zh) 液晶显示装置、液晶显示器及其制作方法和暗点作业方法
CN106409199B (zh) 显示面板测试系统以及显示面板的测试方法
CN109523970A (zh) 显示模组及显示装置
CN102591084A (zh) 液晶显示装置、驱动电路及其驱动方法
CN106773426A (zh) 阵列基板测试电路及其制作方法、显示面板
CN105242416A (zh) 一种液晶显示器及其制备方法
WO2018188161A1 (zh) 一种有机发光显示面板的修补方法及有机发光显示面板
CN102788946B (zh) 晶体管特性测试结构及采用该结构的测试方法
CN109637428A (zh) 显示面板的驱动方法和显示装置
WO2020143501A1 (zh) 显示面板、驱动方法和显示装置
WO2015032106A1 (zh) 点灯测试治具以及液晶面板测试方法
WO2020077685A1 (zh) 一种阵列基板的测试设备和测试方法
CN203019337U (zh) 一种背光源点亮治具
CN102809857B (zh) 一种液晶显示面板以及液晶显示装置
CN103499894B (zh) 信号线连接口、显示面板检测装置及检测方法
CN206594400U (zh) 一种背光源真空压合检测机构
CN104654135A (zh) 光源模块及具有该光源模块的背光模块和液晶显示器
US11567118B2 (en) Testing device of array substrates and testing method
CN103913913A (zh) 一种阵列基板及其制备方法、显示面板和显示装置
CN106782254A (zh) 阵列基板测试电路及其制作方法
CN203536440U (zh) 一种pmoled拼接显示屏

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18936922

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 10/08/2021)

122 Ep: pct application non-entry in european phase

Ref document number: 18936922

Country of ref document: EP

Kind code of ref document: A1