WO2020073617A1 - 薄膜晶体管基板的制作方法及其薄膜晶体管基板 - Google Patents

薄膜晶体管基板的制作方法及其薄膜晶体管基板 Download PDF

Info

Publication number
WO2020073617A1
WO2020073617A1 PCT/CN2019/079097 CN2019079097W WO2020073617A1 WO 2020073617 A1 WO2020073617 A1 WO 2020073617A1 CN 2019079097 W CN2019079097 W CN 2019079097W WO 2020073617 A1 WO2020073617 A1 WO 2020073617A1
Authority
WO
WIPO (PCT)
Prior art keywords
film transistor
thin film
transistor substrate
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2019/079097
Other languages
English (en)
French (fr)
Inventor
陈书志
陈俊吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Publication of WO2020073617A1 publication Critical patent/WO2020073617A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Definitions

  • the present invention relates to the field of display technology, and in particular, to a method for manufacturing a thin film transistor substrate and a thin film transistor substrate.
  • the liquid crystal display panel is composed of a thin film transistor array substrate, a color filter substrate, and a liquid crystal layer disposed between the array substrate and the color filter substrate.
  • multiple processes such as four Process
  • the more processes required the higher the production cost of the TFT array substrate, and the increased process time and complexity.
  • the existing thin film transistor substrate manufacturing method requires more manufacturing processes, which results in a higher production cost of the thin film transistor substrate.
  • a method for manufacturing a thin film transistor substrate including:
  • the second metal layer is made of transparent conductive material.
  • the manufacturing method of the thin film transistor substrate further includes:
  • the passivation layer covers the pixel electrode, and the manufacturing method of the thin film transistor substrate further includes:
  • the thickness of the second metal layer is greater than or equal to half the thickness of the passivation layer.
  • the transparent conductive material is indium tin oxide, indium zinc oxide or indium tin zinc oxide.
  • a method for manufacturing a thin film transistor substrate including:
  • the second metal layer is made of transparent conductive material.
  • the manufacturing method of the thin film transistor substrate further includes:
  • the passivation layer covers the pixel electrode, and the manufacturing method of the thin film transistor substrate further includes:
  • the thickness of the second metal layer is greater than or equal to half the thickness of the passivation layer.
  • the transparent conductive material is indium tin oxide, indium zinc oxide or indium tin zinc oxide.
  • the invention also provides a method for manufacturing a thin film transistor substrate, including:
  • a grid provided on the substrate
  • a gate insulating layer provided on the substrate and covering the gate
  • a second metal layer disposed on the gate insulating layer, the second metal layer includes a source electrode, a drain electrode, and a pixel electrode;
  • the source electrode, the drain electrode and the pixel electrode are all made of transparent conductive material.
  • the thin film transistor substrate further includes a passivation layer disposed on the gate insulating layer and covering the source electrode and the drain electrode.
  • the passivation layer is provided with a through hole exposing the pixel electrode.
  • the thickness of the second metal layer is greater than or equal to half the thickness of the passivation layer.
  • the transparent conductive material is indium tin oxide, indium zinc oxide or indium tin zinc oxide.
  • the second metal layer is formed of a transparent conductive metal, so that the drain electrode can be directly extended as a pixel electrode, and the source electrode, the drain electrode, and the pixel electrode are formed by the same etching process, thereby reducing the process steps, reducing production costs, and process time And complexity.
  • FIG. 1 is a schematic diagram of a manufacturing process of a thin film transistor substrate in a specific embodiment of the present invention
  • FIG. 2 is a schematic diagram of forming a gate and a gate insulating layer in a specific embodiment of the present invention
  • FIG. 3 is a schematic diagram of a semiconductor layer in a specific embodiment of the present invention.
  • FIG. 4 is a schematic diagram of forming a second metal layer in a specific embodiment of the present invention.
  • FIG. 5 is a schematic diagram of forming a source electrode, a drain electrode and a pixel electrode in a specific embodiment of the present invention
  • FIG. 6 is a schematic diagram of a passivation layer in a specific embodiment of the present invention.
  • FIG. 7 is a schematic structural diagram of a thin film transistor substrate in a specific embodiment of the present invention.
  • the present invention is directed to the existing manufacturing method of the thin film transistor substrate, which requires many manufacturing processes, resulting in a technical problem of high production cost of the thin film transistor substrate.
  • a method for manufacturing a thin film transistor substrate as shown in FIG. 1, the method for manufacturing a thin film transistor substrate includes:
  • the second metal layer is made of transparent conductive material.
  • the second metal layer is formed of a transparent conductive metal, so that the drain electrode can be directly extended as a pixel electrode, and the source electrode, the drain electrode, and the pixel electrode are formed by the same etching process, thereby reducing the process steps, reducing production costs, process time and the complexity.
  • the transparent conductive material is indium tin oxide (ITO), indium zinc oxide (IZO) or indium tin zinc oxide (ITZO).
  • the first metal layer is formed on the substrate 10 by a sputtering method; it should be noted that in actual implementation, the first metal layer may also be formed by chemical vapor deposition or other physical deposition methods.
  • the process of patterning the first metal layer to form the gate electrode 20 it is preferable to use a mixed solution of nitric acid, phosphoric acid and acetic acid to wet etch the first metal layer; it needs to be understood that In specific implementation, other methods may also be used to perform wet etching on the first metal layer, which is not listed here one by one.
  • the semiconductor layer 40 is patterned.
  • the material of the semiconductor layer 40 is preferably polysilicon.
  • the semiconductor layer 40 may first deposit an amorphous silicon layer, and then, perform a rapid thermal annealing step on the amorphous silicon layer to make the The amorphous silicon layer is recrystallized into a polysilicon layer.
  • a second metal layer 50 is formed on the semiconductor layer 40 and the gate insulating layer 30, and the second metal layer 50 is made of a transparent conductive material.
  • the second metal layer 50 is preferably deposited by sputtering.
  • the second metal layer 50 may be formed in other ways according to process conditions and production costs.
  • the second metal layer 50 is etched to form the source electrode 51, the drain electrode 52 and the pixel electrode 53.
  • the manufacturing method of the thin film transistor substrate 10 further includes:
  • the passivation layer 60 plays a role of isolation and protection.
  • the passivation layer 60 covers the pixel electrode 53, and the manufacturing method of the thin film transistor substrate 10 further includes:
  • the thickness of the second metal layer 50 is greater than or equal to half the thickness of the passivation layer 60.
  • the resistance of the second metal layer 50 made of a transparent conductive material is relatively large. By increasing the thickness of the second metal layer 50, the resistance is reduced, and at the same time, the passivation layer 60 prevents the pixel electrode 53 has an impact.
  • the present invention also provides a thin film transistor substrate 10.
  • the thin film transistor substrate 10 includes a substrate 10, a gate electrode 20 provided on the substrate 10, and an arrangement A gate insulating layer 30 on the substrate 10 and covering the gate 20, a semiconductor layer 40 provided on the gate insulating layer 30, and a second metal layer provided on the gate insulating layer 30 50.
  • the second metal layer 50 includes a source electrode 51, a drain electrode 52, and a pixel electrode 53.
  • the source electrode 51, the drain electrode 52, and the pixel electrode 53 are all made of a transparent conductive material.
  • the second metal layer 50 is formed of a transparent conductive metal, so that the electrode of the drain 52 can be directly extended as the pixel electrode 53, and the source 51, the drain 52, and the pixel electrode 53 are formed by the same etching process, thereby reducing the manufacturing process and reducing Production cost, process time and complexity.
  • the transparent conductive material is indium tin oxide, indium zinc oxide, or indium tin zinc oxide.
  • the thin film transistor substrate 10 further includes a passivation layer 60 disposed on the gate insulating layer 30 and covering the source electrode 51 and the drain electrode 52.
  • the passivation layer 60 is provided with a through hole 70 exposing the pixel electrode 53.
  • the thickness of the second metal layer 50 is greater than or equal to half the thickness of the passivation layer 60.
  • the second metal layer 50 is formed of a transparent conductive metal, so that the drain 52 electrode can be directly extended as the pixel electrode 53, and the source 51, the drain 52 and the pixel electrode 53 are subjected to the same etching process Formed to reduce process steps, reduce production costs, process time and complexity.

Landscapes

  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种薄膜晶体管基板的制作方法，包括：在基板上形成第一金属层；对第一金属层进行刻蚀，以形成栅极；在基板上形成覆盖栅极的栅极绝缘层；在栅极绝缘层上形成半导体层；在半导体层和栅极绝缘层上形成第二金属层；对第二金属层进行刻蚀，以形成源极、漏极以及像素电极；其中，第二金属层由透明导电材料制成。

Description

薄膜晶体管基板的制作方法及其薄膜晶体管基板 技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管基板的制作方法及其薄膜晶体管基板。
 背景技术
液晶显示面板由薄膜晶体管阵列基板、彩膜基板以及设置于阵列基板和彩膜基板之间的液晶层构成，而现有技术中，在薄膜晶体管阵列基板制作中，需要通过多道制程（例如四道制程），而需要的制程越多，会导致薄膜晶体管阵列基板的生产成本越高，增加制程时间及复杂度。
 技术问题
现有的薄膜晶体管基板的制作方法，所需要的制程较多，导致薄膜晶体管基板的生产成本较高。
 技术解决方案
一种薄膜晶体管基板的制作方法，包括：
S10、采用溅射法或化学气相沉积法在基板上形成第一金属层；
S20、对所述第一金属层进行刻蚀，以形成栅极；
S30、在所述基板上形成覆盖所述栅极的栅极绝缘层；
S40、在所述栅极绝缘层上形成半导体层；
S50、在所述半导体层和所述栅极绝缘层上形成第二金属层；
S60、对所述第二金属层进行刻蚀，以形成源极、漏极以及像素电极；
其中，所述第二金属层由透明导电材料制成。
优选的，所述薄膜晶体管基板的制作方法还包括：
S70、在所述栅极绝缘层上形成覆盖所述源极和所述漏极的钝化层。
优选的，所述钝化层覆盖所述像素电极，所述薄膜晶体管基板的制作方法还包括：
S80、在所述钝化层上形成通孔以露出所述像素电极。
优选的，所述第二金属层的厚度大于或等于所述钝化层厚度的一半。
优选的，所述透明导电材料为氧化铟锡、氧化铟锌或氧化铟锡锌。
一种薄膜晶体管基板的制作方法，包括：
S10、在基板上形成第一金属层；
S20、对所述第一金属层进行刻蚀，以形成栅极；
S30、在所述基板上形成覆盖所述栅极的栅极绝缘层；
S40、在所述栅极绝缘层上形成半导体层；
S50、在所述半导体层和所述栅极绝缘层上形成第二金属层；
S60、对所述第二金属层进行刻蚀，以形成源极、漏极以及像素电极；
其中，所述第二金属层由透明导电材料制成。
优选的，所述薄膜晶体管基板的制作方法还包括：
S70、在所述栅极绝缘层上形成覆盖所述源极和所述漏极的钝化层。
优选的，所述钝化层覆盖所述像素电极，所述薄膜晶体管基板的制作方法还包括：
S80、在所述钝化层上形成通孔以露出所述像素电极。
优选的，所述第二金属层的厚度大于或等于所述钝化层厚度的一半。
优选的，所述透明导电材料为氧化铟锡、氧化铟锌或氧化铟锡锌。
本发明还提供一种薄膜晶体管基板的制作方法，包括：
基板；
设置在所述基板上的栅极；
设置在所述基板上且覆盖所述栅极的栅极绝缘层；
设置在所述栅极绝缘层上的半导体层；
设置在所述栅极绝缘层上的第二金属层，所述第二金属层包括源极、漏极以及像素电极；
其中，所述源极、漏极以及所述像素电极均采用透明导电材料制成。
优选的，所述薄膜晶体管基板还包括设置在所述栅极绝缘层上且覆盖所述源极和所述漏极的钝化层。
优选的，所述钝化层上设置有露出所述像素电极的通孔。
优选的，所述第二金属层的厚度大于或等于所述钝化层厚度的一半。
优选的，所述透明导电材料为氧化铟锡、氧化铟锌或氧化铟锡锌。
 有益效果
将第二金属层采用透明导电金属形成，从而可直接延伸漏极电极作为像素电极，将源极、漏极和像素电极通过同一道刻蚀工艺形成，从而减少制程工序，降低生产成本、制程时间及复杂度。
 附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明具体实施方式中薄膜晶体管基板的制作流程示意图；
图2为本发明具体实施方式中形成栅极和栅极绝缘层时的示意图；
图3为本发明具体实施方式中形成半导体层时的示意图；
图4为本发明具体实施方式中形成第二金属层时的示意图；
图5为本发明具体实施方式中形成源极、漏极和像素电极时的示意图；
图6为本发明具体实施方式中形成钝化层时的示意图；
图7为本发明具体实施方式中薄膜晶体管基板的结构示意图。
附图标记：
10、基板；20、栅极；30、栅极绝缘层；40、半导体层；50、第二金属层；51、源极；52、漏极；53、像素电极；60、钝化层；70、通孔。
 本发明的实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本发明针对现有的薄膜晶体管基板的制作方法，所需要的制程较多，导致薄膜晶体管基板的生产成本较高的技术问题，本发明可以解决该问题。
一种薄膜晶体管基板的制作方法，如图1所示，所述薄膜晶体管基板的制作方法包括：
S10、在基板上形成第一金属层；
S20、对所述第一金属层进行刻蚀，以形成栅极；
S30、在所述基板上形成覆盖所述栅极的栅极绝缘层；
S40、在所述栅极绝缘层上形成半导体层；
S50、在所述半导体层和所述栅极绝缘层上形成第二金属层；
S60、对所述第二金属层进行刻蚀，以形成源极、漏极以及像素电极；
其中，所述第二金属层由透明导电材料制成。
第二金属层采用透明导电金属形成，从而可直接延伸漏极电极作为像素电极，将源极、漏极和像素电极通过同一道刻蚀工艺形成，从而减少制程工序，降低生产成本、制程时间及复杂度。
需要说明的是，所述透明导电材料为铟锡氧化物(ITO)、铟锌氧化物(IZO)或铟锡锌氧化物(ITZO)。
具体的，如图2所示，在基板10上形成第一金属层，并对所述第一金属层进行图案化处理，以形成图案化的栅极20后，在所述基板10上形成覆盖所述栅极20的栅极绝缘层30。
在一实施例中，采用溅射法在基板10形成所述第一金属层；需要说明的是，在实际实施中，也可采用化学气相沉积或其他物理沉积法形成第一金属层。
其中，对所述第一金属层进行图案化处理以形成栅极20的过程中，优选使用硝酸、磷酸以及醋酸的混合液对所述第一金属层进行湿法刻蚀；需要理解的是，在具体实施中，也可使用其他的方式对所述第一金属层进行湿法刻蚀，此处不一一列举。
具体的，如图3所示，在所述栅极绝缘层30上形成半导体层40后，对半导体层40进行图案化处理。
其中，所述半导体层40的材料优选为多晶硅，在本实施例中，所述半导体层40可先沉积一非晶硅层，接着，对该非晶硅层进行快速热退火步骤，以使该非晶硅层再结晶成一多晶硅层。
具体的，如图4所示，在所述半导体层40和栅极绝缘层30上形成第二金属层50，所述第二金属层50由透明导电材料制成。
在本优选实施例中，优选使用溅射法沉积形成第二金属层50，当然，可以理解的是，在具体实施中，也可根据工艺条件和生产成本选用其他方式形成第二金属层50。
具体的，如图5所示，对所述第二金属层50进行刻蚀，以形成源极51、漏极52以及像素电极53。
具体的，如图6所示，所述薄膜晶体管基板10的制作方法还包括：
S70、在所述栅极20绝缘层上形成覆盖所述源极51和所述漏极52的钝化层60。通过钝化层60起到隔绝保护作用。
具体的，如图7所示，所述钝化层60覆盖所述像素电极53，所述薄膜晶体管基板10的制作方法还包括：
S80、在所述钝化层60上形成通孔70以露出所述像素电极53。直接延伸漏极52作为像素电极53的同时，不会妨碍像素显示功能。
具体的，所述第二金属层50的厚度大于或等于所述钝化层60厚度的一半。
需要说明的是，在实际应用中，发现透明导电材料制成的第二金属层50的电阻较大，通过提高第二金属层50的厚度，从而降低阻抗，同时防止钝化层60对像素电极53造成影响。
基于上述薄膜晶体管基板10的制作方法，本发明还提供一种薄膜晶体管基板10，如图7所示，所述薄膜晶体管基板10包括基板10、设置在所述基板10上的栅极20、设置在所述基板10上且覆盖所述栅极20的栅极绝缘层30、设置在所述栅极绝缘层30上的半导体层40以及设置在所述栅极绝缘层30上的第二金属层50。
其中，所述第二金属层50包括源极51、漏极52以及像素电极53，所述源极51、漏极52以及所述像素电极53均采用透明导电材料制成。
第二金属层50采用透明导电金属形成，从而可直接延伸漏极52电极作为像素电极53，将源极51、漏极52和像素电极53通过同一道刻蚀工艺形成，从而减少制程工序，降低生产成本、制程时间及复杂度。
需要说明的是，所述透明导电材料为氧化铟锡、氧化铟锌或氧化铟锡锌。
具体的，所述薄膜晶体管基板10还包括设置在所述栅极绝缘层30上且覆盖所述源极51和所述漏极52的钝化层60。
具体的，所述钝化层60上设置有露出所述像素电极53的通孔70。
具体的，所述第二金属层50的厚度大于或等于所述钝化层60厚度的一半。
本发明的有益效果为：将第二金属层50采用透明导电金属形成，从而可直接延伸漏极52电极作为像素电极53，将源极51、漏极52和像素电极53通过同一道刻蚀工艺形成，从而减少制程工序，降低生产成本、制程时间及复杂度。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (15)

  1. 一种薄膜晶体管基板的制作方法，其中，所述薄膜晶体管基板的制作方法包括：
    S10、采用溅射法或化学气相沉积法在基板上形成第一金属层；
    S20、对所述第一金属层进行刻蚀，以形成栅极；
    S30、在所述基板上形成覆盖所述栅极的栅极绝缘层；
    S40、在所述栅极绝缘层上形成半导体层；
    S50、在所述半导体层和所述栅极绝缘层上形成第二金属层；
    S60、对所述第二金属层进行刻蚀，以形成源极、漏极以及像素电极；
    其中，所述第二金属层由透明导电材料制成。
  2. 根据权利要求1所述的薄膜晶体管基板的制作方法，其中，所述薄膜晶体管基板的制作方法还包括：
    S70、在所述栅极绝缘层上形成覆盖所述源极和所述漏极的钝化层。
  3. 根据权利要求2所述的薄膜晶体管基板的制作方法，其中，所述钝化层覆盖所述像素电极，所述薄膜晶体管基板的制作方法还包括：
    S80、在所述钝化层上形成通孔以露出所述像素电极。
  4. 根据权利要求3所述的薄膜晶体管基板的制作方法，其中，所述第二金属层的厚度大于或等于所述钝化层厚度的一半。
  5. 根据权利要求1所述的薄膜晶体管基板的制作方法，其中，所述透明导电材料为氧化铟锡、氧化铟锌或氧化铟锡锌。
  6. 一种薄膜晶体管基板的制作方法，其中，所述薄膜晶体管基板的制作方法包括：
    S10、在基板上形成第一金属层；
    S20、对所述第一金属层进行刻蚀，以形成栅极；
    S30、在所述基板上形成覆盖所述栅极的栅极绝缘层；
    S40、在所述栅极绝缘层上形成半导体层；
    S50、在所述半导体层和所述栅极绝缘层上形成第二金属层；
    S60、对所述第二金属层进行刻蚀，以形成源极、漏极以及像素电极；
    其中，所述第二金属层由透明导电材料制成。
  7. 根据权利要求6所述的薄膜晶体管基板的制作方法，其中，所述薄膜晶体管基板的制作方法还包括：
    S70、在所述栅极绝缘层上形成覆盖所述源极和所述漏极的钝化层。
  8. 根据权利要求7所述的薄膜晶体管基板的制作方法，其中，所述钝化层覆盖所述像素电极，所述薄膜晶体管基板的制作方法还包括：
    S80、在所述钝化层上形成通孔以露出所述像素电极。
  9. 根据权利要求8所述的薄膜晶体管基板的制作方法，其中，所述第二金属层的厚度大于或等于所述钝化层厚度的一半。
  10. 根据权利要求6所述的薄膜晶体管基板的制作方法，其中，所述透明导电材料为氧化铟锡、氧化铟锌或氧化铟锡锌。
  11. 一种薄膜晶体管基板，其中，所述薄膜晶体管基板包括：
    基板；
    设置在所述基板上的栅极；
    设置在所述基板上且覆盖所述栅极的栅极绝缘层；
    设置在所述栅极绝缘层上的半导体层；
    设置在所述栅极绝缘层上的第二金属层，所述第二金属层包括源极、漏极以及像素电极；
    其中，所述源极、漏极以及所述像素电极均采用透明导电材料制成。
  12. 根据权利要求11所述的薄膜晶体管基板，其中，所述薄膜晶体管基板还包括设置在所述栅极绝缘层上且覆盖所述源极和所述漏极的钝化层。
  13. 根据权利要求12所述的薄膜晶体管基板，其中，所述钝化层上设置有露出所述像素电极的通孔。
  14. 根据权利要求13所述的薄膜晶体管基板，其中，所述第二金属层的厚度大于或等于所述钝化层厚度的一半。
  15. 根据权利要求11所述的薄膜晶体管基板，其中，所述透明导电材料为氧化铟锡、氧化铟锌或氧化铟锡锌。
PCT/CN2019/079097 2018-10-08 2019-03-21 薄膜晶体管基板的制作方法及其薄膜晶体管基板 Ceased WO2020073617A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811167707.6 2018-10-08
CN201811167707.6A CN109545750B (zh) 2018-10-08 2018-10-08 薄膜晶体管基板的制作方法及其薄膜晶体管基板

Publications (1)

Publication Number Publication Date
WO2020073617A1 true WO2020073617A1 (zh) 2020-04-16

Family

ID=65843481

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/079097 Ceased WO2020073617A1 (zh) 2018-10-08 2019-03-21 薄膜晶体管基板的制作方法及其薄膜晶体管基板

Country Status (2)

Country Link
CN (1) CN109545750B (zh)
WO (1) WO2020073617A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289834A (zh) * 2020-10-22 2021-01-29 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097388A (zh) * 2006-06-30 2008-01-02 Lg.菲利浦Lcd株式会社 液晶显示器件的阵列基板及其制造方法
US20110299005A1 (en) * 2010-06-02 2011-12-08 Mitsubishi Electric Corporation Active matrix substrate and liquid crystal device
CN102651343A (zh) * 2012-03-16 2012-08-29 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN102655155A (zh) * 2012-02-27 2012-09-05 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097388A (zh) * 2006-06-30 2008-01-02 Lg.菲利浦Lcd株式会社 液晶显示器件的阵列基板及其制造方法
US20110299005A1 (en) * 2010-06-02 2011-12-08 Mitsubishi Electric Corporation Active matrix substrate and liquid crystal device
CN102655155A (zh) * 2012-02-27 2012-09-05 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN102651343A (zh) * 2012-03-16 2012-08-29 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置

Also Published As

Publication number Publication date
CN109545750A (zh) 2019-03-29
CN109545750B (zh) 2020-03-27

Similar Documents

Publication Publication Date Title
US10192908B2 (en) TFT array manufacturing method of optimized 4M production process
CN109148491B (zh) 一种阵列基板及其制备方法、显示装置
WO2014012334A1 (zh) 阵列基板的制造方法及阵列基板、显示装置
WO2017147974A1 (zh) 阵列基板的制作方法及制得的阵列基板
WO2016173027A1 (zh) 薄膜晶体管阵列基板及其制作方法
CN103500730B (zh) 一种阵列基板及其制作方法、显示装置
WO2015043282A1 (zh) 阵列基板及其制造方法和显示装置
CN104538352A (zh) 阵列基板及其制造方法、显示装置
WO2016086531A1 (zh) 阵列基板及其制作方法
WO2015149469A1 (zh) 阵列基板的制备方法、阵列基板、显示装置
JP2019537282A (ja) アレイ基板とその製造方法及び表示装置
EP2709159B1 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
US20180114854A1 (en) Metal oxide thin film transistor and method of preparing the same
US20170110587A1 (en) Array substrate and manufacturing method thereof, display panel, display device
CN103887245A (zh) 一种阵列基板的制造方法
WO2017012306A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
CN105068335A (zh) 一种ffs阵列基板的制造方法
WO2016173012A1 (zh) 薄膜晶体管阵列基板及其制作方法
WO2021026990A1 (zh) 一种阵列基板及其制作方法
US9502437B2 (en) Method of manufacturing array substrate, array substrate and display device
CN104091806B (zh) 一种阵列基板及其制作方法和显示面板
CN102779783A (zh) 一种像素结构及其制造方法、显示装置
WO2020172918A1 (zh) 一种显示面板及其制作方法
CN104022079A (zh) 薄膜晶体管基板的制造方法
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19870328

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19870328

Country of ref document: EP

Kind code of ref document: A1