WO2020062537A1 - 阵列基板以及显示装置 - Google Patents

阵列基板以及显示装置 Download PDF

Info

Publication number
WO2020062537A1
WO2020062537A1 PCT/CN2018/118065 CN2018118065W WO2020062537A1 WO 2020062537 A1 WO2020062537 A1 WO 2020062537A1 CN 2018118065 W CN2018118065 W CN 2018118065W WO 2020062537 A1 WO2020062537 A1 WO 2020062537A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
antistatic
static
antistatic conductive
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2018/118065
Other languages
English (en)
French (fr)
Inventor
王川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to US16/630,507 priority Critical patent/US11204530B2/en
Publication of WO2020062537A1 publication Critical patent/WO2020062537A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/911—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using passive elements as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/921—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the configuration of the interconnections connecting the protective arrangements, e.g. ESD buses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/60—Arrangements for protection of devices protecting against electrostatic charges or discharges, e.g. Faraday shields
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Definitions

  • Array substrates have been widely used in high-end mobile phones and tablet computers.
  • Array substrates contain many electronic components, such as thin-film transistors, which are stacked with multiple layers of metal and non-metallic films.
  • Thin-film transistors are used as a precision electronic component. Devices are always threatened by static electricity during production and operation. If static electricity is released at the thin film transistor, it may cause transistor failure or electrical abnormality.
  • the antistatic conductive wire includes a first antistatic conductive layer and a second antistatic conductive layer, the first antistatic conductive layer is disposed in a buffer insulation layer, and the second antistatic The conductive layer is disposed in the protective insulating layer.
  • the first antistatic conductive layer is a doped silicon layer provided in the same layer as the doped silicon layer in the display region.
  • FIG. 1 is a first schematic diagram of an array substrate provided by an embodiment of the present application.
  • FIG. 4 is a third schematic cross-sectional view of an array substrate provided by an embodiment of the present application.
  • the array substrate provided in the present application includes a substrate body 1, which includes a display area 11 and a non-display area 12 around the display area 11. ;
  • An antistatic conductive wire 13 is provided in the non-display area 12, and the antistatic conductive wire 13 includes at least two antistatic conductive layers 131 (such as 131 a and 131 b shown in FIG. 1) for preventing static electricity.
  • the protrusion is a composite structure of one or more of a conical shape, a semi-ellipsoidal shape, and a circular truncated shape.
  • the first antistatic conductive layer 131 a includes two sub-antistatic conductive lines, namely, the sub-antistatic conductive line 131a1 and the sub-antistatic conductive line 131a2, and the second antistatic conductive layer 131b It includes two sub-anti-static conductive lines, namely, the sub-anti-static conductive line 131b1 and the sub-anti-static conductive line 131b2.
  • a protrusion 132, a second antistatic conductive layer 131b, and a third antistatic conductive layer are provided between the first antistatic conductive layer 131a and the third antistatic conductive layer 131c.
  • Vias 133 are provided on the surfaces between 131c, and the vias 133 are filled with a conductive material to achieve electrical connection of the antistatic conductive layer.
  • the protrusions and vias can be arranged in any combination.
  • the antistatic conductive wire when the antistatic conductive wire includes at least three antistatic conductive layers, the antistatic conductive layers may or may not be in the same direction. It can be set according to the wire layout.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)

Abstract

本申请提供一种阵列基板以及显示装置，在非显示区域内设置有防静电导电线，防静电导电线包括至少两层防静电导电层，这样在制程过程中先形成一层防静电导电层，能更早的起到防静电的作用，在其他防静电导电层制程完成后，这些防静电导电层之间将形成电容结构，静电释放更容易在多层防静电导电层的相对方向上进行。

Description

阵列基板以及显示装置 技术领域
本申请涉及液晶显示技术领域，尤其涉及一种阵列基板以及显示装置。
 背景技术
阵列基板在高端手机、平板电脑上已经获得广泛应用，阵列基板中包含许多由多层金属与非金属膜层堆叠而成的电子元器件，如薄膜晶体管等，薄膜晶体管作为一种精密的电子元器件在生产和工作过程中会时刻受到静电的威胁，如果静电在薄膜晶体管处释放将可能会导致晶体管失效或电性异常。
如何增强阵列基板抗静电击伤能力，对于提升阵列基板良率及延长设备寿命的意义重大。
 技术问题
本申请提供一种阵列基板以及显示装置，以增强阵列基板抗静电击伤能力。
 技术解决方案
为解决上述问题，本申请提供的技术方案如下：
本申请实施例提供了一种阵列基板，其包括一基板本体，所述基板本体包括显示区域及位于所述显示区域周围的非显示区域；在所述非显示区域内设置有防静电导电线，所述防静电导电线包括至少两层用于防止静电的防静电导电层。
在本申请的阵列基板中，所述防静电导电线包括第一防静电导电层以及第二防静电导电层，所述第一防静电导电层设置在缓冲绝缘层内，所述第二防静电导电层设置在保护绝缘层内。
在本申请的阵列基板中，所述第一防静电导电层为与所述述显示区域内掺杂硅层同层设置的掺杂硅层。
在本申请的阵列基板中，所述第一防静电导电层为与所述述显示区域内栅极层同层设置的金属层。
在本申请的阵列基板中，所述第一防静电导电层为与所述述显示区域内源漏极层同层设置的金属层。
在本申请的阵列基板中，所述至少两层防静电导电层沿预设方向，在所述基板本体表面上的投影重叠。
在本申请的阵列基板中，所述至少两层防静电导电层连续且环绕所述显示区域设置。
在本申请的阵列基板中，所述防静电导电线中至少一层防静电导电层的表面设置有凸起，所述凸起朝向所述防静电导电线中的其他防静电导电层。
在本申请的阵列基板中，所述防静电导电线中相邻两层防静电导电层之间设置有过孔，通过所述过孔内的导电材料电连接。
在本申请的阵列基板中，同一层的防静电导电层包括多个子防静电导电线，子防静电导电线之间绝缘设置。
同时，本申请实施例提供了一种显示装置，其包括阵列基板，所述阵列基板包括基板本体，所述基板本体包括显示区域及位于所述显示区域周围的非显示区域；在所述非显示区域内设置有防静电导电线，所述防静电导电线包括至少两层用于防止静电的防静电导电层。
在本申请的显示装置中，所述防静电导电线包括第一防静电导电层以及第二防静电导电层，所述第一防静电导电层设置在缓冲绝缘层内，所述第二防静电导电层设置在保护绝缘层内。
在本申请的显示装置中，所述第一防静电导电层为与所述述显示区域内掺杂硅层同层设置的掺杂硅层。
在本申请的显示装置中，所述第一防静电导电层为与所述述显示区域内栅极层同层设置的金属层。
在本申请的显示装置中，所述第一防静电导电层为与所述述显示区域内源漏极层同层设置的金属层。
在本申请的显示装置中，所述至少两层防静电导电层沿预设方向，在所述基板本体表面上的投影重叠。
在本申请的显示装置中，所述至少两层防静电导电层连续且环绕所述显示区域设置。
在本申请的显示装置中，所述防静电导电线中至少一层防静电导电层的表面设置有凸起，所述凸起朝向所述防静电导电线中的其他防静电导电层。
在本申请的显示装置中，所述防静电导电线中相邻两层防静电导电层之间设置有过孔，通过所述过孔内的导电材料电连接。
在本申请的显示装置中，同一层的防静电导电层可以包括多个子防静电导电线，子防静电导电线之间绝缘设置。
 有益效果
本申请通过提供一种新的阵列基板以及显示装置，其包括一基板本体，所述基板本体包括显示区域及位于所述显示区域周围的非显示区域；在所述非显示区域内设置有防静电导电线，所述防静电导电线包括至少两层防静电导电层，这样在制程过程中先形成一层防静电导电层，能更早的起到防静电的作用，尤其是制程中产生的静电，在其他防静电导电层制程完成后，这些防静电导电层之间将形成电容结构，外部静电产生的电荷更易在电容结构（即防静电导电线）上聚集，同时，静电释放更容易在多层防静电导电层的相对方向上进行，进一步阻止静电向阵列基板内部传递使器件失效，增强了阵列基板抗静电击伤能力，提升了阵列基板良率，延长了设备寿命。
 附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的阵列基板的第一种示意图。
图2为本申请实施例提供的阵列基板的第一种截面示意图。
图3为本申请实施例提供的阵列基板的第二种截面示意图。
图4为本申请实施例提供的阵列基板的第三种截面示意图。
图5为本申请实施例提供的阵列基板的第四种截面示意图。
图6为本申请实施例提供的阵列基板的第五种截面示意图。
图7为本申请实施例提供的阵列基板的第六种截面示意图。
图8为本申请实施例提供的阵列基板的第七种截面示意图。
图9为本申请实施例提供的阵列基板的第八种截面示意图。
图10为本申请实施例提供的阵列基板的第九种截面示意图。
 本发明的实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。
为了增强阵列基板抗静电击伤能力，如图1所示，本申请提供的阵列基板，其包括基板本体1，所述基板本体包括显示区域11及位于所述显示区域11周围的非显示区域12；在所述非显示区域12内设置有防静电导电线13，所述防静电导电线13包括至少两层用于防止静电的防静电导电层131（如图1所示的131a以及131b）。
本实施例在制程过程中先形成一层防静电导电层，能更早的起到防静电的作用，尤其是制程中产生的静电，在其他防静电导电层制程完成后，这些防静电导电层之间将形成电容结构，外部静电产生的电荷更易在电容结构（即防静电导电线）上聚集，同时，静电释放更容易在多层防静电导电层的相对方向上进行，进一步阻止静电向阵列基板内部传递使器件失效，增强了阵列基板抗静电击伤能力，提升了阵列基板良率，延长了设备寿命。
在一种实施例中，如图1所示，防静电导电线包括第一防静电导电层131a以及第二防静电导电层131b，所述第一防静电导电层131a设置在缓冲绝缘层111（对应显示区域内的缓冲层、金属层之间的绝缘层等）内，所述第二防静电导电层131b设置在保护绝缘层112（对应显示区域内的金属层之上的绝缘层、平坦层等）内。
在一种实施例中，所述第一防静电导电层131a为与所述述显示区域内掺杂硅层同层设置的掺杂硅层，这样就可以简化工艺。
在一种实施例中，所述第一防静电导电层131a为与所述述显示区域内栅极层同层设置的金属层，这样就可以简化工艺。
在一种实施例中，所述第一防静电导电层131a为与所述述显示区域内源漏极层同层设置的金属层，这样就可以简化工艺。
在一种实施例中，所述至少两层防静电导电层沿预设方向，在所述基板本体表面上的投影重叠。
在一种实施例中，可以是任意与基板本体表面s不平行的方向。如图2所示，为了增强防静电能力，预设方向f与基板本体表面s垂直。
在本申请中，投影重叠包括第一防静电导电层131a的投影与第二防静电导电层131b的投影重合，或者第一防静电导电层131a的投影覆盖第二防静电导电层131b的投影，或者第二防静电导电层131b的投影覆盖第一防静电导电层131a的投影。
在一种实施例中，第一防静电导电层131a的投影与第二防静电导电层131b的投影完全重合。
在一种实施例中，第一防静电导电层131a的投影完全覆盖第二防静电导电层131b的投影。
在一种实施例中，第二防静电导电层131b的投影完全覆盖第一防静电导电层131a的投影。
在一种实施例中，在不同位置，第一防静电导电层131a的投影与第二防静电导电层131b的投影之间的投影重叠方式可以不同，这样就可以兼顾不同区域内的金属线布局。
在一种实施例中，所述防静电导电线中至少一层防静电导电层的表面设置有凸起，所述凸起朝向所述防静电导电线中的其他防静电导电层。
在一种实施例中，如图2所示，在第二防静电导电层131b的表面设置有凸起132，凸起132朝向第一防静电导电层131a，基于尖端放电原理，静电将更任意释放在两层防静电导电层之间的方向上。
在一种实施例中，凸起132为多个，且大小为纳米尺寸。
在一种实施例中，凸起132的表面呈连续弧形表面。
在一种实施例中，多个凸起间隔分布在防静电导电层的表面上。
在一种实施例中，凸起为圆锥型、半椭球型、圆台型中的一种或几种的复合结构。
在一种实施例中，凸起的直径为50nm～400nm。
在一种实施例中，凸起的高度为100nm～400nm。
在一种实施例中，相邻凸起的边缘距离S为50nm～500nm。
在一种实施例中，凸起132可以是条状设置，以增大尖端放电面积。
在一种实施例中，所述防静电导电线中相邻两层防静电导电层之间设置有过孔，通过所述过孔内的导电材料电连接。
在一种实施例中，如图3所示，在第一防静电导电层131a与第二防静电导电层131b设置有过孔133，过孔133填充有导电材料，以实现第一防静电导电层131a与第二防静电导电层131b的电连接。
在一种实施例中，凸起与过孔可以同时设置，例如凸起与过孔交错设置等方式。
在一种实施例中，在不同区域，凸起与过孔的形状和/或设置密度都可以不同。
在一种实施例中，同一层的防静电导电层可以包括多个子防静电导电线，子防静电导电线之间绝缘设置，这样可以更好的防止静电进入基板内容。
在一种实施例中，如图4所示，第一防静电导电层131a包括2个子防静电导电线，即子防静电导电线131a1以及子防静电导电线131a2，第二防静电导电层131b包括2个子防静电导电线，即子防静电导电线131b1以及子防静电导电线131b2。
在一种实施例中，所述至少两层防静电导电层连续且环绕所述显示区域设置，这样就可以全方位的防止静电进入基板内部。
环绕所述显示区域设置的设置方式包括完全环绕和半环绕，可以根据不同的线路布局。
在一种实施例中，如图5所示，至少两层防静电导电层连续且完全环绕所述显示区域设置。
在一种实施例中，如图6所示，至少两层防静电导电层连续且半环绕所述显示区域设置。
在一种实施例中，如图7所示，防静电导电线包括至少3层防静电导电层，即第一防静电导电层131a、第二防静电导电层131b以及第三防静电导电层131c，第一防静电导电层131a以及第三防静电导电层131c设置在缓冲绝缘层111（对应显示区域内的缓冲层、金属层之间的绝缘层等）内，第二防静电导电层131b设置在保护绝缘层112（对应显示区域内的金属层之上的绝缘层、平坦层等）内。
在一种实施例中，如图8所示，第一防静电导电层131a、第二防静电导电层131b以及第三防静电导电层131c的表面上均设置有凸起132。在一种实施例中，也可以仅在一个防静电导电层131设置凸起。
在一种实施例中，如图9所示，第一防静电导电层131a与第三防静电导电层131c之间、以及第二防静电导电层131b与第三防静电导电层131c之间的表面上均设置有过孔133，过孔133填充有导电材料，以实现防静电导电层的电连接。在一种实施例中，也可以仅在一组相邻的防静电导电层之间设置过孔133。
在一种实施例中，如图10所示，第一防静电导电层131a与第三防静电导电层131c之间设置有凸起132、第二防静电导电层131b与第三防静电导电层131c之间的表面上均设置有过孔133，过孔133填充有导电材料，以实现防静电导电层的电连接。在不同实施例中，凸起与过孔可以任意的组合设置。
在一种实施例中，防静电导电线包括至少3层防静电导电层时，这些防静电导电层可以在同一个方向上，也可以不在同一个方向上。可以根据导线布局设置。
在一种实施例中，本申请实施例提供了一种显示装置，其包括阵列基板，所述阵列基板包括基板本体，所述基板本体包括显示区域及位于所述显示区域周围的非显示区域；在所述非显示区域内设置有防静电导电线，所述防静电导电线包括至少两层用于防止静电的防静电导电层。
本申请实施例还提供一种显示装置，显示装置包括上述阵列基板，以将上述阵列基板应用于触摸智能手机、TV等显示设备上。含有上述阵列基板的显示设备具有更强的抗静电击伤能力，以及更长的设备寿命，因此可以提高显示设备的性能。
在一种实施例中，所述防静电导电线包括第一防静电导电层以及第二防静电导电层，所述第一防静电导电层设置在缓冲绝缘层内，所述第二防静电导电层设置在保护绝缘层内。
在一种实施例中，所述第一防静电导电层为与所述述显示区域内掺杂硅层同层设置的掺杂硅层。
在一种实施例中，所述第一防静电导电层为与所述述显示区域内栅极层同层设置的金属层。
在一种实施例中，所述第一防静电导电层为与所述述显示区域内源漏极层同层设置的金属层。
在一种实施例中，所述至少两层防静电导电层沿预设方向，在所述基板本体表面上的投影重叠。
在一种实施例中，所述至少两层防静电导电层连续且环绕所述显示区域设置。
在一种实施例中，所述防静电导电线中至少一层防静电导电层的表面设置有凸起，所述凸起朝向所述防静电导电线中的其他防静电导电层。
在一种实施例中，所述防静电导电线中相邻两层防静电导电层之间设置有过孔，通过所述过孔内的导电材料电连接。
在一种实施例中，同一层的防静电导电层可以包括多个子防静电导电线，子防静电导电线之间绝缘设置。
根据上述实施例可知：
本申请提供一种阵列基板以及显示装置，该阵列基板包括基板本体，基板本体包括显示区域及位于所述显示区域周围的非显示区域；在所述非显示区域内设置有防静电导电线，所述防静电导电线包括至少两层防静电导电层，这样在制程过程中先形成一层防静电导电层，能更早的起到防静电的作用，尤其是制程中产生的静电，在其他防静电导电层制程完成后，这些防静电导电层之间将形成电容结构，外部静电产生的电荷更易在电容结构（即防静电导电线）上聚集，同时，静电释放更容易在多层防静电导电层的相对方向上进行，进一步阻止静电向阵列基板内部传递使器件失效，增强了阵列基板抗静电击伤能力。
综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (20)

  1. 一种阵列基板，其包括基板本体，所述基板本体包括显示区域及位于所述显示区域周围的非显示区域；在所述非显示区域内设置有防静电导电线，所述防静电导电线包括至少两层用于防止静电的防静电导电层。
  2. 根据权利要求1所述的阵列基板，其中，所述防静电导电线包括第一防静电导电层以及第二防静电导电层，所述第一防静电导电层设置在缓冲绝缘层内，所述第二防静电导电层设置在保护绝缘层内。
  3. 根据权利要求3所述的阵列基板，其中，所述第一防静电导电层为与所述述显示区域内掺杂硅层同层设置的掺杂硅层。
  4. 根据权利要求3所述的阵列基板，其中，所述第一防静电导电层为与所述述显示区域内栅极层同层设置的金属层。
  5. 根据权利要求3所述的阵列基板，其中，所述第一防静电导电层为与所述述显示区域内源漏极层同层设置的金属层。
  6. 根据权利要求1所述的阵列基板，其中，所述至少两层防静电导电层沿预设方向，在所述基板本体表面上的投影重叠。
  7. 根据权利要求1所述的阵列基板，其中，所述至少两层防静电导电层连续且环绕所述显示区域设置。
  8. 根据权利要求1所述的阵列基板，其中，所述防静电导电线中至少一层防静电导电层的表面设置有凸起，所述凸起朝向所述防静电导电线中的其他防静电导电层。
  9. 根据权利要求1所述的阵列基板，其中，所述防静电导电线中相邻两层防静电导电层之间设置有过孔，通过所述过孔内的导电材料电连接。
  10. 根据权利要求1所述的阵列基板，其中，同一层的防静电导电层包括多个子防静电导电线，子防静电导电线之间绝缘设置。
  11. 一种显示装置，其包括阵列基板，所述阵列基板包括基板本体，所述基板本体包括显示区域及位于所述显示区域周围的非显示区域；在所述非显示区域内设置有防静电导电线，所述防静电导电线包括至少两层用于防止静电的防静电导电层。
  12. 根据权利要求11所述的显示装置，其中，所述防静电导电线包括第一防静电导电层以及第二防静电导电层，所述第一防静电导电层设置在缓冲绝缘层内，所述第二防静电导电层设置在保护绝缘层内。
  13. 根据权利要求13所述的显示装置，其中，所述第一防静电导电层为与所述述显示区域内掺杂硅层同层设置的掺杂硅层。
  14. 根据权利要求13所述的显示装置，其中，所述第一防静电导电层为与所述述显示区域内栅极层同层设置的金属层。
  15. 根据权利要求13所述的显示装置，其中，所述第一防静电导电层为与所述述显示区域内源漏极层同层设置的金属层。
  16. 根据权利要求11所述的显示装置，其中，所述至少两层防静电导电层沿预设方向，在所述基板本体表面上的投影重叠。
  17. 根据权利要求11所述的显示装置，其中，所述至少两层防静电导电层连续且环绕所述显示区域设置。
  18. 根据权利要求11所述的显示装置，其中，所述防静电导电线中至少一层防静电导电层的表面设置有凸起，所述凸起朝向所述防静电导电线中的其他防静电导电层。
  19. 根据权利要求11所述的显示装置，其中，所述防静电导电线中相邻两层防静电导电层之间设置有过孔，通过所述过孔内的导电材料电连接。
  20. 根据权利要求11所述的显示装置，其中，同一层的防静电导电层包括多个子防静电导电线，子防静电导电线之间绝缘设置。
PCT/CN2018/118065 2018-09-29 2018-11-29 阵列基板以及显示装置 Ceased WO2020062537A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/630,507 US11204530B2 (en) 2018-09-29 2018-11-29 Array substrate and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811150034.3A CN109001950A (zh) 2018-09-29 2018-09-29 阵列基板以及显示装置
CN201811150034.3 2018-09-29

Publications (1)

Publication Number Publication Date
WO2020062537A1 true WO2020062537A1 (zh) 2020-04-02

Family

ID=64590291

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/118065 Ceased WO2020062537A1 (zh) 2018-09-29 2018-11-29 阵列基板以及显示装置

Country Status (3)

Country Link
US (1) US11204530B2 (zh)
CN (1) CN109001950A (zh)
WO (1) WO2020062537A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110379822B (zh) * 2019-07-22 2022-02-18 昆山国显光电有限公司 阵列基板及其制备方法、显示面板和显示装置
CN111679524B (zh) * 2020-06-12 2022-09-23 昆山龙腾光电股份有限公司 显示面板及显示装置
KR102926195B1 (ko) * 2021-08-31 2026-02-12 엘지디스플레이 주식회사 표시 모듈 및 표시 장치
CN116068813A (zh) * 2021-11-04 2023-05-05 咸阳彩虹光电科技有限公司 具有静电防护功能的显示面板和显示装置
US11740524B2 (en) 2021-11-12 2023-08-29 Sharp Display Technology Corporation Liquid crystal display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630078A (zh) * 2008-07-17 2010-01-20 胜华科技股份有限公司 液晶显示面板
CN103676345A (zh) * 2012-09-20 2014-03-26 上海中航光电子有限公司 一种防静电显示面板
US20140370654A1 (en) * 2011-11-25 2014-12-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN104749844A (zh) * 2015-04-16 2015-07-01 上海中航光电子有限公司 静电防护电路、阵列基板、显示面板和显示装置
US20170261822A1 (en) * 2015-09-28 2017-09-14 Japan Display Inc. Display device
CN107219699A (zh) * 2017-06-22 2017-09-29 武汉华星光电技术有限公司 一种阵列基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3920649B2 (ja) * 2002-01-31 2007-05-30 株式会社日立製作所 画像表示装置および液晶表示装置
US7952653B2 (en) 2004-01-05 2011-05-31 Tpo Hong Kong Holding Limited Liquid crystal display device having ESD protection circuit and method for manufacturing the same
TWI376544B (en) * 2008-06-16 2012-11-11 Wintek Corp Liquid crystal display panel
JP6269162B2 (ja) * 2014-02-27 2018-01-31 三菱電機株式会社 液晶表示装置
CN104392931B (zh) * 2014-12-03 2018-06-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN104765490A (zh) 2015-03-23 2015-07-08 小米科技有限责任公司 具有静电防护结构的触控电路以及触控面板
CN105445998A (zh) * 2015-12-31 2016-03-30 武汉华星光电技术有限公司 Ltps显示面板及其制备工艺
KR102534053B1 (ko) * 2016-10-17 2023-05-18 삼성디스플레이 주식회사 표시 장치
CN107422561A (zh) * 2017-09-22 2017-12-01 惠科股份有限公司 主动开关阵列基板及液晶显示面板
CN208861125U (zh) * 2018-09-29 2019-05-14 武汉华星光电技术有限公司 阵列基板以及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630078A (zh) * 2008-07-17 2010-01-20 胜华科技股份有限公司 液晶显示面板
US20140370654A1 (en) * 2011-11-25 2014-12-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103676345A (zh) * 2012-09-20 2014-03-26 上海中航光电子有限公司 一种防静电显示面板
CN104749844A (zh) * 2015-04-16 2015-07-01 上海中航光电子有限公司 静电防护电路、阵列基板、显示面板和显示装置
US20170261822A1 (en) * 2015-09-28 2017-09-14 Japan Display Inc. Display device
CN107219699A (zh) * 2017-06-22 2017-09-29 武汉华星光电技术有限公司 一种阵列基板

Also Published As

Publication number Publication date
US20200174325A1 (en) 2020-06-04
US11204530B2 (en) 2021-12-21
CN109001950A (zh) 2018-12-14

Similar Documents

Publication Publication Date Title
CN203811938U (zh) 一种显示面板和显示装置
WO2020062537A1 (zh) 阵列基板以及显示装置
CN106896609B (zh) 一种阵列基板及包括其的显示装置
CN107845643B (zh) 一种显示面板及显示装置
CN107490913B (zh) 阵列基板、显示面板及显示装置
CN107065339A (zh) 一种阵列基板、显示面板及显示装置
CN103941440B (zh) 一种阵列基板、显示面板及显示器
WO2021007977A1 (zh) 触控基板及显示面板
CN110047816A (zh) 一种阵列基板、显示面板和显示装置
CN104950540B (zh) 阵列基板及其制作方法和显示装置
CN102945846B (zh) 阵列基板及其制造方法、显示装置
CN108873515A (zh) 显示面板和显示装置
CN106057824A (zh) 阵列基板及其制作方法、显示装置
US10134778B2 (en) Array substrate and manufacturing method thereof, display panel and display device
CN109216349B (zh) 显示面板和显示装置
WO2020140688A1 (zh) 阵列基板及显示装置
CN105070712B (zh) 显示基板及其制作方法、显示面板、显示装置
CN109031827A (zh) 静电释放单元、阵列基板及液晶显示面板
CN106647059B (zh) 阵列基板、显示面板及其制造方法
WO2020124903A1 (zh) 阵列基板及显示面板
CN113257879A (zh) 一种阵列基板及显示面板
WO2021088824A1 (zh) 阵列基板、显示装置和静电保护单元
CN111129028A (zh) 一种阵列基板及其制作方法
CN105097800B (zh) 一种显示基板、显示面板和显示装置
CN207896091U (zh) 阵列基板及显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18935874

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18935874

Country of ref document: EP

Kind code of ref document: A1