WO2020022138A1 - 撮像装置、及び、撮像装置の駆動方法 - Google Patents

撮像装置、及び、撮像装置の駆動方法 Download PDF

Info

Publication number
WO2020022138A1
WO2020022138A1 PCT/JP2019/028061 JP2019028061W WO2020022138A1 WO 2020022138 A1 WO2020022138 A1 WO 2020022138A1 JP 2019028061 W JP2019028061 W JP 2019028061W WO 2020022138 A1 WO2020022138 A1 WO 2020022138A1
Authority
WO
WIPO (PCT)
Prior art keywords
light
region
pixels
pixel
shielding region
Prior art date
Application number
PCT/JP2019/028061
Other languages
English (en)
French (fr)
Inventor
和俊 児玉
秀徳 田畑
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2020022138A1 publication Critical patent/WO2020022138A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current

Definitions

  • the present disclosure relates to an imaging device and a driving method of the imaging device.
  • An imaging device such as a CMOS (Complementary Metal Oxide Semiconductor) sensor includes a photoelectric conversion unit including a photodiode (Photo Diode: PD), a floating diffusion region (FD) to which photoelectrically converted charges are transferred. , And a plurality of transistors. Then, an image is constructed based on signals output from a plurality of pixels arranged in a matrix. Signals output from the pixels are A / D converted in parallel by a plurality of A / D (Analog to Digital) converters arranged for each pixel column, and output as digital signals.
  • CMOS Complementary Metal Oxide Semiconductor
  • Patent Document 1 a process has been proposed in which a part of a pixel array portion in which pixels are two-dimensionally arranged in a matrix is used as a light-shielding region, and a pixel signal in the light-shielding region is subtracted from a pixel signal in the imaging region (for example).
  • a pixel located in the light-shielding area has a defect, a problem occurs in performing a reduction process such as shading. Therefore, it is conceivable to arrange a pixel having no photoelectric conversion unit in addition to the pixel having the photoelectric conversion unit in the light-shielding region, and perform processing on the pixel signal of the imaging region based on each pixel signal. From the viewpoint of improving processing accuracy, it is preferable to arrange a large number of pixels in the light-shielded area, but there is a problem that the sensor size is increased.
  • an object of the present disclosure is to provide an imaging apparatus and a driving method thereof that can effectively correct shading and stripe unevenness while suppressing the number of pixels arranged in a light-shielded region.
  • the imaging device for achieving the above object, A pixel array section in which a plurality of pixels are arranged in a two-dimensional matrix; and A driving unit that scans pixels of a pixel array unit row by row and reads out pixel information; And
  • the pixel array section is A rectangular imaging region where pixels having a photoelectric conversion unit are arranged and light enters, A first light-shielding region in which a pixel having a photoelectric conversion unit is arranged and shielded from light, and A second light-shielding region in which pixels having no photoelectric conversion unit are arranged and light is shielded, Has, The first light-shielding region and the second light-shielding region are arranged along a side extending in the column direction in the imaging region.
  • the driving method of the imaging device for achieving the above object, A pixel array section in which a plurality of pixels are arranged in a two-dimensional matrix; and A driving unit that scans pixels of a pixel array unit row by row and reads out pixel information; And
  • the pixel array section is A rectangular imaging region where pixels having a photoelectric conversion unit are arranged and light enters, A first light-shielding region in which a pixel having a photoelectric conversion unit is arranged and shielded from light, and A second light-shielding region in which pixels having no photoelectric conversion unit are arranged and light is shielded, Has, The first light-shielding region and the second light-shielding region are arranged along a side extending in the column direction in the imaging region.
  • the pixels in the pixel array unit are scanned for each row to read out pixel information, and pixel information from pixels belonging to the imaging region is determined based on pixel information from pixels in the first light shielding region and the second light shielding region. Perform arithmetic processing, It is a driving method of the imaging device.
  • FIG. 1 is a schematic plan view for explaining the imaging device according to the first embodiment of the present disclosure.
  • FIG. 2 is a diagram for explaining a circuit configuration of the pixel.
  • FIG. 2A is a diagram illustrating a pixel PX N arranged in the imaging region EA and a pixel PX S1 arranged in the first light-shielding region SA S1 shown in FIG. circuit diagram
  • FIG. 2B is a circuit diagram of a pixel PX S2 disposed in the second light blocking area SA 2 of FIG. 1.
  • Figure 3 is a view for explaining the structure of a pixel
  • FIG. 3A is a schematic sectional view of a pixel PX N arranged in the imaging area EA shown in FIG. 1
  • FIG. 3B is first shown in FIG.
  • FIG. 4 is a schematic plan view for explaining which part of the first light-shielding region and the second light-shielding region uses the pixel information when correcting the pixel information from the pixels in the imaging region. It is.
  • FIG. 5 is a view for explaining which part of the first light-shielding region and the second light-shielding region uses the pixel information when correcting the pixel information from the pixels in the imaging region, following FIG. It is a schematic plan view.
  • FIG. 6 is a schematic diagram for explaining the structure of the signal processing unit.
  • FIG. 7 is a schematic flowchart for explaining processing in the signal processing unit.
  • FIG. 8 is a schematic plan view illustrating an imaging device according to a first modification.
  • FIG. 9 is a schematic plan view illustrating an imaging device according to a second modification.
  • FIG. 10 is a schematic diagram for explaining the operation of the imaging device according to the second embodiment of the present disclosure.
  • FIG. 11 is a diagram for explaining data that can be used by acquiring data of a plurality of frames in the image processing.
  • FIG. 11A shows the first light-shielding area SA 1 and the second light-shielding area shown in FIG.
  • FIG. 11B is a schematic diagram of data acquired in the area SA 2, and FIG.
  • 11B is a schematic diagram of data acquired in the imaging area EA shown in FIG. 1 on which image processing is performed. 12, by obtaining the data of a plurality of frames, is a schematic diagram for explaining that it is possible to reduce the proportion of the first light-shielding area SA 1 shown in FIG. 1 and the second light blocking area SA 2 .
  • the first light-blocking region and the first The two light-shielding regions may be arranged on one side of the imaging region extending in the column direction.
  • the first light-shielding region may be arranged so as to be adjacent to the imaging region, and the second light-shielding region may be arranged so as to be adjacent to the first light-shielding region.
  • the second light-shielding region may be arranged to be adjacent to the imaging region, and the first light-shielding region may be arranged to be adjacent to the second light-shielding region. From the viewpoint of ensuring uniformity when forming a photodiode to be formed, it is preferable that the first light-shielding region is disposed adjacent to the imaging region.
  • the first light-shielding region is arranged on one side of the imaging region extending in the column direction, and the second light-shielding region is arranged on the other side of the imaging region extending in the column direction. It can be set as the structure arrange
  • the first light-shielding region and the second light-shielding region are arranged on both one side and the other side extending in the column direction in the imaging region. be able to.
  • the first light-shielding region may be arranged to be adjacent to the imaging region
  • the second light-shielding region may be arranged to be adjacent to the first light-shielding region.
  • the number of pixels arranged in the row direction in the second light-blocking region is larger than the number of pixels arranged in the row direction in the first light-blocking region. be able to.
  • the imaging device of the present disclosure including the various preferable configurations described above may further include a signal processing unit that performs correction processing on pixel information from pixels in the imaging region.
  • the signal processing unit performs, based on pixel information from pixels in the first light-shielding region and the second light-shielding region, pixel information from a pixel belonging to the imaging region. Arithmetic processing may be performed.
  • the signal processing unit is configured to compare pixel information from pixels belonging to one row in the imaging area with pixel information from pixels belonging to a plurality of rows including the row in the first light shielding area and the second light shielding area. , A correction process can be performed.
  • the signal processing unit includes: first correction information obtained as a difference between an average value of pixel information from pixels in the first light-shielded region and an average value of pixel information from pixels in the second light-shielded region; (2)
  • the configuration may be such that the correction processing is performed based on the second correction information obtained based on the average value of the pixel information from the pixels belonging to the row in the light-blocking area or the pixels belonging to a plurality of rows including the row. it can.
  • the signal processing unit excludes the pixel information from the certain pixel and removes the pixel information from the pixel in the first light-blocking region.
  • a configuration for calculating the average value of the pixel information may be employed.
  • the signal processing unit performs a first light-shielding region and a second light-shielding region included in pixel information of a plurality of frames with respect to pixel information from a pixel belonging to the imaging region.
  • the arithmetic processing can be performed based on the pixel information from the pixels in (1) and (2).
  • the imaging device including the various preferable configurations described above uses a CMOS sensor in which pixels including a photoelectric conversion element and various pixel transistors are arranged in a two-dimensional matrix in a row direction and a column direction, and uses such a sensor. It can be configured as a camera or the like.
  • the driving unit and the signal processing unit that scan the pixels of the pixel array unit for each row and read out the pixel information can be configured by, for example, a logic circuit or a storage circuit, and are configured by using well-known circuit elements. can do.
  • the signal processing unit may be implemented as hardware, may be implemented as software, and may be implemented so that hardware and software cooperate.
  • the horizontal drive circuit forming the drive unit may be configured to include, for example, an A / D conversion unit arranged for each column of pixels.
  • the signals output from the pixels are A / D converted in parallel and output as digital signals.
  • the imaging device may be configured to capture a monochrome image or may be configured to capture a color image.
  • a color filter is generally arranged on the light incident surface side of the photoelectric conversion unit. For example, when capturing a color image in the Bayer array, color imaging is performed using a group of photoelectric conversion elements corresponding to [red, green, green, blue].
  • the pixel values of the image captured by the image capturing apparatus are U-XGA (1600, 1200), HD-TV (1920, 1080), Q-XGA (2048, 1536), (3840, 2160), (7680, Some examples of image display resolutions, such as 4320), are not limited to these values.
  • the first embodiment relates to an imaging device and a driving method of the imaging device according to the present disclosure.
  • FIG. 1 is a schematic plan view for explaining the imaging device according to the first embodiment of the present disclosure.
  • the imaging device 1 includes a pixel array unit 10 in which a plurality of pixels are arranged in a two-dimensional matrix on a semiconductor substrate using, for example, silicon (Si) as a semiconductor material. And a driving unit 20 that scans pixels of each row and reads out pixel information.
  • the drive unit 20 includes a vertical drive circuit 21, a horizontal drive circuit 22, and the like. These operations are controlled by a control circuit (not shown).
  • the imaging device 1 is a so-called CMOS image sensor.
  • the pixel array unit 10 includes a pixel PX N having a photoelectric conversion unit, a rectangular imaging area EA where light enters, and a pixel PX S1 having a photoelectric conversion unit.
  • An area SA 1 and a second light-shielded area SA 2 in which pixels PX S2 having no photoelectric conversion unit are arranged and shielded from light are provided.
  • the imaging device 1 further includes a signal processing unit 30 that performs a correction process on pixel information from the pixels PX N in the imaging area EA. Note that the pixels PX N , PX S1 , and PX S2 may be simply referred to as pixels PX.
  • the first light-shielding area SA 1 and the second light blocking area SA 2 are arranged along the sides extending in the column direction (Y direction in the drawing) in the imaging area EA. More specifically, it disposed on one side SD L side extending in the column direction in the imaging area EA.
  • the first light blocking area SA 1 is disposed adjacent to the imaging area EA
  • the second light blocking area SA 2 are disposed adjacent to the first light-blocking region SA 1.
  • the number of the second light-shielding row direction in the area SA 2 pixels PX S2 arranged in the (X direction in the drawing) is greater than the number of pixels PX S1 arranged in the row direction in the first light-blocking region SA 1.
  • the width of the second light-shielding region SA 2 in the row direction is wider than the width of the first light-shielding area SA 1 in the row direction.
  • the vertical drive circuit 21 is configured by a logic circuit such as a shift register or an address decoder, and supplies a drive signal for sequentially driving the pixels PX of the pixel array unit 10 row by row to the pixels PX via the control lines HSL. .
  • a plurality of types of control lines are arranged corresponding to one pixel row.
  • the signal level and the reset level output from the pixel PX are sent to the horizontal drive circuit 22 via the vertical signal line VSL.
  • Each of the plurality of vertical signal lines VSL is connected to a pixel group having a predetermined relationship among the pixels PX forming the pixel column.
  • the horizontal drive circuit 22 performs A / D conversion after performing double sampling (Double Data Sampling: DDS) based on a signal output from the pixel PX.
  • the horizontal drive circuit 22 can be configured to perform, for example, DDS processing in parallel for each vertical signal line VSL.
  • the pixel information D sig is output from the horizontal drive circuit 22 to the signal processing unit 30.
  • the signal processing unit 30 performs a correction process on the pixel information from the pixel PX N in the imaging area EA based on the information from the pixels PX S1 and PX S2 . The correction process will be described later in detail with reference to FIGS.
  • FIG. 2 is a diagram for explaining a circuit configuration of a pixel
  • FIG. 2A is a diagram illustrating a pixel PX N arranged in the imaging region EA and a pixel PX S1 arranged in the first light shielding region SA 1 shown in FIG. circuit diagram
  • FIG. 2B is a circuit diagram of a pixel PX S2 disposed in the second light blocking area SA 2 of FIG. 1.
  • FIG 2A illustrating the pixels PX S1 provided in the pixel PX N and the first light blocking area SA 1 arranged in the imaging area EA.
  • the pixel PX N and the pixel PX S1 have the same circuit configuration, An initialization transistor for applying a predetermined voltage to the photoelectric conversion unit PD; A transfer transistor for transferring the photoelectrically converted charge to the floating diffusion region FD, A reset transistor for applying a predetermined voltage to the floating diffusion region FD, An amplification transistor in which the voltage of the floating diffusion region FD is applied to the gate electrode; and A selection transistor for connecting the amplification transistor and the vertical signal line VSL, , Five transistors (represented by symbols OFG, TRG, RST, AMP, and SEL, respectively), a photoelectric conversion unit PD including a photodiode, and a floating diffusion region FD.
  • the pixel PX S2 arranged in the second light-blocking area SA 2 has a configuration in which the photoelectric conversion unit PD is omitted from the pixels PX N and PX S1 (see FIG. 2B).
  • a constant voltage (for example, a ground voltage) is supplied to one end (anode side) of the photoelectric conversion unit PD and one end of the floating diffusion region FD.
  • the power supply line to which the drive voltage is supplied and the other end (cathode side) of the photoelectric conversion unit PD are connected via the initialization transistor OFG.
  • the power supply line to which the drive voltage is supplied and the other end of the floating diffusion region FD are connected via a reset transistor RST.
  • the other end of the photoelectric conversion unit PD and the other end of the floating diffusion region FD are connected via a transfer transistor TRG.
  • One end of the amplification transistor AMP is connected to a power supply line to which a drive voltage is supplied.
  • the other end of the amplification transistor AMP and the vertical signal line VSL are connected via a selection transistor SEL.
  • the gate electrode of the amplification transistor AMP is connected to the other end of the floating diffusion region FD.
  • control lines connected to the gate electrodes of the transistors OFG, TRG, RST, and SEL are referred to as a control line HSL (OFG), a control line HSL (TRG), a control line HSL (RST), and a control line HSL, respectively. (SEL).
  • control lines HSL (OFG) of all the rows are at the high level (in other words, the state where the voltage V DD is applied via the initialization transistor OFG and the photoelectric conversion unit PD is reset),
  • the control lines HSL (OFG) of all rows are set to a low level at once. Thus, exposure is started in all pixels.
  • the control lines HSL (TRG) of all rows are set to a high level for a predetermined period.
  • the transfer transistor TRG is turned on, and the charge of the photoelectric conversion unit PD is transferred to the floating diffusion region FD and held. Since the photoelectric conversion unit PD is omitted in the pixel PX S2 , the charge of the photoelectric conversion unit PD is not transferred to the floating diffusion region FD.
  • the pixel signal is read. Specifically, the control line HSL (SEL) of the row to be read is set to a high level for a predetermined period. As a result, the amplification transistor AMP is connected to the vertical signal line VSL via the conductive selection transistor SEL. Then, during that period, the control line HSL (RST) is set to the high level for a certain period. With this operation, the signal level and the reset level are read.
  • the signal level and the reset level read via the vertical signal line VSL are respectively controlled by the gate voltage of the amplification transistor AMP.
  • the horizontal drive circuit 22 calculates a difference between the reset level and the signal level, and outputs the difference as pixel information D sig .
  • FIG. 3 is a view for explaining the structure of a pixel
  • FIG. 3A is a schematic sectional view of a pixel PX N arranged in the imaging area EA shown in FIG. 1
  • FIG. 3B is first shown in FIG. 1 schematic cross-sectional view of a pixel PX S1 disposed in the light shielding area SA 1
  • FIG. 3C is a schematic cross-sectional view of a pixel PX S2 disposed in the second light blocking area SA 2 of FIG. 1.
  • the pixel PX is formed in a region defined by an element isolation region STI provided in an upper layer of the semiconductor substrate.
  • the pixels PX N and PX S1 are provided with, for example, a photoelectric conversion unit PD including a photodiode, a floating diffusion region FD, and a transfer electrode TRG for reading. Then, the light-shielding film 11 is disposed thereon.
  • the photoelectric conversion unit PD is omitted, and a floating diffusion region FD and a transfer electrode TRG for reading are provided. Then, the light-shielding film 11 is disposed thereon.
  • the pixel PX N is the portion of the light shielding film 11 on the photoelectric conversion unit PD is opening OP is formed, the external light enters the PD.
  • the photoelectric conversion unit PD including a photodiode a dark current due to a pn junction is generated. Therefore, it is possible to obtain pixel information based on both the photoelectrically converted charges and the charges due to the dark current by using the pixels PX N. More specifically, it is possible to obtain information of a state including an influence caused by power fluctuation due to driving of the pixel PX.
  • the photoelectric conversion unit PD is shielded from light by the light shielding film 11. Therefore, in the pixel PX S1 , it is possible to obtain pixel information based on the charge due to the dark current caused by the pn junction of the photoelectric conversion unit PD. More specifically, it is possible to obtain information of a state including an influence caused by power fluctuation due to driving of the pixel PX.
  • the pixel information from the pixels PX N belonging to a certain row in the imaging area EA is used as the information from the pixels PX S1 and PX S2 belonging to the certain row in the first light shielding area SA 1 and the second light shielding area SA 2 .
  • pixel information from the pixels PX N belonging to a certain row in the imaging area EA is converted into pixels PX S1 , PX belonging to another row including the certain row in the first light shielding area SA 1 and the second light shielding area SA 2 .
  • Correction based on the information from S2 can be considered.
  • the number of pixels PX S1 and PX S2 arranged in the row direction in the first light shielding area SA 1 and the second light shielding area SA 2 can be suppressed.
  • the dark current characteristics tend to gradually change in the plane. Therefore, in correcting the influence of the dark current characteristics, there is no problem even if the correction based on the information of the pixels PX S1 of many rows in the first light-blocking region SA 1.
  • the horizontal stripe unevenness caused by power fluctuation due to the driving of the pixel PX does not tend to change gradually in the plane, but tends to change according to the row position. Therefore, in correcting the effects due like power swing, it is preferable that the correction based on the information of the pixels PX S2 in a row in a range that is somewhat limited in the second light blocking area SA 2.
  • pixel information from a pixel belonging to a certain row in the imaging area EA is used to transfer the pixel information from the certain row in the first light shielding area SA 1 and the second light shielding area SA 2 .
  • Correction based on information from pixels belonging to other rows is used to transfer the pixel information from the certain row in the first light shielding area SA 1 and the second light shielding area SA 2 .
  • Correction based on information from pixels belonging to other rows is used.
  • the correction based on the information of the pixels in the row to which are somewhat limited in the second light blocking area SA 2.
  • FIG. 4 is a schematic plan view for explaining which part of the first light-shielding region and the second light-shielding region uses the pixel information when correcting the pixel information from the pixels in the imaging region. It is.
  • FIG. 5 is a view for explaining which part of the first light-shielding region and the second light-shielding region uses the pixel information when correcting the pixel information from the pixels in the imaging region, following FIG. It is a schematic plan view.
  • FIG. 6 is a schematic diagram for explaining the structure of the signal processing unit.
  • FIG. 7 is a schematic flowchart for explaining processing in the signal processing unit.
  • the pixel information is read out by scanning the pixels PX of the pixel array unit 10 row by row, and the pixel information from the pixels belonging to the imaging area EA is compared with the first light shielding area SA 1.
  • the arithmetic processing is performed based on the pixel information from the pixels PX S1 and PX S2 in the second light-shielding area SA 2 .
  • the signal processing unit 30 performs, based on the pixel information from the pixels PX N belonging to the imaging area EA, the pixel information from the pixels PX S1 and PX S2 in the first light shielding area SA 1 and the second light shielding area SA 2. And arithmetic processing. More specifically, the signal processing unit 30 compares the pixel information from the pixels PX N belonging to one row in the imaging area EA with the rows in the first light shielding area SA 1 and the second light shielding area SA 2. The correction process is performed based on the pixel information from the pixels PX S1 and PX S2 belonging to a plurality of rows.
  • a specific operation will be described in detail.
  • the signal processing unit 30 includes a selector unit 31 for distributing pixel information D sig from the horizontal drive circuit 22, a memory unit 32 for m rows corresponding to the pixels PX N, and m rows for the pixels PX S1.
  • An average value calculation unit 33, an n-line average value calculation unit 34 for the pixel PX S2 , m / n correction information holding units 35, an m-line average value calculation unit 36, and the like are provided.
  • the signal processing unit 30 calculates the difference between the average value of the pixel information from the pixel PX S1 in the first light shielding area SA 1 and the average value of the pixel information from the pixel PX S2 in the second light shielding area SA 2 . And the second correction information obtained based on the average value of the pixel information from the pixels PX S2 belonging to the row or the pixels PX S2 belonging to a plurality of rows including the row in the second light-blocking area SA 2 . The correction processing is performed based on this correction information.
  • the pixel information D sig from the horizontal drive circuit 22 is selected to correspond to any one of the pixels PX S1 , PX S2 , and PX N.
  • the pixel information D sig is data of the pixel PX N , it is stored in the memory unit 32 shown in FIG.
  • the pixel information D sig is the data of the pixel PX S1
  • the average value of the data of m rows of pixels PX S1 is calculated.
  • the output from the m-row average value calculation unit 33 corresponds to the average value of the dark current component including the power fluctuation component. This is the basis for the first correction information.
  • n rows average calculator 34 shown in FIG. 6 the average value of the data of the n rows of pixels PX S2 is calculated.
  • the output from the n-row average value calculator 34 corresponds to the average value of the power fluctuation component. Since the average value is calculated in units of n rows, the average value is held in the holding unit 35 as m / n pieces of second correction information.
  • the second correction information corresponds to the average value of the power fluctuation component of the pixels PX S2 for n rows.
  • the average value of the data of the pixels PX S2 for the m rows is calculated by the m-row average value calculation unit 36.
  • the output from the m-row average value calculation unit 36 corresponds to the average value of the power fluctuation component of the pixels PX S2 for m rows.
  • the data of the pixel PX N is held by the memory unit 32 for m rows, the data is output one row at a time.
  • the data of the pixel PX N is image information including a dark current component and a power fluctuation component. Therefore, the second correction information stored in the holding unit 35 is switched and subtracted at a cycle of n rows. By this subtraction, the influence of the power fluctuation component is removed from the data of the pixel PX N.
  • the output of the m rows average calculator 33 is subtracted from the output of the m-row average value calculation unit 33, and is subtracted as the first correction information.
  • the first correction information corresponds to the average value of the dark current components of the pixels PX S1 for m rows.
  • the pixel PX S1 in the first light-shielded area SA 1 generates data mainly including a dark current component. Therefore, the fluctuation range of the data value of each pixel is not so large. If the photoelectric conversion unit PD included in the pixel PX S1 has an abnormality, the data value from that pixel greatly deviates from other pixels. Thus, since the abnormality of the pixel PX S1 can easily be detected, the signal processing unit 30, when the pixel information from one pixel in the first light-blocking region SA 1 indicates an abnormal value from ⁇ Ru pixels it is preferred to exclude the pixel information calculated first mean value of the pixel information from pixels in the light shielding region SA 1.
  • m n
  • obtain information on the dark current component by acquiring the difference between the pixels PX S1 and PX S2, and perform correction based on only this information.
  • setting m ⁇ n and setting the number of rows of the pixels PX S1 to be small it is conceivable to perform correction in the case where the number of defects of the pixels PX S1 is large.
  • the first light-shielding area SA 1 and the second light blocking area SA 2 was disposed on one side SD L side extending in the column direction in the imaging area EA, other arrangements Is also possible.
  • description will be made with reference to the drawings.
  • FIG. 8 is a schematic plan view illustrating an imaging device according to a first modification.
  • the first light blocking area SA 1 is disposed on one side SD L side extending in the column direction in the imaging area, the second light shielding area SA 2, the other side SD extending in the column direction in the imaging area It is located on the R side. It may be configured such that the first light-shielding region SA 1 and the second light blocking area SA 2 are interchanged.
  • FIG. 9 is a schematic plan view illustrating an imaging device according to a second modification.
  • the first light-shielding area SA 1 and the second light blocking area SA 2 are arranged on both the one side and the other side extending in the column direction in the imaging area. Furthermore, the first light blocking area SA 1 is disposed adjacent to the imaging region, the second light blocking area SA 2 are disposed adjacent to the first light-blocking region SA 1.
  • FIG. 9 may also like corrects using pixels PX in the side SD L side and the side SD R side.
  • the side SD L side of the pixel PX to correct the influence of the dark current component can also be such by utilizing the edge SD R side of the pixel PX to correct the influence of the components of the power swing.
  • the second embodiment also relates to an imaging device and a driving method of the imaging device according to the present disclosure.
  • the correction is performed using the pixel information obtained in the same frame. From the viewpoint of improving the accuracy of correction, it is preferable to use information from a large number of pixels arranged in the first light-shielding region and the second light-shielding region.
  • the signal processing unit compares the pixel information from the pixels belonging to the imaging area EA with the pixels in the first light shielding area SA 1 and the second light shielding area SA 2 included in the pixel information of a plurality of frames.
  • the arithmetic processing is performed based on the pixel information from.
  • the imaging device 1 may be replaced with the imaging device 2 and the signal processing unit 30 may be replaced with the signal processing unit 230 in FIG.
  • FIG. 10 is a schematic diagram for explaining the operation of the imaging device according to the second embodiment of the present disclosure.
  • the imaging device 2 performs imaging at, for example, a frame rate three times a normal frame rate.
  • pixel information of three frames can be obtained as shown in FIG.
  • the signal processing unit 230 can hold the pixel information and correct the pixel information of the imaging area EA.
  • FIG. 11 is a diagram for explaining data that can be used by acquiring data of a plurality of frames in image processing, and FIG. 11A is acquired by the regions 12 and 13 shown in FIG.
  • FIG. 11B is a schematic diagram of data
  • FIG. 11B is a schematic diagram of data acquired in the imaging area EA shown in FIG. 1 on which image processing is performed.
  • Information from the first light-blocking region SA 1 and the second light blocking area SA 2 can acquire three times information for a single frame.
  • the signal processing unit 230 can perform the correction operation described in the first embodiment, for example, by using the information.
  • the pixel information of the imaging area EA may be such that information of any one of the three frames is used, or an average of a plurality of frames may be used. Good.
  • the pixel information is read by scanning the pixels of the pixel array unit for each row.
  • the first light-shielding region and the second light-shielding region are arranged along a side extending in the column direction in the imaging region. According to this arrangement, information from pixels belonging to a certain row in the imaging region is corrected using information from a plurality of rows of pixels including the certain row in the first light-shielding region and the second light-shielding region. It becomes easy. For this reason, even if the number of pixels arranged in the row direction in the light shielding region is reduced, the correction can be performed without any trouble.
  • [Others] Note that the technology of the present disclosure may also have the following configurations.
  • A1 A pixel array section in which a plurality of pixels are arranged in a two-dimensional matrix; and A driving unit that scans pixels of a pixel array unit row by row and reads out pixel information;
  • the pixel array section is A rectangular imaging region where pixels having a photoelectric conversion unit are arranged and light enters, A first light-shielding region in which a pixel having a photoelectric conversion unit is arranged and shielded from light, and A second light-shielding region in which pixels having no photoelectric conversion unit are arranged and light is shielded, Has, The first light-shielding region and the second light-shielding region are arranged along a side extending in the column direction in the imaging region.
  • the first light-blocking region and the second light-blocking region are arranged on one side extending in the column direction in the imaging region.
  • the first light-shielding region is arranged to be adjacent to the imaging region, and the second light-shielding region is arranged to be adjacent to the first light-shielding region.
  • [A4] The first light-blocking region is arranged on one side extending in the column direction in the imaging region, The second light-blocking region is arranged on the other side extending in the column direction in the imaging region.
  • the first light-shielding region and the second light-shielding region are arranged on both one side and the other side extending in the column direction in the imaging region.
  • the first light-shielding region is arranged to be adjacent to the imaging region, and the second light-shielding region is arranged to be adjacent to the first light-shielding region.
  • [A7] The number of pixels arranged in the row direction in the second light-shielding region is larger than the number of pixels arranged in the row direction in the first light-shielding region.
  • the image processing apparatus further includes a signal processing unit that performs correction processing on pixel information from pixels in the imaging region.
  • the imaging device according to any one of [A1] to [A7].
  • the signal processing unit performs arithmetic processing on pixel information from pixels belonging to the imaging region based on pixel information from pixels in the first light-shielded region and the second light-shielded region.
  • the imaging device according to the above [A8].
  • the signal processing unit based on pixel information from pixels belonging to one row in the imaging region and pixels belonging to a plurality of rows including the row in the first light shielding region and the second light shielding region, Perform correction processing, The imaging device according to [A9].
  • the signal processing unit includes: first correction information obtained as a difference between an average value of pixel information from pixels in the first light-shielding region and an average value of pixel information from pixels in the second light-shielding region; Performing correction processing based on the second correction information obtained based on the average value of the pixel information from the pixels belonging to the row or the pixels belonging to a plurality of rows including the row, The imaging device according to [A10].
  • the signal processing unit excludes the pixel information from the certain pixel and averages the pixel information from the pixels in the first light-shielding region.
  • the imaging device calculates the value, The imaging device according to [A11].
  • the signal processing unit performs arithmetic processing on pixel information from pixels belonging to the imaging region based on pixel information from pixels in the first light-shielded region and the second light-shielded region included in pixel information of a plurality of frames.
  • the imaging device according to any one of [A8] to [A12].
  • a pixel array section in which a plurality of pixels are arranged in a two-dimensional matrix; and A driving unit that scans pixels of a pixel array unit row by row and reads out pixel information; And
  • the pixel array section is A rectangular imaging region where pixels having a photoelectric conversion unit are arranged and light enters, A first light-shielding region in which a pixel having a photoelectric conversion unit is arranged and shielded from light, and A second light-shielding region in which pixels having no photoelectric conversion unit are arranged and light is shielded, Has, The first light-shielding region and the second light-shielding region are arranged along a side extending in the column direction in the imaging region.
  • the pixels in the pixel array unit are scanned for each row to read out pixel information, and pixel information from pixels belonging to the imaging region is determined based on pixel information from pixels in the first light shielding region and the second light shielding region.
  • Perform arithmetic processing A method for driving an imaging device.
  • the first light-blocking region and the second light-blocking region are arranged on one side extending in the column direction in the imaging region.
  • the first light-shielding region is arranged to be adjacent to the imaging region, and the second light-shielding region is arranged to be adjacent to the first light-shielding region.
  • the first light-blocking region is arranged on one side extending in the column direction in the imaging region, The second light-blocking region is arranged on the other side extending in the column direction in the imaging region.
  • the first light-shielding region and the second light-shielding region are arranged on both one side and the other side extending in the column direction in the imaging region.
  • the first light-shielding region is arranged to be adjacent to the imaging region, and the second light-shielding region is arranged to be adjacent to the first light-shielding region.
  • the number of pixels arranged in the row direction in the second light-shielding region is larger than the number of pixels arranged in the row direction in the first light-shielding region.
  • the driving method of the imaging device according to any one of [B1] to [B6].
  • [B8] Performing arithmetic processing on pixel information from pixels belonging to the imaging region based on pixel information from pixels in the first light shielding region and the second light shielding region; The driving method of the imaging device according to [B1].
  • a correction process is performed on pixel information from pixels belonging to one row in the imaging region based on pixel information from pixels belonging to a plurality of rows including the row in the first light-blocking region and the second light-blocking region.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

撮像装置は、複数の画素が２次元マトリクス状に配列されている画素アレイ部、及び、画素アレイ部の画素を行毎に走査して画素情報を読み出す駆動部を含んでおり、画素アレイ部は、光電変換部を有する画素が配置されており光が入射する矩形状の撮像領域、光電変換部を有する画素が配置されており遮光されている第１遮光領域、及び、光電変換部を有しない画素が配置されており遮光されている第２遮光領域を有しており、第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる辺に沿うように配置されている。

Description

撮像装置、及び、撮像装置の駆動方法
　本開示は、撮像装置、及び、撮像装置の駆動方法に関する。
　ＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサなどの撮像装置は、フォトダイオード（Photo Diode：ＰＤ）などから成る光電変換部と、光電変換された電荷が転送される浮遊拡散領域（Floating Diffusion region：ＦＤ）と、複数のトランジスタとが組み合わされて成る画素を有している。そして、マトリクス状に配置された複数の画素から出力される信号に基づいて画像が構築される。画素から出力される信号は、例えば、画素列ごとに配置された複数のＡ／Ｄ（Analog to Digital）変換器によって並列的にＡ／Ｄ変換され、デジタル信号として出力される。
　しかしながら、撮像装置にあっては、画素の暗電流成分やその面内分布によって発生するシェーディングや、電源ゆれなどに起因する筋ムラが発生する。このため、画素が行列状に２次元配置されてなる画素アレイ部の一部を遮光領域として、遮光領域の画素信号を、撮像領域の画素信号から減算するなどといった処理が提案されている（例えば、特許文献１を参照）。
特開２００４－１５７１２号公報
　遮光領域に位置する画素に欠陥があると、シェーディングなどの軽減処理を行う際に支障が生ずる。そこで、遮光領域に、光電変換部を有する画素に加えて、光電変換部を有しない画素を配置し、それぞれの画素信号に基づいて撮像領域の画素信号に処理を行うといったことが考えられる。処理精度を向上するといった観点からは、遮光領域に多くの画素を配置するといったことが好ましいが、センササイズが拡大するといった問題がある。
　従って、本開示の目的は、遮光領域に配置される画素数を抑制しつつ且つシェーディングや筋ムラを効果的に補正することができる撮像装置およびその駆動方法を提供することにある。
　上記の目的を達成するための本開示に係る撮像装置は、
　複数の画素が２次元マトリクス状に配列されている画素アレイ部、及び、
　画素アレイ部の画素を行毎に走査して画素情報を読み出す駆動部、
を含んでおり、
　画素アレイ部は、
　光電変換部を有する画素が配置されており光が入射する矩形状の撮像領域、
　光電変換部を有する画素が配置されており遮光されている第１遮光領域、及び、
　光電変換部を有しない画素が配置されており遮光されている第２遮光領域、
を有しており、
　第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる辺に沿うように配置されている、
撮像装置である。
　上記の目的を達成するための本開示に係る撮像装置の駆動方法は、
　複数の画素が２次元マトリクス状に配列されている画素アレイ部、及び、
　画素アレイ部の画素を行毎に走査して画素情報を読み出す駆動部、
を含んでおり、
　画素アレイ部は、
　光電変換部を有する画素が配置されており光が入射する矩形状の撮像領域、
　光電変換部を有する画素が配置されており遮光されている第１遮光領域、及び、
　光電変換部を有しない画素が配置されており遮光されている第２遮光領域、
を有しており、
　第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる辺に沿うように配置されている、
撮像装置を用いて、
　画素アレイ部の画素を行毎に走査して画素情報を読み出すと共に、撮像領域に属する画素からの画素情報に対して、第１遮光領域と第２遮光領域とにおける画素からの画素情報に基づいて演算処理を行う、
撮像装置の駆動方法である。
図１は、本開示の第１の実施形態に係る撮像装置を説明するための模式的な平面図である。 図２は、画素の回路構成を説明するための図であって、図２Ａは図１に示す撮像領域ＥＡに配置される画素ＰＸNと第１遮光領域ＳＡS1に配置される画素ＰＸS1の回路図、図２Ｂは図１に示す第２遮光領域ＳＡ2に配置される画素ＰＸS2の回路図である。 図３は、画素の構造を説明するための図であって、図３Ａは図１に示す撮像領域ＥＡに配置される画素ＰＸNの模式的な断面図、図３Ｂは図１に示す第１遮光領域ＳＡ1に配置される画素ＰＸS1の模式的な断面図、図３Ｃは図１に示す第２遮光領域ＳＡ2に配置される画素ＰＸS2の模式的な断面図である。 図４は、撮像領域の画素からの画素情報を補正する場合に、第１遮光領域と第２遮光領域のうちどの部分の領域の画素情報が用いられるかを説明するための模式的な平面図である。 図５は、図４に引き続き、撮像領域の画素からの画素情報を補正する場合に、第１遮光領域と第２遮光領域のうちどの部分の領域の画素情報が用いられるかを説明するための模式的な平面図である。 図６は、信号処理部の構造を説明するための模式図である。 図７は、信号処理部における処理を説明するための模式的なフローチャートである。 図８は、第１変形例に係る撮像装置を説明するための模式的な平面図である。 図９は、第２変形例に係る撮像装置を説明するための模式的な平面図である。 図１０は、本開示の第２の実施形態に係る撮像装置の動作を説明するための模式図である。 図１１は、画像処理にあたり、複数フレームのデータを取得することによって用いることができるデータを説明するための図であって、図１１Ａは、図１に示す第１遮光領域ＳＡ1と第２遮光領域ＳＡ2とで取得されるデータの模式図、図１１Ｂは、画像処理が施される対象となる図１に示す撮像領域ＥＡで取得されるデータの模式図である。 図１２は、複数フレームのデータを取得することによって、図１に示す第１遮光領域ＳＡ1と第２遮光領域ＳＡ2とが占める割合を小さくすることができることを説明するための模式図である。
　以下、図面を参照して、実施形態に基づいて本開示を説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値や材料は例示である。以下の説明において、同一要素または同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は、以下の順序で行う。
１．本開示に係る、撮像装置、及び、撮像装置の駆動方法、全般に関する説明
２．第１の実施形態
３．第２の実施形態
４．その他
［本開示に係る、撮像装置、及び、撮像装置の駆動方法、全般に関する説明］
　本開示に係る撮像装置、及び、本開示に係る撮像装置の駆動方法に用いられる撮像装置（以下、これらを単に、本開示に係る撮像装置と呼ぶ場合がある）において、第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる一方の辺側に配置されている構成とすることができる。
　この場合において、第１遮光領域は撮像領域に隣接するように配置されており、第２遮光領域は第１遮光領域に隣接するように配置されている構成とすることができる。尚、第２遮光領域は撮像領域に隣接するように配置されており、第１遮光領域は第２遮光領域に隣接するように配置されている構成とすることもできるが、光電変換部を構成するフォトダイオードを形成する際に均一性を確保するといった観点からは、第１遮光領域は撮像領域に隣接するように配置されることが好ましい。
　あるいは又、本開示に係る撮像装置において、第１遮光領域は、撮像領域において列方向に延びる一方の辺側に配置されており、第２遮光領域は、撮像領域において列方向に延びる他方の辺側に配置されている構成とすることができる。
　あるいは又、本開示に係る撮像装置において、第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる一方の辺側と他方の辺側との双方に配置されている構成とすることができる。この場合において、第１遮光領域は撮像領域に隣接するように配置されており、第２遮光領域は第１遮光領域に隣接するように配置されている構成とすることができる。
　上述した各種の好ましい構成を含む本開示の撮像装置にあっては、第２遮光領域において行方向に並ぶ画素の個数は、第１遮光領域において行方向に並ぶ画素の個数よりも多い構成とすることができる。
　上述した各種の好ましい構成を含む本開示の撮像装置にあっては、撮像領域における画素からの画素情報に対して補正処理を行う信号処理部を更に備えている構成とすることができる。
　上述した好ましい構成の本開示の撮像装置において、信号処理部は、撮像領域に属する画素からの画素情報に対して、第１遮光領域と第２遮光領域とにおける画素からの画素情報に基づいて、演算処理を行う構成とすることができる。
　この場合において、信号処理部は、撮像領域における１つの行に属する画素からの画素情報に対して、第１遮光領域と第２遮光領域とにおける当該行を含む複数行に属する画素からの画素情報に基づいて、補正処理を行う構成とすることができる。
　この場合において、信号処理部は、第１遮光領域における画素からの画素情報の平均値と第２遮光領域における画素からの画素情報の平均値との差分として得られる第１の補正情報と、第２遮光領域における当該行に属する画素または当該行を含む複数行に属する画素からの画素情報の平均値に基づいて得られる第２の補正情報とに基づいて、補正処理を行う構成とすることができる。
　この場合において、信号処理部は、第１遮光領域において或る画素からの画素情報が異常値を示す場合には、該或る画素からの画素情報を除外して第１遮光領域における画素からの画素情報の平均値を算出する構成とすることができる。
　上述した各種の好ましい構成を含む本開示の撮像装置において、信号処理部は、撮像領域に属する画素からの画素情報に対して、複数フレームの画素情報に含まれる第１遮光領域と第２遮光領域とにおける画素からの画素情報に基づいて、演算処理を行う構成とすることができる。
　上述した各種の好ましい構成を含む本開示の撮像装置は、光電変換素子や種々の画素トランジスタを含む画素が行方向及び列方向に２次元マトリクス状に配列されて成るＣＭＯＳセンサや、係るセンサを用いたカメラなどとして構成することができる。
　画素アレイ部の画素を行毎に走査して画素情報を読み出す駆動部や信号処理部は、例えば、論理回路や記憶回路などから構成することができ、これらは、周知の回路素子を用いて構成することができる。尚、信号処理部は、ハードウェアとして実装されていてもよいし、ソフトウェアとして実装されていてもよい、更には、ハードウェアとソフトウェアとが協同するように実装されていてもよい。
　駆動部を構成する水平駆動回路は、例えば、画素の列ごとに配置されたＡ／Ｄ変換部を備えている構成とすることができる。この場合には、画素から出力される信号は、並列的にＡ／Ｄ変換され、デジタル信号として出力される。
　撮像装置は、モノクロ画像を撮像する構成であってもよいし、カラー画像を撮像する構成であってもよい。カラー画像を撮像する構成の場合、通常、光電変換部の光入射面側に、カラーフィルタが配置される。例えば、Ｂａｙｅｒ配列のカラー画像を撮像する場合、［赤，緑，緑，青］に対応する光電変換素子の群を用いてカラー撮像を行う。
　撮像装置が撮像する画像のピクセルの値として、Ｕ－ＸＧＡ（１６００，１２００）、ＨＤ－ＴＶ（１９２０，１０８０）、Ｑ－ＸＧＡ（２０４８，１５３６）の他、（３８４０，２１６０）、（７６８０，４３２０）等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。
　本明細書における各種の条件は、厳密に成立する場合の他、実質的に成立する場合にも満たされる。設計上あるいは製造上生ずる種々のばらつきの存在は許容される。また、以下の説明で用いる各図面は模式的なものであり、実際の寸法やその割合を示すものではない。
［第１の実施形態］
　第１の実施形態は、本開示に係る、撮像装置、及び、撮像装置の駆動方法に関する。
　図１は、本開示の第１の実施形態に係る撮像装置を説明するための模式的な平面図である。
　第１の実施形態に係る撮像装置１は、半導体材料として例えばシリコン（Ｓｉ）を用いた半導体基板に複数の画素が２次元マトリクス状に配列されている画素アレイ部１０、及び、画素アレイ部１０の画素を行毎に走査して画素情報を読み出す駆動部２０を含んでいる。駆動部２０は、垂直駆動回路２１、水平駆動回路２２などから構成されている。これらの動作は、図示せぬ制御回路によって制御される。撮像装置１は、所謂ＣＭＯＳイメージセンサである。
　画素アレイ部１０は、光電変換部を有する画素ＰＸNが配置されており光が入射する矩形状の撮像領域ＥＡ、光電変換部を有する画素ＰＸS1が配置されており遮光されている第１遮光領域ＳＡ1、及び、光電変換部を有しない画素ＰＸS2が配置されており遮光されている第２遮光領域ＳＡ2を備えている。撮像装置１は、撮像領域ＥＡにおける画素ＰＸNからの画素情報に対して補正処理を行う信号処理部３０を更に備えている。尚、画素ＰＸN，画素ＰＸS1，画素ＰＸS2を単に画素ＰＸと記す場合がある。
　矩形の撮像領域ＥＡの各辺を、符号ＳＤT，ＳＤU，ＳＤL，ＳＤRで表す。第１遮光領域ＳＡ1と第２遮光領域ＳＡ2とは、撮像領域ＥＡにおいて列方向（図においてＹ方向）に延びる辺に沿うように配置されている。より具体的には、撮像領域ＥＡにおいて列方向に延びる一方の辺ＳＤL側に配置されている。第１遮光領域ＳＡ1は撮像領域ＥＡに隣接するように配置されており、第２遮光領域ＳＡ2は第１遮光領域ＳＡ1に隣接するように配置されている。
　また、第２遮光領域ＳＡ2において行方向（図においてＸ方向）に並ぶ画素ＰＸS2の個数は、第１遮光領域ＳＡ1において行方向に並ぶ画素ＰＸS1の個数よりも多い。換言すれば、第２遮光領域ＳＡ2の行方向の巾は、第１遮光領域ＳＡ1の行方向の巾よりも広い。
　垂直駆動回路２１は、シフトレジスタやアドレスデコーダなどの論理回路によって構成され、画素アレイ部１０の画素ＰＸを行ごとに順次駆動するための駆動信号を、制御線ＨＳＬを介して画素ＰＸに供給する。尚、１つの画素行に対応して、複数種類の制御線が配される。
　また、画素ＰＸから出力される信号レベルやリセットレベルは、垂直信号線ＶＳＬを介して、水平駆動回路２２に送られる。複数の垂直信号線ＶＳＬのそれぞれは、画素列を構成する画素ＰＸのうち、所定の関係にある画素群に対応して接続される。
　水平駆動回路２２は、画素ＰＸから出力される信号に基づいて２重サンプリング（Double Data Sampling：ＤＤＳ)を施した後、Ａ／Ｄ変換を行う。水平駆動回路２２は、例えば、垂直信号線ＶＳＬごとに並列的にＤＤＳ処理を行う構成とすることができる。そして、水平駆動回路２２から画素情報Ｄsigが信号処理部３０に出力される。信号処理部３０は、撮像領域ＥＡにおける画素ＰＸNからの画素情報に対して、画素ＰＸS1，ＰＸS2からの情報に基づいて補正処理を行う。補正処理については、後述する図４ないし図７を参照して、後で詳しく説明する。
　次いで、画素ＰＸの基本的な構成や動作について説明する。図２は、画素の回路構成を説明するための図であって、図２Ａは図１に示す撮像領域ＥＡに配置される画素ＰＸNと第１遮光領域ＳＡ1に配置される画素ＰＸS1の回路図、図２Ｂは図１に示す第２遮光領域ＳＡ2に配置される画素ＰＸS2の回路図である。
　図２Ａを参照して、撮像領域ＥＡに配置される画素ＰＸNと第１遮光領域ＳＡ1に配置される画素ＰＸS1について説明する。画素ＰＸNと画素ＰＸS1とは同一の回路構成であって、
　光電変換部ＰＤに所定の電圧を印加するための初期化トランジスタ、
　光電変換された電荷を浮遊拡散領域ＦＤに転送するための転送トランジスタ、
　浮遊拡散領域ＦＤに所定の電圧を印加するためのリセットトランジスタ、
　ゲート電極に浮遊拡散領域ＦＤの電圧が印加される増幅トランジスタ、及び、
　増幅トランジスタと垂直信号線ＶＳＬとを接続するための選択トランジスタ、
といった５つのトランジスタ（それぞれ、符号ＯＦＧ，ＴＲＧ，ＲＳＴ，ＡＭＰ，ＳＥＬで表す）、フォトダイオードから成る光電変換部ＰＤ、及び、浮遊拡散領域ＦＤから構成されている。
　これに対して、第２遮光領域ＳＡ2に配置される画素ＰＸS2は、画素ＰＸN，ＰＸS1に対して光電変換部ＰＤが省略されている構成である（図２Ｂ参照）。
　光電変換部ＰＤの一端（アノード側）や浮遊拡散領域ＦＤの一端には、一定の電圧（例えば接地電圧）が供給される。駆動電圧が供給される電源線と光電変換部ＰＤの他端（カソード側）とは、初期化トランジスタＯＦＧを介して接続されている。駆動電圧が供給される電源線と浮遊拡散領域ＦＤの他端とは、リセットトランジスタＲＳＴを介して接続されている。光電変換部ＰＤの他端と浮遊拡散領域ＦＤの他端とは、転送トランジスタＴＲＧを介して接続されている。
　増幅トランジスタＡＭＰの一端は駆動電圧が供給される電源線に接続されている。増幅トランジスタＡＭＰの他端と垂直信号線ＶＳＬとは、選択トランジスタＳＥＬを介して接続されている。増幅トランジスタＡＭＰのゲート電極は、浮遊拡散領域ＦＤの他端に接続されている。
　画素ＰＸの基本的な動作について説明する。尚、ここでは、トランジスタＯＦＧ，ＴＲＧ，ＲＳＴ，ＳＥＬのゲート電極に接続される制御線を、それぞれ、制御線ＨＳＬ（ＯＦＧ）、制御線ＨＳＬ（ＴＲＧ）、制御線ＨＳＬ（ＲＳＴ）、制御線ＨＳＬ（ＳＥＬ）と表記する。
　先ず、全行の制御線ＨＳＬ（ＯＦＧ）がハイレベルとされている状態（換言すれば、初期化トランジスタＯＦＧを介して電圧ＶDDが印加され光電変換部ＰＤがリセットされている状態）から、全行の制御線ＨＳＬ（ＯＦＧ）を一括してローレベルとする。これによって、全画素において露光が開始される。
　そして、所定の露光期間が経過した後、全行の制御線ＨＳＬ（ＴＲＧ）を所定の期間ハイレベルとする。これによって、転送トランジスタＴＲＧが導通状態となって、光電変換部ＰＤの電荷が浮遊拡散領域ＦＤに転送され、保持される。尚、画素ＰＸS2にあっては光電変換部ＰＤが省略されているので、光電変換部ＰＤの電荷が浮遊拡散領域ＦＤに転送されるといったことはない。
　次いで、画素信号を読み出す。具体的には、読み出し対象となる行の制御線ＨＳＬ（ＳＥＬ）を、所定の期間ハイレベルとする。これによって、増幅トランジスタＡＭＰは導通状態の選択トランジスタＳＥＬを介して垂直信号線ＶＳＬに接続される。そして、その期間内に、制御線ＨＳＬ（ＲＳＴ）を一定期間ハイレベルとする。この動作によって、信号レベルとリセットレベルの読出しが行われる。
　垂直信号線ＶＳＬを介して読み出される信号レベル、リセットレベルは、それぞれ、増幅トランジスタＡＭＰのゲート電圧によって制御される。水平駆動回路２２は、リセットレベルと信号レベルとの差分を求め、それを画素情報Ｄsigとして出力する。
　ここで、画素ＰＸN、画素ＰＸS1，画素ＰＸS2からの画素情報の意味について説明する。
　図３は、画素の構造を説明するための図であって、図３Ａは図１に示す撮像領域ＥＡに配置される画素ＰＸNの模式的な断面図、図３Ｂは図１に示す第１遮光領域ＳＡ1に配置される画素ＰＸS1の模式的な断面図、図３Ｃは図１に示す第２遮光領域ＳＡ2に配置される画素ＰＸS2の模式的な断面図である。
　画素ＰＸは、半導体基板の上層に設けられた素子分離領域ＳＴＩで区画された領域に形成されている。図３Ａや図３Ｂに示すように、画素ＰＸNと画素ＰＸS1にあっては、例えばフォトダイオードから成る光電変換部ＰＤ、浮遊拡散領域ＦＤ、読み出し用の転送電極ＴＲＧが設けられている。そして、それらの上に遮光膜１１が配置されている。画素ＰＸS2にあっては、光電変換部ＰＤは省略されており、浮遊拡散領域ＦＤ、読み出し用の転送電極ＴＲＧが設けられている。そして、それらの上に遮光膜１１が配置されている。
　画素ＰＸNにあっては、光電変換部ＰＤの上の遮光膜１１の部分には開口ＯＰが形成され、外光がＰＤに入射する。ここで、例えばフォトダイオードから成る光電変換部ＰＤはｐｎ接合に起因する暗電流が発生する。従って、画素ＰＸNを用いて、光電変換された電荷と暗電流による電荷の双方に基づいた画素情報を得ることができる。尚、より具体的には、画素ＰＸの駆動に伴う電源ゆれなどに起因する影響を包含した状態の情報が得られる。
　画素ＰＸS1にあっては、光電変換部ＰＤは遮光膜１１によって遮光されている。従って、画素ＰＸS1にあっては、光電変換部ＰＤのｐｎ接合に起因する暗電流による電荷に基づいた画素情報を得ることができる。尚、より具体的には、画素ＰＸの駆動に伴う電源ゆれなどに起因する影響を包含した状態の情報が得られる。
　画素ＰＸS2にあっては、光電変換部ＰＤが省略されているので、従って、光電変換された電荷も、光電変換部ＰＤのｐｎ接合に起因する暗電流による電荷も蓄積されない。よって、画素ＰＸの駆動に伴う電源ゆれなどに起因する画素情報を得ることができる。
　以上、画素の基本的な構成や動作について説明した。引き続き、撮像装置１の動作について説明する。
　先ず、本開示の理解を助けるため、撮像領域ＥＡの画素ＰＸNからの画素情報を補正する場合に、第１遮光領域ＳＡ1と第２遮光領域ＳＡ2のうちどの部分の領域の画素情報が用いられるかについて説明する。
　撮像領域ＥＡの画素ＰＸNからの画素情報を、第１遮光領域ＳＡ1および第２遮光領域ＳＡ2の画素ＰＸS1，ＰＸS2からの情報に基づいて補正する場合、精度の観点から、第１遮光領域ＳＡ1や第２遮光領域ＳＡ2に配置された多数の画素ＰＸS1，ＰＸS2からの情報を用いることが好ましい。この場合、撮像領域ＥＡにおいて或る行に属する画素ＰＸNからの画素情報を、第１遮光領域ＳＡ1および第２遮光領域ＳＡ2において該或る行に属する画素ＰＸS1，ＰＸS2からの情報に基づいて補正しようとすれば、第１遮光領域ＳＡ1および第２遮光領域ＳＡ2において行方向に多数の画素ＰＸS1，ＰＸS2を配置せざるを得ない。しかしながら、これは、センササイズを拡大するといった要因となる。
　そこで、撮像領域ＥＡにおいて或る行に属する画素ＰＸNからの画素情報を、第１遮光領域ＳＡ1および第２遮光領域ＳＡ2において該或る行を含む他の行に属する画素ＰＸS1，ＰＸS2からの情報に基づいて補正するといったことが考えられる。この構成によれば、第１遮光領域ＳＡ1および第２遮光領域ＳＡ2において行方向に並ぶ画素ＰＸS1，ＰＸS2の数を抑制することができる。定性的には、暗電流特性は面内において徐々に変化するといった傾向を示す。従って、暗電流特性による影響を補正する場合には、第１遮光領域ＳＡ1において多数の行の画素ＰＸS1の情報に基づいて補正をしても支障はない。
　しかしながら、画素ＰＸの駆動に伴う電源ゆれなどに起因して生ずる横方向の筋ムラは面内において徐々に変化するといった傾向は示さず、行の位置に応じて変化するといった傾向を示す。従って、電源ゆれなどに起因する影響を補正する場合には、第２遮光領域ＳＡ2においてある程度限定された範囲の行における画素ＰＸS2の情報に基づいて補正をすることが好ましい。
　上述した観点から、第１の実施形態にあっては、撮像領域ＥＡにおいて或る行に属する画素からの画素情報を、第１遮光領域ＳＡ1および第２遮光領域ＳＡ2において該或る行を含む他の行に属する画素からの情報に基づいて補正する。但し、電源ゆれなどに起因する影響を補正する場合には、第２遮光領域ＳＡ2においてある程度限定された範囲の行における画素の情報に基づいて補正をする。
　図４は、撮像領域の画素からの画素情報を補正する場合に、第１遮光領域と第２遮光領域のうちどの部分の領域の画素情報が用いられるかを説明するための模式的な平面図である。図５は、図４に引き続き、撮像領域の画素からの画素情報を補正する場合に、第１遮光領域と第２遮光領域のうちどの部分の領域の画素情報が用いられるかを説明するための模式的な平面図である。
　図４や図５に示すように、第１の実施形態にあっては、画素アレイ部１０において所定のｍ本の行（以下、単に、［ｍ行］と記す）に属する画素ＰＸNについて、第１遮光領域ＳＡ1においても該当する［ｍ行］に属する画素ＰＸS1の情報を使用する。また、所定の［ｍ行］に含まれる［ｎ行］（但し、ｍ＞ｎ）の群に属する画素ＰＸNについては、基本的には、第２遮光領域ＳＡ2においても該当する［ｎ行］に属する画素ＰＸS2の情報を使用する。尚、［ｍ，ｎ］は自然数であって、［ｍ］は［ｎ］の整数倍とすることが好ましい。
　以下、図を参照して、信号処理部における動作について説明する。
　図６は、信号処理部の構造を説明するための模式図である。図７は、信号処理部における処理を説明するための模式的なフローチャートである。
　第１の実施形態にあっては、画素アレイ部１０の画素ＰＸを行毎に走査して画素情報を読み出すと共に、撮像領域ＥＡに属する画素からの画素情報に対して、第１遮光領域ＳＡ1と第２遮光領域ＳＡ2とにおける画素ＰＸS1，ＰＸS2からの画素情報に基づいて演算処理を行う。
　信号処理部３０は、撮像領域ＥＡに属する画素ＰＸNからの画素情報に対して、第１遮光領域ＳＡ1と第２遮光領域ＳＡ2とにおける画素ＰＸS1，ＰＸS2からの画素情報に基づいて、演算処理を行う。より具体的には、信号処理部３０は、撮像領域ＥＡにおける１つの行に属する画素ＰＸNからの画素情報に対して、第１遮光領域ＳＡ1と第２遮光領域ＳＡ2とにおける当該行を含む複数行に属する画素ＰＸS1，ＰＸS2からの画素情報に基づいて、補正処理を行う。以下、具体的な動作について詳しく説明する。
　図６に示すように、信号処理部３０は、水平駆動回路２２からの画素情報Ｄsigを振り分けるセレクタ部３１、画素ＰＸNに対応するｍ行分のメモリ部３２、画素ＰＸS1についてのｍ行平均値演算部３３、及び、画素ＰＸS2についての、ｎ行平均値演算部３４、ｍ／ｎ個の補正情報保持部３５、ｍ行平均値演算部３６などを備えている。
　以下説明するように、信号処理部３０は、第１遮光領域ＳＡ1における画素ＰＸS1からの画素情報の平均値と第２遮光領域ＳＡ2における画素ＰＸS2からの画素情報の平均値との差分として得られる第１の補正情報と、第２遮光領域ＳＡ2における当該行に属する画素ＰＸS2または当該行を含む複数行に属する画素ＰＸS2からの画素情報の平均値に基づいて得られる第２の補正情報とに基づいて、補正処理を行う。
　図６や図７に示すように、水平駆動回路２２からの画素情報Ｄsigは、画素ＰＸS1、画素ＰＸS2、画素ＰＸNのいずれに該当するものであるかが選別される。画素情報Ｄsigが画素ＰＸNのデータである場合、図６に示すメモリ部３２に格納される。画素情報Ｄsigが画素ＰＸS1のデータである場合、図６に示すｍ行平均値演算部３３において、ｍ行分の画素ＰＸS1のデータの平均値が算出される。ｍ行平均値演算部３３からの出力は、電源ゆれ成分を含む暗電流成分の平均値に該当する。これは、第１の補正情報の基となる。
　画素情報Ｄsigが画素ＰＸS2のデータである場合、図６に示すｎ行平均値演算部３４において、ｎ行分の画素ＰＸS2のデータの平均値が算出される。ｎ行平均値演算部３４からの出力は、電源ゆれ成分の平均値に該当する。また、この平均値は、ｎ行単位で算出されるので、ｍ／ｎ個の第２の補正情報として、保持部３５に保持される。第２の補正情報は、ｎ行分の画素ＰＸS2の電源ゆれ成分の平均値に該当する。また、ｍ行平均値演算部３６によって、ｍ行分の画素ＰＸS2のデータの平均値が算出される。ｍ行平均値演算部３６からの出力は、ｍ行分の画素ＰＸS2の電源ゆれ成分の平均値に該当する。
　画素ＰＸNのデータはメモリ部３２によってｍ行分保持された後、１行分ずつ出力される。画素ＰＸNのデータは、暗電流成分と電源ゆれ成分を含む画像情報である。そこで、保持部３５に格納された第２の補正情報をｎ行周期で切り替えて減算する。この減算によって、画素ＰＸNのデータから電源ゆれ成分の影響が除去される。
　更に、ｍ行平均値演算部３３の出力を減算することで、画素ＰＸNのデータから暗電流成分の影響を除去することができる。ただし、単純に減算した場合、電源ゆれ成分を二重に減算することとなる。そこで、ｍ行平均値演算部３３の出力からｍ行平均値演算部３６の出力を減算し、第１の補正情報として減算する。第１の補正情報は、ｍ行分の画素ＰＸS1の暗電流成分の平均値に該当する。
　尚、第１遮光領域ＳＡ1の画素ＰＸS1は暗電流成分を主とするデータを生成する。従って、各画素のデータ値の変動幅はそれほど大きくはない。画素ＰＸS1が含む光電変換部ＰＤに異常がある場合、その画素からのデータ値は他の画素から大きく逸脱したものとなる。このように、画素ＰＸS1の異常は容易に検出できるので、信号処理部３０は、第１遮光領域ＳＡ1において或る画素からの画素情報が異常値を示す場合には、該或る画素からの画素情報を除外して第１遮光領域ＳＡ1における画素からの画素情報の平均値を算出することが好ましい。
　以上、第１の実施形態について説明した。説明においては、（ｍ＞ｎ）であることが好ましいとして説明したが、場合によっては種々の変形が可能である。
　例えば、ｍ＝ｎと設定をしておき、画素ＰＸS1と画素ＰＸS2との差分を取得することで暗電流成分の情報を取り出し、この情報のみに基づいて補正をするといったことが考えられる。あるいは又、ｍ＜ｎと設定しておき、画素ＰＸS1の行数を少なく設定することによって、画素ＰＸS1の欠陥が多い場合において補正を行うといったことが考えられる。
　また、以上の説明においては、第１遮光領域ＳＡ1と第２遮光領域ＳＡ2とは、撮像領域ＥＡにおいて列方向に延びる一方の辺ＳＤL側に配置されているとしたが、他の配置も可能である。以下、図を参照して説明する。
　図８は、第１変形例に係る撮像装置を説明するための模式的な平面図である。この例において、第１遮光領域ＳＡ1は、撮像領域において列方向に延びる一方の辺ＳＤL側に配置されており、第２遮光領域ＳＡ2は、撮像領域において列方向に延びる他方の辺ＳＤR側に配置されている。尚、第１遮光領域ＳＡ1と第２遮光領域ＳＡ2とが入れ替わっている構成であってもよい。
　図９は、第２変形例に係る撮像装置を説明するための模式的な平面図である。この例において、第１遮光領域ＳＡ1と第２遮光領域ＳＡ2とは、撮像領域において列方向に延びる一方の辺側と他方の辺側との双方に配置されている。更には、第１遮光領域ＳＡ1は撮像領域に隣接するように配置されており、第２遮光領域ＳＡ2は第１遮光領域ＳＡ1に隣接するように配置されている。
　図９に示す構成にあっては、辺ＳＤL側と辺ＳＤR側とにおける画素ＰＸを利用して補正を行なうといったこともできる。例えば、辺ＳＤL側の画素ＰＸを利用して暗電流成分による影響を補正し、辺ＳＤR側の画素ＰＸを利用して電源ゆれの成分による影響を補正するといったこともできる。
［第２の実施形態］
　第２の実施形態も、本開示に係る、撮像装置、及び、撮像装置の駆動方法に関する。
　第１の実施形態は、基本的には、同じフレームで取得された画素情報を用いて補正を行なうといった構成であった。補正の精度向上の観点からは、第１遮光領域や第２遮光領域に配置された多数の画素からの情報を用いることが好ましい。
　第２の実施形態において、信号処理部は、撮像領域ＥＡに属する画素からの画素情報に対して、複数フレームの画素情報に含まれる第１遮光領域ＳＡ1と第２遮光領域ＳＡ2とにおける画素からの画素情報に基づいて、演算処理を行う。
　第２の実施形態に係る撮像装置の模式図は、図１において撮像装置１を撮像装置２と、信号処理部３０を信号処理部２３０と読み替えればよい。
　図１０は、本開示の第２の実施形態に係る撮像装置の動作を説明するための模式図である。
　撮像装置２は、例えば、通常のフレームレートにたいして３倍のフレームレートで撮像を行なう。この場合、通常の１フレームを構築するために、図１０に示すように３枚のフレームの画素情報を取得することができる。信号処理部２３０はこれらの画素情報を保持して、撮像領域ＥＡの画素情報に補正を施すことができる。
　図１１は、画像処理にあたり、複数フレームのデータを取得することによって用いることができるデータを説明するための図であって、図１１Ａは、図１に示す領域１２と領域１３とで取得されるデータの模式図、図１１Ｂは、画像処理が施される対象となる図１に示す撮像領域ＥＡで取得されるデータの模式図である。
　第１遮光領域ＳＡ1や第２遮光領域ＳＡ2からの情報は、単独フレームに対して３倍の情報を取得することができる。信号処理部２３０は、これらの情報を利用して、例えば第１の実施形態において説明した補正動作を施すといったことも可能である。尚、撮像領域ＥＡの画素情報にあっては、３フレームのうちいずれかのフレームの情報を使用するといった態様であってもよいし、あるいは、複数フレームの平均を使用するといった態様であってもよい。
　また、上述した例では、単独フレームに対して３倍の情報を取得することができる。よって、図１２に示すように、１つのフレームにおける遮光領域の画素数を少なく設定するといったことも可能である。結果として、画素アレイ部１０において遮光領域が占める割合を小さくすることができるといった利点を備えている。
　以上説明した本開示に係る各種の撮像装置にあっては、画素アレイ部の画素を行毎に走査して画素情報が読み出される。そして、第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる辺に沿うように配置されている。この配置によれば、撮像領域において或る行に属する画素からの情報に対して、第１遮光領域と第２遮光領域において或る行を含む複数行の画素からの情報を用いて補正を施すといったことが容易になる。このため、遮光領域において行方向に並ぶ画素の個数を減らしたとしても支障なく補正を施すことができる。
［その他］
　なお、本開示の技術は以下のような構成も取ることができる。
［Ａ１］
　複数の画素が２次元マトリクス状に配列されている画素アレイ部、及び、
　画素アレイ部の画素を行毎に走査して画素情報を読み出す駆動部、
を含んでおり、
　画素アレイ部は、
　光電変換部を有する画素が配置されており光が入射する矩形状の撮像領域、
　光電変換部を有する画素が配置されており遮光されている第１遮光領域、及び、
　光電変換部を有しない画素が配置されており遮光されている第２遮光領域、
を有しており、
　第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる辺に沿うように配置されている、
撮像装置。
［Ａ２］
　第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる一方の辺側に配置されている、
上記［Ａ１］に記載の撮像装置。
［Ａ３］
　第１遮光領域は撮像領域に隣接するように配置されており、第２遮光領域は第１遮光領域に隣接するように配置されている、
上記［Ａ２］に記載の撮像装置。
［Ａ４］
　第１遮光領域は、撮像領域において列方向に延びる一方の辺側に配置されており、
　第２遮光領域は、撮像領域において列方向に延びる他方の辺側に配置されている、
上記［Ａ１］に記載の撮像装置。
［Ａ５］
　第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる一方の辺側と他方の辺側との双方に配置されている、
上記［Ａ１］に記載の撮像装置。
［Ａ６］
　第１遮光領域は撮像領域に隣接するように配置されており、第２遮光領域は第１遮光領域に隣接するように配置されている、
上記［Ａ５］に記載の撮像装置。
［Ａ７］
　第２遮光領域において行方向に並ぶ画素の個数は、第１遮光領域において行方向に並ぶ画素の個数よりも多い、
上記［Ａ１］ないし［Ａ６］のいずれかに記載の撮像装置。
［Ａ８］
　撮像領域における画素からの画素情報に対して補正処理を行う信号処理部を更に備えている、
上記［Ａ１］ないし［Ａ７］のいずれかに記載の撮像装置。
［Ａ９］
　信号処理部は、撮像領域に属する画素からの画素情報に対して、第１遮光領域と第２遮光領域とにおける画素からの画素情報に基づいて、演算処理を行う、
上記［Ａ８］に記載の撮像装置。
［Ａ１０］
　信号処理部は、撮像領域における１つの行に属する画素からの画素情報に対して、第１遮光領域と第２遮光領域とにおける当該行を含む複数行に属する画素からの画素情報に基づいて、補正処理を行う、
上記［Ａ９］に記載の撮像装置。
［Ａ１１］
　信号処理部は、第１遮光領域における画素からの画素情報の平均値と第２遮光領域における画素からの画素情報の平均値との差分として得られる第１の補正情報と、第２遮光領域における当該行に属する画素または当該行を含む複数行に属する画素からの画素情報の平均値に基づいて得られる第２の補正情報とに基づいて、補正処理を行う、
上記［Ａ１０］に記載の撮像装置。
［Ａ１２］
　信号処理部は、第１遮光領域において或る画素からの画素情報が異常値を示す場合には、該或る画素からの画素情報を除外して第１遮光領域における画素からの画素情報の平均値を算出する、
上記［Ａ１１］に記載の撮像装置。
［Ａ１３］
　信号処理部は、撮像領域に属する画素からの画素情報に対して、複数フレームの画素情報に含まれる第１遮光領域と第２遮光領域とにおける画素からの画素情報に基づいて、演算処理を行う、
上記［Ａ８］ないし［Ａ１２］のいずれかに記載の撮像装置。
［Ｂ１］
　複数の画素が２次元マトリクス状に配列されている画素アレイ部、及び、
　画素アレイ部の画素を行毎に走査して画素情報を読み出す駆動部、
を含んでおり、
　画素アレイ部は、
　光電変換部を有する画素が配置されており光が入射する矩形状の撮像領域、
　光電変換部を有する画素が配置されており遮光されている第１遮光領域、及び、
　光電変換部を有しない画素が配置されており遮光されている第２遮光領域、
を有しており、
　第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる辺に沿うように配置されている、
撮像装置を用いて、
　画素アレイ部の画素を行毎に走査して画素情報を読み出すと共に、撮像領域に属する画素からの画素情報に対して、第１遮光領域と第２遮光領域とにおける画素からの画素情報に基づいて演算処理を行う、
撮像装置の駆動方法。
［Ｂ２］
　第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる一方の辺側に配置されている、
上記［Ｂ１］に記載の撮像装置の駆動方法。
［Ｂ３］
　第１遮光領域は撮像領域に隣接するように配置されており、第２遮光領域は第１遮光領域に隣接するように配置されている、
上記［Ｂ２］に記載の撮像装置の駆動方法。
［Ｂ４］
　第１遮光領域は、撮像領域において列方向に延びる一方の辺側に配置されており、
　第２遮光領域は、撮像領域において列方向に延びる他方の辺側に配置されている、
上記［Ｂ１］に記載の撮像装置の駆動方法。
［Ｂ５］
　第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる一方の辺側と他方の辺側との双方に配置されている、
上記［Ｂ１］に記載の撮像装置の駆動方法。
［Ｂ６］
　第１遮光領域は撮像領域に隣接するように配置されており、第２遮光領域は第１遮光領域に隣接するように配置されている、
上記［Ｂ５］に記載の撮像装置の駆動方法。
［Ｂ７］
　第２遮光領域において行方向に並ぶ画素の個数は、第１遮光領域において行方向に並ぶ画素の個数よりも多い、
上記［Ｂ１］ないし［Ｂ６］のいずれかに記載の撮像装置の駆動方法。
［Ｂ８］
　撮像領域に属する画素からの画素情報に対して、第１遮光領域と第２遮光領域とにおける画素からの画素情報に基づいて、演算処理を行う、
上記［Ｂ１］に記載の撮像装置の駆動方法。
［Ｂ９］
　撮像領域における１つの行に属する画素からの画素情報に対して、第１遮光領域と第２遮光領域とにおける当該行を含む複数行に属する画素からの画素情報に基づいて、補正処理を行う、
上記［Ｂ８］に記載の撮像装置の駆動方法。
［Ｂ１０］
　第１遮光領域における画素からの画素情報の平均値と第２遮光領域における画素からの画素情報の平均値との差分として得られる第１の補正情報と、第２遮光領域における当該行に属する画素または当該行を含む複数行に属する画素からの画素情報の平均値に基づいて得られる第２の補正情報とに基づいて、補正処理を行う、
上記［Ｂ９］に記載の撮像装置の駆動方法。
［Ｂ１１］
　第１遮光領域において或る画素からの画素情報が異常値を示す場合には、該或る画素からの画素情報を除外して第１遮光領域における画素からの画素情報の平均値を算出する、
上記［Ｂ１０］に記載の撮像装置の駆動方法。
［Ｂ１２］
　撮像領域に属する画素からの画素情報に対して、複数フレームの画素情報に含まれる第１遮光領域と第２遮光領域とにおける画素からの画素情報に基づいて、演算処理を行う、
上記［Ｂ１］ないし［Ｂ１１］のいずれかに記載の撮像装置の駆動方法。
１，２・・・撮像装置、１０・・・画素アレイ部、１１・・・遮光膜、２０・・・駆動部、２１・・・水平駆動回路、２２・・・垂直駆動回路、３０，２３０・・・信号処理部、３１・・・セレクタ部、３２・・・ｍ行分のメモリ部、３３・・・画素ＰＸS1についてのｍ行平均値演算部、３４・・・画素ＰＸS2についてのｎ行平均値演算部、３５・・・ｍ／ｎ個の補正情報保持部、３６・・・画素ＰＸS2についてのｍ行平均値演算部、ＥＡ・・・撮像領域、ＳＡ1・・・第１遮光領域、ＳＡ2・・・第２遮光領域、ＳＤL，ＳＤT，ＳＤR，ＳＤU・・・撮像領域の辺、ＨＳＬ・・・制御線、ＶＳＬ・・・垂直信号線、ＰＸN・・・撮像領域に配置される画素、ＰＸS1・・・第１遮光領域に配置される画素、ＰＸS2・・・第２遮光領域に配置される画素

Claims (14)

  1. 　複数の画素が２次元マトリクス状に配列されている画素アレイ部、及び、
    　画素アレイ部の画素を行毎に走査して画素情報を読み出す駆動部、
    を含んでおり、
    　画素アレイ部は、
    　光電変換部を有する画素が配置されており光が入射する矩形状の撮像領域、
    　光電変換部を有する画素が配置されており遮光されている第１遮光領域、及び、
    　光電変換部を有しない画素が配置されており遮光されている第２遮光領域、
    を有しており、
    　第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる辺に沿うように配置されている、
    撮像装置。
  2. 　第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる一方の辺側に配置されている、
    請求項１に記載の撮像装置。
  3. 　第１遮光領域は撮像領域に隣接するように配置されており、第２遮光領域は第１遮光領域に隣接するように配置されている、
    請求項２に記載の撮像装置。
  4. 　第１遮光領域は、撮像領域において列方向に延びる一方の辺側に配置されており、
    　第２遮光領域は、撮像領域において列方向に延びる他方の辺側に配置されている、
    請求項１に記載の撮像装置。
  5. 　第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる一方の辺側と他方の辺側との双方に配置されている、
    請求項１に記載の撮像装置。
  6. 　第１遮光領域は撮像領域に隣接するように配置されており、第２遮光領域は第１遮光領域に隣接するように配置されている、
    請求項５に記載の撮像装置。
  7. 　第２遮光領域において行方向に並ぶ画素の個数は、第１遮光領域において行方向に並ぶ画素の個数よりも多い、
    請求項１に記載の撮像装置。
  8. 　撮像領域における画素からの画素情報に対して補正処理を行う信号処理部を更に備えている、
    請求項１に記載の撮像装置。
  9. 　信号処理部は、撮像領域に属する画素からの画素情報に対して、第１遮光領域と第２遮光領域とにおける画素からの画素情報に基づいて、演算処理を行う、
    請求項８に記載の撮像装置。
  10. 　信号処理部は、撮像領域における１つの行に属する画素からの画素情報に対して、第１遮光領域と第２遮光領域とにおける当該行を含む複数行に属する画素からの画素情報に基づいて、補正処理を行う、
    請求項９に記載の撮像装置。
  11. 　信号処理部は、第１遮光領域における画素からの画素情報の平均値と第２遮光領域における画素からの画素情報の平均値との差分として得られる第１の補正情報と、第２遮光領域における当該行に属する画素または当該行を含む複数行に属する画素からの画素情報の平均値に基づいて得られる第２の補正情報とに基づいて、補正処理を行う、
    請求項１０に記載の撮像装置。
  12. 　信号処理部は、第１遮光領域において或る画素からの画素情報が異常値を示す場合には、該或る画素からの画素情報を除外して第１遮光領域における画素からの画素情報の平均値を算出する、
    請求項１１に記載の撮像装置。
  13. 　信号処理部は、撮像領域に属する画素からの画素情報に対して、複数フレームの画素情報に含まれる第１遮光領域と第２遮光領域とにおける画素からの画素情報に基づいて、演算処理を行う、
    請求項８に記載の撮像装置。
  14. 　複数の画素が２次元マトリクス状に配列されている画素アレイ部、及び、
    　画素アレイ部の画素を行毎に走査して画素情報を読み出す駆動部、
    を含んでおり、
    　画素アレイ部は、
    　光電変換部を有する画素が配置されており光が入射する矩形状の撮像領域、
    　光電変換部を有する画素が配置されており遮光されている第１遮光領域、及び、
    　光電変換部を有しない画素が配置されており遮光されている第２遮光領域、
    を有しており、
    　第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる辺に沿うように配置されている、
    撮像装置を用いて、
    　画素アレイ部の画素を行毎に走査して画素情報を読み出すと共に、撮像領域に属する画素からの画素情報に対して、第１遮光領域と第２遮光領域とにおける画素からの画素情報に基づいて演算処理を行う、
    撮像装置の駆動方法。
PCT/JP2019/028061 2018-07-27 2019-07-17 撮像装置、及び、撮像装置の駆動方法 WO2020022138A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-141298 2018-07-27
JP2018141298A JP2020017916A (ja) 2018-07-27 2018-07-27 撮像装置、及び、撮像装置の駆動方法

Publications (1)

Publication Number Publication Date
WO2020022138A1 true WO2020022138A1 (ja) 2020-01-30

Family

ID=69180431

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/028061 WO2020022138A1 (ja) 2018-07-27 2019-07-17 撮像装置、及び、撮像装置の駆動方法

Country Status (2)

Country Link
JP (1) JP2020017916A (ja)
WO (1) WO2020022138A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7225271B2 (ja) * 2020-04-01 2023-02-20 キヤノン株式会社 光電変換装置、撮像システム、移動体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004112474A (ja) * 2002-09-19 2004-04-08 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2011030097A (ja) * 2009-07-28 2011-02-10 Sony Corp 撮像素子、撮像装置、信号処理方法及びプログラム
JP2013106186A (ja) * 2011-11-14 2013-05-30 Canon Inc 撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004112474A (ja) * 2002-09-19 2004-04-08 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2011030097A (ja) * 2009-07-28 2011-02-10 Sony Corp 撮像素子、撮像装置、信号処理方法及びプログラム
JP2013106186A (ja) * 2011-11-14 2013-05-30 Canon Inc 撮像装置

Also Published As

Publication number Publication date
JP2020017916A (ja) 2020-01-30

Similar Documents

Publication Publication Date Title
JP5402349B2 (ja) 固体撮像装置とその駆動方法、及び電子機器
CN113542639B (zh) 固态成像器件、固态成像器件的制造方法和电子设备
US8363133B2 (en) Solid-state image capturing device and camera
JP6369233B2 (ja) 固体撮像素子及びその信号処理方法、並びに電子機器
JP6776011B2 (ja) 撮像装置及び撮像システム
US8072513B2 (en) Image capturing system, signal processing circuit, and signal processing method
JP5987326B2 (ja) 固体撮像素子および信号処理方法、並びに電子機器
JP6229652B2 (ja) 撮像装置および撮像方法、電子機器、並びにプログラム
US8780236B2 (en) Imaging apparatus for correcting noise when a quantity of pixels in an invalid pixel area is small
JP6180882B2 (ja) 固体撮像装置、信号処理装置、および電子機器
JP2010130657A (ja) 固体撮像装置及びそれを用いた撮像システム
JP5556199B2 (ja) 固体撮像素子及び撮像機器
JP6037170B2 (ja) 固体撮像装置およびその信号処理方法、並びに電子機器
US20110317055A1 (en) Solid-state imaging device, camera module, and imaging method
TW201301884A (zh) 固態成像裝置及其驅動方法及電子系統
JP2008017388A (ja) 固体撮像装置
JP6491519B2 (ja) 撮像素子及び撮像装置
US10321075B2 (en) Imaging apparatus and imaging system
JP5216259B2 (ja) 固体撮像素子および撮像装置
WO2020022138A1 (ja) 撮像装置、及び、撮像装置の駆動方法
JP5028371B2 (ja) 撮影装置
JP2012075050A (ja) 固体撮像素子、撮像装置、黒レベル決定方法
TW202226824A (zh) 固體攝像裝置、固體攝像裝置的信號處理方法、以及電子機器
JP4515628B2 (ja) 撮像装置
JP4646392B2 (ja) 撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19839837

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19839837

Country of ref document: EP

Kind code of ref document: A1