WO2020013595A1 - 발광 소자, 발광 소자의 제조 방법 및 발광 소자를 포함하는 디스플레이 장치 - Google Patents

발광 소자, 발광 소자의 제조 방법 및 발광 소자를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
WO2020013595A1
WO2020013595A1 PCT/KR2019/008481 KR2019008481W WO2020013595A1 WO 2020013595 A1 WO2020013595 A1 WO 2020013595A1 KR 2019008481 W KR2019008481 W KR 2019008481W WO 2020013595 A1 WO2020013595 A1 WO 2020013595A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
layer
emitting cell
cell
electrically connected
Prior art date
Application number
PCT/KR2019/008481
Other languages
English (en)
French (fr)
Inventor
강진희
오타지츠오
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US17/257,610 priority Critical patent/US11444117B2/en
Publication of WO2020013595A1 publication Critical patent/WO2020013595A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Definitions

  • the present disclosure includes a multi-tunnel junction light emitting device having two or more horizontally divided light emitting regions, a method of manufacturing the same, and a display device capable of efficiently arranging pixels and independently controlling the light emitting regions, including the light emitting device as described above. It is about.
  • LEDs having a multi-tunnel junction structure have been developed for the purpose of increasing internal quantum efficiency (IQE) and minimizing optical loss. have.
  • IQE internal quantum efficiency
  • the emission area in a single device is reduced according to the electrode formation process, power consumption is increased due to the difference in light emission efficiency for each color, and multicolor implementation of a single device is possible. It is pointed out that there are limitations that the process for manufacturing the display device is complicated, and that the complexity of the manufacturing process is accompanied by an increase in the defective rate and the repair process cost.
  • the present disclosure has been made to overcome the above-described problems, and includes a multi-tunnel junction light emitting device having two or more horizontally divided light emitting regions, a method for manufacturing the same, and a pixel including the light emitting device as described above,
  • An object of the present invention is to provide a display device capable of independently controlling a light emitting area.
  • a light emitting device includes a first light emitting cell including a first light emitting layer and a plurality of conductive semiconductor layers stacked above and below the first light emitting layer, and different from the first light emitting layer.
  • a first light emitting cell including a second light emitting layer emitting light and a plurality of conductive semiconductor layers stacked above and below the second light emitting layer, and the first light emitting cell and the second light emitting cell so as to be electrically distinguished from each other;
  • An insulating layer provided on the light emitting cell and the second light emitting cell, a common electrode electrically connected to the first light emitting cell and the second light emitting cell, a first pixel electrode electrically connected to the first light emitting cell, and the A second pixel electrode electrically connected to a second light emitting cell, wherein the light emitting area of the first light emitting cell and the light emitting area of the second light emitting cell are horizontally divided by the common electrode.
  • the plurality of conductive semiconductor layers may be sequentially stacked on the first n-GaN layer, the first p-GaN layer, and the first p-GaN layer.
  • a p + -GaN layer and an n + -GaN layer may be stacked, a second n-GaN layer stacked below the second emission layer, and a second p-GaN layer stacked above the second emission layer.
  • the reflective layer provided on the insulating layer may include a passivation layer provided on the reflective layer, a first contact hole formed on the insulating layer, and a second contact hole formed on the insulating layer, the reflective layer, and the passivation layer.
  • the first pixel electrode and the second pixel electrode may be electrically connected to the plurality of conductive semiconductor layers through the reflective layer and the first contact hole, and the common electrode is the second contact hole. It may be electrically connected to the plurality of conductive semiconductor layers through.
  • the light emitting area of the first light emitting cell may be different from the light emitting area of the second light emitting cell.
  • the first light emitting layer and the second light emitting layer may have a multi quantum well structure.
  • the light emitting device may further include a third light emitting cell including a third light emitting layer and a plurality of conductive semiconductor layers stacked above and below the third light emitting layer, and a third pixel electrode electrically connected to the third light emitting cell.
  • the light emitted by the third light emitting layer is different from at least one of light emitted by the first light emitting layer and light emitted by the second light emitting layer, and the common electrode includes the first light emitting cell, the second light emitting cell,
  • the light emitting area of the first light emitting cell, the light emitting area of the second light emitting cell, and the light emitting area of the third light emitting cell may be horizontally divided by the common electrode. .
  • the display device includes a display panel including a light emitting element and a switching element and a processor for controlling the display panel.
  • the light emitting device includes a first light emitting cell including a first light emitting layer and a plurality of conductive semiconductor layers stacked above and below the first light emitting layer, a second light emitting layer emitting different light from the first light emitting layer, and a top and a bottom of the second light emitting layer. Insulation provided on the first light emitting cell and the second light emitting cell so that the second light emitting cell, the first light emitting cell and the second light emitting cell may be electrically distinguished, including a plurality of conductive semiconductor layers stacked thereon.
  • the display panel may include a first switching device electrically connected to the first pixel electrode and a second switching device electrically connected to the second pixel electrode.
  • the processor may include a first switching device; Through the second switching element, driving of the first light emitting cell and the second light emitting cell can be controlled independently.
  • the processor is included in a light emitting device adjacent to a light emitting device in which the bad pixel is generated to replace the bad pixel.
  • the driving of at least one of the light emitting cell and the second light emitting cell can be controlled.
  • the light emitting area of the first light emitting cell may be different from the light emitting area of the second light emitting cell.
  • a method of manufacturing a light emitting device includes a first light emitting layer, a second light emitting layer emitting different light from the first light emitting layer, and a plurality of stacked on top and bottom of the first light emitting layer.
  • Depositing a conductive semiconductor layer forming a first light emitting cell including the first light emitting layer and a plurality of conductive semiconductor layers, including the second light emitting layer and a plurality of conductive semiconductor layers, and including the first light emitting cell and Forming a second light emitting cell that is horizontally divided, and depositing an insulating layer on the first light emitting cell and the second light emitting cell so that the first light emitting cell and the second light emitting cell are electrically separated.
  • the depositing of the first light emitting layer, the second light emitting layer, and the plurality of conductive semiconductor layers may include depositing a first n-GaN layer on a substrate and depositing a first light emitting layer on the first n-GaN layer. Depositing a first p-GaN layer, a p + -GaN layer and an n + -GaN layer sequentially on the first light emitting layer, and depositing a second n-GaN layer on the n + -GaN layer,
  • the method may further include depositing a second emission layer on the second n-GaN layer, and depositing a second p-GaN layer on the second emission layer.
  • the method of manufacturing the light emitting device may include forming a first contact hole in the insulating layer, depositing a reflective layer on the insulating layer, depositing a passivation layer on the reflective layer, and the insulating layer and the reflective layer. And forming a second contact hole in the passivation layer, wherein forming the first contact hole comprises forming the first pixel electrode and the second pixel electrode through the reflective layer in the plurality of conductive semiconductors.
  • the first contact hole may be formed to be electrically connected to a layer, and the forming of the second contact hole may include forming the second contact hole so that the common electrode may be electrically connected to the plurality of conductive semiconductor layers. Can be formed.
  • the second light emitting cell may be formed so that the light emitting area of the second light emitting cell is different from the light emitting area of the first light emitting cell.
  • FIG. 1 is a cross-sectional view showing a structure of a light emitting device according to an embodiment of the present disclosure
  • FIGS. 2A to 2F are cross-sectional views sequentially illustrating a method of manufacturing a light emitting device according to an embodiment of the present disclosure
  • FIG. 3 is a flowchart illustrating a method of manufacturing a light emitting device according to FIGS. 2A to 2F of the present disclosure
  • FIG. 4 is a block diagram illustrating a brief configuration of a display apparatus according to an exemplary embodiment.
  • FIG. 5 is a cross-sectional view illustrating a part of a display panel according to an exemplary embodiment of the present disclosure
  • 6A to 6D are schematic diagrams for describing an exemplary embodiment in which a bad pixel is generated in a light emitting device according to one embodiment of the present disclosure
  • FIG. 7 is a cross-sectional view illustrating a part of another display panel according to an exemplary embodiment.
  • expressions such as “have,” “may have,” “include,” or “may include” may include the presence of a corresponding feature (e.g., numerical value, function, operation, or component such as a component). Does not exclude the presence of additional features.
  • the expression “A or B,” “at least one of A or / and B,” or “one or more of A or / and B”, etc. may include all possible combinations of items listed together.
  • “A or B,” “at least one of A and B,” or “at least one of A or B,” includes (1) at least one A, (2) at least one B, Or (3) both of cases including at least one A and at least one B.
  • first,” “second,” “first,” or “second,” and the like may modify various components, regardless of order and / or importance. It is used to distinguish it from other components and does not limit the components.
  • a component is "(electrically, functionally or communicatively) coupled with / to" another component (eg second component). It is to be understood that when said or “connected to,” any component can be directly connected to the other component or through another component (e.g., a third component). . On the other hand, when a component (e.g., a first component) is said to be “directly connected” or “directly connected” to another component (e.g., a second component), the component and the It can be understood that no other component (eg, a third component) exists between the other components.
  • the expression “device configured to” may mean that the device “can” along with other devices or components.
  • processor configured (or configured to) perform A, B, and C may be implemented by executing a dedicated processor (eg, an embedded processor) to perform its operation, or one or more software programs stored in a memory device. It may mean a general-purpose processor (eg, a CPU or an application processor) capable of performing corresponding operations.
  • FIG. 1 is a cross-sectional view illustrating a structure of a light emitting device according to an embodiment of the present disclosure.
  • a light emitting device 1 may include a first light emitting cell 10, a second light emitting cell 20, insulating layers 117 and 127, a common electrode 200, and a first light emitting device 1.
  • the pixel electrode 210 and the second pixel electrode 220 are included.
  • the first light emitting cell 10 may include a plurality of conductive semiconductor layers stacked on upper and lower portions of the first light emitting layers 11 and 21 and the first light emitting layers 11 and 21, and the second light emitting cell 20 may include a second light emitting cell 20.
  • the light emitting layers 12 and 22 and the plurality of conductive semiconductor layers stacked on upper and lower portions of the second light emitting layers 12 and 22 are included.
  • the light emitting cell 10 and the second light emitting cell 20 do not need to be described separately, the light emitting cell will be referred to collectively.
  • the first light emitting layers 11 and 21, the second light emitting layers 12 and 22, and the first pixel electrode 210 and the second pixel electrode 220 which will be described later, the light emitting layer and the pixel electrode may be used.
  • the plurality of conductive semiconductor layers may be implemented with compound semiconductors such as group III-V and group II-VI.
  • the plurality of conductive semiconductor layers may be implemented as a nitride semiconductor layer, in particular a GaN semiconductor layer.
  • the plurality of semiconductor layers according to the present disclosure is not limited thereto, and may be formed of various materials according to various characteristics required for the light emitting device 1.
  • the plurality of conductive semiconductor layers include an n-type semiconductor, a p-type semiconductor, a p + -type semiconductor, an n + -type semiconductor, and the like.
  • the n-type semiconductor is a semiconductor in which free electrons are used as a carrier for transferring charge, and may be made by doping an n-type dopant such as Si, Ge, Sn, Te, or the like.
  • the p-type semiconductor is a semiconductor in which holes are used as carriers for transferring charge, and may be made by doping p-type dopants such as Mg, Zn, Ca, and Ba.
  • the light emitting layer is laminated between the n-type semiconductor and the p-type semiconductor, the light emitting layer can emit light.
  • the p + type semiconductor and the n + type semiconductor may be made by overdoping the dopant as described above to lower electric resistance and improve current distribution to enable uniform light emission throughout the chip.
  • the p + type semiconductor and the n + type semiconductor may be sequentially stacked on the p type semiconductor, and thus the n type semiconductor, the second light emitting layers 12 and 22, and the p type semiconductor may be stacked on the n + type semiconductor. It can be stacked sequentially to form a multi-tunnel junction structure.
  • a plurality of conductive semiconductor layers including a GaN layer may be formed on the first n-GaN layer 100 and the first n-GaN 100 layer stacked on the substrate 99.
  • P + stacked sequentially on the first light emitting layers 11 and 21, the first p-GaN layers 111 and 121 and the first p-GaN layers 111 and 121 stacked on the first light emitting layers 11 and 21, respectively.
  • 2 p-GaN layers 115 and 125 may be included.
  • the light emitting layer is positioned between the n-type semiconductor and the p-type semiconductor, and is a layer where electrons, which are carriers of the n-type semiconductor, and holes, which are carriers of the p-type semiconductor, meet.
  • a potential barrier is formed as the electrons and holes recombine.
  • the electrons and holes transition to the low energy level across the potential barrier according to the applied voltage, light of a corresponding wavelength is generated.
  • the light emitting layer may have a multi-quantum wells (MQW) structure, but the present disclosure is not limited thereto and may have various structures such as a quantum dot structure.
  • MQW multi-quantum wells
  • the well layer / barrier layer of the light emitting layer may be formed of a structure such as InGaN / GaN, InGaN / InGaN, GaAs (InGaGs) / AlGaAs, the present disclosure is such a structure It is not limited to.
  • the first light emitting layers 11 and 21 and the second light emitting layers 12 and 22 are sequentially stacked to have a vertical relationship with each other.
  • the first light emitting layers 11 and 21 and the second light emitting layers 12 and 22 may be perpendicular to each other.
  • the first light emitting cell 10 and the second light emitting cell 20 may be divided horizontally. Accordingly, the first light emitting layers 11 and 21 and the second light emitting layers 12 and 22 may be divided into the first light emitting cells 10. ) May be divided into the light emitting layers 11 and 12 included in the light emitting layer 11 and the light emitting layers 21 and 22 included in the second light emitting cell 20.
  • the first light emitting cell 10 includes a first light emitting layer 11, a second light emitting layer 12, and a plurality of conductive semiconductor layers stacked above and below the second light emitting cell 20. 12) and the second light emitting layer 22 and a plurality of conductive semiconductor layers stacked on the upper and lower portions thereof.
  • the first light emitting layer 11 included in the first light emitting cell 10 is electrically connected to the common electrode 200 and the first pixel electrode 210 to emit light as described below.
  • the first light emitting layer 12 included in the cell 20 does not emit light.
  • the second light emitting layer 22 included in the second light emitting cell 20 is electrically connected to the common electrode 200 and the second pixel electrode 220 to emit light as described below.
  • the second light emitting layer 21 included in the cell 10 does not emit light.
  • the layer of the first light emitting layers 11 and 21 included in the first light emitting cell 10 and emitting light is referred to as the first light emitting layer 11, and the second of the second light emitting layers 12 and 22 is referred to. Only the layer included in the second light emitting cell 20 and emitting light may be referred to as the second light emitting layer 22.
  • the material and the thickness of the light emitting layer may be variously selected, and thus may emit light of different wavelengths.
  • different light may be emitted by differently selecting materials included in the first light emitting layers 11 and 21 and the second light emitting layers 12 and 22.
  • the light emitting device 1 further includes insulating layers 117 and 127.
  • the insulating layers 117 and 127 are disposed on the first light emitting cell 10 and the second light emitting cell 20 so that the first light emitting cell 10 and the second light emitting cell 20 can be electrically separated. It is provided. Silicon dioxide (SiO 2 ) may be mainly used for the insulating layers 117 and 127, but the insulating layers 117 and 127 according to the present disclosure are not limited to a specific material.
  • the light emitting device 1 may further include reflective layers 118 and 128.
  • the reflective layers 118 and 128 may not only increase the luminous efficiency of the light emitting cells but also electrically connect the first pixel electrode 210 and the second pixel electrode 220 to the plurality of conductive semiconductor layers. Can be.
  • the reflective layers 118 and 1208 various metal materials having high electrical conductivity and high reflectivity, such as aluminum (Al), may be used.
  • the reflective layers 118 and 128 according to the present disclosure are not limited to a specific material.
  • the light emitting device 1 may further include passivation layers 119 and 129.
  • the passivation layers 119 and 129 may be positioned between the reflective layers 118 and 128 and the common electrode 200, and the reflective layers 118 and 128 and the pixel electrodes 210 and 220 to stabilize the characteristics of the light emitting device 1.
  • Silicon dioxide (SiO 2 ) may be used for the passivation layers 119 and 129, but the passivation layers 119 and 129 according to the present disclosure are not limited to a specific material.
  • the first contact holes 230-1 and 230-2 may be formed in the insulating layers 117 and 127 as described above, and the second contact holes may be formed in the insulating layers 117 and 127, the reflective layers 118 and 128 and the passivation layers 119 and 129.
  • 240-1 and 240-2 may be formed.
  • the contact hole serves as a path for electrically connecting the common electrode 200 and the pixel electrodes 210 and 220 to the first light emitting cell and the second light emitting cell.
  • the light emitting device 1 has a common electrode 200 and a first pixel electrode 210 connected to the first light emitting cell 10 and the second light emitting cell 20.
  • the second pixel electrode 220 may be disposed to have a flip-chip structure.
  • the common electrode 200 is electrically connected to the first light emitting cell 10 and the second light emitting cell 20.
  • the common electrode 200 may be connected to the plurality of conductive semiconductor layers included in the first light emitting cell 10 and the second light emitting cell 20 through the second contact holes 240-1 and 240-2.
  • the common electrode 200 is formed between the first light emitting cell 10 and the second light emitting cell 20 to horizontally distinguish the first light emitting cell 10 and the second light emitting cell 20. Accordingly, the light emitting area of the first light emitting cell 10 and the light emitting area of the second light emitting cell 20 are also horizontally divided.
  • the first pixel electrode 210 is electrically connected to the first light emitting cell 10, and the second pixel electrode 220 is electrically connected to the second light emitting cell 20. That is, the first pixel electrode 210 is electrically connected to the first light emitting cell 10 but not electrically connected to the second light emitting cell 20, and the second pixel electrode 220 is the second light emitting cell 20. ) Is only electrically connected to, and is not electrically connected to the first light emitting cell 10.
  • first pixel electrode 210 and the second pixel electrode 220 are formed through the first contact holes 230-1 and 230-2 and the reflective layers 118 and 128, respectively. It may be connected to the plurality of conductive semiconductor layers included in the (20).
  • the processor of the display apparatus may include the first It is possible to independently control the driving of the light emitting cell 10 and the second light emitting cell 20.
  • the light emitting device 1 including the first light emitting cell 10 and the second light emitting cell 20 has been described above, but the present disclosure is not limited thereto, and the third light emitting cell (not shown) may be used. It may further include a plurality of light emitting cells.
  • the light emitting device 1 may include a third light emitting cell including a third light emitting layer and a plurality of conductive semiconductor layers stacked above and below the third light emitting layer, and electrically connected to the third light emitting cell.
  • the display device may further include a third pixel electrode (not shown).
  • the light emitted by the third light emitting layer is different from at least one of light emitted by the first light emitting layers 11 and 21 and light emitted by the second light emitting layers 12 and 22, and the common electrode 200 is formed of the first light.
  • the light emitting cell 10, the second light emitting cell 20, and the third light emitting may be electrically connected to the cell, the light emitting area of the first light emitting cell 10, the light emitting area of the second light emitting cell 20, and a third light emitting cell.
  • the light emitting regions of the light emitting cells may be horizontally divided by the common electrode 200.
  • the light emitting area in the light emitting device 1 is divided horizontally according to the light emitting area of the first light emitting cell 10 and the light emitting area of the second light emitting cell 20.
  • a multi-tunnel junction light emitting device having two or more horizontally divided light emitting regions may be provided.
  • a pixel for two or more colors can be implemented in a single light emitting device, thereby reducing the production cost of the display device.
  • the number of metal wires required for the manufacture of the display device can be reduced, compared to the conventional light emitting device, and thus the design of the display device can be facilitated.
  • the plurality of light emitting regions included in the light emitting device 1 may be independently controlled, so that the light emitting regions may be efficiently defined in the manufacturing process of the display device.
  • Such a display device will be described later with reference to FIGS. 4 to 7.
  • FIGS. 2A to 2F are cross-sectional views sequentially illustrating a method of manufacturing a light emitting device according to an embodiment of the present disclosure
  • FIG. 3 is a flowchart illustrating a method of manufacturing a light emitting device according to FIGS. 2A to 2F.
  • FIG. 2 in order to efficiently explain a stacked structure sequentially formed according to a light emitting device manufacturing method, an identification code of FIG. 1 is changed.
  • the substrate 1 used in the method of manufacturing a light emitting device according to an embodiment of the present disclosure may be a material suitable for growing a semiconductor material, a carrier wafer, or the like.
  • the substrate 1 may be made of a material such as sapphire (Al 2 SO 4 ), SiC, GaN, GaAs, ZnO, etc., but the substrate used in the present disclosure is not limited to a specific material. .
  • the first light emitting layer 3 and the second light emitting layer 8 and the first light emitting layer which emit light different from the first light emitting layer 3 on the substrate 1 are provided.
  • a plurality of conductive semiconductor layers 2, 4, 5, 6, 7, 9, and 10 stacked on the upper and lower portions of the light emitting layer 3 are deposited (S301).
  • Such deposition may be performed using a process technology such as metal organic chemical vapor deposition (MOCVD) or molecular beam epitaxy (MBE).
  • MOCVD metal organic chemical vapor deposition
  • MBE molecular beam epitaxy
  • depositing the light emitting layers 3 and 8 and the plurality of conductive semiconductor layers 2, 4, 5, 6, 7, 9, and 10 on the substrate 1 may be performed in the following order.
  • the first n-GaN layer 2 is deposited on the substrate 1, the first light emitting layer 3 is deposited on the first n-GaN layer 2, and the first light emitting layer 3 is deposited on the first light emitting layer 3.
  • the first p-GaN layer 4, the p + -GaN layer 5, and the n + -GaN layer 6 are sequentially deposited, and the second n-GaN layer 6 is deposited on the n + -GaN layer 6. 7), a second light emitting layer 8 is deposited on the second n-GaN layer 7, and a second p-GaN layer 9 is deposited on the second light emitting layer 8.
  • a p + -Gan layer 10 may be further deposited on the second p-GaN layer 9.
  • various conductive semiconductor layers may be further deposited within the scope for achieving the object of the present disclosure.
  • a first light emitting cell including the first light emitting layer 3 and the plurality of conductive semiconductor layers is formed (S302), and the second light emitting layer ( 8) and a second light emitting cell including a plurality of conductive semiconductor layers and horizontally separated from the first light emitting cell (S303).
  • the light emitting cell may be formed through photolithography and etching.
  • the deposited light emitting layers 3 and 8 and the plurality of conductive semiconductor layers 2, 4, 5, 6, 7, 9, and 10 are etched horizontally so that the first and second light emitting cells can be distinguished. Can be.
  • the insulating layer 11, the reflective layer 12, and the passivation layer 13 are deposited on the first light emitting cell and the second light emitting cell. Can be made.
  • the forming of the light emitting cell may be performed such that the common electrode 14 may be formed between the first light emitting cell and the second light emitting cell, as shown in FIG. 2F.
  • the light emitting area of the second light emitting cell may be formed to be different from the light emitting area of the first light emitting cell.
  • an embodiment of the display device including the light emitting device having the asymmetric light emitting region will be described later with reference to FIG. 7.
  • the insulating layer on the first light emitting cell and the second light emitting cell so that the first light emitting cell and the second light emitting cell can be electrically separated (11) is deposited (S304).
  • first pixel electrode 15 and the second pixel electrode 16 may be electrically connected to the plurality of conductive semiconductor layers as shown in FIG. 2D.
  • First contact holes 21 and 22 may be formed (S305).
  • the reflective layer 12 may be deposited on the insulating layer 11 (S306).
  • the passivation layer 13 may be deposited on the reflective layer 12 (S307).
  • the passivation layer 13 When the passivation layer 13 is deposited, as shown in FIG. 2E, the insulating layer 11, the reflective layer 12, and the passivation layer 13 may be electrically connected to the plurality of conductive semiconductor layers. ) May form second contact holes 23 and 24 (S308).
  • the first light emitting cell and the second light emitting cell are electrically connected to the divided area between the first light emitting cell and the second light emitting cell.
  • the common electrode 14 is formed (S309).
  • a first pixel electrode 15 electrically connected to the first light emitting cell is formed (S310), and the second light emitting cell is electrically connected to the second light emitting cell.
  • a second pixel electrode 16 connected to each other is formed (S311).
  • FIG. 4 is a block diagram illustrating a simplified configuration of a display apparatus according to an exemplary embodiment.
  • the display apparatus 300 includes a display panel 310 and a processor 320.
  • the display panel 310 includes a plurality of light emitting elements and a plurality of switching elements.
  • the display panel 310 includes a plurality of light emitting devices 1 according to various embodiments of the present disclosure as described above, and thus the light emitting devices 1 included in the display panel 310 are horizontally divided. It may be a multi-tunnel junction light emitting device having two or more light emitting regions.
  • the display panel 310 includes the light emitting device 1 as described above, thereby efficiently red, green, and blue pixels through a plurality of light emitting regions included in a single light emitting device. Can be implemented. Examples of a specific pixel array and specific embodiments thereof will be described later with reference to FIGS. 5 and 7.
  • the switching device (not shown) is a semiconductor device configured to control the driving of the light emitting device 1 included in the display panel 310, and serves as a kind of switch for individual pixels of the display device 300.
  • a driving TFT Thin Film Transistor
  • the switching device may be individually connected to the first light emitting cell and the second light emitting cell through the first pixel electrode and the second pixel electrode.
  • the processor 320 controls the overall operation of the display apparatus 300.
  • the processor 320 may be implemented in various ways.
  • the processor 320 may include an application specific integrated circuit (ASIC), an embedded processor, a microprocessor, hardware control logic, a hardware finite state machine (FSM), and a digital signal processor.
  • ASIC application specific integrated circuit
  • FSM hardware finite state machine
  • DSP digital signal processor
  • the processor 320 may include a ROM, a RAM, a Graphic Processing Unit (GPU), a CPU, and a bus, and the ROM, RAM, a Graphic Processing Unit (GPU), a CPU, and the like may be connected to each other through a bus.
  • the processor 320 may independently control the driving of a plurality of light emitting cells included in the single light emitting device 1.
  • the light emitting device 1 includes a first light emitting cell, a second light emitting cell, a first pixel electrode electrically connected to the first light emitting cell, and a second light emitting cell electrically connected to the second light emitting cell. And a pixel electrode.
  • the display panel 310 included in the display apparatus according to the present disclosure may include a first switching element electrically connected to the first pixel electrode and a second switching element electrically connected to the second pixel electrode.
  • the processor 320 may independently control the driving of the first light emitting cell and the second light emitting cell through the first switching device and the second switching device.
  • FIG. 5 is a cross-sectional view illustrating a part of a display panel according to an exemplary embodiment.
  • the display panel may include a plurality of light emitting devices and a plurality of switching devices.
  • Each of the light emitting devices may include first light emitting cells 10-1, 10-2, 10-3 and second light emitting cells 20-1, 20-2, and 20-3.
  • Common electrodes 200-1, 200-2, 200-3 that are electrically connected to both the cells 10-1, 10-2, 10-3 and the second light emitting cells 20-1, 20-2, and 20-3.
  • the first pixel electrodes 210-1, 210-2, 210-3 and the second light emitting cells 20-1, 20-2 respectively connected to the first light emitting cells 10-1, 10-2, 10-3, respectively;
  • second pixel electrodes 220-1, 220-2, and 220-3 that are separately connected to the 20-3.
  • first switching elements 311-1, 311-2 and 311-3 may be individually connected to the first pixel electrodes 210-1, 210-2, and 210-3, and the second pixel electrodes 220-1, 220-2 and 220-3 are connected to the first pixel electrodes 210-1, 210-2 and 210-3.
  • the second switching elements 312-1, 312-2, and 312-3 may be individually connected.
  • the light emitting area of the second light emitting cell may be defined as a required light emitting area, and the light emitting area of the first light emitting cell may be defined as an extra light emitting area.
  • pixel driving as a general display device is performed by the second light emitting cells 20-1, 20-2, and 20-3, and when high brightness, high purity, or high resolution is required according to display product specifications,
  • the display panel can be implemented so that the light emitting cells 10-1, 10-2, and 10-3 can be used.
  • the defective pixel generated in the light emitting device may be repaired using the extra light emitting region defined as described above, which will be described with reference to FIG. 6.
  • 6A to 6D are schematic diagrams for describing an exemplary embodiment in which a bad pixel is generated in a light emitting device according to an exemplary embodiment of the present disclosure.
  • FIGS. 6A to 6D illustrate light emitting regions 10-1, 10-2, 10-3 of the first light emitting cells and light emitting regions 20-1, 20-of the second light emitting cells included in the light emitting devices, respectively. 2,20-3).
  • the light emitting regions 20-1, 20-2, and 20-3 of the second light emitting cells are required light emitting regions, and the light emitting regions 10-1, 10-2, and 10-3 of the first light emitting cells.
  • the light emitting device When the light emitting device according to the exemplary embodiment of the present disclosure normally drives, as shown in FIG. 6A, light emitting cells corresponding to required light emitting regions 20-1, 20-2, and 20-3 of each light emitting device are provided. All are normally driven, or as shown in FIG. 6B, corresponding to the required light emitting regions 20-1, 20-2, and 20-3 and the extra light emitting regions 10-1, 10-2, and 10-3. All of the light emitting cells operate normally.
  • the light emitting regions 10-1, 10-2, 10-3 of the first light emitting cells and the light emitting regions 20-1, 20-2 of the second light emitting cells, A bad pixel may occur in at least one of 20-3).
  • the processor 320 can independently control the driving of the first light emitting cell and the second light emitting cell included in the light emitting device, as in the case of FIGS. 6C and 6D.
  • the generated defective pixel can be repaired.
  • the processor 320 may control to replace the defective pixel by using at least one of the first light emitting cell and the second light emitting cell included in the light emitting device adjacent to the region where the bad pixel is generated.
  • the processor 320 may replace the defective pixel by using the emission region 10-1 included in the light emitting device adjacent to the region 20-2 where the defective pixel is generated. have.
  • the processor 320 may replace the defective pixel by using the emission region 10-2 included in the light emitting device adjacent to the region 20-3 where the defective pixel is generated.
  • FIG. 7 is a cross-sectional view illustrating a part of another display panel according to an exemplary embodiment.
  • the display panel may include a plurality of light emitting devices and a plurality of switching devices.
  • Each of the light emitting devices may include first light emitting cells 10-1, 10-2, 10-3 and second light emitting cells 20-1, 20-2, and 20-3.
  • Common electrodes 200-1, 200-2, 200-3 that are electrically connected to both the cells 10-1, 10-2, 10-3 and the second light emitting cells 20-1, 20-2, and 20-3.
  • the first pixel electrodes 210-1, 210-2, 210-3 and the second light emitting cells 20-1, 20-2 respectively connected to the first light emitting cells 10-1, 10-2, 10-3, respectively;
  • second pixel electrodes 220-1, 220-2, and 220-3 that are separately connected to the 20-3.
  • first switching elements 311-1, 311-2 and 311-3 may be individually connected to the first pixel electrodes 210-1, 210-2, and 210-3, and the second pixel electrodes 220-1, 220-2 and 220-3 are connected to the first pixel electrodes 210-1, 210-2 and 210-3.
  • the second switching elements 312-1, 312-2, and 312-3 may be individually connected.
  • the luminous efficiency of the light emitting device in particular, the external quantum efficiency (EQE: External Quantum Efficiency) shows a big difference by color.
  • EQE External Quantum Efficiency
  • red represents less than 10% EQE
  • green represents less than 30% EQE
  • blue represents less than 80% EQE.
  • the luminous efficiency is significantly lower than that of the blue device.
  • high power or wider light emission area should be used.
  • the display panel according to an embodiment of the present disclosure includes a multi-tunnel junction light emitting device having two or more horizontally divided light emitting regions, so that a light emitting area of a light emitting cell for implementing colors having low luminous efficiency is widened. By forming, it is possible to overcome the above problems.
  • the display panel may be implemented to include light emitting devices in which the light emitting area of the first light emitting cell and the light emitting area of the second light emitting cell are different from each other.
  • the light emitting region 20-1 of the light emitting cell for implementing red color and the light emitting region 20-2 of the light emitting cell for implementing green color are light emitting cells for implementing blue color.
  • the display panel may be implemented to have a larger light emitting area than that of the light emitting area 20-3.
  • the light emitting area of the first light emitting cell and the light emitting area of the second light emitting cell included in the same light emitting device can be expanded. Color reproducibility of the display device may be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Led Devices (AREA)

Abstract

발광 소자 및 그 제조 방법, 그리고 위와 같은 발광 소자를 포함하는 디스플레이 장치가 개시된다. 구체적으로, 본 개시는 수평으로 구분된 두 개 이상의 발광 영역을 갖는 다중 터널 접합 발광 소자 및 그 제조방법에 대한 것이며, 또한 위와 같은 발광 소자를 포함하여 효율적으로 화소를 배열하고, 발광 영역을 독립적으로 제어할 수 있는 디스플레이 장치에 관한 것이다.

Description

발광 소자, 발광 소자의 제조 방법 및 발광 소자를 포함하는 디스플레이 장치
본 개시는 수평으로 구분된 두 개 이상의 발광 영역을 갖는 다중 터널 접합 발광 소자 및 그 제조 방법, 그리고 위와 같은 발광 소자를 포함하여 효율적으로 화소를 배열하고, 발광 영역을 독립적으로 제어할 수 있는 디스플레이 장치에 관한 것이다.
근래 LED(Light Emitting Diode) 분야에 있어서는 LED 소자 내부의 광자효율(IQE: Internal Quantum Efficiency)의 증가, 광학 손실의 최소화 등의 목적으로 다중 터널 접합(Multi-Tunnel Junction) 구조를 가지는 LED가 개발되고 있다.
그러나, 기존의 다중 터널 접합 LED의 구조의 경우, 전극의 형성 공정에 따라 단일 소자 내 발광 면적이 축소된다는 점, 색상 별 발광 효율 차이에 기인하여 전력 소모가 증가한다는 점, 단일 소자의 다색 구현에 한계가 있어 디스플레이 장치의 제작을 위한 공정이 복잡해진다는 점, 제작 공정이 복잡해짐에 따라 불량률 및 수리 공정 비용의 증가가 수반된다는 점 등이 한계점으로 지적되고 있다.
따라서, 기존의 구조가 가지는 한계성을 극복하고, 저전력, 고집적, 고해상도의 특성을 갖춘 디스플레이 장치의 제작에 적합한 발광 소자에 대한 필요성이 대두되고 있다.
본 개시는 상술한 문제점을 극복하기 위하여 안출된 것으로서, 수평으로 구분된 두 개 이상의 발광 영역을 갖는 다중 터널 접합 발광 소자 및 그 제조 방법, 그리고 위와 같은 발광 소자를 포함하여 효율적으로 화소를 배열하고, 발광 영역을 독립적으로 제어할 수 있는 디스플레이 장치를 제공하기 위한 것이다.
상술한 목적을 달성하기 위한 본 개시의 일 실시 예에 따르면, 발광 소자는 제1 발광층 및 상기 제1 발광층 상하부에 적층되는 복수의 도전성 반도체층을 포함하는 제1 발광셀, 상기 제1 발광층과 상이한 광을 방출하는 제2 발광층 및 상기 제2 발광층 상하부에 적층되는 복수의 도전성 반도체층을 포함하는 제2 발광셀, 상기 제1 발광셀 및 상기 제2 발광셀이 전기적으로 구분될 수 있도록 상기 제1 발광셀 및 상기 제2 발광셀 상에 구비되는 절연층, 상기 제1 발광셀 및 상기 제2 발광셀에 전기적으로 연결되는 공통 전극, 상기 제1 발광셀에 전기적으로 연결되는 제1 화소 전극 및 상기 제2 발광셀에 전기적으로 연결되는 제2 화소 전극, 을 포함하고, 상기 제1 발광셀의 발광 영역 및 상기 제2 발광셀의 발광 영역은 상기 공통 전극에 의하여 수평으로 구분된다.
여기서, 상기 복수의 도전성 반도체 층은 상기 제1 발광층 하부에 적층되는 제1 n-GaN층, 상기 제1 발광층 상부에 적층되는 제1 p-GaN층, 상기 제1 p-GaN층 상부에 순차적으로 적층되는 p+-GaN층 및 n+-GaN층, 상기 제2 발광층 하부에 적층되는 제2 n-GaN층 및 상기 제2 발광층 상부에 적층되는 제2 p-GaN층을 포함할 수 있다.
한편, 상기 절연층 상에 구비되는 반사층은 상기 반사층 상에 구비되는 패시베이션층, 상기 절연층에 형성되는 제1 컨택트 홀및 상기 절연층, 상기 반사층 및 상기 패시베이션층에 형성되는 제2 컨택트 홀, 을 더 포함할 수 있고, 상기 제1 화소 전극 및 상기 제2 화소 전극은 상기 반사층 및 상기 제1 컨택트 홀을 통하여 상기 복수의 도전성 반도체층과 전기적으로 연결될 수 있으며, 상기 공통 전극은 상기 제2 컨택트 홀을 통하여 상기 복수의 도전성 반도체층과 전기적으로 연결될 수 있다.
한편, 상기 제1 발광셀의 발광 면적은 상기 제2 발광셀의 발광 면적과 상이할 수 있다.
한편, 상기 제1 발광층 및 제2 발광층은 다중 양자 우물 구조일 수 있다.
한편, 발광소자는 제3 발광층 및 상기 제3 발광층 상하부에 적층되는 복수의 도전성 반도체층을 포함하는 제3 발광셀 및 상기 제3 발광셀에 전기적으로 연결되는 제3 화소 전극을 더 포함할 수 있고, 상기 제3 발광층이 방출하는 광은 상기 제1 발광층이 방출하는 광 및 상기 제2 발광층이 방출하는 광 중 적어도 하나와 상이하며, 상기 공통 전극은 상기 제1 발광셀, 상기 제2 발광셀 및 상기 제3 발광셀에 전기적으로 연결될 수 있으며, 상기 제1 발광셀의 발광 영역, 상기 제2 발광셀의 발광 영역 및 상기 제3 발광셀의 발광 영역은 상기 공통 전극에 의하여 수평으로 구분될 수 있다.
한편, 본 개시의 일 실시 예에 따른 디스플레이 장치는 발광 소자 및 스위칭 소자를 포함하는 디스플레이 패널 및 상기 디스플레이 패널을 제어하기 위한 프로세서를 포함한다.
그리고, 상기 발광 소자는 제1 발광층 및 상기 제1 발광층 상하부에 적층되는 복수의 도전성 반도체층을 포함하는 제1 발광셀, 상기 제1 발광층과 상이한 광을 방출하는 제2 발광층 및 상기 제2 발광층 상하부에 적층되는 복수의 도전성 반도체층을 포함하는 제2 발광셀, 상기 제1 발광셀 및 상기 제2 발광셀이 전기적으로 구분될 수 있도록 상기 제1 발광셀 및 상기 제2 발광셀 상에 구비되는 절연층, 상기 제1 발광셀 및 상기 제2 발광셀에 전기적으로 연결되는 공통 전극, 상기 제1 발광셀에 전기적으로 연결되는 제1 화소 전극 및 상기 제2 발광셀에 전기적으로 연결되는 제2 화소 전극을 포함하고, 제1 발광셀의 발광 영역 및 상기 제2 발광셀의 발광 영역은 상기 공통 전극에 의하여 수평으로 구분된다.
여기서, 상기 디스플레이 패널은 상기 제1 화소 전극에 전기적으로 연결되는 제1 스위칭 소자 및 상기 제2 화소 전극에 전기적으로 연결되는 제2 스위칭 소자를 포함할 수 있고, 상기 프로세서는 기 제1 스위칭 소자 및 상기 제2 스위칭 소자를 통하여, 상기 제1 발광셀 및 상기 제2 발광셀의 구동을 독립적으로 제어할 수 있다.
한편, 상기 프로세서는 상기 제1 발광셀 및 상기 제2 발광셀 중 적어도 하나에 불량 화소가 발생하는 경우, 상기 불량 화소를 대체하도록 상기 불량 화소가 발생된 발광 소자에 인접한 발광 소자에 포함되는 제1 발광셀 및 제2 발광셀 중 적어도 하나의 구동을 제어할 수 있다.
한편, 상기 제1 발광셀의 발광 면적은 상기 제2 발광셀의 발광 면적과 상이할 수 있다.
한편, 본 개시의 일 실시 예에 따른 발광 소자의 제조 방법은 기판 상에 제1 발광층, 상기 제1 발광층과 상이한 광을 방출하는 제2 발광층 및 상기 제1 발광층의 상부와 하부에 적층되는 복수의 도전성 반도체층을 증착하는 단계, 상기 제1 발광층 및 복수의 도전성 반도체층을 포함하는 제1 발광셀을 형성하는 단계, 상기 제2 발광층 및 복수의 도전성 반도체층을 포함하며, 상기 제1 발광셀과 수평으로 구분되는 제2 발광셀을 형성하는 단계, 상기 제1 발광셀 및 상기 제2 발광셀이 전기적으로 구분될 수 있도록 상기 제1 발광셀 및 상기 제2 발광셀 상에 절연층을 증착하는 단계, 상기 제1 발광셀과 상기 제2 발광셀 사이의 구분된 영역에 상기 제1 발광셀 및 상기 제2 발광셀에 전기적으로 연결되는 공통 전극을 형성하는 단계, 상기 제1 발광셀에 전기적으로 연결되는 제1 화소 전극을 형성하는 단계 및 상기 제2 발광셀에 전기적으로 연결되는 제2 화소 전극을 형성하는 단계를 포함한다.
여기서, 상기 제1 발광층, 제2 발광층 및 복수의 도전성 반도체층을 증착하는 단계는 기판상에 제1 n-GaN층을 증착하는 단계, 상기 제1 n-GaN층 상부에 제1 발광층을 증착하는 단계, 상기 제1 발광층 상부에 제1 p-GaN층, p+-GaN층 및 n+-GaN층을 순차적으로 증착하는 단계, 상기 n+-GaN층 상부에 제2 n-GaN층을 증착하는 단계,
상기 제2 n-GaN층 상부에 제2 발광층을 증착하는 단계, 상기 제2 발광층 상부에 제2 p-GaN층 증착하는 단계를 더 포함할 수 있다.
한편, 상기 발광 소자의 제조 방법은 상기 절연층에 제1 컨택트 홀을 형성하는 단계, 상기 절연층 상에 반사층을 증착하는 단계, 상기 반사층 상에 패시베이션층을 증착하는 단계 및 상기 절연층, 상기 반사층 및 상기 패시베이션층에 제2 컨택트 홀을 형성하는 단계를 더 포할 수 있고, 상기 제1 컨택트 홀을 형성하는 단계는 상기 반사층을 통하여 상기 제1 화소 전극 및 상기 제2 화소 전극이 상기 복수의 도전성 반도체층과 전기적으로 연결될 수 있도록 상기 제1 컨택트 홀을 형성할 수 있으며, 상기 제2 컨택트 홀을 형성하는 단계는 상기 공통 전극이 상기 복수의 도전성 반도체층과 전기적으로 연결될 수 있도록 상기 제2 컨택트 홀을 형성할 수 있다.
한편, 상기 제2 발광셀을 형성하는 단계는 상기 제2 발광셀의 발광 면적을 상기 제1 발광셀의 발광 면적과 상이하도록 상기 제2 발광셀을 형성할 수 있다.
도 1은 본 개시의 일 실시 예에 따른 발광 소자의 구조를 나타내는 단면도,
도 2a 내지 도 2f는 본 개시의 일 실시 예에 따른 발광 소자의 제조 방법을 순차적으로 나타내는 단면도,
도 3은 본 개시의 도 2a 내지 도 2f에 따른 발광 소자의 제조 방법을 나타내는 흐름도,
도 4는 본 개시의 일 실시 예에 따른 디스플레이 장치의 간략한 구성을 나타내는 블록도,
도 5는 본 개시의 일 실시 예에 따른 디스플레이 패널의 일부를 나타내는 단면도,
도 6a 내지 도 6d는 본 개시의 일 실시 예에 따른 발광 소자에서 불량 화소가 발생한 경우에 관한 실시 예를 설명하기 위한 개략도,
도 7은 본 개시의 일 실시 예에 따른 또 다른 디스플레이 패널의 일부를 나타내는 단면도이다.
본 실시 예들은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 특정한 실시 형태에 대해 범위를 한정하려는 것이 아니며, 본 개시의 실시 예의 다양한 변경(modifications), 균등물(equivalents), 및/또는 대체물(alternatives)을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
본 개시를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
덧붙여, 하기 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 개시의 기술적 사상의 범위가 하기 실시 예에 한정되는 것은 아니다. 오히려, 이들 실시 예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 개시의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 개시에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 권리범위를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 개시에서, "가진다," "가질 수 있다," "포함한다," 또는 "포함할 수 있다" 등의 표현은 해당 특징(예: 수치, 기능, 동작, 또는 부품 등의 구성요소)의 존재를 가리키며, 추가적인 특징의 존재를 배제하지 않는다.
본 개시에서, "A 또는 B," "A 또는/및 B 중 적어도 하나," 또는 "A 또는/및 B 중 하나 또는 그 이상"등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. 예를 들면, "A 또는 B," "A 및 B 중 적어도 하나," 또는 "A 또는 B 중 적어도 하나"는, (1) 적어도 하나의 A를 포함, (2) 적어도 하나의 B를 포함, 또는 (3) 적어도 하나의 A 및 적어도 하나의 B 모두를 포함하는 경우를 모두 지칭할 수 있다.
본 개시에서 사용된 "제1," "제2," "첫째," 또는 "둘째,"등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "(전기적으로, 기능적으로 또는 통신적으로) 연결되어((operatively or communicatively) coupled with/to)" 있다거나 "접속되어(connected to)" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 다른 구성요소(예: 제 3 구성요소)가 존재하지 않는 것으로 이해될 수 있다.
본 개시에서 사용된 표현 "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, "~에 적합한(suitable for)," "~하는 능력을 가지는(having the capacity to)," "~하도록 설계된(designed to)," "~하도록 변경된(adapted to)," "~하도록 만들어진(made to)," 또는 "~를 할 수 있는(capable of)"과 바꾸어 사용될 수 있다. 용어 "~하도록 구성된(또는 설정된)"은 하드웨어적으로 "특별히 설계된(specifically designed to)" 것만을 반드시 의미하지 않을 수 있다.
대신, 어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다. 예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(generic-purpose processor)(예: CPU 또는 application processor)를 의미할 수 있다.
이하에서, 첨부된 도면을 이용하여 본 개시에 대하여 구체적으로 설명한다.
아래에서는 첨부한 도면을 참고하여 본 발명의 실시 예에 대하여 본 발명가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도 1은 본 개시의 일 실시 예에 따른 발광 소자의 구조를 나타내는 단면도이다.
도 1을 참조하면, 본 개시의 일 실시 예에 따른 발광 소자(1)는 제1 발광셀(10), 제2 발광셀(20), 절연층(117,127), 공통 전극(200), 제1 화소 전극(210) 및 제2 화소 전극(220)을 포함한다.
그리고, 제1 발광셀(10)은 제1 발광층(11,21) 및 제1 발광층(11,21) 상하부에 적층되는 복수의 도전성 반도체층을 포함하고, 제2 발광셀(20)은 제2 발광층(12,22) 및 제2 발광층(12,22) 상하부에 적층되는 복수의 도전성 반도체층을 포함한다.
이하에서는 제1 발광셀(10)과 제2 발광셀(20)을 구분하여 설명할 필요가 없는 경우에는 발광셀으로 통칭한다. 그리고, 후술하는 제1 발광층(11,21) 및 제2 발광층(12,22), 그리고 제1 화소 전극(210) 및 제2 화소 전극(220) 등에 대한 설명에 있어서도 각각 발광층 및 화소 전극 등으로 통칭한다.
우선, 복수의 도전성 반도체층에 대하여 살펴보면, 복수의 도전성 반도체층은 III-V족, II-VI족 등의 화합물 반도체로 구현될 수 있다. 특히, 복수의 도전성 반도체층은 질화물 반도체층, 특히 GaN 반도체층으로 구현될 수 있다. 그러나, 본 개시에 따른 복수의 반도체층이 이에 한정되는 것은 아니며, 발광 소자(1)에 요구되는 다양한 특성에 따라 다양한 재료로 이루어질 수 있다.
복수의 도전성 반도체층은 n형 반도체, p형 반도체, p+형 반도체, n+형 반도체 등을 포함한다.
여기서, n형 반도체란 전하를 옮기는 캐리어로 자유전자가 사용되는 반도체로서, Si, Ge, Sn, Te 등과 같은 n형 도펀트를 도핑하여 만들어질 수 있다. 그리고, p형 반도체란 전하를 옮기는 캐리어로 정공이 사용되는 반도체로서, Mg, Zn, Ca, Ba 등과 같은 p형 도펀트를 도핑하여 만들어 질 수 있다.
한편, 후술하는 바와 같이, n형 반도체 및 p형 반도체 사이에 발광층이 적층됨으로써, 발광층은 광을 방출할 수 있게 된다.
한편, p+형 반도체, n+형 반도체는 전기 저항을 낮추고 전류 분포를 개선하여 칩 전체에서 균일한 발광이 가능하도록, 전술한 바와 같은 도펀트를 과도핑하여 만들어 질 수 있다.
그리고, p형 반도체의 상부에 p+형 반도체 및 n+형 반도체가 순차적으로 적층될 수 있으며, 그에 따라 n+형 반도체 상부에 n형 반도체, 제2 발광층(12,22) 및 p형 반도체가 순차적으로 적층되어 다중 터널 접합 구조를 형성할 수 있게 된다.
한편, 이하에서 GaN 반도체층의 경우를 예로 들어, 본 개시의 일 실시 예에 따른 복수의 도전성 반도체의 적층 구조를 설명한다. 한편, 이하에서는 도 1에 도시된 방향과는 달리 기판(99)을 최하부의 구성으로 특정하여 설명한다. 이는 후술하는 바와 같은 발광 소자(1)의 제조 방법을 고려한 것이다.
구체적으로, 본 개시의 일 실시 예에 따라, GaN층으로 이루어지는 복수의 도전성 반도체 층은 기판(99)상에 적층되는 제1 n-GaN층(100), 제1 n-GaN(100)층 상부에 적층되는 제1 발광층(11,21), 제1 발광층(11,21) 상부에 적층되는 제1 p-GaN층(111,121), 제1 p-GaN층(111,121) 상부에 순차적으로 적층되는 p+-GaN층(112,122) 및 n+-GaN층(113,123), 제2 발광층(12,22) 하부에 적층되는 제2 n-GaN층(114,124) 및 제2 발광층(12,22) 상부에 적층되는 제2 p-GaN층(115,125)을 포함할 수 있다.
그리고, 도 1에 도시된 바와 같이, 제2 p-GaN층(115,125) 상부에 p+-GaN(116,126)층을 더 포함할 수 있으며, 뿐만 아니라 본 개시의 목적 달성을 위한 범위 내에서라면 다양한 도전성 반도체층을 더 포함할 수도 있다.
한편, 발광층은 n형 반도체와 p형 반도체 사이에 위치하며, n형 반도체의 캐리어인 전자와 p형 반도체의 캐리어인 정공이 만나는 층이다. 발광층에서 전자와 정공이 만나면, 전자와 정공이 재결합함에 따라 전위 장벽이 형성된다. 그리고 인가되는 전압에 따라 전자와 정공이 전위 장벽을 넘어 낮은 에너지 준위로 천이하게 되면, 그에 상응하는 파장의 광을 생성한다.
여기서, 발광층은 다중 양자 우물 (Multi-Quantum Wells: MQW) 구조일 수 있으나, 본 개시가 이에 한정되는 것은 아니고 양자점(Quantum Dot) 구조 등 다양한 구조일 수 있다.
한편, 발광층이 다중 양자 우물 구조로 형성되는 경우, 발광층의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaAs(InGaGs)/AlGaAs와 같은 구조로 형성될 수 있으나, 본 개시가 이와 같은 구조에 한정되는 것은 아니다.
한편, 본 개시의 일 실시 예에 따르면, 제1 발광층(11,21) 및 제2 발광층(12,22)은 순차적으로 적층되어 상호 수직의 관계에 있으나, 후술하는 바와 같은 공통 전극(200)에 의하여 제1 발광셀(10) 및 제2 발광셀(20)은 수평으로 구분될 수 있으며, 그에 따라 제1 발광층(11,21) 및 제2 발광층(12,22)은 제1 발광셀(10)에 포함되는 발광층(11,12)과 제2 발광셀(20)에 포함되는 발광층(21,22)으로 구분될 수 있다.
즉, 제1 발광셀(10)은 제1 발광층(11), 제2 발광층(12) 및 그 상하부에 적층되는 복수의 도전성 반도체층을 포함하고, 제2 발광셀(20)은 제1 발광층(12), 제2 발광층(22) 및 그 상하부에 적층되는 복수의 도전성 반도체층을 포함할 수 있다.
그리고, 제1 발광셀(10)에 포함되는 제1 발광층(11)은 후술하는 바와 같이 공통 전극(200) 및 제1 화소 전극(210)에 전기적으로 연결되어 광을 방출하며, 다만 제2 발광셀(20)에 포함되는 제1 발광층(12)은 광을 방출하지 아니한다.
마찬가지로, 제2 발광셀(20)에 포함되는 제2 발광층(22)은 후술하는 바와 같이 공통 전극(200) 및 제2 화소 전극(220)에 전기적으로 연결되어 광을 방출하며, 다만 제1 발광셀(10)에 포함되는 제2 발광층(21)은 광을 방출하지 아니한다.
따라서, 이하에서는 편의상 제1 발광층(11,21) 중 제1 발광셀(10)에 포함되어 광을 방출하는 층만을 제1 발광층(11)이라고 지칭하고, 제2 발광층(12,22) 중 제2 발광셀(20)에 포함되어 광을 방출하는 층만을 제2 발광층(22)이라고 지칭할 수도 있다.
한편, 발광층의 재료와 두께는 다양하게 선택될 수 있으며, 그에 따라 상이한 파장의 광을 방출할 수 있다. 특히, 제1 발광층(11,21)과 제2 발광층(12,22)에 포함되는 재료를 상이하게 선택함으로써 상이한 광을 방출하도록 할 수 있다.
한편, 본 개시의 일 실시 예에 따른 발광 소자(1)은 절연층(117,127)을 더 포함한다.
구체적으로, 절연층(117,127)은 제1 발광셀(10) 및 제2 발광셀(20)이 전기적으로 구분될 수 있도록 상기 제1 발광셀(10) 및 상기 제2 발광셀(20) 상에 구비된다. 이러한 절연층(117,127)에는 주로 실리콘 이산화물(SiO2)이 사용될 수 있으나, 본 개시에 따른 절연층(117,127)이 특정 재료에 한정되는 것은 아니다.
한편, 본 개시의 일 실시 예에 따른 발광 소자(1)는 반사층(118,128)을 더 포함할 수 있다. 반사층(118,128)은 발광셀의 발광 효율을 증가시키는 역할을 할 수 있을 뿐만 아니라, 제1 화소 전극(210) 및 제2 화소 전극(220)을 복수의 도전성 반도체층과 전기적으로 연결하는 역할을 할 수 있다.
이러한 반사층(118,128)에는 알루미늄(Al)과 같이 반사도가 높으면서도 전기전도도가 높은 다양한 금속재료가 사용될 수 있으며, 다만 본 개시에 따른 반사층(118,128)이 특정 재료에 한정되는 것은 아니다.
한편, 본 개시의 일 실시 예에 따른 발광 소자(1)는 패시베이션층(119,129)(Passivation Layer)을 더 포함할 수 있다.
패시베이션층(119,129)은 반사층(118,128)과 공통 전극(200), 그리고 반사층(118,128)과 화소 전극(210,220) 사이에 위치함으로써 발광 소자(1)의 특성을 안정화할 수 있다. 이러한 패시베이션층(119,129)에는 실리콘 이산화물(SiO2)이 사용될 수 있으나, 본 개시에 따른 패시베이션층(119,129) 역시 특정 재료에 한정되는 것은 아니다.
한편, 상술한 바와 같은 절연층(117,127)에는 제1 컨택트 홀(230-1,230-2)이 형성될 수 있으며, 절연층(117,127), 반사층(118,128) 및 패시베이션층(119,129)에는 제2 컨택트 홀(240-1,240-2)이 형성될 수 있다. 이러한 컨택트 홀은 후술하는 바와 같이, 공통 전극(200) 및 화소 전극(210,220)을 제1 발광셀 및 제2 발광셀과 전기적으로 연결하는 통로의 역할을 수행한다.
한편, 본 개시에 따른 발광 소자(1)는 도 1에 도시된 바와 같이 제1 발광셀(10) 및 제2 발광셀(20)에 연결되는 공통 전극(200), 제1 화소 전극(210) 및 제2 화소 전극(220)이 배치됨으로써 플립 칩(Flip-Chip) 형태의 구조로 구현될 수 있다.
공통 전극(200)은 제1 발광셀(10) 및 제2 발광셀(20)에 전기적으로 연결된다. 구체적으로, 공통 전극(200)은 제2 컨택트 홀(240-1,240-2)을 통하여 제1 발광셀(10) 및 제2 발광셀(20)이 포함하는 복수의 도전성 반도체층과 연결될 수 있다.
그리고 공통 전극(200)은 제1 발광셀(10) 및 제2 발광셀(20) 사이에 형성되어, 제1 발광셀(10) 및 제2 발광셀(20)을 수평으로 구분한다. 이에 따라, 제1 발광셀(10)의 발광 영역과 제2 발광셀(20)의 발광 영역 또한 수평으로 구분된다.
한편, 제1 화소 전극(210)은 제1 발광셀(10)에 전기적으로 연결되며, 제2 화소 전극(220)은 제2 발광셀(20)에 전기적으로 연결된다. 즉, 제1 화소 전극(210)은 제1 발광셀(10)에 전기적으로 연결될 뿐 제2 발광셀(20)에는 전기적으로 연결되지 아니하며, 제2 화소 전극(220)은 제2 발광셀(20)에 전기적으로 연결될 뿐 제1 발광셀(10)에는 전기적으로 연결되지 아니한다.
구체적으로, 제1 화소 전극(210) 및 제2 화소 전극(220)은 제1 컨택트 홀(230-1,230-2) 및 반사층(118,128)을 통하여 각각 제1 발광셀(10) 및 제2 발광셀(20)이 포함하는 복수의 도전성 반도체층과 연결될 수 있다.
이처럼 제1 화소 전극(210) 및 제2 화소 전극(220)이 제1 발광셀(10) 및 제2 발광셀(20)에 개별적으로 연결됨에 따라, 후술하는 바와 같이 디스플레이 장치의 프로세서는 제1 발광셀(10) 및 제2 발광셀(20)의 구동을 독립적으로 제어할 수 있게 된다.
한편, 이상에서는 제1 발광셀(10) 및 제2 발광셀(20)을 포함하는 발광 소자(1)에 대하여 설명하였으나, 본 개시가 이에 국한되는 것은 아니며, 제3 발광셀(미도시) 등 복수의 발광셀을 더 포함할 수 있다.
즉, 본 개시의 일 실시 예에 따른 발광 소자(1)는 제3 발광층 및 제3 발광층 상하부에 적층되는 복수의 도전성 반도체층을 포함하는 제3 발광셀과, 제3 발광셀에 전기적으로 연결되는 제3 화소 전극(미도시)을 더 포함할 수 있다.
그리고, 제3 발광층이 방출하는 광은 제1 발광층(11,21)이 방출하는 광 및 제2 발광층(12,22)이 방출하는 광 중 적어도 하나와 상이하며, 공통 전극(200)은 제1 발광셀(10), 제2 발광셀(20) 및 제3 발광에 셀에 전기적으로 연결될 수 있고, 제1 발광셀(10)의 발광 영역, 제2 발광셀(20)의 발광 영역 및 제3 발광셀의 발광 영역은 공통 전극(200)에 의하여 수평으로 구분될 수 있다.
한편, 상술한 바와 같이, 본 개시의 일 실시 예에 따른 발광 소자(1) 내의 발광 영역은 제1 발광셀(10)의 발광 영역 및 제2 발광셀(20)의 발광영역에 따라 수평으로 구분될 수 있다. 다시 말해, 본 개시의 다양한 실시 예에 따르면, 수평으로 구분된 두 개 이상의 발광 영역을 갖는 다중 터널 접합 발광 소자가 제공될 수 있다.
상술한 바와 같은 발광 소자(1)에 따르면, 단일 발광 소자에서 두 가지 이상의 색상에 대한 화소를 구현할 수 있어, 디스플레이 장치의 생산 비용을 절감할 수 있다.
또한, 상술한 바와 같은 발광 소자(1)의 구조에 따르면, 종래의 발광 소자에 비하여 디스플레이 장치의 제작에 필요한 금속 배선의 수가 감소될 수 있고, 이에 따라 디스플레이 장치의 설계가 용이해 질 수 있다.
또한, 발광 소자(1)에 포함되는 복수의 발광 영역을 독립적으로 제어할 수 있어, 디스플레이 장치의 제작 과정에서 발광 영역을 효율적으로 정의할 수 있다.
이러한 디스플레이 장치에 대해서는 도 4 내지 도 7에 대한 설명에서 후술한다.
한편, 본 개시에 따른 디스플레이 장치를 설명하기에 앞서, 이하에서는 상술한 바와 같은 발광 소자(1)의 제조 방법에 대하여, 도2a 내지 도 2f 및 도 3을 참조하여 설명한다.
도 2a 내지 도 2f는 본 개시의 일 실시 예에 따른 발광 소자의 제조 방법을 순차적으로 나타내는 단면도이고, 도 3은 도 2a 내지 도 2f에 따른 발광 소자의 제조 방법을 나타내는 흐름도이다.
이하에서는 도 2 및 도 3을 함께 참조하여 설명한다. 한편, 도 2에서는 발광 소자 제조 방법에 따라 순차적으로 형성되는 적층 구조를 효율적으로 설명하기 위하여, 도 1과는 도면의 식별 부호를 달리하였다.
한편, 본 개시의 일 실시 예에 따른 발광 소자의 구조와 발광 소자에 포함되는 각 층의 특성 등에 대해서는 도 1에 대한 설명에서 상술하였으므로, 중복 설명은 생략한다.
본 개시의 일 실시 예에 따른 발광 소자의 제조 방법에 사용되는 기판(1)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼 등일 수 있다. 구체적으로, 기판(1)은 사파이어(Sapphire, Al2SO4), SiC, GaN, GaAs, ZnO 등과 같은 물질로 이루어 질 수 있으며, 다만 본 개시에 있어 사용되는 기판이 특정 재료에 한정되는 것은 아니다.
기판(1)이 구비되면, 도 2a에 도시된 바와 같이, 기판(1) 상에 제1 발광층(3), 제1 발광층(3)과 상이한 광을 방출하는 제2 발광층(8) 및 제1 발광층(3)의 상부와 하부에 적층되는 복수의 도전성 반도체층(2,4,5,6,7,9,10)을 증착한다(S301).
이와 같은 증착은 MOCVD(Metal Organic Chemical Vapor Deposition)나 MBE(Molecular Beam Epitaxy)와 같은 공정 기술을 활용하여 이루어질 수 있다.
구체적으로, 기판(1)상에 발광층(3,8) 및 복수의 도전성 반도체층(2,4,5,6,7,9,10)을 증착하는 단계는 다음과 같은 순서로 이루어질 수 있다.
우선, 기판(1)상에 제1 n-GaN층(2)을 증착하고, 제1 n-GaN층(2) 상부에 제1 발광층(3)을 증착하며, 제1 발광층(3) 상부에 제1 p-GaN층(4), p+-GaN층(5) 및 n+-GaN층(6)을 순차적으로 증착하고, n+-GaN층(6) 상부에 제2 n-GaN층(7)을 증착하며, 제2 n-GaN층(7) 상부에 제2 발광층(8)을 증착하고, 제2 발광층(8) 상부에 제2 p-GaN층(9)을 증착한다.
그리고, 제2 p-GaN층(9) 상부에는 p+-Gan층(10)을 추가적으로 증착할 수도 있다. 뿐만 아니라, 본 개시의 목적 달성을 위한 범위 내에서라면 다양한 도전성 반도체층을 더 증착할 수도 있다.
발광층 및 복수의 도전성 반도체층이 증착되면, 도 2b에 도시된 바와 같이, 제1 발광층(3) 및 복수의 도전성 반도체층을 포함하는 제1 발광셀을 형성하고(S302), 또한 제2 발광층(8) 및 복수의 도전성 반도체층을 포함하며 제1 발광셀과 수평으로 구분되는 제2 발광셀을 형성한다(S303).
제1 발광셀 및 제2 발광셀의 구체적인 구성에 대해서는 도 1에 대한 설명에서 상술한바, 중복 설명은 생략한다.
한편, 발광셀의 형성은 포토리소그래피(Photolithography) 및 식각(etching) 공정을 통하여 이루어질 수 있다.
구체적으로, 증착된 발광층(3,8) 및 복수의 도전성 반도체층(2,4,5,6,7,9,10)은 수평으로 제1 발광셀 및 제2 발광셀이 구분될 수 있도록 식각될 수 있다.
그리고, 발광셀을 형성하는 단계는 도 2c 내지 도 2e에 도시된 바와 같이, 제1 발광셀 및 제2 발광셀 상에 절연층(11), 반사층(12) 및 패시베이션층(13)이 증착될 수 있도록 이루어질 수 있다.
또한, 발광셀을 형성하는 단계는 도 2f에 도시된 바와 같이, 제1 발광셀과 제2 발광셀 사이에 공통 전극(14)이 형성될 수 있도록 이루어질 수 있다.
한편, 제2 발광셀을 형성하는 단계에 있어, 제2 발광셀의 발광 면적을 제1 발광셀의 발광 면적과 상이하도록 형성할 수 있다. 이와 같이 비대칭 발광 영역을 갖는 발광 소자를 포함하는 디스플레이 장치에 관한 실시 예는 도 7에 대한 설명에서 후술한다.
제1 발광셀 및 제2 발광셀이 형성되면, 도 2c에 도시된 바와 같이, 제1 발광셀 및 제2 발광셀이 전기적으로 구분될 수 있도록 제1 발광셀 및 제2 발광셀 상에 절연층(11)을 증착한다(S304).
절연층(11)이 증착되면, 도 2d에 도시된 바와 같이, 제1 화소 전극(15) 및 제2 화소 전극(16)이 복수의 도전성 반도체층과 전기적으로 연결될 수 있도록 절연층(11)에 제1 컨택트 홀(21,22)을 형성할 수 있다(S305).
절연층(11)에 제1 컨택트 홀(21,22)이 형성되면, 도 2d에 도시된 바와 같이, 절연층(11) 상에 반사층(12)을 증착할 수 있다(S306).
반사층(12)이 증착되면, 도 2e에 도시된 바와 같이, 반사층(12) 상에 패시베이션층(13)을 증착할 수 있다(S307).
패시베이션층(13)이 증착되면, 도 2e에 도시된 바와 같이, 공통 전극(14)이 상기 복수의 도전성 반도체층과 전기적으로 연결될 수 있도록 절연층(11), 반사층(12) 및 패시베이션층(13)에 제2 컨택트 홀(23,24)을 형성할 수 있다(S308).
제2 컨택트 홀(23,24)까지 형성되면, 도 2f에 도시된 바와 같이, 제1 발광셀과 제2 발광셀 사이의 구분된 영역에 제1 발광셀 및 제2 발광셀에 전기적으로 연결되는 공통 전극(14)을 형성한다(S309).
또한, 공통 전극(14)의 형성과 아울러, 도 2f에 도시된 바와 같이, 제1 발광셀에 전기적으로 연결되는 제1 화소 전극(15)을 형성하고(S310), 또한 제2 발광셀에 전기적으로 연결되는 제2 화소 전극(16)을 형성한다(S311).
한편, 이상에서는 제1 발광셀을 형성하는 단계(S302)와 제2 발광셀을 형성하는 단계(S303)를 나누어 서술하였지만, 이는 본 개시에 따른 발광 소자의 구조를 명확하게 설명하기 위한 것일 뿐, 양 단계 사이에 특별히 시간적 순서가 정하여진 것은 아니다.
마찬가지로 제1 화소 전극(15)을 형성하는 단계(S310)와 제2 화소 전극(16)을 형성하는 단계(S311) 등과 같이, 상호 대등한 복수의 구성을 증착 또는 형성하는 단계의 경우, 양 단계 사이에 시계열적 요소는 존재하지 아니한다.
이상에서는 본 개시의 다양한 실시 예에 따른 발광 소자 및 그 제조 방법에 대하여 설명하였는바, 이하에서는 상술한 바와 같은 발광 소자를 포함하는 디스플레이 장치에 대하여 설명한다.
도 4는 본 개시의 일 실시 예에 따른 디스플레이 장치의 간략한 구성을 나타내는 블록도이다.
도 4를 참조하면, 본 개시의 일 실시 예에 따른 디스플레이 장치(300)는 디스플레이 패널(310) 및 프로세서(320)를 포함한다.
그리고, 디스플레이 패널(310)은 복수의 발광 소자 및 복수의 스위칭 소자를 포함한다.
구체적으로, 디스플레이 패널(310)은 상술한 바와 같은 본 개시의 다양한 실시 예에 따른 발광 소자(1)를 복수 개 포함하며, 따라서 디스플레이 패널(310)에 포함되는 발광 소자(1)는 수평으로 구분된 두 개 이상의 발광 영역을 갖는 다중 터널 접합 발광 소자일 수 있다.
특히, 본 개시의 다양한 실시 예에 있어서 디스플레이 패널(310)은 상술한 바와 같은 발광 소자(1)를 포함함으로써, 단일 발광 소자에 포함된 복수의 발광 영역을 통하여 적색, 녹색 및 청색 화소를 효율적으로 구현할 수 있다. 구체적인 화소 배열의 예시 및 그에 따른 구체적인 실시 예에 대해서는 도 5 및 도 7에 대한 설명에서 후술한다.
스위칭 소자(미도시)는 디스플레이 패널(310)에 포함된 발광 소자(1)의 구동을 제어할 수 있도록 구성되는 반도체 소자로서, 디스플레이 장치(300)의 개별 화소에 대한 일종의 스위치 역할을 담당한다. 이러한 스위칭 소자로는 도 5 및 도 7에 도시된 바와 같은 구동 TFT(Thin Film Transistor)가 사용될 수 있다.
특히, 본 개시의 일 실시 예에 따른 스위칭 소자는 제1 화소 전극 및 제2 화소 전극을 통하여, 제1 발광셀 및 제2 발광셀 각각에 개별적으로 연결될 수 있다.
프로세서(320)는 디스플레이 장치(300)의 전반적인 동작을 제어한다. 이러한 프로세서(320)는 다양한 방식으로 구현될 수 있다. 예를 들어, 프로세서(320)는 주문형 집적 회로(Application Specific Integrated Circuit, ASIC), 임베디드 프로세서, 마이크로프로세서, 하드웨어 컨트롤 로직, 하드웨어 유한 상태 기계(hardware Finite State Machine, FSM), 디지털 신호 프로세서(Digital Signal Processor, DSP) 중 적어도 하나로 구현될 수 있다.
또한, 프로세서(320)는 ROM, RAM, GPU(Graphic Processing Unit), CPU 및 버스를 포함할 수 있으며, ROM, RAM, GPU(Graphic Processing Unit), CPU 등은 버스를 통해 서로 연결될 수 있다.
특히, 본 개시의 다양한 실시 예에 있어서, 프로세서(320)는 단일 발광 소자(1)에 포함된 복수의 발광셀의 구동을 독립적으로 제어할 수 있다.
상술한 바와 같이, 본 개시에 따른 발광 소자(1)는 제1 발광셀, 제2 발광셀, 제1 발광셀에 전기적으로 연결되는 제1 화소 전극, 제2 발광셀에 전기적으로 연결되는 제2 화소 전극을 포함한다.
그리고, 본 개시에 따른 디스플레이 장치에 포함되는 디스플레이 패널(310)은 제1 화소 전극에 전기적으로 연결되는 제1 스위칭 소자 및 제2 화소 전극에 전기적으로 연결되는 제2 스위칭 소자를 포함할 수 있다.
이에 따라, 프로세서(320)는 제1 스위칭 소자 및 제2 스위칭 소자를 통하여, 제1 발광셀 및 제2 발광셀의 구동을 독립적으로 제어할 수 있다.
디스플레이 패널(310)의 화소 배열 및 프로세서(320)의 제어에 관한 구체적인 실시 예는 도 5 내지 도 7에 대한 설명에서 후술한다.
도 5는 본 개시의 일 실시 예에 따른 디스플레이 패널의 일부를 나타내는 단면도이다.
도 5에 도시된 바와 같이, 본 개시의 일 실시 예에 따른 디스플레이 패널은 복수의 발광 소자 및 복수의 스위칭 소자를 포함할 수 있다.
그리고, 각 발광 소자는 제1 발광셀(10-1,10-2,10-3) 및 제2 발광셀(20-1,20-2, 20-3)을 포함할 수 있으며, 제1 발광셀(10-1,10-2,10-3) 및 제2 발광셀(20-1,20-2, 20-3) 모두에 전기적으로 연결되는 공통 전극(200-1,200-2,200-3), 그리고 제1 발광셀(10-1,10-2,10-3)에 개별적으로 연결되는 제1 화소 전극(210-1,210-2,210-3) 및 제2 발광셀(20-1,20-2, 20-3)에 개별적으로 연결되는 제2 화소 전극(220-1,220-2,220-3)을 포함할 수 있다.
또한, 제1 화소 전극(210-1,210-2,210-3)에는 제1 스위칭 소자(311-1,311-2,311-3)가 개별적으로 연결될 수 있으며, 제2 화소 전극(220-1,220-2,220-3)에는 제2 스위칭 소자(312-1,312-2,312-3)가 개별적으로 연결될 수 있다.
한편, 도 5에 도시된 바와 같이 디스플레이 패널을 구현하는 경우, 제2 발광셀의 발광 영역은 필요 발광 영역으로, 제1 발광 셀의 발광 영역은 여분의 발광 영역으로 정의할 수 있다.
이에 따라, 일반적인 디스플레이 장치로서의 화소 구동은 제2 발광셀(20-1,20-2, 20-3)에 의하여 이루어지고, 디스플레이 제품 사양에 따라 고휘도, 고순도 또는 고해상도의 사양이 필요한 경우에는 제1 발광셀(10-1,10-2,10-3) 이 사용될 수 있도록 디스플레이 패널을 구현할 수 있다.
한편, 상술한 바와 같이 정의된 여분의 발광 영역을 사용하여 발광 소자에서 발생한 불량 화소를 리페어할 수도 있는바, 이에 대해서는 도 6을 참조하여 설명한다.
도 6a 내지 도 6d는 본 개시의 일 실시 예에 따른 발광 소자에서 불량 화소가 발생한 경우에 관한 실시 예를 설명하기 위한 개략도이다.
구체적으로, 도 6a 내지 도 6d는 발광 소자 각각에 포함된 제1 발광셀의 발광 영역(10-1,10-2,10-3) 및 제2 발광셀의 발광 영역(20-1,20-2,20-3)을 나타낸다. 전술한 바와 같이, 제2 발광셀의 발광 영역(20-1,20-2,20-3)은 필요 발광 영역으로, 제1 발광 셀의 발광 영역(10-1,10-2,10-3)은 여분의 발광 영역으로 정의할 수 있다.
본 개시의 일 실시 예에 따른 발광 소자가 정상적으로 구동하는 경우에는 도 6a에 도시된 바와 같이 각각의 발광 소자의 필요 발광 영역(20-1,20-2,20-3)에 해당하는 발광셀이 모두 정상적으로 구동하거나, 도 6b에 도시된 바와 같이, 필요 발광 영역(20-1,20-2,20-3) 및 여분의 발광 영역(10-1,10-2,10-3)에 해당하는 발광셀이 모두 정상적으로 구동한다.
그러나, 도 6c 및 도 6d에 도시된 바와 같이, 제1 발광셀의 발광 영역(10-1,10-2,10-3) 및 제2 발광셀의 발광 영역(20-1,20-2,20-3) 중 적어도 하나에 불량 화소가 발생할 수 있다.
그런데, 상술한 바와 같이, 본 개시에 따른 프로세서(320)는 발광 소자에 포함된 제1 발광셀 및 제2 발광셀의 구동을 독립적으로 제어할 수 있는바, 도 6c 및 도 6d의 경우와 같이 발생된 불량 화소를 리페어할 수 있다.
즉, 프로세서(320)는 불량 화소가 발생된 영역과 인접한 발광 소자에 포함되는 제1 발광셀 및 제2 발광셀 중 적어도 하나를 사용하여 불량 화소를 대체하도록 제어할 수 있다.
예를 들어, 프로세서(320)는 도 6c에 도시된 바와 같이 불량 화소가 발생된 영역(20-2)과 인접한 발광 소자에 포함되는 발광 영역(10-1)을 사용하여 불량 화소를 대체할 수 있다. 또한, 프로세서(320)는 도 6d에 도시된 바와 같이 불량 화소가 발생된 영역(20-3)과 인접한 발광 소자에 포함되는 발광 영역(10-2)을 사용하여 불량 화소를 대체할 수 있다.
상술한 바와 같은 본 개시의 일 실시 예에 따르면, 발생된 불량 화소를 효율적으로 리페어함으로써, 불량 화소에 따른 리페어 공정 비용의 문제를 해소할 수 있게 된다.
도 7은 본 개시의 일 실시 예에 따른 또 다른 디스플레이 패널의 일부를 나타내는 단면도이다.
도 7에 도시된 바와 같이, 본 개시의 일 실시 예에 따른 디스플레이 패널은 복수의 발광 소자 및 복수의 스위칭 소자를 포함할 수 있다.
그리고, 각 발광 소자는 제1 발광셀(10-1,10-2,10-3) 및 제2 발광셀(20-1,20-2, 20-3)을 포함할 수 있으며, 제1 발광셀(10-1,10-2,10-3) 및 제2 발광셀(20-1,20-2, 20-3) 모두에 전기적으로 연결되는 공통 전극(200-1,200-2,200-3), 그리고 제1 발광셀(10-1,10-2,10-3)에 개별적으로 연결되는 제1 화소 전극(210-1,210-2,210-3) 및 제2 발광셀(20-1,20-2, 20-3)에 개별적으로 연결되는 제2 화소 전극(220-1,220-2,220-3)을 포함할 수 있다.
또한, 제1 화소 전극(210-1,210-2,210-3)에는 제1 스위칭 소자(311-1,311-2,311-3)가 개별적으로 연결될 수 있으며, 제2 화소 전극(220-1,220-2,220-3)에는 제2 스위칭 소자(312-1,312-2,312-3)가 개별적으로 연결될 수 있다.
한편, 발광 소자의 발광 효율, 특히 외부 양자 효율(EQE: External Quantum Efficiency)은 색상 별로 큰 차이를 보인다. 예를 들어, GaN 기반의 LED의 경우, 적색은 10% 미만의 EQE, 녹색은 30%미만의 EQE, 청색은 80% 미만의 EQE를 나타낸다.
즉, 적색 소자와 녹색 소자의 경우에는 청색 소자에 비하여 발광 효율이 크게 떨어지는바, 이처럼 발광 효율이 낮은 색상을 구현함에 있어 필요한 휘도를 만족시키기 위해서는 높은 전력을 사용하거나 그 발광 면적을 넓혀야 한다.
그런데, 기존의 다중 터널 접합 구조의 발광 소자에 따르면, 구조적으로 발광 면적을 넓히는데 한계가 있어 전력 소모의 증가를 감수해야만 했다.
그러나, 본 개시의 일 실시 예에 따른 디스플레이 패널은 수평으로 구분된 두 개 이상의 발광 영역을 갖는 다중 터널 접합 발광 소자를 포함하는바, 발광 효율이 떨어지는 색상을 구현하기 위한 발광셀의 발광 면적을 넓게 형성함으로써, 상술한 문제를 극복할 수 있게 한다.
즉, 본 개시의 일 실시 예에 따르면, 제1 발광셀의 발광 면적 및 제2 발광셀의 발광 면적이 서로 상이한 발광 소자를 포함하도록 디스플레이 패널을 구현할 수 있다.
구체적으로, 도 7에 도시된 바와 같이, 적색을 구현하기 위한 발광셀의 발광 영역(20-1)과 녹색을 구현하기 위한 발광셀의 발광 영역(20-2)은 청색을 구현하기 위한 발광셀의 발광 영역(20-3)에 비하여 넓은 발광 면적을 가지도록 디스플레이 패널을 구현할 수 있다.
이처럼, 동일 발광 소자에 포함되는 제1 발광셀의 발광 면적과 제2 발광셀의 발광 면적을 비대칭으로 형성함으로써, 강조하고 싶은 색상을 구현하기 위한 발광셀의 발광 면적을 확장할 수 있으며, 이에 따라 디스플레이 장치의 색 재현성이 향상될 수 있다.
그리고, 상술한 바와 같이, 발광 효율이 떨어지는 색상을 구현하기 위한 발광셀의 발광 면적을 넓게 형성함으로써, 디스플레이 장치의 제작에 있어 각각의 화소 색상 별 발광 효율의 차이에 기인한 전력 소모의 문제점을 해소할 수 있게 된다.
이상에서 본 개시의 바람직한 실시 예에 대하여 도시하고 설명하였다. 그러나, 본 개시는 상술한 바와 같은 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 개시의 요지를 벗어남이 없이 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.

Claims (14)

  1. 발광 소자에 있어서,
    제1 발광층 및 상기 제1 발광층 상하부에 적층되는 복수의 도전성 반도체층을 포함하는 제1 발광셀;
    상기 제1 발광층과 상이한 광을 방출하는 제2 발광층 및 상기 제2 발광층 상하부에 적층되는 복수의 도전성 반도체층을 포함하는 제2 발광셀;
    상기 제1 발광셀 및 상기 제2 발광셀이 전기적으로 구분될 수 있도록 상기 제1 발광셀 및 상기 제2 발광셀 상에 구비되는 절연층;
    상기 제1 발광셀 및 상기 제2 발광셀에 전기적으로 연결되는 공통 전극;
    상기 제1 발광셀에 전기적으로 연결되는 제1 화소 전극; 및
    상기 제2 발광셀에 전기적으로 연결되는 제2 화소 전극; 을 포함하고,
    상기 제1 발광셀의 발광 영역 및 상기 제2 발광셀의 발광 영역은 상기 공통 전극에 의하여 수평으로 구분되는 발광 소자.
  2. 제1 항에 있어서,
    상기 복수의 도전성 반도체 층은,
    상기 제1 발광층 하부에 적층되는 제1 n-GaN층, 상기 제1 발광층 상부에 적층되는 제1 p-GaN층, 상기 제1 p-GaN층 상부에 순차적으로 적층되는 p+-GaN층 및 n+-GaN층, 상기 제2 발광층 하부에 적층되는 제2 n-GaN층 및 상기 제2 발광층 상부에 적층되는 제2 p-GaN층을 포함하는 발광 소자.
  3. 제1 항에 있어서,
    상기 절연층 상에 구비되는 반사층;
    상기 반사층 상에 구비되는 패시베이션층;
    상기 절연층에 형성되는 제1 컨택트 홀; 및
    상기 절연층, 상기 반사층 및 상기 패시베이션층에 형성되는 제2 컨택트 홀; 을 더 포함하고,
    상기 제1 화소 전극 및 상기 제2 화소 전극은 상기 반사층 및 상기 제1 컨택트 홀을 통하여 상기 복수의 도전성 반도체층과 전기적으로 연결되며,
    상기 공통 전극은 상기 제2 컨택트 홀을 통하여 상기 복수의 도전성 반도체층과 전기적으로 연결되는 발광 소자.
  4. 제1 항에 있어서,
    상기 제1 발광셀의 발광 면적은 상기 제2 발광셀의 발광 면적과 상이한 발광 소자.
  5. 제1 항에 있어서,
    상기 제1 발광층 및 제2 발광층은 다중 양자 우물 구조인 발광 소자.
  6. 제1 항에 있어서,
    제3 발광층 및 상기 제3 발광층 상하부에 적층되는 복수의 도전성 반도체층을 포함하는 제3 발광셀; 및
    상기 제3 발광셀에 전기적으로 연결되는 제3 화소 전극; 을 더 포함하고,
    상기 제3 발광층이 방출하는 광은 상기 제1 발광층이 방출하는 광 및 상기 제2 발광층이 방출하는 광 중 적어도 하나와 상이하며,
    상기 공통 전극은 상기 제1 발광셀, 상기 제2 발광셀 및 상기 제3 발광셀에 전기적으로 연결되고,
    상기 제1 발광셀의 발광 영역, 상기 제2 발광셀의 발광 영역 및 상기 제3 발광셀의 발광 영역은 상기 공통 전극에 의하여 수평으로 구분되는 발광 소자.
  7. 디스플레이 장치에 있어서,
    발광 소자 및 스위칭 소자를 포함하는 디스플레이 패널; 및
    상기 디스플레이 패널을 제어하기 위한 프로세서; 를 포함하고,
    상기 발광 소자는,
    제1 발광층 및 상기 제1 발광층 상하부에 적층되는 복수의 도전성 반도체층을 포함하는 제1 발광셀;
    상기 제1 발광층과 상이한 광을 방출하는 제2 발광층 및 상기 제2 발광층 상하부에 적층되는 복수의 도전성 반도체층을 포함하는 제2 발광셀;
    상기 제1 발광셀 및 상기 제2 발광셀이 전기적으로 구분될 수 있도록 상기 제1 발광셀 및 상기 제2 발광셀 상에 구비되는 절연층;
    상기 제1 발광셀 및 상기 제2 발광셀에 전기적으로 연결되는 공통 전극;
    상기 제1 발광셀에 전기적으로 연결되는 제1 화소 전극; 및
    상기 제2 발광셀에 전기적으로 연결되는 제2 화소 전극; 을 포함하고,
    상기 제1 발광셀의 발광 영역 및 상기 제2 발광셀의 발광 영역은 상기 공통 전극에 의하여 수평으로 구분되는 디스플레이 장치.
  8. 제7 항에 있어서,
    상기 디스플레이 패널은,
    상기 제1 화소 전극에 전기적으로 연결되는 제1 스위칭 소자 및 상기 제2 화소 전극에 전기적으로 연결되는 제2 스위칭 소자를 포함하고,
    상기 프로세서는,
    상기 제1 스위칭 소자 및 상기 제2 스위칭 소자를 통하여, 상기 제1 발광셀 및 상기 제2 발광셀의 구동을 독립적으로 제어하는 디스플레이 장치.
  9. 제7 항에 있어서,
    상기 프로세서는,
    상기 제1 발광셀 및 상기 제2 발광셀 중 적어도 하나에 불량 화소가 발생하는 경우, 상기 불량 화소를 대체하도록 상기 불량 화소가 발생된 발광 소자에 인접한 발광 소자에 포함되는 제1 발광셀 및 제2 발광셀 중 적어도 하나의 구동을 제어하는 디스플레이 장치.
  10. 제7 항에 있어서,
    상기 제1 발광셀의 발광 면적은 상기 제2 발광셀의 발광 면적과 상이한 디스플레이 장치.
  11. 발광 소자의 제조 방법에 있어서,
    기판 상에 제1 발광층, 상기 제1 발광층과 상이한 광을 방출하는 제2 발광층 및 상기 제1 발광층의 상부와 하부에 적층되는 복수의 도전성 반도체층을 증착하는 단계;
    상기 제1 발광층 및 복수의 도전성 반도체층을 포함하는 제1 발광셀을 형성하는 단계;
    상기 제2 발광층 및 복수의 도전성 반도체층을 포함하며, 상기 제1 발광셀과 수평으로 구분되는 제2 발광셀을 형성하는 단계;
    상기 제1 발광셀 및 상기 제2 발광셀이 전기적으로 구분될 수 있도록 상기 제1 발광셀 및 상기 제2 발광셀 상에 절연층을 증착하는 단계;
    상기 제1 발광셀과 상기 제2 발광셀 사이의 구분된 영역에 상기 제1 발광셀 및 상기 제2 발광셀에 전기적으로 연결되는 공통 전극을 형성하는 단계;
    상기 제1 발광셀에 전기적으로 연결되는 제1 화소 전극을 형성하는 단계; 및
    상기 제2 발광셀에 전기적으로 연결되는 제2 화소 전극을 형성하는 단계; 를 포함하는 발광 소자의 제조 방법.
  12. 제11 항에 있어서,
    상기 제1 발광층, 제2 발광층 및 복수의 도전성 반도체층을 증착하는 단계는,
    기판상에 제1 n-GaN층을 증착하는 단계;
    상기 제1 n-GaN층 상부에 제1 발광층을 증착하는 단계;
    상기 제1 발광층 상부에 제1 p-GaN층, p+-GaN층 및 n+-GaN층을 순차적으로 증착하는 단계;
    상기 n+-GaN층 상부에 제2 n-GaN층을 증착하는 단계;
    상기 제2 n-GaN층 상부에 제2 발광층을 증착하는 단계;
    상기 제2 발광층 상부에 제2 p-GaN층 증착하는 단계; 를 포함하는 발광 소자의 제조 방법.
  13. 제11 항에 있어서,
    상기 절연층에 제1 컨택트 홀을 형성하는 단계;
    상기 절연층 상에 반사층을 증착하는 단계;
    상기 반사층 상에 패시베이션층을 증착하는 단계; 및
    상기 절연층, 상기 반사층 및 상기 패시베이션층에 제2 컨택트 홀을 형성하는 단계; 를 더 포함하고,
    상기 제1 컨택트 홀을 형성하는 단계는,
    상기 반사층을 통하여 상기 제1 화소 전극 및 상기 제2 화소 전극이 상기 복수의 도전성 반도체층과 전기적으로 연결될 수 있도록 상기 제1 컨택트 홀을 형성하며,
    상기 제2 컨택트 홀을 형성하는 단계는,
    상기 공통 전극이 상기 복수의 도전성 반도체층과 전기적으로 연결될 수 있도록 상기 제2 컨택트 홀을 형성하는 발광 소자의 제조 방법.
  14. 제11 항에 있어서,
    상기 제2 발광셀을 형성하는 단계는,
    상기 제2 발광셀의 발광 면적을 상기 제1 발광셀의 발광 면적과 상이하도록 상기 제2 발광셀을 형성하는 발광 소자의 제조 방법.
PCT/KR2019/008481 2018-07-13 2019-07-10 발광 소자, 발광 소자의 제조 방법 및 발광 소자를 포함하는 디스플레이 장치 WO2020013595A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/257,610 US11444117B2 (en) 2018-07-13 2019-07-10 Light emitting element, light emitting element manufacturing method, and display device including light emitting element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0081804 2018-07-13
KR1020180081804A KR102579311B1 (ko) 2018-07-13 2018-07-13 발광 소자, 발광 소자의 제조 방법 및 발광 소자를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
WO2020013595A1 true WO2020013595A1 (ko) 2020-01-16

Family

ID=69142383

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/008481 WO2020013595A1 (ko) 2018-07-13 2019-07-10 발광 소자, 발광 소자의 제조 방법 및 발광 소자를 포함하는 디스플레이 장치

Country Status (3)

Country Link
US (1) US11444117B2 (ko)
KR (1) KR102579311B1 (ko)
WO (1) WO2020013595A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538962B2 (en) * 2019-04-23 2022-12-27 Nichia Corporation Light-emitting element and method for manufacturing light-emitting element
JP7419651B2 (ja) * 2021-07-14 2024-01-23 日亜化学工業株式会社 発光素子の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090078955A1 (en) * 2007-09-26 2009-03-26 Iii-N Technlogy, Inc Micro-Emitter Array Based Full-Color Micro-Display
US20170213868A1 (en) * 2014-04-01 2017-07-27 Centre National De La Recherche Scientifique Semiconducting pixel, matrix of such pixels, semiconducting structure for the production of such pixels and their methods of fabrication
KR20170122008A (ko) * 2016-04-26 2017-11-03 엘지이노텍 주식회사 Led 디스플레이 장치, 백라이트 유닛 및 조명장치
CN107680989A (zh) * 2017-07-26 2018-02-09 友达光电股份有限公司 双面显示器及其制造方法
KR20180071743A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 발광 다이오드 칩 및 이를 포함하는 발광 다이오드 디스플레이 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2910023B2 (ja) 1993-12-24 1999-06-23 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP4699681B2 (ja) * 2003-06-27 2011-06-15 パナソニック株式会社 Ｌｅｄモジュール、および照明装置
US20110204376A1 (en) 2010-02-23 2011-08-25 Applied Materials, Inc. Growth of multi-junction led film stacks with multi-chambered epitaxy system
US8084775B2 (en) 2010-03-16 2011-12-27 Bridgelux, Inc. Light sources with serially connected LED segments including current blocking diodes
KR20140083488A (ko) * 2012-12-26 2014-07-04 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR101733225B1 (ko) 2015-04-23 2017-05-08 광주과학기술원 이종 발광 구조체의 집적화 방법
KR102607401B1 (ko) 2016-05-26 2023-11-29 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
KR102566498B1 (ko) * 2016-05-26 2023-08-11 엘지이노텍 주식회사 발광 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090078955A1 (en) * 2007-09-26 2009-03-26 Iii-N Technlogy, Inc Micro-Emitter Array Based Full-Color Micro-Display
US20170213868A1 (en) * 2014-04-01 2017-07-27 Centre National De La Recherche Scientifique Semiconducting pixel, matrix of such pixels, semiconducting structure for the production of such pixels and their methods of fabrication
KR20170122008A (ko) * 2016-04-26 2017-11-03 엘지이노텍 주식회사 Led 디스플레이 장치, 백라이트 유닛 및 조명장치
KR20180071743A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 발광 다이오드 칩 및 이를 포함하는 발광 다이오드 디스플레이 장치
CN107680989A (zh) * 2017-07-26 2018-02-09 友达光电股份有限公司 双面显示器及其制造方法

Also Published As

Publication number Publication date
KR102579311B1 (ko) 2023-09-15
KR20200007558A (ko) 2020-01-22
US11444117B2 (en) 2022-09-13
US20210280631A1 (en) 2021-09-09

Similar Documents

Publication Publication Date Title
WO2020101381A1 (en) Light emitting diode, manufacturing method of light emitting diode and display device including light emitting diode
WO2016190664A1 (ko) 발광소자
WO2020032573A1 (en) Flip-chip light emitting diode, manufacturing method of flip-chip light emitting diode and display device including flip-chip light emitting diode
WO2020226352A1 (en) Led display module, manufacturing method for led display module and display device including led display module
WO2017155284A1 (ko) 반도체 소자, 표시패널 및 표시패널 제조방법
WO2009134029A2 (ko) 반도체 발광소자
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2010044645A2 (en) Semiconductor light emitting device and method for manufacturing the same
WO2020222557A1 (en) Light emitting diode element, method of manufacturing light emitting diode element, and display panel including light emitting diode element
WO2021145499A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2009125953A2 (ko) 발광 소자
WO2021118139A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2020166985A1 (ko) 디스플레이용 발광 소자 전사 방법 및 디스플레이 장치
WO2020162687A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2016190665A1 (ko) 발광소자
WO2020251106A1 (ko) 마이크로미터 단위 크기의 반도체 발광 소자를 이용하는 발광 장치 및 그 제조 방법
WO2015199388A1 (ko) 발광소자
WO2021137654A1 (ko) 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2020013595A1 (ko) 발광 소자, 발광 소자의 제조 방법 및 발광 소자를 포함하는 디스플레이 장치
WO2021033949A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2021107271A1 (ko) 마이크로 엘이디를 이용한 디스플레이 장치
WO2020138842A1 (en) Micro light emitting diode and manufacturing method of micro light emitting diode
WO2010018946A2 (ko) 반도체 발광소자 및 그 제조방법
WO2021162153A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2022163947A1 (ko) 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19834591

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19834591

Country of ref document: EP

Kind code of ref document: A1