KR102566498B1 - 발광 소자 - Google Patents
발광 소자 Download PDFInfo
- Publication number
- KR102566498B1 KR102566498B1 KR1020160064855A KR20160064855A KR102566498B1 KR 102566498 B1 KR102566498 B1 KR 102566498B1 KR 1020160064855 A KR1020160064855 A KR 1020160064855A KR 20160064855 A KR20160064855 A KR 20160064855A KR 102566498 B1 KR102566498 B1 KR 102566498B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- electrode
- light
- type semiconductor
- disposed
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
- H01L33/502—Wavelength conversion materials
- H01L33/504—Elements with two or more wavelength conversion materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Abstract
실시 예는 기판; 및 상기 기판 상에 서로 이격하여 매트릭스 형태로 배치되는 복수의 발광 소자들을 포함하며, 상기 발광 소자들 각각은 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제2 도전형 반도체층 아래에 배치되는 절연층; 상기 절연층 아래에 서로 이격하여 배치되며, 상기 기판 상에 배치되는 제1 전극 패드 및 제2 전극 패드; 상기 발광 구조물 및 상기 절연층을 관통하고, 상기 제1 전극 패드에 연결되는 제1 전극; 및 상기 제2 도전형 반도체층과 상기 제2 전극 패드 사이에 배치되는 제2 전극; 상기 제1 전극과 상기 발광 구조물 사이에 배치되는 패시베이션층을 포함하며, 상기 제1 전극은 상기 패시베이션층을 관통하여 상기 제1 도전형 반도체층에 접촉한다.
Description
실시 예는 발광 소자에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
Ⅲ-Ⅴ족 질화물 반도체(Group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명 기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.
실시 예는 두께를 줄일 수 있고, 시감도를 높일 수 있는 디스플레이 장치를 제공한다.
실시 예에 따른 화소 어레이는 기판; 및 상기 기판 상에 서로 이격하여 매트릭스 형태로 배치되는 복수의 발광 소자들을 포함하며, 상기 발광 소자들 각각은 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제2 도전형 반도체층 아래에 배치되는 절연층; 상기 절연층 아래에 서로 이격하여 배치되며, 상기 기판 상에 배치되는 제1 전극 패드 및 제2 전극 패드; 상기 발광 구조물 및 상기 절연층을 관통하고, 상기 제1 전극 패드에 연결되는 제1 전극; 및 상기 제2 도전형 반도체층과 상기 제2 전극 패드 사이에 배치되는 제2 전극; 상기 제1 전극과 상기 발광 구조물 사이에 배치되는 패시베이션층을 포함하며, 상기 제1 전극은 상기 패시베이션층을 관통하여 상기 제1 도전형 반도체층에 접촉한다.
다른 실시 예에 따른 화소 어레이는 기판; 및 상기 기판 상에 서로 이격하여 매트릭스 형태로 배치되는 복수의 발광 소자들을 포함하며, 상기 발광 소자들 각각은 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층 상에 배치되는 패시베이션층; 상기 패시베이션층 상에 배치되고, 일단은 상기 패시베이션층을 관통하여 상기 제1 도전형 반도체층에 접촉되고, 타 단은 상기 발광 구조물의 측부 방향으로 확장되어 상기 발광 구조물의 하단 아래까지 확장되는 제1 전극; 상기 제2 도전형 반도체층 아래에 배치되는 제2 전극; 상기 제2 전극 아래에 배치되는 전극 패드; 및 상기 발광 구조물의 측면에 배치되는 절연층을 포함하며, 상기 제1 전극의 타단은 상기 발광 구조물의 측면에 배치되는 절연층으로부터 이격한다.
다른 실시 예에 따른 화소 어레이는 기판; 및 상기 기판 상에 서로 이격하여 매트릭스 형태로 배치되는 복수의 발광 소자들을 포함하며, 상기 발광 소자들 각각은 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물을 포함하고, 서로 이격하는 복수의 발광 셀들; 상기 발광 셀들의 제2 도전형 반도체층 아래에 배치되는 절연층; 인접하는 2개의 발광 셀들 사이에 배치되고, 상기 인접하는 2개의 발광 셀들의 제1 도전형 반도체층들에 접촉되는 적어도 하나의 제1 전극; 상기 절연층 아래에 서로 이격하여 배치되는 제1 전극 패드 및 제2 전극 패드들; 및 상기 적어도 하나의 제1 전극과 상기 복수의 발광 셀들의 발광 구조물의 측면 사이에 배치되는 패시베이션층을 포함하며, 상기 전극의 일단은 상기 패시베이션층을 관통하여 상기 제1 도전형 반도체층에 접촉하고, 상기 제1 전극의 타단은 상기 발광 구조물, 및 상기 절연층을 통과하여 상기 적어도 하나의 제1 전극 패드와 연결된다.
상기 발광 소자들은 청색광을 발생하는 발광 소자, 적색광을 발생하는 발광 소자, 및 녹색광을 발생하는 발광 소자를 포함하며, 상기 매트릭스의 행 방향 및 열 방향 각각으로 상기 적색광을 발생하는 발광 소자, 상기 녹색광을 발생하는 발광 소자, 및 상기 청색광을 발생하는 발광 소자가 반복하여 배열될 수 있다.
상기 발광 소자들은 청색광을 발생하는 발광 소자, 적색광을 발생하는 발광 소자 또는 녹색광을 발생하는 발광 소자를 포함하며, 상기 매트릭스의 열 방향으로 제1 페어(pair) 및 제2 페어가 교대로 배치되고, 상기 제1 페어는 차례로 배열되는 청색광을 발생하는 발광 소자 및 녹색광을 발생하는 발광 소자로 이루어지고, 상기 제2 페어는 차례로 배열되는 적색광을 발생하는 발광 소자와 녹색광을 발생하는 발광 소자로 이루어질 수 있다.
상기 발광 소자들은 상기 행 방향으로는 청색광을 발생하는 발광 소자와 적색광을 발생하는 발광 소자가 교대로 배치되는 제1 배열, 및 녹색광을 발생하는 발광 소자들만 배치되는 제2 배열을 포함하고, 상기 제1 배열은 짝수 행 및 홀수 행 중 어느 하나이고, 상기 제2 배열은 짝수 행 및 홀수 행 중 다른 어느 하나일 수 있다.
상기 발광 소자들 각각은 청색광을 발생하는 제1 발광 셀, 녹색광을 발생하는 제2 발광 셀, 및 적색광을 발생하는 제3 발광 셀을 포함하며, 상기 제1 내지 제3 발광 셀들은 상기 매트릭스의 행 방향 및 열 방향 각각으로 상기 제1 발광 셀, 상기 제2 발광 셀, 및 상기 제3 발광 순서로 반복하여 배치될 수 있다.
상기 발광 소자들은 청색광을 발생하는 제1 발광 셀 및 녹색광을 발생하는 제2 발광 셀을 포함하는 제1 발광 소자 및 적색광을 발생하는 제3 발광 셀 및 녹색광을 발생하는 제4 발광 셀을 포함하는 제2 발광 소자를 포함하며, 상기 제1 및 제2 발광 소자는 상기 매트릭스의 열 방향 및 행 방향 각각으로 교대로 배치될 수 있다.
상기 발광 소자들은 청색광을 발생하는 제1 발광 셀 및 녹색광을 발생하는 제2 발광 셀을 포함하는 제1 발광 소자 및 적색광을 발생하는 제3 발광 셀 및 녹색광을 발생하는 제4 발광 셀을 포함하는 제2 발광 소자를 포함하며, 상기 매트릭스의 열 방향으로는 상기 제1 내지 상기 제4 발광 셀들이 순차적으로 반복하여 배열되고, 상기 매트릭스의 행 방향으로는 상기 제1 발광 셀과 상기 제3 발광 셀이 교대로 배열될 수 있다.
상기 녹색광을 발생하는 발광 소자의 발광 영역의 면적 및 상기 적색광을 발생하는 발광 소자의 발광 영역의 면적은 상기 청색광을 발생하는 발광 소자의 발광 영역의 면적보다 클 수 있다.
상기 녹색광을 발생하는 발광 소자의 발광 영역의 면적은 상기 청색광을 발생하는 발광 소자의 발광 영역의 면적, 및 상기 적색광을 발생하는 발광 소자의 발광 영역의 면적보다 작을 수 있다.
상기 화소 어레이는 상기 기판을 관통하여 상기 제1 전극 패드와 연결되는 제1 배선 전극; 및 상기 기판을 관통하여 상기 제2 전극 패드와 연결되는 제2 배선 전극을 더 포함할 수 있다.
상기 발광 소자들은 청색광을 발생하는 제1 발광 소자, 적색광을 발생하는 제2 발광 소자, 및 녹색광을 발생하는 제3 발광 소자를 포함하며, 상기 제1 내지 제3 발광 소자들의 제1 전극들 각각은 상기 기판 상에 배치되는 공통 접속 전극에 공통 접속되고, 상기 제1 내지 제3 발광 소자들의 제2 전극 패드들은 상기 기판 상에 서로 이격하여 배치될 수 있다.
상기 화소 어레이는 상기 기판을 관통하여 상기 공통 접속 전극에 연결되는 제1 배선 전극; 및 상기 기판을 관통하여 상기 제2 전극 패드들 중 대응하는 어느 하나와 접속하는 제2 배선 전극들을 더 포함할 수 있다.
상기 발광 소자들은 청색광을 발생하는 제1 발광 소자, 적색광을 발생하는 제2 발광 소자, 및 녹색광을 발생하는 제3 발광 소자를 포함하며, 상기 제1 내지 제3 발광 소자들의 제1 전극들은 상기 기판 상에 서로 이격하여 배치되고, 상기 제1 내지 제3 발광 소자들의 제2 전극 패드들은 상기 기판 상에 서로 이격하여 배치될 수 있다.
상기 화소 어레이는 상기 기판을 관통하여 상기 제1 전극들 각각에 접속되는 제1 배선 전극; 및 상기 기판을 관통하여 상기 제2 전극 패드들 중 대응하는 어느 하나에 접속되는 제2 배선 전극들을 더 포함할 수 있다. 상기 제1 배선 전극은 상기 매트릭스의 행 방향 또는 열 방향과 평행한 제1 방향으로 연장되는 제1 연장 부분들을 포함하고, 상기 제2 배선 전극들 각각은 상기 제1 방향 또는 상기 제1 방향과 반대 방향으로 연장되는 제2 연장 부분들을 포함하고, 상기 제1 연장 부분들과 상기 제2 연장 부분들은 상기 제1 방향과 수직한 방향으로 서로 교대로 배치되고, 상기 제1 연장 부분들은 상기 제2 연장 부분들 사이에 배치될 수 있다.
상기 제2 배선 전극들 중 어느 하나는 중앙에 위치하고, 상기 어느 하나를 제외한 나머지 제2 배선 전극들은 직경이 서로 다른 링 형상을 가지며, 중앙에 위치한 상기 어느 하나의 제2 배선 전극을 기준으로 동심원으로 이루도록 배치될 수 있다.
실시 예에 따른 디스플레이 장치는 상술한 화소 어레이; 및 상기 화소 어레이의 발광 소자들의 구동을 제어하는 제어부를 포함한다.
실시 예는 두께를 줄일 수 있고, 시감도를 높일 수 있다.
도 1은 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 2는 도 1에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 3은 도 1 및 도 2에 도시된 발광 소자의 AB 방향의 단면도를 나타낸다.
도 4는 도 1 및 도 2에 도시된 발광 소자의 CD 방향의 단면도를 나타낸다.
도 5a는 도 3에 도시된 제1 전극의 일 실시 예를 나타낸다.
도 5b는 도 3에 도시된 제1 전극의 다른 실시 예를 나타낸다.
도 6은 다른 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 7a는 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 7b는 도 7a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 8a는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 8b는 도 8a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 9는 도 8a 및 도 8b에 도시된 발광 소자의 Ⅰ-Ⅱ 절단 단면도를 나타낸다.
도 10은 실시 예에 따른 조명 장치의 단면도를 나타낸다.
도 11은 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 12는 도 11에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 13은 도 11 및 도 12에 도시된 발광 소자의 AB 방향의 단면도를 나타낸다.
도 14는 도 11 및 도 12에 도시된 발광 소자의 CD 방향의 단면도를 나타낸다.
도 15a는 도 13에 도시된 제1 전극의 일 실시 예를 나타낸다.
도 15b는 도 13에 도시된 제1 전극의 다른 일 실시 예를 나타낸다.
도 16은 다른 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 17a는 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 17b는 도 17a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 18a는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 18b는 도 8a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 19는 도 18a 및 도 8b에 도시된 발광 소자의 Ⅰ-Ⅱ 방향의 단면도를 나타낸다.
도 20a는 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 20b는 도 20a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 21은 또 다른 실시 예에 따른 조명 장치의 단면도를 나타낸다.
도 22는 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 23은 도 22에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 24는 도 22 및 도 23에 도시된 발광 소자의 AB 방향의 단면도를 나타낸다.
도 25a는 도 24에 도시된 제1 전극의 일 실시 예를 나타낸다.
도 25b는 도 24에 도시된 제1 전극의 다른 실시 예를 나타낸다.
도 26a은 다른 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 26b는 다른 실시 예에 다른 발광 소자의 단면도를 나타낸다
도 26c는 다른 실시 예에 다른 발광 소자의 단면도를 나타낸다
도 27a는 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 27b는 도 27a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 28a는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 28b는 도 28a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 29a는 도 28a 및 도 28b에 도시된 발광 소자의 Ⅰ-Ⅱ 방향의 일 실시 예에 따른 단면도를 나타낸다.
도 29b는 도 29a에 도시된 도 28a 및 도 28b에 도시된 발광 소자의 Ⅰ-Ⅱ 방향의 다른 실시 예에 따른 단면도를 나타낸다.
도 30a는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 30b는 도 30a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 30c는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 31a는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다
도 31b는 도 31a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 32a는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 32b는 도 32a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 33a는 도 32a에 도시된 발광 소자의 EF 방향의 단면도를 나타낸다.
도 33b는 도 32a에 도시된 발광 소자의 GH 방향의 단면도를 나타낸다.
도 34는 실시 예에 따른 조명 장치의 단면도를 나타낸다.
도 35는 또 실시 예에 따른 조명 장치의 단면도를 나타낸다
도 36은 실시 예에 따른 디스플레이 장치의 평면도를 나타낸다.
도 37은 도 36에 도시된 디스플레이 장치의 AA' 방향의 일 실시 예에 따른 단면도를 나타낸다.
도 38은 도 36에 도시된 디스플레이 장치의 AA' 방향의 다른 실시 예에 따른 단면도를 나타낸다.
도 39a는 도 36 및 도 37에 도시된 하나의 이미지 화소를 이루는 발광 소자들의 제1 전극들, 및 제2 전극 패드들의 배치 관계를 나타낸다.
도 39b는 도 39a에 도시된 제1 전극들 및 제2 전극 패드들과 연결되는 제1 배선 전극, 및 제2 배선 전극들을 나타낸다.
도 40a는 도 36 및 도 37에 도시된 하나의 이미지 화소를 이루는 발광 소자들의 제1 전극들, 및 제2 전극 패드들의 다른 실시 예를 나타낸다.
도 40b는 도 40a에 도시된 제1 전극들 및 제2 전극 패드들과 연결되는 제1 배선 전극 및 제2 배선 전극들의 다른 실시 예를 나타낸다.
도 41a는 도 36 및 도 37에 도시된 하나의 이미지 화소를 이루는 발광 소자들의 제1 전극들, 및 제2 전극 패드들의 또 다른 실시 예를 나타낸다.
도 41b는 도 41a에 도시된 제1 전극들 및 제2 전극 패드들과 연결되는 제1 배선 전극 및 제2 배선 전극들의 다른 실시 예를 나타낸다.
도 42a 내지 도 42g는 실시 예에 따른 디스플레이 장치의 제조 방법을 나타낸다.
도 43은 다른 실시 예에 따른 디스플레이 장치의 평면도를 나타낸다.
도 44는 도 43에 도시된 디스플레이 장치의 BB' 방향의 일 실시 예에 따른 단면도를 나타낸다.
도 45는 도 43에 도시된 디스플레이 장치의 BB' 방향의 다른 실시 예에 따른 단면도를 나타낸다.
도 46은 다른 실시 예에 따른 디스플레이 장치의 평면도를 나타낸다.
도 47은 도 46에 도시된 디스플레이 장치의 CC' 방향의 일 실시 예에 따른 단면도를 나타낸다.
도 48은 실시 예에 따른 휴대용 단말기의 사시도를 나타낸다.
도 49는 도 48에 도시된 휴대용 단말기의 구성도를 나타낸다.
도 2는 도 1에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 3은 도 1 및 도 2에 도시된 발광 소자의 AB 방향의 단면도를 나타낸다.
도 4는 도 1 및 도 2에 도시된 발광 소자의 CD 방향의 단면도를 나타낸다.
도 5a는 도 3에 도시된 제1 전극의 일 실시 예를 나타낸다.
도 5b는 도 3에 도시된 제1 전극의 다른 실시 예를 나타낸다.
도 6은 다른 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 7a는 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 7b는 도 7a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 8a는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 8b는 도 8a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 9는 도 8a 및 도 8b에 도시된 발광 소자의 Ⅰ-Ⅱ 절단 단면도를 나타낸다.
도 10은 실시 예에 따른 조명 장치의 단면도를 나타낸다.
도 11은 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 12는 도 11에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 13은 도 11 및 도 12에 도시된 발광 소자의 AB 방향의 단면도를 나타낸다.
도 14는 도 11 및 도 12에 도시된 발광 소자의 CD 방향의 단면도를 나타낸다.
도 15a는 도 13에 도시된 제1 전극의 일 실시 예를 나타낸다.
도 15b는 도 13에 도시된 제1 전극의 다른 일 실시 예를 나타낸다.
도 16은 다른 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 17a는 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 17b는 도 17a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 18a는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 18b는 도 8a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 19는 도 18a 및 도 8b에 도시된 발광 소자의 Ⅰ-Ⅱ 방향의 단면도를 나타낸다.
도 20a는 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 20b는 도 20a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 21은 또 다른 실시 예에 따른 조명 장치의 단면도를 나타낸다.
도 22는 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 23은 도 22에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 24는 도 22 및 도 23에 도시된 발광 소자의 AB 방향의 단면도를 나타낸다.
도 25a는 도 24에 도시된 제1 전극의 일 실시 예를 나타낸다.
도 25b는 도 24에 도시된 제1 전극의 다른 실시 예를 나타낸다.
도 26a은 다른 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 26b는 다른 실시 예에 다른 발광 소자의 단면도를 나타낸다
도 26c는 다른 실시 예에 다른 발광 소자의 단면도를 나타낸다
도 27a는 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 27b는 도 27a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 28a는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 28b는 도 28a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 29a는 도 28a 및 도 28b에 도시된 발광 소자의 Ⅰ-Ⅱ 방향의 일 실시 예에 따른 단면도를 나타낸다.
도 29b는 도 29a에 도시된 도 28a 및 도 28b에 도시된 발광 소자의 Ⅰ-Ⅱ 방향의 다른 실시 예에 따른 단면도를 나타낸다.
도 30a는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 30b는 도 30a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 30c는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 31a는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다
도 31b는 도 31a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 32a는 또 다른 실시 예에 따른 발광 소자의 상측 평면도를 나타낸다.
도 32b는 도 32a에 도시된 발광 소자의 하측 평면도를 나타낸다.
도 33a는 도 32a에 도시된 발광 소자의 EF 방향의 단면도를 나타낸다.
도 33b는 도 32a에 도시된 발광 소자의 GH 방향의 단면도를 나타낸다.
도 34는 실시 예에 따른 조명 장치의 단면도를 나타낸다.
도 35는 또 실시 예에 따른 조명 장치의 단면도를 나타낸다
도 36은 실시 예에 따른 디스플레이 장치의 평면도를 나타낸다.
도 37은 도 36에 도시된 디스플레이 장치의 AA' 방향의 일 실시 예에 따른 단면도를 나타낸다.
도 38은 도 36에 도시된 디스플레이 장치의 AA' 방향의 다른 실시 예에 따른 단면도를 나타낸다.
도 39a는 도 36 및 도 37에 도시된 하나의 이미지 화소를 이루는 발광 소자들의 제1 전극들, 및 제2 전극 패드들의 배치 관계를 나타낸다.
도 39b는 도 39a에 도시된 제1 전극들 및 제2 전극 패드들과 연결되는 제1 배선 전극, 및 제2 배선 전극들을 나타낸다.
도 40a는 도 36 및 도 37에 도시된 하나의 이미지 화소를 이루는 발광 소자들의 제1 전극들, 및 제2 전극 패드들의 다른 실시 예를 나타낸다.
도 40b는 도 40a에 도시된 제1 전극들 및 제2 전극 패드들과 연결되는 제1 배선 전극 및 제2 배선 전극들의 다른 실시 예를 나타낸다.
도 41a는 도 36 및 도 37에 도시된 하나의 이미지 화소를 이루는 발광 소자들의 제1 전극들, 및 제2 전극 패드들의 또 다른 실시 예를 나타낸다.
도 41b는 도 41a에 도시된 제1 전극들 및 제2 전극 패드들과 연결되는 제1 배선 전극 및 제2 배선 전극들의 다른 실시 예를 나타낸다.
도 42a 내지 도 42g는 실시 예에 따른 디스플레이 장치의 제조 방법을 나타낸다.
도 43은 다른 실시 예에 따른 디스플레이 장치의 평면도를 나타낸다.
도 44는 도 43에 도시된 디스플레이 장치의 BB' 방향의 일 실시 예에 따른 단면도를 나타낸다.
도 45는 도 43에 도시된 디스플레이 장치의 BB' 방향의 다른 실시 예에 따른 단면도를 나타낸다.
도 46은 다른 실시 예에 따른 디스플레이 장치의 평면도를 나타낸다.
도 47은 도 46에 도시된 디스플레이 장치의 CC' 방향의 일 실시 예에 따른 단면도를 나타낸다.
도 48은 실시 예에 따른 휴대용 단말기의 사시도를 나타낸다.
도 49는 도 48에 도시된 휴대용 단말기의 구성도를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한, 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.
도 1은 실시 예에 따른 발광 소자(100)의 상측 평면도를 나타내고,도 2는 도 1에 도시된 발광 소자(100)의 하측 평면도를 나타내고, 도 3은 도 1 및 도 2에 도시된 발광 소자(100)의 AB 방향의 단면도를 나타내고, 도 4는 도 1 및 도 2에 도시된 발광 소자(100)의 CD 방향의 단면도를 나타낸다.
도 1 내지 도 4를 참조하면, 발광 소자(100)는 발광 구조물(110), 패시베이션층(passivation layer, 120), 제1 전극(130), 제1 전극 패드(135), 제2 전극(140), 제2 전극 패드(145), 및 절연층(insulation layer, 150)을 포함한다.
발광 구조물(110)은 제1 도전형 반도체층(112), 제2 도전형 반도체층(116), 및 제1 도전형 반도체층(112)과 제2 도전형 반도체층(116) 사이에 배치되는 활성층(114)을 포함한다. 예컨대, 발광 구조물(110)은 위에서 아래로 제1 도전형 반도체층(112), 활성층(114), 및 제2 도전형 반도체층(116)이 순차적으로 배치되는 구조일 수 있다.
예컨대, 발광 구조물(110)의 직경은 제1 도전형 반도체층(112)에서 제2 도전형 반도체층(116) 방향으로 갈수록 감소할 수 있으며, 발광 구조물(110)의 측면은 역경사면을 가질 수 있으나, 이에 한정되는 것은 아니다.
투광성 기판 또는 지지 기판을 구비하는 일반적인 발광 소자와 달리, 실시 예에 따른 발광 소자(100)는 투광성 기판 또는 지지 기판을 구비하지 않는다. 이로 인하여 발광 소자의 칩 사이즈(예컨대, 직경), 또는 부피가 줄어들기 때문에, 실시 예에 따른 발광 소자가 사용되는 애플리케이션, 예컨대, 디스플레이 장치 등의 두께, 또는 사이즈를 줄일 수 있다.
제1 도전형 반도체층(112)은 3족-5족, 2족-6족 등의 반도체 화합물일 수 있고, 제1 도전형 도펀트가 도핑될 수 있다.
예컨대, 제1 도전형 반도체층(112)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있으며, n형 도펀트(예: Si, Ge, Se, Te 등)가 도핑될 수 있다.
광 추출을 높이기 위하여 제1 도전형 반도체층(112)의 상면에는 광 추출 구조, 예컨대, 요철(112a)이 형성될 수 있다.
활성층(114)은 제1 도전형 반도체층(112)과 제2 도전형 반도체층(116)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.
활성층(114)은 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 우물 구조, 다중 우물 구조, 양자 선(Quantum-Wire) 구조, 양자 점(Quantum Dot), 또는 양자 디스크(Quantum Disk) 구조를 가질 수 있다.
활성층(114)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가질 수 있다. 활성층(114)이 양자우물구조인 경우, 활성층(114)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층(미도시) 및 InaAlbGa1 -a- bN(0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층(미도시)을 포함할 수 있다.
활성층(114)의 우물층의 에너지 밴드 갭은 장벽층의 에너지 밴드 갭보다 낮을 수 있다. 우물층 및 장벽층은 적어도 1회 이상 교대로 적층될 수 있다.
제2 도전형 반도체층(116)은 3족-5족, 2족-6족 등의 반도체 화합물일 수 있고, 제2 도전형 도펀트가 도핑될 수 있다.
예컨대, 제2 도전형 반도체층(116)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있으며, p형 도펀트(예: Mg, Zn, Ca,Sr, Ba)가 도핑될 수 있다.
예컨대, 발광 구조물(110)은 적색광, 녹색광, 또는 청색광 중 어느 하나를 발생할 수 있으나, 이에 한정되는 것은 아니며, 다양한 파장대의 가시 광선을 발생하거나 또는 자외선을 발생할 수도 있다.
예컨대, 적색광을 발생하는 발광 구조물(110)의 제1 도전형 반도체층은 InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 또는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, 예컨대, AlGaP, InGaP, AlInGaP, InP, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP 중 어느 하나 이상으로 형성될 수 있으며, n형 도펀트를 포함할 수 있다.
또한 예컨대, 적색광을 발생하는 발광 구조물(110)의 활성층은 GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaAs/AlGaAs 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다.
또한 적색광을 발생하는 발광 구조물의 활성층의 양자 우물층의 조성은 (AlpGa1-p)qIn1-qP층(단, 0≤p≤1, 0≤q≤1)일 수 있으며, 양자 장벽층의 조성은 (Alp1Ga1-p1)q1In1-q1P층(단, 0≤p1≤1, 0≤q1≤1)일 수 있으나 이에 한정되는 것은 아니다.
또한 예컨대, 적색광을 발생하는 발광 구조물의 제2 도전형 반도체층은 InxAlyGa1-x-yP (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 또는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 형성될 수 있으며, p형 도펀트를 포함할 수 있다.
도 3 및 도 4에는 도시되지 않았지만, 제1 도전형 반도체층(112)으로부터 활성층(114)으로 주입되는 전자가 제2 도전형 반도체층(116)으로 넘어가는 것을 방지하여 발광 효율을 높이기 위하여, 발광 구조물(110)은 활성층(114)과 제2 도전형 반도체층(116) 사이에 배치되는 전자 차단층을 더 구비할 수 있다. 이때 전자 차단층의 에너지 밴드 갭은 활성층(114)의 장벽층의 에너지 밴드 갭보다 크다.
제1 전극(130)은 발광 구조물(110), 및 발광 구조물(110) 아래에 배치되는 절연층(150)을 관통한다.
제1 전극(130)은 발광 구조물(110)의 일면, 예컨대, 상면 상에 위치하며, 발광 구조물(110)을 관통 또는 통과하여 발광 구조물(110)의 다른 일면, 예컨대, 하면으로 노출된다.
발광 구조물(110)은 제1 도전형 반도체층(112), 활성층(114), 및 제2 도전형 반도체층(116)을 관통하는 제1 관통 홀(301)을 포함할 수 있으며, 제1 전극(130)의 일부는 제1 관통 홀(301) 내에 배치될 수 있다.
제1 전극(130)의 일단은 제1 도전형 반도체층(112)과 접촉한다.
발광 구조물(110)을 관통 또는 통과한 제1 전극(130)의 타단은 발광 구조물(110)의 다른 일면으로 노출되고, 제1 전극 패드(135)에 연결된다.
예컨대, 제1 전극(130)은 제1 도전형 반도체층(112)의 상면에 배치되며, 발광 구조물(110)을 관통 또는 통과하여 제2 도전형 반도체층(116)의 하면으로 노출될 수 있고, 제1 전극(130)의 일단은 제1 도전형 반도체층(112)의 상면과 접촉할 수 있고, 제1 전극(130)의 타단은 제2 도전형 반도체층(116)의 하면으로 노출될 수 있다.
패시베이션층(120)은 발광 구조물(110)을 관통하는 제1 전극(130)의 일 부분과 제1 관통홀(301)의 내측면 사이에 배치되며, 제1 전극(130)과 발광 구조물(110)의 제1 관통홀(301)의 내측면의 전기적인 접촉을 방지하여, 양자를 절연시키는 역할을 한다.
예컨대, 제1 전극(130)은 관통 전극(132), 상부 전극(134), 및 접촉 전극(136)을 포함한다.
관통 전극(132)은 발광 구조물(110)의 제1 관통홀(301) 내에 배치되며, 발광 구조물(110)을 관통 또는 통과한다. 관통 전극(132)의 일단은 상부 전극(134)의 하면과 연결 또는 접촉하고, 관통 전극(132)의 타단은 제1 전극 패드(135)와 연결 또는 접촉될 수 있다.
관통 전극(132)의 직경은 제1 도전형 반도체층(112)에서 제2 도전형 반도체층(116)을 향하는 방향으로 진행할수록 점차 감소할 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서 관통 전극(132)의 직경은 증가하거나 또는 일정할 수도 있다.
도 3에서는 하나의 제1 관통홀(301), 하나의 관통 전극(132), 및 하나의 제1 전극 패드(135)를 예시하나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 2개 이상의 관통홀들, 이에 대응하는 관통 전극들, 및 제1 전극 패드들을 구비할 수 있다. 이 경우 제1 관통홀들은 서로 이격할 수 있고, 관통 전극들은 서로 이격할 수 있다. 또한 제1 전극 패드들은 서로 이격하거나 서로 연결될 수도 있다.
상부 전극(134)은 관통 전극(132) 및 관통 전극(132)에 인접하여 위치하는 제1 도전형 반도체층(112)의 상면 상에 배치된다. 상부 전극(134)의 하면은 관통 전극(132)의 일단과 연결 또는 접촉한다.
접촉 전극(136)은 일단이 상부 전극(134)과 연결되고, 타단이 제1 도전형 반도체층(112)의 상면과 접촉된다.
예컨대, 접촉 전극(136)은 상부 전극(134)의 하면에서 제1 도전형 반도체층(112)의 상면 방향으로 연장될 수 있고, 제1 도전형 반도체층(112)의 상면과 오믹 접촉할 수 있다.
패시베이션층(120)은 제1 관통홀(301)의 측면과 관통 전극(132) 사이에 배치되는 제1 패시베이션층(122)을 포함할 수 있다. 즉 제1 패시베이션층(122)은 관통 전극(132)에 의하여 관통된 발광 구조물(110)의 부분과 관통 전극(132) 사이에 배치될 수 있다.
또한 패시베이션층(120)은 상부 전극(134)과 제1 도전형 반도체층(112)의 상면 사이에 배치되는 제2 패시베이션층(124)을 더 포함할 수도 있다.
예컨대, 제2 베시베이션층(124)은 제1 도전형 반도체층(112)의 상면에 배치될 수 있고, 상부 전극(134)은 제2 베시베이션층(124) 상에 배치될 수 있으며, 접촉 전극(136)은 제2 패시베이션층(124)을 관통하여 제1 도전형 반도체층(112)의 상면과 접촉하도록 확장될 수 있다.
예컨대, 접촉 전극(136)은 관통 전극(132)과 상부 전극(134)이 접촉 또는 연결되는 부분으로부터 이격되어 위치할 수 있으며, 관통 전극(132)과 상부 전극(134)이 접촉 또는 연결되는 부분 및 접촉 전극(136) 사이에는 제2 패시베이션층(124)이 위치할 수 있다.
제2 패시베이션층(124)에 의하여 접촉 전극(136)은 관통 전극(132)과 상부 전극(134)이 접촉 또는 연결되는 부분으로부터 이격하여 위치하기 때문에, 관통 전극(132)을 통하여 유입되는 전류를 발광 구조물(110)에 분산시켜 제공할 수 있다. 따라서 제2 패시베이션(124)은 전류를 분산시켜 발광 구조물(110)에 제공하는 역할을 할 수 있다.
도 3에서 제2 패시베이션층(124)은 제1 도전형 반도체층(112)의 상면의 일 부분을 노출할 수 있다.
패시베이션층(120)은 투광성의 절연 물질, 예컨대, SiO2, SiOx, Si3N4, TiO2, SiNx, SiOxNy, 또는 Al2O3로 이루어질 수 있다.
도 5a는 도 3에 도시된 제1 전극(130)의 일 실시 예를 나타낸다.
도 5a를 참조하면, 제1 전극(130)은 관통 전극(132), 상부 전극(134), 및 관통 전극(132) 주위를 감싸는 링 형상의 접촉 전극(136)을 포함할 수 있다. 예컨대, 접촉 전극(136)은 원형의 링 형상일 수 있으나, 이에 한정되는 것은 아니며, 다각형 또는 타원형일 수도 있다.
도 5b는 도 3에 도시된 제1 전극(130)의 다른 실시 예(130a)를 나타낸다.
도 5b를 참조하면, 제1 전극(130a)은 관통 전극(132), 상부 전극(134), 및 관통 전극(132) 주위에 서로 이격하여 배치되는 복수의 접촉 전극들(136-1 내지 136-4)을 포함할 수 있다.
복수의 접촉 전극들(136-1 내지 136-4) 각각은 상부 전극(134)의 하면에 접촉 또는 연결되며, 제2 패시베이션층(124)을 관통하여 제1 도전형 반도체층(112)의 상면에 접촉될 수 있다. 예컨대, 복수의 접촉 전극들(136-1 내지 136-4) 각각의 형상은 원형일 수 있으나, 이에 한정하는 것은 아니며, 다각형 또는 타원형일 수도 있다.
제1 전극 패드(135)는 발광 구조물(110) 아래에 배치되며, 제1 전극(130)의 관통 전극(132)의 타단과 연결 또는 접촉된다.
예컨대, 제1 전극 패드(135)는 관통 전극(132)에 인접하여 위치하는 제2 도전형 반도체층(116)의 하면 상에 배치될 수 있다. 예컨대, 제1 전극 패드(135)의 중앙은 관통 전극(132)의 중앙에 정렬될 수 있으나, 이에 한정되는 것은 아니다.
본딩(bonding)을 위하여 제1 전극 패드(135)의 두께는 제1 전극(130)의 상부 전극(134)의 두께보다 두꺼울 수 있으나, 이에 한정되는 것은 아니다.
도 2에 도시된 바와 같이, 제1 전극 패드(135)의 평면 형상은 원형이나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 타원형 또는 다각형 형상일 수도 있다.
제2 전극(140)은 발광 구조물(110) 아래에 배치되며, 제2 도전형 반도체층(116)과 접촉한다. 예컨대, 제2 전극(140)은 발광 구조물(110)의 하면, 예컨대, 제2 도전형 반도체층(116)의 하면 상에 배치될 수 있다.
제2 전극(140)은 제2 도전형 반도체층(116)과 제2 전극 패드(145) 사이에 배치되며, 제2 전극(140)과 제2 도전형 반도체층(116)은 오믹 접촉될 수 있다.
제2 전극(140)은 제2 도전형 반도체층(116)의 하면으로부터 노출되는 관통 전극(132)의 타단으로부터 이격하는 제2 도전형 반도체층(116)의 하면 상에 배치될 수 있다.
예컨대, 제2 전극(140)은 제2 도전형 반도체층(116)의 하면으로부터 노출되는 관통 전극(132)의 타단을 감싸도록 배치될 수 있다.
제1 전극(130)은 제1 도전형 반도체층(112)과 오믹 접촉을 위한 오믹 접촉층, 및 반사층을 포함할 수 있다. 예컨대, 제1 전극(130)은 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni, Ti, 또는 이들 중 적어도 하나를 포함하는 합금으로 이루어질 수 있으며, 단층 또는 복수의 층들로 이루어질 수 있다.
제2 전극(140)은 제2 도전형 반도체층(116)과 오믹 접촉을 위한 오믹 접촉층, 및 반사층을 포함할 수 있다.
예컨대, 제2 전극(140)의 오믹 접촉층은 ITO와 같은 투명 전도성 산화물, 또는 Ni, Cr일 수 있다. 예컨대, 제2 전극(140)의 반사층은 Ag, Al, 또는 Rh를 포함하거나, 또는 Ag, Al, 또는 Rh를 포함하는 합금이거나 또는 Cu, Re, Bi, Al, Zn, W, Sn, In, 또는 Ni 중 선택된 적어도 하나와 은(Ag)과의 합금일 수 있다.
또한 제2 전극(140)은 확산 방지층, 또는 본딩층 중 적어도 하나를 더 포함할 수 있다. 예컨대, 제2 전극(140)은 Ni, Cr, Ti, Pd, Pt, W, Co, 또는 Cu 중 적어도 하나를 포함하는 확산 방지층을 더 포함할 수 있다. 또한 예컨대, 제2 전극(140)은 금(Au), 은(Ag), 또는 Au 함금으로 이루어지는 본딩층을 더 포함할 수 있다.
제1 및 제2 전극 패드들(135, 145) 각각은 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과 본딩되는 부분으로 전기적 통전을 유지할 수 있는 전도성 금속일 수 있다. 예컨대, 제1 및 제2 전극 패드들(135, 145) 각각은 Au, Ni, Cu, 또는 Al 중 적어도 하나를 포함하거나, 또는 이들 중 적어도 하나를 포함하는 합금으로 이루어질 수 있고, 단층 또는 복수의 층으로 형성될 수 있다.
또한 예컨대, 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과의 본딩시, 작은 사이즈(예컨대, 100 마이크로 미만의 직경)를 갖는 발광 소자의 자기 정렬(self-assembly)을 위하여 제1 및 제2 전극 패드들(135, 145) 각각은 Co, Ni, 또는 Fe 중 적어도 하나를 포함하거나, 또는 이들 중 적어도 하나를 포함하는 합금으로 이루어질 수 있다.
절연층(150)은 발광 구조물(110)의 측면 또는 하면 중 적어도 하나에 배치된다.
절연층(150)은 제2 도전형 반도체층(116) 아래에 배치될 수 있다. 예컨대, 절연층(150)은 제2 도전형 반도체층(116)의 하면에 배치되는 제1 절연층(152)을 포함할 수 있다.
예컨대, 제1 절연층(152)은 제2 전극(140)이 배치되는 영역을 제외한 제2 도전형 반도체층(116)의 하면의 나머지 영역에 배치될 수 있다. 또한 예컨대, 제1 절연층(152)은 제2 도전형 반도체층(116)의 하면에 배치되는 제2 전극(140)의 하면의 가장 자리 영역에도 배치될 수 있으며, 제2 전극(140)의 하면의 일부 영역을 노출할 수 있다.
제1 전극 패드(135) 및 제2 전극 패드(145)는 제1 절연층(152) 아래에 서로 이격하여 배치될 수 있다.
제1 절연층(152)은 제2 도전형 반도체층(116)의 하면과 제1 전극 패드(135) 사이에 배치될 수 있으며, 제2 도전형 반도체층(116)과 제1 전극 패드(135) 간의 전기적 접촉을 방지할 수 있다.
또한 제1 절연층(152)은 제1 전극 패드(135)와 제2 전극 패드(145) 사이에 배치될 수 있으며, 제1 전극 패드(135)와 제2 전극 패드(145) 사이의 전기적 접촉을 방지할 수 있다.
패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과의 다이 본딩(die bonding)을 하기 위하여, 제1 전극 패드(135)의 하면과 제2 전극 패드(146)의 하면은 동일 평면 상에 위치할 수 있다.
제1 전극 패드(135)는 관통 전극(132)과 수직 방향으로 정렬되거나 오버랩되도록 제1 절연층(152) 아래에 배치될 수 있으며, 관통 전극(132)은 제1 절연층(152)을 관통 또는 통과하여 제1 전극 패드(135)와 연결 또는 접촉될 수 있다. 여기서 수직 방향은 발광 구조물(110)의 제2 도전형 반도체층(116)에서 제1 도전형 반도체층(112)으로 향하는 방향일 수 있다.
제2 전극 패드(145)는 제1 절연층(152)에 의하여 노출되는 제2 전극(140)의 하면의 일부 영역 아래에 배치될 수 있으며, 제2 전극(140)의 노출되는 부분과 연결 또는 접촉될 수 있다.
예컨대, 제1 절연층(152)은 제2 전극 패드(145)의 측면의 상측 일부만을 감쌀 수 있다. 그리고 제2 전극 패드(145)의 가장 자리가 제1 절연층(152)의 하면과 접할 수 있고, 제1 절연층(152)의 하면 아래에 위치하도록 수평 방향으로 확장되는 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
예컨대, 제2 전극 패드(145)는 제2 도전형 반도체층(116)에서 제1 도전형 반도체층(112)으로 향하는 방향으로 볼록하게 절곡된 구조일 수 있으나, 이에 한정되는 것은 아니다.
다른 실시 예에서는 제1 절연층(152)이 제2 전극 패드(145)의 측면을 전부 감싸고, 제1 절연층의 하면, 제1 전극 패드(135)의 하면, 및 제2 전극 패드(146)의 하면은 동일 평면 상에 위치할 수도 있다.
절연층(150)은 발광 구조물(110)의 측면에 배치되는 제2 절연층(154)을 더 포함할 수 있다. 예컨대, 제2 절연층(154)은 제1 도전형 반도체층(112)의 측면, 활성층(114)의 측면, 및 제2 도전형 반도체층(116)의 측면에 배치될 수 있다.
예컨대, 제2 절연층(154)의 일단은 제1 도전형 반도체층(112)의 상면의 가장 자리까지 확장되어 패시베이션층(120)과 연결 또는 접촉될 수 있고, 제2 절연층(154)의 타단은 제1 절연층(152)과 연결 또는 접촉될 수 있다.
절연층(150)은 절연 물질, 예컨대, SiO2, SiOx, Si3N4, TiO2, SiNx, SiOxNy, 또는 Al2O3 중 적어도 하나를 포함할 수 있다.
절연층(150)은 굴절률이 서로 다른 적어도 두 개의 층을 적어도 1회 이상 교대로 적층한 복층 구조를 가지는 분산 브래그 반사층(Distributed Bragg Reflective layer)일 수 있다.
절연층(150)은 제1 굴절률을 갖는 제1층, 및 제1 굴절률보다 작은 제2 굴절률을 갖는 제2층이 교대로 1회 이상 적층된 구조일 수 있다.
예컨대, 절연층(150)은 TiO2층/SiO2층이 1회 이상 적층된 구조일 수 있고, 제1층 및 제2층 각각의 두께는 λ/4일 수 있고, λ은 발광 구조물(110)에서 발생하는 광의 파장을 의미할 수 있다.
도 6은 다른 실시 예에 따른 발광 소자(100-1)의 단면도를 나타낸다. 도 3과 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
도 3의 패시베이션층(120)은 제1 도전형 반도체층(112)의 상면의 일부를 노출한다. 반면에, 도 6의 발광 소자(100-1)의 패시베이션층(120-1)은 접촉 전극(136)과 접촉되기 위하여 노출되는 제1 도전형 반도체층(112)의 상면의 일부분을 제외하고는, 제1 도전형 반도체층(112)의 상면을 노출하지 않을 수 있다. 예컨대, 제2 패시베이션층(124a)은 접촉 전극(136)과 접촉되는 제1 도전형 반도체층(112)의 상면의 일 부분을 제외하고는, 제1 도전형 반도체층(112)의 상면을 전부 덮을 수 있고, 제2 절연층(154)과 연결 또는 접촉될 수 있다.
도 7a는 다른 실시 예에 따른 발광 소자(100-2)의 상측 평면도를 나타내고, 도 7b는 도 7a에 도시된 발광 소자(100-2)의 하측 평면도를 나타낸다. 도 7a 및 도 7b는 도 6의 제2 패시베이션층(124a)을 포함하는 실시 예일 수 있으나, 이에 한정되는 것은 아니며, 도 3에 도시된 발광 소자(100)에도 동일하게 적용될 수 있다.
도 3, 및 도 6에서는 제1 전극(130)이 발광 구조물(110)의 상면의 중앙과 하면의 중앙에 정렬되도록 위치하는 반면에, 도 7a 및 도 7b에 도시된 실시 예의 제1 전극(130b)은 발광 구조물(110)의 측면들 중 어느 일 측면에 인접하여 위치할 수 있다.
도 3 및 도 6에서의 제1 전극(130)의 배치가 도 7a 및 도 7b의 제1 전극(130b)의 배치에 비하여, 전류 분산 효율을 향상시킬 수 있지만, 제1 전극과 본딩되는 패키지 바디(package body), 서브 마운트(submount), 또는 기판의 도전층의 배치 및 구조에 따라서 제1 전극은 다양한 위치에 배치될 수 있다.
예컨대, 발광 구조물(110)은 서로 마주보는 제1 및 제2 측면들(110-1, 110-2)과 서로 마주보는 제3 및 제4 측면들(110-3, 110-4)을 포함할 수 있으며, 제1 전극(130b)은 제1 측면(110-1)보다 제2 측면(110-2)에 더 인접하여 위치할 수 있다.
제1 측면(110-1)과 제1 전극(130b)의 관통 전극(132) 간의 최단 거리는 제2 측면(110-2)과 관통 전극(132) 간의 최단 거리와 다를 수 있다. 예컨대, 제1 측면(110-1)과 제1 전극(130b)의 관통 전극(132) 간의 최단 거리는 제2 측면(110-2)과 관통 전극(132) 간의 최단 거리보다 클 수 있다
제1 및 제2 측면들(110-1, 110-2)은 단측면일 수 있고, 제3 및 제4 측면들(110-3,110-4)은 장측면일 수 있다. 예컨대, 제1 및 제2 측면들(110-1, 110-2) 각각의 수평 방향의 길이는 제3 및 제4 측면들(110-3,110-4) 각각의 수평 방향의 길이보다 짧을 수 있다.
또한 예컨대, 제3 측면(110-3)으로부터 제1 전극(130b), 예컨대, 관통 전극(132)까지의 최단 거리는 제4 측면(110-4)으로부터 제1 전극(130b), 예컨대, 관통 전극(132)까지의 최단 거리와 동일할 수 있다.
도 3, 도 6, 도 7a 및 도 7b에 도시된 발광 소자(100, 100-1, 100-2)는 칩 사이즈(예컨대, 칩의 최대 직경)가 100 마이크로 미터 미만일 수 있다. 이와 같이 직경이 100 마이크로 미만인 발광 소자는 와이어 본딩을 위한 본딩 패드의 형성이 용이하지 않다. 실시 예에 따른 발광 소자는 발광 구조물(110) 및 절연층(150)을 모두 관통하는 제1 전극(130)을 구비함으로써, 적은 사이즈의 면적을 갖는 발광 구조물(110)의 동일 측에 플립 칩 본딩 또는 다이 본딩을 위한 제1 전극 패드(예컨대, n형 전극 패드) 및 제2 전극 패드(예컨대, p형 전극 패드)를 용이하게 구현할 수 있다.
도 8a는 또 다른 실시 예에 따른 발광 소자(100-3)의 상측 평면도를 나타내고, 도 8b는 도 8a에 도시된 발광 소자(100-3)의 하측 평면도를 나타내고, 도 9는 도 8a 및 도 8b에 도시된 발광 소자(100-3)의 Ⅰ-Ⅱ 절단 단면도를 나타낸다.
도 8a, 도 8b, 및 도 9를 참조하면, 발광 소자(100-3)는 발광 구조물(110'), 패시베이션층(124a), 제1 전극(130-1), 제1 전극 패드(135'), 제2 전극(140a), 제2 전극 패드(145'), 및 절연층(150a)을 포함한다.
발광 구조물(110')은 제1 도전형 반도체층(112), 활성층(114), 및 제2 도전형 반도체층(116)을 포함하지만, 도 3에 도시된 발광 구조물(110)과 달리 제1 관통홀(301)을 구비하지 않는다. 제1 도전형 반도체층(112), 활성층(114), 및 제2 도전형 반도체층(116)에 대해서는 도 1 내지 도 3의 설명이 동일하게 적용될 수 있다.
제2 전극(140a)은 제2 도전형 반도체층(116)의 하면 상에 배치되며, 제2 도전형 반도체층(116)과 오믹 접촉할 수 있다. 제2 전극(140a)의 재질에 대해서는 제2 전극(140)에 대한 설명이 동일하게 적용될 수 있다.
절연층(150a)은 발광 구조물(110')의 측면 및 하면에 배치된다. 예컨대, 절연층(150a)은 제2 도전형 반도체층(116)의 하면에 배치되는 제1 절연층(152a), 및 발광 구조물(110')의 측면에 배치되는 제2 절연층(154a)을 포함할 수 있다.
예컨대, 제1 절연층(150a)은 제2 도전형 반도체층(116)의 하면에 배치되는 제2 전극(140a)의 하면의 가장 자리 영역에도 배치될 수 있으며, 제2 전극(140a)의 하면의 일부 영역을 노출할 수 있다.
도 3의 제1 절연층(152)에 대한 설명은 도 9의 제1 절연층(152a)에 적용될 수 있으며, 도 3의 제2 절연층(154)에 대한 설명이 도 9의 제2 절연층(154)에 적용될 수 있다.
제2 전극 패드(145')는 제1 절연층(152a)에 의하여 노출되는 제2 전극(140a)의 하면의 일부 영역 아래에 배치될 수 있으며, 제2 전극(140a)의 노출되는 부분과 연결 또는 접촉될 수 있다.
제1 전극 패드(135')는 제1 절연층(152a) 아래에 배치되며, 제1 절연층(152a)에 의하여 제2 도전형 반도체층(116)과 전기적 접촉이 방지될 수 있다.
예컨대, 제1 전극(130-1)과의 연결을 용이하게 하기 위하여 제1 전극 패드(135')는 제1 절연층(152a)과 제2 절연층(154a)이 만나는 부분에 인접하거나 또는 접하도록 위치할 수 있다.
제1 전극 패드(135)에 대한 설명이 도 9에 도시된 바에 따라 제1 전극 패드(135')에 적용될 수 있다.
패시베이션층(124a)은 제1 도전형 반도체층(112)의 상면에 배치된다.
제1 전극(130-1)은 패시베이션층(124a) 및 제2 절연층(154a) 상에 배치된다.
제1 전극(130-1)의 일단은 패시베이션층(124a)을 관통하여 제1 도전형 반도체층(112)의 상면과 접촉될 수 있고, 타단은 제1 전극 패드(135')에 연결 또는 접촉될 수 있다.
예컨대, 제1 전극(130-1)은 패시베이션층(124a) 상에 배치되는 상부 전극(134a), 패시베이션층(124a)을 관통하여 제1 도전형 반도체층(112)의 상면과 접촉하도록 상부 전극(134a)의 하면으로부터 연장되는 접촉 전극(136a), 및 제2 절연층(154a) 상에 배치되고 상부 전극(134a)과 제1 전극 패드(135')를 연결하는 연결 전극(132a)을 포함한다.
상부 전극(134a)은 발광 구조물(110)의 가장 자리와 수직 방향으로 정렬되거나 또는 오버랩될 수 있다. 또한 상부 전극(134a)은 제1 전극 패드(135')와 수직 방향으로 정렬되거나 또는 오버랩될 수 있다.
예컨대, 접촉 전극(135a)은 제1 전극 패드(135')와 수직 방향으로 정렬되거나 또는 오버랩될 수 있다. 수직 방향으로 접촉 전극(135a)과 제1 전극 패드(135')를 오버랩되도록 배치시킴으로써, 발광 소자(100)의 수평 방향으로의 직경을 감소시킬 수 있고, 발광 소자(100)의 사이즈를 감소시킬 수 있다.
도 3에서는 발광 구조물(110)을 관통하는 관통 전극(132)에 의하여 상부 전극(134)과 제1 전극 패드(135)가 연결되지만, 도 9에서는 발광 구조물(110')을 관통하지 않고, 발광 구조물(110')의 측면에 배치된 제2 절연층(154a) 상에 배치되는 연결 전극(132a)에 의하여 상부 전극(134a)과 제1 전극 패드(135')가 연결될 수 있다.
도 9의 제1 전극(130-1)은 발광 구조물(110')의 측면에 배치된 제2 절연층(154a) 상에 배치되는 연결 전극(132a)에 의하여 상부 전극(134a)과 제1 전극 패드(135')가 연결되기 때문에, 도 9에 도시된 실시 예는 발광 면적을 증가시킬 수 있고, 광 추출 효율을 향상시킬 수 있다.
도 10은 실시 예에 따른 조명 장치(200)의 단면도를 나타낸다.
도 10을 참조하면, 조명 장치(200)는 기판(510), 몸체(520), 적어도 하나의 발광 소자(예컨대, 530-1 내지 530-5), 및 투광성 부재(540)를 포함한다.
기판(510)은 제1 및 제2 배선층들(512,514) 및 절연층(515)을 포함하는 인쇄회로기판일 수 있다. 예컨대, 기판(510)은 연성회로기판일 수 있다.
제1 및 제2 배선층들(512, 514)은 기판(510) 상에 서로 이격하여 배치될 수 있으며, 절연층(515)은 제1 및 제2 배선층들(512, 514) 사이의 기판(510)의 상면 상에 배치되어 제1 및 제2 배선층들(512, 514) 간을 전기적으로 절연시킬 수 있다. 또는 다른 실시 예에서는 절연층(515)은 생략될 수도 있다.
적어도 하나의 발광 소자(예컨대, 530-1 내지 530-5)는 기판(510) 상에 배치되며, 제1 및 제2 배선층들(512,514)과 전기적으로 연결된다. 적어도 하나의 발광 소자(예컨대, 530-1 내지 530-5)는 상술한 실시 예에 따른 발광 소자들(100, 100-1 내지 100-3) 중 어느 하나일 수 있다.
몸체(520)는 기판(510) 상에 배치되며, 적어도 하나의 발광 소자(예컨대, 530-1 내지 530-5)로부터 조사되는 빛을 반사시킨다.
예컨대, 몸체(520)는 캐비티를 가지며, 적어도 하나의 발광 소자(예컨대, 530-1 내지 530-5)는 캐비티 내에 배치될 수 있다.
예컨대, 몸체(520)는 발광 소자들의 개수에 대응하는 수의 캐비티들을 포함할 수 있으며, 캐비티들 각각에는 발광 소자들 중 대응하는 어느 하나가 배치될 수 있다.
또한 몸체(520)는 적어도 하나의 발광 소자(예컨대, 530-1 내지 530-5)의 주위를 감싸는 격벽(520a)을 가질 수 있다. 격벽(520)의 측면은 기판(510)의 상부면에 대하여 기울어진 경사면일 수 있으며, 적어도 하나의 발광 소자(예컨대, 530-1 내지 530-5)로부터 조사되는 빛을 반사시킬 수 있다.
도 10에서 발광 소자의 수는 5개이나, 이에 한정되는 것은 아니다. 조명 장치(200)가 복수 개의 발광 소자들을 구비할 경우, 조명 장치는 발광 모듈로 구현될 수 있다.
또한 예컨대, 다른 실시 예에서 발광 소자의 수는 1개일 수 있으며, 몸체(520)는 발광 소자가 배치되는 1개의 캐비티를 가질 수 있으며, 실시 예에 따른 조명 장치(100)는 발광 소자 패키지 형태로 구현될 수 있다.
또한 예컨대, 조명 장치(200)가 복수 개의 발광 소자들을 구비하고, 복수 개의 발광 소자들이 청색광, 적색광, 또는 녹색광을 발생하는 경우에는, 이미지를 표현하는 디스플레이 장치의 광원으로 구현될 수도 있다.
실시 예에 따른 발광 소자들은 두께를 줄일 수 있기 때문에, 이를 포함하는 디스플레이 장치는 크기 예컨대, 두께를 줄일 수 있다.
일반적인 수평형 발광 소자는 성장 기판(예컨대, 사파이어 기판)을 포함하지만, 실시 예의 발광 소자들(예컨대, 530-1 내지 530-5)은 성장 기판을 포함하지 않아 두께를 줄일 수 있다.
일반적인 수직형 발광 소자는 제1 전극 패드와 제2 전극 패드가 발광 구조물의 서로 반대 측에 배치되는 반면에, 실시 예의 발광 소자들(예컨대, 530-1 내지 530-5)은 제1 및 제2 전극 패드들(135,145)이 발광 구조물의 동일 측에 위치하기 때문에 두께를 줄일 수 있다.
투광성 부재(540)는 발광 소자(530-2 내지 530-5)를 감싸도록 몸체(520)의 캐비티 내에 배치된다. 투광성 부재(540)는 외부의 충격에 의한 발광 소자의 파손을 방지할 수 있고, 습기로 인한 발광 소자(530-2 내지 530-5)의 변색을 방지할 수 있다. 다른 실시 예에서는 투광성 부재(540)가 생략될 수도 있다.
도 11은 또 다른 실시 예에 따른 발광 소자(1000)의 상측 평면도를 나타내고, 도 12는 도 11에 도시된 발광 소자(1000)의 하측 평면도를 나타내고, 도 13은 도 11 및 도 12에 도시된 발광 소자(1000)의 AB 방향의 단면도를 나타내고, 도 14는 도 11 및 도 12에 도시된 발광 소자(1000)의 CD 방향의 단면도를 나타낸다.
도 11 내지 도 14를 참조하면, 발광 소자(1000)는 발광 구조물(1110), 패시베이션층(passivation layer, 1120), 제1 전극(1130), 제2 전극(1140), 제2 전극 패드(1145), 및 절연층(insulation layer, 1150)을 포함한다.
발광 구조물(1110)은 제1 도전형 반도체층(1112), 제2 도전형 반도체층(1116), 및 제1 도전형 반도체층(1112)과 제2 도전형 반도체층(1116) 사이에 배치되는 활성층(1114)을 포함한다. 예컨대, 발광 구조물(1110)은 위에서 아래로 제1 도전형 반도체층(1112), 활성층(1114), 및 제2 도전형 반도체층(1116)이 순차적으로 배치되는 구조일 수 있다.
예컨대, 발광 구조물(1110)의 직경은 제1 도전형 반도체층(1112)에서 제2 도전형 반도체층(1116) 방향으로 갈수록 감소할 수 있으며, 발광 구조물(1110)의 측면은 역경사면을 가질 수 있으나, 이에 한정되는 것은 아니다.
도 3의 발광 구조물(110)의 구성 및 조성에 대한 설명은 도 13의 발광 구조물(1110)에 적용될 수 있다.
투광성 기판 또는 지지 기판을 구비하는 일반적인 발광 소자와 달리, 실시 예에 따른 발광 소자(1000)는 투광성 기판 또는 지지 기판을 구비하지 않는다. 이로 인하여 발광 소자의 칩 사이즈(예컨대, 직경), 또는 부피가 줄어들기 때문에, 실시 예에 따른 발광 소자가 사용되는 애플리케이션, 예컨대, 디스플레이 장치 등의 두께, 또는 사이즈를 줄일 수 있다.
제1 전극(1130)은 발광 구조물(1110) 상에 배치되며, 일단은 제1 도전형 반도체층(1112)에 접촉하고, 타단은 발광 구조물(1110)의 측부 방향으로 확장되어 발광 구조물(1110)의 하단 아래까지 확장된다.
패시베이션층(1120)은 제1 도전형 반도체층(1112) 상에 배치된다. 패시베이션층(1120)은 제1 도전형 반도체층(1112)의 상면과 제1 전극(1130) 하면 사이에 배치될 수 있다. 또한 예컨대, 패시베이션층(1120)은 제2 절연층(1154) 상에도 배치될 수 있다.
예컨대, 제1 전극(1130)은 상부 전극(1134), 접촉 전극(1136), 및 확장 전극(1132)을 포함한다.
상부 전극(1134)은 제1 도전형 반도체층(1112) 및 제2 절연층(1154) 상에 배치되는 패시베이션층(1120) 상에 배치된다.
도 11에서 상부 전극(1134)은 제1 도전형 반도체층(1121)의 가장 자리, 예컨대, 제1 도전형 반도체층(1112)의 상면의 모서리에 인접하여 배치될 수 있으나, 이에 한정되는 것은 아니며, 제1 도전형 반도체층(1112)의 상면의 변의 중앙에 배치될 수도 있다.
도 11에 도시된 상부 전극(1134)의 평면 형상은 사각형이나, 이에 한정되는 것은 아니며, 다른 실시 예에서 상부 전극(1134)의 평면 형상은 원형, 타원형 또는 다각형일 수 있다.
접촉 전극(1136)은 상부 전극(1134)의 하면으로부터 확장되며, 패시베이션층(1120)을 관통하여 제1 도전형 반도체층(1112)의 상면에 접촉한다.
예컨대, 접촉 전극(1136)은 상부 전극(1134)의 하면에서 제1 도전형 반도체층(1112)의 상면 방향으로 연장될 수 있고, 제1 도전형 반도체층(1112)의 상면과 오믹 접촉할 수 있다.
접촉 전극(1136)은 상부 전극(1134)과 확장 전극(1132)이 만나는 부분과 이격하여 위치할 수 있다. 이로 인하여 확장 전극(1132)을 통하여 유입되는 전류를 발광 구조물(1110)에 분산시켜 제공하여 발광 소자(1000)의 광 효율을 향상시킬 수 있다.
확장 전극(1132)의 일단은 상부 전극(1134)의 일단과 연결되며, 타단은 상부 전극(1134)으로부터 발광 구조물(1110)의 제2 도전형 반도체층(1116)의 하면 아래까지 확장된다.
확장 전극(1132)은 제1 확장부(1132a), 및 제1 확장부(1132a)와 연결되는 제2 확장부(1132b)를 포함할 수 있다.
제1 확장부(1132a)는 상부 전극(1134)과 연결되고, 패시베이션층(1120)의 가장 자리와 접촉할 수 있다.
제2 확장부(1132b)는 일단이 제1 확장부(1132a)와 연결되고 제1 도전형 반도체층(1112)에서 제2 도전형 반도체층(1116)으로 향하는 방향으로 확장되며, 발광 구조물(1110)과 수직 방향으로 오버랩되지 않는다. 또한 제2 확장부(1132b)는 수직 방향으로 접촉 전극(1136)과 오버랩되지 않는다. 여기서 수직 방향으로 제1 도전형 반도체층(1112)의 상면과 수직한 방향일 수 있다.
제2 확장부(1132b)의 하단은 발광 구조물(1110)의 하단, 예컨대, 제2 도전형 반도체층(1116)의 하면 아래까지 확장될 수 있다. 예컨대, 제2 확장부(1132b)의 하단의 하면은 제2 전극 패드(1145)의 하면과 동일 평면 상에 위치하도록 발광 구조물의 하단까지 확장될 수 있다. 이는 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과 다이 본딩 또는 플립 칩 본딩을 하기 위해서이다.
도 3에서 패시베이션층(1120)은 제1 도전형 반도체층(1112)의 상면의 일 부분을 노출할 수 있다.
패시베이션층(1120)의 재질은 도 3의 패시베이션층(120)의 재질과 동일할 수 있다.
도 15a는 도 13에 도시된 제1 전극(1130)의 일 실시 예를 나타낸다.
도 15a를 참조하면, 제1 전극(1130)은 상부 전극(1134), 접촉 전극(1136), 및 확장 전극(1132)을 포함할 수 있다.
예컨대, 접촉 전극(136)은 하나의 직선의 라인(line) 형상일 수 있으나, 이에 한정되는 것은 아니며, 상부 전극(1134)의 평면 형상에 따라서 원형, 타원형, 또는 다각형일 수도 있다.
도 15b는 도 13에 도시된 제1 전극(1130)의 다른 실시 예(1130a)를 나타낸다.
도 15b를 참조하면, 제1 전극(1130a)은 상부 전극(1134), 서로 이격하여 배치되는 복수의 접촉 전극들(1136-1 내지 1136-4), 및 확장 전극(1132)을 포함할 수 있다.
복수의 접촉 전극들(1136-1 내지 1136-4) 각각은 상부 전극(1134)의 하면에 접촉 또는 연결되며, 패시베이션층(1120)을 관통하여 제1 도전형 반도체층(1112)의 상면에 접촉될 수 있다. 예컨대, 복수의 접촉 전극들(1136-1 내지 1136-4)의 형상은 사각형일 수 있으나, 이에 한정하지 않으며, 원형 또는 다각형 형상일 수도 있다.
제2 전극(1140)은 발광 구조물(1110) 아래에 배치되며, 제2 도전형 반도체층(1116)과 접촉한다. 예컨대, 제2 전극(1140)은 발광 구조물(1110)의 하면, 예컨대, 제2 도전형 반도체층(1116)의 하면 상에 배치될 수 있다.
제2 전극(1140)은 제2 도전형 반도체층(1116)과 제2 전극 패드(1145) 사이에 배치되며, 제2 전극(1140)과 제2 도전형 반도체층(1116)은 오믹 접촉될 수 있다.
제1 전극(1130), 제2 전극(1140), 제1 전극 패드(1135), 및 제2 전극 패드(1145)의 재질 및 구성은 도 3의 제1 전극(130), 제2 전극(140), 제1 전극 패드(135), 및 제2 전극 패드(145)에 대한 설명이 적용될 수 있다.
절연층(1150)은 발광 구조물(1110)의 측면 또는 하면 중 적어도 하나에 배치된다.
절연층(1150)은 제2 도전형 반도체층(1116) 아래에 배치될 수 있다.
예컨대, 절연층(1150)은 제2 도전형 반도체층(1116)의 하면에 배치되는 제1 절연층(1152)을 포함할 수 있다.
예컨대, 제1 절연층(1152)은 제2 전극(1140)이 배치되는 영역을 제외한 제2 도전형 반도체층(1116)의 하면의 나머지 영역에 배치될 수 있다. 또한 예컨대, 제1 절연층(1152)은 제2 도전형 반도체층(1116)의 하면에 배치되는 제2 전극(1140)의 하면의 가장 자리 영역에도 배치될 수 있으며, 제2 전극(1140)의 하면의 일부 영역을 노출할 수 있다.
제2 전극 패드(1145)는 제1 절연층(1152) 및 제2 전극(1145) 아래에 배치될 수 있다.
패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과의 다이 본딩(die bonding)을 하기 위하여, 제2 전극 패드(1145)의 하면과 제2 확장부(1132b)의 하면은 동일 평면(305) 상에 위치할 수 있다.
제2 전극 패드(1145)는 제1 절연층(1152)에 의하여 노출되는 제2 전극(1140)의 하면의 일부 영역 아래에 배치될 수 있으며, 제2 전극(1140)의 노출되는 부분과 연결 또는 접촉될 수 있다.
예컨대, 제1 절연층(1152)은 제2 전극 패드(1145)의 측면의 상측 일부만을 감쌀 수 있다. 그리고 제2 전극 패드(1145)는 제1 절연층(1152)에 의하여 노출되는 제2 전극(1140)의 하면 아래에 배치될 수 있다. 제2 전극 패드(1145)의 가장 자리는 제1 절연층(1152)의 하면과 접하도록 제1 절연층(1152)의 하면 아래까지 수평 방향으로 확장되는 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
예컨대, 제2 전극 패드(1145)는 제2 도전형 반도체층(1116)에서 제1 도전형 반도체층(1112)으로 향하는 방향으로 볼록하게 절곡된 구조일 수 있으나, 이에 한정되는 것은 아니다.
다른 실시 예에서는 제1 절연층이 제2 전극 패드(1145)의 측면을 전부 감싸고, 제1 절연층의 하면, 제2 전극 패드(1145)의 하면, 및 제2 확장부(1132b)의 하면은 동일 평면 상에 위치할 수도 있다.
절연층(1150)은 발광 구조물(1110)의 측면에 배치되는 제2 절연층(1154)을 더 포함할 수 있다. 예컨대, 제2 절연층(1154)은 제1 도전형 반도체층(1112)의 측면, 활성층(1114)의 측면, 및 제2 도전형 반도체층(1116)의 측면에 배치될 수 있다.
예컨대, 제2 절연층(1154)의 일단은 제1 도전형 반도체층(1112)의 상면의 가장 자리까지 확장되어 패시베이션층(1120)과 연결 또는 접촉될 수 있으며, 제2 절연층(1154)의 타단은 제1 절연층(1152)과 연결 또는 접촉될 수 있다.
절연층(1150)의 재질은 도 3의 절연층(150)과 동일할 수 있다.
도 13에 도시된 바와 같이, 제1 전극(1130)의 제2 확장부(1132b)는 활성층(1114) 및 제2 도전형 반도체층(1116)의 측면 상에 위치하는 제2 절연층(1154)의 일부와 이격하여 위치할 수 있다.
또한 제2 확장부(1132b)의 최하단은 제1 및 제2 절연층들(1152,1154)으로부터 이격하여 위치할 수 있다. 이는 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과의 본딩시, 제2 확장부(1132b)와 제2 전극 패드(1145) 간의 전기적인 단락을 방지하기 위함이다.
예컨대, 제2 확장부(1132b)는 수직선(1301)을 기준으로 경사지도록 확장될 수 있으며, 수직선(1301)은 제1 도전형 반도체층의 상면과 수직이고, 제1 확장부(1132a)와 제2 확장부(1132b)가 만나는 부분을 지나는 가상의 직선일 수 있다.
예컨대, 수직선(1301)과 제2 확장부(1132b)의 내측면 간의 내각(θ)은 0°이상이고, 30°보다 작을 수 있다. θ가 0°보다 작을 경우에는 제2 확장부(1132b)의 하단과 제2 전극 패드(1145) 간의 이격 거리가 짧아, 양자 간의 전기적인 단락이 발생할 수 있다. 또한 θ가 30°이상일 경우에는 제2 확장부(1132b)의 형성이 용이하지 않고, 단선될 수 있다.
θ가 0°인 경우는 제2 확장부(1132b)의 내측면이 수직선(301)과 평행한 경우이고, θ가 양수인 경우는 제2 확장부(1132b)의 내측면이 수직선(301)의 우측에 위치하는 경우이고, θ가 음수인 경우는 수직선(301)을 기준으로 제2 확장부(1132b)의 내측면이 수직선의 좌측(301)에 위치하는 경우일 수 있다.
또는 예컨대, 제2 확장부(1132b)의 하단과 제2 전극 패드(1145) 간의 단락 방지 및 제2 확장부(1132b)의 단선 방지를 안정적으로 확보하기 위하여, 수직선(1301)과 제2 확장부(1132b) 사이의 내각(θ)은 0°~ 15°일 수도 있다. 또한 예컨대, θ는 5°초과이고 15°이하일 수도 있다.
예컨대, 제2 확장부(1132b)와 제2 절연층(1154) 간의 이격 거리(D1)는 제1 도전형 반도체층(1112)에서 제2 도전형 반도체층(1116) 방향으로 갈수록 증가할 수 있다.
제2 확장부(1132b)의 최하단과 제2 전극 패드(1145) 사이의 이격 거리(D2)는 2nm ~ 5nm일 수 있다.
D2가 2nm 미만일 경우에는 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과의 본딩시, 제2 확장부(1132b)와 제2 전극 패드(1145) 간의 전기적인 단락 위험이 있을 수 있다.
D2가 5nm 초과할 경우에는 제1 전극(1130)의 상부 전극(1134)과 확장 전극(1132)의 연결이 끊어지거나 또는 확장 전극(1132)이 단선될 수 있다.
도 16은 다른 실시 예에 따른 발광 소자(1000-1)의 단면도를 나타낸다. 도 13과 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
도 13의 패시베이션층(1120a)은 제1 도전형 반도체층(1112)의 상면의 일부를 노출한다. 반면에, 도 16의 발광 소자(1000-1)의 패시베이션층(1120a)은 접촉 전극(1136)과 접촉을 위하여 노출되는 제1 도전형 반도체층(1112)의 상면의 일 부분을 제외하고는 제1 도전형 반도체층(1112)의 상면을 노출하지 않을 수 있다.
예컨대, 패시베이션층(1120a)은 접촉 전극(1136)과 접촉하는 제1 도전형 반도체층(1112)의 상면의 일 부분을 제외하고는 제1 도전형 반도체층(1112)의 상면을 전부 덮을 수 있고, 제2 절연층(1154)과 연결 또는 접촉될 수 있다.
도 17a는 다른 실시 예에 따른 발광 소자(1000-2)의 상측 평면도를 나타내고, 도 17b는 도 17a에 도시된 발광 소자(1000-2)의 하측 평면도를 나타낸다. 도 17a 및 도 17b는 도 16의 패시베이션층(1120a)을 포함하는 실시 예일 수 있으나, 이에 한정되는 것은 아니며, 도 13에 도시된 발광 소자(1000)에도 동일하게 적용될 수 있다.
도 17a 및 도 17b를 참조하면, 제1 전극(1130a)은 발광 구조물(1110)의 상면의 측변들(1110-1 내지 1110-4) 중 어느 한 측변(예컨대, 1110-3)에 인접하여 위치할 수 있다.
도 18a는 또 다른 실시 예에 따른 발광 소자(1000-3)의 상측 평면도를 나타내고, 도 18b는 도 8a에 도시된 발광 소자(1000-3)의 하측 평면도를 나타내며, 도 19는 도 18a 및 도 8b에 도시된 발광 소자(1000-3)의 Ⅰ-Ⅱ 방향의 단면도를 나타낸다.
도 18a, 도 18b, 및 도 19는 도 16의 패시베이션층(1120a)을 포함하는 실시 예일 수 있으나, 이에 한정되는 것은 아니며, 도 13에 도시된 발광 소자(100)에도 동일하게 적용될 수 있다.
도 18a, 도 18b, 및 도 19를 참조하면, 발광 소자(1000-3)는 2개의 제1 전극들(1130b1, 1130b2)를 가질 수 있다.
예컨대, 제1-1 전극(1130b1)은 발광 구조물(1110)의 상면의 측변들(1110-1 내지 1110-4) 중 제1 측변(예컨대, 1110-1)에 인접하여 위치할 수 있고, 제1-2 전극(1130b2)은 발광 구조물(1110)의 상면의 측변들(1110-1 내지 1110-4) 중 제1 측변(예컨대, 1110-1)과 마주보는 제2 측변(예컨대, 1110-2)에 인접하여 위치할 수 있다.
제1-1 및 제1-2 전극들(1130b1,1130b2) 각각의 구조는 상술한 도 13 또는 도 19의 제1 전극(1130)에 대한 설명이 동일하게 적용될 수 있다.
도 17a 및 도 17b의 실시 예와 비교할 때, 발광 소자(1000-3)는 2개의 제1 전극들을 구비함으로써, 전류 분산 효율을 향상시킬 수 있다.
도 18a, 도 18b, 및 도 19에서는 2개의 제1 전극들을 예시하나, 이에 한정되는 것은 아니며, 다른 실시 예에서 제1 전극들의 수는 3개 이상일 수 있다. 또한 다른 실시 예에서는 제1 전극들은 발광 구조물(1110)의 상면의 측변들(1110-1 내지 1110-4) 중 서로 마주보지 않은 측면들에 배치될 수도 있다.
도 20a는 다른 실시 예에 따른 발광 소자(1000-4)의 상측 평면도를 나타내고, 도 20b는 도 20a에 도시된 발광 소자(1000-4)의 하측 평면도를 나타낸다. 도 20a 및 도 20b는 도 16의 패시베이션층(1120a)을 포함하는 실시 예일 수 있으나, 이에 한정되는 것은 아니며, 도 13에 도시된 발광 소자(1000)에도 동일하게 적용될 수 있다.
도 20a 및 도 20b를 참조하면, 발광 소자(1000-4)는 발광 구조물(1110)의 상면의 가장 자리 영역 상에 위치하는 제1 전극(1130c)을 가질 수 있다.
예컨대, 제1 전극(1130c)은 발광 구조물(1110)의 상면의 측변들(1110-1 내지 1110-4)에 인접하는 가장 자리에 위치할 수 있다. 발광 소자들(1000-1 내지 1000-3)과 비교할 때, 도 20a 및 도 20b에 도시된 실시 예는 제1 전극(1130c)이 발광 구조물의 상면의 측변들에 인접하는 가장 자리에 위치하기 때문에, 전류 분산에 따른 광효율을 더욱 향상시킬 수 있다.
다른 실시 예에서 제1 전극과 본딩되는 패키지 바디(package body), 서브 마운트(submount), 또는 기판의 도전층의 배치 및 구조에 따라서 제1 전극은 다양한 위치에 배치될 수 있다.
도 13, 도 16, 도 19, 도 17a 및 도 17b, 도 20a 및 도 20b에 도시된 발광 소자(1000, 1000-1 내지 1000-4)는 칩 사이즈(예컨대, 칩의 최대 직경)가 100 마이크로 미터 미만일 수 있다. 이와 같이 직경이 100 마이크로 미만인 발광 소자는 와이어 본딩을 위한 본딩 패드의 형성이 용이하지 않다.
패키지 바디(package body), 서브 마운트(submount), 또는 기판의 도전층과 다이 본딩 또는 플립 칩 본딩되는 제1 전극(1130)의 제2 확장부(1132b)의 일단을 발광 구조물과 이격하여 위치시킴으로써, 실시 예는 작은 사이즈의 면적을 갖는 발광 구조물(1110)의 동일 측에 플립 칩 본딩 또는 다이 본딩을 위한 전극 패드를 용이하게 구현할 수 있다.
도 21은 또 다른 실시 예에 따른 조명 장치(1200)의 단면도를 나타낸다.
도 21을 참조하면, 조명 장치(1200)는 기판(1510), 몸체(1520), 적어도 하나의 발광 소자(예컨대, 1530-1 내지 1530-5), 및 투광성 부재(1540)를 포함한다.
기판(1510)은 제1 및 제2 배선층들(1512, 1514) 및 절연층(1515)을 포함하는 인쇄회로기판일 수 있다. 예컨대, 기판(1510)은 연성회로기판일 수 있다.
제1 및 제2 배선층들(1512, 1514)은 기판(1510) 상에 서로 이격하여 배치될 수 있으며, 절연층(1515)은 제1 및 제2 배선층들(1512, 1514) 사이의 기판(1510)의 상면 상에 배치되어 제1 및 제2 배선층들(1512, 1514) 간을 전기적으로 절연시킬 수 있다. 또는 다른 실시 예에서는 절연층(1515)은 생략될 수도 있다.
적어도 하나의 발광 소자(예컨대, 1530-1 내지 1530-5)는 기판(1510) 상에 배치되며, 제1 및 제2 배선층들(1512, 1514)과 전기적으로 연결된다. 적어도 하나의 발광 소자(예컨대, 1530-1 내지 1530-5)는 상술한 실시 예에 따른 발광 소자들(1000, 1000-1 내지 1000-4) 중 어느 하나일 수 있다.
도 10의 몸체(520), 및 투광성 부재(540)에 대한 설명은 도 21의 몸체(1520) 및 투광성 부재(1540)에 적용될 수 있다.
도 21에서 발광 소자의 수는 5개이나, 이에 한정되는 것은 아니다. 조명 장치(1200)가 복수 개의 발광 소자들을 구비할 경우, 조명 장치는 발광 모듈로 구현될 수 있다.
또한 예컨대, 다른 실시 예에서 발광 소자의 수는 1개일 수 있으며, 몸체(1520)는 발광 소자가 배치되는 1개의 캐비티를 가질 수 있으며, 실시 예에 따른 조명 장치(1200)는 발광 소자 패키지 형태로 구현될 수 있다.
또한 예컨대, 조명 장치(1200)가 복수 개의 발광 소자들을 구비하고, 복수 개의 발광 소자들이 청색광, 적색광, 또는 녹색광을 발생하는 경우에는, 발광 모듈 또는 이미지를 표현하는 디스플레이 장치의 광원으로 구현될 수도 있다.
실시 예에 따른 발광 소자들은 두께를 줄일 수 있기 때문에, 이를 포함하는 발광 모듈 또는 디스플레이 장치는 크기 예컨대, 두께를 줄일 수 있다.
일반적인 수평형 발광 소자는 성장 기판(예컨대, 사파이어 기판)을 포함하지만, 실시 예의 발광 소자들(예컨대, 1530-1 내지 1530-5)은 성장 기판을 포함하지 않아 두께를 줄일 수 있다.
일반적인 수직형 발광 소자는 제1 전극 패드와 제2 전극 패드가 발광 구조물의 서로 반대 측에 배치되는 반면에, 실시 예의 발광 소자들(예컨대, 1530-1 내지 1530-5)은 제2 전극 패드(1145) 및 제1 전극(1130)의 제2 확장부(1132b)가 발광 구조물(1110)의 동일 측에 위치하기 때문에 두께를 줄일 수 있다.
도 22는 실시 예에 따른 발광 소자(2000)의 상측 평면도를 나타내고, 도 23은 도 22에 도시된 발광 소자(2000)의 하측 평면도를 나타내고, 도 24는 도 22 및 도 23에 도시된 발광 소자(2000)의 AB 방향의 단면도를 나타낸다.
도 22 내지 도 24를 참조하면, 발광 소자(2000)는 복수의 발광 셀들(2100-1, 2100-2), 패시베이션층(passivation layer, 2120), 제1 전극(2130), 제1 전극 패드(2135), 제2 전극들(2140-1, 2140-2), 제2 전극 패드들(2145-1,2145-2), 및 절연층(insulation layer, 2150)을 포함한다.
복수의 발광 셀들(2100-1, 2100-2) 각각은 서로 이격 또는 분리되며, 발광 구조물(2110-1, 2110-2)을 포함한다.
복수의 발광 셀들(2100-1, 2100-2) 각각의 발광 구조물(2110-1,2110-2)은 제1 도전형 반도체층(2112-1, 2112-2), 제2 도전형 반도체층(2116-1,2116-2), 및 제1 도전형 반도체층(2112-1, 2112-2)과 제2 도전형 반도체층(2116-1, 2116-2) 사이에 배치되는 활성층(2114-1, 2114-2)을 포함한다.
예컨대, 발광 구조물들(2110-1,2110-2) 각각은 위에서 아래로 제1 도전형 반도체층(2112-1, 2112-2), 활성층(2114-1, 2114-2), 및 제2 도전형 반도체층(2116-1, 2116-2)이 순차적으로 배치되는 구조일 수 있다.
투광성 기판 또는 지지 기판을 구비하는 일반적인 발광 소자와 달리, 실시 예에 따른 발광 소자(1000)는 투광성 기판 또는 지지 기판을 구비하지 않는다. 이로 인하여 발광 소자의 칩 사이즈(예컨대, 직경), 또는 부피가 줄어들기 때문에, 실시 예에 따른 발광 소자가 사용되는 애플리케이션, 예컨대, 디스플레이 장치 등의 두께, 또는 사이즈를 줄일 수 있다.
도 3의 발광 구조물(2110-1)의 조성에 대한 설명은 도 24의 발광 구조물(2110-1, 2110-2)에 적용될 수 있다.
예컨대, 복수의 발광 셀들(2100-1, 2100-2) 각각의 활성층(2114-1, 2114-2)은 적색광, 녹색광, 또는 청색광 중 어느 하나를 발생할 수 있으나, 이에 한정되는 것은 아니며, 다양한 파장대의 가시 광선을 발생하거나 또는 자외선을 발생할 수도 있다.
복수의 발광 셀들(2100-1, 2100-2) 각각은 서로 다른 파장 범위를 갖는 광을 발생할 수 있으나, 이에 한정되는 것은 아니다.
예컨대, 제1 발광 셀(2100-1)은 적색광, 녹색광, 또는 청색광 중 어느 하나를 발생할 수 있고, 제2 발광 셀(2100-2)은 적색광, 녹색광, 또는 청색광 중 다른 어느 하나를 발생할 수 있다.
이와 같이 복수의 발광 셀들(2100-1,2100-2)이 서로 다른 범위의 파장을 갖는 광을 발생할 경우, 복수의 발광 셀들(2100-1,2100-2)의 발광 구조물들의 조성은 서로 다를 수 있다.
예컨대, 복수의 발광 셀들(2100-1,2100-2)의 제1 도전형 반도체층들(2112-1,2112-2)의 조성, 제2 도전형 반도체층들(2116-1, 2116-2)의 조성, 또는 활성층들(2114-1, 2114-2)의 조성 중 적어도 하나는 서로 다를 수 있다.
다른 실시 예에서는 복수의 발광 셀들(2100-1, 2100-2) 각각은 서로 동일한 파장 범위를 갖는 광을 발생할 수 있다. 예컨대, 복수의 발광 셀들(2100-1, 2100-2) 각각은 적색광, 녹색광, 또는 청색광 중 어느 하나를 발생할 수 있다.
제1 전극(2130)은 서로 이격되는 발광 셀들(2100-1, 2100-2) 사이에 배치되며, 발광 셀들(2110-1, 2110-2) 아래에 배치되는 절연층(2150)을 관통 또는 통과한다.
제1 전극(2130)은 복수의 발광 셀들(2100-1,2100-2) 각각의 발광 구조물(2110)의 일면, 예컨대, 상면 상에 위치하며, 서로 이격하는 발광 셀들(2100-1,2100-2)의 발광 구조물들(2110)의 서로 마주보는 측면 사이에 배치된다.
제1 도전형 반도체층(2112), 활성층(2114), 및 제2 도전형 반도체층(2116)을 관통하는 관통 홈 또는 관통 트랜치(2301)에 의하여, 복수의 발광 셀들(2110-1,2110-2)은 서로 이격 또는 분리될 수 있다.
제1 전극(2130)의 일단은 인접하는 발광 셀들(2100-1,2100-2) 각각의 제1 도전형 반도체층(2112-1,2112-2)과 접촉한다.
복수의 발광 셀들(2100-1,2100-2) 사이에 배치되는 제1 전극(2130)의 타단은 발광 구조물(2110)의 다른 일면으로 노출되고, 제1 전극 패드(2135)에 연결된다.
예컨대, 제1 전극(2130)은 복수의 발광 셀들(2100-1,2100-2) 각각의 제1 도전형 반도체층(2112-1,2112-2)의 상면, 및 발광 셀들(2100-1,2100-2)의 발광 구조물들(2110-1,2110-2)의 서로 마주보는 측면들 사이에 배치될 수 있고, 제1 전극(2130)의 일단은 발광 셀들(2100-1,2100-2) 각각의 제1 도전형 반도체층(2112-1, 2112-2)의 상면과 접촉할 수 있고, 제1 전극(2130)의 타단은 발광 셀들(2100-1, 2100-2) 아래에 배치되는 절연층(2150)을 관통하여, 절연층(2150) 밖으로 노출될 수 있다.
패시베이션층(2120)은 제1 전극(2130)과 발광 셀들(2100-1, 2100-2) 각각의 제1 도전형 반도체층의 상면 사이, 및 제1 전극(2130)과 발광 구조물들(2110-1,2110-2)의 측면 사이에 배치되며, 제1 전극(2130)과 발광 셀들(2100-1,2100-2)의 발광 구조물들(2110-1,2110-2)의 측면들 사이의 전기적인 접촉을 방지하여, 양자를 절연시키는 역할을 한다.
예컨대, 패시베이션층(2120)은 제1 전극(2130)과 발광 구조물들(2110-1,2110-2)의 측면들 사이에 배치되는 제1 패시베이션층(2122), 및 발광 셀들(2100-1,2100-2) 각각의 제1 도전형 반도체층(2112-1,2112-2) 상면 상에 배치되는 제2 패시베이션층(2124)을 포함할 수 있다.
제1 전극(2130)은 관통 전극(2132), 상부 전극(2134), 및 접촉 전극(2136)을 포함한다.
상부 전극(2134)은 발광 셀들(2100-1,2100-2) 각각의 제2 패시베이션층(2124) 상에 배치된다.
관통 전극(2132)은 발광 셀들(2100-1,2100-2)의 발광 구조물들(2110-1,2110-2)의 서로 마주보는 측면들 사이에 배치되며, 관통 전극(2132)의 일단은 상부 전극(2134)의 하면과 연결 또는 접촉하고, 관통 전극(2132)의 타단은 발광 셀들(2100-1,2100-2) 아래에 배치되는 절연층(2150)을 관통하여 제1 전극 패드(2135)와 연결 또는 접촉될 수 있다.
관통 전극(2132)의 직경은 발광 셀들(2100-1,2100-2)의 제1 도전형 반도체층(2112-1, 2112-2)에서 제2 도전형 반도체층(2116-1, 2116-2)을 향하는 방향으로 진행할수록 점차 감소할 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서 관통 전극(2132)의 직경은 증가하거나 또는 일정할 수도 있다.
도 24에서는 2개의 분할된 발광 셀들, 하나의 관통 전극(2132), 및 하나의 제1 전극 패드(2135)를 예시하나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 3개 이상의 분할된 발광 셀들, 이에 대응하는 2개 이상의 관통 전극들, 및 제1 전극 패드들을 구비할 수도 있다. 이 경우 2개 이상의 관통 전극들은 서로 이격할 수 있다. 또한 2개 이상의 제1 전극 패드들은 서로 이격하거나 서로 연결될 수도 있다.
상부 전극(2134)은 관통 전극(2132), 및 관통 전극(2132)에 인접하여 위치하는 발광 셀들(2100-1, 2100-2) 각각의 제1 도전형 반도체층(2112-1, 2112-2)의 상면 상에 배치될 수 있다. 상부 전극(2134)의 하면은 관통 전극(2132)의 일단과 연결 또는 접촉한다.
접촉 전극(2136)은 일단이 상부 전극(2134)과 연결되고, 타단이 제2 패시베이션층(2124)을 관통하여 제1 도전형 반도체층(2112)의 상면과 접촉된다.
예컨대, 접촉 전극(2136)은 상부 전극(2134)의 하면에서 제1 도전형 반도체층(2112)의 상면 방향으로 연장될 수 있고, 제1 도전형 반도체층(2112)의 상면과 오믹 접촉할 수 있다.
예컨대, 제1 전극(2130)은 발광 셀들(2100-1, 2100-2)의 수에 대응하는 만큼의 접촉 전극을 포함할 수 있으나, 이에 한정되는 것은 아니다.
예컨대, 접촉 전극(2136)은 관통 전극(2132)과 상부 전극(2134)이 접촉 또는 연결되는 부분으로부터 이격되어 위치할 수 있으며, 관통 전극(2132)과 상부 전극(2134)이 접촉 또는 연결되는 부분 및 접촉 전극(2136) 사이에는 제2 패시베이션층(2124)이 위치할 수 있다.
제2 패시베이션층(2124)에 의하여 접촉 전극(2136)은 관통 전극(2132)과 상부 전극(2134)이 접촉 또는 연결되는 부분으로부터 이격하여 위치하기 때문에, 관통 전극(2132)을 통하여 유입되는 전류를 발광 셀들(2100-1, 2100-2) 각각에 분산시켜 제공할 수 있다. 따라서 제2 패시베이션(2124)은 발광 셀들(2100-1,2100-2) 각각에 분산시켜 제공함으로써 발광 소자(2000)의 광 효율을 향상시킬 수 있다.
도 24에서 제2 패시베이션층(2124)은 발광 셀들(2100-1,2100-2) 각각의 제1 도전형 반도체층(2112)의 상면의 일 부분을 노출할 수 있다. 패시베이션층(2120)의 재질은 도 3의 패시베이션층(120)과 동일할 수 있다.
예컨대, 도 24의 실시 예는 서로 다른 파장 범위를 갖는 2개의 광을 발생할 수 있으며, 인접하는 2개의 발광 셀들(2100-1, 2100-2)이 하나의 n형 전극인 제1 전극(2130) 및 하나의 n형 전극 패드인 제1 전극 패드(2135)를 서로 공유할 수 있다.
도 25a는 도 24에 도시된 제1 전극(2130)의 일 실시 예를 나타낸다.
도 25a를 참조하면, 제1 전극(2130)은 상부 전극(2134), 상부 전극(2134)과 연결되는 관통 전극(2132), 관통 전극(2132)의 일 측에 위치하는 제1 접촉 전극(2136-1), 및 관통 전극(2132)의 타 측에 위치하는 제2 접촉 전극(2136)-2)을 포함할 수 있다.
예컨대, 제1 접촉 전극(2136-1)은 관통 전극(2132)의 좌측에 위치하며, 제2 패시베이션층(2124)을 관통하여 제1 발광 셀(2100-1)의 제1 도전형 반도체층(2112-1)의 상면에 접촉할 수 있다.
제2 접촉 전극(2136-2)은 관통 전극(2132)의 우측에 위치하며, 제2 패시베이션층(2124)을 관통하여 제2 발광 셀(2100-2)의 제1 도전형 반도체층(2112-2)의 상면에 접촉할 수 있다.
제1 및 제2 접촉 전극들(2136-1, 2136-2) 각각은 하나의 직선의 라인 형상일 수 있으나, 이 에 한정되는 것은 아니다.
도 25b는 도 24에 도시된 제1 전극(2130)의 다른 실시 예(2130a)를 나타낸다.
도 25b를 참조하면, 제1 전극(2130a)은 상부 전극(2134), 상부 전극(2134)과 연결되는 관통 전극(2132), 관통 전극(2132)의 일 측에 위치하는 복수의 제1 관통 전극들(2136a-1 내지 2136a-6), 및 관통 전극(2132)의 타 측에 위치하는 복수의 제2 관통 전극들(2136b-1 내지 2136b-6)을 포함할 수 있다.
복수의 제1 접촉 전극들(2136a-1 내지 2136a-6)은 관통 전극(2132)의 좌측에 서로 이격하여 위치하며, 제2 패시베이션층(2124)을 관통하여 제1 발광 셀(2100-1)의 제1 도전형 반도체층(2112-1)의 상면에 접촉할 수 있다.
복수의 제2 접촉 전극들(2136b-1 내지 2136b-6)은 관통 전극(2132)의 우측에 서로 이격하여 위치하며, 제2 패시베이션층(2124)을 관통하여 제2 발광 셀(2100-2)의 제1 도전형 반도체층(2112-2)의 상면에 접촉할 수 있다.
제1 접촉 전극들(2136a-1 내지 2136a-6) 각각의 평면 형상 및 제2 접촉 전극들(2136b-1 내지 2136b-6)) 각각의 평면 형상은 원형, 타원형, 또는 다각형(예컨대, 사각형)일 수 있으나, 이에 한정되는 것은 아니며, 다양한 형상으로 구현될 수 있다.
제1 전극(2130)은 복수의 발광 셀들(2100-1,2100-2) 각각의 제1 도전형 반도체층(2112-1, 2112-2)에 공통 접속될 수 있다.
제1 전극 패드(2135)는 발광 구조물(2110) 아래에 배치되는 절연층(2150) 아래에 배치되며, 제1 전극(2130)의 관통 전극(2132)의 타단과 연결 또는 접촉된다.
예컨대, 제1 전극 패드(2135)는 제1 절연층(2152) 아래에 배치되며, 제1 절연층(2152)을 관통하는 관통 전극(2132)의 타단과 연결 또는 접촉할 수 있다.
예컨대, 제1 전극 패드(2135)의 중앙은 관통 전극(2132)의 중앙에 정렬될 수 있으나, 이에 한정되는 것은 아니다.
본딩(bonding)을 위하여 제1 전극 패드(2135)의 두께는 제1 전극(2130)의 상부 전극(2134)의 두께보다 두꺼울 수 있으나, 이에 한정되는 것은 아니다.
도 23에 도시된 바와 같이, 제1 전극 패드(2135)의 평면 형상은 직사각형 형상일 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 원형, 타원형 또는 다각형 형상일 수도 있다.
복수의 제2 전극들(2140-1, 2140-2) 각각은 복수의 발광 셀들(2100-1, 2100-2) 중 대응하는 어느 하나의 제2 도전형 반도체층(2116-1, 2116-2) 아래에 배치되며, 대응하는 제2 도전형 반도체층(2116-1, 2116-2)과 접촉한다. 복수의 제2 전극들(2140-1, 2140-2)은 서로 이격하며, 전기적으로 분리될 수 있다.
예컨대, 제2-1 전극(2140-1)은 제1 발광 셀(2100-1)의 제2 도전형 반도체층(2116-1)의 하면 아래에 배치될 수 있고, 제2 도전형 반도체층(2116-1)의 하면과 접촉할 수 있다.
제2-2 전극(2140-2)은 제2 발광 셀(2100-2)의 제2 도전형 반도체층(2116-2)의 하면 아래에 배치될 수 있고, 제2 도전형 반도체층(2116-2)의 하면과 접촉할 수 있다.
예컨대, 복수의 제2 전극들(2140-1, 2140-2) 각각은 제1 절연층(2152)을 관통하는 관통 전극(2132)의 타단으로부터 이격될 수 있다.
제2 전극 패드들(2145-1, 2145-2) 각각은 복수의 제2 전극들(2140-1, 2140-2) 중 대응하는 어느 하나 아래에 배치되며, 대응하는 어느 하나와 연결되거나 또는 오믹 접촉될 수 있다.
예컨대, 제2 전극 패드들(2145-1, 2145-2) 각각은 제1 전극 패드(2135)로부터 이격하여 위치할 수 있다.
제1 전극(2130), 제2 전극(2140), 제1 전극 패드(2135), 및 제2 전극 패드(2145)의 재질 및 구성은 도 3의 제1 전극(130), 제2 전극(140), 제1 전극 패드(135), 및 제2 전극 패드(145)에 대한 설명이 적용될 수 있다.
절연층(2150)은 복수의 발광 셀들(2100-1, 2100-2) 각각의 발광 구조물(2110-1, 2110-2)의 측면 또는 하면 중 적어도 하나에 배치된다.
절연층(2150)은 복수의 발광 셀들(2100-1, 2100-2) 각각의 제2 도전형 반도체층(2116) 아래에 배치될 수 있다. 예컨대, 절연층(2150)은 복수의 발광 셀들(2100-1, 2100-2) 각각의 제2 도전형 반도체층(2116)의 하면에 배치되는 제1 절연층(2152)을 포함할 수 있다.
예컨대, 제1 절연층(2152)은 제2 전극들(2140-1, 2140-2)이 배치되는 영역을 제외한 복수의 발광 셀들(2100-1, 2100-2) 각각의 제2 도전형 반도체층(2116-1, 2116-2)의 하면의 나머지 영역에 배치될 수 있다.
또한 예컨대, 제1 절연층(2152)은 복수의 발광 셀들(2100-1, 2100-2) 각각의 제2 도전형 반도체층(2116-1, 2116-2)의 하면에 배치되는 제2 전극들(2140-1, 2140-2) 각각의 하면의 가장 자리 영역에도 배치될 수 있으며, 제2 전극들(2140) 각각의 하면의 일부 영역을 노출할 수 있다.
제2 전극 패드들(2145-1, 2145-2) 각각은 제1 전극 패드(2135)와 이격되도록 제1 절연층(2152) 아래에 배치될 수 있다.
제1 절연층(2152)은 복수의 발광 셀들(2100-1, 2100-2) 각각의 제2 도전형 반도체층(2116-1, 2116-2)의 하면과 제1 전극 패드(2135) 사이에 배치될 수 있으며, 제2 도전형 반도체층(2116-1, 2116-2)과 제1 전극 패드(2135) 간의 전기적 접촉을 방지할 수 있다.
또한 제1 절연층(2152)은 제2 전극 패드들(2145-1, 2145-2) 각각과 제1 전극 패드(2135) 사이에 배치될 수 있으며, 제1 전극 패드(2135)와 제2 전극 패드들(2145-1, 2145-2) 간의 전기적 접촉을 방지할 수 있다.
패키지 바디(package body), 서브 마운트(submount), 또는 기판 등과의 다이 본딩(die bonding)을 하기 위하여, 제1 전극 패드(2135)의 하면과 제2 전극 패드들(2145-1, 2145-2) 각각의 하면은 동일 평면(305) 상에 위치할 수 있다.
제1 전극 패드(2135)는 관통 전극(2132)과 수직 방향으로 정렬되거나 오버랩되도록 배치될 수 있으며, 관통 전극(2132)은 제1 절연층(2152)을 관통 또는 통과하여 제1 전극 패드(2135)와 연결 또는 접촉될 수 있다. 여기서 수직 방향은 발광 구조물(2110-1, 2110-2)의 제2 도전형 반도체층(2116-1, 2116-2)에서 제1 도전형 반도체층(2112-1, 2112-2)으로 향하는 방향일 수 있다.
제2 전극 패드들(2145-1, 2145-2) 각각은 제1 절연층(2152)에 의하여 노출되는 제2 전극들(2140) 중 대응하는 어느 하나의 아래에 배치될 수 있으며, 대응하는 어느 하나의 노출되는 부분과 연결 또는 접촉될 수 있다.
예컨대, 제1 절연층(2152)은 제2 전극 패드들(2145-1, 2145-2) 각각의 측면의 상측 일부만을 감쌀 수 있다. 그리고 제2 전극 패드들(2145-1, 2145-2) 각각의 가장 자리가 제1 절연층(2152)의 하면과 접할 수 있다. 제2 전극 패드들(2145-1, 2145-2) 각각의 가장 자리는 제1 절연층(2152)의 하면 아래에 위치하도록 수평 방향으로 확장되는 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
예컨대, 제2 전극 패드들(2145-1, 2145-2) 각각은 제2 도전형 반도체층(2116)에서 제1 도전형 반도체층(2112)으로 향하는 방향으로 볼록하게 절곡된 구조일 수 있으나, 이에 한정되는 것은 아니다.
다른 실시 예에서는 제1 절연층이 제2 전극 패드들(2145-1, 2145-2) 각각의 측면을 전부 감싸고, 제1 절연층의 하면, 제1 전극 패드(2135)의 하면, 및 제2 전극 패드들(2145-1, 2145-2) 각각의 하면은 동일 평면 상에 위치할 수도 있다.
절연층(2150)은 복수의 발광 셀들(2100-1, 2100-2) 각각의 발광 구조물(2110-1, 2110-2)의 외측면들에 배치되는 제2 절연층(2154)을 더 포함할 수 있다.
예컨대, 발광 구조물(2110-1, 2110-2)의 외측면은 서로 다른 발광 셀들(2100-1, 2100-2)의 측면들 중 서로 마주보는 측면들을 제외한 나머지 측면들일 수 있다.
예컨대, 제2 절연층(2154)은 제1 도전형 반도체층(2112)의 외측면, 활성층(2114)의 외측면, 및 제2 도전형 반도체층(2116)의 외측면에 배치될 수 있다.
예컨대, 제2 절연층(2154)의 일단은 제1 도전형 반도체층(2112)의 상면의 가장 자리까지 확장될 수 있으며, 제2 절연층(2154)의 타단은 제1 절연층(2152)과 연결 또는 접촉될 수 있다. 절연층(2150)의 재질은 절연층(150)과 동일할 수 있다.
도 26a은 다른 실시 예에 따른 발광 소자(2000-1)의 단면도를 나타낸다. 도 24과 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
도 24의 패시베이션층(2120)은 제1 도전형 반도체층(2112)의 상면의 일부를 노출한다. 반면에, 도 26a의 발광 소자(2100-1)의 패시베이션층(2120-1)은 제1 및 제2 접촉 전극들(2136-1,2136-2)과 접촉되기 위하여 노출되는 제1 도전형 반도체층(2112)의 상면의 일 부분을 제외하고는, 제1 도전형 반도체층(2112)의 상면을 노출하지 않을 수 있다.
예컨대, 도 26a의 제2 패시베이션층(2124a)은 제1 및 제2 접촉 전극들(2136-1,2136-2)과 접촉되기 위하여 노출되는 제1 도전형 반도체층(2112)의 상면의 일 부분을 제외하고는 제1 도전형 반도체층(2112)의 상면을 전부 덮을 수 있고, 제2 절연층(2154)과 연결 또는 접촉될 수 있다.
도 26b는 다른 실시 예에 다른 발광 소자(2000-1')의 단면도를 나타낸다. 도 26a와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
도 26b를 참조하면, 발광 소자(2000-1')의 발광 셀들(2100-1', 2100-2') 각각은 서로 동일한 파장의 빛을 발생한다. 예컨대, 제1 및 제2 발광 셀(2100-1', 2100-2')들 각각은 제1 도전형 반도체층(2112-1'), 활성층(2114-1'), 제2 도전형 반도체층(2116-1')을 포함하는 발광 구조물(2110-1')을 포함할 수 있으며, 동일한 파장의 빛, 예컨대, 적색광, 녹색광, 또는 청색광을 발생할 수 있다.
발광 소자(2000-1')는 발광 셀들(2100-1', 2100-2') 각각의 제2 패시베이션층(2124a) 상에 배치되는 형광체층(2160)을 포함할 수 있다.
예컨대, 형광체층(2160)은 황색 형광체, 녹색 형광체, 또는 적색 형광체 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
형광체층(2160)은 발광 셀들(2100-1', 2100-2')로부터 발생하는 빛의 파장을 변화시킬 수 있다. 형광체층(2160)에 의하여 변환된 발광 셀들(2100-1', 2100-2')의 광은 동일한 파장의 광일 수 있다.
예컨대, 발광 셀들(2100-1', 2100-2')은 청색광을 발생할 수 있으며, 형광체층(2160)은 적색 형광체 또는 녹색 형광체 중 적어도 하나를 포함할 수 있고, 발광 셀들(2100-1', 2100-2')에 의해 발생하는 청색광을 적색광, 녹색광, 또는 백색광으로 변환시킬 수 있다.
도 26c는 다른 실시 예에 다른 발광 소자(2000-1')의 단면도를 나타낸다. 도 26b와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
도 26c를 참조하면, 형광체층(2160-1)은 발광 셀들(2100-1', 2100-2') 중 어느 하나(예컨대, 2100-2')에 대응하는 제2 패시베이션층(2124a) 상에 배치될 수 있다.
예컨대, 형광체층(2160-1)은 황색 형광체, 녹색 형광체, 또는 적색 형광체 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
형광체층(2160-1)은 대응하는 어느 하나의 발광 셀(예컨대, 2100-2')로부터 발생하는 빛의 파장을 변화시킬 수 있다. 따라서 발광 소자(2000-1")는 발광 셀들(2100-1', 2100-2')이 발생하는 광, 및 형광체층(2160-1)의 종류에 따라서 서로 다른 파장을 갖는 빛들을 발생할 수 있다.
예컨대, 발광 셀들(2100-1', 2100-2')은 청색광을 발생할 수 있다.
예컨대, 형광체층(2160-1)은 적색 형광체 또는 녹색 형광체를 포함할 수 있고, 제2 발광 셀(2100-2')에 의해 발생하는 청색광을 적색광 또는 녹색광으로 변환시킬 수 있다. 이로 인하여 발광 소자(2000-1")는 청색광 및 적색광을 동시에 구현하거나, 또는 청색광 및 녹색광을 동시에 구현할 수 있다.
다른 실시 예에서는 발광 셀들(2100-1', 2100-2')은 서로 다른 파장의 광을 발생할 수 있다. 형광체층(2160-1)은 발광 셀들(2100-1', 2100-2')이 발생하는 광의 파장과 다른 파장을 갖는 광으로 변환시킬 수 있다.
예컨대, 제1 발광 셀(2100-1')은 청색광을 발생할 수 있고, 제2 발광 셀(2100-2')은 녹색광을 발생할 수 있으며, 형광체층(2160-1)은 적색 형광체를 포함할 수 있으며, 제2 발광 셀의 녹색광을 적색광으로 변환시킬 수 있다.
도 27a는 다른 실시 예에 따른 발광 소자(2100-2)의 상측 평면도를 나타내고, 도 27b는 도 27a에 도시된 발광 소자(2100-2)의 하측 평면도를 나타낸다. 도 27a 및 도 27b는 도 27a의 제2 패시베이션층(2124a)을 포함하는 실시 예일 수 있으나, 이에 한정되는 것은 아니며, 도 24에 도시된 발광 소자(2100)에도 동일하게 적용될 수 있다.
도 27a 및 도 27b에 도시된 실시 예(2000-2)는 제1 및 제2 발광 셀들(2100a-1, 2100a-2), 패시베이션층(미도시), 제1 전극(2130'), 제1 전극 패드(2135'), 제2 전극들(미도시), 절연층(제1 절연층(2152')만 도시), 제2 전극 패드들(2145-1, 2145-2)을 포함할 수 있다.
발광 구조물(2110)의 상면은 제1변들과 제1변들 사이에 위치하는 제2변들을 포함할 수 있다. 예컨대, 제1변들 각각의 길이는 제2변들 각각의 길이보다 길 수 있다.
도 24, 및 도 26a에서는 제1 전극(2130)의 상부 전극(2134)의 길이 방향, 제1 전극 패드(2135)의 길이 방향, 및 제2 전극 패드들(2145-1, 2145-2)의 길이 방향 각각이 발광 구조물(2110)의 상면의 제1변과 평행한 방향일 수 있다.
예컨대, 제1 전극(2130)의 상부 전극(2134)의 제1 방향의 길이가 제2 방향의 길이보다 더 길고, 제1 전극 패드(2135)의 제1 방향의 길이가 제2 방향의 길이보다 더 길고, 제2 전극 패드들(2145-1,2145-2) 각각의 제1 방향의 길이가 제2 방향의 길이보다 더 길 수 있다. 이때 제1 방향은 발광 구조물(2110)의 상면의 제1변과 평행한 방향이고, 제2 방향은 발광 구조물(2110)의 상면의 제2변과 평행한 방향일 수 있다.
반면에, 도 27a 및 도 27b에 도시된 실시 예(2000-2)의 제1 전극(2130')의 상부 전극(2134')의 길이 방향, 제1 전극 패드(2135')의 길이 방향, 및 제2 전극 패드들(2145-1',2145-2')의 길이 방향 각각은 발광 구조물(2110)의 상면의 제2변과 평행한 방향일 수 있다.
예컨대, 제1 전극(2130')의 상부 전극(2134')의 제2 방향의 길이가 제1 방향의 길이보다 더 길고, 제1 전극 패드(2135')의 제2 방향의 길이가 제1 방향의 길이보다 더 길고, 제2 전극 패드들(2145-1', 2145-2') 각각의 제2 방향의 길이가 제1 방향의 길이보다 더 길 수 있다.
도 28a는 또 다른 실시 예에 따른 발광 소자(2100-3)의 상측 평면도를 나타내고, 도 28b는 도 28a에 도시된 발광 소자(2000-3)의 하측 평면도를 나타내고, 도 29a는 도 28a 및 도 28b에 도시된 발광 소자(2000-3)의 Ⅰ-Ⅱ 방향의 일 실시 예에 따른 단면도를 나타낸다.
도 28a, 도 28b, 및 도 29a을 참조하면, 발광 소자(2000-3)는 3개의 발광 셀들(2100b-1 내지 2100b-3), 패시베이션층(2120b), 2개의 제1 전극들(2130-1, 2130-2), 제1 전극 패드들(2135a-1, 2135a-2), 제2 전극들(2140-1, 2140-2), 제2 전극 패드들(2145-1 내지 2145-3), 및 절연층(2150)을 포함한다.
예컨대, 제2 전극들(2140-1, 2140-2)의 개수, 및 전극 패드들(2145-1 내지 2145-3)의 개수는 발광 셀들의 개수와 동일할 수 있다. 또한 제1 전극들(2130-1, 2130-2)의 개수는 발광 셀들(2100b-1 내지 2100b-3)의 개수보다 적을 수 있고, 제1 전극 패드들(2135a-1, 2135a-2)의 개수는 제1 전극들의 개수와 동일하거나 적을 수 있다.
발광 셀들(2100b-1 내지 2100b-3)은 서로 이격하여 위치하며, 발광 셀들(2100b-1 내지 2100b-3)은 각각은 발광 구조물(2110a-1 내지 2110a-3)을 포함할 수 있다. 복수의 발광 셀들(2100b-1 내지 2100b-3) 각각은 서로 다른 파장 범위를 갖는 광을 발생할 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 서로 동일한 파장 범위를 갖는 광을 발생할 수도 있다.
예컨대, 제1 발광 셀(2100b-1)은 적색광을 발생할 수 있고, 제2 발광 셀(2100b-2)은 녹색광을 발생할 수 있고, 제3 발광 셀(2100b-3)은 청색광을 발생할 수 있다.
제1 전극들(2130-1, 2130-2) 각각은 서로 이격되는 발광 셀들(2100-1, 2100-2) 사이에 배치되며, 발광 셀들(2110-1, 2110-2) 아래에 배치되는 절연층(2150)을 통과한다. 제1 전극들(2130-1, 2130-2) 각각은 인접하는 2개의 발광 셀들(2100b-1과 2100b-2, 2100b2와 2100b-3)의 제1 도전형 반도체층들(2112a-1과 2112a-2, 2112a-2와 2112a-3)에 공통으로 접촉 또는 연결될 수 있으며, 제1 전극 패드들 중 대응하는 어느 하나와 연결 또는 접촉될 수 있다.
도 29a에서는 제1 전극(2130-1)은 제1 상부 전극(2134a-1), 제1 관통 전극(2132a-1), 및 제1 및 제2 접촉 전극들(2136c-1,2136c-2)을 포함하고, 제1 전극(2130-2)은 제2 상부 전극(2134a-2), 제2 관통 전극(2132a-2), 및 제3 및 제4 접촉 전극들(2136c-3,2136c-4)을 포함할 수 있다.
도 29a에서는 제1 전극들(2130-1, 2130-2) 각각이 인접하는 2개의 발광 셀들의 제1 도전형 반도체층들(1112a-1과 1112a-2, 1112a-2와 1112a-3)에 모두 접촉할 수 있지만, 이에 한정되는 것은 아니다.
다른 실시 예에서는 제1 전극들(2130-1, 2130-2) 중 어느 하나(예컨대, 2130-1)는 어느 인접하는 2개의 발광 셀들(2100b-1, 2100b-2)의 제1 도전형 반도체층들(2112a-1,2112a-2)에 모두 접촉하고, 나머지 다른 하나(예컨대, 2130-2)는 다른 인접하는 2개의 발광 셀들(2100b-1, 2100b-2) 중 다른 하나(예컨대, 2100b-3)의 제1 도전형 반도체층(2112a-3)에만 접촉할 수 있다.
도 24의 제1 전극(2130)과 제1 전극 패드(2135)에 대한 설명이 도 29a에 도시된 바에 따라 제1 전극들(2130-1, 2130-2) 및 제1 전극 패드들(2135a-1, 2135a-2)에 적용될 수 있다.
패시베이션층(2120b)은 제1 전극들(2130-1, 2130-2)과 발광 구조물들(2110-1,2110-2)의 측면들 사이에 배치되는 제1 패시베이션층(2122b), 및 발광 셀들(2100b-1 내지 2100b-3) 각각의 제1 도전형 반도체층(2112a-1 내지 2112a-3) 상면 상에 배치되는 제2 패시베이션층(2124b)을 포함할 수 있다.
도 24의 패시베이션층(2120)에 대한 설명이 도 29a에 도시된 바에 따라 패시베이션층(2120b)에 적용될 수 있다.
제2 전극들(2140a-1 내지 2140a-3) 각각은 발광 셀들(2100b-1 내지 2100b-3) 중 대응하는 어느 하나의 제2 도전형 반도체층(2116a-1, 2116a-2, 또는 2116a-3) 아래에 배치되며, 대응하는 제2 도전형 반도체층(2116a-1, 2116a-2, 또는 2116a-3)과 접촉한다. 도 3의 제2 전극들(2140-1, 2140-2)에 대한 설명이 도 29a에 도시된 바에 따라 제2 전극들(2140a-1 내지 2140a-3)에 적용될 수 있다.
제2 전극 패드들(2145a-1 내지 2145a-3) 각각은 제2 전극들(2140a-1 내지 2140a-3) 중 대응하는 어느 하나 아래에 배치되며, 대응하는 어느 하나와 연결되거나 또는 오믹 접촉될 수 있다. 도 24의 제2 전극 패드들(2145-1, 2145-2)에 대한 설명이 도 8a에 도시된 바에 따라 제2 전극 패드(2145a-1 내지 2145a-3)에 적용될 수 있다.
절연층(2150a)은 제2 전극들(2140a-1 내지 2140a-3)이 배치되는 영역을 제외한 발광 셀들(2100b-1 내지 2100b-3) 각각의 제2 도전형 반도체층(2116a-1 내지 2116a-3)의 하면의 나머지 영역에 배치되는 제1 절연층(1252a), 및 발광 셀들(2100b-1 내지 2100b-3) 각각의 발광 구조물(2110a-1 내지 2110a-3)의 외측면들에 배치되는 제2 절연층(2154a)을 포함할 수 있다.
도 24의 절연층(2150)에 대한 설명이 도 29a에 도시된 바에 따라 절연층(2150a)에 적용될 수 있다.
예컨대, 도 29a의 실시 예는 서로 다른 파장 범위를 갖는 3개의 광을 발생할 수 있으며, 인접하는 2개의 발광 셀들(2100b-1과 2100b-2, 또는 2100b-2와 2100b-3)이 하나의 n형 전극인 제1 전극(2130-1, 또는 2130-2) 및 하나의 n형 전극 패드인 제1 전극 패드(2135a-1 또는 2135a-2)를 서로 공유할 수 있다.
도 29b는 도 29a에 도시된 도 28a 및 도 28b에 도시된 발광 소자(2100-3)의 Ⅰ-Ⅱ 방향의 다른 실시 예에 따른 단면도를 나타낸다. 도 29a와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
도 29b를 참조하면, 발광 소자(2000-3')의 발광 셀들(2100b-1' 내지 2100b-3') 각각은 서로 동일한 파장의 빛을 발생한다. 예컨대, 제1 내지 제3 발광 셀(2100b-1' 내지 2100b-3')들 각각은 제1 도전형 반도체층(2112a-1'), 활성층(2114a-1'), 제2 도전형 반도체층(2116a-1')을 포함하는 발광 구조물(2110a-1')을 포함할 수 있으며, 동일한 파장의 빛, 예컨대, 적색광, 녹색광, 또는 청색광을 발생할 수 있다.
발광 소자(2000-1')는 발광 셀들(2100b-1' 내지 2100b-2') 중 적어도 하나의 발광 셀(예컨대, 2100b-2' 및 2100b-3')에 대응하는 제2 패시베이션층(2124b) 상에 배치되는 적어도 하나의 형광체층(2170-1, 2170-2)을 포함할 수 있다.
예컨대, 형광체층들(2170-1, 2170-2)은 발광 셀들 중 적어도 하나를 제외한 나머지 발광 셀들에 대응하여 제2 패시베이션층(2124b) 상에 서로 이격하여 배치될 수 있다.
예컨대, 형광체층들(2170-1, 2170-2) 각각은 발광 셀들(2100b-1' 내지 2100b-2')로부터 발생하는 빛을 다른 파장의 빛으로 변환시킬 수 있다.
예컨대, 형광체층들(2170-1, 2170-2) 각각은 황색 형광체, 녹색 형광체, 또는 적색 형광체 중 어느 하나를 포함할 수 있으며, 서로 다른 형광체를 포함할 수 있다.
예컨대, 발광 셀들(2100b-1' 내지 2100b-3')은 청색광을 발생할 수 있다. 그리고 제1 형광체층(2170-1)은 녹색 형광체를 포함할 수 있고 제2 발광 셀(2100b-2')에 의해 발생하는 청색광을 녹색광으로 변환시킬 수 있다. 제2 형광체층(2170-2)은 적색 형광체를 포함할 수 있고, 제3 발광 셀(2100b-3)에 의해 발생하는 청색광을 적색광으로 변환시킬 수 있다. 따라서 발광 소자(2000-3')는 적색광, 청색광, 및 녹색광을 모두 발생할 수 있다.
즉 발광 소자(2000-3')는 발광 셀들(2100b-1' 내지 2100b-3')이 발생하는 광, 및 형광체층들(2170-1,2170-2)의 종류에 따라서 적색광, 청색광, 및 녹색광을 모두 발생할 수 있다.
도 28a, 도 29a, 및 도 29b의 발광 셀들(2100b-1 내지 2100b-3, 2100b-1' 내지 2100b-3') 각각의 발광 면적은 서로 동일하지만, 이에 한정되는 것은 아니며, 발광 셀들(2100b-1 내지 2100b-3, 2100b-1' 내지 2100b-3') 각각의 발광 면적은 서로 다를 수 있다, 여기서 발광 면적은 발광 구조물의 상면, 예컨대, 제1 도전형 반도체층의 상면, 또는 활성층의 상면의 면적일 수 있다.
예컨대, 전체적인 시감도 및 휘도를 고려할 때, 시감도가 가장 민감한 녹색광을 발생하는 발광 셀, 또는 녹색 형광체를 포함하는 제1 형광체층(2170-1)에 대응하는 발광 셀(2100b-2')의 발광 면적이 가장 클 수 있다
또한 형광체층에 의하여 청색광에 비하여 적색광이 효율이 더 저하되기 때문에, 적색 형광체를 포함하는 제2 형광체층(2170-2)에 대응하는 발광 셀(2100b-3')의 발광 면적이 청색광을 발생하는 발광 셀(예컨대, 2100b-1')의 발광 면적보다 더 클 수 있다.
도 30a는 또 다른 실시 예에 따른 발광 소자(2100-4)의 상측 평면도를 나타내고, 도 30b는 도 30a에 도시된 발광 소자(2100-4)의 하측 평면도를 나타낸다.
도 30a 및 도 30b를 참조하면, 발광 소자(2100-1)는 4개의 발광 셀들(2100c-1 내지 2100-4), 패시베이션층(2120c), 제1 전극(2130"), 제1 전극 패드(2135"), 제2 전극들(미도시), 제2 전극 패드들(2145b-1 내지 2145b-4), 및 절연층(2150b)을 포함한다.
발광 소자(2100-1)의 4개의 발광 셀들(2100c-1 내지 2100-4)은 하나의 제1 전극(2130") 및 하나의 제1 전극 패드(2135")를 공유할 수 있다. 제1 전극(2130")의 상부 전극(2134"), 및 제1 전극 패드(2135")는 십자가 형상일 수 있으나, 이에 한정되는 것은 아니다. 또한 제1 전극(2130")의 관통 전극(미도시)은 십자가 형상일 수 있으나, 이에 한정되는 것은 아니다.
도 30c는 또 다른 실시 예에 따른 발광 소자(2000-4')의 상측 평면도를 나타낸다. 도 30a와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
도 30c의 실시 예는 도 30a의 실시 예에 제1 내지 제3 형광체층들(2180-1 내지 2180-3)을 더 포함할 수 있다. 도 30a의 실시 예에서는 제1 내지 제4 발광 셀들(2100c-1 내지 2100c-4)의 발광 면적이 서로 동일하지만, 도 30c의 실시 예에서는 제1 내지 제4 발광 셀들(2100c-1' 내지 2100c-3')의 발광 면적들이 서로 다를 수 있다.
제1 내지 제3 형광체층들(2180-1 내지 2180-3) 각각은 제1 내지 제4 발광 셀들(2100c-1' 내지 2100c-3') 중 어느 하나(예컨대, 2100ㅊ-3')를 제외한 나머지 발광 셀들(예컨대, 2100c-1', 2100c-2',2100c-4')에 대응하도록 제2 패시베이션층(2120c) 상에 배치된다.
제1 내지 제4 발광 셀들(2100c-1' 내지 2100c-3') 각각은 동일한 파장의 빛(예컨대, 청색광)을 발생할 있다.
예컨대, 제1 형광체층(2180-1)은 적색 형광체, 및 녹색 형광체를 포함할 수 있고, 제1 발광 셀(2100c-1')에 의해 발생한 청색광은 제1 형광체층(2180-1)에 의하여 백색광으로 변환될 수 있다.
제2 형광체층(2180-2)은 적색 형광체를 포함할 수 있고, 제2 발광 셀(2100c-2')에 의해 발생한 청색광은 제2 형광체층(2180-2)에 의하여 적색광으로 변환될 수 있다.
제3 형광체층(2180-3)은 녹색 형광체를 포함할 수 있고, 제4 발광 셀(2100c-4')에 의해 발생한 청색광은 제3 형광체층(2180-2)에 의하여 녹색광으로 변환될 수 있다.
제1 발광 셀(2100c-1')의 발광 면적은 제2 내지 제3 발광 셀들(2100c-2' 내지 2100c-3') 각각의 발광 면적보다 작을 수 있다. 이는 제1 형광체층(2180-1으로부터 발생하는 백색광이 제2 형광체층(2180-2)에 의한 적색광, 제3 발광 셀(2100c-3')로부터 발생하는 청색광, 및 제3 형광체층(2180-3)에 의한 녹색광의 혼합으로 인한 백색광보다 더 강하기 때문이다.
또한 예컨대, 전체적인 시감도 및 휘도를 고려할 때, 시감도가 가장 민감한 녹색광을 발생하는 제1 형광체층(2180-1)에 대응하는 발광 셀(2100c-1')의 발광 면적이 가장 클 수 있다
또한 형광체층에 의하여 청색광에 비하여 적색광이 효율이 더 저하되기 때문에, 적색 형광체를 포함하는 제2 형광체층(2180-2)에 대응하는 발광 셀(2100c-2')의 발광 면적이 청색광을 발생하는 발광 셀(예컨대, 2100c-3')의 발광 면적보다 더 클 수 있다.
도 31a는 또 다른 실시 예에 따른 발광 소자(2100-5)의 상측 평면도를 나타내고, 도 31b는 도 31a에 도시된 발광 소자(2100-5)의 하측 평면도를 나타낸다.
또한 도 31a 및 도 31b의 CD 방향의 단면도는 도 29a에 도시된 바와 동일할 수 있으며, 도 31a 및 도 31b의 CD 방향의 단면도는 도 29a를 참조한다. 이 경우 도 31a의 제1 전극들(2134a-1, 2134a-2)은 도 29a의 제1 전극들(2130-1,2130-2)에 대응할 수 있고, 도 31a의 패시베이션층(2120d)는 도 29a의 패시베이션층(2120b)에 대응할 수 있다.
도 31a 및 도 31b에 도시된 발광 소자(2100-5)는 3개의 발광 셀들(2100d-1 내지 2100d-3), 패시베이션층(2120d), 제1 전극들(2130a-1, 2130a-2), 제1 전극 패드(2135b), 제2 전극들(미도시), 제2 전극 패드들(2145c-1 내지 2145c-3), 및 절연층(2150c)을 포함한다. 도 31a 및 도 31b의 실시 예의 제2 전극들은 도 29a의 제2 전극들(2140a-1 내지 2140a-3)에 대응하지만, 그 형상은 다를 수 있다.
3개의 발광 셀들(2100d-1 내지 2100d-3), 패시베이션층(2120d), 제1 전극들(2130a-1 내지 2130a-3)은 도 28a 및 도 29a에서 설명한 바와 유사한 구조를 가질 수 있다.
도 28a 및 도 29a의 실시 예(2000-3)에서는 제2 전극 패드들(2145a-1 내지 2145a-3) 각각이 발광 셀들(2100b-1 내지 2100b-3) 중 대응하는 어느 하나의 하면 아래에 배치될 수 있다. 즉 제2 전극 패드들(2145a-1 내지 2145a-3) 각각은 발광 셀들(2100b-1 내지 2100b-3) 중 대응하지 않는 발광 셀과는 수직 방향으로 오버랩되지 않는다. 여기서 수직 방향은 발광 셀의 제1 도전형 반도체층에서 제2 도전형 반도체층으로 향하는 방향일 수 있다.
반면에, 도 31b의 실시 예(2000-5)에서는 제2 전극 패드들(2145c-1 내지 2145c-3) 각각은 발광 셀들(2100d-1 내지 2100d-3) 중 대응하는 어느 하나의 하면 아래에 배치될 수 있으며, 제2 전극 패드들(2145c-1 내지 2145c-3) 중 적어도 하나는 발광 셀들(2100d-1 내지 2100d-3) 중 대응하지 않는 어느 하나의 하면 아래까지 확장될 수 있다.
예컨대, 제2 전극 패드들(2145c-1 내지 2145c-3) 중 적어도 하나는 발광 셀들(2100d-1 내지 2100d-3) 중 대응하지 않는 발광 셀과 수직 방향으로 오버랩될 수 있다.
또한 도 28a, 도 28b, 및 도 29a의 실시 예에서는 제1 전극들(2130-1, 2130-2)이 서로 이격하여 분리되고, 제1 전극들(2130-1, 2130-2) 중 대응하는 어느 하나와 연결되는 제1 전극 패드들(2135a-1, 2135a-2)이 서로 이격되어 분리될 수 있다.
반면에, 도 31a 및 도 31b의 실시 예에서는 제1 전극들(2130a-1, 2130a-2)은 서로 이격하여 분리되지만, 제1 전극들(2130a-1, 2130a-2)은 하나의 제1 전극 패드(2135b)에 공통 접속될 수 있다.
예컨대, 제1 전극들(2130a-1, 2130a-2)의 관통 전극들(예컨대, 도 29a의 2132a-1, 2132a-2)은 제1 전극 패드(2135b)에 공통 접속될 수 있다.
예컨대, 제1 전극 패드(2135b)는 제1 패드부(2135b1) 및 제1 패드부(2135b1)로부터 확장되고, 제1 전극들(2130a-1, 2130a-2)의 관통 전극들(예컨대, 도 29a의 2132a-1, 2132a-2)과 연결 또는 접촉되는 제1 확장 패드부들(2135b2, 2135b3)을 포함할 수 있다.
제1 패드부(2135b1)는 발광 구조물의 하면의 모서리들 중 어느 하나에 인접하여 배치될 수 있다. 전류 분산을 위하여, 제1 패드부(2135b1)는 절연층(2150c)에 의하여 관통 전극 및 발광 구조물로부터 절연될 수 있다.
제1 확장 패드부들(2135b2, 2135b3) 각각은 발광 구조물의 하면의 제1변에서 제2 변으로 향하는 방향으로 연장되는 제1 연장 부분을 포함할 수 있다. 이때 제1 변과 제2 변은 서로 마주보는 면일 수 있다.
제2 전극 패드들(2145c-1 내지 2145c-3) 각각은 제2 패드부(2145c1, 2145c3, 2145c5), 및 제2 패드부(2145c1, 2145c3, 2145c5)로부터 확장되는 제2 확장 패드부(2145c2, 2145c4, 2145c6)를 포함할 수 있다.
제2 패드부들(2145c1, 2145c3, 2145c5)은 발광 구조물의 하면의 모서리들 중 나머지 모서리들에 인접하여 배치될 수 있다.
전류 분산을 위하여, 제2 패드부들(2145c1, 2145c3, 2145c5)은 절연층(2150c)에 의하여 제2 전극들(도 8a의 2140a-1 내지 2140a-3) 및 발광 구조물로부터 절연될 수 있다.
제2 확장 패드부들(2145c2, 2145c4, 2145c6) 각각은 제2 전극들(도 8a의 2140a-1 내지 2140a-3) 중 대응하는 어느 하나와 연결 또는 접촉될 수 있다.
제2 확장 패드부들(2145c2, 2145c4, 2145c6) 각각은 발광 구조물의 하면의 제1변에서 제2 변으로 향하는 방향, 또는 그 반대 방향으로 연장되는 제2 연장 부분을 포함할 수 있다.
제1 확장 패드부들(2135b2, 2135b3)의 제1 연장 부분들 및 제2 확장 패드부들(2145c2, 2145c4, 2145c6)의 제2 연장 부분들 발광 구조물의 하면의 제1변에서 제2 변으로 향하는 방향과 수직한 방향으로 서로 교대로 배치될 수 있다.
제1 전극 패드를 발광 셀들(2100d-1 내지 2100d-3)에 대한 공통 n형 전극으로 사용하기 때문에, 실시 예(2000-5)는 작은 사이즈를 갖는 발광 구조물에 전극 패드의 형성이 용이할 수 있다. 또한 제1 확장 패드부들(2135b2, 2135b3) 및 제2 확장 패드부들(2145c2, 2145c4, 2145c6)이 서로 교번하여 배치되기 때문에 실시 예(2000-5)는 전류 분산을 통하여 발광 소자(2000-5)의 광 효율을 향상시킬 수 있다.
도 32a는 또 다른 실시 예에 따른 발광 소자(2100-6)의 상측 평면도를 나타내고, 도 32b는 도 32a에 도시된 발광 소자(2100-6)의 하측 평면도를 나타내고, 도 33a는 도 32a에 도시된 발광 소자(2000-6)의 EF 방향의 단면도를 나타내고, 도 33b는 도 32a에 도시된 발광 소자(2000-6)의 GH 방향의 단면도를 나타낸다.
도 32a 내지 도 33b를 참조하면, 발광 소자(2000-6)는 발광 셀들(2100e-1 내지 2100e-3), 패시베이션층(2120e), 제1 전극들(2130e1 내지 2130e4), 제1 전극 패드(2135e), 제2 전극들(2140e1 내지 21440e3), 제2 전극 패드들(2145e1 내지 2145e3), 및 절연층(2150c)을 포함한다.
도 24, 도 27a, 도 28a, 도 30a, 도 31a에서는 인접하는 2개의 발광 셀들의 제1 도전형 반도체층을 연결 또는 접촉하는 상부 전극 및 관통 전극이 하나인 반면에, 도 32a 및 도 33a에서는 인접하는 2개의 발광 셀들(2110e-1과 2110e-2, 및 2110e-2와 2110e-3)의 제1 도전형 반도체층에 연결 또는 접촉하는 상부 전극 및 관통 전극 각각의 개수는 복수(예컨대, 2개)일 수 있다.
서로 이격하는 제1 전극들(예컨대, 2130e1 및 2130e3) 각각은 어느 인접하는 2개의 발광 셀들(예컨대, 2110e-1과 2110e-2)의 제1 도전형 반도체층에 공통 연결 또는 접촉될 수 있다.
패시베이션층(2120e)은 제1 전극들(2130e1, 2130e2)과 발광 구조물들(2110-1,2110-2)의 측면들 사이, 및 발광 셀들의 발광 구조물들의 측면들 중 서로 마주보는 측면들 사이에 배치되는 제1 패시베이션층(2122e), 및 발광 셀들(2100-1,2100-2) 각각의 제1 도전형 반도체층(2112-1,2112-2) 상면 상에 배치되는 제2 패시베이션층(2124e)을 포함할 수 있다.
제1 전극들(2130e1 내지 2130e4) 각각은 상부 전극(2134e1,2134e2), 관통 전극(2132e1,2132e2), 및 접촉 전극들(2136e1와 2136e2, 2136e3와 2136e4)을 포함할 수 있다.
절연층(2150e)은 발광 셀들(2100b-1 내지 2100b-3) 각각의 제2 도전형 반도체층(2116a-1 내지 2116a-3)의 하면에 배치되는 제1 절연층(2152e), 및 발광 셀들(2100e-1 내지 2100e-3) 각각의 발광 구조물의 외측면들에 배치되는 제2 절연층(2154e)을 포함할 수 있다.
도 32b를 참조하면, 제1 전극 패드(2135e)는 제1 절연층(2152e) 아래에 배치되며, 제1 절연층(2152e)을 관통하는 제1 전극들(2130e1 내지 2130e4)의 관통 전극들(2132e1,2132e2)과 연결 또는 접촉될 수 있다.
예컨대, 제1 전극 패드(2135e)는 발광 셀들 각각의 발광 구조물의 외측면에 인접하는 가장 자리 아래에 위치하는 제1 절연층(2152e) 아래에 배치될 수 있으며, 관통 전극들(2132e1,2132e2)과 수직 방향으로 오버랩될 수 있다.
제2 전극들(2140e1 내지 2140e3) 각각은 발광 셀들 중 대응하는 어느 하나의 제2 도전형 반도체층의 하면 상에 배치된다.
제2 전극 패드들(2145e1 내지 2145e3)은 제2 전극들 중 대응하는 어느 하나 아래에 배치될 수 있다.
도 32b를 참조하면, 제2 전극 패드들(2145e1 내지 2145e3) 중 어느 하나(예컨대, 2145e2)는 발광 셀들(2100e-1 내지 2100e-3) 중 중앙에 위치하는 어느 하나와 수직 방향으로 오버랩되도록 배치될 수 있다. 그리고 나머지 제2 전극 패드들(예컨대, 2145e1, 2145e3)은 직경이 서로 다른 링 형상을 가질 수 있으며, 발광 셀들(2100e-1 내지 2100e-3) 중 중앙에 위치하는 어느 하나를 기준으로 동심원을 이루도록 배치될 수 있다.
제1 전극 패드(2135e)와 제2 전극 패드들(2145e3) 사이 및 제2 전극 패드들 (2145e1 내지 2145e3) 사이에는 제2 절연층(2152e)이 배치될 수 있다.
제2 전극 패드들(예컨대, 2145e1, 2145e3)이 동심원을 이루도록 배치되고, 제1 전극 패드(2135e)가 최외곽에 위치하는 제2 전극 패드(2145e3)를 감싸도록 제2 전극 패드(2145e)의 바깥쪽에 배치됨으로 인하여,
발광 소자(2000-6)를 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등에 실장할 때, 방향성의 관점에서 배치가 용이함과 동시에 자유로울 수 있다.
또한 발광 소자의 제1 및 제2 전극 패드들(2135e, 2145e1 내지 2145e3)과 패키지 바디(package body), 서브 마운트(submount), 또는 기판 등의 도전층들의 정렬이 일부 틀어지더라도, 접촉 불량 또는 쇼트 발생을 억제할 수 있다.
도 24, 도 26a, 도 27a 및 도 27b, 도 29a, 도 30a 및 도 30b, 도 31a 및 도 31b, 도 32a 및 도 32b에 도시된 발광 소자(2100, 2100-1 내지 2100-6)는 칩 사이즈(예컨대, 칩의 최대 직경)가 100 마이크로 미터 미만일 수 있다. 이와 같이 직경이 100 마이크로 미만인 발광 소자(2100, 2100-1 내지 2100-6)는 와이어 본딩을 위한 본딩 패드의 형성이 용이하지 않다.
실시 예에 따른 발광 소자(2100, 2100-1 내지 2100-6)는 발광 구조물 및 절연층을 모두 통과하는 제1 전극을 구비하고, 플립 칩 본딩 또는 다이 본딩을 위한 제1 전극 패드(예컨대, n형 전극 패드) 및 제2 전극 패드(예컨대, p형 전극 패드)가 발광 구조물의 동일 측에 배치됨으로써, 칩 사이즈(예컨대, 칩의 최대 직경)가 100 마이크로 미터 미만인 경우에도 제1 및 제2 전극 패드들을 용이하게 구현할 수 있다.
도 34는 실시 예에 따른 조명 장치(2200)의 단면도를 나타낸다.
도 34를 참조하면, 조명 장치(2200)는 기판(2510), 몸체(2520), 적어도 하나의 발광 소자(예컨대, 2530-1 내지 2530-5), 및 투광성 부재(2540)를 포함한다.
기판(2510)은 제1 내지 제3 배선층들(2512, 2514-1, 2514-2), 및 절연층(2515)을 포함하는 인쇄회로기판일 수 있다. 예컨대, 기판(2510)은 연성회로기판일 수 있다.
제1 내지 제3 배선층들(2512, 2514-1, 2514-2)은 기판(2510) 상에 서로 이격하여 배치될 수 있으며, 절연층(2515)은 제1 내지 제3 배선층들(2512, 2514-1, 2514-2) 사이의 기판(2510)의 상면 상에 배치되어 제1 내지 제3 배선층들(2512, 2514-1, 2514-2) 간을 전기적으로 절연시킬 수 있다. 또는 다른 실시 예에서는 절연층(2515)은 생략될 수도 있다.
적어도 하나의 발광 소자(예컨대, 2530-1 내지 2530-5)는 기판(2510) 상에 배치되며, 제1 내지 제2 배선층들(2512, 2514-1, 2514-2)과 전기적으로 연결된다.
적어도 하나의 발광 소자(예컨대, 2530-1 내지 2530-5)는 상술한 실시 예에 따른 발광 소자들(2000, 2000-1 내지 2000-6) 중 어느 하나일 수 있다.
도 10의 몸체(520), 및 투광성 부재(540)에 대한 설명은 도 34의 몸체(2520) 및 투광성 부재(2540)에 적용될 수 있다.
또한 예컨대, 조명 장치(2200)가 복수 개의 발광 소자들(예컨대, 2530-1 내지 2530-5)을 구비하고, 복수 개의 발광 소자들(예컨대, 2530-1 내지 2530-5) 각각은 2개 이상의 서로 다른 파장을 갖는 광들(2601, 2602)을 발생할 수 있다.
예컨대, 도 34의 실시 예의 복수의 발광 소자들(예컨대, 2530-1 내지 2530-5) 각각은 도 24, 도 26a, 또는 도 27a의 실시 예일 수 있으며, 2개의 발광 셀들(2100-1 내지 2100-2, 2100a-1 내지 2100a-2) 각각은 적색광, 녹색광, 또는 청색광 중에서 선택된 2개의 광들(2601, 2602)을 발생할 수 있으며, 실시 예는 이미지를 표현하는 디스플레이 장치의 광원, 예컨대, 화소로 구현될 수도 있다.
실시 예에 따른 발광 소자들은 두께를 줄일 수 있기 때문에, 이를 포함하는 디스플레이 장치는 크기 예컨대, 두께를 줄일 수 있다.
도 35는 또 실시 예에 따른 조명 장치(2200-1)의 단면도를 나타낸다. 도 34와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
도 35에 도시된 조명 장치(2200-1)의 발광 소자들(2531 내지 2531-5) 각각은 도 29a, 도 31a, 또는 도 32a의 실시 예들 중 어느 하나일 수 있다.
발광 소자들(2531 내지 2531-5) 각각의 제1 전극 패드들은 서로 이격하는 배선층들(2512-1, 2512-2) 중 대응하는 어느 하나와 본딩될 수 있고, 발광 소자들(2531 내지 2531-5) 각각의 제2 전극 패드들은 서로 이격하는 배선층들(2514a-1 내지 2514a-3) 중 대응하는 어느 하나와 본딩될 수 있다.
발광 소자들(2531 내지 2531-5) 각각의 3개의 발광 셀들(2100b-1 내지 2100b-3, 2100d-1 내지 2100d-3, 2100e-1 내지 2100e-3)은 적색광(Red, 2701), 녹색광(Green, 2702) 및 청색광(Blue, 2703)을 발생할 수 있으며, 실시 예는 이미지를 표현하는 디스플레이 장치의 광원, 예컨대, 화소로 구현될 수도 있다.
도 36은 실시 예에 따른 디스플레이 장치(3000)의 평면도를 나타내고, 도 37은 도 36에 도시된 디스플레이 장치의 AA' 방향의 일 실시 예에 따른 단면도를 나타낸다.
도 36의 디스플레이 장치(3000)에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터, 디지털 방송용 단말기, PDA(Personal Digital Assistants), PMP(Portable Miltimedia Player), 네비게이션, 슬레이트 피시(Slate PC), 테블릿(Tablet) PC, 디지털 TV, 및 데스크탑 컴퓨터 등이 포함될 수 있으며, 평판 디스플레이 또는 플렉서블 디스플레이(flexible display)로 구현될 수도 있다. 또한 디스플레이 장치(3000)는 화소 어레이 또는 디스플레이 패널로 구현될 수도 있다.
디스플레이 장치(3000)에 의해 표현되는 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 제어됨으로써 구현될 수 있다. 이때 단위 화소는 R(Red), G(Green), B(Blue)의 조합에 의하여 형성되는 하나의 색을 구현하기 위한 최소 단위일 수 있다. 상술한 실시 예에 따른 발광 소자는 디스플레이 장치(3000)의 단위 화소의 역할을 할 수 있다.
도 36 및 도 37을 참조하면, 디스플레이 장치(3000)는 기판(3100), 제1 배선 전극(3112), 제2 배선 전극(3114), 격벽(3520a)을 갖는 몸체(3520), 및 복수의 발광 소자들(예컨대, 3530-1 내지 3530-5)을 포함하는 매트릭스 형태의 단위 화소들 (P11 내지 Pnm, n,m>1인 자연수), 및 투광성 부재(3540)를 포함할 수 있다.
예컨대, 디스플레이 장치(3000)는 기판(3100) 및 매트릭스 형태의 단위 화소들 (P11 내지 Pnm, n,m>1인 자연수)을 포함하는 화소 어레이로 구현될 수도 있다.
기판(3100)은 플렉서블 기판일 수 있다.
예컨대, 기판(3100)은 도전형 물질, 예컨대, Cu, Ni 등일 수 있고, 플레이트(plate) 형태로 붙이거나, 도금 등의 성장을 통하여 형성될 수 있다.
또한 예컨대, 기판(3100)은 절연성을 위하여 절연 재질, 예컨대, SiO2, TiO2, Al2O3, 폴리머(예컨대, 폴리이미드(Polyimide)), EMC, 세라믹 재질, PEN(Polyethylene Naphthalate), 또는 PET(Polyethylene Terephthalate) 등을 포함할 수 있으며, 플레이트 형태로 붙이거나, 성장 방법에 의하여 형성할 수 있다. 예컨대, 기판(3100)의 재질이 EMC, 또는 세라믹 재질일 경우에는 코팅의 방법으로 기판(3100) 형성이 가능하다.
또한 예컨대, 기판(3100)은 투광성일 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 불투광성일 수도 있다.
복수의 발광 소자들(예컨대, 3530-1 내지 3530-5)은 기판(3100) 상에 m×n 매트릭스 형태로 배치될 수 있다. 도 37에는 5개의 발광 소자만을 도시하나, 디스플레이 장치(3000)의 발광 소자들의 수는 m×n 매트릭스에 포함된 개수일 수 있다.
격벽(3520a)은 복수의 발광 소자들(예컨대, 3530-1 내지 3530-5) 사이에 배치되며, 디스플레이 장치(3000)의 목적에 따라 콘트라스트(contrast)를 높이기 위하여 블랙(Black) 절연체를 포함하거나 또는 반사성을 높이기 위하여 화이트(white) 절연체를 포함할 수 있다.
도 10의 격벽(520a), 몸체(520), 투광성 부재(540)에 대한 설명이 격벽(3520a), 몸체(3520), 투광성 부재(3540)에 적용될 수 있다.
발광 소자들(예컨대, 3530-1 내지 3530-5) 각각은 도 13, 도 16, 도 17a, 도 18a, 및 도 20a에 도시된 실시 예들 중 어느 하나일 수 있다.
제1 배선 전극(3112)은 기판(3100)의 하면에 배치되고, 기판(3100)을 관통하여 발광 소자들(예컨대, 3530-1 내지 3530-5) 각각의 제1 전극(1130)의 일단, 예컨대, 확장 전극(1132)의 일단과 연결 또는 본딩된다.
제2 배선 전극(3114)은 기판(3100)의 하면에 제1 배선 전극(3114)과 이격하여 배치되고, 기판(3100)을 관통하여 발광 소자들(예컨대, 3530-1 내지 3530-5) 각각의 제2 전극 패드(1145)에 연결 또는 본딩된다.
제1 및 제2 배선 전극들(3112,3114) 각각은 기판(3100)의 하면으로부터 노출될 수 있으나, 이에 한정되는 것은 아니다. 또한 도 37에서는 제1 및 제2 배선 전극들(3112,3114)이 기판(3100)을 관통하지만, 이에 한정되는 것은 아니며, 다른 실시 예에서는 제1 및 제2 배선 전극들(3112,3114)은 기판(3100)을 관통하지 않고, 기판(3100) 상에 위치할 수도 있다.
도 36 및 도 37에는 도시되지 않았지만, 제1 및 제2 배선 전극들(3112,3114)의 전기적인 단락을 방지하기 위하여 실시 예는 제1 및 제 배선 전극들(3112,3114) 사이의 기판(3100) 하면 상에 절연층을 더 구비할 수 있다.
발광 소자들(예컨대, 3530-1 내지 3530-5) 각각은 청색광을 발생하는 발광 소자, 적색광을 발생하는 발광 소자, 및 녹색광을 발생하는 발광 소자를 포함하며, 행 방향 및 열 방향 각각으로 적색광을 발생하는 발광 소자, 녹색광을 발생하는 발광 소자, 및 청색광을 발생하는 발광 소자가 순차적으로 반복하여 배치될 수 있다. 이때 적색광, 녹색광, 청색광을 발생하는 발광 소자들, 예컨대, 단위 화소들이 하나의 이미지 화소(image pixel)을 이룰 수 있다.
단위 화소 어레이에서 적색광을 발생하는 발광 소자의 발광 영역(이하 "적색 발광 영역"이라 함)의 면적, 녹색광을 발생하는 발광 소자의 발광 영역(이하 "녹색 발광 영역"이라 함)의 면적, 및 청색광을 발생하는 발광 소자의 발광 영역(이하 "청색 발광 영역"이라 함)의 면적은 서로 다를 수 있다. 예컨대, 발광 효율이 상대적으로 낮은 녹색 발광 영역의 면적과 적색 발광 영역의 면적이 청색 발광 영역의 면적보다 클 수 있다.
예컨대, 녹색 발광 영역의 면적은 청색 발광 영역의 면적의 1배 ~ 4배일 수 있고, 적색 발광 영역의 면적은 청색 발광 영역의 면적의 1배 ~ 3 배일 수 있다.
또한 예컨대, 다른 실시 예에서는 적색 발광 영역 및 녹색 발광 영역의 면적은 서로 동일할 수도 있다.
예컨대, 청색 발광 영역의 면적, 적색 발광 영역의 면적, 녹색 발광 영역의 면적의 비율은 1:2:3 또는 1:3:3일 수 있으나, 이에 한정되는 것은 아니다.
도 38은 도 36에 도시된 디스플레이 장치의 AA' 방향의 다른 실시 예(3000-1)에 따른 단면도를 나타낸다.
도 38을 참조하면, 디스플레이 장치(3000-1)에 포함된 복수의 발광 소자들(예컨대, 3530-1' 내지 3530-5') 각각은 도 3, 도 6, 도 7a, 및 도 8a에 도시된 실시 예들 중 어느 하나일 수 있으며, 행 방향 및 열 방향 각각으로 적색광을 발생하는 발광 소자, 녹색광을 발생하는 발광 소자, 및 청색광을 발생하는 발광 소자가 순차적으로 반복하여 배치될 수 있다.
이때 제1 배선 전극(3112a)은 기판(3100)을 관통하여 발광 소자들(예컨대, 3530-1' 내지 3530-5')의 제1 전극 패드(135)와 본딩될 수 있고, 제2 배선 전극(3114a)은 기판(3100)을 관통하여 제2 전극 패드(145)와 본딩될 수 있다.
도 39a는 도 36 및 도 37에 도시된 하나의 이미지 화소(22)를 이루는 발광 소자들(예컨대, 3530-1 내지 3530-3)의 제1 전극들(3130-1 내지 3130-3), 및 제2 전극 패드들(3145-1 내지 3145-3)의 배치 관계를 나타내고, 도 39b는 도 39a에 도시된 제1 전극들(3130-1 내지 3130-3) 및 제2 전극 패드들(3145-1 내지 3145-3)과 연결되는 제1 배선 전극(3112), 및 제2 배선 전극들(3114-1 내지 3114-3)을 나타낸다.
도 39a 및 도 39b를 참조하면, 발광 소자들(예컨대, 3530-1 내지 3530-3)의 제1 전극들(3130-1 내지 3130-3) 각각은 기판(3100) 상에 배치되는 하나의 공통 접속 전극(3130a)에 공통 접속도록 배치될 수 있다.
발광 소자들(예컨대, 3530-1 내지 3530-3)의 제1 전극 패드들(3145-1 내지 3145-3)은 서로 이격하여 기판(3100) 상에 배치될 수 있다.
제1 배선 전극(3112)은 공통 접속 전극(3130a)에 대응하여 위치하며, 기판(3100)을 관통하여 공통 접속 전극(3130a)에 접속될 수 있다.
제2 배선 전극들(3114-1 내지 3114-3) 각각은 기판(3100)을 관통하여 발광 소자들(예컨대, 3530-1 내지 3530-3)의 제2 전극 패드들(3145-1 내지 3145-3) 중 대응하는 어느 하나와 접속될 수 있다.
도 40a는 도 36 및 도 37에 도시된 하나의 이미지 화소(22)를 이루는 발광 소자들의 제1 전극들, 및 제2 전극 패드들의 다른 실시 예를 나타내고, 도 40b는 도 40a에 도시된 제1 전극들 및 제2 전극 패드들과 연결되는 제1 배선 전극 및 제2 배선 전극들의 다른 실시 예를 나타낸다.
도 40a 및 도 40b를 참조하면, 발광 소자들(3530a-1 내지 3530a-1)의 제1 전극들(3130a-1 내지 3130a-3)은 서로 이격하여 기판(3100) 상에 배치되고, 발광 소자들(3530a-1 내지 3530a-1)의 제2 전극 패드들(3145a-1 내지 3145a-3)은 서로 이격하여 기판(3100) 상에 배치된다.
제1 배선 전극(3112a)은 기판(3100)을 관통하여 제1 전극들(3130a-1 내지 3130a-3) 각각에 본딩된다. 예컨대, 제1 배선 전극(3112a)은 기판(3100)을 관통하여 제1 전극들(3130a-1 내지 3130a-3) 각각에 본딩되는 제1 콘택부들(41,42,43)을 가질 수 있다.
제2 배선 전극들(3114a-1 내지 3114a-3)은 서로 이격하며, 제2 배선 전극들 각각은 기판(3100)을 관통하여 발광 소자들(3530a-1 내지 3530a-1)의 제2 전극 패드들(3145a-1 내지 3145a-3) 중 대응하는 어느 하나와 본딩된다.
예컨대, 제2 배선 전극들(3114a-1 내지 3114a-3) 각각은 기판(3100)을 관통하여 제2 전극 패드들(3145a-1 내지 3145a-3) 중 대응하는 어느 하나와 본딩되는 제2 콘택부들을 가질 수 있다.
예컨대, 기판(3100)에 이미지 화소(22)가 위치하는 영역을 이미지 화소 영역이라하고, 이미지 화소 영역이 도 40a 및 도 40b와 같이 사각형이라 할 때, 제1 배선 전극(3112a)은 화소 영역의 제1 모서리에 인접하여 배치되는 제1 배선 패드부(3112a-1), 및 제1 배선 패드부(3112a-1)로부터 확장되는 제1 배선 확장부들(3112a-2, 3112a-3)을 포함할 수 있다.
또한 제2 배선 전극들(3114-1 내지 ) 각각은 제1 모서리를 제외한 화소 영역의 나머지 모서리들 중 대응하는 어느 하나에 인접하여 배치되는 제2 배선 패드부(61a,61b,61c), 및 제2 배선 패드부(61a,61b,61c)로부터 확장되는 제2 배선 확장부(62a, 62b,62c)를 포함할 수 있다.
제1 배선 확장부들(3112a-2, 3112a-2) 각각은 단위 화소 어레이의 행(column) 방향 또는 열 방향(row)과 평행한 제1 방향으로 연장되는 제1 연장 부분을 포함할 수 있다.
제2 배선 확장부들(62a, 62b,62c) 각각은 상기 제1 방향 또는 상기 제1 방향과 반대 방향으로 연장되는 제2 연장 부분을 포함할 수 있다.
제1 배선 확장부들(3112a-2, 3112a-2)의 제1 연장 부분들과 제2 배선 확장부들(62a, 62b,62c)의 제2 연장 부분들은 상기 제1 방향과 수직한 방향으로 서로 교대로 배치될 수 있고, 제1 연장 부분들은 제2 연장 부분들 사이에 배치될 수 있다.
도 41a는 도 36 및 도 37에 도시된 하나의 이미지 화소(22)를 이루는 발광 소자들의 제1 전극들, 및 제2 전극 패드들의 또 다른 실시 예를 나타내고, 도 41b는 도 41a에 도시된 제1 전극들 및 제2 전극 패드들과 연결되는 제1 배선 전극 및 제2 배선 전극들의 다른 실시 예를 나타낸다.
도 41a 및 도 41b를 참조하면, 발광 소자들(3530b-1 내지 3530b-1)의 제1 전극들(3130b-1 내지 3130b-3) 각각은 서로 이격하여 기판(3100) 상에 배치되고, 제2 전극 패드들(3145b-1 내지 3145b-3)은 서로 이격하여 기판(3100) 상에 배치된다.
제2 배선 전극들(3114b-1 내지 3114b-3) 중 어느 하나(3114b-1)는 이미지 화소 영역의 중앙에 위치하고, 나머지 제2 배선 전극들(3114b-2, 3114b-3)은 직경이 서로 다른 링 형상을 가질 수 있으며, 중앙에 위치한 어느 하나의 제2 배선 전극(3114b-1)을 기준으로 동심원으로 이루도록 배치될 수 있다.
제1 배선 전극(3112b)은 제2 배선 전극들(3114b-1 내지 3114b-3) 중 최외곽에 위치하는 제2 배선 전극(3114b-3) 주위를 감싸도록 배치될 수 있다.
제1 배선 전극(3112b)은 기판(3100)을 관통하여 발광 소자들(3530b-1 내지 3530b-1)의 제1 전극들 중 대응하는 어느 하나에 본딩되는 제2 콘택들을 가질 수 있다.
제2 배선 전극들(3114b-1 내지 3114b-3) 각각은 기판(3100)을 관통하여 발광 소자들(3530b-1 내지 3530b-1)의 제2 전극 패드들 중 대응하는 어느 하나에 본딩되는 제2 콘택들을 가질 수 있다.
다른 실시 예에서는 도 39a 및 도 39b, 도 40a 및 도 40b, 41a 및 도 41b의 발광 소자들(예컨대, 3530-1 내지 3530-3, 3530a-1 내지 3530a-3, 3530b-1 내지 3530b-3) 대신에, 도 3, 도 6, 도 7a, 및 도 8a에 도시된 실시 예들 중 어느 하나일 수도 있으며, 이 경우 제1 배선 전극(3112) 및 제2 배선 전극들(3114-1 내지 3114-3)은 발광 소자의 제1 전극 패드(135)와 제2 전극 패드(145)의 개수 및 위치에 따라 변형될 수 있다.
도 42a 내지 도 42g는 실시 예에 따른 디스플레이 장치의 제조 방법을 나타낸다.
도 42a를 참조하면, 성장 기판(1410) 상에 제1 도전형 반도체층(1112), 활성층(1114), 및 제2 도전형 반도체층(1116)을 포함하는 발광 구조물을 형성한다.
발광 구조물(1110)과 성장 기판(1410) 간의 격자 상수의 차이에 의한 스트레스를 완화하기 위하여 성장 기판(3410)과 발광 구조물(1110) 사이에 버퍼층(buffer layer) 또는 언도프드 반도체층(undoped-semiconductor layer), 예컨대, 언도프드 GaN층을 더 형성할 수도 있다.
발광 구조물에 아이솔레이션(isolation) 공정을 수행하여, 단위 화소들을 위한 서로 분리되는 발광 구조물들(1110)을 형성한다.
그리고 서로 분리된 발광 구조물들(1110) 각각의 제2 도전형 반도체층(1116) 상에 제2 전극(1140)을 형성하고, 발광 구조물들(1110) 각각의 측면 및 제2 도전형 반도체층(1116) 상에 절연 물질을 증착하여 절연층(1150)을 형성한다.
그리고 서로 분리된 발광 구조물들(1110) 각각의 제2 전극(1140) 상에 제2 전극 패드(1145)를 형성한다.
그리고 서로 분리된 발광 구조물들(1110) 각각의 제2 전극 패드(1145)의 상면에 접하는 기판(3100)을 형성한다. 예컨대, 증착을 통하여 제2 전극 패드(1145)의 상면에 기판을 형성하거나 또는 제작 완료된 기판을 제2 전극 패드의 상면에 부착하는 방식으로 형성될 수 있다.
다음으로 도 42b를 참조하면, 기판(3100)을 관통하여 제2 전극 패드(1145)의 상면을 노출하는 제1 비아 홀(3301), 및 제1 비아 홀(3301)로부터 이격되고 발광 구조물(1110)과 수직 방향으로 오버랩되지 않으며, 기판(3100)을 관통하는 제2 비아 홀(3302)을 형성한다.
다음으로 도 42c를 참조하면, 제1 및 제2 비아 홀들(3301)을 채우도록 도전성 물질을 기판(3100) 상에 증착한 후에 증착된 도전성 물질을 패터닝함으로써, 제2 전극 패드(1145)와 접촉하는 제1 배선 전극(3112), 및 제1 배선 전극(3112)과 이격하고, 발광 구조물(1110)과 수직 방향으로 오버랩되지 않는 제2 배선 전극(3114)을 형성한다.
다음으로 도 42d를 참조하면, 제1 및 제2 배선 전극(3112, 3114)이 형성된 기판(3100) 상에 지지 보드(supporting board, 3101)를 형성한다. 지지 보드(3101)는 접착 테이프 또는 수지 등에 의하여 기판(3100)에 본딩될 수 있으나, 이에 한정되는 것은 아니다.
다음으로 도 42e를 참조하면, 레이저 리프트 오프(Laser Lift Off, LLO) 공정에 의하여 성장 기판(3410)을 발광 구조물(1110)로부터 분리 또는 제거한다. 도 42e 이후에서는 도 42d에 도시된 발광 구조물(1110)을 180° 회전하여 도시한다.
다음으로 도 42f를 참조하면, 발광 구조물(1110)과 성장 기판(3410) 사이에 형성되었던 버퍼층 또는 언도프드 반도체층을 식각 등을 통하여 제거한다. 그리고 성장 기판(3410)의 제거에 의하여 노출되는 제1 도전형 반도체층(1112)의 표면에 식각 등을 통하여 광 추출 구조(1112a)를 형성한다.
그리고 성장 기판(3410)의 제거에 의하여 노출되는 제1 도전형 반도체층(1112)의 표면에 투광성 절연 물질을 증착하여 패시베이션층(1120a)을 형성한다. 그리고 패시베이션층(1120a)의 일부를 식각하여, 제1 도전형 반도체층(1112)의 표면의 일부를 노출하는 관통홀(3303)을 형성한다.
다음으로 도 42g를 참조하면, 관통홀(3303)을 채우도록 도전성 물질을 패시베이션층(1120a)에 증착한다. 이때 패시베이션층(1120a) 상에 형성되는 도전성 물질을 발광 구조물(1110)의 일 측의 기판(3100)에 상면까지 확장되도록 증착시킨다. 이때 증착된 도전성 물질은 제2 배선 전극(3114)과 접촉할 수 있다.
그리고 패시베이션층(1120a) 상에 형성되는 도전성 물질을 패터닝함으로써, 제1 전극(1130)을 형성한다. 이때 관통홀(3303)에 채워진 도전성 물질은 제1 도전형 반도체층(1112)의 표면과 접촉할 수 있다.
도면에는 도시되지 않았지만 화학적 식각 등을 이용하여 지지 보드(3101)를 제거하고, 기판(3100) 상에 격벽(3520)을 구비한 몸체(3520), 및 투광성 부재(3540)를 형성함으로써, 실시 예에 따른 디스 플레이 장치(3000)를 얻을 수 있다.
도 42a 내지 도 42g에 의한 방법에 의하여 웨이퍼 레벨에서 단위 화소용 발광 소자들을 형성할 수 있으며, 이는 패키지 형태의 발광 소자들을 기판에 실장하는 방법에 비하여 공정의 수를 줄일 수 있고, 디자인이 자유로우며, 얇은 두께를 구현할 수 있다.
도 43은 다른 실시 예에 따른 디스플레이 장치(3000-2)의 평면도를 나타내고, 도 44는 도 43에 도시된 디스플레이 장치의 BB' 방향의 일 실시 예에 따른 단면도를 나타낸다.
도 43 및 도 44를 참조하면, 단위 화소 어레이(P11 내지 Pnm)의 발광 소자들(예컨대, 3530-1 내지 3530-5)은 열 방향으로 제1 페어(pair) 및 제2 페어가 교대로 배치될 수 있다. 제1 페어는 차례로 배열되는 청색광을 발생하는 발광 소자 및 녹색광을 발생하는 발광 소자로 이루어질 수 있고, 제2 페어는 차례로 배열되는 적색광을 발생하는 발광 소자와 녹색광을 발생하는 발광 소자로 이루어질 수 있다.
또한 단위 화소 어레이(P11 내지 Pnm)의 발광 소자들(예컨대, 3530-1 내지 3530-5)은 행 방향으로는 청색광을 발생하는 발광 소자와 적색광을 발생하는 발광 소자가 교대로 배치되는 제1 배열, 및 녹색광을 발생하는 발광 소자들만 배치되는 제2 배열을 포함할 수 있으며, 제1 배열은 짝수 행 및 홀수 행 중 어느 하나일 수 있고, 제2 배열은 짝수 행 및 홀수 행 중 다른 어느 하나일 수 있다. 이때 제1 페어 및 제2 페어에 포함되는 발광 소자들이 하나의 이미지 화소를 이룰 수 있다.
예컨대, 도 43 및 도 44에 도시된 단위 화소 어레이는 청색광을 발생하는 발광 소자의 개수, 및 적색광을 발생하는 발광 소자의 개수에 비하여, 녹색광을 발생하는 발광 소자의 개수가 가장 많기 때문에, 균일한 시감도를 위하여 녹색광을 발생하는 발광 소자의 발광 영역의 면적은 청색광을 발생하는 발광 소자의 발광 면적, 및 적색광을 발생하는 발광 소자의 발광 영역의 면적보다 작을 수 있다.
또한 예컨대, 청색광을 발생하는 발광 소자의 개수와 적색광을 발생하는 발광 소자의 개수의 동일하지만, 청색광을 발생하는 발광 소자보다 적색광을 발생하는 발광 소자의 발광 효율이 더 낮기 때문에, 적색광을 발생하는 발광 소자의 발광 영역의 면적이 청색광을 발생하는 발광 소자의 발광 영역의 면적보다 더 클 수 있으나, 이에 한정되는 것은 아니다.
도 45는 도 43에 도시된 디스플레이 장치의 BB' 방향의 다른 실시 예(3000-3)에 따른 단면도를 나타낸다.
도 45를 참조하면, 디스플레이 장치(3000-3)에 포함된 복수의 발광 소자들(예컨대, 3530-1' 내지 3530-5') 각각은 도 3, 도 6, 도 7a, 및 도 8a에 도시된 실시 예들 중 어느 하나일 수 있으며, 도 43 및 도 44에 설명한 바와 동일한 방법으로 R, G, B의 배치가 이루어질 수 있다.
도 46은 다른 실시 예에 따른 디스플레이 장치(3000-4)의 평면도를 나타내고, 도 47은 도 46에 도시된 디스플레이 장치의 CC' 방향의 일 실시 예에 따른 단면도를 나타낸다.
도 46 및 도 47을 참조하면, 화소 어레이(P11 내지 Pnm)의 발광 소자들(예컨대, 3530-1" 내지 3530-5") 각각은 도 22, 도 26a 내지 도 26c, 및 도 27a에 도시된 실시 예들(2000, 2000-1, 2000-1', 2000-1", 2000-2) 중 어느 하나일 수 있다.
제1 배선 전극(3112b)은 기판(3100)의 하면에 배치되고, 기판(3100)을 관통하여 발광 소자들(예컨대, 3530-1" 내지 3530-5") 각각의 복수의 발광 셀들(2100-1, 2100-2)의 공통 전극인 제1 전극 패드(2135)와 연결 또는 본딩된다.
제2 배선 전극들(3114b1, 2114b2)은 기판(3100)의 하면에 제1 배선 전극(3112b)과 이격하여 배치되고, 기판(3100)을 관통하여 발광 소자들(예컨대, 3530-1" 내지 3530-5")의 복수의 발광 셀들(2100-1, 2100-2) 각각에 배치되는 제2 전극 패드들(1145-1, 1145-2) 중 대응하는 어느 하나에 연결 또는 본딩된다.
발광 소자들(예컨대, 3530-1" 내지 3530-5") 각각의 복수의 발광 셀들(2100-1, 2100-2)은 청색광 및 녹색광을 발생하거나 또는 적색광 및 녹색광을 발생할 수 있다.
예컨대, 발광 소자들(예컨대, 3530-1" 내지 3530-5")은 청색광을 발생하는 제1 발광 셀 및 녹색광을 발생하는 제2 발광 셀을 포함하는 제1 발광 소자(이하 "BG 발광 소자"라 한다), 및 적색광을 발생하는 제3 발광 셀 및 녹색광을 발생하는 제4 발광 셀을 포함하는 제2 발광 소자(이하 "RG 발광 소자"라 한다)를 포함할 수 있으며, 매트릭스의 열 방향 및 행 방향 각각으로 BG 발광 소자와 RG 발광 소자가 교대로 배치될 수 있다. 이때 BG 발광 소자와 RG 발광 소자가 하나의 이미지 화소를 이룰 수 있다. 또한 예컨대, 매트릭스의 열 방향으로 제1 내지 제4 발광 셀들이 순차적으로 반복하여 배열될 수 있고, 행 방향으로는 제1 발광 셀과 제3 발광 셀이 교대로 배열될 수 있다.
도 43 및 도 44에 도시된 실시 예(3000-3)는 4개의 발광 소자들이 하나의 이미지 화소를 이루는데 비하여, 도 46 및 도 47에 도시된 실시 예(3000-4)는 2개의 발광 소자들이 하나의 이미지 화소를 이룰 수 있다. 도 43 및 도 44에 도시된 실시 예(3000-3)에 비하여, 실시 예(3000-4)는 더 높은 해상도의 이미지를 구현할 수 있다.
도 47에서는 복수의 발광 셀들(2100-1, 2100-2)이 서로 다른 파장의 광을 발생하지만, 이에 한정되는 것은 아니며, 다른 실시 예에서는 발광 소자들(예컨대, 3530-1" 내지 3530-5") 각각의 복수의 발광 셀들(2100-1, 2100-2)은 서로 동일한 파장을 갖는 광을 발생할 수 있다. 예컨대, 발광 소자들(예컨대, 3530-1" 내지 3530-5") 각각의 복수의 발광 셀들(2100-1, 2100-2)은 청색광을 발생하거나, 녹색광을 발생하거나, 또는 적색광을 발생할 수도 있으며, 이 경우, 도 38에서 설명한 바와 같이, R, G, B 배열이 이루어지거나, 또는 도 43에서 설명한 바와 같이, RG,BG 배열이 이루어질 수 있다.
또한 도 47에서는 발광 소자들 각각은 2개의 발광 셀들을 포함하고, 발광 셀들 각각은 청색광 및 녹색광을 발생하거나, 또는 적색광 및 녹색광을 발생하지만, 이에 한정되는 것은 아니다.
즉 다른 실시 예에서는 발광 소자들(예컨대, 3530-1" 내지 3530-5")은 3개의 발광 셀들을 포함할 수 있으며, 3개의 발광 셀들 중 어느 하나는 청색광을 발생하고, 다른 하나의 발광 셀은 녹색광을 발생하고, 나머지 다른 하나의 발광 셀은 적색광을 발생할 수도 있으며, 이 경우는 발광 소자들에 포함되는 발광 셀들이 도 38에서 설명한 바와 같이 R, G, B 배열이 이루어질 수 있다.
예컨대, 행 방향 및 열 방향 각각으로 적색광을 발생하는 발광 셀, 녹색광을 발생하는 발광 셀, 및 청색광을 발생하는 발광 셀이 순차적으로 반복하여 배치될 수 있다.
도 48은 실시 예에 따른 휴대용 단말기(200A)의 사시도를 나타내고, 도 49는 도 48에 도시된 휴대용 단말기의 구성도를 나타낸다.
도 48 및 도 49를 참조하면, 휴대용 단말기(200A, 이하 "단말기"라 한다.)는 몸체(850), 무선 통신부(710), A/V 입력부(720), 센싱부(740), 입/출력부(750), 메모리부(760), 인터페이스부(770), 제어부(780), 및 전원 공급부(790)를 포함할 수 있다.
도 48에 도시된 몸체(850)는 바(bar) 형태이지만, 이에 한정되지 않고, 2개 이상의 서브 몸체(sub-body)들이 상대 이동 가능하게 결합하는 슬라이드 타입, 폴더 타입, 스윙(swing) 타입, 스위블(swirl) 타입 등 다양한 구조일 수 있다.
몸체(850)는 외관을 이루는 케이스(케이싱, 하우징, 커버 등)를 포함할 수 있다. 예컨대, 몸체(850)는 프론트(front) 케이스(851)와 리어(rear) 케이스(852)로 구분될 수 있다. 프론트 케이스(851)와 리어 케이스(852)의 사이에 형성된 공간에는 단말기의 각종 전자 부품들이 내장될 수 있다.
무선 통신부(710)는 단말기(200A)와 무선 통신시스템 사이 또는 단말기(200A)와 단말기(200A)가 위치한 네트워크 사이의 무선 통신을 가능하게 하는 하나 이상의 모듈을 포함하여 구성될 수 있다. 예를 들어, 무선 통신부(710)는 방송 수신 모듈(711), 이동통신 모듈(712), 무선 인터넷 모듈(713), 근거리 통신 모듈(714) 및 위치 정보 모듈(715)을 포함하여 구성될 수 있다.
A/V(Audio/Video) 입력부(720)는 오디오 신호 또는 비디오 신호 입력을 위한 것으로, 카메라(721) 및 마이크(722) 등을 포함할 수 있다.
센싱부(740)는 단말기(200A)의 개폐 상태, 단말기(200A)의 위치, 사용자 접촉 유무, 단말기(200A)의 방위, 단말기(200A)의 가속/감속 등과 같이 단말기(200A)의 현 상태를 감지하여 단말기(200A)의 동작을 제어하기 위한 센싱 신호를 발생시킬 수 있다. 예를 들어, 단말기(200A)가 슬라이드 폰 형태인 경우 슬라이드 폰의 개폐 여부를 센싱할 수 있다. 또한, 전원 공급부(790)의 전원 공급 여부, 인터페이스부(770)의 외부 기기 결합 여부 등과 관련된 센싱 기능을 담당한다.
입/출력부(750)는 시각, 청각 또는 촉각 등과 관련된 입력 또는 출력을 발생시키기 위한 것이다. 입/출력부(750)는 단말기(200A)의 동작 제어를 위한 입력 데이터를 발생시킬 수 있으며, 또한 단말기(200A)에서 처리되는 정보를 표시할 수 있다.
입/출력부(750)는 키 패드부(730), 디스플레이 모듈(751), 음향 출력 모듈(752), 및 터치 스크린 패널(753)을 포함할 수 있다. 키 패드부(730)는 키 패드 입력에 의하여 입력 데이터를 발생시킬 수 있다.
디스플레이 모듈(751)은 제어부(780)에 의해 제어되는 전기적 신호에 따라 색이 변화하는 실시 예에 따른 디스플레이 장치들(3000, 3000-1 내지 3000-4) 중 어느 하나 또는 디스플레이 장치들(3000, 3000-1 내지 3000-4) 중 어느 하나에 포함된 화소 어레이를 포함할 수 있다.
예컨대, 디스플레이 모듈(751)은 액정 디스플레이(liquid crystal display), 박막 트랜지스터 액정 디스플레이(thin film transistor-liquid crystal display), 유기 발광 다이오드(organic light-emitting diode), 플렉시블 디스플레이(flexible display), 3차원 디스플레이(3D display) 중에서 적어도 하나를 포함할 수 있다.
음향 출력 모듈(752)은 호(call) 신호 수신, 통화 모드, 녹음 모드, 음성 인식 모드, 또는 방송 수신 모드 등에서 무선 통신부(710)로부터 수신되는 오디오 데이터를 출력하거나, 메모리부(760)에 저장된 오디오 데이터를 출력할 수 있다.
터치 스크린 패널(753)은 터치 스크린의 특정 영역에 대한 사용자의 터치에 기인하여 발생하는 정전 용량의 변화를 전기적인 입력 신호로 변환할 수 있다.
메모리부(760)는 제어부(780)의 처리 및 제어를 위한 프로그램이 저장될 수도 있고, 입/출력되는 데이터들(예를 들어, 전화번호부, 메시지, 오디오, 정지영상, 사진, 동영상 등)을 임시 저장할 수 있다. 예컨대, 메모리부(760)는 카메라(721)에 의해 촬영된 이미지, 예컨대, 사진 또는 동영상을 저장할 수 있다.
인터페이스부(770)는 단말기(200A)에 연결되는 외부 기기와의 연결되는 통로 역할을 한다. 인터페이스부(770)는 외부 기기로부터 데이터를 전송받거나, 전원을 공급받아 단말기(200A) 내부의 각 구성 요소에 전달하거나, 단말기(200A) 내부의 데이터가 외부 기기로 전송되도록 한다. 예컨대, 인터페이스부(770)는 유/무선 헤드셋 포트, 외부 충전기 포트, 유/무선 데이터 포트, 메모리 카드(memory card) 포트, 식별 모듈이 구비된 장치를 연결하는 포트, 오디오 I/O(Input/Output) 포트, 비디오 I/O(Input/Output) 포트, 및 이어폰 포트 등을 포함할 수 있다.
제어부(controller, 780)는 단말기(200A)의 전반적인 동작을 제어할 수 있다. 예를 들어 제어부(780)는 음성 통화, 데이터 통신, 화상 통화 등을 위한 관련된 제어 및 처리를 수행할 수 있다.
제어부(780)는 도 1에 도시된 터치 스크린 패널 구동부의 패널 제어부(144)를 포함하거나, 패널 제어부(144)의 기능을 수행할 수 있다.
제어부(780)는 멀티 미디어 재생을 위한 멀티미디어 모듈(781)을 구비할 수 있다. 멀티미디어 모듈(781)은 제어부(180) 내에 구현될 수도 있고, 제어부(780)와 별도로 구현될 수도 있다.
제어부(780)는 터치스크린 상에서 행해지는 필기 입력 또는 그림 그리기 입력을 각각 문자 및 이미지로 인식할 수 있는 패턴 인식 처리를 행할 수 있다.
예컨대, 제어부(780)는 실시 예에 따른 디스플레이 장치들(3000, 3000-1 내지 3000-4)의 화소 어레이의 발광 소자들의 구동, 예컨대, 발광 소자들의 턴 온 또는 턴 오프 동작을 제어할 수 있다.
전원 공급부(790)는 제어부(780)의 제어에 의해 외부의 전원, 또는 내부의 전원을 인가받아 각 구성 요소들의 동작에 필요한 전원을 공급할 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 발광 구조물 120: 패시베이션층
130: 제1 전극 135: 제1 전극 패드
140: 제2 전극 145: 제2 전극 패드
150: 절연층.
130: 제1 전극 135: 제1 전극 패드
140: 제2 전극 145: 제2 전극 패드
150: 절연층.
Claims (19)
- 기판; 및
상기 기판 상에 서로 이격하여 매트릭스 형태로 배치되는 복수의 발광 소자들을 포함하며,
상기 발광 소자들 각각은,
제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 배치되는 활성층, 및 상기 활성층 아래에 배치되는 제2 도전형 반도체층을 포함하는 발광 구조물;
상기 제2 도전형 반도체층 아래에 배치되는 절연층;
상기 절연층 아래에 서로 이격하여 배치되며, 상기 기판 상에 배치되는 제1 전극 패드 및 제2 전극 패드;
상기 발광 구조물 및 상기 절연층을 관통하고, 상기 제1 전극 패드에 연결되는 제1 전극;
상기 제2 도전형 반도체층과 상기 제2 전극 패드 사이에 배치되고 상기 제2 도전형 반도체층과 상기 제2 전극 패드를 연결하는 제2 전극; 및
상기 제1 전극과 상기 발광 구조물 사이에 배치되는 패시베이션층을 포함하며,
상기 제1 전극은 상기 패시베이션층을 관통하여 상기 제1 도전형 반도체층에 접촉하고,
상기 제2 전극 패드의 상면은 상기 제2 전극과 접촉하고,
상기 제2 전극 패드의 상기 상면의 반대면인 상기 제2 전극 패드의 하면은 상기 제2 전극보다 아래에 배치되는 화소 어레이. - 기판; 및
상기 기판 상에 서로 이격하여 매트릭스 형태로 배치되는 복수의 발광 소자들을 포함하며,
상기 발광 소자들 각각은,
제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물;
상기 제1 도전형 반도체층 상에 배치되는 패시베이션층;
상기 패시베이션층 상에 배치되고, 일단은 상기 패시베이션층을 관통하여 상기 제1 도전형 반도체층에 접촉되고, 타 단은 상기 발광 구조물의 측부 방향으로 확장되어 상기 발광 구조물의 하단 아래까지 확장되는 제1 전극;
상기 제2 도전형 반도체층 아래에 배치되는 제2 전극;
상기 제2 전극 아래에 배치되는 전극 패드; 및
상기 발광 구조물의 측면에 배치되는 절연층을 포함하며,
상기 제1 전극의 타단은 상기 발광 구조물의 측면에 배치되는 절연층으로부터 이격하는 화소 어레이. - 기판; 및
상기 기판 상에 서로 이격하여 매트릭스 형태로 배치되는 복수의 발광 소자들을 포함하며,
상기 발광 소자들 각각은,
제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 배치되는 활성층, 및 상기 활성층 아래에 배치되는 제2 도전형 반도체층을 포함하는 발광 구조물을 포함하고, 서로 이격하는 복수의 발광 셀들;
상기 발광 셀들의 제2 도전형 반도체층 아래에 배치되는 절연층;
인접하는 2개의 발광 셀들 사이에 배치되고, 상기 인접하는 2개의 발광 셀들의 제1 도전형 반도체층들에 접촉되는 적어도 하나의 제1 전극;
상기 절연층 아래에 배치되고 상기 제1 전극과 연결되는 제1 전극 패드;
상기 절연층 아래에 배치되고 상기 제1 전극 패드와 이격되어 배치되는 제2 전극 패드;
상기 제2 도전형 반도체층과 상기 제2 전극 패드 사이에 배치되고 상기 제2 도전형 반도체층과 상기 제2 전극 패드를 연결하는 제2 전극;
상기 적어도 하나의 제1 전극과 상기 복수의 발광 셀들의 발광 구조물의 측면 사이에 배치되는 패시베이션층을 포함하며,
상기 제1 전극의 일단은 상기 패시베이션층을 관통하여 상기 제1 도전형 반도체층에 접촉하고, 상기 제1 전극의 타단은 상기 발광 구조물, 및 상기 절연층을 통과하여 상기 적어도 하나의 제1 전극 패드와 연결되고,
상기 제2 전극 패드의 상면은 상기 제2 전극과 접촉하고,
상기 제2 전극 패드의 상기 상면의 반대면인 상기 제2 전극 패드의 하면은 상기 제2 전극보다 아래에 배치되는 화소 어레이. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 발광 소자들은 청색광을 발생하는 발광 소자, 적색광을 발생하는 발광 소자, 및 녹색광을 발생하는 발광 소자를 포함하며,
상기 매트릭스의 행 방향 및 열 방향 각각으로 상기 적색광을 발생하는 발광 소자, 상기 녹색광을 발생하는 발광 소자, 및 상기 청색광을 발생하는 발광 소자가 반복하여 배열되는 화소 어레이. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 발광 소자들은 청색광을 발생하는 발광 소자, 적색광을 발생하는 발광 소자 또는 녹색광을 발생하는 발광 소자를 포함하며,
상기 매트릭스의 열 방향으로 제1 페어(pair) 및 제2 페어가 교대로 배치되고, 상기 제1 페어는 차례로 배열되는 청색광을 발생하는 발광 소자 및 녹색광을 발생하는 발광 소자로 이루어지고, 상기 제2 페어는 차례로 배열되는 적색광을 발생하는 발광 소자와 녹색광을 발생하는 발광 소자로 이루어지는 화소 어레이. - 제5항에 있어서,
상기 발광 소자들은 행 방향으로는 청색광을 발생하는 발광 소자와 적색광을 발생하는 발광 소자가 교대로 배치되는 제1 배열, 및 녹색광을 발생하는 발광 소자들만 배치되는 제2 배열을 포함하고, 상기 제1 배열은 짝수 행 및 홀수 행 중 어느 하나이고, 상기 제2 배열은 짝수 행 및 홀수 행 중 다른 어느 하나인 화소 어레이. - 제3항에 있어서,
상기 발광 소자들 각각은 청색광을 발생하는 제1 발광 셀, 녹색광을 발생하는 제2 발광 셀, 및 적색광을 발생하는 제3 발광 셀을 포함하며,
상기 제1 내지 제3 발광 셀들은 상기 매트릭스의 행 방향 및 열 방향 각각으로 상기 제1 발광 셀, 상기 제2 발광 셀, 및 상기 제3 발광 셀 순서로 반복하여 배치되는 화소 어레이. - 제3항에 있어서, 상기 발광 소자들은,
청색광을 발생하는 제1 발광 셀 및 녹색광을 발생하는 제2 발광 셀을 포함하는 제1 발광 소자 및
적색광을 발생하는 제3 발광 셀 및 녹색광을 발생하는 제4 발광 셀을 포함하는 제2 발광 소자를 포함하며,
상기 제1 및 제2 발광 소자는 상기 매트릭스의 열 방향 및 행 방향 각각으로 교대로 배치되는 화소 어레이. - 제3항에 있어서,
상기 발광 소자들은 청색광을 발생하는 제1 발광 셀 및 녹색광을 발생하는 제2 발광 셀을 포함하는 제1 발광 소자 및
적색광을 발생하는 제3 발광 셀 및 녹색광을 발생하는 제4 발광 셀을 포함하는 제2 발광 소자를 포함하며,
상기 매트릭스의 열 방향으로는 상기 제1 내지 상기 제4 발광 셀들이 순차적으로 반복하여 배열되고, 상기 매트릭스의 행 방향으로는 상기 제1 발광 셀과 상기 제3 발광 셀이 교대로 배열되는 화소 어레이. - 제4항에 있어서,
상기 녹색광을 발생하는 발광 소자의 발광 영역의 면적 및 상기 적색광을 발생하는 발광 소자의 발광 영역의 면적은 상기 청색광을 발생하는 발광 소자의 발광 영역의 면적보다 큰 화소 어레이. - 제5항에 있어서,
상기 녹색광을 발생하는 발광 소자의 발광 영역의 면적은 상기 청색광을 발생하는 발광 소자의 발광 영역의 면적, 및 상기 적색광을 발생하는 발광 소자의 발광 영역의 면적보다 작은 화소 어레이. - 제1항 또는 제3항에 있어서,
상기 기판을 관통하여 상기 제1 전극 패드와 연결되는 제1 배선 전극; 및
상기 기판을 관통하여 상기 제2 전극 패드와 연결되는 제2 배선 전극을 더 포함하는 화소 어레이. - 제2항에 있어서,
상기 발광 소자들은 청색광을 발생하는 제1 발광 소자, 적색광을 발생하는 제2 발광 소자, 및 녹색광을 발생하는 제3 발광 소자를 포함하며,
상기 제1 내지 제3 발광 소자들의 제1 전극들 각각은 상기 기판 상에 배치되는 공통 접속 전극에 공통 접속되고,
상기 제1 내지 제3 발광 소자들의 제2 전극 패드들은 상기 기판 상에 서로 이격하여 배치되는 화소 어레이. - 제13항에 있어서,
상기 기판을 관통하여 상기 공통 접속 전극에 연결되는 제1 배선 전극; 및
상기 기판을 관통하여 상기 제2 전극 패드들 중 대응하는 어느 하나와 접속하는 제2 배선 전극들을 더 포함하는 화소 어레이. - 제2항에 있어서,
상기 발광 소자들은 청색광을 발생하는 제1 발광 소자, 적색광을 발생하는 제2 발광 소자, 및 녹색광을 발생하는 제3 발광 소자를 포함하며,
상기 제1 내지 제3 발광 소자들의 제1 전극들은 상기 기판 상에 서로 이격하여 배치되고,
상기 제1 내지 제3 발광 소자들의 제2 전극 패드들은 상기 기판 상에 서로 이격하여 배치되는 화소 어레이. - 제15항에 있어서,
상기 기판을 관통하여 상기 제1 전극들 각각에 접속되는 제1 배선 전극; 및
상기 기판을 관통하여 상기 제2 전극 패드들 중 대응하는 어느 하나에 접속되는 제2 배선 전극들을 더 포함하는 화소 어레이. - 제16항에 있어서,
상기 제1 배선 전극은 상기 매트릭스의 행 방향 또는 열 방향과 평행한 제1 방향으로 연장되는 제1 연장 부분들을 포함하고,
상기 제2 배선 전극들 각각은 상기 제1 방향 또는 상기 제1 방향과 반대 방향으로 연장되는 제2 연장 부분들을 포함하고,
상기 제1 연장 부분들과 상기 제2 연장 부분들은 상기 제1 방향과 수직한 방향으로 서로 교대로 배치되고, 상기 제1 연장 부분들은 상기 제2 연장 부분들 사이에 배치되는 화소 어레이. - 제16항에 있어서,
상기 제2 배선 전극들 중 어느 하나는 중앙에 위치하고,
상기 어느 하나를 제외한 나머지 제2 배선 전극들은 직경이 서로 다른 링 형상을 가지며, 중앙에 위치한 상기 어느 하나의 제2 배선 전극을 기준으로 동심원으로 이루도록 배치되는 화소 어레이. - 제1항 내지 제3항 중 어느 한 항에 기재된 화소 어레이; 및
상기 화소 어레이의 발광 소자들의 구동을 제어하는 제어부를 포함하는 디스 플레이 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160064855A KR102566498B1 (ko) | 2016-05-26 | 2016-05-26 | 발광 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160064855A KR102566498B1 (ko) | 2016-05-26 | 2016-05-26 | 발광 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170133717A KR20170133717A (ko) | 2017-12-06 |
| KR102566498B1 true KR102566498B1 (ko) | 2023-08-11 |
Family
ID=60922231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160064855A KR102566498B1 (ko) | 2016-05-26 | 2016-05-26 | 발광 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102566498B1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102105466B1 (ko) * | 2018-01-16 | 2020-04-28 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 |
| US11682751B2 (en) | 2018-01-22 | 2023-06-20 | Suzhou Lekin Semiconductor Co., Ltd. | Display apparatus |
| KR102509147B1 (ko) * | 2018-01-22 | 2023-03-13 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 반도체 소자 패키지 |
| KR20190095803A (ko) | 2018-02-07 | 2019-08-16 | 엘지전자 주식회사 | 표시장치 |
| WO2019177423A1 (ko) * | 2018-03-15 | 2019-09-19 | 엘지이노텍 주식회사 | 반도체 소자 및 이를 포함하는 발광소자 패키지 |
| KR102579311B1 (ko) * | 2018-07-13 | 2023-09-15 | 삼성전자주식회사 | 발광 소자, 발광 소자의 제조 방법 및 발광 소자를 포함하는 디스플레이 장치 |
| KR102581666B1 (ko) * | 2018-08-24 | 2023-09-22 | 삼성디스플레이 주식회사 | 발광 소자, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법 |
| KR102293256B1 (ko) | 2019-03-11 | 2021-08-25 | 주식회사 루멘스 | Csp led 제조방법 |
| KR102242007B1 (ko) * | 2019-08-13 | 2021-04-19 | 아이디씨코리아 주식회사 | 발광소자 다이 어레이를 이용한 조명 장치 및 그 제조방법 |
| KR20230002650A (ko) * | 2020-06-01 | 2023-01-05 | 엘지전자 주식회사 | 반도체 발광소자 및 반도체 발광소자를 이용한 디스플레이 장치 |
| KR20240035858A (ko) * | 2021-08-20 | 2024-03-18 | 엘지전자 주식회사 | 반도체 발광소자를 포함하는 디스플레이 장치 |
| WO2023080423A1 (ko) * | 2021-11-02 | 2023-05-11 | 삼성전자주식회사 | 디스플레이 모듈 및 그 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8168989B2 (en) * | 2005-09-20 | 2012-05-01 | Renesas Electronics Corporation | LED light source and method of manufacturing the same |
| CN107591394A (zh) * | 2009-10-01 | 2018-01-16 | 发光装置公司 | 发光系统 |
| KR101916030B1 (ko) * | 2011-08-12 | 2018-11-08 | 엘지이노텍 주식회사 | 발광 모듈 및 이를 구비한 라이트 유닛 |
| KR102065398B1 (ko) * | 2013-02-27 | 2020-01-13 | 엘지이노텍 주식회사 | 발광소자, 발광소자 패키지 및 라이트 유닛 |
-
2016
- 2016-05-26 KR KR1020160064855A patent/KR102566498B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170133717A (ko) | 2017-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102566498B1 (ko) | 발광 소자 | |
| KR102503578B1 (ko) | 반도체 발광 소자를 이용한 디스플레이 장치 | |
| EP3036969B1 (en) | Display device using semiconductor light emitting device | |
| EP2562814B1 (en) | Light emitting device and light emitting device package | |
| JP2011216891A (ja) | 発光素子パッケージ及び照明システム | |
| EP2333848B1 (en) | Light emitting device and light emitting device package | |
| EP2333851B1 (en) | Light emitting device, light emitting device package, and lighting system | |
| JP2011216886A (ja) | 発光素子、発光素子パッケージ | |
| CN102194978B (zh) | 发光器件和灯单元 | |
| TWI485883B (zh) | 發光裝置 | |
| CN103094300A (zh) | 发光器件 | |
| KR20130023668A (ko) | 발광소자, 발광소자 패키지, 및 라이트 유닛 | |
| US9076947B2 (en) | Light emitting device, light emitting device package, and lighting system | |
| KR102566499B1 (ko) | 발광 소자 | |
| KR102477250B1 (ko) | 발광 소자 | |
| US9559254B2 (en) | Light emitting device and light emitting device package | |
| US8735921B2 (en) | Light emitting device, light emitting device package, and lighting system | |
| KR20130028291A (ko) | 발광소자 및 발광 소자 패키지 | |
| KR20130007919A (ko) | 발광소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| CN102142493A (zh) | 发光器件及其制造方法、发光器件封装以及照明系统 | |
| KR102311687B1 (ko) | 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 | |
| US11742377B2 (en) | Light emitting diode chip, display device and method for manufacturing the same | |
| KR20190004502A (ko) | 마이크로 발광소자 및 이를 이용한 풀컬러 디스플레이 장치 | |
| KR20170112776A (ko) | 발광소자, 어레이 기판, 패널, 및 이를 포함하는 표시장치 | |
| KR102504334B1 (ko) | 발광 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |