WO2019230526A1 - 成膜装置及び成膜方法 - Google Patents

成膜装置及び成膜方法 Download PDF

Info

Publication number
WO2019230526A1
WO2019230526A1 PCT/JP2019/020314 JP2019020314W WO2019230526A1 WO 2019230526 A1 WO2019230526 A1 WO 2019230526A1 JP 2019020314 W JP2019020314 W JP 2019020314W WO 2019230526 A1 WO2019230526 A1 WO 2019230526A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
film forming
upper electrode
lower electrode
electrode
Prior art date
Application number
PCT/JP2019/020314
Other languages
English (en)
French (fr)
Inventor
龍夫 松土
靖 森田
崇央 進藤
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Publication of WO2019230526A1 publication Critical patent/WO2019230526A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/503—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using dc or ac discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/515—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using pulsed discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/517—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using a combination of discharges covered by two or more of groups C23C16/503 - C23C16/515
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Definitions

  • the present disclosure relates to a film forming apparatus and a film forming method.
  • a film is formed on a substrate such as a semiconductor wafer by a film forming apparatus.
  • a substrate is placed in a chamber (processing container) that has a predetermined degree of vacuum, and a film forming raw material gas is supplied into the chamber to generate plasma, thereby forming a film on the substrate.
  • a film forming apparatus a substrate is placed in a chamber (processing container) that has a predetermined degree of vacuum, and a film forming raw material gas is supplied into the chamber to generate plasma, thereby forming a film on the substrate.
  • plasma CVD Chemical Vapor Deposition
  • plasma ALD Atomic Layer Deposition
  • This disclosure provides a technology that can achieve both high electron density, low ion energy, and high uniformity.
  • the film formation apparatus of one embodiment of the present disclosure includes a processing container that can be evacuated, a lower electrode, an upper electrode, a gas supply unit, and a voltage application unit.
  • a substrate to be processed is placed on the lower electrode.
  • the upper electrode is disposed to face the lower electrode in the processing container.
  • the gas supply unit supplies a film forming material gas to be converted into plasma in the processing space between the upper electrode and the lower electrode to the processing space.
  • the voltage application unit applies an AC voltage whose reference potential alternately changes up and down with time to the upper electrode.
  • FIG. 1 is a diagram illustrating a configuration example of a film forming apparatus according to the embodiment.
  • FIG. 2 is a diagram illustrating an example of the high-frequency voltage according to the embodiment.
  • FIG. 3 is a diagram illustrating an example of a DC pulse voltage according to the embodiment.
  • FIG. 4 is a diagram illustrating an example of the superimposed voltage according to the embodiment.
  • FIG. 5 is a diagram illustrating an example of an experimental result in a comparative example.
  • FIG. 6 is a diagram illustrating an example of an experimental result in a comparative example.
  • FIG. 7 is a diagram illustrating an example of the experimental result 1 according to the embodiment.
  • FIG. 8 is a diagram illustrating an example of the experimental result 2 according to the embodiment.
  • FIG. 9 is a diagram illustrating an example of the experimental result 2 according to the embodiment.
  • FIG. 10 is a diagram illustrating an example of the experimental result 3 according to the embodiment.
  • FIG. 1 is a diagram illustrating a configuration example of a film forming apparatus according to the embodiment.
  • a film forming apparatus 1 has a chamber 10 which is a metal processing vessel made of, for example, aluminum or stainless steel.
  • the chamber 10 is grounded for safety.
  • a disc-shaped susceptor 12 on which a semiconductor wafer W as a substrate to be processed is placed is horizontally disposed.
  • the susceptor 12 also functions as a lower electrode.
  • a gate valve 28 for opening and closing the loading / unloading port for the semiconductor wafer W is attached to the side wall of the chamber 10.
  • the susceptor 12 is made of, for example, AlN ceramic, and is supported by an insulating cylindrical support portion 14 that extends vertically upward from the bottom of the chamber 10.
  • An annular exhaust path 18 is formed between the conductive cylindrical support portion (inner wall portion) 16 extending vertically upward from the bottom of the chamber 10 along the outer periphery of the cylindrical support portion 14 and the side wall of the chamber 10. Yes.
  • An exhaust port 22 is provided at the bottom of the exhaust path 18.
  • An exhaust device 26 is connected to the exhaust port 22 via an exhaust pipe 24.
  • the exhaust device 26 has a vacuum pump such as a turbo molecular pump, for example, and depressurizes the processing space in the chamber 10 to a desired degree of vacuum.
  • the inside of the chamber 10 is preferably maintained at a constant pressure in the range of 200 mTorr to 1700 mTorr, for example.
  • an impedance adjustment circuit 100 having a coil 101 and a variable capacitor 102 is electrically connected via a connecting rod 36.
  • a semiconductor wafer W to be processed is placed on the susceptor 12, and a ring 38 is provided so as to surround the semiconductor wafer W.
  • the ring 38 is made of a conductive material (for example, Ni, Al, etc.) and is detachably attached to the upper surface of the susceptor 12.
  • an electrostatic chuck 40 for wafer adsorption is provided on the upper surface of the susceptor 12.
  • the electrostatic chuck 40 is formed by sandwiching a sheet-like or mesh-like conductor between film-like or plate-like dielectrics.
  • a DC power source 42 disposed outside the chamber 10 is electrically connected to the conductor in the electrostatic chuck 40 via an on / off switch 44 and a power supply line 46.
  • the semiconductor wafer W is attracted and held on the electrostatic chuck 40 by the Coulomb force generated in the electrostatic chuck 40 by the DC voltage applied from the DC power source 42.
  • An annular refrigerant chamber 48 extending in the circumferential direction is provided inside the susceptor 12.
  • a refrigerant for example, cooling water
  • the temperature of the semiconductor wafer W on the electrostatic chuck 40 is controlled by the temperature of the coolant.
  • a heat transfer gas for example, He gas
  • a heat transfer gas supply unit (not shown) is passed through the gas supply pipe 51 and the gas passage 56 in the susceptor 12. It is supplied between the electrostatic chuck 40 and the semiconductor wafer W.
  • a disk-shaped inner upper electrode 60 and a ring-shaped outer upper electrode 62 are concentrically provided on the ceiling of the chamber 10 so as to face (that is, face each other) in parallel with the susceptor 12.
  • the inner upper electrode 60 has the same diameter (diameter) as the semiconductor wafer W
  • the outer upper electrode 62 has the same diameter (inner diameter / outer diameter) as the ring 38. Yes.
  • the inner upper electrode 60 and the outer upper electrode 62 are electrically insulated from each other (more accurately, DC).
  • a ring-shaped insulator 63 made of ceramic, for example, is inserted between the electrodes 60 and 62.
  • the inner upper electrode 60 has an electrode plate 64 that faces the susceptor 12 directly in front, and an electrode support 66 that detachably supports the electrode plate 64 from behind (upper) thereof.
  • a conductive material such as Ni or Al is preferable.
  • the electrode support 66 is made of alumite-treated aluminum, for example.
  • the outer upper electrode 62 also has an electrode plate 68 facing the susceptor 12 and an electrode support 70 that detachably supports the electrode plate 68 from behind (upper) thereof.
  • the electrode plate 68 and the electrode support 70 are preferably made of the same material as the electrode plate 64 and the electrode support 66, respectively.
  • the inner upper electrode 60 and the outer upper electrode 62 may be collectively referred to as “upper electrodes 60, 62”.
  • the disk-shaped susceptor 12 that is, the lower electrode
  • the disk-shaped upper electrodes 60 and 62 face each other in parallel.
  • the case where the upper electrodes 60 and 62 are composed of two members, that is, the inner upper electrode 60 and the outer upper electrode 62 has been described as an example.
  • the upper electrode may be composed of one member.
  • the inner upper electrode 60 is also used as a shower head. More specifically, a gas diffusion chamber 72 is provided inside the electrode support 66, and a number of gas discharge holes 74 penetrating from the gas diffusion chamber 72 toward the susceptor 12 are formed in the electrode support 66 and the electrode plate 64. A gas supply pipe 78 extending from the source gas supply unit 76 is connected to the gas introduction port 72 a provided in the upper part of the gas diffusion chamber 72. Note that a shower head may be provided not only on the inner upper electrode 60 but also on the outer upper electrode 62.
  • the voltage application unit 5 that outputs an applied voltage is disposed outside the chamber 10.
  • the voltage application unit 5 is connected to the upper electrodes 60 and 62 via the power supply line 88.
  • the voltage application unit 5 includes a high frequency power source 30, a matching unit 34, a variable DC power source 80, a pulse generator 84, a filter 86, a superimposing unit 91, and an on / off switch 92.
  • the high-frequency power supply 30 generates a high-frequency AC voltage (hereinafter sometimes referred to as “high-frequency voltage”) that contributes to plasma generation, and the generated high-frequency voltage is passed through the matching unit 34 and the on / off switch 92. To the superimposer 91. When the on / off switch 92 is turned on, the high frequency voltage is supplied to the superimposing unit 91, while when the on / off switching switch 92 is off, the high frequency voltage is supplied to the superimposing unit 91. Not supplied.
  • the frequency of the high frequency voltage generated by the high frequency power supply 30 is preferably, for example, 13 MHz or more.
  • FIG. 2 is a diagram illustrating an example of the high-frequency voltage according to the embodiment.
  • the high frequency power supply 30 generates a high frequency voltage V1 of ⁇ 250 V to 250 V with 0 V as a reference potential RP, for example.
  • the matching unit 34 matches the impedance on the high frequency power supply 30 side and the impedance on the load (mainly electrodes, plasma, chamber) side.
  • the output terminal of the variable DC power supply 80 is connected to the pulse generator 84, and the variable DC power supply 80 outputs a negative DC voltage (that is, a negative DC voltage) to the pulse generator 84.
  • the pulse generator 84 uses a negative DC voltage input from the variable DC power supply 80 to generate a rectangular wave DC pulse voltage (that is, a DC pulse voltage), and superimposes the generated DC pulse voltage via a filter 86.
  • the frequency of the DC pulse voltage generated by the pulse generator 84 is preferably 10 kHz to 1 MHz, for example.
  • the duty ratio of the DC pulse voltage generated by the pulse generator 84 is preferably 10% to 90%.
  • FIG. 3 is a diagram illustrating an example of a DC pulse voltage according to the embodiment.
  • the pulse generator 84 generates a square-wave DC pulse voltage V2 of ⁇ 500V to 0V, for example.
  • the filter 86 outputs the direct-current pulse voltage output from the pulse generator 84 to the superimposer 91 through, while passing the high-frequency voltage output from the high-frequency power supply 30 to the ground line and to the pulse generator 84 side. Is configured to not.
  • the superimposing unit 91 superimposes the high-frequency voltage output from the high-frequency power supply 30 and the direct-current pulse voltage output from the pulse generator 84, thereby superimposing the high-frequency voltage and the direct-current pulse voltage (hereinafter “ (Sometimes referred to as "superimposed voltage”).
  • the generated superimposed voltage is applied to the upper electrodes 60 and 62 via the power supply line 88.
  • the superimposer 91 is an example of a voltage superimposing unit.
  • FIG. 4 is a diagram illustrating an example of the superimposed voltage according to the embodiment.
  • a superimposed voltage V3 shown in FIG. 4 is generated.
  • the high frequency voltage V1 (FIG. 2) is matched to the waveform of the rectangular DC pulse voltage V2 (FIG. 3).
  • the reference potential RP changes alternately up and down over time. That is, when the on / off switch 92 is turned on, the voltage application unit 5 outputs a high-frequency voltage that changes in a pulse shape (that is, a rectangular wave shape).
  • the on / off switch 92 when the on / off switch 92 is turned on, the high frequency voltage output from the matching unit 34 is supplied to the superimposer 91, so that the superimposition voltage is output from the superimposer 91.
  • the on / off switch 92 when the on / off switch 92 is turned off, the high-frequency voltage output from the matching unit 34 is not supplied to the superimposer 91, so that the DC pulse voltage output from the filter 86 is used as it is. Is output from.
  • a ring-shaped ground part 96 made of a conductive member such as Ni or Al is attached to an appropriate portion facing the processing space PS in the chamber 10 (for example, the outside in the radial direction of the outer upper electrode 62). ing.
  • the ground part 96 is attached to a ring-shaped insulator 98 made of, for example, ceramic, is connected to the ceiling wall of the chamber 10, and is grounded through the chamber 10.
  • Each component in the film forming apparatus 1 (for example, the exhaust device 26, the high frequency power supply 30, the on / off switch 44, 92, the source gas supply unit 76, the chiller unit (not shown), the heat transfer gas supply unit (not shown). 1) and the like, and the entire operation (sequence) of the film forming apparatus 1 are controlled by a control unit (not shown) including, for example, a microcomputer.
  • a control unit including, for example, a microcomputer.
  • ⁇ Film forming process in film forming apparatus In order to perform film formation in the film forming apparatus 1, first, the gate valve 28 is opened, and the semiconductor wafer W to be processed is loaded into the chamber 10 and placed on the electrostatic chuck 40. Next, the on / off switch 44 is turned on, and the semiconductor wafer W is attracted and held on the electrostatic chuck 40 by electrostatic attraction force. Then, a film forming source gas is introduced into the chamber 10 from the source gas supply unit 76 at a predetermined flow rate, and the pressure in the chamber 10 is adjusted to a set value by the exhaust device 26.
  • a negative gas such as Ar / O 2 gas or N 2 gas is used.
  • the high frequency power supply 30 and the variable DC power supply 80 are turned on, and the superimposed voltage is applied to the upper electrodes 60 and 62. Further, a heat transfer gas is supplied between the electrostatic chuck 40 and the semiconductor wafer W.
  • the film-forming source gas discharged from the upper electrode 60 is turned into plasma by discharge between the upper electrodes 60 and 62 and the susceptor 12 used as the lower electrode, and the surface of the semiconductor wafer W is generated by radicals and ions generated from the plasma. A film is formed on the surface.
  • Example 5 and 6 are diagrams illustrating an example of experimental results in the comparative example.
  • FIG. 5 as an experimental result in the comparative example, instead of applying a superimposed voltage to the upper electrodes 60, 62, only an AC voltage having a frequency of 450 kHz, 2 MHz, 13 MHz, or 40 MHz is applied to the upper electrodes 60, 62. The relationship between the pressure and the electron density is shown.
  • FIG. 5 As an experimental result in the comparative example, instead of applying a superimposed voltage to the upper electrodes 60, 62, only an AC voltage having a frequency of 450 kHz, 2 MHz, 13 MHz, or 40 MHz is applied to the upper electrodes 60, 62. The relationship between the pressure and the electron density is shown.
  • FIG. 5 As an experimental result in the comparative example, instead of applying a superimposed voltage to the upper electrodes 60, 62, only an AC voltage having a frequency of 450 kHz, 2 MHz, 13 MHz, or 40 MHz is applied to the upper electrode
  • an alternating current having a frequency of 450 kHz is applied to the upper electrodes 60 and 62 in a state where the pressure in the chamber 10 is set to 500 mTorr instead of applying a superimposed voltage to the upper electrodes 60 and 62.
  • IED Ion Energy Distribution
  • FIG. 7 is a diagram illustrating an example of the experimental result 1 according to the embodiment.
  • a frequency of 500 kHz is applied to the upper electrodes 60 and 62 in a state where the pressure in the chamber 10 is set to 500 mTorr instead of applying a superimposed voltage to the upper electrodes 60 and 62.
  • 3 shows the relationship between ion energy and ion energy distribution when only the DC pulse voltage is applied. That is, the experimental result 1 is an experimental result when the on / off switch 92 shown in FIG. 1 is turned off.
  • FIG. 8 shows the relationship between the ion energy and the ion energy distribution when the superimposed voltage is applied to the upper electrodes 60 and 62 in the state where the pressure in the chamber 10 is 500 mTorr, as the experimental result 2 according to the embodiment. .
  • the frequency of the DC pulse voltage is 500 kHz
  • the power of the DC pulse voltage is 300 W
  • the frequency of the AC voltage is 40.68 MHz
  • the power of the AC voltage is 200 W or 500 W.
  • FIG. 9 shows the relationship between the pressure and the electron density when the superimposed voltage is applied to the upper electrodes 60 and 62 as the experimental result 2 according to the embodiment.
  • the frequency of the DC pulse voltage is 500 kHz
  • the power of the DC pulse voltage is 300 W.
  • the plots of 450 kHz, 2 MHz, 13 MHz, and 40 MHz are the same as those in FIG. 5, and the plot of 40 MHz + DC is obtained when a superimposed voltage is applied.
  • the control of the electron density based on the DC pulse voltage and the AC voltage are performed.
  • the ion energy control based on can be performed independently. In other words, by applying a superimposed voltage to the upper electrodes 60 and 62 to achieve both high electron density and low ion energy, the electron density control and the ion energy control are performed independently. Can do.
  • FIG. 10 is a diagram illustrating an example of the experimental result 3 according to the embodiment.
  • FIG. 10 shows the relationship between the wavelength and the emission intensity when the superimposed voltage is applied to the upper electrodes 60 and 62 in the state where the pressure in the chamber 10 is 500 mTorr, as the experimental result 3 according to the embodiment.
  • the nitriding power is weak and it is difficult to form a nitride film with good film quality.
  • the higher the frequency of the alternating voltage the better the quality of the nitride film. Therefore, the film formed by ⁇ -wave plasma is the highest quality film.
  • the ⁇ -wave plasma has a very high electron temperature immediately below the upper electrodes 60 and 62 and becomes a diffusion plasma toward the susceptor 12 (that is, the lower electrode).
  • the electron temperature immediately below the upper electrodes 60 and 62 can be made very high as in the case of the ⁇ -wave plasma, so that the same plasma as the ⁇ -wave plasma is generated. be able to.
  • Dissociation of N2 requires high-energy electrons.
  • N2 can be dissociated with high efficiency as shown in FIG. It becomes possible. In FIG. 10, it can be seen that the dissociation of N 2 proceeds due to the application of the DC pulse voltage, and the emission intensity of N radicals increases while the emission intensity of N 2 decreases.
  • the technology of the present disclosure can be applied to a process such as PEALD (Plasma Enhanced Atomic Layer Deposition) in which the gas replacement time has a great influence on the process throughput.
  • PEALD Pullasma Enhanced Atomic Layer Deposition
  • the film forming apparatus 1 includes the chamber 10 that can be evacuated, the susceptor 12 that is used as the lower electrode, the upper electrodes 60 and 62, the source gas supply unit 76, and the voltage application unit 5.
  • Have A substrate to be processed is placed on the susceptor 12.
  • the upper electrodes 60 and 62 are disposed in the chamber 10 so as to face the susceptor 12.
  • the raw material gas supply unit 76 supplies a film forming raw material gas that is turned into plasma in the processing space PS between the upper electrodes 60 and 62 and the susceptor 12 to the processing space PS.
  • the voltage application unit 5 applies to the upper electrodes 60 and 62 a superimposed voltage that is a voltage obtained by superimposing an alternating voltage and a direct-current pulse voltage in which the reference potential alternately changes up and down with time.
  • the film forming apparatus 1 includes the impedance adjustment circuit 100 connected between the susceptor 12 and the ground.

Abstract

本開示の成膜装置は、真空排気可能な処理容器と、下部電極と、上部電極と、ガス供給部と、電圧印加部とを有する。下部電極には被処理基板が載置される。上部電極は、処理容器内で下部電極に対向して配置される。ガス供給部は、上部電極と下部電極との間の処理空間でプラズマ化する成膜原料ガスを処理空間に供給する。電圧印加部は、基準電位が時間の経過に伴って上下に交互に変化する交流電圧を上部電極に印加する。

Description

成膜装置及び成膜方法
　本開示は、成膜装置及び成膜方法に関する。
　半導体集積回路の製造では、成膜装置によって、半導体ウエハ等の基板に対して成膜が行われる。成膜装置では、所定の真空度にされたチャンバ（処理容器）内に基板が配置され、チャンバ内に成膜原料ガスが供給されてプラズマが生成することにより、基板に対して成膜が行われる。成膜技術として、例えば、プラズマＣＶＤ（Chemical　Vapor　Deposition）、プラズマＡＬＤ（Atomic　Layer　Deposition）等が知られている。
特開２００９－２３９０１２号公報
　プラズマＣＶＤやプラズマＡＬＤのような数百ｍＴｏｒｒ～数Ｔｏｒｒの高圧条件下においては、高電子密度化が図れるプラズマを発生させる必要がある。これに対し、酸化膜成膜プロセスでは、高電子密度化のためには数ＭＨｚ以下の低周波が必要である一方で、低イオンエネルギー化のためには数十ＭＨｚ以上の高周波が必要である。一方で、窒化膜成膜プロセスでは、高電子密度化のためには数百ＭＨｚ以上の高周波が必要である一方で、高均一性のためには数十ＭＨｚ以下の低周波が必要である。
　よって、従来の成膜装置では、高電子密度化、低イオンエネルギー化、及び、高均一性を共に達成することは困難であった。このため、どのような成膜プロセスに対しても、高電子密度化、低イオンエネルギー化、及び、高均一性を共に達成できる成膜装置が望まれていた。
　本開示は、高電子密度化、低イオンエネルギー化、及び、高均一性を共に達成できる技術を提供する。
　本開示の一態様の成膜装置は、真空排気可能な処理容器と、下部電極と、上部電極と、ガス供給部と、電圧印加部とを有する。下部電極には被処理基板が載置される。上部電極は、処理容器内で下部電極に対向して配置される。ガス供給部は、上部電極と下部電極との間の処理空間でプラズマ化する成膜原料ガスを処理空間に供給する。電圧印加部は、基準電位が時間の経過に伴って上下に交互に変化する交流電圧を上部電極に印加する。
　本開示の技術によれば、高電子密度化、低イオンエネルギー化、及び、高均一性を共に達成できる。
図１は、実施形態に係る成膜装置の構成例を示す図である。 図２は、実施形態に係る高周波電圧の一例を示す図である。 図３は、実施形態に係る直流パルス電圧の一例を示す図である。 図４は、実施形態に係る重畳電圧の一例を示す図である。 図５は、比較例における実験結果の一例を示す図である。 図６は、比較例における実験結果の一例を示す図である。 図７は、実施形態に係る実験結果１の一例を示す図である。 図８は、実施形態に係る実験結果２の一例を示す図である。 図９は、実施形態に係る実験結果２の一例を示す図である。 図１０は、実施形態に係る実験結果３の一例を示す図である。
　以下に、本開示の技術の実施形態を図面に基づいて説明する。
　＜成膜装置の構成＞
　図１は、実施形態に係る成膜装置の構成例を示す図である。
　図１において、成膜装置１は、例えばアルミニウムまたはステンレス鋼等からなる金属製の処理容器であるチャンバ１０を有する。チャンバ１０は保安接地されている。
　チャンバ１０内には、被処理基板としての半導体ウエハＷが載置される円盤状のサセプタ１２が、水平に配置されている。サセプタ１２は、下部電極としても機能する。チャンバ１０の側壁には、半導体ウエハＷの搬入出口を開閉するゲートバルブ２８が取り付けられている。サセプタ１２は、例えばＡｌＮセラミックからなり、チャンバ１０の底から鉛直上方に延びる絶縁性の筒状支持部１４に支持されている。
　筒状支持部１４の外周に沿ってチャンバ１０の底から鉛直上方に延びる導電性の筒状支持部（内壁部）１６とチャンバ１０の側壁との間に、環状の排気路１８が形成されている。排気路１８の底には排気口２２が設けられている。
　排気口２２には排気管２４を介して排気装置２６が接続されている。排気装置２６は、例えばターボ分子ポンプ等の真空ポンプを有しており、チャンバ１０内の処理空間を所望の真空度まで減圧する。チャンバ１０内は、例えば、２００ｍＴｏｒｒ～１７００ｍＴｏｒｒの範囲の一定の圧力に保たれるのが好ましい。
　下部電極として用いられるサセプタ１２と接地との間には、コイル１０１と可変コンデンサ１０２とを有するインピーダンス調整回路１００が接続棒３６を介して電気的に接続されている。
　サセプタ１２の上には処理対象の半導体ウエハＷが載置され、半導体ウエハＷを囲むようにリング３８が設けられている。リング３８は、導電材（例えばＮｉ，Ａｌ等）からなり、サセプタ１２の上面に着脱可能に取り付けられる。
　サセプタ１２の上面には、ウエハ吸着用の静電チャック４０が設けられている。静電チャック４０は、膜状または板状の誘電体の間にシート状またはメッシュ状の導電体を挟んで形成される。静電チャック４０内の導電体には、チャンバ１０の外に配置される直流電源４２がオン／オフ切替スイッチ４４及び給電線４６を介して電気的に接続されている。直流電源４２より印加される直流電圧によって静電チャック４０に発生したクーロン力により、半導体ウエハＷが静電チャック４０上に吸着保持される。
　サセプタ１２の内部には、円周方向に延びる環状の冷媒室４８が設けられている。冷媒室４８には、チラーユニット（図示せず）より配管５０，５２を介して、所定温度の冷媒（例えば冷却水）が循環供給される。冷媒の温度によって静電チャック４０上の半導体ウエハＷの温度が制御される。さらに、ウエハ温度の精度を一層高めるために、伝熱ガス供給部（図示せず）からの伝熱ガス（例えばＨeガス）が、ガス供給管５１及びサセプタ１２内のガス通路５６を介して、静電チャック４０と半導体ウエハＷとの間に供給される。
　チャンバ１０の天井には、サセプタ１２と平行に向かい合って（つまり、対向して）、円盤状の内側上部電極６０及びリング状の外側上部電極６２が同心状に設けられている。径方向の好適なサイズとして、内側上部電極６０は半導体ウエハＷと同程度の口径（直径）を有し、外側上部電極６２はリング３８と同程度の口径（内径・外径）を有している。但し、内側上部電極６０と外側上部電極６２とは互いに電気的（より正確にはＤＣ的）に絶縁されている。両電極６０，６２の間には、例えばセラミックからなるリング状の絶縁体６３が挿入されている。
　内側上部電極６０は、サセプタ１２と真正面に向かい合う電極板６４と、電極板６４をその背後（上）から着脱可能に支持する電極支持体６６とを有している。電極板６４の材質として、ＮｉまたはＡｌ等の導電材が好ましい。電極支持体６６は、例えばアルマイト処理されたアルミニウムで構成される。外側上部電極６２も、サセプタ１２と向かい合う電極板６８と、電極板６８をその背後（上）から着脱可能に支持する電極支持体７０とを有している。電極板６８及び電極支持体７０は、電極板６４及び電極支持体６６とそれぞれ同じ材質で構成されるのが好ましい。以下では、内側上部電極６０と外側上部電極６２とを「上部電極６０，６２」と総称することがある。このように、成膜装置１では、円盤状のサセプタ１２（つまり、下部電極）と、円盤状の上部電極６０，６２とが互いに平行に対向している。
　なお、本実施形態では、上部電極６０，６２が、内側上部電極６０と外側上部電極６２との２つの部材で構成される場合を一例として挙げた。しかし、上部電極は１つの部材で構成されても良い。
　上部電極６０，６２とサセプタ１２との間に設定される処理空間ＰＳに成膜原料ガスを供給するために、内側上部電極６０がシャワーヘッドとして兼用される。より詳細には、電極支持体６６の内部にガス拡散室７２が設けられ、ガス拡散室７２からサセプタ１２側に貫ける多数のガス吐出孔７４が電極支持体６６及び電極板６４に形成される。ガス拡散室７２の上部に設けられるガス導入口７２ａには、原料ガス供給部７６から延びるガス供給管７８が接続されている。なお、内側上部電極６０だけでなく外側上部電極６２にもシャワーヘッドを設ける構成としても良い。
　チャンバ１０の外には、印加電圧を出力する電圧印加部５が配置されている。電圧印加部５は、給電ライン８８を介して上部電極６０，６２に接続されている。電圧印加部５は、高周波電源３０と、マッチングユニット３４と、可変直流電源８０と、パルス発生器８４と、フィルタ８６と、重畳器９１と、オン／オフ切替スイッチ９２とを有する。
　高周波電源３０は、プラズマの生成に寄与する高周波数の交流電圧（以下では「高周波電圧」と呼ぶことがある）を生成し、生成した高周波電圧をマッチングユニット３４及びオン／オフ切替スイッチ９２を介して重畳器９１に供給する。オン／オフ切替スイッチ９２がオンになっているときは、高周波電圧が重畳器９１に供給される一方で、オン／オフ切替スイッチ９２がオフになっているときは、高周波電圧が重畳器９１に供給されない。高周波電源３０が生成する高周波電圧の周波数は、例えば１３ＭＨｚ以上であることが好ましい。
　図２は、実施形態に係る高周波電圧の一例を示す図である。図２に示すように、高周波電源３０は、例えば、０Ｖを基準電位ＲＰとする－２５０Ｖ～２５０Ｖの高周波電圧Ｖ１を生成する。マッチングユニット３４は、高周波電源３０側のインピーダンスと負荷（主に電極、プラズマ、チャンバ）側のインピーダンスとの間の整合をとる。
　可変直流電源８０の出力端子はパルス発生器８４に接続され、可変直流電源８０は、負の直流電圧（つまり負のＤＣ電圧）をパルス発生器８４に出力する。パルス発生器８４は、可変直流電源８０から入力される負の直流電圧を用いて、矩形波の直流パルス電圧（つまりＤＣパルス電圧）を発生し、発生した直流パルス電圧をフィルタ８６を介して重畳器９１に供給する。パルス発生器８４が発生する直流パルス電圧の周波数は、例えば、１０ｋＨｚ～１ＭＨｚであることが好ましい。また、パルス発生器８４が発生する直流パルス電圧のデューティ比は、１０％～９０％であることが好ましい。
　図３は、実施形態に係る直流パルス電圧の一例を示す図である。図３に示すように、パルス発生器８４は、例えば、－５００Ｖ～０Ｖの矩形波の直流パルス電圧Ｖ２を生成する。フィルタ８６は、パルス発生器８４から出力される直流パルス電圧をスルーで重畳器９１へ出力する一方で、高周波電源３０から出力される高周波電圧を接地ラインへ流してパルス発生器８４側へは流さないように構成されている。
　重畳器９１は、高周波電源３０から出力される高周波電圧と、パルス発生器８４から出力される直流パルス電圧とを重畳することにより、高周波電圧と直流パルス電圧とが重畳された電圧（以下では「重畳電圧」と呼ぶことがある）を生成する。生成された重畳電圧は、給電ライン８８を介して上部電極６０，６２に印加される。重畳器９１は、電圧重畳部の一例である。
　図４は、実施形態に係る重畳電圧の一例を示す図である。図２示す高周波電圧Ｖ１と図３に示す直流パルス電圧Ｖ２とが重畳された場合、図４に示す重畳電圧Ｖ３が生成される。高周波電圧に直流パルス電圧が重畳されることにより、図４に示すように、重畳電圧Ｖ３においては、矩形波の直流パルス電圧Ｖ２（図３）の波形に合わせて、高周波電圧Ｖ１（図２）の基準電位ＲＰが時間の経過に伴って上下に交互に変化する。つまり、電圧印加部５は、オン／オフ切替スイッチ９２がオンになっている場合には、パルス状（つまり、矩形波状）に変化する高周波電圧を出力する。
　なお、オン／オフ切替スイッチ９２がオンになっているときは、マッチングユニット３４から出力される高周波電圧が重畳器９１に供給されるので、重畳器９１からは重畳電圧が出力される。一方で、オン／オフ切替スイッチ９２がオフになっているときは、マッチングユニット３４から出力される高周波電圧が重畳器９１に供給されないので、フィルタ８６から出力された直流パルス電圧がそのまま重畳器９１から出力される。
　また、チャンバ１０内で処理空間ＰＳに面する適当な箇所（例えば、外側上部電極６２の半径方向外側）には、例えばＮｉ，Ａｌ等の導電性部材からなるリング状のグランドパーツ９６が取り付けられている。グランドパーツ９６は、例えばセラミックからなるリング状の絶縁体９８に取り付けられるとともに、チャンバ１０の天井壁に接続されており、チャンバ１０を介して接地されている。プラズマ処理中に電圧印加部５から上部電極６０，６２に重畳電圧が印加されると、プラズマを介して上部電極６０，６２とグランドパーツ９６との間で電子電流が流れるようになっている。
　成膜装置１内の各構成（例えば、排気装置２６、高周波電源３０、オン／オフ切替スイッチ４４，９２、原料ガス供給部７６、チラーユニット（図示せず）、伝熱ガス供給部（図示せず）等）の個々の動作、及び、成膜装置１全体の動作（シーケンス）は、例えばマイクロコンピュータからなる制御部（図示せず）によって制御される。
　＜成膜装置での成膜処理＞
　成膜装置１において、成膜を行なうには、まずゲートバルブ２８を開状態にして加工対象の半導体ウエハＷをチャンバ１０内に搬入して、静電チャック４０の上に載置する。次に、オン／オフ切替スイッチ４４をオンにし、静電吸着力によって静電チャック４０上に半導体ウエハＷを吸着保持する。そして、原料ガス供給部７６より成膜原料ガスを所定の流量でチャンバ１０内に導入し、排気装置２６によりチャンバ１０内の圧力を設定値に調節する。成膜原料ガスとして、例えば、Ａｒ／Ｏ２ガス等の負性ガスやＮ２ガスが用いられる。さらに、高周波電源３０及び可変直流電源８０をオンにして、重畳電圧を上部電極６０，６２に印加する。また、静電チャック４０と半導体ウエハＷとの間に伝熱ガスを供給する。上部電極６０より吐出された成膜原料ガスは、上部電極６０，６２と下部電極として用いられるサセプタ１２との間での放電によってプラズマ化し、このプラズマで生成されるラジカルやイオンによって半導体ウエハＷ表面に被膜が生成される。
　＜比較例の実験結果（成膜原料ガス：Ａｒ／Ｏ２）＞
　図５及び図６は、比較例における実験結果の一例を示す図である。図５には、比較例における実験結果として、上部電極６０，６２に重畳電圧を印加するのではなく、上部電極６０，６２に４５０ｋＨｚ、２ＭＨｚ、１３ＭＨｚまたは４０ＭＨｚの周波数の交流電圧のみを印加した場合の圧力と電子密度との関係を示す。図６には、比較例における実験結果として、上部電極６０，６２に重畳電圧を印加するのではなく、チャンバ１０内の圧力を５００ｍＴｏｒｒにした状態で、上部電極６０，６２に４５０ｋＨｚの周波数の交流電圧のみを印加した場合のイオンエネルギーとイオンエネルギー分布（ＩＥＤ：Ion　Energy　Distribution）との関係を示す。
　周波数が４５０ｋＨｚの低周波の交流電圧のみが上部電極６０，６２に印加される場合は、図５に示すように、Ｏ２を含む負性ガスプラズマでも電子密度が高いため、特にチャンバ１０内の圧力が０.７Ｔｏｒｒ付近で、成膜のための十分な電子密度が得られる。一方で、図６に示すように、交流電圧のパワーが１０００Ｗの場合には、イオンエネルギーが高くなり、生成される膜に与えるダメージが大きくなる。また、交流電圧のパワーを１０００Ｗにしたまま圧力を上げてもイオンエネルギーの大幅な低下は期待できない。これに対し、図６に示すように、交流電圧のパワーを３００Ｗ、１５０Ｗというように低パワー化することで低イオンエネルギー化を図ることはできるが、低パワー化により電子密度が低下するため成膜レートが低下してしまう。
　また、図５に示すように、イオンエネルギーを低下させるために交流電圧の周波数を２ＭＨｚ、１３ＭＨｚ、４０ＭＨｚというように高周波化すると、電子温度が低下するため、電子がラジカルに付着して負イオンが作られてしまい電子密度が低下してしまう。また、図５に示すように、イオンエネルギーを低下させるために高圧化すると、電子温度が低下するため、高周波化と同様に、負イオンが作られてしまい電子密度が低下する。
　このように、上部電極６０，６２に交流電圧のみを印加することによっては、高電子密度化と低イオンエネルギー化との両立を図ることは困難である。
　＜実施形態の実験結果１（成膜原料ガス：Ａｒ／Ｏ２）＞
　図７は、実施形態に係る実験結果１の一例を示す図である。図７には、実施形態に係る実験結果１として、上部電極６０，６２に重畳電圧を印加するのではなく、チャンバ１０内の圧力を５００ｍＴｏｒｒにした状態で、上部電極６０，６２に５００ｋＨｚの周波数の直流パルス電圧のみを印加した場合のイオンエネルギーとイオンエネルギー分布との関係を示す。つまり、実験結果１は、図１に示すオン／オフ切替スイッチ９２をオフにした場合の実験結果である。
　周波数が５００ｋＨｚの低周波の直流パルス電圧のみが上部電極６０，６２に印加される場合は、図７に示すように、直流パルス電圧のパワーにかかわらず、イオンエネルギーは、図６の場合と比べて非常に低くなる。また、図７に示すように、直流パルス電圧のパワーを上げることにより、イオンエネルギーを低く維持したまま、電子密度のみを高くすることができる。
　このように、上部電極６０，６２に直流パルス電圧のみを印加することによって、高成膜レートのための高電子密度化と、低ダメージのための低イオンエネルギー化との両立を図ることが可能になる。
　＜実施形態の実験結果２（成膜原料ガス：Ａｒ／Ｏ２）＞
　図８及び図９は、実施形態に係る実験結果２の一例を示す図である。図８には、実施形態に係る実験結果２として、チャンバ１０内の圧力を５００ｍＴｏｒｒにした状態で、上部電極６０，６２に重畳電圧を印加した場合のイオンエネルギーとイオンエネルギー分布との関係を示す。図８において、直流パルス電圧の周波数は５００ｋＨｚ、直流パルス電圧のパワーは３００Ｗ、交流電圧の周波数は４０.６８ＭＨｚ、交流電圧のパワーは２００Ｗまたは５００Ｗである。また、図９には、実施形態に係る実験結果２として、上部電極６０，６２に重畳電圧を印加した場合の圧力と電子密度との関係を示す。図９において、直流パルス電圧の周波数は５００ｋＨｚ、直流パルス電圧のパワーは３００Ｗである。なお、図９において、４５０ｋＨｚ、２ＭＨｚ、１３ＭＨｚ及び４０ＭＨｚのプロットは、図５と同一であり、４０ＭＨｚ＋ＤＣのプロットが重畳電圧を印加した場合のものである。
　上記の実験結果１によれば、図７に示すように、直流パルス電圧のパワーを変化させても、イオンエネルギーは、ほとんど変化しない。
　これに対し、実験結果２では、図８に示すように、重畳電圧の元になる交流電圧のパワーを変化させることで、電子密度を図７の場合と同等に維持したまま、イオンエネルギーを変化させることができる。
　このように、上部電極６０，６２に重畳電圧を印加する場合には、上部電極６０，６２に直流パルス電圧のみを印加する場合に比べて、直流パルス電圧に基づく電子密度の制御と、交流電圧に基づくイオンエネルギーの制御とを、それぞれ独立に行うことができる。つまり、上部電極６０，６２に重畳電圧を印加することにより、高電子密度化と低イオンエネルギー化との両立を図った上で、電子密度の制御とイオンエネルギーの制御とを独立して行うことができる。
　また、図９に示すように、上部電極６０，６２に重畳電圧を印加する場合でも、特にチャンバ１０内の圧力が０.７Ｔｏｒｒ付近で、図５と同様に、成膜のための十分な電子密度が得られる。
　＜実施形態の実験結果３（成膜原料ガス：Ｎ２）＞
　図１０は、実施形態に係る実験結果３の一例を示す図である。図１０には、実施形態に係る実験結果３として、チャンバ１０内の圧力を５００ｍＴｏｒｒにした状態で、上部電極６０，６２に重畳電圧を印加した場合の波長と発光強度との関係を示す。
　交流電圧のみを上部電極６０，６２に印加してＮ２プラズマを発生させると、窒化力が弱く、良好な膜質の窒化膜を成膜することが困難である。一般に交流電圧の周波数が高いほど窒化膜の質は良くなるため、μ波プラズマにより成膜された膜が最も良質な膜となる。μ波プラズマは上部電極６０，６２の直下で電子温度が非常に高く、サセプタ１２（つまり、下部電極）に向かって拡散プラズマとなる。
　直流パルス電圧を上部電極６０，６２印加することにより、μ波プラズマと同様に上部電極６０，６２の直下の電子温度を非常に高くすることができるため、μ波プラズマと同様のプラズマを発生させることができる。Ｎ２の解離には高エネルギーの電子が必要であり、直流パルス電圧のみ、または、重畳電圧を上部電極６０，６２印加することにより、図１０に示すように、高効率にＮ２を解離することが可能になる。図１０では、直流パルス電圧の印加によりＮ２の解離が進み、Ｎ２の発光強度が減少する一方で、Ｎラジカルの発光強度が増加していることが分かる。
　さらに、高周波になるほど波長が短くなるため、波長効果によってプラズマ分布の均一性が悪化する。これに対し、従来の技術では、Ｎ２の高解離度とプラズマ均一性とを両立することが困難であったため、上部電極と下部電極との間隔を大きくしたり、上部電極の形状を工夫する必要があった。これに対し、平板状の上部電極と円盤状の下部電極とが互いに平行に対向している場合には、直流パルス電圧の印加によりプラズマ均一性が良好になる。このため、直流パルス電圧のみの印加、または、重畳電圧の印加により、Ｎ２の高解離度とプラズマ均一性とを両立できるとともに、上部電極と下部電極との間隔を小さくすることができる。よって、本開示の技術は、ガスの置換時間がプロセスのスループットに与える影響が大きいＰＥＡＬＤ（Plasma　Enhanced　Atomic　Layer　Deposition）のようなプロセスに適用可能である。
　以上のように、実施形態では、成膜装置１は、真空排気可能なチャンバ１０と、下部電極として用いられるサセプタ１２、上部電極６０，６２と、原料ガス供給部７６と、電圧印加部５とを有する。サセプタ１２には被処理基板が載置される。上部電極６０，６２は、チャンバ１０内でサセプタ１２に対向して配置される。原料ガス供給部７６は、上部電極６０，６２とサセプタ１２との間の処理空間ＰＳでプラズマ化する成膜原料ガスを処理空間ＰＳに供給する。電圧印加部５は、基準電位が時間の経過に伴って上下に交互に変化する交流電圧と直流パルス電圧とが重畳された電圧である重畳電圧を上部電極６０，６２に印加する。
　こうすることで、成膜の際に、高電子密度化、低イオンエネルギー化、及び、高均一性を共に達成できる。さらに、高電子密度化と低イオンエネルギー化との両立を図った上で、電子密度の制御とイオンエネルギーの制御とを独立して行うことができる。
　また、実施形態では、成膜装置１は、サセプタ１２と接地との間に接続されたインピーダンス調整回路１００を有する。
　こうすることで、上部電極６０，６２とサセプタ１２との間のインピーダンスを減少させることが可能になるため、重畳電圧の交流電圧成分がサセプタ１２に到達し易くなる。
　なお、本開示の実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。実に、上記の実施形態は多様な形態で具現され得る。また、上記の実施形態は、請求の範囲及びその趣旨を逸脱することなく、様々な形態で省略、置換、変更されても良い。
１　成膜装置
５　電圧印加部
１０　チャンバ
１２　サセプタ
６０　内側上部電極
６２　外側上部電極
７６　原料ガス供給部

Claims (3)

  1. 　真空排気可能な処理容器と、
    　前記処理容器内で被処理基板が載置される下部電極と、
    　前記処理容器内で前記下部電極に対向して配置される上部電極と、
    　前記上部電極と前記下部電極との間の処理空間でプラズマ化する成膜原料ガスを前記処理空間に供給するガス供給部と、
    　基準電位が時間の経過に伴って上下に交互に変化する交流電圧を前記上部電極に印加する電圧印加部と、
    　を具備する成膜装置。
  2. 　前記下部電極と接地との間に接続されたインピーダンス調整回路、
    　をさらに具備する請求項１に記載の成膜装置。
  3. 　真空排気可能な処理容器と、
    　前記処理容器内で被処理基板が載置される下部電極と、
    　前記処理容器内で前記下部電極に対向して配置される上部電極と、
    　を具備する成膜装置における成膜方法であって、
    　前記上部電極と前記下部電極との間の処理空間でプラズマ化する成膜原料ガスを前記処理空間に供給することと、
    　基準電位が時間の経過に伴って上下に交互に変化する交流電圧を前記上部電極に印加することと、
    　を有する成膜方法。
PCT/JP2019/020314 2018-05-31 2019-05-22 成膜装置及び成膜方法 WO2019230526A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-104200 2018-05-31
JP2018104200A JP2019212648A (ja) 2018-05-31 2018-05-31 成膜装置及び成膜方法

Publications (1)

Publication Number Publication Date
WO2019230526A1 true WO2019230526A1 (ja) 2019-12-05

Family

ID=68698104

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/020314 WO2019230526A1 (ja) 2018-05-31 2019-05-22 成膜装置及び成膜方法

Country Status (3)

Country Link
JP (1) JP2019212648A (ja)
TW (1) TW202012699A (ja)
WO (1) WO2019230526A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022015848A (ja) * 2020-07-10 2022-01-21 東京エレクトロン株式会社 成膜装置及び成膜方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131685A (ja) * 1997-07-14 1999-02-02 Hitachi Electron Eng Co Ltd プラズマｃｖｄ装置およびそのクリーニング方法
JP2000313962A (ja) * 1999-04-26 2000-11-14 Sekisui Chem Co Ltd 放電プラズマを用いたＴｉＯ２薄膜の形成方法
JP2005026063A (ja) * 2003-07-02 2005-01-27 Sharp Corp プラズマ処理装置およびプラズマ処理方法
JP2005340760A (ja) * 2004-04-30 2005-12-08 Tokyo Electron Ltd プラズマ処理装置
JP2009071133A (ja) * 2007-09-14 2009-04-02 Toshiba Corp プラズマ処理装置およびプラズマ処理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131685A (ja) * 1997-07-14 1999-02-02 Hitachi Electron Eng Co Ltd プラズマｃｖｄ装置およびそのクリーニング方法
JP2000313962A (ja) * 1999-04-26 2000-11-14 Sekisui Chem Co Ltd 放電プラズマを用いたＴｉＯ２薄膜の形成方法
JP2005026063A (ja) * 2003-07-02 2005-01-27 Sharp Corp プラズマ処理装置およびプラズマ処理方法
JP2005340760A (ja) * 2004-04-30 2005-12-08 Tokyo Electron Ltd プラズマ処理装置
JP2009071133A (ja) * 2007-09-14 2009-04-02 Toshiba Corp プラズマ処理装置およびプラズマ処理方法

Also Published As

Publication number Publication date
TW202012699A (zh) 2020-04-01
JP2019212648A (ja) 2019-12-12

Similar Documents

Publication Publication Date Title
KR102539151B1 (ko) 기판 처리 방법
WO2019239872A1 (ja) 成膜装置及び成膜装置におけるクリーニング方法
KR100319664B1 (ko) 플라즈마처리장치
US8641916B2 (en) Plasma etching apparatus, plasma etching method and storage medium
JP5165993B2 (ja) プラズマ処理装置
JP6423706B2 (ja) プラズマ処理装置
US9502219B2 (en) Plasma processing method
CN110592558B (zh) 成膜装置
JP2009239012A (ja) プラズマ処理装置及びプラズマエッチング方法
KR102523732B1 (ko) 표면 입자를 감소시키기 위한 플라즈마 방전 점화 방법
JP2013254723A (ja) プラズマ処理装置
JP4935149B2 (ja) プラズマ処理用の電極板及びプラズマ処理装置
JP2013084653A (ja) プラズマエッチング装置
TW202109603A (zh) 電漿處理裝置及電漿處理方法
WO2019230526A1 (ja) 成膜装置及び成膜方法
JP2017157560A (ja) プラズマ処理装置
US20150110973A1 (en) Plasma processing apparatus and plasma processing method
JP5695117B2 (ja) プラズマエッチング方法
US20230377844A1 (en) Plasma processing apparatus and plasma processing method
US20220139672A1 (en) Plasma processing apparatus and plasma processing method
WO2024029612A1 (ja) 基板処理システム及び基板処理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19811829

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19811829

Country of ref document: EP

Kind code of ref document: A1