WO2019228489A1 - 阵列基板及其制造方法、包括其的显示面板 - Google Patents

阵列基板及其制造方法、包括其的显示面板 Download PDF

Info

Publication number
WO2019228489A1
WO2019228489A1 PCT/CN2019/089446 CN2019089446W WO2019228489A1 WO 2019228489 A1 WO2019228489 A1 WO 2019228489A1 CN 2019089446 W CN2019089446 W CN 2019089446W WO 2019228489 A1 WO2019228489 A1 WO 2019228489A1
Authority
WO
WIPO (PCT)
Prior art keywords
patterned portion
array substrate
patterned
substrate according
holes
Prior art date
Application number
PCT/CN2019/089446
Other languages
English (en)
French (fr)
Inventor
白妮妮
康峰
刘亮亮
唐亮
薛智勇
李海龙
Original Assignee
京东方科技集团股份有限公司
鄂尔多斯市源盛光电有限责任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 鄂尔多斯市源盛光电有限责任公司 filed Critical 京东方科技集团股份有限公司
Priority to US16/756,143 priority Critical patent/US11264409B2/en
Publication of WO2019228489A1 publication Critical patent/WO2019228489A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates

Definitions

  • each of the plurality of rows has the same number of holes, and the plurality of rows are along a direction from the first patterned portion toward the second patterned portion.
  • the row closer to the second patterned portion has a larger area of the hole.
  • FIG. 2 is a schematic diagram of an array substrate provided according to some other exemplary embodiments of the present disclosure.
  • first,” “second,” “third,” etc. may be used herein to describe various elements, components and / or sections, these elements, components and / or sections are not Should be limited by these terms. These terms are only used to distinguish one element, component or part from another element, component or part. Accordingly, a first element, component, or section discussed below can also be referred to as a second or third element, component, or section without departing from the teachings of the present disclosure.
  • the above-mentioned penetrating portion 3 can be used to make the material of the first patterning portion 1 melt toward the penetrating portion 3 at a high temperature, that is, The inside of at least one hole and / or at least one groove overflows, thereby effectively preventing the material of the first patterned portion 1 from overflowing in the direction of the second patterned portion 2 due to high temperature melting, or effectively reducing the first patterned portion
  • the amount of material that overflows in the direction of the second patterned portion 2 can effectively prevent the first patterned portion 1 and the second patterned portion 2 from being stuck due to the spilled material.
  • the penetration portion 3 can also be used as a packaging hole on the side of the first patterned portion 1 near the second patterned portion 2.
  • the function of 4 is that the penetrating portion 3 can have two functions at the same time. On the one hand, it is used for the high-temperature overflow prevention of the material of the first patterning portion 1, and on the other hand, it is used for the packaging of the array substrate 100.
  • Narrow such as d 1 ⁇ d 2 ⁇ d 3 shown in FIG. 3 , so that in the side where the first patterned portion 1 is closer to the second patterned portion 2, the closer the second patterned portion 2 is, the less it is provided Material of the first patterned portion 1 near the second patterned portion 2 so as to ensure that the material of the first patterned portion 1 does not move toward the second patterned portion 2 when it is melted at a high temperature.
  • the direction in which it is located overflows, or there is only a small amount of overflow in the direction where the second patterned portion 2 is located, so it can effectively reduce the risk of material adhesion caused by the laser-laser packaging of the first patterned portion 1 and the second patterned portion 2 .
  • the overflow can also be used as a local connection line inside the first patterned portion 1 to locally connect regions that were not previously connected inside the first patterned portion 1.
  • the first patterned portion 1 is a metal trace, this can reduce the resistance value of the total resistance of the first patterned portion 1, thereby reducing the IR voltage drop of the first patterned portion 1.

Abstract

提供了一种阵列基板（100），包括：衬底（10）；第一图案化部分（1），其设置于所述衬底（10）上，并且设置成与所述衬底（10）的封装区域（A）相邻；第二图案化部分（2），其设置于所述衬底（10）上，并且设置成与所述第一图案化部分（1）同层且相邻；其中，所述第一图案化部分（1）在其靠近所述第二图案化部分（2）的一侧中包括穿透部分（3）。还提供了用于制造所述阵列基板（100）的制造方法，以及一种包括所述阵列基板（100）的显示面板（200）。

Description

阵列基板及其制造方法、包括其的显示面板
相关申请
本申请要求享有2018年5月31日提交的中国专利申请No.201820834824.2的优先权，其全部公开内容通过引用并入本文。
技术领域
本公开涉及显示技术领域，尤其涉及一种阵列基板及其制造方法，以及还涉及包括该阵列基板的显示面板。
背景技术
显示面板的阵列基板通常包括有显示区域以及围绕显示区域的封装区域。目前，显示面板的封装区域多通过激光镭射进行封装。然而，显示面板的显示区域和封装区域一般均设有金属走线，在通过激光镭射对显示面板进行封装的过程中，由于激光镭射的封装温度较高，一般超过1200℃，容易使位于封装区域以及封装区域附近的金属走线因高温熔化而局部溢出，从而导致其与相邻的金属走线相连短路，使得显示面板显示不良。
发明内容
根据本公开的一个方面，提供了一种阵列基板，包括：衬底；第一图案化部分，其设置于所述衬底上，并且设置成与所述衬底的封装区域相邻；第二图案化部分，其设置于所述衬底上，并且设置成与所述第一图案化部分同层且相邻；其中，所述第一图案化部分在其靠近所述第二图案化部分的一侧中包括穿透部分。
根据本公开的一些示例性实施例，所述穿透部分包括槽，所述槽沿着所述第一图案化部分延伸的方向延伸。
根据本公开的一些示例性实施例，所述穿透部分包括多个槽，所述多个槽彼此平行并且都沿着所述第一图案化部分延伸的方向延伸，所述多个槽在所述第一图案化部分的靠近所述第二图案化部分的一侧中相应地形成多个条，所述多个条彼此平行且沿着所述第一图案化部分延伸的方向延伸。
根据本公开的一些示例性实施例，沿着从所述第一图案化部分朝向所述第二图案化部分的方向，所述多个条中越靠近所述第二图案化部分的条越细。
根据本公开的一些示例性实施例，沿着从所述第一图案化部分朝向所述第二图案化部分的方向，所述多个槽中越靠近所述第二图案化部分的槽越宽。
根据本公开的一些示例性实施例，所述穿透部分包括多个孔。
根据本公开的一些示例性实施例，所述多个孔中各个孔的形状从以下的组中选择，所述组包括：圆形、椭圆形、三角形、长方形、正方形、多边形。
根据本公开的一些示例性实施例，沿着从所述第一图案化部分朝向所述第二图案化部分的方向，所述多个孔排列成多个行，并且每一行沿着所述第一图案化部分延伸的方向延伸。
根据本公开的一些示例性实施例，沿着从所述第一图案化部分朝向所述第二图案化部分的方向，所述多个行中越靠近所述第二图案化部分的行中所有的孔的面积之和越大。
根据本公开的一些示例性实施例，每个孔具有相同的面积，并且沿着从所述第一图案化部分朝向所述第二图案化部分的方向，所述多个行中越靠近所述第二图案化部分的行具有的孔的数量越多。
根据本公开的一些示例性实施例，所述多个行中各行具有相同数量的孔，并且沿着从所述第一图案化部分朝向所述第二图案化部分的方向，所述多个行中越靠近所述第二图案化部分的行具有的孔的面积越大。
根据本公开的一些示例性实施例，每个孔具有相同的面积，并且所述多个行中各行具有相同数量的孔。
根据本公开的一些示例性实施例，所述第一图案化部分在其远离所述第二图案化部分的一侧中设有至少一个封装孔。
根据本公开的一些示例性实施例，所述第一图案化部分是第一金属走线，并且所述第二图案化部分是第二金属走线。
根据本公开的一些示例性实施例，所述第二金属走线设置于所述衬底基板的显示区域内。
根据本公开的一些示例性实施例，所述第二金属走线包括栅线或 数据线。
根据本公开的一些示例性实施例，所述第一金属走线是铜制薄膜走线、铝制薄膜走线或钛铝钛复合薄膜走线。
根据本公开的另一个方面，提供了一种显示面板，其包括如上所述的阵列基板。
根据本公开的另一个方面，一种用于制造如上所述的阵列基板的制造方法，所述制造方法包括下述步骤：
a)在所述衬底上形成第一图案化部分和第二图案化部分，使得所述第一图案化部分与所述衬底的封装区域相邻，所述第二图案化部分与所述第一图案化部分同层且相邻；以及
b)在所述第一图案化部分靠近所述第二图案化部分的一侧中形成所述穿透部分。
根据本公开的一些示例性实施例，所述穿透部分包括至少一个槽和至少一个孔中的至少一种。。
附图说明
下面将结合附图对本公开的示例性具体实施方式进行详细的描述，以便能够对本公开要解决的问题、上述以及其他目的、特征和优点具有更加充分的认识和理解，在附图中：
图1为根据本公开的一些示例性实施例提供的阵列基板的示意图；
图2为根据本公开的另一些示例性实施例提供的阵列基板的示意图；
图3为根据本公开的又一些示例性实施例提供的阵列基板的示意图；
图4为根据本公开的又一些示例性实施例提供的阵列基板的示意图；
图5为根据本公开的又一些示例性实施例提供的阵列基板的示意图；
图6为根据本公开的再一些示例性实施例提供的阵列基板的示意图；
图7示意性地示出了包括根据本公开的示例性实施例的阵列基板的显示面板；以及
图8示意性示出了用于制造根据本公开的示例性实施例的阵列基板的制造方法。
遍及全部附图，相同或相似的附图标记指示相同或者相似的部件、元件以及部分。此外，附图仅仅用于对本公开的示例性描述，因此其仅示出与本公开有关的内容，而不必绘制出全部细节，也不必按比例来绘制。
附图标记：
1：第一图案化部分
2：第二图案化部分
3：穿透部分
4：封装孔
10：衬底
31：槽
32：条
33：孔
34：分区
100：阵列基板
200：显示面板
A-封装区域
具体实施方式
为便于理解，下面结合说明书附图，对根据本公开的示例性实施例提供的阵列基板、显示面板以及制造方法进行详细描述。
将理解的是，尽管术语“第一”、“第二”、“第三”等等在本文中可以用来描述各种元件、部件和/或部分，但是这些元件、部件和/或部分不应当由这些术语限制。这些术语仅用来将一个元件、部件或部分与另一个元件、部件或部分相区分。因此，下面讨论的第一元件、部件或部分也可以被称为第二或第三元件、部件或部分而不偏离本公开的教导。
本文中使用的术语仅用于描述特定实施例的目的，并且不意图限制本发明。如本文中使用的，单数形式“一个”、“一”和“该”旨 在也包括复数形式，除非上下文清楚地另有指示。还要理解的是，术语“包括”和/或“包含”当在本说明书中使用时，是指所述及的特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其群组的存在或者添加一个或多个其他特征、整体、步骤、操作、元件、部件和/或其群组。此外，本文中出现的术语“和/或”包括相关联的列出项目中的一个或多个的任意和全部组合。
将理解的是，当元件被描述为“连接到另一个元件”或“耦合到另一个元件”时，其可以直接连接到另一个元件或直接耦合到另一个元件，或者可以存在中间元件。相反，当元件被描述为“直接连接到另一个元件”或“直接耦合到另一个元件”时，没有中间元件存在。
除非另有定义，本文中使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所通常理解的相同含义。还要理解的是，诸如那些在通常使用的字典中定义的之类的术语应当被解释为具有与其在相关领域和/或本说明书上下文中的含义相一致的含义，并且将不在理想化或过于正式的意义上进行解释，除非本文中明确地如此定义。
需要说明的是，在本说明书的描述中，参考表述“一个实施例”、“一些实施例”、“示例性实施例”、“具体示例”、或“一些示例”等的描述，意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例或示例中。因此，在本文中，针对上述表述的示意性描述不必仅针对相同的实施例或示例。而是，所描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
为了清楚目的，本发明所属领域公知的某些技术、结构、材料未被详细描述，以避免使本申请变得冗长。
请参阅图1至图6，其示出了根据本公开的示例性实施例提供的阵列基板100，其包括衬底10，以及设置于衬底10上的第一图案化部分1和第二图案化部分2。第一图案化部分1设置在衬底10上的封装区域A内，并且与封装区域A相邻，第二图案化部分2设置在封装区域 A外并且与第一图案化部分1相邻。但容易理解的是，上述布置并非是唯一的。事实上，第一图案化部分1只要设置成与封装区域A相邻便可，而第二图案化部分2只要设置成与第一图案化部分1相邻便可。第一图案化部分1在靠近第二图案化部分2的一侧上设有穿透部分3，穿透部分3可以包括至少一条槽和/或至少一个孔。
在根据本公开的另一些示例性实施例中，第一图案化部分1可以是第一金属走线，第二图案化部分2可以是第二金属走线。可选地，所述第二金属走线可位于衬底10的显示区域内，并且可以包括栅线和/或数据线。然而容易理解的是，根据本公开示例性实施例的第一图案化部分1和第二图案化部分2可以是图案化形成在衬底10上的任何部分，其可以由任何材料形成，只要所述材料在遭遇高温时将熔化相邻继而可能导致熔化材料的局部溢出便可。
在根据本公开的示例性实施例提供的阵列基板100中，将设置成与衬底10的封装区域A相邻的图案化部分定义为第一图案化部分1，将设置成与第一图案化部分1相邻的图案化部分定义为第二图案化部分2，并在第一图案化部分1的靠近第二图案化部分2的一侧中设置了穿透部分3。穿透部分3可以包括至少一条槽和/或至少一个孔，所述槽和/或孔的形状可以根据实际需要自行设定，例如，可以为椭圆形、圆形、长方形、正方形、三角形以及多边形中的至少一种。
在通过激光镭射对根据本公开的示例性实施例提供的阵列基板100进行封装时，利用上述穿透部分3，可以使第一图案化部分1的材料在高温熔化时向穿透部分3，即至少一个孔和/或至少一条槽的内部溢出，从而有效防止了第一图案化部分1的材料因高温熔化而向第二图案化部分2所在的方向溢出，或者有效减少了第一图案化部分1向第二图案化部分2所在方向溢出的材料量，因此能够有效避免第一图案化部分1与第二图案化部分2因溢出的材料而发生的粘连。对于第一图案化部分1和第二图案化部分2为金属走线的示例性实施例而言，避免了这些金属走线之间发生短路的风险。因此，根据本公开的示例性实施例提供的阵列基板100能够降低其所在的显示面板因激光镭射封装而造成的材料粘连(对于金属走线而言，该材料粘连将导致短路)的风险，从而有利于提高显示面板的产品良率。
可以理解的是，第一图案化部分1和第二图案化部分2同层设置， 也就是说，第一图案化部分1与第二图案化部分2可以通过一次构图工艺制作形成。对于第一图案化部分1和第二图案化部分2为金属走线的示例性实施例而言，第一图案化部分1可以为铜制薄膜走线、铝制薄膜走线或钛铝钛复合薄膜走线等；第二图案化部分2可以为与第一图案化部分1材质相同的薄膜走线。
第二图案化部分2可以设置于衬底10的封装区域A外，例如，可以设置于衬底10的显示区域内，比如当第二图案化部分2为包括栅线或数据线的金属走线时；或者第二图案化部分2可以设置于衬底10的显示区域与封装区域A之间的过渡区域，比如当第二图案化部分2为诸如栅线的外围连接线或数据线的外围连接线之类的金属走线时。本公开对此并不做具体限定。
继续参阅图1至图6，第一图案化部分1和第二图案化部分2相邻设置，通常是指第一图案化部分1和第二图案化部分2沿同一走向相邻设置，例如，可以表现为第一图案化部分1的长度方向与第二图案化部分2的长度方向大致平行。此外，第一图案化部分1可以例如位于阵列基板100的封装区域A内并且与封装区域A相邻，因此第一图案化部分1上通常在其远离第二图案化部分2的一侧设有至少一个可用于涂覆封装胶的封装孔4，使得第一图案化保护1的宽度一般远大于第二图案化部分2的宽度。
如上面描述的，根据本公开的示例性实施例提供的阵列基板100将第一图案化部分1划分为靠近第二图案化部分2的一侧和远离第二图案化部分2的一侧，使得封装孔4设在第一图案化部分1远离第二图案化部分2的一侧。穿透部分3设在第一图案化部分1靠近第二图案化部分2的一侧，由此，不仅可以利用穿透部分3来降低第一图案化部分1与第二图案化部分2因激光镭射封装而造成的材料粘连(对于金属走线的情形，则是短路)的风险，还可以利用穿透部分3在第一图案化部分1靠近第二图案化部分2的一侧起到封装孔4的作用，即该穿透部分3可同时具备两种功能，一方面是用于第一图案化部分1的材料的高温防溢，另一方面是用于阵列基板100的封装。
值得一提的是，穿透部分3设置在第一图案化部分1靠近第二图案化部分2的一侧，穿透部分3包括的槽和/或孔的数量可以为一个，也可以为多个。在本公开的示例性实施例中，穿透部分3包括的槽和/或 孔的数量优选为多个；穿透部分3包括的各个槽和/或孔的形状可以相同，也可以不同，其可以根据实际需要自行布置。
请参阅图1，第一图案化部分1中的穿透部分3包括多条槽31，多条槽31彼此平行，并且沿着第一图案化部分1延伸的方向延伸，即沿着第一图案化部分1的长度方向延伸，由此在第一图案化部分1中限定多个条32。如图1所示，沿第一图案化部分1朝向第二图案化部分2的方向，多个条32中离第二图案化部分2越近的条32越细，由此能够确保第一图案化部分1在靠近第二图案化部分2的一侧，越靠近第二图案化部分2就具备越少的材料。在本公开的一些示例性实施例中，每相邻两个槽31之间的距离，可以与相应的槽31至第二图案化部分2的距离成正比。
如图1所示，阵列基板100的第一图案化部分1上设有两个呈长方形的槽31，两个槽31的长度方向与第一图案化部分1的长度方向相同，且两个槽31的长度和宽度均相同。两个槽31并排设置，从而将第一图案化部分1靠近第二图案化部分2的一侧划分为三个条32，各个条32的宽度分别为的d 1、d 2、d 3，如图1中所示，d 1＜d 2＜d 3。因此，第一图案化部分1在其靠近第二图案化部分2的一侧中，越靠近第二图案化部分2就具备越少的材料，从而在第一图案化部分1靠近第二图案化部分2一侧中减少了材料，以便确保第一图案化部分1的材料在高温熔化时不会向第二图案化部分2所在的方向溢出，或者向第二图案化部分2所在的方向仅有很少的溢出，从而能够有效降低第一图案化部分1与第二图案化部分2因激光镭射封装而造成的材料粘连风险。
请参阅图2，图2所示的阵列基板100的第一图案化部分1中的穿透部分3包括多个孔33，每个孔33具有长方形的形状，并且具有相同的面积。多个孔33沿着朝向第二图案化部分2的方向排列成多行，并且每一行沿着第一图案化部分1延伸的方向延伸，即沿着第一图案化部分1的长度方向延伸。沿着从第一图案化部分1朝向第二图案化部分2的方向，第一图案化部分1中越靠近第二图案化部分2的行具有的孔33的数量越多。也就是说，第一图案化部分1靠近第二图案化部分2的部分可以被划分为与多个孔33的行数对应的多个分区34，各分区34具有相同的面积，并且使每一分区34可包括一行孔33。从图2中可见，越靠近第二图案化部分2的分区34内设置的孔33的数量就 越多，因此具有孔33的更高的分布密度。
此外，在本公开的一些示例性实施例中，孔33的分布密度可以与其所在的行至第二图形化部分2的距离成反比，也就是说，按照孔33所在的行至第二图形化部分2的距离，所述行越靠近第二图形化部分2，则该行内设置的孔33的数量就越多，且各行包含的孔33的数量与所述距离成一固定比。当然，在本公开的一些示例性实施例中，也可以以每一分区34中多个孔33的面积相对于对应分区34的面积的占比作为该分区的孔33的分布密度，占比越大，表明该分区的孔33的分布密度越高。
越靠近第二图案化部分2，孔33的分布密度越高，从而能够使得第一图案化部分1的靠近第二图案化部分2的一侧中，越靠近第二图案化部分2就具备越少的材料，由此减少了第一图案化部分1在靠近第二图案化部分2的一侧中的材料，以便确保第一图案化部分1的材料在高温熔化时不会向第二图案化部分2所在的方向溢出，或者向第二图案化部分2所在的方向仅具有很少的溢出，因此能够有效降低第一图案化部分1与第二图案化部分2因激光镭射封装而造成的材料粘连的风险。
请参阅图3至图5，各穿透部分3包括的结构不同，比如各穿透部分3可以包括多个槽或者多个孔，但是各穿透部分3均是用于令第一图案化部分1在靠近第二图案化部分2的一侧中具有减少的材料，可选的，第一图案化部分1中越靠近第二图案化部分2的部分具有越少的材料，以便确保第一图案化部分1的材料在高温熔化时不会向第二图案化部分2所在的方向溢出，或者向第二图案化部分2所在的方向仅具有很少的溢出。
以图3所示的阵列基板100为例，阵列基板100的第一图案化部分1上设有包括两个槽31的穿透部分3，两个槽31的长度方向与第一图案化部分1的长度方向相同且两个槽31的长度相同，两个槽31中越靠近第二图案化部分2的槽31的宽度越宽，比如图3中所示的b 1＞b 2。由此，在第一图案化部分1靠近第二图案化部分2的一侧，通过上述两个槽31划分出三个条32，并使得条32越靠近第二图案化部分2，其宽度越窄，比如图3中所示的d 1＜d 2＜d 3，从而使得第一图案化部分1靠近第二图案化部分2的一侧中，越靠近第二图案化部分2就具备越 少的材料，由此减少了第一图案化部分1靠近第二图案化部分2的一侧中的材料，以便确保第一图案化部分1的材料在高温熔化时不会向第二图案化部分2所在的方向溢出，或者向第二图案化部分2所在的方向仅具有很少的溢出，因此能够有效降低第一图案化部分1与第二图案化部分2因激光镭射封装而造成的材料粘连风险。
另外，图4和图5中所示的阵列基板100采用了与图3所示阵列基板100原理相同的方式，其仅是针对穿透部分3所包括的结构的数量和形状做了适应性变化，例如图4和图5中的穿透部分3包括呈多行排列的多个孔33，且越靠近第二图案化部分2的行包括的孔33具有越大的面积，使得第一图案化部分1在越靠近第二图案化部分2一侧具备越少的材料。关于图4和图5所示的阵列基板，在此不再赘述。
请参阅图6，为了方便制作，上述穿透部分3还可以采用与封装孔4相同的孔结构，只是需要注意，穿透部分3包括的孔的分布密度应大于第一图案化部分1的远离第二图案化部分2的一侧中的多个封装孔4的分布密度，这也就是说，在第一图案化部分1的同等面积的区域内，穿透部分3包括的孔的数量应多于封装孔4的数量。当然，本实施例也能以穿透部分3包括的多个孔的面积相对于某一分区的面积的占比作为包括多个孔的穿透部分3的分布密度，以多个封装孔4的面积相对于同等面积分区的面积的占比作为多个封装孔4的分布密度，并确保包括多个孔在穿透部分3的分布密度大于多个封装孔4在同等面积分区中的分布密度。
此外，在上述实施例提供的阵列基板100中，如果第一图案化部分1靠近第二图案化部分2的一侧的材料因激光镭射封装熔化并且向穿透部分3的内部溢出，那么该溢出材料还可以在第一图案化部分1的内部作为局部连接线，将第一图案化部分1内部之前并未相连的区域局部连接。对于第一图案化部分1为金属走线的实施例，这可以降低第一图案化部分1的总电阻的阻值，进而减小第一图案化部分1的IR压降。
现在参见图7，其根据本公开的一些示例性实施例还提供了一种显示面板200，显示面板200包括上述实施例提供的阵列基板100。显示面板200包括的阵列基板100与上述实施例中的阵列基板100具有的有益的技术效果相同，此处不再赘述。
现在参见图8，其示意性地示出了根据本公开的一些示例性实施例的用于制造阵列基板100的制造方法300。需要指出的是，以下描述的方法中的步骤都是示例性的，它们不一定必须按照所列出的顺序执行，而是这些步骤中的一个或多个根据实际情况可以以不同的顺序或者同时被执行，此外根据实际情况，还可以包括其他的附加步骤。
制造方法300包括下述步骤：
步骤301，在衬底10上形成第一图案化部分1和第二图案化部分2，第一图案化部分1与衬底10的封装区域A相邻，第二图案化部分2与第一图案化部分1同层且相邻；
步骤302，在第一图案化部分1靠近第二图案化部分2的一侧中形成穿透部分3。
在根据本公开的一些实施例中，穿透部分3包括至少一条槽和/或至少一个孔。
应当理解的是，第一图案化部分1、第二图案化部分2以及穿透部分3可以通过现有技术中已知的任何合适的工艺来进行制作。此外，在根据本公开的示例性实施例的阵列基板100中还可以包括其他膜层，这些膜层的结构和布置可以采用现有技术中已知的任何合适的材料、结构和布置，并且可以采用现有技术中已知的任何合适的方法来进行制作。为了简洁和清楚的目的，在本申请中不再对这些膜层及其制造方法进行描述。
以上所述仅为对本公开的示例性实施方式的说明和描述，但这样的说明和描述应当被认为是说明性的和示意性的，本公开的范围并不局限于此。任何熟悉本技术领域的技术人员在本公开的教导下，可轻易想到各种变化或替换，这些变化和替换都应被认为是落在本公开的范围之内。因此，本发明的保护范围应以所附权利要求的保护范围为准。

Claims (20)

  1. 一种阵列基板，包括：
    衬底；
    第一图案化部分，其设置于所述衬底上，并且设置成与所述衬底的封装区域相邻；
    第二图案化部分，其设置于所述衬底上，并且设置成与所述第一图案化部分同层且相邻；
    其中，所述第一图案化部分在其靠近所述第二图案化部分的一侧中包括穿透部分。
  2. 根据权利要求1所述的阵列基板，其中，所述穿透部分包括槽，所述槽沿着所述第一图案化部分延伸的方向延伸。
  3. 根据权利要求1所述的阵列基板，其中，所述穿透部分包括多个槽，所述多个槽彼此平行并且都沿着所述第一图案化部分延伸的方向延伸，所述多个槽在所述第一图案化部分的靠近所述第二图案化部分的一侧中相应地形成多个条，所述多个条彼此平行且沿着所述第一图案化部分延伸的方向延伸。
  4. 根据权利要求3所述的阵列基板，其中，沿着从所述第一图案化部分朝向所述第二图案化部分的方向，所述多个条中越靠近所述第二图案化部分的条越细。
  5. 根据权利要求3或4所述的阵列基板，其中，沿着从所述第一图案化部分朝向所述第二图案化部分的方向，所述多个槽中越靠近所述第二图案化部分的槽越宽。
  6. 根据权利要求1至5中任一项所述的阵列基板，其中，所述穿透部分包括多个孔。
  7. 根据权利要求6所述的阵列基板，其中，所述多个孔中各个孔的形状从以下的组中选择，所述组包括：圆形、椭圆形、三角形、长方形、正方形、多边形。
  8. 根据权利要求6或7所述的阵列基板，其中，沿着从所述第一图案化部分朝向所述第二图案化部分的方向，所述多个孔排列成多个行，并且每一行沿着所述第一图案化部分延伸的方向延伸。
  9. 根据权利要求8所述的阵列基板，其中，沿着从所述第一图案 化部分朝向所述第二图案化部分的方向，所述多个行中越靠近所述第二图案化部分的行中所有的孔的面积之和越大。
  10. 根据权利要求9所述的阵列基板，其中，每个孔具有相同的面积，并且沿着从所述第一图案化部分朝向所述第二图案化部分的方向，所述多个行中越靠近所述第二图案化部分的行具有的孔的数量越多。
  11. 根据权利要求9所述的阵列基板，其中，所述多个行中各行具有相同数量的孔，并且沿着从所述第一图案化部分朝向所述第二图案化部分的方向，所述多个行中越靠近所述第二图案化部分的行具有的孔的面积越大。
  12. 根据权利要求8所述的阵列基板，其中，每个孔具有相同的面积，并且所述多个行中各行具有相同数量的孔。
  13. 根据权利要求1至12所述的阵列基板，其中，所述第一图案化部分在其远离所述第二图案化部分的一侧中设有至少一个封装孔。
  14. 根据权利要求1至13中任一项所述的阵列基板，其中，所述第一图案化部分是第一金属走线，并且所述第二图案化部分是第二金属走线。
  15. 根据权利要求14所述的阵列基板，其中，所述第二金属走线设置于所述衬底基板的显示区域内。
  16. 根据权利要求15所述的阵列基板，其中，所述第二金属走线包括栅线或数据线。
  17. 根据权利要求14至16中任一项所述的阵列基板，其中，所述第一金属走线是铜制薄膜走线、铝制薄膜走线或钛铝钛复合薄膜走线。
  18. 一种显示面板，其包括根据权利要求1至17中任一项所述的阵列基板。
  19. 一种用于制造根据权利要求1至17中任一项所述的阵列基板的制造方法，所述制造方法包括下述步骤：
    a)在所述衬底上形成第一图案化部分和第二图案化部分，使得所述第一图案化部分与所述衬底的封装区域相邻，所述第二图案化部分与所述第一图案化部分同层且相邻；以及
    b)在所述第一图案化部分靠近所述第二图案化部分的一侧中形成所述穿透部分。
  20. 根据权利要求19所述的制造方法，其中，所述穿透部分包括至少一个槽和至少一个孔中的至少一种。
PCT/CN2019/089446 2018-05-31 2019-05-31 阵列基板及其制造方法、包括其的显示面板 WO2019228489A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/756,143 US11264409B2 (en) 2018-05-31 2019-05-31 Array base plate and manufacturing methodthereof, as well as display panel comprising the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201820834824.2 2018-05-31
CN201820834824.2U CN208142179U (zh) 2018-05-31 2018-05-31 一种阵列基板及显示面板

Publications (1)

Publication Number Publication Date
WO2019228489A1 true WO2019228489A1 (zh) 2019-12-05

Family

ID=64314782

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/089446 WO2019228489A1 (zh) 2018-05-31 2019-05-31 阵列基板及其制造方法、包括其的显示面板

Country Status (3)

Country Link
US (1) US11264409B2 (zh)
CN (1) CN208142179U (zh)
WO (1) WO2019228489A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208142179U (zh) * 2018-05-31 2018-11-23 京东方科技集团股份有限公司 一种阵列基板及显示面板
CN111538190B (zh) * 2020-05-19 2022-04-26 Tcl华星光电技术有限公司 一种彩膜基板及液晶显示器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040246420A1 (en) * 2003-06-04 2004-12-09 Masateru Morimoto Display device and manufacturing method thereof
EP1814181A2 (en) * 2006-01-26 2007-08-01 Samsung SDI Co., Ltd. Organic light emitting display device
CN102236208A (zh) * 2010-04-22 2011-11-09 北京京东方光电科技有限公司 液晶显示器
CN203983280U (zh) * 2014-07-30 2014-12-03 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN104777676A (zh) * 2015-05-04 2015-07-15 京东方科技集团股份有限公司 一种阵列基板、显示装置
CN107994058A (zh) * 2017-11-27 2018-05-04 京东方科技集团股份有限公司 显示基板及其制造方法、显示面板及其封装方法
CN208142179U (zh) * 2018-05-31 2018-11-23 京东方科技集团股份有限公司 一种阵列基板及显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472776B2 (en) * 2011-10-14 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sealed structure including welded glass frits
JP2013101923A (ja) * 2011-10-21 2013-05-23 Semiconductor Energy Lab Co Ltd 分散組成物の加熱方法、及びガラスパターンの形成方法
KR102001815B1 (ko) * 2011-11-29 2019-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 밀봉체의 제작 방법 및 발광 장치의 제작 방법
KR20130060131A (ko) * 2011-11-29 2013-06-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 밀봉체, 발광 장치, 전자 기기, 및 조명 장치
KR20140016170A (ko) * 2012-07-30 2014-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 밀봉체 및 유기 전계 발광 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040246420A1 (en) * 2003-06-04 2004-12-09 Masateru Morimoto Display device and manufacturing method thereof
EP1814181A2 (en) * 2006-01-26 2007-08-01 Samsung SDI Co., Ltd. Organic light emitting display device
CN102236208A (zh) * 2010-04-22 2011-11-09 北京京东方光电科技有限公司 液晶显示器
CN203983280U (zh) * 2014-07-30 2014-12-03 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN104777676A (zh) * 2015-05-04 2015-07-15 京东方科技集团股份有限公司 一种阵列基板、显示装置
CN107994058A (zh) * 2017-11-27 2018-05-04 京东方科技集团股份有限公司 显示基板及其制造方法、显示面板及其封装方法
CN208142179U (zh) * 2018-05-31 2018-11-23 京东方科技集团股份有限公司 一种阵列基板及显示面板

Also Published As

Publication number Publication date
US11264409B2 (en) 2022-03-01
CN208142179U (zh) 2018-11-23
US20200303427A1 (en) 2020-09-24

Similar Documents

Publication Publication Date Title
WO2019228489A1 (zh) 阵列基板及其制造方法、包括其的显示面板
CN109494314B (zh) 一种柔性oled显示面板及其制备方法
WO2021189536A1 (zh) Oled显示面板及其制备方法、oled显示装置
US8222810B2 (en) Substrate, fabrication method thereof and a display using the same
JP6367241B2 (ja) フレキシブルガラス基板の２軸曲げおよび／または捻れを低減するための方法および構造体
CN109192117B (zh) 显示面板的测试电路布局构造
DE202010017532U1 (de) Foliensystem für LED-Anwendungen
WO2020015071A1 (zh) 阵列基板及其制作方法
CN110289287B (zh) 显示面板及显示装置
CN108873422B (zh) 阵列基板、显示面板及其切割方法
CN106920821A (zh) 显示装置
TWI673864B (zh) 有機發光二極體結構、顯示器及移動通信設備
JP5934834B2 (ja) 導電性メッシュにおけるブリッジ構造を製造するための方法
US10283573B2 (en) Organic light emitting display apparatus and thin film deposition mask for manufacturing the same
WO2020124743A1 (zh) 一种显示面板及其制作方法
US20160161637A1 (en) Transparent conducting electrode using a metamaterial high pass filter
WO2017206624A1 (zh) 走线结构、阵列基板及其制备方法、显示面板
JP2015076470A (ja) 半導体装置
TWI707492B (zh) 顯示面板、顯示裝置及顯示面板的製作方法
WO2020024360A1 (zh) 柔性阵列基板和显示面板
EP3483649B1 (en) Manufacturing method for tft device of liquid crystal display
WO2021217703A1 (zh) 透明显示面板和透明显示装置
US20210013237A1 (en) Display panel and method for manufacturing same
TWI520324B (zh) 具有導電圖案變化區之顯示面板
TW202046071A (zh) 觸控面板、應用其的觸控顯示模塊及觸控面板的製作方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19812597

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 22/04/2021)

122 Ep: pct application non-entry in european phase

Ref document number: 19812597

Country of ref document: EP

Kind code of ref document: A1