WO2019102878A1 - ウェハ - Google Patents

ウェハ Download PDF

Info

Publication number
WO2019102878A1
WO2019102878A1 PCT/JP2018/041732 JP2018041732W WO2019102878A1 WO 2019102878 A1 WO2019102878 A1 WO 2019102878A1 JP 2018041732 W JP2018041732 W JP 2018041732W WO 2019102878 A1 WO2019102878 A1 WO 2019102878A1
Authority
WO
WIPO (PCT)
Prior art keywords
mirror
layer
fabry
wafer
perot interference
Prior art date
Application number
PCT/JP2018/041732
Other languages
English (en)
French (fr)
Inventor
敏光 川合
柴山　勝己
笠原　隆
真樹 廣瀬
泰生 大山
有未 蔵本
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 浜松ホトニクス株式会社 filed Critical 浜松ホトニクス株式会社
Priority to EP18880788.7A priority Critical patent/EP3715932B1/en
Priority to KR1020207015999A priority patent/KR102618341B1/ko
Priority to KR1020237044304A priority patent/KR20240006076A/ko
Priority to FIEP18880788.7T priority patent/FI3715932T3/fi
Priority to CN201880075333.7A priority patent/CN111465884B/zh
Priority to CN202211107728.5A priority patent/CN115291384A/zh
Priority to EP23196523.7A priority patent/EP4273522A3/en
Priority to US16/765,547 priority patent/US11448869B2/en
Publication of WO2019102878A1 publication Critical patent/WO2019102878A1/ja
Priority to US17/861,721 priority patent/US11609420B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/02—Details
    • G01J3/0202—Mechanical elements; Supports for optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/001—Optical devices or arrangements for the control of light using movable or deformable optical elements based on interference in an adjustable optical cavity
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/12—Generating the spectrum; Monochromators
    • G01J3/26—Generating the spectrum; Monochromators using multiple reflection, e.g. Fabry-Perot interferometer, variable interference filters
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/28—Interference filters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/12—Generating the spectrum; Monochromators
    • G01J2003/1213—Filters in general, e.g. dichroic, band

Definitions

  • the present disclosure relates to a wafer for obtaining a Fabry-Perot interference filter.
  • Patent Document 1 As a conventional Fabry-Perot interference filter, one having a substrate and a fixed mirror and a movable mirror opposed to each other via a gap on the substrate is known (see, for example, Patent Document 1).
  • the Fabry-Perot interference filter as described above is a fine structure, it is difficult to improve both the manufacturing efficiency and the yield when manufacturing the Fabry-Perot interference filter.
  • the present disclosure aims to provide a wafer that enables obtaining a plurality of Fabry-Perot interference filters efficiently and with high yield.
  • a wafer includes: a substrate layer having a first surface and a second surface facing each other; a first mirror layer having a plurality of first mirror portions disposed two-dimensionally on the first surface; And a second mirror layer having a plurality of second mirror portions arranged two-dimensionally on one mirror layer, and in the effective area, an air gap between the first mirror portion and the second mirror portion facing each other Are formed, and a plurality of Fabry-Perot interference filter portions whose distance between the first mirror portion and the second mirror portion opposed to each other is changed by electrostatic force are formed, along the outer edge of the substrate layer and In the dummy area surrounding the effective area, a plurality of dummy filter sections are configured by providing intermediate layers between the first mirror section and the second mirror section facing each other, and a plurality of Fabry-Perot interference filters And in each of the plurality of dummy filter unit, at least a second mirror portion is surrounded by the first groove that opens on the opposite side of the substrate layer.
  • a plurality of Fabry-Perot interference filter sections which become a plurality of Fabry-Perot interference filters, are provided in the effective area.
  • a plurality of dummy filter portions are provided in the dummy area along the outer edge of the substrate layer and surrounding the effective area, and in each dummy filter portion, between the first mirror portion and the second mirror portion facing each other An intermediate layer is provided on the Thereby, the strength of the entire wafer is sufficiently secured. Therefore, for example, handling of the wafer at the time of cutting out a plurality of Fabry-Perot interference filters from the wafer is facilitated.
  • the second mirror If a gap is formed between the first mirror portion and the second mirror portion facing each other in each dummy filter portion, for example, when the dummy area of the wafer is gripped by the gripping tool, the second mirror There is a possibility that the part of the second mirror part may be damaged and the fragments of the second mirror part may be attached to the Fabry-Perot interference filter part to deteriorate the appearance, characteristics, etc. of the Fabry-Perot interference filter part.
  • an intermediate layer is provided between the first mirror portion and the second mirror portion facing each other, so the occurrence of such a situation is suppressed. Further, at least the second mirror portion is surrounded by the first groove in each Fabry-Perot interference filter portion.
  • the first groove is connected in the effective area and the dummy area, and reaches the outer edge of the substrate layer when viewed from the direction in which the first mirror portion and the second mirror portion face each other. It may be As a result, it is possible to further improve the yield at the time of cutting out a plurality of Fabry-Perot interference filters from the wafer, and to suppress the warpage of the wafer more reliably.
  • the wafer according to one aspect of the present disclosure further includes a stress adjustment layer provided on the second surface, and the stress adjustment layer is formed with a second groove opening on the opposite side to the substrate layer. May be formed to correspond to the first groove.
  • the plurality of Fabry-Perot interference filter portions and the plurality of dummy filter portions pass through the center of the substrate layer when viewed from the direction in which the first mirror portion and the second mirror portion face each other. And it may be arranged to be symmetrical with respect to each of the first straight line and the second straight line orthogonal to each other. Thereby, warpage of the entire wafer can be suppressed more reliably.
  • a modified region may be formed inside the substrate layer to correspond to the first groove.
  • a crack can be extended in the thickness direction of the substrate layer from the modified region, and a plurality of Fabry-Perot interference filters can be easily and accurately cut out from the wafer.
  • the wafer according to one aspect of the present disclosure may further comprise an expand tape attached to the second surface side of the substrate layer.
  • an expand tape attached to the second surface side of the substrate layer.
  • the mirror removing unit may be configured by removing at least a portion of the second mirror unit in a portion of the dummy area.
  • a plurality of penetrations in the second mirror portion when forming a hole, by monitoring the removal state of the second mirror part in the part corresponding to the mirror removal part, a plurality of through holes in the second mirror part in the part corresponding to each Fabry-Perot interference filter part Can be formed reliably.
  • the wafer includes a plurality of Fabry-Perot interference filter portions in which a gap is reliably formed between the first mirror portion and the second mirror portion facing each other.
  • At least the first mirror portion may be surrounded by the first groove in the mirror removing portion.
  • the stress is weakened also in the mirror removal portion, so that the warpage of the wafer is suppressed.
  • a plurality of mirror removing portions are provided along the outer edge of the substrate layer in the dummy area, and the first groove is connected in the effective area and the dummy area.
  • the outer edge of the substrate layer may be reached.
  • the plurality of dummy filter portions are disposed outside the plurality of Fabry-Perot interference filter portions, and the plurality of mirror removing portions are disposed outside the plurality of dummy filter portions.
  • the first groove is also connected. And, since the outer edge of the substrate layer is reached, the stress balance of the entire wafer is improved, and the warpage of the wafer is more reliably suppressed.
  • FIG. 1 is a plan view of a Fabry-Perot interference filter cut from a wafer of one embodiment.
  • FIG. 2 is a bottom view of the Fabry-Perot interference filter shown in FIG.
  • FIG. 3 is a cross-sectional view of the Fabry-Perot interference filter taken along the line III-III shown in FIG.
  • FIG. 4 is a cross-sectional view of the dummy filter cut out of the wafer of one embodiment.
  • FIG. 5 is a plan view of a wafer of one embodiment. 6 is an enlarged plan view of a portion of the wafer shown in FIG.
  • FIG. 7 is a cross-sectional view of a Fabry-Perot interference filter section and a dummy filter section of the wafer shown in FIG. FIG.
  • FIG. 8 is a cross-sectional view for illustrating the method of manufacturing the wafer shown in FIG.
  • FIG. 9 is a cross-sectional view for illustrating the method of manufacturing the wafer shown in FIG.
  • FIG. 10 is a cross-sectional view for illustrating the method of manufacturing the wafer shown in FIG.
  • FIG. 11 is a cross-sectional view for illustrating the method of manufacturing the wafer shown in FIG.
  • FIG. 12 is a cross-sectional view for illustrating the method of manufacturing the wafer shown in FIG.
  • FIG. 13 is a cross-sectional view for illustrating the method of manufacturing the wafer shown in FIG.
  • FIG. 14 is a cross-sectional view for explaining the method of cutting out the Fabry-Perot interference filter from the wafer shown in FIG. FIG.
  • FIG. 15 is a cross-sectional view for explaining a method of cutting out a Fabry-Perot interference filter from the wafer shown in FIG.
  • FIG. 16 is a cross-sectional view of a light detection device provided with a Fabry-Perot interference filter.
  • FIG. 17 is a plan view of a wafer of a modified example.
  • FIG. 18 is a cross sectional view for illustrating the method for manufacturing the wafer shown in FIG.
  • FIG. 19 is a cross sectional view for illustrating the method for manufacturing the wafer shown in FIG.
  • the Fabry-Perot interference filter 1 comprises a substrate 11.
  • the substrate 11 has a first surface 11 a and a second surface 11 b facing each other.
  • the antireflection layer 21, the first laminate 22, the intermediate layer 23, and the second laminate 24 are stacked in this order on the first surface 11 a.
  • An air gap S is defined between the first laminate 22 and the second laminate 24 by the frame-like intermediate layer 23.
  • the shape and positional relationship of each part in the case of being viewed from the direction perpendicular to the first surface 11 a is as follows.
  • the outer edge of the substrate 11 is, for example, in the shape of a rectangle having a side length of several hundred ⁇ m to several mm.
  • the outer edge of the substrate 11 and the outer edge of the second laminate 24 coincide with each other.
  • the outer edge of the antireflective layer 21, the outer edge of the first laminate 22, and the outer edge of the intermediate layer 23 coincide with each other.
  • the substrate 11 has an outer edge 11 c located outside the center of the air gap S than the outer edge of the intermediate layer 23.
  • the outer edge portion 11 c is, for example, in a frame shape, and surrounds the intermediate layer 23 when viewed in a direction perpendicular to the first surface 11 a.
  • the space S is, for example, circular.
  • the Fabry-Perot interference filter 1 transmits light having a predetermined wavelength in the light transmission region 1a defined in the central portion thereof.
  • the light transmission area 1a is, for example, a cylindrical area.
  • the substrate 11 is made of, for example, silicon, quartz or glass.
  • the antireflective layer 21 and the intermediate layer 23 are made of, for example, silicon oxide.
  • the thickness of the intermediate layer 23 is, for example, several tens nm to several tens ⁇ m.
  • a portion of the first stacked body 22 corresponding to the light transmission area 1 a functions as the first mirror portion 31.
  • the first mirror unit 31 is a fixed mirror.
  • the first mirror portion 31 is disposed on the first surface 11 a via the anti-reflection layer 21.
  • the first stacked body 22 is configured by alternately laminating a plurality of polysilicon layers 25 and a plurality of silicon nitride layers 26 one by one.
  • a polysilicon layer 25a, a silicon nitride layer 26a, a polysilicon layer 25b, a silicon nitride layer 26b, and a polysilicon layer 25c are stacked on the antireflective layer 21 in this order.
  • each of the polysilicon layer 25 and the silicon nitride layer 26 constituting the first mirror portion 31 is preferably an integral multiple of 1 ⁇ 4 of the central transmission wavelength.
  • the first mirror portion 31 may be disposed directly on the first surface 11 a without the antireflective layer 21.
  • a portion of the second stacked body 24 corresponding to the light transmission region 1 a functions as the second mirror portion 32.
  • the second mirror unit 32 is a movable mirror.
  • the second mirror portion 32 is opposed to the first mirror portion 31 via the air gap S on the side opposite to the substrate 11 with respect to the first mirror portion 31.
  • the direction in which the first mirror portion 31 and the second mirror portion 32 face each other is parallel to the direction perpendicular to the first surface 11 a.
  • the second stacked body 24 is disposed on the first surface 11 a via the antireflective layer 21, the first stacked body 22, and the intermediate layer 23.
  • the second stacked body 24 is configured by alternately stacking a plurality of polysilicon layers 27 and a plurality of silicon nitride layers 28 one by one.
  • a polysilicon layer 27a, a silicon nitride layer 28a, a polysilicon layer 27b, a silicon nitride layer 28b and a polysilicon layer 27c are stacked on the intermediate layer 23 in this order.
  • the optical thickness of each of the polysilicon layer 27 and the silicon nitride layer 28 constituting the second mirror portion 32 is preferably an integral multiple of 1 ⁇ 4 of the central transmission wavelength.
  • a silicon oxide layer may be used instead of the silicon nitride layer.
  • titanium oxide, tantalum oxide, a zirconium oxide, magnesium fluoride, aluminum oxide, calcium fluoride, silicon, germanium, zinc sulfide etc. are mentioned. It may be used.
  • the surface on the air gap S side of the first mirror portion 31 (the surface of the polysilicon layer 25c) and the surface on the air gap S side of the second mirror portion 32 (the surface of the polysilicon layer 27a) It is directly opposite through.
  • an electrode layer (which does not constitute a mirror), a protective layer, and the like may be formed on the surface of the first mirror portion 31 on the air gap S side and the surface of the second mirror portion 32 on the air gap S side.
  • the first mirror portion 31 and the second mirror portion 32 face each other via the air gap S, with the layers interposed therebetween. In other words, even in such a case, the facing between the first mirror portion 31 and the second mirror portion 32 via the air gap S can be realized.
  • a plurality of through holes 24 b are formed in a portion corresponding to the void S in the second laminate 24 (a portion overlapping the void S when viewed from the direction perpendicular to the first surface 11 a). Each through hole 24 b extends from the surface 24 a opposite to the intermediate layer 23 of the second stacked body 24 to the air gap S. The plurality of through holes 24 b are formed to an extent that they do not substantially affect the function of the second mirror portion 32. The plurality of through holes 24 b are used to form a void S by removing a part of the intermediate layer 23 by etching.
  • the second stacked body 24 further includes a covering portion 33 and a peripheral portion 34 in addition to the second mirror portion 32.
  • the second mirror portion 32, the covering portion 33, and the peripheral portion 34 are integrally formed so as to have a part of the same laminated structure and be continuous with each other.
  • the covering portion 33 surrounds the second mirror portion 32 when viewed from the direction perpendicular to the first surface 11 a.
  • the covering portion 33 is a surface 23 a of the intermediate layer 23 opposite to the substrate 11, a side surface 23 b of the intermediate layer 23 (outer side surface, that is, a side opposite to the air gap S side), a first laminate 22 And the side surface 21a of the antireflective layer 21 and reach the first surface 11a. That is, the covering portion 33 covers the outer edge of the intermediate layer 23, the outer edge of the first laminate 22, and the outer edge of the antireflective layer 21.
  • the peripheral portion 34 surrounds the covering portion 33 when viewed in the direction perpendicular to the first surface 11 a.
  • the peripheral edge portion 34 is located on the first surface 11 a of the outer edge portion 11 c.
  • the outer edge of the peripheral portion 34 coincides with the outer edge of the substrate 11 when viewed in the direction perpendicular to the first surface 11 a.
  • the peripheral portion 34 is thinned along the outer edge of the outer edge portion 11 c. That is, the portion of the peripheral portion 34 along the outer edge of the outer edge portion 11 c is thinner than the other portions of the peripheral portion 34 excluding the portion along the outer edge.
  • the peripheral portion 34 is thinned by removing a part of the polysilicon layer 27 and the silicon nitride layer 28 constituting the second stacked body 24.
  • the peripheral portion 34 has a non-thinned portion 34 a continuous with the covering portion 33 and a thinned portion 34 b surrounding the non-thinned portion 34 a.
  • the polysilicon layer 27 and the silicon nitride layer 28 other than the polysilicon layer 27a provided directly on the first surface 11a are removed.
  • the height from the first surface 11a to the surface 34c opposite to the substrate 11 of the non-thinned portion 34a is lower than the height from the first surface 11a to the surface 23a of the intermediate layer 23.
  • the height from the first surface 11a to the surface 34c of the non-thinned portion 34a is, for example, 100 nm to 5000 nm.
  • the height from the first surface 11a to the surface 23a of the intermediate layer 23 is, for example, 500 nm to 20000 nm.
  • the width of the thinned portion 34 b (the distance between the outer edge of the non-thinned portion 34 a and the outer edge of the outer edge portion 11 c when viewed in the direction perpendicular to the first surface 11 a) is 0.01 of the thickness of the substrate 11. More than double.
  • the width of the thinned portion 34b is, for example, 5 ⁇ m to 400 ⁇ m.
  • the thickness of the substrate 11 is, for example, 500 ⁇ m to 800 ⁇ m.
  • a first electrode 12 is formed on the first mirror portion 31 so as to surround the light transmission region 1a when viewed in a direction perpendicular to the first surface 11a.
  • the first electrode 12 is formed by doping the polysilicon layer 25c with an impurity to reduce the resistance.
  • the second electrode 13 is formed on the first mirror portion 31 so as to include the light transmission region 1a when viewed in the direction perpendicular to the first surface 11a.
  • the second electrode 13 is formed by doping the polysilicon layer 25c with an impurity to reduce the resistance.
  • the size of the second electrode 13 preferably includes the entire light transmission area 1a, but is substantially the same as the size of the light transmission area 1a. It may be.
  • the third electrode 14 is formed on the second mirror portion 32.
  • the third electrode 14 faces the first electrode 12 and the second electrode 13 with the air gap S therebetween.
  • the third electrode 14 is formed by doping the polysilicon layer 27a with an impurity to reduce the resistance.
  • the pair of terminals 15 are provided to face each other with the light transmission area 1a interposed therebetween. Each terminal 15 is disposed in the through hole extending from the surface 24 a of the second stacked body 24 to the first stacked body 22. Each terminal 15 is electrically connected to the first electrode 12 through the wiring 12 a. Each terminal 15 is formed of, for example, a metal film such as aluminum or an alloy thereof.
  • the pair of terminals 16 are provided to face each other with the light transmission region 1a interposed therebetween. Each terminal 16 is disposed in a through hole extending from the surface 24 a of the second stacked body 24 to the first stacked body 22. Each terminal 16 is electrically connected to the second electrode 13 through the wiring 13 a and electrically connected to the third electrode 14 through the wiring 14 a.
  • the terminal 16 is formed of, for example, a metal film such as aluminum or an alloy thereof.
  • the direction in which the pair of terminals 15 face and the direction in which the pair of terminals 16 face are orthogonal to each other (see FIG. 1).
  • a plurality of trenches 17 and 18 are provided on the surface 22 b of the first stacked body 22.
  • the trench 17 extends annularly so as to surround a connection portion of the wiring 13 a with the terminal 16.
  • the trench 17 electrically insulates the first electrode 12 and the wiring 13a.
  • the trench 18 extends annularly along the inner edge of the first electrode 12.
  • the trench 18 electrically insulates the first electrode 12 and the region (second electrode 13) inside the first electrode 12.
  • the area within each trench 17, 18 may be an insulating material or an air gap.
  • a trench 19 is provided on the surface 24 a of the second stacked body 24. Trench 19 extends annularly to surround terminal 15. The trench 19 electrically insulates the terminal 15 and the third electrode 14. The region in the trench 19 may be an insulating material or an air gap.
  • the antireflection layer 41, the third stacked body 42, the intermediate layer 43 and the fourth stacked body 44 are stacked in this order.
  • the antireflective layer 41 and the intermediate layer 43 have the same configuration as that of the antireflective layer 21 and the intermediate layer 23, respectively.
  • the third stacked body 42 and the fourth stacked body 44 each have a stacked structure symmetrical to the first stacked body 22 and the second stacked body 24 with respect to the substrate 11.
  • the antireflective layer 41, the third stacked body 42, the intermediate layer 43 and the fourth stacked body 44 have a function of suppressing the warpage of the substrate 11.
  • the third laminate 42, the intermediate layer 43, and the fourth laminate 44 are thinned along the outer edge of the outer edge portion 11c. That is, the portion of the third laminate 42, the intermediate layer 43 and the fourth laminate 44 along the outer edge of the outer edge 11c is the portion of the third laminate 42, the intermediate layer 43 and the fourth laminate 44 along the outer edge It is thinner than other parts except.
  • the third laminate 42, the intermediate layer 43, and the fourth laminate 44 are the third laminate 42 in a portion overlapping with the thinned portion 34b when viewed from the direction perpendicular to the first surface 11a. , And all of the intermediate layer 43 and the fourth stacked body 44 are removed.
  • An opening 40 a is provided in the third stacked body 42, the intermediate layer 43 and the fourth stacked body 44 so as to include the light transmitting region 1 a when viewed in the direction perpendicular to the first surface 11 a.
  • the opening 40a has a diameter substantially the same as the size of the light transmission area 1a.
  • the opening 40a is open on the light emission side.
  • the bottom surface of the opening 40 a reaches the anti-reflection layer 41.
  • a light shielding layer 45 is formed on the surface on the light emission side of the fourth stacked body 44.
  • the light shielding layer 45 is made of, for example, aluminum or the like.
  • a protective layer 46 is formed on the surface of the light shielding layer 45 and the inner surface of the opening 40 a.
  • the protective layer 46 covers the outer edge of the third laminate 42, the intermediate layer 43, the fourth laminate 44, and the light shielding layer 45, and also covers the antireflective layer 41 on the outer edge portion 11c.
  • the protective layer 46 is made of, for example, aluminum oxide. The optical influence of the protective layer 46 can be ignored by setting the thickness of the protective layer 46 to 1 to 100 nm (preferably, about 30 nm).
  • the Fabry-Perot interference filter 1 configured as described above, when a voltage is applied between the first electrode 12 and the third electrode 14 through the pair of terminals 15 and 16, static electricity according to the voltage is applied. A force is generated between the first electrode 12 and the third electrode 14. By the electrostatic force, the second mirror portion 32 is attracted to the side of the first mirror portion 31 fixed to the substrate 11, and the distance between the first mirror portion 31 and the second mirror portion 32 is adjusted. Thus, in the Fabry-Perot interference filter 1, the distance between the first mirror portion 31 and the second mirror portion 32 changes due to electrostatic force.
  • the wavelength of light transmitted through the Fabry-Perot interference filter 1 depends on the distance between the first mirror portion 31 and the second mirror portion 32 in the light transmission region 1a. Therefore, by adjusting the voltage applied between the first electrode 12 and the third electrode 14, the wavelength of light to be transmitted can be appropriately selected.
  • the second electrode 13 is at the same potential as the third electrode 14. Therefore, the second electrode 13 functions as a compensation electrode for keeping the first mirror portion 31 and the second mirror portion 32 flat in the light transmission region 1a.
  • the spectral spectrum can be obtained by detecting the light transmitted through the light transmission region 1a of the Fabry-Perot interference filter 1 by the light detector.
  • the above-described Fabry-Perot in that the plurality of through holes 24 b are not formed in the second laminate 24 and the air gap S is not formed in the intermediate layer 23. This is different from the interference filter 1.
  • an intermediate layer 23 is provided between the first mirror portion 31 and the second mirror portion 32. That is, the second mirror portion 32 does not float on the air gap S, and is disposed on the surface 23 a of the intermediate layer 23.
  • the wafer 100 comprises a substrate layer 110.
  • the substrate layer 110 has, for example, a disk-like shape with a diameter of about 150 mm or about 200 mm, and an orientation flat OF is formed in a part thereof.
  • the substrate layer 110 is made of, for example, silicon, quartz or glass.
  • a first straight line 3 an imaginary straight line passing through the center of the substrate layer 110 and parallel to the orientation flat OF is referred to as a first straight line 3 and viewed from the thickness direction of the substrate layer 110.
  • An imaginary straight line passing through the center of the substrate layer 110 and perpendicular to the orientation flat OF is referred to as a second straight line 4.
  • the wafer 100 is provided with an effective area 101 and a dummy area 102.
  • the dummy area 102 is an area along the outer edge 110 c of the substrate layer 110 (ie, the outer edge 100 a of the wafer 100).
  • the effective area 101 is an area inside the dummy area 102.
  • the dummy area 102 surrounds the effective area 101 when viewed in the thickness direction of the substrate layer 110.
  • the dummy area 102 is adjacent to the effective area 101.
  • a plurality of two-dimensional Fabry-Perot interference filter units 1A are provided in the effective area 101.
  • the plurality of Fabry-Perot interference filter units 1A are provided in the entire effective area 101.
  • the dummy area 102 is provided with a plurality of two-dimensionally arranged dummy filter sections 2A.
  • the plurality of dummy filter units 2A are provided in an area of the dummy area 102 excluding the pair of areas 102a.
  • One area 102a is an area along the orientation flat OF.
  • the other area 102 a is an area along the portion of the outer edge 110 c of the substrate layer 110 opposite to the orientation flat OF.
  • the Fabry-Perot interference filter unit 1A and the dummy filter unit 2A are adjacent to each other.
  • the outer shape of the Fabry-Perot interference filter portion 1A and the outer shape of the dummy filter portion 2A are the same.
  • the plurality of Fabry-Perot interference filter units 1A and the plurality of dummy filter units 2A are disposed so as to be symmetrical with respect to each of the first straight line 3 and the second straight line 4 orthogonal to each other.
  • the plurality of dummy filter units 2A may be provided in the entire dummy area 102.
  • the plurality of dummy filter units 2A may be provided in an area excluding any one area 102a of the dummy area 102.
  • the plurality of Fabry-Perot interference filter units 1A is a portion to be turned into a plurality of Fabry-Perot interference filters 1 by cutting the wafer 100 along each line 5.
  • the plurality of dummy filter portions 2A are portions to be turned into the plurality of dummy filters 2 by cutting the wafer 100 along the respective lines 5.
  • the plurality of lines 5 extend along the direction parallel to the orientation flat OF, and the plurality of lines 5 extend in the direction perpendicular to the orientation flat OF. It extends along.
  • the filter portions 1A and 2A have a rectangular shape when viewed in the thickness direction of the substrate layer 110, the filter portions 1A and 2A are arranged in a two-dimensional matrix, and the plurality of lines 5 are It is set in a lattice shape so as to pass between adjacent filter parts 1A and 1A, between adjacent filter parts 1A and 2A, and between adjacent filter parts 2A and 2A.
  • FIG. 7A is a cross-sectional view of the Fabry-Perot interference filter unit 1A
  • FIG. 7B is a cross-sectional view of the dummy filter unit 2A.
  • the substrate layer 110 is a layer which is to be a plurality of substrates 11 by cutting the wafer 100 along the lines 5.
  • the substrate layer 110 has a first surface 110 a and a second surface 110 b facing each other.
  • An antireflection layer 210 is provided on the first surface 110 a of the substrate layer 110.
  • the antireflective layer 210 is a layer which is to become the multiple antireflective layers 21 by cutting the wafer 100 along the lines 5.
  • An anti-reflection layer 410 is provided on the second surface 110 b of the substrate layer 110.
  • the antireflective layer 410 is a layer which is to become a plurality of antireflective layers 41 by cutting the wafer 100 along the lines 5.
  • the device layer 200 is provided on the antireflective layer 210.
  • the device layer 200 includes a first mirror layer 220, an intermediate layer 230, and a second mirror layer 240.
  • the first mirror layer 220 is a layer having a plurality of first mirror portions 31 and is a layer which is to be a plurality of first stacked bodies 22 by cutting the wafer 100 along the lines 5.
  • the plurality of first mirror portions 31 are two-dimensionally disposed on the first surface 110 a of the substrate layer 110 with the antireflective layer 210 interposed therebetween.
  • the intermediate layer 230 is a layer which is to be divided into a plurality of intermediate layers 23 by cutting the wafer 100 along each line 5.
  • the second mirror layer 240 is a layer having a plurality of second mirror portions 32 and is a layer which is to be a plurality of second stacked bodies 24 by cutting the wafer 100 along the lines 5. .
  • the plurality of second mirror portions 32 are two-dimensionally disposed on the first mirror layer 220 via the intermediate layer 23.
  • the stress adjustment layer 400 is provided on the antireflective layer 410. That is, the stress adjustment layer 400 is provided on the second surface 110 b of the substrate layer 110 via the antireflective layer 410.
  • the stress adjustment layer 400 has a plurality of layers 420, 430 and 440.
  • the layer 420 is a layer to be divided into a plurality of third stacks 42 by cutting the wafer 100 along each line 5.
  • the layer 430 is a layer that is to be divided into a plurality of intermediate layers 43 by cutting the wafer 100 along each line 5.
  • the layer 440 is a layer that is to be divided into a plurality of fourth stacks 44 by cutting the wafer 100 along each line 5.
  • a light shielding layer 450 and a protective layer 460 are provided on the stress adjustment layer 400.
  • the light shielding layer 450 is a layer which is to be a plurality of light shielding layers 45 by cutting the wafer 100 along the lines 5.
  • the protective layer 460 is a layer which is to become a plurality of protective layers 46 by cutting the wafer 100 along each line 5.
  • each Fabry-Perot interference filter unit 1A an air gap S is formed between the first mirror unit 31 and the second mirror unit 32 facing each other. That is, in each Fabry-Perot interference filter unit 1A, the intermediate layer 23 defines the air gap S, and the second mirror portion 32 floats on the air gap S.
  • an intermediate layer 23 is provided between the first mirror portion 31 and the second mirror portion 32 facing each other. That is, in the dummy filter portion 2A, the intermediate layer 23 does not define the air gap S, and the second mirror portion 32 is disposed on the surface 23a of the intermediate layer 23. Therefore, in each dummy filter portion 2A, the configuration relating to the first electrode 12, the second electrode 13, the third electrode 14, the plurality of terminals 15 and 16, the opening 40a, etc. is the same as the configuration of the dummy filter 2 described above. Although provided, the distance between the first mirror portion 31 and the second mirror portion 32 facing each other does not change.
  • the first electrode 12, the second electrode 13, the third electrode 14, the plurality of terminals 15, 16 (a metal film such as aluminum constituting each of the terminals 15, 16, each of the terminals 15,
  • the configuration relating to the through hole or the like for disposing 16 and the opening 40 a may not be provided.
  • the device layer 200 is formed with a first groove 290 opened on the side opposite to the substrate layer 110.
  • the first grooves 290 are formed along the lines 5.
  • the first groove 290 surrounds the first mirror portion 31, the intermediate layer 23, and the second mirror portion 32 in each Fabry-Perot interference filter portion 1A and each dummy filter portion 2A.
  • the first mirror unit 31, the intermediate layer 23, and the second mirror unit 32 are surrounded by an annularly continuous first groove 290.
  • the first mirror portion 31, the intermediate layer 23, and the second mirror portion 32 are surrounded by a first groove 290 continuous in an annular shape.
  • the first groove 290 has the peripheral part 34 of one filter part and the peripheral part of the other filter part It corresponds to the 34 area.
  • the first groove 290 is connected in the effective area 101 and the dummy area 102, and when viewed from a direction in which the first mirror portion 31 and the second mirror portion 32 face each other (hereinafter, simply referred to as “opposing direction”). It reaches the outer edge 110 c of the substrate layer 110.
  • the first groove 290 may surround at least the second mirror portion 32 in each Fabry-Perot interference filter portion 1A and each dummy filter portion 2A. In this case, the whole of the second mirror portion 32 in the opposite direction does not have to be surrounded by the first groove 290, and at least a portion of the second mirror portion 32 in the opposite direction is surrounded by the first groove 290. Good.
  • the stress adjustment layer 400 is formed with a second groove 470 opening on the opposite side to the substrate layer 110.
  • the second grooves 470 are formed along the lines 5. That is, the second groove 470 is formed to correspond to the first groove 290.
  • the fact that the second groove 470 corresponds to the first groove 290 means that the second groove 470 overlaps the first groove 290 when viewed from the opposite direction. Therefore, the second groove 470 is connected in the effective area 101 and the dummy area 102, and reaches the outer edge 110c of the substrate layer 110 when viewed from the opposite direction.
  • FIGS. 8 to 13 (a) is a cross-sectional view of a portion corresponding to the Fabry-Perot interference filter portion 1A, and (b) is a cross-sectional view of a portion corresponding to the dummy filter portion 2A.
  • the antireflection layer 210 is formed on the first surface 110 a of the substrate layer 110, and the antireflection layer 410 is formed on the second surface 110 b of the substrate layer 110.
  • the first mirror layer 220 is formed on the antireflection layer 210 by alternately laminating a plurality of polysilicon layers and a plurality of silicon nitride layers on each of the antireflection layers 210 and 410, while preventing reflection.
  • Layer 420 is formed on layer 410.
  • portions of the first mirror layer 220 along the lines 5 are removed by etching so that the surface of the antireflective layer 210 is exposed. Further, by partially reducing the resistance of the predetermined polysilicon layer in the first mirror layer 220 by impurity doping, the first electrode 12, the second electrode 13 and the wiring 12 a, for each portion corresponding to the substrate 11. Form 13a. Furthermore, the trenches 17 and 18 are formed in the surface of the first mirror layer 220 for each portion corresponding to the substrate 11 by etching.
  • an intermediate layer 230 is formed on the first mirror layer 220 and the exposed surface of the antireflective layer 210, and a layer 430 is formed on the layer 420.
  • the intermediate layer 230 includes a portion 50 to be removed corresponding to the air gap S (see FIG. 3).
  • portions of the intermediate layer 230 and the antireflective layer 210 along the respective lines 5 are removed by etching so that the first surface 110 a of the substrate layer 110 is exposed.
  • air gaps are formed in portions of the intermediate layer 230 corresponding to the respective terminals 15 and 16 (see FIG. 3) for each portion corresponding to the substrate 11 by the etching.
  • a plurality of polysilicon layers and a plurality of silicon nitride layers are alternately stacked to form an intermediate layer.
  • a second mirror layer 240 is formed on the layer 230 and on the exposed first surface 110 a of the substrate layer 110, and a layer 440 is formed on the layer 430.
  • the second mirror layer 240 When forming the second mirror layer 240, the side surface 230 a of the intermediate layer 230, the side surface 220 a of the first mirror layer 220, and the side surface 210 a of the antireflective layer 210 facing each other along the line 5 Cover with Further, by partially reducing the resistance of the predetermined polysilicon layer in the second mirror layer 240 by impurity doping, the third electrode 14 and the wiring 14 a are formed for each portion corresponding to the substrate 11.
  • the surface of the polysilicon layer 27a (see FIG. 3) that is, the polysilicon layer located closest to the first surface 110a) included in the second mirror layer 240 is exposed by etching.
  • the portion along each line 5 is thinned.
  • air gaps are formed in portions of the second mirror layer 240 corresponding to the terminals 15 and 16 (see FIG. 3) for each portion corresponding to the substrate 11 by the etching.
  • the terminals 15 and 16 are formed in the air gap to connect the terminals 15 and the wiring 12a, and connect the terminals 16 to the wiring 13a and the wiring 14a.
  • the antireflection layer 210 and the device layer 200 are formed on the first surface 110 a of the substrate layer 110, and the first groove 290 is formed on the device layer 200.
  • the first groove 290 is an area where the device layer 200 is partially thinned along each line 5.
  • a plurality of through holes extending from the surface 24a of the second stacked body 24 to the removal planned portion 50 by etching. 24 b is formed in the second stacked body 24.
  • the plurality of through holes 24 b are not formed in the second stacked body 24 in portions corresponding to the respective dummy filter portions 2A.
  • a light shielding layer 450 is formed on the layer 440.
  • portions of the light shielding layer 450 and the stress control layer 400 that is, the layers 420, 430, and 440
  • the openings 40 a are formed for each of the portions corresponding to the substrate 11 by the etching.
  • a protective layer 460 is formed on the light shielding layer 450, the exposed surface of the anti-reflection layer 410, the inner surface of the opening 40a, and the side surface of the stress adjustment layer 400 facing the second groove 470.
  • the antireflection layer 410, the stress adjustment layer 400, the light shielding layer 450, and the protective layer 460 are formed on the second surface 110b of the substrate layer 110, and the second groove 470 is formed in the stress adjustment layer 400.
  • the second groove 470 is a region in which the stress adjustment layer 400 is partially thinned along each line 5.
  • etching for example, vapor phase etching using a hydrofluoric acid gas
  • the plurality of removal target portions 50 are simultaneously removed from the intermediate layer 230.
  • the air gap S is formed for each portion corresponding to the substrate 11.
  • the plurality of through holes 24 b are not formed in the second stacked body 24 in the portion corresponding to each dummy filter portion 2A, the air gap S in the intermediate layer 230 Is not formed.
  • a plurality of air gaps S are formed between the first mirror portion 31 and the second mirror portion 32 facing each other.
  • the Fabry-Perot interference filter unit 1A is configured.
  • the intermediate layers 23 are provided between the first mirror portion 31 and the second mirror portion 32 which face each other, whereby a plurality of dummys are formed.
  • the filter unit 2A is configured.
  • FIGS. 14A and 14B (a) is a cross-sectional view of a portion corresponding to the Fabry-Perot interference filter portion 1A, and (b) is a cross-sectional view of a portion corresponding to the dummy filter portion 2A.
  • the expand tape 60 is attached on the protective layer 460 (that is, on the second surface 110 b side). Subsequently, in a state where the expand tape 60 is attached to the second surface 110 b side, the laser light L is irradiated from the side opposite to the expand tape 60 to position the condensing point of the laser light L inside the substrate layer 110. The focusing point of the laser beam L is relatively moved along the respective lines 5 while being caused to move. That is, the laser light L is made to enter the substrate layer 110 from the opposite side to the expand tape 60 through the surface of the polysilicon layer exposed in the first groove 290.
  • the modified region 7 is a region in which the density, refractive index, mechanical strength, and other physical characteristics are different from those in the surrounding region, and is a region that becomes a starting point of a crack extending in the thickness direction of the substrate layer 110. It is.
  • the modified region 7 may be a melt-treated region (meaning at least one of a region once melted and resolidified, a region in a melted state, and a region in a melted and resolidified state), , Dielectric breakdown region, refractive index change region, etc. There are also regions in which these are mixed.
  • the modified region 7 there are a region in which the density of the modified region 7 is changed as compared with the density of the non-modified region in the material of the substrate layer 110, a region in which a lattice defect is formed, and the like.
  • the modified region 7 can be said to be a high dislocation density region.
  • the number of rows of the modified regions 7 arranged in the thickness direction of the substrate layer 110 with respect to each line 5 is appropriately adjusted according to the thickness of the substrate layer 110.
  • the expanded tape 60 attached to the second surface 110 b is expanded to form a thickness from the modified region 7 formed inside the substrate layer 110 to the substrate layer 110. Cracks are extended in a direction to cut the substrate layer 110 into a plurality of substrates 11 along each line 5.
  • the polysilicon layer of the second mirror layer 240 is cut along the lines 5 in the first groove 290, and the antireflective layer 410 and the protective layer 460 are cut along the lines 5 in the second groove 470. Be done. Thereby, a plurality of Fabry-Perot interference filters 1 and a plurality of dummy filters 2 which are in a state of being separated from each other on the expanded tape 60 are obtained.
  • the light detection device 10 includes a package 71.
  • the package 71 is a CAN package having a stem 72 and a cap 73.
  • the cap 73 is integrally configured by the side wall 74 and the top wall 75.
  • the stem 72 and the cap 73 are formed of a metal material and are airtightly bonded to each other.
  • the shape of the side wall 74 is cylindrical with the line 9 as a center line.
  • the stem 72 and the ceiling wall 75 face each other in the direction parallel to the line 9 and close the both ends of the side wall 74, respectively.
  • the wiring board 76 is fixed to the inner surface 72 a of the stem 72.
  • a substrate material of the wiring substrate 76 for example, silicon, ceramic, quartz, glass, plastic or the like can be used.
  • a light detector (light detection unit) 77 and a temperature detector (not shown) such as a thermistor are mounted on the wiring board 76.
  • a light detector 77 is arranged on the line 9. More specifically, the light detector 77 is disposed such that the center line of its light receiving unit coincides with the line 9.
  • the photodetector 77 is, for example, an infrared detector such as a quantum sensor using InGaAs or the like, a thermal sensor using a thermopile or a bolometer, or the like.
  • a silicon photodiode or the like can be used as the light detector 77.
  • the light detector 77 may be provided with one light receiving unit, or a plurality of light receiving units may be provided in an array.
  • a plurality of photodetectors 77 may be mounted on the wiring board 76.
  • the temperature detector may be disposed, for example, at a position close to the Fabry-Perot interference filter 1 so that the temperature change of the Fabry-Perot interference filter 1 can be detected.
  • a plurality of spacers 78 are fixed on the wiring board 76.
  • silicon, ceramic, quartz, glass, a plastic etc. can be used, for example.
  • the Fabry-Perot interference filter 1 is fixed on the plurality of spacers 78 by, for example, an adhesive.
  • Fabry-Perot interference filter 1 is arranged on line 9. More specifically, the Fabry-Perot interference filter 1 is disposed such that the center line of the light transmission region 1 a coincides with the line 9.
  • the spacer 78 may be integrated with the wiring substrate 76. Also, the Fabry-Perot interference filter 1 may be supported not by a plurality of spacers 78 but by a single spacer 78.
  • a plurality of lead pins 81 are fixed to the stem 72. More specifically, each lead pin 81 penetrates the stem 72 in a state where the electrical insulation and airtightness with the stem 72 are maintained. Each lead pin 81 is electrically connected to the electrode pad provided on the wiring substrate 76, the terminal of the photodetector 77, the terminal of the temperature detector, and the terminal of the Fabry-Perot interference filter 1 by the wire 82. There is. The photodetector 77, the temperature detector, and the Fabry-Perot interference filter 1 may be electrically connected to the lead pins 81 via the wiring board 76.
  • each terminal may be electrically connected to the electrode pad provided on the wiring substrate 76, and the electrode pad and each lead pin 81 may be connected by the wire 82.
  • the input / output etc. of the electrical signal with respect to each of photodetector 77, a temperature detector, and Fabry-Perot interference filter 1 are possible.
  • An opening 71 a is formed in the package 71. More specifically, the opening 71 a is formed in the top wall 75 of the cap 73 so that its center line coincides with the line 9. When viewed in a direction parallel to the line 9, the shape of the opening 71a is circular.
  • a light transmitting member 83 is disposed on the inner surface 75a of the ceiling wall 75 so as to close the opening 71a. The light transmitting member 83 is airtightly joined to the inner surface 75 a of the ceiling wall 75.
  • the light transmitting member 83 has a light incident surface 83a, a light emitting surface (inner surface) 83b, and a side surface 83c facing each other in the direction parallel to the line 9.
  • the light incident surface 83a of the light transmitting member 83 is substantially flush with the outer surface of the ceiling wall 75 at the opening 71a.
  • the side surface 83 c of the light transmitting member 83 is in contact with the inner surface 74 a of the side wall 74 of the package 71. That is, the light transmitting member 83 reaches the inside of the opening 71 a and the inner surface 74 a of the side wall 74.
  • Such a light transmitting member 83 is formed by disposing a glass pellet inside the cap 73 with the opening 71 a facing downward and melting the glass pellet. That is, the light transmitting member 83 is formed of fusion glass.
  • a band pass filter 84 is fixed to the light emitting surface 83 b of the light transmitting member 83 by an adhesive member 85. That is, the bonding member 85 fixes the band pass filter 84 to the inner surface 75 a of the ceiling wall 75 via the light transmitting member 83 joined to the inner surface 75 a of the ceiling wall 75.
  • the band pass filter 84 is light of the measurement wavelength range of the light detection device 10 (light of a predetermined wavelength range and is incident on the light transmission region 1a of the Fabry-Perot interference filter 1). Selectively transmit (ie, transmit only light in the wavelength range).
  • the band pass filter 84 has a rectangular plate shape.
  • the band pass filter 84 has a light incident surface 84 a and a light emission surface 84 b opposed to each other in the direction parallel to the line 9, and four side surfaces 84 c.
  • the band pass filter 84 is formed of a dielectric multilayer film (for example, TiO 2 , Ta 2 O 5 or the like) on the surface of the light transmission member formed in a rectangular plate shape by a light transmissive material (for example, silicon, glass or the like).
  • a multilayer film is formed by combining a refractive material and a low refractive material such as SiO 2 or MgF 2 .
  • the bonding member 85 has a first portion 85 a disposed in the entire area of the light incident surface 84 a of the band pass filter 84. That is, the first portion 85 a is a portion of the bonding member 85 disposed between the light emitting surface 83 b of the light transmitting members 83 facing each other and the light incident surface 84 a of the band pass filter 84. Furthermore, the adhesive member 85 has a second portion 85 b that protrudes outward from the outer edge of the band pass filter 84 when viewed in a direction parallel to the line 9. The second portion 85 b extends to the inner surface 74 a of the side wall 74 and is in contact with the inner surface 74 a of the side wall 74. The second portion 85 b is in contact with the side surface 84 c of the band pass filter 84.
  • the light in the predetermined wavelength range is selected. Be transparent.
  • the light transmitted through the band pass filter 84 enters the light transmission region 1 a of the Fabry-Perot interference filter 1
  • the light of the predetermined wavelength among the light of the predetermined wavelength range is selectively transmitted.
  • the light transmitted through the light transmission region 1 a of the Fabry-Perot interference filter 1 is incident on the light receiving portion of the light detector 77 and is detected by the light detector 77.
  • the photodetector 77 converts the light transmitted through the Fabry-Perot interference filter 1 into an electric signal and outputs the electric signal.
  • the light detector 77 outputs an electrical signal having a magnitude corresponding to the intensity of light incident on the light receiving unit.
  • the wafer 100 makes it possible to obtain a plurality of Fabry-Perot interference filters 1 efficiently and with high yield as follows.
  • a plurality of Fabry-Perot interference filter units 1 ⁇ / b> A to be a plurality of Fabry-Perot interference filters 1 are provided in the effective area 101.
  • a plurality of dummy filter portions 2A are provided in the dummy area 102 along the outer edge 110c of the substrate layer 110 and surrounding the effective area 101, and each dummy filter portion 2A
  • An intermediate layer 23 is provided between the second mirror unit 32 and the second mirror unit 32.
  • each Fabry-Perot interference filter unit 1A operates in the same manner as the Fabry-Perot interference filter 1, so that each Fabry-Perot interference filter unit 1A While it is possible to inspect various properties, handling of the wafer 100 in performing such inspections is also facilitated. Assuming that a gap S is formed between the first mirror portion 31 and the second mirror portion 32 facing each other in each dummy filter portion 2A, for example, the dummy area 102 of the wafer 100 is held by the holding tool.
  • the second mirror 32 may be broken, and fragments of the second mirror 32 may be attached to the Fabry-Perot interference filter 1A, thereby deteriorating the appearance, characteristics, etc. of the Fabry-Perot interference filter 1A.
  • the intermediate layer 23 is provided between the first mirror unit 31 and the second mirror unit 32 facing each other, so the occurrence of such a situation is suppressed.
  • the second mirror portion 32 is surrounded by the first groove 290 in each Fabry-Perot interference filter portion 1A.
  • the yield at the time of cutting out the plurality of Fabry-Perot interference filters 1 from the wafer 100 is improved.
  • a film at a cut surface of the device layer 200 when the plurality of Fabry-Perot interference filters 1 are cut out from the wafer 100 peeling, chipping and the like tend to occur, and the appearance, characteristics, etc. of the Fabry-Perot interference filter section 1A may be degraded.
  • the second mirror portion 32 is surrounded by the first groove 290 in each dummy filter portion 2A. Assuming that at least the second mirror portion 32 in each dummy filter portion 2A is not surrounded by the first groove 290, a gap is not formed between the first mirror portion 31 and the second mirror portion 32. Stress is likely to be accumulated in the dummy filter portion 2A, and as a result, the wafer 100 may be warped. In the wafer 100, since at least the second mirror portion 32 is surrounded by the first groove 290 in each dummy filter portion 2A, stress is weakened in the dummy area 102, and warpage of the wafer 100 is suppressed.
  • the first groove 290 is connected in the effective area 101 and the dummy area 102, and reaches the outer edge 110c of the substrate layer 110 when viewed from the opposite direction.
  • the stress adjustment layer 400 is provided on the second surface 110b of the substrate layer 110, and the stress adjustment layer 400 is provided with the second groove 470 corresponding to the first groove 290.
  • the yield at the time of cutting out the plurality of Fabry-Perot interference filters 1 from the wafer 100 can be further improved, and warpage of the wafer 100 can be suppressed more reliably.
  • the second groove 470 is not formed in the stress adjustment layer 400 to correspond to the first groove 290, stress adjustment is performed when cutting the plurality of Fabry-Perot interference filters 1 and the plurality of dummy filters 2 from the wafer 100.
  • the plurality of Fabry-Perot interference filter units 1A and the plurality of dummy filter units 2A are disposed so as to be symmetrical with respect to each of the first straight line 3 and the second straight line 4 orthogonal to each other. Thereby, warpage of the entire wafer 100 can be suppressed more reliably.
  • the air gap S is formed in each Fabry-Perot interference filter unit 1A.
  • the air gap S can be formed between the first mirror portion 31 and the second mirror portion 32 extremely efficiently, as compared with the case where the air gap S is formed at the individual chip level.
  • the portion corresponding to the arbitrary substrate 11 in the substrate layer 110, and the like, such as etching of the intermediate layer 230 is simultaneously performed on a plurality of planned removal portions 50 arranged in two dimensions
  • the process proceeds simultaneously, so that the stress deviation in the plane of the substrate layer 110 can be reduced. Therefore, according to the method of manufacturing the wafer 100, it is possible to obtain the wafer 100 which enables stable mass production of the Fabry-Perot interference filter 1 of high quality.
  • the wafer 100 is cut along each line 5 for the following reasons. It is extremely effective in manufacturing the Fabry-Perot interference filter 1. That is, in the cutting of the wafer 100 using the laser light L, water is unnecessary, so the second mirror portion 32 floating on the air gap S is broken due to water pressure or water enters the air gap S and sticking ( The phenomenon that the second mirror 32 does not move due to the contact with the first mirror 31 does not occur. Therefore, cutting of the wafer 100 using the laser light L is extremely effective in manufacturing the Fabry-Perot interference filter 1. [Modification]
  • this indication is not limited to the embodiment mentioned above.
  • various materials and shapes can be adopted for the material and shape of each configuration without being limited to the above-described materials and shapes.
  • the outer shape of the Fabry-Perot interference filter unit 1A may not be the same as the outer shape of the dummy filter unit 2A. Further, when cutting out the plurality of Fabry-Perot interference filters 1 from the wafer 100, it is not necessary to cut out all the dummy filter portions 2A (that is, all the dummy filter portions 2A do not have to be separated).
  • the modified region 7 may be formed in the substrate layer 110 so as to correspond to the first groove 290.
  • that the modified region 7 corresponds to the first groove 290 means that the modified region 7 overlaps the first groove 290 when viewed from the opposite direction, and in particular, the modified region 7 corresponds to each line 5. It means the state being formed along with.
  • a crack can be extended from the modified region 7 in the thickness direction of the substrate layer 110, and the plurality of Fabry-Perot interference filters 1 can be easily and accurately cut out from the wafer 100.
  • the expand tape 60 may be attached to the second surface 110 b side of the substrate layer 110.
  • the outer edge portion of the expand tape 60 attached to the wafer 100 is held by the annular frame.
  • the wafer 100 can be easily handled.
  • the crack may unexpectedly extend from the modified region 7.
  • the plurality of dummy filter portions 2A and the first grooves 290 and the second grooves 470 are not provided in the pair of areas 102a of the dummy area 102, generation of cracks is suppressed and provisional cracks are generated. Even if progressed, the extension of the crack is stopped by the pair of areas 102a.
  • the mirror removing unit 2X may be configured in a part of the dummy area 102.
  • the mirror removing unit 2X is configured by exposing the surface of the first mirror unit 31 without providing the second mirror unit 32 and the intermediate layer 23 (see (b) in FIG. 19). That is, the mirror removing unit 2X is different from the dummy filter unit 2A in that the second mirror unit 32 and the intermediate layer 23 are not provided.
  • a plurality of mirror removing portions 2X are provided in an annular region (region outside the dashed line in FIG. 17) along the outer edge 110c of the substrate layer 110.
  • the mirror removal part 2X is not limited to what is comprised by removing the 2nd mirror part 32 and the intermediate
  • the mirror removing unit 2X may be configured by removing at least a part of the second mirror unit 32. That is, in the mirror removing unit 2X, a layer is provided on the first mirror unit 31 by removing a part from the surface of the second mirror unit 32 on the opposite side to the first mirror unit 31 in a layer. Alternatively, the layer on the first mirror portion 31 is thinned. Further, in the mirror removing portion 2X, not only the laminate on the first surface 110a side of the substrate layer 110 but also the laminate on the second surface 110b of the substrate layer 110 may be thinned. For example, the stress adjustment layer 400 may not be provided, or the stress adjustment layer 400 may be thinned.
  • the mirror removing unit 2X is configured by removing at least a portion of the second mirror portion 32 in a portion of the dummy area 102.
  • a second mirror portion is formed to form a void S by etching between the first mirror portion 31 and the second mirror portion 32 facing each other.
  • the wafer 100 is provided with a plurality of Fabry-Perot interference filter portions 1A in which the air gap S is reliably formed between the first mirror portion 31 and the second mirror portion 32 facing each other.
  • the first mirror portion 31 is surrounded by the first groove 290 in the mirror removing portion 2X.
  • the stress is weakened also in the mirror removing portion 2X, so that the warpage of the wafer 100 is suppressed.
  • a plurality of mirror removing portions 2X are provided along the outer edge 110c of the substrate layer 110 in the dummy area 102, and the first grooves 290 are the effective area 101 and the dummy area 102. , And reach the outer edge 110c of the substrate layer 110 when viewed from the opposite direction.
  • the plurality of mirror removing units 2X form an area by being continuously arranged along the outer edge 110c, and the area is the effective area 101 and the dummy area 102 when viewed from the opposite direction. Of the area except the area concerned.
  • the plurality of dummy filter portions 2A are disposed outside the plurality of Fabry-Perot interference filter portions 1A, and the plurality of mirror removal portions 2X are disposed outside the plurality of dummy filter portions 2A. Since the one groove 290 is also connected and reaches the outer edge 110 c of the substrate layer 110, the stress balance of the entire wafer 100 is improved, and the warpage of the wafer 100 is more reliably suppressed.
  • the antireflection layer 210 and the device layer 200 are formed on the first surface 110 a of the substrate layer 110, and the first groove 290 is formed on the device layer 200.
  • the first electrode 12, the second electrode 13, the third electrode 14, and the plurality of terminals 15 and 16 are each in the region where the plurality of mirror removal portions 2X are provided (here, the region outside the broken line in FIG. 17) It is not necessary to provide the structure regarding metal films, such as aluminum which comprise the terminals 15 and 16, the through-hole etc. for arrange
  • the reason for monitoring the emission spectrum of plasma in the portion corresponding to each mirror removing unit 2X is as follows. That is, since each through hole 24 b is formed in a size that does not substantially affect the function of the second mirror portion 32, the emission spectrum of plasma emitted from the portion corresponding to each through hole 24 b is Even if it monitors, that intensity change is hard to understand. Therefore, by monitoring the emission spectrum of plasma in the portion corresponding to each mirror removing unit 2X provided with the same second stacked body 24, the timing of etching completion is accurately determined, and each Fabry-Perot interference filter unit 1A
  • the plurality of through holes 24 b can be formed with high accuracy in the second stacked body 24 at the portion corresponding to the above. In the portion corresponding to each dummy filter portion 2A, as described above, the plurality of through holes 24b are not formed in the second stacked body 24 (see (b) in FIG. 12).
  • a light shielding layer 450 is formed on the layer 440.
  • portions of the light shielding layer 450 and the stress control layer 400 that is, the layers 420, 430, and 440) along the lines 5 are removed by etching so that the surface of the antireflective layer 410 is exposed.
  • the openings 40 a are formed for each of the portions corresponding to the substrate 11 by the etching.
  • a protective layer 460 is formed on the light shielding layer 450, the exposed surface of the anti-reflection layer 410, the inner surface of the opening 40a, and the side surface of the stress adjustment layer 400 facing the second groove 470.
  • a plurality of air gaps S are formed between the first mirror portion 31 and the second mirror portion 32 facing each other.
  • the Fabry-Perot interference filter unit 1A is configured.
  • the intermediate layers 23 are provided between the first mirror portion 31 and the second mirror portion 32 facing each other, whereby a plurality of dummys are formed.
  • the filter unit 2A is configured.
  • the surface of the first mirror portion 31 is exposed without providing the second mirror portion 32 and the intermediate layer 23.
  • a mirror removal unit 2X is configured.

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Optical Filters (AREA)
  • Micromachines (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

ウェハは、基板層と、二次元に配置された複数の第１ミラー部を有する第１ミラー層と、二次元に配置された複数の第２ミラー部を有する第２ミラー層と、を備える。有効エリアにおいては、第１ミラー部と第２ミラー部との間に空隙が形成されることで、複数のファブリペロー干渉フィルタ部が構成されている。基板層の外縁に沿い且つ有効エリアを囲むダミーエリアにおいては、第１ミラー部と第２ミラー部との間に中間層が設けられることで、複数のダミーフィルタ部が構成されている。複数のファブリペロー干渉フィルタ部及び複数のダミーフィルタ部のそれぞれにおいて、少なくとも第２ミラー部は、第１溝に囲まれている。

Description

ウェハ
　本開示は、ファブリペロー干渉フィルタを得るためのウェハに関する。
　従来のファブリペロー干渉フィルタとして、基板と、基板上において空隙を介して互いに対向する固定ミラー及び可動ミラーと、を備えるものが知られている（例えば、特許文献１参照）。
特表２０１３－５０６１５４号公報
　上述したようなファブリペロー干渉フィルタは、微細な構造体であるため、ファブリペロー干渉フィルタを製造するに際し、製造効率及び歩留まりの両方を向上させることは困難である。
　そこで、本開示は、複数のファブリペロー干渉フィルタを効率良く且つ歩留まり良く得ることを可能にするウェハを提供することを目的とする。
　本開示の一側面のウェハは、互いに対向する第１表面及び第２表面を有する基板層と、第１表面に二次元に配置された複数の第１ミラー部を有する第１ミラー層と、第１ミラー層上に二次元に配置された複数の第２ミラー部を有する第２ミラー層と、を備え、有効エリアにおいては、互いに対向する第１ミラー部と第２ミラー部との間に空隙が形成されることで、互いに対向する第１ミラー部と第２ミラー部との間の距離が静電気力によって変化する複数のファブリペロー干渉フィルタ部が構成されており、基板層の外縁に沿い且つ有効エリアを囲むダミーエリアにおいては、互いに対向する第１ミラー部と第２ミラー部との間に中間層が設けられることで、複数のダミーフィルタ部が構成されており、複数のファブリペロー干渉フィルタ部及び複数のダミーフィルタ部のそれぞれにおいて、少なくとも第２ミラー部は、基板層とは反対側に開口する第１溝に囲まれている。
　このウェハでは、複数のファブリペロー干渉フィルタになる複数のファブリペロー干渉フィルタ部が有効エリアに設けられている。その一方で、基板層の外縁に沿い且つ有効エリアを囲むダミーエリアに複数のダミーフィルタ部が設けられており、各ダミーフィルタ部では、互いに対向する第１ミラー部と第２ミラー部との間に中間層が設けられている。これにより、ウェハ全体の強度が十分に確保される。そのため、例えばウェハから複数のファブリペロー干渉フィルタを切り出す際におけるウェハのハンドリングが容易になる。仮に、各ダミーフィルタ部において、互いに対向する第１ミラー部と第２ミラー部との間に空隙が形成されていると、例えば把持具によってウェハのダミーエリアが把持された際に、第２ミラー部が破損し、第２ミラー部の破片がファブリペロー干渉フィルタ部に付着して、ファブリペロー干渉フィルタ部の外観、特性等が劣化するおそれがある。このウェハでは、各ダミーフィルタ部において、互いに対向する第１ミラー部と第２ミラー部との間に中間層が設けられているため、そのような事態の発生が抑制される。また、各ファブリペロー干渉フィルタ部において少なくとも第２ミラー部が第１溝に囲まれている。これにより、ウェハから複数のファブリペロー干渉フィルタを切り出す際における歩留まりが向上する。更に、各ダミーフィルタ部において少なくとも第２ミラー部が第１溝に囲まれている。これにより、ダミーエリアにおいて応力が弱められ、ウェハの反りが抑制される。以上により、このウェハは、複数のファブリペロー干渉フィルタを効率良く且つ歩留まり良く得ることを可能にする。
　本開示の一側面のウェハでは、第１溝は、有効エリア及びダミーエリアにおいて繋がっており、第１ミラー部と第２ミラー部とが互いに対向する方向から見た場合に基板層の外縁に至っていてもよい。これにより、ウェハから複数のファブリペロー干渉フィルタを切り出す際における歩留まりを更に向上させることができると共に、ウェハの反りをより確実に抑制することができる。
　本開示の一側面のウェハは、第２表面に設けられた応力調整層を更に備え、応力調整層には、基板層とは反対側に開口する第２溝が形成されており、第２溝は、第１溝に対応するように形成されていてもよい。これにより、ウェハから複数のファブリペロー干渉フィルタを切り出す際における歩留まりを更に向上させることができると共に、ウェハの反りをより確実に抑制することができる。
　本開示の一側面のウェハでは、複数のファブリペロー干渉フィルタ部及び複数のダミーフィルタ部は、第１ミラー部と第２ミラー部とが互いに対向する方向から見た場合に基板層の中心を通り且つ互いに直交する第１直線及び第２直線のそれぞれについて対称となるように、配置されていてもよい。これにより、ウェハ全体の反りをより確実に抑制することができる。
　本開示の一側面のウェハでは、基板層の内部には、第１溝に対応するように改質領域が形成されていてもよい。これにより、改質領域から基板層の厚さ方向に亀裂を伸展させて、ウェハから複数のファブリペロー干渉フィルタを容易に且つ精度良く切り出すことができる。
　本開示の一側面のウェハは、基板層の第２表面側に貼り付けられたエキスパンドテープを更に備えてもよい。これにより、基板層の内部に改質領域が形成された状態であっても、ウェハを容易にハンドリングすることができる。
　本開示の一側面のウェハでは、ダミーエリアの一部においては、少なくとも第２ミラー部の一部が除去されることで、ミラー除去部が構成されていてもよい。これにより、例えば、各ファブリペロー干渉フィルタ部に対応する部分において、互いに対向する第１ミラー部と第２ミラー部との間にエッチングによって空隙を形成するために、第２ミラー部に複数の貫通孔を形成する場合に、ミラー除去部に対応する部分において、第２ミラー部の除去状態をモニタすることで、各ファブリペロー干渉フィルタ部に対応する部分において、第２ミラー部に複数の貫通孔を確実に形成することができる。よって、ウェハは、互いに対向する第１ミラー部と第２ミラー部との間に空隙が確実に形成された複数のファブリペロー干渉フィルタ部を備えるものとなる。
　本開示の一側面のウェハでは、ミラー除去部において、少なくとも第１ミラー部は、第１溝に囲まれていてもよい。これにより、ミラー除去部においても応力が弱められるため、ウェハの反りが抑制される。
　本開示の一側面のウェハでは、ミラー除去部は、ダミーエリアにおいて基板層の外縁に沿うように複数設けられており、第１溝は、有効エリア及びダミーエリアにおいて繋がっており、第１ミラー部と第２ミラー部とが互いに対向する方向から見た場合に基板層の外縁に至っていてもよい。これにより、複数のファブリペロー干渉フィルタ部の外側に複数のダミーフィルタ部が配置され、複数のダミーフィルタ部の外側に複数のミラー除去部が配置されることになり、更に、第１溝も繋がり且つ基板層の外縁に至っているため、ウェハ全体の応力バランスが改善され、ウェハの反りがより確実に抑制される。
　本開示によれば、複数のファブリペロー干渉フィルタを効率良く且つ歩留まり良く得ることを可能にするウェハを提供することができる。
図１は、一実施形態のウェハから切り出されたファブリペロー干渉フィルタの平面図である。 図２は、図１に示されるファブリペロー干渉フィルタの底面図である。 図３は、図１に示されるIII－III線に沿ってのファブリペロー干渉フィルタの断面図である。 図４は、一実施形態のウェハから切り出されたダミーフィルタの断面図である。 図５は、一実施形態のウェハの平面図である。 図６は、図５に示されるウェハの一部の拡大平面図である。 図７は、図５に示されるウェハのファブリペロー干渉フィルタ部及びダミーフィルタ部の断面図である。 図８は、図５に示されるウェハの製造方法を説明するための断面図である。 図９は、図５に示されるウェハの製造方法を説明するための断面図である。 図１０は、図５に示されるウェハの製造方法を説明するための断面図である。 図１１は、図５に示されるウェハの製造方法を説明するための断面図である。 図１２は、図５に示されるウェハの製造方法を説明するための断面図である。 図１３は、図５に示されるウェハの製造方法を説明するための断面図である。 図１４は、図５に示されるウェハからファブリペロー干渉フィルタを切り出す方法を説明するための断面図である。 図１５は、図５に示されるウェハからファブリペロー干渉フィルタを切り出す方法を説明するための断面図である。 図１６は、ファブリペロー干渉フィルタを備える光検出装置の断面図である。 図１７は、変形例のウェハの平面図である。 図１８は、図１７に示されるウェハの製造方法を説明するための断面図である。 図１９は、図１７に示されるウェハの製造方法を説明するための断面図である。
　以下、本開示の実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。
［ファブリペロー干渉フィルタ及びダミーフィルタの構成］
　一実施形態のウェハの構成の説明に先立って、当該ウェハから切り出されたファブリペロー干渉フィルタ及びダミーフィルタの構成について説明する。
　図１、図２及び図３に示されるように、ファブリペロー干渉フィルタ１は、基板１１を備えている。基板１１は、互いに対向する第１表面１１ａ及び第２表面１１ｂを有している。第１表面１１ａには、反射防止層２１、第１積層体２２、中間層２３及び第２積層体２４が、この順序で積層されている。第１積層体２２と第２積層体２４との間には、枠状の中間層２３によって空隙（エアギャップ）Ｓが画定されている。
　第１表面１１ａに垂直な方向から見た場合（平面視）における各部の形状及び位置関係は、次の通りである。基板１１の外縁は、例えば１辺の長さが数百μｍ～数ｍｍ程度の矩形状である。基板１１の外縁及び第２積層体２４の外縁は、互いに一致している。反射防止層２１の外縁、第１積層体２２の外縁及び中間層２３の外縁は、互いに一致している。基板１１は、中間層２３の外縁よりも空隙Ｓの中心に対して外側に位置する外縁部１１ｃを有している。外縁部１１ｃは、例えば、枠状であり、第１表面１１ａに垂直な方向から見た場合に中間層２３を囲んでいる。空隙Ｓは、例えば円形状である。
　ファブリペロー干渉フィルタ１は、その中央部に画定された光透過領域１ａにおいて、所定の波長を有する光を透過させる。光透過領域１ａは、例えば円柱状の領域である。基板１１は、例えば、シリコン、石英又はガラス等からなる。基板１１がシリコンからなる場合には、反射防止層２１及び中間層２３は、例えば、酸化シリコンからなる。中間層２３の厚さは、例えば、数十ｎｍ～数十μｍである。
　第１積層体２２のうち光透過領域１ａに対応する部分は、第１ミラー部３１として機能する。第１ミラー部３１は、固定ミラーである。第１ミラー部３１は、反射防止層２１を介して第１表面１１ａに配置されている。第１積層体２２は、複数のポリシリコン層２５と複数の窒化シリコン層２６とが一層ずつ交互に積層されることで構成されている。ファブリペロー干渉フィルタ１では、ポリシリコン層２５ａ、窒化シリコン層２６ａ、ポリシリコン層２５ｂ、窒化シリコン層２６ｂ及びポリシリコン層２５ｃが、この順で反射防止層２１上に積層されている。第１ミラー部３１を構成するポリシリコン層２５及び窒化シリコン層２６のそれぞれの光学厚さは、中心透過波長の１／４の整数倍であることが好ましい。なお、第１ミラー部３１は、反射防止層２１を介することなく第１表面１１ａ上に直接に配置されてもよい。
　第２積層体２４のうち光透過領域１ａに対応する部分は、第２ミラー部３２として機能する。第２ミラー部３２は、可動ミラーである。第２ミラー部３２は、第１ミラー部３１に対して基板１１とは反対側において空隙Ｓを介して第１ミラー部３１と対向している。第１ミラー部３１と第２ミラー部３２とが互いに対向する方向は、第１表面１１ａに垂直な方向に平行である。第２積層体２４は、反射防止層２１、第１積層体２２及び中間層２３を介して第１表面１１ａに配置されている。第２積層体２４は、複数のポリシリコン層２７と複数の窒化シリコン層２８とが一層ずつ交互に積層されることで構成されている。ファブリペロー干渉フィルタ１では、ポリシリコン層２７ａ、窒化シリコン層２８ａ、ポリシリコン層２７ｂ、窒化シリコン層２８ｂ及びポリシリコン層２７ｃが、この順で中間層２３上に積層されている。第２ミラー部３２を構成するポリシリコン層２７及び窒化シリコン層２８のそれぞれの光学厚さは、中心透過波長の１／４の整数倍であることが好ましい。
　なお、第１積層体２２及び第２積層体２４では、窒化シリコン層の代わりに酸化シリコン層が用いられてもよい。また、第１積層体２２及び第２積層体２４を構成する各層の材料としては、酸化チタン、酸化タンタル、酸化ジルコニウム、フッ化マグネシウム、酸化アルミニウム、フッ化カルシウム、シリコン、ゲルマニウム、硫化亜鉛等が用いられてもよい。また、ここでは、第１ミラー部３１の空隙Ｓ側の表面（ポリシリコン層２５ｃの表面）と、第２ミラー部３２の空隙Ｓ側の表面（ポリシリコン層２７ａの表面）とは、空隙Ｓを介して直接的に対向している。ただし、第１ミラー部３１の空隙Ｓ側の表面、及び、第２ミラー部３２の空隙Ｓ側の表面に、（ミラーを構成しない）電極層、保護層等が形成されていてもよい。この場合、第１ミラー部３１と第２ミラー部３２とは、それらの層を間に介在させた状態において、空隙Ｓを介して互いに対向することになる。換言すれば、このような場合であっても、第１ミラー部３１と第２ミラー部３２との空隙Ｓを介した対向は実現され得る。
　第２積層体２４において空隙Ｓに対応する部分（第１表面１１ａに垂直な方向から見た場合に空隙Ｓと重なる部分）には、複数の貫通孔２４ｂが形成されている。各貫通孔２４ｂは、第２積層体２４の中間層２３とは反対側の表面２４ａから空隙Ｓに至っている。複数の貫通孔２４ｂは、第２ミラー部３２の機能に実質的に影響を与えない程度に形成されている。複数の貫通孔２４ｂは、エッチングによって中間層２３の一部を除去して空隙Ｓを形成するために用いられる。
　第２積層体２４は、第２ミラー部３２に加えて、被覆部３３と、周縁部３４と、を更に有している。第２ミラー部３２、被覆部３３及び周縁部３４は、互いに同じ積層構造の一部を有し且つ互いに連続するように、一体的に形成されている。被覆部３３は、第１表面１１ａに垂直な方向から見た場合に第２ミラー部３２を囲んでいる。被覆部３３は、中間層２３の基板１１とは反対側の表面２３ａ、並びに、中間層２３の側面２３ｂ（外側の側面、つまり、空隙Ｓ側とは反対側の側面）、第１積層体２２の側面２２ａ及び反射防止層２１の側面２１ａを被覆しており、第１表面１１ａに至っている。すなわち、被覆部３３は、中間層２３の外縁、第１積層体２２の外縁及び反射防止層２１の外縁を被覆している。
　周縁部３４は、第１表面１１ａに垂直な方向から見た場合に被覆部３３を囲んでいる。周縁部３４は、外縁部１１ｃにおける第１表面１１ａ上に位置している。周縁部３４の外縁は、第１表面１１ａに垂直な方向から見た場合に基板１１の外縁と一致している。周縁部３４は、外縁部１１ｃの外縁に沿って薄化されている。すなわち、周縁部３４のうち外縁部１１ｃの外縁に沿う部分は、周縁部３４のうち外縁に沿う部分を除く他の部分と比べて薄くなっている。ファブリペロー干渉フィルタ１では、周縁部３４は、第２積層体２４を構成するポリシリコン層２７及び窒化シリコン層２８の一部が除去されていることで薄化されている。周縁部３４は、被覆部３３に連続する非薄化部３４ａと、非薄化部３４ａを囲む薄化部３４ｂと、を有している。薄化部３４ｂにおいては、第１表面１１ａ上に直接に設けられたポリシリコン層２７ａ以外のポリシリコン層２７及び窒化シリコン層２８が除去されている。
　第１表面１１ａから非薄化部３４ａの基板１１とは反対側の表面３４ｃまでの高さは、第１表面１１ａから中間層２３の表面２３ａまでの高さよりも低い。第１表面１１ａから非薄化部３４ａの表面３４ｃまでの高さは、例えば１００ｎｍ～５０００ｎｍである。第１表面１１ａから中間層２３の表面２３ａまでの高さは、例えば５００ｎｍ～２００００ｎｍである。薄化部３４ｂの幅（第１表面１１ａに垂直な方向から見た場合における非薄化部３４ａの外縁と外縁部１１ｃの外縁との間の距離）は、基板１１の厚さの０．０１倍以上である。薄化部３４ｂの幅は、例えば５μｍ～４００μｍである。基板１１の厚さは、例えば５００μｍ～８００μｍである。
　第１ミラー部３１には、第１表面１１ａに垂直な方向から見た場合に光透過領域１ａを囲むように第１電極１２が形成されている。第１電極１２は、ポリシリコン層２５ｃに不純物をドープして低抵抗化することで形成されている。第１ミラー部３１には、第１表面１１ａに垂直な方向から見た場合に光透過領域１ａを含むように第２電極１３が形成されている。第２電極１３は、ポリシリコン層２５ｃに不純物をドープして低抵抗化することで形成されている。第１表面１１ａに垂直な方向から見た場合に、第２電極１３の大きさは、光透過領域１ａの全体を含む大きさであることが好ましいが、光透過領域１ａの大きさと略同一であってもよい。
　第２ミラー部３２には、第３電極１４が形成されている。第３電極１４は、空隙Ｓを介して第１電極１２及び第２電極１３と対向している。第３電極１４は、ポリシリコン層２７ａに不純物をドープして低抵抗化することで形成されている。
　一対の端子１５は、光透過領域１ａを挟んで対向するように設けられている。各端子１５は、第２積層体２４の表面２４ａから第１積層体２２に至る貫通孔内に配置されている。各端子１５は、配線１２ａを介して第１電極１２と電気的に接続されている。各端子１５は、例えば、アルミニウム又はその合金等の金属膜によって形成されている。
　一対の端子１６は、光透過領域１ａを挟んで対向するように設けられている。各端子１６は、第２積層体２４の表面２４ａから第１積層体２２に至る貫通孔内に配置されている。各端子１６は、配線１３ａを介して第２電極１３と電気的に接続されていると共に、配線１４ａを介して第３電極１４と電気的に接続されている。端子１６は、例えば、アルミニウム又はその合金等の金属膜によって形成されている。一対の端子１５が対向する方向と一対の端子１６が対向する方向とは、直交している（図１参照）。
　第１積層体２２の表面２２ｂには、複数のトレンチ１７，１８が設けられている。トレンチ１７は、配線１３ａにおける端子１６との接続部分を囲むように環状に延在している。トレンチ１７は、第１電極１２と配線１３ａとを電気的に絶縁している。トレンチ１８は、第１電極１２の内縁に沿って環状に延在している。トレンチ１８は、第１電極１２と第１電極１２の内側の領域（第２電極１３）とを電気的に絶縁している。各トレンチ１７，１８内の領域は、絶縁材料であっても、空隙であってもよい。
　第２積層体２４の表面２４ａには、トレンチ１９が設けられている。トレンチ１９は、端子１５を囲むように環状に延在している。トレンチ１９は、端子１５と第３電極１４とを電気的に絶縁している。トレンチ１９内の領域は、絶縁材料であっても、空隙であってもよい。
　基板１１の第２表面１１ｂには、反射防止層４１、第３積層体４２、中間層４３及び第４積層体４４が、この順序で積層されている。反射防止層４１及び中間層４３は、それぞれ、反射防止層２１及び中間層２３と同様の構成を有している。第３積層体４２及び第４積層体４４は、それぞれ、基板１１を基準として第１積層体２２及び第２積層体２４と対称の積層構造を有している。反射防止層４１、第３積層体４２、中間層４３及び第４積層体４４は、基板１１の反りを抑制する機能を有している。
　第３積層体４２、中間層４３及び第４積層体４４は、外縁部１１ｃの外縁に沿って薄化されている。すなわち、第３積層体４２、中間層４３及び第４積層体４４のうち外縁部１１ｃの外縁に沿う部分は、第３積層体４２、中間層４３及び第４積層体４４のうち外縁に沿う部分を除く他の部分と比べて薄くなっている。ファブリペロー干渉フィルタ１では、第３積層体４２、中間層４３及び第４積層体４４は、第１表面１１ａに垂直な方向から見た場合に薄化部３４ｂと重なる部分において第３積層体４２、中間層４３及び第４積層体４４の全部が除去されていることで薄化されている。
　第３積層体４２、中間層４３及び第４積層体４４には、第１表面１１ａに垂直な方向から見た場合に光透過領域１ａを含むように開口４０ａが設けられている。開口４０ａは、光透過領域１ａの大きさと略同一の径を有している。開口４０ａは、光出射側に開口している。開口４０ａの底面は、反射防止層４１に至っている。
　第４積層体４４の光出射側の表面には、遮光層４５が形成されている。遮光層４５は、例えばアルミニウム等からなる。遮光層４５の表面及び開口４０ａの内面には、保護層４６が形成されている。保護層４６は、第３積層体４２、中間層４３、第４積層体４４及び遮光層４５の外縁を被覆すると共に、外縁部１１ｃ上の反射防止層４１を被覆している。保護層４６は、例えば酸化アルミニウムからなる。なお、保護層４６の厚さを１～１００ｎｍ（好ましくは、３０ｎｍ程度）にすることで、保護層４６による光学的な影響を無視することができる。
　以上のように構成されたファブリペロー干渉フィルタ１においては、一対の端子１５，１６を介して第１電極１２と第３電極１４との間に電圧が印加されると、当該電圧に応じた静電気力が第１電極１２と第３電極１４との間に発生する。当該静電気力によって、第２ミラー部３２が、基板１１に固定された第１ミラー部３１側に引き付けられ、第１ミラー部３１と第２ミラー部３２との間の距離が調整される。このように、ファブリペロー干渉フィルタ１では、第１ミラー部３１と第２ミラー部３２との間の距離が静電気力によって変化する。
　ファブリペロー干渉フィルタ１を透過する光の波長は、光透過領域１ａにおける第１ミラー部３１と第２ミラー部３２との間の距離に依存する。したがって、第１電極１２と第３電極１４との間に印加する電圧を調整することで、透過する光の波長を適宜選択することができる。このとき、第２電極１３は、第３電極１４と同電位である。したがって、第２電極１３は、光透過領域１ａにおいて第１ミラー部３１及び第２ミラー部３２を平坦に保つための補償電極として機能する。
　ファブリペロー干渉フィルタ１では、例えば、ファブリペロー干渉フィルタ１に印加する電圧を変化させながら（すなわち、ファブリペロー干渉フィルタ１において第１ミラー部３１と第２ミラー部３２との間の距離を変化させながら）、ファブリペロー干渉フィルタ１の光透過領域１ａを透過した光を光検出器によって検出することで、分光スペクトルを得ることができる。
　図４に示されるように、ダミーフィルタ２は、第２積層体２４に複数の貫通孔２４ｂが形成されていない点、及び中間層２３に空隙Ｓが形成されていない点で、上述したファブリペロー干渉フィルタ１と相違している。ダミーフィルタ２では、第１ミラー部３１と第２ミラー部３２との間に中間層２３が設けられている。つまり、第２ミラー部３２は、空隙Ｓ上に浮いておらず、中間層２３の表面２３ａに配置されている。
［ウェハの構成］
　次に、一実施形態のウェハの構成について説明する。図５及び図６に示されるように、ウェハ１００は、基板層１１０を備えている。基板層１１０は、例えば、直径が１５０ｍｍ又は２００ｍｍ程度の円板状の形状を呈しており、その一部にオリエンテーションフラットＯＦが形成されている。基板層１１０は、例えば、シリコン、石英又はガラス等からなる。以下、基板層１１０の厚さ方向から見た場合に基板層１１０の中心を通り且つオリエンテーションフラットＯＦに平行な仮想直線を第１直線３といい、基板層１１０の厚さ方向から見た場合に基板層１１０の中心を通り且つオリエンテーションフラットＯＦに垂直な仮想直線を第２直線４という。
　ウェハ１００には、有効エリア１０１及びダミーエリア１０２が設けられている。ダミーエリア１０２は、基板層１１０の外縁１１０ｃ（すなわち、ウェハ１００の外縁１００ａ）に沿ったエリアである。有効エリア１０１は、ダミーエリア１０２の内側のエリアである。ダミーエリア１０２は、基板層１１０の厚さ方向から見た場合に有効エリア１０１を囲んでいる。ダミーエリア１０２は、有効エリア１０１に隣接している。
　有効エリア１０１には、二次元に配置された複数のファブリペロー干渉フィルタ部１Ａが設けられている。複数のファブリペロー干渉フィルタ部１Ａは、有効エリア１０１の全体に設けられている。ダミーエリア１０２には、二次元に配置された複数のダミーフィルタ部２Ａが設けられている。複数のダミーフィルタ部２Ａは、ダミーエリア１０２のうち一対のエリア１０２ａを除くエリアに設けられている。一方のエリア１０２ａは、オリエンテーションフラットＯＦに沿ったエリアである。他方のエリア１０２ａは、基板層１１０の外縁１１０ｃのうちオリエンテーションフラットＯＦとは反対側の部分に沿ったエリアである。有効エリア１０１とダミーエリア１０２との境界部分において、ファブリペロー干渉フィルタ部１Ａとダミーフィルタ部２Ａとは、隣接している。基板層１１０の厚さ方向から見た場合に、ファブリペロー干渉フィルタ部１Ａの外形とダミーフィルタ部２Ａの外形とは、同一である。複数のファブリペロー干渉フィルタ部１Ａ及び複数のダミーフィルタ部２Ａは、互いに直交する第１直線３及び第２直線４のそれぞれについて対称となるように、配置されている。なお、複数のダミーフィルタ部２Ａは、ダミーエリア１０２の全体に設けられていてもよい。また、複数のダミーフィルタ部２Ａは、ダミーエリア１０２のうちいずれか一方のエリア１０２ａを除くエリアに設けられていてもよい。
　複数のファブリペロー干渉フィルタ部１Ａは、ウェハ１００が各ライン５に沿って切断されることで、複数のファブリペロー干渉フィルタ１になる予定の部分である。複数のダミーフィルタ部２Ａは、ウェハ１００が各ライン５に沿って切断されることで、複数のダミーフィルタ２になる予定の部分である。基板層１１０の厚さ方向から見た場合に、複数のライン５は、オリエンテーションフラットＯＦに平行な方向に沿うように延在しており、複数のライン５は、オリエンテーションフラットＯＦに垂直な方向に沿うように延在している。一例として、基板層１１０の厚さ方向から見た場合に各フィルタ部１Ａ，２Ａが矩形状を呈するときには、各フィルタ部１Ａ，２Ａは、二次元マトリックス状に配置され、複数のライン５は、隣り合うフィルタ部１Ａ，１Ａ間、隣り合うフィルタ部１Ａ，２Ａ間、及び隣り合うフィルタ部２Ａ，２Ａ間を通るように格子状に設定される。
　図７の（ａ）は、ファブリペロー干渉フィルタ部１Ａの断面図であり、図７の（ｂ）は、ダミーフィルタ部２Ａの断面図である。図７の（ａ）及び（ｂ）に示されるように、基板層１１０は、ウェハ１００が各ライン５に沿って切断されることで、複数の基板１１になる予定の層である。基板層１１０は、互いに対向する第１表面１１０ａ及び第２表面１１０ｂを有している。基板層１１０の第１表面１１０ａには、反射防止層２１０が設けられている。反射防止層２１０は、ウェハ１００が各ライン５に沿って切断されることで、複数の反射防止層２１になる予定の層である。基板層１１０の第２表面１１０ｂには、反射防止層４１０が設けられている。反射防止層４１０は、ウェハ１００が各ライン５に沿って切断されることで、複数の反射防止層４１になる予定の層である。
　反射防止層２１０上には、デバイス層２００が設けられている。デバイス層２００は、第１ミラー層２２０と、中間層２３０と、第２ミラー層２４０と、を有している。第１ミラー層２２０は、複数の第１ミラー部３１を有する層であって、ウェハ１００が各ライン５に沿って切断されることで、複数の第１積層体２２になる予定の層である。複数の第１ミラー部３１は、反射防止層２１０を介して基板層１１０の第１表面１１０ａに二次元に配置されている。中間層２３０は、ウェハ１００が各ライン５に沿って切断されることで、複数の中間層２３になる予定の層である。第２ミラー層２４０は、複数の第２ミラー部３２を有する層であって、ウェハ１００が各ライン５に沿って切断されることで、複数の第２積層体２４になる予定の層である。複数の第２ミラー部３２は、中間層２３を介して第１ミラー層２２０上に二次元に配置されている。
　反射防止層４１０上には、応力調整層４００が設けられている。つまり、応力調整層４００は、反射防止層４１０を介して基板層１１０の第２表面１１０ｂに設けられている。応力調整層４００は、複数の層４２０，４３０，４４０を有している。層４２０は、ウェハ１００が各ライン５に沿って切断されることで、複数の第３積層体４２になる予定の層である。層４３０は、ウェハ１００が各ライン５に沿って切断されることで、複数の中間層４３になる予定の層である。層４４０は、ウェハ１００が各ライン５に沿って切断されることで、複数の第４積層体４４になる予定の層である。
　応力調整層４００上には、遮光層４５０及び保護層４６０が設けられている。遮光層４５０は、ウェハ１００が各ライン５に沿って切断されることで、複数の遮光層４５になる予定の層である。保護層４６０は、ウェハ１００が各ライン５に沿って切断されることで、複数の保護層４６になる予定の層である。
　図７の（ａ）に示されるように、各ファブリペロー干渉フィルタ部１Ａでは、互いに対向する第１ミラー部３１と第２ミラー部３２との間に空隙Ｓが形成されている。つまり、各ファブリペロー干渉フィルタ部１Ａでは、中間層２３が空隙Ｓを画定しており、第２ミラー部３２が空隙Ｓ上に浮いている。各ファブリペロー干渉フィルタ部１Ａには、上述したファブリペロー干渉フィルタ１の構成と同様に、第１電極１２、第２電極１３、第３電極１４、複数の端子１５，１６、及び開口４０ａ等に関する構成が設けられている。したがって、複数のファブリペロー干渉フィルタ部１Ａがウェハ１００の状態のままであっても、一対の端子１５，１６を介して各ファブリペロー干渉フィルタ部１Ａに電圧が印加されると、互いに対向する第１ミラー部３１と第２ミラー部３２との間の距離が静電気力によって変化する。
　図７の（ｂ）に示されるように、各ダミーフィルタ部２Ａでは、互いに対向する第１ミラー部３１と第２ミラー部３２との間に中間層２３が設けられる。つまり、ダミーフィルタ部２Ａでは、中間層２３が空隙Ｓを画定しておらず、第２ミラー部３２が中間層２３の表面２３ａに配置されている。したがって、各ダミーフィルタ部２Ａには、上述したダミーフィルタ２の構成と同様に、第１電極１２、第２電極１３、第３電極１４、複数の端子１５，１６、及び開口４０ａ等に関する構成が設けられているものの、互いに対向する第１ミラー部３１と第２ミラー部３２との間の距離は変化しない。なお、各ダミーフィルタ部２Ａには、第１電極１２、第２電極１３、第３電極１４、複数の端子１５，１６（各端子１５，１６を構成するアルミニウム等の金属膜、各端子１５，１６を配置するための貫通孔等）及び開口４０ａ等に関する構成が設けられていなくてもよい。
　図６及び図７の（ａ）に示されるように、デバイス層２００には、基板層１１０とは反対側に開口する第１溝２９０が形成されている。第１溝２９０は、各ライン５に沿って形成されている。第１溝２９０は、各ファブリペロー干渉フィルタ部１Ａ及び各ダミーフィルタ部２Ａにおいて、第１ミラー部３１、中間層２３及び第２ミラー部３２を囲んでいる。各ファブリペロー干渉フィルタ部１Ａにおいて、第１ミラー部３１、中間層２３及び第２ミラー部３２は、環状に連続する第１溝２９０によって囲まれている。同様に、各ダミーフィルタ部２Ａにおいて、第１ミラー部３１、中間層２３及び第２ミラー部３２は、環状に連続する第１溝２９０によって囲まれている。隣り合うフィルタ部１Ａ，１Ａ、隣り合うフィルタ部１Ａ，２Ａ、及び隣り合うフィルタ部２Ａ，２Ａに着目すると、第１溝２９０は、一方のフィルタ部の周縁部３４及び他方のフィルタ部の周縁部３４上の領域に対応している。第１溝２９０は、有効エリア１０１及びダミーエリア１０２において繋がっており、第１ミラー部３１と第２ミラー部３２とが互いに対向する方向（以下、単に「対向方向」という）から見た場合に基板層１１０の外縁１１０ｃに至っている。なお、第１溝２９０は、各ファブリペロー干渉フィルタ部１Ａ及び各ダミーフィルタ部２Ａにおいて、少なくとも第２ミラー部３２を囲んでいればよい。この場合、対向方向における第２ミラー部３２の全部が第１溝２９０によって囲まれている必要はなく、対向方向における第２ミラー部３２の少なくとも一部が第１溝２９０によって囲まれていればよい。
　図７の（ｂ）に示されるように、応力調整層４００には、基板層１１０とは反対側に開口する第２溝４７０が形成されている。第２溝４７０は、各ライン５に沿って形成されている。つまり、第２溝４７０は、第１溝２９０に対応するように形成されている。ここで、第２溝４７０が第１溝２９０に対応するとは、対向方向から見た場合に第２溝４７０が第１溝２９０と重なること意味する。したがって、第２溝４７０は、有効エリア１０１及びダミーエリア１０２において繋がっており、対向方向から見た場合に基板層１１０の外縁１１０ｃに至っている。
［ウェハの製造方法］
　次に、ウェハ１００の製造方法について、図８～図１３を参照して説明する。図８～図１３において、（ａ）は、ファブリペロー干渉フィルタ部１Ａに対応する部分の断面図であり、（ｂ）は、ダミーフィルタ部２Ａに対応する部分の断面図である。
　まず、図８に示されるように、基板層１１０の第１表面１１０ａに反射防止層２１０を形成すると共に、基板層１１０の第２表面１１０ｂに反射防止層４１０を形成する。続いて、各反射防止層２１０，４１０上に、複数のポリシリコン層及び複数の窒化シリコン層を交互に積層することで、反射防止層２１０上に第１ミラー層２２０を形成すると共に、反射防止層４１０上に層４２０を形成する。
　第１ミラー層２２０を形成する際には、エッチングによって、反射防止層２１０の表面が露出するように、第１ミラー層２２０のうち各ライン５に沿った部分を除去する。また、不純物ドープによって、第１ミラー層２２０における所定のポリシリコン層を部分的に低抵抗化することで、基板１１に対応する部分ごとに、第１電極１２、第２電極１３及び配線１２ａ，１３ａを形成する。更に、エッチングによって、基板１１に対応する部分ごとに、第１ミラー層２２０の表面にトレンチ１７，１８を形成する。
　続いて、図９に示されるように、第１ミラー層２２０上、及び露出した反射防止層２１０の表面に、中間層２３０を形成すると共に、層４２０上に層４３０を形成する。各ファブリペロー干渉フィルタ部１Ａに対応する部分では、中間層２３０は、空隙Ｓ（図３参照）に対応する除去予定部５０を含んでいる。続いて、エッチングによって、基板層１１０の第１表面１１０ａが露出するように、中間層２３０及び反射防止層２１０のうち各ライン５に沿った部分を除去する。また、当該エッチングによって、基板１１に対応する部分ごとに、中間層２３０のうち各端子１５，１６（図３参照）に対応する部分に空隙を形成する。
　続いて、図１０に示されるように、基板層１１０の第１表面１１０ａ側及び第２表面１１０ｂ側のそれぞれにおいて、複数のポリシリコン層及び複数の窒化シリコン層を交互に積層することで、中間層２３０上、及び露出した基板層１１０の第１表面１１０ａに、第２ミラー層２４０を形成すると共に、層４３０上に層４４０を形成する。
　第２ミラー層２４０を形成する際には、ライン５に沿って互いに対向する中間層２３０の側面２３０ａ、第１ミラー層２２０の側面２２０ａ及び反射防止層２１０の側面２１０ａを、第２ミラー層２４０で被覆する。また、不純物ドープによって、第２ミラー層２４０における所定のポリシリコン層を部分的に低抵抗化することで、基板１１に対応する部分ごとに、第３電極１４及び配線１４ａを形成する。
　続いて、図１１に示されるように、エッチングによって、第２ミラー層２４０が含むポリシリコン層２７ａ（図３参照）（すなわち、最も第１表面１１０ａ側に位置するポリシリコン層）の表面が露出するように、第２ミラー層２４０のうち各ライン５に沿った部分を薄化する。また、当該エッチングによって、基板１１に対応する部分ごとに、第２ミラー層２４０のうち各端子１５，１６（図３参照）に対応する部分に空隙を形成する。続いて、基板１１に対応する部分ごとに、当該空隙に各端子１５，１６を形成し、各端子１５と配線１２ａとを接続すると共に、各端子１６と配線１３ａ及び配線１４ａのそれぞれとを接続する。
　ここまでで、基板層１１０の第１表面１１０ａに、反射防止層２１０及びデバイス層２００が形成されると共に、デバイス層２００に第１溝２９０が形成される。第１溝２９０は、デバイス層２００が各ライン５に沿って部分的に薄化された領域である。
　続いて、図１２の（ａ）に示されるように、各ファブリペロー干渉フィルタ部１Ａに対応する部分では、エッチングによって、第２積層体２４の表面２４ａから除去予定部５０に至る複数の貫通孔２４ｂを第２積層体２４に形成する。このとき、図１２の（ｂ）に示されるように、各ダミーフィルタ部２Ａに対応する部分では、複数の貫通孔２４ｂを第２積層体２４に形成しない。続いて、図１２に示されるように、層４４０上に遮光層４５０を形成する。続いて、エッチングによって、反射防止層４１０の表面が露出するように、遮光層４５０及び応力調整層４００（すなわち、層４２０，４３０，４４０）のうち各ライン５に沿った部分を除去する。また、当該エッチングによって、基板１１に対応する部分ごとに、開口４０ａを形成する。続いて、遮光層４５０上、露出した反射防止層４１０の表面、及び開口４０ａの内面、第２溝４７０に臨む応力調整層４００の側面に、保護層４６０を形成する。
　ここまでで、基板層１１０の第２表面１１０ｂに、反射防止層４１０、応力調整層４００、遮光層４５０及び保護層４６０が形成されると共に、応力調整層４００に第２溝４７０が形成される。第２溝４７０は、応力調整層４００が各ライン５に沿って部分的に薄化された領域である。
　続いて、図１３の（ａ）に示されるように、各ファブリペロー干渉フィルタ部１Ａに対応する部分では、複数の貫通孔２４ｂを介したエッチング（例えばフッ酸ガスを用いた気相エッチング）によって、中間層２３０から複数の除去予定部５０を一斉に除去する。これにより、各ファブリペロー干渉フィルタ部１Ａに対応する部分では、基板１１に対応する部分ごとに、空隙Ｓを形成する。このとき、図１３の（ｂ）に示されるように、各ダミーフィルタ部２Ａに対応する部分では、複数の貫通孔２４ｂが第２積層体２４に形成されていないため、中間層２３０に空隙Ｓが形成されない。
　以上により、有効エリア１０１においては、図７の（ａ）に示されるように、互いに対向する第１ミラー部３１と第２ミラー部３２との間に空隙Ｓが形成されることで、複数のファブリペロー干渉フィルタ部１Ａが構成される。一方、ダミーエリア１０２においては、図７の（ｂ）に示されるように、互いに対向する第１ミラー部３１と第２ミラー部３２との間に中間層２３が設けられることで、複数のダミーフィルタ部２Ａが構成される。
［ファブリペロー干渉フィルタの製造方法］
　次に、ウェハ１００からファブリペロー干渉フィルタ１を切り出す方法（ファブリペロー干渉フィルタ１の製造方法）について、図１４及び図１５を参照して説明する。図１４及び図１５において、（ａ）は、ファブリペロー干渉フィルタ部１Ａに対応する部分の断面図であり、（ｂ）は、ダミーフィルタ部２Ａに対応する部分の断面図である。
　まず、図１４に示されるように、保護層４６０上に（すなわち、第２表面１１０ｂ側に）エキスパンドテープ６０を貼り付ける。続いて、第２表面１１０ｂ側にエキスパンドテープ６０が貼り付けられた状態で、エキスパンドテープ６０とは反対側からレーザ光Ｌを照射し、レーザ光Ｌの集光点を基板層１１０の内部に位置させつつ、レーザ光Ｌの集光点を各ライン５に沿って相対的に移動させる。つまり、エキスパンドテープ６０とは反対側から、第１溝２９０において露出したポリシリコン層の表面を介して、基板層１１０にレーザ光Ｌを入射させる。
　そして、このレーザ光Ｌの照射によって、各ライン５に沿って基板層１１０の内部に改質領域７を形成する。改質領域７は、密度、屈折率、機械的強度、その他の物理的特性が周囲とは異なる状態になった領域であって、基板層１１０の厚さ方向に伸展する亀裂の起点となる領域である。改質領域７としては、例えば、溶融処理領域（一旦溶融後再固化した領域、溶融状態中の領域及び溶融から再固化する状態中の領域のうち少なくとも何れか一つを意味する）、クラック領域、絶縁破壊領域、屈折率変化領域等があり、これらが混在した領域もある。更に、改質領域７としては、基板層１１０の材料において改質領域７の密度が非改質領域の密度と比較して変化した領域、格子欠陥が形成された領域等がある。基板層１１０の材料が単結晶シリコンである場合、改質領域７は、高転位密度領域ともいえる。なお、各ライン５に対して基板層１１０の厚さ方向に配列される改質領域７の列数は、基板層１１０の厚さによって適宜調整される。
　続いて、図１５に示されるように、第２表面１１０ｂ側に貼り付けられたエキスパンドテープ６０を拡張させることで、基板層１１０の内部に形成された改質領域７から基板層１１０の厚さ方向に亀裂を伸展させ、各ライン５に沿って基板層１１０を複数の基板１１に切断する。このとき、第１溝２９０において第２ミラー層２４０のポリシリコン層が各ライン５に沿って切断されると共に、第２溝４７０において反射防止層４１０及び保護層４６０が各ライン５に沿って切断される。これにより、エキスパンドテープ６０上において互いに離間した状態にある複数のファブリペロー干渉フィルタ１及び複数のダミーフィルタ２を得る。
［光検出装置の構成］
　次に、ファブリペロー干渉フィルタ１を備える光検出装置１０の構成について説明する。図１６に示されるように、光検出装置１０は、パッケージ７１を備えている。パッケージ７１は、ステム７２と、キャップ７３と、を有するＣＡＮパッケージである。キャップ７３は、側壁７４及び天壁７５によって一体的に構成されている。ステム７２及びキャップ７３は、金属材料によって形成されており、互いに気密に接合されている。金属材料によって形成されたパッケージ７１において、側壁７４の形状は、ライン９を中心線とする円筒状である。ステム７２及び天壁７５は、ライン９に平行な方向において互いに対向しており、側壁７４の両端をそれぞれ塞いでいる。
　ステム７２の内面７２ａには、配線基板７６が固定されている。配線基板７６の基板材料としては、例えば、シリコン、セラミック、石英、ガラス、プラスチック等を用いることができる。配線基板７６には、光検出器（光検出部）７７、及びサーミスタ等の温度検出器（図示省略）が実装されている。光検出器７７は、ライン９上に配置されている。より具体的には、光検出器７７は、その受光部の中心線がライン９に一致するように配置されている。光検出器７７は、例えば、ＩｎＧａＡｓ等が用いられた量子型センサ、サーモパイル又はボロメータ等が用いられた熱型センサ等の赤外線検出器である。紫外、可視、近赤外の各波長域の光を検出する場合には、光検出器７７として、例えば、シリコンフォトダイオード等を用いることができる。なお、光検出器７７には、１つの受光部が設けられていてもよいし、或いは、複数の受光部がアレイ状に設けられていてもよい。更に、複数の光検出器７７が配線基板７６に実装されていてもよい。温度検出器は、ファブリペロー干渉フィルタ１の温度変化検出できるように、例えばファブリペロー干渉フィルタ１に近接した位置に配置されてもよい。
　配線基板７６上には、複数のスペーサ７８が固定されている。各スペーサ７８の材料としては、例えば、シリコン、セラミック、石英、ガラス、プラスチック等を用いることができる。複数のスペーサ７８上には、ファブリペロー干渉フィルタ１が例えば接着剤によって固定されている。ファブリペロー干渉フィルタ１は、ライン９上に配置されている。より具体的には、ファブリペロー干渉フィルタ１は、光透過領域１ａの中心線がライン９に一致するように配置されている。なお、スペーサ７８は、配線基板７６に一体的に構成されていてもよい。また、ファブリペロー干渉フィルタ１は、複数のスペーサ７８によってではなく、１つのスペーサ７８によって支持されていてもよい。
　ステム７２には、複数のリードピン８１が固定されている。より具体的には、各リードピン８１は、ステム７２との間の電気的な絶縁性及び気密性が維持された状態で、ステム７２を貫通している。各リードピン８１には、配線基板７６に設けられた電極パッド、光検出器７７の端子、温度検出器の端子、及びファブリペロー干渉フィルタ１の端子のそれぞれが、ワイヤ８２によって電気的に接続されている。なお、光検出器７７、温度検出器及びファブリペロー干渉フィルタ１は、配線基板７６を介して各リードピン８１に電気的に接続されていてもよい。例えば、それぞれの端子と配線基板７６に設けられた電極パッドとが電気的に接続され、電極パッドと各リードピン８１とがワイヤ８２によって接続されていてもよい。これにより、光検出器７７、温度検出器、及びファブリペロー干渉フィルタ１のそれぞれに対する電気信号の入出力等が可能である。
　パッケージ７１には、開口７１ａが形成されている。より具体的には、開口７１ａは、その中心線がライン９に一致するようにキャップ７３の天壁７５に形成されている。ライン９に平行な方向から見た場合に、開口７１ａの形状は、円形状である。天壁７５の内面７５ａには、開口７１ａを塞ぐように光透過部材８３が配置されている。光透過部材８３は、天壁７５の内面７５ａに気密接合されている。光透過部材８３は、ライン９に平行な方向において互いに対向する光入射面８３ａ及び光出射面（内面）８３ｂ、並びに側面８３ｃを有している。光透過部材８３の光入射面８３ａは、開口７１ａにおいて天壁７５の外面と略面一となっている。光透過部材８３の側面８３ｃは、パッケージ７１の側壁７４の内面７４ａに接触している。つまり、光透過部材８３は、開口７１ａ内及び側壁７４の内面７４ａに至っている。このような光透過部材８３は、開口７１ａを下側にした状態でキャップ７３の内側にガラスペレットを配置し、そのガラスペレットを溶融させることで、形成される。つまり、光透過部材８３は、融着ガラスによって形成されている。
　光透過部材８３の光出射面８３ｂには、接着部材８５によって、バンドパスフィルタ８４が固定されている。つまり、接着部材８５は、天壁７５の内面７５ａに接合された光透過部材８３を介して、天壁７５の内面７５ａに対してバンドパスフィルタ８４を固定している。バンドパスフィルタ８４は、光透過部材８３を透過した光のうち、光検出装置１０の測定波長範囲の光（所定の波長範囲の光であって、ファブリペロー干渉フィルタ１の光透過領域１ａに入射させるべき光）を選択的に透過させる（すなわち、当該波長範囲の光のみを透過させる）。バンドパスフィルタ８４の形状は、四角形板状である。より具体的には、バンドパスフィルタ８４は、ライン９と平行な方向において互いに対向する光入射面８４ａ及び光出射面８４ｂ、並びに４つの側面８４ｃを有している。バンドパスフィルタ８４は、光透過性材料（例えば、シリコン、ガラス等）によって四角形板状に形成された光透過部材の表面に、誘電体多層膜（例えば、ＴｉＯ２、Ｔａ２Ｏ５等の高屈折材料と、ＳｉＯ２、ＭｇＦ２等の低屈折材料との組合せからなる多層膜）が形成されたものである。
　接着部材８５は、バンドパスフィルタ８４の光入射面８４ａの全領域に配置された第１部分８５ａを有している。つまり、第１部分８５ａは、接着部材８５のうち、互いに対向する光透過部材８３の光出射面８３ｂとバンドパスフィルタ８４の光入射面８４ａとの間に配置された部分である。更に、接着部材８５は、ライン９に平行な方向から見た場合にバンドパスフィルタ８４の外縁から外側に突出した第２部分８５ｂを有している。第２部分８５ｂは、側壁７４の内面７４ａに至っており、側壁７４の内面７４ａに接触している。また、第２部分８５ｂは、バンドパスフィルタ８４の側面８４ｃに接触している。
　以上のように構成された光検出装置１０においては、外部から、開口７１ａ、光透過部材８３及び接着部材８５を介して、光がバンドパスフィルタ８４に入射すると、所定の波長範囲の光が選択的に透過させられる。バンドパスフィルタ８４を透過した光がファブリペロー干渉フィルタ１の光透過領域１ａに入射すると、所定の波長範囲の光のうち所定の波長の光が選択的に透過させられる。ファブリペロー干渉フィルタ１の光透過領域１ａを透過した光は、光検出器７７の受光部に入射して、光検出器７７によって検出される。すなわち、光検出器７７は、ファブリペロー干渉フィルタ１を透過した光を電気信号に変換して出力する。例えば、光検出器７７は、受光部に入射される光の強度に応じた大きさの電気信号を出力する。
［ウェハによる作用及び効果］
　ウェハ１００は、以下のとおり、複数のファブリペロー干渉フィルタ１を効率良く且つ歩留まり良く得ることを可能にする。
　ウェハ１００では、複数のファブリペロー干渉フィルタ１になる複数のファブリペロー干渉フィルタ部１Ａが有効エリア１０１に設けられている。その一方で、基板層１１０の外縁１１０ｃに沿い且つ有効エリア１０１を囲むダミーエリア１０２に複数のダミーフィルタ部２Ａが設けられており、各ダミーフィルタ部２Ａでは、互いに対向する第１ミラー部３１と第２ミラー部３２との間に中間層２３が設けられている。これにより、ウェハ１００全体の強度が十分に確保される。そのため、例えばウェハ１００から複数のファブリペロー干渉フィルタ１を切り出す際におけるウェハ１００のハンドリングが容易になる。また、複数のファブリペロー干渉フィルタ部１Ａがウェハ１００の状態のままであっても、各ファブリペロー干渉フィルタ部１Ａがファブリペロー干渉フィルタ１と同様に動作するため、各ファブリペロー干渉フィルタ部１Ａの各種特性を検査することが可能であるが、そのような検査を実施する際におけるウェハ１００のハンドリングも容易になる。仮に、各ダミーフィルタ部２Ａにおいて、互いに対向する第１ミラー部３１と第２ミラー部３２との間に空隙Ｓが形成されていると、例えば把持具によってウェハ１００のダミーエリア１０２が把持された際に、第２ミラー部３２が破損し、第２ミラー部３２の破片がファブリペロー干渉フィルタ部１Ａに付着して、ファブリペロー干渉フィルタ部１Ａの外観、特性等が劣化するおそれがある。ウェハ１００では、各ダミーフィルタ部２Ａにおいて、互いに対向する第１ミラー部３１と第２ミラー部３２との間に中間層２３が設けられているため、そのような事態の発生が抑制される。
　また、ウェハ１００では、各ファブリペロー干渉フィルタ部１Ａにおいて少なくとも第２ミラー部３２が第１溝２９０に囲まれている。これにより、ウェハ１００から複数のファブリペロー干渉フィルタ１を切り出す際における歩留まりが向上する。仮に、各ファブリペロー干渉フィルタ部１Ａにおいて少なくとも第２ミラー部３２が第１溝２９０に囲まれていないと、ウェハ１００から複数のファブリペロー干渉フィルタ１を切り出す際にデバイス層２００の切断面で膜剥がれ、チッピング等が発生し易くなり、ファブリペロー干渉フィルタ部１Ａの外観、特性等が劣化するおそれがある。
　また、ウェハ１００では、各ダミーフィルタ部２Ａにおいて少なくとも第２ミラー部３２が第１溝２９０に囲まれている。仮に、各ダミーフィルタ部２Ａにおいて少なくとも第２ミラー部３２が第１溝２９０に囲まれていないと、第１ミラー部３１と第２ミラー部３２との間に空隙が形成されていないことから各ダミーフィルタ部２Ａにおいて応力が溜まり易くなり、その結果、ウェハ１００が反るおそれがある。ウェハ１００では、各ダミーフィルタ部２Ａにおいて少なくとも第２ミラー部３２が第１溝２９０に囲まれているため、ダミーエリア１０２において応力が弱められ、ウェハ１００の反りが抑制される。また、仮に、各ダミーフィルタ部２Ａにおいて少なくとも第２ミラー部３２が第１溝２９０に囲まれていないと、ウェハ１００から複数のダミーフィルタ２を切り出す際にデバイス層２００の切断面で膜剥がれ、チッピング等が発生し易くなり、その結果、それらの破片がファブリペロー干渉フィルタ１に付着して、ファブリペロー干渉フィルタ１の外観、特性等が劣化するおそれがある。ウェハ１００では、各ダミーフィルタ部２Ａにおいて少なくとも第２ミラー部３２が第１溝２９０に囲まれているため、そのような事態の発生が抑制される。
　また、ウェハ１００では、第１溝２９０が、有効エリア１０１及びダミーエリア１０２において繋がっており、対向方向から見た場合に基板層１１０の外縁１１０ｃに至っている。これにより、ウェハ１００から複数のファブリペロー干渉フィルタ１を切り出す際における歩留まりを更に向上させることができると共に、ウェハ１００の反りをより確実に抑制することができる。
　また、ウェハ１００では、基板層１１０の第２表面１１０ｂに応力調整層４００が設けられており、応力調整層４００に、第１溝２９０に対応するように第２溝４７０が形成されている。これにより、ウェハ１００から複数のファブリペロー干渉フィルタ１を切り出す際における歩留まりを更に向上させることができると共に、ウェハ１００の反りをより確実に抑制することができる。仮に、応力調整層４００に、第１溝２９０に対応するように第２溝４７０が形成されていないと、ウェハ１００から複数のファブリペロー干渉フィルタ１及び複数のダミーフィルタ２を切り出す際に応力調整層４００の切断面で膜剥がれ、チッピング等が発生し易くなり、ファブリペロー干渉フィルタ１の外観、特性等が劣化するおそれがある。ウェハ１００では、応力調整層４００に、第１溝２９０に対応するように第２溝４７０が形成されているため、そのような事態の発生が抑制される。
　また、ウェハ１００では、複数のファブリペロー干渉フィルタ部１Ａ及び複数のダミーフィルタ部２Ａが、互いに直交する第１直線３及び第２直線４のそれぞれについて対称となるように、配置されている。これにより、ウェハ１００全体の反りをより確実に抑制することができる。
　なお、ウェハ１００の製造方法では、複数のファブリペロー干渉フィルタ部１Ａがウェハ１００の状態のままで、各ファブリペロー干渉フィルタ部１Ａにおいて空隙Ｓが形成される。これにより、空隙Ｓの形成が個々のチップレベルで実施される場合に比べ、極めて効率良く、第１ミラー部３１と第２ミラー部３２との間に空隙Ｓを形成することができる。しかも、有効エリア１０１では、二次元に配置された複数の除去予定部５０に対して中間層２３０のエッチングが同時に実施される等、基板層１１０内の任意の基板１１に対応する部分と、それを囲む周囲の基板１１に対応する部分とで、同時にプロセスが進行するため、基板層１１０の面内での応力の偏りを少なくすることができる。よって、ウェハ１００の製造方法によれば、品質の高いファブリペロー干渉フィルタ１を安定して量産することを可能にするウェハ１００を得ることができる。
　また、レーザ光Ｌの照射によって、各ライン５に沿って基板層１１０の内部に改質領域７を形成することで、各ライン５に沿ってウェハ１００を切断することは、次の理由により、ファブリペロー干渉フィルタ１を製造する上で極めて有効である。すなわち、レーザ光Ｌを用いたウェハ１００の切断では、水が不要であるため、空隙Ｓ上に浮いた第２ミラー部３２が水圧によって破損したり、空隙Ｓ内に水が浸入してスティッキング（第２ミラー部３２が第１ミラー部３１に接触して動かなくなる現象）が発生したりすることがない。よって、レーザ光Ｌを用いたウェハ１００の切断は、ファブリペロー干渉フィルタ１を製造する上で極めて有効である。
［変形例］
　以上、本開示の一実施形態について説明したが、本開示は、上述した実施形態に限定されるものではない。例えば、各構成の材料及び形状には、上述した材料及び形状に限らず、様々な材料及び形状を採用することができる。ウェハ１００では、基板層１１０の厚さ方向から見た場合に、ファブリペロー干渉フィルタ部１Ａの外形とダミーフィルタ部２Ａの外形とが同一でなくてもよい。また、ウェハ１００から複数のファブリペロー干渉フィルタ１を切り出す際には、全てのダミーフィルタ部２Ａを切り出さなくてもよい（つまり、全てのダミーフィルタ部２Ａを個片化しなくてもよい）。
　また、図１４に示されるように、ウェハ１００では、基板層１１０の内部に、第１溝２９０に対応するように改質領域７が形成されていてもよい。ここで、改質領域７が第１溝２９０に対応するとは、対向方向から見た場合に改質領域７が第１溝２９０と重なること意味し、特には、改質領域７が各ライン５に沿って形成されている状態を意味する。これにより、改質領域７から基板層１１０の厚さ方向に亀裂を伸展させて、ウェハ１００から複数のファブリペロー干渉フィルタ１を容易に且つ精度良く切り出すことができる。この場合、基板層１１０の第２表面１１０ｂ側にエキスパンドテープ６０が貼り付けられていてもよい。このとき、ウェハ１００に貼り付けられたエキスパンドテープ６０の外縁部は、環状のフレームによって保持される。これにより、基板層１１０の内部に改質領域７が形成された状態であっても、ウェハ１００を容易にハンドリングすることができる。なお、基板層１１０の内部に改質領域７が形成されたウェハ１００では、改質領域７から不意に亀裂が伸展するおそれがある。ウェハ１００では、ダミーエリア１０２のうち一対のエリア１０２ａに、複数のダミーフィルタ部２Ａ並びに第１溝２９０及び第２溝４７０が設けられていないため、亀裂の発生が抑制されると共に、仮に亀裂が進展したとしても亀裂の伸展が一対のエリア１０２ａによって停止させられる。
　また、図１７に示されるように、ダミーエリア１０２の一部においてミラー除去部２Ｘが構成されていてもよい。ミラー除去部２Ｘは、第２ミラー部３２及び中間層２３が設けられずに第１ミラー部３１の表面が露出させられることで、構成されている（図１９の（ｂ）参照）。つまり、ミラー除去部２Ｘは、第２ミラー部３２及び中間層２３が設けられていない点で、ダミーフィルタ部２Ａと相違している。図１７に示されるウェハ１００では、基板層１１０の外縁１１０ｃに沿った環状の領域（図１７において破線の外側の領域）に複数のミラー除去部２Ｘが設けられている。なお、ミラー除去部２Ｘは、第２ミラー部３２及び中間層２３の全部が除去されることで構成されているものに限定されない。ミラー除去部２Ｘは、少なくとも第２ミラー部３２の一部が除去されることで構成されていてもよい。つまり、ミラー除去部２Ｘでは、第２ミラー部３２における第１ミラー部３１とは反対側の表面からの一部が層状に除去されることで、第１ミラー部３１上に層が設けられていないか、或いは、第１ミラー部３１上の層が薄化されている。また、ミラー除去部２Ｘにおいては、基板層１１０の第１表面１１０ａ側の積層体だけでなく、基板層１１０の第２表面１１０ｂ側の積層体も薄化されていてもよい。例えば、応力調整層４００が設けられていないか、或いは、応力調整層４００が薄化されていてもよい。
　図１７に示されるウェハ１００では、ダミーエリア１０２の一部において、少なくとも第２ミラー部３２の一部が除去されることで、ミラー除去部２Ｘが構成されている。これにより、例えば、各ファブリペロー干渉フィルタ部１Ａに対応する部分において、互いに対向する第１ミラー部３１と第２ミラー部３２との間にエッチングによって空隙Ｓを形成するために、第２ミラー部３２に複数の貫通孔２４ｂを形成する場合に、ミラー除去部２Ｘに対応する部分において、第２ミラー部３２の除去状態をモニタすることで、各ファブリペロー干渉フィルタ部１Ａに対応する部分において、第２ミラー部３２に複数の貫通孔２４ｂを確実に形成することができる（詳細は後述する）。よって、ウェハ１００は、互いに対向する第１ミラー部３１と第２ミラー部３２との間に空隙Ｓが確実に形成された複数のファブリペロー干渉フィルタ部１Ａを備えるものとなる。
　また、図１７に示されるウェハ１００では、ミラー除去部２Ｘにおいて、少なくとも第１ミラー部３１が第１溝２９０に囲まれている。これにより、ミラー除去部２Ｘにおいても応力が弱められるため、ウェハ１００の反りが抑制される。
　また、図１７に示されるウェハ１００では、ミラー除去部２Ｘが、ダミーエリア１０２において基板層１１０の外縁１１０ｃに沿うように複数設けられており、第１溝２９０が、有効エリア１０１及びダミーエリア１０２において繋がっており、対向方向から見た場合に基板層１１０の外縁１１０ｃに至っている。一例として、複数のミラー除去部２Ｘは、外縁１１０ｃに沿って連続的に並ぶことで、エリアを構成しており、当該エリアは、対向方向から見た場合に、有効エリア１０１、及びダミーエリア１０２のうち当該エリアを除くエリアを囲んでいる。これにより、複数のファブリペロー干渉フィルタ部１Ａの外側に複数のダミーフィルタ部２Ａが配置され、複数のダミーフィルタ部２Ａの外側に複数のミラー除去部２Ｘが配置されることになり、更に、第１溝２９０も繋がり且つ基板層１１０の外縁１１０ｃに至っているため、ウェハ１００全体の応力バランスが改善され、ウェハ１００の反りがより確実に抑制される。
　図１７に示されるウェハ１００の製造方法の一例について説明する。まず、図８～図１１に示されるように、基板層１１０の第１表面１１０ａに、反射防止層２１０及びデバイス層２００を形成すると共に、デバイス層２００に第１溝２９０を形成する。ただし、複数のミラー除去部２Ｘを設ける領域（ここでは、図１７において破線の外側の領域）においては、第１電極１２、第２電極１３、第３電極１４、複数の端子１５，１６（各端子１５，１６を構成するアルミニウム等の金属膜、各端子１５，１６を配置するための貫通孔等）及び開口４０ａ等に関する構成を設ける必要はない。
　続いて、図１８の（ａ）に示されるように、各ファブリペロー干渉フィルタ部１Ａに対応する部分では、エッチングによって、第２積層体２４の表面２４ａから除去予定部５０に至る複数の貫通孔２４ｂを第２積層体２４に形成する。その一方で、図１８の（ｂ）に示されるように、各ミラー除去部２Ｘに対応する部分では、マスクを除去しておき、エッチングによって第２積層体２４を除去する。このとき、エッチング完了のタイミングを判断するために、各ミラー除去部２Ｘに対応する部分においてプラズマの発光スペクトル（エッチングされている層の材料に依存した特定波長の発光）をモニタする。
　各ミラー除去部２Ｘに対応する部分においてプラズマの発光スペクトルをモニタするのは、次の理由による。すなわち、各貫通孔２４ｂは、第２ミラー部３２の機能に実質的に影響を与えない程度の大きさに形成されるため、各貫通孔２４ｂに対応する部分から放出されるプラズマの発光スペクトルをモニタしても、その強度変化が分かり難い。そこで、同一の第２積層体２４が設けられた各ミラー除去部２Ｘに対応する部分においてプラズマの発光スペクトルをモニタすることで、エッチング完了のタイミングを正確に判断し、各ファブリペロー干渉フィルタ部１Ａに対応する部分において第２積層体２４に複数の貫通孔２４ｂを精度良く形成することができる。なお、各ダミーフィルタ部２Ａに対応する部分では、上述したように、第２積層体２４に複数の貫通孔２４ｂを形成しない（図１２の（ｂ）参照）。
　続いて、図１８に示されるように、層４４０上に遮光層４５０を形成する。続いて、エッチングによって、反射防止層４１０の表面が露出するように、遮光層４５０及び応力調整層４００（すなわち、層４２０，４３０，４４０）のうち各ライン５に沿った部分を除去する。また、当該エッチングによって、基板１１に対応する部分ごとに、開口４０ａを形成する。続いて、遮光層４５０上、露出した反射防止層４１０の表面、及び開口４０ａの内面、第２溝４７０に臨む応力調整層４００の側面に、保護層４６０を形成する。
　続いて、図１９の（ａ）に示されるように、各ファブリペロー干渉フィルタ部１Ａに対応する部分では、複数の貫通孔２４ｂを介したエッチング（例えばフッ酸ガスを用いた気相エッチング）によって、中間層２３０から複数の除去予定部５０を一斉に除去する。これにより、各ファブリペロー干渉フィルタ部１Ａに対応する部分では、基板１１に対応する部分ごとに、空隙Ｓを形成する。このとき、図１９の（ｂ）に示されるように、各ミラー除去部２Ｘに対応する部分では、第２積層体２４が除去されているため、中間層２３が除去され、第１ミラー部３１の表面が露出する。なお、各ダミーフィルタ部２Ａに対応する部分では、上述したように、複数の貫通孔２４ｂが第２積層体２４に形成されていないため、中間層２３０に空隙Ｓが形成されない（図１３の（ｂ）参照）。
　以上により、有効エリア１０１においては、図７の（ａ）に示されるように、互いに対向する第１ミラー部３１と第２ミラー部３２との間に空隙Ｓが形成されることで、複数のファブリペロー干渉フィルタ部１Ａが構成される。また、ダミーエリア１０２においては、図７の（ｂ）に示されるように、互いに対向する第１ミラー部３１と第２ミラー部３２との間に中間層２３が設けられることで、複数のダミーフィルタ部２Ａが構成される。更に、ダミーエリア１０２の一部においては、図１９の（ｂ）に示されるように、第２ミラー部３２及び中間層２３が設けられずに第１ミラー部３１の表面が露出させられることで、ミラー除去部２Ｘが構成される。
　１…ファブリペロー干渉フィルタ、１Ａ…ファブリペロー干渉フィルタ部、２…ダミーフィルタ、２Ａ…ダミーフィルタ部、２Ｘ…ミラー除去部、３…第１直線、４…第２直線、７…改質領域、２３…中間層、３１…第１ミラー部、３２…第２ミラー部、６０…エキスパンドテープ、１００…ウェハ、１０１…有効エリア、１０２…ダミーエリア、１１０…基板層、１１０ａ…第１表面、１１０ｂ…第２表面、１１０ｃ…外縁、２２０…第１ミラー層、２４０…第２ミラー層、２９０…第１溝、４００…応力調整層、４７０…第２溝、Ｓ…空隙。

Claims (9)

  1. 　互いに対向する第１表面及び第２表面を有する基板層と、
    　前記第１表面に二次元に配置された複数の第１ミラー部を有する第１ミラー層と、
    　前記第１ミラー層上に二次元に配置された複数の第２ミラー部を有する第２ミラー層と、を備え、
    　有効エリアにおいては、互いに対向する前記第１ミラー部と前記第２ミラー部との間に空隙が形成されることで、互いに対向する前記第１ミラー部と前記第２ミラー部との間の距離が静電気力によって変化する複数のファブリペロー干渉フィルタ部が構成されており、
    　前記基板層の外縁に沿い且つ前記有効エリアを囲むダミーエリアにおいては、互いに対向する前記第１ミラー部と前記第２ミラー部との間に中間層が設けられることで、複数のダミーフィルタ部が構成されており、
    　前記複数のファブリペロー干渉フィルタ部及び前記複数のダミーフィルタ部のそれぞれにおいて、少なくとも前記第２ミラー部は、前記基板層とは反対側に開口する第１溝に囲まれている、ウェハ。
  2. 　前記第１溝は、前記有効エリア及び前記ダミーエリアにおいて繋がっており、前記第１ミラー部と前記第２ミラー部とが互いに対向する方向から見た場合に前記基板層の前記外縁に至っている、請求項１に記載のウェハ。
  3. 　前記第２表面に設けられた応力調整層を更に備え、
    　前記応力調整層には、前記基板層とは反対側に開口する第２溝が形成されており、
    　前記第２溝は、前記第１溝に対応するように形成されている、請求項１又は２に記載のウェハ。
  4. 　前記複数のファブリペロー干渉フィルタ部及び前記複数のダミーフィルタ部は、前記第１ミラー部と前記第２ミラー部とが互いに対向する方向から見た場合に前記基板層の中心を通り且つ互いに直交する第１直線及び第２直線のそれぞれについて対称となるように、配置されている、請求項１～３のいずれか一項に記載のウェハ。
  5. 　前記基板層の内部には、前記第１溝に対応するように改質領域が形成されている、請求項１～４のいずれか一項に記載のウェハ。
  6. 　前記基板層の前記第２表面側に貼り付けられたエキスパンドテープを更に備える、請求項５に記載のウェハ。
  7. 　前記ダミーエリアの一部においては、少なくとも前記第２ミラー部の一部が除去されることで、ミラー除去部が構成されている、請求項１～６のいずれか一項に記載のウェハ。
  8. 　前記ミラー除去部において、少なくとも前記第１ミラー部は、前記第１溝に囲まれている、請求項７に記載のウェハ。
  9. 　前記ミラー除去部は、前記ダミーエリアにおいて前記基板層の外縁に沿うように複数設けられており、
    　前記第１溝は、前記有効エリア及び前記ダミーエリアにおいて繋がっており、前記第１ミラー部と前記第２ミラー部とが互いに対向する方向から見た場合に前記基板層の前記外縁に至っている、請求項８に記載のウェハ。
PCT/JP2018/041732 2017-11-24 2018-11-09 ウェハ WO2019102878A1 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
EP18880788.7A EP3715932B1 (en) 2017-11-24 2018-11-09 Wafer
KR1020207015999A KR102618341B1 (ko) 2017-11-24 2018-11-09 웨이퍼
KR1020237044304A KR20240006076A (ko) 2017-11-24 2018-11-09 웨이퍼
FIEP18880788.7T FI3715932T3 (fi) 2017-11-24 2018-11-09 Kiekko
CN201880075333.7A CN111465884B (zh) 2017-11-24 2018-11-09 晶圆
CN202211107728.5A CN115291384A (zh) 2017-11-24 2018-11-09 晶圆
EP23196523.7A EP4273522A3 (en) 2017-11-24 2018-11-09 Wafer
US16/765,547 US11448869B2 (en) 2017-11-24 2018-11-09 Wafer
US17/861,721 US11609420B2 (en) 2017-11-24 2022-07-11 Wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017226085A JP6526771B1 (ja) 2017-11-24 2017-11-24 ウェハ
JP2017-226085 2017-11-24

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/765,547 A-371-Of-International US11448869B2 (en) 2017-11-24 2018-11-09 Wafer
US17/861,721 Continuation US11609420B2 (en) 2017-11-24 2022-07-11 Wafer

Publications (1)

Publication Number Publication Date
WO2019102878A1 true WO2019102878A1 (ja) 2019-05-31

Family

ID=66630923

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/041732 WO2019102878A1 (ja) 2017-11-24 2018-11-09 ウェハ

Country Status (8)

Country Link
US (2) US11448869B2 (ja)
EP (2) EP3715932B1 (ja)
JP (1) JP6526771B1 (ja)
KR (2) KR102618341B1 (ja)
CN (2) CN111465884B (ja)
FI (1) FI3715932T3 (ja)
TW (2) TWI769343B (ja)
WO (1) WO2019102878A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111880257B (zh) * 2020-09-28 2021-05-07 深圳市海谱纳米光学科技有限公司 一种可调光学滤波器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030205221A1 (en) * 2002-05-03 2003-11-06 Charles Leu Method for cutting thin film filter work pieces
JP2004053850A (ja) * 2002-07-18 2004-02-19 Fujitsu Ltd デバイスチップの製造方法
JP2009147108A (ja) * 2007-12-14 2009-07-02 Denso Corp 半導体チップ及びその製造方法
JP2013506154A (ja) 2009-09-24 2013-02-21 テクノロジアン タトキマスケスクス ヴィーティーティー マイクロメカニカル可変同調型ファブリー・ペロー干渉計及びその製造方法
JP2015011311A (ja) * 2013-07-02 2015-01-19 浜松ホトニクス株式会社 ファブリペロー干渉フィルタ
JP2016099583A (ja) * 2014-11-26 2016-05-30 セイコーエプソン株式会社 干渉フィルター、光学モジュール、電子機器および構造体の製造方法
JP2017181814A (ja) * 2016-03-30 2017-10-05 シャープ株式会社 表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784507A (en) * 1991-04-05 1998-07-21 Holm-Kennedy; James W. Integrated optical wavelength discrimination devices and methods for fabricating same
JP2003131024A (ja) 2001-10-24 2003-05-08 Seiko Epson Corp カラーフィルタ基板及びその製造方法、液晶表示パネル、液晶表示装置、並びに電子機器
JP4300766B2 (ja) 2002-08-01 2009-07-22 株式会社ニコン 立体構造素子およびその製造方法、光スイッチ、マイクロデバイス
US7417735B2 (en) 2004-09-27 2008-08-26 Idc, Llc Systems and methods for measuring color and contrast in specular reflective devices
JP2012209635A (ja) 2011-03-29 2012-10-25 Seiko Instruments Inc 接合ガラスの切断方法、パッケージの製造方法、パッケージ、圧電振動子、発振器、電子機器及び電波時計
JP6260080B2 (ja) 2013-01-07 2018-01-17 セイコーエプソン株式会社 波長可変干渉フィルター、波長可変干渉フィルターの製造方法、光学モジュール、及び電子機器
JP2014182170A (ja) 2013-03-18 2014-09-29 Seiko Epson Corp 封止構造、干渉フィルター、光学モジュール、及び電子機器
JP6356427B2 (ja) 2014-02-13 2018-07-11 浜松ホトニクス株式会社 ファブリペロー干渉フィルタ
JP6292055B2 (ja) * 2014-06-26 2018-03-14 株式会社デンソー ファブリペロー干渉計の製造方法
JP6671860B2 (ja) 2015-04-28 2020-03-25 浜松ホトニクス株式会社 光検出装置
AU2016257777B2 (en) 2015-05-05 2021-02-25 The University Of Western Australia Microelectromechanical systems (MEMS) and methods

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030205221A1 (en) * 2002-05-03 2003-11-06 Charles Leu Method for cutting thin film filter work pieces
JP2004053850A (ja) * 2002-07-18 2004-02-19 Fujitsu Ltd デバイスチップの製造方法
JP2009147108A (ja) * 2007-12-14 2009-07-02 Denso Corp 半導体チップ及びその製造方法
JP2013506154A (ja) 2009-09-24 2013-02-21 テクノロジアン タトキマスケスクス ヴィーティーティー マイクロメカニカル可変同調型ファブリー・ペロー干渉計及びその製造方法
JP2015011311A (ja) * 2013-07-02 2015-01-19 浜松ホトニクス株式会社 ファブリペロー干渉フィルタ
JP2016099583A (ja) * 2014-11-26 2016-05-30 セイコーエプソン株式会社 干渉フィルター、光学モジュール、電子機器および構造体の製造方法
JP2017181814A (ja) * 2016-03-30 2017-10-05 シャープ株式会社 表示装置

Also Published As

Publication number Publication date
JP2019095666A (ja) 2019-06-20
CN115291384A (zh) 2022-11-04
EP3715932A4 (en) 2021-08-18
EP3715932B1 (en) 2023-11-22
US20220350131A1 (en) 2022-11-03
JP6526771B1 (ja) 2019-06-05
TW201935075A (zh) 2019-09-01
TWI769343B (zh) 2022-07-01
US20200310105A1 (en) 2020-10-01
EP4273522A3 (en) 2024-01-31
KR102618341B1 (ko) 2023-12-28
TWI825876B (zh) 2023-12-11
US11609420B2 (en) 2023-03-21
KR20240006076A (ko) 2024-01-12
CN111465884A (zh) 2020-07-28
US11448869B2 (en) 2022-09-20
EP3715932A1 (en) 2020-09-30
FI3715932T3 (fi) 2024-01-30
EP4273522A2 (en) 2023-11-08
CN111465884B (zh) 2022-09-30
KR20200090796A (ko) 2020-07-29
TW202246840A (zh) 2022-12-01

Similar Documents

Publication Publication Date Title
TWI797200B (zh) 光檢查裝置及光檢查方法
WO2015122316A1 (ja) ファブリペロー干渉フィルタ
JP6517309B1 (ja) 異物除去方法、及び光検出装置の製造方法
US10900834B2 (en) Fabry-Perot interference filter having layer with thinned edge portion and production method for Fabry-Perot interference filter
US11624902B2 (en) Wafer inspection method and wafer
JP6770840B2 (ja) ファブリペロー干渉フィルタ及び光検出装置
CN107608017B (zh) 法布里-珀罗干涉滤光片以及光检测装置
US11609420B2 (en) Wafer
JP6902571B2 (ja) ウェハ
WO2019102880A1 (ja) 電気的検査方法
JP2019135555A (ja) 光学装置の製造方法
JP6770356B2 (ja) ファブリペロー干渉フィルタ及び光検出装置
JP2022145738A (ja) フィルタ装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18880788

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20207015999

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2018880788

Country of ref document: EP

Effective date: 20200624