WO2019058878A1 - 電力変換装置および電力変換システム - Google Patents

電力変換装置および電力変換システム Download PDF

Info

Publication number
WO2019058878A1
WO2019058878A1 PCT/JP2018/031501 JP2018031501W WO2019058878A1 WO 2019058878 A1 WO2019058878 A1 WO 2019058878A1 JP 2018031501 W JP2018031501 W JP 2018031501W WO 2019058878 A1 WO2019058878 A1 WO 2019058878A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase
current
voltage command
command value
terminal
Prior art date
Application number
PCT/JP2018/031501
Other languages
English (en)
French (fr)
Inventor
智道 伊藤
川添　裕成
健太 渡邊
康博 今津
一瀬　雅哉
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Publication of WO2019058878A1 publication Critical patent/WO2019058878A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/49—Combination of the output voltage waveforms of a plurality of converters

Definitions

  • the present invention relates to a power converter and a power conversion system.
  • Patent Document 1 shows one of the methods for suppressing harmonic current.
  • Patent No. 5865090 gazette
  • Patent Document 1 achieves high control gain for a predetermined harmonic order, no particular mention is made of the problem of occurrence of polarized magnetism in a transformer included in a power conversion circuit.
  • a second harmonic component is generated, so it is preferable to detect this and eliminate the biased magnetism.
  • the second harmonic component is to be suppressed by the technique described in Patent Document 1, not only the second harmonic component to be suppressed but also the second harmonic component for detecting the biased magnetic state of the transformer Similarly, there is a problem in that the detection accuracy of the biased magnetization state is deteriorated.
  • This invention is made in view of the situation mentioned above, and it aims at providing the power converter device and power conversion system which can control a 2nd harmonic component appropriately.
  • a power converter comprises a first DC terminal connected to one end of a DC system, a second DC terminal connected to the other end of the DC system, and a three-phase AC system Transformer having three-phase primary windings connected to each other, and three-phase secondary windings connected in a zigzag connection and in which a middle point of each phase's zigzag connection is connected to the second DC terminal. And a plurality of chopper circuits connected in series, each of which has one end connected to the first DC terminal and the other end connected to the secondary winding.
  • a current sensor for detecting an arm output current output from each of the three-phase arms, and a voltage command value so as to suppress the negative phase secondary component contained in the arm output current more than the positive phase secondary component
  • An anti-phase secondary compensator for outputting, and a plurality of chopper circuits based on the voltage command value
  • a chopper circuit control unit for controlling, characterized by having a.
  • the second harmonic component can be appropriately suppressed.
  • MMC multilevel converter
  • each phase arm is configured by connecting chopper circuits in series can flexibly cope with various voltage and current specifications with a modular structure with less harmonic leakage to the power system. Attention has been drawn to self-excited large-capacity power converter technology because of its features.
  • MMC has a disadvantage that a buffer reactor is required and a large installation area is required because a current in which an alternating current component is superimposed on direct current flows.
  • ZC-MMC Zero-Sequence Cancelling Modular Multilevel Converter; MMC with zero phase cancellation
  • a method of correcting the arm output voltage so that the DC component of the transformer inflow current approaches zero is often used to suppress the bias of the transformer.
  • this method can not be applied because a direct current flows into the transformer in principle.
  • the present method can be applied to a staggered transformer by calculating the bias voltage state of the transformer and the correction voltage command value of the arm output voltage from the unbalance of the distortion component of the transformer.
  • the main component of this distortion is the second harmonic, and this method enables operation without causing biased magnetization even in the case of a staggered transformer.
  • the system current also includes a second order component.
  • even-order harmonics basically do not flow out in Japan.
  • international standards such as IEC 1547 place restrictions on even orders, and have an upper limit value less than 1% of the rated current that is stricter than odd orders.
  • the embodiments described below are intended to appropriately suppress, in particular, a three-phase balanced second harmonic voltage.
  • FIG. 1 is a block diagram of a power conversion device 1 according to a first embodiment of the present invention.
  • the power conversion device 1 is connected between a DC power supply 2 (DC system) and a three-phase AC system 3, and converts power in one direction or in both directions.
  • the direct current power supply 2 is connected between the positive electrode terminal 5P (first direct current terminal) provided in the power conversion device 1 and the negative electrode terminal 5N (second direct current terminal).
  • the power conversion device 1 includes a transformer 20, and arms 10u, 10v, and 10w corresponding to the U phase, the V phase, and the W phase, respectively.
  • the transformer 20 has a primary winding 20a and a secondary winding 20b, and the secondary windings 20b are staggered.
  • the arm 10 u has a plurality of (three in the illustrated example) chopper circuits 10 u 1, 10 u 2 and 10 u 3 connected in series. Each of the arms 10v and 10w also has the same number of chopper circuits (without the reference numeral) connected in series. The number of serially connected chopper circuits is not limited to "3".
  • the current sensors 50u, 50v, 50w detect arm output currents Iu, Iv, Iw of the respective arms 10u, 10v, 10w, and supply detection results to the controller 100.
  • excitation current detectors 55u, 55v, 55w each having two current transformers are connected.
  • the excitation current detectors 55u, 55v, 55w respectively detect the U-phase, V-phase, W-phase excitation currents of the transformer 20, and supply the detected values Imagu, Imagv, Imagw to the controller 100, respectively.
  • the voltage sensor 56 detects system voltages Vu, Vv, Vw of the three-phase AC system 3 and supplies the result to the controller 100.
  • an active power command value Pref and a reactive power command value Qref are input to the controller 100 from the outside.
  • the controller 100 causes the chopper circuit (10u1 etc.) of each arm to gate signal GateU, so that the active power and reactive power generated by the arms 10u, 10v, 10w approach the active power command value Pref and the reactive power command value Qref.
  • Output GateV and GateW are input to the controller 100 from the outside.
  • the power converter 1 also includes a control panel 40.
  • the control panel 40 is used to perform on / off operation and the like of the power conversion device 1.
  • the maintenance information device 42 can be connected to the operation panel 40 as needed. The maintenance information device 42 remotely operates the power conversion device 1 via the operation panel 40 and collects various information of the power conversion device 1.
  • FIG. 2 is a circuit diagram of the chopper circuit 10 u 1.
  • the chopper circuit 10u1 has two IGBT (Insulated Gate Bipolar Transistor) modules 30P and 30N connected in series, a DC capacitor 34 connected in parallel to the series circuit of these, and a voltage sensor 36. doing.
  • the on / off states of the IGBT modules 30P and 30N are controlled by the gate signals GP and GN.
  • the gate signals GateU, GateV and GateW shown in FIG. 1 collectively refer to IGBT gate signals GP and GN in each of the U-phase, V-phase and W-phase.
  • the terminal voltage of the IGBT module 30N is referred to as a chopper circuit output voltage Vcp.
  • the voltage sensor 36 measures the terminal voltage of the DC capacitor 34, and outputs the result as a voltage detection value Vdc.
  • the other chopper circuits 10u2 and 10u3 in the arm 10u are also configured in the same manner as the chopper circuit 10u1 described above.
  • the voltage detection values Vdc of the three systems output from the chopper circuits 10u1, 10u2 and 10u3 are collectively referred to as a DC capacitor voltage detection value Vdcu.
  • voltage detection values Vdc of three systems respectively output from three chopper circuits (without a symbol) in the arms 10v and 10w are collectively referred to as DC capacitor voltage detection values Vdcv and Vdcw.
  • the DC capacitor voltage detection values Vdcu, Vdcv, Vdcw are supplied to the controller 100.
  • FIG. 3 is a block diagram of controller 100.
  • the controller 100 includes hardware as a general computer, such as a central processing unit (CPU), a digital signal processor (DSP), a random access memory (RAM), and a read only memory (ROM).
  • CPU central processing unit
  • DSP digital signal processor
  • RAM random access memory
  • ROM read only memory
  • a control program executed by the CPU, a microprogram executed by the DSP, various data, and the like are stored.
  • the inside of the controller 100 shows functions implemented by the control program and the microprogram as blocks.
  • the phase detector 101 calculates synchronous sine waves cos ⁇ t and sin ⁇ t synchronized with the grid voltage based on the grid voltages Vu, Vv and Vw. Further, the power calculator 102 calculates an active power calculation value Pfb and a reactive power calculation value Qfb based on the grid voltages Vu, Vv, Vw and the arm output currents Iu, Iv, Iw of the arms 10u, 10v, 10w. calculate. These are the calculated values of the active power and the reactive power which the power conversion device 1 outputs to the three-phase AC system 3. Subtractor 103 subtracts active power calculation value Pfb from active power command value Pref, and subtractor 105 subtracts reactive power calculation value Qfb from reactive power command value Qref.
  • Active power controller 104 and reactive power controller 106 perform proportional integral control (PI control) on the subtraction results of subtractors 103 and 105 to convert calculated values Pfb and Qfb to command values Pref and Qref, respectively.
  • the output signal is controlled to be in close proximity.
  • the arm output currents Iu, Iv, Iw of the arms 10 u, 10 v, 10 w are supplied to the ⁇ - ⁇ converter 111.
  • the ⁇ - ⁇ converter 111 converts arm output currents Iu, Iv, Iw, which are three-phase quantities, into output current values Ialp, Ibet, which are two-phase quantities, based on the following equation (1).
  • the dq converter 112 converts the output current values Ialp and Ibet into values on rotational coordinates rotating at the fundamental frequency ⁇ .
  • the axis of active power is d axis
  • the axis of reactive power is q axis.
  • the rotational coordinates are called dq coordinates. That is, when the dq converter 112 is supplied with the output current values Ialp, Ibet and the synchronous sine waves cos ⁇ t, sin ⁇ t from the phase detector 101, Id_fb, based on the following equation (2): Calculate Iq_fb.
  • Id_fb is an effective current output from the arms 10 u, 10 v, 10 w to the transformer 20
  • Iq_fb is a reactive current output from the arms 10 u, 10 v, 10 w to the transformer 20.
  • Subtractor 107 subtracts active current Id_fb from the output signal of active power controller 104. Similarly, the subtractor 108 subtracts the reactive current Iq_fb from the output signal of the reactive power controller 106.
  • the current controllers 109 and 110 perform proportional integration control (PI control) on the subtraction results of the subtractors 107 and 108, whereby an effective voltage is obtained such that the subtraction results of the subtractors 107 and 108 approach “0”.
  • PI control proportional integration control
  • the control system of the controller 100 includes a dead time element due to the calculation period of the controller 100 and the limitation of the switching frequency of the IGBT in the chopper circuit.
  • the upper limit of the control gain used inside the current controllers 109 and 110 is limited because it is restricted by the dead time element. Therefore, it is difficult for the current controllers 109 and 110 alone to sufficiently compensate the current deviation caused by the fluctuating disturbance.
  • the inverse dq converter 114 outputs the effective voltage command value Vd_ref and the reactive voltage command value Vq_ref, which are values on rotational coordinates (dq coordinates), output from the current controllers 109 and 110 to the following equation (3) Is converted into voltage command values Valp and Vbet which are values on the stationary coordinates.
  • the negative phase secondary compensator 113 outputs the voltage command value correction terms Valp_h and Vbet_h. The details will be described later.
  • the adder 115 adds the voltage command value Valp and the voltage command value correction term Valp_h, and outputs the result as a voltage command value Valp2.
  • the adder 116 adds the voltage command value Vbet and the voltage command value correction term Vbet_h, and outputs the result as a voltage command value Vbet2.
  • the two-phase to three-phase converter 117 converts the two-phase voltage command values Valp2 and Vbet2 into three-phase voltage command values Vuref, Vvref and Vwref (these signal names are not shown) based on the following equation (4). Convert to
  • the biased magnetization suppression controller 125 uses the excitation current detection values Imagu, Imagv, and Imagw, and the grid voltages Vu, Vv, and Vw as input signals to control a biased magnetization suppression voltage command value for suppressing the biased magnetization of the transformer 20.
  • the principle of outputting the bias suppression voltage command values Vuh, Vvh and Vwh is described in detail, for example, in Japanese Patent Laid-Open No. 2014-150598. The outline is as follows.
  • the waveform of the excitation current has a peak at the polarized polarity.
  • the excitation current can be separated into a direct current component, a component of the fundamental frequency ⁇ , a second harmonic component of the frequency 2 ⁇ , and the like.
  • the transformer 20 is biased to the positive side, the positive peak position of the fundamental wave component of the excitation current and the positive peak position of the second harmonic component substantially coincide with each other.
  • the amount of biased magnetization ⁇ is determined, it is preferable to perform, for example, a well-known proportional integral operation on the amount of biased magnetization ⁇ , and to output the biased magnetization suppression voltage command values Vuh, Vvh, Vwh opposite in polarity to the amount of biased magnetization ⁇ .
  • the capacitor voltage balance controller 126 is configured to adjust the output voltage command correction values Vdc_hos_u1, Vdc_hos_u2, Vdc_hos_u3, Vdc_hos_v1, 1, based on the DC capacitor voltage detection values Vdcu, Vdcv, Vdcw and the arm output currents Iu, Iv, Iw.
  • Vdc_hos_v2, Vdc_hos_v3, Vdc_hos_w1, Vdc_hos_w2, and Vdc_hos_w3 are output.
  • the symbols of these output voltage command correction values are shown in a simplified manner. These output voltage command correction values are correction values for reducing the deviation of each capacitor voltage from the average value of the capacitor voltage.
  • the adders 118, 119, 120 are voltage command values Vuref, Vvref, Vwref (these signal names are not shown) output from the two-phase to three-phase converter 117 and bias suppression voltage command values Vuh of each phase. , Vvh and Vwh.
  • the adders 121_1, 121_2 and 121_3 add the result (Vuref + Vuh) of the addition in the adder 118 and the output voltage command correction values Vdc_hos_u1 and Vdc_hos_u2 and Vdc_hos_u3 respectively, and the result is added to the PWM modulator 124 (chopper circuit control unit) Supply to
  • adders 122_1, 122_2, 122_3 respectively add the addition result (Vvref + Vvh) in adder 119 and output voltage command correction values Vdc_hos_v1, Vdc_hos_v2, Vdc_hos_v3 and supply the result to PWM modulator 124.
  • the adders 123_1, 123_2 and 123_3 add the result (Vwref + Vwh) of the addition in the adder 120 and the output voltage command correction values Vdc_hos_w1, Vdc_hos_w2 and Vdc_hos_w3, respectively, and supply the result to the PWM modulator 124. .
  • the addition result in each of the adders 121_1 to 123_3 is subjected to PWM (Pulse Width Modulation) modulation, and the gate signals GateU, GateV, and GateW obtained by this are each arm 10u, 10v, 10w (see FIG. 1). ) Is supplied to each chopper circuit (10 u1 etc.).
  • controller 100 turns on / off gate signals GateU, GateV, GateW such that active power calculated value Pfb and reactive power calculated value Qfb are brought closer to active power command value Pref and reactive power command value Qref. It controls the off state.
  • FIG. 4 is a diagram showing gate signals GP and GN supplied to IGBT modules 30P and 30N (see FIG. 2) and chopper circuit output voltages Vcp1 and Vcp2.
  • the chopper circuit output voltage Vcp1 is a chopper circuit output voltage Vcp when the polarity of the arm output current Iu is positive (when it flows in the direction shown in FIG. 2).
  • the chopper circuit output voltage Vcp2 is the chopper circuit output voltage Vcp when the polarity of the arm output current Iu is negative.
  • a semiconductor switching element including an IGBT requires a finite time to turn on and off.
  • FIG. 2 if one of the IGBT modules 30P and 30N connected in series is turned on before the other is turned off, a short circuit is formed by the IGBT modules 30P and 30N and the DC capacitor 34, and the IGBT modules 30P and 30N are formed. Overcurrent flows to damage the IGBT modules 30P and 30N. In order to prevent this, a dead time is provided to turn off both the gate signals of the IGBT modules 30P and 30N.
  • the periods of t1 to t1 + ⁇ T and t2 to t2 + ⁇ T correspond to this dead time.
  • FIG. 5 is a waveform diagram of each part of the chopper circuit 10 u 1.
  • the arm output current Iu has a waveform in which an AC component is superimposed on a DC component.
  • the average voltage error Ve resulting from the dead time becomes an asymmetric positive / negative waveform as illustrated.
  • the positive and negative asymmetrical voltages include even-order harmonics, among which the second-order component is the largest. This is the principle of generation of the second harmonic due to the dead time.
  • the MMC method other than the ZC-MMC other than the present embodiment that is, the MMC having a buffer reactor will be slightly mentioned.
  • U-phase, V-phase and W-phase legs are connected in parallel between the positive electrode terminal and the negative electrode terminal of the DC power supply, and in each leg, the P side arm
  • the P-side reactor, the N-side reactor, and the N-side arm are sequentially connected in series.
  • the connection point between the P-side reactor and the N-side reactor is connected to the secondary winding of the transformer, and the voltage at this connection point becomes the U-phase, V-phase, and W-phase phase voltages.
  • the polarity of the voltage error Ve of the arm output voltages Vau, Vav, Vaw (see FIG. 1) due to the dead time is determined by the polarity of the arm output currents Iu, Iv, Iw.
  • the fundamental waves of the arm output currents Iu, Iv and Iw are in three-phase balance. Therefore, a balanced voltage error Ve is generated in the U-phase, the V-phase, and the W-phase with a time difference of 1/3 of the basic period. Since there is almost no second harmonic component in the three-phase AC system 3 in FIG. 1, a balanced second harmonic current flows in the three-phase AC system 3 due to the voltage error Ve.
  • One of the features of the power conversion device 1 of the present embodiment is that it has an anti-phase second-order compensator 113 (see FIG. 3) that mainly compensates the balanced second harmonic current.
  • the anti-phase secondary compensator 113 selectively extracts the voltage command value correction terms Valp_h and Vbet_h such that the anti-phase secondary components included in the arm output currents Iu, Iv and Iw are intensively extracted and the extraction result approaches zero. calculate.
  • the voltage command value correction terms Valp_h and Vbet_h are added to the voltage command values Valp and Vbet in the adders 115 and 116, respectively, as described above.
  • the gate signals GateU, GateV, GateW are set such that the negative phase component of the second harmonic current approaches zero.
  • FIG. 6 is a block diagram of the anti-phase second-order compensator 113.
  • the negative-phase secondary compensator 113 outputs the voltage command value correction terms Valp_h and Vbet_h so that the negative-phase secondary component extraction unit 113A that extracts the negative-phase secondary component and the negative-phase secondary component approach zero.
  • a voltage command value operation unit 113B a voltage command value operation unit 113B.
  • the negative-phase secondary component extraction unit 113A includes an inverse dq converter 1130 (first coordinate converter), an inverse dq converter 1131 (second coordinate converter), and a moving average calculation. And the units 1132a and 1132b.
  • voltage command value operation unit 113 B includes integrators 1133 a and 1133 b and dq converters 1134 and 1135. Further, as described above, in the anti-phase secondary compensator 113, the output current values Ialp and Ibet obtained by converting the arm output currents Iu, Iv and Iw into two-phase quantities, and the synchronous sine wave cos ⁇ t synchronized with the system voltage sin ⁇ t is supplied.
  • the inverse dq conversion performed in the inverse dq converters 1130 and 1131 is an operation equivalent to advancing the phase by ⁇ t with respect to each vector on the complex plane. Therefore, by executing the inverse dq conversion twice, the anti-phase secondary component is converted from the rotation vector rotating on the stationary coordinates into the stationary vector whose coordinates are indicated by the DC amount.
  • the output current values Ialp and Ibet also include many components other than the negative phase secondary component, that is, the fundamental wave component and the positive phase secondary component. The components of these other orders appear as harmonics having a frequency that is an integral multiple of the fundamental at current values Ika and Ikb.
  • the moving average calculators 1132a and 1132b perform moving average calculation on the current values Ika and Ikb, with a period corresponding to one fundamental wave cycle as a "window".
  • the “period corresponding to one fundamental wave period” is, for example, “a period equal to one fundamental wave period”, but it does not necessarily have to exactly coincide with “one fundamental wave period”. It may be a period which can be emphasized and extracted more than other components.
  • the moving average calculators 1132a and 1132b output current values Ina and Inb, which are the results of emphasizing the reverse phase secondary component at the current values Ika and Ikb. More preferably, the moving average calculators 1132a and 1132b remove other orders from the current values Ika and Ikb, and output current values Ina and Inb, which are results of extracting only reverse-phase secondary components.
  • the integrators 1133a and 1133b perform integration operations by applying predetermined gains to the current values Ina and Inb, and output the results as voltage command values V2re and V2im.
  • the voltage command values V2re and V2im which are values on the rotational coordinates
  • Vbet_h voltage command value correction terms
  • the anti-phase second-order compensator 113 performs inverse dq conversion twice on the output current values Ialp and Ibet, and performs a moving average calculation in which a period corresponding to one fundamental wave period is a “window”.
  • the reverse phase secondary component is intensively extracted. This makes it possible to construct a control system having a gain higher than that of the positive phase secondary component with respect to the negative phase secondary component, and to selectively control the negative phase secondary harmonic.
  • the negative-phase secondary compensator 113 outputs voltage command values Valp_h and Vbet_h so as to suppress the negative-phase secondary component more than the positive-phase secondary component.
  • the power conversion device 1 in order for the power conversion device 1 (see FIG. 1) to conform to the IEC 1547 standard, it is required to set the outflow upper limit value of the second harmonic to the three-phase AC system 3 to 1%. In order to realize this, it is desirable to suppress the linear error (deviation from the straight line) between the actual current value in the current sensors 50u, 50v, 50w and the output signal to less than 1%. Furthermore, in the steady state, since the bias magnetism of the transformer can be eliminated by the bias magnetism suppression controller 125 (see FIG. 3), an unbalanced second-order unbalance also in the system output current also in the arm output currents Iu, Iv, Iw. The harmonic current hardly flows.
  • the anti-phase secondary compensator 113 can suppress the second harmonic caused by the dead time. Furthermore, since the anti-phase secondary compensator 113 can selectively execute harmonic suppression control on the anti-phase secondary component, it should be compatible with the anti-magnetism suppression control by the anti-magnetism suppression controller 125. Can. Therefore, by the cooperation of the anti-phase secondary compensator 113 and the biased magnetization suppression controller 125, the second harmonic component flowing out to the three-phase AC system 3 can be effectively reduced.
  • the power conversion device 1 of the present embodiment includes the plurality of chopper circuits connected in series, one end of each is connected to the first DC terminal (5P), and the other end of each Output current (Iu, Iv, Iw) output from the three-phase arm (10u, 10v, 10w) connected to the secondary winding (20b) and the three-phase arm (10u, 10v, 10w) Voltage command value (Valp_h) so that the negative phase secondary component contained in the current sensor (50u, 50v, 50w) that detects) and the arm output current (Iu, Iv, Iw) is suppressed more than the positive phase secondary component.
  • Vbet_h Vbet_h
  • a chopper circuit control unit (124) that controls a plurality of chopper circuits based on the voltage command values (Valp_h, Vbet_h).
  • the power conversion device 1 of the present embodiment includes a voltage sensor (56) that detects the grid voltage (Vu, Vv, Vw) of the three-phase AC system (3), and a voltage detection detected by the voltage sensor (56).
  • a phase detector (101) for outputting fundamental wave phase information (cos ⁇ t, sin ⁇ t) of the grid voltage (Vu, Vv, Vw) based on the value, and the anti-secondary compensator (113)
  • An anti-phase secondary component extraction unit (113A) for extracting an anti-phase secondary component based on fundamental wave phase information (cos ⁇ t, sin ⁇ t) and an arm output current (Iu, Iv, Iw);
  • a voltage command value operation unit (113B) for outputting a voltage command value (Valp_h, Vbet_h) based on an output signal of the component extraction unit (113A).
  • the anti-phase secondary component can be accurately extracted based on the fundamental wave phase information (cos ⁇ t, sin ⁇ t) of the system voltage (V
  • a first coordinate converter that performs first coordinate conversion on a signal (Ialp, Ibet) corresponding to the arm output current (Iu, Iv, Iw).
  • a second coordinate converter that performs second coordinate conversion on an output signal of the first coordinate converter (1130), and an output of the second coordinate converter (1131) Moving average calculator to calculate DC amount (Ina, Inb) corresponding to anti-phase secondary component by performing moving average calculation of a period corresponding to the fundamental wave period of the three-phase AC system (3) to the signal And (1132a, 1132b).
  • the direct current amount corresponding to the negative phase secondary component can be obtained.
  • the linear error between the actual current value in the current sensor (50u, 50v, 50w) and the output signal of the current sensor (50u, 50v, 50w) is less than 1%. Therefore, the reverse phase secondary component can be accurately suppressed.
  • FIGS. 1 to 6 portions corresponding to the portions in FIGS. 1 to 6 may be denoted by the same reference numerals, and the description thereof may be omitted.
  • the overall configuration of this embodiment is the same as that of the first embodiment (FIGS. 1 to 3).
  • the present embodiment is different in that an anti-phase secondary compensator 213 shown in FIG. 7 is applied in place of the anti-phase secondary compensator 113 of the first embodiment.
  • FIG. 7 is a block diagram of the anti-phase secondary compensator 213.
  • the negative phase secondary compensator 213 outputs the voltage command value correction terms Valp_h and Vbet_h so that the negative phase secondary component extraction unit 213A that extracts the negative phase secondary component and the negative phase secondary component approach zero. And a voltage command value operation unit 213B.
  • the anti-phase secondary component extraction unit 213A includes a phase calculator 1137, a multiplier 1138, a sine wave table 1139, and a Fourier transform unit 1140.
  • voltage command value operation unit 213 B includes integrators 1133 a and 1133 b and a dq converter 2134.
  • the phase calculator 1137 obtains system voltage phase information ⁇ t based on the synchronous sine waves cos ⁇ t and sin ⁇ t.
  • the multiplier 1138 doubles the system voltage phase information ⁇ t and outputs phase information 2 ⁇ t.
  • the sine wave table 1139 outputs sine wave information cos2 ⁇ t and sin2 ⁇ t based on the phase information 2 ⁇ t.
  • the Fourier transform unit 1140 performs the Fourier transform operation shown in the following equation (5) on the output current values Ialp, Ibet and the sine wave information cos 2 ⁇ t, sin 2 ⁇ t, thereby the real part I 2 re of the anti-phase secondary component And the imaginary part I2im.
  • tnow in Formula 5 shows the present time.
  • the real part I2re and the imaginary part I2im of the reverse phase secondary component are equivalent to the current values Ina and Inb in FIG.
  • the integrators 1133a and 1133b are the same as those shown in FIG. 6 and perform integral calculation by applying predetermined gains to the real part I2re and the imaginary part I2im of the anti-phase secondary components, and It outputs as command value V2re and V2im.
  • the negative-phase secondary component extraction unit (213A) generates a frequency twice the fundamental frequency in the three-phase AC system (3) based on the fundamental wave phase information (cos ⁇ t, sin ⁇ t).
  • the voltage command value operation unit (213B) is configured to perform a voltage command based on the output signal of the Fourier transform unit (1140).
  • the values (Valp_h, Vbet_h) are output.
  • FIGS. 1 to 7 parts corresponding to those in FIGS. 1 to 7 may be denoted by the same reference numerals, and the description thereof may be omitted.
  • the overall configuration of this embodiment is the same as that of the first embodiment (FIGS. 1 and 3).
  • the present embodiment is different in that an anti-phase secondary compensator 313 shown in FIG. 8 is applied instead of the anti-phase secondary compensator 113 of the first embodiment.
  • FIG. 8 is a block diagram of the anti-phase secondary compensator 313.
  • the negative-phase secondary compensator 313 outputs the voltage command value correction terms Valp_h and Vbet_h so that the negative-phase secondary component extraction unit 313A that extracts the negative-phase secondary component and the negative-phase secondary component approach zero. And a voltage command value control unit 313B.
  • the configuration of the reverse phase secondary component extraction unit 313A is the same as that of the reverse phase secondary component extraction unit 113A (see FIG. 6) according to the first embodiment.
  • the voltage command value operation unit 313B includes integrators 1133a and 1133b and dq converters 1134 and 1135 as in the voltage command value operation unit 113B of the first embodiment.
  • a fixed phase compensator 1136 (phase adjustment unit) is inserted between the integrators 1133a and 1133b and the dq converter 1134.
  • the functions of the controller 100 are realized by a control program executed by the CPU, a microprogram executed by the DSP, or the like. Therefore, even if measured values such as arm output currents Iu, Iv and Iw and system voltages Vu, Vv and Vw are input to controller 100, the measured values are reflected on output signals such as gate signals GateU, GateV and GateW. It takes, for example, several tens to several hundreds of ⁇ s.
  • the MMC since the MMC has a small harmonic voltage included in the output voltage due to the circuit configuration, the switching frequency is often selected low. Therefore, even if current sensors 50u, 50v, 50w detect a current including an anti-phase secondary component, voltage command value correction terms Valp_h, Vbet_h (see FIG. 3) indicate arm output voltages Vau, Vav, Vaw. A time delay occurs before being reflected as (see FIG. 1). Due to this time delay, there is a possibility that the anti-phase secondary component of the arm output currents Iu, Iv, Iw can not be sufficiently suppressed, and there is also a possibility that the controller 100 becomes unstable.
  • the fixed phase compensator 1136 intends to perform phase compensation in order to reduce the phase shift generated due to the dead time in view of the above-described circumstances. Specifically, fixed phase compensator 1136 performs the operation shown in the following equation (6) on voltage command values V2re and V2im which are input signals, and outputs voltage command values V2re2 and V2im2 as output signals thereof. It is what you get.
  • the matrix operation of equation (6) generally delays the phase by ⁇ .
  • the harmonics handled in this embodiment are anti-phase second-order components, and the vector rotation direction is reverse rotation.
  • the phase difference ⁇ may be a fixed value, but the optimum value of the phase difference ⁇ changes depending on the operation cycle of the controller 100 or the switching frequency of the chopper circuit (10 u1 or the like). Therefore, it is preferable to provide an interface that enables the setting change of the phase difference ⁇ from the outside.
  • the power conversion device of the present embodiment includes the operation unit 320 shown in FIG.
  • the operation unit 320 can set the value of the phase difference ⁇ (or cos ⁇ and sin ⁇ ) based on the user's operation.
  • the operation unit 320 may be provided on the operation panel 40 shown in FIG. 1 or may be provided on the maintenance information device 42.
  • the voltage command value manipulation unit (313B) includes a phase adjustment unit (1136) that adjusts the phase of the voltage command values (Valp_h, Vbet_h).
  • a phase adjustment unit (1136) that adjusts the phase of the voltage command values (Valp_h, Vbet_h).
  • control unit further includes an operation unit (320) that instructs the phase adjustment unit (1136) on the phase adjustment amount. This makes it possible to indicate an appropriate phase adjustment amount according to the situation.
  • the phase adjustment amount can be instructed on the operation panel (40). Further, according to the configuration in which the operation unit (320) is provided in the maintenance information device (42), the phase adjustment amount can be instructed in the maintenance information device (42).
  • FIG. 9 is a block diagram of a power conversion system 1000 according to the present embodiment.
  • the power conversion system 1000 of the present embodiment is connected between the three-phase AC system 3A (first three-phase AC system) and another three-phase AC system 3B (second three-phase AC system), Power is transmitted in one direction or in both directions between the three-phase alternating current system 3A, 3B.
  • the power conversion system 1000 includes a power conversion device 1A (first power conversion device) and a power conversion device 1B (second power conversion device).
  • the power conversion devices 1A and 1B are respectively configured in the same manner as the power conversion device 1 (see FIG. 1) in the first embodiment. Therefore, in FIG. 9, the internal configuration of the power conversion devices 1A and 1B is not shown.
  • the transformer 20 in the power conversion device 1A is connected to the three-phase AC system 3A
  • the transformer 20 in the power conversion device 1B is connected to the three-phase AC system 3B.
  • the power converter 1A has a positive electrode terminal 6P (first direct current terminal) and a negative electrode terminal 6N (second direct current terminal).
  • the power conversion device 1B has a positive electrode terminal 7P (first direct current terminal) and a negative electrode terminal 7N (second direct current terminal). These are the same as the positive electrode terminal 5P and the negative electrode terminal 5N in the first embodiment.
  • positive electrode terminals 6P and 7P are connected mutually, and negative electrode terminals 6N and 7N are also connected mutually. That is, power conversion devices 1A and 1B are mutually connected by what is called BTB (Back To Back; back-to-back method).
  • the power conversion system (1000) of the present embodiment includes the first power converter (1A) connected to the first three-phase AC system (3A), and the second three-phase AC system ( A second power converter (1B) connected to 3B), and the first power converter (1A) and the second power converter (1B) respectively have a first DC terminal (6P) , 7P), the second direct current terminal (6N, 7N), and the first three-phase alternating current system (3A) or the three-phase primary winding (3B) connected to the second three-phase alternating current system (3B) 20a) and a transformer (three phase secondary winding (20b) connected in zigzag and in which the middle point of the staggered connection of each phase is connected to the second DC terminal (6N, 7N) 20) and a plurality of chopper circuits connected in series, one end of each of which is connected to the first DC terminal (6P, 7P) Arm output which is output from the three-phase arm (10u, 10v, 10w) connected and the other end of each is connected to the secondary wind
  • the present invention is not limited to the embodiments described above, and various modifications are possible.
  • the embodiments described above are illustrated to facilitate understanding of the present invention, and are not necessarily limited to those having all the described configurations.
  • part of the configuration of one embodiment can be replaced with the configuration of another embodiment, and the configuration of another embodiment can be added to the configuration of one embodiment.
  • control lines and information lines shown in the drawing indicate those which are considered to be necessary for explanation, and not all the control lines and information lines necessary on the product are shown. In practice, almost all configurations may be considered to be mutually connected.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

電力変換装置において２次高調波成分を適切に抑制する。そのため、電力変換装置において三相交流系統（３）に接続される三相の１次巻線（２０ａ）と、千鳥結線されるとともに、各相の千鳥結線の中点が第２の直流端子（５Ｎ）に接続された三相の２次巻線（２０ｂ）と、を有する変圧器（２０）と、直列に接続された複数のチョッパ回路を各々が有し、各々の一端が第１の直流端子（５Ｐ）に接続され、各々の他端が２次巻線（２０ｂ）に接続された三相のアーム（１０ｕ，１０ｖ，１０ｗ）と、三相のアームから各々出力されるアーム出力電流（Ｉｕ，Ｉｖ，Ｉｗ）を検出する電流センサ（５０ｕ，５０ｖ，５０ｗ）と、アーム出力電流（Ｉｕ，Ｉｖ，Ｉｗ）に含まれる逆相２次成分を正相２次成分よりも抑制するように電圧指令値を出力する逆相２次補償器と、電圧指令値に基づいて複数のチョッパ回路を制御するチョッパ回路制御部と、を設けた。

Description

電力変換装置および電力変換システム
　本発明は、電力変換装置および電力変換システムに関する。
　電力変換回路においては、電力系統に漏洩する高調波電流を抑制することが望まれている。下記特許文献１には、高調波電流を抑制する手法の一つが示されている。
特許第５８６５０９０号公報
　特許文献１の技術は、所定の高調波次数に対して高い制御ゲインを達成するものであるが、電力変換回路に含まれる変圧器に偏磁が発生する問題については特に言及されていない。変圧器に偏磁が発生すると、２次高調波成分が生じるため、これを検出して偏磁を解消することが好ましい。しかし、特許文献１に記載された技術によって２次高調波成分を抑制しようとすると、抑制すべき２次高調波成分のみならず、変圧器の偏磁状態を検出するための２次高調波成分も同様に相殺してしまい、偏磁状態の検出精度を悪化させるという問題が生じる。
　この発明は上述した事情に鑑みてなされたものであり、２次高調波成分を適切に抑制できる電力変換装置および電力変換システムを提供することを目的とする。
　上記課題を解決するため本発明の電力変換装置は、直流系統の一端に接続される第１の直流端子と、前記直流系統の他端に接続される第２の直流端子と、三相交流系統に接続される三相の１次巻線と、千鳥結線されるとともに、各相の千鳥結線の中点が前記第２の直流端子に接続された三相の２次巻線と、を有する変圧器と、直列に接続された複数のチョッパ回路を各々が有し、各々の一端が前記第１の直流端子に接続され、各々の他端が前記２次巻線に接続された三相のアームと、三相の前記アームから各々出力されるアーム出力電流を検出する電流センサと、前記アーム出力電流に含まれる逆相２次成分を正相２次成分よりも抑制するように電圧指令値を出力する逆相２次補償器と、前記電圧指令値に基づいて複数の前記チョッパ回路を制御するチョッパ回路制御部と、を有することを特徴とする。
　本発明によれば、２次高調波成分を適切に抑制できる。
本発明の第１実施形態による電力変換装置のブロック図である。 第１実施形態におけるチョッパ回路の回路図である。 第１実施形態における制御器のブロック図である。 第１実施形態におけるゲート信号およびチョッパ回路出力電圧の波形図である。 第１実施形態におけるチョッパ回路の各部の波形図である。 第１実施形態における逆相２次補償器のブロック図である。 第２実施形態における逆相２次補償器のブロック図である。 第３実施形態における逆相２次補償器のブロック図である。 第４実施形態による電力変換装置のブロック図である。
［実施形態の概要］
　近年の技術開発により、ＩＧＢＴ等の自励式半導体スイッチング素子を用いた数１０～数１００ＭＷの大電力変換器の構築が可能となっている。チョッパ回路を直列して各相アームが構成されるＭＭＣ（Modular Multilevel Converter；マルチモジュラーコンバータ）は、電力系統に漏洩する高調波が少ない、モジュラー構造により様々な電圧・電流仕様に柔軟に対応できる、という特徴から自励式大容量電力変換器技術の中においても注目を集めている。ＭＭＣは、その利点の一方で、直流に交流成分が重畳する電流が流れるため、バッファリアクトルを必要とし、設置面積が大きくなる欠点がある。
　上記欠点に対応するため、ＺＣ－ＭＭＣ（Zero-Sequence Cancelling Modular Multilevel Converter；零相キャンセル型ＭＭＣ）という技術が知られている。この技術によれば、変圧器を千鳥結線とすることによりＭＭＣからバッファリアクトルを削除できる。ＺＣ－ＭＭＣのアーム電流にも直流に交流成分が重畳した電流が流れ、この電流は変圧器に流入する。しかし、千鳥結線を適用したことによって、直流電流が作る変圧器鉄心内直流成分は相殺されるため、原理的には変圧器鉄心の磁気飽和を回避することができる。しかし、制御誤差やＩＧＢＴの特性個体差によりＵ，Ｖ，Ｗ相のアーム電流には異なる直流成分が生じる可能性があり、該不平衡なアーム直流電流により変圧器が飽和する可能性がある。
　変圧器の偏磁抑制には、変圧器流入電流の直流成分を零に近づけるようにアーム出力電圧を補正する方法がよく用いられる。但し、ＺＣ－ＭＭＣでは原理的に直流電流が変圧器に流入するため本手法が適用できない。しかし、変圧器の歪み成分のアンバランスから変圧器の偏磁状態およびアーム出力電圧の補正電圧指令値を算出することにより、千鳥結線の変圧器に本手法を適用することができる。この歪みの主要成分は２次の高調波であり、本手法により、千鳥結線の変圧器であっても、偏磁を起こすことなく運用が可能となる。
　ところで、ＺＣ－ＭＭＣの単位変換器であるチョッパ回路は、出力する電流極性に応じて出力電圧に誤差が生じる。この誤差はデッドタイムに起因するものである。電流極性により、デッドタイム期間中にＰ・Ｎの何れの還流ダイオードが通電するかが変わり、この還流ダイオードの通電によりチョッパ出力端子に現れる電圧が同様に変わるためである。電流が正負非対称であるため、アーム電圧には２次の高調波電圧が発生する。デッドタイムに起因する電圧誤差は、アームを流れる電流により決まるため、Ｕ相、Ｖ相、Ｗ相には三相平衡な２次高調波電圧が発生する。
　この２次の高調波電圧がアームから出力されると、系統電流にも２次の成分が含まれることになる。一方、２次の高調波は回転機負荷に影響を与えるため、抑制することが好ましい。日本国内では偶数次数の高調波は基本的に流出しない、との考えに基づき、特に規制は無い。しかし、ＩＥＣ１５４７等の国際規格では偶数次数に対する規制が設けられており、奇数次数より厳しい、定格電流の１％未満の上限値が定められている。以下に述べる各実施形態は、特に三相平衡な２次高調波電圧を適切に抑制しようとするものである。
［第１実施形態］
〈第１実施形態の構成〉
　図１は、本発明の第１実施形態による電力変換装置１のブロック図である。
　電力変換装置１は、直流電源２（直流系統）と、三相交流系統３との間に接続され、一方向または双方向に電力を変換する。なお、直流電源２は、電力変換装置１に設けられた正極端子５Ｐ（第１の直流端子）と、負極端子５Ｎ（第２の直流端子）と、の間に接続されている。
　電力変換装置１は、変圧器２０と、Ｕ相、Ｖ相、Ｗ相の各々に対応するアーム１０ｕ，１０ｖ，１０ｗと、を有している。変圧器２０は、１次巻線２０ａと２次巻線２０ｂとを有しており、２次巻線２０ｂは千鳥結線されている。
　アーム１０ｕは、直列に接続された複数の（図示の例では３個の）チョッパ回路１０ｕ１，１０ｕ２，１０ｕ３を有している。なお、アーム１０ｖ，１０ｗも、それぞれ直列に接続された同数のチョッパ回路（符号なし）を有している。なお、チョッパ回路の直列接続数は、「３」には限られない。電流センサ５０ｕ，５０ｖ，５０ｗは、各アーム１０ｕ，１０ｖ，１０ｗのアーム出力電流Ｉｕ，Ｉｖ，Ｉｗを検出し、検出結果を制御器１００に供給する。
　変圧器２０の１次巻線２０ａと２次巻線２０ｂとの間には、それぞれ２つの変流器を有する励磁電流検出器５５ｕ，５５ｖ，５５ｗが接続されている。励磁電流検出器５５ｕ，５５ｖ，５５ｗは、変圧器２０のＵ相、Ｖ相、Ｗ相の励磁電流をそれぞれ検出し、その 検出値Ｉｍａｇｕ，Ｉｍａｇｖ，Ｉｍａｇｗをそれぞれ制御器１００に供給する。電圧センサ５６は、三相交流系統３の系統電圧Ｖｕ，Ｖｖ，Ｖｗを検出し、その結果を制御器１００に供給する。
　また、制御器１００には、外部から有効電力指令値Ｐｒｅｆと、無効電力指令値Ｑｒｅｆと、が入力される。制御器１００は、アーム１０ｕ，１０ｖ，１０ｗが発生する有効電力および無効電力が有効電力指令値Ｐｒｅｆおよび無効電力指令値Ｑｒｅｆに近づくように、各アームのチョッパ回路（１０ｕ１等）にゲート信号ＧａｔｅＵ，ＧａｔｅＶ，ＧａｔｅＷを出力する。
　また、電力変換装置１は、操作盤４０を備えている。操作盤４０は、電力変換装置１のオン／オフ操作等を行うものである。また、操作盤４０には、必要に応じて、メンテナンス用情報機器４２を接続することができる。メンテナンス用情報機器４２は、操作盤４０を介して、電力変換装置１を遠隔操作するとともに、電力変換装置１の各種情報を収集する。
　図２は、チョッパ回路１０ｕ１の回路図である。
　チョッパ回路１０ｕ１は、直列に接続された２個のＩＧＢＴ（Insulated Gate Bipolar Transistor）モジュール３０Ｐ，３０Ｎと、これらの直列回路に対して並列に接続された直流コンデンサ３４と、電圧センサ３６と、を有している。ＩＧＢＴモジュール３０Ｐ，３０Ｎは、ゲート信号ＧＰ，ＧＮによってオン／オフ状態が制御される。図１に示したゲート信号ＧａｔｅＵ，ＧａｔｅＶ，ＧａｔｅＷは、Ｕ相、Ｖ相、Ｗ相の各相におけるＩＧＢＴゲート信号ＧＰ，ＧＮを総称したものである。また、ＩＧＢＴモジュール３０Ｎの端子電圧を、チョッパ回路出力電圧Ｖｃｐと呼ぶ。電圧センサ３６は、直流コンデンサ３４の端子電圧を測定し、その結果を電圧検出値Ｖｄｃとして出力する。
　図１に戻り、アーム１０ｕにおける他のチョッパ回路１０ｕ２，１０ｕ３も上述したチョッパ回路１０ｕ１と同様に構成されている。そして、チョッパ回路１０ｕ１，１０ｕ２，１０ｕ３から出力される３系統の電圧検出値Ｖｄｃを総称して、直流コンデンサ電圧検出値Ｖｄｃｕと呼ぶ。同様に、アーム１０ｖ，１０ｗにおける各３個のチョッパ回路（符号なし）から出力される各３系統の電圧検出値Ｖｄｃを総称して直流コンデンサ電圧検出値Ｖｄｃｖ，Ｖｄｃｗと呼ぶ。これら直流コンデンサ電圧検出値Ｖｄｃｕ，Ｖｄｃｖ，Ｖｄｃｗは、制御器１００に供給される。
（制御器１００の全体構成）
　図３は、制御器１００のブロック図である。
　制御器１００は、ＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）等、一般的なコンピュータとしてのハードウエアを備えており、ＲＯＭには、ＣＰＵによって実行される制御プログラム、ＤＳＰによって実行されるマイクロプログラムおよび各種データ等が格納されている。図３において、制御器１００の内部は、制御プログラムおよびマイクロプログラム等によって実現される機能を、ブロックとして示している。
　図３において、位相検出器１０１は、系統電圧Ｖｕ，Ｖｖ，Ｖｗに基づいて、系統電圧に同期した同期正弦波ｃｏｓωｔ，ｓｉｎωｔを算出する。また、電力算出器１０２は、系統電圧Ｖｕ，Ｖｖ，Ｖｗと、アーム１０ｕ，１０ｖ，１０ｗのアーム出力電流Ｉｕ，Ｉｖ，Ｉｗと、に基づいて、有効電力算出値Ｐｆｂおよび無効電力算出値Ｑｆｂを算出する。これらは、電力変換装置１が三相交流系統３に出力する有効電力および無効電力の算出値である。減算器１０３は、有効電力指令値Ｐｒｅｆから有効電力算出値Ｐｆｂを減算し、減算器１０５は、無効電力指令値Ｑｒｅｆから無効電力算出値Ｑｆｂを減算する。有効電力制御器１０４および無効電力制御器１０６は、減算器１０３，１０５の減算結果に対して比例積分制御（ＰＩ制御）を行うことにより、各算出値Ｐｆｂ，Ｑｆｂを各指令値Ｐｒｅｆ，Ｑｒｅｆに近接させてゆくように、その出力信号を制御する。
　アーム１０ｕ，１０ｖ，１０ｗのアーム出力電流Ｉｕ，Ｉｖ，Ｉｗは、α－β変換器１１１に供給される。α－β変換器１１１は、下式（１）に基づいて、三相量であるアーム出力電流Ｉｕ，Ｉｖ，Ｉｗを、二相量である出力電流値Ｉａｌｐ，Ｉｂｅｔに変換する。
Figure JPOXMLDOC01-appb-M000001
　ｄ－ｑ変換器１１２は、これら出力電流値Ｉａｌｐ，Ｉｂｅｔを、その基本周波数ωで回転する回転座標上の値に変換する。この回転座標において、有効電力の軸をｄ軸とし、無効電力の軸をｑ軸とする。そして、回転座標をｄ－ｑ座標と呼ぶ。すなわち、ｄ－ｑ変換器１１２は、出力電流値Ｉａｌｐ，Ｉｂｅｔと、位相検出器１０１からの同期正弦波ｃｏｓωｔ，ｓｉｎωｔと、が供給されると、下式（２）に基づいて、Ｉｄ＿ｆｂと、Ｉｑ＿ｆｂと、を算出する。
Figure JPOXMLDOC01-appb-M000002
　ここで、Ｉｄ＿ｆｂは、アーム１０ｕ，１０ｖ，１０ｗが変圧器２０に出力する有効電流であり、Ｉｑ＿ｆｂは、アーム１０ｕ，１０ｖ，１０ｗが変圧器２０に出力する無効電流である。
　減算器１０７は、有効電力制御器１０４の出力信号から有効電流Ｉｄ＿ｆｂを減算する。同様に、減算器１０８は、無効電力制御器１０６の出力信号から無効電流Ｉｑ＿ｆｂを減算する。電流制御器１０９，１１０は、減算器１０７，１０８の減算結果に対して比例積分制御（ＰＩ制御）を行うことにより、これら減算器１０７，１０８の減算結果が「０」に近づくような有効電圧指令値Ｖｄ＿ｒｅｆおよび無効電圧指令値Ｖｑ＿ｒｅｆを出力する。
　ところで、制御器１００の演算周期や、チョッパ回路内におけるＩＧＢＴのスイッチング周波数の制限により、制御器１００の制御系には、無駄時間要素が含まれる。電流制御器１０９，１１０の内部で用いる制御ゲインは、この無駄時間要素の制約を受けるため、その上限は制限される。従って、電流制御器１０９，１１０のみでは、変動する外乱に起因する電流偏差を充分に補償することは難しい。
　逆ｄ－ｑ変換器１１４は、電流制御器１０９，１１０から出力された、回転座標（ｄ－ｑ座標）上の値である有効電圧指令値Ｖｄ＿ｒｅｆおよび無効電圧指令値Ｖｑ＿ｒｅｆを、下式（３）に基づいて、静止座標上の値である電圧指令値Ｖａｌｐ，Ｖｂｅｔに変換する。
Figure JPOXMLDOC01-appb-M000003
　逆相２次補償器１１３は、電圧指令値補正項Ｖａｌｐ＿ｈ，Ｖｂｅｔ＿ｈを出力する。なお、その詳細については後述する。加算器１１５は、電圧指令値Ｖａｌｐと電圧指令値補正項Ｖａｌｐ＿ｈとを加算し、その結果を電圧指令値Ｖａｌｐ２として出力する。また、加算器１１６は、電圧指令値Ｖｂｅｔと電圧指令値補正項Ｖｂｅｔ＿ｈとを加算し、その結果を電圧指令値Ｖｂｅｔ２として出力する。
　二相－三相変換器１１７は、下式（４）に基づいて、二相の電圧指令値Ｖａｌｐ２，Ｖｂｅｔ２を、三相の電圧指令値Ｖｕｒｅｆ，Ｖｖｒｅｆ，Ｖｗｒｅｆ（これらの信号名は図示略）に変換する。
Figure JPOXMLDOC01-appb-M000004
　偏磁抑制制御器１２５は、励磁電流検出値Ｉｍａｇｕ，Ｉｍａｇｖ，Ｉｍａｇｗと、系統電圧Ｖｕ，Ｖｖ，Ｖｗと、を入力信号とし、変圧器２０の偏磁を抑制するための偏磁抑制電圧指令値Ｖｕｈ，Ｖｖｈ，Ｖｗｈを出力する。この偏磁抑制電圧指令値Ｖｕｈ，Ｖｖｈ，Ｖｗｈを出力する原理については、例えば、特開２０１４－１５０５９８号公報に詳述されている。その概要は、次の通りである。
　まず、励磁電流検出値Ｉｍａｇｕ，Ｉｍａｇｖ，Ｉｍａｇｗによって表される励磁電流には、偏磁している極性と同極性の直流成分が重畳している。従って、励磁電流の波形は、偏磁している極性にピークを有している。そして、励磁電流は、直流成分、基本周波数ωの成分、周波数２ωの２次高調波成分等に分離することができる。ここで、変圧器２０が正側に偏磁している場合には、励磁電流の基本波成分の正側ピーク位置と２次高調波成分の正側ピーク位置とが大略一致する。すなわち、変圧器２０が正側に偏磁している際、基本周波数ωの位相をθ１とし、２次高調波成分の周波数２ωの位相をθ２とすると、「θ２－２×θ１≒０[rad]」が成立する。
　一方、変圧器２０が負側に偏磁している場合には、励磁電流の基本波成分の負側ピーク位置と２次高調波成分の負側ピーク位置とが大略一致する。すなわち、変圧器２０が負側に偏磁している際、θ１とθ２との間には、「θ２－２×θ１≒π[rad]」が成立する。偏磁抑制制御器１２５は、例えば「γ＝ｃｏｓ（θ２－２×θ１）」によって偏磁量γを求める。すなわち、偏磁量γが正値であれば、偏磁方向は「正側」であり、偏磁量γが負値であれば、偏磁方向は「負側」である。偏磁量γが求まると、偏磁量γに対して、例えば周知の比例積分演算を行い、偏磁量γとは逆極性の偏磁抑制電圧指令値Ｖｕｈ，Ｖｖｈ，Ｖｗｈを出力するとよい。
　また、図３において、コンデンサ電圧バランス制御器１２６は、直流コンデンサ電圧検出値Ｖｄｃｕ，Ｖｄｃｖ，Ｖｄｃｗおよびアーム出力電流Ｉｕ，Ｉｖ，Ｉｗに基づいて、出力電圧指令補正値Ｖｄｃ＿ｈｏｓ＿ｕ１，Ｖｄｃ＿ｈｏｓ＿ｕ２，Ｖｄｃ＿ｈｏｓ＿ｕ３，Ｖｄｃ＿ｈｏｓ＿ｖ１，Ｖｄｃ＿ｈｏｓ＿ｖ２，Ｖｄｃ＿ｈｏｓ＿ｖ３，Ｖｄｃ＿ｈｏｓ＿ｗ１，Ｖｄｃ＿ｈｏｓ＿ｗ２，Ｖｄｃ＿ｈｏｓ＿ｗ３を出力するものである。なお、図中においては、これら出力電圧指令補正値の記号を簡略化して示している。これら出力電圧指令補正値は、コンデンサ電圧の平均値に対する各コンデンサ電圧の偏差を小さくするための補正値である。
　加算器１１８，１１９，１２０は、二相－三相変換器１１７から出力された電圧指令値Ｖｕｒｅｆ，Ｖｖｒｅｆ，Ｖｗｒｅｆ（これらの信号名は図示略）と、各相の偏磁抑制電圧指令値Ｖｕｈ，Ｖｖｈ，Ｖｗｈとを加算する。加算器１２１＿１，１２１＿２，１２１＿３は、加算器１１８における加算結果（Ｖｕｒｅｆ＋Ｖｕｈ）と、出力電圧指令補正値Ｖｄｃ＿ｈｏｓ＿ｕ１，Ｖｄｃ＿ｈｏｓ＿ｕ２，Ｖｄｃ＿ｈｏｓ＿ｕ３と、をそれぞれ加算し、その結果をＰＷＭ変調器１２４（チョッパ回路制御部）に供給する。
　同様に、加算器１２２＿１，１２２＿２，１２２＿３は、加算器１１９における加算結果（Ｖｖｒｅｆ＋Ｖｖｈ）と、出力電圧指令補正値Ｖｄｃ＿ｈｏｓ＿ｖ１，Ｖｄｃ＿ｈｏｓ＿ｖ２，Ｖｄｃ＿ｈｏｓ＿ｖ３と、をそれぞれ加算し、その結果をＰＷＭ変調器１２４に供給する。同様に、加算器１２３＿１，１２３＿２，１２３＿３は、加算器１２０における加算結果（Ｖｗｒｅｆ＋Ｖｗｈ）と、出力電圧指令補正値Ｖｄｃ＿ｈｏｓ＿ｗ１，Ｖｄｃ＿ｈｏｓ＿ｗ２，Ｖｄｃ＿ｈｏｓ＿ｗ３と、をそれぞれ加算し、その結果をＰＷＭ変調器１２４に供給する。
　ＰＷＭ変調器１２４においては、各加算器１２１＿１～１２３＿３における加算結果がＰＷＭ（Pulse Width Modulation）変調され、これによって得られたゲート信号ＧａｔｅＵ，ＧａｔｅＶ，ＧａｔｅＷが各アーム１０ｕ，１０ｖ，１０ｗ（図１参照）の各チョッパ回路（１０ｕ１等）に供給される。これにより、制御器１００は、有効電力算出値Ｐｆｂおよび無効電力算出値Ｑｆｂを、有効電力指令値Ｐｒｅｆおよび無効電力指令値Ｑｒｅｆに近接させてゆくように、ゲート信号ＧａｔｅＵ，ＧａｔｅＶ，ＧａｔｅＷのオン／オフ状態を制御するものになる。
（２次高調波成分が発生する原理）
　電力変換装置１のアーム出力電圧Ｖａｕ，Ｖａｖ，Ｖａｗには、アーム出力電流Ｉｕ，Ｉｖ，Ｉｗに依存する２次高調波成分が含まれる。以下、この２次高調波成分が発生する原理を説明する。
　図４は、ＩＧＢＴモジュール３０Ｐ，３０Ｎ（図２参照）に供給されるゲート信号ＧＰ，ＧＮ、および、チョッパ回路出力電圧Ｖｃｐ１，Ｖｃｐ２を示す図である。なお、チョッパ回路出力電圧Ｖｃｐ１は、アーム出力電流Ｉｕの極性が正である場合（図２に示す方向に流れる場合）におけるチョッパ回路出力電圧Ｖｃｐである。また、チョッパ回路出力電圧Ｖｃｐ２は、アーム出力電流Ｉｕの極性が負である場合におけるチョッパ回路出力電圧Ｖｃｐである。
　ＩＧＢＴを含む半導体スイッチング素子は、ターンオン・オフに有限の時間を必要とする。図２において、直列に接続されたＩＧＢＴモジュール３０Ｐ，３０Ｎのうち一方がオフする前に他方がオンすると、ＩＧＢＴモジュール３０Ｐ，３０Ｎと直流コンデンサ３４とによって短絡回路が形成され、ＩＧＢＴモジュール３０Ｐ，３０Ｎに過電流が流れ、ＩＧＢＴモジュール３０Ｐ，３０Ｎを損傷する。これを防ぐため、ＩＧＢＴモジュール３０Ｐ，３０Ｎのゲート信号を共にオフにするデッドタイムが設けられる。図４において、ｔ１～ｔ１＋ΔＴおよびｔ２～ｔ２＋ΔＴの期間が、このデッドタイムに相当する。
　図２において、アーム出力電流Ｉｕの極性が正である場合、デッドタイム期間中の電流は、ＩＧＢＴモジュール３０Ｐの還流ダイオードを流れる。従って、図４のチョッパ回路出力電圧Ｖｃｐ１の波形に示すように、デッドタイム中のチョッパ回路出力電圧Ｖｃｐ１は正になる。一方、図２において、アーム出力電流Ｉｕの極性が負である場合、デッドタイム期間中の電流は、ＩＧＢＴモジュール３０Ｎの還流ダイオードを流れる。従って、図４のチョッパ回路出力電圧Ｖｃｐ２の波形に示すように、デッドタイム中のチョッパ回路出力電圧Ｖｃｐ２は零になる。
　図５は、チョッパ回路１０ｕ１の各部の波形図である。図示のように、アーム出力電流Ｉｕは、直流成分に交流成分が重畳した波形になる。これにより、デッドタイムに起因する平均的な電圧誤差Ｖｅは、図示のように、正負非対称の波形になる。正負非対称の電圧には、偶数次高調波が含まれ、その中においても２次成分が最も大きくなる。これがデッドタイムに起因して２次高調波が発生する原理である。
　なお、ここで、本実施形態以外のＺＣ－ＭＭＣ以外のＭＭＣ方式、すなわちバッファリアクトルを有するＭＭＣについても、若干言及しておく。この種のＭＭＣについては、特に図示しないが、直流電源の正極端子と負極端子との間に、Ｕ相、Ｖ相、Ｗ相のレグが並列に接続され、各レグにおいては、Ｐ側のアームと、Ｐ側のリアクトルと、Ｎ側のリアクトルと、Ｎ側のアームと、が順次直列に接続される。そして、Ｐ側のリアクトルとＮ側のリアクトルとの接続点が、変圧器の２次巻線に接続され、この接続点の電圧がＵ相、Ｖ相、Ｗ相の相電圧になる。
　この種のＭＭＣにおいても、やはりデッドタイムに起因する２次高調波成分が生じる。しかし、一対のアームと一対のリアクトルとが、Ｐ側、Ｎ側の双方に対称を成すように配置されることにより、相電圧においては、２次高調波成分の大半が相殺され、影響が顕在化しない。従って、デッドタイムに起因して２次高調波成分が発生する問題は、ほぼＺＣ－ＭＭＣに特有の現象であると言える。
（逆相２次補償器１１３）
　本実施形態の説明に戻る。図５に示したように、デッドタイムによるアーム出力電圧Ｖａｕ，Ｖａｖ，Ｖａｗ（図１参照）の電圧誤差Ｖｅの極性は、アーム出力電流Ｉｕ，Ｉｖ，Ｉｗの極性により決まる。系統電圧Ｖｕ，Ｖｖ，Ｖｗが平衡である定常状態においては、アーム出力電流Ｉｕ，Ｉｖ，Ｉｗの基本波は３相平衡である。そのため、Ｕ相、Ｖ相、Ｗ相には基本周期の１／３ずつの時間差を有する、平衡な電圧誤差Ｖｅが発生する。図１における三相交流系統３には２次高調波成分は殆ど存在しないため、上記電圧誤差Ｖｅによって、平衡な２次高調波電流が三相交流系統３に流れる。
　本実施形態の電力変換装置１における特徴の一つは、平衡な２次高調波電流を重点的に補償する逆相２次補償器１１３（図３参照）を備えた点にある。逆相２次補償器１１３は、アーム出力電流Ｉｕ，Ｉｖ，Ｉｗに含まれる逆相２次成分を重点的に抽出しその抽出結果を零に近づけるような、電圧指令値補正項Ｖａｌｐ＿ｈ，Ｖｂｅｔ＿ｈを算出する。
　電圧指令値補正項Ｖａｌｐ＿ｈ，Ｖｂｅｔ＿ｈは、上述したように、加算器１１５，１１６において電圧指令値Ｖａｌｐ，Ｖｂｅｔとそれぞれ加算される。これによって、２次高調波電流の逆相成分が零に近づくように、ゲート信号ＧａｔｅＵ，ＧａｔｅＶ，ＧａｔｅＷが設定される。
　図６は、逆相２次補償器１１３のブロック図である。逆相２次補償器１１３は、逆相２次成分を抽出する逆相２次成分抽出部１１３Ａと、逆相２次成分を零に近づけるように、電圧指令値補正項Ｖａｌｐ＿ｈ，Ｖｂｅｔ＿ｈを出力する電圧指令値操作部１１３Ｂと、を備えている。ここで、逆相２次成分抽出部１１３Ａは、逆ｄ－ｑ変換器１１３０（第１の座標変換器）と、逆ｄ－ｑ変換器１１３１（第２の座標変換器）と、移動平均演算器１１３２ａ，１１３２ｂと、を有している。
　また、電圧指令値操作部１１３Ｂは、積分器１１３３ａ，１１３３ｂと、ｄ－ｑ変換器１１３４，１１３５と、を備えている。また、上述したように、逆相２次補償器１１３には、アーム出力電流Ｉｕ，Ｉｖ，Ｉｗを二相量に変換した出力電流値Ｉａｌｐ，Ｉｂｅｔと、系統電圧に同期した同期正弦波ｃｏｓωｔ，ｓｉｎωｔとが供給される。
　逆ｄ－ｑ変換器１１３０は、上述した逆ｄ－ｑ変換器１１４（図３参照）と同様に動作する。すなわち、逆ｄ－ｑ変換器１１３０は、出力電流値Ｉａｌｐ，Ｉｂｅｔと、同期正弦波ｃｏｓωｔ，ｓｉｎωｔとに基づいて、Ｉｊａ＝ｃｏｓωｔ・Ｉａｌｐ－ｓｉｎωｔ・Ｉｂｅｔ、Ｉｊｂ＝ｓｉｎωｔ・Ｉａｌｐ＋ｃｏｓωｔ・Ｉｂｅｔとなる電流値Ｉｊａ，Ｉｊｂを出力する。また、逆ｄ－ｑ変換器１１３１も逆ｄ－ｑ変換器１１４と同様に構成され、Ｉｋａ＝ｃｏｓωｔ・Ｉｊａ－ｓｉｎωｔ・Ｉｊｂ、Ｉｋｂ＝ｓｉｎωｔ・Ｉｊａ＋ｃｏｓωｔ・Ｉｊｂとなる電流値Ｉｋａ，Ｉｋｂを出力する。
　逆ｄ－ｑ変換器１１３０，１１３１において実行される逆ｄ－ｑ変換は、それぞれ複素平面上のベクトルに対し、位相をωｔだけ進めることに相当する演算になる。従って、逆ｄ－ｑ変換を２回実行することにより、逆相２次成分は、静止座標上で回転する回転ベクトルから、座標が直流量で示される静止ベクトルに変換される。出力電流値Ｉａｌｐ，Ｉｂｅｔは、逆相２次成分以外の成分、すなわち基本波成分や正相２次成分等も多く含んでいる。これら他の次数の成分は、電流値Ｉｋａ，Ｉｋｂにおいて、基本波の整数倍の周波数を有する高調波として現れる。
　移動平均演算器１１３２ａ，１１３２ｂは、電流値Ｉｋａ，Ｉｋｂに対して、基本波１周期に対応する期間を「窓」として、移動平均演算を施す。「基本波１周期に対応する期間」とは、例えば「基本波１周期に等しい期間」であるが、必ずしも「基本波１周期」に正確に一致しなくてもよく、逆相２次成分を他の成分よりも強調して抽出できる期間であればよい。
　これにより、移動平均演算器１１３２ａ，１１３２ｂは、電流値Ｉｋａ，Ｉｋｂにおいて逆相２次成分を強調した結果である電流値Ｉｎａ，Ｉｎｂを出力する。より好ましくは、移動平均演算器１１３２ａ，１１３２ｂは、電流値Ｉｋａ，Ｉｋｂから他次数を削除し、逆相２次成分のみを抽出した結果である電流値Ｉｎａ，Ｉｎｂを出力する。積分器１１３３ａ，１１３３ｂは、電流値Ｉｎａ，Ｉｎｂに対して所定のゲインを施して積分演算を行い、その結果を電圧指令値Ｖ２ｒｅ，Ｖ２ｉｍとして出力する。
　ｄ－ｑ変換器１１３４，１１３５は、ｄ－ｑ変換器１１２（図３参照）と同様に動作する。すなわち、ｄ－ｑ変換器１１３４は、Ｖｐａ＝ｃｏｓωｔ・Ｖ２ｒｅ＋ｓｉｎωｔ・Ｖ２ｉｍ、Ｖｐｂ＝－ｓｉｎωｔ・Ｖ２ｒｅ＋ｃｏｓωｔ・Ｖ２ｉｍとなる電圧指令値Ｖｐａ，Ｖｐｂを出力する。また、ｄ－ｑ変換器１１３５は、Ｖａｌｐ＿ｈ＝ｃｏｓωｔ・Ｖｐａ＋ｓｉｎωｔ・Ｖｐｂ、Ｖｂｅｔ＿ｈ＝－ｓｉｎωｔ・Ｖｐａ＋ｃｏｓωｔ・Ｖｐｂとなる電圧指令値補正項Ｖａｌｐ＿ｈ，Ｖｂｅｔ＿ｈを出力する。
　ｄ－ｑ変換器１１３４，１１３５の動作により、回転座標上の値であった電圧指令値Ｖ２ｒｅ，Ｖ２ｉｍは、静止座標上の値である電圧指令値補正項Ｖａｌｐ＿ｈ，Ｖｂｅｔ＿ｈに変換される。このように、逆相２次補償器１１３は、出力電流値Ｉａｌｐ，Ｉｂｅｔに対して逆ｄ－ｑ変換を２回施し、基本波１周期に対応する期間を「窓」とする移動平均演算を施すことによって、逆相２次成分を重点的に抽出している。これにより、逆相２次成分に対して正相２次成分よりもゲインの高い制御系を構築することができ、逆相２次高調波を選択的に制御することが可能となる。換言すれば、逆相２次補償器１１３は、逆相２次成分を正相２次成分よりも抑制するように電圧指令値Ｖａｌｐ＿ｈ，Ｖｂｅｔ＿ｈを出力する。
　ところで、電力変換装置１（図１参照）がＩＥＣ１５４７規格に準拠するためには、三相交流系統３に対する２次高調波の流出上限値を１％にすることが求められる。これを実現するためには、電流センサ５０ｕ，５０ｖ，５０ｗにおける実電流値と、出力信号との線形誤差（直線からのずれ）を１％未満に抑えることが望ましい。さらに、定常状態においては、変圧器の偏磁は偏磁抑制制御器１２５（図３参照）によって解消できるため、アーム出力電流Ｉｕ，Ｉｖ，Ｉｗにおいても、系統電流においても、不平衡な２次高調波電流は、ほぼ流れなくなる。
　以上のように、本実施形態の制御器１００によれば、逆相２次補償器１１３によって、デッドタイムに起因する２次高調波を抑制することができる。さらに、逆相２次補償器１１３は、逆相２次成分に対しての高調波抑制制御を選択的に実行することができるため、偏磁抑制制御器１２５による偏磁抑制制御と両立させることができる。従って、逆相２次補償器１１３と、偏磁抑制制御器１２５との協働により、三相交流系統３に流出する２次高調波成分を効果的に低減することができる。
〈第１実施形態の効果〉
　以上のように、本実施形態の電力変換装置１は、直列に接続された複数のチョッパ回路を各々が有し、各々の一端が第１の直流端子（５Ｐ）に接続され、各々の他端が２次巻線（２０ｂ）に接続された三相のアーム（１０ｕ，１０ｖ，１０ｗ）と、三相のアーム（１０ｕ，１０ｖ，１０ｗ）から各々出力されるアーム出力電流（Ｉｕ，Ｉｖ，Ｉｗ）を検出する電流センサ（５０ｕ，５０ｖ，５０ｗ）と、アーム出力電流（Ｉｕ，Ｉｖ，Ｉｗ）に含まれる逆相２次成分を正相２次成分よりも抑制するように電圧指令値（Ｖａｌｐ＿ｈ，Ｖｂｅｔ＿ｈ）を出力する逆相２次補償器（１１３）と、電圧指令値（Ｖａｌｐ＿ｈ，Ｖｂｅｔ＿ｈ）に基づいて複数のチョッパ回路を制御するチョッパ回路制御部（１２４）と、を有する。
　これにより、２次高調波成分のうち逆相２次成分を特に抽出および抑制することができ、２次高調波成分を適切に抑制できる。
　さらに、本実施形態の電力変換装置１は、三相交流系統（３）の系統電圧（Ｖｕ，Ｖｖ，Ｖｗ）を検出する電圧センサ（５６）と、電圧センサ（５６）によって検出された電圧検出値に基づいて、系統電圧（Ｖｕ，Ｖｖ，Ｖｗ）の基本波位相情報（ｃｏｓωｔ，ｓｉｎωｔ）を出力する位相検出器（１０１）と、をさらに有し、逆相２次補償器（１１３）は、基本波位相情報（ｃｏｓωｔ，ｓｉｎωｔ）とアーム出力電流（Ｉｕ，Ｉｖ，Ｉｗ）とに基づいて、逆相２次成分を抽出する逆相２次成分抽出部（１１３Ａ）と、逆相２次成分抽出部（１１３Ａ）の出力信号に基づいて電圧指令値（Ｖａｌｐ＿ｈ，Ｖｂｅｔ＿ｈ）を出力する電圧指令値操作部（１１３Ｂ）と、を有する。
　これにより、系統電圧（Ｖｕ，Ｖｖ，Ｖｗ）の基本波位相情報（ｃｏｓωｔ，ｓｉｎωｔ）に基づいて、正確に逆相２次成分を抽出することができる。
　また、逆相２次成分抽出部（１１３Ａ）は、アーム出力電流（Ｉｕ，Ｉｖ，Ｉｗ）に対応する信号（Ｉａｌｐ，Ｉｂｅｔ）に対して、第１の座標変換を行う第１の座標変換器（１１３０）と、第１の座標変換器（１１３０）の出力信号に対して、第２の座標変換を行う第２の座標変換器（１１３１）と、第２の座標変換器（１１３１）の出力信号に対して、三相交流系統（３）の基本波周期に対応する期間の移動平均演算を施すことにより、逆相２次成分に対応する直流量（Ｉｎａ，Ｉｎｂ）を求める移動平均演算器（１１３２ａ，１１３２ｂ）と、を有する。
　これにより、逆相２次成分に対応する直流量を得ることができる。
　また、本実施形態によれば、電流センサ（５０ｕ，５０ｖ，５０ｗ）における実電流値と、電流センサ（５０ｕ，５０ｖ，５０ｗ）の出力信号との線形誤差が１％未満である。これにより、逆相２次成分を正確に抑制することができる。
［第２実施形態］
　次に、本発明の第２実施形態について説明する。なお、以下の説明において、図１～図６の各部に対応する部分には同一の符号を付し、その説明を省略する場合がある。本実施形態の全体構成は、第１実施形態のもの（図１～図３）と同様である。但し、本実施形態においては、第１実施形態の逆相２次補償器１１３に代えて、図７に示す逆相２次補償器２１３が適用される点が異なる。なお、図７は、逆相２次補償器２１３のブロック図である。
　逆相２次補償器２１３は、逆相２次成分を抽出する逆相２次成分抽出部２１３Ａと、逆相２次成分を零に近づけるように、電圧指令値補正項Ｖａｌｐ＿ｈ，Ｖｂｅｔ＿ｈを出力する電圧指令値操作部２１３Ｂと、を備えている。
　ここで、逆相２次成分抽出部２１３Ａは、位相算出器１１３７と、乗算器１１３８と、正弦波テーブル１１３９と、フーリエ変換部１１４０と、を備えている。また、電圧指令値操作部２１３Ｂは、積分器１１３３ａ，１１３３ｂと、ｄ－ｑ変換器２１３４と、を備えている。
　位相算出器１１３７は、同期正弦波ｃｏｓωｔ，ｓｉｎωｔに基づいて、系統電圧位相情報ωｔを求める。乗算器１１３８は、系統電圧位相情報ωｔを２倍し、位相情報２ωｔを出力する。正弦波テーブル１１３９は、位相情報２ωｔに基づいて、正弦波情報ｃｏｓ２ωｔ，ｓｉｎ２ωｔを出力する。
　フーリエ変換部１１４０は、出力電流値Ｉａｌｐ，Ｉｂｅｔと、正弦波情報ｃｏｓ２ωｔ，ｓｉｎ２ωｔとに対して、下式（５）に示すフーリエ変換演算を実行し、これによって逆相２次成分の実部Ｉ２ｒｅと虚部Ｉ２ｉｍを算出する。なお、式５中のｔｎｏｗは現在の時刻を示す。
Figure JPOXMLDOC01-appb-M000005
　逆相２次成分の実部Ｉ２ｒｅと虚部Ｉ２ｉｍとは、図６における電流値Ｉｎａ，Ｉｎｂと等価である。積分器１１３３ａ，１１３３ｂは、図６に示したものと同様であり、逆相２次成分の実部Ｉ２ｒｅと虚部Ｉ２ｉｍとに対して所定のゲインを施して積分演算を行い、その結果を電圧指令値Ｖ２ｒｅ，Ｖ２ｉｍとして出力する。ｄ－ｑ変換器２１３４は、Ｖａｌｐ＿ｈ＝ｃｏｓ２ωｔ・Ｖ２ｒｅ＋ｓｉｎ２ωｔ・Ｖ２ｉｍ、Ｖｂｅｔ＿ｈ＝－ｓｉｎ２ωｔ・Ｖ２ｒｅ＋ｃｏｓ２ωｔ・Ｖ２ｉｍとなる電圧指令値補正項Ｖａｌｐ＿ｈ，Ｖｂｅｔ＿ｈを出力する。
　上述した第１実施形態（図６）においては、２個のｄ－ｑ変換器１１３４，１１３５によって、ｄ－ｑ座標を２回実行したが、図７のように、２倍の周波数２ωを用いて１回のｄ－ｑ座標を行った場合であっても、図６のものに対して等価な電圧指令値補正項Ｖａｌｐ＿ｈ，Ｖｂｅｔ＿ｈが得られる。
　以上のように本実施形態によれば、上述した第１実施形態と同様の効果を奏する。さらに、本実施形態によれば、逆相２次成分抽出部（２１３Ａ）は、基本波位相情報（ｃｏｓωｔ，ｓｉｎωｔ）に基づいて、三相交流系統（３）における基本周波数の２倍の周波数を有する２倍位相情報（ｃｏｓ２ωｔ，ｓｉｎ２ωｔ）を生成する２倍位相情報生成部（１１３７，１１３８，１１３９）と、２倍位相情報（ｃｏｓ２ωｔ，ｓｉｎ２ωｔ）を用いて、アーム出力電流（Ｉｕ，Ｉｖ，Ｉｗ）に含まれる逆相２次成分をフーリエ変換するフーリエ変換部（１１４０）と、を有し、電圧指令値操作部（２１３Ｂ）は、フーリエ変換部（１１４０）の出力信号に基づいて、電圧指令値（Ｖａｌｐ＿ｈ，Ｖｂｅｔ＿ｈ）を出力する。
　これにより、本実施形態によれば、第１実施形態と比較して、演算回数を少なくすることができ、制御器１００を構成するＣＰＵやＤＳＰ（図示せず）の処理負担を軽減することができる。
［第３実施形態］
　次に、本発明の第３実施形態について説明する。なお、以下の説明において、図１～図７の各部に対応する部分には同一の符号を付し、その説明を省略する場合がある。本実施形態の全体構成は、第１実施形態のもの（図１、図３）と同様である。但し、本実施形態においては、第１実施形態の逆相２次補償器１１３に代えて、図８に示す逆相２次補償器３１３が適用される点が異なる。なお、図８は、逆相２次補償器３１３のブロック図である。
　逆相２次補償器３１３は、逆相２次成分を抽出する逆相２次成分抽出部３１３Ａと、逆相２次成分を零に近づけるように、電圧指令値補正項Ｖａｌｐ＿ｈ，Ｖｂｅｔ＿ｈを出力する電圧指令値操作部３１３Ｂと、を備えている。
　ここで、逆相２次成分抽出部３１３Ａの構成は、第１実施形態の逆相２次成分抽出部１１３Ａ（図６参照）と同様である。また、電圧指令値操作部３１３Ｂは、第１実施形態の電圧指令値操作部１１３Ｂと同様に、積分器１１３３ａ，１１３３ｂと、ｄ－ｑ変換器１１３４，１１３５と、を備えている。但し、本実施形態の電圧指令値操作部３１３Ｂにおいては、積分器１１３３ａ，１１３３ｂと、ｄ－ｑ変換器１１３４との間に固定位相補償器１１３６（位相調整部）が挿入されている。
　この固定位相補償器１１３６を設けている意義、およびその機能について、以下説明する。上述したように、制御器１００（図１参照）の機能は、ＣＰＵによって実行される制御プログラム、またはＤＳＰによって実行されるマイクロプログラム等によって実現されている。そのため、アーム出力電流Ｉｕ，Ｉｖ，Ｉｗ、系統電圧Ｖｕ，Ｖｖ，Ｖｗ等の測定値を制御器１００に入力したとしても、その測定値がゲート信号ＧａｔｅＵ，ＧａｔｅＶ，ＧａｔｅＷ等の出力信号に反映されるまで、例えば数十～数百μｓの時間を要する。
　また、ＭＭＣは、回路構成上、出力電圧に含まれる高調波電圧が小さいため、スイッチング周波数が低く選定される場合が多い。そのため、電流センサ５０ｕ，５０ｖ，５０ｗが、逆相２次成分を含む電流を検出した場合であっても、電圧指令値補正項Ｖａｌｐ＿ｈ，Ｖｂｅｔ＿ｈ（図３参照）がアーム出力電圧Ｖａｕ，Ｖａｖ，Ｖａｗ（図１参照）として反映されるまでに時間遅れが発生する。この時間遅れにより、アーム出力電流Ｉｕ，Ｉｖ，Ｉｗの逆相２次成分を充分に抑制できなくなる可能性が生じ、また、制御器１００が不安定になる可能性も生じる。
　本実施形態の固定位相補償器１１３６は、上述した事情に鑑み、無駄時間によって発生する位相ずれを低減するために位相補償を施そうとするものである。具体的には、固定位相補償器１１３６は、入力信号である電圧指令値Ｖ２ｒｅ，Ｖ２ｉｍに対して、下式（６）に示される演算を施し、その出力信号として、電圧指令値Ｖ２ｒｅ２，Ｖ２ｉｍ２を得るものである。
Figure JPOXMLDOC01-appb-M000006
　式（６）の行列演算は、一般にδだけ位相を遅らせるものである。しかし、本実施例で取り扱う高調波は逆相２次成分であり、ベクトル回転方向が逆回転である。式（６）に示す位相補正演算を行うことにより、無駄時間に起因する逆相２次成分に対する位相ずれを補正することが可能となり、制御安定度が向上する。位相差δは固定の値でよいが、制御器１００の演算周期やチョッパ回路（１０ｕ１等）のスイッチング周波数によって位相差δの最適値は変化する。そこで、位相差δを外部から設定変更可能とするインターフェースを備えることが好ましい。
　そこで、本実施形態の電力変換装置は、図８に示す操作部３２０を備えている。操作部３２０は、ユーザの操作に基づいて、位相差δ（またはｃｏｓδおよびｓｉｎδ）の値を設定できるものである。なお、操作部３２０は、図１に示す操作盤４０に設けてもよく、メンテナンス用情報機器４２に設けてもよい。
　以上のように本実施形態によれば、上述した第１実施形態および第２実施形態と同様の効果を奏する。さらに、本実施形態によれば、電圧指令値操作部（３１３Ｂ）は、電圧指令値（Ｖａｌｐ＿ｈ，Ｖｂｅｔ＿ｈ）の位相を調整する位相調整部（１１３６）を備える。
　これにより、制御演算の遅れやチョッパ回路のスイッチングに起因する位相ずれを低減することができる。従って、本実施形態によれば、第１，第２実施形態と比較して、逆相２次成分に対する制御安定度を向上できる。
　さらに、本実施形態によれば、位相調整部（１１３６）に対して、位相調整量を指示する操作部（３２０）をさらに備える。
　これにより、状況に応じて、適切な位相調整量を指示することができる。
　また、操作部（３２０）を操作盤（４０）に設けた構成によれば、操作盤（４０）において、位相調整量を指示することができる。また、操作部（３２０）をメンテナンス用情報機器（４２）に設けた構成によれば、メンテナンス用情報機器（４２）において、位相調整量を指示することができる。
［第４実施形態］
　次に、本発明の第４実施形態について説明する。なお、以下の説明において、図１～図８の各部に対応する部分には同一の符号を付し、その説明を省略する場合がある。
　図９は、本実施形態による電力変換システム１０００のブロック図である。
　本実施形態の電力変換システム１０００は、三相交流系統３Ａ（第１の三相交流系統）と、他の三相交流系統３Ｂ（第２の三相交流系統）との間に接続され、これら三相交流系統３Ａ，３Ｂの間で一方向または双方向に電力を伝送するものである。
　電力変換システム１０００は、電力変換装置１Ａ（第１の電力変換装置）と、電力変換装置１Ｂ（第２の電力変換装置）と、を有している。電力変換装置１Ａ，１Ｂは、各々第１実施形態における電力変換装置１（図１参照）と同様に構成されている。従って、図９においては、電力変換装置１Ａ，１Ｂの内部構成について図示を省略する。そして、電力変換装置１Ａにおける変圧器２０は三相交流系統３Ａに接続され、電力変換装置１Ｂにおける変圧器２０は三相交流系統３Ｂに接続されている。
　電力変換装置１Ａは、正極端子６Ｐ（第１の直流端子）と負極端子６Ｎ（第２の直流端子）とを有している。同様に、電力変換装置１Ｂは、正極端子７Ｐ（第１の直流端子）と負極端子７Ｎ（第２の直流端子）とを有している。これらは、第１実施形態における正極端子５Ｐおよび負極端子５Ｎと同様のものである。そして、本実施形態においては、正極端子６Ｐ，７Ｐは相互に接続され、負極端子６Ｎ，７Ｎも相互に接続されている。すなわち、電力変換装置１Ａ，１Ｂは、いわゆるＢＴＢ（Back To Back；背中合わせ方式）によって相互に接続されている。
　以上のように、本実施形態の電力変換システム（１０００）は、第１の三相交流系統（３Ａ）に接続される第１の電力変換装置（１Ａ）と、第２の三相交流系統（３Ｂ）に接続される第２の電力変換装置（１Ｂ）と、を備え、第１の電力変換装置（１Ａ）および第２の電力変換装置（１Ｂ）は、それぞれ、第１の直流端子（６Ｐ，７Ｐ）と、第２の直流端子（６Ｎ，７Ｎ）と、第１の三相交流系統（３Ａ）または第２の三相交流系統（３Ｂ）に接続される三相の１次巻線（２０ａ）と、千鳥結線されるとともに、各相の千鳥結線の中点が第２の直流端子（６Ｎ，７Ｎ）に接続された三相の２次巻線（２０ｂ）と、を有する変圧器（２０）と、直列に接続された複数のチョッパ回路を各々が有し、各々の一端が第１の直流端子（６Ｐ，７Ｐ）に接続され、各々の他端が２次巻線（２０ｂ）に接続された三相のアーム（１０ｕ，１０ｖ，１０ｗ）と、三相のアーム（１０ｕ，１０ｖ，１０ｗ）から各々出力されるアーム出力電流（Ｉｕ，Ｉｖ，Ｉｗ）を検出する電流センサ（５０ｕ，５０ｖ，５０ｗ）と、アーム出力電流（Ｉｕ，Ｉｖ，Ｉｗ）に含まれる逆相２次成分を零に近づけるように、電圧指令値（Ｖａｌｐ＿ｈ，Ｖｂｅｔ＿ｈ）を出力する逆相２次補償器（１１３）と、電圧指令値（Ｖａｌｐ＿ｈ，Ｖｂｅｔ＿ｈ）に基づいて複数のチョッパ回路を制御するチョッパ回路制御部（１２４）と、を有し、第１の電力変換装置（１Ａ）における第１の直流端子（６Ｐ）と第２の電力変換装置（１Ｂ）における第１の直流端子（７Ｐ）とを相互に接続し、第１の電力変換装置（１Ａ）における第２の直流端子（６Ｎ）と第２の電力変換装置（１Ｂ）における第２の直流端子（７Ｎ）とを相互に接続したことを特徴とする。
　これにより、背中合わせ方式による電力変換システム（１０００）においても、２次高調波成分を適切に抑制できる。
［変形例］
　本発明は上述した実施形態に限定されるものではなく、種々の変形が可能である。上述した実施形態は本発明を理解しやすく説明するために例示したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について削除し、もしくは他の構成の追加・置換をすることが可能である。また、図中に示した制御線や情報線は説明上必要と考えられるものを示しており、製品上で必要な全ての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。
１　電力変換装置
１Ａ　電力変換装置（第１の電力変換装置）
１Ｂ　電力変換装置（第２の電力変換装置）
２　直流電源（直流系統）
３　三相交流系統
３Ａ　三相交流系統（第１の三相交流系統）
３Ｂ　三相交流系統（第２の三相交流系統）
５Ｐ，６Ｐ，７Ｐ　正極端子（第１の直流端子）
５Ｎ，６Ｎ，７Ｎ　負極端子（第２の直流端子）
１０ｕ，１０ｖ，１０ｗ　アーム
１０ｕ１，１０ｕ２，１０ｕ３　チョッパ回路
２０　変圧器
２０ａ　１次巻線
２０ｂ　２次巻線
４０　操作盤
４２　メンテナンス用情報機器
５０ｕ，５０ｖ，５０ｗ　電流センサ
５６　電圧センサ
１００　制御器
１０１　位相検出器
１１３，２１３，３１３　逆相２次補償器
１１３Ａ，２１３Ａ，２１３Ｂ　逆相２次成分抽出部
１１３Ｂ，２１３Ｂ，３１３Ｂ　電圧指令値操作部
１２４　ＰＷＭ変調器（チョッパ回路制御部）
３２０　操作部
１０００　電力変換システム
１１３０　逆ｄ－ｑ変換器（第１の座標変換器）
１１３１　逆ｄ－ｑ変換器（第２の座標変換器）
１１３２ａ，１１３２ｂ　移動平均演算器
１１３６　固定位相補償器（位相調整部）
１１４０　フーリエ変換部

Claims (10)

  1. 　直流系統の一端に接続される第１の直流端子と、
    　前記直流系統の他端に接続される第２の直流端子と、
    　三相交流系統に接続される三相の１次巻線と、千鳥結線されるとともに、各相の千鳥結線の中点が前記第２の直流端子に接続された三相の２次巻線と、を有する変圧器と、
    　直列に接続された複数のチョッパ回路を各々が有し、各々の一端が前記第１の直流端子に接続され、各々の他端が前記２次巻線に接続された三相のアームと、
    　三相の前記アームから各々出力されるアーム出力電流を検出する電流センサと、
    　前記アーム出力電流に含まれる逆相２次成分を正相２次成分よりも抑制するように電圧指令値を出力する逆相２次補償器と、
    　前記電圧指令値に基づいて複数の前記チョッパ回路を制御するチョッパ回路制御部と、
    　を有することを特徴とする電力変換装置。
  2. 　前記三相交流系統の系統電圧を検出する電圧センサと、
    　前記電圧センサによって検出された電圧検出値に基づいて、前記系統電圧の基本波位相情報を出力する位相検出器と、
    　をさらに有し、
    　前記逆相２次補償器は、
    　前記基本波位相情報と前記アーム出力電流とに基づいて、前記逆相２次成分を抽出する逆相２次成分抽出部と、
    　前記逆相２次成分抽出部の出力信号に基づいて前記電圧指令値を出力する電圧指令値操作部と、を有する
    　ことを特徴とする請求項１に記載の電力変換装置。
  3. 　前記逆相２次成分抽出部は、
    　前記アーム出力電流に対応する信号に対して、第１の座標変換を行う第１の座標変換器と、
    　前記第１の座標変換器の出力信号に対して、第２の座標変換を行う第２の座標変換器と、
    　前記第２の座標変換器の出力信号に対して、前記三相交流系統の基本波周期に対応する期間の移動平均演算を施すことにより、前記逆相２次成分に対応する直流量を求める移動平均演算器と、を有する
    　ことを特徴とする請求項２に記載の電力変換装置。
  4. 　前記逆相２次成分抽出部は、
    　前記基本波位相情報に基づいて、前記三相交流系統における基本周波数の２倍の周波数を有する２倍位相情報を生成する２倍位相情報生成部と、
    　前記２倍位相情報を用いて、前記アーム出力電流に含まれる前記逆相２次成分をフーリエ変換するフーリエ変換部と、
    　を有し、
    　前記電圧指令値操作部は、前記フーリエ変換部の出力信号に基づいて、前記電圧指令値を出力する
    　ことを特徴とする請求項２に記載の電力変換装置。
  5. 　前記電流センサにおける実電流値と、前記電流センサの出力信号との線形誤差が１％未満であることを特徴とする請求項２に記載の電力変換装置。
  6. 　前記電圧指令値操作部は、前記電圧指令値の位相を調整する位相調整部を備える
    　ことを特徴とする請求項２に記載の電力変換装置。
  7. 　前記位相調整部に対して、位相調整量を指示する操作部をさらに備える
    　ことを特徴とする請求項６に記載の電力変換装置。
  8. 　前記電力変換装置の各部を操作する操作盤をさらに有し、
    　前記操作部は、前記操作盤に設けられている
    　ことを特徴とする請求項７に記載の電力変換装置。
  9. 　前記操作部は、前記電力変換装置を遠隔操作するメンテナンス用情報機器に設けられている
    　ことを特徴とする請求項７に記載の電力変換装置。
  10. 　第１の三相交流系統に接続される第１の電力変換装置と、第２の三相交流系統に接続される第２の電力変換装置と、を備え、前記第１の電力変換装置および前記第２の電力変換装置は、それぞれ、
    　第１の直流端子と、
    　第２の直流端子と、
    　前記第１の三相交流系統または前記第２の三相交流系統に接続される三相の１次巻線と、千鳥結線されるとともに、各相の千鳥結線の中点が前記第２の直流端子に接続された三相の２次巻線と、を有する変圧器と、
    　直列に接続された複数のチョッパ回路を各々が有し、各々の一端が前記第１の直流端子に接続され、各々の他端が前記２次巻線に接続された三相のアームと、
    　三相の前記アームから各々出力されるアーム出力電流を検出する電流センサと、
    　前記アーム出力電流に含まれる逆相２次成分を零に近づけるように、電圧指令値を出力する逆相２次補償器と、
    　前記電圧指令値に基づいて複数の前記チョッパ回路を制御するチョッパ回路制御部と、
    　を有し、
    　前記第１の電力変換装置における前記第１の直流端子と前記第２の電力変換装置における前記第１の直流端子とを相互に接続し、前記第１の電力変換装置における前記第２の直流端子と前記第２の電力変換装置における前記第２の直流端子とを相互に接続したことを特徴とする電力変換システム。
PCT/JP2018/031501 2017-09-22 2018-08-27 電力変換装置および電力変換システム WO2019058878A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017182609A JP6876585B2 (ja) 2017-09-22 2017-09-22 電力変換装置および電力変換システム
JP2017-182609 2017-09-22

Publications (1)

Publication Number Publication Date
WO2019058878A1 true WO2019058878A1 (ja) 2019-03-28

Family

ID=65810341

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/031501 WO2019058878A1 (ja) 2017-09-22 2018-08-27 電力変換装置および電力変換システム

Country Status (2)

Country Link
JP (1) JP6876585B2 (ja)
WO (1) WO2019058878A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112670970A (zh) * 2021-01-19 2021-04-16 中国电建集团华东勘测设计研究院有限公司 海上风场柔性直流输电系统送端电网过电压抑制方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102543889B1 (ko) * 2021-06-22 2023-06-14 경북대학교 산학협력단 지그재그 변압기를 이용한 바이폴러 전력변환장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011223784A (ja) * 2010-04-13 2011-11-04 Hitachi Ltd 電力変換装置
JP2014057488A (ja) * 2012-09-14 2014-03-27 Hitachi Ltd 電力変換装置，電力変換システム及び電力変換装置の制御方法
JP2014150598A (ja) * 2013-01-31 2014-08-21 Hitachi Ltd 電力変換装置及び変圧器の偏磁判定方法
JP2015104150A (ja) * 2013-11-21 2015-06-04 株式会社日立製作所 電力変換装置および電力変換装置の制御方法
JP2017060272A (ja) * 2015-09-16 2017-03-23 株式会社明電舎 ３レベルインバータの制御装置
JP2017131066A (ja) * 2016-01-21 2017-07-27 株式会社東芝 電力変換装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011223784A (ja) * 2010-04-13 2011-11-04 Hitachi Ltd 電力変換装置
JP2014057488A (ja) * 2012-09-14 2014-03-27 Hitachi Ltd 電力変換装置，電力変換システム及び電力変換装置の制御方法
JP2014150598A (ja) * 2013-01-31 2014-08-21 Hitachi Ltd 電力変換装置及び変圧器の偏磁判定方法
JP2015104150A (ja) * 2013-11-21 2015-06-04 株式会社日立製作所 電力変換装置および電力変換装置の制御方法
JP2017060272A (ja) * 2015-09-16 2017-03-23 株式会社明電舎 ３レベルインバータの制御装置
JP2017131066A (ja) * 2016-01-21 2017-07-27 株式会社東芝 電力変換装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112670970A (zh) * 2021-01-19 2021-04-16 中国电建集团华东勘测设计研究院有限公司 海上风场柔性直流输电系统送端电网过电压抑制方法
CN112670970B (zh) * 2021-01-19 2024-04-09 中国电建集团华东勘测设计研究院有限公司 海上风场柔性直流输电系统送端电网过电压抑制方法

Also Published As

Publication number Publication date
JP2019058038A (ja) 2019-04-11
JP6876585B2 (ja) 2021-05-26

Similar Documents

Publication Publication Date Title
Wang et al. Analysis and digital implementation of cascaded delayed-signal-cancellation PLL
JP4448855B2 (ja) 電力変換装置
JP5542609B2 (ja) 無効電力補償装置
Lu et al. Sliding mode control of a shunt hybrid active power filter based on the inverse system method
EP2763301B1 (en) Power converter control method
JP5358356B2 (ja) 半導体電力変換装置
US9755551B2 (en) Power conversion device
WO2021186524A1 (ja) 電力変換装置
Steela et al. A survey on active power filters control strategies
JP2013247725A (ja) 電力変換装置
Huang et al. A delta-connected MMCC-based active power conditioner for unbalanced load compensation and harmonic elimination
WO2019058878A1 (ja) 電力変換装置および電力変換システム
JP5147624B2 (ja) インバータ装置
US11063530B2 (en) Method for removing direct current component at output terminal of MMC converter
JP7322566B2 (ja) モジュラー・マルチレベル・カスケード変換器
Liu et al. Real-time implementation of finite control set model predictive control for matrix converter based solid state transformer
JP7316259B2 (ja) ３レベル電力変換器の制御装置
JP2009195059A (ja) 電力変換方法および電力変換装置
CN112928939A (zh) 基于二次电压注入的i型三电平中点电位平衡控制方法
JP2013162735A (ja) 電圧型電力変換器の電流制御装置及び電圧型電力変換器の電流制御方法
Li et al. Adaptive finite control set model predictive control for three-phase inverters connected to distorted grid with fewer voltage sensors
US20200212822A1 (en) Multi-level interter control device and control method
JP2000102168A (ja) アクティブフィルタ制御方法
Patel et al. Control of distributed static compensator using extended structure‐enhanced phase‐locked loop–based algorithm under nonideal AC mains
Rajesh et al. Shunt active filter for multi-level inverters using DDSRF with state delay controller

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18859435

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18859435

Country of ref document: EP

Kind code of ref document: A1