WO2019051930A1 - 薄膜晶体管及其制造方法、显示面板 - Google Patents

薄膜晶体管及其制造方法、显示面板 Download PDF

Info

Publication number
WO2019051930A1
WO2019051930A1 PCT/CN2017/107049 CN2017107049W WO2019051930A1 WO 2019051930 A1 WO2019051930 A1 WO 2019051930A1 CN 2017107049 W CN2017107049 W CN 2017107049W WO 2019051930 A1 WO2019051930 A1 WO 2019051930A1
Authority
WO
WIPO (PCT)
Prior art keywords
protective layer
pattern
covering
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2017/107049
Other languages
English (en)
French (fr)
Inventor
张良芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Publication of WO2019051930A1 publication Critical patent/WO2019051930A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6725—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having supplementary regions or layers for improving the flatness of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Definitions

  • the present invention relates to the field of display technologies, and in particular to a thin film transistor, a method of fabricating the same, and a display panel having the same.
  • IGZO Indium Gallium Zinc Oxide
  • the active layer is located at a portion of the source pattern and the drain pattern to form a channel of the TFT. Since IGZO is a material with extremely sensitive electrical properties, the channel is easily damaged during the manufacturing process of the LCD. For example, in etching the source pattern and the drain pattern of the TFT, the etching liquid is easily damaged. The channel, which affects the electrical properties of the channel.
  • the present invention provides a thin film transistor, a method of manufacturing the same, and a display panel, which can be advantageously prevented from damaging the channel and ensuring electrical properties of the channel.
  • the source pattern is covered in one of the contact holes and connected to the semiconductor pattern, and the drain pattern is covered in the other contact hole and connected to the semiconductor pattern;
  • a passivation layer covering the source pattern and the drain pattern is formed on the second protective layer.
  • the deposition power of the second protective layer is greater than the deposition power of the first protective layer, wherein the first protective layer and the second protective layer are both open through the first protective layer and the second Two contact holes of the protective layer, the two contact holes are spaced apart and both expose the surface of the semiconductor pattern;
  • the source pattern is covered in one of the contact holes and connected to the semiconductor pattern
  • the drain pattern is covered in the other contact hole and connected to the semiconductor pattern
  • the deposition power of the second protective layer is greater than the deposition power of the first protective layer, wherein the first protective layer and the second protective layer are both open through the first protective layer and the second Two contact holes of the protective layer, the two contact holes are spaced apart and both expose the surface of the semiconductor pattern;
  • the source pattern is covered in one of the contact holes and connected to the semiconductor pattern
  • the drain pattern is covered in the other contact hole and connected to the semiconductor pattern
  • the ESL (Etch Stop Layer) of the TFT channel of the present invention is a first protective layer and at least a second protective layer sequentially formed on the semiconductor pattern, since the first layer is directly formed on the channel
  • the deposition power of the protective layer is small, so that the bombardment effect of the plasma on the channel can be reduced in the process of forming the first protective layer, thereby facilitating the damage of the channel and ensuring the electrical performance of the channel.
  • FIG. 1 is a flow chart showing a method of manufacturing a thin film transistor according to an embodiment of the present invention
  • FIG. 2 is a schematic view of a process for fabricating a thin film transistor based on the method shown in FIG. 1;
  • Fig. 3 is a cross-sectional view showing the structure of an embodiment of the display panel of the present invention.
  • FIG. 1 is a flow chart showing a method of manufacturing a thin film transistor according to an embodiment of the present invention.
  • a method of manufacturing a thin film transistor of this embodiment includes steps S11 to S17.
  • S11 forming a gate pattern and an insulating layer covering the gate pattern on the substrate substrate.
  • the substrate substrate 20 may be a light-transmitting substrate such as a glass substrate, a transparent plastic substrate, or a flexible substrate.
  • the substrate substrate 20 of the present embodiment may also be provided with a passivation protective layer.
  • the substrate substrate 20 may include a substrate and a passivation protective layer formed on the substrate, and the substrate may be a glass substrate or a transparent plastic base.
  • a transparent substrate such as a material or a flexible substrate.
  • the material of the passivation protective layer includes, but is not limited to, a silicon nitride compound, such as Si 3 N 4 (tetrazinc silicon nitride, referred to as silicon nitride), to improve the substrate base. Structural stability of the surface of the material 20.
  • This embodiment can form a predetermined gate pattern 21 on the substrate substrate 20 by a yellow light process.
  • the substrate substrate 20 is first cleaned and dried, and then a metal layer can be formed on the substrate substrate 20 by a PVD (Physical Vapor Deposition) method.
  • the thickness of the metal layer can be for
  • the material includes, but is not limited to, an alloy of any one or more of Mo (molybdenum), Al (aluminum), Cu (copper), Ti (titanium), and then a full-surface photoresist layer is coated on the metal layer.
  • the photoresist layer is exposed and developed by using a photomask, the fully exposed photoresist is removed by the developer, and the unexposed photoresist is retained, and further, etching is performed to remove the metal not covered by the remaining photoresist layer.
  • the layer, which in turn removes the remaining photoresist layer, is the gate pattern 21 that is ultimately retained.
  • the insulating layer 22 is also referred to as a Gate Insulation Layer (GI), which may be a full-surface structure formed on the substrate substrate 20 by a CVD (Chemical Vapor Deposition) method, and the upper surface thereof is a plane, and the thickness can be
  • the material of the insulating layer 22 may be a silicon oxide compound (SiO x ), or the insulating layer 22 may also include a silicon oxide compound layer and a silicon nitride compound (SiN x ) sequentially formed on the gate pattern 21.
  • SiO 2 (silicon dioxide) and Si 3 N 4 (silicon nitride) make the insulating layer 22 have higher wear resistance and better insulating properties.
  • the present embodiment can form a predetermined semiconductor pattern 23 on the insulating layer 22 by a CVD method, and the semiconductor pattern 23 is located directly above the gate pattern 21.
  • the thickness of the semiconductor pattern 23 can be The material thereof includes, but is not limited to, IGZO (Indium Gallium Zinc Oxide), IZTO (Indium Zinc Tin Oxide), and IGZTO (Indium Gallium Zinc Tin Oxide).
  • the present embodiment can select the corresponding method to form the semiconductor pattern 23 on the insulating layer 22.
  • S14 forming at least one second protective layer covering the first protective layer, wherein a deposition power of the second protective layer is greater than a deposition power of the first protective layer.
  • the main purpose of this embodiment is to limit the deposition power of the second protective layer to be greater than the deposition power of the first protective layer, and does not limit which process is specifically employed when forming the first protective layer and the second protective layer. Also, the present embodiment can form the first protective layer and the second protective layer by the same film forming process, such as a CVD process.
  • a first protective layer 241 is formed on the layer 22 and the semiconductor pattern 23.
  • the second protective layer 242 is formed.
  • the present embodiment can control the deposition power of the first protective layer 241 by adjusting parameters such as gas inlet rate, temperature, and the like which affect the progress of the gas phase reaction.
  • the deposition power of the first protective layer 242 is small, the deposition rate is slow, the film formation density is good, and the plasma formed by the dissociation of the plasma (also called the plasma) has a small bombardment effect on the upper surface of the semiconductor pattern 23, which is favorable for reducing the semiconductor.
  • the physical damage of the upper surface of the pattern 23 makes it less rigid and reduces the trapping effect on electrons, thereby facilitating the electrical performance of the channel.
  • the deposition power of the second protective layer 242 may be the same as the deposition power of the existing ESL or channel protective layer.
  • the thickness of the first protective layer 241 is smaller than the thickness of the second protective layer 242, and the upper surface of the second protective layer 242 is a flat surface.
  • the materials of the first protective layer 241 and the second protective layer 242 may be the same, for example, all of them are silicon oxide compounds.
  • each of the second protective layers 242 may be a silicon oxide compound layer and a silicon nitride compound alternately formed on the first protective layer 241 in order, so that the second protective layer 242 has a higher Wear resistance and better insulation properties.
  • the first protective layer 241 and the second protective layer 242 may be formed according to different materials.
  • the present embodiment can form the contact hole 243 and the contact hole 244 by an etching process. Specifically, first, a full-surface photoresist layer can be formed on the second protective layer 242 by using a CVD method, and then the photoresist layer is exposed and developed by using a photomask, and the fully exposed photoresist is removed by the developer, and is not exposed. The photoresist is retained to remove the photoresist layer directly above the contact hole 243 and the contact hole 244, and then the first protective layer 241 and the second protective layer 242 are etched and covered by the photoresist layer.
  • a protective layer 241 and a second protective layer 242 are retained, and the remaining first protective layer 241 and second protective layer 242 are etched away to form contact holes 243 and contact holes 244, and finally the remaining lithography is removed by ashing. Adhesive layer.
  • S16 forming a source pattern and a drain pattern on the second protective layer, the source pattern is covered in one of the contact holes and connected to the semiconductor pattern, and the drain pattern is covered in the other contact hole and connected to the semiconductor pattern.
  • the source pattern 251 and the drain pattern 252 can be formed by a yellow light process.
  • the principle and process can be referred to the prior art.
  • the thickness of the source pattern 251 and the drain pattern 252 may be equal, for example, both
  • the materials of the two may be the same, for example, all of them are alloys of any one or several of Mo, Al, Cu, and Ti.
  • a passivation layer (Passivation, PV layer) 26 can be formed by a CVD method, and the passivation layer 26 is a one-sided structure having via holes 261 for protecting the source pattern 251 and the drain pattern 252.
  • the thickness of the passivation layer 26 can be Materials include, but are not limited to, SiO x and/or SiN x .
  • the via 261 can be used to achieve electrical connection between the drain pattern 252 and the pixel electrode pattern.
  • the present embodiment can produce a desired thin film transistor.
  • the first protective layer 241 and the second protective layer 242 can be regarded as the ESL of the TFT channel, which can avoid damage of the semiconductor pattern 23 (channel) by the etching liquid in the subsequent etching process, and Since the deposition power of the first protective layer 241 directly formed on the channel is small, the bombardment effect of the Plasma on the channel can be reduced in the process of forming the first protective layer 241, thereby facilitating the damage of the channel and ensuring the groove.
  • the electrical properties of the road can be regarded as the ESL of the TFT channel, which can avoid damage of the semiconductor pattern 23 (channel) by the etching liquid in the subsequent etching process, and Since the deposition power of the first protective layer 241 directly formed on the channel is small, the bombardment effect of the Plasma on the channel can be reduced in the process of forming the first protective layer 241, thereby facilitating the damage of the channel and ensuring the groove.
  • the electrical properties of the road can be regarded as the ESL of the TFT channel, which can avoid damage of the semiconductor pattern 23
  • the present invention further provides a display panel according to an embodiment.
  • the liquid crystal display panel 30 can include a first substrate 31 and a second substrate 32.
  • the thin film transistor can be formed on the first substrate 31 or the second substrate 32. . Therefore, the display panel 30 also has the above-described advantageous effects.
  • the display panel 30 includes, but is not limited to, a liquid crystal display panel, an AMOLED (Active-Matrix Organic Light Emitting Diode), or an active matrix organic light emitting diode (Active Matrix Organic Light Emitting Diode).

Landscapes

  • Thin Film Transistor (AREA)

Abstract

提供一种薄膜晶体管及其制造方法、显示面板。方法包括：（S13）形成覆盖半导体图案（23）的第一保护层（241）；（S14）形成覆盖第一保护层的至少第二保护层（242），其中第二保护层的沉积功率大于第一保护层的沉积功率；（S16）在第二保护层上形成均与半导体图案连接的源极图案（251）和漏极图案（252）。该方法有利于避免损伤沟道，确保沟道的电学性能。

Description

薄膜晶体管及其制造方法、显示面板 【技术领域】
本发明涉及显示技术领域，具体而言涉及一种薄膜晶体管及其制造方法、以及具有该薄膜晶体管的显示面板。
【背景技术】
随着人们对显示面板的大尺寸和清晰度的要求越来越高，具有较大电子迁移率的TFT(Thin Film Transistor，薄膜晶体管)结构已崭露头角并表现出巨大的市场应用前景。当前，业界普遍采用IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)来制备TFT的半导体图案(有源层)，并且该有源层位于源极图案和漏极图案的部分形成TFT的沟道，由于IGZO是一种电学性能极其敏感的材料，因此在LCD的制造过程中沟道容易受到损伤，例如在刻蚀形成TFT的源极图案和漏极图案的过程中，刻蚀液极易损伤沟道，从而影响沟道的电学性能。
【发明内容】
鉴于此，本发明提供一种薄膜晶体管及其制造方法、显示面板，能够有利于避免损伤沟道，确保沟道的电学性能。
本发明一实施例的薄膜晶体管的制造方法，包括：
在衬底基材上形成栅极图案及覆盖栅极图案的绝缘层；
在绝缘层上形成半导体图案；
在绝缘层上形成覆盖半导体图案的第一保护层；
形成覆盖第一保护层的至少一第二保护层，其中第二保护层的沉积功率大于第一保护层的沉积功率；
形成均贯穿第一保护层和第二保护层的两个接触孔，两个接触孔间隔设置且均暴露半导体图案的表面；
在第二保护层上形成源极图案和漏极图案，源极图案覆盖于其中一个接触孔中并与半导体图案连接，漏极图案覆盖于另一个接触孔中并与半导体图案连接；
在第二保护层上形成覆盖源极图案和漏极图案的钝化层。
本发明一实施例的薄膜晶体管包括：
衬底基材；
位于衬底基材上的栅极图案及覆盖栅极图案的绝缘层；
位于绝缘层上且覆盖半导体图案的第一保护层；
覆盖第一保护层的至少一第二保护层，第二保护层的沉积功率大于第一保护层的沉积功率，其中第一保护层和第二保护层开设有均贯穿第一保护层和第二保护层的两个接触孔，两个接触孔间隔设置且均暴露半导体图案的表面；
位于第二保护层上的源极图案和漏极图案，源极图案覆盖于其中一个接触孔中并与半导体图案连接，漏极图案覆盖于另一个接触孔中并与半导体图案连接；
位于第二保护层上且覆盖源极图案和漏极图案的钝化层。
本发明一实施例的显示面板，其薄膜晶体管包括：
衬底基材；
位于衬底基材上的栅极图案及覆盖栅极图案的绝缘层；
位于绝缘层上且覆盖半导体图案的第一保护层；
覆盖第一保护层的至少一第二保护层，第二保护层的沉积功率大于第一保护层的沉积功率，其中第一保护层和第二保护层开设有均贯穿第一保护层和第二保护层的两个接触孔，两个接触孔间隔设置且均暴露半导体图案的表面；
位于第二保护层上的源极图案和漏极图案，源极图案覆盖于其中一个接触孔中并与半导体图案连接，漏极图案覆盖于另一个接触孔中并与半导体图案连接；
位于第二保护层上且覆盖源极图案和漏极图案的钝化层。
有益效果：本发明设计TFT沟道的ESL(Etch Stop Layer，刻蚀阻挡层)为依次形成于半导体图案上的第一保护层和至少一第二保护层，由于直接形成于沟道上的第一保护层的沉积功率较小，因此在形成第一保护层的过程中能够减少Plasma(等离子体)对沟道的轰击作用，从而有利于避免损伤沟道，确保沟道的电学性能。
【附图说明】
图1是本发明一实施例的薄膜晶体管的制造方法的流程示意图；
图2是基于图1所示方法制造薄膜晶体管的场景示意图；
图3是本发明的显示面板一实施例的结构剖面示意图。
【具体实施方式】
下面结合附图对本发明的各个实施例的技术方案进行清楚、完整地描述。在不冲突的情况下，下述实施例及其技术特征可以相互组合。并且，以下全文所采用的方向性术语，例如“上”、“下”等，均是为了更好的描述各个实施例，并非用于限制本发明的保护范围。
图1是本发明一实施例的薄膜晶体管的制造方法的流程示意图。请参阅图1，本实施例的薄膜晶体管的制造方法包括步骤S11～S17。
S11：在衬底基材上形成栅极图案及覆盖栅极图案的绝缘层。
结合图2所示，衬底基材20可以为玻璃基材、透明塑料基材、可挠式基材等透光基材。当然，本实施例的衬底基材20也可以设置有钝化保护层，例如衬底基材20可以包括基板和形成于基板上的钝化保护层，基板可以为玻璃基材、透明塑料基材、可挠式基材等透光基材，钝化保护层的材料包括但不限于硅氮化合物，例如Si3N4(四氮化三硅，简称氮化硅)，以提高衬底基材20表面的结构稳定性。
本实施例可以通过一道黄光制程在衬底基材20上形成预定的栅极图案21。具体而言，首先对衬底基材20进行清洗及烘干处理，然后可以采用PVD(Physical Vapor Deposition，物理气相沉积)方法在衬底基材20上形成一金属层，该金属层的厚度可以为
Figure PCTCN2017107049-appb-000001
其材料包括但不限于Mo(钼)、Al(铝)、Cu(铜)、Ti(钛)中的任一种或几种的合金，接着在金属层上涂布一整面光刻胶层，再采用光罩对光刻胶层进行曝光显影，完全曝光的光刻胶被显影液去除，而未曝光的光刻胶被保留，进一步，刻蚀去除未被剩余光刻胶层遮盖的金属层，继而去除剩余光刻胶层，最终保留的金属层即为栅极图案21。
绝缘层22又称栅极绝缘层(Gate Insulation Layer，GI)，其可以为采用 CVD(Chemical Vapor Deposition，化学气相沉积)方法形成于衬底基材20上的一整面结构，其上表面为一平面，且厚度可以为
Figure PCTCN2017107049-appb-000002
在本实施例中，绝缘层22的材质可以为硅氧化合物(SiOx)，或者，绝缘层22也可以包括依次形成于栅极图案21上的硅氧化合物层和硅氮化合物(SiNx)，例如SiO2(二氧化硅)和Si3N4(三氮化硅)，从而使得绝缘层22具有较高的耐磨损能力和较佳的绝缘性能。
S12：在绝缘层上形成半导体图案。
继续参阅图2，本实施例可以采用CVD方法在绝缘层22上形成预定的半导体图案23，该半导体图案23位于栅极图案21的正上方。其中，半导体图案23的厚度可以为
Figure PCTCN2017107049-appb-000003
其材质包括但不限于IGZO(铟镓锌氧化物)、IZTO(铟锌锡氧化物)、以及IGZTO(铟镓锌锡氧化物)中的任一种。另外，根据材质的不同，本实施例可以选取相对应的方法在绝缘层22上形成上述半导体图案23。
S13：在绝缘层上形成覆盖半导体图案的第一保护层。
S14：形成覆盖第一保护层的至少一第二保护层，其中第二保护层的沉积功率大于第一保护层的沉积功率。
本实施例的主要目的是限制第二保护层的沉积功率大于第一保护层的沉积功率，而并不限制形成第一保护层和第二保护层时具体采用哪一种工艺。并且，本实施例可以通过相同的成膜工艺，例如CVD工艺，形成第一保护层和第二保护层。
以CVD工艺为例，在高温环境下，将含有构成第一保护层的气态反应剂或液态反应剂的蒸汽及反应所需其它气体引入反应室，并在反应室中发生气相反应，从而在绝缘层22和半导体图案23上沉积生成第一保护层241。同理形成第二保护层242。
在CVD工艺的整个过程中，本实施例可以通过调整气体通入速率、温度等影响气相反应进程的参数来控制第一保护层241的沉积功率。第一保护层242的沉积功率较小，沉积速率慢，成膜致密性好，气体解离后形成的Plasma(又称电浆体)对半导体图案23上表面的轰击作用小，有利于减少半导体图案23上表面的物理损伤，使其粗糙度较小，降低对电子的束缚(trap)作用，从而有利于确保沟道的电学性能。并且，半导体图案23上 表面受到的轰击作用小，有利于避免沟道表面的氧离子被轰击掉，进一步确保沟道的电学性能。而第二保护层242的沉积功率可以与现有ESL或沟道保护层的沉积功率相同。
其中，第一保护层241的厚度小于第二保护层242的厚度，且第二保护层242的上表面为一平面。另外，第一保护层241和第二保护层242的材质可以相同，例如均为硅氧化合物。在形成多个第二保护层242的场景中，各个第二保护层242可以为依次交替形成于第一保护层241上的硅氧化合物层和硅氮化合物，使得第二保护层242具有较高的耐磨损能力和较佳的绝缘性能。本实施例可以根据材质的不同选取相对应的方法形成所述第一保护层241和第二保护层242。
S15：形成均贯穿第一保护层和第二保护层的两个接触孔，两个接触孔间隔设置且均暴露半导体图案的表面。
继续参阅图2，本实施例可以通过刻蚀工艺形成接触孔243和接触孔244。具体地，首先可以采用CVD方法在第二保护层242上形成一整面光刻胶层，再采用光罩对光刻胶层进行曝光显影，完全曝光的光刻胶被显影液去除，未曝光的光刻胶被保留，从而去除位于接触孔243和接触孔244正上方的光刻胶层，接着对第一保护层241和第二保护层242进行刻蚀，被光刻胶层遮盖的第一保护层241和第二保护层242被保留，其余的第一保护层241和第二保护层242被刻蚀去除，从而形成接触孔243和接触孔244，最后通过灰化处理去除剩余光刻胶层。
S16：在第二保护层上形成源极图案和漏极图案，源极图案覆盖于其中一个接触孔中并与半导体图案连接，漏极图案覆盖于另一个接触孔中并与半导体图案连接。
本实施例可以通过一道黄光制程形成源极图案251和漏极图案252，其原理及过程可参阅现有技术。源极图案251和漏极图案252的厚度可以相等，例如均为
Figure PCTCN2017107049-appb-000004
两者的材料也可以相同，例如均为Mo、Al、Cu、Ti中的任一种或几种的合金。
S17：在第二保护层上形成覆盖源极图案和漏极图案的钝化层。
本实施例可以采用CVD方法形成钝化层(Passivation，PV层)26，该钝化层26为具有过孔261的一整面结构，用于保护源极图案251和漏极图 案252。钝化层26的厚度可以为
Figure PCTCN2017107049-appb-000005
其材料包括但不限于SiOx和/或SiNx。其中，过孔261可用于实现漏极图案252与像素电极图案的电性连接。
通过上述方式，本实施例即可制得所需要的薄膜晶体管。
在本实施例中，第一保护层241和第二保护层242可视为TFT沟道的ESL，该ESL能够避免后续刻蚀制程中刻蚀液对半导体图案23(沟道)的损伤，并且，由于直接形成于沟道上的第一保护层241的沉积功率较小，因此在形成第一保护层241的过程中能够减少Plasma对沟道的轰击作用，从而有利于避免损伤沟道，确保沟道的电学性能。
本发明还提供一实施例的显示面板，如图3所示，该液晶显示面板30可以包括第一基板31和第二基板32，上述薄膜晶体管可形成于第一基板31或第二基板32上。因此，该显示面板30也具有上述有益效果。该显示面板30包括但不限于液晶显示面板、AMOLED(Active-matrix organic light emitting diode，有源矩阵有机发光二极体或主动矩阵有机发光二极体)等类型的显示面板。
应理解，以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (13)

  1. 一种薄膜晶体管的制造方法，其中，所述方法包括：
    在衬底基材上形成栅极图案及覆盖所述栅极图案的绝缘层；
    在所述绝缘层上形成半导体图案；
    在所述绝缘层上形成覆盖所述半导体图案的第一保护层；
    形成覆盖所述第一保护层的至少一第二保护层，其中所述第二保护层的沉积功率大于所述第一保护层的沉积功率；
    形成均贯穿所述第一保护层和第二保护层的两个接触孔，所述两个接触孔间隔设置且均暴露所述半导体图案的表面；
    在所述第二保护层上形成源极图案和漏极图案，所述源极图案覆盖于其中一个接触孔中并与所述半导体图案连接，所述漏极图案覆盖于另一个接触孔中并与所述半导体图案连接；
    在所述第二保护层上形成覆盖所述源极图案和漏极图案的钝化层。
  2. 根据权利要求1所述的方法，其中，通过相同的成膜工艺形成所述第一保护层和所述第二保护层。
  3. 根据权利要求1所述的方法，其中，通过化学气相沉积CVD工艺形成所述第一保护层和第二保护层中的至少一者。
  4. 根据权利要求1所述的方法，其中，采用相同的材质形成所述第一保护层和所述第二保护层。
  5. 根据权利要求1所述的方法，其中，所述第一保护层的厚度小于所述第二保护层的厚度。
  6. 一种薄膜晶体管，其中，所述薄膜晶体管包括：
    衬底基材；
    位于所述衬底基材上的栅极图案及覆盖所述栅极图案的绝缘层；
    位于所述绝缘层上且覆盖所述半导体图案的第一保护层；
    覆盖所述第一保护层的至少一第二保护层，所述第二保护层的沉积功率大于所述第一保护层的沉积功率，其中所述第一保护层和第二保护层开设有均贯穿所述第一保护层和第二保护层的两个接触孔，所述两个接触孔间隔设置且均暴露所述半导体图案的表面；
    位于所述第二保护层上的源极图案和漏极图案，所述源极图案覆盖于其中一个接触孔中并与所述半导体图案连接，所述漏极图案覆盖于另一个接触孔中并与所述半导体图案连接；
    位于所述第二保护层上且覆盖所述源极图案和漏极图案的钝化层。
  7. 根据权利要求6所述的薄膜晶体管，其中，所述第一保护层和所述第二保护层的材质相同。
  8. 根据权利要求6所述的薄膜晶体管，其中，所述第一保护层的材质包括硅氧化合物。
  9. 根据权利要求6所述的薄膜晶体管，其中，所述第一保护层的厚度小于所述第二保护层的厚度。
  10. 一种显示面板，其中，所述显示面板的薄膜晶体管包括：
    衬底基材；
    位于所述衬底基材上的栅极图案及覆盖所述栅极图案的绝缘层；
    位于所述绝缘层上且覆盖所述半导体图案的第一保护层；
    覆盖所述第一保护层的至少一第二保护层，所述第二保护层的沉积功率大于所述第一保护层的沉积功率，其中所述第一保护层和第二保护层开设有均贯穿所述第一保护层和第二保护层的两个接触孔，所述两个接触孔间隔设置且均暴露所述半导体图案的表面；
    位于所述第二保护层上的源极图案和漏极图案，所述源极图案覆盖于其中一个接触孔中并与所述半导体图案连接，所述漏极图案覆盖于另一个接触孔中并与所述半导体图案连接；
    位于所述第二保护层上且覆盖所述源极图案和漏极图案的钝化层。
  11. 根据权利要求10所述的显示面板，其中，所述第一保护层和所述第二保护层的材质相同。
  12. 根据权利要求10所述的显示面板，其中，所述第一保护层的材质包括硅氧化合物。
  13. 根据权利要求10所述的显示面板，其中，所述第一保护层的厚度小于所述第二保护层的厚度。
PCT/CN2017/107049 2017-09-15 2017-10-20 薄膜晶体管及其制造方法、显示面板 Ceased WO2019051930A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710838016.3A CN107681007A (zh) 2017-09-15 2017-09-15 薄膜晶体管及其制造方法、显示面板
CN201710838016.3 2017-09-15

Publications (1)

Publication Number Publication Date
WO2019051930A1 true WO2019051930A1 (zh) 2019-03-21

Family

ID=61135880

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/107049 Ceased WO2019051930A1 (zh) 2017-09-15 2017-10-20 薄膜晶体管及其制造方法、显示面板

Country Status (2)

Country Link
CN (1) CN107681007A (zh)
WO (1) WO2019051930A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110289344B (zh) * 2018-03-19 2020-10-16 北京北方华创微电子装备有限公司 形成钝化保护层的方法、发光二极管及其制作方法
CN113161292B (zh) * 2021-04-12 2023-04-25 北海惠科光电技术有限公司 阵列基板的制作方法、阵列基板及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437194A (zh) * 2011-11-22 2012-05-02 上海中科高等研究院 金属氧化物薄膜晶体管及其制备方法
US20130242220A1 (en) * 2012-03-15 2013-09-19 Wintek Corporation Thin-film transistor, method of manufacturing the same and active matrix display panel using the same
CN103887343A (zh) * 2012-12-21 2014-06-25 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN104167447A (zh) * 2014-07-22 2014-11-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN105097902A (zh) * 2015-06-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437194A (zh) * 2011-11-22 2012-05-02 上海中科高等研究院 金属氧化物薄膜晶体管及其制备方法
US20130242220A1 (en) * 2012-03-15 2013-09-19 Wintek Corporation Thin-film transistor, method of manufacturing the same and active matrix display panel using the same
CN103887343A (zh) * 2012-12-21 2014-06-25 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN104167447A (zh) * 2014-07-22 2014-11-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN105097902A (zh) * 2015-06-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN107681007A (zh) 2018-02-09

Similar Documents

Publication Publication Date Title
CN102640294B (zh) 将湿式处理用于源极-漏极金属蚀刻从而制造金属氧化物或金属氮氧化物tft的方法
US8455310B2 (en) Methods of manufacturing thin film transistor devices
CN110164873B (zh) 阵列基板的制作方法、阵列基板、显示面板及显示装置
CN102496625B (zh) 薄膜晶体管、画素结构及其制造方法
WO2018006441A1 (zh) 薄膜晶体管、阵列基板及其制备方法
US20150021592A1 (en) Display substrate including a thin film transistor and method of manufacturing the same
WO2016029541A1 (zh) 薄膜晶体管及其的制备方法、阵列基板和显示装置
WO2017031966A1 (en) Thin-film transistor, method for fabricating the same, array substrate and display panel containing the same
WO2013113232A1 (zh) 阵列基板及其制造方法
CN105068335A (zh) 一种ffs阵列基板的制造方法
US10529750B2 (en) LTPS array substrate and method for producing the same
US9704891B2 (en) Thin film transistor having germanium thin film and manufacturing method thereof, array substrate, display device
CN109037241A (zh) Ltps阵列基板及其制造方法、显示面板
WO2016011755A1 (zh) 薄膜晶体管及其制备方法、显示基板和显示设备
WO2019051930A1 (zh) 薄膜晶体管及其制造方法、显示面板
TW201523738A (zh) 薄膜電晶體基板及其製造方法
TWI460864B (zh) 薄膜電晶體及其製造方法
US20180122840A1 (en) Ltps array substrate and method for producing the same
WO2019041479A1 (zh) Oled-tft基板及其制造方法、显示面板
CN110676266B (zh) Tft基板及其制备方法、显示装置
US10204833B2 (en) Array substrate and manufacturing method for the same
WO2017024718A1 (zh) 薄膜晶体管的制作方法和阵列基板的制作方法
WO2016201610A1 (zh) 金属氧化物薄膜晶体管及制备方法、显示面板和显示器
WO2019015004A1 (zh) 一种阵列基板、显示装置及其制作方法
CN107240550B (zh) 薄膜晶体管制造方法及阵列基板的制作方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17924953

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17924953

Country of ref document: EP

Kind code of ref document: A1