WO2019041479A1 - Oled-tft基板及其制造方法、显示面板 - Google Patents

Oled-tft基板及其制造方法、显示面板 Download PDF

Info

Publication number
WO2019041479A1
WO2019041479A1 PCT/CN2017/106997 CN2017106997W WO2019041479A1 WO 2019041479 A1 WO2019041479 A1 WO 2019041479A1 CN 2017106997 W CN2017106997 W CN 2017106997W WO 2019041479 A1 WO2019041479 A1 WO 2019041479A1
Authority
WO
WIPO (PCT)
Prior art keywords
pattern
substrate
opening
tft
layer
Prior art date
Application number
PCT/CN2017/106997
Other languages
English (en)
French (fr)
Inventor
周星宇
任章淳
Original Assignee
深圳市华星光电半导体显示技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市华星光电半导体显示技术有限公司 filed Critical 深圳市华星光电半导体显示技术有限公司
Publication of WO2019041479A1 publication Critical patent/WO2019041479A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Definitions

  • the present invention relates to the field of display, and in particular to an OLED (Organic Light-Emitting Diode)-(Thin Film Transistor) substrate, a method for manufacturing the same, and a display panel.
  • OLED Organic Light-Emitting Diode
  • Thin Film Transistor Thin Film Transistor
  • the OLED display panel adopts a self-luminous device, and has the advantages of thin appearance, low power consumption, wide viewing angle, and the like, and has become a technology with great development potential in the display field.
  • the industry generally adopts a yellow light process to prepare a layer structure having a predetermined pattern on a TFT substrate (also referred to as an OLED-TFT substrate) of an OLED display panel.
  • the principle and process of the yellow light process are: uniformly coating a photoresist on a substrate on which a pattern is to be formed, exposing the photoresist by an exposure device, and developing the exposed photoresist.
  • the photoresist that has been developed is removed, and then the substrate that is not covered by the remaining photoresist is removed by etching, and finally the remaining photoresist is removed, thereby obtaining a predetermined pattern. Since the OLED-TFT substrate contains a large number of layer structures, the number of tracks required for the yellow light process is large, which is obviously disadvantageous for reducing the production cost.
  • the present invention provides an OLED-TFT substrate, a manufacturing method thereof, and a display panel, which can reduce the number of passes of the yellow light process and reduce the production cost.
  • TFT Forming a TFT on a substrate substrate, the TFT comprising a light-emitting opening penetrating through the passivation layer and the dielectric layer of the TFT, the light-emitting opening exposing the semiconductor pattern of the TFT;
  • the semiconductor pattern including a channel region and a first doped region and a second doped region on both sides of the channel region, and the organic emission pattern is formed in the second doped region on;
  • An electrode pattern is formed on the passivation layer, the electrode pattern covering the light emitting opening and covering the organic emission pattern.
  • the TFT including a passivation layer penetrating through the TFT and a light emitting opening of the dielectric layer, the light emitting opening exposing a semiconductor pattern of the TFT, the semiconductor pattern including a channel region and two in the channel region a first doped region and a second doped region on the side;
  • An organic emission pattern formed in the light emitting opening the organic emission pattern being formed on the second doping region based on an inkjet printing technique
  • a display panel according to an embodiment of the invention includes an OLED-TFT substrate, and the OLED-TFT substrate includes:
  • the TFT including a passivation layer penetrating through the TFT and a light emitting opening of the dielectric layer, the light emitting opening exposing a semiconductor pattern of the TFT, the semiconductor pattern including a channel region and two in the channel region a first doped region and a second doped region on the side;
  • An organic emission pattern formed in the light emitting opening the organic emission pattern being formed on the second doping region based on an inkjet printing technique
  • the semiconductor pattern of the TFT of the present invention not only includes the contact region of the source pattern and the drain pattern, but also serves as an anode of the OLED, eliminating the yellow light process for fabricating the OLED anode, and forming the OLED by inkjet printing technology.
  • the organic emission pattern can also eliminate a yellow light process, thereby reducing the number of yellow light processes and reducing production costs.
  • FIG. 1 is a schematic flow chart of an embodiment of a method for fabricating an OLED-TFT substrate of the present invention
  • FIG. 2 is a schematic flow chart of an embodiment of a method for fabricating a TFT of the present invention
  • FIG. 3 is a schematic diagram of a scenario for fabricating a TFT based on the method shown in FIG. 2;
  • FIG. 4 is a schematic view showing a process of manufacturing an OLED-TFT substrate based on the method shown in FIG. 1;
  • FIG. 5 is a schematic structural view of a display panel according to an embodiment of the present invention.
  • FIG. 1 is a flow chart showing a method of manufacturing an OLED-TFT substrate according to an embodiment of the present invention. As shown in FIG. 1, the manufacturing method of this embodiment includes steps S11 to S19.
  • S11 Forming a TFT on a substrate substrate, the TFT including a light-emitting opening penetrating through the passivation layer and the dielectric layer of the TFT, and the light-emitting opening exposing the semiconductor pattern of the TFT.
  • the TFT may be a top gate type TFT or a bottom gate type TFT. This embodiment is described below by taking a top gate TFT as an example. As shown in FIG. 2, the manufacturing method of the TFT includes:
  • the substrate substrate 30 may be a light-transmitting substrate such as a glass substrate, a transparent plastic substrate, or a flexible substrate.
  • the substrate substrate 30 of the embodiment may also be provided with a passivation protective layer.
  • the substrate substrate 30 may include a substrate and a passivation protective layer formed on the substrate, and the substrate may be a glass substrate or a transparent plastic base.
  • a transparent substrate such as a material or a flexible substrate.
  • the material of the passivation protective layer includes, but is not limited to, a silicon nitride compound, such as Si 3 N 4 (tetrazinc silicon nitride, referred to as silicon nitride), to improve the substrate base. Structural stability of the surface of the material 30.
  • a predetermined light shielding pattern 31 can be formed on the substrate substrate 30 by a yellow light process. Specifically, the substrate substrate 30 is first cleaned and dried, and then a thickness is formed on the substrate substrate 30 by a PVD (Physical Vapor Deposition) method.
  • PVD Physical Vapor Deposition
  • a metal layer the material of which includes, but is not limited to, an alloy of any one or more of Mo (molybdenum), Al (aluminum), Cu (copper), Ti (titanium), and then coating on the metal layer
  • Mo molecular metal
  • Al aluminum
  • Cu copper
  • Ti titanium
  • a full-surface photoresist layer is used to expose and develop the photoresist layer, and the fully exposed photoresist is removed by the developer, while the unexposed photoresist is retained, and further, the etching is removed without remaining
  • the metal layer covered by the photoresist layer removes the remaining photoresist layer, and the finally remaining metal layer is the light shielding pattern 31.
  • the buffer layer 32 may be a full surface structure formed by a CVD (Chemical Vapor Deposition) method, and the thickness thereof is
  • the material of the buffer layer 32 may be a silicon oxide compound (SiO x ), or the buffer layer 32 may include a silicon oxide compound layer and a silicon nitride compound (SiN x ) sequentially formed on the light shielding pattern 31.
  • Si0 2 (silicon dioxide) and Si 3 N 4 (silicon nitride) make the buffer layer 32 have higher wear resistance and better insulating properties.
  • the present embodiment can form a thickness on the buffer layer 32 by a CVD method.
  • the semiconductor pattern 33 is located above the light shielding pattern 31, and the area of the semiconductor pattern 33 is larger than the area of the light shielding pattern 31.
  • the orthographic projection of the light shielding pattern 31 on the substrate substrate 30 falls on the semiconductor
  • the pattern 33 is within the orthographic projection on the substrate substrate 30.
  • the material of the semiconductor pattern 33 includes, but is not limited to, any one of IGZO (indium gallium zinc oxide), IZTO (indium zinc tin oxide), and IGZTO (indium gallium zinc tin oxide), and is different according to materials.
  • the semiconductor pattern 33 can be formed on the buffer layer 32 by a corresponding method.
  • the insulating layer 341 is used to fabricate a Gate Insulation Layer (GI) 34, which may be a full-surface structure formed on the semiconductor pattern 33 by a CVD method.
  • the material of the insulating layer 341 may be SiO x or may include SiO x and SiN x which are sequentially formed on the semiconductor pattern 33. Further, the thickness of the insulating layer 341 may be
  • the metal layer 351 is used to fabricate the gate pattern 35, which may be a one-sided structure formed on the insulating layer 341 by a PVD method.
  • the thickness of the metal layer 351 can be Materials include, but are not limited to, alloys of any one or more of Mo, Al, Cu, Ti.
  • S23 covering a metal layer with a photoresist layer, and performing exposure development on the photoresist layer to form a photoresist pattern located only above the light shielding pattern.
  • This embodiment forms a predetermined gate pattern 35 by a yellow light process.
  • step S23 a full-surface photoresist layer is formed on the metal layer 351 by a CVD method, and the photoresist layer is exposed and developed by using a photomask, and the fully exposed photoresist is removed by the developer, and is not exposed. The photoresist is retained so that only a portion of the photoresist pattern 352 over the light blocking pattern 31 remains.
  • step S24 the metal layer 351 covered by the photoresist pattern 352 is left, and the remaining metal layer 351 is etched away to form the gate pattern 35, and then the photoresist pattern 352 can be removed by ashing, further With the gate pattern 35 as a barrier, the insulating layer 341 is continuously etched and gated. The insulating layer 341 covered by the pole pattern 35 is left, and the remaining insulating layer 341 is etched away to form the gate insulating layer 34.
  • S25 Doping the semiconductor pattern covered by the remaining insulating layer to form a channel region and a first doped region and a second doped region on both sides of the channel region.
  • the doping process of the present embodiment can be understood as performing a plasma (plasma) doping process on the semiconductor pattern 33.
  • a plasma (plasma) doping process on the semiconductor pattern 33.
  • the resistance is significantly reduced, and the first doping region 331 and the second doping region 332, for example, N+IGZO, are formed, and for the portion under the gate insulating layer 34, it is not doped, and the semiconductor is maintained.
  • the characteristic becomes the channel region of the TFT.
  • S26 forming a dielectric layer covering the buffer layer, the first doping region and the second doping region on the remaining metal layer, the dielectric layer opening the first via hole exposing the first doping region and exposing the second doping a second via of the zone and a first opening.
  • an interlayer layer (ILD, also referred to as interlayer dielectric isolation) 36 may be formed on the gate pattern 35 by a CVD method.
  • the dielectric layer 36 is a full-face structure having a first via 361, a second via 362, and a first opening 363, wherein the first via 361 exposes a portion of the first doped region 331 of the semiconductor pattern 33,
  • the second via 362 exposes a portion of the second doped region 332 of the semiconductor pattern 33, the first opening 363 exposing a portion of the second doped region 332 of the semiconductor pattern 33 for defining the OLED-TFT substrate
  • the light-emitting area has the same shape and size as the sub-pixel opening of the OLED panel.
  • the thickness of the dielectric layer 36 can be Materials include, but are not limited to, SiO x and/or SiN x .
  • S27 forming a source pattern and a drain pattern on the dielectric layer, the source pattern covering the first via hole and electrically connecting with the first doping region, the drain pattern covering the second via hole and the second pattern The doped regions are electrically connected.
  • the source pattern 371 and the drain pattern 372 can be formed by a yellow light process.
  • the principle and process of this yellow light process can be referred to the prior art.
  • the thickness of the source pattern 371 and the drain pattern 372 may be equal, for example, both
  • the materials of the two may be the same, for example, an alloy of any one or several of Mo, Al, Cu, and Ti.
  • S28 forming a passivation layer covering the dielectric layer on the source pattern and the drain pattern of the TFT, the passivation layer is provided with a second opening, and the second opening is electrically connected to the first opening and constitutes a light-emitting opening.
  • a passivation layer (Passivation, PV layer) 38 may be formed by a CVD method, and the passivation layer 38 is a full-surface structure having a second opening 381, and the thickness thereof may be Materials include, but are not limited to, SiO x and/or SiN x .
  • the second opening 381 is electrically connected to the first opening 363 of the dielectric layer 36 so as to penetrate the light-emitting openings of the passivation layer 38 and the dielectric layer 36.
  • the orthographic projection of the first opening 363 on the substrate substrate 30 falls within the orthographic projection of the second opening 381 on the substrate substrate 30, that is, the opening size of the first opening 363 is smaller than the second opening.
  • the opening size of the opening 381, in addition, the side wall of the first opening 363 and the side wall of the second opening 381 are both inclined, so that the electrode pattern 41 subsequently formed in the light-emitting opening has a large area to avoid breakage.
  • this embodiment can form a TFT of an OLED-TFT substrate.
  • S12 forming an organic emission pattern in the light emitting opening by using an inkjet printing technology, the semiconductor pattern includes a channel region and a first doped region and a second doped region on both sides of the channel region, and the organic emission pattern is formed in the second doping On the miscellaneous area.
  • the present embodiment can form an organic emission pattern 40 of different colors by using Ink Jet Printing (IJP) technology, and the organic emission pattern 40 is used to form sub-pixels of respective colors of the OLED-TFT substrate, for example. Red sub-pixel, green sub-pixel, and blue sub-pixel.
  • IJP Ink Jet Printing
  • the organic emission pattern 40 completely covers the bottom of the first opening 363 and is formed directly on the second doping region 332 of the semiconductor pattern 33.
  • the electrode pattern 41 can be formed on the passivation layer 38 by a PVD method.
  • the present invention can produce a desired OLED-TFT substrate.
  • the semiconductor pattern 33 of the TFT includes not only the contact region of the source pattern 371 and the drain pattern 372, but also serves as the anode of the OLED, eliminating the yellow light process for fabricating the OLED anode, and forming the organic OLED by the inkjet printing technology.
  • the emission pattern 40 can also eliminate a yellow light process, thereby reducing the number of yellow light processes required to manufacture the OLED-TFT substrate and reducing the production cost.
  • the present invention further provides a display panel according to an embodiment.
  • the display panel 50 includes a first substrate 51 and a second substrate 52.
  • One of the first substrate 51 and the second substrate 52 can be manufactured by the above method.
  • the other is disposed adjacent to the electrode pattern 41, and thus the display panel 50 also has the above-described advantageous effects.

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种OLED-TFT基板及其制造方法、显示面板。所述TFT的半导体图案不仅包括源极图案和漏极图案的接触区，而且作为OLED的阳极，省去制作OLED阳极的这一道黄光制程，并且采用喷墨打印技术形成OLED的有机发射图案，也可以省去一道黄光制程，从而减少黄光制程的道数，降低生产成本。

Description

OLED-TFT基板及其制造方法、显示面板 【技术领域】
本发明涉及显示领域，具体涉及一种OLED(Organic Light-Emitting Diode，有机电致发光二极管)-(Thin Film Transistor，薄膜晶体管)基板及其制造方法、显示面板。
【背景技术】
OLED显示面板采用自发光器件，具有外观轻薄、功耗低、视角宽等优点，已成为显示领域极具发展潜力的技术。当前，业界一般采用黄光制程来制备OLED显示面板的TFT基板(又称OLED-TFT基板)上具有预定图案的各层结构。黄光制程的原理及过程为：将光刻胶均匀地涂布在将要在其上形成图案的衬底上，利用曝光设备使光刻胶曝光，并对已曝光的光刻胶进行显影处理，以去除已被显影的光刻胶，然后刻蚀去除未被剩余光刻胶遮盖的衬底，最后去除剩余的光刻胶，从而得到预定图案。由于OLED-TFT基板所包含的层结构较多，因而所需要黄光制程的道数较多，这显然不利于降低生产成本。
【发明内容】
有鉴于此，本发明提供一种OLED-TFT基板及其制造方法、显示面板，能够减少黄光制程的道数，降低生产成本。
本发明一实施例的OLED-TFT基板的制造方法，包括：
在一衬底基材上形成TFT，所述TFT包括贯穿TFT的钝化层和介电层的发光开口，发光开口暴露TFT的半导体图案；
采用喷墨打印技术在发光开口中形成有机发射图案，半导体图案包括沟道区和位于沟道区两侧的第一掺杂区和第二掺杂区，有机发射图案形成于第二掺杂区上；
在钝化层上形成电极图案，所述电极图案覆盖于发光开口中，并覆盖有机发射图案。
本发明一实施例的OLED-TFT基板，包括：
衬底基材；
形成于衬底基材上的TFT，所述TFT包括贯穿TFT的钝化层和介电层的发光开口，发光开口暴露TFT的半导体图案，所述半导体图案包括沟道区和位于沟道区两侧的第一掺杂区和第二掺杂区；
形成于发光开口中的有机发射图案，所述有机发射图案基于喷墨打印技术形成于第二掺杂区上；
形成于钝化层上的电极图案，所述电极图案覆盖于发光开口中，并覆盖有机发射图案。
本发明一实施例的显示面板包括OLED-TFT基板，该OLED-TFT基板包括：
衬底基材；
形成于衬底基材上的TFT，所述TFT包括贯穿TFT的钝化层和介电层的发光开口，发光开口暴露TFT的半导体图案，所述半导体图案包括沟道区和位于沟道区两侧的第一掺杂区和第二掺杂区；
形成于发光开口中的有机发射图案，所述有机发射图案基于喷墨打印技术形成于第二掺杂区上；
形成于钝化层上的电极图案，所述电极图案覆盖于发光开口中，并覆盖有机发射图案。
有益效果：本发明设计TFT的半导体图案不仅包括源极图案和漏极图案的接触区，而且作为OLED的阳极，省去制作OLED阳极的这一道黄光制程，并且采用喷墨打印技术形成OLED的有机发射图案，也可以省去一道黄光制程，从而减少黄光制程的道数，降低生产成本。
【附图说明】
图1是本发明OLED-TFT基板的制造方法一实施例的流程示意图；
图2是本发明的TFT的制造方法一实施例的流程示意图；
图3是基于图2所示方法制造TFT的场景示意图；
图4是基于图1所示方法制造OLED-TFT基板的场景示意图；
图5是本发明一实施例的显示面板的结构示意图。
【具体实施方式】
下面结合附图对本发明的各个实施例的技术方案进行清楚、完整地描述。在不冲突的情况下，下述实施例及其技术特征可以相互组合。并且，以下全文所采用的方向性术语，例如“上”、“下”等，均是为了更好的描述各个实施例，并非用于限制本发明的保护范围。
图1是本发明一实施例的OLED-TFT基板的制造方法的流程示意图。如图1所示，本实施例的制造方法包括步骤S11～S19。
S11：在一衬底基材上形成TFT，所述TFT包括贯穿TFT的钝化层和介电层的发光开口，发光开口暴露TFT的半导体图案。
所述TFT可以为顶栅型TFT，也可以为底栅型TFT。本实施例下文以顶栅型TFT为例进行描述。如图2所示，TFT的制造方法包括：
S21：在衬底基材上形成遮光图案和覆盖遮光图案的缓冲层。
结合图3所示，衬底基材30可以为玻璃基材、透明塑料基材、可挠式基材等透光基材。当然，本实施例的衬底基材30也可以设置有钝化保护层，例如衬底基材30可以包括基板和形成于基板上的钝化保护层，基板可以为玻璃基材、透明塑料基材、可挠式基材等透光基材，钝化保护层的材料包括但不限于硅氮化合物，例如Si3N4(四氮化三硅，简称氮化硅)，以提高衬底基材30表面的结构稳定性。
本实施例可以通过一道黄光制程在衬底基材30上形成预定的遮光图案31。具体地，首先对衬底基材30进行清洗及烘干处理，然后可以采用PVD(Physical Vapor Deposition，物理气相沉积)方法在衬底基材30上形成厚度为
Figure PCTCN2017106997-appb-000001
的金属层，该金属层的材料包括但不限于Mo(钼)、Al(铝)、Cu(铜)、Ti(钛)中的任一种或几种的合金，接着在金属层上涂布一整面光刻胶层，再采用光罩对光刻胶层进行曝光显影，完全曝光的光刻胶被显影液去除，而未曝光的光刻胶被保留，进一步，刻蚀去除未被剩余光刻胶层遮盖的金属层，继而去除剩余光刻胶层，最终保留的金属层即为遮光图案31。
缓冲层(Buffer layer)32可以为采用CVD(Chemical Vapor Deposition，化学气相沉积)方法形成的一整面结构，其厚度为
Figure PCTCN2017106997-appb-000002
在本实施例中，缓冲层32的材质可以为硅氧化合物(SiOx)，或者，缓冲层32也可 以包括依次形成于遮光图案31上的硅氧化合物层和硅氮化合物(SiNx)，例如Si02(二氧化硅)和Si3N4(三氮化硅)，从而使得缓冲层32具有较高的耐磨损能力和较佳的绝缘性能。
S22：在缓冲层上形成半导体图案，以及依次覆盖半导体图案的绝缘层和金属层。
继续参阅图2，本实施例可以采用CVD方法在缓冲层32上形成厚度为
Figure PCTCN2017106997-appb-000003
的半导体图案33，该半导体图案33位于遮光图案31的上方，并且半导体图案33的面积大于遮光图案31的面积，具体地，遮光图案31在衬底基材30上的正投影落于所述半导体图案33在衬底基材30上的正投影之内。其中，半导体图案33的材质包括但不限于IGZO(铟镓锌氧化物)、IZTO(铟锌锡氧化物)、以及IGZTO(铟镓锌锡氧化物)中的任一种，并且根据材质的不同，本实施例可以选取相对应的方法在缓冲层32上形成上述半导体图案33。
绝缘层341用于制造栅极绝缘层(Gate Insulation Layer，GI)34，其可以为采用CVD方法形成于半导体图案33上的一整面结构。该绝缘层341的材质可以为SiOx，也可以包括依次形成于半导体图案33上的SiOx和SiNx，另外，绝缘层341的厚度可以为
Figure PCTCN2017106997-appb-000004
金属层351用于制造栅极图案35，其可以为采用PVD方法形成于绝缘层341上的一整面结构。该金属层351的厚度可以为
Figure PCTCN2017106997-appb-000005
其材料包括但不限于Mo、Al、Cu、Ti中的任一种或几种的合金。
S23：在金属层上覆盖一光刻胶层，并对光刻胶层进行曝光显影，形成仅位于遮光图案上方的光刻胶图案。
S24：刻蚀去除未被光刻胶图案遮盖的金属层和绝缘层。
本实施例通过一道黄光制程形成预定的栅极图案35。在步骤S23中，可采用CVD方法在金属层351上形成一整面光刻胶层，再采用光罩对光刻胶层进行曝光显影，完全曝光的光刻胶被显影液去除，未曝光的光刻胶被保留，从而仅保留位于遮光图案31上方的一部分光刻胶图案352。在步骤S24中，被光刻胶图案352遮盖的金属层351被保留，其余的金属层351被刻蚀去除，从而形成栅极图案35，接着可以通过灰化处理去除光刻胶图案352，进一步以栅极图案35为阻挡，继续对绝缘层341进行刻蚀，被栅 极图案35遮盖的绝缘层341被保留，其余的绝缘层341被刻蚀去除，从而形成栅极绝缘层34。
S25：对剩余绝缘层遮盖的半导体图案进行掺杂处理，形成沟道区和位于沟道区两侧的第一掺杂区和第二掺杂区。
本实施例的掺杂处理可以理解为对半导体图案33进行Plasma(等离子)掺杂处理，继续参阅图3，在半导体图案33中，对于上方没有栅极绝缘层34和栅极图案35的部分，其在掺杂处理后电阻明显降低，形成第一掺杂区331和第二掺杂区332，例如N+IGZO，而对于栅极绝缘层34下方的部分，其没有被掺杂处理，保持半导体特性，成为TFT的沟道区。
S26：在剩余金属层上形成覆盖缓冲层、第一掺杂区和第二掺杂区的介电层，介电层开设有暴露第一掺杂区的第一过孔和暴露第二掺杂区的第二过孔和第一开口。
本实施例可以采用CVD方法在栅极图案35上形成介电层(Inter Layer Dielectric，ILD，又称层间介质隔离)36。该介电层36为具有第一过孔361、第二过孔362和第一开口363的一整面结构，其中，第一过孔361暴露半导体图案33的第一掺杂区331的一部分，第二过孔362暴露半导体图案33的第二掺杂区332的一部分，第一开口363暴露半导体图案33的第二掺杂区332的一部分，该第一开口363用于限定OLED-TFT基板的发光区，其形状及尺寸与OLED面板的子像素开口的形状及尺寸相同。其中，该介电层36的厚度可以为
Figure PCTCN2017106997-appb-000006
其材料包括但不限于SiOx和/或SiNx。
S27：在介电层上形成源极图案和漏极图案，源极图案覆盖于第一过孔中并与第一掺杂区电连接，漏极图案覆盖于第二过孔中并与第二掺杂区电连接。
本实施例可以通过一道黄光制程形成源极图案371和漏极图案372。本次黄光制程的原理及过程可参阅现有技术。源极图案371和漏极图案372的厚度可以相等，例如均为
Figure PCTCN2017106997-appb-000007
两者的材料也可以相同，例如Mo、Al、Cu、Ti中的任一种或几种的合金。
S28：在TFT的源极图案和漏极图案上形成覆盖介电层的钝化层，钝化层开设有第二开口，第二开口与第一开口导通并构成发光开口。
本实施例可以采用CVD方法形成钝化层(Passivation，PV层)38，该 钝化层38为具有第二开口381的一整面结构，其厚度可以为
Figure PCTCN2017106997-appb-000008
其材料包括但不限于SiOx和/或SiNx。
第二开口381与介电层36的第一开口363导通，从而贯穿钝化层38和介电层36的发光开口。在本实施例中，第一开口363在衬底基材30上的正投影落于第二开口381在衬底基材30上的正投影之内，即第一开口363的开口尺寸小于第二开口381的开口尺寸，另外，第一开口363的侧壁和第二开口381的侧壁均为斜面，从而使得后续形成于发光开口中的电极图案41具有较大的面积，避免断裂。
至此，本实施例即可形成OLED-TFT基板的TFT。
S12：采用喷墨打印技术在发光开口中形成有机发射图案，半导体图案包括沟道区和位于沟道区两侧的第一掺杂区和第二掺杂区，有机发射图案形成于第二掺杂区上。
结合图4所示，本实施例可以采用喷墨打印(Ink Jet Printing，IJP)技术形成不同颜色的有机发射图案40，有机发射图案40用于形成OLED-TFT基板的各个颜色的子像素，例如红色子像素、绿色子像素和蓝色子像素。
有机发射图案40完全覆盖第一开口363的底部，并直接形成于半导体图案33的第二掺杂区332上。
S13：在钝化层上形成电极图案，所述电极图案覆盖于所述开口中，并覆盖有机发射图案。
本实施例可以采用PVD方法在钝化层38上形成电极图案41。
通过上述方式，本发明即可制得所需要的OLED-TFT基板。
其中，TFT的半导体图案33不仅包括源极图案371和漏极图案372的接触区，而且作为OLED的阳极，省去制作OLED阳极的这一道黄光制程，并且采用喷墨打印技术形成OLED的有机发射图案40，也可以省去一道黄光制程，从而减少制造OLED-TFT基板所需黄光制程的道数，降低生产成本。
本发明还提供一实施例的显示面板，如图5所示，该显示面板50包括第一基板51和第二基板52，第一基板51和第二基板52中的一者可以采用上述方法制得，另一者邻近电极图案41设置，因此该显示面板50也具有上述有益效果。
应理解，以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (14)

  1. 一种OLED-TFT基板的制造方法，其中，包括：
    在一衬底基材上形成TFT，所述TFT包括贯穿所述TFT的钝化层和介电层的发光开口，所述发光开口暴露所述TFT的半导体图案；
    采用喷墨打印技术在所述发光开口中形成有机发射图案，所述半导体图案包括沟道区和位于所述沟道区两侧的第一掺杂区和第二掺杂区，所述有机发射图案形成于所述第二掺杂区上；
    在所述钝化层上形成电极图案，所述电极图案覆盖于所述发光开口中，并覆盖所述有机发射图案。
  2. 根据权利要求1所述的制造方法，其中，所述在一衬底基材上形成TFT，包括：
    在衬底基材上形成遮光图案和覆盖所述遮光图案的缓冲层；
    在所述缓冲层上形成半导体图案，以及依次覆盖所述半导体图案的绝缘层和金属层；
    在所述金属层上覆盖一光刻胶层，并对所述光刻胶层进行曝光显影，形成仅位于所述遮光图案上方的光刻胶图案；
    刻蚀去除未被所述光刻胶图案遮盖的金属层和绝缘层；
    对剩余绝缘层所遮盖的半导体图案进行掺杂处理，形成沟道区和位于所述沟道区两侧的第一掺杂区和第二掺杂区；
    在所述剩余金属层上形成覆盖所述缓冲层、所述第一掺杂区和所述第二掺杂区的介电层，所述介电层开设有暴露所述第一掺杂区的第一过孔和暴露所述第二掺杂区的第二过孔和第一开口；
    在所述介电层上形成源极图案和漏极图案，所述源极图案覆盖于所述第一过孔中并与所述第一掺杂区电连接，所述漏极图案覆盖于所述第二过孔中并与所述第二掺杂区电连接；
    在所述TFT的源极图案和漏极图案上形成覆盖所述介电层的钝化层，所述钝化层开设有第二开口，所述第二开口与所述第一开口导通并构成所述TFT的发光开口。
  3. 根据权利要求2所述的制造方法，其中，所述第二开口在衬底基材 上的正投影落于所述第一开口在衬底基材上的正投影之内。
  4. 根据权利要求2所述的制造方法，其中，所述第一开口的侧壁和所述第二开口的侧壁均为斜面。
  5. 一种OLED-TFT基板，其中，所述OLED-TFT基板包括：
    衬底基材；
    形成于所述衬底基材上的TFT，所述TFT包括贯穿所述TFT的钝化层和介电层的发光开口，所述发光开口暴露所述TFT的半导体图案，所述半导体图案包括沟道区和位于所述沟道区两侧的第一掺杂区和第二掺杂区；
    形成于所述发光开口中的有机发射图案，所述有机发射图案基于喷墨打印技术形成于所述第二掺杂区上；
    形成于所述钝化层上的电极图案，所述电极图案覆盖于所述发光开口中，并覆盖所述有机发射图案。
  6. 根据权利要求5所述的OLED-TFT基板，其中，所述TFT包括：
    形成于所述衬底基材上的遮光图案和覆盖所述遮光图案的缓冲层；
    形成于所述缓冲层上的半导体图案，所述半导体图案包括沟道区和位于所述沟道区两侧的第一掺杂区和第二掺杂区；
    依次覆盖所述半导体图案的绝缘层和栅极图案，所述绝缘层和栅极图案位于所述遮光图案的上方；
    形成于所述栅极图案上的介电层，所述介电层覆盖所述缓冲层、所述第一掺杂区和所述第二掺杂区，且所述介电层开设有暴露所述第一掺杂区的第一过孔和暴露所述第二掺杂区的第二过孔和第一开口；
    形成于所述介电层上的源极图案和漏极图案，所述源极图案覆盖于所述第一过孔中并与所述第一掺杂区电连接，所述漏极图案覆盖于所述第二过孔中并与所述第二掺杂区电连接；
    形成于所述源极图案和漏极图案上并覆盖所述介电层的钝化层，所述钝化层开设有第二开口，所述第二开口与所述第一开口导通并构成所述TFT的发光开口。
  7. 根据权利要求6所述的OLED-TFT基板，其中，所述半导体图案的制造材料包括铟镓锌氧化物IGZO、铟锌锡氧化物IZTO、以及铟镓锌锡氧化物IGZTO中的任一种。
  8. 根据权利要求6所述的OLED-TFT基板，其中，所述第二开口在衬底基材上的正投影落于所述第一开口在衬底基材上的正投影之内。
  9. 根据权利要求6所述的OLED-TFT基板，其中，所述第一开口的侧壁和所述第二开口的侧壁均为斜面。
  10. 一种显示面板，其中，所述显示面板包括OLED-TFT基板，所述OLED-TFT基板包括：
    衬底基材；
    形成于所述衬底基材上的TFT，所述TFT包括贯穿所述TFT的钝化层和介电层的发光开口，所述发光开口暴露所述TFT的半导体图案，所述半导体图案包括沟道区和位于所述沟道区两侧的第一掺杂区和第二掺杂区；
    形成于所述发光开口中的有机发射图案，所述有机发射图案基于喷墨打印技术形成于所述第二掺杂区上；
    形成于所述钝化层上的电极图案，所述电极图案覆盖于所述发光开口中，并覆盖所述有机发射图案。
  11. 根据权利要求10所述的显示面板，其中，所述TFT包括：
    形成于所述衬底基材上的遮光图案和覆盖所述遮光图案的缓冲层；
    形成于所述缓冲层上的半导体图案，所述半导体图案包括沟道区和位于所述沟道区两侧的第一掺杂区和第二掺杂区；
    依次覆盖所述半导体图案的绝缘层和栅极图案，所述绝缘层和栅极图案位于所述遮光图案的上方；
    形成于所述栅极图案上的介电层，所述介电层覆盖所述缓冲层、所述第一掺杂区和所述第二掺杂区，且所述介电层开设有暴露所述第一掺杂区的第一过孔和暴露所述第二掺杂区的第二过孔和第一开口；
    形成于所述介电层上的源极图案和漏极图案，所述源极图案覆盖于所述第一过孔中并与所述第一掺杂区电连接，所述漏极图案覆盖于所述第二过孔中并与所述第二掺杂区电连接；
    形成于所述源极图案和漏极图案上并覆盖所述介电层的钝化层，所述钝化层开设有第二开口，所述第二开口与所述第一开口导通并构成所述TFT的发光开口。
  12. 根据权利要求11所述的显示面板，其中，所述半导体图案的制造 材料包括铟镓锌氧化物IGZO、铟锌锡氧化物IZTO、以及铟镓锌锡氧化物IGZTO中的任一种。
  13. 根据权利要求11所述的显示面板，其中，所述第二开口在衬底基材上的正投影落于所述第一开口在衬底基材上的正投影之内。
  14. 根据权利要求11所述的显示面板，其中，所述第一开口的侧壁和所述第二开口的侧壁均为斜面。
PCT/CN2017/106997 2017-08-31 2017-10-20 Oled-tft基板及其制造方法、显示面板 WO2019041479A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710777726.X 2017-08-31
CN201710777726.XA CN107369784B (zh) 2017-08-31 2017-08-31 Oled-tft基板及其制造方法、显示面板

Publications (1)

Publication Number Publication Date
WO2019041479A1 true WO2019041479A1 (zh) 2019-03-07

Family

ID=60312494

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/106997 WO2019041479A1 (zh) 2017-08-31 2017-10-20 Oled-tft基板及其制造方法、显示面板

Country Status (2)

Country Link
CN (1) CN107369784B (zh)
WO (1) WO2019041479A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111624826A (zh) * 2020-05-08 2020-09-04 福建华佳彩有限公司 一种lcd面板及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300960B (zh) * 2018-10-10 2021-04-27 深圳市华星光电半导体显示技术有限公司 显示器件及其制作方法
CN115008898B (zh) * 2022-06-24 2023-10-24 安徽华晟新能源科技有限公司 喷墨打印装置及喷墨打印图形层的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655655A (zh) * 2004-02-09 2005-08-17 三星Sdi株式会社 有机发光显示器及其制造方法
CN1779990A (zh) * 2004-10-14 2006-05-31 三星Sdi株式会社 有机薄膜晶体管及使用其的有机场致发光显示装置
CN101652862A (zh) * 2007-04-04 2010-02-17 剑桥显示技术有限公司 有源矩阵光学器件
CN104916659A (zh) * 2014-03-12 2015-09-16 坎普尔印度理工学院 使用累积层作为电极的与发光二极管合并的有机薄膜晶体管
CN106601779A (zh) * 2016-12-29 2017-04-26 深圳市华星光电技术有限公司 Oled基板及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284046A (ja) * 2000-03-31 2001-10-12 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置の製造方法
US6664732B2 (en) * 2000-10-26 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
CN103474437B (zh) * 2013-09-22 2015-11-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法与显示装置
CN104393191B (zh) * 2014-12-04 2017-01-25 京东方科技集团股份有限公司 有机电致发光器件、显示装置以及有机电致发光器件制备方法
KR102367215B1 (ko) * 2015-08-31 2022-02-24 엘지디스플레이 주식회사 유기발광표시장치
CN106229329A (zh) * 2016-08-22 2016-12-14 华南理工大学 一种金属氧化物薄膜晶体管驱动背板及其制备方法
CN106898613A (zh) * 2017-02-07 2017-06-27 武汉华星光电技术有限公司 Tft基板及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655655A (zh) * 2004-02-09 2005-08-17 三星Sdi株式会社 有机发光显示器及其制造方法
CN1779990A (zh) * 2004-10-14 2006-05-31 三星Sdi株式会社 有机薄膜晶体管及使用其的有机场致发光显示装置
CN101652862A (zh) * 2007-04-04 2010-02-17 剑桥显示技术有限公司 有源矩阵光学器件
CN104916659A (zh) * 2014-03-12 2015-09-16 坎普尔印度理工学院 使用累积层作为电极的与发光二极管合并的有机薄膜晶体管
CN106601779A (zh) * 2016-12-29 2017-04-26 深圳市华星光电技术有限公司 Oled基板及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111624826A (zh) * 2020-05-08 2020-09-04 福建华佳彩有限公司 一种lcd面板及其制备方法

Also Published As

Publication number Publication date
CN107369784B (zh) 2019-11-26
CN107369784A (zh) 2017-11-21

Similar Documents

Publication Publication Date Title
US9614018B2 (en) COA WOLED structure and manufacturing method thereof
WO2019144472A1 (zh) 柔性显示面板的制作方法及柔性显示面板
WO2017202035A1 (zh) 像素单元及其制备方法、阵列基板和显示装置
WO2019140733A1 (zh) 柔性amoled基板及其制作方法
US9496322B1 (en) COA WOLED structure and manufacturing method thereof
WO2016107291A1 (zh) 阵列基板及其制作方法、显示面板、显示装置
WO2018149171A1 (zh) 阵列基板及其制备方法、显示装置
WO2019184252A1 (zh) 柔性tft背板的制作方法及柔性tft背板
WO2016000342A1 (zh) 阵列基板及其制作方法、显示装置
WO2018006441A1 (zh) 薄膜晶体管、阵列基板及其制备方法
WO2016029541A1 (zh) 薄膜晶体管及其的制备方法、阵列基板和显示装置
CN103403873A (zh) 偏移电极tft结构
US10615282B2 (en) Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus
WO2018119879A1 (zh) 薄膜晶体管及其制作方法
CN106847837B (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
WO2015096350A1 (zh) 阵列基板及其制备方法
WO2019205264A1 (zh) Oled器件及其制造方法、oled显示器
WO2019148579A1 (zh) 薄膜晶体管阵列基板及其制造方法
CN110444567A (zh) 一种阵列基板及其制作方法
WO2017219412A1 (zh) 顶栅型薄膜晶体管的制作方法
WO2019041479A1 (zh) Oled-tft基板及其制造方法、显示面板
WO2021077471A1 (zh) 薄膜晶体管及其制造方法
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
WO2022017394A1 (zh) 显示基板及其制备方法、显示装置
WO2020206778A1 (zh) 有机发光二极管显示装置及其制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17923256

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17923256

Country of ref document: EP

Kind code of ref document: A1