WO2019007358A1 - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
WO2019007358A1
WO2019007358A1 PCT/CN2018/094450 CN2018094450W WO2019007358A1 WO 2019007358 A1 WO2019007358 A1 WO 2019007358A1 CN 2018094450 W CN2018094450 W CN 2018094450W WO 2019007358 A1 WO2019007358 A1 WO 2019007358A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
source
gate
test
drain
Prior art date
Application number
PCT/CN2018/094450
Other languages
English (en)
French (fr)
Inventor
张乃千
刘健
刘飞航
裴轶
Original Assignee
苏州能讯高能半导体有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 苏州能讯高能半导体有限公司 filed Critical 苏州能讯高能半导体有限公司
Priority to JP2019528657A priority Critical patent/JP6949115B2/ja
Publication of WO2019007358A1 publication Critical patent/WO2019007358A1/zh
Priority to US16/415,497 priority patent/US10845406B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Definitions

  • a third electrode is also fabricated in the test zone, the third electrode being identical to the other of the source and the gate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体器件及其制造方法，该半导体器件（10）包括：有源区（11）、测试区（12）及位于有源区和测试区之外的无源区，有源区内制作有标准器件（100），测试区制作有用于测试标准器件性能参数的测试器件（200）。在标准器件周围制作测试器件，通过测试该测试器件的电学性能，在晶圆级测试中就可以预估得到标准器件相应的电学参数，从而可以根据测试结果筛选出合格的标准器件，无需将尺寸较大的标准器件切割、封装再进行测试，因此，避免了现有技术中标准器件无法通过晶圆级测试的问题，节省了测试流程，缩减了生产周期。

Description

半导体器件及其制造方法
本发明要求由申请人提出的申请日为2017年7月4日、申请号为201710538379.5、名称为“半导体器件及其制造方法”的申请的优先权。以上申请的全部内容通过整体引用结合于此。
技术领域
本发明涉及半导体及半导体制造技术领域，具体而言，涉及一种半导体器件及其制造方法。
发明背景
近几年，无线通信技术在通信基站、航空航天、自动化、汽车电子化、高温辐射环境、相控阵雷达、电子对抗、军用卫星通讯和灵巧武器等领域中应用范围不断扩大。现代无线通信技术正朝向更高频、更高功率、更高效率方向发展，这对无线信号发射机的设计提出了更高的要求。射频和微波功率放大器作为发射机的重要组成部分，越来越受到人们的关注。
晶体管作为功率放大器中的核心组件，已逐渐成为当前研究的热点，功率放大器中使用的晶体管有双极晶体管(BJT)、砷化镓金属半导体场效应管(GaAs MESFET)、结型场效应管(JFET)、横向扩散场效应管(LDMOS)和氮化镓(GaN)晶体管等，不同的晶体管应用于不同的功率放大器设计中。
目前在晶体管制造中，为了满足现代通信更高频、更高功率、更高效率的要求，通常需要设计大尺寸器件作为其标准器件。这些标准器件都具有较大的栅宽，从而器件导通的状态下具有较大的电流密度，从而超过了普通的晶圆级电学测试设备的测试范围。对于一些电学参数如饱和电流，输出功率等无法通过晶圆级测试得到，研发人员往往需要将大尺寸器件的芯片切割封装后逐一测试其性能参数，然后筛选出合格的器件，这样显著地增加了生产周期和封装资源，提高了生产成本。
发明内容
有鉴于此，本发明的目的在于提供一种半导体器件及其制造方法，以解决上述问题。
为实现上述目的，本发明提供如下技术方案：
一种半导体器件，包括：有源区、测试区及位于有源区和测试区之外的无源区，其中，有源区内制作有标准器件，测试区内制作有用于测试标准器件的性能 参数的测试器件。
进一步的，测试器件的栅宽小于标准器件的栅宽。
进一步的，标准器件包括多个源极、多个漏极和多个栅极；测试器件包括第一电极和第二电极，第一电极与漏极相同，第二电极与源极和栅极中的其中一个相同。
进一步的，第二电极与栅极相同，第一电极与第二电极之间的距离和多个栅极与多个漏极中相邻的栅极和漏极之间的距离相同。
进一步的，第二电极与源极相同，第一电极与第二电极之间的距离等于多个栅极和多个漏极中相邻的栅极和漏极之间的距离与多个栅极和多个源极中相邻的栅极和源极之间的距离之和。
进一步的，第二电极与相邻的源极电连接以共用相邻的源极连接的源电极。
进一步的，测试器件的第二电极与相邻的标准器件的源极之间无间隙。
进一步的，测试器件包括衬底、设置在衬底上的半导体功能层，第一电极和第二电极设置在半导体功能层上，其中，该测试器件还包括设置在第一电极下方的半导体功能层和第二电极下方的半导体功能层之间的隔离层。
进一步的，测试器件还包括第三电极，第三电极与源极和栅极中的另一个相同，测试器件的栅宽小于标准器件的栅宽。
进一步的，第三电极与相邻的源极电连接以共用相邻的源极连接的源电极。
进一步的，测试器件的第三电极与相邻的标准器件的源极之间无间隙。
进一步的，多个源极和多个漏极交替设置，多个栅极呈插指状设置在相邻的源极和漏极之间，多个栅极通过栅极互连线连接在一起并与制作于无源区的栅电极连接，多个漏极通过漏极互连线连接在一起并与制作于无源区的漏电极连接。
进一步的，多个源极分别通过跨越栅极互连线的多个空气桥与制作于无源区的源电极连接。
进一步的，多个源极中的每个源极上开设有至少一个通孔，源极通过至少一个通孔与制作于无源区的与源极对应的源电极连接。本发明还提供了一种半导体器件的制造方法，包括：提供一衬底；基于衬底制作半导体功能层；基于半导体功能层制作有源区、测试区和无源区；在有源区中制作多个源极、多个栅极和多个漏极以形成标准器件；以及在测试区中制作与漏极相同的第一电极和与源极和栅极中的其中一个相同的第二电极以形成测试器件。
进一步的，在测试区中还制作第三电极，该第三电极与源极和栅极中的另一个相同。
进一步的，在无源区中制作多个源电极、多个漏电极和多个栅电极；该方法还包括：将标准器件的源极与源电极连接；在无源区制作漏极互连线，将标准器件的漏极通过漏极互连线连接起来，并与漏电极连接；以及在无源区制作栅极互 连线，将标准器件的栅极通过栅极互连线连接起来，并与栅电极连接。
进一步的，将标准器件的源极与源电极连接的步骤包括：制作空气桥将源极与源电极连接，空气桥跨越栅极互连线；或者制作贯穿源极所在区域的衬底和半导体功能层的通孔；以及在衬底远离半导体功能层的一侧制作源电极，将源电极通过通孔与源极连接，第二电极与相邻的一个源极电连接以共用该源极连接的源电极。
本发明通过在标准器件周围制作一测试器件，可以通过测试该测试器件的电学性能，在晶圆级测试中就可以预估得到标准器件相应的电学参数，从而可以根据测试结果筛选出合格的标准器件，无需将尺寸较大的标准器件切割、封装再进行测试，因此，避免了现有技术中标准器件无法通过晶圆级测试的问题，节省了测试流程，缩减了生产周期；此外，还可以针对性的对合格的标准器件进行切割、封装等操作，因此，有效降低了生产成本。
附图简要说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍。应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例一提供的半导体器件的示意图。
图2为本发明实施例一提供的标准器件中包含一组源极、栅极、漏极的剖面示意图。
图3为本发明实施例一提供的一种测试器件的剖面示意图。
图4为本发明实施例一提供的另一种测试器件的剖面示意图。
图5为本发明实施例二提供的半导体器件的示意图。
图6为本发明实施例三提供的半导体器件的示意图。
图7为本发明实施例提供的半导体器件制造方法的流程图。
图标：10-半导体器件；11-有源区；12-测试区；100-标准器件；101-源极；102-漏极；103-栅极；1011-空气桥；1012-源电极；1013-通孔；1021-漏极互连线；1022-漏电极；1031-栅极互连线；1032-栅电极；200-测试器件；201-第一电极；202-第二电极；203-第三电极；13-衬底；14-半导体功能层；15-隔离层。
实施本发明的方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部 的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。在本发明的描述中，术语“第一”、“第二”、“第三”、“第四”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
实施例一
图1示出了本发明实施例提供的半导体器件10的俯视示意图。该半导体器件10可以包括有源区11、测试区12及位于有源区11和测试区12之外的无源区。
有源区11内制作有标准器件100，测试区12内制作有用于测试标准器件100的性能参数的测试器件200。有源区11下方存在二维电子气、电子或空穴，是半导体器件10的工作区域，无源区下方通过台面刻蚀工艺(MESA etch)、离子注入工艺或氧化隔离工艺后消除或隔离掉了位于其下的二维电子气、电子或空穴，不是半导体器件10的内部工作区域。
如图2所示，半导体器件10还可以包括衬底13、制作于该衬底13上的半导体功能层14和制作于半导体功能层14上的多个电极。标准器件100包括多个源极101、多个漏极102和多个栅极103。测试器件200包括第一电极201和第二电极202，第一电极201与漏极102相同，第二电极202与源极101和栅极103中的其中一个相同。在本发明实施例中，第一电极201与漏极102相同是指第一电极201和漏极102的组成材料是相同的，且是在同一制作工艺下制作完成的。同样的，第二电极202与源极101和栅极103中的其中一个相同是指第二电极202与源极101或栅极103的组成材料相同，并且是在同一制作工艺下制作完成的。
可选的，标准器件100的源极101、漏极102可以是一种金属材料，也可以是多种金属材料的复合材料。栅极103可以是单层金属栅极103，也可以是双层金属的叠层或多层栅极103结构。相应的，测试器件200的第一电极201可以为一种金属材料，也可以是多种金属材料的复合材料。第二电极202与源极101相同时，可以为一种金属材料，也可以是多种金属材料的复合材料。第二电极202与栅极103相同时，可以是单层金属栅极103，也可以是双层金属的叠层或多层栅极103结构。
可选的，标准器件100的栅极103可以为肖特基接触电极，源极101和漏极102交替设置，栅极103在源极101和漏极102间呈插指状分布。源极101和漏 极102可以为欧姆接触电极，通过漏极互连线1021将多个漏极102连接在一起并与制作于无源区的漏电极1022连接。同时，通过栅极互连线1031将多个栅极103连接在一起并与制作于无源区的栅电极1032连接。漏极互连线1021、栅极互连线1031可以采用金属或其他材料，本发明实施例不做限制。在本发明实施例中，标准器件100的源极101可以通过空气桥1011跨越栅极互连线1031并与无源区的源电极1012连接。标准器件100为一个整体大栅宽器件，具有较大的工作电流，从而可以获得很大的输出功率，满足实际应用所需。栅电极1032以及漏电极1022用于与外部元件连接，用于将栅极103以及漏极102连接到外部元件。
可选的，无源区内还制作有用于分别与第一电极201以及第二电极202连接的连接电极，测试器件200的第一电极201以及第二电极202可以通过互联金属或其他材料与无源区内的连接电极连接。
可选的，可以在漏极互连线1021或栅极互连线1031上制作引线PAD，以将信号输入到半导体器件10中。
可选的，该标准器件100的结构可以是双极晶体管(BJT)、金属半导体场效应管(MESFET)、结型场效应管(JFET)、横向扩散场效应管(LDMOS)和高电子迁移率晶体管(HEMT)等常规半导体器件。材料可以为硅(Si)或氮化镓(GaN)和砷化镓(GaAs)等任意一种材料或多种材料的组合。
在本发明实施例中，标准器件100和测试器件200可以在半导体晶圆上基于同一衬底制作，并在衬底上制作半导体功能层，在半导体功能层上制作标准器件100的多个源极101、漏极102和栅极103，并制作测试器件200的第一电极201和第二电极202。测试器件200的尺寸小于标准器件100的尺寸，且测试器件200的栅宽小于标准器件的栅宽，所以测试器件200的测试电流低，可以满足功率及饱和电流等相关参数的晶圆级测试，从而可以预估得到标准器件100相应的电学参数，以方便筛选出合格的标准器件100。同时测试特定结构的测试器件200还可以得到标准器件100的相关电学性能，避免了针对标准器件100由于尺寸较大需要切割逐一封装后进行相关参数测量的问题，有效地降低了生产成本。
综上所述，通过采用与标准器件100相同的材料和工艺制作测试器件200，使测试器件200与标准器件100具有电特性相关性。测试器件200与标准器件100具有相关性的电特性可以包括电流、电压、电阻、电感、电容、功率、增益、效率、阻抗等参数或多个参数的组合。测试器件200可以具有正常的电特性功能，能够独立进行直流或射频电特性测量，或可以进行其他形式的电特性测量，从而可以通过对测试器件200的电学性能的测试来预估标准器件100的电学性能。
在本发明实施例中，具有两个电极的测试器件200，可以形成一肖特基二极管的结构。测试器件200与标准器件100之间的距离可以预先确定，可选的，该距离小于或等于10mm。
图2为标准器件100的包含一组源极101、漏极102、栅极103的剖面示意图。详细的，如图3所示，在一种具体实施方式中，测试器件200的第一电极201与标准器件100的漏极102相同，作为肖特基二极管的阴极；第二电极202与标准器件100的栅极103相同，作为肖特基二极管的阳极。第一电极201与第二电极202之间的距离L3和栅极103与漏极102之间的距离L2(栅漏距离)相同。
这样设置测试器件200的结构，可以通过测试该测试器件200的电压电容特性得到测试区12的半导体功能层14的载流子浓度，从而可以得出标准器件100所处位置的半导体功能层14的载流子浓度，同时该测试器件200形成的肖特基二极管结构相当于标准器件100的栅漏结构，可以通过测试该测试器件200的性能来预估标准器件100的栅极漏电的特性。
详细的，如图4所示，在另一种具体实施方式中，第一电极201与漏极102相同，与上一实施方式不同的是，第二电极202与源极101相同，第一电极201与第二电极202之间的距离L4等于栅极103和漏极102之间的距离L2与栅极103和源极101之间的距离L1(栅源距离)之和。
在制作这样的测试器件200时，可以在第一电极201下方的半导体功能层14和第二电极202下方的半导体功能层14之间制作隔离层15，该隔离层15通过离子注入工艺或氧化隔离工艺后消除或隔离掉位于其下的二维电子气、电子或空穴。
这样的结构类似于标准器件100在关断状态下器件的结构，可以通过测试该测试器件200的电流电压关系，得到衬底13漏电的大小，从而来预估标准器件100在关断状态下衬底漏电的特性。
在本发明实施例中，通过在标准器件100周围制作一测试器件200，可以通过测试该测试器件200的电学性能参数，在晶圆级测试中就可以预估得到标准器件100相应的电学参数，从而可以根据测试结果筛选出合格的标准器件100，无需将尺寸较大的标准器件100切割、封装再进行测试，因此，避免了现有技术中标准器件100无法通过晶圆级测试的问题，节省了测试流程，缩减了生产周期；此外，还可以针对性的对合格的标准器件100进行切割、封装等操作，因此，有效降低了生产成本。
实施例二
与上一实施例不同的是，如图5所示，在本实施例中，测试器件200还可以包括第三电极203，如上所述，第一电极201与漏极102相同，第二电极202与源极101和栅极103中的其中一个相同，第三电极203与源极101和栅极103中的另一个相同。
通过设置三个电极的测试器件200，使得测试器件200形成包括单一源极、栅极和漏极的器件，第一电极201可以为欧姆接触电极，与源极101相同的电极(如第二电极202)可以为欧姆接触电极，与栅极103相同的电极(如第三电极 203)可以为肖特基接触电极。测试器件200形成单胞结构，其栅宽小于标准器件100的栅宽。测试区12与有源区11的距离可以根据实际需要确定，即，测试器件200与标准器件100之间的距离可以小于或等于10mm。
可选的，标准器件100和测试器件200的结构可以为双极晶体管(BJT)、金属半导体场效应管(MESFET)、结型场效应管(JFET)、横向扩散场效应管(LDMOS)和高电子迁移率晶体管(HEMT)等常规半导体器件。材料可以为硅(Si)或氮化镓(GaN)和砷化镓(GaAs)等任意一种材料或多种材料的组合。
可选的，测试器件200的第一电极201可以为一种金属材料，也可以是多种金属材料的复合材料。与源极101相同的电极，可以为一种金属材料，也可以是多种金属材料的复合材料。与栅极103相同的电极，可以是单层金属栅极103，也可以是双层金属的叠层或多层栅极103结构。
通过测试具有三个电极的测试器件200的电学性能，可以估算出标准器件100的相应的电学性能。
实施例三
与上一实施例不同的是，第二电极202或第三电极203与相邻的一个源极101电连接以共用该源极101连接的源电极1012进行测试。换言之，在测试器件靠近标准器件的一侧，第二电极202或第三电极203与相邻的一个源极101可共用，即该共用的源极101与测试器件的第二电极202或第三电极203之间无间隙。
可选的，源极101上开设有通孔1013，源极101通过该通孔1013与制作于无源区的源电极1012连接。该通孔1013贯穿源极101下方的衬底13和半导体功能层14，使源极101可以通过设置的背面金属与源电极1012连接，源电极1012设置于源极101背面，在图6中未示出。本实施例中，第二电极202与源极101相同，该第二电极202与标准器件100中相邻的一个源极101连接，实现测试器件200和标准器件100共用一个源电极1012的效果。
通过共用电极的设计，测试器件200和标准器件100之间的距离更小，减少了测试器件200的占用面积。同时通过在标准器件100的源极101上设置通孔1013，使得源极101可以通过背面金属与源电极1012连接，可以进一步减少标准器件100的占用面积，提高整个晶圆材料的产量。
在上一实施例中，测试器件200没有与标准器件100共用电极，使测试器件200与标准器件100之间需具有一定的间距。这样就会由于材料或者工艺不均匀性带来误差，影响对标准器件100性能的判断。通过本实施例中测试器件200与标准器件100共用一源电极的设计，可以避免由于材料或者工艺不均匀性带来的误差，增加对标准器件100性能判断的准确性。
实施例二和三中的测试器件200为包括三个电极的单胞结构，标准器件100为多胞结构。测试器件200的栅宽小于标准器件100的栅宽，其具有较小的测试 电流，可以满足功率及饱和电流等相关参数的晶圆级测试，从而预估得到标准器件100的电学参数。
本发明实施例还提供了一种半导体器件的制造方法，如图7所示，该半导体器件制造方法包括：步骤S110、步骤S120、步骤S130和步骤S140。以下将对各步骤进行描述。
步骤S110，提供一衬底。
步骤S120，基于衬底制作半导体功能层。
在衬底上制作半导体功能层的步骤可以根据实际需要制作的器件的类型确定，这里不再赘述。
步骤S130，基于半导体功能层制作有源区、测试区和无源区。
步骤S140，在有源区内制作标准器件，在测试区制作用于测试标准器件性能参数的测试器件。
具体的，根据标准器件的范围和测试器件的类型确定有源区、测试区和无源区的具体位置，并根据标准器件的结构和测试器件的结构进行制作。制作的具体方法和具体的结构可以参见上述结构实施例。
有源区中制作有多个源极、多个栅极和多个漏极，形成标准器件。
制作标准器件可以根据实际需要的结构进行，在进行无源区内结构的制作时，可以无源区中制作有多个源电极、漏电极和栅电极。该方法还包括：将标准器件的源极与源电极连接；在无源区制作漏极互连线，将标准器件的漏极通过漏极互连线连接起来，并与漏电极连接；在无源区制作栅极互连线，将标准器件的栅极通过栅极互连线连接起来，并与栅电极连接。
在测试区中制作与漏极相同的第一电极和与源极和栅极的其中一个相同的第二电极，以形成测试器件。
测试器件用于测试标准器件的性能参数。测试器件的制作可以根据需要的结构进行，如前所述，测试器件可以制作成两端器件。同时，测试区中还可以制作有第三电极，该第三电极与源极、栅极中的另一个相同，形成一三端器件。测试器件的具体结构和具体效果可以参见上述结构实施例，这里不再赘述。
在制作为两端器件的测试器件时，还可以根据实际需要在测试器件的电极下的半导体功能层上制作隔离层，具体结构可参见实施例一中的描述。
通过将标准器件的源极、漏极、栅极与无源区内的源电极、漏电极、栅电极对应连接，完成标准器件的制作。标准器件的源极与源电极连接的方式可以包括两种：一种是制作空气桥将源极与源电极连接，空气桥跨越栅极互连线。另一种包括：制作贯穿源极所在区域的衬底和半导体功能层的通孔；在衬底远离半导体功能层的一侧制作源电极，将源电极通过通孔与源极连接，第二电极与相邻的一个源极电连接以共用该源极连接的源电极。制作通孔的结构和效果见上述实施例， 这里不再赘述。
本发明实施例提供的半导体器件及其制造方法，通过在标准器件周围制作一测试器件，可以通过测试该测试器件的电学性能参数，在晶圆级测试中就可以预估得到标准器件相应的电学参数，从而可以根据测试结果筛选出合格的标准器件，无需将尺寸较大的标准器件切割、封装再进行测试，因此，避免了现有技术中标准器件无法通过晶圆级测试的问题，节省了测试流程，缩减了生产周期；此外，还可以针对性的对合格的标准器件进行切割、封装等操作，因此，有效降低了生产成本。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接。可以是机械连接，也可以是电性连接。可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明的描述中，还需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (16)

  1. 一种半导体器件，其特征在于，包括：有源区、测试区及位于所述有源区和所述测试区之外的无源区，其中，
    所述有源区内制作有标准器件，所述测试区内制作有用于测试所述标准器件的性能参数的测试器件。
  2. 根据权利要求1所述的半导体器件，其特征在于，所述测试器件的栅宽小于所述标准器件的栅宽。
  3. 根据权利要求1或2所述的半导体器件，其特征在于，所述标准器件包括多个源极、多个漏极和多个栅极；
    所述测试器件包括第一电极和第二电极，所述第一电极与所述漏极相同，所述第二电极与所述源极和所述栅极中的其中一个相同。
  4. 根据权利要求3所述的半导体器件，其特征在于，所述第二电极与所述栅极相同，所述第一电极与所述第二电极之间的距离和所述多个栅极与所述多个漏极中相邻的栅极和漏极之间的距离相同。
  5. 根据权利要求3所述的半导体器件，其特征在于，所述第二电极与所述源极相同，所述第一电极与所述第二电极之间的距离等于所述多个栅极和所述多个漏极中相邻的栅极和漏极之间的距离与所述多个栅极和所述多个源极中相邻的栅极和源极之间的距离之和。
  6. 根据权利要求3所述的半导体器件，其特征在于，所述第二电极与相邻的源极电连接以共用所述相邻的源极连接的源电极。
  7. 根据权利要求3所述的半导体器件，其特征在于，所述测试器件的所述第二电极与相邻的所述标准器件的所述源极之间无间隙。
  8. 根据权利要求3所述的半导体器件，其特征在于，所述测试器件包括衬底、设置在所述衬底上的半导体功能层，所述第一电极和所述第二电极设置在所述半导体功能层上，其中，所述测试器件还包括设置在所述第一电极下方的半导体功能层和第二电极下方的半导体功能层之间的隔离层。
  9. 根据权利要求3所述的半导体器件，其特征在于，所述测试器件还包括第三电极，所述第三电极与所述源极和所述栅极中的另一个相同。
  10. 根据权利要求9所述的半导体器件，其特征在于，所述第三电极与相邻的源极电连接以共用所述相邻的源极连接的源电极。
  11. 根据权利要求9所述的半导体器件，其特征在于，所述测试器件的所述第三电极与相邻的所述标准器件的所述源极之间无间隙。
  12. 根据权利要求3至11中任一项所述的半导体器件，其特征在于，所述多个源极和所述多个漏极交替设置，所述多个栅极呈插指状设置在相邻的源极和漏极之间，所述多个栅极通过栅极互连线连接在一起并与制作于所述无源区的栅电极连接，所述多个漏极通过漏极互连线连接在一起并与制作于所述无源区的漏电极连接。
  13. 根据权利要求12所述的半导体器件，其特征在于，所述多个源极分别通过跨越所述栅极互连线的多个空气桥与制作于所述无源区的多个源电极连接；所述多个源极中的每个源极上开设有至少一个通孔，所述源极通过所述至少一个通孔与制作于所述无源区的与所述源极对应的源电极连接。
  14. 一种半导体器件的制造方法，其特征在于，包括：
    提供一衬底；
    基于所述衬底制作半导体功能层；
    基于所述半导体功能层制作有源区、测试区和无源区；
    在所述有源区中制作多个源极、多个栅极和多个漏极以形成标准器件；以及
    在所述测试区中制作与所述漏极相同的第一电极和与所述源极和所述栅极中的其中一个相同的第二电极以形成测试器件，所述测试器件用于测试所述标准器件的性能参数。
  15. 根据权利要求14所述的制造方法，其特征在于，在所述测试区中制作第三电极，所述第三电极与所述源极和所述栅极中的另一个相同。
  16. 根据权利要求14或15所述的制造方法，其特征在于，在所述无源区中制作多个源电极、多个漏电极和多个栅电极；所述方法还包括：
    将所述标准器件的源极与所述源电极连接；
    在所述无源区制作漏极互连线，将所述标准器件的漏极通过所述漏极互连线 连接起来，并与所述漏电极连接；以及
    在所述无源区制作栅极互连线，将所述标准器件的栅极通过所述栅极互连线连接起来，并与所述栅电极连接。
PCT/CN2018/094450 2017-07-04 2018-07-04 半导体器件及其制造方法 WO2019007358A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019528657A JP6949115B2 (ja) 2017-07-04 2018-07-04 半導体デバイス及びその製造方法
US16/415,497 US10845406B2 (en) 2017-07-04 2019-05-17 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710538379.5A CN108807513B (zh) 2017-07-04 2017-07-04 半导体器件及其制造方法
CN201710538379.5 2017-07-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/415,497 Continuation US10845406B2 (en) 2017-07-04 2019-05-17 Semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
WO2019007358A1 true WO2019007358A1 (zh) 2019-01-10

Family

ID=64094195

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/094450 WO2019007358A1 (zh) 2017-07-04 2018-07-04 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US10845406B2 (zh)
JP (1) JP6949115B2 (zh)
CN (1) CN108807513B (zh)
WO (1) WO2019007358A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752166A (zh) * 2019-09-09 2020-02-04 福建省福联集成电路有限公司 一种空气桥监控结构及其制作方法
CN113437039B (zh) * 2021-06-29 2022-07-26 深圳市时代速信科技有限公司 一种半导体器件及其制备方法
CN113437040B (zh) * 2021-06-29 2022-05-31 深圳市时代速信科技有限公司 半导体器件及其制备方法
CN113436982B (zh) * 2021-06-29 2022-05-31 深圳市时代速信科技有限公司 半导体器件及其制备方法
WO2023159578A1 (zh) * 2022-02-28 2023-08-31 华为技术有限公司 半导体结构及其工作方法、功率放大电路、电子设备
CN117912979B (zh) * 2024-03-20 2024-06-07 合肥晶合集成电路股份有限公司 关键尺寸的量测方法及量测结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847609A (zh) * 2008-12-24 2010-09-29 乐金显示有限公司 制造显示器的方法
CN102945841A (zh) * 2012-11-22 2013-02-27 上海集成电路研发中心有限公司 Mos晶体管有效沟道长度测试结构及测试方法
CN103400824A (zh) * 2013-07-24 2013-11-20 上海宏力半导体制造有限公司 检测件和晶圆
CN105206601A (zh) * 2015-10-19 2015-12-30 京东方科技集团股份有限公司 测试组件单元、阵列基板、显示面板、显示装置以及制造测试组件单元的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728580B2 (en) * 2013-05-13 2017-08-08 Infineon Technologies Ag Power transistor with integrated temperature sensor element, power transistor circuit, method for operating a power transistor, and method for operating a power transistor circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847609A (zh) * 2008-12-24 2010-09-29 乐金显示有限公司 制造显示器的方法
CN102945841A (zh) * 2012-11-22 2013-02-27 上海集成电路研发中心有限公司 Mos晶体管有效沟道长度测试结构及测试方法
CN103400824A (zh) * 2013-07-24 2013-11-20 上海宏力半导体制造有限公司 检测件和晶圆
CN105206601A (zh) * 2015-10-19 2015-12-30 京东方科技集团股份有限公司 测试组件单元、阵列基板、显示面板、显示装置以及制造测试组件单元的方法

Also Published As

Publication number Publication date
US20190271737A1 (en) 2019-09-05
JP6949115B2 (ja) 2021-10-13
JP2020512680A (ja) 2020-04-23
CN108807513A (zh) 2018-11-13
US10845406B2 (en) 2020-11-24
CN108807513B (zh) 2019-08-20

Similar Documents

Publication Publication Date Title
WO2019007358A1 (zh) 半导体器件及其制造方法
US10861947B2 (en) Methods for processing high electron mobility transistor (HEMT)
CN1950945B (zh) 具有多个场板的宽能带隙晶体管
US3969745A (en) Interconnection in multi element planar structures
US10204992B2 (en) Tuned semiconductor amplifier
KR102632903B1 (ko) 트랜지스터 레벨 입력 및 출력 고조파 종단들
KR20100032429A (ko) 내부 안정 네트워크를 포함하는 ｒｆ 트랜지스터 패키지들 및 이들의 형성 방법
Quay et al. High‐power microwave GaN/AlGaN HEMTs and MMICs on SiC and silicon substrates for modern radio communication
Avval et al. Holistic optimization technique for solving low thermal conductivity of sapphire substrates in high frequency devices
US4016643A (en) Overlay metallization field effect transistor
JP2023530546A (ja) 共有電極を備えた集積トランジスタ
KR20230028394A (ko) 다중 구역 라디오 주파수 트랜지스터 증폭기
KR101377165B1 (ko) 직렬 접속식 고전자 이동도 트랜지스터 디바이스 및 그 제조 방법
WO2023124249A1 (zh) 混合单片微波集成电路及其制作方法
Min et al. Analysis of issues in gate recess etching in the InAlAs/InGaAs HEMT manufacturing process
Xie et al. 100 nm T-gate GaN-on-Si HEMTs fabricated with CMOS-compatible metallization for microwave and mm-Wave applications
Dunleavy Monolithic microwave IC technology
US11728419B2 (en) High electron mobility transistor
Chang et al. Effects of parasitic gate capacitance and gate resistance on radiofrequency performance in LG= 0.15 μm GaN high‐electron‐mobility transistors for X‐band applications
Lei et al. An AlGaN/GaN HEMT-based monolithic integrated X-band low noise amplifier
Lin et al. Pure-play GaN foundry technology for 50V applications
Ghadimi Avval Distributed Modeling Approach for Electrical and Thermal Analysis of High-Frequency Transistors
Golio et al. Monolithic Microwave IC Technology
US8994114B1 (en) Performance enhancement of active device through reducing parasitic conduction
CN114695531A (zh) 一种半导体器件及其制备方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18828477

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019528657

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18828477

Country of ref document: EP

Kind code of ref document: A1