WO2018234144A1 - Bondpadschichtsystem, gassensor und verfahren zur herstellung eines gassensors - Google Patents

Bondpadschichtsystem, gassensor und verfahren zur herstellung eines gassensors Download PDF

Info

Publication number
WO2018234144A1
WO2018234144A1 PCT/EP2018/065780 EP2018065780W WO2018234144A1 WO 2018234144 A1 WO2018234144 A1 WO 2018234144A1 EP 2018065780 W EP2018065780 W EP 2018065780W WO 2018234144 A1 WO2018234144 A1 WO 2018234144A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
platinum
tantalum
nanometers
semiconductor chip
Prior art date
Application number
PCT/EP2018/065780
Other languages
English (en)
French (fr)
Inventor
Michael Knauss
Heinz Nedelmann
Bernd Klein
Vitaliy Kondrashov
Raschid Baraki
Martin LAPISA
Heribert Weber
Andreas Scheurle
Isolde Simon
Melissa Delheusy
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to CN201880041909.8A priority Critical patent/CN110785375A/zh
Priority to US16/625,185 priority patent/US11407635B2/en
Publication of WO2018234144A1 publication Critical patent/WO2018234144A1/de

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/22—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating capacitance
    • G01N27/221—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating capacitance by investigating the dielectric properties
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/0004—Gaseous mixtures, e.g. polluted air
    • G01N33/0009—General constructional details of gas analysers, e.g. portable test equipment
    • G01N33/0027—General constructional details of gas analysers, e.g. portable test equipment concerning the detector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0214—Biosensors; Chemical sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0292—Sensors not provided for in B81B2201/0207 - B81B2201/0285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/098—Arrangements not provided for in groups B81B2207/092 - B81B2207/097
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0133—Wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/0143—Focussed beam, i.e. laser, ion or e-beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0181—Physical Vapour Deposition [PVD], i.e. evaporation, sputtering, ion plating or plasma assisted deposition, ion cluster beam technology
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/22—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating capacitance
    • G01N27/221—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating capacitance by investigating the dielectric properties
    • G01N2027/222—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating capacitance by investigating the dielectric properties for analysing gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05019—Shape in side view being a non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Definitions

  • Bondpad layer system Bondpad layer system, gas sensor and method of making a
  • the present invention relates to a bonding pad layer system, a gas sensor, and a method of manufacturing a gas sensor.
  • a paste dot e.g. its resistance changes when certain gases are in its vicinity, such as described in EP 085 92 31 AI.
  • the paste After depositing the paste, it must be sintered to remove organic paste ingredients and set the desired gas sensitivity.
  • the sintering is usually done at temperatures that can be well over 400 ° C, as described for example in DE 10 2015 209 267 AI. Since the micromechanical substructure / sensor chip is already completely processed during the sintering of the paste, this must be the sintering process without
  • Bondability (bond wire adhesion) is sufficiently stable to a process
  • the air mass sensor chip also has a self-supporting dielectric membrane in which a platinum heating structure is integrated.
  • the interconnect contacting method described in DE 198 24 400 AI is a
  • Aluminum bond pad placed for the most part in a contact hole and implemented within the contact hole of the electrical connection of the heater leading platinum conductor by means of a ring contact.
  • Aluminum bond pad is thus deposited within this contact hole partially on a platinum layer and on a layer of the dielectric layer system, which is located below the platinum layer.
  • the present invention provides a bondpad layer system according to claim 1, a gas sensor according to claim 10 and a method of manufacturing a gas sensor according to claim 11.
  • the invention accordingly relates to a bonding pad layer system which is located on a semiconductor chip.
  • This semiconductor chip may be, for example, a micromechanical
  • Act semiconductor chip in which at least one cantilevered dielectric membrane is integrated with a heater made of platinum.
  • Bondpad Mrssystems takes place first the deposition of a tantalum layer, then the deposition of a first platinum layer, then the deposition of a tantalum nitride layer, then the deposition of a second platinum layer and then the deposition of a gold layer, which Realization of a bond pad is used.
  • the gold bond pad can be connected to a bonding wire, whereby the entire bond pad layer system on a
  • bond pads consisting of the abovementioned bonding pad layer system, are also located outside a contact hole area on the semiconductor chip surface and serve for electrical contacting of electrode structures.
  • the invention relates to a gas sensor, comprising at least one Bondpad Mrssystem according to the first aspect and a paste dot.
  • the invention relates to a method of manufacturing a gas sensor comprising a bonding pad layer system and a paste dot, comprising the steps of: providing a semiconductor chip as a base, e.g. a micromechanical semiconductor chip in which at least one cantilevered dielectric membrane is integrated with a heater made of platinum, depositing a tantalum layer, depositing a first platinum layer, depositing a tantalum nitride layer, depositing a second platinum layer, depositing a gold layer forming at least one bond pad for connection to a bonding wire on the gold layer, forming
  • Electrode structures forming a paste dot and sintering the paste dot.
  • the invention provides a bondpad layer system, a gas sensor, and a corresponding manufacturing method comprising a specific layer sequence that is high temperature stable and, after sintering the paste dot in a backend process, reliable, stable, and stable
  • Bondpad Mrssystem as well as the functionality of the gas sensor remain stable in their properties, even if they are exposed to temperatures at which paste dots, which are used for the production of gas sensors, are sintered. These are in particular temperatures in the range of 400 ° C and above.
  • the invention thus makes it possible to produce a high-temperture-stable bonding pad layer system, as is the case, for example, for gas sensors in the
  • the semiconductor chip is a micromechanical semiconductor chip in which at least one self-supporting dielectric membrane comprising dielectric layers, a platinum interconnect and a heater made of platinum are integrated. This allows a variety of applications of the layer system.
  • At least one bonding pad is located substantially in the region of a contact hole on the semiconductor chip in which the connection of a platinum conductor track leading to the heater takes place with the aid of a ring contact.
  • At least one bonding pad is located substantially in the region outside the contact hole on the semiconductor chip. This can be a connection to the heater and / or additional
  • the high-temperature-stable bonding pad layer system has the layer sequence tantalum / platinum / tantalum nitride / platinum 2 / gold. According to one
  • the layer thickness of the tantalum layer 2 - 200 nanometers is the layer thickness of the tantalum layer 2 - 200 nanometers, the layer thickness of the first platinum layer 50 - 1000 nanometers, the layer thickness of the tantalum nitride layer 2 - 200 nanometers, the layer thickness of the second platinum layer 2-400 nanometers, and the layer thickness of the gold layer 50 - 1000 nanometers.
  • the layer thicknesses can thus be optimally adapted to the sintering process, for example unwanted
  • the layer thickness of the tantalum layer is 5-50 nanometers
  • the layer thickness of the first platinum layer is 100-500 nanometers
  • the layer thickness of the tantalum nitride layer is 5-50 nanometers
  • the layer thickness of the second platinum layer is 10-150 nanometers
  • the layer thickness of the first platinum layer is 100-500 nanometers
  • the layer thickness of the tantalum nitride layer is 5-50 nanometers
  • the layer thickness of the second platinum layer is 10-150 nanometers
  • the diffusion behavior of atoms through the tantalum nitride layer can be influenced or prevented.
  • the layer composition of the tantalum nitride layer is stoichiometric. As a result, the diffusion of atoms of other layers through the tantalum nitride layer during the sintering process can be controlled.
  • the tantalum layer and the first platinum layer of the bondpad layer system are also used for producing electrical conductor tracks and electrodes, for example in the form of interdigital structures. This allows precise microelectronic components with low power consumption to be created in a small space.
  • at least one bonding pad for connection to a bonding wire outside the contact hole area is formed on the first platinum layer of the bonding pad layer system. In this way, the conductor paths leading to the electrode structures, consisting of the tantalum and first platinum layer of the bonding pad layer system, can be electrically contacted reliably and with long-term stability by means of a bonding wire.
  • Sputtering can be produced according to a preferred
  • the tantalum nitride layers are formed by annealing applied tantalum layers at temperatures above 600 ° C in an ammonia (NH3) / hydrogen (H2) atmosphere or in a nitrogen (N2) / hydrogen (H2) atmosphere. This allows a particularly accurate adjustment of the composition of the tantalum nitride layer.
  • the tantalum and the first platinum layer are formed by means of a photoresist mask and a subsequent etching step into strip conductors and electrode structures, e.g. to interdigital structures, wherein the etching can be carried out by means of IBE etching, plasma etching, wet chemical etching and combinations thereof.
  • FIG. 1 a schematic representation of a gas sensor according to a first
  • FIG. 2 is a schematic representation of a bondpad layer system according to a second embodiment of the present invention
  • FIG. FIG. 3 shows a schematic flowchart for explaining a method for producing a bondpad layer system, or a gas sensor, according to a further embodiment.
  • FIG. 1 is a schematic diagram of a gas sensor according to a first embodiment of the present invention.
  • a gas sensor comprising a Bondpad harshsystem 1, comprising a micromechanical semiconductor chip 11 with a cavern 12 as a base, two dielectric layers 13 and 14, a platinum conductor 10 to the heater 15 in the Kavernen Scheme 12, a tantalum layer 6, thereon deposited a first platinum layer 5, deposited thereon a tantalum nitride layer 4, deposited thereon a second platinum layer 3, deposited thereon a gold layer 2, wherein the individual layer deposits over the entire surface, also take place via a contact hole 9 and then the structuring of individual layers with the help of
  • Standard procedure takes place. Also shown are a bonding pad 8, a bonding wire 8a, a paste dot 7, and schematically an electrode structure (e.g.
  • the Bondpad 8 can in
  • Dielectric membrane layers 13 and 14 may comprise silicon dioxide (S1O2), silicon nitride (S13N4), and mixtures thereof, each individually composed of a plurality of dielectric layers or different dielectric layers
  • the core of the invention is to realize a bonding pad 8, in which after a sintering process on a gold layer 2 reliably a bonding wire 8a made of gold can be attached.
  • Wire bonding of gold wires to gold bondpads becomes used as standard in the electrical connection of integrated semiconductor chips.
  • the bond pads are not exposed to temperatures above 400 ° C after production. Since gold can increasingly diffuse into platinum and tantalum at high temperatures and under certain atmospheric conditions and can impair the adhesion of the bonding pad 8 to the substrate, according to the invention, as shown in FIG. 1, a tantalum nitride layer 4 acts as a diffusion barrier between the gold layer 2 and the underlying first platinum layer 5 G.Piatin1 ") and the tantalum layer 6. Due to the moderate adhesion of gold to tantalum nitride, the gold layer 2 acts as a diffusion barrier
  • Tantalum nitride layer 4 additionally a second platinum layer 3 G, Platin2 " used as an adhesive layer
  • Bondpad layer system which is composed as follows:
  • Tantalum / Platinl / tantalum / Platin2 / gold is, starting with Tantalum 6 as the first layer deposition, on a
  • Layer system 1 can be used for the production of electrodes 7a.
  • the tantalum layer 6 and the first platinum layer 5 are formed by selective use of etching masks and etching processes as electrodes 7a and conductor tracks 7b in the membrane region as well as outside the membrane region, on which later a paste 7 can be deposited. in the
  • Tantalum nitride layer 4 the second platinum layer 3 and the gold layer 2 on the first platinum layer 5 and the tantalum layer 6, resulting in the already described above Bondpad Anlagenler tantalum / platinum / tantalum nitride / platinum 2 / gold. If one assumes the structure of a semiconductor chip, e.g. the one
  • Micromechanical air mass sensor from the prior art, it can be with custom masks, the basis for a gas sensor chip produce. Since aluminum and platinum already react at relatively low temperatures (200-300 ° C.), which can lead, among other things, to formation of holes in the contact region of both materials, and further the bond pads 8 in the case of a gas sensor Separately, eg by gelling, can be protected from environmental influences, there is a need to replace the chemically unstable aluminum by chemically stable materials such as gold or platinum.
  • the described bondpad layer system 1 therefore uses platinum and gold as
  • a tantalum layer 6 is first formed on the semiconductor chip
  • the tantalum nitride layer 4, the second platinum layer 3 and the gold layer 2 deposited and structured the overall layer system.
  • Separation of the individual layers takes place by means of sputtering, reactive sputtering, chemical vapor deposition (CVD), physical vapor
  • PVD Pulsed Laser Redeposition
  • ALD Atomic Layer Deposition
  • electrode structures for example interdigital structures
  • printed conductors 7b are generated, which consist of a sequence of the first platinum layer 5 and the tantalum.
  • Layer 6 exist.
  • the procedure here is that with the aid of a first mask plane the gold layer 2, the second platinum layer 3 and the tantalum nitride layer 4 and then, with the aid of a second mask plane, the first platinum layer 5 and the tantalum Layer 6 are structured. While bonding pad structures are produced with the first mask plane, which later also serve for electrically contacting the electrodes 7a, the second mask plane is used to produce the electrodes 7a, their electrical leads, as well as for the realization of the final bond pad 8 in the area of the contact hole 9 and the final bonding pads 8 outside the contact hole area 9.
  • the structuring of the individual layers can take place with the aid of masks and standard etching methods, such as IBE etching, plasma etching, wet-chemical etching or combinations of these.
  • a wet chemical etching step may e.g. be used to space the edges of the gold layer 2 from the edges of the second platinum layer 3 and the tantalum nitride layer 4. In this way it can be ensured that gold can not diffuse over edges of the second platinum layer 3 and the tantalum nitride layer 4 and can pass uncontrollably into the first platinum layer 5 or the tantalum layer 6.
  • Layers can be further adapted to the sintering conditions (temperature, atmosphere, time).
  • Typical layer thicknesses range from a few nanometers to several micrometers. Preferred layer thicknesses are for the tantalum layer 6 in the range of 2 to 200 nanometers, for the first platinum layer 5 in the range of 50 to 1000 nanometers, for the tantalum nitride layer 4 in the range of 2 to 200 nanometers, for the second platinum Layer 3 in the range of 2 - 400
  • Nanometer and for the gold layer 2 in the range of 50-1000 nanometers.
  • Particularly preferred layer thicknesses are for the tantalum layer 6 in the range of 5 to 50 nanometers, for the first platinum layer 5 in the range of 100 to 500 nanometers, for the tantalum nitride layer 4 in the range of 5 to 50 nanometers, for the second Platinum layer 3 in the range of 10-150 nanometers and for the gold layer 2 in the range of 200-600 nanometers. There are essentially two aspects to choosing the layer thickness
  • Layer composition has a role, which influences the
  • the variations can be in the following range: Ta x N y , with x from 1 to 5 and y from 0.04 to 6.
  • the tantalum nitride layer 4 may be e.g. be produced by sputtering. Furthermore, it is also conceivable to produce the tantalum nitride layer 4 by annealing Ta layers at temperatures above 600 ° C. in an ammonia (NH 3) / hydrogen (H 2) atmosphere or in a nitrogen (N 2) / hydrogen (H 2) can.
  • NH 3 ammonia
  • H 2 nitrogen
  • N 2 nitrogen
  • FIG. 2 is a schematic diagram of a bondpad layer system according to a second embodiment of the present invention.
  • Bondpad harshsystems 1 comprising a micromechanical semiconductor chip 11 as a base, two dielectric layers 13 and 14, a platinum conductor 10 of the heater 15, a tantalum layer 6, deposited thereon a first platinum layer 5, deposited thereon a tantalum nitride layer 4, thereon
  • Contact hole 9 form, in this the platinum conductor supply 10 to the heater 15 with the proposed Bondpad Anlagensystem 1 to contact and provide a bonding wire 8a and a bonding pad 8 outside the contact hole 9 on the Bondpad Anlagensystem 1.
  • FIG. 3 shows a schematic flowchart for explaining a method for producing a bondpad layer system, or a gas sensor, according to a further embodiment.
  • the method according to FIG. 3 is suitable for producing the devices described above and can be made according to all variants described with reference to these devices
  • a semiconductor chip as a base, e.g. on
  • micromechanical semiconductor chip 11 in which at least one cantilevered dielectric membrane consisting of the dielectric layers 13, 14, the platinum interconnect 10 and a heater 15 made of platinum is integrated.
  • a tantalum layer 6 is deposited.
  • a first platinum layer 5 is deposited.
  • a tantalum nitride layer 4 is deposited.
  • a gold layer 2 is deposited.
  • a bonding pad 8 for connection to a bonding wire 8a is formed in the gold layer 2, substantially in the region of a contact hole 9 on the semiconductor chip 11, in which the connection of the leading to the heater 15 platinum conductor 10 by means of a Ring contact takes place. Furthermore, it is possible in this step to provide bonding pads outside the contact hole area 9.
  • a step S08
  • Electrode structures 7a and printed conductors 7b generated.
  • step S09 a paste dot 7 is formed.
  • step S10 the paste dot 7 is sintered.
  • the steps S01 to S10 are preferably in the order of their
  • a bonding wire 8a can be attached.
  • Particularly preferred further applications for the bonding pad layer system according to the invention are, for example, gas sensors, the application in

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Food Science & Technology (AREA)
  • Combustion & Propulsion (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Investigating Or Analyzing Materials By The Use Of Fluid Adsorption Or Reactions (AREA)

Abstract

Die vorliegende Erfindung schafft ein Bondpadschichtsystem (1), einen Gassensor und ein Herstellungsverfahren für ein hochtemperaturstabiles Bondpadschichtsystem (1). Das Bondpadschichtsystem (1), wird auf einem Halbleiterchip als Basis, z.B. einem mikromechanischen Halbleiterchip (11) in welchem mindestens eine freitragende dielektrische Membran bestehend aus dielektrischen Schichten (13, 14), eine Platin-Leiterbahn (10) und ein Heizer (15) aus Platin integriert ist, abgeschieden. Dabei erfolgt zuerst die Abscheidung einer Tantal-Schicht (6), darauf die Abscheidung einer erste Platin-Schicht (5), darauf die Abscheidung einer Tantalnitrid-Schicht (4), darauf die Abscheidung einer zweiten Platin-Schicht (3), und darauf die Abscheidung eine Gold-Schicht (2), wobei in der Gold-Schicht (2) mindestens ein Bondpad (8) zur Verbindung mit einem Bonddraht (8a) ausgebildet ist. Das Bondpad (8) befindet sich dabei im Wesentlichen im Bereich eines Kontaktlochs (9) auf dem Halbleiterchip (11), in dem der Anschluss einer zum Heizer (15) führenden Platin-Leiterbahn (10) mit Hilfe eines Ringkontakts erfolgt und/oder außerhalb dieses Bereichs.

Description

Beschreibung Titel
Bondpadschichtsystem, Gassensor und Verfahren zur Herstellung eines
Gassensors
Die vorliegende Erfindung betrifft ein Bondpadschichtsystem, einen Gassensor und ein Verfahren zur Herstellung eines Gassensors.
Stand der Technik
Obwohl auf beliebige mikromechanische Bauelemente anwendbar, werden die vorliegende Erfindung und die ihr zugrundeliegende Problematik anhand von Bauelementen mit Gassensorchips erläutert.
Bei der Herstellung von mikromechanischen Gassensoren wird in der Regel nach Fertigstellung eines mikromechanischen Chips, welcher eine freitragende, dielektrische, Membran besitzt, in der sich eine Heizerstruktur aus Platin und auf der sich zudem Interdigitalelektrodenstrukturen befinden, auf den Elektroden, ein Pastendot abgelegt, der z.B. seinen Widerstand ändert, wenn bestimmte Gase in seiner Nähe sind, wie etwa in EP 085 92 31 AI beschrieben.
Nach Ablegen des Pastendots muss dieser gesintert werden, um organische Pastenbestandteile entfernen und die gewünschte Gassensitivität einstellen zu können. Das Sintern geschieht in der Regel bei Temperaturen die deutlich über 400°C liegen können, wie zum Beispiel in DE 10 2015 209 267 AI beschrieben. Da beim Sintern der Paste der mikromechanische Unterbau/Sensorchip schon vollständig prozessiert ist, muss dieser den Sinterprozess ohne
Funktionsbeeinträchtigung überstehen können. Das bedeutet auch, dass die Bondpads und die Bondpadverbindungen zu Leiterbahnebenen während des Sinterprozesses nicht degradieren dürfen. Es gibt bereits mikromechanisch hergestellte Gassensoren auf dem Markt, bei denen mit einem Gold-Bonddraht auf die Platin-Schicht eines Tantal/Platin- Bondpadschichtsystems gebondet wird. Dieses System ist jedoch nicht ausreichend prozessstabil und besitzt z.B. stark streuende
Bonddrahthaftungswerte.
Es wäre nun von Vorteil, ein Schichtsystem zu konzipieren, bei dem die
Bondbarkeit (Bonddrahthaftung) ausreichend prozessstabil ist, um eine
Hochvolumenfertigung sicherstellen zu können.
Bei der Realisierung eines derartigen Schichtsystems soll weiter das in der DE 198 24 400 AI bei einem mikromechanischer Luftmassensensorchip
beschriebene Leiterbahn-Kontaktierungsverfahren Anwendung finden, um unabhängig von möglichen Leiterbahnunterbrechungen aufgrund von
Kantenabrissen an Kontaktlochkanten zu werden. Wie der Gassensorchip, so besitzt auch der Luftmassensensorchip eine freitragende dielektrische Membran, in welcher eine Heizstruktur aus Platin integriert ist. Bei dem in der DE 198 24 400 AI beschriebenen Leiterbahn-Kontaktierungsverfahren wird ein
Aluminiumbondpad zum größten Teil in einem Kontaktloch abgelegt und innerhalb des Kontaktlochs der elektrische Anschluss der zum Heizer führenden Platin-Leiterbahn mit Hilfe eines Ringkontakts umgesetzt. Das
Aluminiumbondpad wird somit innerhalb dieses Kontaktlochs partiell auf einer Platin-Schicht sowie auf einer Schicht des dielektrischen Schichtsystem, welche sich unterhalb der Platin-Schicht befindet, abgelegt. Durch diese Art der
Kontaktierung wird sicher gestellt, dass Kantenabrisse an Kontaktlochkanten aufgrund negativer Ätzflanken nicht zu einer Unterbrechung der elektrischen Kontaktierung der Platin-Heizerstrukturen führen können.
Offenbarung der Erfindung
Die vorliegende Erfindung schafft ein Bondpadschichtsystem nach Anspruch 1, einen Gassensor nach Anspruch 10 und ein Verfahren zur Herstellung eines Gassensors nach Anspruch 11. Gemäß einem ersten Aspekt betrifft die Erfindung demnach ein Bondpadschichtsystem, welches sich auf einem Halbleiterchip befindet. Bei diesem Halbleiterchip kann es sich z.B. um einen mikromechanischen
Halbleiterchip handeln, in welchem mindestens eine freitragende dielektrische Membran mit einem Heizer aus Platin integriert ist. Bei der Herstellung des Bondpadschichtsystems erfolgt zuerst die Abscheidung einer Tantal-Schicht, darauf die Abscheidung einer ersten Platin-Schicht, darauf die Abscheidung einer Tantalnitrid-Schicht, darauf die Abscheidung einer zweiten Platin-Schicht und darauf die Abscheidung einer Gold-Schicht, welche zur Realsierung eines Bondpads dient. Das Gold-Bondpad kann mit einem Bonddraht verbunden werden, wobei sich das gesamte Bondpadschichtsystem auf einem
Halbleiterchip und dort im Wesentlichen im Bereich eines Kontaktlochs, in welchem der Anschluss einer zum Heizer führenden Platin-Leiterbahn mit Hilfe eines Ringkontakts erfolgt, befinden kann. Weiter ist es denkbar, dass sich Bondpads, bestehend aus dem oben genannten Bondpadschichtsystem, auch außerhalb eines Kontaktlochbereichs auf der Halbleiterchipoberfläche befinden und zur elektrischen Kontaktierung von Elektrodenstrukturen dienen.
Gemäß einem zweiten Aspekt betrifft die Erfindung einen Gassensor, umfassend mindestens ein Bondpadschichtsystem gemäß dem ersten Aspekt sowie einen Pastendot.
Gemäß einem dritten Aspekt betrifft die Erfindung ein Verfahren zur Herstellung eines Gassensors umfassend ein Bondpadschichtsystem und einen Pastendot mit den Schritten in der Reihenfolge: Bereitstellen eines Halbleiterchips als Basis, z.B. eines mikromechanischen Halbleiterchips, in welchem mindestens eine freitragende dielektrische Membran mit einem Heizer aus Platin integriert ist, abscheiden einer Tantal-Schicht, abscheiden einer ersten Platin-Schicht, abscheiden einer Tantalnitrid-Schicht, abscheiden einer zweiten Platin-Schicht, abscheiden einer Gold-Schicht, ausbilden mindestens eines Bondpads zur Verbindung mit einem Bonddraht auf der Gold-Schicht, ausbilden von
Elektrodenstrukturen, ausbilden eines Pastendots und sintern des Pastendots.
Bevorzugte Weiterbildungen sind Gegenstand der jeweiligen Unteransprüche. Vorteile der Erfindung
Die Erfindung stellt ein Bondpadschichtsystem, einen Gassensor und ein entsprechendes Herstellungsverfahren bereit, umfassend eine spezifischen Schichtenabfolge, die hochtemperaturstabil ist und nach einem Sintern des Pastendots in einem Backendprozess zuverlässige, stabile und
hochvolumenfähige Drahtbondverbindungen ermöglicht. Unter
„hochtemperaturstabil" ist insbesondere zu verstehen, dass das
Bondpadschichtsystem als auch die Funktionalität des Gassensors hinsichtlich ihrer Eigenschaften stabil bleiben, auch wenn sie Temperaturen ausgesetzt werden, bei denen Pastendots, die zur Herstellung von Gassensoren verwendet werden, gesintert werden. Dies sind insbesondere Temperaturen im Bereich von 400°C und darüber.
Die Erfindung ermöglicht somit die Erzeugung eines hochtemperturstabilen Bondpadschichtsystems, wie es zum Beispiel für Gassensoren in der
Hochvolumenfertigung verwendet werden kann.
Gemäß einer bevorzugten Weiterbildung handelt es sich bei dem Halbleiterchip um einen mikromechanischen Halbleiterchip, in welchem mindestens eine freitragende dielektrische Membran umfassend dielektrischen Schichten, eine Platin-Leiterbahn und ein Heizer aus Platin integriert sind. Dies ermöglicht vielfältige Anwendungsmöglichkeiten des Schichtsystems.
Gemäß einer bevorzugten Weiterbildung befindet sich mindestens ein Bondpad im Wesentlichen im Bereich eines Kontaktlochs auf dem Halbleiterchip, in welchem der Anschluss einer zum Heizer führenden Platin-Leiterbahn mit Hilfe eines Ringkontakts erfolgt.
Gemäß einer bevorzugten Weiterbildung befindet sich mindestens ein Bondpad im Wesentlichen im Bereich außerhalb des Kontaktlochs auf dem Halbleiterchip. Hierüber kann ein Anschluss an den Heizer und/oder zusätzliche
Elektrodenstrukturen und Leiterbahnen erfolgen. Wie erwähnt, besitzt das hochtemperurstabile Bondpadschichtsystem die Schichtenfolge Tantal/Platinl/Tantalnitrid/Platin2/Gold. Gemäß einer
bevorzugten Weiterbildung beträgt die Schichtdicke der Tantal-Schicht 2 - 200 Nanometer, die Schichtdicke der ersten Platin-Schicht 50 - 1000 Nanometer, die Schichtdicke der Tantalnitrid-Schicht 2 - 200 Nanometer, die Schichtdicke der zweiten Platin-Schicht 2 - 400 Nanometer, und die Schichtdicke der Gold- Schicht 50 - 1000 Nanometer. Die Schichtdicken können somit optimal an den Sinterprozess angepasst werden, um zum Beispiel ungewünschte
Diffusionsprozesse zu verhindern, oder bestimmte Funktionen zu gewährleisten.
Gemäß einer bevorzugten Weiterbildung beträgt die Schichtdicke der Tantal- Schicht 5 - 50 Nanometer, die Schichtdicke der ersten Platin-Schicht 100 - 500 Nanometer, die Schichtdicke der Tantalnitrid-Schicht 5 - 50 Nanometer, die Schichtdicke der zweiten Platin-Schicht 10 - 150 Nanometer, und die
Schichtdicke der Gold-Schicht 200 - 600 Nanometer. Durch eine optimale
Anpassung der Schichtdicken auf die gewünschte Funktion bzw. den
angewandten Sinterprozess können kürzere Prozesszeiten bei der Abscheidung und geringerer Materialverbrauch erreicht werden. Gemäß einer bevorzugten Weiterbildung ist die Schichtzusammensetzung der
Tantalnitrid Schicht aus Tantal (Ta) und Stickstoff (N2) im Verhältnis TaxNy, wobei x zwischen 1 und 5 ist und y zwischen 0,04 und 6. Durch die gewählte
Schichtzusammensetzung kann das Diffusionsverhalten von Atomen durch die Tantalnitrid-Schicht beeinflusst bzw. verhindert werden.
Gemäß einer bevorzugten Weiterbildung ist die Schichtzusammensetzung der Tantalnitrid-Schicht stöchiometrisch. Hierdurch kann die Diffusion von Atomen anderer Schichten durch die Tantalnitrid-Schicht hindurch beim Sinterprozess kontrolliert werden.
Gemäß einer bevorzugten Weiterbildung wird die Tantal-Schicht und die erste Platin-Schicht des Bondpadschichtsystems auch zur Herstellung elektrischer Leiterbahnen und Elektroden, z.B. in Form von Interdigitalstrukturen, verwendet. So können präzise mikroelektronische Bauteile mit geringem Leistungsverbrauch auf kleinstem Raum geschaffen werden. Gemäß einer bevorzugten Weiterbildung ist mindestens ein Bondpad zur Verbindung mit einem Bonddraht außerhalb des Kontaktlochbereichs auf der ersten Platin-Schicht des Bondpadschichtsystem ausgebildet. Auf diese Weise können die zu den Elektrodenstrukturen führenden Leiterbahnen, bestehend aus der Tantal- und ersten Platin-Schicht des Bondpadschichtsystems, mit Hilfe eines Bonddrahts sicher und langzeitstabil elektrisch kontaktiert werden.
Während Tantalnitridschichten standardmäßig mit Hilfe der reaktiven
Sputtertechnik hergestellt werden, können gemäß einer bevorzugten
Weiterbildung des erfindungsgemäßen Verfahrens die Tantalnitrid-Schichten auch durch Tempern von aufgebrachten Tantal-Schichten bei Temperaturen über 600°C in einer Ammoniak (NH3) / Wasserstoff (H2) Atmosphäre oder in einer Stickstoff (N2) / Wasserstoff (H2) Atmosphäre gebildet werden. Dies ermöglicht ein besonders exaktes Einstellen der Zusammensetzung der Tantalnitrid-Schicht.
Gemäß einer bevorzugten Weiterbildung des erfindungsgemäßen Verfahrens wird die Tantal und die erste Platin-Schicht mit Hilfe einer Fotolackmaske und eines nachfolgenden Ätzschritts zu Leiterbahnen und Elektrodenstrukturen, z.B. zu Interdigitalstrukturen, ausgebildet, wobei das Ätzen mittels IBE-Ätzen, Plasmaätzen, nasschemischem Ätzen und Kombinationen davon erfolgen kann.
Kurze Beschreibung der Zeichnungen
Die vorliegende Erfindung wird nachfolgend anhand der in den schematischen Figuren der Zeichnungen angegebenen Ausführungsbeispiele näher erläutert. Dabei zeigen:
FIG. 1: eine schematische Darstellung eines Gassensors gemäß einer ersten
Ausführungsform der vorliegenden Erfindung;
FIG. 2: eine schematische Darstellung eines Bondpadschichtsystems gemäß einer zweiten Ausführungsform der vorliegenden Erfindung; und FIG. 3: ein schematisches Flussdiagramm zum Erläutern eines Verfahrens zum Herstellen eines Bondpadschichtsystems, oder eines Gassensors, gemäß einer weiteren Ausführungsform.
Ausführungsformen der Erfindung
In den Figuren bezeichnen gleiche Bezugszeichen gleiche bzw. funktionsgleiche Elemente.
FIG. 1 ist eine schematische Darstellung eines Gassensors gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
Gezeigt ist eine Realisierungsmöglichkeit eines erfindungsgemäßen Gassensors, umfassend ein Bondpadschichtsystem 1, umfassend einen mikromechanischen Halbleiterchip 11 mit einer Kaverne 12 als Basis, zwei dielektrische Schichten 13 und 14, eine Platin Leiterbahn 10 zum Heizer 15 im Kavernenbereich 12, eine Tantal-Schicht 6, darauf abgeschieden eine erste Platin-Schicht 5, darauf abgeschieden eine Tantalnitrid-Schicht 4, darauf abgeschieden eine zweite Platin-Schicht 3, darauf abgeschieden eine Gold-Schicht 2, wobei die einzelnen Schichtabscheidungen vollflächig, auch über einem Kontaktloch 9 erfolgen und anschließend die Strukturierung der einzelnen Schichten mit Hilfe von
Standardverfahren erfolgt. Weiter abgebildet sind ein Bondpad 8, ein Bonddraht 8a, ein Pastendot 7 und schematisch eine Elektrodenstruktur (z.B.
Interdigitalstruktur) 7a sowie eine Leiterbahn 7b. Das Bondpad 8 kann im
Wesentlichen im Bereich eines Kontaktlochs 9, insbesondere direkt darüber, oder auch außerhalb des Kontaktlochs 9 ausgebildet sein.
Die dielektrischen Membranenschichten 13 und 14 können Siliziumdioxid (S1O2), Siliziumnitrid (S13N4) und Mischungen davon umfassen und jede für sich aus mehreren dielektrischen Schichten bzw. unterschiedlichen dielektrischen
Schichtfolgen bestehen.
Kern der Erfindung ist es, ein Bondpad 8 zu realisieren, bei dem nach einem Sinterprozess auf einer Gold-Schicht 2 zuverlässig ein Bonddraht 8a aus Gold befestigt werden kann. Drahtbonden von Golddrähten auf Gold-Bondpads wird beim elektrischen Anschluss von integrierten Halbleiterchips standardmäßig angewandt. Hierbei werden die Bondpads nach der Herstellung jedoch keinen Temperaturen mehr über 400°C ausgesetzt. Da Gold bei hohen Temperaturen und unter bestimmtem Atmosphärenbedingungen verstärkt in Platin und Tantal diffundieren und die Haftung des Bondpads 8 auf dem Untergrund verschlechtern kann, wird erfindungsgemäß, wie in Fig. 1 gezeigt, weiter eine Tantalnitrid- Schicht 4 als Diffusionsbarriere zwischen der Gold-Schicht 2 und der darunter befindlichen ersten Platin-Schicht 5 G.PIatinl") und der Tantal-Schicht 6 eingefügt. Aufgrund der mäßigen Haftung von Gold auf Tantalnitrid, wird zwischen der Gold-Schicht 2 und der als Diffusionsbarriere agierenden
Tantalnitrid-Schicht 4 zusätzlich eine zweite Platin-Schicht 3 G,Platin2") als Haftschicht eingesetzt. Aus dem oben gesagten ergibt sich somit ein
Bondpadschichtsystem, welches sich wie folgt zusammensetzt:
Tantal/Platinl/Tantalnitrid/Platin2/Gold. Dieses Bondpadschichtsystem befindet sich, beginnend mit Tantal 6 als erste Schichtabscheidung, auf einem
Halbleiterchip 11, mit einer Kaverne 12, den dielektrischen Schichten 13 und 14 und der Platinleiterbahn 10 bzw. in einem dort vorhandenen Kontaktloch 9.
Bei der Herstellung eines Gassensors können weiter Teile dieses
Schichtsystems 1 zur Herstellung von Elektroden 7a benutzt werden. So können z.B. die Tantal-Schicht 6 und die erste Platin-Schicht 5 durch gezielten Einsatz von Ätzmasken und Ätzprozessen als Elektroden 7a und Leiterbahnen 7b im Membranbereich als auch außerhalb des Membranbereichs ausgebildet werden, auf welche später dann ein Pastendot 7 abgeschieden werden kann. Im
Bondpadbereich, außerhalb der Membran, befinden sich dann weiter die
Tantalnitrid-Schicht 4, die zweite Platin-Schicht 3 und die Gold-Schicht 2 auf der ersten Platin-Schicht 5 und der Tantal-Schicht 6, was zu dem schon oben beschrieben Bondpadschichtsystem Tantal/Platinl/Tantalnitrid/Platin2/Gold führt. Übernimmt man den Aufbau eines Halbleiterchips, z.B. den eines
mikromechanischen Luftmassensensors, aus dem Stand der Technik, so lässt sich mit angepassten Masken, die Basis für einen Gassensorchip herstellen. Da Aluminium und Platin bereits bei relativ niedrigen Temperaturen (200 - 300°C) miteinander reagieren, was u.a. zu Löcherbildung im Kontaktbereich beider Materialien führen kann und weiter die Bondpads 8 bei einem Gassensor nicht separat, z.B. durch vergelen, vor Umgebungseinflüssen geschützt werden können, besteht die Notwendigkeit das chemisch unstabile Aluminium durch chemisch stabile Materialien wie z.B. Gold oder Platin zu ersetzen. Das beschriebene Bondpadschichtsystem 1 nutzt daher Platin und Gold als
Bestandteile eines neuen, hochtemperaturstabilen, Bondpadschichtsystems 1. Um eine gute Haftung der ersten Platin-Schicht 5 des Schichtsystems auf einer Schicht der dielektrischen Schichten 13 und 14 des Halbleiterchips sicherstellen zu können, wird zuerst eine Tantal-Schicht 6 auf dem Halbleiterchip
abgeschieden. Diese kontaktiert (Ringkontakt) im Kontaktloch 9 die Platin-
Leiterbahnzuführung 10 des Heizers 15 aus Platin und dient weiter als
Haftschicht für die späteren Schichten auf den dielektrischen Schichten 13 und 14. Auf diese Tantal-Schicht 6 und die erste Platin-Schicht 5 werden
anschließend die Tantalnitrid-Schicht 4, die zweite Platin-Schicht 3 und die Gold- Schicht 2 abgeschieden und das Gesamtschichtsystem strukturiert. Die
Abscheidungen der einzelnen Schichten erfolgen mit Hilfe von Sputtern, reaktivem Sputtern, Chemical Vapor Deposition (CVD), Physical Vapor
Deposition (PVD), Pulsed Laser Redeposition, und/oder Atomic Layer Deposition (ALD). Durch die Wahl geeigneter Abscheidungsprozesse können Prozesskosten und -Zeiten optimiert werden.
Bei geeigneter Prozessführung und entsprechend angepassten Masken, ist es weiter möglich die abgeschiedenen Schichten derart zu strukturieren, dass Elektrodenstrukturen (z.B. Interdigitalstrukturen) 7a und Leiterbahnen 7b erzeugt werden, welche aus einer Abfolge der ersten Platin-Schicht 5 und der Tantal-
Schicht 6 bestehen. In der Regel wird hier so vorgegangen, dass mit Hilfe einer ersten Maskenebene die Gold-Schicht 2, die zweite Platin-Schicht 3 und die Tantalnitrid-Schicht 4 und anschließend, mit Hilfe einer zweiten Maskenebene, die erste Platin-Schicht 5 und die Tantal-Schicht 6 strukturiert werden. Während mit der ersten Maskenebene Bondpadstrukturen erzeugt werden, welche später u.a. auch zur elektrischen Kontaktierung der Elektroden 7a dienen, dient die zweite Maskenebene zu Herstellung der Elektroden 7a, deren elektrische Zuleitungen, als auch zur Realisierung des finalen Bondpads 8 im Bereich des Kontaktlochs 9 und der finalen Bondpads 8 außerhalb des Kontaktlochbereichs 9. Auf diese Weise kann die Schichtenfolge der ersten Platin-Schicht 5 und der Tantal-Schicht 6, welche Bestandteil des erfindungsgemäß beschriebenen Bondpadschichtsystems 1 ist, gleichzeitig zur Herstellung von Elektroden 7a und elektrischen Leiterbahnen 7b auf einem Halbleiterchip, welcher als Sensorchip fungiert, genutzt werden.
Die Strukturierung der einzelnen Schichten kann mit Hilfe von Masken und Standardätzverfahren, wie IBE-Ätzen, Plasmaätzen, nasschemischem Ätzen oder Kombinationen aus diesen erfolgen. Ein nasschemischer Ätzschritt kann z.B. dazu eingesetzt werden, die Kanten der Gold-Schicht 2 von den Kanten der zweiten Platin-Schicht 3 und der Tantalnitrid-Schicht 4 zu beabstanden. Auf diese Weise kann sichergestellt werden, dass Gold nicht über Kanten der zweiten Platin-Schicht 3 und der Tantalnitrid-Schicht 4 diffundieren und unkontrolliert in die erste Platin-Schicht 5 oder die Tantal-Schicht 6 gelangen kann. Die Schichtdicken und Schichtzusammensetzungen der einzelnen
Schichten können weiter den Sinterbedingungen (Temperatur, Atmosphäre, Zeit) angepasst werden.
So ist es z.B. möglich über die Erhöhung von Schichtdicken die Diffusionspfade zu verlängern. Das heißt, die Atome eines Stoffs brauchen länger um durch einen anderen Stoff hindurch zu diffundieren. Da die Interdiffusion von Stoffen temperatur- und/oder zeitabhängig ist, kann die Erhöhung einer Schichtdicke einen Sinterprozess ermöglichen der bei höherer Temperatur und/oder Zeit ablaufen kann. Typische Schichtdicken liegen hier im Bereich von wenigen Nanometern bis hin zu mehreren Mikrometern. Bevorzugte Schichtdicken liegen für die Tantal- Schicht 6 im Bereich von 2 - 200 Nanometer, für die erste Platin-Schicht 5 im Bereich von 50 - 1000 Nanometer, für die Tantalnitrid-Schicht 4 im Bereich von 2 - 200 Nanometer, für die zweite Platin-Schicht 3 im Bereich von 2 - 400
Nanometer und für die Gold-Schicht 2 im Bereich von 50 - 1000 Nanometer.
Besonders bevorzugte Schichtdicken liegen für die Tantal-Schicht 6 im Bereich von 5 - 50 Nanometer, für die erste Platin-Schicht 5 im Bereich von 100 - 500 Nanometer, für die Tantalnitrid-Schicht 4 im Bereich von 5 - 50 Nanometer, für die zweite Platin-Schicht 3 im Bereich von 10 - 150 Nanometer und für die Gold- Schicht 2 im Bereich von 200 - 600 Nanometer. Bei der Wahl der Schichtdicke sind im Wesentlichen zwei Aspekte zu
berücksichtigen. Einmal die notwendigen Sinterbedingungen (Temperatur, Atmosphäre, Zeit) und die Prozesskosten, welche zur Herstellung der Schicht benötigt werden. Können kleinere Schichtdicken verwendet werden, bedeutet das kürzere Prozesszeiten bei der Abscheidung, weniger Materialverbrauch, als auch kürzere Prozesszeiten bei der Strukturierung der Schicht. Da diese drei Punkte zu niedrigeren Prozesskosten führen, ist man bestrebt, für die jeweiligen Sinterbedingungen die optimalen Schichtdicken hinsichtlich Kosten und Funktion auszuwählen. Bei der Tantalnitrid-Schicht 4 spielt weiter die
Schichtzusammensetzung eine Rolle, welche Einfluss auf das
Diffusionsverhalten von Atomen durch die Schicht hat. Abhängig von den Sinterbedingungen kann es daher vorteilhaft sein, die Schichtzusammensetzung der Tantalnitrid-Schicht 4 zu variieren. Die Variationen können dabei in folgendem Bereich liegen: TaxNy, mit x von 1 bis 5 und y von 0,04 bis 6.
Bevorzugt wird aber eine stöchiometrische Zusammensetzung der Tantalnitrid- Schicht 4 angestrebt. Wie oben bereits geschrieben kann die Tantalnitrid-Schicht 4 z.B. durch Sputtern hergestellt werden. Weiter ist es aber auch denkbar, die Tantalnitrid-Schicht 4 durch Tempern von Ta-Schichten bei Temperaturen über 600°C in einer Ammoniak (NH3) / Wasserstoff (H2) Atmosphäre oder in einer Stickstoff (N2) / Wasserstoff (H2) herstellen zu können.
FIG. 2 ist eine schematische Darstellung eines Bondpadschichtsystems gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
Gezeigt ist eine Realisierungsmöglichkeit eines erfindungsgemäßen
Bondpadschichtsystems 1, umfassend einen mikromechanischen Halbleiterchip 11 als Basis, zwei dielektrische Schichten 13 und 14, eine Platin Leiterbahn 10 des Heizers 15, eine Tantal-Schicht 6, darauf abgeschieden eine erste Platin- Schicht 5, darauf abgeschieden eine Tantalnitrid-Schicht 4, darauf
abgeschieden eine zweite Platin-Schicht 3, darauf abgeschieden eine Gold- Schicht 2. Im Gegensatz zur ersten Ausführungsform sind hier ein Bonddraht 8a und ein Bondpad 8 außerhalb des Kontaktlochs 9 gebildet worden. Wie in Fig. 2 dargestellt ist es prinzipiell auch denkbar ein klassisches
Kontaktloch 9 auszubilden, in diesem die Platin-Leiterbahnzuführung 10 zum Heizer 15 mit dem vorgeschlagenen Bondpadschichtsystem 1 zu kontaktieren und einen Bonddraht 8a und ein Bondpad 8 außerhalb des Kontaktlochs 9 auf dem Bondpadschichtsystem 1 vorzusehen.
Fig. 3 zeigt ein schematisches Flussdiagramm zum Erläutern eines Verfahrens zum Herstellen eines Bondpadschichtsystems, oder eines Gassensors, gemäß einer weiteren Ausführungsform. Das Verfahren gemäß Fig. 3 ist dazu geeignet, die im Vorstehenden beschriebenen Vorrichtungen herzustellen und kann gemäß allen bezüglich dieser Vorrichtungen beschriebenen Varianten und
Weiterbildungen modifiziert werden und umgekehrt.
In einem Schritt SOI wird ein Halbleiterchip als Basis, z.B. ein
mikromechanischer Halbleiterchip 11, bereitgestellt, in welchem mindestens eine freitragende dielektrische Membran bestehend aus den dielektrischen Schichten 13, 14, der Platin-Leiterbahn 10 und einem Heizer 15 aus Platin integriert ist. In einem Schritt S02 wird eine Tantal-Schicht 6 abgeschieden. In einem Schritt S03 wird eine erste Platin-Schicht 5 abgeschieden. In einem Schritt S04 wird eine Tantalnitrid-Schicht 4 abgeschieden. In einem Schritt S05 wird eine zweite Platin-
Schicht 3 abgeschieden. In einem Schritt S06 wird eine Gold-Schicht 2 abgeschieden. In einem Schritt S07 wird ein Bondpad 8 zur Verbindung mit einem Bonddraht 8a in der Gold-Schicht 2 ausgebildet, im Wesentlichen im Bereich eines Kontaktlochs 9 auf dem Halbleiterchip 11, in der der Anschluss der zum Heizer 15 führenden Platin-Leiterbahn 10 mit Hilfe eines Ringkontakts erfolgt. Weiter ist es in diesem Schritt möglich, Bondpads auch außerhalb des Kontaktlochbereichs 9 vorzusehen. In einem Schritt S08 werden
Elektrodenstrukturen 7a und Leiterbahnen 7b erzeugt. In einem Schritt S09 wird ein Pastendot 7 ausgebildet. In einem Schritt S10 wird der Pastendot 7 gesintert. Die Schritte S01 bis S10 werden bevorzugt in der Reihenfolge nach ihrer
Nummerierung ausgeführt. An dem Bondpad 8 kann ein Bonddraht 8a angebracht werden.
Obwohl die vorliegende Erfindung anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt. Insbesondere sind die genannten Materialien und Topologien nur beispielhaft und nicht auf die erläuterten Beispiele beschränkt.
Besonders bevorzugte weitere Anwendungen für das erfindungsgemäße Bondpadschichtsystem sind beispielsweise Gassensoren, die Anwendung in
Abgassensoren etwa in der Automobilindustrie oder ähnlichem finden.

Claims

Ansprüche
1. Bondpadschichtsystem (1), umfassend einen Halbleiterchip (11) als Basis, darauf sequentiell abgeschieden: eine Tantal-Schicht (6), eine erste Platin-Schicht (5), eine Tantalnitrid-Schicht (4), eine zweite Platin-Schicht (3), und eine Gold-Schicht (2), wobei in der Gold-Schicht (2) mindestens ein Bondpad (8) zur Verbindung mit einem Bonddraht (8a) ausgebildet ist.
2. Bondpadschichtsystem (1) nach Anspruch 1, wobei es sich bei dem Halbleiterchip (11) um einen mikromechanischen Halbleiterchip handelt, in welchem mindestens eine freitragende dielektrische Membran umfassend die dielektrischen Schichten (13, 14), eine Platin-Leiterbahn (10) und ein Heizer (15) aus Platin integriert sind.
3. Bondpadschichtsystem (1) nach Anspruch 1 oder 2, wobei mindestens ein Bondpad (8) sich im Wesentlichen im Bereich eines Kontaktlochs (9) auf dem Halbleiterchip (11) befindet, in welchem der elektrische Anschluss einer zum Heizer (15) führenden Platin-Leiterbahn (10) mit Hilfe eines Ringkontakts erfolgt.
4. Bondpadschichtsystem (1) nach Anspruch 1, 2 oder 3, wobei mindestens ein Bondpad (8) sich im Wesentlichen im Bereich außerhalb des Kontaktlochs (9) auf dem Halbleiterchip (11) befindet.
5. Bondpadschichtsystem (1) nach einem der vorangegangenen
Ansprüche, wobei die Schichtdicke der Tantal-Schicht (6) 2 - 200 Nanometer, die Schichtdicke der ersten Platin-Schicht (5) 50 - 1000 Nanometer, die Schichtdicke der Tantalnitrid-Schicht (4) 2 - 200 Nanometer, die Schichtdicke der zweiten Platin-Schicht (3) 2 - 400 Nanometer, und die Schichtdicke der Gold-Schicht (2) 50 - 1000 Nanometer beträgt.
6. Bondpadschichtsystem (1) nach einem der vorangegangenen
Ansprüche, wobei die Schichtdicke der Tantal-Schicht (6) 5 - 50 Nanometer, die Schichtdicke der ersten Platin-Schicht (5) 100 - 500 Nanometer, die Schichtdicke der Tantalnitrid-Schicht (4) 5 - 50 Nanometer, die Schichtdicke der zweiten Platin-Schicht (3) 10 - 150 Nanometer, und die Schichtdicke der Gold-Schicht (2) 200 - 600 Nanometer beträgt.
7. Bondpadschichtsystem (1) nach einem der vorhergehenden Ansprüche, wobei die Schichtzusammensetzung der Tantalnitrid-Schicht (4) aus Tantal (Ta) und Stickstoff (N2) im Verhältnis TaxNy ist, wobei x zwischen 1 und 5 ist und y zwischen 0,04 und 6 variieren kann.
8. Bondpadschichtsystem (1) nach einem der vorhergehenden Ansprüche, wobei die Schichtzusammensetzung der Tantalnitrid-Schicht (4) stöchiometrisch ist.
9. Bondpadschichtsystem (1) nach einem der vorhergehenden Ansprüche, wobei die Tantal-Schicht (6) und die erste Platin-Schicht (5) als elektrische Elektroden (7a) und Leiterbahnen (7b) ausgebildet sind.
10. Gassensor, umfassend mindestens ein Bondpadschichtsystem (1) nach einem der vorangegangenen Ansprüche und einen Pastendot (7).
11. Verfahren zur Herstellung eines Gassensors umfassend ein
Bondpadschichtsystem (1) und einen Pastendot (7) mit den Schritten in der Reihenfolge: a) Bereitstellen eines mikromechanischen Halbleiterchips (11) als Basis, in welchem mindestens eine freitragende dielektrische Membran bestehend aus dielektrischen Schichten (13, 14) und eine Platin-Leiterbahn (10) zur elektrischen Kontaktierung eines Heizers
(15) aus Platin integriert ist, b) Abscheiden einer Tantal-Schicht (6), c) Abscheiden einer ersten Platin-Schicht (5), d) Abscheiden einer Tantalnitrid-Schicht (4), e) Abscheiden einer zweiten Platin-Schicht (3), f) Abscheiden einer Gold-Schicht (2), g) Ausbilden mindestens eines Bondpads (8) zur Verbindung mit einem
Bonddraht (8a) auf der Gold-Schicht (2), im Bereich eines Kontaktlochs (9) auf dem Halbleiterchip (11), in welchem der Anschluss einer zu dem Heizer (15) führenden Platin-Leiterbahn (10) mit Hilfe eines Ringkontakts erfolgt, und ausbilden mindestens eines Bondpads (8) außerhalb eines Kontaktlochs (9), welches zur elektrischen Kontaktierung von Elektrodenstrukturen 7a und
Leiterbahnen 7b dient. h) Ausbilden von Elektrodenstrukturen 7a und Leiterbahnen 7b i) Ausbilden eines Pastendots (7), und j) Sintern des Pastendots (7).
12. Verfahren nach Anspruch 11, wobei die Tantalnitrid-Schicht (4) durch Tempern von Tantal-Schichten bei Temperaturen über 600°C in einer Ammoniak / Wasserstoff Atmosphäre oder in einer Stickstoff / Wasserstoff Atmosphäre gebildet wird.
13. Verfahren nach einem der Ansprüche 11 oder 12, wobei die Tantal- Schicht (6) und die erste Platin-Schicht (5) durch Ätzen zu Elektrodenstrukturen (7a) und Leiterbahnen (7b) ausgebildet werden, wobei das Ätzen mittels IBE- Ätzen, Plasmaätzen, nasschemischem Ätzen und Kombinationen davon erfolgen kann.
PCT/EP2018/065780 2017-06-23 2018-06-14 Bondpadschichtsystem, gassensor und verfahren zur herstellung eines gassensors WO2018234144A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201880041909.8A CN110785375A (zh) 2017-06-23 2018-06-14 键合垫层系统、气体传感器和用于制造气体传感器的方法
US16/625,185 US11407635B2 (en) 2017-06-23 2018-06-14 Bonding pad layer system, gas sensor and method for manufacturing a gas sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017210585.2A DE102017210585B3 (de) 2017-06-23 2017-06-23 Bondpadschichtsystem, Gassensor und Verfahren zur Herstellung eines Gassensors
DE102017210585.2 2017-06-23

Publications (1)

Publication Number Publication Date
WO2018234144A1 true WO2018234144A1 (de) 2018-12-27

Family

ID=62620887

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2018/065780 WO2018234144A1 (de) 2017-06-23 2018-06-14 Bondpadschichtsystem, gassensor und verfahren zur herstellung eines gassensors

Country Status (4)

Country Link
US (1) US11407635B2 (de)
CN (1) CN110785375A (de)
DE (1) DE102017210585B3 (de)
WO (1) WO2018234144A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0859231A1 (de) 1997-02-14 1998-08-19 Robert Bosch Gmbh Gasmessfühler
DE19824400A1 (de) 1998-05-30 1999-12-02 Bosch Gmbh Robert Leiterbahn-Kontaktierungsanordnung und -verfahren
US20020111010A1 (en) * 2001-02-09 2002-08-15 International Business Machines Corporation Common ball-limiting metallurgy for I/O sites
US20050215045A1 (en) * 2004-03-10 2005-09-29 Rinne Glenn A Methods of forming bumps using barrier layers as etch masks and related structures
US20130134603A1 (en) * 2011-11-24 2013-05-30 Samsung Electronics Co., Ltd. Semiconductor Devices Including Protected Barrier Layers
DE102015209267A1 (de) 2015-05-21 2016-11-24 Robert Bosch Gmbh Bauteil mit einem MECS-Bauelement auf einem Montageträger

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183104A (ja) * 1998-12-15 2000-06-30 Texas Instr Inc <Ti> 集積回路上でボンディングするためのシステム及び方法
TW449813B (en) * 2000-10-13 2001-08-11 Advanced Semiconductor Eng Semiconductor device with bump electrode
US20020086520A1 (en) * 2001-01-02 2002-07-04 Advanced Semiconductor Engineering Inc. Semiconductor device having bump electrode
JP2002280523A (ja) * 2001-03-16 2002-09-27 Nec Corp 半導体記憶装置とその製造方法
US20030107137A1 (en) * 2001-09-24 2003-06-12 Stierman Roger J. Micromechanical device contact terminals free of particle generation
US6762122B2 (en) * 2001-09-27 2004-07-13 Unitivie International Limited Methods of forming metallurgy structures for wire and solder bonding
TW521406B (en) * 2002-01-07 2003-02-21 Advanced Semiconductor Eng Method for forming bump
TWI307152B (en) * 2002-04-03 2009-03-01 Advanced Semiconductor Eng Under bump metallurgy
DE10347416A1 (de) 2003-07-25 2005-03-10 Paragon Ag Gassensor und Verfahren zu dessen Herstellung
US7741714B2 (en) * 2004-11-02 2010-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with stress-buffering layer capping interconnection metal layer
US8148822B2 (en) 2005-07-29 2012-04-03 Megica Corporation Bonding pad on IC substrate and method for making the same
JP2007278996A (ja) * 2006-04-12 2007-10-25 Citizen Miyota Co Ltd 接触燃焼式ガスセンサとその製造方法
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
KR100812996B1 (ko) * 2006-12-07 2008-03-13 한국전자통신연구원 마이크로 가스 센서 및 그 제조방법
SG148056A1 (en) * 2007-05-17 2008-12-31 Micron Technology Inc Integrated circuit packages, methods of forming integrated circuit packages, and methods of assembling intgrated circuit packages
US8759153B2 (en) * 2011-09-06 2014-06-24 Infineon Technologies Ag Method for making a sensor device using a graphene layer
EP2762864B1 (de) * 2013-01-31 2018-08-08 Sensirion AG Membranbasierte Sensorvorrichtung und Verfahren zu deren Herstellung
EP2765410B1 (de) 2014-06-06 2023-02-22 Sensirion AG Sensorbaustein
CN105987935B (zh) * 2015-02-16 2019-08-23 郑州炜盛电子科技有限公司 Mems气体传感器及其制作方法
CN105158297A (zh) * 2015-09-24 2015-12-16 雷鸣 一种mems金属氧化物半导体气体传感器及其制造方法
US10256202B1 (en) * 2017-01-25 2019-04-09 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Durable bond pad structure for electrical connection to extreme environment microelectronic integrated circuits

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0859231A1 (de) 1997-02-14 1998-08-19 Robert Bosch Gmbh Gasmessfühler
DE19824400A1 (de) 1998-05-30 1999-12-02 Bosch Gmbh Robert Leiterbahn-Kontaktierungsanordnung und -verfahren
US20020111010A1 (en) * 2001-02-09 2002-08-15 International Business Machines Corporation Common ball-limiting metallurgy for I/O sites
US20050215045A1 (en) * 2004-03-10 2005-09-29 Rinne Glenn A Methods of forming bumps using barrier layers as etch masks and related structures
US20130134603A1 (en) * 2011-11-24 2013-05-30 Samsung Electronics Co., Ltd. Semiconductor Devices Including Protected Barrier Layers
DE102015209267A1 (de) 2015-05-21 2016-11-24 Robert Bosch Gmbh Bauteil mit einem MECS-Bauelement auf einem Montageträger

Also Published As

Publication number Publication date
DE102017210585B3 (de) 2018-09-27
CN110785375A (zh) 2020-02-11
US11407635B2 (en) 2022-08-09
US20200140261A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
EP1756537B1 (de) Temperaturfühler und verfahren zu dessen herstellung
DE102005028704A1 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
DE2849971B2 (de) Verfahren zur Herstellung von Hybrid-Schaltkreisen
WO2000031796A1 (de) Verfahren zur herstellung eines beidseitig prozessierten integrierten schaltkreises
DE102011085084A1 (de) Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat sowie Substrat mit einer elektrischen Durchkontaktierung
DE2033532A1 (de) Kontaktsystem fur Halbleiteranordnungen
DE10221503A1 (de) Zur wenigstens teilweisen Beschichtung mit einer Substanz bestimmter Metallgegenstand
DE10039710B4 (de) Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
DE102017210585B3 (de) Bondpadschichtsystem, Gassensor und Verfahren zur Herstellung eines Gassensors
WO2024079183A1 (de) Verfahren zum herstellen eines bauelements und bauelement
DE102012111245A1 (de) Verfahren zur Herstellung eines Anschlussbereichs eines optoelektronischen Halbleiterchips
DE19946999B4 (de) Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen
DE10161286A1 (de) Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
DE102016222913A1 (de) Gassensor mit einem Halbleitersubstrat mit mindestens einer Isolationsschicht und einer Leiterbahn
DE19710375C2 (de) Verfahren zum Herstellen von räumlich strukturierten Bauteilen
DE102008016613A1 (de) Verfahren zur Herstellung eines elektrischen Bauelements mit mindestens einer dielektrischen Schicht und ein elektrisches Bauelement mit mindestens einer dielektrischen Schicht
DE102013100764B4 (de) Verfahren zur Herstellung von durch physikalische Gasphasenabscheidung erzeugten Elektroden sowie ein Verfahren zur Herstellung von Piezoelementen mit durch physikalische Gasphasenabscheidung erzeugten Elektroden
DE10106715A1 (de) Mikromechanisches Bauelement und Verfahren zu seiner Herstellung
WO2016030195A1 (de) Verfahren zur herstellung eines mehrschichtsubstrats und mehrschichtsubstrat
DE102015205695B4 (de) Halbleiterbauelement, Kontaktanordnung und Verfahren zur Herstellung
DE102006038597A1 (de) Schallwandler und Verfahren zu dessen Herstellung
EP1528977B1 (de) Verfahren zur herstellung einer festen verbindung zweier schichten eines mehrschichtensystems sowie mehrschichtensystem
DE102019127915A1 (de) Sensorelement und Verfahren zur Herstellung eines Sensorelements
DE102019131824A1 (de) Verfahren zum Herstellen einer Sensorvorrichtung
DE102008054765A1 (de) Bauteil mit einer Durchkontaktierung und ein Verfahren zur Herstellung eines solchen Bauteils

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18731442

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18731442

Country of ref document: EP

Kind code of ref document: A1