WO2018225555A1 - 配線基板、及び配線基板の製造方法 - Google Patents

配線基板、及び配線基板の製造方法 Download PDF

Info

Publication number
WO2018225555A1
WO2018225555A1 PCT/JP2018/020313 JP2018020313W WO2018225555A1 WO 2018225555 A1 WO2018225555 A1 WO 2018225555A1 JP 2018020313 W JP2018020313 W JP 2018020313W WO 2018225555 A1 WO2018225555 A1 WO 2018225555A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
conductive
wiring
layers
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2018/020313
Other languages
English (en)
French (fr)
Inventor
揚介 園原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to KR1020197034748A priority Critical patent/KR20190141230A/ko
Priority to US16/618,606 priority patent/US11272623B2/en
Priority to JP2019523459A priority patent/JP6989603B2/ja
Publication of WO2018225555A1 publication Critical patent/WO2018225555A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/241—Reinforcing of the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing of the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/243—Reinforcing of the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Definitions

  • the present disclosure relates to a wiring board and a manufacturing method of the wiring board.
  • a wiring portion having a multilayer structure in which conductive layers are superimposed by performing plating a plurality of times on a conductive base layer may be provided.
  • a wiring portion that is insulated from other wiring portions and is electrically independent in the insulating layer, that is, not electrically connected to the outside may be provided.
  • a method of forming this independent wiring part by electrolytic plating a method of electrically connecting with another wiring part that can be conducted by auxiliary wiring, removing the auxiliary wiring after electrolytic plating, and making the wiring part independent is known. Yes (see Patent Document 1).
  • the mask layer is disposed in the non-plating region including the auxiliary wiring, and the mask layer is removed after the electrolytic plating. Thereafter, the auxiliary wiring is removed by etching.
  • the adhesion strength of the conductive coating layer may be reduced, or plating foreign matter may be generated in a non-plated portion. Such defects degrade the quality of the wiring board.
  • one aspect of the present disclosure provide a wiring board capable of improving quality while including an electrically independent wiring portion.
  • One embodiment of the present disclosure is a wiring board including an insulating layer having a front surface and a back surface, and at least two wiring portions that are disposed on at least the surface of the insulating layer and insulated from each other. Of the at least two wiring portions, at least one wiring portion is electrically independent in the insulating layer. Further, the at least two wiring portions are respectively conductive with a conductive underlayer disposed on the surface of the insulating layer, a conductive layer disposed on the surface of the conductive underlayer, at least a part of the surface of the conductive layer. A conductive coating layer disposed so as to cover at least part of the side surface of the base layer and at least part of the side surface of the conductive layer. The conductive underlayer overlaps with the conductive layer in plan view.
  • the conductive underlayer overlaps with the conductive layer in plan view, the conductive coating layer is prevented from being directly disposed on the conductive underlayer. Is done. Therefore, the occurrence of the above-described undercut is suppressed, and the adhesion strength of the conductive coating layer is improved. As a result, the quality of the wiring board including the electrically independent wiring part can be improved.
  • electrically independent in the insulating layer means that it is not electrically connected to an external terminal through another wiring portion arranged in the same insulating layer or a via conductor that penetrates the insulating layer in the thickness direction. To do.
  • the outermost layer on the surface side of the conductive layer and the outermost layer in contact with the conductive layer of the conductive coating layer may include the same kind of metal. According to such a configuration, since the adhesion strength between the conductive layer and the conductive coating layer is further increased, the quality is further improved.
  • an uncovered region that is not covered with the conductive coating layer in the conductive layer and the conductive base layer may be covered with an oxide film. According to such a configuration, the corrosion resistance of the conductive layer and the conductive underlayer can be improved.
  • Another aspect of the present disclosure includes an insulating layer having a front surface and a back surface, and at least two wiring portions disposed on at least the front surface of the insulating layer and insulated from each other, and at least one of the at least two wiring portions.
  • the wiring part is a method of manufacturing a wiring board that is electrically independent in the insulating layer.
  • the method for manufacturing a wiring board includes a step of forming a conductive undertreatment layer on the surface of the insulating layer, a step of forming at least two conductive layers on the surface of the undertreatment layer, and etching the undertreatment layer.
  • the covering step includes a step of disposing a mask layer covering the base pattern, a step of forming a conductive covering layer by electrolytic plating in a state where the mask layer is disposed, and a step of removing the mask layer.
  • the mask layer is disposed so as to cover a connection portion between at least two conductive underlying layers and the auxiliary wiring in the underlying pattern.
  • the “connecting portion” refers to a boundary portion between the conductive base layer and the auxiliary wiring in a plan view.
  • the mask layer in the step of disposing the mask layer, may be disposed so as to cover the side surface of the auxiliary wiring.
  • a plating layer can be formed on the side surface of the auxiliary wiring. This plating layer remains without being removed even in the step of removing the auxiliary wiring, and there is a possibility that it becomes a plating foreign material.
  • the electroplating for forming the conductive coating layer it is possible to suppress the formation of a plating layer that becomes a plating foreign substance in a region adjacent to the side surface of the auxiliary wiring. As a result, the quality of the wiring board can be improved.
  • the mask layer in the step of disposing the mask layer, may be disposed so as to cover a part of the surface of at least two conductive layers. According to such a structure, it can suppress more reliably that a conductive coating layer is directly arrange
  • One embodiment of the present disclosure may further include a step of heating at least two conductive layers and at least two conductive base layers in an air atmosphere after the step of removing the auxiliary wiring.
  • region which is not covered with the conductive coating layer in a conductive layer and a conductive base layer can be coat
  • the corrosion resistance in the uncovered region can be improved.
  • Another aspect of the present disclosure includes an insulating layer having a front surface and a back surface, and at least two wiring portions disposed on at least the front surface of the insulating layer and insulated from each other, and at least one of the at least two wiring portions.
  • the wiring part is a method of manufacturing a wiring board that is electrically independent in the insulating layer.
  • the method for manufacturing a wiring board includes a step of forming a conductive undertreatment layer on the surface of the insulating layer, a step of forming at least two conductive layers on the surface of the undertreatment layer, and etching the undertreatment layer.
  • the covering step includes a step of disposing a mask layer covering the base pattern, a step of forming a conductive covering layer by electrolytic plating in a state where the mask layer is disposed, and a step of removing the mask layer.
  • the mask layer is arranged so as to cover the side surface of the auxiliary wiring.
  • One embodiment of the present disclosure may further include a step of heating at least two conductive layers and at least two conductive base layers in an air atmosphere after the step of removing the auxiliary wiring.
  • region which is not covered with the conductive coating layer in a conductive layer and a conductive base layer can be coat
  • the corrosion resistance in the uncovered region can be improved.
  • FIG. 4A is a schematic cross-sectional view showing the next step of FIG. 3
  • FIG. 4B is a schematic cross-sectional view showing the next step of FIG. 4A
  • FIG. 4C is the next step of FIG. 4B.
  • 5A is a schematic cross-sectional view showing the next step of FIG. 4C
  • FIG. 5B is a schematic cross-sectional view showing the next step of FIG. 5A
  • FIG. 5C is the next step of FIG. 5B.
  • FIG. 6A is a schematic cross-sectional view showing the next step of FIG. 5C
  • FIG. 6B is a schematic cross-sectional view showing the next step of FIG. 6A
  • FIG. 6C is the next step of FIG. 6B.
  • 7A is a schematic partial enlarged plan view of the periphery of the auxiliary wiring in the process of FIG. 6A
  • FIG. 7B is a schematic partial cross-sectional view taken along the line VIIB-VIIB of FIG. 7A
  • 8A is a schematic cross-sectional view showing the next step of FIG. 6C
  • FIG. 8B is a schematic cross-sectional view showing the next step of FIG. 8A. It is typical sectional drawing of the conventional wiring board.
  • DESCRIPTION OF SYMBOLS 1 ... Wiring board, 2 ... Insulating layer, 3 ... 1st wiring part, 4 ... 2nd wiring part, 5 ... 3rd wiring part, 6 ... Via conductor, 10 ... Surface side lower-treatment layer, DESCRIPTION OF SYMBOLS 11 ... Base pattern, 12 ... Auxiliary wiring, 13A, 13B ... Connection part, 20 ... Back side lower treatment layer, 31 ... Conductive underlayer, 32 ... Conductive layer, 33 ... conductive coating layer, 41 ... conductive base layer, 42 ... conductive layer, 43 ... conductive coating layer, 51 ... conductive base layer, 52 ... conductive layer, M10, M11, M12, M20, M21, M22, M23... Mask layer.
  • a wiring board 1 shown in FIG. 1 includes an insulating layer 2 having a front surface and a back surface, a first wiring portion 3, a second wiring portion 4, a third wiring portion 5, and a via conductor 6.
  • the insulating layer 2 is a ceramic sheet-like member.
  • the ceramic constituting the insulating layer 2 include alumina, beryllia, aluminum nitride, boron nitride, silicon nitride, and glass. These ceramics can be used alone or in combination of two or more.
  • the first wiring part 3 and the second wiring part 4 are each disposed on the surface of the insulating layer 2.
  • the first wiring part 3 and the second wiring part 4 are insulated from each other.
  • the first wiring part 3 is electrically connected to the third wiring part 5 by a via conductor 6.
  • the first wiring unit 3 is electrically connected to an external terminal via the third wiring unit 5.
  • the second wiring portion 4 is not electrically connected to other wiring portions and is electrically independent in the insulating layer 2.
  • the first wiring part 3 includes a conductive base layer 31, a conductive layer 32, and a conductive coating layer 33.
  • the conductive base layer 31, the conductive layer 32, and the conductive coating layer 33 each have a two-layer structure.
  • the conductive base layer 31 includes a first conductive base layer 31A and a second conductive base layer 31B.
  • the conductive layer 32 includes a first conductive layer 32A and a second conductive layer 32B.
  • the conductive coating layer 33 includes a first conductive coating layer 33A and a second conductive coating layer 33B.
  • the second wiring portion 4 includes a conductive base layer 41, a conductive layer 42, and a conductive coating layer 43.
  • the conductive base layer 41, the conductive layer 42, and the conductive coating layer 43 each have a two-layer structure.
  • the conductive base layer 41 includes a first conductive base layer 41A and a second conductive base layer 41B.
  • the conductive layer 42 includes a first conductive layer 42A and a second conductive layer 42B.
  • the conductive coating layer 43 includes a first conductive coating layer 43A and a second conductive coating layer 43B.
  • the first wiring part 3 Since the plurality of layers constituting the second wiring part 4 have the same configuration (for example, material and arrangement) as the plurality of layers constituting the first wiring part 3, the first wiring part 3 is configured below. A plurality of layers will be described.
  • the conductive base layer 31 includes a first conductive base layer 31A disposed on the surface of the insulating layer 2 and a second conductive base layer 31B disposed on the surface of the first conductive base layer 31A.
  • the first conductive base layer 31A and the second conductive base layer 31B have the same shape in plan view (that is, viewed from the thickness direction).
  • the first conductive base layer 31A of the first wiring part 3 is connected to the via conductor 6, but the first conductive base layer 41A of the second wiring part 4 is not connected to the via conductor.
  • the material of the conductive base layer 31 is not particularly limited as long as it has conductivity.
  • the material of the first conductive base layer 31A can be titanium (Ti), and the material of the second conductive base layer 31B can be copper (Cu).
  • the conductive layer 32 includes a first conductive layer 32A disposed on the surface of the second conductive base layer 31B, and a second conductive layer 32B disposed on the surface of the first conductive layer 32A.
  • the first conductive layer 32A and the second conductive layer 32B have the same shape in plan view.
  • the material of the conductive layer 32 is not particularly limited as long as it has conductivity.
  • the material of the first conductive layer 32A can be copper (Cu), and the material of the second conductive layer 32B can be nickel (Ni).
  • the second conductive base layer 31B which is the outermost surface layer on the surface side of the conductive base layer 31, and the first conductive layer 32A in contact with the second conductive base layer 31B of the conductive layer 32 are the same type of metal ( For example, copper) may be included. Thereby, the adhesion degree of the conductive base layer 31 and the conductive layer 32 can be increased.
  • the conductive base layer 31 overlaps with the conductive layer 32 in plan view, and does not protrude outside the conductive layer 32. That is, the entire surface of the second conductive base layer 31B is covered with the first conductive layer 32A.
  • the conductive coating layer 33 is disposed so as to cover part of the surface of the conductive layer 32, part of the side surface of the conductive base layer 31, and part of the side surface of the conductive layer 32.
  • the conductive coating layer 33 is a portion of the surface of the second conductive layer 32 ⁇ / b> B, the side surface of the conductive base layer 31, and the side surface of the conductive layer 32 that is far from the second wiring portion 4. In other words, it is arranged so as to cover (the portion not facing the second wiring portion 4).
  • the conductive coating layer 33 is in contact with only the side surface of the conductive underlayer 31, and Does not touch the surface.
  • the conductive layer 32 and The overlapping part has the same shape.
  • the material of the conductive coating layer 33 is not particularly limited as long as it has conductivity.
  • the material of the first conductive coating layer 33A can be nickel (Ni), and the material of the second conductive coating layer 33B can be gold (Au).
  • the second conductive layer 32B that is the outermost layer on the surface side of the conductive layer 32 and the first conductive coating layer 33A that is the outermost layer in contact with the second conductive layer 32B of the conductive coating layer 33 are of the same type. It is good to contain a metal (for example, nickel). Thereby, the adhesion degree of the conductive layer 32 and the conductive coating layer 33 can be increased.
  • the uncovered regions that are not covered with the conductive coating layers 33 and 43 are covered with an oxide film. It has been broken.
  • the non-covering region among the surface and side surfaces of the conductive layers 32, 42, the conductive coating layer 33, the region not covered with the conductive coating layers 33, 43, and the conductive coating layer among the side surfaces of the conductive base layers 31, 41.
  • cover is included.
  • the oxide film is mainly composed of metal oxides contained in the conductive layers 32 and 42 and the conductive base layers 31 and 41.
  • the oxide film has a thickness of several to several tens of millimeters, for example, 10 inches.
  • the oxide film is formed on the conductive layers 32 and 42 and the conductive underlayers 31 and 41 by heating the wiring substrate 1 in the air atmosphere (that is, annealing treatment). Note that regions of the surfaces and side surfaces of the conductive coating layers 33 and 43 that are not in contact with the conductive layers 32 and 42 and the conductive base layers 31 and 41 may be covered with an oxide film.
  • the third wiring portion 5 is disposed on the back surface of the insulating layer 2.
  • the third wiring unit 5 includes a conductive base layer 51 and a plurality of conductive layers 52.
  • the conductive base layer 51 is disposed on the back surface of the insulating layer 2 and has a two-layer structure.
  • the conductive base layer 51 includes a first conductive base layer 51A disposed on the back surface of the insulating layer 2 and a plurality of second conductive base layers 51B disposed separately on the back surface of the first conductive base layer 51A. And have.
  • the first conductive base layer 51 ⁇ / b> A is connected to the via conductor 6.
  • the “back surface” in the third wiring portion 5 means a surface on the opposite side to the insulating layer 2.
  • the material of the conductive base layer 51 is not particularly limited as long as it has conductivity.
  • the material of the first conductive base layer 51A can be titanium (Ti), and the material of the second conductive base layer 51B can be copper (Cu).
  • the plurality of conductive layers 52 are respectively disposed on the back surfaces of the plurality of second conductive base layers 51B and have a three-layer structure.
  • Each conductive layer 52 includes a first conductive layer 52A disposed on the back surface of the second conductive base layer 51B, a second conductive layer 52B disposed on the back surface of the first conductive layer 52A, and the second conductive layer 52B. And a third conductive layer 52C disposed on the back surface.
  • the first conductive layer 52A, the second conductive layer 52B, and the third conductive layer 52C have the same shape in plan view.
  • the material of the conductive layer 52 is not particularly limited as long as it has conductivity.
  • the material of the first conductive layer 52A can be copper (Cu)
  • the material of the second conductive layer 52B can be nickel (Ni)
  • the material of the third conductive layer 52C can be gold (Au).
  • the via conductor 6 is a conductor that penetrates the insulating layer 2 in the thickness direction.
  • the via conductor 6 electrically connects the first wiring part 3 and the third wiring part 5.
  • the manufacturing method of the wiring board according to the present embodiment includes an undertreatment layer forming step S10, a conductive layer forming step S20, a base pattern forming step S30, a covering step S40, and an auxiliary wiring removing step S50. And a heating step S60.
  • a conductive surface-side lower treatment layer 10 having a two-layer structure is formed on the surface of the insulating layer 2 provided with the via conductors 6.
  • a conductive back side lower treatment layer 20 having a two-layer structure is also formed on the back side of the insulating layer 2.
  • the surface side lower treatment layer 10 includes portions that become the conductive base layer 31 of the first wiring part 3 and the conductive base layer 41 of the second wiring part 4.
  • the back side lower treatment layer 20 includes a portion that becomes the conductive base layer 51 of the third wiring portion 5.
  • the front side lower treatment layer 10 and the rear side lower treatment layer 20 can be formed by, for example, metal sputtering. Specifically, the first surface side lower treatment layer 10A and the first rear surface side lower treatment layer 20A are formed on the front and back surfaces of the insulating layer 2 by Ti sputtering, and further, the second surface side lower treatment layer is formed by Cu sputtering. 10B and the 2nd back surface side lower process layer 20B are accumulated and formed.
  • the conductive layer 32 constituting the first wiring part 3 and the conductive layer 42 constituting the second wiring part 4 are formed on the surface of the second surface side lower treatment layer 10B.
  • the conductive layer 52 constituting the third wiring portion 5 is formed on the back surface of the second back surface side lower treatment layer 20B.
  • the mask layer M10 is arranged on the surface of the second front surface side lower treatment layer 10B, and the mask layer M20 is arranged on the rear surface of the second rear surface side lower treatment layer 20B.
  • the mask layers M10 and M20 are configured to cover a portion of the lower processing layer where the conductive layer is not formed.
  • the mask layers M10 and M20 are formed of a resist, for example.
  • electroplating is performed a plurality of times on the front surface side and the back surface side of the insulating layer 2, respectively. Thereby, the conductive layer 32 of the first wiring part 3, the conductive layer 42 of the second wiring part 4, and the conductive layer 52 of the third wiring part 5 are formed. In the electroplating in this step, electricity is conducted to the formation portion of the second wiring portion 4 by the surface side lower treatment layer 10 and the conductive layer 42 is formed.
  • the resist is removed as shown in FIG. 4C, and the second surface side lower treatment layer 10B and the second back side lower treatment layer 20B are etched using the conductive layer as a mask. Thereby, the second conductive base layer 31B of the first wiring part 3, the second conductive base layer 41B of the second wiring part 4, and the second conductive base layer 51B of the third wiring part 5 are formed.
  • a mask layer M11 is disposed so as to cover a portion of the first surface side lower treatment layer 10A where the auxiliary wiring 12 is to be formed. At the same time, the entire back surface side of the insulating layer 2 is covered with the mask layer M21.
  • portions of the first surface-side lower treatment layer 10A that are not covered with the mask layer M11 and the two conductive layers 32 and 42 are removed by etching. Thereby, the base pattern 11 including the auxiliary wiring 12 is formed. After the base pattern 11 is formed, the mask layers M11 and M21 are removed as shown in FIG. 5C.
  • the conductive coating layers 33 and 43 are respectively coated on the surfaces of the conductive layer 32 of the first wiring portion 3 and the conductive layer 42 of the second wiring portion 4.
  • This step includes a mask layer arranging step S41, a conductive coating layer forming step S42, and a mask layer removing step S43.
  • a mask layer M12 that covers the base pattern 11 is disposed.
  • the entire back surface side of the insulating layer 2 is covered with the mask layer M22.
  • the mask layer M12 is configured to cover a region of the base pattern 11 where the conductive coating layers 33 and 43 are not formed. Specifically, as shown in FIG. 7A, the mask layer M12 includes the entire surface of the auxiliary wiring 12 in the base pattern 11, and the first conductive base layer 31A (in FIG. 7A, conductive). 13A) and the auxiliary wiring 12 and the first conductive base layer 41A of the second wiring portion 4 (which overlaps the conductive layer 42 in FIG. 7A) and the auxiliary wiring 12 It arrange
  • the mask layer M12 is disposed so as to cover part of the surfaces of the conductive layer 32 of the first wiring part 3 and the conductive layer 42 of the second wiring part 4.
  • the mask layer M ⁇ b> 12 includes a portion of the side surface of the conductive layer 32 of the first wiring unit 3 and the side surface of the conductive layer 42 of the second wiring unit 4 that face each other and the second conductive base layer of the first wiring unit 3. It arrange
  • the mask layer M12 is disposed so as to cover the entire side surface of the auxiliary wiring 12 between the conductive layer 32 of the first wiring part 3 and the conductive layer 42 of the second wiring part 4. .
  • the width D2 of the mask layer M12 in the direction perpendicular to the side surface of the auxiliary wiring 12 is preferably 1.2 times or more, more preferably 1.5 times or more the width D1 of the auxiliary wiring 12.
  • the conductive coating layer 33 of the first wiring part 3 and the conductive coating layer 43 of the second wiring part 4 are formed by electrolytic plating in a state where the mask layers M12 and M22 are arranged. To do.
  • electricity is conducted to the portion where the second wiring portion 4 is formed by the auxiliary wiring 12, and the conductive coating layer 43 is formed.
  • auxiliary wiring removal process In this step, the auxiliary wiring 12 is removed. Specifically, first, as shown in FIG. 8A, the entire back surface side of the insulating layer 2 is covered with a mask layer M23.
  • the auxiliary wiring 12 is removed by etching using the conductive coating layers 33 and 43 as a mask. Thereby, the first conductive base layer 31A of the first wiring part 3 and the first conductive base layer 41A of the second wiring part 4 are separated, and the first wiring part 3 and the second wiring part 4 which are insulated from each other are separated. It is formed. After removing the auxiliary wiring 12, the mask layer M23 is removed.
  • the heating temperature in this step is, for example, 250 ° C. or higher and 350 ° C. or lower.
  • an oxide film is formed on the exposed surfaces of the conductive layers 32 and 42, the conductive base layers 31 and 41, and the conductive coating layers 33 and 43, and the wiring substrate 1 of FIG. 1 is obtained.
  • the conductive coating layers 33 and 43 are suppressed from being directly disposed on the conductive base layers 31 and 41. Therefore, the occurrence of undercut in the mask layer removing step S43 is suppressed, and the adhesion strength of the conductive coating layers 33 and 43 is improved. As a result, a high-quality wiring board including an electrically independent wiring portion can be obtained.
  • the side surface of the auxiliary wiring 12 is covered with the mask layer M12, so that a plating layer that becomes a plating foreign substance is formed in a region adjacent to the side surface of the auxiliary wiring 12. Can be suppressed. As a result, the quality of the wiring board can be improved.
  • the mask layer M12 is disposed so as to cover a part of the surface of the conductive layers 32 and 42, so that the conductive underlayer 31 and It is possible to prevent the conductive coating layers 33 and 43 from being directly disposed on the 41. In addition, since the accuracy required for the shape of the mask layer M12 can be reduced, the production of the wiring board is facilitated.
  • the mask layer M12 in the covering step S40 is disposed so as to cover the connecting portions 13A and 13B between the two conductive base layers 31 and 41 and the auxiliary wiring 12. For example, it is not always necessary to cover the side surface of the auxiliary wiring 12.
  • the mask layer M12 in the covering step S40 is arranged so as to cover the side surface of the auxiliary wiring 12, it is necessary to cover the connecting portions 13A and 13B between the two conductive base layers 31 and 41 and the auxiliary wiring 12. There is no.
  • the mask layer M12 in the coating step S40 does not cover the surfaces of the conductive layers 32 and 42 and does not contact the side surfaces of the two conductive base layers 31 and 41.
  • the surface and side surfaces of the auxiliary wiring 12 may be covered (that is, separated from the side surfaces of the two conductive base layers 31 and 41).
  • the mask layer M12 covers the connecting portions 13A and 13B between the two conductive base layers 31 and 41 and the auxiliary wiring 12, or covers the side surfaces of the auxiliary wiring 12, the quality of the wiring board 1 is improved. can do.
  • the material of the insulating layer 2 is not limited to ceramic.
  • the insulating layer 2 may be made of resin.
  • the wiring portion may not be provided on the back surface of the insulating layer 2. That is, the wiring board 1 may be a single-sided board. Further, the wiring substrate 1 may have three or more wiring portions insulated from each other on the surface of the insulating layer 2.
  • the conductive coating layers 33 and 43 may cover the entire surfaces of the conductive layers 32 and 42 and portions of the side surfaces of the conductive layers 32 and 42 that face each other. That is, in the method for manufacturing a wiring board according to the above embodiment, the mask layer M12 in the covering step S40 does not cover the surfaces of the conductive layers 32 and 42, and the side surfaces of the two conductive base layers 31 and 41 and the auxiliary wiring 12 are covered. It may be arranged so as to cover the surface.
  • the structure of the layers constituting each wiring part is an example. That is, the conductive base layers 31 and 41, the conductive layers 32 and 42, and the conductive coating layers 33 and 43 may have a single-layer structure or a multilayer structure of three or more layers.
  • the uncovered regions of the conductive layers 32 and 42 and the conductive base layers 31 and 41 do not necessarily have to be covered with an oxide film. That is, the heating step S60 may be omitted in the method for manufacturing a wiring board according to the embodiment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

電気的に独立した配線部を含みながら、品質を高めることができる配線基板を提供する。本開示は、表面及び裏面を有する絶縁層と、絶縁層の少なくとも表面に配置され、互いに絶縁された少なくとも２つの配線部と、を備える配線基板である。少なくとも２つの配線部のうち、少なくとも１つの配線部は絶縁層において電気的に独立している。また、少なくとも２つの配線部は、それぞれ、絶縁層の表面に配置された導電性下地層と、導電性下地層の表面に配置された導電層と、導電層の表面の少なくとも一部と導電性下地層の側面の少なくとも一部及び導電層の側面の少なくとも一部とを覆うように配置された導電性被覆層と、を有する。導電性下地層は、平面視で導電層と一致するように重なっている。

Description

配線基板、及び配線基板の製造方法 関連出願の相互参照
　本国際出願は、２０１７年６月７日に日本国特許庁に出願された日本国特許出願第２０１７－１１２６４３号に基づく優先権を主張するものであり、日本国特許出願第２０１７－１１２６４３号の全内容を本国際出願に参照により援用する。
　本開示は、配線基板及び配線基板の製造方法に関する。
　絶縁層とその表面に配置された配線部とを備える配線基板において、導電性の下地層に複数回のメッキを行うことにより導電層を重ね合わせた多層構造の配線部が設けられることがある。
　一方、配線基板の回路設計によっては、他の配線部と絶縁され、かつ絶縁層において電気的に独立している、つまり外部と導通されない配線部が設けられることがある。この独立した配線部を電解メッキにて形成する方法として、補助配線によって導通可能な他の配線部と電気的に接続し、電解メッキ後に補助配線を除去し、配線部を独立させる方法が公知である（特許文献１参照）。
　この方法では、電解メッキ時、つまり配線部の導電性被覆層の形成時に、補助配線が含まれる非メッキ領域にマスク層が配置され、電解メッキ後にマスク層が除去される。その後、補助配線はエッチングにより除去される。
特開２０１３－６９８７６号公報
　特許文献１の手法では、マスク層の形状によっては、導電性被覆層の密着強度の低下や、非メッキ部分におけるメッキ異物の発生が起こり得る。このような欠陥は、配線基板の品質を低下させる。
　本開示の一局面は、電気的に独立した配線部を含みながら、品質を高めることができる配線基板を提供することが好ましい。
　本開示の一態様は、表面及び裏面を有する絶縁層と、絶縁層の少なくとも表面に配置され、互いに絶縁された少なくとも２つの配線部と、を備える配線基板である。少なくとも２つの配線部のうち、少なくとも１つの配線部は絶縁層において電気的に独立している。また、少なくとも２つの配線部は、それぞれ、絶縁層の表面に配置された導電性下地層と、導電性下地層の表面に配置された導電層と、導電層の表面の少なくとも一部と導電性下地層の側面の少なくとも一部及び導電層の側面の少なくとも一部とを覆うように配置された導電性被覆層と、を有する。導電性下地層は、平面視で導電層と一致するように重なっている。
　図９に示すように、絶縁層１０２に配置された配線部１０３において、導電層１３２の表面に配置される導電性被覆層１３３が導電性下地層１３１に直接配置される部分Ｐがあると、導電性被覆層１３３形成用のマスク層をエッチングで除去する際に、部分Ｐにおいて配線部１０３の内側に向かってえぐれるアンダーカットが発生する。その結果、導電性被覆層１３３の密着強度が低下し、水圧等により導電性被覆層１３３の剥離が発生するおそれがある。
　これに対し、本開示の構成によれば、導電性下地層が、平面視で導電層と一致するように重なっているため、導電性下地層に導電性被覆層が直接配置されることが抑制される。そのため、上述のアンダーカットの発生が抑制され、導電性被覆層の密着強度が向上する。その結果、電気的に独立した配線部を含む配線基板の品質を向上できる。
　なお、「絶縁層において電気的に独立する」とは、同じ絶縁層に配置された他の配線部やこの絶縁層を厚み方向に貫通するビア導体等を介して外部端子と導通されないことを意味する。
　本開示の一態様では、導電層のうち表面側の最表層と、導電性被覆層のうち導電層と当接する最表層とは、同種の金属を含んでもよい。このような構成によれば、導電層と導電性被覆層との密着強度がさらに高まるので、品質がより向上する。
　本開示の一態様では、導電層及び導電性下地層において導電性被覆層に覆われていない非被覆領域は、酸化物膜で覆われていてもよい。このような構成によれば、導電層及び導電性下地層の耐腐食性を高めることができる。
　本開示の別の態様は、表面及び裏面を有する絶縁層と、絶縁層の少なくとも表面に配置され、互いに絶縁された少なくとも２つの配線部とを備え、少なくとも２つの配線部のうち、少なくとも１つの配線部は絶縁層において電気的に独立した配線基板の製造方法である。配線基板の製造方法は、絶縁層の表面に、導電性の下処理層を形成する工程と、下処理層の表面に少なくとも２つの導電層を形成する工程と、下処理層のエッチングにより、少なくとも２つの導電層がそれぞれその表面に配置された少なくとも２つの導電性下地層と、少なくとも２つの導電性下地層同士を接続する補助配線とを含む下地パターンを形成する工程と、少なくとも２つの導電層の表面にそれぞれ導電性被覆層を被覆する工程と、補助配線を除去する工程と、を備える。被覆する工程は、下地パターンを覆うマスク層を配置する工程と、マスク層を配置した状態で、電解メッキによって導電性被覆層を形成する工程と、マスク層を除去する工程と、を有する。マスク層を配置する工程で、マスク層は、下地パターンのうち、少なくとも２つの導電性下地層と補助配線との連結部分を覆うように配置される。なお、「連結部分」とは、平面視での導電性下地層と補助配線との境界部分を指す。
　このような構成によれば、導電性被覆層を形成する電解メッキにおいて、導電性下地層に導電性被覆層が直接配置されることが抑制される。そのため、マスク層を除去する工程におけるアンダーカットの発生が抑制され、導電性被覆層の密着強度が向上する。その結果、電気的に独立した配線部を含み、かつ品質の高い配線基板が得られる。
　本開示の一態様では、マスク層を配置する工程で、マスク層は、補助配線の側面を覆うように配置されてもよい。
　導電性被覆層を形成する電解メッキにおいて、補助配線の表面のみをマスク層で被覆すると、補助配線の側面にメッキ層が形成され得る。このメッキ層は、補助配線を除去する工程においても除去されずに残存し、メッキ異物となるおそれがある。
　これに対し、上述のような構成によれば、導電性被覆層を形成する電解メッキにおいて、補助配線の側面と隣接する領域にメッキ異物となるメッキ層が形成されることが抑制できる。その結果、配線基板の品質を高められる。
　本開示の一態様では、マスク層を配置する工程で、マスク層は、少なくとも２つの導電層の表面の一部を覆うように配置されてもよい。このような構成によれば、より確実に導電性下地層に導電性被覆層が直接配置されることを抑制できる。また、マスク層の形状に要求される精度を低減できるので、配線基板の製造が容易になる。
　本開示の一態様は、補助配線を除去する工程の後、少なくとも２つの導電層及び少なくとも２つの導電性下地層を大気雰囲気下で加熱する工程をさらに備えてもよい。このような構成によれば、導電層及び導電性下地層において導電性被覆層に覆われていない非被覆領域を酸化物膜で被覆できる。その結果、非被覆領域における耐腐食性を高めることができる。
　本開示の別の態様は、表面及び裏面を有する絶縁層と、絶縁層の少なくとも表面に配置され、互いに絶縁された少なくとも２つの配線部とを備え、少なくとも２つの配線部のうち、少なくとも１つの配線部は絶縁層において電気的に独立した配線基板の製造方法である。配線基板の製造方法は、絶縁層の表面に、導電性の下処理層を形成する工程と、下処理層の表面に少なくとも２つの導電層を形成する工程と、下処理層のエッチングにより、少なくとも２つの導電層がそれぞれその表面に配置された少なくとも２つの導電性下地層と、少なくとも２つの導電性下地層同士を接続する補助配線とを含む下地パターンを形成する工程と、少なくとも２つの導電層の表面にそれぞれ導電性被覆層を被覆する工程と、補助配線を除去する工程と、を備える。被覆する工程は、下地パターンを覆うマスク層を配置する工程と、マスク層を配置した状態で、電解メッキによって導電性被覆層を形成する工程と、マスク層を除去する工程と、を有する。マスク層を配置する工程で、マスク層は、補助配線の側面を覆うように配置される。
　このような構成によれば、導電性被覆層を形成する電解メッキにおいて、補助配線の側面と隣接する領域にメッキ異物となるメッキ層が形成されることが抑制できる。その結果、電気的に独立した配線部を含み、かつ品質の高い配線基板が得られる。
　本開示の一態様は、補助配線を除去する工程の後、少なくとも２つの導電層及び少なくとも２つの導電性下地層を大気雰囲気下で加熱する工程をさらに備えてもよい。このような構成によれば、導電層及び導電性下地層において導電性被覆層に覆われていない非被覆領域を酸化物膜で被覆できる。その結果、非被覆領域における耐腐食性を高めることができる。
実施形態の配線基板の模式的な断面図である。 実施形態の配線基板の製造方法を示すフローチャートである。 配線基板の製造方法における一工程を示す模式的な断面図である。 図４Ａは、図３の次の工程を示す模式的な断面図であり、図４Ｂは、図４Ａの次の工程を示す模式的な断面図であり、図４Ｃは、図４Ｂの次の工程を示す模式的な断面図である。 図５Ａは、図４Ｃの次の工程を示す模式的な断面図であり、図５Ｂは、図５Ａの次の工程を示す模式的な断面図であり、図５Ｃは、図５Ｂの次の工程を示す模式的な断面図である。 図６Ａは、図５Ｃの次の工程を示す模式的な断面図であり、図６Ｂは、図６Ａの次の工程を示す模式的な断面図であり、図６Ｃは、図６Ｂの次の工程を示す模式的な断面図である。 図７Ａは、図６Ａの工程における補助配線の周囲の模式的な部分拡大平面図であり、図７Ｂは、図７ＡのＶＩＩＢ－ＶＩＩＢ線での模式的な部分断面図である。 図８Ａは、図６Ｃの次の工程を示す模式的な断面図であり、図８Ｂは、図８Ａの次の工程を示す模式的な断面図である。 従来の配線基板の模式的な断面図である。
　１…配線基板、２…絶縁層、３…第１配線部、４…第２配線部、
　５…第３配線部、６…ビア導体、１０…表面側下処理層、
　１１…下地パターン、１２…補助配線、１３Ａ，１３Ｂ…連結部分、
　２０…裏面側下処理層、３１…導電性下地層、３２…導電層、
　３３…導電性被覆層、４１…導電性下地層、４２…導電層、
　４３…導電性被覆層、５１…導電性下地層、５２…導電層、
　Ｍ１０，Ｍ１１，Ｍ１２，Ｍ２０，Ｍ２１，Ｍ２２，Ｍ２３…マスク層。
　以下、本開示が適用された実施形態について、図面を用いて説明する。
　［１．第１実施形態］
　［１－１．配線基板］
　図１に示す配線基板１は、表面及び裏面を有する絶縁層２と、第１配線部３と、第２配線部４と、第３配線部５と、ビア導体６とを備える。
　＜絶縁層＞
　絶縁層２は、セラミック製のシート状の部材である。絶縁層２を構成するセラミックとしては、例えばアルミナ、ベリリア、窒化アルミニウム、窒化ホウ素、窒化ケイ素、ガラス等が挙げられる。これらのセラミックは単体で、又は２種以上組み合わせて使用することができる。
　＜第１配線部及び第２配線部＞
　第１配線部３及び第２配線部４は、それぞれ、絶縁層２の表面に配置されている。第１配線部３と第２配線部４とは、互いに絶縁されている。
　第１配線部３は、ビア導体６によって、第３配線部５と導通されている。また、第１配線部３は、第３配線部５を介して、外部端子と電気的に接続される。一方、第２配線部４は、他の配線部と電気的に接続されておらず、絶縁層２において電気的に独立している。
　第１配線部３は、図１に示すように、導電性下地層３１と、導電層３２と、導電性被覆層３３とを有する。導電性下地層３１、導電層３２及び導電性被覆層３３は、それぞれ２層構造である。
　つまり、導電性下地層３１は、第１導電性下地層３１Ａ及び第２導電性下地層３１Ｂを有する。導電層３２は、第１導電層３２Ａ及び第２導電層３２Ｂを有する。導電性被覆層３３は、第１導電性被覆層３３Ａ及び第２導電性被覆層３３Ｂを有する。
　同様に、第２配線部４は、導電性下地層４１と、導電層４２と、導電性被覆層４３とを有する。導電性下地層４１、導電層４２及び導電性被覆層４３は、それぞれ２層構造である。
　つまり、導電性下地層４１は、第１導電性下地層４１Ａ及び第２導電性下地層４１Ｂを有する。導電層４２は、第１導電層４２Ａ及び第２導電層４２Ｂを有する。導電性被覆層４３は、第１導電性被覆層４３Ａ及び第２導電性被覆層４３Ｂを有する。
　第２配線部４を構成する上述の複数の層は、第１配線部３を構成する複数の層と同じ構成（例えば材料や配置など）を有するため、以下では第１配線部３を構成する複数の層について説明する。
　（導電性下地層）
　導電性下地層３１は、絶縁層２の表面に配置された第１導電性下地層３１Ａと、第１導電性下地層３１Ａの表面に配置された第２導電性下地層３１Ｂとを有する。第１導電性下地層３１Ａと第２導電性下地層３１Ｂとは、平面視で（つまり厚み方向から視て）同形状である。なお、第１配線部３の第１導電性下地層３１Ａは、ビア導体６に接続されているが、第２配線部４の第１導電性下地層４１Ａは、ビア導体に接続されていない。
　導電性下地層３１の材質は導電性を有するものであれば特に限定されない。例えば、第１導電性下地層３１Ａの材質をチタン（Ｔｉ）、第２導電性下地層３１Ｂの材質を銅（Ｃｕ）とすることができる。
　（導電層）
　導電層３２は、第２導電性下地層３１Ｂの表面に配置された第１導電層３２Ａと、第１導電層３２Ａの表面に配置された第２導電層３２Ｂとを有する。第１導電層３２Ａと第２導電層３２Ｂとは、平面視で同形状である。
　導電層３２の材質は導電性を有するものであれば特に限定されない。例えば、第１導電層３２Ａの材質を銅（Ｃｕ）、第２導電層３２Ｂの材質をニッケル（Ｎｉ）とすることができる。導電性下地層３１のうち表面側の最表層である第２導電性下地層３１Ｂと、導電層３２のうち第２導電性下地層３１Ｂと当接する第１導電層３２Ａとは、同種の金属（例えば銅）を含むとよい。これにより、導電性下地層３１と、導電層３２との密着度を高めることができる。
　導電性下地層３１は、平面視で導電層３２と一致するように重なっており、導電層３２の外側にはみ出さない。つまり、第２導電性下地層３１Ｂの表面は、全体が第１導電層３２Ａによって覆われている。
　（導電性被覆層）
　導電性被覆層３３は、導電層３２の表面の一部と、導電性下地層３１の側面の一部及び導電層３２の側面の一部とを覆うように配置されている。
　具体的には、導電性被覆層３３は、第２導電層３２Ｂの表面の一部と、導電性下地層３１の側面及び導電層３２の側面のうち、第２配線部４から遠い側の部分（つまり、第２配線部４と対向しない部分）とを覆うように配置されている。
　また、上述のように、導電性下地層３１は表面が導電層３２によって覆われているので、導電性被覆層３３は、導電性下地層３１の側面のみに当接し、導電性下地層３１の表面には当接しない。
　第２導電層３２Ｂの表面に配置された第１導電性被覆層３３Ａと、第１導電性被覆層３３Ａの表面に配置された第２導電性被覆層３３Ｂとにおいて、平面視で導電層３２と重なる部分は同形状である。
　導電性被覆層３３の材質は導電性を有するものであれば特に限定されない。例えば、第１導電性被覆層３３Ａの材質をニッケル（Ｎｉ）、第２導電性被覆層３３Ｂの材質を金（Ａｕ）とすることができる。
　導電層３２のうち表面側の最表層である第２導電層３２Ｂと、導電性被覆層３３のうち第２導電層３２Ｂと当接する最表層である第１導電性被覆層３３Ａとは、同種の金属（例えばニッケル）を含むとよい。これにより、導電層３２と、導電性被覆層３３との密着度を高めることができる。
　第１配線部３及び第２配線部４それぞれの導電層３２，４２及び導電性下地層３１，４１において、導電性被覆層３３，４３に覆われていない非被覆領域は、酸化物膜で覆われている。
　上記非被覆領域には、導電層３２，４２の表面及び側面のうち、導電性被覆層３３，４３が被覆していない領域と、導電性下地層３１，４１の側面のうち、導電性被覆層３３，４３が被覆していない領域とが含まれる。
　上記酸化物膜は、導電層３２，４２及び導電性下地層３１，４１に含まれる金属の酸化物を主体とする。上記酸化物膜の厚みは、数Å～数十Åであり、例えば１０Åである。上記酸化物膜は、配線基板１の大気雰囲気下での加熱（つまりアニール処理）によって、導電層３２，４２及び導電性下地層３１，４１上に形成される。なお、導電性被覆層３３，４３の表面及び側面のうち、導電層３２，４２及び導電性下地層３１，４１と接触していない領域が酸化物膜で覆われていてもよい。
　＜第３配線部＞
　第３配線部５は、絶縁層２の裏面に配置される。第３配線部５は、導電性下地層５１と、複数の導電層５２とを有する。
　導電性下地層５１は、絶縁層２の裏面に配置され、２層構造を有する。導電性下地層５１は、絶縁層２の裏面に配置された第１導電性下地層５１Ａと、第１導電性下地層５１Ａの裏面に離間して配置された複数の第２導電性下地層５１Ｂとを有する。第１導電性下地層５１Ａは、ビア導体６と接続されている。なお、第３配線部５における「裏面」とは、絶縁層２と反対側の面を意味する。
　導電性下地層５１の材質は導電性を有するものであれば特に限定されない。例えば、第１導電性下地層５１Ａの材質をチタン（Ｔｉ）、第２導電性下地層５１Ｂの材質を銅（Ｃｕ）とすることができる。
　複数の導電層５２は、複数の第２導電性下地層５１Ｂの裏面にそれぞれ配置され、３層構造を有する。各導電層５２は、第２導電性下地層５１Ｂの裏面に配置された第１導電層５２Ａと、第１導電層５２Ａの裏面に配置された第２導電層５２Ｂと、第２導電層５２Ｂの裏面に配置された第３導電層５２Ｃとを有する。第１導電層５２Ａと第２導電層５２Ｂと第３導電層５２Ｃとは、平面視で同形状である。
　導電層５２の材質は導電性を有するものであれば特に限定されない。例えば、第１導電層５２Ａの材質を銅（Ｃｕ）、第２導電層５２Ｂの材質をニッケル（Ｎｉ）、第３導電層５２Ｃの材質を金（Ａｕ）とすることができる。
　＜ビア導体＞
　ビア導体６は、絶縁層２を厚み方向に貫通する導体である。ビア導体６は、第１配線部３と第３配線部５とを電気的に接続する。
　［１－２．配線基板の製造方法］
　次に、配線基板１の製造方法について説明する。
　本実施形態の配線基板の製造方法は、図２に示すように、下処理層形成工程Ｓ１０と、導電層形成工程Ｓ２０と、下地パターン形成工程Ｓ３０と、被覆工程Ｓ４０と、補助配線除去工程Ｓ５０と、加熱工程Ｓ６０とを備える。
　＜下処理層形成工程＞
　本工程では、図３に示すように、ビア導体６を設けた絶縁層２の表面に、２層構造の導電性の表面側下処理層１０を形成する。また、同時に、絶縁層２の裏面にも２層構造の導電性の裏面側下処理層２０を形成する。
　表面側下処理層１０は、第１配線部３の導電性下地層３１及び第２配線部４の導電性下地層４１となる部分を含む。裏面側下処理層２０は、第３配線部５の導電性下地層５１となる部分を含む。
　表面側下処理層１０及び裏面側下処理層２０は、それぞれ、例えば金属のスパッタにより形成できる。具体的には、Ｔｉスパッタにより、絶縁層２の表面及び裏面に第１表面側下処理層１０Ａ及び第１裏面側下処理層２０Ａを形成し、さらにＣｕスパッタにより、第２表面側下処理層１０Ｂ及び第２裏面側下処理層２０Ｂを重ねて形成する。
　＜導電層形成工程＞
　本工程では、第２表面側下処理層１０Ｂの表面に第１配線部３を構成する導電層３２と、第２配線部４を構成する導電層４２とを形成する。また、同時に、第２裏面側下処理層２０Ｂの裏面に第３配線部５を構成する導電層５２を形成する。
　具体的には、まず、図４Ａに示すように、第２表面側下処理層１０Ｂの表面にマスク層Ｍ１０を配置すると共に、第２裏面側下処理層２０Ｂの裏面にマスク層Ｍ２０を配置する。マスク層Ｍ１０，Ｍ２０は、下処理層のうち、導電層を形成しない部分を覆うように構成されている。マスク層Ｍ１０，Ｍ２０は例えばレジストにより形成される。
　マスク層Ｍ１０，Ｍ２０の配置後、図４Ｂに示すように、絶縁層２の表面側及び裏面側それぞれにおいて、複数回の電気メッキを行う。これにより、第１配線部３の導電層３２、第２配線部４の導電層４２及び第３配線部５の導電層５２が形成される。なお、本工程の電気メッキでは、表面側下処理層１０によって、第２配線部４の形成部分に電気が導通され、導電層４２が形成される。
　導電層の形成後、図４Ｃに示すようにレジストを除去すると共に、導電層をマスクとして、第２表面側下処理層１０Ｂ及び第２裏面側下処理層２０Ｂをエッチングする。これにより、第１配線部３の第２導電性下地層３１Ｂ、第２配線部４の第２導電性下地層４１Ｂ、及び第３配線部５の第２導電性下地層５１Ｂが形成される。
　＜下地パターン形成工程＞
　本工程では、第１表面側下処理層１０Ａのエッチングにより、導電層３２がその表面に配置された導電性下地層３１、及び導電層４２がその表面に配置された導電性下地層４１と、導電性下地層３１，４１同士を接続する補助配線１２とを含む下地パターン１１を形成する。
　具体的には、まず、図５Ａに示すように、第１表面側下処理層１０Ａのうち、補助配線１２を形成する部分を覆うようにマスク層Ｍ１１を配置する。また、同時に、絶縁層２の裏面側全体をマスク層Ｍ２１で覆う。
　次に、図５Ｂに示すように、エッチングにより、第１表面側下処理層１０Ａのうち、マスク層Ｍ１１及び２つの導電層３２，４２で覆われていない部分をエッチングにより除去する。これにより、補助配線１２を含む下地パターン１１が形成される。下地パターン１１の形成後は、図５Ｃに示すように、マスク層Ｍ１１，Ｍ２１を除去する。
　＜被覆工程＞
　本工程では、第１配線部３の導電層３２及び第２配線部４の導電層４２の表面にそれぞれ導電性被覆層３３，４３を被覆する。本工程は、マスク層配置工程Ｓ４１と、導電性被覆層形成工程Ｓ４２と、マスク層除去工程Ｓ４３とを有する。
　（マスク層配置工程）
　本工程では、図６Ａに示すように、下地パターン１１を覆うマスク層Ｍ１２を配置する。また、本工程では、絶縁層２の裏面側全体をマスク層Ｍ２２で覆う。
　マスク層Ｍ１２は、下地パターン１１のうち、導電性被覆層３３，４３を形成しない領域を覆うように構成されている。具体的には、図７Ａに示すように、マスク層Ｍ１２は、下地パターン１１のうち、補助配線１２の表面全体と、第１配線部３の第１導電性下地層３１Ａ（図７Ａでは、導電層３２と重なっている）と補助配線１２との連結部分１３Ａと、第２配線部４の第１導電性下地層４１Ａ（図７Ａでは、導電層４２と重なっている）と補助配線１２との連結部分１３Ｂとを覆うように配置される。また、マスク層Ｍ１２は、第１配線部３の導電層３２及び第２配線部４の導電層４２の表面の一部を覆うように配置される。
　さらに、マスク層Ｍ１２は、第１配線部３の導電層３２の側面及び第２配線部４の導電層４２の側面のうち、互いに向かい合う部分と、第１配線部３の第２導電性下地層３１Ｂの側面及び第２配線部４の第２導電性下地層４１Ｂの側面のうち、互いに向かい合う部分と、を覆うように配置される。
　さらに、図７Ｂに示すように、マスク層Ｍ１２は、第１配線部３の導電層３２と第２配線部４の導電層４２との間における補助配線１２の側面全体を覆うように配置される。なお、マスク層Ｍ１２の補助配線１２の側面と垂直な方向の幅Ｄ２は、補助配線１２の幅Ｄ１の１．２倍以上が好ましく、１．５倍以上がさらに好ましい。
　（導電性被覆層形成工程）
　本工程では、図６Ｂに示すように、マスク層Ｍ１２，Ｍ２２を配置した状態で、電解メッキによって第１配線部３の導電性被覆層３３及び第２配線部４の導電性被覆層４３を形成する。なお、本工程の電気メッキでは、補助配線１２によって、第２配線部４の形成部分に電気が導通され、導電性被覆層４３が形成される。
　（マスク層除去工程）
　本工程では、図６Ｃに示すように、マスク層Ｍ１２，Ｍ２２を除去する。この状態では、第１配線部３及び第２配線部４は補助配線１２によって導通されている。
　＜補助配線除去工程＞
　本工程では、補助配線１２を除去する。具体的には、まず、図８Ａに示すように、絶縁層２の裏面側全体をマスク層Ｍ２３で覆う。
　次に、導電性被覆層３３，４３をマスクとして、エッチングにより、補助配線１２を除去する。これにより、第１配線部３の第１導電性下地層３１Ａ及び第２配線部４の第１導電性下地層４１Ａが分離され、互いに絶縁された第１配線部３及び第２配線部４が形成される。補助配線１２の除去後、マスク層Ｍ２３を除去する。
　＜加熱工程＞
　本工程では、補助配線１２を除去した後、導電層３２，４２及び導電性下地層３１，４１を含む基板全体に対し、大気雰囲気下で加熱するアニール処理を行う。
　本工程での加熱温度は、例えば２５０℃以上３５０℃以下である。本工程により、導電層３２，４２、導電性下地層３１，４１及び導電性被覆層３３，４３の露出面に酸化物膜が形成され、図１の配線基板１が得られる。
　［１－３．効果］
　以上詳述した実施形態によれば、以下の効果が得られる。
　（１ａ）導電性下地層３１，４１が、平面視で導電層３２，４２と一致するように重なっているため、導電性下地層３１，４１に導電性被覆層３３，４３が直接配置されることが抑制される。
　つまり、導電性被覆層３３，４３を形成する電解メッキにおいて、導電性下地層３１，４１に導電性被覆層３３，４３が直接配置されることが抑制される。そのため、マスク層除去工程Ｓ４３におけるアンダーカットの発生が抑制され、導電性被覆層３３，４３の密着強度が向上する。その結果、電気的に独立した配線部を含み、かつ品質の高い配線基板が得られる。
　（１ｂ）導電性被覆層３３，４３を形成する電解メッキにおいて、マスク層Ｍ１２により補助配線１２の側面を覆うことで、補助配線１２の側面と隣接する領域にメッキ異物となるメッキ層が形成されることが抑制できる。その結果、配線基板の品質を高められる。
　（１ｃ）導電性被覆層３３，４３を形成する電解メッキにおいて、マスク層Ｍ１２が導電層３２，４２の表面の一部を覆うように配置されることで、より確実に導電性下地層３１，４１に導電性被覆層３３，４３が直接配置されることを抑制できる。また、マスク層Ｍ１２の形状に要求される精度を低減できるので、配線基板の製造が容易になる。
　（１ｄ）導電層３２，４２及び導電性下地層３１，４１の非被覆領域が酸化物膜で覆われていることで、導電層３２，４２及び導電性下地層３１，４１の耐腐食性を高めることができる。
　［２．他の実施形態］
　以上、本開示の実施形態について説明したが、本開示は、上記実施形態に限定されることなく、種々の形態を採り得ることは言うまでもない。
　（２ａ）上記実施形態の配線基板の製造方法において、被覆工程Ｓ４０におけるマスク層Ｍ１２は、２つの導電性下地層３１，４１と補助配線１２との連結部分１３Ａ，１３Ｂを覆うように配置されれば、必ずしも補助配線１２の側面を覆う必要はない。
　逆に、被覆工程Ｓ４０におけるマスク層Ｍ１２は、補助配線１２の側面を覆うように配置されれば、必ずしも２つの導電性下地層３１，４１と補助配線１２との連結部分１３Ａ，１３Ｂを覆う必要はない。
　例えば、上記実施形態の配線基倍の製造方法において、被覆工程Ｓ４０におけるマスク層Ｍ１２は、導電層３２，４２の表面を被覆せず、かつ２つの導電性下地層３１，４１の側面に接しないように（つまり、２つの導電性下地層３１，４１の側面と離間するように）補助配線１２の表面及び側面を被覆してもよい。
　つまり、マスク層Ｍ１２が２つの導電性下地層３１，４１と補助配線１２との連結部分１３Ａ，１３Ｂを覆うか、又は補助配線１２の側面を覆うかをすれば、配線基板１の品質を向上することができる。
　（２ｂ）上記実施形態の配線基板１において、絶縁層２の材質はセラミックに限定されない。例えば、絶縁層２は樹脂製であってもよい。
　（２ｃ）上記実施形態の配線基板１において、絶縁層２の裏面に配線部が設けられなくてもよい。つまり、配線基板１は、片面基板であってもよい。また、配線基板１は、絶縁層２の表面に互いに絶縁された３以上の配線部を有してもよい。
　（２ｄ）上記実施形態の配線基板１において、導電性被覆層３３，４３は、導電層３２，４２の表面全体や導電層３２，４２の側面のうち互いに向かい合う部分を覆っていてもよい。つまり、上記実施形態の配線基板の製造方法において、被覆工程Ｓ４０におけるマスク層Ｍ１２は、導電層３２，４２の表面を被覆せず、かつ２つの導電性下地層３１，４１の側面と補助配線１２の表面とを被覆するように配置されてもよい。
　（２ｅ）上記実施形態の配線基板１において、各配線部を構成する層の構造は一例である。つまり、導電性下地層３１，４１、導電層３２，４２及び導電性被覆層３３，４３は、単層構造であってもよいし、３層以上の多層構造であってもよい。
　（２ｆ）上記実施形態の配線基板１において、導電層３２，４２及び導電性下地層３１，４１の非被覆領域は、必ずしも酸化物膜で覆われなくてもよい。つまり、上記実施形態の配線基板の製造方法において、加熱工程Ｓ６０は省略されてもよい。
　（２ｇ）上記実施形態における１つの構成要素が有する機能を複数の構成要素として分散させたり、複数の構成要素が有する機能を１つの構成要素に統合したりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加、置換等してもよい。なお、特許請求の範囲に記載の文言から特定される技術思想に含まれるあらゆる態様が本開示の実施形態である。

Claims (9)

  1. 　表面及び裏面を有する絶縁層と、
    　前記絶縁層の少なくとも表面に配置され、互いに絶縁された少なくとも２つの配線部と、
    　を備え、
    　前記少なくとも２つの配線部のうち、少なくとも１つの配線部は前記絶縁層において電気的に独立し、
    　前記少なくとも２つの配線部は、それぞれ、
    　前記絶縁層の表面に配置された導電性下地層と、
    　前記導電性下地層の表面に配置された導電層と、
    　前記導電層の表面の少なくとも一部と前記導電性下地層の側面の少なくとも一部及び前記導電層の側面の少なくとも一部とを覆うように配置された導電性被覆層と、
    　を有し、
    　前記導電性下地層は、平面視で前記導電層と一致するように重なっている、配線基板。
  2. 　前記導電層のうち表面側の最表層と、前記導電性被覆層のうち前記導電層と当接する最表層とは、同種の金属を含む、請求項１に記載の配線基板。
  3. 　前記導電層及び前記導電性下地層において前記導電性被覆層に覆われていない非被覆領域は、酸化物膜で覆われている、請求項１又は請求項２に記載の配線基板。
  4. 　表面及び裏面を有する絶縁層と、前記絶縁層の少なくとも表面に配置され、互いに絶縁された少なくとも２つの配線部とを備え、前記少なくとも２つの配線部のうち、少なくとも１つの配線部は前記絶縁層において電気的に独立した配線基板の製造方法であって、
    　前記絶縁層の表面に、導電性の下処理層を形成する工程と、
    　前記下処理層の表面に少なくとも２つの導電層を形成する工程と、
    　前記下処理層のエッチングにより、前記少なくとも２つの導電層がそれぞれその表面に配置された少なくとも２つの導電性下地層と、前記少なくとも２つの導電性下地層同士を接続する補助配線とを含む下地パターンを形成する工程と、
    　前記少なくとも２つの導電層の表面にそれぞれ導電性被覆層を被覆する工程と、
    　前記補助配線を除去する工程と、
    　を備え、
    　前記被覆する工程は、
    　前記下地パターンを覆うマスク層を配置する工程と、
    　前記マスク層を配置した状態で、電解メッキによって前記導電性被覆層を形成する工程と、
    　前記マスク層を除去する工程と、
    　を有し、
    　前記マスク層を配置する工程で、前記マスク層は、前記下地パターンのうち、前記少なくとも２つの導電性下地層と前記補助配線との連結部分を覆うように配置される、配線基板の製造方法。
  5. 　前記マスク層を配置する工程で、前記マスク層は、前記補助配線の側面を覆うように配置される、請求項４に記載の配線基板の製造方法。
  6. 　前記マスク層を配置する工程で、前記マスク層は、前記少なくとも２つの導電層の表面の一部を覆うように配置される、請求項４又は請求項５に記載の配線基板の製造方法。
  7. 　前記補助配線を除去する工程の後、前記少なくとも２つの導電層及び前記少なくとも２つの導電性下地層を大気雰囲気下で加熱する工程をさらに備える、請求項４から請求項６のいずれか１項に記載の配線基板の製造方法。
  8. 　表面及び裏面を有する絶縁層と、前記絶縁層の少なくとも表面に配置され、互いに絶縁された少なくとも２つの配線部とを備え、前記少なくとも２つの配線部のうち、少なくとも１つの配線部は前記絶縁層において電気的に独立した配線基板の製造方法であって、
    　前記絶縁層の表面に、導電性の下処理層を形成する工程と、
    　前記下処理層の表面に少なくとも２つの導電層を形成する工程と、
    　前記下処理層のエッチングにより、前記少なくとも２つの導電層がそれぞれその表面に配置された少なくとも２つの導電性下地層と、前記少なくとも２つの導電性下地層同士を接続する補助配線とを含む下地パターンを形成する工程と、
    　前記少なくとも２つの導電層の表面にそれぞれ導電性被覆層を被覆する工程と、
    　前記補助配線を除去する工程と、
    　を備え、
    　前記被覆する工程は、
    　前記下地パターンを覆うマスク層を配置する工程と、
    　前記マスク層を配置した状態で、電解メッキによって前記導電性被覆層を形成する工程と、
    　前記マスク層を除去する工程と、
    　を有し、
    　前記マスク層を配置する工程で、前記マスク層は、前記補助配線の側面を覆うように配置される、配線基板の製造方法。
  9. 　前記補助配線を除去する工程の後、前記少なくとも２つの導電層及び前記少なくとも２つの導電性下地層を大気雰囲気下で加熱する工程をさらに備える、請求項８に記載の配線基板の製造方法。
PCT/JP2018/020313 2017-06-07 2018-05-28 配線基板、及び配線基板の製造方法 Ceased WO2018225555A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020197034748A KR20190141230A (ko) 2017-06-07 2018-05-28 배선 기판, 및 배선 기판의 제조 방법
US16/618,606 US11272623B2 (en) 2017-06-07 2018-05-28 Wiring substrate and method for producing wiring substrate
JP2019523459A JP6989603B2 (ja) 2017-06-07 2018-05-28 配線基板、及び配線基板の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017112643 2017-06-07
JP2017-112643 2017-06-07

Publications (1)

Publication Number Publication Date
WO2018225555A1 true WO2018225555A1 (ja) 2018-12-13

Family

ID=64566270

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/020313 Ceased WO2018225555A1 (ja) 2017-06-07 2018-05-28 配線基板、及び配線基板の製造方法

Country Status (5)

Country Link
US (1) US11272623B2 (ja)
JP (1) JP6989603B2 (ja)
KR (1) KR20190141230A (ja)
TW (1) TWI739008B (ja)
WO (1) WO2018225555A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2025127549A (ja) * 2024-02-21 2025-09-02 日本特殊陶業株式会社 配線基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5013881A (ja) * 1973-06-11 1975-02-13
JPH0575258A (ja) * 1991-09-11 1993-03-26 Fujitsu Ltd プリント配線板の製造方法
JP2001068828A (ja) * 1999-08-27 2001-03-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2003224348A (ja) * 2002-01-31 2003-08-08 Toppan Printing Co Ltd 高密度プリント配線板及びその製造方法
JP2009212212A (ja) * 2008-03-03 2009-09-17 Shinko Seisakusho:Kk 回路基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56118209A (en) * 1980-02-20 1981-09-17 Hitachi Ltd Conductor
US5071518A (en) * 1989-10-24 1991-12-10 Microelectronics And Computer Technology Corporation Method of making an electrical multilayer interconnect
JP4081052B2 (ja) * 2003-12-05 2008-04-23 三井金属鉱業株式会社 プリント配線基板の製造法
JP2008243853A (ja) * 2007-03-23 2008-10-09 Renesas Technology Corp インターポーザ基板、それを利用したｌｓｉチップ及び情報端末装置、インターポーザ基板製造方法、並びにｌｓｉチップ製造方法
JP5781877B2 (ja) 2011-09-22 2015-09-24 日本特殊陶業株式会社 配線基板の製造方法
JP6324876B2 (ja) * 2014-07-16 2018-05-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5013881A (ja) * 1973-06-11 1975-02-13
JPH0575258A (ja) * 1991-09-11 1993-03-26 Fujitsu Ltd プリント配線板の製造方法
JP2001068828A (ja) * 1999-08-27 2001-03-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2003224348A (ja) * 2002-01-31 2003-08-08 Toppan Printing Co Ltd 高密度プリント配線板及びその製造方法
JP2009212212A (ja) * 2008-03-03 2009-09-17 Shinko Seisakusho:Kk 回路基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2025127549A (ja) * 2024-02-21 2025-09-02 日本特殊陶業株式会社 配線基板

Also Published As

Publication number Publication date
TWI739008B (zh) 2021-09-11
JPWO2018225555A1 (ja) 2019-07-25
JP6989603B2 (ja) 2022-01-05
KR20190141230A (ko) 2019-12-23
US20200196455A1 (en) 2020-06-18
TW201906506A (zh) 2019-02-01
US11272623B2 (en) 2022-03-08

Similar Documents

Publication Publication Date Title
US20240015884A1 (en) Wiring circuit board and method for producing wiring circuit board
JP7457923B2 (ja) 実装基板及びその製造方法
US12114438B2 (en) Manufacturing method for double-sided wiring circuit board and double-sided wiring circuit board
JPWO2018159023A1 (ja) フレキシブルプリント配線板、接続体の製造方法及び接続体
TW200950633A (en) Flex-rigid wiring board and method for manufacturing the same
TW202014070A (zh) 復合電路板及其製造方法
JP5781877B2 (ja) 配線基板の製造方法
JP5651933B2 (ja) サスペンション用基板およびその製造方法
TWI377890B (ja)
JP6989603B2 (ja) 配線基板、及び配線基板の製造方法
TWI900581B (zh) 配線電路基板
JP2018148086A (ja) 貫通電極基板の製造方法及び貫通電極基板
JP2006128291A (ja) 多層プリント配線板の製造方法、多層プリント配線板及び電子装置
CN104703401A (zh) 一种电路板的电镀方法
JP2010109044A (ja) 配線基板及びこれを用いたプローブカード
TWI385765B (zh) 內埋式線路結構及其製作方法
JP2010129730A (ja) 配線基板及びこれを用いたプローブカード
JPH09270355A (ja) 電子部品及びその製造方法
US20110269307A1 (en) Method for Making Integrated Circuit Device Using Copper Metallization on 1-3 PZT Composite
JPH0621651A (ja) 多層配線回路板及びその製造方法
JP4196320B2 (ja) 薄膜付実装回路樹脂基板
KR20230110264A (ko) 배선 회로 기판
TW202549430A (zh) 配線電路基板
JP4755454B2 (ja) プリント基板の製造方法
TWI419033B (zh) Method for manufacturing two - layer circuit board structure for capacitive touch panel

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18813888

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019523459

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20197034748

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18813888

Country of ref document: EP

Kind code of ref document: A1