WO2018207660A1 - 位置入力機能付き表示装置 - Google Patents

位置入力機能付き表示装置 Download PDF

Info

Publication number
WO2018207660A1
WO2018207660A1 PCT/JP2018/017148 JP2018017148W WO2018207660A1 WO 2018207660 A1 WO2018207660 A1 WO 2018207660A1 JP 2018017148 W JP2018017148 W JP 2018017148W WO 2018207660 A1 WO2018207660 A1 WO 2018207660A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
pixel
shield electrode
wiring
touch
Prior art date
Application number
PCT/JP2018/017148
Other languages
English (en)
French (fr)
Inventor
吉田 昌弘
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US16/611,103 priority Critical patent/US11199934B2/en
Priority to CN201880030006.XA priority patent/CN110582743B/zh
Publication of WO2018207660A1 publication Critical patent/WO2018207660A1/ja
Priority to US17/517,160 priority patent/US11947760B2/en
Priority to US18/586,546 priority patent/US20240192812A1/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds

Definitions

  • the present invention relates to a display device with a position input function.
  • the liquid crystal display device described in Patent Document 1 includes a plurality of gate signal lines, a plurality of data signal lines, a plurality of sensor electrode lines, a plurality of pixel electrodes divided into a plurality of groups, and a group.
  • a plurality of sensor electrode lines overlaps each of the electrodes when viewed in plan, and at least one sensor electrode line is electrically connected to each other, and between the plurality of data signal lines and the plurality of sensor electrode lines.
  • At least one insulating film is formed between the plurality of sensor electrode lines and the plurality of common electrodes and between the plurality of common electrodes and the plurality of pixel electrodes.
  • the shield wiring is arranged on the insulating film so as to cover the gap between the adjacent sensor electrodes, and the display quality is deteriorated due to the image disturbance due to the leakage electric field. It is preventing.
  • this shield wiring it is necessary to add a process of forming a conductive film and patterning the conductive film to the manufacturing process, which increases the manufacturing cost. .
  • the present invention has been completed based on the above circumstances, and an object thereof is to reduce the manufacturing cost while suppressing the deterioration of display quality.
  • the display device with a position input function includes a pixel electrode, a common electrode disposed so as to overlap at least partly on the upper layer side or the lower layer side with respect to the pixel electrode, and the common electrode being a partition opening. And a plurality of position detection electrodes for detecting an input position by the position input body and an upper layer side with respect to the common electrode or At least a part of the position detection wiring arranged on the lower layer side and connected to the position detection electrode, the pixel connection wiring extending in parallel with the partition opening and connected to the pixel electrode, A shield electrode that extends in a manner overlapping with the partition opening and is disposed in the same layer as the position detection wiring and connected to the position detection wiring.
  • the potential difference based on the voltage supplied to the pixel electrode is between the pixel electrode and the common electrode at least partially overlapping the pixel electrode on the upper layer side or the lower layer side. Can be generated, and display is performed using the potential difference.
  • a pixel connection wiring is connected to the pixel electrode.
  • a position detection wiring arranged on the upper layer side or the lower layer side with respect to the common electrode is connected to the position detection electrode formed by dividing the common electrode by the partition opening.
  • the position detection electrode forms a capacitance with the position input body that performs position input, and can detect an input position by the position input body using a signal supplied by the position detection wiring.
  • the pixel connection wiring extends in parallel with the partition opening that divides the common electrode and partitions between adjacent position detection electrodes, the partition connection opening in the pixel connection wiring and the position detection electrode If an electric field is generated between the end of the position detection electrode, the display quality may deteriorate due to the electric field in the vicinity of the end of the position detection electrode on the side of the partition opening.
  • the shield electrode since the shield electrode is provided that extends at least partially overlapping the partition opening and is connected to the position detection wiring, the shield electrode is provided near the end of the position detection electrode on the partition opening side. The electric field is weakened. Accordingly, display quality deterioration due to the electric field near the end of the position detection electrode on the partition opening side is suppressed.
  • the shield electrode is arranged in the same layer as the position detection wiring, a dedicated manufacturing process for forming the shield electrode becomes unnecessary. This is suitable for reducing the manufacturing cost.
  • FIG. 1 is a plan view showing a planar arrangement of position detection electrodes and position detection wires of a liquid crystal panel provided in a liquid crystal display device according to Embodiment 1 of the present invention.
  • the top view which shows the pixel arrangement
  • Plan view showing pixel arrangement of CF substrate constituting liquid crystal panel AA line sectional view of FIG.
  • sequence of the array substrate and CF substrate which comprise the liquid crystal panel which concerns on Embodiment 2 of this invention An enlarged plan view of the vicinity of the first dummy shield electrode on the array substrate and the CF substrate
  • FIGS. 1 A first embodiment of the present invention will be described with reference to FIGS.
  • a liquid crystal display device (display device with a position input function) 10 having a touch panel function (position input function) is illustrated.
  • a part of each drawing shows an X axis, a Y axis, and a Z axis, and each axis direction is drawn to be a direction shown in each drawing.
  • the upper side of FIGS. 4, 6, 7 and 9 is the front side
  • the lower side is the back side.
  • the liquid crystal display device 10 includes a liquid crystal panel (display panel) 11 capable of displaying an image and a backlight device that is an external light source that irradiates the liquid crystal panel 11 with light used for display. (Lighting device).
  • the backlight device is disposed on the back side (back side) with respect to the liquid crystal panel 11 and has a planar shape by imparting an optical action to a light source (for example, LED) that emits white light (white light) or light from the light source.
  • a light source for example, LED
  • An optical member that converts the light into the light. Note that illustration of the backlight device is omitted.
  • the central portion of the screen is a display area AA (an area surrounded by an alternate long and short dash line in FIG. 1) AA.
  • a driver 12 and a flexible substrate 13 are mounted on the non-display area NAA of the liquid crystal panel 11 as components for supplying various signals related to the display function and the touch panel function.
  • the driver 12 is composed of an LSI chip having a driving circuit therein, is mounted on the non-display area NAA of the liquid crystal panel 11 by COG (Chip On Glass), and processes various signals transmitted by the flexible substrate 13. belongs to.
  • the flexible substrate 13 has a structure in which a large number of wiring patterns (not shown) are formed on a base material made of a synthetic resin material (for example, polyimide resin) having insulating properties and flexibility, and one end side thereof is a liquid crystal. The other end side is connected to the non-display area NAA of the panel 11 to a control board (signal supply source) (not shown). Various signals supplied from the control board are transmitted to the liquid crystal panel 11 via the flexible board 13 and output to the display area AA through the processing by the driver 12 in the non-display area NAA.
  • a control board signal supply source
  • the liquid crystal panel 11 includes a pair of substrates 11 a and 11 b and liquid crystal molecules that are disposed in an internal space between the substrates 11 a and 11 b and change in optical properties when an electric field is applied.
  • the liquid crystal layer (medium layer) 11c is included, and the liquid crystal layer 11c is surrounded by a seal portion (not shown) interposed between the substrates 11a and 11b for sealing.
  • the front side (front side) is a CF substrate (counter substrate) 11a
  • the back side (back side) is an array substrate (active matrix substrate, element substrate) 11b.
  • Each of the CF substrate 11a and the array substrate 11b is formed by laminating various films on the inner surface side of a glass substrate made of glass. Note that polarizing plates (not shown) are attached to the outer surface sides of both the substrates 11a and 11b, respectively.
  • TFTs thin film transistors, switching elements
  • pixel electrodes 11g on the inner surface side (the liquid crystal layer 11c side, the surface facing the CF substrate 11a) in the display area AA of the array substrate 11b. They are provided in a matrix (matrix) side by side along the X-axis direction and the Y-axis direction, and gate wiring (pixel connection wiring, scanning wiring) having a substantially lattice shape around the TFT 11f and the pixel electrode 11g. 11i and source wiring (signal wiring, data wiring) 11j are arranged so as to surround them.
  • the gate wiring 11i extends substantially along the X-axis direction, while the source wiring 11j extends generally along the Y-axis direction.
  • the gate wiring 11i and the source wiring 11j are connected to the gate electrode 11f1 and the source electrode 11f2 of the TFT 11f, respectively, and the pixel electrode 11g is connected to the drain electrode 11f3 of the TFT 11f.
  • the TFT 11f is driven based on various signals respectively supplied to the gate wiring 11i and the source wiring 11j, and the supply of the potential to the pixel electrode 11g is controlled in accordance with the driving.
  • the pixel electrode 11g has a substantially rectangular shape (longitudinal shape) in which the planar shape is horizontally long, and at least the gate wiring 11i is adjacent to the adjacent pixel electrode 11g in the short side direction (Y-axis direction). At least a source wiring 11j is interposed between adjacent pixel electrodes 11g in the (X-axis direction).
  • the pixel electrode 11g has a long side portion slightly inclined in the X-axis direction and is bent once at the center position, and the gate wiring 11i parallel to the long side portion of the pixel electrode 11g is also bent along the long side portion. ing.
  • the source wiring 11j extends along the short side direction of the horizontally long pixel electrode 11g, and is arranged side by side in the long side direction of the pixel electrode 11g. If the pixel electrode has a vertically long shape, As compared with the above, the arrangement interval of the source wirings 11j in the X-axis direction is about a ratio (for example, about 1/3) obtained by dividing the short-side dimension of the pixel electrode 11g by the long-side dimension. The number of source wirings 11j installed per unit length is about the same ratio (for example, about 1/3) as described above. As a result, the number of installed source lines 11j can be reduced, so that the number of image signals supplied to the source lines 11j is reduced.
  • the common electrode 11h overlaps with all the pixel electrodes 11g, and is on the upper layer side (closer to the liquid crystal layer 11c) than the pixel electrode 11g. Side).
  • the common electrode 11h is supplied with a substantially constant reference potential, extends over substantially the entire display area AA, and has a horizontally elongated pixel overlapping opening ( A plurality of pixel overlap slits (orientation control slits) 11h1 (seven in FIG. 2 but can be changed as appropriate) are formed.
  • the pixel overlapping opening portion 11h1 extends along the long side portion (gate wiring 11i) of the pixel electrode 11g.
  • the operation mode of the liquid crystal panel 11 is set to the FFS (Fringe Field Switching) mode.
  • the color filter 11k includes a red color filter (red colored portion) 11kR that exhibits red (R), a green color filter (green colored portion) 11kG that exhibits green (G), and a blue color filter (blue) that exhibits blue (B). Colored portion) 11 kB.
  • a plurality of color filters having different colors are repeatedly arranged along the source wiring 11j (Y-axis direction), and they extend along the gate wiring 11i (X-axis direction). They are arranged in stripes.
  • color filters 11k are arranged so as to overlap each pixel electrode 11g on the array substrate 11b side in a plan view.
  • the color filters 11k adjacent to each other in the Y-axis direction and exhibiting different colors are arranged so that the boundary (color boundary) overlaps with the gate wiring 11i and the light shielding part 11l described below.
  • the color filter 11k and the pixel electrode 11g facing the color filter 11k constitute a pixel portion PX.
  • the pixel portion PX includes a red pixel portion RPX composed of a red color filter 11kR and a pixel electrode 11g opposed thereto, a green pixel portion GPX composed of a green color filter 11kG and a pixel electrode 11g opposed thereto, and a blue color.
  • a blue pixel portion BPX including the filter 11kB and the pixel electrode 11g opposed to the filter 11kB.
  • display pixels capable of color display of a predetermined gradation are configured by the pixel portions RPX, GPX, and BPX of three colors R, G, and B that are adjacent along the Y-axis direction. Yes.
  • the arrangement pitch in the Y-axis direction in the pixel portion PX is, for example, about 65 ⁇ m to 80 ⁇ m.
  • a light shielding portion (inter-pixel light shielding portion, black matrix) 11l that shields light is formed.
  • the light shielding part 11l has a substantially lattice shape so as to partition between adjacent pixel parts PX (pixel electrodes 11g), and overlaps with most of the pixel electrodes 11g on the array substrate 11b side in a plan view.
  • a large number of pixel openings 11l1 are arranged in a matrix along the X-axis direction and the Y-axis direction in the plate surface of the CF substrate 11a.
  • the planar shape of the pixel opening 11l1 is a horizontally long substantially rectangular shape following the outer shape of the pixel electrode 11g.
  • the pixel opening portion 11l1 can transmit light, thereby enabling display on the pixel portion PX.
  • the light shielding portion 11l functions to prevent light from passing between adjacent pixel portions PX and to ensure the independence of the gradation of each pixel portion PX, and particularly extends along the gate wiring 11i.
  • the portion prevents color mixture between the pixel portions PX exhibiting different colors.
  • the light shielding part 11l is arranged so as to overlap with the gate wiring 11i and the source wiring 11j on the array substrate 11b side in a plan view.
  • a spacer 11d is arranged so as to overlap with the light shielding portion 11l, and the space (the thickness of the liquid crystal layer 11c) provided between the substrates 11a and 11b can be kept constant by the spacer 11d.
  • An alignment film 11e for aligning liquid crystal molecules contained in the liquid crystal layer 11c is formed on the innermost surface in contact with the liquid crystal layer 11c of both the substrates 11a and 11b. Further, a planarizing film 11m is formed between the alignment film 11e and the color filter 11k.
  • the liquid crystal panel 11 has both a display function for displaying an image and a touch panel function (position input function) for detecting a position (input position) input by a user based on the displayed image.
  • the touch panel pattern for exhibiting the touch panel function is integrated (in-cell).
  • This touch panel pattern is a so-called projected capacitance method, and its detection method is a self-capacitance method.
  • the touch panel pattern is provided on the array substrate 11b side of the pair of substrates 11a and 11b, and a plurality of touch electrodes arranged in a matrix within the plate surface of the array substrate 11b. (Position detection electrode) 14 is configured.
  • the touch electrode 14 is disposed in the display area AA of the array substrate 11b. Therefore, the display area AA in the liquid crystal panel 11 substantially coincides with the touch area (position input area) where the input position can be detected, and the non-display area (non-position input area where the non-display area NAA cannot detect the input position). ). Then, when a finger (position input body) (not shown), which is a conductor, is brought close to the surface (display surface) of the liquid crystal panel 11 in order to perform position input based on the image of the display area AA of the liquid crystal panel 11 visually recognized by the user, A capacitance is formed between the finger and the touch electrode 14. Thereby, the capacitance detected by the touch electrode 14 near the finger changes as the finger approaches and differs from the touch electrode 14 far from the finger. Thus, the input position can be detected.
  • the common electrode 11h is comprised by the common electrode 11h provided in the array board
  • the common electrode 11h includes a partition opening (partition slit) 11h2 that partitions the adjacent touch electrodes 14 in addition to the pixel overlapping opening 11h1 described above.
  • the partition opening 11h2 is composed of a portion traversing the entire length of the common electrode 11h substantially along the X-axis direction and a portion traversing the entire length of the common electrode 11h generally along the Y-axis direction. It has a substantially lattice shape.
  • the common electrode 11h is composed of a plurality of touch electrodes 14 which are divided into a substantially grid pattern in plan view by the partition opening 11h2 and are electrically independent from each other.
  • a plurality of touch electrodes 14 in which the common electrode 11h is partitioned by the partition opening 11h2 are arranged in a matrix along the X-axis direction and the Y-axis direction in the display area AA.
  • the touch electrode 14 has a square shape when seen in a plan view, and the dimension of one side is about several mm (for example, about 2 to 4 mm). Accordingly, the size of the touch electrode 14 in plan view is much larger than that of the pixel unit PX (pixel electrode 11g), and there are a plurality of (for example, several tens or several hundreds) in the X axis direction and the Y axis direction. It is arranged in a range straddling each pixel portion PX.
  • a plurality of touch wirings (position detection wirings) 15 provided on the array substrate 11 b are selectively connected to the plurality of touch electrodes 14.
  • the touch wiring 15 extends substantially along the Y-axis direction in parallel with the source wiring 11j on the array substrate 11b, and the specific touch electrode 14 among the plurality of touch electrodes 14 arranged along the Y-axis direction. Is selectively connected to.
  • the touch wiring 15 is connected to a detection circuit (not shown).
  • the detection circuit may be provided in the driver 12, but may be provided outside the liquid crystal panel 11 via the flexible substrate 13.
  • the touch wiring 15 supplies the reference potential signal related to the display function and the touch signal (position detection signal) related to the touch function to the touch electrode 14 at different timings.
  • FIG. 1 schematically shows the arrangement of the touch electrodes 14, and the specific number and arrangement of the touch electrodes 14 can be changed as appropriate in addition to the illustration.
  • the array substrate 11b includes a first metal film (first conductive film) 16, a gate insulating film 17, a semiconductor film 18, a first transparent electrode film 19, and a second metal film (in order from the lower layer side).
  • a second conductive film 20, an interlayer insulating film (insulating film) 21, and a second transparent electrode film 22 are stacked.
  • the first metal film 16 is made conductive by being a single layer film made of one kind of metal material selected from Al, Cr, Mo, Ti, W or the like, or a laminated film or alloy made of different kinds of metal materials.
  • the gate wiring 11i, the gate electrode 11f1 of the TFT 11f, and the like are configured.
  • the gate insulating film 17 is made of an inorganic material such as silicon nitride (SiN x ) or silicon oxide (SiO 2 ), and includes a first metal film 16 on the lower layer side, a semiconductor film 18 on the upper layer side, a first transparent electrode film 19, and the like.
  • the second metal film 20 is kept in an insulating state.
  • the semiconductor film 18 is made of a thin film using, for example, an oxide semiconductor or amorphous silicon as a material, and constitutes a channel portion (semiconductor portion) 11f4 connected to the source electrode 11f2 and the drain electrode 11f3 in the TFT 11f.
  • the first transparent electrode film 19 is made of a transparent electrode material (for example, ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide)), and constitutes the pixel electrode 11g and the like.
  • the second metal film 20 has conductivity and light shielding properties by being a single layer film or a laminated film or alloy made of one or more kinds of metal materials,
  • the source wiring 11j, the touch wiring 15, the source electrode 11f2 and the drain electrode 11f3 of the TFT 11f are configured.
  • the interlayer insulating film 21 is made of an inorganic material in the same manner as the gate insulating film 17, and includes a lower semiconductor film 18, a first transparent electrode film 19 and a second metal film 20, an upper second transparent electrode film 22, Keep it in an insulated state.
  • the second transparent electrode film 22 is made of a transparent electrode material similarly to the first transparent electrode film 19, and constitutes the common electrode 11h (touch electrode 14) and the like.
  • the TFT 11f has a gate electrode 11f1 branched from the gate wiring 11i.
  • the gate electrode 11f1 is formed by projecting a portion of the gate wiring 11i that intersects the source wiring 11j toward the pixel electrode 11g to be connected along the Y-axis direction, and has a substantially rectangular shape when viewed in plan. Eggplant.
  • the gate electrode 11f1 drives the TFT 11f based on the scanning signal supplied to the gate wiring 11i, and thereby the current between the source electrode 11f2 and the drain electrode 11f3 is controlled.
  • the TFT 11f has a source electrode 11f2 formed of a portion overlapping with the gate electrode 11f1 in the source wiring 11j.
  • the source wiring 11j has a channel shape in which the intersection with the gate wiring 11i is bent along three sides of the gate electrode 11f1 and opened toward the pixel electrode 11g as viewed in a plan view.
  • the electrode 11f2 is configured.
  • the TFT 11f has a drain electrode 11f3 arranged at a position spaced from the source electrode 11f2.
  • the drain electrode 11f3 is opposed to the three sides of the source electrode 11f2, extends from the opening of the source electrode 11f2 along the X-axis direction, and has an end connected to the pixel electrode 11g.
  • the TFT 11f overlaps with the gate electrode 11f1 through the gate insulating film 17, and has a channel portion 11f4 connected to the source electrode 11f2 and the drain electrode 11f3.
  • the channel portion 11f4 has a square shape in the same manner as the gate electrode 11f1, and its three sides are connected to the source electrode 11f2 and the portion including the remaining one side is connected to the drain electrode 11f3. .
  • an image signal (signal, data signal) supplied to the source wiring 11j is a channel formed of the semiconductor film 18 from the source electrode 11f2.
  • the pixel electrode 11g is charged as a result of being supplied to the drain electrode 11f3 via the portion 11f4.
  • the touch wiring 15 is made of the same second metal film 20 as the source wiring 11 j, and is stacked on the upper layer side of the gate insulating film 17 like the first transparent electrode film 19. That is, since the touch wiring 15 is arranged in the same layer as the pixel electrode 11g including the source wiring 11j and the first transparent electrode film 19, the touch wiring 15 is arranged with an interval in the X-axis direction. Short circuit is avoided. Further, the touch wiring 15 made of the second metal film 20 having a light shielding property is arranged so as not to overlap with the pixel electrode 11g, thereby avoiding a sudden decrease in the aperture ratio of the pixel portion PX. Has been.
  • the touch wiring 15 is arranged adjacent to the source wiring 11j on the opposite side to the pixel electrode 11g side where the source wiring 11j is electrically connected via the TFT 11f with a space.
  • the touch wiring 15 is arranged with a space between the touch wiring 15 and the source wiring 11j in the X-axis direction, and extends in parallel with the source wiring 11j. Therefore, a portion of the touch wiring 15 adjacent to the source electrode 11f2 is bent so that the planar shape is a channel type. Further, the touch wiring 15 has the same line width as the source wiring 11j.
  • the gate wiring 11i connected to the pixel electrode 11g via the TFT 11f is formed in parallel with the partition opening 11h2 that divides the common electrode 11h and partitions adjacent touch electrodes 14 as shown in FIG.
  • the electric field is generated between the gate wiring 11i and the end of the touch electrode 14 on the partition opening 11h2 side, the electric field near the end of the touch electrode 14 on the partition opening 11h2 side is caused.
  • the alignment state of the liquid crystal molecules contained in the liquid crystal layer 11c is locally disturbed, and as a result, the display quality may be deteriorated.
  • the array substrate 11b according to the present embodiment is provided with a shield electrode 23 extending at least partially overlapping the partition opening 11h2.
  • the shield electrode 23 is made of the same second metal film 20 as the touch wiring 15 on the array substrate 11 b so as to be arranged in the same layer as the touch wiring 15 and is connected to the touch wiring 15 made of the same second metal film 20. Are electrically connected. If it does in this way, the electric field near the edge part by the side of the partition opening part 11h2 in the touch electrode 14 will be weakened by the shield electrode 23.
  • the alignment state of the liquid crystal molecules contained in the liquid crystal layer 11c is less likely to be locally disturbed due to the electric field in the vicinity of the end portion on the partition opening 11h2 side of the touch electrode 14, thereby suppressing the deterioration of display quality. .
  • the pixel electrode 11g since the pixel electrode 11g has a longitudinal shape with the X-axis direction (extending direction of the gate wiring 11i and the shield electrode 23) as the long side direction, the pixel electrode 11g is temporarily in the Y-axis direction ( Compared with the case where the long side direction is the long side direction (the direction perpendicular to the extending direction of the gate wiring 11 i and the shield electrode 23), the electric field near the end of the touch electrode 14 on the side of the partition opening 11 h 2 is greater than the liquid crystal layer.
  • the end portion of the touch electrode 14 on the side of the partition opening 11h2 as described above by the shield electrode 23 By suitably weakening the electric field in the vicinity, it is possible to suitably suppress deterioration in display quality caused by the electric field in the vicinity of the end of the touch electrode 14 on the partition opening 11h2 side. Can.
  • the shield electrode 23 is disposed in the same layer as the touch wiring 15, a dedicated manufacturing process for forming the shield electrode 23 becomes unnecessary. This is suitable for reducing the manufacturing cost.
  • the shield electrode 23 is disposed between the pixel electrode 11g and the gate wiring 11i in the Y-axis direction so as not to overlap with the pixel electrode 11g, and the long side portion of the pixel electrode 11g and the gate wiring. It extends substantially along the X-axis direction so as to be parallel to 11i, and its length dimension substantially coincides with the long side dimension of the pixel electrode 11g. That is, the shield electrode 23 extends adjacent to the entire length of the long side portion of the pixel electrode 11g adjacent in the Y-axis direction. One end (the right side shown in FIGS. 2 and 5) of the shield electrode 23 in the extending direction is connected to the touch wiring 15.
  • the shield electrode 23 made of the second metal film 20 is disposed on the upper layer side of the gate insulating film 17 in the same manner as the pixel electrode 11g made of the first transparent electrode film 19, so that the pixel electrode 11g Arranged in the same layer.
  • the gate wiring 11i made of the first metal film 16 is arranged on the lower layer side through the gate insulating film 17 with respect to the shield electrode 23 and the pixel electrode 11g. That is, the shield electrode 23 made of the second metal film 20 is disposed on the lower layer side of the common electrode 11 h made of the second transparent electrode film 22 and on the upper layer side of the gate wiring 11 i made of the first metal film 16.
  • the gate wiring 11 i and the partition opening 11 h 2 are arranged so as to be non-overlapping (offset) in a plan view.
  • the Y-axis direction (pixel electrode) between the gate wiring 11i and the end of the touch electrode 14 on the partition opening 11h2 side. 11g and the arrangement direction of the gate wiring 11i) are increased, so that the electric field that can be generated between the two is weakened.
  • the deterioration of the display quality resulting from the electric field near the end of the touch electrode 14 on the partition opening 11h2 side is more preferably suppressed.
  • the shield electrode 23 is connected to the specific gate wiring 11i included in the plurality of gate wirings 11i arranged along the Y-axis direction in the Y-axis direction.
  • the pixel electrode 11g is selectively disposed adjacent to the opposite side (the lower side shown in FIG. 5). In this way, the shield electrode 23 is arranged so as not to be interposed between the gate line 11i and the pixel electrode 11g to which the gate line 11i is connected in the Y-axis direction.
  • the positional relationship in the Y-axis direction between the gate line 11i adjacent to the shield electrode 23 and the pixel electrode 11g to which the gate line 11i is connected is determined in relation to the gate line 11i and its gate that are not adjacent to the shield electrode 23. This is equivalent to the positional relationship in the Y-axis direction with the pixel electrode 11g to which the wiring 11i is connected.
  • the parasitic capacitance generated between the gate line 11i and the pixel electrode 11g to which the gate line 11i is connected can be equalized, which is more suitable for suppressing display quality deterioration.
  • the shield electrode 23 has a distance D1 between the pixel electrode 11g adjacent in the Y-axis direction and the pixel wiring 11g to which the gate wiring 11i is connected to the gate wiring 11i that is not adjacent to the shield electrode 23. Is arranged so as to be equal to the distance D2 between the pixel electrode 11g adjacent on the opposite side. In this way, the parasitic capacitance generated between the shield electrode 23 and the pixel electrode 11g adjacent to the shield electrode 23 in the Y-axis direction is equal to the parasitic capacitance generated between the gate line 11i and the pixel electrode 11g. It becomes. Thereby, it is further suitable for suppressing deterioration of display quality.
  • the gate wiring 11i and the shield electrode 23 have an error in manufacturing (for example, the pixel electrode 11g).
  • the positional relationship tends to vary due to a photomask misalignment or the like.
  • the array substrate 11b according to the present embodiment is arranged adjacent to the gate wiring 11i and the pixel electrode 11g so as not to overlap the partition opening 11h2.
  • a dummy shield electrode 24 extending in parallel with the shield electrode 23 is provided.
  • the dummy shield electrode 24 is arranged in the same layer as the touch wiring 15 by being made of the same second metal film 20 as the touch wiring 15 in the array substrate 11b, and is connected to the touch wiring 15 made of the same second metal film 20.
  • the positional relationship with respect to the direction will also vary.
  • the parasitic capacitance related to the pixel electrode 11g adjacent to the dummy shield electrode 24 and the parasitic capacitance related to the pixel electrode 11g adjacent to the shield electrode 23 are equalized. Thereby, it is more suitable for suppressing deterioration of display quality.
  • the dummy shield electrode 24 is disposed between the pixel electrode 11g and the gate wiring 11i in the Y-axis direction so as not to overlap with each other, and the long side portion of the pixel electrode 11g and the gate are arranged. It extends substantially along the X-axis direction in parallel with the wiring 11i, and its length dimension is substantially the same as the long side dimension of the pixel electrode 11g.
  • the dummy shield electrode 24 extends adjacent to the entire length of the long side portion of the pixel electrode 11g adjacent in the Y-axis direction.
  • One end (the right side shown in FIGS. 2 and 8) of the dummy shield electrode 24 in the extending direction is connected to the touch wiring 15. Therefore, the shield electrode 23 and the dummy shield electrode 24 that are arranged at an interval in the Y-axis direction are connected to the same touch wiring 15.
  • the dummy shield electrode 24 is arranged so as not to overlap the partition opening 11h2 formed in the common electrode 11h, so that the touch electrode adjacent to the partition opening 11h2 is disposed.
  • 14 is superposed in a plan view.
  • the touch electrode 14 and the dummy shield electrode 24 are A contact hole 25 is opened at the overlapping position.
  • a pair of contact holes 25 are arranged at positions overlapping with both ends of the dummy shield electrode 24 in the extending direction.
  • the dummy shield electrode 24 is electrically connected to the touch electrode 14 through the contact hole 25.
  • the touch electrode 14 and the touch wiring 15 are electrically connected via the dummy shield electrode 24.
  • the touch wiring 15 and the touch electrode 14 can be connected using the arrangement space of the dummy shield electrode 24, if the touch wiring is directly connected to the touch electrode 14, Compared to the need to secure the space for arranging the contact holes by partially widening the touch wiring having a limited line width, the arrangement efficiency is improved.
  • the shield electrode 23 and the dummy shield electrode 24 are adjacent to the plurality of pixel electrodes 11g that overlap with the plurality of color filters 11k exhibiting a specific color among the plurality of pixel electrodes 11g. Selectively arranged. In this way, the shield electrode 23 and the dummy shield electrode 24 are adjacent to the plurality of pixel electrodes 11g overlapping the plurality of color filters 11k exhibiting a specific color among the plurality of pixel electrodes 11g. Since they are selectively arranged, the parasitic capacitance generated between the shield electrode 23 and the dummy shield electrode 24 and the plurality of pixel electrodes 11g overlapping the plurality of color filters 11k exhibiting a specific color is equalized. .
  • the amount of transmitted light of the plurality of color filters 11k exhibiting a specific color is equalized, so that streak-like color unevenness is unlikely to occur when a specific color is displayed in a single color.
  • the shield electrode 23 and the dummy shield electrode 24 are provided. The number can be reduced, which is suitable for improving the aperture ratio. Specifically, among the plurality of pixel electrodes 11g, the shield electrode 23 and the dummy shield electrode 24 are overlapped with the plurality of blue color filters 11kB exhibiting blue (constituting the blue pixel portion BPX).
  • the parasitic capacitance generated between the shield electrode 23 and the dummy shield electrode 24 and the plurality of pixel electrodes 11g overlapping the plurality of blue color filters 11kB exhibiting blue is equalized.
  • the amount of transmitted light of the plurality of blue color filters 11 kB to be presented is equalized, so that blue streaky color unevenness is less likely to occur when blue is displayed in a single color. Even if a slight amount of blue stripe-like color unevenness occurs, the blue color is less visible than green or red, so that it is difficult for the color unevenness to be visually recognized.
  • the shield electrode 23 and the dummy shield electrode 24 are selectively disposed adjacent to the specific gate wiring 11i included in the plurality of gate wirings 11i.
  • the distance D4 is larger than the distance D4 between the pixel electrodes 11g with the gate wiring 11i interposed therebetween.
  • the distance between the pixel electrode 11g in which the gate wiring 11i is interposed without the shield electrode 23 or the dummy shield electrode 24 being interposed therebetween is set as the distance between the gate wiring 11i and the shield electrode 23 or the dummy shield electrode 24.
  • the distance D4 between the pixel electrodes 11g where the gate wiring 11i intervenes without the shield electrode 23 or the dummy shield electrode 24 interposed therebetween is small. . This is suitable for improving the aperture ratio.
  • the arrangement pitch in the Y-axis direction of the pixel electrode 11g that does not adjoin either the shield electrode 23 or the dummy shield electrode 24 in the Y-axis direction is about 65 ⁇ m.
  • the arrangement pitch in the Y-axis direction of the pixel electrode 11g adjacent to the shield electrode 23 or the dummy shield electrode 24 in the Y-axis direction is about 80 ⁇ m and relatively wide.
  • the liquid crystal display device (display device with position input function) 10 is arranged in such a manner that at least a part of the pixel electrode 11g overlaps the pixel electrode 11g on the upper layer side or the lower layer side.
  • the common electrode 11h and the common electrode 11h are divided by the partition opening 11h2, and a capacitance is formed between the finger as a position input body for performing position input, and input by the finger as the position input body.
  • the voltage supplied to the pixel electrode 11g is between the pixel electrode 11g and the common electrode 11h at least partially overlapping the pixel electrode 11g on the upper layer side or the lower layer side. It is assumed that a potential difference based on the above can occur, and display is performed using the potential difference.
  • a TFT 11f is connected to the pixel electrode 11g, and a gate wiring 11i is connected to the gate electrode 11f1 of the TFT 11f.
  • the touch electrode 14 formed by dividing the common electrode 11h by the partition opening 11h2 is connected to the touch wiring 15 disposed on the upper layer side or the lower layer side with respect to the common electrode 11h.
  • the touch electrode 14 forms a capacitance with a finger that is a position input body that performs position input, and detects an input position by the finger that is a position input body using a signal supplied by the touch wiring 15. be able to.
  • the gate wiring 11i extends in parallel with the partition opening 11h2 that divides the common electrode 11h and partitions the adjacent touch electrodes 14, the partition between the gate wiring 11i and the touch electrode 14 is provided. If an electric field is generated between the opening 11h2 and the end portion on the side of the opening 11h2, the display quality may be deteriorated due to the electric field near the end of the touch electrode 14 on the side of the partition opening 11h2.
  • the shield electrode 23 is provided that extends at least partially overlapping the partition opening 11h2 and is connected to the touch wiring 15, the partition electrode 11h2 side of the touch electrode 14 by the shield electrode 23 is provided. The electric field in the vicinity of the end of the is weakened.
  • the shield electrode 23 is disposed in the same layer as the touch wiring 15, a dedicated manufacturing process for forming the shield electrode 23 becomes unnecessary. This is suitable for reducing the manufacturing cost.
  • the gate wiring 11i is arranged in a form that does not overlap with the partition opening 11h2.
  • the distance between the gate wiring 11i and the end of the touch electrode 14 on the side of the partition opening 11h2 becomes larger than when the gate wiring 11i is arranged so as to overlap the partition opening 11h2.
  • the electric field that can be generated between the two is weakened. Thereby, the deterioration of the display quality resulting from the electric field near the end of the touch electrode 14 on the partition opening 11h2 side is more preferably suppressed.
  • the pixel electrodes 11g and the gate wirings 11i are provided in a plurality and arranged in an alternating manner, and the shield electrode 23 is connected to the gate wirings 11i included in the plurality of gate wirings 11i.
  • the shield electrode 23 is arranged so as not to be interposed between the gate line 11i and the pixel electrode 11g to which the gate line 11i is connected. Therefore, the gate line 11i adjacent to the shield electrode 23 is disposed.
  • the pixel electrode 11g to which the gate wiring 11i is connected are equivalent to the positional relationship between the gate wiring 11i that is not adjacent to the shield electrode 23 and the pixel electrode 11g to which the gate wiring 11i is connected. It becomes possible to. As a result, the parasitic capacitance generated between the gate line 11i and the pixel electrode 11g to which the gate line 11i is connected can be equalized, which is more suitable for suppressing display quality deterioration.
  • the shield electrode 23 is arranged so that the distance between the adjacent pixel electrodes 11g is equal to the distance between the gate wiring 11i and the pixel electrode 11g. In this way, the parasitic capacitance generated between the shield electrode 23 and the pixel electrode 11g adjacent to the shield electrode 23 is equalized with the parasitic capacitance generated between the gate line 11i and the pixel electrode 11g. Thereby, it is further suitable for suppressing deterioration of display quality.
  • the pixel electrode 11g, the gate wiring 11i, and the shield electrode 23 include those arranged in the same layer and those arranged in the upper layer side or the lower layer side with respect to them.
  • a plurality of gate wirings 11i are provided and are arranged in an alternating manner.
  • the gate wirings 11i are arranged adjacent to the gate wiring 11i and the pixel electrode 11g so as not to overlap with the partition openings 11h2.
  • the dummy shield electrode 24 extends in parallel with the touch wiring 15 and is disposed in the same layer as the touch wiring 15 and connected to the touch wiring 15.
  • the positional relationship between the gate wiring 11i and the shield electrode 23 is different from the pixel electrode 11g due to an error in manufacturing. It tends to vary.
  • the dummy shield electrode 24 adjacent to the gate wiring 11i and the pixel electrode 11g is extended in parallel with the shield electrode 23 so as not to overlap the partition opening 11h2 as described above, and the touch wiring 15 Since it is arranged in the same layer and connected to the touch wiring 15, even if the positional relationship of the shield electrode 23 with respect to the pixel electrode 11g varies due to a manufacturing error or the like, it is a dummy with respect to the pixel electrode 11g.
  • the positional relationship of the shield electrode 24 also varies similarly. Accordingly, the parasitic capacitance related to the pixel electrode 11g adjacent to the dummy shield electrode 24 and the parasitic capacitance related to the pixel electrode 11g adjacent to the shield electrode 23 are equalized. Thereby, it is more suitable for suppressing deterioration of display quality.
  • a plurality of color filters 11k that are arranged so as to overlap with a plurality of pixel electrodes 11g and exhibit at least blue, green, and red, and a plurality of color filters 11k that are arranged along the arrangement direction of the pixel electrodes 11g and the gate wirings 11i.
  • the color filter 11k is provided, and the shield electrode 23 and the dummy shield electrode 24 are adjacent to the plurality of pixel electrodes 11g overlapping the plurality of color filters 11k exhibiting a specific color among the plurality of pixel electrodes 11g. Arranged selectively in the form.
  • the plurality of color filters 11k exhibiting at least blue, green and red are arranged so as to overlap with the plurality of pixel electrodes 11g, the plurality of color filters 11k are supplied to the plurality of pixel electrodes 11g by the plurality of gate wirings 11i.
  • a predetermined color image can be displayed based on the signal.
  • the shield electrode 23 and the dummy shield electrode 24 are selectively disposed adjacent to the plurality of pixel electrodes 11g overlapping the plurality of color filters 11k exhibiting a specific color among the plurality of pixel electrodes 11g.
  • the parasitic capacitance generated between the shield electrode 23 and the dummy shield electrode 24 and the plurality of pixel electrodes 11g superimposed on the plurality of color filters 11k exhibiting a specific color are equalized.
  • the amount of transmitted light of the plurality of color filters 11k exhibiting a specific color is equalized, so that streak-like color unevenness is unlikely to occur when a specific color is displayed in a single color.
  • the shield electrode 23 and the dummy shield electrode 24 are provided. The number can be reduced, which is suitable for improving the aperture ratio.
  • the shield electrode 23 and the dummy shield electrode 24 are arranged adjacent to the plurality of pixel electrodes 11g that overlap with the plurality of blue color filters 11kB exhibiting blue among the plurality of pixel electrodes 11g.
  • the parasitic capacitance generated between the shield electrode 23 and the dummy shield electrode 24 and the plurality of pixel electrodes 11g overlapping the plurality of blue color filters 11kB exhibiting blue is equalized.
  • the amount of transmitted light of the plurality of blue color filters 11 kB to be presented is equalized, so that blue streaky color unevenness is less likely to occur when blue is displayed in a single color. Even if a slight amount of blue stripe-like color unevenness occurs, the blue color is less visible than green or red, so that it is difficult for the color unevenness to be visually recognized.
  • an interlayer insulating film (insulating film) 21 interposed between the touch wiring 15, the shield electrode 23 and the dummy shield electrode 24, and the touch electrode 14 is provided.
  • a contact hole 25 is opened at a position where the dummy shield electrode 24 overlaps.
  • the touch electrode 14 and the dummy shield electrode 24 are connected through the contact hole 25 of the interlayer insulating film 21, whereby the touch wiring 15 is connected to the touch electrode 14. Since the touch wiring 15 and the touch electrode 14 can be connected using the arrangement space of the dummy shield electrode 24, the arrangement efficiency can be improved as compared with the case where the touch wiring 15 and the touch electrode 14 are directly connected. Will be good.
  • the pixel electrodes 11g and the gate wirings 11i are provided in a plurality and arranged in an alternating manner, and the shield electrode 23 is selected so as to be adjacent to the gate wirings 11i included in the plurality of gate wirings 11i.
  • the plurality of pixel electrodes 11g have a distance between the pixel electrodes 11g between which the gate wiring 11i and the shield electrode 23 are interposed, and the gate wiring 11i is interposed without the shield electrode 23 therebetween. It is larger than the distance between the pixel electrodes 11g. In this way, it is assumed that the distance between the pixel electrodes 11g where the gate line 11i is interposed without the shield electrode 23 interposed therebetween is the distance between the pixel electrode 11g where the gate line 11i and the shield electrode 23 are interposed. Compared to the case where they are equal, the distance between the pixel electrodes 11g in which the gate wiring 11i intervenes without the shield electrode 23 interposed therebetween is small. This is suitable for improving the aperture ratio.
  • the touch wiring 15 and the shield electrode 23 are disposed on the lower layer side of the common electrode 11h and on the upper layer side of the gate wiring 11i.
  • a relatively strong electric field is generated between the shield electrode 23 and the gate wiring 11i on the lower layer side, so that the end of the gate wiring 11i and the touch electrode 14 on the partition opening 11h2 side
  • the electric field that can be generated during the period is relatively weakened.
  • the electric field in the vicinity of the end of the touch electrode 14 on the side of the partition opening 11h2 is preferably weakened, and thus the display quality is preferably deteriorated due to the electric field in the vicinity of the end of the touch electrode 14 on the side of the partition opening 11h2. It is suppressed.
  • the pixel electrode 11g has a longitudinal shape in which the extending direction of the gate wiring 11i and the shield electrode 23 is the long side direction. Compared to the case where the pixel electrode 11g has a long shape in which the direction perpendicular to the extending direction of the gate wiring 11i and the shield electrode 23 is a long side direction, the pixel electrode 11g is near the end of the touch electrode 14 on the partition opening 11h2 side.
  • the display quality tends to be more easily deteriorated due to the electric field.
  • at least a part of the shield electrode 23 is provided so as to be overlapped with the partition opening 11 h 2 and connected to the touch wiring 15, so that the shield electrode 23 is provided on the side of the partition opening 11 h 2 in the touch electrode 14.
  • the electric field in the vicinity of the end portion is weakened, so that deterioration of display quality due to the electric field in the vicinity of the end portion on the partition opening 11h2 side in the touch electrode 14 can be suitably suppressed.
  • the dummy shield electrode 124 has a distance D5 between the gate wiring 111i adjacent to the Y-axis direction and the gate wiring adjacent to the shield electrode 123 in the Y-axis direction. It is arranged to be larger than the distance D6 between 111i.
  • the distance D7 between the pixel electrode 111g adjacent in the Y-axis direction is equal to the distance D1 between the shield electrode 123 and the pixel electrode 111g adjacent in the Y-axis direction. Arranged.
  • the distance D7 between the dummy shield electrode 124 and the pixel electrode 111g is made equal to the distance D1 between the shield electrode 123 and the pixel electrode 111g, so that the gap between the dummy shield electrode 124 and the pixel electrode 111g is set.
  • the generated parasitic capacitance is equalized with the parasitic capacitance generated between the shield electrode 123 and the pixel electrode 111g. Thereby, it is more suitable for suppressing deterioration of display quality.
  • the distance D5 between the dummy shield electrode 124 and the gate wiring 111i is made larger than the distance D6 between the shield electrode 123 and the gate wiring 111i, whereby the dummy shield electrode 124 and the gate wiring 111i The parasitic capacitance generated between them is smaller than the parasitic capacitance generated between the shield electrode 123 and the gate wiring 111i.
  • signal dullness hardly occurs in the gate wiring 111i adjacent to the dummy shield electrode 124, and the position detection sensitivity of the touch electrode 114 to which the dummy shield electrode 124 is connected is unlikely to decrease.
  • the upper first dummy shield electrode 124A in the figure is electrically connected to the touch electrode 114 through the contact hole 125.
  • the second dummy shield electrode 124B on the lower side of the figure is not connected to the touch electrode 114. Therefore, the plurality of dummy shield electrodes 124 connected to the same touch wiring 115 are connected to any one of the touch electrodes 114 and the one connected to the touch electrode 114 through the contact hole 125 (first dummy shield electrode 124A).
  • the touch electrode 114 that is not an object to be connected to the touch electrode 114 (second dummy shield electrode 124 ⁇ / b> B) that is superimposed in a plan view.
  • the second dummy shield electrode 124B which is arranged so as to overlap with the touch electrode 114 that is not the connection target in a plan view, generates a parasitic capacitance between the touch electrode 114 and the touch sensitivity (position) due to the parasitic capacitance.
  • the detection sensitivity may be reduced.
  • the dummy shield electrode 124 has a line width narrower than that of the shield electrode 123, as shown in FIGS. In this way, since the parasitic capacitance generated between the second dummy shield electrode 124B and the touch electrode 114 that is not the connection target of the second dummy shield electrode 124B is reduced, it is difficult to reduce touch sensitivity. .
  • the distance between the dummy shield electrode 124 and the pixel electrode 111g is the shield electrode 123 although the distance between the dummy shield electrode 124 and the gate wiring 111i is larger than the same distance in the shield electrode 123. It is arranged to be equal to the same distance in.
  • the distance between the dummy shield electrode 124 and the pixel electrode 111g is made equal to the distance between the shield electrode 123 and the pixel electrode 111g, the parasitic generated between the dummy shield electrode 124 and the pixel electrode 111g.
  • the capacitance is equalized with the parasitic capacitance generated between the shield electrode 123 and the pixel electrode 111g.
  • the distance between the dummy shield electrode 124 and the gate wiring 111i is made larger than the distance between the shield electrode 123 and the gate wiring 111i, so that the distance between the dummy shield electrode 124 and the gate wiring 111i is increased.
  • the generated parasitic capacitance is smaller than the parasitic capacitance generated between the shield electrode 123 and the gate wiring 111i.
  • the dummy shield electrode 124 has a narrower line width than the shield electrode 123.
  • the touch electrode 114 that overlaps the dummy shield electrode 124 is not a connection target of the dummy shield electrode 124, there is a possibility that the position detection sensitivity may be reduced by the parasitic capacitance generated between the dummy shield electrode 124 and the touch electrode 114.
  • the line width of the dummy shield electrode 124 is made narrower than the line width of the shield electrode 123 as described above, so that the dummy shield electrode 124 and the touch electrode 114 that is not the connection target of the dummy shield electrode 124 are connected. The parasitic capacitance generated between them can be reduced. Thereby, position detection sensitivity becomes difficult to fall.
  • the first dummy shield electrode 224A on the upper side of the figure is electrically connected to the touch electrode 214 through the contact hole 225.
  • the second dummy shield electrode 224 ⁇ / b> B on the lower side of the figure is not connected to the touch electrode 214. Accordingly, the plurality of dummy shield electrodes 224 connected to the same touch wiring 215 are connected to any one of the touch electrodes 214 and the one connected to the touch electrode 214 through the contact hole 225 (first dummy shield electrode 224A).
  • the touch electrode 214 that is not a connection target and the touch electrode 214 (second dummy shield electrode 224 ⁇ / b> B) that are arranged in a plan view.
  • the second dummy shield electrode 224B which is arranged so as to overlap with the touch electrode 214 not to be connected in a plan view, generates a parasitic capacitance between the touch electrode 214 and the touch sensitivity (position) due to the parasitic capacitance.
  • the detection sensitivity may be reduced.
  • the touch electrode 214 is provided with the opening 26 so as to overlap with the second dummy shield electrode 224B that does not overlap the contact hole 225 among the plurality of dummy shield electrodes 224. Yes.
  • the opening 26 extends substantially along the X-axis direction so as to be parallel to the dummy shield electrode 224, and extends almost the entire length of the dummy shield electrode 224.
  • a plurality of dummy shield electrodes 224 are provided, and those that overlap with the contact hole 225 are selectively included, and the touch electrode 214 includes a plurality of dummy shield electrodes.
  • An opening 26 is provided so as to overlap with the dummy shield electrode 224 that is not overlapped with the contact hole 225 of the 224.
  • the dummy shield electrode 224 that overlaps the contact hole 225 is connected to the touch electrode 214, whereas the dummy shield electrode 224 that does not overlap the contact hole 225 is a touch electrode. 214 is not connected.
  • the touch electrode 214 Since the touch electrode 214 has the opening 26 so as to overlap with the dummy shield electrode 224 that is not the connection target, the parasitic capacitance generated between the touch electrode 214 and the dummy shield electrode 224 that is not the connection target can be reduced. Thereby, the fall of position detection sensitivity is suppressed.
  • the liquid crystal panel 311 has a central portion with respect to the long side direction (X-axis direction) retracted to the back side, and both end portions with respect to the long side direction protrude to the front side.
  • the shape (inward warping shape) is curved in a substantially arc shape as a whole.
  • the curved axis CAX of the liquid crystal panel 311 has its axial direction coinciding with the Y-axis direction, and is arranged on the CF substrate 311a side opposite to the array substrate 311b side in the Z-axis direction. That is, the CF substrate 311a is disposed closer to the curved axis CAX than the array substrate 311b in the Z-axis direction.
  • the array substrate 311b and the CF substrate 311a constituting the liquid crystal panel 311 are curved around the bending axis CAX parallel to the short side direction of the pixel electrode.
  • the positional relationship between the color filter on the CF substrate 311a side and the pixel electrode on the array substrate 311b side may vary in the bending direction.
  • the array substrate 311b and the CF substrate 311a are curved around the bending axis CAX parallel to the short side direction of the pixel electrode, that is, the arrangement direction of the plurality of color filters exhibiting different colors (Y-axis direction).
  • the color filters exhibiting the same color are arranged in the bending direction, so that color mixing is unlikely to occur.
  • the configuration of the color filter, the pixel electrode, and the like is as described in FIGS. 2 and 3 described in the first embodiment.
  • the driver 312 and the flexible substrate 313 are mounted in pairs at both ends of the liquid crystal panel 311 in the X axis direction (curving direction).
  • an array substrate 311b on which at least a common electrode, a pixel electrode, a touch electrode, a touch wiring, a gate wiring, and a shield electrode are provided is spaced from the array substrate 311b.
  • the array substrate 311b and the CF substrate 311a are curved around a bending axis CAX parallel to the short side direction of the pixel electrode.
  • the positional relationship between the color filter and the pixel electrode can vary in the bending direction.
  • the array substrate 311b and the CF substrate 311a are curved around the bending axis CAX parallel to the short side direction of the pixel electrode, that is, the arrangement direction of a plurality of color filters exhibiting different colors. Even if the positional relationship between the filter and the pixel electrode varies in the bending direction, color filters exhibiting the same color are arranged in the bending direction, so that color mixing is unlikely to occur.
  • the shield electrode 423 and the partition opening 411h2 according to the present embodiment are arranged so as to overlap with the gate wiring 411i in a plan view. Even in such a configuration, the shield electrode 423 weakens at least the electric field in the vicinity of the end of the touch electrode 414 on the partition opening 411h2 side, so that the electric field near the end of the touch electrode 414 on the side of the partition opening 411h2 is reduced. Deterioration of display quality caused by this is suppressed.
  • the present invention is not limited to the embodiments described with reference to the above description and drawings.
  • the following embodiments are also included in the technical scope of the present invention.
  • the metal film may be disposed on a different layer (upper layer side or lower layer side) via an insulating film with respect to the first transparent electrode film.
  • the first metal film constituting the gate wiring and the first metal film constituting the shield electrode and the touch wiring have a transparent electrode film on the upper layer side or the lower layer side.
  • the first metal film relatively disposed on the lower layer side constitutes a shield electrode, touch wiring, and the like
  • the second metal film relatively disposed on the upper layer side is the gate wiring. Etc. may be configured.
  • the shield electrode and the dummy shield electrode are selectively disposed adjacent to the pixel electrode overlapping with the blue color filter.
  • the dummy shield electrode may be selectively disposed adjacent to the pixel electrode overlapping the color filter exhibiting green or red.
  • the shield electrode and the dummy shield electrode may not be adjacent to the pixel electrode overlapping with the color filter exhibiting a specific color, and may be arranged at random.
  • the technical matters described in the above embodiments can be appropriately combined.
  • the pixel electrode, the shield electrode, and the dummy shield electrode are shown to be bent once while extending substantially along the X-axis direction. It is also possible to adopt a configuration in which the pixel electrode, the shield electrode, and the dummy shield electrode extend substantially straight along the X-axis direction without being bent in the middle of the extension.
  • the pixel electrode has a horizontally long shape in which the extending direction of the gate wiring coincides with the long side direction. However, the pixel electrode extends in the short side of the extending direction of the gate wiring. You may make it the vertically long shape matched with the direction.
  • the touch panel pattern is the self-capacitance method has been described, but the touch panel pattern may be a mutual capacitance method.
  • SYMBOLS 10 Liquid crystal display device (display device with a position input function) 11, 311 ... Liquid crystal panel (display panel), 11a, 311a ... CF substrate (counter substrate), 11b, 311b ... Array substrate, 11g, 111g ... Pixel electrode, 11h: common electrode, 11h2, 411h2, partition opening, 11i, 111i, 411i ... gate wiring (pixel connection wiring), 11k ... color filter, 11kB ... blue color filter (color filter exhibiting blue), 14, 114, 214 , 414 ... touch electrode (position detection electrode), 15, 115, 215 ... touch wiring (position detection wiring), 21 ... interlayer insulating film (insulating film), 23, 123, 423 ... shield electrode, 24, 124, 224 ... Dummy shield electrode, 25, 125, 225 ... contact hole, 26 ... opening, CAX ... curved axis

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Position Input By Displaying (AREA)

Abstract

液晶表示装置10は、画素電極11gと、画素電極11gに対して上層側または下層側にて少なくとも一部が重畳する形で配される共通電極11hと、共通電極11hを仕切開口部11h2によって分割してなり、位置入力を行う位置入力体との間で静電容量を形成し、位置入力体による入力位置を検出する複数のタッチ電極14と、共通電極11hに対して上層側または下層側に配されてタッチ電極14に接続されるタッチ配線15と、仕切開口部11h2に並行する形で延在していて画素電極11gに接続されるゲート配線11iと、少なくとも一部が仕切開口部11h2と重畳する形で延在してタッチ配線15と同層に配されてタッチ配線15に接続されるシールド電極23と、を備える。

Description

位置入力機能付き表示装置
 本発明は、位置入力機能付き表示装置に関する。
 従来、タッチパネル機能をインセル化した液晶表示装置の一例として下記特許文献1に記載されたものが知られている。特許文献1に記載された液晶表示装置は、複数のゲート信号線と、複数のデータ信号線と、複数のセンサ電極線と、複数のグループに分割された複数の画素電極と、1つのグループに含まれる複数の画素電極に対して1つの割合で配置された複数の共通電極と、を含み、前記複数のセンサ電極線は、前記複数のデータ信号線と同層に配置され、前記複数の共通電極のそれぞれには、平面的に見て複数のセンサ電極線が重なるとともに、少なくとも1本のセンサ電極線が電気的に接続され、前記複数のデータ信号線及び前記複数のセンサ電極線の間と、前記複数のセンサ電極線及び前記複数の共通電極の間と、前記複数の共通電極及び前記複数の画素電極の間と、には、それぞれ、少なくとも1層の絶縁膜が形成されている。
国際公開第2016-136272号公報
(発明が解決しようとする課題)
 上記した特許文献1に記載された液晶表示装置では、隣り合うセンサ電極同士の間隙を覆うようにシールド配線が絶縁膜上に配置されており、漏れ電界に起因した画像乱れによる表示品位の低下を防止している。しかしながら、このシールド配線を形成するには、製造工程に、導電膜の成膜と、その導電膜のパターニングと、を行う工程を追加する必要があり、製造コストが高くなる、という問題があった。
 本発明は上記のような事情に基づいて完成されたものであって、表示品位の低下を抑制しつつ製造コストを低下させることを目的とする。
(課題を解決するための手段)
 本発明の位置入力機能付き表示装置は、画素電極と、前記画素電極に対して上層側または下層側にて少なくとも一部が重畳する形で配される共通電極と、前記共通電極を仕切開口部によって分割してなり、位置入力を行う位置入力体との間で静電容量を形成し、前記位置入力体による入力位置を検出する複数の位置検出電極と、前記共通電極に対して上層側または下層側に配されて前記位置検出電極に接続される位置検出配線と、前記仕切開口部に並行する形で延在していて前記画素電極に接続される画素接続配線と、少なくとも一部が前記仕切開口部と重畳する形で延在して前記位置検出配線と同層に配されて前記位置検出配線に接続されるシールド電極と、を備える。
 このような構成によれば、画素電極と、画素電極に対して上層側または下層側にて少なくとも一部が重畳する共通電極と、の間には、画素電極に供給される電圧に基づいた電位差が生じ得るものとされ、その電位差を利用して表示がなされる。画素電極には、画素接続配線が接続されている。一方、共通電極を仕切開口部によって分割してなる位置検出電極には、共通電極に対して上層側または下層側に配される位置検出配線が接続されている。位置検出電極は、位置入力を行う位置入力体との間で静電容量を形成し、位置検出配線によって供給される信号を利用して位置入力体による入力位置を検出することができる。
 ここで、画素接続配線は、共通電極を分割していて隣り合う位置検出電極の間を仕切る仕切開口部に並行する形で延在しているため、画素接続配線と位置検出電極における仕切開口部側の端部との間に電界が生じると、位置検出電極における仕切開口部側の端部付近の電界に起因して表示品位が劣化するおそれがある。その点、少なくとも一部が仕切開口部と重畳する形で延在して位置検出配線に接続されるシールド電極が備えられているから、シールド電極によって位置検出電極における仕切開口部側の端部付近の電界が弱められる。従って、位置検出電極における仕切開口部側の端部付近の電界に起因する表示品位の劣化が抑制される。その上で、シールド電極は、位置検出配線と同層に配されているから、シールド電極を形成するための専用の製造工程が不要となる。これにより、製造コストの低下を図る上で好適となる。
(発明の効果)
 本発明によれば、表示品位の低下を抑制しつつ製造コストを低下させることができる。
本発明の実施形態1に係る液晶表示装置に備わる液晶パネルの位置検出電極及び位置検出配線の平面配置を示す平面図 液晶パネルを構成するアレイ基板及びCF基板の画素配列を示す平面図 液晶パネルを構成するCF基板の画素配列を示す平面図 図2のA-A線断面図 アレイ基板及びCF基板におけるシールド電極付近を拡大した平面図 図5に示すアレイ基板のB-B線断面図 図5に示すアレイ基板のC-C線断面図 アレイ基板及びCF基板におけるダミーシールド電極付近を拡大した平面図 図8に示すアレイ基板のD-D線断面図 本発明の実施形態2に係る液晶パネルを構成するアレイ基板及びCF基板の画素配列を示す平面図 アレイ基板及びCF基板における第1ダミーシールド電極付近を拡大した平面図 アレイ基板及びCF基板における第2ダミーシールド電極付近を拡大した平面図 本発明の実施形態3に係る液晶パネルを構成するアレイ基板及びCF基板の画素配列を示す平面図 アレイ基板及びCF基板における第2ダミーシールド電極付近を拡大した平面図 図14に示すアレイ基板のC-C線断面図 本発明の実施形態4に係る液晶パネルの概略斜視図 液晶パネルの平面図 本発明の実施形態5に係る液晶パネルを構成するアレイ基板におけるシールド電極付近の断面図
 <実施形態1>
 本発明の実施形態1を図1から図9によって説明する。本実施形態では、タッチパネル機能(位置入力機能)を備えた液晶表示装置(位置入力機能付き表示装置)10について例示する。なお、各図面の一部にはX軸、Y軸及びZ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、図4,図6,図7及び図9などの上側を表側とし、同図下側を裏側とする。
 液晶表示装置10は、図1に示すように、画像を表示可能な液晶パネル(表示パネル)11と、液晶パネル11に対して表示に利用するための光を照射する外部光源であるバックライト装置(照明装置)と、を少なくとも備える。バックライト装置は、液晶パネル11に対して裏側(背面側)に配置され、白色の光(白色光)を発する光源(例えばLEDなど)や光源からの光に光学作用を付与することで面状の光に変換する光学部材などを有する。なお、バックライト装置に関しては図示を省略している。
 液晶パネル11は、図1に示すように、画面の中央側部分が、画像が表示される表示領域(図1において一点鎖線により囲った範囲)AAとされるのに対し、画面における表示領域AAを取り囲む額縁状の外周側部分が、画像が表示されない非表示領域NAAとされている。液晶パネル11の非表示領域NAAには、表示機能やタッチパネル機能に係る各種信号を供給するための部品としてドライバ12及びフレキシブル基板13が実装されている。ドライバ12は、内部に駆動回路を有するLSIチップからなり、液晶パネル11の非表示領域NAAに対してCOG(Chip On Glass)実装されており、フレキシブル基板13によって伝送される各種信号を処理するためのものである。フレキシブル基板13は、絶縁性及び可撓性を有する合成樹脂材料(例えばポリイミド系樹脂等)からなる基材上に多数本の配線パターン(図示せず)を形成した構成とされ、その一端側が液晶パネル11の非表示領域NAAに、他端側が図示しないコントロール基板(信号供給源)に、それぞれ接続されている。コントロール基板から供給される各種信号は、フレキシブル基板13を介して液晶パネル11に伝送され、非表示領域NAAにおいてドライバ12による処理を経て表示領域AAへ向けて出力される。
 液晶パネル11について詳しく説明する。液晶パネル11は、図4に示すように、一対の基板11a,11bと、両基板11a,11b間の内部空間に配されて電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層(媒質層)11cと、を有しており、液晶層11cが両基板11a,11b間に介在する図示しないシール部によって取り囲まれて封止が図られている。一対の基板11a,11bのうち表側(正面側)がCF基板(対向基板)11aとされ、裏側(背面側)がアレイ基板(アクティブマトリクス基板、素子基板)11bとされる。CF基板11a及びアレイ基板11bは、いずれもガラス製のガラス基板の内面側に各種の膜が積層形成されてなるものとされる。なお、両基板11a,11bの外面側には、それぞれ図示しない偏光板が貼り付けられている。
 アレイ基板11bの表示領域AAにおける内面側(液晶層11c側、CF基板11aとの対向面側)には、図2に示すように、TFT(薄膜トランジスタ、スイッチング素子)11f及び画素電極11gが多数個ずつX軸方向及びY軸方向に沿って並んでマトリクス状(行列状)に設けられるとともに、これらTFT11f及び画素電極11gの周りには、略格子状をなすゲート配線(画素接続配線、走査配線)11i及びソース配線(信号配線、データ配線)11jが取り囲むようにして配設されている。ゲート配線11iは、概ねX軸方向に沿って延在しているのに対し、ソース配線11jは、概ねY軸方向に沿って延在している。ゲート配線11iとソース配線11jとがそれぞれTFT11fのゲート電極11f1とソース電極11f2とに接続され、画素電極11gがTFT11fのドレイン電極11f3に接続されている。そして、TFT11fは、ゲート配線11i及びソース配線11jにそれぞれ供給される各種信号に基づいて駆動され、その駆動に伴って画素電極11gへの電位の供給が制御されるようになっている。画素電極11gは、平面形状が横長の略長方形(長手状)とされており、その短辺方向(Y軸方向)について隣り合う画素電極11gとの間に少なくともゲート配線11iが、長辺方向(X軸方向)について隣り合う画素電極11gとの間に少なくともソース配線11jが、それぞれ介在している。画素電極11gは、その長辺部がX軸方向についてやや傾斜するとともに中央位置にて一度屈曲されており、画素電極11gの長辺部に並行するゲート配線11iも長辺部に倣って屈曲されている。ソース配線11jは、横長形状の画素電極11gの短辺方向に沿って延在し、画素電極11gの長辺方向について間隔を空けて並んで配されており、仮に画素電極を縦長形状とした場合に比べると、X軸方向についてのソース配線11jの配列間隔が、画素電極11gの短辺寸法を長辺寸法にて除した比率(例えば約1/3)程度となり、それに伴ってX軸方向についての単位長さ当たりのソース配線11jの設置数が上記と同様の比率(例えば約1/3)程度となる。これにより、ソース配線11jの設置数を削減することができるので、ソース配線11jに供給される画像信号の数が削減される。
 アレイ基板11bの表示領域AAにおける内面側には、図2及び図4に示すように、全ての画素電極11gと重畳する形で共通電極11hが画素電極11gよりも上層側(液晶層11cに近い側)に形成されている。共通電極11hは、ほぼ一定の基準電位が供給されるものであり、表示領域AAのほぼ全域にわたって延在しており、各画素電極11gと重畳する部分には、横長形状の画素重畳開口部(画素重畳スリット、配向制御スリット)11h1が複数(図2では7本であるが適宜に変更可能)ずつ開口形成されている。画素重畳開口部11h1は、画素電極11gの長辺部(ゲート配線11i)に沿って延在している。画素電極11gが充電されるのに伴って互いに重畳する画素電極11gと共通電極11hとの間に電位差が生じると、画素重畳開口部11h1の開口縁と画素電極11gとの間には、アレイ基板11bの板面に沿う成分に加えて、アレイ基板11bの板面に対する法線方向の成分を含むフリンジ電界(斜め電界)が生じるので、そのフリンジ電界を利用して液晶層11cに含まれる液晶分子の配向状態を制御することができる。つまり、本実施形態に係る液晶パネル11は、動作モードがFFS(Fringe Field Switching)モードとされている。
 CF基板11aの内面側における表示領域AAには、図3及び図4に示すように、3色のカラーフィルタ11kが設けられている。カラーフィルタ11kは、赤色(R)を呈する赤色カラーフィルタ(赤色着色部)11kRと、緑色(G)を呈する緑色カラーフィルタ(緑色着色部)11kGと、青色(B)を呈する青色カラーフィルタ(青色着色部)11kBと、からなる。カラーフィルタ11kは、互いに異なる色を呈するものがソース配線11j(Y軸方向)に沿って繰り返し多数並ぶとともに、それらがゲート配線11i(X軸方向)に沿って延在することで、全体として略ストライプ状に配列されている。これらのカラーフィルタ11kは、アレイ基板11b側の各画素電極11gと平面に視て重畳する配置とされている。Y軸方向について隣り合って互いに異なる色を呈するカラーフィルタ11kは、その境界(色境界)がゲート配線11i及び次述する遮光部11lと重畳する配置とされる。この液晶パネル11においては、カラーフィルタ11kと、カラーフィルタ11kと対向する画素電極11gと、が画素部PXを構成している。画素部PXには、赤色カラーフィルタ11kR及びそれと対向する画素電極11gにより構成される赤色画素部RPXと、緑色カラーフィルタ11kG及びそれと対向する画素電極11gにより構成される緑色画素部GPXと、青色カラーフィルタ11kB及びそれと対向する画素電極11gにより構成される青色画素部BPXと、が含まれる。そして、この液晶パネル11においては、Y軸方向に沿って隣り合うR,G,Bの3色の画素部RPX,GPX,BPXによって所定の階調のカラー表示を可能な表示画素が構成されている。詳しくは後述するが、画素部PXにおけるY軸方向についての配列ピッチは、例えば65μm~80μm程度とされる。
 CF基板11aの内面側における表示領域AAには、図3及び図4に示すように、光を遮る遮光部(画素間遮光部、ブラックマトリクス)11lが形成されている。遮光部11lは、隣り合う画素部PX(画素電極11g)の間を仕切るよう平面形状が略格子状をなしており、平面に視てアレイ基板11b側の画素電極11gの大部分と重畳する位置に画素開口部11l1を有している。画素開口部11l1は、CF基板11aの板面内においてX軸方向及びY軸方向に沿って多数個ずつマトリクス状に並んで配されている。画素開口部11l1は、平面形状が画素電極11gの外形に倣って横長の略長方形とされる。画素開口部11l1は、光を透過することが可能とされており、それにより画素部PXでの表示が可能となっている。遮光部11lは、隣り合う画素部PXの間を光が行き交うのを防いで各画素部PXの階調の独立性を担保するのに機能しており、特にゲート配線11iに沿って延在する部分は、異なる色を呈する画素部PX間の混色を防いでいる。遮光部11lは、アレイ基板11b側のゲート配線11i及びソース配線11jと平面に視て重畳する配置とされる。また、遮光部11lと重畳する形でスペーサ11dが配されており、このスペーサ11dにより両基板11a,11b間に空けられた間隔(液晶層11cの厚み)を一定に保持することができる。なお、両基板11a,11bのうち液晶層11cに接する最内面には、液晶層11cに含まれる液晶分子を配向させるための配向膜11eがそれぞれ形成されている。また、配向膜11eとカラーフィルタ11kとの間には、平坦化膜11mが介在する形で形成される。
 本実施形態に係る液晶パネル11は、画像を表示する表示機能と、表示される画像に基づいて使用者が入力する位置(入力位置)を検出するタッチパネル機能(位置入力機能)と、を併有しており、このうちのタッチパネル機能を発揮するためのタッチパネルパターンを一体化(インセル化)している。このタッチパネルパターンは、いわゆる投影型静電容量方式とされており、その検出方式が自己容量方式とされる。タッチパネルパターンは、図1に示すように、一対の基板11a,11bのうちのアレイ基板11b側に設けられており、アレイ基板11bの板面内にマトリクス状に並んで配される複数のタッチ電極(位置検出電極)14から構成されている。タッチ電極14は、アレイ基板11bの表示領域AAに配されている。従って、液晶パネル11における表示領域AAは、入力位置を検出可能なタッチ領域(位置入力領域)とほぼ一致しており、非表示領域NAAが入力位置を検出不能な非タッチ領域(非位置入力領域)とほぼ一致していることになる。そして、使用者が視認する液晶パネル11の表示領域AAの画像に基づいて位置入力をしようとして液晶パネル11の表面(表示面)に導電体である図示しない指(位置入力体)を近づけると、その指とタッチ電極14との間で静電容量が形成されることになる。これにより、指の近くにあるタッチ電極14にて検出される静電容量には指が近づくのに伴って変化が生じ、指から遠くにあるタッチ電極14とは異なるものとなるので、それに基づいて入力位置を検出することが可能となる。
 そして、このタッチ電極14は、図1に示すように、アレイ基板11bに設けられた共通電極11hにより構成されている。共通電極11hは、既述した画素重畳開口部11h1に加えて、隣り合うタッチ電極14の間を仕切る仕切開口部(仕切スリット)11h2を有する。仕切開口部11h2は、概ねX軸方向に沿って共通電極11hの全長にわたって横断する部分と、概ねY軸方向に沿って共通電極11hの全長にわたって縦断する部分と、からなり、全体としては平面に視て略格子状をなしている。共通電極11hは、仕切開口部11h2によって平面に視て略碁盤目状に分割されて相互が電気的に独立した複数のタッチ電極14からなる。共通電極11hが仕切開口部11h2によって仕切られてなるタッチ電極14は、表示領域AAにおいてX軸方向及びY軸方向に沿って複数ずつがマトリクス状に並んで配されている。タッチ電極14は、平面に視て方形状をなしており、一辺の寸法が数mm(例えば約2~4mm)程度とされている。従って、タッチ電極14は、平面に視た大きさが画素部PX(画素電極11g)よりも遙かに大きくなっており、X軸方向及びY軸方向について複数(例えば数十または数百程度)ずつの画素部PXに跨る範囲に配置されている。複数のタッチ電極14には、アレイ基板11bに設けられた複数のタッチ配線(位置検出配線)15が選択的に接続されている。タッチ配線15は、アレイ基板11bにおいてソース配線11jに並行する形で概ねY軸方向に沿って延在しており、Y軸方向に沿って並ぶ複数のタッチ電極14のうちの特定のタッチ電極14に対して選択的に接続されている。さらにタッチ配線15は、図示しない検出回路と接続されている。検出回路は、ドライバ12に備えられていても構わないが、フレキシブル基板13を介して液晶パネル11の外部に備えられていても構わない。タッチ配線15は、表示機能に係る基準電位信号と、タッチ機能に係るタッチ信号(位置検出信号)と、を異なるタイミングでもってタッチ電極14に供給する。このうちの基準電位信号は、同じタイミングで全てのタッチ配線15に伝送されることで、全てのタッチ電極14が基準電位となって共通電極11hとして機能する。なお、図1は、タッチ電極14の配列を模式的に表したものであり、タッチ電極14の具体的な設置数や配置については図示以外にも適宜に変更可能である。
 ここで、アレイ基板11bの内面側に積層形成された各種の膜について説明する。アレイ基板11bには、図6に示すように、下層側から順に第1金属膜(第1導電膜)16、ゲート絶縁膜17、半導体膜18、第1透明電極膜19、第2金属膜(第2導電膜)20、層間絶縁膜(絶縁膜)21、第2透明電極膜22が積層形成されている。第1金属膜16は、Al,Cr,Mo,Ti,Wなどから選択される1種類の金属材料からなる単層膜または異なる種類の金属材料からなる積層膜や合金とされることで導電性及び遮光性を有していて、ゲート配線11iやTFT11fのゲート電極11f1などを構成する。ゲート絶縁膜17は、窒化ケイ素(SiN)、酸化ケイ素(SiO)等の無機材料からなり、下層側の第1金属膜16と、上層側の半導体膜18、第1透明電極膜19及び第2金属膜20と、を絶縁状態に保つ。半導体膜18は、材料として例えば酸化物半導体、アモルファスシリコン等を用いた薄膜からなり、TFT11fにおいてソース電極11f2とドレイン電極11f3とに接続されるチャネル部(半導体部)11f4などを構成する。第1透明電極膜19は、透明電極材料(例えばITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)など)からなり、画素電極11gなどを構成する。第2金属膜20は、第1金属膜16と同様に、1種類または複数種類の金属材料からなる単層膜または積層膜や合金とされることで導電性及び遮光性を有していて、ソース配線11j及びタッチ配線15やTFT11fのソース電極11f2及びドレイン電極11f3などを構成する。層間絶縁膜21は、ゲート絶縁膜17と同様に無機材料からなり、下層側の半導体膜18、第1透明電極膜19及び第2金属膜20と、上層側の第2透明電極膜22と、を絶縁状態に保つ。第2透明電極膜22は、第1透明電極膜19と同様に透明電極材料からなり、共通電極11h(タッチ電極14)などを構成する。
 TFT11fの構成について詳しく説明する。TFT11fは、図5及び図6に示すように、ゲート配線11iから分岐してなるゲート電極11f1を有する。ゲート電極11f1は、ゲート配線11iのうち、ソース配線11jと交差する部分を、Y軸方向に沿って接続対象となる画素電極11g側に向けて突出させてなり、平面に視て略方形状をなす。ゲート電極11f1は、ゲート配線11iに供給される走査信号に基づいてTFT11fを駆動し、それによりソース電極11f2とドレイン電極11f3との間の電流が制御される。TFT11fは、ソース配線11jのうち、ゲート電極11f1と重畳する部分からなるソース電極11f2を有する。ソース配線11jは、ゲート配線11iとの交差部位が、ゲート電極11f1における3つの辺に沿って屈曲されて平面に視て画素電極11g側に向けて開口したチャンネル型をなしており、ここがソース電極11f2を構成している。TFT11fは、ソース電極11f2との間に間隔を空けた位置に配されるドレイン電極11f3を有する。ドレイン電極11f3は、ソース電極11f2における3つの辺部と対向状をなすとともに、ソース電極11f2の開口部分からX軸方向に沿って延出してその端部が画素電極11gに接続されている。TFT11fは、ゲート絶縁膜17を介してゲート電極11f1と重畳するとともに、ソース電極11f2及びドレイン電極11f3に接続されるチャネル部11f4を有する。チャネル部11f4は、ゲート電極11f1と同様に平面形状が方形とされており、その3つの辺部がソース電極11f2に、残りの1辺部を含む部分がドレイン電極11f3に、それぞれ接続されている。そして、ゲート電極11f1に供給される走査信号に基づいてTFT11fがオン状態にされると、ソース配線11jに供給される画像信号(信号、データ信号)は、ソース電極11f2から半導体膜18からなるチャネル部11f4を介してドレイン電極11f3へと供給され、その結果、画素電極11gが充電されるようになっている。
 次に、タッチ配線15の構成について詳しく説明する。タッチ配線15は、図5及び図6に示すように、ソース配線11jと同じ第2金属膜20からなり、第1透明電極膜19と同様にゲート絶縁膜17の上層側に積層されている。つまり、タッチ配線15は、ソース配線11j及び第1透明電極膜19からなる画素電極11gと同層に配されているので、これらに対してX軸方向についてそれぞれ間隔を空けて配されることで、短絡が避けられている。また、遮光性を持つ第2金属膜20からなるタッチ配線15は、画素電極11gとは非重畳となる形で配されており、それにより画素部PXの開口率が徒に低下するのが回避されている。タッチ配線15は、ソース配線11jに対してそのソース配線11jがTFT11fを介して電気的に接続される画素電極11g側とは反対側に間隔を空けて隣り合う形で配されている。タッチ配線15は、X軸方向についてソース配線11jとの間に間隔を空けて配されるとともに、ソース配線11jに並行する形で延在している。従って、タッチ配線15のうち、ソース電極11f2と隣り合う部分は、平面形状がチャンネル型となるよう屈曲されている。また、タッチ配線15は、その線幅がソース配線11jの線幅と同等とされる。
 ところで、TFT11fを介して画素電極11gに接続されるゲート配線11iは、図2に示すように、共通電極11hを分割していて隣り合うタッチ電極14の間を仕切る仕切開口部11h2に並行する形で延在しているため、ゲート配線11iとタッチ電極14における仕切開口部11h2側の端部との間に電界が生じると、タッチ電極14における仕切開口部11h2側の端部付近の電界に起因して液晶層11cに含まれる液晶分子の配向状態が局所的に乱れてしまい、結果として表示品位が劣化するおそれがある。
 そこで、本実施形態に係るアレイ基板11bには、図5及び図7に示すように、仕切開口部11h2に対して少なくとも一部が重畳する形で延在するシールド電極23が設けられている。このシールド電極23は、アレイ基板11bにおいてタッチ配線15と同じ第2金属膜20からなることでタッチ配線15と同層に配されるとともに、同じ第2金属膜20からなるタッチ配線15に連ねられて電気的に接続されている。このようにすれば、シールド電極23によってタッチ電極14における仕切開口部11h2側の端部付近の電界が弱められる。これにより、タッチ電極14における仕切開口部11h2側の端部付近の電界に起因して液晶層11cに含まれる液晶分子の配向状態が局所的に乱れ難くなり、もって表示品位の劣化が抑制される。特に、本実施形態では、画素電極11gがX軸方向(ゲート配線11i及びシールド電極23の延在方向)を長辺方向とした長手状とされているため、仮に画素電極11gがY軸方向(ゲート配線11i及びシールド電極23の延在方向と直交する方向)を長辺方向とした長手状とされる場合に比べると、タッチ電極14における仕切開口部11h2側の端部付近の電界が液晶層11cに含まれる液晶分子の配向状態を広範囲にわたって乱しがちとなって表示品位がより劣化し易い傾向にあるものの、上記のようにシールド電極23によってタッチ電極14における仕切開口部11h2側の端部付近の電界を好適に弱めることで、タッチ電極14における仕切開口部11h2側の端部付近の電界に起因する表示品位の劣化を好適に抑制することができる。その上で、シールド電極23は、タッチ配線15と同層に配されているから、シールド電極23を形成するための専用の製造工程が不要となる。これにより、製造コストの低下を図る上で好適となる。また、シールド電極23は、Y軸方向について画素電極11gとゲート配線11iとの間に介在していてそれらとは非重畳となる形で配されるとともに、画素電極11gの長辺部及びゲート配線11iに並行する形で概ねX軸方向に沿って延在しており、その長さ寸法は、画素電極11gの長辺寸法とほぼ一致している。つまり、シールド電極23は、Y軸方向について隣り合う画素電極11gの長辺部のほぼ全長にわたって隣り合う形で延在している。シールド電極23は、その延在方向についての一方(図2及び図5に示す右側)の端部がタッチ配線15に接続されている。
 第2金属膜20からなるシールド電極23は、図7に示すように、第1透明電極膜19からなる画素電極11gと同じくゲート絶縁膜17の上層側に配されることから、画素電極11gと同層に配されている。これに対し、第1金属膜16からなるゲート配線11iは、シールド電極23及び画素電極11gに対してゲート絶縁膜17を介して下層側に配されている。つまり、第2金属膜20からなるシールド電極23は、第2透明電極膜22からなる共通電極11hの下層側で且つ第1金属膜16からなるゲート配線11iの上層側に配されている。従って、シールド電極23とその下層側のゲート配線11iとの間には相対的に強い電界が生じることになり、それによりゲート配線11iとタッチ電極14における仕切開口部11h2側の端部との間に生じ得る電界が相対的に弱められる。これにより、タッチ電極14における仕切開口部11h2側の端部付近の電界に起因する表示品位の劣化がより好適に抑制される。
 ゲート配線11iと仕切開口部11h2とは、図5及び図7に示すように、互いに平面に視て非重畳となる(オフセットする)形で配されている。このようにすれば、仮にゲート配線が仕切開口部11h2と重畳する配置の場合に比べると、ゲート配線11iとタッチ電極14における仕切開口部11h2側の端部との間のY軸方向(画素電極11g及びゲート配線11iの並び方向)についての距離が大きくなるので、両者の間に生じ得る電界がより弱められることになる。これにより、タッチ電極14における仕切開口部11h2側の端部付近の電界に起因する表示品位の劣化がより好適に抑制される。
 しかも、シールド電極23は、図5及び図7に示すように、Y軸方向に沿って並ぶ複数のゲート配線11iに含まれる特定のゲート配線11iに対してY軸方向についてそのゲート配線11iが接続される画素電極11g側とは反対側(図5に示す下側)に隣り合う形で選択的に配されている。このようにすれば、シールド電極23は、Y軸方向についてゲート配線11iとそのゲート配線11iが接続される画素電極11gとの間に介在することがない配置とされる。従って、シールド電極23に隣り合うゲート配線11iとそのゲート配線11iが接続される画素電極11gとのY軸方向についての位置関係を、シールド電極23とは隣り合うことがないゲート配線11iとそのゲート配線11iが接続される画素電極11gとのY軸方向についての位置関係と、同等になっている。これにより、ゲート配線11iとそのゲート配線11iが接続される画素電極11gとの間に生じる寄生容量を均等化することができ、もって表示品位の劣化を抑制する上でより好適とされる。さらには、シールド電極23は、Y軸方向について隣り合う画素電極11gとの間の距離D1が、シールド電極23とは隣り合うことがないゲート配線11iとそのゲート配線11iが接続される画素電極11gとは反対側に隣り合う画素電極11gとの間の距離D2と等しくなるよう配される。このようにすれば、シールド電極23とシールド電極23に対してY軸方向について隣り合う画素電極11gとの間に生じる寄生容量が、ゲート配線11iと画素電極11gとの間に生じる寄生容量と均等化される。これにより、表示品位の劣化を抑制する上でさらに好適とされる。
 ここで、画素電極11g、ゲート配線11i及びシールド電極23は、それぞれ異なる製造工程でパターニングされるものとすると、ゲート配線11iとシールド電極23とは、画素電極11gに対して製造時の誤差(例えばフォトマスクの位置ずれなど)などによって位置関係がばらつき易い傾向にある。その点、本実施形態に係るアレイ基板11bには、図8及び図9に示すように、仕切開口部11h2とは非重畳となるようゲート配線11i及び画素電極11gに隣り合う形で配されてシールド電極23に並行する形で延在するダミーシールド電極24が設けられている。このダミーシールド電極24は、アレイ基板11bにおいてタッチ配線15と同じ第2金属膜20からなることでタッチ配線15と同層に配されるとともに、同じ第2金属膜20からなるタッチ配線15に接続されている。このようにすれば、仮に製造上の誤差などに起因して画素電極11gに対するシールド電極23のY軸方向についての位置関係にばらつきが生じたとしても、画素電極11gに対するダミーシールド電極24のY軸方向についての位置関係も同様にばらつくことになる。従って、ダミーシールド電極24に隣り合う画素電極11gに係る寄生容量と、シールド電極23に隣り合う画素電極11gに係る寄生容量と、が均等化される。これにより、表示品位の劣化を抑制する上でより好適とされる。また、ダミーシールド電極24は、Y軸方向について画素電極11gとゲート配線11iとの間に介在していてそれらとは非重畳となる形で配されるとともに、画素電極11gの長辺部及びゲート配線11iに並行する形で概ねX軸方向に沿って延在しており、その長さ寸法は、画素電極11gの長辺寸法とほぼ一致している。つまり、ダミーシールド電極24は、Y軸方向について隣り合う画素電極11gの長辺部のほぼ全長にわたって隣り合う形で延在している。ダミーシールド電極24は、その延在方向についての一方(図2及び図8に示す右側)の端部がタッチ配線15に接続されている。従って、Y軸方向について間隔を空けて並ぶシールド電極23及びダミーシールド電極24は、同じタッチ配線15に対して接続されている。
 ダミーシールド電極24は、図8及び図9に示すように、共通電極11hに形成された仕切開口部11h2とは非重畳の配置とされているので、仕切開口部11h2に対して隣り合うタッチ電極14に対しては平面に視て重畳する形で配されている。ダミーシールド電極24を構成する第2金属膜20と、タッチ電極14を構成する第2透明電極膜22と、の間に介在する層間絶縁膜21のうち、タッチ電極14とダミーシールド電極24とが重畳する位置には、コンタクトホール25が開口する形で設けられている。コンタクトホール25は、ダミーシールド電極24における延在方向についての両端部と重畳する位置に一対が配されている。ダミーシールド電極24は、このコンタクトホール25を通してタッチ電極14に対して電気的に接続されている。ダミーシールド電極24は、タッチ配線15に接続されていることから、タッチ電極14及びタッチ配線15は、ダミーシールド電極24を介して電気的に中継接続されている。このように、ダミーシールド電極24の配置スペースを利用してタッチ配線15とタッチ電極14との接続を図ることができるので、仮にタッチ配線をタッチ電極14に対して直接的に接続した場合には、線幅が限られたタッチ配線を部分的に拡幅するなどしてコンタクトホールの配置スペースを確保する必要が生じるのに比べると、配置効率が良好なものとなる。
 シールド電極23及びダミーシールド電極24は、図2に示すように、複数の画素電極11gのうち、特定の色を呈する複数のカラーフィルタ11kと重畳する複数の画素電極11gに対してそれぞれ隣り合う形で選択的に配される。このようにすれば、シールド電極23及びダミーシールド電極24は、複数の画素電極11gのうち、特定の色を呈する複数のカラーフィルタ11kと重畳する複数の画素電極11gに対してそれぞれ隣り合う形で選択的に配されているので、シールド電極23及びダミーシールド電極24と、特定の色を呈する複数のカラーフィルタ11kと重畳する複数の画素電極11gと、の間に生じる寄生容量が均等化される。これにより、特定の色を呈する複数のカラーフィルタ11kの透過光量が均等化されるので、特定の色を単色表示した時に筋状の色ムラが生じ難いものとなる。また、仮に各色のカラーフィルタ11kと重畳する全ての画素電極11gに対してそれぞれ隣り合う形でシールド電極23及びダミーシールド電極24を配した場合に比べると、シールド電極23及びダミーシールド電極24の設置数を削減することができるので、開口率の向上を図る上で好適となる。具体的には、シールド電極23及びダミーシールド電極24は、複数の画素電極11gのうち、青色を呈する複数の青色カラーフィルタ11kBと重畳する(青色画素部BPXを構成する)複数の画素電極11gに対してそれぞれ隣り合う形で配される。このようにすれば、シールド電極23及びダミーシールド電極24と、青色を呈する複数の青色カラーフィルタ11kBと重畳する複数の画素電極11gと、の間に生じる寄生容量が均等化されるので、青色を呈する複数の青色カラーフィルタ11kBの透過光量が均等化され、もって青色を単色表示したときに青色の筋状の色ムラが生じ難いものとなる。万が一に、僅かながらも青色の筋状の色ムラが生じた場合であっても、青色は、緑色や赤色に比べると視認性が低いことから、色ムラが視認され難いものとされる。
 上記の通り、シールド電極23及びダミーシールド電極24は、図2に示すように、複数のゲート配線11iに含まれる特定のゲート配線11iに対してそれぞれ隣り合う形で選択的に配されている。これに対し、複数の画素電極11gは、間にゲート配線11iとシールド電極23またはダミーシールド電極24とが介在する画素電極11g間の距離D3が、間にシールド電極23またはダミーシールド電極24が介在せずにゲート配線11iが介在する画素電極11g間の距離D4よりも大きい。このようにすれば、仮に間にシールド電極23またはダミーシールド電極24が介在せずにゲート配線11iが介在する画素電極11g間の距離を、間にゲート配線11iとシールド電極23またはダミーシールド電極24が介在する画素電極11g間の距離と等しくした場合に比べると、間にシールド電極23またはダミーシールド電極24が介在せずにゲート配線11iが介在する画素電極11g間の距離D4が小さなものとなる。これにより、開口率の向上を図る上で好適となる。なお、本実施形態では、シールド電極23及びダミーシールド電極24のいずれに対してもY軸方向について隣り合うことがない画素電極11gにおけるY軸方向についての配列ピッチは、65μm程度とされるのに対し、シールド電極23またはダミーシールド電極24に対してY軸方向について隣り合う画素電極11gにおけるY軸方向についての配列ピッチは、80μm程度とされて相対的に広くなっている。
 以上説明したように本実施形態の液晶表示装置(位置入力機能付き表示装置)10は、画素電極11gと、画素電極11gに対して上層側または下層側にて少なくとも一部が重畳する形で配される共通電極11hと、共通電極11hを仕切開口部11h2によって分割してなり、位置入力を行う位置入力体である指との間で静電容量を形成し、位置入力体である指による入力位置を検出する複数のタッチ電極(位置検出電極)14と、共通電極11hに対して上層側または下層側に配されてタッチ電極14に接続されるタッチ配線(位置検出配線)15と、仕切開口部11h2に並行する形で延在していて画素電極11gに接続されるTFT11fのゲート電極11f1に接続されるゲート配線(画素接続配線)11iと、少なくとも一部が仕切開口部11h2と重畳する形で延在してタッチ配線15と同層に配されてタッチ配線15に接続されるシールド電極23と、を備える。
 このような構成によれば、画素電極11gと、画素電極11gに対して上層側または下層側にて少なくとも一部が重畳する共通電極11hと、の間には、画素電極11gに供給される電圧に基づいた電位差が生じ得るものとされ、その電位差を利用して表示がなされる。画素電極11gにはTFT11fが接続されており、TFT11fのゲート電極11f1にはゲート配線11iが接続されている。一方、共通電極11hを仕切開口部11h2によって分割してなるタッチ電極14には、共通電極11hに対して上層側または下層側に配されるタッチ配線15が接続されている。タッチ電極14は、位置入力を行う位置入力体である指との間で静電容量を形成し、タッチ配線15によって供給される信号を利用して位置入力体である指による入力位置を検出することができる。
 ここで、ゲート配線11iは、共通電極11hを分割していて隣り合うタッチ電極14の間を仕切る仕切開口部11h2に並行する形で延在しているため、ゲート配線11iとタッチ電極14における仕切開口部11h2側の端部との間に電界が生じると、タッチ電極14における仕切開口部11h2側の端部付近の電界に起因して表示品位が劣化するおそれがある。その点、少なくとも一部が仕切開口部11h2と重畳する形で延在してタッチ配線15に接続されるシールド電極23が備えられているから、シールド電極23によってタッチ電極14における仕切開口部11h2側の端部付近の電界が弱められる。従って、タッチ電極14における仕切開口部11h2側の端部付近の電界に起因する表示品位の劣化が抑制される。その上で、シールド電極23は、タッチ配線15と同層に配されているから、シールド電極23を形成するための専用の製造工程が不要となる。これにより、製造コストの低下を図る上で好適となる。
 また、ゲート配線11iは、仕切開口部11h2とは非重畳となる形で配される。このようにすれば、仮にゲート配線11iが仕切開口部11h2と重畳する配置の場合に比べると、ゲート配線11iとタッチ電極14における仕切開口部11h2側の端部との間の距離が大きくなるので、両者の間に生じ得る電界がより弱められることになる。これにより、タッチ電極14における仕切開口部11h2側の端部付近の電界に起因する表示品位の劣化がより好適に抑制される。
 また、画素電極11g及びゲート配線11iは、複数ずつ備えられていて交互に並ぶ形で配されており、シールド電極23は、複数のゲート配線11iに含まれるゲート配線11iに対してそのゲート配線11iが接続される画素電極11g側とは反対側に隣り合う形で選択的に配されている。このようにすれば、シールド電極23は、ゲート配線11iとそのゲート配線11iが接続される画素電極11gとの間に介在することがない配置とされるので、シールド電極23に隣り合うゲート配線11iとそのゲート配線11iが接続される画素電極11gとの位置関係を、シールド電極23とは隣り合うことがないゲート配線11iとそのゲート配線11iが接続される画素電極11gとの位置関係と、同等にすることが可能となる。これにより、ゲート配線11iとそのゲート配線11iが接続される画素電極11gとの間に生じる寄生容量を均等化することができ、もって表示品位の劣化を抑制する上でより好適とされる。
 また、シールド電極23は、隣り合う画素電極11gとの間の距離が、ゲート配線11iと画素電極11gとの間の距離と等しくなるよう配される。このようにすれば、シールド電極23とシールド電極23に隣り合う画素電極11gとの間に生じる寄生容量が、ゲート配線11iと画素電極11gとの間に生じる寄生容量と均等化される。これにより、表示品位の劣化を抑制する上でさらに好適とされる。
 また、画素電極11g、ゲート配線11i及びシールド電極23には、互いに同層に配されるものと、それらに対して上層側または下層側に配されるものと、が含まれ、画素電極11g及びゲート配線11iは、複数ずつ備えられていて交互に並ぶ形で配されており、仕切開口部11h2とは非重畳となるようゲート配線11i及び画素電極11gに隣り合う形で配されてシールド電極23に並行する形で延在し且つタッチ配線15と同層に配されてタッチ配線15に接続されるダミーシールド電極24を備える。画素電極11g、ゲート配線11i及びシールド電極23は、それぞれ異なる製造工程でパターニングされるものとすると、画素電極11gに対して、ゲート配線11iとシールド電極23とは製造時の誤差などによって位置関係がばらつき易い傾向にある。その点、上記のように仕切開口部11h2とは非重畳となるようゲート配線11i及び画素電極11gに隣り合うダミーシールド電極24は、シールド電極23に並行する形で延在し且つタッチ配線15と同層に配されてタッチ配線15に接続されているので、仮に製造上の誤差などに起因して、画素電極11gに対するシールド電極23の位置関係にばらつきが生じたとしても、画素電極11gに対するダミーシールド電極24の位置関係も同様にばらつくことになる。従って、ダミーシールド電極24に隣り合う画素電極11gに係る寄生容量と、シールド電極23に隣り合う画素電極11gに係る寄生容量と、が均等化される。これにより、表示品位の劣化を抑制する上でより好適とされる。
 また、複数備えられる画素電極11gとそれぞれ重畳する形で配されて少なくとも青色、緑色及び赤色を呈する複数のカラーフィルタ11kであって、画素電極11g及びゲート配線11iの並び方向に沿って並ぶ複数のカラーフィルタ11kを備えており、シールド電極23及びダミーシールド電極24は、複数の画素電極11gのうち、特定の色を呈する複数のカラーフィルタ11kと重畳する複数の画素電極11gに対してそれぞれ隣り合う形で選択的に配される。このようにすれば、少なくとも青色、緑色及び赤色を呈する複数のカラーフィルタ11kが複数の画素電極11gと重畳する形で配されているので、複数のゲート配線11iによって複数の画素電極11gに供給される信号に基づいて所定のカラー画像を表示することが可能とされる。シールド電極23及びダミーシールド電極24は、複数の画素電極11gのうち、特定の色を呈する複数のカラーフィルタ11kと重畳する複数の画素電極11gに対してそれぞれ隣り合う形で選択的に配されているので、シールド電極23及びダミーシールド電極24と、特定の色を呈する複数のカラーフィルタ11kと重畳する複数の画素電極11gと、の間に生じる寄生容量が均等化される。これにより、特定の色を呈する複数のカラーフィルタ11kの透過光量が均等化されるので、特定の色を単色表示した時に筋状の色ムラが生じ難いものとなる。また、仮に各色のカラーフィルタ11kと重畳する全ての画素電極11gに対してそれぞれ隣り合う形でシールド電極23及びダミーシールド電極24を配した場合に比べると、シールド電極23及びダミーシールド電極24の設置数を削減することができるので、開口率の向上を図る上で好適となる。
 また、シールド電極23及びダミーシールド電極24は、複数の画素電極11gのうち、青色を呈する複数の青色カラーフィルタ11kBと重畳する複数の画素電極11gに対してそれぞれ隣り合う形で配される。このようにすれば、シールド電極23及びダミーシールド電極24と、青色を呈する複数の青色カラーフィルタ11kBと重畳する複数の画素電極11gと、の間に生じる寄生容量が均等化されるので、青色を呈する複数の青色カラーフィルタ11kBの透過光量が均等化され、もって青色を単色表示したときに青色の筋状の色ムラが生じ難いものとなる。万が一に、僅かながらも青色の筋状の色ムラが生じた場合であっても、青色は、緑色や赤色に比べると視認性が低いことから、色ムラが視認され難いものとされる。
 また、タッチ配線15、シールド電極23及びダミーシールド電極24と、タッチ電極14と、の間に介在する層間絶縁膜(絶縁膜)21を備えており、層間絶縁膜21のうち、タッチ電極14とダミーシールド電極24とが重畳する位置には、コンタクトホール25が開口する形で設けられている。このようにすれば、層間絶縁膜21のコンタクトホール25を通してタッチ電極14とダミーシールド電極24とが接続され、それによりタッチ配線15がタッチ電極14に接続される。ダミーシールド電極24の配置スペースを利用してタッチ配線15とタッチ電極14との接続を図ることができるので、仮にタッチ配線15とタッチ電極14とを直接的に接続した場合に比べると、配置効率が良好なものとなる。
 また、画素電極11g及びゲート配線11iは、複数ずつが備えられていて交互に並ぶ形で配され、シールド電極23は、複数のゲート配線11iに含まれるゲート配線11iに対して隣り合う形で選択的に配されており、複数の画素電極11gは、間にゲート配線11i及びシールド電極23が介在する画素電極11g間の距離が、間にシールド電極23が介在せずにゲート配線11iが介在する画素電極11g間の距離よりも大きい。このようにすれば、仮に間にシールド電極23が介在せずにゲート配線11iが介在する画素電極11g間の距離を、間にゲート配線11i及びシールド電極23が介在する画素電極11g間の距離と等しくした場合に比べると、間にシールド電極23が介在せずにゲート配線11iが介在する画素電極11g間の距離が小さなものとなる。これにより、開口率の向上を図る上で好適となる。
 また、タッチ配線15及びシールド電極23は、共通電極11hの下層側で且つゲート配線11iの上層側に配される。このようにすれば、シールド電極23とその下層側のゲート配線11iとの間に相対的に強い電界が生じることになるので、ゲート配線11iとタッチ電極14における仕切開口部11h2側の端部との間に生じ得る電界が相対的に弱められる。これにより、タッチ電極14における仕切開口部11h2側の端部付近の電界が好適に弱められ、もってタッチ電極14における仕切開口部11h2側の端部付近の電界に起因する表示品位の劣化が好適に抑制される。
 また、画素電極11gは、ゲート配線11i及びシールド電極23の延在方向を長辺方向とした長手状をなす。仮に画素電極11gがゲート配線11i及びシールド電極23の延在方向と直交する方向を長辺方向とした長手状とされる場合に比べると、タッチ電極14における仕切開口部11h2側の端部付近の電界に起因して表示品位がより劣化し易い傾向にある。その点、少なくとも一部が仕切開口部11h2と重畳する形で延在してタッチ配線15に接続されるシールド電極23が備えられることで、シールド電極23によってタッチ電極14における仕切開口部11h2側の端部付近の電界が弱められ、もってタッチ電極14における仕切開口部11h2側の端部付近の電界に起因する表示品位の劣化を好適に抑制することができる。
 <実施形態2>
 本発明の実施形態2を図10から図12によって説明する。この実施形態2では、ダミーシールド電極124の構成を変更したものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
 本実施形態に係るダミーシールド電極124は、図10から図12に示すように、Y軸方向について隣り合うゲート配線111iとの間の距離D5が、シールド電極123とY軸方向について隣り合うゲート配線111iとの間の距離D6よりも大きくなるよう配される。その一方で、ダミーシールド電極124は、Y軸方向について隣り合う画素電極111gとの間の距離D7が、シールド電極123とY軸方向について隣り合う画素電極111gとの間の距離D1と等しくなるよう配される。まず、ダミーシールド電極124と画素電極111gとの間の距離D7が、シールド電極123と画素電極111gとの間の距離D1と等しくされることで、ダミーシールド電極124と画素電極111gとの間に生じる寄生容量が、シールド電極123と画素電極111gとの間に生じる寄生容量と均等化される。これにより、表示品位の劣化を抑制する上でより好適とされる。その一方、ダミーシールド電極124とゲート配線111iとの間の距離D5が、シールド電極123とゲート配線111iとの間の距離D6よりも大きくされることで、ダミーシールド電極124とゲート配線111iとの間に生じる寄生容量が、シールド電極123とゲート配線111iとの間に生じる寄生容量よりも小さくなる。これにより、ダミーシールド電極124と隣り合うゲート配線111iに信号鈍りが生じ難くなるとともに、ダミーシールド電極124が接続されるタッチ電極114の位置検出感度が低下し難くなる。
 ここで、図10には、2本のダミーシールド電極124が図示されているが、このうち同図の上側の第1ダミーシールド電極124Aは、コンタクトホール125を通してタッチ電極114に対して電気的に接続されているものの、同図の下側の第2ダミーシールド電極124Bは、タッチ電極114とは非接続とされる。従って、同じタッチ配線115に接続された複数のダミーシールド電極124には、コンタクトホール125を通してタッチ電極114に接続されるもの(第1ダミーシールド電極124A)と、いずれのタッチ電極114にも接続されることがなく且つ接続対象ではないタッチ電極114と平面に視て重畳配置されるもの(第2ダミーシールド電極124B)と、が含まれている。接続対象ではないタッチ電極114と平面に視て重畳配置される第2ダミーシールド電極124Bは、そのタッチ電極114との間に寄生容量を生じさせるため、その寄生容量に起因してタッチ感度(位置検出感度)が低下するおそれがある。その点、本実施形態では、ダミーシールド電極124は、図11及び図12に示すように、シールド電極123よりも線幅が狭くされている。このようにすれば、第2ダミーシールド電極124Bと、その第2ダミーシールド電極124Bの接続対象ではないタッチ電極114と、の間に生じる寄生容量が低下されるので、タッチ感度が低下し難くなる。
 以上説明したように本実施形態によれば、ダミーシールド電極124は、ゲート配線111iとの間の距離がシールド電極123における同距離よりも大きいものの、画素電極111gとの間の距離がシールド電極123における同距離と等しくなるよう配される。まず、ダミーシールド電極124と画素電極111gとの間の距離が、シールド電極123と画素電極111gとの間の距離と等しくされることで、ダミーシールド電極124と画素電極111gとの間に生じる寄生容量が、シールド電極123と画素電極111gとの間に生じる寄生容量と均等化される。これにより、表示品位の劣化を抑制する上でより好適とされる。その一方、ダミーシールド電極124とゲート配線111iとの間の距離が、シールド電極123とゲート配線111iとの間の距離よりも大きくされることで、ダミーシールド電極124とゲート配線111iとの間に生じる寄生容量が、シールド電極123とゲート配線111iとの間に生じる寄生容量よりも小さくなる。これにより、ダミーシールド電極124と隣り合うゲート配線111iに信号鈍りが生じ難くなるとともに、ダミーシールド電極124が接続されるタッチ電極114の位置検出感度が低下し難くなる。
 また、ダミーシールド電極124は、シールド電極123よりも線幅が狭い。ダミーシールド電極124と重畳するタッチ電極114がそのダミーシールド電極124の接続対象ではない場合、ダミーシールド電極124とタッチ電極114との間に生じる寄生容量によって位置検出感度が低下させられるおそれがある。その点、上記のようにダミーシールド電極124の線幅がシールド電極123の線幅よりも狭くされることで、ダミーシールド電極124と、そのダミーシールド電極124の接続対象ではないタッチ電極114との間に生じる寄生容量を低下させることができる。これにより、位置検出感度が低下し難くなる。
 <実施形態3>
 本発明の実施形態3を図13から図15によって説明する。この実施形態3では、上記した実施形態1からタッチ電極214の構成を変更したものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
 図13には、2本のダミーシールド電極224が図示されているが、このうち同図の上側の第1ダミーシールド電極224Aは、コンタクトホール225を通してタッチ電極214に対して電気的に接続されているものの、同図の下側の第2ダミーシールド電極224Bは、タッチ電極214とは非接続とされる。従って、同じタッチ配線215に接続された複数のダミーシールド電極224には、コンタクトホール225を通してタッチ電極214に接続されるもの(第1ダミーシールド電極224A)と、いずれのタッチ電極214にも接続されることがなく且つ接続対象ではないタッチ電極214と平面に視て重畳配置されるもの(第2ダミーシールド電極224B)と、が含まれている。接続対象ではないタッチ電極214と平面に視て重畳配置される第2ダミーシールド電極224Bは、そのタッチ電極214との間に寄生容量を生じさせるため、その寄生容量に起因してタッチ感度(位置検出感度)が低下するおそれがある。その点、本実施形態では、タッチ電極214には、複数のダミーシールド電極224のうちコンタクトホール225とは非重畳とされる第2ダミーシールド電極224Bと重畳する形で開口部26が設けられている。このようにすれば、開口部26が形成された分だけ、タッチ電極214と、そのタッチ電極214とは接続されることがない第2ダミーシールド電極224Bと、の間に生じる寄生容量を低下させることができる。これにより、タッチ感度の低下が抑制される。開口部26は、ダミーシールド電極224に並行する形で概ねX軸方向に沿って延在しており、ダミーシールド電極224のほぼ全長にわたるものとされる。
 以上説明したように本実施形態によれば、ダミーシールド電極224は、複数備えられていてコンタクトホール225と重畳するものが選択的に含まれており、タッチ電極214には、複数のダミーシールド電極224のうちコンタクトホール225とは非重畳とされるダミーシールド電極224と重畳する形で開口部26が設けられている。複数のダミーシールド電極224のうち、コンタクトホール225と重畳するダミーシールド電極224は、タッチ電極214と接続されるのに対し、コンタクトホール225とは非重畳とされるダミーシールド電極224は、タッチ電極214とは非接続とされる。タッチ電極214は、接続対象ではないダミーシールド電極224と重畳する形で開口部26を有しているから、接続対象ではないダミーシールド電極224との間に生じる寄生容量を低下させることができる。これにより、位置検出感度の低下が抑制される。
 <実施形態4>
 本発明の実施形態4を図16または図17によって説明する。この実施形態4では、上記した実施形態1から液晶パネル311を湾曲させたものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
 本実施形態に係る液晶パネル311は、図16及び図17に示すように、長辺方向(X軸方向)についての中央部が裏側に引っ込み、長辺方向についての両端部が表側に出っ張るような形(内反り形状)で全体として略円弧状に湾曲している。液晶パネル311の湾曲軸CAXは、その軸線方向がY軸方向と一致しており、Z軸方向についてアレイ基板311b側とは反対側であるCF基板311a側に配される。つまり、CF基板311aは、Z軸方向についてアレイ基板311bよりも湾曲軸CAXに近い配置とされる。従って、液晶パネル311を構成するアレイ基板311b及びCF基板311aは、その板面が画素電極の短辺方向に並行する湾曲軸CAX周りに湾曲している、と言える。上記のようにアレイ基板311b及びCF基板311aが湾曲軸CAX周りに湾曲されると、CF基板311a側のカラーフィルタとアレイ基板311b側の画素電極との位置関係が湾曲方向についてばらつき得るものとされる。その点、アレイ基板311b及びCF基板311aは、画素電極の短辺方向、つまり異なる色を呈する複数のカラーフィルタの並び方向(Y軸方向)に並行する湾曲軸CAX周りに湾曲しているから、湾曲に伴ってカラーフィルタと画素電極との位置関係が湾曲方向(X軸方向)についてばらついたとしても、湾曲方向には同色を呈するカラーフィルタが並んでいるので、混色が生じ難いものとされる。なお、カラーフィルタ及び画素電極などの構成については、実施形態1にて説明した図2及び図3などに記載した通りである。また、ドライバ312及びフレキシブル基板313は、液晶パネル311の外周端部のうち、X軸方向(湾曲方向)についての両端部にそれぞれ対をなす形で実装されている。
 以上説明したように本実施形態によれば、少なくとも共通電極、画素電極、タッチ電極、タッチ配線、ゲート配線及びシールド電極が設けられるアレイ基板311bと、アレイ基板311bに対して間に間隔を空けて対向する形で配されて少なくとも複数備えられる画素電極とそれぞれ重畳する形で配されて少なくとも青色、緑色及び赤色を呈する複数のカラーフィルタが画素電極の短辺方向に沿って並ぶ形で設けられるCF基板(対向基板)311aと、を備えており、アレイ基板311b及びCF基板311aは、板面が画素電極の短辺方向に並行する湾曲軸CAX周りに湾曲する。アレイ基板311b及びCF基板311aが湾曲軸CAX周りに湾曲されると、カラーフィルタと画素電極との位置関係が湾曲方向についてばらつき得るものとされる。その点、アレイ基板311b及びCF基板311aは、画素電極の短辺方向、つまり異なる色を呈する複数のカラーフィルタの並び方向に並行する湾曲軸CAX周りに湾曲しているから、湾曲に伴ってカラーフィルタと画素電極との位置関係が湾曲方向についてばらついたとしても、湾曲方向には同色を呈するカラーフィルタが並んでいるので、混色が生じ難いものとされる。
 <実施形態5>
 本発明の実施形態5を図18によって説明する。この実施形態5では、上記した実施形態1からシールド電極423の配置を変更したものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
 本実施形態に係るシールド電極423及び仕切開口部411h2は、図18に示すように、ゲート配線411iと平面に視て重畳する形で配されている。このような構成であっても、シールド電極423によってタッチ電極414における仕切開口部411h2側の端部付近の電界が少なくとも弱められるので、タッチ電極414における仕切開口部411h2側の端部付近の電界に起因する表示品位の劣化が抑制される。
 <他の実施形態>
 本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
 (1)上記した各実施形態では、シールド電極やタッチ配線などを構成する第2金属膜が、画素電極を構成する第1透明電極膜と同層に配される場合を示したが、第2金属膜が第1透明電極膜に対して絶縁膜を介して異なる層(上層側または下層側)に配されていても構わない。
 (2)上記した各実施形態以外にも、ゲート配線などを構成する第1金属膜やシールド電極やタッチ配線などを構成する第1金属膜は、自身の上層側または下層側に透明電極膜が積層される積層構造とされていても構わない。
 (3)上記した各実施形態では、シールド電極やタッチ配線などを構成する第2金属膜が、共通電極及びタッチ電極を構成する第2透明電極膜に対して下層側に配される場合を示したが、第2金属膜が第2透明電極膜に対して絶縁膜を介して上層側に配されていても構わない。
 (4)上記した各実施形態では、相対的に下層側に配される第1金属膜がゲート配線などを構成し、相対的に上層側に配される第2金属膜がシールド電極やタッチ配線などを構成する場合を示したが、相対的に下層側に配される第1金属膜がシールド電極やタッチ配線などを構成し、相対的に上層側に配される第2金属膜がゲート配線などを構成していても構わない。
 (5)上記した各実施形態では、シールド電極及びダミーシールド電極が、青色を呈するカラーフィルタと重畳する画素電極に対してそれぞれ隣り合う形で選択的に配される場合を示したが、シールド電極及びダミーシールド電極が、緑色または赤色を呈するカラーフィルタと重畳する画素電極に対してそれぞれ隣り合う形で選択的に配されていても構わない。さらには、シールド電極及びダミーシールド電極が特定の色を呈するカラーフィルタと重畳する画素電極に対してそれぞれ隣り合うことがなく、ランダムに配置されていても構わない。
 (6)上記した各実施形態では、1本のダミーシールド電極に対して2つのコンタクトホールが設けられた場合を示したが、1本のダミーシールド電極に対して1つまたは3つ以上のコンタクトホールを設けることも可能である。また、ダミーシールド電極に対するコンタクトホールの具体的な配置は適宜に変更可能である。また、コンタクトホールがダミーシールド電極とは非重畳となり、タッチ配線と重畳する位置に配されていても構わない。
 (7)上記した各実施形態の図面に記載したもの以外にも、画素電極、ゲート配線、ソース配線、TFT、シールド電極、ダミーシールド電極などの具体的な平面形状、平面配置、平面に視た形成範囲などは、適宜に変更可能である。
 (8)上記した各実施形態に記載した技術事項を適宜に組み合わせることも勿論可能である。
 (9)上記した各実施形態では、カラーフィルタの色数が3とされた場合を示したが、カラーフィルタの色数を4以上に変更することも可能である。このようにすれば、ソース配線の設置数及びソース配線に供給される画像信号の数をさらに削減することができる。
 (10)上記した各実施形態では、画素電極、シールド電極及びダミーシールド電極が概ねX軸方向に沿って延在しつつ1回屈曲する場合を示したが、画素電極、シールド電極及びダミーシールド電極が2回以上屈曲する構成や画素電極、シールド電極及びダミーシールド電極が延在途中で屈曲されることなくX軸方向に沿ってほぼ真っ直ぐに延在する構成などを採ることも可能である。
 (11)上記した各実施形態以外にも、画素電極の配列ピッチなどの具体的な数値は適宜に変更可能である。
 (12)上記した各実施形態では、画素電極がゲート配線の延在方向を長辺方向と一致させた横長形状とされる場合を示したが、画素電極がゲート配線の延在方向を短辺方向と一致させた縦長形状とされていても構わない。
 (13)上記した各実施形態では、タッチパネルパターンが自己容量方式とされる場合を示したが、タッチパネルパターンが相互容量方式であっても構わない。
 (14)上記した各実施形態では、ドライバが湾曲液晶パネルを構成するアレイ基板に対して直接的にCOG(Chip On Glass)実装された場合を示したが、ドライバがCOF(Chip On Film)実装されたフレキシブル基板をアレイ基板に接続するようにしても構わない。
 (15)上記した各実施形態では、湾曲液晶パネルの平面形状が長方形とされる場合を示したが、湾曲液晶パネルの平面形状は長方形以外にも正方形、円形、半円形、楕円形、半楕円形、台形などであっても構わない。
 10…液晶表示装置(位置入力機能付き表示装置)、11,311…液晶パネル(表示パネル)、11a,311a…CF基板(対向基板)、11b,311b…アレイ基板、11g,111g…画素電極、11h…共通電極、11h2,411h2…仕切開口部、11i,111i,411i…ゲート配線(画素接続配線)、11k…カラーフィルタ、11kB…青色カラーフィルタ(青色を呈するカラーフィルタ)、14,114,214,414…タッチ電極(位置検出電極)、15,115,215…タッチ配線(位置検出配線)、21…層間絶縁膜(絶縁膜)、23,123,423…シールド電極、24,124,224…ダミーシールド電極、25,125,225…コンタクトホール、26…開口部、CAX…湾曲軸

Claims (15)

  1.  画素電極と、
     前記画素電極に対して上層側または下層側にて少なくとも一部が重畳する形で配される共通電極と、
     前記共通電極を仕切開口部によって分割してなり、位置入力を行う位置入力体との間で静電容量を形成し、前記位置入力体による入力位置を検出する複数の位置検出電極と、
     前記共通電極に対して上層側または下層側に配されて前記位置検出電極に接続される位置検出配線と、
     前記仕切開口部に並行する形で延在していて前記画素電極に接続される画素接続配線と、
     少なくとも一部が前記仕切開口部と重畳する形で延在して前記位置検出配線と同層に配されて前記位置検出配線に接続されるシールド電極と、を備える位置入力機能付き表示装置。
  2.  前記画素接続配線は、前記仕切開口部とは非重畳となる形で配される請求項1記載の位置入力機能付き表示装置。
  3.  前記画素電極及び前記画素接続配線は、複数ずつ備えられていて交互に並ぶ形で配されており、
     前記シールド電極は、複数の前記画素接続配線に含まれる前記画素接続配線に対してその画素接続配線が接続される前記画素電極側とは反対側に隣り合う形で選択的に配されている請求項2記載の位置入力機能付き表示装置。
  4.  前記シールド電極は、隣り合う前記画素電極との間の距離が、前記画素接続配線と前記画素電極との間の距離と等しくなるよう配される請求項3記載の位置入力機能付き表示装置。
  5.  前記画素電極、前記画素接続配線及び前記シールド電極には、互いに同層に配されるものと、それらに対して上層側または下層側に配されるものと、が含まれ、前記画素電極及び前記画素接続配線は、複数ずつ備えられていて交互に並ぶ形で配されており、
     前記仕切開口部とは非重畳となるよう前記画素接続配線及び前記画素電極に隣り合う形で配されて前記シールド電極に並行する形で延在し且つ前記位置検出配線と同層に配されて前記位置検出配線に接続されるダミーシールド電極を備える請求項1から請求項4のいずれか1項に記載の位置入力機能付き表示装置。
  6.  複数備えられる前記画素電極とそれぞれ重畳する形で配されて少なくとも青色、緑色及び赤色を呈する複数のカラーフィルタであって、前記画素電極及び前記画素接続配線の並び方向に沿って並ぶ複数のカラーフィルタを備えており、
     前記シールド電極及び前記ダミーシールド電極は、複数の前記画素電極のうち、特定の色を呈する複数の前記カラーフィルタと重畳する複数の前記画素電極に対してそれぞれ隣り合う形で選択的に配される請求項5記載の位置入力機能付き表示装置。
  7.  前記シールド電極及び前記ダミーシールド電極は、複数の前記画素電極のうち、青色を呈する複数の前記カラーフィルタと重畳する複数の前記画素電極に対してそれぞれ隣り合う形で配される請求項6記載の位置入力機能付き表示装置。
  8.  前記ダミーシールド電極は、前記画素接続配線との間の距離が前記シールド電極における同距離よりも大きいものの、前記画素電極との間の距離が前記シールド電極における同距離と等しくなるよう配される請求項5から請求項7のいずれか1項に記載の位置入力機能付き表示装置。
  9.  前記ダミーシールド電極は、前記シールド電極よりも線幅が狭い請求項5から請求項8のいずれか1項に記載の位置入力機能付き表示装置。
  10.  前記位置検出配線、前記シールド電極及び前記ダミーシールド電極と、前記位置検出電極と、の間に介在する絶縁膜を備えており、
     前記絶縁膜のうち、前記位置検出電極と前記ダミーシールド電極とが重畳する位置には、コンタクトホールが開口する形で設けられている請求項5から請求項9のいずれか1項に記載の位置入力機能付き表示装置。
  11.  前記ダミーシールド電極は、複数備えられていて前記コンタクトホールと重畳するものが選択的に含まれており、
     前記位置検出電極には、複数の前記ダミーシールド電極のうち前記コンタクトホールとは非重畳とされる前記ダミーシールド電極と重畳する形で開口部が設けられている請求項10記載の位置入力機能付き表示装置。
  12.  前記画素電極及び前記画素接続配線は、複数ずつが備えられていて交互に並ぶ形で配され、前記シールド電極は、複数の前記画素接続配線に含まれる前記画素接続配線に対して隣り合う形で選択的に配されており、
     複数の前記画素電極は、間に前記画素接続配線及び前記シールド電極が介在する前記画素電極間の距離が、間に前記シールド電極が介在せずに前記画素接続配線が介在する前記画素電極間の距離よりも大きい請求項1から請求項11のいずれか1項に記載の位置入力機能付き表示装置。
  13.  前記位置検出配線及び前記シールド電極は、前記共通電極の下層側で且つ前記画素接続配線の上層側に配される請求項1から請求項12のいずれか1項に記載の位置入力機能付き表示装置。
  14.  前記画素電極は、前記画素接続配線及び前記シールド電極の延在方向を長辺方向とした長手状をなす請求項1から請求項13のいずれか1項に記載の位置入力機能付き表示装置。
  15.  少なくとも前記共通電極、前記画素電極、前記位置検出電極、前記位置検出配線、前記画素接続配線及び前記シールド電極が設けられるアレイ基板と、
     前記アレイ基板に対して間に間隔を空けて対向する形で配されて少なくとも複数備えられる前記画素電極とそれぞれ重畳する形で配されて少なくとも青色、緑色及び赤色を呈する複数のカラーフィルタが前記画素電極の短辺方向に沿って並ぶ形で設けられる対向基板と、を備えており、
     前記アレイ基板及び前記対向基板は、板面が画素電極の前記短辺方向に並行する湾曲軸周りに湾曲する請求項14記載の位置入力機能付き表示装置。
PCT/JP2018/017148 2017-05-09 2018-04-27 位置入力機能付き表示装置 WO2018207660A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/611,103 US11199934B2 (en) 2017-05-09 2018-04-27 Display device with position input function
CN201880030006.XA CN110582743B (zh) 2017-05-09 2018-04-27 带位置输入功能的显示装置
US17/517,160 US11947760B2 (en) 2017-05-09 2021-11-02 Display device with position input function
US18/586,546 US20240192812A1 (en) 2017-05-09 2024-02-26 Display device with position input function

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017092925 2017-05-09
JP2017-092925 2017-05-09

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/611,103 A-371-Of-International US11199934B2 (en) 2017-05-09 2018-04-27 Display device with position input function
US17/517,160 Continuation US11947760B2 (en) 2017-05-09 2021-11-02 Display device with position input function

Publications (1)

Publication Number Publication Date
WO2018207660A1 true WO2018207660A1 (ja) 2018-11-15

Family

ID=64102724

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/017148 WO2018207660A1 (ja) 2017-05-09 2018-04-27 位置入力機能付き表示装置

Country Status (3)

Country Link
US (3) US11199934B2 (ja)
CN (1) CN110582743B (ja)
WO (1) WO2018207660A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155059A (ja) * 2019-03-22 2020-09-24 株式会社ジャパンディスプレイ センサ付き表示装置
WO2022033249A1 (zh) * 2020-08-11 2022-02-17 京东方科技集团股份有限公司 阵列基板以及触控显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN209859512U (zh) * 2019-05-24 2019-12-27 京东方科技集团股份有限公司 一种阵列基板和显示面板
JP7383869B2 (ja) * 2020-02-13 2023-11-21 シャープ株式会社 タッチパネル及び表示装置
TWI723778B (zh) * 2020-02-18 2021-04-01 友達光電股份有限公司 觸控面板
TWI726623B (zh) * 2020-02-18 2021-05-01 友達光電股份有限公司 觸控面板
JP7395402B2 (ja) * 2020-03-26 2023-12-11 株式会社ジャパンディスプレイ 検出装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016136272A1 (ja) * 2015-02-27 2016-09-01 パナソニック液晶ディスプレイ株式会社 タッチ検出機能付き表示パネル
JP2017075982A (ja) * 2015-10-13 2017-04-20 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8217913B2 (en) * 2009-02-02 2012-07-10 Apple Inc. Integrated touch screen
US9678586B2 (en) * 2011-06-20 2017-06-13 Synaptics Incorporated Touch and display device having an integrated sensor controller
US10402000B2 (en) * 2013-03-04 2019-09-03 Apple Inc. Display with integrated pressure sensing utilizing capacitive coupling to circuit elements
US20150091842A1 (en) * 2013-09-30 2015-04-02 Synaptics Incorporated Matrix sensor for image touch sensing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016136272A1 (ja) * 2015-02-27 2016-09-01 パナソニック液晶ディスプレイ株式会社 タッチ検出機能付き表示パネル
JP2017075982A (ja) * 2015-10-13 2017-04-20 株式会社ジャパンディスプレイ 表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155059A (ja) * 2019-03-22 2020-09-24 株式会社ジャパンディスプレイ センサ付き表示装置
WO2020195759A1 (ja) * 2019-03-22 2020-10-01 株式会社ジャパンディスプレイ センサ付き表示装置
JP7219648B2 (ja) 2019-03-22 2023-02-08 株式会社ジャパンディスプレイ センサ付き表示装置
US11592920B2 (en) 2019-03-22 2023-02-28 Japan Display Inc. Display device with sensor
US11947750B2 (en) 2019-03-22 2024-04-02 Japan Display Inc. Display device with sensor
WO2022033249A1 (zh) * 2020-08-11 2022-02-17 京东方科技集团股份有限公司 阵列基板以及触控显示装置

Also Published As

Publication number Publication date
US20240192812A1 (en) 2024-06-13
CN110582743B (zh) 2023-05-16
US20200159354A1 (en) 2020-05-21
US11199934B2 (en) 2021-12-14
US20220057896A1 (en) 2022-02-24
CN110582743A (zh) 2019-12-17
US11947760B2 (en) 2024-04-02

Similar Documents

Publication Publication Date Title
WO2018207660A1 (ja) 位置入力機能付き表示装置
US11740745B2 (en) Display device
US10698545B2 (en) Display device with position input function
JP2019053117A (ja) 位置入力機能付き表示装置
WO2017138469A1 (ja) アクティブマトリクス基板及び表示パネル
JP2019184945A (ja) 配線基板及び表示装置
JP2019053116A (ja) 位置入力機能付き表示装置
US11366540B2 (en) Display device
WO2018150989A1 (ja) 位置入力機能付き表示装置
JP2015203755A (ja) 液晶表示装置
JP6290450B2 (ja) 位置入力装置、及び位置入力機能付き表示装置
JP2019148855A (ja) センサ付き表示装置
US11500237B2 (en) Array substrate and display device
US11307701B2 (en) Display device including position input function
WO2018212084A1 (ja) 表示装置
JP7219648B2 (ja) センサ付き表示装置
WO2018225647A1 (ja) 表示装置用基板及び表示装置
WO2018212034A1 (ja) 位置入力機能付き表示装置
WO2018190214A1 (ja) 表示基板及び表示装置
WO2018150988A1 (ja) 位置入力機能付き表示装置
JP6411652B2 (ja) 位置入力装置、及び位置入力機能付き表示装置
CN115206252B (zh) 配线基板和显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18799322

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18799322

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP