WO2018199525A1 - 아날로그 디지털 변환 장치 및 이를 포함하는 시스템 - Google Patents

아날로그 디지털 변환 장치 및 이를 포함하는 시스템 Download PDF

Info

Publication number
WO2018199525A1
WO2018199525A1 PCT/KR2018/004384 KR2018004384W WO2018199525A1 WO 2018199525 A1 WO2018199525 A1 WO 2018199525A1 KR 2018004384 W KR2018004384 W KR 2018004384W WO 2018199525 A1 WO2018199525 A1 WO 2018199525A1
Authority
WO
WIPO (PCT)
Prior art keywords
output
analog
digital
amplifier
digital converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2018/004384
Other languages
English (en)
French (fr)
Inventor
김수환
양영태
조준수
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SNU R&DB Foundation
Original Assignee
Seoul National University R&DB Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul National University R&DB Foundation filed Critical Seoul National University R&DB Foundation
Publication of WO2018199525A1 publication Critical patent/WO2018199525A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication

Definitions

  • the present invention relates to an analog-to-digital converter and a system including the same, and more particularly, to an analog-to-digital converter and a system including the same that can control the gain of the input signal.
  • FIG. 1 is a block diagram illustrating a conventional analog-to-digital converter and a system including the same.
  • the analog-to-digital converter 10 is widely used as a device for converting analog signals into digital signals.
  • the variable gain amplifier 20 is a device that amplifies the gain of an analog signal and is used to amplify a minute signal applied from a sensor or the like and provide it to the analog-to-digital converter 10.
  • analog-to-digital converter 10 and the variable gain amplifier 20 are conventionally included in the system as separate devices, the area of the entire system can be increased.
  • the present invention provides an analog-to-digital converter that can amplify the gain of an input signal.
  • the present invention provides an analog-to-digital converter that can adjust gain while preventing signal distortion.
  • the present invention provides a system including both an amplifier and an analog-to-digital converter capable of adjusting gain, and provides a system for selectively operating the amplifier according to the gain adjustment range.
  • Analog-to-digital converter includes a first amplifier for amplifying and outputting an input signal; A second amplifier for amplifying and outputting an input signal; And a first analog-to-digital converter for outputting a digital signal corresponding to the signal amplified by the input signal according to the output of the first amplifier and the second amplifier.
  • Analog-to-digital converter includes a first amplifier for amplifying and outputting an input signal; A third amplifier for amplifying and outputting an input signal; A second analog-digital converter for converting the output of the third amplifier to a digital value; And a first analog-to-digital converter configured to output a digital signal corresponding to the signal amplified by the input signal according to the output of the first amplifier and the second analog-to-digital converter.
  • Analog-to-digital converter includes a first amplifier for amplifying and outputting an input signal; A second amplifier for amplifying and outputting an input signal; A third amplifier for amplifying and outputting an input signal; And a second analog to digital converter converting the output of the third amplifying unit into a digital value. And a first analog-to-digital converter configured to output a digital signal corresponding to the signal amplified by the input signal according to the output of the first amplifier, the output of the second amplifier, and the output of the second analog-digital converter.
  • the system includes an amplifier for amplifying and outputting an input signal according to a control signal or for bypassing and outputting the input signal; And an analog-to-digital converter for converting the output of the amplifier into a digital signal, wherein the analog-to-digital converter outputs the digital signal corresponding to the signal amplified by the output of the amplifier.
  • the analog-to-digital converter according to the present technology has a built-in gain control function of the input signal, so that the gain can be adjusted by itself.
  • the analog-to-digital converter according to the present technology can prevent distortion of a high frequency signal while adjusting a gain of a signal.
  • the device includes both a variable gain amplifier and an analog-to-digital converter that can adjust the gain, and can reduce power consumption by selectively operating the amplifier according to the signal size.
  • FIG. 1 is a block diagram of a system including a conventional analog-to-digital converter.
  • FIG. 2 is a block diagram of an analog-to-digital converter according to an embodiment of the present invention.
  • FIG. 3 is a block diagram of a system including an analog to digital converter according to an embodiment of the present invention.
  • FIG. 4 is a block diagram of an analog-to-digital converter according to an embodiment of the present invention.
  • FIG. 5 is a waveform diagram illustrating an operation of a third calculation unit of FIG. 4.
  • FIG. 6 is a linear model of the analog to digital converter of FIG.
  • FIG. 7 is a graph showing the operation of the analog-to-digital converter according to an embodiment of the present invention.
  • FIG. 8 is a circuit diagram of an analog-to-digital converter according to another embodiment of the present invention.
  • FIG. 9 is a circuit diagram of an analog-to-digital converter according to another embodiment of the present invention.
  • FIG. 2 is a block diagram of an analog-to-digital converter 100 according to an embodiment of the present invention.
  • the analog-to-digital converter 100 includes a first analog-to-digital converter 110 and a second analog-to-digital converter 120.
  • the second analog to digital converter 120 converts the amplified input signal into an intermediate digital signal
  • the first analog to digital converter 110 uses the amplified input signal and the intermediate digital signal output from the first analog to digital converter 120. To output the final digital signal.
  • the second analog-to-digital converter 120 may be selectively removed.
  • the first analog-to-digital converter 110 outputs the final digital signal using the amplified input signal.
  • the analog-to-digital converter 100 performs a variable gain amplification function.
  • FIG. 3 is a block diagram of a device including an analog-to-digital converter according to an embodiment of the present invention.
  • the apparatus 1000 includes an analog-to-digital converter 100 having a gain adjustment function and a variable gain amplifier 200.
  • variable gain amplifier 200 selectively operates according to the control signal CON.
  • control signal CON when the control signal CON is inactivated, the input signal is bypassed and provided to the input of the analog-to-digital converter 100, and when activated, the input signal is amplified and provided to the analog-to-digital converter 100.
  • the basic configuration and function of the analog-to-digital converter 100 are substantially the same as those described with reference to FIG. 3 and will be described in detail with reference to FIG. 4 below.
  • the analog-to-digital converter 100 and the variable gain amplifier 200 may share and amplify the input signal.
  • the design burden of the amplifier 200 can be relatively alleviated.
  • FIG. 4 is a detailed block diagram of an analog-to-digital converter 100 according to an embodiment of the present invention.
  • Analog-to-digital converter 100 includes a first analog to digital converter 120, the second analog to digital converter 110, the amplifier 130.
  • the amplifying unit 130 includes a first amplifying unit 131, a second amplifying unit 132, and a third amplifying unit 133, and each amplification ratio is ⁇ , ⁇ , and ⁇ .
  • Each of the first amplifier 131 to the third amplifier 133 amplifies and outputs an input signal.
  • the amplification ratio can have any value, but a constant relationship can be established between the amplification ratios as described below.
  • the amplification unit having an amplification ratio of 1 among the first to third amplifying units may be replaced with a simple line since the amplifying unit outputs an input signal as it is.
  • the second analog to digital converter 120 converts the output signal of the third amplifier 133 into an N bit digital signal.
  • the second analog-to-digital converter 120 may determine higher bits among the N bits.
  • the second analog to digital converter 120 may use an analog to digital converter of various methods known in the art.
  • the first analog-to-digital converter 110 is an analog-to-digital converter of delta-sigma modulation.
  • the first analog-to-digital converter 110 includes a first calculator 111, a loop filter 112, a second calculator 113, a digital converter 114, a third calculator 115, a digital-to-analog converter 116 and The decimator 117 is included.
  • the first calculator 111 outputs a signal obtained by subtracting the output of the digital analog converter 116 from the output of the first amplifier 131.
  • the loop filter 112 filters the output of the first calculator 111.
  • the loop filter 112 performs a noise shaping function performed in delta sigma modulation so that the noise component moves out of the signal band.
  • the second calculator 113 adds an output of the loop filter 112 and an output of the second amplifier 132 to output the same.
  • the digital converter 114 converts the output of the second calculator 113 into a digital signal.
  • the digital converter 114 may be a comparator for comparing the output of the second calculator 113 with a predetermined reference voltage and outputting a comparison result as 1 or 0.
  • FIG. 1 the digital converter 114 may be a comparator for comparing the output of the second calculator 113 with a predetermined reference voltage and outputting a comparison result as 1 or 0.
  • the digital converter 114 may be implemented with a conventionally known analog-to-digital converter. In this case, the digital converter 114 may output a multi-bit digital signal.
  • the third calculator 115 synthesizes the output of the first analog-to-digital converter 120 and the digital bit stream output from the digital converter 114 to output an N-bit digital signal.
  • 5 is a waveform diagram illustrating the operation of the third calculating section 115.
  • Figure 5 (A) shows the waveform of the signal output from the second analog-to-digital converter 120.
  • the second analog to digital converter 120 outputs a 3-bit signal.
  • (B) shows the bit stream output from the digital converter 114.
  • the digital converter 114 outputs a signal of zero or one.
  • (C) shows a digital signal output from the third calculating section 115.
  • the third calculator 115 adds 1 to the least significant bit of the value output from the second analog-to-digital converter 120 and the digital converter ( If the bit value outputted from 114 is 0, 1 is subtracted from the least significant bit of the value output from the second analog-to-digital converter 120.
  • the third operation unit 115 When the calculation result is greater than or equal to the maximum value, the third operation unit 115 outputs the maximum value. When the calculation result is less than or equal to the minimum value, the third operation unit 115 outputs the minimum value.
  • the output of the third calculator 115 may be "000” or "001" according to the output of the digital converter 114.
  • the output of the third calculation unit 115 becomes “011” or "001” according to the output of the digital converter 114.
  • the output of the third calculator 115 may be "101" or "011” according to the output of the digital converter 114.
  • the digital-to-analog converter 116 converts the digital signal output from the third calculator 115 into an analog signal and provides it to the first calculator 111.
  • the decimator 117 removes a noise component located outside the signal band from the digital signal output from the third calculator 115 and outputs a final digital signal corresponding to the input signal.
  • the amplification ratio of the analog-to-digital converter 100 may be adjusted by adjusting the amplification ratios of the first amplifying unit 131 to the third amplifying unit 133.
  • the amplification ratio may be changed by changing the size of passive elements such as resistors and capacitors.
  • FIG. 6 is a linear model of the analog to digital converter of FIG. 4.
  • the first analog-to-digital converter 120 of FIG. 4 is replaced with an adder that adds and outputs the first error signal E1 corresponding to the quantization error to the input signal.
  • the digital converter 114 of FIG. 4 is replaced with an adder that adds and outputs a second error signal E2 corresponding to the quantization error to the input signal.
  • the third calculator 115 and the digital-to-analog converter 116 of FIG. 4 are replaced with an adder that adds and outputs the outputs of the first analog-to-digital converter 120 and the digital converter 114.
  • Equation 1 a transfer function such as Equation 1 is obtained.
  • the loop filter 112 may be implemented as an integrator. Accordingly, in Equation 1, the transfer function H (s) of the loop filter has a large value in the low frequency region and a small value in the high frequency region.
  • the analog-to-digital converter 100 may be approximated by amplifying the input signal by ⁇ times in the low frequency region and by amplifying the input signal by ⁇ + ⁇ times in the high frequency region.
  • the amplification ratios of the first amplifier 131 and the second amplifier 132 may be selected as in Equation 2 below.
  • Equation 1 the transfer function of Equation 1 may be modified as in Equation 3.
  • Equation 3 the quantization error component is removed by the operation of the decimator 117.
  • the analog-to-digital converter 100 outputs a digital signal corresponding to the signal obtained by ⁇ -amplifying the input signal.
  • FIG. 7 is a graph showing the operation of the analog-to-digital converter according to an embodiment of the present invention.
  • the graph of FIG. 7 shows the waveform of the signal output from the decimator 117 when the amplification ratio ⁇ is set to 1 or 2 when a sine waveform of 0.01 V and 1 KHz is input.
  • the output signal has a difference of twice the amplitude according to the amplification ratio.
  • Equation 3 Even if one of ⁇ and ⁇ is 0, there is no problem in satisfying Equation 3.
  • FIG. 8 illustrates an analog-to-digital converter 100-1 according to an embodiment of the present invention when ⁇ is zero.
  • the third calculating unit 115 of FIG. 4 is omitted.
  • bit stream output from the digital converter 114 is input to the digital analog converter 116 and the decimator 117.
  • the second analog-to-digital converter 120 Since the second analog-to-digital converter 120 is omitted in FIG. 8, the amount of calculation to be performed in the first analog-to-digital converter 110 may increase.
  • analog-to-digital converter 100-1 of FIG. 8 may increase power consumption as compared to the analog-to-digital converter 100 of FIG. 4.
  • FIG. 9 illustrates an analog-to-digital converter 100-2 according to an embodiment of the present invention when ⁇ is zero.
  • ⁇ 0 corresponds to the case where the second amplifying unit 132 and the second calculating unit 113 connected to the second amplifying unit 132 are omitted in FIG. 4.
  • the digital converter 114 outputs a digital signal according to the loop filter 112.
  • the amount of calculation to be performed in the first analog-to-digital converter 110 may increase.
  • power consumption of the analog-to-digital converter 100-2 of FIG. 9 may increase as compared to the analog-to-digital converter 100 of FIG. 4.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 기술에 의한 아날로그 디지털 변환기는 입력 전압을 기준 전압과 비교하는 제 1 비교기; 제 1 노드의 전압을 공통 전압과 비교하는 제 2 비교기; 제 1 노드에 일단이 연결된 다수의 커패시터를 포함하는 커패시터 어레이; 다수의 커패시터의 타단을 제어하는 다수의 스위치를 포함하는 스위치 어레이; 제 1 비교기와 제 2 비교기의 출력에 따라 스위치 어레이를 제어하는 제어부; 및 샘플링 신호에 따라 입력 전압을 제 1 노드에 제공하는 샘플링 스위치를 포함한다.

Description

아날로그 디지털 변환 장치 및 이를 포함하는 시스템
본 발명은 아날로그 디지털 변환 장치 및 이를 포함하는 시스템에 관한 것으로 보다 구체적으로는 입력 신호의 이득을 제어할 수 있는 아날로그 디지털 변환 장치 및 이를 포함하는 시스템에 관한 것이다.
도 1은 종래의 아날로그 디지털 변환 장치와 이를 포함하는 시스템을 나타내는 블록도이다.
아날로그 디지털 변환 장치(10)는 아날로그 신호를 디지털 신호로 변환하는 장치로서 널리 사용된다.
종래의 아날로그 디지털 변환 장치는 내부에 이득을 조절하는 기능이 없으며 외부에서 아날로그 디지털 변환기의 입력 범위에 따라 신호의 크기를 조절하여 입력한다.
가변 이득 증폭기(20, PGA: Programmable Gain Amplifier)는 아날로그 신호의 이득을 증폭하는 장치로서 센서 등으로부터 인가되는 미세한 신호를 증폭하여 아날로그 디지털 변환 장치(10)에 제공하기 위하여 사용된다.
일반적으로 신호가 미세할수록 이득이 높은 증폭기가 필요한데 이러한 증폭기는 설계가 어렵고 전력 소모량도 증가한다.
또한 종래에는 아날로그 디지털 변환 장치(10)와 가변 이득 증폭기(20)가 별개의 장치로 시스템에 포함되므로 시스템 전체의 면적을 증가시킬 수 있다.
본 발명은 입력 신호의 이득을 증폭할 수 있는 아날로그 디지털 변환 장치를 제공한다.
본 발명은 신호의 왜곡을 방지하면서 이득을 조정할 수 있는 아날로그 디지털 변환 장치를 제공한다.
본 발명은 증폭기와 이득을 조절할 수 있는 아날로그 디지털 변환 장치를 모두 포함하는 시스템을 제공하되, 이득의 조정 폭에 따라 증폭기를 선택적으로 동작시키는 시스템을 제공한다.
본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치는 입력 신호를 증폭하여 출력하는 제 1 증폭부; 입력 신호를 증폭하여 출력하는 제 2 증폭부; 및 제 1 증폭부 및 제 2 증폭부의 출력에 따라 입력 신호를 증폭한 신호에 대응하는 디지털 신호를 출력하는 제 1 아날로그 디지털 변환기를 포함한다.
본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치는 입력 신호를 증폭하여 출력하는 제 1 증폭부; 입력 신호를 증폭하여 출력하는 제 3 증폭부; 제 3 증폭부의 출력을 디지털 값으로 변환하는 제 2 아날로그 디지털 변환기; 제 1 증폭부 및 상기 제 2 아날로그 디지털 변환기의 출력에 따라 상기 입력 신호를 증폭한 신호에 대응하는 디지털 신호를 출력하는 제 1 아날로그 디지털 변환기를 포함한다.
본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치는 입력 신호를 증폭하여 출력하는 제 1 증폭부; 입력 신호를 증폭하여 출력하는 제 2 증폭부; 입력 신호를 증폭하여 출력하는 제 3 증폭부; 및 제 3 증폭부의 출력을 디지털 값으로 변환하는 제 2 아날로그 디지털 변환기; 제 1 증폭부의 출력, 제 2 증폭부의 출력 및 상기 제 2 아날로그 디지털 변환기의 출력에 따라 상기 입력 신호를 증폭한 신호에 대응하는 디지털 신호를 출력하는 제 1 아날로그 디지털 변환기를 포함한다.
본 발명의 일 실시예에 의한 시스템은 제어 신호에 따라 입력 신호를 증폭하여 출력하거나 입력 신호를 바이패스하여 출력하는 증폭기; 및 증폭기의 출력을 디지털 신호로 변환하는 아날로그 디지털 변환 장치를 포함하되, 아날로그 디지털 변환 장치는 증폭기의 출력을 증폭한 신호에 대응하는 상기 디지털 신호를 출력한다.
본 기술에 의한 아날로그 디지털 변환 장치는 입력 신호의 이득 조절 기능을 내장하여 자체적으로 이득을 조절할 수 있다.
본 기술에 의한 아날로그 디지털 변환 장치는 신호의 이득을 조절하면서 고주파 신호의 왜곡을 방지할 수 있다.
본 기술에 의한 장치는 가변 이득 증폭기와 이득을 조절할 수 있는 아날로그 디지털 변환 장치를 모두 포함하되, 신호의 크기에 따라 증폭기를 선택적으로 동작시켜 소비 전력을 줄일 수 있다.
도 1은 종래의 아날로그 디지털 변환 장치를 포함하는 시스템의 블록도.
도 2는 본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치의 블록도.
도 3은 본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치를 포함하는 시스템의 블록도.
도 4는 본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치의 블록도.
도 5는 도 4의 제 3 연산부의 동작을 설명하는 파형도.
도 6은 도 4의 아날로그 디지털 변환기의 선형 모델.
도 7은 본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치의 동작을 나타낸 그래프.
도 8은 본 발명의 다른 실시예에 의한 아날로그 디지털 변환 장치의 회로도.
도 9는 본 발명의 또 다른 실시예에 의한 아날로그 디지털 변환 장치의 회로도.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 개시한다.
도 2는 본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치(100)의 블록도이다.
본 실시예에서 아날로그 디지털 변환 장치(100)는 제 1 아날로그 디지털 변환기(110)와 제 2 아날로그 디지털 변환기(120)를 포함한다.
제 2 아날로그 디지털 변환기(120)는 증폭된 입력 신호를 중간 디지털 신호로 변환하고 제 1 아날로그 디지털 변환기(110)는 증폭된 입력 신호와 제 1 아날로그 디지털 변환기(120)에서 출력되는 중간 디지털 신호를 이용하여 최종 디지털 신호를 출력한다.
본 실시예에서 제 2 아날로그 디지털 변환기(120)는 선택적으로 제거될 수 있다. 이 경우 제 1 아날로그 디지털 변환기(110)는 증폭된 입력 신호를 이용하여 최종 디지털 신호를 출력한다.
본 실시예에 의한 아날로그 디지털 변환 장치(100)는 가변 이득 증폭 기능을 수행한다.
아날로그 디지털 변환 장치(100)의 구체적인 구성에 대해서는 도 4를 참조하여 아래에서 보다 구체적으로 설명한다.
도 3은 본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치를 포함하는 장치의 블록도이다.
본 발명의 일 실시예에 의한 장치(1000)는 이득 조절 기능을 포함하는 아날로그 디지털 변환 장치(100)와 가변 이득 증폭기(200)를 포함한다.
가변 이득 증폭기(200)는 제어 신호(CON)에 따라 선택적으로 동작한다.
예를 들어 제어 신호(CON)가 비활성화되는 경우 입력 신호를 바이패스하여 아날로그 디지털 변환 장치(100)의 입력으로 제공하고, 활성화되는 경우 입력 신호를 증폭하여 아날로그 디지털 변환 장치(100)에 제공한다.
아날로그 디지털 변환 장치(100)의 기본적인 구성과 기능은 도 3에서 설명한 것과 실질적으로 동일하며 이하에서 도 4를 참조하여 구체적으로 설명한다.
입력 신호가 매우 작은 경우 아날로그 디지털 변환 장치(100)와 가변 이득 증폭기(200)가 분담하여 입력 신호를 증폭할 수 있다.
전술한 바와 같이 종래에는 증폭기에서만 증폭을 수행하므로 증폭기의 증폭비 증가로 인해 설계가 어려워지나 본 발명에서는 아날로그 디지털 변환 장치(100)에서 증폭을 분담하므로 상대적으로 증폭기(200)의 증폭비를 줄일 수 있다.
이에 따라 본 발명은 증폭기(200)의 설계 부담이 상대적으로 완화될 수 있다.
도 4는 본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치(100)의 상세 블록도이다.
본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치(100)는 제 1 아날로그 디지털 변환기(120), 제 2 아날로그 디지털 변환기(110), 증폭부(130)를 포함한다.
본 실시예에서 증폭부(130)는 제 1 증폭부(131), 제 2 증폭부(132), 제 3 증폭부(133)를 포함하며 각각의 증폭비는 α, β, γ이다.
제 1 증폭부(131) 내지 제 3 증폭부(133)는 각각 입력 신호를 증폭하여 출력한다.
증폭비는 임의의 값을 가질 수 있으나 증폭비 사이에는 후술하는 바와 같이 일정한 관계가 성립될 수 있다.
제 1 내지 제 3 증폭부 중에서 증폭비가 1인 증폭부는 입력 신호를 그대로 출력하는 구성이므로 단순한 라인으로 대체될 수 있다.
제 2 아날로그 디지털 변환기(120)는 제 3 증폭부(133)의 출력 신호를 N 비트의 디지털 신호로 변환한다.
이때 제 2 아날로그 디지털 변환기(120)는 N 비트 중 상위 비트들을 결정할 수 있다.
본 실시예에서 제 2 아날로그 디지털 변환기(120)는 종래에 알려진 다양한 방식의 아날로그 디지털 변환기를 사용할 수 있다.
본 실시예에서 제 1 아날로그 디지털 변환기(110)는 델타-시그마 변조 방식의 아날로그 디지털 변환기이다.
제 1 아날로그 디지털 변환기(110)는 제 1 연산부(111), 루프 필터(112), 제 2 연산부(113), 디지털 변환부(114), 제 3 연산부(115), 디지털 아날로그 변환기(116) 및 데시메이터(117)를 포함한다.
제 1 연산부(111)는 제 1 증폭부(131)의 출력에서 디지털 아날로그 변환기(116)의 출력을 뺀 신호를 출력한다.
루프 필터(112)는 제 1 연산부(111)의 출력을 필터링한다.
루프 필터(112)는 델타 시그마 변조에서 수행되는 노이즈 쉐이핑 기능을 수행하며 이에 따라 노이즈 성분은 신호 대역의 외곽으로 이동한다.
제 2 연산부(113)는 루프 필터(112)의 출력과 제 2 증폭부(132)의 출력을 더하여 출력한다.
디지털 변환부(114)는 제 2 연산부(113)의 출력을 디지털 신호로 변환한다.
본 실시예에서 디지털 변환부(114)는 제 2 연산부(113)의 출력을 일정한 기준 전압과 비교하여 비교 결과를 1 또는 0으로 출력하는 비교기일 수 있다.
다른 실시예에서 디지털 변환부(114)는 종래에 알려진 아날로그 디지털 변환기로 구현될 수도 있으며 이 경우 디지털 변환부(114)는 멀티 비트 디지털 신호를 출력할 수 있다.
제 3 연산부(115)는 제 1 아날로그 디지털 변환기(120)의 출력과 디지털 변환부(114)에서 출력되는 디지털 비트 스트림을 합성하여 N 비트의 디지털 신호를 출력한다.
도 5는 제 3 연산부(115)의 동작을 설명하는 파형도이다.
도 5의 실시예에서 (A)는 제 2 아날로그 디지털 변환기(120)에서 출력되는 신호의 파형을 나타낸다.
제 2 아날로그 디지털 변환기(120)는 3비트 신호를 출력한다.
(B)는 디지털 변환부(114)에서 출력되는 비트 스트림을 나타낸다. 디지털 변환부(114)는 0 또는 1의 신호를 출력한다.
(C)는 제 3 연산부(115)에서 출력되는 디지털 신호를 나타낸다.
본 실시예에서 제 3 연산부(115)는 디지털 변환부(114)에서 출력된 비트 값이 1인 경우 제 2 아날로그 디지털 변환기(120)에서 출력된 값의 최하위 비트에 1을 더하고, 디지털 변환부(114)에서 출력된 비트 값이 0인 경우 제 2 아날로그 디지털 변환기(120)에서 출력된 값의 최하위 비트에서 1을 뺀다.
연산 결과가 최대값 이상인 경우 제 3 연산부(115)는 최대값을 출력하고, 연산 결과가 최소값 이하인 경우 제 3 연산부(115)는 최소값을 출력한다.
예를 들어 제 2 아날로그 디지털 변환기(120)에서 출력된 신호가 "000"인 경우 디지털 변환부(114)의 출력에 따라 제 3 연산부(115)의 출력은 "000" 또는 "001"이 된다.
예를 들어 제 2 아날로그 디지털 변환기(120)에서 출력된 신호가 "010"인 경우 디지털 변환부(114)의 출력에 따라 제 3 연산부(115)의 출력은 "011" 또는 "001"이 된다.
예를 들어 제 2 아날로그 디지털 변환기(120)에서 출력된 신호가 "100"인 경우 디지털 변환부(114)의 출력에 따라 제 3 연산부(115)의 출력은 "101" 또는 "011"이 된다.
디지털 아날로그 변환기(116)는 제 3 연산부(115)에서 출력된 디지털 신호를 아날로그 신호로 변환하여 제 1 연산부(111)에 제공한다.
데시메이터(117)는 제 3 연산부(115)에서 출력되는 디지털 신호에서 신호 밴드 외곽에 위치하는 노이즈 성분을 제거하고 입력 신호에 대응하는 최종적인 디지털 신호를 출력한다.
본 실시예에서는 제 1 증폭부(131) 내지 제 3 증폭부(133)의 증폭비를 조절하여 아날로그 디지털 변환 장치(100)의 증폭비를 조절할 수 있다.
제 1 증폭부(131) 내지 제 3 증폭부(133)를 실제 회로로 구현하는 경우 저항, 캐패시터 등의 수동 소자의 크기를 변경함으로써 증폭비를 변경할 수 있다.
도 6은 도 4의 아날로그 디지털 변환 장치의 선형 모델이다.
도 4의 제 1 아날로그 디지털 변환기(120)는 입력된 신호에 양자화 에러에 대응하는 제 1 에러 신호(E1)를 더하여 출력하는 덧셈기로 대체된다.
도 4의 디지털 변환부(114)는 입력된 신호에 양자화 에러에 대응하는 제 2 에러 신호(E2)를 더하여 출력하는 덧셈기로 대체된다.
도 4의 제 3 연산부(115), 디지털 아날로그 변환기(116)는 제 1 아날로그 디지털 변환기(120)와 디지털 변환부(114)의 출력을 더하여 출력하는 덧셈기로 대체된다.
도 5의 선형 모델에서 다음 수학식 1과 같은 전달 함수가 얻어진다.
Figure PCTKR2018004384-appb-M000001
도 4에서 루프 필터(112)는 적분기로 구현될 수 있는데 이에 따라 수학식 1에서 루프 필터의 전달 함수(H(s))는 저주파 영역에서는 큰 값을 가지고 고주파 영역에서는 작은 값을 가진다.
이에 따라 본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치(100)는 저주파 영역에서는 입력 신호를 α배 증폭하고, 고주파 영역에서는 입력 신호를 γ+β배 증폭하는 것으로 근사될 수 있다.
이는 아날로그 디지털 변환 장치(100)의 증폭비가 주파수에 따라 가변하며 고주파 영역에서 왜곡이 발생하는 것으로 이해할 수 있다.
이에 따라 제 1 증폭부(131)와 제 2 증폭부(132)의 증폭비를 다음 수학식 2와 같이 선택할 수 있다.
이 경우 수학식 1의 전달 함수는 수학식 3과 같이 수정될 수 있다.
Figure PCTKR2018004384-appb-M000002
Figure PCTKR2018004384-appb-M000003
수학식 3에서 양자화 에러 성분은 데시메이터(117)의 동작에 의해 제거되어 결과적으로 아날로그 디지털 변환 장치(100)는 입력 신호를 α배 증폭한 신호에 대응하는 디지털 신호를 출력하게 된다.
도 7은 본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치의 동작을 나타낸 그래프이다.
도 7의 그래프는 0.01V, 1 KHz의 사인 파형이 입력되는 경우 증폭비(α)를 1 또는 2로 설정한 경우 데시메이터(117)에서 출력된 신호의 파형을 나타낸 것이다.
도시된 바와 같이 출력 신호는 증폭비에 따라 진폭에 2배의 차이를 가진다.
수학식 1, 2에서 β와 γ 둘 중 하나는 0이어도 수학식 3을 만족하는데 문제가 없다.
도 8은 γ가 0인 경우 본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치(100-1)를 나타낸다.
γ가 0인 경우는 도 4에서 제 3 증폭부(133)와 제 3 증폭부(133)와 연결된 제 2 아날로그 디지털 변환기(120)가 생략된 경우에 대응한다.
또한 본 실시예에서 도 4의 제 3 연산부(115)는 생략된다.
이에 따라 디지털 변환부(114)에서 출력되는 비트 스트림이 디지털 아날로그 변환기(116)와 데시메이터(117)에 입력된다.
다른 구성요소들의 동작은 도 4에서 설명한 바와 실질적으로 동일하다.
도 8에서 제 2 아날로그 디지털 변환기(120)가 생략됨으로 인하여 제 1 아날로그 디지털 변환기(110)에서 수행할 연산량이 증가할 수 있다.
이에 따라 도 8의 아날로그 디지털 변환 장치(100-1)는 도 4의 아날로그 디지털 변환 장치(100)에 비하여 소비 전력이 증가할 수 있다.
도 9는 β가 0인 경우 본 발명의 일 실시예에 의한 아날로그 디지털 변환 장치(100-2)를 나타낸다.
β가 0인 경우는 도 4에서 제 2 증폭부(132)와 제 2 증폭부(132)와 연결된 제 2 연산부(113)가 생략된 경우에 대응한다.
이에 따라 디지털 변환부(114)는 루프 필터(112)에 따라 디지털 신호를 출력한다.
다른 구성요소들의 동작은 도 4에서 설명한 바와 실질적으로 동일하다.
도 9에서 제 2 증폭부(132)가 포함된 루프가 생략됨으로 인하여 제 1 아날로그 디지털 변환기(110)에서 수행할 연산량이 증가할 수 있다.
이에 따라 도 9의 아날로그 디지털 변환 장치(100-2)는 도 4의 아날로그 디지털 변환 장치(100)에 비하여 소비 전력이 증가할 수 있다.
이상에서 도면을 참조하여 본 발명의 실시예를 개시하였으나 이상의 개시가 본 발명의 권리범위를 한정하는 것은 아니다. 본 발명의 권리범위는 아래의 특허청구범위에 문언적으로 기재된 범위와 그 균등 범위로 정해질 수 있다.

Claims (19)

  1. 입력 신호를 증폭하여 출력하는 제 1 증폭부;
    상기 입력 신호를 증폭하여 출력하는 제 2 증폭부; 및
    상기 제 1 증폭부의 출력 및 상기 제 2 증폭부의 출력을 입력받아 디지털 신호를 출력하는 제 1 아날로그 디지털 변환기
    를 포함하되,
    상기 디지털 신호는 상기 입력 신호를 증폭비에 따라 증폭한 신호에 대응하고, 상기 증폭비는 상기 제 1 증폭부의 제 1 증폭비와 상기 제 2 증폭부의 제 2 증폭비의 조합으로 결정되는 아날로그 디지털 변환 장치.
  2. 청구항 1에 있어서, 상기 제 1 증폭비는 상기 제 2 증폭비와 동일하며 상기 증폭비는 상기 제 1 증폭비와 동일한 아날로그 디지털 변환 장치.
  3. 청구항 1에 있어서,
    상기 입력 신호를 증폭하는 제 3 증폭부; 및
    상기 제 3 증폭부의 출력을 디지털 값으로 변환하는 제 2 아날로그 디지털 변환기
    를 더 포함하되,
    상기 제 1 아날로그 디지털 변환기는 상기 제 1 증폭부의 출력, 상기 제 2 증폭부의 출력 및 상기 제 2 아날로그 디지털 변환기의 출력을 입력받아 상기 디지털 신호를 출력하고, 상기 증폭비는 상기 제 1 증폭비와 상기 제 2 증폭비와 상기 제 3 증폭부의 제 3 증폭비의 조합으로 결정되는 아날로그 디지털 변환 장치.
  4. 청구항 3에 있어서, 상기 제 1 증폭비는 상기 제 2 증폭비와 상기 제 3 증폭비의 합과 동일하며 상기 증폭비는 상기 제 1 증폭비와 동일한 아날로그 디지털 변환 장치.
  5. 청구항 1에 있어서, 상기 제 1 아날로그 디지털 변환기는 델타 시그마 변조 방식의 아날로그 디지털 변환기인 아날로그 디지털 변환 장치.
  6. 청구항 1에 있어서, 상기 제 1 아날로그 디지털 변환기는
    제 1 연산부;
    상기 제 1 연산부의 출력을 필터링하는 루프 필터;
    상기 루프 필터의 출력과 상기 제 2 증폭부의 출력을 연산하는 제 2 연산부;
    상기 제 2 연산부의 출력을 디지털 값으로 변환하는 디지털 변환부;
    상기 디지털 변환부의 출력을 아날로그 값으로 변환하는 디지털 아날로그 변환기; 및
    상기 디지털 변환부의 출력에서 상기 디지털 신호를 생성하는 데시메이터
    를 포함하되, 상기 제 1 연산부는
    상기 제 1 증폭부의 출력과 상기 디지털 아날로그 변환기의 출력을 연산하는 아날로그 디지털 변환 장치.
  7. 청구항 3에 있어서, 상기 제 1 아날로그 디지털 변환기는
    제 1 연산부;
    상기 제 1 연산부의 출력을 필터링하는 루프 필터;
    상기 루프 필터의 출력과 상기 제 2 증폭부의 출력을 연산하는 제 2 연산부;
    상기 제 2 연산부의 출력을 디지털 값으로 변환하는 디지털 변환부;
    상기 제 3 증폭부의 출력과 상기 디지털 변환부의 출력을 연산하여 디지털 값으로 변환하는 제 3 연산부;
    상기 제 3 연산부의 출력을 아날로그 값으로 변환하는 디지털 아날로그 변환기; 및
    상기 제 3 연산부의 출력에서 상기 디지털 신호를 생성하는 데시메이터
    를 포함하되, 상기 제 1 연산부는
    상기 제 1 증폭부의 출력과 상기 디지털 아날로그 변환기의 출력을 연산하는 아날로그 디지털 변환 장치.
  8. 입력 신호를 증폭하여 출력하는 제 1 증폭부;
    상기 입력 신호를 증폭하여 출력하는 제 3 증폭부;
    상기 제 3 증폭부의 출력을 디지털 값으로 변환하는 제 2 아날로그 디지털 변환기; 및
    상기 제 1 증폭부의 출력 및 상기 제 2 아날로그 디지털 변환기의 출력을 입력받아 디지털 신호를 출력하는 제 1 아날로그 디지털 변환기
    를 포함하되,
    상기 디지털 신호는 상기 입력 신호를 증폭비에 따라 증폭한 신호에 대응하고, 상기 증폭비는 상기 제 1 증폭부의 제 1 증폭비와 상기 제 3 증폭부의 제 3 증폭비의 조합으로 결정되는 아날로그 디지털 변환 장치.
  9. 청구항 8에 있어서, 상기 제 1 증폭비는 상기 제 3 증폭비와 동일하며 상기 증폭비는 상기 제 1 증폭비와 동일한 아날로그 디지털 변환 장치.
  10. 청구항 8에 있어서, 상기 제 1 아날로그 디지털 변환기는
    제 1 연산부;
    상기 제 1 연산부의 출력을 필터링하는 루프 필터;
    상기 루프 필터의 출력을 디지털 값으로 변환하는 디지털 변환부;
    상기 제 3 증폭부의 출력과 상기 디지털 변환부의 출력을 연산하여 디지털 값으로 변환하는 제 3 연산부;
    상기 제 3 연산부의 출력을 아날로그 값으로 변환하는 디지털 아날로그 변환기; 및
    상기 제 3 연산부의 출력에서 상기 디지털 신호를 생성하는 데시메이터
    를 포함하되, 상기 제 1 연산부는
    상기 제 1 증폭부의 출력과 상기 디지털 아날로그 변환기의 출력을 연산하는 아날로그 디지털 변환 장치.
  11. 제어 신호에 따라 입력 신호를 증폭하여 출력하거나 상기 입력 신호를 바이패스하여 출력하는 증폭기; 및
    상기 증폭기의 출력을 입력받아 디지털 신호를 출력하는 아날로그 디지털 변환 장치를 포함하되,
    상기 아날로그 디지털 변환 장치는
    상기 증폭기의 출력을 증폭하여 출력하는 제 1 증폭부;
    상기 증폭기의 출력을 증폭하여 출력하는 제 2 증폭부; 및
    상기 제 1 증폭부의 출력 및 상기 제 2 증폭부의 출력을 입력받아 상기 디지털 신호를 출력하는 제 1 아날로그 디지털 변환기
    를 포함하고,
    상기 디지털 신호는 상기 증폭기의 출력을 증폭비에 따라 증폭한 신호에 대응하고, 상기 증폭비는 상기 제 1 증폭부의 제 1 증폭비와 상기 제 2 증폭부의 제 2 증폭비의 조합으로 결정되는 시스템.
  12. 청구항 11에 있어서, 상기 제 1 증폭비는 상기 제 2 증폭비와 동일하며 상기 증폭비는 상기 제 1 증폭비와 동일한 시스템.
  13. 청구항 11에 있어서,
    상기 증폭기의 출력을 증폭하는 제 3 증폭부; 및
    상기 제 3 증폭부의 출력을 디지털 값으로 변환하는 제 2 아날로그 디지털 변환기
    를 더 포함하되,
    상기 제 1 아날로그 디지털 변환기는 상기 제 1 증폭부의 출력, 상기 제 2 증폭부의 출력 및 상기 제 2 아날로그 디지털 변환기의 출력을 입력받아 상기 디지털 신호를 출력하고, 상기 증폭비는 상기 제 1 증폭비와 상기 제 2 증폭비와 상기 제 3 증폭부의 제 3 증폭비의 조합으로 결정되는 시스템.
  14. 청구항 13에 있어서, 상기 제 1 증폭비는 상기 제 2 증폭비와 상기 제 3 증폭비의 합과 동일하며 상기 증폭비는 상기 제 1 증폭비와 동일한 시스템.
  15. 청구항 11에 있어서, 상기 제 1 아날로그 디지털 변환기는
    제 1 연산부;
    상기 제 1 연산부의 출력을 필터링하는 루프 필터;
    상기 루프 필터의 출력과 상기 제 2 증폭부의 출력을 연산하는 제 2 연산부;
    상기 제 2 연산부의 출력을 디지털 값으로 변환하는 디지털 변환부;
    상기 디지털 변환부의 출력을 아날로그 값으로 변환하는 디지털 아날로그 변환기; 및
    상기 디지털 변환부의 출력에서 상기 디지털 신호를 생성하는 데시메이터
    를 포함하되, 상기 제 1 연산부는
    상기 제 1 증폭부의 출력과 상기 디지털 아날로그 변환기의 출력을 연산하는 시스템.
  16. 청구항 13에 있어서, 상기 제 1 아날로그 디지털 변환기는
    제 1 연산부;
    상기 제 1 연산부의 출력을 필터링하는 루프 필터;
    상기 루프 필터의 출력과 상기 제 2 증폭부의 출력을 연산하는 제 2 연산부;
    상기 제 2 연산부의 출력을 디지털 값으로 변환하는 디지털 변환부;
    상기 제 3 증폭부의 출력과 상기 디지털 변환부의 출력을 연산하여 디지털 값으로 변환하는 제 3 연산부;
    상기 제 3 연산부의 출력을 아날로그 값으로 변환하는 디지털 아날로그 변환기; 및
    상기 제 3 연산부의 출력에서 상기 디지털 신호를 생성하는 데시메이터
    를 포함하되, 상기 제 1 연산부는
    상기 제 1 증폭부의 출력과 상기 디지털 아날로그 변환기의 출력을 연산하는 시스템.
  17. 제어 신호에 따라 입력 신호를 증폭하여 출력하거나 상기 입력 신호를 바이패스하여 출력하는 증폭기; 및
    상기 증폭기의 출력을 입력받아 디지털 신호를 출력하는 아날로그 디지털 변환 장치를 포함하되,
    상기 아날로그 디지털 변환 장치는
    상기 증폭기의 출력을 증폭하여 출력하는 제 1 증폭부;
    상기 증폭기의 출력을 증폭하여 출력하는 제 3 증폭부; 및
    상기 제 3 증폭부의 출력을 디지털 값으로 변환하는 제 2 아날로그 디지털 변환기; 및
    상기 제 1 증폭부의 출력 및 상기 제 2 아날로그 디지털 변환기의 출력을 입력받아 상기 디지털 신호를 출력하는 제 1 아날로그 디지털 변환기
    를 포함하고,
    상기 디지털 신호는 상기 증폭기의 출력을 증폭비에 따라 증폭한 신호에 대응하고, 상기 증폭비는 상기 제 1 증폭부의 제 1 증폭비와 상기 제 3 증폭부의 제 3 증폭비의 조합으로 결정되는 시스템.
  18. 청구항 17에 있어서, 상기 제 1 증폭비는 상기 제 3 증폭비와 동일하며 상기 증폭비는 상기 제 1 증폭비와 동일한 시스템.
  19. 청구항 17에 있어서, 상기 제 1 아날로그 디지털 변환기는
    제 1 연산부;
    상기 제 1 연산부의 출력을 필터링하는 루프 필터;
    상기 루프 필터의 출력을 디지털 값으로 변환하는 디지털 변환부;
    상기 제 3 증폭부의 출력과 상기 디지털 변환부의 출력을 연산하여 디지털 값으로 변환하는 제 3 연산부;
    상기 제 3 연산부의 출력을 아날로그 값으로 변환하는 디지털 아날로그 변환기; 및
    상기 제 3 연산부의 출력에서 상기 디지털 신호를 생성하는 데시메이터
    를 포함하되, 상기 제 1 연산부는
    상기 제 1 증폭부의 출력과 상기 디지털 아날로그 변환기의 출력을 연산하는 시스템.
PCT/KR2018/004384 2017-04-25 2018-04-16 아날로그 디지털 변환 장치 및 이를 포함하는 시스템 Ceased WO2018199525A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170052887A KR101812924B1 (ko) 2017-04-25 2017-04-25 아날로그 디지털 변환 장치 및 이를 포함하는 시스템
KR10-2017-0052887 2017-04-25

Publications (1)

Publication Number Publication Date
WO2018199525A1 true WO2018199525A1 (ko) 2018-11-01

Family

ID=60938734

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/004384 Ceased WO2018199525A1 (ko) 2017-04-25 2018-04-16 아날로그 디지털 변환 장치 및 이를 포함하는 시스템

Country Status (2)

Country Link
KR (1) KR101812924B1 (ko)
WO (1) WO2018199525A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040036027A (ko) * 2002-10-23 2004-04-30 주식회사 비에스이 일렉트렛 콘덴서 마이크로폰
US20050110669A1 (en) * 2003-11-26 2005-05-26 Texas Instruments Incorporated High Speed Gain Amplifier and Method in ADCs
US20070257999A1 (en) * 2006-05-08 2007-11-08 Novatek Microelectronics Corp. Variable-gain amplifier circuit and method of changing gain amplifier path
KR20120063468A (ko) * 2009-07-09 2012-06-15 스텔라마르 엘엘씨 델타?시그마?델타 변조기
KR101200942B1 (ko) * 2011-10-10 2012-11-13 동국대학교 산학협력단 아날로그-디지털 변환 장치 및 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011130341A (ja) 2009-12-21 2011-06-30 Oki Semiconductor Co Ltd 信号処理装置及び信号処理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040036027A (ko) * 2002-10-23 2004-04-30 주식회사 비에스이 일렉트렛 콘덴서 마이크로폰
US20050110669A1 (en) * 2003-11-26 2005-05-26 Texas Instruments Incorporated High Speed Gain Amplifier and Method in ADCs
US20070257999A1 (en) * 2006-05-08 2007-11-08 Novatek Microelectronics Corp. Variable-gain amplifier circuit and method of changing gain amplifier path
KR20120063468A (ko) * 2009-07-09 2012-06-15 스텔라마르 엘엘씨 델타?시그마?델타 변조기
KR101200942B1 (ko) * 2011-10-10 2012-11-13 동국대학교 산학협력단 아날로그-디지털 변환 장치 및 방법

Also Published As

Publication number Publication date
KR101812924B1 (ko) 2017-12-27

Similar Documents

Publication Publication Date Title
WO2013089446A1 (en) Amplifier and filter having variable gain and cutoff frequency controlled logarithmically according to digital code
US6985098B2 (en) Analog front end circuit and method of compensating for DC offset in the analog front end circuit
WO2010008226A2 (en) Switching power amplifier and method of controlling the same
WO2011031003A2 (ko) 스위치드 커패시터 회로
US10461769B2 (en) ΔΣ modulator
WO2017195911A1 (ko) 2차 노이즈 쉐이핑 기법을 적용한 sar adc
WO2018159948A1 (ko) 주파수 특성을 보정하는 아날로그 디지털 변환기 및 이를 포함하는 반도체 장치
WO2015081828A1 (zh) 传感器控制电路和电子装置
JP2001237706A (ja) Δς型ａｄ変換器
WO2018199525A1 (ko) 아날로그 디지털 변환 장치 및 이를 포함하는 시스템
US5744985A (en) Differential sample-hold circuit
JPH02250564A (ja) クランプ装置と自動利得制御装置
US20070171109A1 (en) Continuous-time delta-sigma analog digital converter
EP1105971B1 (en) Floating-point analog-to-digital converter
WO2018216907A1 (ko) 아날로그 디지털 변환 장치
WO2012177059A2 (en) Analog/digital modulation apparatus and method for controlling the same
Singh et al. A 14 bit dual channel incremental continuous-time delta sigma modulator for multiplexed data acquisition
WO2019083267A2 (ko) 센서의 신호를 읽어 출력하는 반도체 장치
WO2018199526A1 (ko) 아날로그 디지털 변환 장치
WO2015066879A1 (zh) Sigma-delta调制器
JPS59104826A (ja) Ａ／ｄ変換装置
JP4121969B2 (ja) アナログデジタル変換器
WO2018128370A2 (ko) 광-디지털 변환기
JPS59181719A (ja) オフセツト補償回路
WO2018139807A1 (ko) 전류 버퍼의 출력 전류를 디지털 코드로 변환하는 장치 및 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18791813

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18791813

Country of ref document: EP

Kind code of ref document: A1