WO2018179377A1 - フレキシブル基板の製造方法 - Google Patents

フレキシブル基板の製造方法 Download PDF

Info

Publication number
WO2018179377A1
WO2018179377A1 PCT/JP2017/013720 JP2017013720W WO2018179377A1 WO 2018179377 A1 WO2018179377 A1 WO 2018179377A1 JP 2017013720 W JP2017013720 W JP 2017013720W WO 2018179377 A1 WO2018179377 A1 WO 2018179377A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
silicon layer
flexible substrate
amorphous silicon
forming
Prior art date
Application number
PCT/JP2017/013720
Other languages
English (en)
French (fr)
Inventor
竜弥 岡田
野口　隆
勘治 野田
Original Assignee
国立大学法人 琉球大学
ギガフォトン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人 琉球大学, ギガフォトン株式会社 filed Critical 国立大学法人 琉球大学
Priority to PCT/JP2017/013720 priority Critical patent/WO2018179377A1/ja
Priority to JP2019508140A priority patent/JP6718638B2/ja
Publication of WO2018179377A1 publication Critical patent/WO2018179377A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Definitions

  • the present invention relates to a method for manufacturing a flexible substrate.
  • a thin film field effect transistor is used in a liquid crystal display (LCD).
  • a thin film field effect transistor is formed using a silicon layer formed on a substrate.
  • a flexible structure is also required for a liquid crystal display, not only glass but also flexible resin (plastic) is attracting attention as a base material (Japanese Patent Laid-Open No. 2013-164603). Publication).
  • an object of the present invention is to provide a method for manufacturing a heat-resistant flexible substrate that can be easily used for forming a transistor.
  • Forming a metal layer on the resin substrate by sputtering Forming a buffer layer including a ZnS-SiO2 film, a SiOx film, or a SiNx film on the metal layer by a sputtering method; Forming an amorphous silicon layer on the buffer layer by a sputtering method; Applying a laser annealing treatment to the amorphous silicon layer in a range where the surface temperature of the amorphous silicon layer is 1600K or more and does not exceed 2000K; Have In the laser annealing treatment, an excimer laser is irradiated onto the amorphous silicon layer formed on the flexible substrate at a wavelength of 190 to 400 nm, a pulse width of 15 to 50 ns, and a frequency of 500 to 6 kHz. .
  • the flexible board includes a metal layer and a heat-resistant buffer layer.
  • FIG. 7 is a diagram showing each step of the manufacturing process for the semiconductor device, following FIG. 6;
  • FIG. 8 is a diagram showing each step of the manufacturing process for the semiconductor device, following FIG.
  • FIG. 9 is a diagram showing each step of the manufacturing process for the semiconductor device, following FIG. 8; It is explanatory drawing explaining the work function of titanium and the electron affinity of silicon. It is an expected figure of the energy band at the time of contact of titanium and silicon. It is a schematic sectional drawing which shows schematic structure of the heat resistant flexible substrate which concerns on 2nd Embodiment. It is a figure which shows the surface temperature of the silicon layer at the time of excimer laser irradiation. It is a figure which shows the surface temperature of the base material at the time of excimer laser irradiation.
  • FIG. 1 is a schematic cross-sectional view showing a schematic configuration of a heat-resistant flexible substrate according to the first embodiment.
  • the flexible substrate 10 includes a base material 20, a metal layer 30, a buffer layer 40, an insulating layer 50, and a silicon layer 60 that are laminated in this order.
  • the substrate 20 is made of a flexible resin such as polyimide (PI), polycarbonate (PC), polyethylene naphthalate (PEN), polyethersulfone (PES), cycloolefin polymer (COP). These resins have a melting point (glass transition point) or thermal decomposition temperature of about 200 to 600 ° C. (these are collectively referred to as heat resistant temperature).
  • the material of the base material 20 it is not limited to these. Various materials can be used as the substrate 20 as long as they are made of a material having heat resistance of about 100 to 500 ° C. Further, the substrate 20 may be glass instead of a flexible resin as long as the heat resistance is satisfied.
  • the metal layer 30 is laminated on the base material 20.
  • the metal layer 30 is formed of a metal such as titanium (Ti), aluminum (Al), chromium (Cr), nickel (Ni), molybdenum (Mo), or an alloy thereof.
  • the metal layer 30 will be described as the titanium layer 30.
  • the metal layer is not limited to the metal shown as the embodiment, and any metal may be used as long as it has a characteristic of heat insulation or heat release (heat dispersion, heat dissipation).
  • the buffer layer 40 is stacked on the titanium layer 30.
  • the buffer layer 40 is formed including, for example, a ZnS—SiO 2 film, a SiO x film, or a SiN x film. Since the ZnS—SiO 2 film, the SiO x film, or the SiN x film has low thermal conductivity, the buffer layer formed by these becomes a heat resistant buffer layer.
  • the insulating layer 50 is stacked on the buffer layer 40.
  • the insulating layer 50 is made of, for example, a silicon oxide film (SiOx (mainly SiO2)) or a silicon nitride film (SiNx).
  • the insulating layer 50 is formed in order to improve the insulation with respect to the buffer layer 40 and the titanium layer 30.
  • the insulating layer 50 can be omitted.
  • the silicon layer 60 is stacked on the insulating layer 50.
  • the silicon layer 60 is formed of intrinsic silicon (i-Si) polysilicon.
  • the polysilicon of the silicon layer 60 is formed by crystallizing amorphous silicon laminated on the insulating layer 50 by laser annealing.
  • the flexible substrate 10 including the above configuration becomes a semiconductor device such as a TFT by forming the silicon layer 60 (semiconductor layer).
  • FIG. 2 is a schematic cross-sectional view illustrating an example of a semiconductor device.
  • a semiconductor device 70 shown in FIG. 2 is formed on the flexible substrate 10.
  • the semiconductor device 70 is formed using the silicon layer 60 on the flexible substrate 10.
  • a source electrode 74 and a drain electrode 75 are formed on the silicon layer 60.
  • a gate electrode 72 is formed between the source electrode 74 and the drain electrode 75 via an insulating layer 80.
  • a source wiring 78 and a drain wiring 79 are formed on the source electrode 74 and the drain electrode 75, respectively.
  • the gate electrode 72, the source electrode 74, and the drain electrode 75 are made of metal or an alloy (such as silicide).
  • the gate electrode 72, the source electrode 74, and the drain electrode 75 may be formed of the same material or different materials.
  • each electrode can be formed only by a low-temperature process such as sputtering or physical vapor deposition (PVD).
  • the gate electrode 72, the source wiring 78, and the drain wiring 79 can be formed of the same material.
  • the insulating layer 80 is a gate insulating layer below the gate electrode 72 and the other part is an interlayer insulating layer, both of which can be formed by the sputtering method in the same process (a semiconductor device manufacturing process will be described later).
  • FIG. 3 is a flowchart showing the flow of the manufacturing process of the flexible substrate.
  • the base material 20 is prepared (step S101).
  • a titanium layer 30 is deposited on the substrate 20 by a sputtering method (step S102).
  • the buffer layer 40 is deposited on the titanium layer 30 by sputtering (step S103), and the insulating layer 50 is deposited on the buffer layer 40 (step S104).
  • an amorphous silicon layer is deposited on the insulating layer 50 by Xe sputtering (step S105).
  • an excimer laser for example, ArF, KrF, XeF, XeCl
  • a wavelength of 190 to 400 nm for example, a wavelength of 190 to 400 nm, a pulse width of 15 to 50 ns, a frequency of 500 to 6 kHz (preferably 1 kHz), and a fluence (per unit area).
  • the amount of energy is 50 mJ / cm 2 to 200 mJ / cm 2, and 10 to 200 pulses are irradiated onto the amorphous silicon layer formed on the flexible substrate.
  • the amorphous silicon layer is crystallized to form a silicon layer 60 made of polysilicon (step S106).
  • the flexible substrate 10 as shown in FIG. 1 is formed by the above process.
  • step S106 excimer laser irradiation is performed.
  • an excimer laser contains at least fluorine (F)
  • the following description demonstrates the embodiment by the excimer laser (for example, ArF, KrF, XeF) containing fluorine.
  • FIG. 4 is a diagram showing the surface temperature of the silicon layer during excimer laser irradiation
  • FIG. 5 is a diagram showing the surface temperature of the base material during excimer laser irradiation.
  • a flexible substrate 10 shown in FIG. 1 and a conventional substrate obtained by removing the titanium layer 30 and the buffer layer 40 from the flexible substrate 10 of FIG. 1 were prepared. Then, the irradiation energy of the excimer laser was controlled so that the surface temperature (K) of the silicon layer was 1600K or higher and the maximum was 2000K (in a range not exceeding 2000K).
  • the oscillation frequency of the excimer laser was 1 kHz, and the pulse width was 20-30 ns.
  • the surface temperature of a silicon layer and a base material was calculated numerically. 4 and 5, the solid line indicates the heat resistance result in the flexible substrate 10 of the first embodiment, and the broken line indicates the heat resistance result in a substrate without a conventional titanium layer or the like. As shown in FIG. 4, it was found that there is almost no difference in the transition of the surface temperature of the silicon layer between the flexible substrate 10 of the first embodiment indicated by the solid line and the substrate indicated by the broken line. In addition, as shown in FIG.
  • the flexible substrate 10 of the first embodiment indicated by a solid line has a substrate surface temperature not exceeding 500 K (about 227 ° C.), whereas the conventional substrate indicated by a broken line is The surface temperature of the substrate rose to 500K or higher. It is considered that these results are because the titanium layer 30 is deprived of the heat of the silicon layer 60 and diffused by inserting the titanium layer 30 into the buffer layer 40.
  • the heat resistant temperature is approximately 100 to 500 ° C. depending on the material. If the flexible substrate 10 of 1st Embodiment was used, it turned out that the crystallization of the silicon layer 60 is realizable, keeping the base material 20 whose heat-resistant temperature is about 227 degreeC below heat-resistant temperature.
  • the base material 20 is protected in the case of crystallization by putting the titanium layer 30 with the buffer layer. Even a resin having a heat-resistant temperature of about 227 ° C. can be used as a base material, so that it can be said that the range of selection of the base material has greatly expanded. Moreover, by adjusting the irradiation energy of the excimer laser, application to the substrate can be expected even with a resin having a heat resistant temperature of about 100 ° C.
  • the configuration of the semiconductor device according to the first embodiment includes the gate electrode 72, the source electrode 74, the drain electrode 75, the source wiring 78, the drain wiring 79, and the like on the flexible substrate 10 on which the silicon layer 60 is formed.
  • An insulating layer 80 is formed. These can be formed mainly only by low-temperature processes such as film formation by sputtering or physical vapor deposition (PVD), crystallization / activation by laser annealing, and patterning by photolithography. Therefore, in a series of processes described in detail below, the process temperature is 350 ° C. or lower.
  • FIG. 6A the flexible substrate 10 on which the above-described silicon layer 60 is formed is prepared.
  • a resist layer is formed on the flexible substrate 10, and a resist pattern 90 is formed by patterning by photolithography so as to form a desired pattern (TFT in this case).
  • the pre-bake and post-bake at the time of forming the resist pattern 90 are preferably about 100 to 120 ° C. from the viewpoint of low temperature processing.
  • FIG. 6C the silicon layer 60 is etched using the resist pattern 90, and the silicon layer 60 having a desired pattern is obtained.
  • Etching may be either wet etching or dry etching.
  • the resist pattern 90 is removed.
  • a titanium layer 73 is formed on the silicon layer 60 by sputtering.
  • a resist layer is formed on the titanium layer 73 and patterned by photolithography to form a desired pattern (here, source and drain), thereby forming a resist pattern 92.
  • Pre-baking and post-baking are about 100 to 120 ° C.
  • the titanium layer 73 is etched using the resist pattern 92, whereby the source electrode 74 and the drain electrode 75 are obtained.
  • Etching may be either wet etching or dry etching. As shown in FIG.
  • an insulating layer 80 (here, SiO 2) is formed by sputtering. This insulating layer 80 is performed by oxygen-added argon sputtering at room temperature. As shown in FIG. 8J, the resist layer formed on the insulating layer 80 is patterned by photolithography to form a resist pattern 94. Pre-baking and post-baking are about 100 to 120 ° C. As shown in FIG. 8K, the insulating layer 80 is etched using the resist pattern 94 to form contact holes. Etching may be either wet etching or dry etching.
  • the resist pattern 94 is removed. Thereby, the upper portions of the source electrode 74 and the drain electrode 75 are exposed. Etching may be either wet etching or dry etching.
  • an aluminum layer 77 is formed by a sputtering method.
  • the resist layer formed on the aluminum layer 77 is patterned by photolithography to form a resist pattern 96. Pre-baking and post-baking are about 100 to 120 ° C. Thereafter, the aluminum layer 77 is etched using the resist pattern 96 to form the gate electrode 72, the source wiring 78, and the drain wiring 79. Etching may be either wet etching or dry etching.
  • the resist pattern 96 is removed.
  • TFT characteristics can be obtained.
  • the semiconductor device 70 shown in FIG. 2 is completed.
  • a process temperature of 200 ° C. or less is achieved in all the steps of forming a semiconductor device.
  • FIG. 10 is an explanatory diagram for explaining the work function of titanium and the electron affinity of silicon.
  • FIG. 11 is an expected view of an energy band at the time of contact between titanium and silicon.
  • the work function of titanium is 4.33 [eV] as shown in FIG. Silicon has an electron affinity of 4.05 [eV].
  • the use of titanium in the source / drain regions facilitates the movement of electrons from titanium to silicon, and an n-type TFT can be obtained.
  • a metal here, titanium
  • a source / drain region can be formed by a vacuum deposition method without using an ion implantation method. Therefore, the first embodiment is effective for reducing the cost and simplifying the process as a process for fabricating the silicon TFT.
  • the flexible substrate 10 includes the titanium layer 30 and the buffer layer 40. Therefore, even if an excimer laser is irradiated during the crystallization of the silicon layer 60, the heat is diffused by the titanium layer 30 and the buffer layer 40, and the resin substrate 20 is not heated to a temperature higher than the heat resistant temperature. Therefore, damage such as carbonization of the base material 20 can be prevented.
  • the titanium layer 30 is also formed in addition to the buffer layer 40, a higher thermal diffusion effect can be obtained. In the process for forming a semiconductor device, a photolithography technique and a sputtering method are used.
  • CVD is not used and there is no subsequent high temperature annealing step. Therefore, the entire process can be achieved at, for example, 500 ° C. or lower, or 300 ° C. or lower, and even 200 ° C. or lower. Therefore, the base material 20 is not exposed to a high temperature of 500 ° C. or higher, and the base material 20 can be prevented from being damaged. Even a resin having a heat resistant temperature of about 500 ° C. can be applied as the base material 20, and the range of selection of the resin is greatly expanded.
  • FIG. 12 is a schematic cross-sectional view illustrating a schematic configuration of a heat-resistant flexible substrate according to the second embodiment.
  • the substrate 20, the buffer layer 40, the metal layer 30, the insulating layer 50, and the silicon layer 60 are laminated in this order on the flexible substrate 10 ′. That is, the insertion position of the metal layer 30 is different from the first embodiment.
  • the metal layer 30 can use, for example, a metal such as titanium (Ti), aluminum (Al), chromium (Cr), nickel (Ni), molybdenum (Mo), or an alloy thereof.
  • the metal layer 30 will be described as the titanium layer 30.
  • the metal layer is not limited to the metal shown as the embodiment, and any metal may be used as long as it has a characteristic of heat insulation or heat release (heat dispersion, heat dissipation). Other configurations and conditions are the same as those in the first embodiment.
  • FIG. 13 is a diagram showing the surface temperature of the silicon layer during excimer laser irradiation
  • FIG. 14 is a diagram showing the surface temperature of the substrate during excimer laser irradiation.
  • a flexible substrate 10 ′ shown in FIG. 12, the flexible substrate 10 shown in FIG. 1, and a conventional substrate obtained by removing the titanium layer 30 from the flexible substrate 10 shown in FIG. 12 were prepared. Then, the irradiation energy of the excimer laser was controlled so that the surface temperature (K) of the silicon layer was 1600K or higher and the maximum was 2000K (in a range not exceeding 2000K).
  • the oscillation frequency of the excimer laser was 1 kHz, and the pulse width was 20-30 ns.
  • the surface temperature of a silicon layer and a base material was calculated numerically. 13 and 14, the solid line indicates the heat resistance result in the flexible substrate 10 of the first embodiment, the broken line indicates the heat resistance result in the conventional substrate without the titanium layer, and the alternate long and short dash line indicates the flexible heat resistance of the second embodiment.
  • the heat resistance result in substrate 10 ' is shown. As shown in FIG. 13, it was found that the surface temperature of the silicon layer is more likely to decrease with the passage of time in the flexible substrate 10 of the second embodiment indicated by the alternate long and short dash line.
  • the titanium layer 30 having a high thermal conductivity is closer to the silicon layer 60 than the buffer layer 40 and quickly takes away and diffuses the heat of the silicon layer 60.
  • the surface temperature of the base material did not exceed 500 K (about 227 ° C.)
  • the surface temperature of the base material rose to 500K or more. It is considered that these results are because the titanium layer 30 is deprived of the heat of the silicon layer 60 and diffused by inserting the titanium layer 30 into the buffer layer 40.
  • the heat-resistant temperature is only about 100 to 500 ° C. If the flexible substrate 10 ′ of the second embodiment is used, the crystallization of the silicon layer 60 can be realized while the base material 20 is kept at a heat resistant temperature or lower. That is, according to flexible substrate 10 'of 2nd Embodiment, the base material 20 is protected in the case of crystallization by putting the titanium layer 30 with the buffer layer. Therefore, also in the second embodiment, the same effect as in the first embodiment can be obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本発明は、トランジスタ形成に利用しやすい耐熱性のフレキシブル基板の製造方法であり、その製造方法は、基材２０上に、スパッタリング法により、チタン層３０を形成するステップ（ステップＳ１０２）と、チタン層３０上に、スパッタリング法により、ＺｎＳ－ＳｉＯ２膜、ＳｉＯｘ膜またはＳｉＮｘ膜を含んで構成されるバッファ層４０を形成するステップ（ステップＳ１０３）と、バッファ層４０上に、スパッタリング法により、アモルファスシリコン層６０を形成するステップ（ステップＳ１０５）と、アモルファスシリコン層６０の表面温度が１６００Ｋ以上であって２０００Ｋを超えない範囲でアモルファスシリコン層６０にレーザーアニール処理を施すステップ（ステップＳ１０６）と、からなる。

Description

フレキシブル基板の製造方法
　本発明は、フレキシブル基板の製造方法に関する。
　液晶ディスプレイ（ＬＣＤ）は、薄膜電界効果トランジスタ（ＴＦＴ）が用いられている。薄膜電界効果トランジスタは、基材上に形成されたシリコン層を用いて形成されている。
　近年、液晶ディスプレイにおいても可撓性の構造が求められていることから、基材の材料として、ガラスだけでなく、フレキシブルな樹脂（プラスチック）を用いることが注目されている（特開２０１３－１６４６０３公報）。
　しかしながら、樹脂基材は、半導体層の形成時やその半導体層を用いてトランジスタを形成する際の熱に弱いという問題がある。たとえば、基材上に形成したシリコン層を結晶化する際には、エキシマレーザーによりアニール処理を施す。この際、シリコン層には、たとえば、２０００Ｋという高温のエネルギーが入力される。通常の樹脂基材を含む樹脂基板では、当該高熱に堪えられない。
　上記事情に鑑みて、本発明は、トランジスタ形成に利用しやすい耐熱性のフレキシブル基板の製造方法を提供することを目的とする。
　樹脂基材上に、スパッタリング法により、金属層を形成するステップと、
　前記金属層上に、スパッタリング法により、ＺｎＳ－ＳｉＯ２膜、ＳｉＯｘ膜またはＳｉＮｘ膜を含んで構成されるバッファ層を形成するステップと、
　前記バッファ層上に、スパッタリング法により、アモルファスシリコン層を形成するステップと、
　前記アモルファスシリコン層の表面温が１６００Ｋ以上であって２０００Ｋを超えない範囲で前記アモルファスシリコン層にレーザーアニール処理を施すステップと、
　を有し、
　　前記レーザーアニール処理は、エキシマレーザーを、波長１９０～４００ｎｍ、パルス幅１５～５０ｎｓ、周波数５００～６ｋＨｚにて、フレキシブル基板上に製膜させた前記アモルファスシリコン層上に照射する、フレキシブル基板の製造方法。
　フレキシブル基板に金属層および耐熱性のバッファ層が含まれる。これにより、シリコン層の結晶化の際にエキシマレーザーを照射しても、その熱が金属層およびバッファ層により拡散され、樹脂基材が耐熱温度以上に加熱されない。その結果、樹脂基材の炭化等の破損を防止できる。
第１実施形態に係る耐熱性のフレキシブル基板の概略構成を示す概略断面図である。 半導体装置の例を示す概略断面図である。 フレキシブル基板の製造プロセスの流れを示すフローチャートである。 エキシマレーザー照射時のシリコン層の表面温を示す図である。 エキシマレーザー照射時の基材の表面温を示す図である。 半導体装置の製造プロセスの各工程を示す図である。 図６に続く、半導体装置の製造プロセスの各工程を示す図である。 図７に続く、半導体装置の製造プロセスの各工程を示す図である。 図８に続く、半導体装置の製造プロセスの各工程を示す図である。 チタンの仕事関数とシリコンの電子親和力を説明する説明図である。 チタンとシリコンの接触時におけるエネルギーバンドの予想図である。 第２実施形態に係る耐熱性のフレキシブル基板の概略構成を示す概略断面図である。 エキシマレーザー照射時のシリコン層の表面温を示す図である。 エキシマレーザー照射時の基材の表面温を示す図である。
　以下、添付した図面を参照し、本発明の望ましい実施形態について詳細に説明する。以下の説明及び図面において、同一な参照符号は、同一な構成要素を指し、図面上において、各構成要素の大きさは、説明の明瞭性及び便宜性のために誇張されている。また以下で説明する実施形態は、例示的なものに過ぎず、このような実施形態から多様な変形が可能である。
　また、「上」や「上部」と記載されたものは、接触して真上にあるものだけではなく、非接触で上にあるもの、他の層を介して上にあるものも含んでいてもよい。
（第１実施形態）
　（基板の概略構成）
　図１は、第１実施形態に係る耐熱性のフレキシブル基板の概略構成を示す概略断面図である。
　図１に示すように、フレキシブル基板１０は、基材２０、金属層３０、バッファ層４０、絶縁層５０およびシリコン層６０がこの順で積層される。
　基材２０は、ポリイミド（ＰＩ）、ポリカーボネート（ＰＣ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、シクロオレフィンポリマー（ＣＯＰ）などのフレキシブルな樹脂から形成されている。これらの樹脂は、その融点（ガラス転移点）または熱分解温が２００～６００℃程である（これらを総称して耐熱温度とする）。
　基材２０の材料については、これらに限定されない。基材２０としては、１００～５００℃程の耐熱性を有する材料で作製されたものであれば様々なものを採用可能である。また、基材２０は、上記耐熱性を満たせば、フレキシブルな樹脂ではなく、ガラスであってもよい。
金属層３０は、基材２０上に積層されている。金属層３０は、チタン（Ｔｉ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）などの金属、これらの合金などにより形成される。
以下、第１実施形態では、金属層３０は、チタン層３０として説明する。ただし、金属層は、実施例として示した金属に限定されるものではなく、熱遮断または熱逃がし（熱分散、放熱）の特性があれば、いかなる金属を用いてもよい。
　バッファ層４０は、チタン層３０上に積層されている。バッファ層４０は、例えばＺｎＳ－ＳｉＯ２膜、ＳｉＯｘ膜、またはＳｉＮｘ膜を含んで形成される。ＺｎＳ－ＳｉＯ２膜、ＳｉＯｘ膜、またはＳｉＮｘ膜は、熱伝導性が低いため、これらにより形成したバッファ層は、耐熱バッファ層となる。
　絶縁層５０は、バッファ層４０上に積層されている。絶縁層５０は、例えば、シリコン酸化膜（ＳｉＯｘ（主にＳｉＯ２））やシリコン窒化膜（ＳｉＮｘ）から形成されている。絶縁層５０は、バッファ層４０やチタン層３０に対する絶縁性を高めるために形成されている。絶縁層５０は省略可能である。
　シリコン層６０は、絶縁層５０上に積層されている。シリコン層６０は、真性シリコン（ｉ－Ｓｉ）のポリシリコンで形成されている。シリコン層６０のポリシリコンは、絶縁層５０上に積層されたアモルファスシリコンをレーザーアニール処理によって結晶化して形成されたものである。
　上記の構成を含んでなるフレキシブル基板１０は、シリコン層６０（半導体層）が形成されていることによって、ＴＦＴ等の半導体装置となる。
　（半導体装置の構成）
　図２は、半導体装置の例を示す概略断面図である。
　図２に示す半導体装置７０は、フレキシブル基板１０上に形成される。半導体装置７０は、フレキシブル基板１０上のシリコン層６０を用いて形成されている。
　シリコン層６０には、ソース電極７４、ドレイン電極７５が形成されている。ソース電極７４およびドレイン電極７５の間に、絶縁層８０を介してゲート電極７２が形成されている。ソース電極７４およびドレイン電極７５上には、それぞれソース配線７８およびドレイン配線７９が形成されている。
　ゲート電極７２、ソース電極７４およびドレイン電極７５は、金属または合金（シリサイドなど）が用いられている。ゲート電極７２、ソース電極７４およびドレイン電極７５は、同じ材料で形成してもよく、異なる材料でもよい。これらは、たとえば、アルミニウム（Ａｌ）、チタン（Ｔｉ）などの金属を使用することが好ましい。これら金属を使用することで、スパッタリング法や物理気相成長法（ＰＶＤ）のような低温プロセスだけで各電極の形成が可能となる。また、ゲート電極７２と、ソース配線７８およびドレイン配線７９を同じ材料で形成することが可能である。
　絶縁層８０は、ゲート電極７２下はゲート絶縁層となり、他の部分は層間絶縁層となるもので、いずれも同一工程によりスパッタリング法によって形成できる（半導体装置の製造プロセスについては後述する）。
　（フレキシブル基板の製造プロセス）
　次に、第１実施形態に係るフレキシブル基板の製造方法のプロセスを説明する。
　図３は、フレキシブル基板の製造プロセスの流れを示すフローチャートである。
　まず、基材２０を用意する（ステップＳ１０１）。続けて、スパッタリング法により基材２０上にチタン層３０を堆積する（ステップＳ１０２）。連続して、スパッタリング法により、チタン層３０上にバッファ層４０を堆積し（ステップＳ１０３）、バッファ層４０上に絶縁層５０を堆積する（ステップＳ１０４）。さらに、Ｘｅスパッタリングにより、絶縁層５０上にアモルファスシリコン層を堆積する（ステップＳ１０５）。
　次に、アモルファスシリコン層に、エキシマレーザー（たとえばＡｒＦ、ＫｒＦ、ＸｅＦ、ＸｅＣｌ）を、たとえば、波長１９０～４００ｎｍ、パルス幅１５～５０ｎｓ、周波数５００～６ｋＨｚ（好ましくは１ｋＨｚ）、フルーエンス（単位面積当たりのエネルギー量）５０ｍＪ／ｃｍ２～２００ｍＪ／ｃｍ２で、フレキシブル基板上に製膜させたアモルファスシリコン層上に１０～２００パルスを照射する。
これにより、アモルファスシリコン層を、結晶化して、ポリシリコンからなるシリコン層６０とする（ステップＳ１０６）。
以上の工程により図１に示すようなフレキシブル基板１０が形成される。ステップＳ１０６において、エキシマレーザーの照射を行っているが、チタン層３０およびバッファ層４０により熱が拡散されるため、基材２０に変形等の影響はない。この点について、以下に詳細を説明する。
また、エキシマレーザーは、少なくともフッ素（Ｆ）を含むことが好ましいため、以下の説明では、フッ素を含むエキシマレーザー（たとえばＡｒＦ、ＫｒＦ、ＸｅＦ）による実施態様を説明する。
　（チタン層およびバッファ層の温的効果）
　第１実施形態による、チタン層３０およびバッファ層４０を形成したフレキシブル基板１０による温的効果について説明する。
　図４はエキシマレーザー照射時のシリコン層の表面温度を示す図、図５はエキシマレーザー照射時の基材の表面温度を示す図である。
　図１に示すフレキシブル基板１０と、図１のフレキシブル基板１０からチタン層３０およびバッファ層４０を除いた従来の基板を用意した。そして、シリコン層の表面温（Ｋ）が１６００Ｋ以上であって最高で２０００Ｋとなるように（２０００Ｋを超えない範囲で）、エキシマレーザーの照射エネルギーを制御した。エキシマレーザーの発振周波数は１ｋＨｚであり、パルス幅は２０～３０ｎｓの条件とした。
　そして、エキシマレーザー照射後に、シリコン層と基材の表面温を数値計算した。
　図４および図５において、実線は、第１実施形態のフレキシブル基板１０における耐熱結果を示し、破線は従来のチタン層等がない基板における耐熱結果を示す。
　図４に示すように、実線で示す第１実施形態のフレキシブル基板１０と、破線で示す基板とでは、シリコン層の表面温の推移にほとんど違いがないことが分かった。
　また、図５に示すように、実線で示す第１実施形態のフレキシブル基板１０は、基材の表面温は５００Ｋ（約２２７℃）を超えなかったのに対し、破線で示す従来の基板は、基材の表面温が５００Ｋ以上まで上昇した。
　これらの結果は、バッファ層４０にチタン層３０を入れたことで、チタン層３０がシリコン層６０の熱を奪い、拡散させているからだと考えられる。
　フレキシブルな樹脂の基材２０を用いる場合、材料によって耐熱温度がおよそ１００～５００℃となる。第１実施形態のフレキシブル基板１０を用いれば、耐熱温度が２２７℃程の基材２０を耐熱温度以下にしたままでシリコン層６０の結晶化が実現できることが分かった。つまり、第１実施形態のフレキシブル基板１０によれば、バッファ層と共にチタン層３０を入れたことで、結晶化の際に基材２０が保護される。耐熱温度が２２７℃程の樹脂でも基材に使えるため、基材の選択の幅が大きく広がったと言える。また、エキシマレーザーの照射エネルギーの調整により、耐熱温度が１００℃程の樹脂でも、基板への適用が見込める。
　（半導体装置の製造プロセス）
　次に、半導体装置の製造プロセスについて説明する。
　第１実施形態に係る半導体装置の構成は、既に説明したとおり、シリコン層６０が形成されたフレキシブル基板１０上に、ゲート電極７２、ソース電極７４、ドレイン電極７５、ソース配線７８、ドレイン配線７９および絶縁層８０を形成したものである。これらは、主に、スパッタリング法や物理気相成長法（ＰＶＤ）による製膜、レーザーアニール処理による結晶化・活性化、フォトリソグラフィーによるパターニング等の低温プロセスのみで形成可能である。したがって、以下に詳しく説明する一連の処理において、プロセス温度は、３５０℃以下である。プロセス温度を高くしないために、第１実施形態では、化学気相成長法（ＣＶＤ）は用いない。
　図６～図９は、半導体装置の製造プロセスの各工程を示す図である。
　図６（Ａ）に示すように、上述のシリコン層６０が形成されたフレキシブル基板１０が用意される。
　図６（Ｂ）に示すように、フレキシブル基板１０上には、レジスト層が形成され、所望のパターン（ここではＴＦＴ）となるようにフォトリソグラフィーによりパターニングされてレジストパターン９０が形成される。レジストパターン９０形成時のプリベークおよびポストベークは低温処理の観点から１００～１２０℃程とすることが好ましい。
　図６（Ｃ）に示すように、レジストパターン９０を用いたシリコン層６０のエッチングが行われて、所望するパターンのシリコン層６０が得られる。エッチングはウェットエッチング法、ドライエッチング法のいずれでもよい。
　図６（Ｄ）に示すように、レジストパターン９０が除去される。
　図７（Ｅ）に示すように、スパッタリング法により、シリコン層６０上にチタン層７３が形成される。
　図７（Ｆ）に示すように、チタン層７３上に、レジスト層が形成され、所望のパターン（ここではソースおよびドレイン）となるようにフォトリソグラフィーによりパターニングされてレジストパターン９２が形成される。プリベークおよびポストベークは１００～１２０℃程とする。
　図７（Ｇ）に示すように、レジストパターン９２を用いたチタン層７３のエッチングが行われて、ソース電極７４およびドレイン電極７５が得られる。エッチングはウェットエッチング法、ドライエッチング法のいずれでもよい。
　図７（Ｈ）に示すように、レジストパターン９２が除去される。これによりできあがったソース電極７４およびドレイン電極７５は、ソース・ドレイン領域としてショットキー接触型のチタン電極となる。
　図８（Ｉ）に示すように、スパッタリング法により絶縁層８０（ここではＳｉＯ２である）が形成される。この絶縁層８０は、室温により、酸素添加アルゴンスパッタリングにより行う。
　図８（Ｊ）に示すように、絶縁層８０上に形成されたレジスト層がフォトリソグラフィーによりパターニングされてレジストパターン９４を形成する。プリベークおよびポストベークは１００～１２０℃程とする。
　図８（Ｋ）に示すように、レジストパターン９４を用いて絶縁層８０のエッチングが行われて、コンタクトホールが形成される。エッチングはウェットエッチング法、ドライエッチング法のいずれでもよい。
　図９（Ｌ）に示すように、レジストパターン９４が除去される。これにより、ソース電極７４およびドレイン電極７５の上部が露出される。エッチングはウェットエッチング法、ドライエッチング法のいずれでもよい。
　図９（Ｍ）に示すように、スパッタリング法によりアルミニウム層７７が形成される。
　図９（Ｎ）に示すように、アルミニウム層７７上に形成されたレジスト層がフォトリソグラフィーによりパターニングされてレジストパターン９６を形成する。プリベークおよびポストベークは１００～１２０℃程とする。
　その後、レジストパターン９６を用いてアルミニウム層７７のエッチングが行われて、ゲート電極７２と、ソース配線７８およびドレイン配線７９が形成される。エッチングはウェットエッチング法、ドライエッチング法のいずれでもよい。その後、レジストパターン９６が除去される。２００℃で水素アニールを行うことで、ＴＦＴ特性が得られる。これにより、図２に示した半導体装置７０が完成する。
　以上のように、第１実施形態では、半導体装置の形成の全工程において、２００℃以下のプロセス温度を達成した。
　（チタンとシリコンの接触によるオーミック・ショットキー接触）
　半導体装置におけるチタンとシリコンの接触によるオーミック・ショットキー接触について説明する。
　図１０はチタンの仕事関数とシリコンの電子親和力を説明する説明図である。図１１は、チタンとシリコンの接触時におけるエネルギーバンドの予想図である。
　チタンの仕事関数は図１０に示すように４．３３［ｅＶ］である。また、シリコンの電子親和力は４．０５［ｅＶ］である。チタンとシリコンを接触させると、図１１に示すように、接触部で電子障壁が低くなり、チタンからシリコンへ電荷の注入が起こる。その結果、ソース・ドレイン領域にチタンを用いることで、チタンからシリコンへ電子の移動が容易となり、ｎ型動作のＴＦＴが得られる。
　このように、シリコン上にソース・ドレイン電極として金属（ここではチタン）を形成することで、イオン注入法を使用せずに、真空蒸着法でソース・ドレイン領域を形成できる。したがって、第１実施形態は、シリコンＴＦＴ作製のプロセスとして、低コスト化、プロセスの簡略化に有効である。
　（効果）
　次に第１実施形態の効果について、説明する。
　以上のように、第１実施形態においては、フレキシブル基板１０にチタン層３０およびバッファ層４０が含まれる。したがって、シリコン層６０の結晶化の際にエキシマレーザーを照射しても、その熱がチタン層３０およびバッファ層４０により拡散され、樹脂の基材２０が耐熱温度以上に加熱されない。したがって、基材２０の炭化等の破損を防止できる。特に、第１実施形態では、バッファ層４０に加えてチタン層３０も形成されているため、より高い熱拡散の効果が得られる。
　また、半導体装置の形成プロセスでは、フォトリソグラフィー技術およびスパッタリング法が用いられる。ＣＶＤが用いられず、その後の高温のアニール工程もない。したがって、全プロセスを、例えば５００℃以下、もしくは３００℃以下、さらには２００℃以下でも達成できることになる。したがって、基材２０が５００℃以上の高温にさらされることがなく、基材２０の破損を防止できる。耐熱温度が５００℃程の樹脂でも基材２０として適用でき、樹脂の選択の幅が大きく広がる。
　（第２実施形態）
　（基板の概略構成）
　図１２は、第２実施形態に係る耐熱性のフレキシブル基板の概略構成を示す概略断面図である。
　図１２に示すように、フレキシブル基板１０’は、基材２０、バッファ層４０、金属層３０、絶縁層５０、およびシリコン層６０が、この順で積層される。つまり、第１実施形態とは、金属層３０の挿入位置が異なる。第２実施形態においても、金属層３０は、例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）などの金属、これらの合金などが利用できる。
以下、第２実施形態では、金属層３０は、チタン層３０として説明する。ただし、金属層は、実施例として示した金属に限定されるものではなく、熱遮断または熱逃がし（熱分散、放熱）の特性があれば、いかなる金属を用いてもよい。
その他の構成及び条件は、第１実施形態と同様である。
　（チタン層およびバッファ層の温的効果）
　第２実施形態による、チタン層３０を形成したフレキシブル基板１０’による温的効果について説明する。
　図１３はエキシマレーザー照射時のシリコン層の表面温を示す図、図１４はエキシマレーザー照射時の基材の表面温を示す図である。
　図１２に示すフレキシブル基板１０’と、図１に示すフレキシブル基板１０と、図１２のフレキシブル基板１０からチタン層３０を除いた従来の基板を用意した。そして、シリコン層の表面温（Ｋ）が１６００Ｋ以上であって最高で２０００Ｋとなるように（２０００Ｋを超えない範囲で）、エキシマレーザーの照射エネルギーを制御した。エキシマレーザーの発振周波数は１ｋＨｚであり、パルス幅は２０～３０ｎｓの条件とした。
　そして、エキシマレーザー照射後に、シリコン層と基材の表面温を数値計算した。
　図１３および図１４において、実線は、第１実施形態のフレキシブル基板１０における耐熱結果を示し、破線は従来のチタン層等がない基板における耐熱結果を示し、一点鎖線は、第２実施形態のフレキシブル基板１０’における耐熱結果を示す。
　図１３に示すように、時間の経過に伴い、一点鎖線で示す第２実施形態のフレキシブル基板１０の方が、シリコン層の表面温が減少しやすいことが分かった。これは、熱伝導率が高いチタン層３０がバッファ層４０よりもシリコン層６０に近く、シリコン層６０の熱を素早く奪い、拡散させているからだと考えられる。
　また、図１４の一点鎖線に示すように、基材の表面温については、第２実施形態のフレキシブル基板１０は、基材の表面温は５００Ｋ（約２２７℃）を超えなかったのに対し、破線で示す従来の基板は、基材の表面温が５００Ｋ以上まで上昇した。
これらの結果は、バッファ層４０にチタン層３０を入れたことで、チタン層３０がシリコン層６０の熱を奪い、拡散させているからだと考えられる。
　　フレキシブルな樹脂の基材２０を用いる場合、材料によっては耐熱温度がおよそ１００～５００℃しかないものもなる。第２実施形態のフレキシブル基板１０’を用いれば、基材２０を耐熱温度以下にしたままでシリコン層６０の結晶化が実現できる。つまり、第２実施形態のフレキシブル基板１０’によれば、バッファ層と共にチタン層３０を入れたことで、結晶化の際に基材２０が保護される。
　したがって、第２実施形態においても、第１実施形態と同様の効果が得られる。
１０　フレキシブル基板
２０　基材
３０　金属層
４０　バッファ層
５０　絶縁層
６０　シリコン層
７０　半導体装置
７２　ゲート電極
７３　チタン層
７４　ソース電極
７５　ドレイン電極
７７　アルミニウム層
７８　ソース配線
７９　ドレイン配線
８０　絶縁層
９０、９２、９４、９６　レジストパターン

Claims (5)

  1. 　樹脂基材上に、スパッタリング法により、金属層を形成するステップと、
    　前記金属層上に、スパッタリング法により、ＺｎＳ－ＳｉＯ２膜、ＳｉＯｘ膜、またはＳｉＮｘ膜を含んで構成されるバッファ層を形成するステップと、
    　前記バッファ層上に、スパッタリング法により、アモルファスシリコン層を形成するステップと、
    　前記アモルファスシリコン層の表面温度が１６００Ｋ以上であって２０００Ｋを超えない範囲で前記アモルファスシリコン層にレーザーアニール処理を施すステップと、
    　を有し、
    　前記レーザーアニール処理は、エキシマレーザーを、波長１９０～４００ｎｍ、パルス幅１５～５０ｎｓ、周波数５００～６ｋＨｚにて、フレキシブル基板上に製膜させた前記アモルファスシリコン層上に照射する、フレキシブル基板の製造方法。
  2. 　樹脂基材上に、スパッタリング法により、ＺｎＳ－ＳｉＯ２膜、ＳｉＯｘ膜またはＳｉＮｘ膜を含んで構成されるバッファ層を形成するステップと、
    　前記バッファ層上に、スパッタリング法により、チタン層を形成するステップと、
    　前記チタン層上に、スパッタリング法により、アモルファスシリコン層を形成するステップと、
    　前記アモルファスシリコン層の表面温度が１６００Ｋ以上であって２０００Ｋを超えない範囲で前記アモルファスシリコン層にレーザーアニール処理を施すステップと、
    　を有し、
    　前記レーザーアニール処理は、エキシマレーザーを、波長１９０～４００ｎｍ、パルス幅１５～５０ｎｓ、周波数５００～６ｋＨｚにて、フレキシブル基板上に製膜させた前記アモルファスシリコン層上に照射する、フレキシブル基板の製造方法。
  3. 　レーザーアニール処理が施された前記アモルファスシリコン層に、４００℃以下のプロセス温度下において半導体装置を形成するステップをさらに含む請求項１または請求項２に記載のフレキシブル基板の製造方法。
  4. 　前記レーザーアニール処理において、エキシマレーザーは、単位面積当たりのエネルギー量が５０ｍＪ／ｃｍ２～２００ｍＪ／ｃｍ２で照射する請求項１～３のいずれか一項に記載のフレキシブル基板の製造方法。
  5. 　前記レーザーアニール処理において、エキシマレーザーは、アモルファスシリコン層上に１０～２００パルスを照射する請求項１～４のいずれか一項に記載のフレキシブル基板の製造方法。
PCT/JP2017/013720 2017-03-31 2017-03-31 フレキシブル基板の製造方法 WO2018179377A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2017/013720 WO2018179377A1 (ja) 2017-03-31 2017-03-31 フレキシブル基板の製造方法
JP2019508140A JP6718638B2 (ja) 2017-03-31 2017-03-31 フレキシブル基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/013720 WO2018179377A1 (ja) 2017-03-31 2017-03-31 フレキシブル基板の製造方法

Publications (1)

Publication Number Publication Date
WO2018179377A1 true WO2018179377A1 (ja) 2018-10-04

Family

ID=63674852

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/013720 WO2018179377A1 (ja) 2017-03-31 2017-03-31 フレキシブル基板の製造方法

Country Status (2)

Country Link
JP (1) JP6718638B2 (ja)
WO (1) WO2018179377A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261015A (ja) * 1997-12-17 2002-09-13 Matsushita Electric Ind Co Ltd 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
JP2003257861A (ja) * 2001-12-28 2003-09-12 Sharp Corp 半導体素子およびその製造方法
JP2004356151A (ja) * 2003-05-27 2004-12-16 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
JP2012074675A (ja) * 2010-08-31 2012-04-12 Univ Of Ryukyus 半導体装置の製造方法、半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261015A (ja) * 1997-12-17 2002-09-13 Matsushita Electric Ind Co Ltd 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
JP2003257861A (ja) * 2001-12-28 2003-09-12 Sharp Corp 半導体素子およびその製造方法
JP2004356151A (ja) * 2003-05-27 2004-12-16 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
JP2012074675A (ja) * 2010-08-31 2012-04-12 Univ Of Ryukyus 半導体装置の製造方法、半導体装置

Also Published As

Publication number Publication date
JPWO2018179377A1 (ja) 2019-12-19
JP6718638B2 (ja) 2020-07-08

Similar Documents

Publication Publication Date Title
JP5021005B2 (ja) 薄膜トランジスタ
JP2005303299A (ja) 電子素子及びその製造方法
KR20090020028A (ko) 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
WO2015123903A1 (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
JP2008300831A (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
WO2014127645A1 (zh) 薄膜晶体管及其制作方法和显示器件
KR100696200B1 (ko) 능동 구동 표시 장치 및 그 제조방법
US6645837B2 (en) Method of manufacturing semiconductor device
KR100615502B1 (ko) 반도체 장치 제조 방법
US7462291B2 (en) Method of fabricating array substrate for liquid crystal display device
US7825411B2 (en) Thin film transistor with improved junction region
WO2018179377A1 (ja) フレキシブル基板の製造方法
US7435667B2 (en) Method of controlling polysilicon crystallization
JP2010177325A (ja) 薄膜トランジスターの製造方法
JP3932445B2 (ja) 半導体装置の製造方法
JP4579054B2 (ja) 薄膜トランジスタ搭載パネル及びその製造方法
KR100742382B1 (ko) 박막트랜지스터의 제조방법
KR100742381B1 (ko) 박막트랜지스터의 제조방법
KR100469624B1 (ko) 결정질 활성층을 포함하는 박막트랜지스터의 제조 방법 및반도체 장치
KR100493378B1 (ko) 다결정 실리콘 박막트랜지스터의 제조 방법
KR100729055B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP2010186967A (ja) 薄膜トランジスタおよびその製造方法
US7060544B2 (en) Fabricating method of thin film transistor
KR100732827B1 (ko) 박막 트랜지스터 및 그 제조방법
KR100510732B1 (ko) 다결정 실리콘 박막트랜지스터의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17903938

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019508140

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17903938

Country of ref document: EP

Kind code of ref document: A1