WO2018163618A1 - 磁気メモリ及び磁気メモリの記録方法 - Google Patents

磁気メモリ及び磁気メモリの記録方法 Download PDF

Info

Publication number
WO2018163618A1
WO2018163618A1 PCT/JP2018/001696 JP2018001696W WO2018163618A1 WO 2018163618 A1 WO2018163618 A1 WO 2018163618A1 JP 2018001696 W JP2018001696 W JP 2018001696W WO 2018163618 A1 WO2018163618 A1 WO 2018163618A1
Authority
WO
WIPO (PCT)
Prior art keywords
magnetic
layer
magnetic memory
voltage
memory element
Prior art date
Application number
PCT/JP2018/001696
Other languages
English (en)
French (fr)
Inventor
大森　広之
細見　政功
肥後　豊
裕行 内田
直基 長谷
佐藤　陽
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US16/488,994 priority Critical patent/US11069389B2/en
Priority to KR1020197025219A priority patent/KR102517214B1/ko
Priority to CN201880015595.4A priority patent/CN110383462B/zh
Publication of WO2018163618A1 publication Critical patent/WO2018163618A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • the present disclosure relates to a magnetic memory and a recording method of the magnetic memory.
  • the MRAM which is one of the above, records information by utilizing the fact that the electrical resistance changes by changing the magnetization state of the magnetic material of the magnetic memory element of the MRAM.
  • Such an MRAM is capable of high-speed operation, can be rewritten almost infinitely (10 15 times or more), and has high reliability. Therefore, it has already been used in fields such as industrial automation and aircraft. Yes.
  • MRAM is expected to be expanded to code storage and working memory in the future because of its high-speed operation and high reliability.
  • the MRAM that reverses the magnetization of the magnetic material by using spin torque magnetization reversal can achieve low power consumption and large capacity while having the above-mentioned advantages such as high-speed operation. Therefore, there are great expectations.
  • An MRAM using such spin torque magnetization reversal is called STT-MRAM (Spin Transfer Torque-Magnetic Random Access Memory) (spin injection type MRAM).
  • SOT-MRAM Spin Orbit Torque-Magnetic
  • spin orbit torque Spin Orbit Torque
  • Random access Memory Random access Memory
  • the basic configuration of the magnetic memory element of the SOT-MRAM includes a magnetic layer that changes the magnetization direction and records information, a spin orbit layer that applies spin orbit torque to the magnetic layer, and reads information recorded on the magnetic layer.
  • a magnetic layer that changes the magnetization direction and records information
  • a spin orbit layer that applies spin orbit torque to the magnetic layer
  • Patent Document 1 and Non-Patent Document 1 below disclose an SOT-MRAM that reverses the magnetization direction using spin orbit torque.
  • the magnetic layer of the magnetic memory element of the SOT-MRAM can be formed by either an in-plane magnetization film or a perpendicular magnetization film.
  • the perpendicular magnetization film Is preferably used.
  • a force for rotating the magnetization direction continues to act on the magnetic layer while a current is passed through the spin orbit layer. Therefore, in order to stably reverse the magnetization direction of the magnetic layer in a desired direction, it is required to strictly control the current value and the time width (pulse width) of the pulse current flowing through the spin orbit layer.
  • the characteristics of each magnetic memory element vary, and the optimum current value and pulse width for stably reversing the magnetization direction of the magnetic layer in a desired direction are It is different for each magnetic memory element. Furthermore, since the optimum value changes according to the temperature of the environment in which the magnetic memory is used, it is difficult to suitably control the current value and the pulse width of the current flowing through the spin orbit layer. Therefore, it is difficult to suppress the occurrence of an inversion error such that the magnetic layer of the magnetic memory element does not invert as desired or inverts unintentionally.
  • the present disclosure proposes a magnetic memory and a magnetic memory recording method capable of suppressing the occurrence of reversal errors and performing stable recording.
  • a spin orbital layer in which spin-polarized electrons are generated by an electric current, a magnetic layer whose magnetization direction changes according to information to be recorded, and an insulating layer are provided on the spin orbital layer.
  • a magnetic memory is provided in which a magnetic anisotropy or a magnetic braking constant of the magnetic layer is changed by applying a voltage to the magnetic layer.
  • a plurality of magnetic memory elements each having a stacked structure composed of a magnetic layer and an insulating layer whose magnetization direction changes according to information to be recorded, arranged in a matrix, and along the first direction
  • a plurality of spin orbital layers which are provided so as to correspond to each of the magnetic memory element rows formed of the plurality of magnetic memory elements arranged side by side and in which spin-polarized electrons are generated by an electric current; and a second direction orthogonal to the first direction
  • Each of the plurality of magnetic memory element rows arranged along the magnetic memory element row, and each of the magnetic layers of the plurality of magnetic memory element included in each magnetic memory element row includes the insulating layer.
  • a plurality of voltage application layers for applying a voltage through the layer, and the voltage application layer simultaneously with the current flowing through the spin orbit layer, the corresponding magnetic memory By applying a voltage to the magnetic layer of the device, changing the magnetic anisotropy or magnetic damping constant of the magnetic layer, the magnetic memory is provided.
  • a recording method of a magnetic memory including a spin orbital layer in which spin-polarized electrons are generated by an electric current, and a magnetic layer and an insulating layer whose magnetization direction changes according to information to be recorded.
  • a magnetic memory element provided on the spin orbit layer, and a voltage application layer that applies a voltage to the magnetic layer through the insulating layer, and the voltage application layer
  • a magnetic memory comprising: applying a first voltage to the magnetic layer so as to reduce a magnetic anisotropy of the magnetic layer or a magnetic braking constant, and simultaneously passing a current through the spin orbital layer.
  • a recording method of a magnetic memory including a spin orbital layer in which spin-polarized electrons are generated by an electric current, and a magnetic layer and an insulating layer whose magnetization direction changes according to information to be recorded.
  • a magnetic memory element provided on the spin orbit layer, and a voltage application layer for applying a voltage to the magnetic layer via the insulating layer, and supplying a current to the spin orbit layer.
  • the third voltage is applied so as to improve the magnetic anisotropy of the magnetic layer or to improve the magnetic braking constant by the voltage application layer after the current is applied or after the current is reduced.
  • a recording method of a magnetic memory including applying to the magnetic layer.
  • a recording method for a magnetic memory wherein the magnetic memory has a stacked structure composed of a magnetic layer and an insulating layer whose magnetization direction changes according to information to be recorded, and is arranged in a matrix.
  • a plurality of spin orbital layers provided to correspond to each of a plurality of magnetic memory elements and a magnetic memory element array composed of the plurality of magnetic memory elements arranged in the first direction, wherein spin-polarized electrons are generated by current.
  • a plurality of voltage application layers for applying a voltage to each of the magnetic layers of the plurality of magnetic memory elements via the insulating layer, and the magnetic layer is marked by the voltage application layer.
  • controlling the voltage comprises selecting the magnetic memory device for recording information, recording method for a magnetic memory is provided.
  • FIG. 1 is a perspective view schematically illustrating a structure of a magnetic memory 1 according to an embodiment of the present disclosure. 1 is a cross-sectional view schematically showing the structure of a magnetic memory element 10 according to an embodiment of the present disclosure.
  • FIG. 5 is an explanatory diagram for explaining a recording method of the magnetic memory 1 shown in FIG. 4.
  • FIG. 1 It is explanatory drawing for demonstrating the modification of the recording method of the magnetic memory 1 shown in FIG. 1 is a perspective view (No. 1) schematically showing a structure of a magnetic memory 1 having a magnetic memory element 10 according to an embodiment of the present disclosure.
  • FIG. 2 It is explanatory drawing for demonstrating the recording method of the magnetic memory 1 shown in FIG.
  • FIG. 3 is a perspective view (No. 2) schematically showing the structure of a magnetic memory 1 having a magnetic memory element 10 according to an embodiment of the present disclosure.
  • FIG. 6 is a plan view (part 1) illustrating each step in a method for manufacturing a magnetic memory 1 according to an embodiment of the present disclosure.
  • FIG. 12B is a cross-sectional view taken along the line BB ′ of FIG. 12A.
  • FIG. 11 is a plan view (No. 2) for describing each step in the method for manufacturing the magnetic memory 1 according to the embodiment of the present disclosure.
  • FIG. 13B is a cross-sectional view taken along the line BB ′ of FIG. 13A.
  • FIG. 11 is a plan view (No. 3) for describing each step in the method for manufacturing the magnetic memory 1 according to the embodiment of the present disclosure.
  • FIG. 14B is a cross-sectional view taken along the line BB ′ of FIG. 14A.
  • FIG. 14 is a plan view (part 4) illustrating each step in the method of manufacturing the magnetic memory 1 according to the embodiment of the present disclosure.
  • FIG. 15B is a cross-sectional view taken along the line BB ′ of FIG. 15A.
  • FIG. 11 is a plan view (No. 5) for describing each step in the method for manufacturing the magnetic memory 1 according to the embodiment of the present disclosure.
  • FIG. 16B is a cross-sectional view taken along the line BB ′ of FIG. 16A.
  • FIG. 14 is a plan view (No. 6) for describing each step in the method of manufacturing the magnetic memory 1 according to the embodiment of the present disclosure.
  • FIG. 17B is a cross-sectional view taken along the line BB ′ of FIG. 17A.
  • FIG. 14 is a plan view (No. 7) for describing each step in the method of manufacturing the magnetic memory 1 according to the embodiment of the present disclosure.
  • FIG. 18B is a cross-sectional view taken along the line BB ′ of FIG. 18A.
  • FIG. 18B is a cross-sectional view taken along the line CC ′ of FIG. 18A.
  • 6 is a graph showing a ratio (P) of an inversion error with respect to a pulse width when a pulse current flowing through the spin orbital layer 20 is 20 ⁇ A in the magnetic memory 1 according to the first embodiment.
  • 6 is a graph showing changes in perpendicular magnetic anisotropy (Hk) and magnetic braking constant ( ⁇ ) with respect to applied voltage in the magnetic memory 1 according to Example 1; 6 is a graph showing a ratio (P) of an inversion error with respect to a pulse width when an applied voltage is ⁇ 1 V and a pulse current passed through a spin orbital layer 20 is 20 ⁇ A in the magnetic memory 1 according to the first embodiment. 6 is a graph showing a ratio (P) of inversion error with respect to a pulse width when an applied voltage is +1 V and a pulse current passed through a spin orbital layer 20 is 20 ⁇ A in the magnetic memory according to the first embodiment.
  • Hk perpendicular magnetic anisotropy
  • ⁇ magnetic braking constant
  • FIG. 6 is a graph showing a ratio (P) of an inversion error with respect to a pulse width when a voltage of +1 V is applied after a pulse current of 20 ⁇ A is applied to the spin orbit layer 20 in the magnetic memory according to the first embodiment.
  • P ratio of an inversion error with respect to a pulse width when a voltage of +1 V is applied after a pulse current of 20 ⁇ A is applied to the spin orbit layer 20 in the magnetic memory according to the first embodiment.
  • a pulse current of 20 ⁇ A is applied to the spin orbit layer 20 and simultaneously an applied voltage of ⁇ 1 V is applied, and an applied voltage of +1 V is applied after the pulse current is applied
  • It is a graph which shows the ratio (P) of the inversion error with respect to the width.
  • 7 is a graph showing a ratio (P) of inversion error with respect to a pulse current value (Iso) in a magnetic memory according to Example 2.
  • a plurality of constituent elements having substantially the same or similar functional configuration may be distinguished by adding different numerals after the same reference numerals. However, when it is not necessary to particularly distinguish each of a plurality of constituent elements having substantially the same or similar functional configuration, only the same reference numerals are given.
  • similar components in different embodiments may be distinguished by attaching different alphabets after the same reference numerals. However, if it is not necessary to distinguish each similar component, only the same reference numerals are given.
  • the vertical direction of the laminated structure such as the magnetic memory element corresponds to the relative direction when the surface on the substrate on which the magnetic memory element is provided is up, and follows the actual gravitational acceleration. It may be different from the vertical direction.
  • the “vertical direction” (direction perpendicular to the film surface) and “in-plane direction” (film direction) A direction such as a direction parallel to the surface) is used.
  • these terms do not necessarily mean the exact direction of magnetization.
  • phrases such as “the magnetization direction is perpendicular” and “having perpendicular magnetic anisotropy” mean that the magnetization in the vertical direction is superior to the magnetization in the in-plane direction.
  • words such as “the direction of magnetization is in-plane direction” and “having in-plane magnetic anisotropy” indicate that the magnetization in the in-plane direction is superior to the magnetization in the vertical direction.
  • Outline of SOT-MRAM >> ⁇ 1.1.
  • Outline of SOT-MRAM> The STT-MRAM has further advantages such as high-speed operation and the like because it can reduce power consumption and increase capacity.
  • the absolute value of the current required to cause spin torque magnetization reversal is 100 ⁇ A or less for a magnetic memory element with a scale of about 50 nm.
  • SOT-MRAM has been studied as one of the methods.
  • the basic configuration of the magnetic memory element included in the SOT-MRAM is that the magnetization direction is changed by the spin orbital layer that applies the spin orbital torque to the magnetic layer and the spin orbital torque applied from the spin orbital layer. It has a magnetic layer for recording information and a mechanism for reading information recorded on the magnetic layer. Specifically, information recording is performed by injecting spin-polarized electrons induced by passing a current through the spin orbital layer into a magnetic layer whose magnetization direction is not fixed (this is also called spin injection torque). ), Applying a spin torque to the magnetic moment of the magnetic layer and reversing the magnetization direction of the magnetic layer. Therefore, the magnetization direction of the magnetic layer can be reversed by passing a current of a predetermined threshold value or more through the spin orbit layer. Note that 1/0 recording of the magnetic memory element can be performed by changing the polarity of the current.
  • FIG. 1 is an explanatory diagram for explaining the structure and operation of the SOT-MRAM.
  • the left side of FIG. 1 shows the basic structure of one magnetic memory element of the SOT-MRAM.
  • the right side shows the state of electron spin and how spin torque works.
  • a broken line cylinder shown on the right side of FIG. 1 indicates the magnetic layer 100 of the magnetic memory element 10.
  • the SOT-MRAM has a spin orbit layer 20 extended in one direction and a magnetic memory element 10 provided on the spin orbit layer 20.
  • an electrode 50 is connected to the magnetic memory element 10 on a surface facing the surface in contact with the spin orbit layer 20.
  • the spin orbit layer 20 provided extending in one direction is formed of a thin metal material.
  • the spin orbit layer 20 generates spin-polarized electrons by spin-polarizing electrons passing through the spin orbit layer 20.
  • the spin orbital layer 20 applies spin torque to the magnetic moment of the magnetic layer 100 by injecting the generated spin-polarized electrons into a magnetic layer 100 (to be described later) of the magnetic memory element 10, thereby reversing the magnetization direction of the magnetic layer 100. be able to.
  • the magnetic memory element 10 has a structure in which an insulating layer 102 is sandwiched between two magnetic layers 100 and 104, and is provided on the spin orbit layer 20.
  • the magnetic layer 100 as a recording layer for recording information by changing the magnetization direction from the side in contact with the spin orbital layer 20, the insulating layer 102, and the magnetization direction are fixed.
  • It has a stacked structure in which a magnetic layer 104 as a reference layer is sequentially stacked.
  • the magnetic layer 104 as a reference layer functions as part of a mechanism for reading information from the magnetic layer 100 as a recording layer.
  • the magnetic memory element 10 may be a so-called tunnel junction element. Specifically, when a voltage is applied between the magnetic layers 100 and 104, the magnetic memory element 10 can cause a tunnel current to flow through the insulating layer 102 by the tunnel magnetoresistance effect. At this time, the electric resistance of the insulating layer 102 changes depending on whether the magnetization directions of the magnetic layer 100 and the magnetic layer 104 are parallel or antiparallel. In addition, since the magnetization direction of the magnetic layer 100 in contact with the spin orbital layer 20 can be controlled by spin-polarized electrons injected from the spin orbital layer 20, the magnetic memory element 10 includes the magnetization direction of the magnetic layer 100 and the magnetic layer. Information can be recorded by an angle relative to 104.
  • the electrode 50 is provided so as to be electrically connected to the magnetic memory element 10 and allows a current to flow through the magnetic memory element 10 when information is read from the magnetic memory element 10.
  • the magnetic layer 100 is an area that functions to record information, and the insulating layer 102 and the magnetic layer 104 read out information recorded on the magnetic layer 100. It can be said that this is an area that functions as
  • the electrons that have passed through the spin orbital layer 20 are polarized in different spin directions above and below the spin orbital layer 20, as shown on the right side of FIG.
  • spin-polarized electrons 800 polarized on the spin orbit layer 20 are injected into the magnetic layer 100 of the magnetic memory element 10. Therefore, in the magnetic layer 100, the magnetic moment (magnetization direction) 600 of the magnetic layer 100 receives the spin torque 700 by the injected spin-polarized electrons 800. Therefore, when the spin torque 700 received from the spin-polarized electrons 800 exceeds the threshold value, the magnetic moment 600 of the magnetic layer 100 starts precession and reverses.
  • the magnetization direction of the magnetic layer 100 is reversed by the spin orbit interaction between the spin orbit layer 20 and the magnetic layer 100 of the magnetic memory element 10, and information is recorded in the magnetic layer 100. be able to.
  • the electric resistance of the insulating layer 102 changes due to the tunnel magnetoresistance effect based on whether the magnetization directions of the magnetic layers 100 and 104 sandwiching the insulating layer 102 are parallel or antiparallel. Therefore, in the SOT-MRAM, the magnetization direction of the magnetic layer 100 can be detected by measuring the electric resistance of the magnetic memory element 10. Therefore, in the SOT-MRAM, it is possible to detect the magnetization direction of the magnetic layer 100 by detecting the electrical resistance of the magnetic memory element 10, and to read information from the magnetic layer 100 based on the result.
  • the SOT-MRAM has a feature that the inversion speed is fast, for example, 1 nsec or less, and the inversion current is small. Further, as can be seen from the above description, in the SOT-MRAM, the current paths at the time of recording and reading of information are different from each other.
  • the magnetic layer 100 of the magnetic memory element 10 included in the SOT-MRAM can be formed of either an in-plane magnetization film or a perpendicular magnetization film.
  • the magnetic memory element 10 has a circular shape when viewed from above the substrate, and the magnetic memory element 10 having such a shape has strong anisotropy.
  • the obtained perpendicular magnetization film is preferably used as the magnetic layer 100.
  • each magnetic memory element 10 the characteristics of each magnetic memory element 10 vary due to manufacturing variations. Therefore, the current value of the current and the optimum value of the pulse width for stably reversing the magnetization direction of the magnetic layer 100 included in each magnetic memory element 10 are different for each magnetic memory element 10. For this reason, it is difficult to reverse the magnetization direction of the magnetic layer 100 of the plurality of magnetic memory elements 10 included in one magnetic memory uniformly, and as a result, there is a limit to increasing the capacity of the magnetic memory. It was. In addition, since the optimum value changes depending on the temperature of the environment in which the magnetic memory is used, it is difficult to suitably control the current value and pulse width described above when actually using the magnetic memory. . Therefore, it is difficult to suppress the occurrence of reversal errors that cause the magnetic layer 100 of the magnetic memory element 10 not to be reversed as desired or unintentionally.
  • the magnetization direction of the magnetic layer 100 is immediately Is not stable. Then, a reversal error may occur that causes the reversal direction of the magnetic layer 100 to return due to thermal fluctuation or the like.
  • FIG. 2 shows an example of a temporal change in the magnetization direction of the magnetic layer 100 after applying a pulse current to the spin orbital layer.
  • FIG. 2 shows the magnetization coordinate (mx) in the in-plane X-axis direction of the magnetization direction of the magnetic layer 100 and the magnetization coordinate (in the vertical Z-axis direction) in the sample in which the magnetic layer 100 is stacked on the spin orbit layer 20.
  • mz shows the time change, and the application pattern of the current pulse applied to the spin orbit layer 20 is shown below.
  • the magnetization direction of the magnetic layer 100 is reversed in a very short time (1 nanosecond or less) by the spin torque applied from the spin orbit layer 20 to which a pulse current is applied (in FIG. 2). mz).
  • the magnetization direction of the magnetic layer 100 continues precession for a while (several nanoseconds to several tens of nanoseconds) due to the reaction of the reversal after the magnetization reversal (mx in FIG. 2).
  • the energy is higher than that in the stable state, so the magnetization direction of the magnetic layer 100 may return from the inverted state to the state before inversion due to thermal fluctuations and the like.
  • the present inventors have made extensive studies on an SOT-MRAM that can suppress the occurrence of reversal errors and realize stable magnetization reversal.
  • the present inventors focused on the phenomenon in which the magnetic anisotropy and the magnetic braking constant of the magnetic layer 100 change depending on the voltage described below, and led to the creation of an embodiment of the present disclosure. It was.
  • a phenomenon that the present inventors have focused on will be described.
  • the present inventors thought that stable magnetization reversal could be obtained by changing the magnetic anisotropy and magnetic braking constant related to the reversal of the magnetization direction by spin torque by voltage application.
  • the magnetic braking constant is a damping constant or the like indicating the friction of the magnetization motion. The smaller the magnetic braking constant is, the easier the reversal of the magnetization direction is.
  • a magnetic memory element as a sample has a 1.2 nm-thickness CoFeB film (corresponding to the magnetic layer 100), a 2 nm-thickness MgO film, a 3 nm-thickness CoFe film on a base film made of Ta. It has a laminated structure in which a 0.8 nm thick Ru film, a 3 nm thick CoFe film, and a protective film made of Ru are sequentially laminated.
  • the CoFeB film becomes a perpendicular magnetization film due to the interface anisotropy with MgO, and the CoFe film is an in-plane magnetization film. Further, the perpendicular magnetic anisotropy (Hk) and the magnetic braking constant ( ⁇ ) of the CoFeB film were obtained from the ferromagnetic resonance signal.
  • FIG. 3 shows an example of changes in the perpendicular magnetic anisotropy (Hk) and magnetic braking constant ( ⁇ ) of the CoFeB film (magnetic layer 100) due to voltage application.
  • the horizontal axis indicates the applied voltage Va
  • the left vertical axis indicates the perpendicular magnetic anisotropy (Hk)
  • the right vertical axis indicates the magnetic braking constant ( ⁇ ).
  • the applied voltage is shown in the positive direction when the voltage of the electrode provided above the magnetic memory cell is higher than the voltage of the electrode provided below.
  • the perpendicular magnetic anisotropy (Hk) and magnetic braking constant ( ⁇ ) of the CoFeB film (magnetic layer 100) of the magnetic memory element change depending on the applied voltage. Specifically, when the voltage was applied in the positive direction, the perpendicular magnetic anisotropy (Hk) and the magnetic control constant ( ⁇ ) decreased. When the voltage was applied in the negative direction, the perpendicular magnetic anisotropy (Hk) and the magnetic control constant ( ⁇ ) increased.
  • the present inventors can easily reverse the magnetization direction because the perpendicular magnetic anisotropy and the magnetic control constant are reduced by applying a voltage in the positive direction. I thought it was possible. On the contrary, the present inventors increase the perpendicular magnetic anisotropy and the magnetic control constant by applying a voltage in the negative direction. Therefore, the fluctuation of the magnetization direction (precession) is reduced and the thermal fluctuation is reduced. Therefore, the possibility of returning from the inverted state to the state before the inversion can be suppressed to a low level.
  • the inventors of the present disclosure can suppress the occurrence of reversal errors and realize stable magnetization reversal by using such control of magnetic anisotropy and magnetic braking constant by voltage application. It came to create.
  • an embodiment of the present disclosure will be described in detail.
  • FIG. 4 is a perspective view schematically showing the structure of the magnetic memory 1 according to the present embodiment
  • FIG. 5 is a cross-sectional view schematically showing the structure of the magnetic memory element 10 according to the present embodiment. .
  • the basic structure of the magnetic memory 1 includes a spin orbit layer 20, a magnetic memory element 10 provided on the spin orbit layer 20, and a magnetic memory element 10.
  • Electrode layer (voltage application layer) 40 As shown in FIG. 5, the magnetic memory element 10 includes a magnetic layer 100 provided on the spin orbit layer 20 and an insulating layer 102 provided on the magnetic layer 100.
  • a magnetic layer (another magnetic layer) 104 is provided under the electrode layer 40 as a part of the information reading mechanism of the magnetic memory element 10.
  • the spin orbit layer 20 spin-polarizes electrons passing through the spin orbit layer 20 to generate spin-polarized electrons, and injects the generated spin-polarized electrons into the magnetic layer 100.
  • the spin orbit layer 20 is formed of a conductive material that is thin enough that electrons passing therethrough cause spin polarization. Accordingly, the spin orbit layer 20 is preferably formed of a conductive material having high spin polarization efficiency. For example, Al, Ti, V, Cr, Mn, Cu, Zn, Ag, Hf, Ta, W, Re, Pt , Au, Hg, Pb, Si, Ga, GaMn, and GaAs.
  • the conductive material is preferably made of at least one conductive material selected from the group consisting of GaAs, Au, Hg, Pb, Si, Ga, GaMn, and GaAs.
  • the spin orbit layer 20 further includes Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Cd, In, Sb, Te, Hf, Ta, W, Re, Os, Ir, Pt, and Ag. , Au, Hg, Tl, Pb, Bi, Po, At, V, Cr, Mn, Fe, Co, Ni, P, S, Zn, Ga, Ge, As, Se, I, Lu, La, Ce, Pr At least one element selected from the group consisting of Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, and Yb may be added. Furthermore, an underlayer (not shown) may be provided below the spin orbit layer 20 to control the orientation of the spin orbit layer 20.
  • the magnetic layer 100 is made of a ferromagnetic material and is provided on the spin orbit layer 20.
  • the magnetization direction of the magnetic layer 100 is not fixed and changes according to information to be recorded.
  • the magnetic layer 100 is provided so as to be able to be reversed so that its magnetization direction is either parallel or antiparallel to the magnetization direction of the magnetic layer 104 described later.
  • a metal layer (not shown) or a thin insulating layer (not shown) may be provided between the magnetic layer 100 and the spin orbit layer 20.
  • the magnetic layer 100 is formed of a ferromagnetic material having a composition in which a plurality of elements selected from the group consisting of Co, Fe, B, Al, Si, Mn, Ga, Ge, Ni, Cr, and V are combined. It is preferred that Further, the magnetic layer 100 may be configured as a single layer, or may be configured as a laminated body of an insulating layer and a magnetic layer.
  • the insulating layer 102 is made of an insulating material and is provided on the magnetic layer 100.
  • the insulating layer 102 is sandwiched between the magnetic layer 100 and a magnetic layer 104 described later, so that the magnetic memory element 10 can function as a tunnel junction element having a tunnel magnetoresistance effect.
  • the insulating layer 102 can be formed of various insulators such as MgO, Al 2 O 3 , SiO 2 , SrTiO 2 , and AlLaO 3 .
  • the magnetoresistive change rate (that is, the MR ratio) of the magnetic memory element 10 as a tunnel junction element can be further increased.
  • the magnetic layer 104 is made of a ferromagnetic material and is provided on the insulating layer 102.
  • the magnetization direction of the magnetic layer 104 is fixed in a predetermined direction as a reference for the magnetization direction of the magnetic layer 100. Since the magnetic layer 104 serves as a reference for information recorded in the magnetic memory element 10, it is preferable that the magnetic layer 104 be formed of a ferromagnetic material whose magnetization direction is difficult to change.
  • the magnetic layer 104 may be formed of a ferromagnetic material having a large coercive force or magnetic damping constant. Further, the magnetic layer 104 may be formed with a thick film thickness so that the magnetization direction is hardly changed.
  • the magnetic layer 104 is formed of a ferromagnetic material having a composition in which a plurality of elements selected from the group consisting of Co, Fe, B, Al, Si, Mn, Ga, Ge, Ni, Cr, and V are combined. It is preferred that The magnetic layer 104 may be configured as a single layer, or may be configured as a stacked body of an insulating layer and a magnetic layer.
  • the electrode layer 40 is an electrode for applying a voltage to the magnetic layer 100 via the insulating layer 102, and is provided above the insulating layer 102, that is, on the magnetic layer 104.
  • the electrode layer 40 is formed from a nonmagnetic metal material or a magnetic metal material. Note that the formation of the magnetic layer 104 can be omitted by forming the electrode layer 40 from a magnetic metal. In this way, since a ferromagnetic tunnel junction can be formed between the electrode layer 40 and the magnetic layer 100, the magnetic memory element 10 can function as a tunnel junction element that exhibits a tunnel magnetoresistance effect. it can. Therefore, by using the electrode layer 40, not only a voltage can be applied to the magnetic layer 100 but also information can be read from the magnetic memory element 10.
  • the magnitude of the rate of change due to the perpendicular magnetic anisotropy and the voltage of the magnetic braking constant of the magnetic layer 100 varies depending on the configuration of the magnetic memory element 10 including its polarity
  • the material and film thickness of each layer of the magnetic memory element 10 are preferably selected. Similarly, it is preferable to select the size, shape, and the like of the magnetic memory element 10 so that the rate of change is increased.
  • the magnitude of the change rate of the perpendicular magnetic anisotropy of the magnetic layer 100 due to the voltage also changes depending on the interface state between the magnetic layer 100 and the insulating layer 102, so that the change rate becomes large. It is preferable to select a material, processing, and the like of the insulating layer 102. Similarly, it is preferable to select a base film provided under the magnetic layer 100 so that the rate of change is large.
  • the magnetic memory 1 may have a plurality of the basic structures shown in FIG.
  • a plurality of magnetic memory elements 10 are provided on one spin orbital layer 20 along the direction in which the spin orbital layer 20 extends (first direction).
  • a corresponding electrode layer 40 is provided on each magnetic memory element 10.
  • the plurality of electrode layers 40 extend along a direction (second direction) orthogonal to the direction in which the spin orbit layer 20 extends (see FIG. 8).
  • the magnetic memory 1 may have the following structure.
  • the magnetic memory 1 has a plurality of magnetic memory elements 10 arranged in a matrix on a substrate.
  • the plurality of spin orbital layers 20 are the first orbital layers common to the respective magnetic memory element arrays composed of the plurality of magnetic memory elements 10 arranged along the first direction. It is provided to extend along the direction.
  • the plurality of electrode layers 40 are provided so as to extend along the second direction as a metal layer common to each of the magnetic memory element rows including the plurality of magnetic memory elements 10 arranged along the second direction. (See FIG. 10).
  • the magnetic memory 1 provided with the high-density magnetic memory elements 10 can be realized.
  • the magnetic memory 1 is not limited to the structure shown in FIGS. 8 and 10, and the magnetic memory 1 according to the present embodiment has more magnetic memory elements 10. It may be.
  • FIG. 6 is an explanatory diagram for explaining a recording method of the magnetic memory 1 shown in FIG. Specifically, on the lower side of FIG. 6, an application pattern of a pulse current applied to the spin orbit layer 20 of the magnetic memory element 10 and a pulse voltage applied to the electrode layer 40 is shown. Furthermore, on the upper side of FIG.
  • the electrode layer 40 is used to reduce the magnetic anisotropy and the magnetic braking constant of the magnetic layer 100.
  • a positive voltage (first voltage) is applied to the magnetic layer 100 such that the electrode layer 40 side is higher than the lower electrode of the magnetic memory element 10.
  • a voltage direction that reduces the magnetic anisotropy and the magnetic braking constant of the magnetic layer 100 is referred to as an inversion promoting direction.
  • a pulsed pulse current is passed through the spin orbit layer 20.
  • the electrode layer 40 side is a magnetic memory so as to increase the magnetic anisotropy and magnetic braking constant of the magnetic layer 100 after the pulse current or after the pulse current is reduced.
  • a negative voltage (second voltage) that is lower than the lower electrode of the element 10 is applied to the magnetic layer 100.
  • a voltage direction that increases the magnetic anisotropy and the magnetic braking constant of the magnetic layer 100 is referred to as an inversion suppression direction.
  • the magnetization direction of the magnetic layer 100 is rapidly reversed compared to the case of FIG. 2 by applying a voltage in the reversal promoting direction to the magnetic layer 100 by the electrode layer 40. (Mz in FIG. 6). Furthermore, as shown in the upper side of FIG. 6, after the magnetization direction is reversed, by applying a voltage in the reversal suppression direction to the magnetic layer 100 by the electrode layer 40, the precession after the magnetization reversal is quickly converged. (Mx in FIG. 6).
  • the magnetization direction can be quickly reversed, and furthermore, the fluctuation of the magnetization direction (precession) is reduced, and the state from the reversed state to the pre-reversed state due to the influence of thermal fluctuation or the like.
  • the possibility of returning can be kept low.
  • the occurrence of reversal errors can be suppressed and the magnetization direction of the magnetic layer 100 of the magnetic memory element 10 can be stably reversed.
  • FIG. 6 is an example of the recording method according to the present embodiment, and the present embodiment may include other modifications.
  • modifications 1 to 3 of the recording method according to the present embodiment will be described with reference to FIG.
  • FIG. 7 is an explanatory diagram for describing a modification of the recording method of the magnetic memory 1 according to an embodiment of the present disclosure.
  • Modification 1 In Modification 1, as shown on the left side of FIG. 7, a pulse current is passed through the spin orbit layer 20 during recording. Furthermore, the electrode layer 40 is used to apply a voltage in the direction of reversal suppression to the magnetic layer 100 after the pulse current or after the pulse current has decreased. In this way, by applying a voltage (third voltage) in the reversal suppression direction to the magnetic layer 100 by the electrode layer 40, the precession after the magnetization reversal can be quickly converged.
  • Modification 2 In the second modification, as shown in the center of FIG. 7, during recording, a pulse current is applied to the spin orbit layer 20, and at the same time, a voltage in the inversion promoting direction is applied to the magnetic layer 100 using the electrode layer 40. To do. As described above, the magnetization direction of the magnetic layer 100 can be quickly reversed by applying a voltage in the reversal promoting direction to the magnetic layer 100 by the electrode layer 40.
  • Modification 3 In the third modification, as shown on the right side of FIG. 7, at the time of recording, a pulse current is applied to the spin orbit layer 20, and at the same time, a voltage in the inversion promoting direction is applied to the magnetic layer 100 using the electrode layer 40. . Next, a negative pulse current having a polarity opposite to that of the pulse current is supplied to the spin orbit layer 20, and at the same time, a voltage in a reversal suppression direction is applied to the magnetic layer 100 using the electrode layer 40.
  • a pulse current to the spin orbital layer 20 and applying a voltage to the magnetic layer 100 by the electrode layer 40, the precession after magnetization reversal can be quickly converged.
  • the polarity of the applied current and voltage can be reversed depending on the structure, material, etc. of the magnetic memory element 10. Further, the pulse shape of the applied current and voltage may be a square wave, a trapezoid or a certain degree of overshoot.
  • the magnetic memory 1 may include a plurality of magnetic memory elements 10. Even in such a magnetic memory 1, information can be selectively recorded in a desired magnetic memory element 10 by controlling the voltage applied to each magnetic memory element 10. Therefore, a recording method of such a magnetic memory 1 will be described below.
  • FIG. 8 is a perspective view schematically showing the structure of the magnetic memory 1 having the magnetic memory element 10 according to the present embodiment.
  • FIG. 9 is a diagram for explaining a recording method of the magnetic memory 1 shown in FIG. It is explanatory drawing. Specifically, the magnetic memory element 10 on which recording is performed is shown on the upper side of FIG. 9, the pulse current application pattern of the spin orbit layer 20 is shown in the middle stage, and a plurality of electrodes are shown in the lower stage. An application pattern of voltages Va, Vb, Vc applied to the layers 40a, 40b, 40c (see FIG. 8) is shown.
  • Electrode layers 40a, 40b, and 40c are provided on the magnetic memory elements 10a, 10b, and 10c, respectively.
  • a pulse current is applied to the spin orbit layer 20, and at the same time,
  • the corresponding electrode layer 40a applies a voltage in the inversion accelerating direction (fourth voltage) to the magnetic layer 100 of the magnetic memory element 10a. Further, after the pulse current or after the pulse current has decreased, a voltage in the inversion suppression direction is applied to the magnetic layer 100 of the magnetic memory element 10a by the electrode layer 40a.
  • the magnetization direction of the magnetic layer 100 of the magnetic memory element 10a can be quickly reversed, and further, the precession of the magnetization direction is reduced, and the magnetic layer 100 is reversed from the reversed state due to the influence of thermal fluctuation or the like.
  • the possibility of returning to the previous state can be kept low.
  • the magnetization direction of the magnetic layer 100 of the magnetic memory element 10a can be stably reversed.
  • the corresponding electrode layers 40b and 40c are used to apply the voltage in the inversion suppression direction (fifth voltage). Applied to the magnetic layer 100 of the magnetic memory element 10b, 10c. By doing so, even if spin torque is applied to the ferromagnetic layers 100 of the magnetic memory elements 10b and 10c, the magnetization direction of the magnetic layer 100 is not easily reversed by the voltage in the reversal suppression direction. Information can be prevented from being recorded in the magnetic memory elements 10b and 10c. That is, according to the present embodiment, information can be recorded only in the desired magnetic memory element 10a.
  • the voltage in the inversion promotion direction or the voltage in the inversion suppression direction may be applied to the magnetic layer 100 of each of the magnetic memory elements 10a to 10c using the corresponding electrode layers 40a to 40c.
  • the voltage application pattern in the present embodiment is not limited to the example shown in FIG. 9 and may be other examples.
  • FIG. 10 is a perspective view schematically showing the structure of the magnetic memory 1 having the magnetic memory element 10 according to the present embodiment.
  • FIG. 11 is a diagram for explaining a recording method of the magnetic memory 1 shown in FIG. It is explanatory drawing. Specifically, the magnetic memory element 10 on which recording is performed is shown on the upper side of FIG.
  • the magnetic memory 1 has nine magnetic memory elements 10a to 10i provided in a matrix on a substrate.
  • the magnetic memory 1 includes a spin orbit layer 20a common to a magnetic memory element array composed of a plurality of magnetic memory elements 10a to 10c, and a spin orbit layer common to a magnetic memory element array composed of a plurality of magnetic memory elements 10d to 10f. 20b, and a spin orbit layer 20c common to a magnetic memory element array composed of a plurality of magnetic memory elements 10g to 10i.
  • the magnetic memory 1 is common to the electrode layer 40a common to the magnetic memory element rows composed of the plurality of magnetic memory elements 10a, 10d, and 10g, and to the magnetic memory element row composed of the plurality of magnetic memory elements 10b, 10e, and 10h.
  • An electrode layer 40b and an electrode layer 40c common to a magnetic memory element row including a plurality of magnetic memory elements 10c, 10f, and 10i are provided.
  • a pulse current is applied to the spin orbit layer 20b corresponding to the magnetic memory element 10e, and at the same time, corresponding to the magnetic memory element 10e.
  • a voltage in the direction of inversion promotion is applied to the magnetic layer 100 of the magnetic memory element 10e.
  • a voltage in the inversion suppression direction is applied to the magnetic layer 100 of the magnetic memory element 10e using the electrode layer 40b.
  • the magnetization direction of the ferromagnetic layer 100 of the magnetic memory element 10e can be quickly reversed, and further, the precession of the magnetization direction can be reduced, and the magnetization state can be changed from the reversed state due to the influence of thermal fluctuation or the like. The possibility of returning to the state before inversion can be kept low. As a result, the magnetization direction of the magnetic layer 100 of the magnetic memory element 10e can be stably reversed.
  • a pulse current is applied to the spin orbit layers 20a and 20c while current and voltage are applied to the spin orbit layer 20b and the electrode layer 40a.
  • a voltage in the reversal suppression direction is applied to the magnetic layer 100 of the magnetic memory elements 10d and 10g using the electrode layers 40a and 40c. By doing so, no spin torque is applied to the magnetic layers 100 of the magnetic memory elements 10a to 10c and 10g to 10i on the spin orbit layers 20a and 20b to which no current is applied.
  • the magnetization direction of is not reversed.
  • the magnetization direction of the magnetic layers 100 of the magnetic memory elements 10d and 10g to which the spin torque is applied by the spin orbit layer 20b is not reversed because the voltage in the reversal suppression direction is applied. That is, according to the present embodiment, information can be recorded only in the desired magnetic memory element 10e.
  • a pulse current is applied to the corresponding spin orbit layer 20 and at the same time, a voltage in the inversion promoting direction is applied by the corresponding electrode layer 40, thereby recording on the desired magnetic memory element 10. It can be carried out.
  • information can be prevented from being erroneously recorded by applying a voltage in the inversion suppression direction by the corresponding electrode layer 40.
  • each magnetic memory element 10 When reading information from the magnetic memory 1 of FIG. 10, the magnetization directions of the magnetic layers 100 of all the magnetic memory elements 10 on the spin orbit layer 20 corresponding to the magnetic memory element 10 to be read in the magnetic memory 1 are changed. It is only necessary to perform an inversion operation and detect a resistance change of each magnetic memory element 10 before and after the inversion. In this case, by performing the reversing operation again, each magnetic memory element 10 can be returned to the original recording state (original magnetization direction).
  • FIGS. 12A to 18C are plan views for explaining each process in the method for manufacturing the magnetic memory 1 according to the embodiment of the present disclosure
  • FIGS. 12B to 18B are B--Bs in the corresponding plan views. It is sectional drawing of a B 'cross section.
  • 18C is a cross-sectional view taken along the line CC ′ in the plan view of FIG. 18A.
  • a spin orbit layer 300 made of a conductive material is formed on a substrate 200 on which electrodes (not shown), selection transistors (not shown), and the like are formed. Specifically, for example, a 5 nm-thick W film is formed as the spin orbit layer 300.
  • a magnetic layer 400, an insulating layer 402, and a magnetic layer 404 are stacked on the substrate 200 described above.
  • the magnetic layer 400 a laminated film made of a FeCoB film having a thickness of 1.2 nm, a Ta film having a thickness of 0.2 nm, a FeCoB film having a thickness of 0.8 nm, and a MgO film having a thickness of 0.5 nm.
  • the 0.5 nm-thickness MgO film is a film for imparting perpendicular magnetization to the magnetic layer 400.
  • an MgO film with a thickness of 2 nm is formed.
  • the magnetic layer 404 for example, a Ta film with a thickness of 2 nm, a Ru film with a thickness of 5 nm, a CoPt film with a thickness of 2 nm, a Ru film with a thickness of 0.8 nm, a W film with a thickness of 0.2 nm, a film thickness.
  • a laminated film made of a 1 nm FeCoB film is formed.
  • the magnetic layer 404, the insulating layer 402, the magnetic layer 400, and the spin orbit layer 300 are formed in an RIE (stripe pattern). Etching is performed using Reactive Ion Etching) or the like.
  • an insulating film 202 is embedded between each stripe-like stacked structure. At this time, as shown in FIG. 15B, an insulating film 202 is formed so as to cover the laminated structure.
  • planarization is further performed by CMP (Chemical-Mechanical Polishing) until the upper surface of the magnetic layer 404 appears.
  • an electrode layer 500 is formed so as to cover the magnetic layer 404 and the insulating film 202.
  • an electrode layer is formed using a resist pattern (not shown) as a mask so as to form a stripe shape extending along a direction orthogonal to the direction in which the spin orbit layer 300 extends.
  • 500 is etched by RIE or the like. At this time, etching is performed up to the spin orbit layer 300.
  • the magnetic memory 1 according to the present embodiment can be formed by forming wirings and the like.
  • the magnetic memory 1 according to the present embodiment can be manufactured by using an apparatus and conditions used for manufacturing a general semiconductor device.
  • the magnetic memory 1 according to the present embodiment can be manufactured by appropriately using a sputtering method, a CVD (Chemical Vapor Deposition) method, a photolithography method, an etching method, a CMP method, and the like.
  • the magnetic memory according to the first embodiment includes a W film having a thickness of 5 nm as the spin orbit layer 20, a FeCoB film having a thickness of 1.5 nm as the magnetic layer 100, a MgO film having a thickness of 2 nm as the insulating layer 102, and a magnetic layer.
  • 104 and the electrode layer 40 include a 1 nm thick FeCoB film and a 5 nm thick TbFeCo film.
  • the magnetic memory has a W film having a thickness of 5 nm as a protective film on the stacked film. The size of the magnetic memory element included in the magnetic memory was 1 ⁇ m square.
  • the magnetic memory 1 an insulating film made of SiO 2 is embedded between the magnetic memory elements, and wirings are formed on the magnetic memory element. Note that, since the laminated film forms a ferromagnetic tunnel junction with the magnetic layer 100, information recorded in the magnetic memory element 10 can be read from the resistance value of the magnetic memory element 10.
  • the resistance of the magnetic memory element of the magnetic memory according to the first embodiment is 60 k ⁇ in the low resistance state and 1.1 M ⁇ in the high resistance state.
  • FIG. 19 shows the ratio (P) of the reversal error with respect to the pulse width when the pulse current flowing through the spin orbit layer 20 is 20 ⁇ A in the magnetic memory according to the first embodiment.
  • the graph shown in FIG. 19 is a result in a state in which no voltage is applied to the magnetic layer 100 by the electrode layer 40 of the magnetic memory.
  • the horizontal axis in FIG. 19 indicates the pulse width (PW)
  • the vertical axis indicates the inversion error rate (P).
  • the effect of voltage application is that a voltage is applied to each magnetic memory element of the magnetic memory according to the first embodiment using the electrode layer 40, and magnetic anisotropy (Hk) of the magnetic layer 100 of the magnetic memory element is obtained using ferromagnetic resonance. ) And the magnetic braking constant ( ⁇ ) were evaluated by measuring changes with voltage.
  • the result is shown in FIG. In FIG. 20, the horizontal axis represents the applied voltage (Va), the left vertical axis represents the perpendicular magnetic anisotropy (Hk), and the right vertical axis represents the magnetic braking constant ( ⁇ ). Yes.
  • the applied voltage is shown in the positive direction when the voltage of the electrode provided above the magnetic memory cell is higher than the voltage of the electrode provided below.
  • the perpendicular magnetic anisotropy (Hk) and the magnetic braking constant ( ⁇ ) change depending on the applied voltage. Specifically, when a voltage was applied in the positive direction, the perpendicular magnetic anisotropy (Hk) and the magnetic control constant ( ⁇ ) decreased (inversion promoting direction). When the voltage was applied in the negative direction, the perpendicular magnetic anisotropy (Hk) and the magnetic control constant ( ⁇ ) increased (inversion suppression direction).
  • 21A and 21B show the ratio of the inversion error to the pulse width when the applied voltage is ⁇ 1 V or +1 V and the pulse current flowing through the spin orbit layer 20 is 20 ⁇ A in the magnetic memory 1 according to the first embodiment ( P). Specifically, FIG. 21A shows the result when the applied voltage is ⁇ 1V (inversion suppression direction), and FIG. 21B shows the result when the applied voltage is + 1V (inversion promotion direction).
  • a pulse current is passed through the spin orbit layer 20 without applying a voltage to the electrode layer 40, and a voltage of +1 V is applied to the electrode layer 40 after the pulse current is reduced.
  • the ratio (P) of the reversal error was examined.
  • the pulse current was 20 ⁇ A, and the pulse width was changed. The results obtained at this time are shown in FIG.
  • the inversion error ratio (P) is 0 in the range of the pulse width (PW) from 0.4 ns to 0.5 ns, that is, the inversion error is eliminated. Therefore, the effect by applying a voltage using the electrode layer 40 is recognized.
  • a pulse current is passed through the spin orbit layer 20 with a voltage of ⁇ 1 V applied to the electrode layer 40, and after the pulse current is reduced, +1 V is applied to the electrode layer 40.
  • the ratio (P) of reversal error when a voltage was applied was examined.
  • the pulse current was 20 ⁇ A, and the pulse width was changed. The results obtained at this time are shown in FIG.
  • Example 2 In which two magnetic memory elements were provided in the common spin orbit layer 20 was examined.
  • Example 2 the same magnetic memory element as in Example 1 was provided, and the interval between adjacent magnetic memories was set to 2 ⁇ m.
  • a pulse current (Iso) having a pulse width of 0.5 nsec was applied to the common spin orbit layer 20 while changing the current value. Further, a voltage of ⁇ 1 V is applied to the electrode layer 40 of one magnetic memory element (element 1), and a voltage of +1 V is applied to the electrode layer 40 of the other magnetic memory element (element 2) when a pulse current is applied. After the pulse current was reduced and applied, a voltage of -1 V was applied. The results obtained in this way are shown in FIG. In FIG. 24, the horizontal axis indicates the pulse current (Iso), and the vertical axis indicates the inversion error rate (P).
  • the magnetic memory 1 according to the present embodiment may be mounted on the same semiconductor chip together with a semiconductor circuit forming an arithmetic unit or the like to form a semiconductor device (System-on-a-Chip: SoC). Further, the magnetic memory 1 according to the present embodiment may be mounted on various electric devices in which a storage device can be mounted.
  • the magnetic memory 1 is used in various electronic devices such as various mobile devices (smartphones, tablet PCs (Personal Computers), etc.), notebook PCs, wearable devices, game devices, music devices, video devices, or digital cameras. It may be mounted as a memory for temporary storage or as a storage.
  • a spin orbital layer in which spin-polarized electrons are generated by current A magnetic memory element having a laminated structure composed of a magnetic layer and an insulating layer whose magnetization direction changes according to information to be recorded, and provided on the spin orbital layer; A voltage application layer for applying a voltage to the magnetic layer through the insulating layer; With The voltage application layer changes the magnetic anisotropy or the magnetic braking constant of the magnetic layer by applying a voltage to the magnetic layer at the same time as the current flows through the spin orbit layer.
  • Magnetic memory (2) The magnetic memory according to (1), wherein the voltage application layer further includes another magnetic layer different from the magnetic layer.
  • the spin orbital layer is provided to extend along a first direction;
  • a plurality of the magnetic memory elements are provided along the first direction on the spin orbital layer,
  • a plurality of voltage application layers are provided for applying a voltage to each of the magnetic layers of the plurality of magnetic memory elements;
  • the magnetic memory according to (1) or (2) above.
  • a plurality of magnetic memory elements each having a laminated structure composed of a magnetic layer and an insulating layer whose magnetization direction changes according to information to be recorded, and arranged in a matrix;
  • a plurality of spin orbital layers that are provided so as to correspond to each of the magnetic memory element arrays composed of the plurality of magnetic memory elements arranged along the first direction and in which spin-polarized electrons are generated by an electric current;
  • a plurality of magnetic memory element rows each including the plurality of magnetic memory elements arranged along a second direction orthogonal to the first direction, and the plurality of magnetic memory element rows included in each magnetic memory element row;
  • a plurality of voltage application layers for applying a voltage to each of the magnetic layers of the magnetic memory element via the insulating layer; With The voltage application layer applies a voltage to the magnetic layer of the corresponding magnetic memory element at the same time as the current flows through the spin orbital layer, so that the magnetic anisotropy or magnetic braking constant of the magnetic layer is applied.
  • a magnetic memory recording method comprising: The magnetic memory is A spin orbital layer in which spin-polarized electrons are generated by current, A magnetic memory element having a laminated structure composed of a magnetic layer and an insulating layer whose magnetization direction changes according to information to be recorded, and provided on the spin orbital layer; A voltage application layer for applying a voltage to the magnetic layer through the insulating layer; Have The voltage application layer applies a first voltage to the magnetic layer so as to reduce the magnetic anisotropy of the magnetic layer or reduce the magnetic braking constant, and simultaneously cause a current to flow through the spin orbital layer. , Including that, Magnetic memory recording method.
  • a second voltage having a polarity opposite to the polarity of the first voltage is applied to the magnetic layer by the voltage application layer after the current is reduced or after the current is reduced;
  • a magnetic memory recording method comprising: The magnetic memory is A spin orbital layer in which spin-polarized electrons are generated by current, A magnetic memory element having a laminated structure composed of a magnetic layer and an insulating layer whose magnetization direction changes according to information to be recorded, and provided on the spin orbital layer; A voltage application layer for applying a voltage to the magnetic layer through the insulating layer; Have A current is passed through the spin orbital layer, A third voltage is applied to the magnetic layer so as to improve the magnetic anisotropy of the magnetic layer or improve the magnetic braking constant by the voltage application layer after the current is reduced or after the current is reduced.
  • a magnetic memory recording method comprising:
  • the magnetic memory is A plurality of magnetic memory elements each having a laminated structure composed of a magnetic layer and an insulating layer whose magnetization direction changes according to information to be recorded, and arranged in a matrix;
  • a plurality of spin orbital layers that are provided so as to correspond to each of the magnetic memory element arrays composed of the plurality of magnetic memory elements arranged along the first direction and in which spin-polarized electrons are generated by an electric current;
  • a plurality of magnetic memory element rows each including the plurality of magnetic memory elements arranged along a second direction orthogonal to the first direction, and the plurality of magnetic memory element rows included in each magnetic memory element row;
  • a plurality of voltage application layers for applying a voltage to each of the magnetic layers of the magnetic memory element via the insulating layer; Have Selecting the magnetic memory element for recording information by controlling the voltage applied to the magnetic layer by the voltage application layer; Magnetic memory recording method.
  • the selection of the magnetic memory element for recording the information is as follows:
  • the voltage application layer corresponding to the magnetic memory element that records the information applies a fourth voltage so as to reduce the magnetic anisotropy of the magnetic layer or reduce the magnetic braking constant, and at the same time, Performed by passing a current through the spin orbit layer corresponding to the magnetic memory element for recording information, The recording method of the magnetic memory as described in said (8).
  • the voltage application layer corresponding to the magnetic memory element other than the magnetic memory element for recording the information has a polarity opposite to the polarity of the fourth voltage. Applying a fifth voltage to the magnetic layer;

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】反転エラーの発生を抑え、安定した記録を行うことが可能な磁気メモリを提供する。 【解決手段】電流によりスピン偏極電子が生じるスピン軌道層と、記録する情報に応じて磁化方向が変化する磁性層及び絶縁層からなる積層構造を持ち、前記スピン軌道層上に設けられた磁気メモリ素子と、前記絶縁層を介して前記磁性層に電圧を印加する電圧印加層と、を備え、前記電圧印加層は、前記スピン軌道層に前記電流が流れると同時に、前記磁性層に対して電圧を印加することにより、当該磁性層の磁気異方性もしくは磁気制動定数を変化させる、磁気メモリを提供する。

Description

磁気メモリ及び磁気メモリの記録方法
　本開示は、磁気メモリ及び磁気メモリの記録方法に関する。
　大容量サーバからモバイル端末に至るまで、各種情報機器の飛躍的な発展に伴い、これを構成するメモリやロジックなどの素子においても高集積化、高速化、低消費電力化等、さらなる高性能化が追求されている。特に不揮発性半導体メモリの進歩は著しく、例えば、大容量ファイルメモリとしてのフラッシュメモリは、ハードディスクドライブを駆逐する勢いで普及が進んでいる。一方、コードストレージ用途さらにはワーキングメモリへの適用を睨み、現在一般に用いられているＮＯＲフラッシュメモリ、ＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）等を置き換えるべくＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　ｒａｎｄｏｍ　ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＰＣＲＡＭ（Ｐｈａｓｅ－Ｃｈａｎｇｅ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）などの様々なタイプの半導体メモリの開発が進められている。なお、これらのうちの一部は既に実用化されている。
　上述したうちの１つであるＭＲＡＭは、ＭＲＡＭの有する磁気メモリ素子の磁性体の磁化状態を変化させることにより、電気抵抗が変化することを利用して、情報の記録を行う。このようなＭＲＡＭは、高速動作が可能でありつつ、ほぼ無限（１０１５回以上）の書き換えが可能であり、さらには信頼性も高いことから、すでに産業オートメーションや航空機などの分野で使用されている。さらに、ＭＲＡＭは、その高速動作と高い信頼性とから、今後コードストレージやワーキングメモリへの展開が期待されている。
　上述のようなＭＲＡＭのうち、スピントルク磁化反転を用いて磁性体の磁化を反転させるＭＲＡＭについては、高速動作等の上述の利点を有しつつ、低消費電力化、大容量化が可能であることから、更なる大きな期待が寄せられている。なお、このようなスピントルク磁化反転を利用したＭＲＡＭは、ＳＴＴ－ＭＲＡＭ（Ｓｐｉｎ　Ｔｒａｎｓｆｅｒ　Ｔｏｒｑｕｅ－Ｍａｇｎｅｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ)（スピン注入型ＭＲＡＭ）と呼ばれている。
　また、ＭＲＡＭにおいて大容量化をさらに進めるためには、磁化を反転させる反転電流をさらに低下させることが求められる。その方法の一つとしては、非磁性金属に電流を流したときに誘起されるスピン分極により生じるスピン軌道トルク（Ｓｐｉｎ　Ｏｒｂｉｔ　Ｔｏｒｑｕｅ）を利用して情報を記録するＳＯＴ－ＭＲＡＭ（Ｓｐｉｎ　Ｏｒｂｉｔ　Ｔｏｒｑｕｅ－Ｍａｇｎｅｔｉｃ　ｒａｎｄｏｍ　ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）が検討されている。
　ＳＯＴ－ＭＲＡＭの有する磁気メモリ素子の基本構成は、磁化方向が変化して情報の記録を行う磁性層と、スピン軌道トルクを磁性層に与えるスピン軌道層と、磁性層に記録された情報を読み出す機構とを持つ。例えば、下記の特許文献１及び非特許文献１には、スピン軌道トルクを用いて、磁化方向を反転させるＳＯＴ-ＭＲＡＭが開示されている。
特開２０１４－４５１９６号公報
Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ　１０４,０４２４０６（２０１４） Ｎａｔｕｒｅ　Ｍａｔｅｒｉａｌｓ　３１７２　（２０１２）
　ところで、ＳＯＴ－ＭＲＡＭの有する磁気メモリ素子の磁性層については、面内磁化膜及び垂直磁化膜のどちらによっても形成することができるが、ＳＯＴ-ＭＲＡＭの大容量化のためには、垂直磁化膜を用いることが好ましい。磁性層として垂直磁化膜を用いた場合には、スピン軌道層に電流を流している間、当該磁性層には、磁化方向を回転させる力が働き続ける。従って、磁性層の磁化方向を所望の方向に安定的に反転させるためには、スピン軌道層に流すパルス電流の電流値と時間幅（パルス幅）とを厳密に制御することが求められる。
　しかしながら、複数の磁気メモリ素子を集積した磁気メモリにおいては、各磁気メモリ素子の特性はばらつき、磁性層の磁化方向を所望の方向に安定的に反転させるための電流値及びパルス幅の最適値は、磁気メモリ素子ごとに異なる。さらに、磁気メモリが使用される環境の温度等に応じて、上記最適値が変化するため、スピン軌道層に流す電流の電流値とパルス幅とを好適に制御することは難しい。従って、磁気メモリ素子の磁性層が所望のように反転しない、もしくは、意図せず反転してしまうような、反転エラーの発生を抑えることが難しい。
　そこで、本開示では、反転エラーの発生を抑え、安定した記録を行うことが可能な磁気メモリ及び磁気メモリの記録方法を提案する。
　本開示によれば、電流によりスピン偏極電子が生じるスピン軌道層と、記録する情報に応じて磁化方向が変化する磁性層及び絶縁層からなる積層構造を持ち、前記スピン軌道層上に設けられた磁気メモリ素子と、前記絶縁層を介して前記磁性層に電圧を印加する電圧印加層と、を備え、前記電圧印加層は、前記スピン軌道層に前記電流が流れると同時に、前記磁性層に対して電圧を印加することにより、当該磁性層の磁気異方性もしくは磁気制動定数を変化させる、磁気メモリが提供される。
　本開示によれば、記録する情報に応じて磁化方向が変化する磁性層及び絶縁層からなる積層構造をそれぞれ持ち、マトリックス状に配置された複数の磁気メモリ素子と、第１の方向に沿って並ぶ前記複数の磁気メモリ素子からなる磁気メモリ素子列のそれぞれに対応するように設けられ、電流によりスピン偏極電子が生じる複数のスピン軌道層と、前記第１の方向と直交する第２の方向に沿って並ぶ前記複数の磁気メモリ素子からなる磁気メモリ素子行のそれぞれに対応するように設けられ、前記各磁気メモリ素子行に含まれる前記複数の磁気メモリ素子の前記磁性層のそれぞれに前記絶縁層を介して電圧を印加する複数の電圧印加層と、を備え、前記電圧印加層は、前記スピン軌道層に前記電流が流れると同時に、対応する前記磁気メモリ素子の前記磁性層に対して電圧を印加することにより、当該磁性層の磁気異方性もしくは磁気制動定数を変化させる、磁気メモリが提供される。
　本開示によれば、磁気メモリの記録方法であって、前記磁気メモリは、電流によりスピン偏極電子が生じるスピン軌道層と、記録する情報に応じて磁化方向が変化する磁性層及び絶縁層からなる積層構造を持ち、前記スピン軌道層上に設けられた磁気メモリ素子と、前記絶縁層を介して前記磁性層に電圧を印加する電圧印加層と、を有し、前記電圧印加層により、前記磁性層の磁気異方性を低下させる、もしくは、磁気制動定数を低下させるように第１の電圧を前記磁性層に印加し、同時に、前記スピン軌道層に電流を流す、ことを含む、磁気メモリの記録方法が提供される。
　本開示によれば、磁気メモリの記録方法であって、前記磁気メモリは、電流によりスピン偏極電子が生じるスピン軌道層と、記録する情報に応じて磁化方向が変化する磁性層及び絶縁層からなる積層構造を持ち、前記スピン軌道層上に設けられた磁気メモリ素子と、前記絶縁層を介して前記磁性層に電圧を印加する電圧印加層と、を有し、前記スピン軌道層に電流を流し、前記電流に遅れて、もしくは、前記電流が減じた後に、前記電圧印加層により、前記磁性層の磁気異方性を向上させる、もしくは、磁気制動定数を向上させるように第３の電圧を前記磁性層に印加する、ことを含む、磁気メモリの記録方法が提供される。
　本開示によれば、磁気メモリの記録方法であって、前記磁気メモリは、記録する情報に応じて磁化方向が変化する磁性層及び絶縁層からなる積層構造をそれぞれ持ち、マトリックス状に配置された複数の磁気メモリ素子と、第１の方向に沿って並ぶ前記複数の磁気メモリ素子からなる磁気メモリ素子列のそれぞれに対応するように設けられ、電流によりスピン偏極電子が生じる複数のスピン軌道層と、前記第１の方向と直交する第２の方向に沿って並ぶ前記複数の磁気メモリ素子からなる磁気メモリ素子行のそれぞれに対応するように設けられ、前記各磁気メモリ素子行に含まれる前記複数の磁気メモリ素子の前記磁性層のそれぞれに前記絶縁層を介して電圧を印加する複数の電圧印加層と、を有し、前記電圧印加層により前記磁性層に印加する電圧を制御することにより、情報を記録する前記磁気メモリ素子を選択することを含む、磁気メモリの記録方法が提供される。
　以上説明したように本開示によれば、反転エラーの発生を抑え、安定した記録を行うことが可能である。
　なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
ＳＯＴ-ＭＲＡＭの構造及び動作を説明するための説明図である。 スピン軌道層にパルス電流を与えた後の磁性層１００の磁化方向の時間変化の一例を示す。 磁性層の垂直磁気異方性（Ｈｋ）及び磁気制動定数（α）の電圧による変化の一例を示す。 本開示の一実施形態に係る磁気メモリ１の構造を模式的に示した斜視図である。 本開示の一実施形態に係る磁気メモリ素子１０の構造を模式的に示した断面図である。 図４に示す磁気メモリ１の記録方法を説明するための説明図である。 図４に示す磁気メモリ１の記録方法の変形例を説明するための説明図である。 本開示の一実施形態に係る磁気メモリ素子１０を有する磁気メモリ１の構造を模式的に示した斜視図（その１）である。 図８に示す磁気メモリ１の記録方法を説明するための説明図である。 本開示の一実施形態に係る磁気メモリ素子１０を有する磁気メモリ１の構造を模式的に示した斜視図（その２）である。 図１０に示す磁気メモリ１の記録方法を説明するための説明図である。 本開示の一実施形態に係る磁気メモリ１の製造方法における各工程を説明する平面図（その１）である。 図１２ＡのＢ－Ｂ´に沿って切断した場合の断面図である。 本開示の一実施形態に係る磁気メモリ１の製造方法における各工程を説明する平面図（その２）である。 図１３ＡのＢ－Ｂ´に沿って切断した場合の断面図である。 本開示の一実施形態に係る磁気メモリ１の製造方法における各工程を説明する平面図（その３）である。 図１４ＡのＢ－Ｂ´に沿って切断した場合の断面図である。 本開示の一実施形態に係る磁気メモリ１の製造方法における各工程を説明する平面図（その４）である。 図１５ＡのＢ－Ｂ´に沿って切断した場合の断面図である。 本開示の一実施形態に係る磁気メモリ１の製造方法における各工程を説明する平面図（その５）である。 図１６ＡのＢ－Ｂ´に沿って切断した場合の断面図である。 本開示の一実施形態に係る磁気メモリ１の製造方法における各工程を説明する平面図（その６）である。 図１７ＡのＢ－Ｂ´に沿って切断した場合の断面図である。 本開示の一実施形態に係る磁気メモリ１の製造方法における各工程を説明する平面図（その７）である。 図１８ＡのＢ－Ｂ´に沿って切断した場合の断面図である。 図１８ＡのＣ－Ｃ´に沿って切断した場合の断面図である。 実施例１に係る磁気メモリ１における、スピン軌道層２０に流すパルス電流を２０μＡとした場合の、パルス幅に対する反転エラーの割合（Ｐ）を示すグラフである。 実施例１に係る磁気メモリ１における、印加電圧に対する垂直磁気異方性（Ｈｋ）及び磁気制動定数（α）の変化を示すグラフである。 実施例１に係る磁気メモリ１における、印加電圧を－１Ｖとし、スピン軌道層２０に流すパルス電流を２０μＡとした場合の、パルス幅に対する反転エラーの割合（Ｐ）を示すグラフである。 実施例１に係る磁気メモリにおける、印加電圧を＋１Ｖとし、スピン軌道層２０に流すパルス電流を２０μＡとした場合の、パルス幅に対する反転エラーの割合（Ｐ）を示すグラフである。 実施例１に係る磁気メモリにおける、スピン軌道層２０に２０μＡのパルス電流を流した後に、＋１Ｖの印加電圧を印加した場合の、パルス幅に対する反転エラーの割合（Ｐ）を示すグラフである。 実施例１に係る磁気メモリにおける、スピン軌道層２０に２０μＡのパルス電流を流したと同時に－１Ｖの印加電圧を印加し、上記パルス電流を流した後に＋１Ｖの印加電圧を印加した場合の、パルス幅に対する反転エラーの割合（Ｐ）を示すグラフである。 実施例２に係る磁気メモリにおける、パルス電流値（Ｉｓｏ）に対する反転エラーの割合（Ｐ）を示すグラフである。
　以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
　また、本明細書および図面において、実質的に同一または類似の機能構成を有する複数の構成要素を、同一の符号の後に異なる数字を付して区別する場合がある。ただし、実質的に同一または類似の機能構成を有する複数の構成要素の各々を特に区別する必要がない場合、同一符号のみを付する。また、異なる実施形態の類似する構成要素については、同一の符号の後に異なるアルファベットを付して区別する場合がある。ただし、類似する構成要素の各々を特に区別する必要がない場合、同一符号のみを付する。
　そして、以下の説明で参照される図面は、本開示の一実施形態の説明とその理解を促すための図面であり、わかりやすくするために、図中に示される形状や寸法、比などは実際と異なる場合がある。さらに、図中に示される磁気メモリ等は、以下の説明と公知の技術を参酌して適宜、設計変更することができる。また、以下の説明においては、磁気メモリ素子等の積層構造の上下方向は、磁気メモリ素子が設けられた基板上の面を上とした場合の相対方向に対応し、実際の重力加速度に従った上下方向とは異なる場合がある。
　さらに、以下の説明においては、磁化方向（磁気モーメント）や磁気異方性について説明する際に、便宜的に「垂直方向」（膜面に対して垂直な方向）及び「面内方向」（膜面に対して平行な方向）等の用語を用いる。ただし、これらの用語は、必ずしも磁化の厳密な方向を意味するものではない。例えば、「磁化方向が垂直方向である」や「垂直磁気異方性を有する」等の文言は、面内方向の磁化に比べて垂直方向の磁化が優位な状態であることを意味している。同様に、例えば、「磁化方向が面内方向である」や「面内磁気異方性を有する」等の文言は、垂直方向の磁化に比べて面内方向の磁化が優位な状態であることを意味している。
　なお、説明は以下の順序で行うものとする。
　１．ＳＯＴ－ＭＲＡＭの概略
　　１．１．ＳＯＴ－ＭＲＡＭの概略
　　１．２．ＳＯＴ－ＭＲＡＭの構造
　　１．３．ＳＯＴ－ＭＲＡＭの動作
　２．本開示の技術の背景
　　２．１．本開示の技術の背景
　　２．２．電圧によって磁性層１００の磁気異方性、磁気制動定数が変化する現象について
　３．本開示の一実施形態について
　　３．１．磁気メモリ１の基本構造
　　３．２．磁気メモリ１の記録方法
　　３．３．複数の磁気メモリ素子１０を有する磁気メモリ１の記録方法
　　３．４．磁気メモリ１の製造方法
　４．実施例
　５．まとめ
　６．補足
　＜＜１．ＳＯＴ－ＭＲＡＭの概略＞＞
　　＜１．１．ＳＯＴ－ＭＲＡＭの概略＞
　ＳＴＴ－ＭＲＡＭは、高速動作等の利点を有しつつ、低消費電力化、大容量化が可能であることから、更なる大きな期待が寄せられている。例えば、このようなＳＴＴ－ＭＲＡＭにおいて、スピントルク磁化反転を生じさせるために必要な電流の絶対値は、５０ｎｍ程度のスケールの磁気メモリ素子で１００μＡ以下となる。しかしながら、ＭＲＡＭにおいて大容量化をさらに進めるためには、反転電流をさらに低下させることが求められる。そこで、その方法の一つとして、ＳＯＴ－ＭＲＡＭが検討されている。
　ＳＯＴ－ＭＲＡＭの有する磁気メモリ素子の基本構成は、先に説明したように、スピン軌道トルクを磁性層に与えるスピン軌道層と、スピン軌道層から与えられたスピン軌道トルクにより磁化方向が変化して情報の記録を行う磁性層と、磁性層に記録された情報を読み出す機構とを持つ。詳細には、情報の記録は、スピン軌道層に電流を流すことで誘起されたスピン偏極電子が、磁化方向が固定されていない磁性層に注入されることにより（これをスピン注入トルクとも呼ぶ）、磁性層の磁気モーメントにスピントルク与え、磁性層の磁化方向を反転することにより行われる。従って、スピン軌道層に所定の閾値以上の電流を流すことにより、上記磁性層の磁化方向を反転させることができる。なお、磁気メモリ素子の１／０の記録は、電流の極性を変えることで行うことができる。
　まずは、ＳＯＴ-ＭＲＡＭの構造と、ＳＯＴ-ＭＲＡＭの動作の詳細について、図１を参照して説明する。図１は、ＳＯＴ-ＭＲＡＭの構造及び動作を説明するための説明図であって、詳細には、図１の左側は、ＳＯＴ-ＭＲＡＭの１つの磁気メモリ素子の基本的構造を示し、図１の右側は、電子スピンの状態やスピントルクの働き方を示している。なお、図１の右側に示される破線の円柱は磁気メモリ素子１０の磁性層１００を示している。
　　＜１．２．ＳＯＴ－ＭＲＡＭの構造＞
　まず、図１を参照して、ＳＯＴ－ＭＲＡＭの構造について説明する。図１の左側に示すように、ＳＯＴ－ＭＲＡＭは、一方向に延伸されたスピン軌道層２０と、スピン軌道層２０の上に設けられた磁気メモリ素子１０とを有する。また、磁気メモリ素子１０には、スピン軌道層２０と接する面と対向する面に電極５０が接続されている。
　一方向に延伸して設けられたスピン軌道層２０は、薄い金属材料によって形成される。スピン軌道層２０は、スピン軌道層２０を通過する電子をスピン分極させることで、スピン偏極電子を生成する。スピン軌道層２０は、生成したスピン偏極電子を磁気メモリ素子１０の後述する磁性層１００に注入することにより、磁性層１００の磁気モーメントにスピントルクを与え、磁性層１００の磁化方向を反転させることができる。
　磁気メモリ素子１０は、図１に示すように、絶縁層１０２を２つの磁性層１００、１０４で挟持した構造を有し、スピン軌道層２０の上に設けられる。具体的には、磁気メモリ素子１０は、スピン軌道層２０に接する側から、磁化方向が変化して情報を記録する記録層としての磁性層１００と、絶縁層１０２と、磁化方向が固定された参照層としての磁性層１０４とが順次積層してなる積層構造を有する。なお、参照層としての磁性層１０４は、記録層としての磁性層１００から情報を読み出す機構の一部として機能する。
　すなわち、磁気メモリ素子１０は、いわゆるトンネル接合素子であってもよい。詳細には、磁気メモリ素子１０は、磁性層１００、１０４の間に電圧が印加された場合、トンネル磁気抵抗効果によって絶縁層１０２にトンネル電流を流すことができる。このとき、磁性層１００及び磁性層１０４の各々の磁化方向が平行であるのか、または反平行であるのかによって絶縁層１０２の電気抵抗が変化する。また、スピン軌道層２０と接する磁性層１００の磁化方向は、スピン軌道層２０から注入されるスピン偏極電子によって制御可能であるため、磁気メモリ素子１０は、磁性層１００の磁化方向及び磁性層１０４との相対的な角度によって、情報を記録することができる。
　電極５０は、磁気メモリ素子１０と電気的に接続して設けられ、磁気メモリ素子１０から情報を読み出す際に、磁気メモリ素子１０に電流を流す。
　すなわち、ＳＯＴ－ＭＲＡＭの磁気メモリ素子１０においては、磁性層１００が情報を記録するために機能する領域であり、絶縁層１０２及び磁性層１０４が磁性層１００に記録された情報を読み出すための機構として機能する領域であると言える。
　　＜１．３．ＳＯＴ－ＭＲＡＭの動作＞
　続いて、上述したＳＯＴ－ＭＲＡＭへの情報の記録動作、及び情報の読み出し動作について説明する。
　（記録動作）
　図１の左側に示すように、ＳＯＴ－ＭＲＡＭの磁気メモリ素子１０に情報を記録する場合、スピン軌道層２０の延伸する方向を示す矢印９００に沿ってスピン軌道層２０に電流が流れる。なお、当該電流の方向は一方向でも良いし、逆方向であってもよい。
　スピン軌道層２０を通過した電子は、図１の右側に示すように、スピン軌道層２０の上下で異なるスピン方向に分極する。そして、スピン軌道層２０の上で分極したスピン偏極電子８００が磁気メモリ素子１０の磁性層１００に注入される。従って、磁性層１００では、注入されたスピン偏極電子８００によって、磁性層１００の磁気モーメント（磁化方向）６００がスピントルク７００を受けることとなる。そのため、スピン偏極電子８００から受けるスピントルク７００が閾値を超えた場合、磁性層１００の磁気モーメント６００は、歳差運動を開始し、反転する。このように、ＳＯＴ－ＭＲＡＭでは、スピン軌道層２０と、磁気メモリ素子１０の磁性層１００とのスピン軌道相互作用によって、磁性層１００の磁化方向を反転させ、当該磁性層１００に情報を記録することができる。
　（読み出し動作）
　また、図１の左側に示すように、ＳＯＴ－ＭＲＡＭの磁気メモリ素子１０から情報を読み出す場合には、磁気メモリ素子１０の積層方向に沿って電流が流れる。具体的には、矢印９０２で示す方向に電極５０から磁気メモリ素子１０を通過してスピン軌道層２０に電流が流れる。なお、当該電流の方向は一方向でも良いし、逆方向でも良い。
　磁気メモリ素子１０では、絶縁層１０２を挟持する磁性層１００、１０４の磁化方向が平行であるのか、反平行であるのかに基づいて、トンネル磁気抵抗効果によって絶縁層１０２の電気抵抗が変化する。したがって、ＳＯＴ－ＭＲＡＭでは、磁気メモリ素子１０の電気抵抗を測定することで、磁性層１００の磁化方向を検出することができる。従って、ＳＯＴ－ＭＲＡＭでは、磁気メモリ素子１０の電気抵抗を検出することで、磁性層１００の磁化方向を検出し、その結果に基づいて、磁性層１００から情報を読み出すことができる。
　さらに、磁性層１００として垂直磁化膜を用いた場合には、図１の右側に示すように、磁性層１００の磁化方向と上記スピン偏極電子８００のスピンの向きが直交していることから、スピントルク７００が無駄なく磁性層１００の磁気モーメントに与えられる。従って、ＳＯＴ－ＭＲＡＭにおいては、例えば１ｎｓｅｃ以下と反転速度が速く、反転電流が少ないという特徴を有する。また、上述の説明からわかるように、ＳＯＴ－ＭＲＡＭにおいては、情報の記録時と読み出し時の電流の経路が互いに異なる。
　＜＜２．本開示の技術の背景＞＞
　　＜２．１．本開示の技術の背景＞
　ところで、先に説明したように、ＳＯＴ－ＭＲＡＭの有する磁気メモリ素子１０の磁性層１００については、面内磁化膜及び垂直磁化膜のどちらによっても形成することができる。しかしながら、より記録密度を高くするには、磁気メモリ素子１０の形状を基板の上方から見た場合には円形に見える形状とし、さらに、このような形状の磁気メモリ素子１０において強い異方性が得られる垂直磁化膜を磁性層１００として用いることが好ましい。
　しかしながら、磁性層１００として垂直磁化膜を用いた場合には、スピン軌道層２０に電流を流している間には、磁性層１００の磁化方向を回転させる力が磁性層１００に働き続ける。従って、磁性層１００の磁化方向を所望の方向に安定的に反転させるためには、スピン軌道層２０に流す電流の電流値と電流を流す時間幅（パルス幅）を厳密に制御することが求められる。
　さらには、複数の磁気メモリ素子１０を集積した磁気メモリにおいては、製造バラツキに起因して、各磁気メモリ素子１０の特性がばらつく。従って、各磁気メモリ素子１０の有する磁性層１００の磁化方向を所望の方向に安定的に反転させるための電流の電流値及びパルス幅の最適値は、磁気メモリ素子１０ごとに異なることとなる。このようなことから、１つの磁気メモリに含まれる複数の磁気メモリ素子１０の磁性層１００の磁化方向を一様に反転させることが難しく、その結果、磁気メモリの大容量化には限界があった。また、磁気メモリが使用される環境の温度等に応じて、上記最適値が変化することから、磁気メモリを実際に使用する際に、上述の電流値及びパルス幅を好適に制御することは難しい。従って、磁気メモリ素子１０の磁性層１００が所望のように反転しない、もしくは、意図せず反転してしまうような、反転エラーの発生を抑えることが難しい。
　さらには、磁気メモリ素子１０に最適な電流値及びパルス幅で電流を与えることができ、磁性層１００の磁化方向を反転することができた場合であっても、磁性層１００の磁化方向はすぐには安定しない。そして、熱ゆらぎなどによって、磁性層１００の反転方向が戻るような、反転エラーが生じることもある。
　さらに、図２を参照して、磁性層１００の磁化方向の反転について説明する。図２は、スピン軌道層にパルス電流を与えた後の磁性層１００の磁化方向の時間変化の一例を示す。詳細には、図２は、スピン軌道層２０上に磁性層１００を積層した試料における、磁性層１００の磁化方向の面内Ｘ軸方向における磁化座標（ｍｘ）と垂直Ｚ軸方向における磁化座標（ｍｚ）の時間変化を示し、下方に、スピン軌道層２０に与えられる電流パルスの印加パターンを示している。
　図２に示すように、パルス電流が与えられたスピン軌道層２０から与えられたスピントルクにより磁性層１００の磁化方向は非常に短い時間（１ナノ秒以下）で磁化反転する（図２中のｍｚ）。しかしながら、磁性層１００の磁化方向は、磁化反転後、反転の反動によりしばらくの間（数ナノ秒から数十ナノ秒）歳差運動を続けている（図２中のｍｘ）。さらに、歳差運動中は、安定状態よりもエネルギーが高いため、磁性層１００の磁化方向は、熱揺らぎ等の影響で反転状態から反転前の状態に戻る可能性がある。
　そこで、上述のような磁化方向の戻りを避け、磁性層１００の磁化方向を安定的に反転させるために、外部磁場やスピントランスファートルクを併せて用いることが考えられる。しかしながら、これらの方法によれば、磁気メモリの消費電力の増加を招き、さらには磁気メモリ素子１０の保磁力特性の劣化を招くこともある。
　本発明者らは、このような状況を踏まえて、反転エラーの発生を抑え、安定した磁化反転を実現できるＳＯＴ－ＭＲＡＭについて鋭意検討を重ねた。当該検討を行う中で、本発明者らは、以下に説明する電圧によって磁性層１００の磁気異方性、磁気制動定数が変化する現象に着眼し、本開示の一実施形態を創作するに至った。以下に、本発明者らが着眼した現象について説明する。
　　＜２．２．電圧によって磁性層１００の磁気異方性、磁気制動定数が変化する現象について＞
　ところで、強磁性体に絶縁体を介して電圧を印加すると、印加する電圧によって、強磁性体の磁気異方性が変化することが知られている（非特許文献２　参照）。
　さらに、本発明者らが検討を進めたところ、上述のように強磁性体へ電圧を印加することにより、磁気異方性が変化することに加えて、強磁性体の磁気制動定数が変化することがわかった。そこで、本発明者らは、スピントルクによる磁化方向の反転に関わる磁気異方性及び磁気制動定数を電圧印加によって変化させることにより、安定的な磁化反転を得ることができるのではないかと考えた。なお、ここで磁気制動定数とは、磁化運動の摩擦を示すダンピング定数等のことであり、磁気制動定数が小さいほど、磁化方向の反転が容易であることを示す。
　そこで、本発明者らは、磁気メモリ素子における電圧印加による垂直磁気異方性（Ｈｋ）及び磁気制動定数（α）の変化を検討した。ここで、試料となる磁気メモリ素子は、Ｔａからなる下地膜上に、膜厚１．２ｎｍのＣｏＦｅＢ膜（磁性層１００に対応する）、膜厚２ｎｍのＭｇＯ膜、膜厚３ｎｍのＣｏＦｅ膜、膜厚０．８ｎｍのＲｕ膜、膜厚３ｎｍのＣｏＦｅ膜、及びＲｕからなる保護膜が順次積層された積層構造を持つ。なお、ＣｏＦｅＢ膜はＭｇＯとの界面異方性によって垂直磁化膜となり、ＣｏＦｅ膜は面内磁化膜である。また、ＣｏＦｅＢ膜の垂直磁気異方性（Ｈｋ）及び磁気制動定数（α）は強磁性共鳴信号から求めた。図３に、ＣｏＦｅＢ膜（磁性層１００）の垂直磁気異方性（Ｈｋ）及び磁気制動定数（α）の電圧印加による変化の一例を示す。図３においては、横軸が印加される電圧Ｖａを示し、左側の縦軸が垂直磁気異方性（Ｈｋ）を示し、右側の縦軸が磁気制動定数（α）を示している。なお、印加される電圧については、上記磁気メモリセルの上に設けられた電極の電圧が下に設けられた電極の電圧よりも高い場合が正方向となるように示している。
　図３に示されているように、磁気メモリ素子のＣｏＦｅＢ膜（磁性層１００）の垂直磁気異方性（Ｈｋ）及び磁気制動定数（α）は、印加する電圧によって変化することがわかった。詳細には、電圧を正方向に印加した場合には、垂直磁気異方性（Ｈｋ）及び磁気制御定数（α）は低下した。また、電圧を負方向に印加した場合には、垂直磁気異方性（Ｈｋ）及び磁気制御定数（α）は上昇した。
　従って、このような検討結果から、本発明者らは、電圧を正方向に印加することにより、垂直磁気異方性及び磁気制御定数が低下することから、磁化方向の反転を容易に行うことができると考えた。また、本発明者らは、反対に電圧を負方向に印加することにより、垂直磁気異方性及び磁気制御定数が上昇することから、磁化方向の揺らぎ（歳差運動）を小さくし、熱揺らぎ等の影響で反転状態から反転前の状態に戻る可能性を低く抑えることができると考えた。
　そこで、本発明者らは、このような電圧印加による磁気異方性及び磁気制動定数の制御を利用することにより、反転エラーの発生を抑え、安定した磁化反転を実現できる本開示の一実施形態を創作するに至った。以下に、このような本開示の一実施形態について詳細に説明する。
　＜＜３．本開示の一実施形態について＞＞
　　＜３．１．磁気メモリ１の基本構造＞
　まず、図４及び図５を参照して、本実施形態に係る磁気メモリ１の基本構造について説明する。図４は、本実施形態に係る磁気メモリ１の構造を模式的に示した斜視図であり、図５は、本実施形態に係る磁気メモリ素子１０の構造を模式的に示した断面図である。
　図４に示すように、本実施形態に係る磁気メモリ１の基本構造は、スピン軌道層２０と、スピン軌道層２０の上に設けられた磁気メモリ素子１０と、磁気メモリ素子１０の上に設けられた電極層（電圧印加層）４０とを有する。また、図５に示すように、磁気メモリ素子１０は、スピン軌道層２０の上に設けられた磁性層１００と、磁性層１００の上に設けられた絶縁層１０２とを有する。また、磁気メモリ素子１０の情報の読み出し機構の一部として、電極層４０の下には磁性層（他の磁性層）１０４が設けられている。
　スピン軌道層２０は、先に説明したように、スピン軌道層２０を通過する電子をスピン分極させることで、スピン偏極電子を生成し、生成したスピン偏極電子を磁性層１００に注入する。
　スピン軌道層２０は、通過する電子がスピン分極を生じる程度に十分薄い導電材料により形成される。従って、スピン軌道層２０は、スピン分極効率が高い導電材料で形成されることが好ましく、例えば、Ａｌ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｐｔ、Ａｕ、Ｈｇ、Ｐｂ、Ｓｉ、Ｇａ、ＧａＭｎ、およびＧａＡｓからなる群より選択された少なくとも１種以上の導電材料で形成されることが好ましい。また、スピン軌道層２０には、さらに、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｃｄ、Ｉｎ、Ｓｂ、Ｔｅ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｇ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ａｔ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐ、Ｓ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｉ、Ｌｕ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、およびＹｂからなる群より選択された少なくとも１種以上の元素が添加されていてもよい。さらに、スピン軌道層２０の下方に下地層（図示省略）を設け、スピン軌道層２０の配向を制御してもよい。
　磁性層１００は、強磁性体材料にて形成され、スピン軌道層２０の上に設けられる。当該磁性層１００の磁化方向は、固定されておらず、記録する情報に応じて変化する。詳細には、磁性層１００は、その磁化方向が後述する磁性層１０４の磁化方向と平行または反平行のいずれかとなるように反転可能に設けられる。また、磁性層１００とスピン軌道層２０との間には、金属層（図示省略）や薄い絶縁層（図示省略）が設けられてもよい。
　磁性層１００は、例えば、Ｃｏ、Ｆｅ、Ｂ、Ａｌ、Ｓｉ、Ｍｎ、Ｇａ、Ｇｅ、Ｎｉ、ＣｒおよびＶからなる群より選択された複数の元素を組み合わせた組成の強磁性体材料にて形成されることが好ましい。また、磁性層１００は、単層で構成されてもよく、絶縁層と磁性層との積層体として構成されてもよい。
　絶縁層１０２は、絶縁体材料にて形成され、磁性層１００の上に設けられる。なお、絶縁層１０２は、磁性層１００と、後述する磁性層１０４との間に挟持されることで、磁気メモリ素子１０は、トンネル磁気抵抗効果を奏するトンネル接合素子として機能することができる。
　絶縁層１０２は、例えば、ＭｇＯ、Ａｌ２Ｏ３、ＳｉＯ２、ＳｒＴｉＯ２、ＡｌＬａＯ３等の各種絶縁体により形成することができる。また、絶縁層１０２をＭｇＯで形成した場合、トンネル接合素子としての磁気メモリ素子１０の磁気抵抗変化率（すなわち、ＭＲ比）をより高くすることができるため、ＭｇＯで形成することが好ましい。
　磁性層１０４は、強磁性体材料にて形成され、絶縁層１０２の上に設けられる。磁性層１０４の磁化方向は、磁性層１００の磁化方向に対する基準として、所定方向に固定される。磁性層１０４は、磁気メモリ素子１０に記録される情報の基準となるため、磁化方向が変化しにくい強磁性体材料で形成されることが好ましい。例えば、磁性層１０４は、保磁力または磁気ダンピング定数が大きい強磁性材料で形成されてもよい。また、磁性層１０４は、厚い膜厚で形成されることで、磁化方向を変化しにくくしてもよい。
　例えば、磁性層１０４は、Ｃｏ、Ｆｅ、Ｂ、Ａｌ、Ｓｉ、Ｍｎ、Ｇａ、Ｇｅ、Ｎｉ、ＣｒおよびＶからなる群より選択された複数の元素を組み合わせた組成の強磁性体材料にて形成されることが好ましい。なお、磁性層１０４は、単層で構成されてもよく、絶縁層と磁性層との積層体として構成されてもよい。
　電極層４０は、磁性層１００に絶縁層１０２を介して電圧を印加する電極であり、絶縁層１０２の上方、すなわち、磁性層１０４の上に設けられる。また、電極層４０は、非磁性金属材料又は磁性金属材料から形成される。なお、電極層４０を磁性金属から形成することにより、上述の磁性層１０４の形成を省略することもできる。このようにすることで、電極層４０と磁性層１００との間に強磁性トンネル接合を形成することができることから、磁気メモリ素子１０を、トンネル磁気抵抗効果を奏するトンネル接合素子として機能させることができる。従って、電極層４０を用いることにより、磁性層１００に電圧を印加するだけでなく、磁気メモリ素子１０から情報を読み出すこともできる。
　また、磁性層１００の垂直磁気異方性及び磁気制動定数の電圧による変化率の大きさは、その極性も含めて、磁気メモリ素子１０の構成によって変化するため、変化率が大きくなるように、磁気メモリ素子１０の各層の材料、膜厚を選択することが好ましい。また、同様に、変化率が大きくなるように、磁気メモリ素子１０の大きさ、形状等を選択することが好ましい。さらに、電圧による磁性層１００の垂直磁気異方性の変化率の大きさは、磁性層１００と絶縁層１０２との界面状態によっても変化することから、変化率が大きくなるように、磁性層１００及び絶縁層１０２の材料、加工等を選択することが好ましい。同様に、変化率が大きくなるように、磁性層１００の下に設ける下地膜を選択することが好ましい。
　なお、磁気メモリ１においては、上述の図４の基本構造を複数有していてもよい。この場合、１つのスピン軌道層２０の上に、スピン軌道層２０の延伸する方向（第１の方向）に沿って、複数の磁気メモリ素子１０が設けられる。また、各磁気メモリ素子１０上には、各磁気メモリ素子１０の磁性層１００の電圧を印加するために、それぞれに対応する電極層４０が設けられている。例えば、複数の電極層４０は、スピン軌道層２０の延伸する方向と直交する方向（第２の方向）に沿って延伸している（図８　参照）。
　また、磁気メモリ１は以下のような構造を持っていてもよい。例えば、磁気メモリ１は、基板上にマトリックス状に配置された複数の磁気メモリ素子１０を有する。さらに、当該磁気メモリ１においては、複数のスピン軌道層２０は、第１の方向に沿って並ぶ複数の磁気メモリ素子１０からなる磁気メモリ素子列のそれぞれに共通するスピン軌道層として、第１の方向に沿って延伸するように設けられる。また、複数の電極層４０は、第２の方向に沿って並ぶ複数の磁気メモリ素子１０からなる磁気メモリ素子行のそれぞれに共通する金属層として、第２の方向に沿って延伸するように設けられる（図１０　参照）。
　このように、１つのスピン軌道層２０上に、複数の磁気メモリ素子１０を設けることにより、高密度の磁気メモリ素子１０が設けられた磁気メモリ１を実現することができる。
　なお、本実施形態においては、磁気メモリ１は、図８及び図１０に示される構造に限定されるものではなく、本実施形態に係る磁気メモリ１は、より多くの磁気メモリ素子１０を有していてもよい。
　　＜３．２．磁気メモリ１の記録方法＞
　次に、図４に示される本実施形態に係る磁気メモリ１における記録方法について、図６を参照して、説明する。図６は、図４に示す磁気メモリ１の記録方法を説明するための説明図である。詳細には、図６の下側には、磁気メモリ素子１０のスピン軌道層２０に与えられるパルス電流及び電極層４０に与えられるパルス電圧の印加パターンが示されている。さらに、図６の上側には、このような印加パターンを持つ電流及び電圧が印加された場合の、磁気メモリ素子１０の磁性層１００の面内Ｘ軸方向における磁化座標（ｍｘ）と垂直方向（Ｚ軸方向）における磁化座標（ｍｚ）の時間変化が示されている。
　本実施形態においては、記録の際には、図６の下側に示されているように、電極層４０を用いて、磁性層１００の磁気異方性及び磁気制動定数を低下させるように、電極層４０側が磁気メモリ素子１０の下側の電極よりも高くなる正方向の電圧（第１の電圧）を磁性層１００に印加する。なお、以下の説明においては、磁性層１００の磁気異方性及び磁気制動定数を低下させるような電圧の方向を、反転促進方向と呼ぶ。また、同時に、スピン軌道層２０には、パルス状のパルス電流を流す。さらに、電極層４０を用いて、上記パルス電流に遅れて、もしくは、上記パルス電流が減じた後に、磁性層１００の磁気異方性及び磁気制動定数を上昇させるように、電極層４０側が磁気メモリ素子１０の下側の電極よりも低くなる負方向の電圧（第２の電圧）を磁性層１００に印加する。なお、以下の説明においては、磁性層１００の磁気異方性及び磁気制動定数を上昇させるような電圧の方向を、反転抑制方向と呼ぶ。
　図６の上側に示すように、電極層４０により反転促進方向の電圧を磁性層１００に印加することにより、図２の場合と比べて、磁性層１００の磁化方向が速やかに反転されていることがわかる（図６中のｍｚ）。さらに、図６の上側に示すように、磁化方向が反転した後に、電極層４０により反転抑制方向の電圧を磁性層１００に印加することにより、磁化反転後の歳差運動が速やかに収束していることがわかる（図６中のｍｘ）。従って、本実施形態によれば、速やかに磁化方向を反転させることができ、さらには、磁化方向の揺らぎ（歳差運動）を小さくし、熱揺らぎ等の影響で反転状態から反転前の状態に戻る可能性を低く抑えることができる。その結果、本実施形態によれば、反転エラーの発生を抑え、磁気メモリ素子１０の磁性層１００の磁化方向を安定的に反転させることができる。
　また、図６に示す例は、本実施形態に係る記録方法の一例であり、本実施形態は、他の変形例を含み得る。以下に、本実施形態に係る記録方法の変形例１～３について、図７を参照して説明する。図７は、本開示の一実施形態に係る磁気メモリ１の記録方法の変形例を説明するための説明図である。
　（変形例１）
　変形例１は、図７の左側に示すように、記録の際には、スピン軌道層２０にパルス電流を流す。さらに、電極層４０を用いて、上記パルス電流に遅れて、もしくは、上記パルス電流が減じた後に、反転抑制方向の電圧を磁性層１００に印加する。このように、電極層４０により反転抑制方向の電圧（第３の電圧）を磁性層１００に印加することにより、磁化反転後の歳差運動を速やかに収束させることができる。
　（変形例２）
　変形例２は、図７の中央に示すように、記録の際には、スピン軌道層２０にパルス電流を印加すると同時に、電極層４０を用いて、反転促進方向の電圧を磁性層１００に印加する。このように、電極層４０により反転促進方向の電圧を磁性層１００に印加することにより、磁性層１００の磁化方向を速やかに反転させることができる。
　（変形例３）
　変形例３は、図７の右側に示すように、記録の際には、スピン軌道層２０にパルス電流を印加すると同時に、電極層４０を用いて反転促進方向の電圧を磁性層１００に印加する。次に、スピン軌道層２０に、上記パルス電流とは逆の極性を持つ負方向のパルス電流を流すと同時に、電極層４０を用いて反転抑制方向の電圧を磁性層１００に印加する。このように、スピン軌道層２０にパルス電流を印加するとともに、電極層４０により磁性層１００に電圧を印加することによっても、磁化反転後の歳差運動を速やかに収束させることができる。
　なお、印加される電流及び電圧の極性は、磁気メモリ素子１０の構造、材料等に応じて、逆にすることができる。また、印加される電流及び電圧のパルス形状は、方形波でも良いし、台形でも良いし、ある程度のオーバーシュートを持っていてもよい。
　　＜３．３．複数の磁気メモリ素子１０を有する磁気メモリ１の記録方法＞
　これまで説明した記録方法は、１つの磁気メモリ素子１０を有する磁気メモリ１における記録方法であった。しかしながら、本実施形態に係る磁気メモリ１は、複数の磁気メモリ素子１０を有していてもよい。このような磁気メモリ１に対しても、各磁気メモリ素子１０に印加する電圧を制御することにより、所望する磁気メモリ素子１０に対して選択的に情報を記録することができる。そこで、このような磁気メモリ１の記録方法について、以下に説明する。
　（記録方法１）
　複数の磁気メモリ素子１０を有する磁気メモリ１の記録方法を、図８及び図９を参照して説明する。図８は、本実施形態に係る磁気メモリ素子１０を有する磁気メモリ１の構造を模式的に示した斜視図であり、図９は、図８に示す磁気メモリ１の記録方法を説明するための説明図である。詳細には、図９の上側には、記録が行われる磁気メモリ素子１０が示されており、中段には、スピン軌道層２０のパルス電流の印加パターンが示され、下段には、複数の電極層４０ａ、４０ｂ、４０ｃ（図８参照）に印加される電圧Ｖａ、Ｖｂ、Ｖｃの印加パターンが示されている。
　まず、図８に示されているように、１つのスピン軌道層２０の上に、スピン軌道層２０の延伸する方向に沿って、３つの磁気メモリ素子１０ａ、１０ｂ、１０ｃが設けられている。また、各磁気メモリ素子１０ａ、１０ｂ、１０ｃ上には、それぞれ電極層４０ａ、４０ｂ、４０ｃが設けられている。
　図８に示された磁気メモリ１において、磁気メモリ素子１０ａのみに記録を行う場合には、図９の左側に示すように、スピン軌道層２０にパルス電流を印加すると同時に、磁気メモリ素子１０ａに対応する電極層４０ａによって、反転促進方向の電圧（第４の電圧）を磁気メモリ素子１０ａの磁性層１００に印加する。さらに、上記パルス電流に遅れて、もしくは、上記パルス電流が減じた後に、電極層４０ａによって、反転抑制方向の電圧を磁気メモリ素子１０ａの磁性層１００に印加する。このようにすることで、磁気メモリ素子１０ａの磁性層１００の磁化方向を速やかに反転させることができ、さらには、磁化方向の歳差運動を小さくし、熱揺らぎ等の影響で反転状態から反転前の状態に戻る可能性を低く抑えることができる。その結果、磁気メモリ素子１０ａの磁性層１００の磁化方向を安定的に反転させることができる。
　また、記録を行わない磁気メモリ素子１０ｂ、１０ｃについては、電極層４０ａに電圧が印加されている間、対応する電極層４０ｂ、４０ｃを用いて、反転抑制方向の電圧（第５の電圧）を磁気メモリ素子１０ｂ、１０ｃの磁性層１００に印加する。このようにすることで、磁気メモリ素子１０ｂ、１０ｃの強磁性層１００にスピントルクが与えられても、反転抑制方向の電圧により磁性層１００の磁化方向が反転しにくくなることから、意図せず、磁気メモリ素子１０ｂ、１０ｃに情報が記録されることを防ぐことができる。すなわち、本実施形態によれば、選択的に所望した磁気メモリ素子１０ａのみに情報を記録することができる。
　なお、図８中の磁気メモリ素子１０ｂのみ、磁気メモリ素子１０ｃのみ、磁気メモリ素子１０ａ、１０ｂのみ、及び磁気メモリ素子１０ａ～１０ｃに記録を行う場合には、図９に示すように、上述と同様に対応する電極層４０ａ～４０ｃを用いて、反転促進方向の電圧又は反転抑制方向の電圧を各磁気メモリ素子１０ａ～１０ｃの磁性層１００に印加すればよい。なお、本実施形態における電圧の印加パターンは、図９に示される例に限定されるものではなく、他の例であってもよい。
　（記録方法２）
　先に説明した磁気メモリ１は、１つのスピン軌道層２０を有するものであったが、本実施形態に係る磁気メモリ１は、複数のスピン軌道層２０を有していてもよい。このような磁気メモリ１に対しても、磁気メモリ素子１０に印加する電圧を制御することにより、所望する磁気メモリ素子１０に対して選択的に情報を記録することができる。そこで、このような磁気メモリ１の記録方法について、図１０及び図１１を参照して説明する。図１０は、本実施形態に係る磁気メモリ素子１０を有する磁気メモリ１の構造を模式的に示した斜視図であり、図１１は、図１０に示す磁気メモリ１の記録方法を説明するための説明図である。詳細には、図１１の上側には、記録が行われる磁気メモリ素子１０が示されており、中段には、スピン軌道層２０ａ、２０ｂ、２０ｃのパルス電流ｉａ、ｉｂ、ｉｃの印加パターンが示され、下段には、複数の電極層４０ａ、４０ｂ、４０ｃ（図１０参照）に印加される電圧Ｖａ、Ｖｂ、Ｖｃの印加パターンが示されている。
　まず、図１０に示されているように、磁気メモリ１は、基板上にマトリックス状に設けられた９つの磁気メモリ素子１０ａ～１０ｉを有する。また、磁気メモリ１は、複数の磁気メモリ素子１０ａ～１０ｃからなる磁気メモリ素子列に共通するスピン軌道層２０ａと、複数の磁気メモリ素子１０ｄ～１０ｆからなる磁気メモリ素子列に共通するスピン軌道層２０ｂと、複数の磁気メモリ素子１０ｇ～１０ｉからなる磁気メモリ素子列に共通するスピン軌道層２０ｃとを有する。さらに、磁気メモリ１は、複数の磁気メモリ素子１０ａ、１０ｄ、１０ｇからなる磁気メモリ素子行に共通する電極層４０ａと、複数の磁気メモリ素子１０ｂ、１０ｅ、１０ｈからなる磁気メモリ素子行に共通する電極層４０ｂと、複数の磁気メモリ素子１０ｃ、１０ｆ、１０ｉからなる磁気メモリ素子行に共通する電極層４０ｃとを有する。
　図１０に示された磁気メモリ１において、磁気メモリ素子１０ｅのみに記録を行う場合には、磁気メモリ素子１０ｅに対応するスピン軌道層２０ｂにパルス電流を印加し、同時に、磁気メモリ素子１０ｅに対応する電極層４０ｂを用いて、反転促進方向の電圧を磁気メモリ素子１０ｅの磁性層１００に印加する。さらに、上記パルス電流に遅れて、もしくは、上記パルス電流が減じた後に、電極層４０ｂを用いて、反転抑制方向の電圧を磁気メモリ素子１０ｅの磁性層１００に印加する。このようにすることで、磁気メモリ素子１０ｅの強磁性層１００の磁化方向を速やかに反転させることができ、さらには、磁化方向の歳差運動を小さくし、熱揺らぎ等の影響で反転状態から反転前の状態に戻る可能性を低く抑えることができる。その結果、磁気メモリ素子１０ｅの磁性層１００の磁化方向を安定的に反転させることができる。
　また、記録を行わない他の磁気メモリ素子１０ａ～１０ｄ、１０ｆ～１０ｉについては、スピン軌道層２０ｂ及び電極層４０ａに電流及び電圧が印加されている間、スピン軌道層２０ａ、２０ｃにはパルス電流を印加せず、さらには、電極層４０ａ、４０ｃを用いて、反転抑制方向の電圧を磁気メモリ素子１０ｄ、１０ｇの磁性層１００に印加する。このようにすることで、電流が印加されないスピン軌道層２０ａ、２０ｂ上の磁気メモリ素子１０ａ～ｃ、１０ｇ～１０ｉの磁性層１００にはスピントルクが与えられることはないことから、これら磁性層１００の磁化方向は反転しない。さらに、スピン軌道層２０ｂによりスピントルクが与えられる磁気メモリ素子１０ｄ、１０ｇの磁性層１００については、反転抑制方向の電圧が印加されることから、その磁化方向も反転しない。すなわち、本実施形態によれば、選択的に所望した磁気メモリ素子１０ｅのみに情報を記録することができる。
　また、図１０の磁気メモリ素子１０ｇ、１０ｈのみに記録を行う場合には、図１１の右側に示すように、スピン軌道層２０ｃ、電極層４０ａ～ｃに電流及び電圧を印加すればよい。
　すなわち、本実施形態によれば、対応するスピン軌道層２０にパルス電流を印加し、同時に、対応する電極層４０によって反転促進方向の電圧を印加することにより、所望の磁気メモリ素子１０に記録を行うことができる。また、記録しない磁気メモリ素子１０については、対応する電極層４０によって反転抑制方向の電圧を印加することにより、誤って情報が記録されることを防ぐことができる。
　なお、図１０の磁気メモリ１から情報を読み出す際には、磁気メモリ１内の読み出したい磁気メモリ素子１０に対応するスピン軌道層２０上の全ての磁気メモリ素子１０の磁性層１００の磁化方向を反転させるような動作を行い、反転の前後で、各磁気メモリ素子１０の抵抗変化を検出すればよい。この場合、もう一度、反転動作を行うことにより、各磁気メモリ素子１０を元の記録状態（元の磁化方向）に戻すことができる。
　　＜３．４．磁気メモリ１の製造方法＞
　次に、本開示の実施形態に係る磁気メモリ１の製造方法について、図１２Ａ～図１８Ｃを参照して説明する。詳細には、図１２Ａ～図１８Ａは、本開示の一実施形態に係る磁気メモリ１の製造方法における各工程を説明する平面図であり、図１２Ｂ～図１８Ｂは、対応する平面図におけるＢ－Ｂ´断面の断面図である。また、図１８Ｃは、図１８Ａの平面図におけるＣ－Ｃ´断面の断面図である。
　図１２Ａ及び図１２Ｂに示すように、電極（図示省略）や選択トランジスタ（図示省略）等が形成された基板２００上に、導電材料からなるスピン軌道層３００を形成する。詳細には、例えば、スピン軌道層３００として、膜厚５ｎｍのＷ膜を形成する。
　次に、図１３Ａ及び図１３Ｂに示すように、上述の基板２００上に、磁性層４００、絶縁層４０２及び磁性層４０４を積層する。詳細には、例えば、磁性層４００として、膜厚１．２ｎｍのＦｅＣｏＢ膜、膜厚０．２ｎｍのＴａ膜、膜厚０．８ｎｍのＦｅＣｏＢ膜、膜厚０．５ｎｍのＭｇＯ膜からなる積層膜を形成する。なお、膜厚０．５ｎｍのＭｇＯ膜は、磁性層４００に垂直磁化を付与するための膜である。また、絶縁層４０２として、例えば、膜厚２ｎｍのＭｇＯ膜を形成する。また、磁性層４０４として、例えば、膜厚２ｎｍのＴａ膜、膜厚５ｎｍのＲｕ膜、膜厚２ｎｍのＣｏＰｔ膜、膜厚０．８ｎｍのＲｕ膜、膜厚０．２ｎｍのＷ膜、膜厚１ｎｍのＦｅＣｏＢ膜からなる積層膜を形成する。
　そして、図１４Ａ及び図１４Ｂに示すように、レジストパターン（図示省略）をマスクとして用いて、ストライプ状になるように、磁性層４０４、絶縁層４０２、磁性層４００及びスピン軌道層３００をＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）等を用いてエッチング加工する。
　さらに、図１５Ａ及び図１５Ｂに示すように、各ストライプ状の積層構造の間に絶縁膜２０２を埋め込む。この際、図１５Ｂに示すように、上記積層構造を覆うように絶縁膜２０２が形成される。
　次に、図１６Ａ及び図１６Ｂに示すように、さらに、磁性層４０４の上面が現れるまで、ＣＭＰ（Ｃｈｅｍｉｃａｌ－Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）により平坦化を行う。
　そして、図１７Ａ及び図１７Ｂに示すように、磁性層４０４及び絶縁膜２０２を覆うように電極層５００を形成する。
　さらに、図１８Ａ～図１８Ｃに示すように、スピン軌道層３００の延伸する方向と直交する方向に沿って延伸するストライプ状になるように、レジストパターン（図示省略）をマスクとして用いて、電極層５００をＲＩＥ等によりエッチングする。この際、スピン軌道層３００までエッチングする。その後、配線等を形成することにより、本実施形態に係る磁気メモリ１を形成することができる。
　なお、本実施形態に係る磁気メモリ１は、一般的な半導体装置の製造に用いられる装置、および条件を用いることで製造することが可能である。例えば、本実施形態に係る磁気メモリ１は、スパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｏｎ）法、フォトリソグラフィ法、エッチング法、およびＣＭＰ法などを適宜用いることで製造することが可能である。
　　＜＜４．実施例＞＞
　以上、本開示の一実施形態の詳細について説明した。次に、具体的な実施例を示しながら、本開示の一実施形態の例についてより具体的に説明する。なお、以下に示す実施例は、本開示の一実施形態のあくまでも一例であって、本開示の一実施形態が下記の例に限定されるものではない。
　（実施例１）
　まず、実施例１に係る磁気メモリについて説明する。実施例１に係る磁気メモリは、スピン軌道層２０として膜厚５ｎｍのＷ膜と、磁性層１００として膜厚１．５ｎｍのＦｅＣｏＢ膜と、絶縁層１０２として膜厚２ｎｍのＭｇＯ膜と、磁性層１０４及び電極層４０として膜厚１ｎｍのＦｅＣｏＢ膜と膜厚５ｎｍのＴｂＦｅＣｏ膜とからなる積層膜とを有する。さらに、当該磁気メモリは、当該積層膜の上に、保護膜として膜厚５ｎｍのＷ膜を有する。また、当該磁気メモリの有する磁気メモリ素子の大きさは、１μｍ角とした。そして、当該磁気メモリ１においては、ＳｉＯ２からなる絶縁膜を磁気メモリ素子の間に埋込み、磁気メモリ素子上に配線等を形成した。なお、上記積層膜は、磁性層１００との間で強磁性トンネル接合を形成することから、磁気メモリ素子１０の抵抗値から磁気メモリ素子１０に記録された情報を読み出すことができる。詳細には、実施例１に係る磁気メモリの磁気メモリ素子の抵抗は、低抵抗状態で６０ｋΩであり、高抵抗状態で１．１ＭΩである。
　図１９に、上述の実施例１に係る磁気メモリにおける、スピン軌道層２０に流すパルス電流を２０μＡとした場合の、パルス幅に対する反転エラーの割合（Ｐ）を示す。なお、図１９に示すグラフは、磁気メモリの電極層４０によって磁性層１００に電圧は印加されていない状態での結果である。詳細には、図１９の横軸がパルス幅（ＰＷ）を示し、縦軸が反転エラーの割合（Ｐ）を示す。なお、以下の説明においては、磁気メモリ素子を高抵抗状態から低抵抗状態へ変化させた場合に反転エラーの割合をＰＨＬとし、低抵抗状態から高抵抗状態へ変化させた場合の反転エラーの割合をＰＬＨとする。また、反転エラーの割合が１の場合は、磁気メモリ素子が全く反転していないことを示し、反転エラーの割合が０の場合には、磁気メモリ素子が意図したように反転していることを示す。
　図１９に示されているように、パルス幅（ＰＷ）を変化させることにより、反転エラーの割合が変化することが確認されたが、磁気メモリ素子を高抵抗状態から低抵抗状態へ変化させた場合であっても、磁気メモリ素子を低抵抗状態から高抵抗状態へ変化させた場合であっても、反転エラーの割合を０にすることはできなかった。すなわち、パルス幅（ＰＷ）を制御するだけでは、反転エラーをなくすことは難しいことがわかった。
　次に、実施例１に係る磁気メモリにおける、電圧印加の効果を確認した。電圧印加の効果は、実施例１に係る磁気メモリの各磁気メモリ素子に電極層４０を用いて電圧を印加し、強磁性共鳴を用いて磁気メモリ素子の磁性層１００の磁気異方性（Ｈｋ）と磁気制動定数（α）の電圧に対する変化を測定することにより評価した。この結果を図２０に示す。なお、図２０においては、横軸が印加される電圧（Ｖａ）を示し、左側の縦軸が垂直磁気異方性（Ｈｋ）を示し、右側の縦軸が磁気制動定数（α）を示している。なお、印加される電圧については、上記磁気メモリセルの上に設けられた電極の電圧が下に設けられた電極の電圧よりも高い場合が正方向となるように示している。
　図２０からわかるように、垂直磁気異方性（Ｈｋ）及び磁気制動定数（α）は、印加する電圧により変化していることが分かった。詳細には、電圧を正方向に印加した場合には、垂直磁気異方性（Ｈｋ）及び磁気制御定数（α）は低下した（反転促進方向）。また、電圧を負方向に印加した場合には、垂直磁気異方性（Ｈｋ）及び磁気制御定数（α）は上昇した（反転抑制方向）。
　次に、電圧印加による反転特性の変化について検討を行った。図２１Ａ及び図２１Ｂには、実施例１に係る磁気メモリ１における、印加電圧を－１Ｖ又は＋１Ｖとし、スピン軌道層２０に流すパルス電流を２０μＡとした場合の、パルス幅に対する反転エラーの割合（Ｐ）を示す。詳細には、図２１Ａは、印加電圧を－１Ｖとした場合（反転抑制方向）であり、図２１Ｂは印加電圧を＋１Ｖとした場合（反転促進方向）の結果である。
　図２１Ａに示すように、印加電圧が－１Ｖの状態では、磁気メモリ素子において反転が全く起きていない。一方、図２１Ｂに示すように、印加電圧＋１Ｖでは、反転が生じ、反転エラーの割合（Ｐ）は、０．５近傍で変動した。これは、印加電圧を正方向に印加することにより、磁気メモリ素子の磁性層１００の磁化方向が反転しやすくなっているためであると考えられる。
　次に、上述の実施例１に係る磁気メモリにおいて、電極層４０に電圧を印加しない状態でスピン軌道層２０にパルス電流を流し、当該パルス電流が減じた後に電極層４０に＋１Ｖの電圧を印加した場合の、反転エラーの割合（Ｐ）を検討した。この際、パルス電流は２０μＡであり、パルス幅を変化させた。このとき得られた結果を図２２に示す。
　図２２に示されるように、パルス幅（ＰＷ）が０．４ｎｓから０．５ｎｓの範囲で反転エラーの割合（Ｐ）が０、すなわち、反転エラーがなくなっている。従って、電極層４０を用いて電圧を印加することによる効果が認められる。
　次に、上述の実施例１に係る磁気メモリにおいて、電極層４０に－１Ｖの電圧を印加した状態でスピン軌道層２０にパルス電流を流し、当該パルス電流が減じた後に電極層４０に＋１Ｖの電圧を印加した場合の、反転エラーの割合（Ｐ）を検討した。なお、この際、パルス電流は２０μＡであり、パルス幅を変化させた。このとき得られた結果を図２３に示す。
　図２３に示されるように、パルス電流と同時に、且つ、パルス電流が減じた後に、極性の異なる電圧を電極層４０によって印加することにより、図２２に比べて、広いパルス幅範囲で反転エラーの割合（Ｐ）が０、すなわち、反転エラーがなくなることが分かった。従って、電極層４０の電圧を制御することにより、反転エラーを減らす効果が認められる。
　（実施例２）
　次に、共通のスピン軌道層２０に２つの磁気メモリ素子を設けた場合の実施例２を検討した。実施例２では、上述の実施例１と同様の磁気メモリ素子を設け、隣り合う磁気メモリの間隔を２μｍとした。
　そして、共通するスピン軌道層２０に、パルス幅０．５ｎｓｅｃを持つパルス電流（Ｉｓｏ）を、電流値を変化させて印加した。また、一方の磁気メモリ素子（素子１）の電極層４０に－１Ｖの電圧を印加し、もう一方の磁気メモリ素子（素子２）の電極層４０には、パルス電流の印加時には＋１Ｖの電圧を印加し、当該パルス電流が減じた後には－１Ｖの電圧を印加した。このようにして得られた結果を図２４に示す。なお、図２４においては、横軸がパルス電流（Ｉｓｏ）を示し、縦軸が反転エラーの割合（Ｐ）を示す。
　図２４に示されるように、素子１では反転せず、素子２では反転エラーを生じることなく反転する範囲（選択動作範囲）が存在することがわかった。従って、本実施形態によれば、共通のスピン軌道層２０上に設けられた複数の磁気メモリ素子であっても、所望した磁気メモリ素子を安定的に、且つ、選択的に反転させることができることが確認できた。
　＜＜５．まとめ＞＞
　本開示の実施形態によれば、反転エラーを抑え、安定した記録を行うことが可能な磁気メモリを提供することができる。
　なお、本実施形態に係る磁気メモリ１は、演算装置等を成す半導体回路とともに同一の半導体チップに搭載されて半導体装置（Ｓｙｓｔｅｍ－ｏｎ－ａ－Ｃｈｉｐ:ＳｏＣ）をなしてもよい。また、本実施形態に係る磁気メモリ１は、記憶装置が搭載され得る各種の電気機器に実装されてよい。例えば、磁気メモリ１は、各種のモバイル機器（スマートフォン、タブレットＰＣ（Ｐｅｒｓｏｎａｌ　Ｃｏｍｐｕｔｅｒ）等）、ノートＰＣ、ウェアラブルデバイス、ゲーム機器、音楽機器、ビデオ機器、又はデジタルカメラ等の、各種の電子機器に、一時記憶のためのメモリとして、あるいはストレージとして搭載されてよい。
　＜＜６．補足＞＞
　以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
　また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
　なお、以下のような構成も本開示の技術的範囲に属する。
（１）
　電流によりスピン偏極電子が生じるスピン軌道層と、
　記録する情報に応じて磁化方向が変化する磁性層及び絶縁層からなる積層構造を持ち、前記スピン軌道層上に設けられた磁気メモリ素子と、
　前記絶縁層を介して前記磁性層に電圧を印加する電圧印加層と、
　を備え、
　前記電圧印加層は、前記スピン軌道層に前記電流が流れると同時に、前記磁性層に対して電圧を印加することにより、当該磁性層の磁気異方性もしくは磁気制動定数を変化させる、
　磁気メモリ。
（２）
　前記電圧印加層は、前記磁性層とは異なる他の磁性層をさらに含む、上記（１）に記載の磁気メモリ。
（３）
　前記スピン軌道層は、第１の方向に沿って延伸するように設けられ、
　前記スピン軌道層上に、前記第１の方向に沿って複数の前記磁気メモリ素子が設けられ、
　前記複数の磁気メモリ素子の前記磁性層のそれぞれに電圧を印加する、複数の前記電圧印加層が設けられる、
　上記（１）又は（２）に記載の磁気メモリ。
（４）
　記録する情報に応じて磁化方向が変化する磁性層及び絶縁層からなる積層構造をそれぞれ持ち、マトリックス状に配置された複数の磁気メモリ素子と、
　第１の方向に沿って並ぶ前記複数の磁気メモリ素子からなる磁気メモリ素子列のそれぞれに対応するように設けられ、電流によりスピン偏極電子が生じる複数のスピン軌道層と、
　前記第１の方向と直交する第２の方向に沿って並ぶ前記複数の磁気メモリ素子からなる磁気メモリ素子行のそれぞれに対応するように設けられ、前記各磁気メモリ素子行に含まれる前記複数の磁気メモリ素子の前記磁性層のそれぞれに前記絶縁層を介して電圧を印加する複数の電圧印加層と、
　を備え、
　前記電圧印加層は、前記スピン軌道層に前記電流が流れると同時に、対応する前記磁気メモリ素子の前記磁性層に対して電圧を印加することにより、当該磁性層の磁気異方性もしくは磁気制動定数を変化させる、
　磁気メモリ。
（５）
　磁気メモリの記録方法であって、
　前記磁気メモリは、
　電流によりスピン偏極電子が生じるスピン軌道層と、
　記録する情報に応じて磁化方向が変化する磁性層及び絶縁層からなる積層構造を持ち、前記スピン軌道層上に設けられた磁気メモリ素子と、
　前記絶縁層を介して前記磁性層に電圧を印加する電圧印加層と、
　を有し、
　前記電圧印加層により、前記磁性層の磁気異方性を低下させる、もしくは、磁気制動定数を低下させるように第１の電圧を前記磁性層に印加し、同時に、前記スピン軌道層に電流を流す、
　ことを含む、
　磁気メモリの記録方法。
（６）
　前記電流に遅れて、もしくは、前記電流が減じた後に、前記電圧印加層により、前記第１の電圧の極性と逆の極性を有する第２の電圧を前記磁性層に印加する、
　ことをさらに含む、上記（５）に記載の磁気メモリの記録方法。
（７）
　磁気メモリの記録方法であって、
　前記磁気メモリは、
　電流によりスピン偏極電子が生じるスピン軌道層と、
　記録する情報に応じて磁化方向が変化する磁性層及び絶縁層からなる積層構造を持ち、前記スピン軌道層上に設けられた磁気メモリ素子と、
　前記絶縁層を介して前記磁性層に電圧を印加する電圧印加層と、
　を有し、
　前記スピン軌道層に電流を流し、
　前記電流に遅れて、もしくは、前記電流が減じた後に、前記電圧印加層により、前記磁性層の磁気異方性を向上させる、もしくは、磁気制動定数を向上させるように第３の電圧を前記磁性層に印加する、
　ことを含む、
　磁気メモリの記録方法。
（８）
　磁気メモリの記録方法であって、
　前記磁気メモリは、
　記録する情報に応じて磁化方向が変化する磁性層及び絶縁層からなる積層構造をそれぞれ持ち、マトリックス状に配置された複数の磁気メモリ素子と、
　第１の方向に沿って並ぶ前記複数の磁気メモリ素子からなる磁気メモリ素子列のそれぞれに対応するように設けられ、電流によりスピン偏極電子が生じる複数のスピン軌道層と、
　前記第１の方向と直交する第２の方向に沿って並ぶ前記複数の磁気メモリ素子からなる磁気メモリ素子行のそれぞれに対応するように設けられ、前記各磁気メモリ素子行に含まれる前記複数の磁気メモリ素子の前記磁性層のそれぞれに前記絶縁層を介して電圧を印加する複数の電圧印加層と、
　を有し、
　前記電圧印加層により前記磁性層に印加する電圧を制御することにより、情報を記録する前記磁気メモリ素子を選択することを含む、
　磁気メモリの記録方法。
（９）
　前記情報を記録する磁気メモリ素子の選択は、
　前記情報を記録する磁気メモリ素子に対応する前記電圧印加層により、前記磁性層の磁気異方性を低下させる、もしくは、磁気制動定数を低下させるように第４の電圧を印加し、同時に、前記情報を記録する磁気メモリ素子に対応する前記スピン軌道層に電流を流すことにより行われる、
　上記（８）に記載の磁気メモリの記録方法。
（１０）
　前記情報を記録する磁気メモリ素子の選択の際に、前記情報を記録する磁気メモリ素子以外の前記磁気メモリ素子に対応する前記電圧印加層により、前記第４の電圧の極性と反対の極性を有する第５の電圧を前記磁性層に印加する、
　ことをさらに含む、上記（９）に記載の磁気メモリの記録方法。
　１　　磁気メモリ
　１０　　磁気メモリ素子
　２０、３００　　スピン軌道層
　４０　　電極層
　５０　　電極
　１００、１０４、４００、４０４　　磁性層
　１０２、４０２　　絶縁層
　２００　　基板
　２０２　　絶縁膜
　５００　　電極層
　６００　　磁化モーメント
　７００　　スピントルク
　８００　　スピン偏極電子
　９００、９０２　　矢印

Claims (10)

  1. 　電流によりスピン偏極電子が生じるスピン軌道層と、
    　記録する情報に応じて磁化方向が変化する磁性層及び絶縁層からなる積層構造を持ち、前記スピン軌道層上に設けられた磁気メモリ素子と、
    　前記絶縁層を介して前記磁性層に電圧を印加する電圧印加層と、
    　を備え、
    　前記電圧印加層は、前記スピン軌道層に前記電流が流れると同時に、前記磁性層に対して電圧を印加することにより、当該磁性層の磁気異方性もしくは磁気制動定数を変化させる、
    　磁気メモリ。
  2. 　前記電圧印加層は、前記磁性層とは異なる他の磁性層をさらに含む、請求項１に記載の磁気メモリ。
  3. 　前記スピン軌道層は、第１の方向に沿って延伸するように設けられ、
    　前記スピン軌道層上に、前記第１の方向に沿って複数の前記磁気メモリ素子が設けられ、
    　前記複数の磁気メモリ素子の前記磁性層のそれぞれに電圧を印加する、複数の前記電圧印加層が設けられる、
    　請求項１に記載の磁気メモリ。
  4. 　記録する情報に応じて磁化方向が変化する磁性層及び絶縁層からなる積層構造をそれぞれ持ち、マトリックス状に配置された複数の磁気メモリ素子と、
    　第１の方向に沿って並ぶ前記複数の磁気メモリ素子からなる磁気メモリ素子列のそれぞれに対応するように設けられ、電流によりスピン偏極電子が生じる複数のスピン軌道層と、
    　前記第１の方向と直交する第２の方向に沿って並ぶ前記複数の磁気メモリ素子からなる磁気メモリ素子行のそれぞれに対応するように設けられ、前記各磁気メモリ素子行に含まれる前記複数の磁気メモリ素子の前記磁性層のそれぞれに前記絶縁層を介して電圧を印加する複数の電圧印加層と、
    　を備え、
    　前記電圧印加層は、前記スピン軌道層に前記電流が流れると同時に、対応する前記磁気メモリ素子の前記磁性層に対して電圧を印加することにより、当該磁性層の磁気異方性もしくは磁気制動定数を変化させる、
    　磁気メモリ。
  5. 　磁気メモリの記録方法であって、
    　前記磁気メモリは、
    　電流によりスピン偏極電子が生じるスピン軌道層と、
    　記録する情報に応じて磁化方向が変化する磁性層及び絶縁層からなる積層構造を持ち、前記スピン軌道層上に設けられた磁気メモリ素子と、
    　前記絶縁層を介して前記磁性層に電圧を印加する電圧印加層と、
    　を有し、
    　前記電圧印加層により、前記磁性層の磁気異方性を低下させる、もしくは、磁気制動定数を低下させるように第１の電圧を前記磁性層に印加し、同時に、前記スピン軌道層に電流を流す、
    　ことを含む、
    　磁気メモリの記録方法。
  6. 　前記電流に遅れて、もしくは、前記電流が減じた後に、前記電圧印加層により、前記第１の電圧の極性と逆の極性を有する第２の電圧を前記磁性層に印加する、
    　ことをさらに含む、請求項５に記載の磁気メモリの記録方法。
  7. 　磁気メモリの記録方法であって、
    　前記磁気メモリは、
    　電流によりスピン偏極電子が生じるスピン軌道層と、
    　記録する情報に応じて磁化方向が変化する磁性層及び絶縁層からなる積層構造を持ち、前記スピン軌道層上に設けられた磁気メモリ素子と、
    　前記絶縁層を介して前記磁性層に電圧を印加する電圧印加層と、
    　を有し、
    　前記スピン軌道層に電流を流し、
    　前記電流に遅れて、もしくは、前記電流が減じた後に、前記電圧印加層により、前記磁性層の磁気異方性を向上させる、もしくは、磁気制動定数を向上させるように第３の電圧を前記磁性層に印加する、
    　ことを含む、
    　磁気メモリの記録方法。
  8. 　磁気メモリの記録方法であって、
    　前記磁気メモリは、
    　記録する情報に応じて磁化方向が変化する磁性層及び絶縁層からなる積層構造をそれぞれ持ち、マトリックス状に配置された複数の磁気メモリ素子と、
    　第１の方向に沿って並ぶ前記複数の磁気メモリ素子からなる磁気メモリ素子列のそれぞれに対応するように設けられ、電流によりスピン偏極電子が生じる複数のスピン軌道層と、
    　前記第１の方向と直交する第２の方向に沿って並ぶ前記複数の磁気メモリ素子からなる磁気メモリ素子行のそれぞれに対応するように設けられ、前記各磁気メモリ素子行に含まれる前記複数の磁気メモリ素子の前記磁性層のそれぞれに前記絶縁層を介して電圧を印加する複数の電圧印加層と、
    　を有し、
    　前記電圧印加層により前記磁性層に印加する電圧を制御することにより、情報を記録する前記磁気メモリ素子を選択することを含む、
    　磁気メモリの記録方法。
  9. 　前記情報を記録する磁気メモリ素子の選択は、
    　前記情報を記録する磁気メモリ素子に対応する前記電圧印加層により、前記磁性層の磁気異方性を低下させる、もしくは、磁気制動定数を低下させるように第４の電圧を印加し、同時に、前記情報を記録する磁気メモリ素子に対応する前記スピン軌道層に電流を流すことにより行われる、
    　請求項８に記載の磁気メモリの記録方法。
  10. 　前記情報を記録する磁気メモリ素子の選択の際に、前記情報を記録する磁気メモリ素子以外の前記磁気メモリ素子に対応する前記電圧印加層により、前記第４の電圧の極性と反対の極性を有する第５の電圧を前記磁性層に印加する、
    　ことをさらに含む、請求項９に記載の磁気メモリの記録方法。
PCT/JP2018/001696 2017-03-09 2018-01-22 磁気メモリ及び磁気メモリの記録方法 WO2018163618A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/488,994 US11069389B2 (en) 2017-03-09 2018-01-22 Magnetic memory and magnetic memory recording method
KR1020197025219A KR102517214B1 (ko) 2017-03-09 2018-01-22 자기 메모리 및 자기 메모리의 기록 방법
CN201880015595.4A CN110383462B (zh) 2017-03-09 2018-01-22 磁存储器和磁存储器记录方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-044676 2017-03-09
JP2017044676A JP2018148157A (ja) 2017-03-09 2017-03-09 磁気メモリ及び磁気メモリの記録方法

Publications (1)

Publication Number Publication Date
WO2018163618A1 true WO2018163618A1 (ja) 2018-09-13

Family

ID=63449072

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/001696 WO2018163618A1 (ja) 2017-03-09 2018-01-22 磁気メモリ及び磁気メモリの記録方法

Country Status (6)

Country Link
US (1) US11069389B2 (ja)
JP (1) JP2018148157A (ja)
KR (1) KR102517214B1 (ja)
CN (1) CN110383462B (ja)
TW (1) TWI755488B (ja)
WO (1) WO2018163618A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019041098A (ja) * 2017-08-22 2019-03-14 Tdk株式会社 スピン流磁気抵抗効果素子及び磁気メモリ
EP3809413A1 (en) * 2019-10-16 2021-04-21 Korea University Research and Business Foundation Spin-orbit torque-based switching device and method of fabricating the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289143B2 (en) * 2019-10-30 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. SOT-MRAM with shared selector
US11087791B1 (en) * 2020-05-05 2021-08-10 Western Digital Technologies, Inc. Data storage device with voltage-assisted magnetic recording (VAMR) for high density magnetic recording
CN112701215B (zh) * 2020-12-28 2023-01-06 西安交通大学 一种铁电辅助调控人工反铁磁固定层的sot-mram

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045196A (ja) * 2012-08-26 2014-03-13 Samsung Electronics Co Ltd スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム
US20150200003A1 (en) * 2012-08-06 2015-07-16 Cornell University Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures apparatus, methods and applications
JP2017112359A (ja) * 2015-10-21 2017-06-22 エイチジーエスティーネザーランドビーブイ 積層体内セレクタを有する上部固定ｓｏｔ−ｍｒａｍアーキテクチャ
JP6258452B1 (ja) * 2016-12-02 2018-01-10 株式会社東芝 磁気メモリ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US9812184B2 (en) * 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
US9460397B2 (en) * 2013-10-04 2016-10-04 Samsung Electronics Co., Ltd. Quantum computing device spin transfer torque magnetic memory
WO2016011435A1 (en) 2014-07-17 2016-01-21 Cornell University Circuits and devices based on enhanced spin hall effect for efficient spin transfer torque
US9589619B2 (en) * 2015-02-09 2017-03-07 Qualcomm Incorporated Spin-orbit-torque magnetoresistive random access memory with voltage-controlled anisotropy
US10347824B2 (en) * 2017-06-02 2019-07-09 Sandisk Technologies Llc Composite free layer for magnetoresistive random access memory
JP6416421B1 (ja) * 2017-09-21 2018-10-31 株式会社東芝 磁気メモリ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150200003A1 (en) * 2012-08-06 2015-07-16 Cornell University Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures apparatus, methods and applications
JP2014045196A (ja) * 2012-08-26 2014-03-13 Samsung Electronics Co Ltd スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム
JP2017112359A (ja) * 2015-10-21 2017-06-22 エイチジーエスティーネザーランドビーブイ 積層体内セレクタを有する上部固定ｓｏｔ−ｍｒａｍアーキテクチャ
JP6258452B1 (ja) * 2016-12-02 2018-01-10 株式会社東芝 磁気メモリ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019041098A (ja) * 2017-08-22 2019-03-14 Tdk株式会社 スピン流磁気抵抗効果素子及び磁気メモリ
JP7095434B2 (ja) 2017-08-22 2022-07-05 Tdk株式会社 スピン流磁気抵抗効果素子及び磁気メモリ
EP3809413A1 (en) * 2019-10-16 2021-04-21 Korea University Research and Business Foundation Spin-orbit torque-based switching device and method of fabricating the same
US11641782B2 (en) 2019-10-16 2023-05-02 Korea University Research And Business Foundation Spin-orbit torque-based switching device and method of fabricating the same

Also Published As

Publication number Publication date
US11069389B2 (en) 2021-07-20
TWI755488B (zh) 2022-02-21
CN110383462B (zh) 2023-10-31
TW201838097A (zh) 2018-10-16
KR102517214B1 (ko) 2023-04-04
CN110383462A (zh) 2019-10-25
KR20190120226A (ko) 2019-10-23
JP2018148157A (ja) 2018-09-20
US20200020376A1 (en) 2020-01-16

Similar Documents

Publication Publication Date Title
Endoh et al. An overview of nonvolatile emerging memories—Spintronics for working memories
TWI755488B (zh) 磁性記憶體及磁性記憶體之記錄方法
JP5768498B2 (ja) 記憶素子、記憶装置
JP4380707B2 (ja) 記憶素子
JP2016225633A (ja) 外部強磁性バイアス膜を用いる電圧制御磁気異方性スイッチング装置
US10192600B2 (en) Storage element
JP5782715B2 (ja) 記憶素子及び記憶装置
KR20120080532A (ko) 기억 소자 및 기억 장치
JP2012235015A (ja) 記憶素子及び記憶装置
JP2013033881A (ja) 記憶素子及び記憶装置
WO2014050379A1 (ja) 記憶素子、記憶装置、磁気ヘッド
CN104662686A (zh) 存储元件、存储装置和磁头
JP2010098259A (ja) メモリセル、ならびに、磁気メモリ素子
JP5316967B2 (ja) 磁気メモリー素子及び不揮発性記憶装置
JP5387990B2 (ja) 磁気メモリ素子とその駆動方法及び不揮発記憶装置
US8750035B2 (en) Memory element and memory device
WO2018159045A1 (ja) 磁気メモリ、半導体装置、電子機器及び磁気メモリの読み出し方法
JP2017212464A (ja) 記憶素子、記憶装置、磁気ヘッド
WO2013080437A1 (ja) 記憶素子、記憶装置
Vijayaraghavan An analysis of MRAM based memory technologies
JP2008205186A (ja) 記憶素子、メモリ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18763249

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20197025219

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18763249

Country of ref document: EP

Kind code of ref document: A1