CN110383462B - 磁存储器和磁存储器记录方法 - Google Patents

磁存储器和磁存储器记录方法 Download PDF

Info

Publication number
CN110383462B
CN110383462B CN201880015595.4A CN201880015595A CN110383462B CN 110383462 B CN110383462 B CN 110383462B CN 201880015595 A CN201880015595 A CN 201880015595A CN 110383462 B CN110383462 B CN 110383462B
Authority
CN
China
Prior art keywords
magnetic
layer
voltage
magnetic memory
spin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880015595.4A
Other languages
English (en)
Other versions
CN110383462A (zh
Inventor
大森广之
细见政功
肥后丰
内田裕行
长谷直基
佐藤阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN110383462A publication Critical patent/CN110383462A/zh
Application granted granted Critical
Publication of CN110383462B publication Critical patent/CN110383462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

[问题]为了提供一种磁存储器，其中反转误差的发生可以被抑制并且可以实现稳定记录。[方案]一种磁存储器包括：自旋轨道层，其中自旋极化电子由电流产生；磁存储元件，提供在自旋轨道层上并且具有由绝缘层和磁性层组成的叠层结构，在该磁性层中磁化方向根据要记录的信息改变；以及电压施加层，经由绝缘层向磁性层施加电压。电压施加层在电流在自旋轨道层中流动的同时向磁性层施加电压，从而改变磁性层的磁各向异性或磁阻尼常数。

Description

磁存储器和磁存储器记录方法
技术领域
本公开涉及磁存储器和磁存储器记录方法。
背景技术
随着从高容量服务器到移动终端的各种信息设备的快速发展，在诸如构成信息设备的存储器和逻辑的元件中追求诸如更高集成度、更高速度、更低功耗等的更高性能。特别是，非易失性半导体存储器的进步是显著的。例如，作为大容量文件存储器的闪速存储器已经变得流行以驱动硬盘驱动器。同时，考虑到对代码存储应用和工作存储器的应用，正在开发各种类型的半导体存储器，诸如铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)和相变随机存取存储器(PCRAM)，从而替换目前通常使用的NOR闪速存储器、动态随机存取存储器(DRAM)等。注意，这些半导体存储器中的一些已经投入实际使用。
MRAM(其是上述半导体存储器之一)通过改变MRAM的磁存储元件的磁体的磁化状态，利用电阻的变化来记录信息。这种MRAM能够执行高速操作并且能够几乎无限地重写(1015次或更多次)，并且由于其高可靠性已经在诸如工业自动化和飞机的领域中被使用。此外，MRAM由于其高速操作和高可靠性而期望在未来发展为代码存储和工作存储器。
在这样的MRAM当中，使用自旋转矩磁化反转来反转磁体的磁化的MRAM被很多地期望，因为使用诸如高速操作的上述优点能够实现更低的功耗和更大的容量。注意，使用这种自旋转矩磁化反转的MRAM被称为自旋转移矩-磁随机存取存储器(STT-MRAM)。
此外，为了进一步提高MRAM中的更大容量，需要进一步减小用于反转磁化的反转电流。作为方法之一，正在研究用于使用自旋轨道转矩来记录信息的自旋轨道转矩-磁随机存取存储器(SOT-MRAM)，该自旋轨道转矩在电流在非磁性金属中流动时引起的自旋极化中造成。
SOT-MRAM的磁存储元件的基本配置包括：其中磁化方向改变以记录信息的磁性层；向磁性层设置自旋轨道转矩的自旋轨道层；以及用于读取记录在磁性层中的信息的机构。例如，下面的专利文献1和非专利文献1公开了使用自旋轨道转矩反转磁化方向的SOT-MRAM。
引文列表
专利文献
专利文献1：日本专利申请公开第2014-45196号非专利文献
非专利文献1：Applied Physics Letters 104,042406(2014)
非专利文献2：Nature Materials 3172(2012)
发明内容
本发明要解决的问题
顺便提及，SOT-MRAM的磁存储元件的磁性层可以由面内磁化膜或垂直磁化膜形成。然而，使用垂直磁化膜有利于SOT-MRAM的更大容量。在使用垂直磁化膜作为磁性层的情况下，使磁化方向旋转的力继续作用在磁性层上，同时电流在自旋轨道层中流动。因此，为了在期望的方向上稳定地反转磁性层的磁化方向，需要严格控制在自旋轨道层中流动的脉冲电流的电流值和时间宽度(脉冲宽度)。
然而，在其中集成了多个磁存储元件的磁存储器中，磁存储元件的特性变化，并且用于使磁性层的磁化方向在期望的方向上稳定地反转的电流值和脉冲宽度的最佳值在每个磁存储元件中是不同的。此外，由于上述最佳值根据使用磁存储器的环境的温度等而变化，因此难以有利地控制在自旋轨道层中流动的电流的电流值和脉冲宽度。因此，难以抑制其中磁存储元件的磁性层未按需要反转或无意地反转的反转误差的发生。
因此，本公开提出了磁存储器和磁存储器记录方法，其能够在抑制反转误差发生的同时执行稳定记录。
解决问题的方案
根据本发明，设置了一种磁存储器，包括：自旋轨道层，其中自旋极化电子由电流产生；磁存储元件，具有叠层结构并且设置在自旋轨道层上，该叠层结构包括绝缘层和其中磁化方向根据要记录的信息改变的磁性层；以及电压施加层，用于经由绝缘层向磁性层施加电压，其中电压施加层在电流在自旋轨道层中流动的同时向磁性层施加电压，以改变磁性层的磁各向异性或磁阻尼常数。
根据本公开，设置了一种磁存储器，包括：以矩阵方式布置的多个磁存储元件，每个磁存储元件具有叠层结构，该叠层结构包括绝缘层和其中磁化方向根据要记录的信息而变化的磁性层；多个自旋轨道层，被设置为对应于包括沿第一方向布置的所述多个磁存储元件的每个磁存储元件列，以及其中自旋极化电子由电流产生；以及多个电压施加层，被设置为对应于包括沿与第一方向正交的第二方向布置的所述多个磁存储元件的每个磁存储元件行，并且被配置为经由绝缘层向所述每个磁存储元件行中包括的所述多个磁存储元件的相应磁性层施加电压，其中电压施加层在电流在自旋轨道层中流动的同时将电压施加到对应的磁存储元件的磁性层，以改变磁性层的磁各向异性或磁阻尼常数。
根据本公开，设置了一种磁存储器记录方法，该磁存储器包括：自旋轨道层，其中自旋极化电子由电流产生；磁存储元件，具有叠层结构并且设置在自旋轨道层上，该叠层结构包括绝缘层和其中磁化方向根据要记录的信息而变化的磁性层；以及电压施加层，用于经由绝缘层向磁性层施加电压，该方法包括：通过电压施加层将第一电压施加到磁性层以降低磁性层的磁各向异性或降低磁阻尼常数并使电流同时在自旋轨道层中流动。
根据本公开，设置了一种磁存储器记录方法，该磁存储器包括：自旋轨道层，其中自旋极化电子由电流产生；磁存储元件，具有叠层结构并且设置在自旋轨道层上，该叠层结构包括绝缘层和其中磁化方向根据要记录的信息而变化的磁性层；以及电压施加层，用于经由绝缘层向磁性层施加电压，该方法包括：使电流在自旋轨道层中流动；以及在所述电流以后或在所述电流减小之后，通过电压施加层将第三电压施加到磁性层以提高磁性层的磁各向异性或提高磁阻尼常数。
根据本公开，设置了一种磁存储器记录方法，该磁存储器包括：以矩阵方式布置的多个磁存储元件，每个磁存储元件具有叠层结构，该叠层结构包括绝缘层和其中磁化方向根据要记录的信息而变化的磁性层；多个自旋轨道层，被设置为对应于包括沿第一方向布置的所述多个磁存储元件的每个磁存储元件列，以及其中自旋极化电子由电流产生；以及多个电压施加层，被设置为对应于包括沿与第一方向正交的第二方向布置的所述多个磁存储元件的每个磁存储元件行，并且被配置为经由绝缘层向所述每个磁存储元件行中包括的所述多个磁存储元件的相应磁性层施加电压，该方法包括：通过电压施加层控制要被施加到磁性层的电压，以选择要记录信息的磁存储元件。
发明的效果
如上所述，根据本公开，可以在抑制反转误差的发生的同时执行稳定记录。
注意，上述效果不必受限制，并且除了上述效果之外或代替上述效果，可以发挥本说明书中描述的任何效果或者可以从本说明书中理解的其它效果。
附图说明
图1是用于描述SOT-MRAM的结构和操作的说明图。
图2示出了在将脉冲电流施加到自旋轨道层之后磁性层100的磁化方向的时间变化的示例。
图3示出了相对于电压磁性层的垂直磁各向异性(Hk)和磁阻尼常数(α)的变化的示例。
图4是示意性地示出根据本公开的一实施方式的磁存储器1的结构的透视图。
图5是示意性地示出根据本公开的一实施方式的磁存储元件10的结构的剖视图。
图6是用于描述图4所示的磁存储器1的记录方法的说明图。
图7是用于描述图4所示的磁存储器1的记录方法的修改的说明图。
图8是示意性地示出包括根据本公开的一实施方式的磁存储元件10的磁存储器1的结构的透视图(No.1)。
图9是用于描述图8所示的磁存储器1的记录方法的说明图。
图10是示意性地示出包括根据本公开的一实施方式的磁存储元件10的磁存储器1的结构的透视图(No.2)。
图11是用于描述图10所示的磁存储器1的记录方法的说明图。
图12A是用于描述根据本公开的一实施方式的制造磁存储器1的方法中的步骤的俯视图(No.1)。
图12B是沿图12A中的B-B'切割的情况的剖视图。
图13A是用于描述根据本公开的一实施方式的制造磁存储器1的方法中的步骤的俯视图(No.2)。
图13B是沿图13A中的B-B'切割的情况的剖视图。
图14A是用于描述根据本公开的一实施方式的制造磁存储器1的方法中的步骤的俯视图(No.3)。
图14B是沿图14A中的B-B'切割的情况的剖视图。
图15A是用于描述根据本公开的一实施方式的制造磁存储器1的方法中的步骤的俯视图(No.4)。
图15B是沿图15A中的B-B'切割的情况的剖视图。
图16A是用于描述根据本公开的一实施方式的制造磁存储器1的方法中的步骤的俯视图(No.5)。
图16B是沿图16A中的B-B'切割的情况的剖视图。
图17A是用于描述根据本公开的一实施方式的制造磁存储器1的方法中的步骤的俯视图(No.6)。
图17B是沿图17A中的B-B'切割的情况的剖视图。
图18A是用于描述根据本公开的一实施方式的制造磁存储器1的方法中的步骤的俯视图(No.7)。
图18B是沿图18A中的B-B'切割的情况的剖视图。
图18C是沿图18A中的C-C'切割的情况的剖视图。
图19是示出在根据第一示例的磁存储器1中在自旋轨道层20中流动的脉冲电流为20μA的情况下相对于脉冲宽度反转误差的比率(P)的曲线图。
图20是示出在根据第一示例的磁存储器1中垂直磁各向异性(Hk)和磁阻尼常数(α)相对于施加电压的变化的曲线图。
图21A是示出在根据第一示例的磁存储器1中在施加电压为-1V并且自旋轨道层20中流动的脉冲电流为20μA的情况下相对于脉冲宽度反转误差的比率(P)的曲线图。
图21B是示出在根据第一示例的磁存储器中在施加电压为+1V并且自旋轨道层20中流动的脉冲电流为20μA的情况下相对于脉冲宽度反转误差的比率(P)的曲线图。
图22是示出在根据第一示例的磁存储器中在使20μA的脉冲电流在自旋轨道层20中流动之后施加+1V的施加电压的情况下相对于脉冲宽度反转误差的比率(P)的曲线图。
图23是示出在根据第一示例的磁存储器中在使20μA的脉冲电流流入自旋轨道层20中的同时施加-1V的施加电压、以及在使脉冲电流流入自旋轨道层20中的同时施加+1V的施加电压的情况下反转误差与脉冲宽度的比率(P)的曲线图。
图24是示出在根据第二示例的磁存储器中反转误差与脉冲电流值(Iso)的比率(P)的曲线图。
具体实施方式
本公开的有利实施方式将参考附图被详细描述。注意，在本说明书和附图中，通过设置相同的符号，省略了具有基本相同的功能配置的配置元件的冗余描述。
此外，在本说明书和附图中，具有基本相同或相似的功能配置的多个配置元件可以通过在相同的附图标记之后用不同的数字表示来区分。注意，在不需要区分具有基本相同或相似功能配置的多个配置元件的情况下，将仅给出相同的附图标记。此外，可以通过在相同的附图标记之后用不同的字母表示来区分不同实施方式中的相似配置元件。注意，在不需要区分相似配置元件的情况下，将仅给出相同的附图标记。
然后，在以下描述中要被参考的附图是用于提示对本公开的实施方式的描述和理解的附图，并且附图中示出的形状、尺寸、比率等可以与实际形状不同。此外，考虑到下面的描述和已知技术，可以在设计中适当地改变附图所示的磁存储器等。此外，在以下描述中，磁存储元件等的叠层结构的上下方向可以对应于在设置有磁存储元件的基板上的表面面向上方向的情况下的相对方向，并且可以不同于根据实际重力加速度的上下方向。
此外，在以下描述中，当描述磁化方向(磁矩)和磁各向异性时，为了方便起见，使用诸如“垂直方向”(垂直于膜表面的方向)和“面内方向”(平行于膜表面的方向)的术语。注意，这些术语不必须意味着严格的磁化方向。例如，诸如“磁化方向是垂直方向”或“具有垂直磁各向异性”的词语意思是垂直方向上的磁化相对于面内方向上的磁化处于更优状态。类似地，诸如“磁化方向是面内方向”或“具有面内磁各向异性”的词语意思是面内方向上的磁化优于垂直方向上的磁化。
注意，将按以下顺序给出描述。
1.SOT-MRAM概述
1.1.SOT-MRAM概述
1.2.SOT-MRAM的结构
1.3.SOT-MRAM的操作
2.本公开的技术背景
2.1.本公开的技术背景
2.2.磁性层100的磁各向异性和磁阻尼常数由电压改变的现象
3.本公开的实施方式
3.1.磁存储器1的基本结构
3.2.磁存储器1的记录方法
3.3包括多个磁存储元件10的磁存储器1的记录方法
3.4.制造磁存储器1的方法
4.示例
5.结论
6.补充
<<1.SOT-MRAM概述>>
<1.1.SOT-MRAM概述>
STT-MRAM被期望很多是因为能够利用诸如高速操作的优点实现更低的功耗和更大的容量。例如，在这样的STT-MRAM中，对于约50nm的尺寸的磁存储元件，引起自旋转矩磁化反转所需的电流的绝对值是100μA或更小。然而，为了进一步提高MRAM中的容量，需要进一步减小反转电流。因此，SOT-MRAM被认为是方法之一。
如上所述，SOT-MRAM的磁存储元件的基本配置包括：向磁性层设置自旋轨道转矩的自旋轨道层；磁性层，其中磁化方向通过从自旋轨道层设置的自旋轨道转矩改变以记录信息；以及用于读取记录在磁性层中的信息的机构。具体地，信息记录被执行使得当电流在自旋轨道层中流动时感应的自旋极化电子被注入到磁化方向不固定的磁性层(这也被称为自旋注入转矩)以将自旋转矩设置到磁性层的磁矩从而反转磁性层的磁化方向。因此，通过使预定阈值或更大的电流在自旋轨道层中流动可以反转磁性层的磁化方向。注意，可以通过改变电流的极性来执行磁存储元件的1/0的记录。
首先，将参考图1详细描述SOT-MRAM的结构和SOT-MRAM的操作。图1是用于描述SOT-MRAM的结构和操作的说明图。详细地，图1中的左侧示出了SOT-MRAM的一个磁存储元件的基本配置，并且图1中的右侧示出了电子自旋的状态以及自旋转矩如何工作。注意，图1中的左侧所示的具有虚线的圆柱示出了磁存储元件10的磁性层100。
<1.2.SOT-MRAM的结构>
首先，将参考图1描述SOT-MRAM的结构。如图1的左侧所示，SOT-MRAM包括在一个方向上延伸的自旋轨道层20和设置在自旋轨道层20上的磁存储元件10。此外，电极50连接到磁存储元件10的表面，该表面面对与自旋轨道层20接触的表面。
设置成在一个方向上延伸的自旋轨道层20由薄金属材料形成。自旋轨道层20使穿过自旋轨道层20的电子自旋极化以产生自旋极化电子。自旋轨道层20将所产生的自旋极化电子注入到磁存储元件10的下面描述的磁性层100中，以向磁性层100的磁矩设置自旋转矩，并且可以反转磁性层100的磁化方向。
如图1所示，磁存储元件10具有其中绝缘层102夹在两个磁性层100和104之间的结构，并且设置在自旋轨道层20上。具体地，磁存储元件10具有其中磁性层100(其作为记录层，其中磁化方向从与自旋轨道层20接触的一侧改变以记录信息)、绝缘层102和磁性层104(其作为参考层，其中磁化方向被固定)顺序层叠的叠层结构。注意，作为参考层的磁性层104用作从作为记录层的磁性层100读取信息的机构的一部分。
换言之，磁存储元件10可以是所谓的隧道结元件。具体地，在电压施加在磁性层100和104之间的情况下，磁存储元件10可以通过隧道磁阻效应使隧道电流在绝缘层102中流动。此时，绝缘层102的电阻取决于磁性层100和磁性层104的磁化方向是平行还是反平行而变化。此外，由于与自旋轨道层20接触的磁性层100的磁化方向可以通过从自旋轨道层20注入的自旋极化电子来控制，所以磁存储元件10可以根据磁性层100和磁性层104的磁化方向之间的相对角度来记录信息。
电极50电连接到磁存储元件10，并且当从磁存储元件10读取信息时使电流在磁存储元件10中流动。
换言之，可以说在SOT-MRAM的磁存储元件10中，磁性层100是用于记录信息的区域，并且绝缘层102和磁性层104是用作用于读取记录在磁性层100中的信息的机构的区域。
<1.3.SOT-MRAM的操作>
接着，将描述向上述SOT-MRAM记录信息的操作和从上述SOT-MRAM读取信息的操作。
(记录操作)
如图1中的左侧所示，在向SOT-MRAM的磁存储元件10记录信息的情况下，电流沿指示自旋轨道层20延伸的方向的箭头900在自旋轨道层20中流动。注意，电流的方向可以是一个方向或反方向。
已经穿过自旋轨道层20的电子在自旋轨道层20上方和下方在不同自旋方向上被极化，如图1中的右侧所示。然后，在自旋轨道层20上极化的自旋极化电子800被注入到磁存储元件10的磁性层100中。因此，在磁性层100中，磁性层100的磁矩(磁化方向)600通过注入的自旋极化电子800接收自旋转矩700。因此，在从自旋极化电子800接收的自旋转矩700超过阈值的情况下，磁性层100的磁矩600开始进动并被反转。因此，在SOT-MRAM中，磁性层100的磁化方向通过自旋轨道层20与磁存储元件10的磁性层100之间的自旋轨道相互作用而反转，并且可以在磁性层100中记录信息。
(读取操作)
此外，如图1中的左侧所示，在从SOT-MRAM的磁存储元件10读取信息的情况下，电流在磁存储元件10的层叠方向上流动。具体地，电流穿过磁存储元件10并沿箭头902所示的方向从电极50流入自旋轨道层20。注意，电流的方向可以是一个方向或反方向。
在磁存储元件10中，基于夹着绝缘层102的磁性层100和104的磁化方向是平行还是反平行，绝缘层102的电阻通过隧道磁阻效应而改变。因此，在SOT-MRAM中，磁性层100的磁化方向可以通过测量磁存储元件10的电阻来被检测。因此，在SOT-MRAM中，磁性层100的磁化方向通过检测磁存储元件10的电阻来被检测，并且可以基于检测结果从磁性层100读取信息。
此外，在使用垂直磁化膜作为磁性层100的情况下，自旋转矩700被设置到磁性层100的磁矩而没有浪费，因为自旋极化电子800的自旋方向与磁性层100的磁化方向正交，如图1中的右侧所示。因此，SOT-MRAM具有例如反转速度快至1纳秒或更小并且反转电流较小的特性。此外，如从以上描述所理解地，在SOT-MRAM中，记录信息时和读取信息时的电流路径彼此不同。
<<2.本公开的技术背景>>
<2.1.本公开的技术背景>
顺便提及，如上所述，SOT-MRAM的磁存储元件10的磁性层100可以由面内磁化膜或垂直磁化膜形成。然而，为了进一步提高记录密度，使磁存储元件10的形状为从基板上方观察时看起来像圆形的形状，并且使用垂直磁化膜(在具有上述形状的磁存储元件10中可以从其获得强各向异性)作为磁性层100是有利的。
然而，在使用垂直磁化膜作为磁性层100的情况下，使磁性层100的磁化方向旋转的力继续作用在磁性层100上，同时电流在自旋轨道层20中流动。因此，为了在期望的方向上稳定地反转磁性层100的磁化方向，需要严格控制在自旋轨道层20中流动的电流的电流值和电流流动的时间宽度(脉冲宽度)。
此外，在其中集成了多个磁存储元件10的磁存储器中，磁存储元件10的特性由于制造变化而变化。因此，在每个磁存储元件10中，用于使每个磁存储元件10的磁性层100的磁化方向在期望方向上稳定地反转的电流的电流值和脉冲宽度的最佳值是不同的。在这种情况下，均匀地反转包括在一个磁存储器中的多个磁存储元件10的磁性层100的磁化方向是困难的。结果，实现更大容量的磁存储器具有局限性。此外，由于最佳值根据使用磁存储器的环境的温度等而改变，因此在实际使用磁存储器时难以有利地控制电流值和脉冲宽度。因此，难以抑制反转误差(其中磁存储元件10的磁性层100未按需要反转或无意地反转)的发生。
此外，即使在电流可以以最佳电流值和脉冲宽度设置到磁存储元件10并且磁性层100的磁化方向可以反转的情况下，磁性层100的磁化方向也不立即稳定。然后，由于热波动等，可能发生返回磁性层100的反转方向的反转误差。
此外，将参考图2描述磁性层100的磁化方向的反转。图2示出了在将脉冲电流施加到自旋轨道层之后磁性层100的磁化方向的时间变化的示例。具体地，图2示出了在样品(其中磁性层100层叠在自旋轨道层20上)中的磁性层100的磁化方向的在面内X轴方向上的磁化坐标(mx)和在垂直Z轴方向上的磁化坐标(mz)的时间变化，并且示出了在下部向自旋轨道层20给予电流脉冲的施加图案。
如图2所示，通过由自旋轨道层20(其被给予脉冲电流)给出的自旋转矩使磁性层100的磁化方向在非常短的时间(1纳秒或更短)内反转(图2中的mz)。然而，由于磁化反转之后的反转的反应，磁性层100的磁化方向持续进动一段时间(几纳秒到几十纳秒)(图2中的mx)。而且，在进动期间，能量高于稳定状态。因此，在热波动等的影响下，磁性层100的磁化方向可以从反转状态返回到反转之前的状态。
因此，为了避免如上所述的磁化方向的返回并且稳定地反转磁性层100的磁化方向，可想到一起使用外部磁场和自旋转移转矩。然而，根据这些方法，可能增加磁存储器的功耗，此外，磁存储元件10的矫顽力特性可能劣化。
鉴于上述情况，本发明人已经深入研究了可实现稳定的磁化反转同时抑制反转误差的发生的SOT-MRAM。在进行研究的同时，本发明人关注磁性层100的磁各向异性和磁阻尼常数通过下面将描述的电压改变的现象，并且已经产生了本公开的实施方式。在下文中，将描述本发明人关注的现象。
<2.2.磁性层100的磁各向异性和磁阻尼常数由电压改变的现象>
顺便提及，已知当电压经由绝缘体施加到铁磁体时，铁磁体的磁各向异性由所施加的电压改变(参见非专利文献2)。
此外，如本发明人进行的研究，发现如上所述通过向铁磁体施加电压，除了磁各向异性的变化之外，铁磁体的磁阻尼常数也改变。因此，本发明人认为，通过经由电压施加改变与(通过自旋转矩的)磁化方向的反转相关的磁各向异性和磁阻尼常数，可以获得稳定的磁化反转。注意，这里的磁阻尼常数指的是表示磁化运动的摩擦并且表示磁阻尼常数越小磁化方向的反转越容易的阻尼常数等。
因此，本发明人已经研究了通过在磁存储元件中的电压施加的垂直磁各向异性(Hk)和磁阻尼常数(α)的改变。这里，作为样品的磁存储元件具有叠层结构，其中具有1.2nm的膜厚度的CoFeB膜(对应于磁性层100)、具有2nm的膜厚度的MgO膜、具有3nm的膜厚度的CoFe膜、具有0.8nm的膜厚度的Ru膜、具有3nm的膜厚度的CoFe膜、以及包含Ru的保护膜顺序层叠在包含Ta的基础膜上。注意，CoFeB膜通过与MgO的界面各向异性变成垂直磁化膜，并且CoFe膜是面内磁化膜。此外，CoFeB膜的垂直磁各向异性(Hk)和磁阻尼常数(α)已经从铁磁共振信号获得。图3示出了通过电压施加的CoFeB膜(磁性层100)的垂直磁各向异性(Hk)和磁阻尼常数(α)的变化的示例。在图3中，横轴表示要被施加的电压Va，左纵轴表示垂直磁各向异性(Hk)，右纵轴表示磁阻尼常数(α)。注意，要被施加的电压被示出使得设置在磁存储单元上方的电极的电压高于设置在磁存储单元下方的电极的电压的情况变为正方向。
如图3所示，发现磁存储元件的CoFeB膜(磁性层100)的垂直磁各向异性(Hk)和磁阻尼常数(α)根据施加的电压而变化。具体地，在沿正方向施加电压的情况下，垂直磁各向异性(Hk)和磁控制常数(α)减小。此外，在沿负方向施加电压的情况下，垂直磁各向异性(Hk)和磁控制常数(α)增加。
因此，根据研究结果，本发明人认为，磁化方向可以被容易地反转，因为垂直磁各向异性和磁控制常数通过在正方向上施加电压而减小。此外，本发明人认为，磁化方向的波动(进动)变小，并且可以将在热波动等的影响下从反转状态返回到反转之前的状态的可能性抑制得很小，因为垂直磁各向异性和磁控制常数通过在负方向上施加电压而增加。
因此，本发明人利用通过这种电压施加的磁各向异性和磁阻尼常数的控制，已经产生了能够实现稳定的磁化反转同时抑制反转误差的发生的本公开的实施方式。在下文中，将详细描述本公开的这种实施方式。
<<3.本公开的实施方式>>
<3.1.磁存储器1的基本结构>
首先，将参考图4和图5描述根据本实施方式的磁存储器1的基本结构。图4是示意性地示出根据本实施方式的磁存储器1的结构的透视图，图5是示意性地示出根据本实施方式的磁存储元件10的结构的剖视图。
如图4所示，根据本实施方式的磁存储器1的基本结构包括自旋轨道层20、设置在自旋轨道层20上的磁存储元件10、以及设置在磁存储元件10上的电极层(电压施加层)40。此外，如图5所示，磁存储元件10包括设置在自旋轨道层20上的磁性层100和设置在磁性层100上的绝缘层102。此外，磁性层(另一磁性层)104设置在电极层40下方，作为用于读取磁存储元件10的信息的机构的一部分。
如上所述，自旋轨道层20使穿过自旋轨道层20的电子自旋极化以产生自旋极化电子，并将产生的自旋极化电子注入到磁性层100中。
自旋轨道层20由导电材料形成，该导电材料足够薄以使电子穿过其以产生自旋极化。因此，自旋轨道层20有利地由具有高自旋极化效率的导电材料形成，并且有利地由选自由以下组成的组的至少一种或更多种类型的导电材料形成：Al、Ti、V、Cr、Mn、Cu、Zn、Ag、Hf、Ta、W、Re、Pt、Au、Hg、Pb、Si、Ga、GaMn和GaAs。此外，选自由以下组成的组的至少一种或更多种类型的元素可以被添加到自旋轨道层20：Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Cd、In、Sb、Te、Hf、Ta、W、Re、Os、Ir、Pt、Ag、Au、Hg、Tl、Pb、Bi、Po、At、V、Cr、Mn、Fe、Co、Ni、P、S、Zn、Ga、Ge、As、Se、I、Lu、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm和Yb。此外，下层(未示出)可以设置在自旋轨道层20下面以控制自旋轨道层20的取向。
磁性层100由铁磁材料形成并设置在自旋轨道层20上。磁性层100的磁化方向不固定并且根据要记录的信息而改变。具体地，磁性层100被设置为可反转的，使得磁化方向变得与下面将描述的磁性层104的磁化方向平行或反平行。此外，金属层(未示出)或薄绝缘层(未示出)可以设置在磁性层100和自旋轨道层20之间。
磁性层100有利地由例如铁磁材料形成，该铁磁材料具有选自由Co、Fe、B、Al、Si、Mn、Ga、Ge、Ni、Cr和V组成的组的多种元素的组合的成分。此外，磁性层100可以被形成为单层，或者可以形成为绝缘层和磁性层的叠层。
绝缘层102由绝缘材料形成并设置在磁性层100上。注意，绝缘层102夹在磁性层100和下面将描述的磁性层104之间，使得磁存储元件10可以用作呈现隧道磁阻效应的隧道结元件。
绝缘层102可以由例如诸如MgO、Al2O3、SiO2、SrTiO2和AlLaO3的各种绝缘体形成。此外，在用MgO形成绝缘层102的情况下，可以使作为隧道结元件的磁存储元件10的磁阻变化比(换言之，MR比)更高。因此，用MgO形成绝缘层102是有利的。
磁性层104由铁磁材料形成并设置在绝缘层102上。磁性层104的磁化方向固定在预定方向上，作为相对于磁性层100的磁化方向的参考。由于磁性层104用作记录在磁存储元件10中的信息的参考，磁性层104由磁化方向不易变化的铁磁材料有利地形成。例如，磁性层104可以由具有大矫顽力或大磁阻尼常数的铁磁材料形成。此外，磁性层104可以形成为具有大的厚度，以使磁化方向不易改变。
例如，磁性层104有利地由铁磁材料形成，该铁磁材料具有选自由Co、Fe、B、Al、Si、Mn、Ga、Ge、Ni、Cr和V组成的组的多种元素的组合的成分。注意，磁性层104可以形成为单层，或者可以形成为绝缘层和磁性层的叠层。
电极层40是经由绝缘层102向磁性层100施加电压的电极，并且设置在绝缘层102上方，换言之，设置在磁性层104上。此外，电极层40由非磁性金属材料或磁性金属材料形成。注意，由磁性金属形成电极层40可以省略上述磁性层104的形成。这样做，可以在电极层40和磁性层100之间形成铁磁隧道结。因此，磁存储元件10可以用作呈现隧道磁阻效应的隧道结元件。因此，通过使用电极层40，不仅可以将电压施加到磁性层100，而且可以从磁存储元件10读取信息。
此外，由于电压引起的磁性层100的垂直磁各向异性和磁阻尼常数的变化率的大小根据包括极性的磁存储元件10的配置而变化，因此选择磁存储元件10的每层的材料和膜厚度以使变化率变大是有利的。此外，类似地，选择磁存储元件10的尺寸、形状等以使变化率变大是有利的。此外，由于电压引起的磁性层100的垂直磁各向异性的变化率的大小根据磁性层100和绝缘层102之间的界面状态而变化，因此选择磁性层100和绝缘层102的材料、处理等使得变化率变大是有利的。类似地，选择设置在磁性层100下方的下层以使变化率变大使有利的。
注意，磁存储器1可以包括图4中的多个基本结构。在这种情况下，多个磁存储元件10沿自旋轨道层20的延伸方向(第一方向)设置在一个自旋轨道层20上。此外，对应于每个磁存储元件10的磁性层100的电极层40设置在每个磁存储元件10上，从而施加电压。例如，多个电极层40沿与自旋轨道层20的延伸方向正交的方向(第二方向)延伸(参见图8)。
此外，磁存储器1可以具有以下结构。例如，磁存储器1包括以矩阵方式布置在基板上的多个磁存储元件10。此外，在磁存储器1中，多个自旋轨道层20被设置为沿第一方向延伸，作为每个包括多个磁存储元件10并沿第一方向布置的磁存储元件列共用的自旋轨道层。此外，多个电极层40被设置为沿第二方向延伸，作为每个包括多个磁存储元件10并沿第二方向布置的磁存储元件行共用的金属层(参见图10)。
如上所述，通过在一个自旋轨道层20上设置多个磁存储元件10，可以实现设置有高密度磁存储元件10的磁存储器1。
注意，在本实施方式中，磁存储器1的结构不限于图8和图10所示的结构。根据本实施方式的磁存储器1可以包括大量的磁存储元件10。
<3.2.磁存储器1的记录方法>
接着，将参照图6描述根据图4所示的本实施方式的磁存储器1中的记录方法。图6是用于描述图4所示的磁存储器1的记录方法的说明图。具体地，图6中的下侧示出了要给予磁存储元件10的自旋轨道层20的脉冲电流和要给予电极层40的脉冲电压的施加图案。此外，图6中的上侧示出了在具有这种施加图案的电流和电压被施加的情况下磁存储元件10的磁性层100的在面内X轴方向上的磁化坐标(mx)和在垂直方向(Z轴方向)上的磁化坐标(mz)的时间变化。
在本实施方式中，如图6中的下侧所示，在记录时，使用电极层40将在正方向(其中电极层40侧变成高于磁存储元件10的下电极)上的电压(第一电压)施加到磁性层100以降低磁性层100的磁各向异性和磁阻尼常数。注意，在以下描述中，使磁性层100的磁各向异性和磁阻尼常数降低的电压的方向将被称为反转加速方向。此外，同时，使脉冲状脉冲电流在自旋轨道层20中流动。此外，使用电极层40将在负方向(其中电极层40侧变成低于磁存储元件10的下电极)上的电压(第二电压)施加到磁性层100，以提高在脉冲电流以后或在脉冲电流减小之后的磁性层100的磁各向异性和磁阻尼常数。注意，在下面的描述中，提高磁性层100的磁各向异性和磁阻尼常数的电压的方向将被称为反转抑制方向。
如图6中的上侧所示，通过由电极层40将反转加速方向上的电压施加到磁性层100，磁性层100的磁化方向比图2中的情况更快地反转(图6中的mz)。此外，如图6中的上侧所示，在磁化方向反转之后，通过由电极层40将反转抑制方向上的电压施加到磁性层100，使磁化反转后的进动快速收敛(图6中的mx)。因此，根据本实施方式，磁化方向可以快速地反转，另外，可以使磁化方向上的波动(进动)变小，并且在热波动等的影响下从反转状态返回到反转前的状态的可能性可以被抑制为较低。结果，根据本实施方式，磁存储元件10的磁性层100的磁化方向可以被稳定地反转，同时抑制反转误差的发生。
此外，图6所示的示例是根据本实施方式的记录方法的示例，并且本实施方式可以包括其它修改。在下文中，将参照图7描述根据本实施方式的记录方法的第一至第三修改。图7是用于描述根据本公开的一实施方式的磁存储器1的记录方法的修改的说明图。
(第一修改)
在第一修改中，如图7中的左侧所示，在记录时脉冲电流在自旋轨道层20中流动。此外，使用电极层40在脉冲电流以后或在脉冲电流减小之后将反转抑制方向上的电压施加到磁性层100。如上所述，通过由电极层40将在反转抑制方向上的电压(第三电压)施加到磁性层100，磁化反转之后的进动可以快速收敛。
(第二修改)
在第二修改中，如图7中的中间所示，在记录时在向自旋轨道层20施加脉冲电流的同时，使用电极层40将反转加速方向上的电压施加到磁性层100。如上所述，通过由电极层40将反转加速方向上的电压施加到磁性层100，磁性层100的磁化方向可以被快速地反转。
(第三修改)
在第三修改中，如图7中的右侧所示，在记录时在向自旋轨道层20施加脉冲电流的同时，使用电极层40将反转加速方向上的电压施加到磁性层100。接着，在具有与上述脉冲电流相反极性的在负方向上的脉冲电流流入自旋轨道层20中的同时在反转抑制方向上的电压被施加到磁性层100。如上所述，通过将脉冲电流施加到自旋轨道层20并由电极层40将电压施加到磁性层100，磁化反转之后的进动可以快速地收敛。
注意，根据磁存储元件10的结构、材料等，可以使施加的电流和电压的极性相反。此外，所施加的电流和电压的脉冲形状可以是方波或梯形的，或者可以具有一定的超调(overshoot)。
<3.3包括多个磁存储元件10的磁存储器1的记录方法>
到目前为止所描述的记录方法是包括一个磁存储元件10的磁存储器1中的记录方法。然而，根据本实施方式的磁存储器1可以包括多个磁存储元件10。关于这样的磁存储器1，通过控制要被施加到每个磁存储元件10的电压，信息可以被选择性地记录到期望的磁存储元件10。因此，下面将描述这种磁存储器1的记录方法。
(记录方法1)
将参考图8和图9描述包括多个磁存储元件10的磁存储器1的记录方法。图8是示意性地示出包括根据本实施方式的磁存储元件10的磁存储器1的结构的透视图，并且图9是用于描述图8所示的磁存储器1的记录方法的说明图。具体地，图9中的上侧示出了其中执行记录的磁存储元件10，中间部分示出了自旋轨道层20的脉冲电流的施加图案，并且下部示出了要被施加到多个电极层40a、40b和40c(参见图8)的电压Va、Vb和Vc的施加图案。
首先，如图8所示，三个磁存储元件10a、10b和10c沿自旋轨道层20的延伸方向设置在一个自旋轨道层20上。此外，电极层40a、40b和40c分别设置在磁存储元件10a、10b和10c上。
在图8所示的磁存储器1中，在仅在磁存储元件10a上执行记录的情况下，反转加速方向上的电压(第四电压)在向自旋轨道层20施加脉冲电流的同时通过与磁存储元件10a对应的电极层40a施加到磁存储元件10a的磁性层100，如图9中的左侧所示。此外，反转抑制方向上的电压在脉冲电流以后或在脉冲电流减小之后通过电极层40a施加到磁存储元件10a的磁性层100。这样，磁存储元件10a的磁性层100的磁化方向可以被快速地反转，并且可以使磁化方向上的进动变小，并且在热波动等的影响下从反转状态返回到反转之前的状态的可能性可以被抑制得较低。结果，磁存储元件10a的磁性层100的磁化方向可以被稳定地反转。
此外，对于其上不执行记录的磁存储元件10b和10c，反转抑制方向上的电压(第五电压)在电压施加到电极层40a的同时使用对应的电极层40b和40c施加到磁存储元件10b和10c的磁性层100。这样，即使自旋转矩给予到磁存储元件10b和10c的磁性层100，磁性层100的磁化方向也不易被反转抑制方向上的电压反转。因此，可以防止无意地将信息记录到磁存储元件10b和10c。换言之，根据本实施方式，信息可以仅被选择性地记录在期望的磁存储元件10a上。
注意，在图8中仅在磁存储元件10b上、仅在磁存储元件10c上、仅在磁存储元件10a和10b上、以及在磁存储元件10a至10c上执行记录的情况下，类似于以上描述，反转加速方向上的电压和反转抑制方向上的电压仅需要使用对应的电极层40a至40c施加到磁存储元件10a至10c的磁性层100，如图9所示。注意，本实施方式中的电压的施加图案不限于图9所示的示例，并且可以是另一示例。
(记录方法2)
上述磁存储器1具有一个自旋轨道层20，但是根据本实施方式的磁存储器1可以具有多个自旋轨道层20。相对于这样的磁存储器1，信息可以通过控制施加到磁存储元件10的电压被选择性地记录到期望的磁存储元件10。因此，下面将参照图10和图11描述这种磁存储器1的记录方法。图10是示意性地示出包括根据本实施方式的磁存储元件10的磁存储器1的结构的透视图，并且图11是用于描述图10所示的磁存储器1的记录方法的说明图。更具体地，图11中的上侧示出了其中执行记录的磁存储元件10，中间部分示出了自旋轨道层20a、20b和20c的脉冲电流ia、ib和ic的施加图案，并且下部示出了要被施加到多个电极层40a、40b和40c(参见图10)的电压Va、Vb和Vc的施加图案。
首先，如图10所示，磁存储器1包括以矩阵方式设置在基板上的九个磁存储元件10a至10i。此外，磁存储器1包括：包括多个磁存储元件10a至10c的磁存储元件列共用的自旋轨道层20a；包括多个磁存储元件10d至10f的磁存储元件列共用的自旋轨道层20b；以及包括多个磁存储元件10g至10i的磁存储元件列共用的自选轨道层20ac。此外，磁存储器1包括：包括多个磁存储元件10a、10d和10g的磁存储元件行共用的电极层40a；包括多个磁存储元件10b、10e和10h的磁存储元件行共用的电极层40b；以及包括多个磁存储元件10c、10f和10i的磁存储元件行共用的电极层40c。
在图10所示的磁存储器1中，在仅在磁存储元件10e上执行记录的情况下，脉冲电流被施加到与磁存储元件10e对应的自旋轨道层20b，同时，反转加速方向上的电压使用与磁存储元件10e对应的电极层40b被施加到磁存储元件10e的磁性层100。此外，反转抑制方向上的电压在脉冲电流以后或在脉冲电流减小之后使用电极层40b施加到磁存储元件10e的磁性层100。这样，磁存储元件10e的磁性层100的磁化方向可以被快速地反转，另外，可以使磁化方向上的进动变小，并且在热波动等的影响下从反转状态返回到反转之前的状态的可能性可以被抑制得较低。结果，磁存储元件10e的磁性层100的磁化方向可以被稳定地反转。
此外，对于其上不执行记录的其它磁存储元件10a至10d和10f至10i，脉冲电流不施加到自旋轨道层20a和20c，此外，反转抑制方向上的电压使用电极层40a和40c被施加到的磁存储元件10d和10g的磁性层100，同时电流和电压被施加到自旋轨道层20b和电极层40a。这样，由于自旋转矩不给予没有施加电流的自旋轨道层20a和20b上的磁存储元件10a至10c和10g至10i的磁性层100，所以这些磁性层100的磁化方向不反转。此外，由于反转抑制方向上的电压被施加到由自旋轨道层20b给予自旋转矩的磁存储元件10d和10g的磁性层100，所以磁性层100的磁化方向不反转。换言之，根据本实施方式，信息可以仅被选择性地记录到期望的磁存储元件10e。
此外，在仅在图10中的磁存储元件10g和10h上执行记录的情况下，电流和电压仅需要被施加到自旋轨道层20c和电极层40a至40c，如图11中的右侧所示。
换言之，根据本实施方式，通过将脉冲电流施加到对应的自旋轨道层20并同时，通过由对应的电极层40施加反转加速方向上的电压，可以在期望的磁存储元件10上执行记录。此外，对于其上不执行记录的磁存储元件10，可以通过由对应的电极层40施加反转抑制方向上的电压来防止错误地记录信息。
注意，当从图10中的磁存储器1读取信息时，反转与磁存储器1中期望从其读取信息的磁存储元件10对应的自旋轨道层20上的所有磁存储元件10的磁性层100的磁化方向的操作被执行，并且每个磁存储元件10中的电阻变化在反转之前和之后被检测。在这种情况下，每个磁存储元件10可以通过再次执行反转操作返回到原始记录状态(原始磁化方向)。
<3.4.制造磁存储器1的方法>
接着，将参考图12A至图18C描述根据本公开的实施方式的制造磁存储器1的方法。具体地，图12A至图18A是用于描述根据本公开的一实施方式的制造磁存储器1的方法中的步骤的俯视图，并且图12B至图18B是对应俯视图中B-B'截面的剖视图。此外，图18C是图18A的俯视图中的C-C'截面的剖视图。
如图12A和图12B所示，包括导电材料的自旋轨道层300形成在其上形成电极(未示出)、选择晶体管(未示出)等的基板200上。详细地，例如，具有5nm的厚度的W膜被形成作为自旋轨道层300。
接着，如图13A和图13B所示，磁性层400、绝缘层402和磁性层404层叠在上述基板200上。具体地，例如，作为磁性层400，包括具有1.2nm的膜厚度的FeCoB膜、具有0.2nm的膜厚度的Ta膜、具有0.8nm的膜厚度的FeCoB膜、以及具有0.5nm的膜厚度的MgO膜的层叠膜被形成。注意，具有0.5nm的膜厚度的MgO膜是用于向磁性层400设置垂直磁化的膜。此外，作为绝缘层402，例如，具有2nm的膜厚度的MgO膜被形成。此外，作为磁性层404，例如，包括具有2nm的膜厚度的Ta膜、具有5nm的膜厚度的Ru膜、具有2nm的膜厚度的CoPt膜、具有0.8nm的膜厚度的Ru膜、具有0.2nm的膜厚度的W膜、以及具有1nm的膜厚度的FeCoB膜的层叠膜被形成。
然后，如图14A和图14B所示，使用抗蚀剂图案(未示出)作为条纹形式的掩模，磁性层404、绝缘层402、磁性层400和自旋轨道层300使用反应离子蚀刻(RIE)等被处理。
此外，如图15A和图15B所示，绝缘膜202嵌入在条形叠层结构之间。此时，如图15B所示，绝缘膜202被形成以覆盖上述叠层结构。
接着，如图16A和图16B所示，平坦化通过化学机械抛光(CMP)被执行，直到磁性层404的上表面出现。
然后，如图17A和图17B所示，电极层500被形成以覆盖磁性层404和绝缘膜202。
此外，如图18A至图18C所示，使用在与自旋轨道层300的延伸方向正交的方向上延伸的条纹形式的抗蚀剂图案(未示出)，电极层500通过RIE等被蚀刻。此时，电极层500被蚀刻直到自旋轨道层300。之后，布线等被形成，从而可以形成根据本实施方式的磁存储器1。
注意，根据本实施方式的磁存储器1可以使用用于制造普通半导体器件的装置和条件来制造。例如，根据本实施方式的磁存储器1可以通过适当地使用溅射方法、化学气相沉积(CVD)方法、光刻方法、蚀刻方法、CMP方法等来制造。
<<4.示例>>
已经描述了本公开的实施方式的细节。接着，将在示出具体示例的同时更具体地描述本公开的一实施方式的示例。注意，下面要描述的示例仅是本公开的一实施方式的示例，并且本公开的实施方式不限于以下示例。
(第一示例)
首先，将描述根据第一示例的磁存储器。根据第一示例的磁存储器包括具有5nm的膜厚度的W膜作为自旋轨道层20、具有1.5nm的膜厚度的FeCoB膜作为磁性层100、具有2nm的膜厚度的MgO膜作为绝缘层102、以及包括具有1nm的膜厚度的FeCoB膜和具有5nm的膜厚度的TbFeCo膜作为磁性层104和电极层40的层叠膜。此外，磁存储器包括在层叠膜上具有5nm的膜厚度的W膜作为保护膜。此外，磁存储器的磁存储元件的尺寸为1μm2。然后，在磁存储器1中，含有SiO2的绝缘膜嵌入在磁存储元件之间，并在磁存储元件上形成布线等。注意，上述层叠膜在层叠膜和磁性层100之间形成铁磁隧道结，因此可以从磁存储元件10的电阻值读取记录在磁存储元件10上的信息。具体地，根据第一示例的磁存储器的磁存储元件的电阻在低电阻状态下为60kΩ，在高电阻状态下为1.1MΩ。
图19示出了在根据上述第一示例的磁存储器1中在自旋轨道层20中流动的脉冲电流为20μA的情况下反转误差与脉冲宽度的比率(P)。注意，图19中的曲线图示出了在电压未通过磁存储器的电极层40施加到磁性层100的状态下的结果。具体地，图19中的横轴表示脉冲宽度(PW)，纵轴表示反转误差的比率(P)。注意，在下面的描述中，在将磁存储元件从高电阻状态改变到低电阻状态的情况下的反转误差的比率是PHL，并且在将磁存储元件从低电阻状态改变到高电阻状态的情况下的反转误差的比率是PLH。此外，反转误差的比率为1的情况表示磁存储元件完全未被反转，反转误差的比率为0的情况表示磁存储元件按预期反转。
如图19所示，通过改变脉冲宽度(PW)确认了反转误差的比率的变化。然而，即使在将磁存储元件从高电阻状态改变为低电阻状态的情况下，或者在将磁存储元件从低电阻状态改变为高电阻状态的情况下，也不能使反转误差的比率为零。换言之，已经发现仅通过控制脉冲宽度(PW)来消除反转误差是困难的。
接着，确认了根据第一示例的磁存储器中电压施加的效果。通过使用电极层40将电压施加到根据第一示例的磁存储器的每个磁存储元件，并使用铁磁共振测量磁存储元件的磁性层100的磁各向异性(Hk)和磁阻尼常数(α)相对于电压的变化来评估电压施加的效果。结果如图20所示。注意，在图20中，横轴表示要施加的电压(Va)，左纵轴表示垂直磁各向异性(Hk)，右纵轴表示磁阻尼常数(α)。注意，要施加的电压被示出使得其中设置在磁存储单元上方的电极的电压高于设置在磁存储单元下方的电极的电压的情况变为正方向。
如从图20中发现地，垂直磁各向异性(Hk)和磁阻尼常数(α)已经被施加的电压改变。具体地，在电压在正方向上施加的情况下，垂直磁各向异性(Hk)和磁控制常数(α)减小(反转加速方向)。此外，在电压在负方向上施加的情况下，垂直磁各向异性(Hk)和磁控制常数(α)增加(反转抑制方向)。
接着，研究了通过电压施加的反转特性的变化。图21A和图21B示出了在根据第一示例的磁存储器1中施加电压为-1V或+1V并且自旋轨道层20中流动的脉冲电流为20μA的情况下反转误差与脉冲宽度的比率(P)。具体地，图21A示出了施加电压为-1V(反转抑制方向)的情况的结果，图21B示出了施加电压为+1V(反转加速度方向)的情况的结果。
如图21A所示，在施加电压为-1V的状态下，磁存储元件中没有发生反转。同时，如图21B所示，在+1V的施加电压下发生反转误差，并且反转误差的比率(P)在0.5附近变化。这是因为通过施加正方向上的施加电压，磁存储元件的磁性层100的磁化方向容易反转。
接着，在根据第一示例的磁存储器中，研究了在以下情况下的反转误差的比率(P)：使脉冲电流在没有电压施加到电极层40的状态下在自旋轨道层20中流动并且在脉冲电流减小之后将+1V的电压施加到电极层40。此时，脉冲电流为20μA，脉冲宽度发生变化。此时获得的结果在图22中示出。
如图22所示，在脉冲宽度(PW)为0.4至0.5ns的范围内，反转误差的比率(P)为0，换言之，反转误差被消除。因此，通过使用电极层40施加电压确认了该效果。
接着，在根据第一示例的磁存储器中，研究了在以下情况下的反转误差的比率(P)：使脉冲电流在-1V的电压被施加到电极层40的状态下在自旋轨道层20中流动并且在脉冲电流减小之后将+1V的电压施加到电极层40。注意，此时，脉冲电流为20μA，脉冲宽度被改变。此时获得的结果在图23中示出。
如图23所示，已经发现，通过在脉冲电流的同时和在脉冲电流减小之后将具有不同极性的电压施加到电极层40，反转误差的比率(P)变为0，换言之，在比图22更宽的脉冲宽度范围内消除了反转误差。因此，通过控制电极层40的电压确认了降低反转误差的效果。
(第二示例)
接着，研究其中两个磁存储元件设置在公共自旋轨道层20中的情况的第二示例。在第二示例中，设置了与第一示例类似的磁存储元件，并且相邻磁存储器之间的间隔为2μm。
然后，在改变电流值的同时，具有0.5纳秒的脉冲宽度的脉冲电流(Iso)被施加到公共自旋轨道层20。此外，在施加脉冲电流的同时，-1V的电压被施加到一个磁存储元件(元件1)的电极层40并且+1V的电压被施加到另一磁存储元件(元件2)的电极层40，并且在脉冲电流减小之后，施加-1V的电压。以这种方式获得的结果在图24中示出。注意，在图24中，横轴表示脉冲电流(Iso)，纵轴表示反转误差的比率(P)。
如图24所示，已经发现在元件1中不发生反转，并且在元件2中存在其中反转发生而没有反转误差的范围(选择操作范围)。因此，根据本实施方式，已经确认，即使在多个磁存储元件设置在公共自旋轨道层20上的情况下，期望的磁存储元件也可以被稳定地和选择性地反转。
<<5.结论>>
根据本公开的实施方式，磁存储器能够抑制反转误差并执行稳定记录。
注意，根据本实施方式的磁存储器1可以与形成运算单元等的半导体电路一起安装在同一半导体芯片上，以形成半导体器件(片上系统：SoC)。此外，根据本实施方式的磁存储器1可以安装在其中可安装存储器件的各种电子设备上。例如，磁存储器1可以安装在各种电子设备上，诸如各种移动设备(智能手机、平板个人计算机(PC)等)、笔记本电脑、可穿戴设备、游戏设备、音乐设备、视频设备或数码相机，作为用于临时存储的存储器或存储。
<<6.补充>>
尽管已经参考附图详细描述了本公开的有利实施方式，但是本公开的技术范围不限于这些示例。明显的是，在本公开的技术领域中具有普通知识的人可以在权利要求中描述的技术构思的范围内想到各种改变和变化，并且自然理解这些改变和变化属于本公开的技术范围。
此外，本说明书中描述的效果仅是说明性的或示例性的，而不是限制性的。也就是，根据本公开的技术可以与上述效果一起或代替上述效果由本说明书的描述呈现出对于本领域技术人员明显的其它效果。
注意，以下配置也属于本公开的技术范围。
(1)
一种磁存储器，包括：
自旋轨道层，其中自旋极化电子由电流产生；
磁存储元件，具有叠层结构并且设置在自旋轨道层上，该叠层结构包括绝缘层和其中磁化方向根据要记录的信息改变的磁性层；以及
电压施加层，用于经由绝缘层向磁性层施加电压，其中
电压施加层在电流在自旋轨道层中流动的同时向磁性层施加电压，以改变磁性层的磁各向异性或磁阻尼常数。
(2)
根据(1)所述的磁存储器，其中，电压施加层还包括与所述磁性层不同的另一磁性层。
(3)
根据(1)或(2)所述的磁存储器，其中
自旋轨道层被设置为沿第一方向延伸，
多个所述磁存储元件沿第一方向设置在自旋轨道层上，以及
设置多个所述电压施加层，所述电压施加层用于向所述多个磁存储元件的磁性层的每个施加电压。
(4)
一种磁存储器，包括：
以矩阵方式布置的多个磁存储元件，每个磁存储元件具有叠层结构，该叠层结构包括绝缘层和其中磁化方向根据要记录的信息而变化的磁性层；
多个自旋轨道层，被设置为对应于包括沿第一方向布置的所述多个磁存储元件的每个磁存储元件列，以及其中自旋极化电子由电流产生；以及
多个电压施加层，被设置为对应于包括沿与第一方向正交的第二方向布置的所述多个磁存储元件的每个磁存储元件行，并且被配置为经由绝缘层向所述每个磁存储元件行中包括的所述多个磁存储元件的相应磁性层施加电压，其中
电压施加层在所述电流在自旋轨道层中流动的同时将电压施加到对应的磁存储元件的磁性层，以改变磁性层的磁各向异性或磁阻尼常数。
(5)
一种磁存储器记录方法，
该磁存储器包括
自旋轨道层，其中自旋极化电子由电流产生，
磁存储元件，具有叠层结构并且设置在自旋轨道层上，该叠层结构包括绝缘层以及其中磁化方向根据要记录的信息而变化的磁性层，以及
电压施加层，用于经由绝缘层向磁性层施加电压，
该方法包括：
通过电压施加层将第一电压施加到磁性层以降低磁性层的磁各向异性或降低磁阻尼常数并使电流同时在自旋轨道层中流动。
(6)
根据(5)所述的磁存储器记录方法，还包括：
在所述电流以后或在所述电流减小之后，通过电压施加层将具有与第一电压相反极性的第二电压施加到磁性层。
(7)
一种磁存储器记录方法，
该磁存储器包括
自旋轨道层，其中自旋极化电子由电流产生，
磁存储元件，具有叠层结构并且设置在自旋轨道层上，该叠层结构包括绝缘层和其中磁化方向根据要记录的信息而变化的磁性层，以及
电压施加层，用于经由绝缘层向磁性层施加电压，
该方法包括：
使电流在自旋轨道层中流动；以及
在所述电流以后或在所述电流减小之后，通过电压施加层将第三电压施加到磁性层以提高磁性层的磁各向异性或提高磁阻尼常数。
(8)
一种磁存储器记录方法，
该磁存储器包括
以矩阵方式布置的多个磁存储元件，每个磁存储元件具有叠层结构，该叠层结构包括绝缘层和其中磁化方向根据要记录的信息而变化的磁性层；
多个自旋轨道层，被设置为对应于包括沿第一方向布置的所述多个磁存储元件的每个磁存储元件列，以及其中自旋极化电子由电流产生；以及
多个电压施加层，被设置为对应于包括沿与第一方向正交的第二方向布置的所述多个磁存储元件的每个磁存储元件行，并且被配置为经由绝缘层向所述每个磁存储元件行中包括的所述多个磁存储元件的相应磁性层施加电压，
该方法包括：
通过电压施加层控制要被施加到磁性层的电压，以选择要记录信息的磁存储元件。
(9)
根据(8)所述的磁存储器记录方法，其中
要记录信息的磁存储元件的选择通过以下执行
通过与要记录信息的磁存储元件对应的电压施加层，施加第四电压以降低磁性层的磁各向异性或者降低磁阻尼常数，并且同时使电流在与要记录信息的磁存储元件对应的自旋轨道层中流动。
(10)
根据(9)所述的磁存储器记录方法，还包括：
在选择要记录信息的磁存储元件时，通过与除了要记录信息的磁存储元件之外的磁存储元件对应的电压施加层将具有与第四电压的极性相反极性的第五电压施加到磁性层。
参考符号列表
1 磁存储器
10 磁存储元件
20、300 自旋轨道层
40 电极层
50 电极
100、104、400、404 磁性层
102、402 绝缘层
200 基板
202 绝缘薄膜
500 电极层
600 磁矩
700 自旋转矩
800 自旋极化电子
900、902 箭头。

Claims (7)

1.一种磁存储器，包括：
自旋轨道层，其中自旋极化电子由电流产生；
磁存储元件，具有叠层结构并且设置在所述自旋轨道层上，该叠层结构包括绝缘层和其中磁化方向根据要记录的信息改变的磁性层；以及
电压施加层，用于经由所述绝缘层向所述磁性层施加电压，其中
所述电压施加层将第一电压施加到所述磁性层以降低所述磁性层的磁各向异性或降低磁阻尼常数并使电流同时在所述自旋轨道层中流动，并且
在所述电流以后或在所述电流减小之后，所述电压施加层将具有与所述第一电压相反极性的第二电压施加到所述磁性层。
2.根据权利要求1所述的磁存储器，其中，所述电压施加层还包括与所述磁性层不同的另一磁性层。
3.根据权利要求1所述的磁存储器，其中
所述自旋轨道层被设置为沿第一方向延伸，
多个所述磁存储元件沿所述第一方向设置在所述自旋轨道层上，以及
设置多个所述电压施加层，所述多个电压施加层用于向多个所述磁存储元件的所述磁性层的每个施加电压。
4.一种磁存储器，包括：
以矩阵方式布置的多个磁存储元件，每个磁存储元件具有叠层结构，该叠层结构包括绝缘层和其中磁化方向根据要记录的信息而变化的磁性层；
多个自旋轨道层，被设置为对应于包括沿第一方向布置的多个所述磁存储元件的每个磁存储元件列，以及其中自旋极化电子由电流产生；以及
多个电压施加层，被设置为对应于包括沿与所述第一方向正交的第二方向布置的多个所述磁存储元件的每个磁存储元件行，并且被配置为经由所述绝缘层向每个所述磁存储元件行中包括的多个所述磁存储元件的相应磁性层施加电压，其中
所述电压施加层控制要被施加到所述磁性层的所述电压，以选择要记录信息的所述磁存储元件，其中要记录信息的所述磁存储元件的所述选择通过以下执行：通过与要记录信息的所述磁存储元件对应的所述电压施加层，施加第四电压以降低所述磁性层的磁各向异性或者降低磁阻尼常数，并且同时使电流在与要记录信息的所述磁存储元件对应的所述自旋轨道层中流动，并且
在选择要记录信息的所述磁存储元件时，与除了要记录信息的所述磁存储元件之外的所述磁存储元件对应的所述电压施加层将具有与所述第四电压的极性相反的极性的第五电压施加到所述磁性层。
5.一种磁存储器记录方法，
所述磁存储器包括
自旋轨道层，其中自旋极化电子由电流产生，
磁存储元件，具有叠层结构并且设置在所述自旋轨道层上，该叠层结构包括绝缘层以及其中磁化方向根据要记录的信息而变化的磁性层，以及
电压施加层，用于经由所述绝缘层向所述磁性层施加电压，
所述方法包括：
通过所述电压施加层将第一电压施加到所述磁性层以降低所述磁性层的磁各向异性或降低磁阻尼常数并使电流同时在所述自旋轨道层中流动；以及
在所述电流以后或在所述电流减小之后，通过所述电压施加层将具有与所述第一电压相反极性的第二电压施加到所述磁性层。
6.一种磁存储器记录方法，
所述磁存储器包括
自旋轨道层，其中自旋极化电子由电流产生，
磁存储元件，具有叠层结构并且设置在所述自旋轨道层上，该叠层结构包括绝缘层和其中磁化方向根据要记录的信息而变化的磁性层，以及
电压施加层，用于经由所述绝缘层向所述磁性层施加电压，
所述方法包括：
使电流在所述自旋轨道层中流动；以及
在所述电流以后或在所述电流减小之后，通过所述电压施加层将第三电压施加到所述磁性层以提高所述磁性层的磁各向异性或提高磁阻尼常数。
7.一种磁存储器记录方法，
所述磁存储器包括
以矩阵方式布置的多个磁存储元件，每个磁存储元件具有叠层结构，该叠层结构包括绝缘层和其中磁化方向根据要记录的信息而变化的磁性层；
多个自旋轨道层，被设置为对应于包括沿第一方向布置的多个所述磁存储元件的每个磁存储元件列，以及其中自旋极化电子由电流产生；以及
多个电压施加层，被设置为对应于包括沿与所述第一方向正交的第二方向布置的多个所述磁存储元件的每个磁存储元件行，并且被配置为经由所述绝缘层向每个所述磁存储元件行中包括的多个所述磁存储元件的相应磁性层施加电压，
所述方法包括：
通过所述电压施加层控制要被施加到所述磁性层的所述电压，以选择要记录信息的所述磁存储元件，其中要记录信息的所述磁存储元件的所述选择通过以下执行：通过与要记录信息的所述磁存储元件对应的所述电压施加层，施加第四电压以降低所述磁性层的磁各向异性或者降低磁阻尼常数，并且同时使电流在与要记录信息的所述磁存储元件对应的所述自旋轨道层中流动；以及
在选择要记录信息的所述磁存储元件时，通过与除了要记录信息的所述磁存储元件之外的所述磁存储元件对应的所述电压施加层将具有与所述第四电压的极性相反的极性的第五电压施加到所述磁性层。
CN201880015595.4A 2017-03-09 2018-01-22 磁存储器和磁存储器记录方法 Active CN110383462B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-044676 2017-03-09
JP2017044676A JP2018148157A (ja) 2017-03-09 2017-03-09 磁気メモリ及び磁気メモリの記録方法
PCT/JP2018/001696 WO2018163618A1 (ja) 2017-03-09 2018-01-22 磁気メモリ及び磁気メモリの記録方法

Publications (2)

Publication Number Publication Date
CN110383462A CN110383462A (zh) 2019-10-25
CN110383462B true CN110383462B (zh) 2023-10-31

Family

ID=63449072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880015595.4A Active CN110383462B (zh) 2017-03-09 2018-01-22 磁存储器和磁存储器记录方法

Country Status (6)

Country Link
US (1) US11069389B2 (zh)
JP (1) JP2018148157A (zh)
KR (1) KR102517214B1 (zh)
CN (1) CN110383462B (zh)
TW (1) TWI755488B (zh)
WO (1) WO2018163618A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7095434B2 (ja) * 2017-08-22 2022-07-05 Tdk株式会社 スピン流磁気抵抗効果素子及び磁気メモリ
EP3809413B1 (en) 2019-10-16 2023-09-06 Korea University Research and Business Foundation Method of fabricating a spin-orbit torque-based switching device
US11289143B2 (en) * 2019-10-30 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. SOT-MRAM with shared selector
US11087791B1 (en) * 2020-05-05 2021-08-10 Western Digital Technologies, Inc. Data storage device with voltage-assisted magnetic recording (VAMR) for high density magnetic recording
CN112701215B (zh) * 2020-12-28 2023-01-06 西安交通大学 一种铁电辅助调控人工反铁磁固定层的sot-mram

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633239A (zh) * 2012-08-26 2014-03-12 三星电子株式会社 磁存储器及其提供方法和编程方法
CN104704564A (zh) * 2012-08-06 2015-06-10 康奈尔大学 磁性纳米结构中基于自旋霍尔扭矩效应的电栅控式三端子电路及装置
WO2016011435A1 (en) * 2014-07-17 2016-01-21 Cornell University Circuits and devices based on enhanced spin hall effect for efficient spin transfer torque

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US9812184B2 (en) * 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
US9460397B2 (en) * 2013-10-04 2016-10-04 Samsung Electronics Co., Ltd. Quantum computing device spin transfer torque magnetic memory
US9589619B2 (en) * 2015-02-09 2017-03-07 Qualcomm Incorporated Spin-orbit-torque magnetoresistive random access memory with voltage-controlled anisotropy
US20170117027A1 (en) 2015-10-21 2017-04-27 HGST Netherlands B.V. Top pinned sot-mram architecture with in-stack selector
JP6258452B1 (ja) * 2016-12-02 2018-01-10 株式会社東芝 磁気メモリ
US10347824B2 (en) * 2017-06-02 2019-07-09 Sandisk Technologies Llc Composite free layer for magnetoresistive random access memory
JP6416421B1 (ja) * 2017-09-21 2018-10-31 株式会社東芝 磁気メモリ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104704564A (zh) * 2012-08-06 2015-06-10 康奈尔大学 磁性纳米结构中基于自旋霍尔扭矩效应的电栅控式三端子电路及装置
CN103633239A (zh) * 2012-08-26 2014-03-12 三星电子株式会社 磁存储器及其提供方法和编程方法
WO2016011435A1 (en) * 2014-07-17 2016-01-21 Cornell University Circuits and devices based on enhanced spin hall effect for efficient spin transfer torque

Also Published As

Publication number Publication date
KR20190120226A (ko) 2019-10-23
US20200020376A1 (en) 2020-01-16
CN110383462A (zh) 2019-10-25
JP2018148157A (ja) 2018-09-20
KR102517214B1 (ko) 2023-04-04
US11069389B2 (en) 2021-07-20
TWI755488B (zh) 2022-02-21
WO2018163618A1 (ja) 2018-09-13
TW201838097A (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
CN110383462B (zh) 磁存储器和磁存储器记录方法
TWI540684B (zh) Memory elements and memory devices
JP6088167B2 (ja) 半金属強磁性体を用いた磁気接合を提供するための方法及びシステム
US9147455B2 (en) Storage element having laminated storage layer including magnetic layer and conductive oxide and storage device including the storage element
US8565013B2 (en) Storage element and storage device
US10192600B2 (en) Storage element
CN106953005B (zh) 磁性元件和存储装置
US9818932B2 (en) Storage element, storage device, and magnetic head
US9196336B2 (en) Storage cell, storage device, and magnetic head
TWI487155B (zh) Memory elements and memory devices
CN104662686A (zh) 存储元件、存储装置和磁头
US10964366B2 (en) Magnetic memory, recording method of magnetic memory, and reading method of magnetic memory
US9299916B2 (en) Memory element and memory device
WO2022264529A1 (ja) 記憶装置、メモリセルアレイ、メモリセルアレイの製造方法、磁気ヘッド及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Kanagawa, Japan

Applicant after: SONY SEMICONDUCTOR SOLUTIONS Corp.

Address before: Japan's Asahi Atsugi city Kanagawa County town of 4-14-1

Applicant before: SONY SEMICONDUCTOR SOLUTIONS Corp.

GR01 Patent grant
GR01 Patent grant