WO2018078776A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2018078776A1
WO2018078776A1 PCT/JP2016/081930 JP2016081930W WO2018078776A1 WO 2018078776 A1 WO2018078776 A1 WO 2018078776A1 JP 2016081930 W JP2016081930 W JP 2016081930W WO 2018078776 A1 WO2018078776 A1 WO 2018078776A1
Authority
WO
WIPO (PCT)
Prior art keywords
groove
semiconductor device
gate electrode
semiconductor
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/081930
Other languages
English (en)
French (fr)
Inventor
俊介 福永
太郎 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to US16/344,825 priority Critical patent/US10892359B2/en
Priority to PCT/JP2016/081930 priority patent/WO2018078776A1/ja
Publication of WO2018078776A1 publication Critical patent/WO2018078776A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/211—Gated diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs

Definitions

  • the present invention relates to a semiconductor device having a trench gate structure.
  • a method of miniaturizing a cell in which a semiconductor element such as a transistor is arranged can be employed in order to improve a switching speed.
  • the area of the gate electrode of the transistor is reduced and the gate resistance is increased.
  • the gate resistance can be lowered by using a metal material for the gate electrode, there arises a problem that the metal material is diffused from the gate electrode to the semiconductor layer through the gate insulating film to change characteristics.
  • Patent Document 1 a structure having a first vertical field plate and a second vertical field plate uses different materials for the first gate electrode and the second gate electrode, so that the switching speed is increased. And a method of improving the on-resistance trade-off.
  • An object of the present invention is to provide a semiconductor device with reduced on-resistance and improved withstand capability.
  • a semiconductor substrate in which a first groove is formed in a mesh shape in plan view, and a second groove is formed in a mesh opening surrounded by the first groove, and a semiconductor A first semiconductor element having a first gate electrode formed in the base and disposed inside the first groove, and a second groove formed in the semiconductor base and surrounded by the first gate electrode And a second semiconductor element having a second gate electrode disposed inside the semiconductor device.
  • a semiconductor device with reduced on-resistance and improved withstand capability can be provided.
  • 1 is a schematic cross-sectional view showing a structure of a semiconductor device according to a first embodiment of the present invention.
  • 1 is a schematic plan view showing a structure of a semiconductor device according to a first embodiment of the present invention. It is a typical top view which shows the structure of the semiconductor device of a comparative example. It is a typical sectional view showing structure of a semiconductor device concerning the 1st modification of a 1st embodiment of the present invention. It is a typical top view which shows the structure of the semiconductor device which concerns on the 2nd modification of the 1st Embodiment of this invention. It is a typical top view which shows the structure of the semiconductor device which concerns on the 2nd Embodiment of this invention.
  • the semiconductor device includes a first semiconductor element 1 and a second semiconductor element 2 formed on a semiconductor substrate 10.
  • the first semiconductor element 1 has a first gate electrode 81 disposed in a first groove 101 formed in the semiconductor substrate 10.
  • the second semiconductor element 2 has a second gate electrode 82 disposed inside a second groove 102 formed in the semiconductor substrate 10.
  • the first groove 101 is formed in a mesh shape in a plan view
  • a columnar second groove 102 is formed in a mesh opening surrounded by the first groove 101.
  • one rectangular second groove 102 is formed in each of the plurality of mesh openings in a plan view.
  • FIG. 1 is a cross-sectional view taken along the II direction of FIG.
  • the semiconductor substrate 10 is disposed on the n-type drain region 12 disposed on the n-type semiconductor substrate 11, the p-type base region 13 disposed on the drain region 12, and the base region 13. N-type source region 14.
  • the semiconductor substrate 10 has a structure in which, for example, silicon semiconductor films are stacked.
  • the first groove 101 and the second groove 102 extending in the film thickness direction from the upper surface of the semiconductor substrate 10 extend from the upper surface of the source region 14 and penetrate the source region 14 and the base region 13, and the bottom surface is the drain region 12. Is located.
  • the source region 14 has a first region disposed adjacent to the opening of the first groove 101 and a second region disposed adjacent to the opening of the second groove 102.
  • a trench insulating film 50 is disposed on the inner wall surfaces of the first groove 101 and the second groove 102.
  • a vertical field plate (VFP) electrode 60 is buried in the lower portion of the first groove 101 and the second groove 102.
  • a first gate electrode 81 is embedded in the upper part of the first groove 101, and a second gate electrode 82 is embedded in the upper part of the second groove 102.
  • the VFP electrode 60 is electrically connected to the source region 14, functions as a field plate when the semiconductor device is in an off state, and can spread a depletion layer from the bottom of the trench to the drain region 12.
  • the VFP electrode 60 and the first gate electrode 81 are insulated and separated by an insulating film.
  • the first gate electrode 81 is disposed in a region facing the base region 13, and the first semiconductor element 1 is a field effect transistor (FET) having a trench gate structure. That is, in the on state of the first semiconductor element 1, a channel is formed on the surface of the base region 13 facing the first gate electrode 81 through the trench insulating film 50.
  • FET field effect transistor
  • a polysilicon film can be used for the first gate electrode 81 and the second gate electrode 82.
  • a metal film may be used for the first gate electrode 81.
  • the interlayer insulating film 90 is disposed on the first gate electrode 81, and the source electrode 20 connected to the source region 14 and the base region 13 is disposed on the interlayer insulating film 90.
  • the source electrode 20 is disposed above the first gate electrode 81 with the interlayer insulating film 90 interposed therebetween.
  • the second semiconductor element 2 is a MOS diode.
  • the direction in which current flows when the second semiconductor element 2 is in the on state is opposite to the direction in which current flows in the film thickness direction of the semiconductor substrate 10 when the first semiconductor element 1 is in the on state. According to this MOS diode, the forward voltage can be reduced as compared with the PN junction diode.
  • the second groove 102 in which the second gate electrode 82 is disposed is disposed in the mesh opening of the mesh-shaped first groove 101, and the second groove 102 is the second groove 102. 1 is surrounded by one gate electrode 81. That is, the second semiconductor element 2 connected in parallel with the first semiconductor element 1 is arranged in the first semiconductor element 1 arranged in a mesh shape.
  • the channel of the first semiconductor element 1 is formed in a ring shape surrounding the mesh opening.
  • the channel of the first semiconductor element 1 is formed in a rectangular shape. Therefore, the on-resistance of the first semiconductor element 1 is reduced as compared with the case where the first groove 101 and the second groove 102 are formed in a stripe shape in plan view as in the comparative example shown in FIG. be able to. As a result, power consumption in the ON state of the first semiconductor element 1 is reduced.
  • the comparative example shown in FIG. 3 since the second grooves 102 are arranged in a stripe shape, the first grooves 101 cannot be formed in a mesh shape.
  • the second groove 102 has a columnar shape, so that the first semiconductor The capacitance parasitic on the element 1 can be reduced. Thereby, the switching speed of the first semiconductor element 1 is improved.
  • the conduction loss is reduced and the avalanche resistance is improved. Furthermore, the switching speed can be improved. Furthermore, the degree of integration can be improved according to the semiconductor device according to the first embodiment as compared with the comparative example shown in FIG.
  • the mesh opening part showed the example which is rectangular shape, another shape may be sufficient.
  • the mesh opening is preferably rectangular. This is because when the trench insulating film 50 is formed, an oxide film is easily formed when the corners of the first groove 101 and the second groove 102 are 90 degrees. That is, an oxide film formed by a thermal oxidation method or the like is preferably used for the trench insulating film 50, but it is easy to make the thickness of the oxide film uniform by making the mesh openings rectangular. is there.
  • the second groove 102 is preferably formed at the center of the mesh opening. If the distance between the first groove 101 and the second groove 102 is not uniform, the characteristics of the semiconductor device vary.
  • FIG. 4 shows a semiconductor device according to a first modification of the first embodiment.
  • the distance from the top surface of the semiconductor substrate 10 to the bottom surface of the second groove 102 is shorter than the distance from the top surface of the semiconductor substrate 10 to the bottom surface of the first groove 101.
  • the carrier moving from the semiconductor substrate 11 to the base region 13 can also move in the region below the second groove 102. That is, the current density is reduced. As a result, the on-resistance can be reduced.
  • FIG. 2 shows an example in which the main surface of the semiconductor substrate 10 is linearly extended in the row direction and the column direction perpendicular to the row direction, and the mesh openings are arranged in a lattice pattern.
  • the mesh openings may be arranged in other ways.
  • the first grooves 101 may be formed so that the mesh openings are in a staggered arrangement.
  • the third groove 103 is formed on the outer edge of the semiconductor substrate 10 outside the first groove 101. This is a point different from 2. About another structure, it is the same as that of 1st Embodiment.
  • FIG. 7 shows a cross-sectional view along the VII-VII direction of FIG.
  • a third gate electrode 83 is disposed inside the third groove 103, and the third semiconductor element 3 is formed on the outer edge portion of the semiconductor substrate 10.
  • the third semiconductor element 3 is a MOS diode having a structure similar to that of the second semiconductor element 2. That is, the third groove 103 extends from the upper surface of the source region 14 and penetrates the source region 14 and the base region 13, and the bottom surface is located in the drain region 12.
  • a trench insulating film 50 is disposed on the inner wall surface of the third groove 103, and the VFP electrode 60 is embedded in the lower portion of the third groove 103 and the third gate electrode 83 is embedded in the upper portion thereof. .
  • the upper surface of the third gate electrode 83 is in contact with the source electrode 20.
  • the second semiconductor element 2 and the third semiconductor element 3 are connected in parallel, and the current density of the entire semiconductor device can be reduced. That is, when the first semiconductor element 1 is in the on state, a large current flows in the central region of the semiconductor device. On the other hand, when the first semiconductor element 1 is in the off state, the second semiconductor element 2 and the third semiconductor element 1 A regenerative current flows through the semiconductor element 3.
  • the outer edge portion of the semiconductor substrate 10 can be used effectively, and the current density is reduced in the entire semiconductor device. Can be made. Thereby, the reliability of the semiconductor device can be improved.
  • the entire surface of the semiconductor device can be efficiently used by disposing the semiconductor element also on the outer edge portion of the semiconductor substrate 10.
  • Others are substantially the same as those in the first embodiment, and redundant description is omitted.
  • the switching speed and the withstand capability can be improved, and the current density of the semiconductor device can be reduced as a whole.
  • FIG. 8 shows a semiconductor device according to a first modification of the second embodiment of the present invention.
  • the third groove 103 surrounds the outer periphery of the first groove 101 and is formed in an annular shape on the outer edge portion of the semiconductor substrate 10 in plan view.
  • the third groove 103 disposed outside the first groove 101 may not have a columnar shape as illustrated in FIG. 6.
  • the third groove 103 surrounds the outside of the first groove 101 in the semiconductor device illustrated in FIG. 8, the example in which the third groove 103 surrounds the outside of the first groove 101 is illustrated. However, a plurality of ring-shaped third grooves 103 may be arranged. . For example, the third groove 103 may be disposed so as to surround the outside of the first groove 101 in a double or triple manner.
  • FIG. 9 shows a semiconductor device according to a second modification of the second embodiment of the present invention.
  • the third groove 103 is formed in a stripe shape outside the first groove 101.
  • FIG. 9 shows an example in which the third groove 103 is arranged on the left and right of the first groove 101 in the drawing, but the third groove 103 may be formed on either the left or right.
  • the third groove 103 may be arranged above and below the first groove 101 in the drawing.
  • the plurality of third grooves 103 may be arranged adjacent to each other in parallel.
  • the present invention can be applied to other semiconductor devices having a trench gate structure.
  • the present invention can also be applied when the first semiconductor element 1 is an insulated gate bipolar transistor (IGBT).
  • IGBT insulated gate bipolar transistor
  • the VFP electrode 60 is formed below the first groove 101 to the third groove 103.
  • the gate electrode may be embedded in the entire inside of each groove.
  • the semiconductor device of the present invention can be used for a semiconductor device having a trench gate structure.

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

第１の溝１０１が平面視でメッシュ状に形成され、第２の溝１０２が第１の溝１０１に周囲を囲まれたメッシュ開口部に形成された半導体基体１０と、半導体基体１０に形成され、第１の溝１０１の内部に配置された第１のゲート電極８１を有する第１の半導体素子１と、半導体基体１０に形成され、第１のゲート電極８１に周囲を囲まれた第２の溝１０２の内部に配置された第２のゲート電極８２を有する第２の半導体素子２とを備える。

Description

半導体装置
　本発明は、トレンチゲート構造を有する半導体装置に関する。
　半導体素子が集積された半導体装置では、スイッチング速度を向上するために、トランジスタなどの半導体素子が配置されたセルを微細化する方法が採用可能である。しかし、セルを微細化すると、トランジスタのゲート電極の面積が小さくなり、ゲート抵抗が高くなる。ゲート電極に金属材料を使用することによりゲート抵抗を下げることができるが、ゲート絶縁膜を透過してゲート電極から半導体層に金属材料が拡散されて特性が変化するなどの問題が生じる。
　このため、半導体装置に種々の構造が検討されている。例えば、特許文献１に、第１の縦型フィールドプレートと第２の縦型フィールドプレートを有する構造において、第１のゲート電極と第２のゲート電極とで異なる材料を使用することにより、スイッチング速度とオン抵抗のトレードオフを改善する方法が開示されている。
米国特許出願公開第２０１６／００４３０００号明細書
　しかしながら、半導体装置の更なるオン抵抗の低減や耐量の向上が望まれている。本願発明は、オン抵抗が低減され、且つ耐量が向上された半導体装置を提供することを目的とする。
　本発明の一態様によれば、第１の溝が平面視でメッシュ状に形成され、第２の溝が第１の溝に周囲を囲まれたメッシュ開口部に形成された半導体基体と、半導体基体に形成され、第１の溝の内部に配置された第１のゲート電極を有する第１の半導体素子と、半導体基体に形成され、第１のゲート電極に周囲を囲まれた第２の溝の内部に配置された第２のゲート電極を有する第２の半導体素子とを備える半導体装置が提供される。
　本発明によれば、オン抵抗が低減され、且つ耐量が向上された半導体装置を提供できる。
本発明の第１の実施形態に係る半導体装置の構造を示す模式的な断面図である。 本発明の第１の実施形態に係る半導体装置の構造を示す模式的な平面図である。 比較例の半導体装置の構造を示す模式的な平面図である。 本発明の第１の実施形態の第１の変形例に係る半導体装置の構造を示す模式的な断面図である。 本発明の第１の実施形態の第２の変形例に係る半導体装置の構造を示す模式的な平面図である。 本発明の第２の実施形態に係る半導体装置の構造を示す模式的な平面図である。 本発明の第２の実施形態に係る半導体装置の構造を示す模式的な断面図である。 本発明の第２の実施形態の第１の変形例に係る半導体装置の構造を示す模式的な平面図である。 本発明の第２の実施形態の第２の変形例に係る半導体装置の構造を示す模式的な平面図である。
　次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率などは現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
　また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の形状、構造、配置などを下記のものに特定するものでない。この発明の実施形態は、請求の範囲において、種々の変更を加えることができる。
　（第１の実施形態）
　本発明の第１の実施形態に係る半導体装置は、図１に示すように、半導体基体１０に形成された第１の半導体素子１と第２の半導体素子２を備える。第１の半導体素子１は、半導体基体１０に形成された第１の溝１０１の内部に配置された第１のゲート電極８１を有する。第２の半導体素子２は、半導体基体１０に形成された第２の溝１０２の内部に配置された第２のゲート電極８２を有する。図２に示すように、第１の溝１０１は平面視でメッシュ状に形成され、第１の溝１０１に周囲を囲まれたメッシュ開口部に柱状の第２の溝１０２が形成されている。図２に示すように、複数のメッシュ開口部のそれぞれに、平面視で矩形状の第２の溝１０２が１つずつ形成されている。図１は、図２のＩ－Ｉ方向に沿った断面図である。
　半導体基体１０は、ｎ型の半導体基板１１の上に配置されたｎ型のドレイン領域１２と、ドレイン領域１２の上に配置されたｐ型のベース領域１３と、ベース領域１３の上に配置されたｎ型のソース領域１４とを備える。半導体基体１０は、例えばシリコン半導体膜を積層した構造である。半導体基体１０の上面から膜厚方向に延伸する第１の溝１０１と第２の溝１０２は、ソース領域１４の上面から延伸してソース領域１４及びベース領域１３を貫通し、底面がドレイン領域１２に位置している。ソース領域１４は、第１の溝１０１の開口部に隣接して配置された第１の領域、及び第２の溝１０２の開口部に隣接して配置された第２の領域を有する。
　第１の溝１０１及び第２の溝１０２の内壁面に、トレンチ絶縁膜５０が配置されている。そして、第１の溝１０１及び第２の溝１０２の内部には、下部に縦型フィールドプレート（ＶＦＰ）電極６０が埋め込まれている。そして、第１の溝１０１の上部に第１のゲート電極８１が埋め込まれ、第２の溝１０２の上部に第２のゲート電極８２が埋め込まれている。ＶＦＰ電極６０はソース領域１４と電気的に接続されており、半導体装置がオフ状態においてフィールドプレートとして機能し、溝の底部からドレイン領域１２へ良好に空乏層を広げることができる。ＶＦＰ電極６０と第１のゲート電極８１とは、絶縁膜によって絶縁分離されている。
　第１のゲート電極８１はベース領域１３と対向する領域に配置されており、第１の半導体素子１はトレンチゲート構造の電界効果トランジスタ（ＦＥＴ）である。即ち、第１の半導体素子１のオン状態では、トレンチ絶縁膜５０を介して第１のゲート電極８１と対向するベース領域１３の表面にチャネルが形成される。第１のゲート電極８１や第２のゲート電極８２には、ポリシリコン膜を使用できる。或いは、第１のゲート電極８１に金属膜を使用してもよい。
　第１のゲート電極８１上に層間絶縁膜９０が配置され、層間絶縁膜９０上にソース領域１４とベース領域１３に接続するソース電極２０が配置されている。層間絶縁膜９０を介して、第１のゲート電極８１の上方にソース電極２０が配置されている。
　一方、第２のゲート電極８２の上面はソース電極２０と接している。即ち、第２の半導体素子２はＭＯＳダイオードである。第２の半導体素子２がオン状態に電流を流す方向は、第１の半導体素子１がオン状態で半導体基体１０の膜厚方向に電流を流す方向と逆方向である。このＭＯＳダイオードによれば、ＰＮ接合ダイオードに比べて、順方向電圧を小さくすることができる。
　図２に示したように、メッシュ状の第１の溝１０１のメッシュ開口部に、第２のゲート電極８２が配置された第２の溝１０２が配置されており、第２の溝１０２は第１のゲート電極８１に周囲を囲まれている。つまり、メッシュ状に配置した第１の半導体素子１の中に、第１の半導体素子１と並列接続された第２の半導体素子２が配置された構造である。
　第１の溝１０１が平面視でメッシュ状であるため、第１の半導体素子１のチャネルは、メッシュ開口部の周囲を囲んで環形状に形成される。例えば図２に示した構造によれば、第１の半導体素子１のチャネルは矩形状に形成される。このため、図３に示した比較例のように第１の溝１０１及び第２の溝１０２を平面視でストライプ状に形成した場合と比べて、第１の半導体素子１のオン抵抗を低減することができる。その結果、第１の半導体素子１のオン状態での電力消費量が低減される。これに対し、図３に示した比較例では、第２の溝１０２がストライプ状に配置されるため、第１の溝１０１をメッシュ状に形成できない。
　また、第１の溝１０１と第２の溝１０２がストライプ状に平行して配置される図３に示した比較例と比べて、第２の溝１０２が柱状であることにより、第１の半導体素子１に寄生する容量を低減することができる。これにより、第１の半導体素子１のスイッチング速度が向上する。
　上記のように、第１の実施形態に係る半導体装置によれば、導通損失が低減され、アバランシェ耐量が向上する。更に、スイッチング速度を向上させることができる。更に、図３に示した比較例に比べ、第１の実施形態に係る半導体装置によれば、集積度を向上させることができる。
　なお、図２では、メッシュ開口部が矩形状である例を示したが、他の形状であってもよい。ただし、メッシュ開口部は矩形状であることが好ましい。これは、トレンチ絶縁膜５０を形成する上で、第１の溝１０１及び第２の溝１０２の角部が９０度であると酸化膜を形成しやすいためである。即ち、トレンチ絶縁膜５０には熱酸化法により形成された酸化膜などが好適に使用されるが、メッシュ開口部を矩形状にすることにより、酸化膜の膜厚を均等にすることが容易である。
　また、第２の溝１０２は、メッシュ開口部の中央に形成することが好ましい。第１の溝１０１と第２の溝１０２との距離が均等でないと、半導体装置の特性にばらつきが生じる。
　＜第１の変形例＞
　図４に、第１の実施形態の第１の変形例に係る半導体装置を示す。図４に示した半導体装置では、半導体基体１０の上面から第２の溝１０２の底面までの距離が、半導体基体１０の上面から第１の溝１０１の底面までの距離よりも短い。これにより、半導体基板１１からベース領域１３に移動するキャリアが、第２の溝１０２の下方の領域も移動することができる。即ち、電流密度が低下する。その結果、オン抵抗を低減することができる。
　＜第２の変形例＞
　図２では、半導体基体１０の主面を第１の溝１０１が行方向及び行方向と垂直な列方向にそれぞれ直線状に延伸し、メッシュ開口部が格子状に配列された例を示した。しかし、メッシュ開口部を他の仕方で配列してもよい。例えば、図５に示すように、メッシュ開口部が千鳥配列になるように第１の溝１０１を形成してもよい。
　（第２の実施形態）
　本発明の第２の実施形態に係る半導体装置は、図６に示すように、第１の溝１０１の外側の半導体基体１０の外縁部に第３の溝１０３が形成されていることが、図２と異なる点である。その他の構成については、第１の実施形態と同様である。
　図６に示した半導体装置では、複数の柱状の第３の溝１０３が、半導体基体１０の外縁部に互いに離間して配置されている。図６のＶＩＩ－ＶＩＩ方向に沿った断面図を、図７に示す。
　図７に示すように、第３の溝１０３の内部には第３のゲート電極８３が配置されており、半導体基体１０の外縁部に第３の半導体素子３が形成されている。第３の半導体素子３は、第２の半導体素子２と同様の構造のＭＯＳダイオードである。即ち、第３の溝１０３は、ソース領域１４の上面から延伸してソース領域１４及びベース領域１３を貫通し、底面がドレイン領域１２に位置している。第３の溝１０３の内壁面にはトレンチ絶縁膜５０が配置され、第３の溝１０３の内部には、下部にＶＦＰ電極６０が埋め込まれ、上部に第３のゲート電極８３が埋め込まれている。第３のゲート電極８３の上面は、ソース電極２０と接している。
　トランジスタなどの動作電流の大きい半導体素子を半導体基体１０の外縁部に配置すると、アバランシェ耐量が低下するなどの問題が生じる。このため、半導体基体１０の外縁部は、トランジスタの配置ができない領域である。しかし、動作電流が相対的に小さいダイオードを半導体基体１０の外縁部に配置する場合には、耐量の低下は問題にならない。
　第２の半導体素子２と第３の半導体素子３は並列接続されており、半導体装置の全体での電流密度を下げることができる。つまり、第１の半導体素子１がオン状態の場合には、半導体装置の中央領域で大きな電流が流れ、一方、第１の半導体素子１がオフ状態の場合に第２の半導体素子２及び第３の半導体素子３に回生電流が流れる。
　したがって、図７に示した半導体装置では、外縁部に第３の半導体素子３を配置することにより、半導体基体１０の外縁部を有効に使用することができ、半導体装置の全体において電流密度を低下させることができる。これにより、半導体装置の信頼性を向上することができる。
　このように、第２の実施形態に係る半導体装置によれば、半導体基体１０の外縁部にも半導体素子を配置することにより、半導体装置の全面を効率的に使用することができる。他は、第１の実施形態と実質的に同様であり、重複した記載を省略する。
　以上に説明したように、第２の実施形態に係る半導体装置によれば、スイッチング速度及び耐量を向上させるとともに、半導体装置の電流密度を全体として低減することができる。
　＜第１の変形例＞
　図８に、本発明の第２の実施形態の第１の変形例に係る半導体装置を示す。図８に示した半導体装置では、第３の溝１０３が、第１の溝１０１の外周を囲んで、半導体基体１０の外縁部に平面視で環形状に形成されている。このように、第１の溝１０１の外側に配置される第３の溝１０３は、図６に示すような柱状でなくてもよい。
　なお、図８に示した半導体装置では、第１の溝１０１の外側を第３の溝１０３が一重に囲む例を示したが、複数の環形状の第３の溝１０３を配置してもよい。例えば、第１の溝１０１の外側を２重乃至３重に囲むように、第３の溝１０３を配置してもよい。
　＜第２の変形例＞
　図９に、本発明の第２の実施形態の第２の変形例に係る半導体装置を示す。図９に示した半導体装置では、第３の溝１０３が、第１の溝１０１の外側にストライプ状に形成されている。図９では、図面上で第１の溝１０１の左右に第３の溝１０３が配置された例を示したが、左右のどちらか一方に第３の溝１０３を形成してもよい。或いは、第１の溝１０１の図面上の上下に第３の溝１０３を配置してもよい。また、複数の第３の溝１０３を互いに隣接させて平行に配置してもよい。
　（その他の実施形態）
　上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
　例えば、既に述べた実施形態の説明においては、第１の半導体素子１がＦＥＴである場合について例示的に説明したが、本願発明はトレンチゲート構造を有する他の半導体装置にも適用可能である。例えば、第１の半導体素子１が絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）である場合にも、本願発明は適用可能である。
　また、上記では、第１の溝１０１～第３の溝１０３の下部にＶＦＰ電極６０を形成した例を示したが、それぞれの溝の内部の全体にゲート電極を埋め込んでもよい。
　このように、本発明はここでは記載していない様々な実施形態などを含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な請求の範囲に係る発明特定事項によってのみ定められるものである。
　本発明の半導体装置は、トレンチゲート構造を有する半導体装置の用途に利用可能である。

Claims (10)

  1. 　第１の溝が平面視でメッシュ状に形成され、第２の溝が前記第１の溝に周囲を囲まれたメッシュ開口部に形成された半導体基体と、
    　前記半導体基体に形成され、前記第１の溝の内部に配置された第１のゲート電極を有する第１の半導体素子と、
    　前記半導体基体に形成され、前記第１のゲート電極に周囲を囲まれた前記第２の溝の内部に配置された第２のゲート電極を有する第２の半導体素子と
    　を備えることを特徴とする半導体装置。
  2. 　前記第１の半導体素子がトランジスタであり、
    　前記第２の半導体素子がオン状態に電流を流す方向が、前記第１の半導体素子がオン状態で前記半導体基体の膜厚方向に電流を流す方向と逆方向である
    　ことを特徴とする請求項１に記載の半導体装置。
  3. 　複数の前記メッシュ開口部のそれぞれに、柱状の前記第２の溝が１つずつ形成されていることを特徴とする請求項１に記載の半導体装置。
  4. 　前記半導体基体が、
    　ドレイン領域と、
    　前記ドレイン領域の上に配置されたベース領域と、
    　前記ベース領域の上に配置され、前記第１の溝の開口部に隣接して配置された第１の領域、及び前記第２の溝の開口部に隣接して配置された第２の領域を有するソース領域と
    　を備え、
    　前記第１の溝と前記第２の溝が、前記ソース領域の上面から延伸して前記ソース領域及び前記ベース領域を貫通しており、
    　前記第１のゲート電極の上に配置された層間絶縁膜と、
    　前記ベース領域、前記ソース領域及び前記第２のゲート電極の上面に配置され、且つ前記層間絶縁膜を介して前記第１のゲート電極の上方に配置されたソース電極と
    　を更に備えることを特徴とする請求項１に記載の半導体装置。
  5. 　前記第１の溝及び前記第２の溝の開口部が形成された前記半導体基体の上面から前記第２の溝の底面までの距離が、前記半導体基体の前記上面から前記第１の溝の底面までの距離よりも短いことを特徴とする請求項１に記載の半導体装置。
  6. 　前記メッシュ開口部が、平面視で矩形状であることを特徴とする請求項１に記載の半導体装置。
  7. 　平面視で前記第１の溝の外側に第３の溝が形成され、
    　前記第３の溝の内部に配置された第３のゲート電極を有する第３の半導体素子を更に備えることを特徴とする請求項１に記載の半導体装置。
  8. 　平面視で柱状の複数の前記第３の溝が互いに離間して形成されていることを特徴とする請求項７に記載の半導体装置。
  9. 　前記第３の溝が、前記第１の溝の外周を囲んで平面視で環形状に形成されていることを特徴とする請求項７に記載の半導体装置。
  10. 　前記第３の溝が、前記第１の溝の外周と平行に平面視でストライプ状に形成されていることを特徴とする請求項７に記載の半導体装置。
PCT/JP2016/081930 2016-10-27 2016-10-27 半導体装置 Ceased WO2018078776A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/344,825 US10892359B2 (en) 2016-10-27 2016-10-27 Semiconductor device
PCT/JP2016/081930 WO2018078776A1 (ja) 2016-10-27 2016-10-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/081930 WO2018078776A1 (ja) 2016-10-27 2016-10-27 半導体装置

Publications (1)

Publication Number Publication Date
WO2018078776A1 true WO2018078776A1 (ja) 2018-05-03

Family

ID=62024517

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/081930 Ceased WO2018078776A1 (ja) 2016-10-27 2016-10-27 半導体装置

Country Status (2)

Country Link
US (1) US10892359B2 (ja)
WO (1) WO2018078776A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021044514A (ja) * 2019-09-13 2021-03-18 株式会社東芝 半導体装置
US11961906B2 (en) 2021-03-16 2024-04-16 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538934B2 (en) 2021-01-12 2022-12-27 Sanken Electric Co., Ltd. Semiconductor device having a group of trenches in an active region and a mesa portion
CN117393615B (zh) * 2023-12-09 2024-02-27 中晶新源(上海)半导体有限公司 一种tmbs的半导体器件结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529115A (ja) * 2003-12-30 2007-10-18 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
US20160064547A1 (en) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Semiconductor Device with Field Electrode Structures in a Cell Area and Termination Structures in an Edge Area
US20160079238A1 (en) * 2014-09-12 2016-03-17 Infineon Technologies Austria Ag Semiconductor Device with Field Electrode Structures, Gate Structures and Auxiliary Diode Structures

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351018B1 (en) * 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US8203181B2 (en) * 2008-09-30 2012-06-19 Infineon Technologies Austria Ag Trench MOSFET semiconductor device and manufacturing method therefor
DE102014111140B4 (de) * 2014-08-05 2019-08-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
JP6260515B2 (ja) * 2014-11-13 2018-01-17 三菱電機株式会社 半導体装置
US10692988B2 (en) * 2018-11-26 2020-06-23 Infineon Technologies Austria Ag Semiconductor device having integrated MOS-gated or Schottky diodes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529115A (ja) * 2003-12-30 2007-10-18 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
US20160064547A1 (en) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Semiconductor Device with Field Electrode Structures in a Cell Area and Termination Structures in an Edge Area
US20160079238A1 (en) * 2014-09-12 2016-03-17 Infineon Technologies Austria Ag Semiconductor Device with Field Electrode Structures, Gate Structures and Auxiliary Diode Structures

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021044514A (ja) * 2019-09-13 2021-03-18 株式会社東芝 半導体装置
US11038049B2 (en) 2019-09-13 2021-06-15 Kabushiki Kaisha Toshiba Semiconductor device
JP7242485B2 (ja) 2019-09-13 2023-03-20 株式会社東芝 半導体装置
US11961906B2 (en) 2021-03-16 2024-04-16 Kabushiki Kaisha Toshiba Semiconductor device
US12211933B2 (en) 2021-03-16 2025-01-28 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US10892359B2 (en) 2021-01-12
US20190252543A1 (en) 2019-08-15

Similar Documents

Publication Publication Date Title
JP7061644B2 (ja) 高電圧半導体素子及びその素子を製造する方法
CN103219339B (zh) 半导体器件
JP4289123B2 (ja) 半導体装置
EP2342753B1 (en) Insulated gate bipolar transistor
JP6102092B2 (ja) 半導体装置及びその製造方法
JP2008108962A (ja) 半導体装置
JP2012059943A (ja) 半導体装置
KR20080095768A (ko) 반도체 장치
JP5512455B2 (ja) 半導体装置
JP2012089824A (ja) 半導体素子およびその製造方法
WO2018078776A1 (ja) 半導体装置
JP2008244466A (ja) 半導体装置
US10978584B2 (en) Semiconductor structure, semiconductor assembly and power semiconductor device
JP3914852B2 (ja) ダイオード素子とトランジスタ素子
JP2015070185A (ja) 半導体装置及びその製造方法
US20140159104A1 (en) Semiconductor device
JP2018022856A (ja) 半導体装置
KR102531988B1 (ko) 반도체 장치
JP2023138080A (ja) 炭化珪素半導体装置
JP5549936B2 (ja) 半導体装置
JP6445990B2 (ja) 半導体装置
JP5774744B2 (ja) 半導体装置
JP3193413U (ja) 半導体装置
JP6058712B2 (ja) 半導体装置
JP7603914B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16920059

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16920059

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP