WO2018074607A1 - Transistor à couches minces ainsi que procédé de fabrication de celui-ci, et solution de formation de film d'isolation de grille pour transistor à couches minces - Google Patents

Transistor à couches minces ainsi que procédé de fabrication de celui-ci, et solution de formation de film d'isolation de grille pour transistor à couches minces Download PDF

Info

Publication number
WO2018074607A1
WO2018074607A1 PCT/JP2017/038086 JP2017038086W WO2018074607A1 WO 2018074607 A1 WO2018074607 A1 WO 2018074607A1 JP 2017038086 W JP2017038086 W JP 2017038086W WO 2018074607 A1 WO2018074607 A1 WO 2018074607A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate insulating
zirconium
solution
insulating film
film forming
Prior art date
Application number
PCT/JP2017/038086
Other languages
English (en)
Japanese (ja)
Inventor
下田　達也
金望 李
浩晃 小山
Original Assignee
凸版印刷株式会社
国立大学法人北陸先端科学技術大学院大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凸版印刷株式会社, 国立大学法人北陸先端科学技術大学院大学 filed Critical 凸版印刷株式会社
Priority to JP2018545782A priority Critical patent/JP7100851B2/ja
Publication of WO2018074607A1 publication Critical patent/WO2018074607A1/fr

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

L'invention a pour objet de fournir un transistor à couches minces possédant des propriétés de transistor satisfaisantes, et un procédé de fabrication telle que la température de traitement est inférieure ou égale à 200°C. Le transistor à couches minces de l'invention est tel qu'une couche d'isolation de grille contient un Zr, et un élément métallique choisi dans un groupe constitué de Ｃｅ, Ｐｒ, Ｎｄ, Ｓｍ, Ｅｕ, Ｇｄ, Ｔｂ, Ｄｙ, Ｈｏ, Ｅｒ, Ｔｍ, Ｙｂ, Ｌｕ et Ｙ, et est formé à partir d'un oxyde dont le rapport atomique entre l'élément métallique et le zirconium présente un nombre d'atomes de Zr supérieur ou égal à 1,5 lorsque le nombre d'atomes métalliques équivaut à 1, ou est formé à partir d'un oxyde contenant au moins une sorte d'élément métallique choisie dans un groupe constitué de Hf, Zr et Al. Une couche semi-conductrice d'oxyde est formée à partir d'un oxyde choisi dans un groupe constitué d'un oxyde contenant un In, d'un oxyde contenant un In et un Sn, d'un oxyde contenant un In et un Zn, d'un oxyde contenant un In, un Zr et un Zn, d'un oxyde contenant un In et un Ga, et d'un oxyde contenant un In, un Zn et un Ga.
PCT/JP2017/038086 2016-10-21 2017-10-20 Transistor à couches minces ainsi que procédé de fabrication de celui-ci, et solution de formation de film d'isolation de grille pour transistor à couches minces WO2018074607A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018545782A JP7100851B2 (ja) 2016-10-21 2017-10-20 薄膜トランジスタおよびその製造方法、ならびに薄膜トランジスタ用ゲート絶縁膜形成溶液

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2016207111 2016-10-21
JP2016207115 2016-10-21
JP2016-207111 2016-10-21
JP2016-207115 2016-10-21
JP2017105733 2017-05-29
JP2017-105733 2017-05-29

Publications (1)

Publication Number Publication Date
WO2018074607A1 true WO2018074607A1 (fr) 2018-04-26

Family

ID=62019461

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/038086 WO2018074607A1 (fr) 2016-10-21 2017-10-20 Transistor à couches minces ainsi que procédé de fabrication de celui-ci, et solution de formation de film d'isolation de grille pour transistor à couches minces

Country Status (2)

Country Link
JP (1) JP7100851B2 (fr)
WO (1) WO2018074607A1 (fr)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091904A (ja) * 2006-09-30 2008-04-17 Samsung Electronics Co Ltd 誘電薄膜組成物、これを用いた金属酸化物誘電薄膜およびその製造方法
JP2011216845A (ja) * 2010-03-18 2011-10-27 Ricoh Co Ltd 絶縁膜形成用インク、絶縁膜の製造方法及び半導体装置の製造方法
JP2013131685A (ja) * 2011-12-22 2013-07-04 Japan Science & Technology Agency 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2014199919A (ja) * 2013-03-12 2014-10-23 Jsr株式会社 ゲート絶縁膜、組成物、硬化膜、半導体素子、半導体素子の製造方法および表示装置
JP2015005672A (ja) * 2013-06-21 2015-01-08 出光興産株式会社 酸化物トランジスタ
JP2015060962A (ja) * 2013-09-19 2015-03-30 国立大学法人北陸先端科学技術大学院大学 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2016167064A1 (fr) * 2015-04-16 2016-10-20 国立大学法人北陸先端科学技術大学院大学 Masque de gravure, précurseur de masque de gravure, procédé de fabrication de couche d'oxyde, et procédé de fabrication de transistor à couches minces

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091904A (ja) * 2006-09-30 2008-04-17 Samsung Electronics Co Ltd 誘電薄膜組成物、これを用いた金属酸化物誘電薄膜およびその製造方法
JP2011216845A (ja) * 2010-03-18 2011-10-27 Ricoh Co Ltd 絶縁膜形成用インク、絶縁膜の製造方法及び半導体装置の製造方法
JP2013131685A (ja) * 2011-12-22 2013-07-04 Japan Science & Technology Agency 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2014199919A (ja) * 2013-03-12 2014-10-23 Jsr株式会社 ゲート絶縁膜、組成物、硬化膜、半導体素子、半導体素子の製造方法および表示装置
JP2015005672A (ja) * 2013-06-21 2015-01-08 出光興産株式会社 酸化物トランジスタ
JP2015060962A (ja) * 2013-09-19 2015-03-30 国立大学法人北陸先端科学技術大学院大学 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2016167064A1 (fr) * 2015-04-16 2016-10-20 国立大学法人北陸先端科学技術大学院大学 Masque de gravure, précurseur de masque de gravure, procédé de fabrication de couche d'oxyde, et procédé de fabrication de transistor à couches minces

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LI, JINWANG ET AL.: "Hybrid Cluster Precursors of the LaZrO Insulator for Transistors: Properties of High-Temperature-Processed Films and Structures of Solutions, Gels, and Solids", SCIENTIFIC REPORTS, vol. 6, no. 29682, 14 July 2016 (2016-07-14), pages 1 - 15, XP055605961, DOI: 10.1038/srep29682 *

Also Published As

Publication number Publication date
JPWO2018074607A1 (ja) 2019-09-05
JP7100851B2 (ja) 2022-07-14

Similar Documents

Publication Publication Date Title
JP6064314B2 (ja) 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
JP5929132B2 (ja) 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
WO2014157733A1 (fr) Liquide de revêtement permettant de former une pellicule d'oxyde de métal, pellicule d'oxyde de métal, transistor à effet de champ et procédé de production de transistor à effet de champ
RU2692401C1 (ru) Полевой транзистор, способ его изготовления, элемент отображения, устройство отображения и система
EP2660870A1 (fr) Transistor à effet de champ, et procédé de fabrication associé
KR102483109B1 (ko) 금속 산화물, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법
JP6236778B2 (ja) 金属酸化物膜形成用塗布液、金属酸化物膜、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
CN105244283B (zh) 紫外微图形化氧化物薄膜的制备方法及薄膜晶体管
JP7305933B2 (ja) 金属酸化物膜形成用塗布液、酸化物絶縁体膜、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2021103791A (ja) 塗布型半導体前駆体溶液、塗布型酸化物半導体、薄膜トランジスタおよびその製造方法
TWI681461B (zh) 製造場效電晶體的方法
WO2018074607A1 (fr) Transistor à couches minces ainsi que procédé de fabrication de celui-ci, et solution de formation de film d'isolation de grille pour transistor à couches minces
JP2018157210A (ja) 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP5496995B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN104891821A (zh) 应用不同浓度的前驱液制备多层BiFeO3薄膜的方法
JP7036387B2 (ja) 薄膜トランジスタおよびその製造方法
JP6741439B2 (ja) 薄膜トランジスタの製造方法
JP6238660B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP6918511B2 (ja) 塗布型酸化物半導体、薄膜トランジスタ、表示装置および塗布型酸化物半導体の製造方法
JP2019029528A (ja) 薄膜トランジスタ
JP7092977B2 (ja) 酸化物絶縁膜形成用塗布液、酸化物絶縁膜の製造方法、及び電界効果型トランジスタの製造方法
JP7476490B2 (ja) 金属酸化物、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
CN111180309A (zh) 氧化物半导体薄膜及其制备方法、薄膜晶体管的制备方法
JP2019091740A (ja) 塗布型金属酸化物膜の製造方法、それを用いて製造された塗布型金属酸化物膜および電子デバイス

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17861360

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018545782

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17861360

Country of ref document: EP

Kind code of ref document: A1